JP2003249505A - Method for manufacturing thin-film semiconductor device - Google Patents

Method for manufacturing thin-film semiconductor device

Info

Publication number
JP2003249505A
JP2003249505A JP2002050319A JP2002050319A JP2003249505A JP 2003249505 A JP2003249505 A JP 2003249505A JP 2002050319 A JP2002050319 A JP 2002050319A JP 2002050319 A JP2002050319 A JP 2002050319A JP 2003249505 A JP2003249505 A JP 2003249505A
Authority
JP
Japan
Prior art keywords
film
gate electrode
light
semiconductor film
polycrystalline semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002050319A
Other languages
Japanese (ja)
Inventor
Takuto Yasumatsu
拓人 安松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002050319A priority Critical patent/JP2003249505A/en
Publication of JP2003249505A publication Critical patent/JP2003249505A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a thin-film semiconductor layer, which is able to efficiently activate impurities injected to a source region and a drain region, without using complicated devices. <P>SOLUTION: The method for manufacturing TFT (thin-film semiconductor device) 1 comprises, a process for forming a polycrystalline semiconductor film 22 of a given pattern on a substrate 10, a process for forming a gate insulating film 31 on the polycrystalline semiconductor film 22, a process for forming a gate electrode 32 on the gate insulating film 31, a process for forming the source region 22b and the drain region 22c, by selectivity injecting impurities to given regions of the polycrystalline semiconductor film 22, and a process for activating the impurities that have been injected to the source region 22b and the drain region 22c of the polycrystalline semiconductor film 22 by irradiating flash lamp L to the polycrystalline semiconductor film 22 from the other side of the gate electrode 32. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は薄膜半導体装置の製
造方法に係り、特に、多結晶半導体膜の所定の領域に選
択的に不純物を注入し、ソース領域とドレイン領域を形
成した後、注入した不純物を活性化する技術に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film semiconductor device, and more particularly, to implanting a source region and a drain region after selectively implanting an impurity into a predetermined region of a polycrystalline semiconductor film. The present invention relates to a technique for activating impurities.

【0002】[0002]

【従来の技術】液晶装置、エレクトロルミネッセンス
(EL)装置、プラズマディスプレイ等の表示装置とし
て、マトリクス状に配置された多数の画素を、画素毎に
駆動するために、各画素に薄膜半導体装置である多結晶
半導体TFTを設けたアクティブマトリクス型の表示装
置が知られている。
2. Description of the Related Art As a display device such as a liquid crystal device, an electroluminescence (EL) device, and a plasma display, a thin film semiconductor device is provided for each pixel in order to drive a large number of pixels arranged in a matrix. An active matrix type display device provided with a polycrystalline semiconductor TFT is known.

【0003】以下、多結晶半導体TFTの製造方法の一
例について簡単に説明する。はじめに、基板上に所定の
パターンの多結晶半導体膜を形成した後、該多結晶半導
体膜上に、シリコン酸化膜等からなるゲート絶縁膜と、
金属からなるゲート電極とを順次形成する。次に、ゲー
ト電極をマスクとして、多結晶半導体膜に不純物を打ち
込むことにより、多結晶半導体膜の所定の領域に選択的
に不純物を注入し、ソース領域とドレイン領域を形成す
る。この時、多結晶半導体膜において、ゲート電極の直
下に位置し、不純物が注入されなかった部分はチャネル
領域となる。次に、層間絶縁膜を形成した後、多結晶半
導体膜のソース領域とドレイン領域に注入された不純物
を活性化する。最後に、層間絶縁膜のソース領域及びド
レイン領域に対応する部分にコンタクトホールを開孔
し、ソース電極及びドレイン電極を形成することによ
り、多結晶半導体TFTを製造することができる。
An example of a method for manufacturing a polycrystalline semiconductor TFT will be briefly described below. First, after forming a polycrystalline semiconductor film having a predetermined pattern on a substrate, a gate insulating film made of a silicon oxide film or the like is formed on the polycrystalline semiconductor film,
A gate electrode made of metal is sequentially formed. Next, by using the gate electrode as a mask, an impurity is implanted into the polycrystalline semiconductor film to selectively implant the impurity into a predetermined region of the polycrystalline semiconductor film to form a source region and a drain region. At this time, in the polycrystalline semiconductor film, a portion located immediately below the gate electrode and not implanted with impurities becomes a channel region. Next, after forming the interlayer insulating film, the impurities implanted into the source region and the drain region of the polycrystalline semiconductor film are activated. Finally, a contact hole is formed in a portion of the interlayer insulating film corresponding to the source region and the drain region, and a source electrode and a drain electrode are formed, whereby a polycrystalline semiconductor TFT can be manufactured.

【0004】[0004]

【発明が解決しようとする課題】従来、多結晶半導体膜
のソース領域とドレイン領域に注入された不純物の活性
化は、レーザーアニールや、ラピッドサーマルアニー
ル、炉アニール等により行われている。ここで、ソース
領域とドレイン領域に注入された不純物の活性化を行う
際に、チャネル領域もアニールすることが好ましいが、
レーザーアニールではゲート電極の直下に位置するチャ
ネル領域はアニールされず、また、ラピッドサーマルア
ニールや炉アニールではチャネル領域もアニールされる
が、ガラス基板にダメージを与えない600℃以下のア
ニールとなるため、十分な効果が得られない恐れがあっ
た。
Conventionally, activation of impurities implanted in the source region and the drain region of the polycrystalline semiconductor film has been carried out by laser annealing, rapid thermal annealing, furnace annealing, or the like. Here, it is preferable to anneal the channel region when activating the impurities implanted in the source region and the drain region,
The laser annealing does not anneal the channel region directly below the gate electrode, and the rapid thermal annealing or furnace anneal anneals the channel region as well, but the annealing at 600 ° C. or lower does not damage the glass substrate. There was a fear that sufficient effects could not be obtained.

【0005】また、レーザーアニールにより不純物の活
性化を行う場合、nsecオーダーの極めて短い光照射
時間で活性化を完了することができる。しかしながら、
レーザー光のビーム形状は、面積が非常に小さいスポッ
ト形状あるいは長尺形状のため、レーザー光を一度に照
射できる面積が極めて小さい。したがって、レーザー光
を照射する箇所をずらしながら、ビームを基板全面に渡
って走査し、パルス状のビームを多数回照射する必要が
あった。そのため、レーザー光の照射箇所を変えて順次
照射を行うための複雑な搬送系が必要になり、製造装置
が複雑化するという問題があった。また、ラピッドサー
マルアニールにより不純物の活性化を行う場合にも、長
尺形状のランプ等に対して基板を走査する必要があるた
め、レーザーアニールと同様、複雑な搬送系が必要にな
り、製造装置が複雑化するという問題があった。なお、
レーザーアニールやラピッドサーマルアニールにより不
純物の活性化を行う場合のこれらの問題は、特に基板上
に多数のTFTを形成する場合に顕著となっている。
When the impurities are activated by laser annealing, the activation can be completed within a very short light irradiation time of the order of nsec. However,
Since the beam shape of laser light is a spot shape or a long shape having a very small area, the area that can be irradiated with laser light at one time is extremely small. Therefore, it is necessary to scan the beam over the entire surface of the substrate and shift the irradiation of the laser beam to irradiate the pulsed beam many times. Therefore, there is a problem that a complicated transport system for changing the irradiation position of the laser light and performing the irradiation sequentially is required, and the manufacturing apparatus becomes complicated. Further, when impurities are activated by rapid thermal annealing, it is necessary to scan the substrate with respect to a long lamp or the like. Therefore, as with laser annealing, a complicated transportation system is required, and the manufacturing apparatus However, there was a problem that it became complicated. In addition,
These problems in the case of activating impurities by laser annealing or rapid thermal annealing are particularly remarkable when a large number of TFTs are formed on a substrate.

【0006】また、炉アニールにより不純物の活性化を
行う場合には、基板上に多数のTFTを形成する場合に
おいても、基板全面を一括処理することができるので、
複雑な搬送系は不要であるが、不純物の活性化に要する
時間が、レーザーアニールやラピッドサーマルアニール
に比較して著しく長いため、生産効率が低下するという
問題があった。
Further, when the impurities are activated by furnace annealing, the entire surface of the substrate can be collectively processed even when a large number of TFTs are formed on the substrate.
Although a complicated transport system is not required, the time required for activation of impurities is significantly longer than that of laser annealing or rapid thermal annealing, and thus there is a problem that production efficiency is reduced.

【0007】そこで、本発明は上記事情に鑑みてなされ
たものであり、ソース領域とドレイン領域に注入された
不純物の活性化とチャネル領域のアニールを、効果的に
かつ、複雑な装置を用いることなく、効率良く行うこと
が可能な薄膜半導体装置の製造方法を提供することを目
的とする。
Therefore, the present invention has been made in view of the above circumstances, and the activation of impurities implanted in the source region and the drain region and the annealing of the channel region are effectively performed by using a complicated apparatus. It is an object of the present invention to provide a method for manufacturing a thin film semiconductor device that can be efficiently performed.

【0008】[0008]

【課題を解決するための手段】本発明者は上記課題を解
決するべく検討を行い、以下の薄膜半導体装置の製造方
法を発明した。本発明の第1の薄膜半導体装置の製造方
法は、ソース領域、チャネル領域、ドレイン領域を有す
る半導体膜と、該半導体膜とゲート絶縁膜を介して対向
したゲート電極とを備えた薄膜半導体装置の製造方法に
おいて、基板上に所定のパターンの多結晶半導体膜を形
成する工程と、前記多結晶半導体膜上にゲート絶縁膜を
形成する工程と、前記ゲート絶縁膜上にゲート電極を形
成する工程と、前記多結晶半導体膜の所定の領域に選択
的に不純物を注入し、前記ソース領域と前記ドレイン領
域を形成する工程と、前記多結晶半導体膜に対して、前
記ゲート電極と反対側から光を照射することにより、前
記多結晶半導体膜の前記ソース領域と前記ドレイン領域
に注入された不純物を活性化する工程とを有することを
特徴とする。
The present inventor has studied to solve the above problems and invented the following method for manufacturing a thin film semiconductor device. A first method for manufacturing a thin film semiconductor device according to the present invention is a thin film semiconductor device including a semiconductor film having a source region, a channel region, and a drain region, and a gate electrode facing the semiconductor film with a gate insulating film interposed therebetween. In the manufacturing method, a step of forming a polycrystalline semiconductor film having a predetermined pattern on a substrate, a step of forming a gate insulating film on the polycrystalline semiconductor film, and a step of forming a gate electrode on the gate insulating film. A step of selectively implanting an impurity into a predetermined region of the polycrystalline semiconductor film to form the source region and the drain region, and applying light to the polycrystalline semiconductor film from a side opposite to the gate electrode. The method includes activating the impurities implanted into the source region and the drain region of the polycrystalline semiconductor film by irradiation.

【0009】すなわち、本発明の第1の薄膜半導体装置
の製造方法は、多結晶半導体膜の所定の領域に選択的に
不純物を注入し、ソース領域とドレイン領域を形成した
後、多結晶半導体膜に対して、光を照射することによ
り、多結晶半導体膜のソース領域とドレイン領域に注入
された不純物を活性化することを特徴としている。
That is, according to the first method of manufacturing a thin film semiconductor device of the present invention, impurities are selectively implanted into a predetermined region of a polycrystalline semiconductor film to form a source region and a drain region, and then the polycrystalline semiconductor film is formed. On the other hand, by irradiating light, the impurity implanted in the source region and the drain region of the polycrystalline semiconductor film is activated.

【0010】また、多結晶半導体膜に対して、フラッシ
ュランプ光を照射し、フラッシュランプアニールによ
り、不純物を活性化することが好ましい。フラッシュラ
ンプアニールでは、基板全面に一度に光を照射すること
ができるので、レーザーアニールやラピッドサーマルア
ニールと異なり、複雑な搬送系は不要である。また、本
発明者は、フラッシュランプアニールによる不純物の活
性化では、1μsec〜数msecの光照射時間が必要
であることを見出しているが、レーザーアニールでは、
nsecオーダーの短時間の光照射で不純物の活性化を
行うことができるのに比較すると、この光照射時間は著
しく長いものとなっている。但し、レーザーアニールで
は、レーザー光を一度に照射できる面積が極めて小さい
ため、基板全体の処理を行うには、レーザー光を照射す
る箇所をずらしながら、多数回レーザー光を照射する必
要があるが、フラッシュランプアニールでは、基板全面
に一度に光を照射することができるので、基板全体の処
理時間についてはレーザーアニールと同等以下とするこ
とができる。
It is preferable that the polycrystalline semiconductor film is irradiated with flash lamp light and the impurities are activated by flash lamp annealing. In the flash lamp annealing, the entire surface of the substrate can be irradiated with light at once, and thus unlike the laser annealing or the rapid thermal annealing, a complicated transport system is unnecessary. The present inventor has found that activation of impurities by flash lamp annealing requires a light irradiation time of 1 μsec to several msec.
Compared with the fact that impurities can be activated by light irradiation for a short time of the order of nsec, this light irradiation time is extremely long. However, in laser annealing, the area that can be irradiated with laser light at one time is extremely small. Therefore, in order to process the entire substrate, it is necessary to irradiate the laser light many times while shifting the position where the laser light is irradiated. In flash lamp annealing, the entire surface of the substrate can be irradiated with light at one time, so that the processing time of the entire substrate can be made equal to or less than that of laser annealing.

【0011】このように、不純物を活性化する手段とし
てフラッシュランプアニールを採用することにより、ソ
ース領域とドレイン領域に注入された不純物の活性化
を、レーザーアニールやラピッドサーマルアニールのよ
うに複雑な装置を用いることなく、レーザーアニールと
同等以下の処理時間で効率良く行うことができる。
Thus, by adopting flash lamp annealing as a means for activating impurities, activation of the impurities implanted in the source region and the drain region is complicated by laser annealing or rapid thermal annealing. Can be efficiently performed in a processing time equal to or shorter than that of laser annealing without using.

【0012】また、本発明の第1の薄膜半導体装置の製
造方法では、多結晶半導体膜のソース領域とドレイン領
域に注入された不純物を活性化する工程において、多結
晶半導体膜に対してゲート電極と反対側(基板の裏面
側)からフラッシュランプ光等の光を照射することを特
徴としている。フラッシュランプアニールの特徴は、X
eランプ等を用い、1回の発光により、高エネルギーの
光を瞬時に照射できることである。また、例えば、Xe
ランプから出射されるフラッシュランプ光は、300n
m程度の短波長から1μm程度の波長まで含み、波長4
00nm〜500nm程度にピークを持つ。そのため、
フラッシュランプ光は、ガラス基板やガラス基板上に形
成されるシリコン酸化膜等からなる下地保護膜は透過
し、波長1μm程度から波長が短くなるにつれて吸収係
数が大きくなる多結晶半導体膜にのみほぼ選択的に吸収
されるという性質を有する。したがって、基板の裏面側
からフラッシュランプ光を照射しても、多結晶半導体膜
を集中的に効率良くアニールすることができる。しか
も、1μsec〜数msecの短時間で多結晶半導体膜
のみをアニールすることができるので、多結晶半導体膜
を600℃以上にアニールしても、ガラス基板やゲート
電極がダメージを受ける恐れはない。なお、光源として
は、Xeランプばかりではなく、他の種類のランプも応
用できる。
Further, in the first method of manufacturing a thin film semiconductor device of the present invention, in the step of activating the impurities implanted in the source region and the drain region of the polycrystalline semiconductor film, the gate electrode is applied to the polycrystalline semiconductor film. It is characterized in that light such as flash lamp light is emitted from the opposite side (the back side of the substrate). The characteristics of flash lamp annealing are X
That is, high-energy light can be instantly irradiated by one emission using an e-lamp or the like. Also, for example, Xe
The flash lamp light emitted from the lamp is 300n
Wavelength of 4 including wavelengths from 1 m to 1 μm
It has a peak at about 00 nm to 500 nm. for that reason,
The flash lamp light is transmitted through the glass substrate and the underlying protective film made of a silicon oxide film, etc. formed on the glass substrate, and is almost selected only for the polycrystalline semiconductor film whose absorption coefficient increases from the wavelength of about 1 μm to the shorter wavelength. It has the property of being absorbed physically. Therefore, even if the flash lamp light is irradiated from the back surface side of the substrate, the polycrystalline semiconductor film can be annealed intensively and efficiently. Moreover, since only the polycrystalline semiconductor film can be annealed in a short time of 1 μsec to several msec, the glass substrate and the gate electrode are not damaged even if the polycrystalline semiconductor film is annealed at 600 ° C. or higher. As the light source, not only the Xe lamp but also other kinds of lamps can be applied.

【0013】また、多結晶半導体膜に対して基板の裏面
側からフラッシュランプ光を照射することにより、ゲー
ト電極の材質にかかわらず、多結晶半導体膜全体をアニ
ールすることができる。すなわち、多結晶半導体膜のソ
ース領域とドレイン領域のみならず、ゲート電極の直下
に位置するチャネル領域も効果的にアニールすることが
できるので、チャネル領域の結晶欠陥を低減することが
できる。また、多結晶半導体膜全体をアニールすること
ができる結果、多結晶半導体膜全体に発生する熱によ
り、ゲート絶縁膜をもアニールすることができるので、
ゲート絶縁膜を緻密化することができると共に、多結晶
半導体膜とゲート絶縁膜との間の界面準位を低減させる
ことができる。
By irradiating the polycrystalline semiconductor film with flash lamp light from the back surface side of the substrate, the entire polycrystalline semiconductor film can be annealed regardless of the material of the gate electrode. That is, not only the source region and the drain region of the polycrystalline semiconductor film but also the channel region located immediately below the gate electrode can be effectively annealed, so that the crystal defects in the channel region can be reduced. In addition, since the entire polycrystalline semiconductor film can be annealed, the heat generated in the entire polycrystalline semiconductor film can also anneal the gate insulating film.
The gate insulating film can be densified and the interface state between the polycrystalline semiconductor film and the gate insulating film can be reduced.

【0014】また、このように、チャネル領域の結晶欠
陥や、多結晶半導体膜とゲート絶縁膜との間の界面準位
を低減することができる結果、薄膜半導体装置のいわゆ
るS値(ゲート電圧を印加した時に流れる電流の立ち上
がり特性)やしきい値電圧を小さくすることができるの
で、低電圧化等の観点から好適である。また、ゲート絶
縁膜を緻密化することができるので、薄膜半導体装置の
信頼性を向上することができる。
Further, as described above, the crystal defects in the channel region and the interface state between the polycrystalline semiconductor film and the gate insulating film can be reduced. As a result, the so-called S value (gate voltage Since the rising characteristics of the current flowing when applied and the threshold voltage can be reduced, this is preferable from the viewpoint of lowering the voltage. Moreover, since the gate insulating film can be densified, the reliability of the thin film semiconductor device can be improved.

【0015】なお、ゲート電極が金属からなる場合に
は、多結晶半導体膜に対してゲート電極側(基板の表面
側)からフラッシュランプ光を照射すると、フラッシュ
ランプ光がゲート電極により遮蔽され、ゲート電極の直
下に位置するチャネル領域やゲート絶縁膜がアニールさ
れないため、上述の効果を得ることはできない。
When the gate electrode is made of metal, when the polycrystalline semiconductor film is irradiated with flash lamp light from the gate electrode side (the surface side of the substrate), the flash lamp light is shielded by the gate electrode and the gate electrode Since the channel region and the gate insulating film located directly below the electrode are not annealed, the above effect cannot be obtained.

【0016】本発明の第2の薄膜半導体装置の製造方法
は、ソース領域、チャネル領域、ドレイン領域を有する
半導体膜と、該半導体膜とゲート絶縁膜を介して対向し
たゲート電極とを備えた薄膜半導体装置の製造方法にお
いて、基板上に所定のパターンの多結晶半導体膜を形成
する工程と、前記多結晶半導体膜上にゲート絶縁膜を形
成する工程と、前記ゲート絶縁膜上にゲート電極を形成
する工程と、前記多結晶半導体膜の所定の領域に選択的
に不純物を注入し、前記ソース領域と前記ドレイン領域
を形成する工程と、前記基板の前記多結晶半導体膜と反
対側に光反射板を配置し、前記多結晶半導体膜に対し
て、前記ゲート電極側から光を照射することにより、前
記多結晶半導体膜の前記ソース領域と前記ドレイン領域
に注入された不純物を活性化する工程とを有することを
特徴とする。
A second method for manufacturing a thin film semiconductor device according to the present invention is a thin film including a semiconductor film having a source region, a channel region and a drain region, and a gate electrode facing the semiconductor film with a gate insulating film interposed therebetween. In a method of manufacturing a semiconductor device, a step of forming a polycrystalline semiconductor film having a predetermined pattern on a substrate, a step of forming a gate insulating film on the polycrystalline semiconductor film, and forming a gate electrode on the gate insulating film. And a step of selectively implanting an impurity into a predetermined region of the polycrystalline semiconductor film to form the source region and the drain region, and a light reflection plate on a side of the substrate opposite to the polycrystalline semiconductor film. And irradiating the polycrystalline semiconductor film with light from the side of the gate electrode so that the impurities injected into the source region and the drain region of the polycrystalline semiconductor film. Characterized by a step of activating.

【0017】また、本発明の第2の薄膜半導体装置の製
造方法においても、多結晶半導体膜に対して、フラッシ
ュランプ光を照射し、フラッシュランプアニールによ
り、不純物を活性化することが好ましい。不純物を活性
化する手段としてフラッシュランプアニールを採用する
ことにより、本発明の第1の薄膜半導体装置の製造方法
と同様、ソース領域とドレイン領域に注入された不純物
の活性化を、複雑な装置を用いることなく、効率良く行
うことができる。
Also in the second method for manufacturing a thin film semiconductor device of the present invention, it is preferable that the polycrystalline semiconductor film is irradiated with flash lamp light and the impurities are activated by flash lamp annealing. By adopting flash lamp annealing as a means for activating the impurities, the activation of the impurities implanted in the source region and the drain region can be performed by a complicated device, as in the first thin film semiconductor device manufacturing method of the present invention. It can be performed efficiently without using it.

【0018】また、本発明の第1の薄膜半導体装置の製
造方法では、多結晶半導体膜のソース領域とドレイン領
域に注入された不純物を活性化する工程において、多結
晶半導体膜に対して基板の裏面側からフラッシュランプ
光等の光を照射することを特徴としていたのに対し、本
発明の第2の薄膜半導体装置の製造方法では、基板の多
結晶半導体膜と反対側(すなわち、裏面側)に光反射板
を配置し、多結晶半導体膜に対して、ゲート電極側(基
板の表面側)からフラッシュランプ光等の光を照射する
ことを特徴としている。
Further, in the first method of manufacturing a thin film semiconductor device of the present invention, in the step of activating the impurities implanted in the source region and the drain region of the polycrystalline semiconductor film, While light such as flash lamp light is irradiated from the back surface side, in the second method for manufacturing a thin film semiconductor device of the present invention, the side opposite to the polycrystalline semiconductor film of the substrate (that is, the back surface side). A light reflecting plate is disposed on the substrate, and the polycrystalline semiconductor film is irradiated with light such as flash lamp light from the gate electrode side (the surface side of the substrate).

【0019】フラッシュランプ光はレーザー光程は指向
性がない。また、フラッシュランプ光は、シリコン酸化
膜等からなる層間絶縁膜とゲート絶縁膜と下地保護膜、
ガラス基板は透過する性質を有するので、基板の裏面側
に光反射板を配置すれば、多結晶半導体膜に対して、基
板の表面側からフラッシュランプ光を照射しても、多結
晶半導体膜が形成されていない領域の層間絶縁膜、ゲー
ト絶縁膜、下地保護膜、ガラス基板を透過したフラッシ
ュランプ光を光反射板により反射させ、多結晶半導体膜
に対して基板の裏面側からフラッシュランプ光を照射す
ることができる。
Flash lamp light is not as directional as laser light. Further, the flash lamp light is generated by an interlayer insulating film made of a silicon oxide film, a gate insulating film, a base protective film,
Since the glass substrate has a property of transmitting light, if a light reflecting plate is arranged on the back surface side of the substrate, the polycrystalline semiconductor film will be exposed even if flash lamp light is irradiated from the front surface side of the substrate. The light reflecting plate reflects the flash lamp light that has passed through the interlayer insulating film, the gate insulating film, the base protection film, and the glass substrate in the area where it is not formed, and the flash lamp light is reflected from the back surface side of the substrate to the polycrystalline semiconductor film. Can be irradiated.

【0020】その結果、本発明の第1の薄膜半導体装置
の製造方法と同様、ゲート電極の材質にかかわらず、多
結晶半導体膜全体をアニールすることができる。すなわ
ち、多結晶半導体膜のソース領域とドレイン領域のみな
らず、ゲート電極の直下に位置するチャネル領域も効果
的にアニールすることができるので、チャネル領域の結
晶欠陥を低減することができる。また、多結晶半導体膜
全体をアニールすることができる結果、多結晶半導体膜
全体に発生する熱により、ゲート絶縁膜をもアニールす
ることができるので、ゲート絶縁膜を緻密化することが
できると共に、多結晶半導体膜とゲート絶縁膜との間の
界面準位を低減させることができる。
As a result, the entire polycrystalline semiconductor film can be annealed regardless of the material of the gate electrode, as in the first method of manufacturing a thin film semiconductor device of the present invention. That is, not only the source region and the drain region of the polycrystalline semiconductor film but also the channel region located immediately below the gate electrode can be effectively annealed, so that the crystal defects in the channel region can be reduced. Further, since the entire polycrystalline semiconductor film can be annealed, the gate insulating film can be annealed by the heat generated in the entire polycrystalline semiconductor film, so that the gate insulating film can be densified and The interface state between the polycrystalline semiconductor film and the gate insulating film can be reduced.

【0021】さらに、多結晶半導体膜のソース領域とド
レイン領域には、表面側(ゲート電極側)と裏面側(基
板側)の双方からフラッシュランプ光が照射されること
になるので、多結晶半導体膜のソース領域とドレイン領
域に対して裏面側からのみ光を照射する本発明の第1の
薄半導体装置の製造方法に比較して、不純物の活性化効
率を向上させることができる。その結果、本発明の第1
の薄膜半導体装置の製造方法に比較して、少ないエネル
ギーで効率良く不純物の活性化を行うことができ、好適
である。
Further, since the source region and the drain region of the polycrystalline semiconductor film are irradiated with flash lamp light from both the front surface side (gate electrode side) and the rear surface side (substrate side), the polycrystalline semiconductor film is formed. The impurity activation efficiency can be improved as compared with the first thin semiconductor device manufacturing method of the present invention in which the source region and the drain region of the film are irradiated with light only from the back surface side. As a result, the first aspect of the present invention
Compared with the method for manufacturing a thin film semiconductor device described above, it is preferable because the impurities can be efficiently activated with less energy.

【0022】また、本発明の第1の薄膜半導体装置の製
造方法では、基板の裏面側から光を照射するため、アニ
ール装置の構造が多少複雑化するが、本発明の第2の薄
膜半導体装置の製造方法では、基板の表面側(ゲート電
極側)からフラッシュランプ光を照射すれば良いので、
既存のフラッシュランプアニール装置の構造を変えるこ
となく、フラッシュランプアニールを行うことができ、
好適である。
Further, in the first method of manufacturing a thin film semiconductor device of the present invention, since the light is irradiated from the back surface side of the substrate, the structure of the annealing device is slightly complicated, but the second thin film semiconductor device of the present invention is used. In the manufacturing method of, since the flash lamp light may be irradiated from the front surface side (gate electrode side) of the substrate,
Flash lamp annealing can be performed without changing the structure of existing flash lamp annealing equipment.
It is suitable.

【0023】また、本発明の第2の薄膜半導体装置の製
造方法において、前記光反射板の前記基板側表面には、
多数の微細な凹凸が形成されていることが好ましい。か
かる構成とすることにより、光反射板に入射したフラッ
シュランプ光を、光反射板により反射させると同時に散
乱させることができるので、多結晶半導体膜に対して裏
面側から入射する光量を増大することができる。その結
果、不純物の活性化効率を一層向上させることができる
と共に、チャネル領域やゲート絶縁膜のアニール効率を
向上させることができる。
In the second method of manufacturing a thin film semiconductor device of the present invention, the substrate-side surface of the light reflecting plate is
It is preferable that a large number of fine irregularities are formed. With this configuration, the flash lamp light that has entered the light reflection plate can be reflected and scattered at the same time by the light reflection plate, so that the amount of light that enters the polycrystalline semiconductor film from the back surface side can be increased. You can As a result, the activation efficiency of impurities can be further improved, and the annealing efficiency of the channel region and the gate insulating film can be improved.

【0024】[0024]

【発明の実施の形態】次に、本発明に係る実施形態につ
いて詳細に説明する。 (第1実施形態)図1〜図3に基づいて、本発明に係る
第1実施形態の薄膜半導体装置の製造方法について説明
する。なお、本実施形態では、nチャネル型の多結晶シ
リコンTFTを製造する場合を例として説明する。図1
〜図3はいずれも、本実施形態の薄膜半導体装置の製造
方法を工程順に示す概略断面図である。なお、各図にお
いて、各層や各部材を図面上で認識可能な程度の大きさ
とするため、各層や各部材毎に縮尺を異ならせてある。
BEST MODE FOR CARRYING OUT THE INVENTION Next, embodiments of the present invention will be described in detail. (First Embodiment) A method of manufacturing a thin film semiconductor device according to a first embodiment of the present invention will be described with reference to FIGS. In this embodiment, a case of manufacturing an n-channel type polycrystalline silicon TFT will be described as an example. Figure 1
3A to 3C are schematic cross-sectional views showing the method of manufacturing the thin film semiconductor device of this embodiment in the order of steps. In addition, in each drawing, in order to make each layer and each member recognizable in the drawing, the scale is different for each layer and each member.

【0025】はじめに、図1(a)に示すように、超音
波洗浄等により清浄化したガラス基板10を用意した
後、基板温度が150〜450℃となる条件下で、ガラ
ス基板10の全面に、シリコン酸化膜等の絶縁膜からな
る下地保護膜11をプラズマCVD法等により、100
〜500nmの厚さに成膜する。この工程において用い
る原料ガスとしては、モノシランと一酸化二窒素との混
合ガスや、TEOS(テトラエトキシシラン、Si(O
254)と酸素、ジシランとアンモニア等が好適で
ある。
First, as shown in FIG. 1A, after a glass substrate 10 cleaned by ultrasonic cleaning or the like is prepared, the entire surface of the glass substrate 10 is covered under the condition that the substrate temperature is 150 to 450 ° C. The base protective film 11 made of an insulating film such as a silicon oxide film is formed by a plasma CVD method or the like to
A film is formed to a thickness of 500 nm. As a raw material gas used in this step, a mixed gas of monosilane and dinitrogen monoxide, TEOS (tetraethoxysilane, Si (O 2
C 2 H 5 ) 4 ) and oxygen, and disilane and ammonia are suitable.

【0026】次に、図1(b)に示すように、基板温度
が150〜450℃となる条件下で、下地保護膜11を
形成したガラス基板10の全面に、非晶質シリコン膜
(非晶質半導体膜)21をプラズマCVD法等により3
0〜100nmの厚さに成膜する。この工程において用
いる原料ガスとしては、ジシランやモノシランが好適で
ある。次に、図1(c)に示すように、非晶質シリコン
膜21に対してレーザー光を照射し、レーザーアニール
を施すなどして、非晶質シリコン膜21を多結晶化し、
多結晶シリコン膜(多結晶半導体膜)とした後、該多結
晶シリコン膜をフォトリソグラフィー法によりパターニ
ングし、島状の多結晶シリコン膜22を形成する。すな
わち、多結晶シリコン膜上にフォトレジストを塗布した
後、フォトレジストの露光、現像、多結晶シリコン膜の
エッチング、フォトレジストの除去を行うことにより、
多結晶シリコン膜のパターニングを行う。
Next, as shown in FIG. 1B, under the condition that the substrate temperature is 150 to 450 ° C., an amorphous silicon film (non-silicon film) is formed on the entire surface of the glass substrate 10 on which the base protective film 11 is formed. Amorphous semiconductor film) 21 is formed by plasma CVD method or the like.
A film is formed to a thickness of 0 to 100 nm. As the raw material gas used in this step, disilane or monosilane is suitable. Next, as shown in FIG. 1C, the amorphous silicon film 21 is irradiated with a laser beam and laser-annealed to polycrystallize the amorphous silicon film 21,
After forming a polycrystalline silicon film (polycrystalline semiconductor film), the polycrystalline silicon film is patterned by a photolithography method to form an island-shaped polycrystalline silicon film 22. That is, after applying a photoresist on the polycrystalline silicon film, by exposing, developing the photoresist, etching the polycrystalline silicon film, and removing the photoresist,
The polycrystalline silicon film is patterned.

【0027】次に、図1(d)に示すように、350℃
以下の温度条件下で、多結晶シリコン膜22を形成した
ガラス基板10の全面に、シリコン酸化膜、シリコン窒
化膜等からなるゲート絶縁膜31を50〜150nmの
厚さに成膜する。この工程において用いる原料ガスとし
ては、TEOSと酸素ガスとの混合ガス等が好適であ
る。次に、図2(a)に示すように、ゲート絶縁膜31
を形成したガラス基板10の全面に、スパッタリング法
等により、アルミニウム、タンタル、モリブデン、又は
これらの金属のいずれかを主成分とする合金等からなる
金属膜を成膜した後、フォトリソグラフィー法によりパ
ターニングし、300〜800nmの厚さのゲート電極
32を形成する。すなわち、金属膜を成膜したガラス基
板10上にフォトレジストを塗布した後、フォトレジス
トの露光、現像、金属膜のエッチング、フォトレジスト
の除去を行うことにより、金属膜をパターニングし、ゲ
ート電極32を形成する。
Next, as shown in FIG. 1 (d), 350 ° C.
Under the following temperature conditions, a gate insulating film 31 made of a silicon oxide film, a silicon nitride film or the like is formed to a thickness of 50 to 150 nm on the entire surface of the glass substrate 10 on which the polycrystalline silicon film 22 is formed. As a raw material gas used in this step, a mixed gas of TEOS and oxygen gas or the like is suitable. Next, as shown in FIG. 2A, the gate insulating film 31
A metal film made of aluminum, tantalum, molybdenum, or an alloy containing any of these metals as a main component is formed over the entire surface of the glass substrate 10 on which the film has been formed, and then patterned by photolithography. Then, the gate electrode 32 having a thickness of 300 to 800 nm is formed. That is, after applying the photoresist on the glass substrate 10 on which the metal film is formed, the metal film is patterned by exposing and developing the photoresist, etching the metal film, and removing the photoresist. To form.

【0028】次に、図2(b)に示すように、ゲート電
極32をマスクとして、高濃度の不純物イオン(リンイ
オン)を約0.1×1015〜約10×1015/cm2
ドーズ量で打ち込み、ゲート電極32に対して自己整合
的にソース領域22b、ドレイン領域22cを形成す
る。ここで、ゲート電極32の直下に位置し、不純物イ
オンが導入されなかった部分はチャネル領域22aとな
る。次に、図2(c)に示すように、ゲート電極32の
表面側にCVD法等により、シリコン酸化膜等からなる
層間絶縁膜33を300〜800nmの厚さに成膜す
る。この工程において用いる原料ガスとしては、TEO
Sと酸素ガスとの混合ガス等が好適である。
Next, as shown in FIG. 2B, with the gate electrode 32 as a mask, a high concentration of impurity ions (phosphorus ions) is applied at a dose of about 0.1 × 10 15 to about 10 × 10 15 / cm 2 . The source region 22b and the drain region 22c are formed in self-alignment with the gate electrode 32 by implantation. Here, the portion directly below the gate electrode 32 and into which the impurity ions are not introduced becomes the channel region 22a. Next, as shown in FIG. 2C, an interlayer insulating film 33 made of a silicon oxide film or the like is formed to a thickness of 300 to 800 nm on the surface side of the gate electrode 32 by the CVD method or the like. The source gas used in this step is TEO.
A mixed gas of S and oxygen gas or the like is suitable.

【0029】次に、図3(a)に示すように、キセノン
フラッシュランプ等のフラッシュランプ(図示略)をガ
ラス基板10の裏面側に配置し、減圧雰囲気下、窒素雰
囲気中で、多結晶シリコン膜22に対してゲート電極3
2と反対側(基板の裏面側)からフラッシュランプ光L
を照射する。フラッシュランプ光Lは、ガラス基板10
や、シリコン酸化膜等からなる下地保護膜11は透過
し、多結晶シリコン膜22にのみほぼ選択的に吸収され
るので、多結晶シリコン膜22を集中的に効率良くアニ
ールすることができる。これによって、多結晶シリコン
膜22のソース領域22bとドレイン領域22cに注入
された不純物の活性化を行うことができる。
Next, as shown in FIG. 3A, a flash lamp (not shown) such as a xenon flash lamp is arranged on the back side of the glass substrate 10, and the polycrystalline silicon is placed in a nitrogen atmosphere under a reduced pressure atmosphere. Gate electrode 3 for membrane 22
Flash lamp light L from the side opposite to 2 (the back side of the substrate)
Irradiate. The flash lamp light L is emitted from the glass substrate 10.
Alternatively, the underlying protective film 11 made of a silicon oxide film or the like is transmitted and is almost selectively absorbed only by the polycrystalline silicon film 22, so that the polycrystalline silicon film 22 can be annealed intensively and efficiently. As a result, the impurities implanted into the source region 22b and the drain region 22c of the polycrystalline silicon film 22 can be activated.

【0030】なお、配置するフラッシュランプの個数や
大きさ等を適宜設計することにより、基板全面にフラッ
シュランプ光Lを照射することができ、基板全面を一括
処理することができる。そして、このように、フラッシ
ュランプアニールでは、基板全面を一括処理することが
できるので、レーザーアニールやラピッドサーマルアニ
ールと異なり、複雑な搬送系は不要である。
By appropriately designing the number, size, etc. of the flash lamps to be arranged, it is possible to irradiate the flash lamp light L on the entire surface of the substrate and to collectively process the entire surface of the substrate. As described above, in the flash lamp annealing, since the entire surface of the substrate can be collectively processed, unlike the laser annealing or the rapid thermal annealing, a complicated transport system is not necessary.

【0031】また、不純物を活性化するには、例えば、
フラッシュランプからガラス基板10への光照射エネル
ギーは例えば15〜50J/cm2、光照射時間は1μ
sec〜数msecに設定し、一回若しくは複数回照射
すれば良い。このように、フラッシュランプアニールに
よる不純物の活性化では、1μsec〜数msecとい
う、レーザーアニールに比較して著しく長い光照射時間
が必要であるが、レーザーアニールでは、レーザー光を
一度に照射できる面積が極めて小さいため、基板全体の
処理を行うには、レーザー光を照射する箇所をずらしな
がら、多数回レーザー光を照射する必要があるが、フラ
ッシュランプアニールでは、基板全面に一度に光を照射
することができるので、基板全体の処理時間については
レーザーアニールと同等以下とすることができる。
To activate the impurities, for example,
The light irradiation energy from the flash lamp to the glass substrate 10 is, for example, 15 to 50 J / cm 2 , and the light irradiation time is 1 μm.
It may be set to sec to several msec, and irradiation may be performed once or multiple times. As described above, activation of impurities by flash lamp annealing requires a remarkably long light irradiation time of 1 μsec to several msec as compared with laser annealing, but in laser annealing, the area that can be irradiated with laser light at one time is large. Since it is extremely small, in order to process the entire substrate, it is necessary to irradiate the laser light multiple times while shifting the position to be irradiated with the laser light, but in flash lamp annealing, the entire surface of the substrate is irradiated with light at once. Therefore, the processing time of the entire substrate can be made equal to or less than that of laser annealing.

【0032】また、この工程において、ガラス基板10
の表面側(ゲート電極側)からフラッシュランプ光Lを
照射する場合には、金属からなるゲート電極32により
フラッシュランプ光Lが遮蔽され、ゲート電極32の直
下に位置するチャネル領域22aにはフラッシュランプ
光Lが照射されないが、本実施形態では、ガラス基板1
0の裏面側(ゲート電極と反対側)からフラッシュラン
プ光Lを照射する構成としているので、フラッシュラン
プ光Lがゲート電極32により遮蔽されず、多結晶シリ
コン膜22全体をアニールすることができる。
In this step, the glass substrate 10 is also used.
When the flash lamp light L is irradiated from the front surface side (gate electrode side) of the flash lamp light L, the flash lamp light L is shielded by the metal gate electrode 32, and the flash lamp is provided in the channel region 22a located immediately below the gate electrode 32. Although the light L is not emitted, in the present embodiment, the glass substrate 1
Since the flash lamp light L is irradiated from the back surface side (the side opposite to the gate electrode) of 0, the flash lamp light L is not shielded by the gate electrode 32 and the entire polycrystalline silicon film 22 can be annealed.

【0033】すなわち、多結晶シリコン膜22のソース
領域22bとドレイン領域22cのみならず、ゲート電
極32の直下に位置するチャネル領域22aも効果的に
アニールすることができるので、チャネル領域22aの
結晶欠陥を低減することができる。また、多結晶シリコ
ン膜22全体をアニールすることができる結果、多結晶
シリコン膜22全体に発生する熱により、ゲート絶縁膜
31をもアニールすることができるので、ゲート絶縁膜
31を緻密化することができると共に、多結晶シリコン
膜22とゲート絶縁膜31との間の界面準位を低減させ
ることができる。
That is, not only the source region 22b and the drain region 22c of the polycrystalline silicon film 22 but also the channel region 22a located immediately below the gate electrode 32 can be effectively annealed, so that the crystal defects in the channel region 22a are affected. Can be reduced. Moreover, since the entire polycrystalline silicon film 22 can be annealed, the gate insulating film 31 can also be annealed by the heat generated in the entire polycrystalline silicon film 22, so that the gate insulating film 31 should be densified. In addition, the interface state between the polycrystalline silicon film 22 and the gate insulating film 31 can be reduced.

【0034】なお、この工程において、ガラス基板10
がわずかながらもフラッシュランプ光Lを吸収し、加熱
される場合には、ガラス基板10の熱によるダメージを
低減するために、ガラス基板10と同様の吸収特性を持
つフィルターを介して、ガラス基板10にフラッシュラ
ンプ光Lを照射する構成としても良い。
In this step, the glass substrate 10
When the glass substrate 10 is heated by absorbing a small amount of the flash lamp light L, the glass substrate 10 is passed through a filter having absorption characteristics similar to those of the glass substrate 10 in order to reduce heat damage to the glass substrate 10. Alternatively, the flash lamp light L may be emitted to the above.

【0035】次に、図3(b)に示すように、所定のパ
ターンのレジストマスク(図示略)を形成した後、該レ
ジストマスクを介して層間絶縁膜33のドライエッチン
グを行い、層間絶縁膜33においてソース領域22b及
びドレイン領域22cに対応する部分にコンタクトホー
ル34、35をそれぞれ形成する。次に、図3(c)に
示すように、層間絶縁膜33の全面に、アルミニウム、
チタン、窒化チタン、タンタル、モリブデン、又はこれ
らの金属のいずれかを主成分とする合金等の導電性材料
を、スパッタリング法等により成膜した後、フォトリソ
グラフィー法によりパターニングし、400〜800n
mの厚さのソース電極36及びドレイン電極37を形成
する。すなわち、導電性材料を成膜したガラス基板10
上にフォトレジストを塗布した後、フォトレジストの露
光、現像、導電性材料のエッチング、フォトレジストの
除去を行うことにより、導電性材料をパターニングし、
ソース電極36及びドレイン電極37を形成する。以上
のようにして、nチャネル型の多結晶シリコンTFT1
を製造することができる。
Next, as shown in FIG. 3B, after forming a resist mask (not shown) having a predetermined pattern, the interlayer insulating film 33 is dry-etched through the resist mask to form the interlayer insulating film. In 33, contact holes 34 and 35 are formed in portions corresponding to the source region 22b and the drain region 22c, respectively. Next, as shown in FIG. 3C, aluminum is applied to the entire surface of the interlayer insulating film 33.
After a conductive material such as titanium, titanium nitride, tantalum, molybdenum, or an alloy containing any of these metals as a main component is formed by a sputtering method or the like, patterning is performed by a photolithography method.
A source electrode 36 and a drain electrode 37 having a thickness of m are formed. That is, the glass substrate 10 on which a conductive material is deposited
After applying a photoresist on the above, the conductive material is patterned by exposing and developing the photoresist, etching the conductive material, and removing the photoresist,
The source electrode 36 and the drain electrode 37 are formed. As described above, the n-channel type polycrystalline silicon TFT 1
Can be manufactured.

【0036】本実施形態の製造方法では、多結晶シリコ
ン膜22のソース領域22bとドレイン領域22cに注
入された不純物を活性化する手段としてフラッシュラン
プアニールを採用しているので、レーザーアニールやラ
ピッドサーマルアニールのように複雑な装置を用いるこ
となく、レーザーアニールと同等以下の処理時間で効率
良く、ソース領域22bとドレイン領域22cに注入さ
れた不純物の活性化を行うことができる。
In the manufacturing method of this embodiment, since flash lamp annealing is employed as a means for activating the impurities implanted in the source region 22b and the drain region 22c of the polycrystalline silicon film 22, laser annealing or rapid thermal annealing is performed. It is possible to efficiently activate the impurities implanted into the source region 22b and the drain region 22c in a processing time equal to or shorter than that of laser annealing without using a complicated device such as annealing.

【0037】また、本実施形態の製造方法では、多結晶
シリコン膜22のソース領域22bとドレイン領域22
cに注入された不純物を活性化する工程において、多結
晶シリコン膜22に対してゲート電極32と反対側(基
板の裏面側)からフラッシュランプ光Lを照射する構成
としているので、上述したように、多結晶シリコン膜2
2のソース領域22bとドレイン領域22cのみなら
ず、チャネル領域22aやゲート絶縁膜31をもアニー
ルすることができる。その結果、チャネル領域22aの
結晶欠陥を低減することができると共に、ゲート絶縁膜
31を緻密化することができ、多結晶シリコン膜22と
ゲート絶縁膜31との間の界面準位を低減させることが
できる。
In the manufacturing method of this embodiment, the source region 22b and the drain region 22 of the polycrystalline silicon film 22 are also included.
In the step of activating the impurities implanted into c, the polycrystalline silicon film 22 is irradiated with the flash lamp light L from the side opposite to the gate electrode 32 (the back side of the substrate). , Polycrystalline silicon film 2
Not only the second source region 22b and the drain region 22c but also the channel region 22a and the gate insulating film 31 can be annealed. As a result, the crystal defects in the channel region 22a can be reduced, the gate insulating film 31 can be densified, and the interface state between the polycrystalline silicon film 22 and the gate insulating film 31 can be reduced. You can

【0038】そして、このように、チャネル領域22a
の結晶欠陥や、多結晶シリコン膜22とゲート絶縁膜3
1と間の界面準位を低減することができる結果、TFT
1のS値やしきい値電圧を小さくすることができるの
で、低電圧化等の観点から好適である。また、ゲート絶
縁膜31を緻密化することができるので、TFT1の信
頼性を向上することができる。
Then, in this way, the channel region 22a
Crystal defects of polycrystalline silicon film 22 and gate insulating film 3
As a result of being able to reduce the interface state between 1 and
Since the S value of 1 and the threshold voltage can be reduced, it is preferable from the viewpoint of lowering the voltage. Moreover, since the gate insulating film 31 can be densified, the reliability of the TFT 1 can be improved.

【0039】(第2実施形態)次に、図4に基づいて、
本発明に係る第2実施形態の薄膜半導体装置の製造方法
について説明する。なお、本実施形態の製造方法は、不
純物を活性化する工程のみが第1実施形態と異なってい
るので、不純物を活性化する工程についてのみ説明す
る。また、第1実施形態と同じ構成要素については、同
じ参照符号を付し、説明は省略する。
(Second Embodiment) Next, based on FIG.
A method of manufacturing the thin film semiconductor device according to the second embodiment of the present invention will be described. Since the manufacturing method of the present embodiment is different from the first embodiment only in the step of activating impurities, only the step of activating impurities will be described. Further, the same components as those in the first embodiment are designated by the same reference numerals and the description thereof will be omitted.

【0040】多結晶シリコン膜のソース領域とドレイン
領域に注入された不純物を活性化する工程において、第
1実施形態の製造方法では、多結晶シリコン膜に対して
ゲート電極と反対側(基板の裏面側)からフラッシュラ
ンプ光を照射する構成としたのに対し、本実施形態の製
造方法では、図4に示すように、ガラス基板10の裏面
側(多結晶シリコン膜と反対側)に、アルミニウム、
銀、銀合金等からなる光反射板50を配置し、多結晶シ
リコン膜22に対して、ゲート電極32側(基板の表面
側)からフラッシュランプ光Lを照射する。
In the step of activating the impurities implanted in the source region and the drain region of the polycrystalline silicon film, in the manufacturing method of the first embodiment, the side opposite to the gate electrode (the back surface of the substrate) with respect to the polycrystalline silicon film is used. In contrast to the configuration in which the flash lamp light is irradiated from the side), in the manufacturing method of the present embodiment, as shown in FIG. 4, aluminum on the back surface side (the side opposite to the polycrystalline silicon film) of the glass substrate 10
A light reflection plate 50 made of silver, a silver alloy, or the like is arranged, and the polycrystalline silicon film 22 is irradiated with the flash lamp light L from the gate electrode 32 side (the surface side of the substrate).

【0041】このように、本実施形態の製造方法では、
多結晶シリコン膜22に対して、ゲート電極32側(基
板の表面側)からフラッシュランプ光Lを照射するの
で、金属からなるゲート電極32に入射したフラッシュ
ランプ光Lはゲート電極32により反射される。そのた
め、多結晶シリコン膜22において、ゲート電極32の
直下に位置しないソース領域22bとドレイン領域22
cにはその表面側からフラッシュランプ光Lが入射する
が、ゲート電極32の直下に位置するチャネル領域22
aにはその表面側からはフラッシュランプ光Lは入射し
ない。
Thus, in the manufacturing method of this embodiment,
Since the flash lamp light L is applied to the polycrystalline silicon film 22 from the gate electrode 32 side (front surface side of the substrate), the flash lamp light L incident on the metal gate electrode 32 is reflected by the gate electrode 32. . Therefore, in the polycrystalline silicon film 22, the source region 22b and the drain region 22 which are not located immediately below the gate electrode 32 are formed.
The flash lamp light L is incident on the surface c of the channel region 22 located immediately below the gate electrode 32.
The flash lamp light L does not enter the surface a from its front side.

【0042】一方、多結晶シリコン膜22が形成されて
いない領域に入射したフラッシュランプ光Lは、シリコ
ン酸化膜等からなる層間絶縁膜33とゲート絶縁膜31
と下地保護膜11、ガラス基板10を透過し、ガラス基
板10の裏面側に配置された光反射板50により反射さ
れるが、フラッシュランプ光Lはレーザー光程は指向性
がないので、光反射板50により反射されたフラッシュ
ランプ光Lの一部は、多結晶シリコン膜22の裏面側に
入射する。
On the other hand, the flash lamp light L incident on the region where the polycrystalline silicon film 22 is not formed has an interlayer insulating film 33 made of a silicon oxide film or the like and a gate insulating film 31.
While passing through the base protective film 11 and the glass substrate 10, and reflected by the light reflecting plate 50 arranged on the back surface side of the glass substrate 10, the flash lamp light L has no directivity as much as the laser light, and therefore the light reflection. A part of the flash lamp light L reflected by the plate 50 is incident on the back surface side of the polycrystalline silicon film 22.

【0043】このように、本実施形態の製造方法では、
多結晶シリコン膜22のソース領域22bとドレイン領
域22cは、表面側と裏面側の双方からフラッシュラン
プ光Lが入射しアニールされ、チャネル領域22aは、
裏面側からのみフラッシュランプ光Lが入射しアニール
されることになる。
Thus, in the manufacturing method of this embodiment,
The source region 22b and the drain region 22c of the polycrystalline silicon film 22 are annealed by the flash lamp light L entering from both the front surface side and the back surface side, and the channel region 22a is
The flash lamp light L is incident only from the back surface side and is annealed.

【0044】したがって、本実施形態の製造方法によっ
ても、第1実施形態と同様、多結晶シリコン膜22のソ
ース領域22bとドレイン領域22cのみならず、ゲー
ト電極32の直下に位置するチャネル領域22aを効果
的にアニールすることができるので、チャネル領域22
aの結晶欠陥を低減することができる。また、多結晶シ
リコン膜22全体をアニールすることができる結果、第
1実施形態と同様、多結晶シリコン膜22に発生する熱
により、ゲート絶縁膜31をもアニールすることができ
るので、ゲート絶縁膜31を緻密化することができると
共に、多結晶シリコン膜22とゲート絶縁膜31との間
の界面準位を低減させることができる。
Therefore, according to the manufacturing method of this embodiment as well, as in the first embodiment, not only the source region 22b and the drain region 22c of the polycrystalline silicon film 22 but also the channel region 22a located immediately below the gate electrode 32 are formed. Since it can be effectively annealed, the channel region 22
The crystal defects of a can be reduced. Further, since the entire polycrystalline silicon film 22 can be annealed, the gate insulating film 31 can also be annealed by the heat generated in the polycrystalline silicon film 22 as in the first embodiment. 31 can be densified, and the interface state between the polycrystalline silicon film 22 and the gate insulating film 31 can be reduced.

【0045】さらに、多結晶シリコン膜22のソース領
域22bとドレイン領域22cには、表面側(ゲート電
極側)と裏面側(基板側)の双方からフラッシュランプ
光Lが照射されるので、多結晶シリコン膜のソース領域
とドレイン領域に対して裏面側からのみフラッシュラン
プ光を照射する第1実施形態に比較して、不純物の活性
化効率を向上させることができる。その結果、第1実施
形態に比較して、少ないエネルギーで効率良く不純物の
活性化を行うことができ、好適である。
Furthermore, since the source region 22b and the drain region 22c of the polycrystalline silicon film 22 are irradiated with the flash lamp light L from both the front surface side (gate electrode side) and the rear surface side (substrate side), the polycrystalline silicon film 22 is formed. The impurity activation efficiency can be improved as compared with the first embodiment in which the source region and the drain region of the silicon film are irradiated with the flash lamp light only from the back surface side. As a result, the impurities can be activated efficiently with less energy as compared with the first embodiment, which is preferable.

【0046】ここで、ガラス基板10の裏面側に配置す
る光反射板50は平坦なものであっても良いが、そのガ
ラス基板10側表面に、多数の微細な凹凸(図示略)が
形成されていることがより好ましい。かかる構成とする
ことにより、光反射板50に入射したフラッシュランプ
光Lを、光反射板50により反射させると同時に散乱さ
せることができるので、多結晶シリコン膜22に対して
裏面側から入射するフラッシュランプ光Lの光量を増大
することができる。その結果、ソース領域22bとドレ
イン領域22cに注入された不純物の活性化効率を一層
向上させることができると共に、チャネル領域22aや
ゲート絶縁膜31のアニール効率を向上させることがで
き、好適である。
Here, the light reflecting plate 50 arranged on the back surface side of the glass substrate 10 may be flat, but a large number of fine irregularities (not shown) are formed on the surface of the glass substrate 10 side. Is more preferable. With such a configuration, the flash lamp light L that has entered the light reflection plate 50 can be reflected and scattered at the same time by the light reflection plate 50, so that the flash light that enters the polycrystalline silicon film 22 from the back surface side. The light amount of the lamp light L can be increased. As a result, the activation efficiency of the impurities implanted in the source region 22b and the drain region 22c can be further improved, and the annealing efficiency of the channel region 22a and the gate insulating film 31 can be improved, which is preferable.

【0047】また、本実施形態の製造方法においても、
第1実施形態と同様、不純物を活性化する手段としてフ
ラッシュランプアニールを採用しているので、ソース領
域22bとドレイン領域22cに注入された不純物の活
性化を、複雑な装置を用いることなく、効率良く行うこ
とができるが、第1実施形態の製造方法では、基板の裏
面側からフラッシュランプ光を照射するため、フラッシ
ュランプアニール装置の構造が多少複雑化するのに対し
て、本実施形態の製造方法では、ガラス基板10の表面
側(ゲート電極側)からフラッシュランプ光Lを照射す
れば良いので、既存のフラッシュランプアニール装置の
構造を変えることなく、フラッシュランプアニールを行
うことができ、好適である。
Also, in the manufacturing method of the present embodiment,
As in the first embodiment, since flash lamp annealing is adopted as a means for activating the impurities, the activation of the impurities implanted in the source region 22b and the drain region 22c can be efficiently performed without using a complicated device. Although it can be performed well, in the manufacturing method of the first embodiment, since the flash lamp light is irradiated from the back surface side of the substrate, the structure of the flash lamp annealing apparatus is somewhat complicated, whereas the manufacturing method of the present embodiment is different. In the method, since the flash lamp light L may be irradiated from the surface side (gate electrode side) of the glass substrate 10, flash lamp annealing can be performed without changing the structure of the existing flash lamp annealing apparatus, which is preferable. is there.

【0048】なお、第1、第2実施形態では、多結晶シ
リコン膜を備えたTFTを例として説明したが、本発明
は、多結晶シリコン膜以外の多結晶半導体膜を備えたT
FTにも同様に適用可能である。また、金属からなるゲ
ート電極を備えたTFTを例として説明したが、本発明
は、ゲート電極が非金属からなる場合にも同様に適用可
能である。また、nチャネル型のTFTを例として説明
したが、本発明は、pチャネル型のTFTにも適用可能
である。また、セルフアライン構造のソース領域及びド
レイン領域を備えたTFTを例として説明したが、本発
明は、LDD(Lightly Doped Drain)構造や、オフセ
ット構造のソース領域及びドレイン領域を備えたTFT
にも同様に適用可能である。また、本発明の製造方法
は、特に基板上に多数のTFTを形成するアクティブマ
トリクス型の液晶装置やEL装置等の表示装置を製造す
る場合に好適に適用することができる。
In the first and second embodiments, the TFT provided with the polycrystalline silicon film has been described as an example, but the present invention is a TFT provided with a polycrystalline semiconductor film other than the polycrystalline silicon film.
The same applies to the FT. Further, although the TFT provided with the gate electrode made of metal has been described as an example, the present invention is similarly applicable to the case where the gate electrode is made of nonmetal. Although the n-channel TFT has been described as an example, the present invention can be applied to a p-channel TFT. Further, the TFT including the source region and the drain region having the self-aligned structure has been described as an example, but the present invention is a TFT including the source region and the drain region having the LDD (Lightly Doped Drain) structure or the offset structure.
Can be similarly applied to. In addition, the manufacturing method of the present invention can be suitably applied particularly when manufacturing a display device such as an active matrix type liquid crystal device or an EL device in which a large number of TFTs are formed on a substrate.

【0049】[0049]

【実施例】次に、本発明に係る実施例及び比較例につい
て説明する。 (実施例)はじめに、ガラス基板上に、シリコン酸化膜
からなる下地保護膜を500nm程度の厚さに成膜した
後、該下地保護膜上に非晶質シリコン膜を40nm程度
の厚さに成膜した。次いで、レーザーアニールを施すこ
とにより、非晶質シリコン膜を多結晶化し、多結晶シリ
コン膜とした後、該多結晶シリコン膜をフォトリソグラ
フィー法によりパターニングし、島状の多結晶シリコン
膜を形成した。次に、シリコン酸化膜からなるゲート絶
縁膜を75nm程度の厚さに成膜した後、アルミニウム
からなる500nm程度の厚さの所定のパターンのゲー
ト電極を形成した。次に、ゲート電極をマスクとして、
リンイオンを約1×1015/cm2のドーズ量で打ち込
み、多結晶シリコン膜に自己整合的にソース領域、ドレ
イン領域、チャネル領域を形成した後、シリコン酸化膜
からなる層間絶縁膜を800nm程度の厚さに成膜し
た。次に、基板の裏面側に銀製の平坦な光反射板を配置
し、ゲート電極側からフラッシュランプ光を照射するこ
とにより、多結晶シリコン膜のソース領域とドレイン領
域に注入された不純物の活性化を行った。
EXAMPLES Next, examples and comparative examples according to the present invention will be described. (Example) First, a base protective film made of a silicon oxide film was formed to a thickness of about 500 nm on a glass substrate, and then an amorphous silicon film was formed to a thickness of about 40 nm on the base protective film. Filmed Then, laser annealing is performed to polycrystallize the amorphous silicon film to form a polycrystalline silicon film, and the polycrystalline silicon film is patterned by a photolithography method to form an island-shaped polycrystalline silicon film. . Next, after forming a gate insulating film made of a silicon oxide film to a thickness of about 75 nm, a gate electrode having a predetermined pattern made of aluminum and having a thickness of about 500 nm was formed. Next, using the gate electrode as a mask,
After implanting phosphorus ions at a dose of about 1 × 10 15 / cm 2 to form a source region, a drain region and a channel region in a self-aligned manner in the polycrystalline silicon film, an interlayer insulating film made of a silicon oxide film with a thickness of about 800 nm is formed. The film was formed to a thickness. Next, a flat silver light reflector is placed on the back side of the substrate, and flash lamp light is irradiated from the gate electrode side to activate the impurities implanted in the source region and the drain region of the polycrystalline silicon film. I went.

【0050】(比較例)実施例と同様に、ガラス基板上
に下地保護膜と多結晶シリコン膜とゲート絶縁膜とゲー
ト電極を順次形成した後、リンイオンを注入し、多結晶
シリコン膜に自己整合的にソース領域、ドレイン領域、
チャネル領域を形成し、さらに層間絶縁膜を形成した。
次に、基板の裏面側に光反射板を配置しなかった以外
は、実施例と同様にして、多結晶シリコン膜のソース領
域とドレイン領域に注入された不純物の活性化を行っ
た。
(Comparative Example) Similar to the example, a base protective film, a polycrystalline silicon film, a gate insulating film and a gate electrode were sequentially formed on a glass substrate, and then phosphorus ions were implanted to self-align with the polycrystalline silicon film. Source region, drain region,
A channel region was formed, and an interlayer insulating film was further formed.
Next, the impurities implanted into the source region and the drain region of the polycrystalline silicon film were activated in the same manner as in the example except that the light reflecting plate was not arranged on the back surface side of the substrate.

【0051】(評価及び結果)不純物を活性化する工程
において、ソース領域とドレイン領域のシート抵抗を2
kΩ/□とするのに、必要なフラッシュランプ光の総照
射エネルギーを比較したところ、実施例では約25J/
cm2であったのに対し、比較例では約20J/cm2
あった。これは、不純物を活性化する工程において、基
板の裏面側に光反射板を配置しなかった比較例では、多
結晶シリコン膜のソース領域とドレイン領域に対して表
面側(ゲート電極側)からのみフラッシュランプ光が照
射されたのに対して、基板の裏面側に光反射板を配置し
た実施例(本発明の第2の薄膜半導体装置の製造方法に
相当)では、フラッシュランプから多結晶シリコン膜の
ソース領域とドレイン領域の表面に直接入射する光と、
フラッシュランプから出射され、光反射板により反射さ
れた後、多結晶シリコン膜のソース領域とドレイン領域
の裏面に入射する光が存在し、多結晶シリコン膜のソー
ス領域とドレイン領域に対して表面側と裏面側の双方か
らフラッシュランプ光が照射され、不純物の活性化効率
が向上したためである。
(Evaluation and Results) In the step of activating the impurities, the sheet resistance of the source region and the drain region is set to 2
Comparing the total irradiation energy of the flash lamp light required to obtain kΩ / □, in the example, about 25 J /
While it was cm 2 , it was about 20 J / cm 2 in the comparative example. This is because in the comparative example in which the light reflection plate is not arranged on the back surface side of the substrate in the step of activating the impurities, only from the front surface side (gate electrode side) with respect to the source region and the drain region of the polycrystalline silicon film. In the embodiment (corresponding to the second method for manufacturing a thin film semiconductor device of the present invention) in which the light reflecting plate is arranged on the back surface side of the substrate while the light from the flash lamp is irradiated, the polycrystalline silicon film is removed from the flash lamp. Light directly incident on the surface of the source and drain regions of
There is light that is emitted from the flash lamp and reflected by the light reflection plate, and then is incident on the back surface of the source region and drain region of the polycrystalline silicon film, and the front surface side of the source region and drain region of the polycrystalline silicon film is present. This is because the flash lamp light is emitted from both the back surface side and the back surface side, and the activation efficiency of impurities is improved.

【0052】なお、基板の裏面側に光反射板を配置せ
ず、多結晶シリコン膜に対して、基板の裏面側からのみ
フラッシュランプ光を照射する場合には(本発明の第1
の薄膜半導体装置の製造方法に相当)、不純物の活性化
効率は、多結晶シリコン膜のソース領域とドレイン領域
に対して表面側からのみフラッシュランプ光を照射した
比較例と同等程度となる。
In the case where the light reflecting plate is not arranged on the back surface side of the substrate and the polycrystalline silicon film is irradiated with the flash lamp light only from the back surface side of the substrate (the first embodiment of the present invention).
(Corresponding to the method for manufacturing a thin film semiconductor device), the efficiency of activating impurities is about the same as that of the comparative example in which the source region and the drain region of the polycrystalline silicon film are irradiated with flash lamp light only from the surface side.

【0053】[0053]

【発明の効果】 以上詳述したように、本発明の第1、
第2の薄膜半導体装置の製造方法によれば、ソース領域
とドレイン領域に注入された不純物の活性化を、複雑な
装置を用いることなく、効率良く行うことができる。ま
た、多結晶半導体膜のソース領域とドレイン領域に注入
された不純物を活性化する工程において、ゲート電極の
材質にかかわらず、多結晶半導体膜全体をアニールする
ことができるので、チャネル領域を効果的にアニールす
ることができ、チャネル領域の結晶欠陥を低減すること
ができる。また、多結晶半導体膜全体をアニールするこ
とができる結果、多結晶半導体膜全体に発生する熱によ
り、ゲート絶縁膜をもアニールすることができるので、
ゲート絶縁膜を緻密化することができると共に、多結晶
半導体膜とゲート絶縁膜との間の界面準位を低減させる
ことができる。
As described above in detail, the first aspect of the present invention,
According to the second method of manufacturing the thin film semiconductor device, the impurities implanted into the source region and the drain region can be efficiently activated without using a complicated device. Further, in the step of activating the impurities implanted in the source region and the drain region of the polycrystalline semiconductor film, the entire polycrystalline semiconductor film can be annealed regardless of the material of the gate electrode, so that the channel region can be effectively removed. Can be annealed, and crystal defects in the channel region can be reduced. In addition, since the entire polycrystalline semiconductor film can be annealed, the heat generated in the entire polycrystalline semiconductor film can also anneal the gate insulating film.
The gate insulating film can be densified and the interface state between the polycrystalline semiconductor film and the gate insulating film can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】 図1(a)〜(d)は、本発明に係る第1実
施形態の薄膜半導体装置の製造方法を示す工程図であ
る。
1A to 1D are process diagrams showing a method of manufacturing a thin film semiconductor device according to a first embodiment of the present invention.

【図2】 図2(a)〜(c)は、本発明に係る第1実
施形態の薄膜半導体装置の製造方法を示す工程図であ
る。
2A to 2C are process diagrams showing a method of manufacturing the thin film semiconductor device according to the first embodiment of the present invention.

【図3】 図3(a)〜(c)は、本発明に係る第1実
施形態の薄膜半導体装置の製造方法を示す工程図であ
る。
3A to 3C are process diagrams showing a method of manufacturing the thin film semiconductor device according to the first embodiment of the present invention.

【図4】 図4は、本発明に係る第2実施形態の薄膜半
導体装置の製造方法を示す図である。
FIG. 4 is a diagram showing a method of manufacturing a thin film semiconductor device according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 多結晶シリコンTFT(薄膜半導体装置) 10 ガラス基板 11 下地保護膜 21 非晶質シリコン膜 22 多結晶シリコン膜(多結晶半導体膜) 22a チャネル領域 22b ソース領域 22c ドレイン領域 31 ゲート絶縁膜 32 ゲート電極 33 層間絶縁膜 36 ソース電極 37 ドレイン電極 50 光反射板 L フラッシュランプ光 1 Polycrystalline silicon TFT (thin film semiconductor device) 10 glass substrates 11 Base protection film 21 Amorphous silicon film 22 Polycrystalline silicon film (polycrystalline semiconductor film) 22a channel region 22b Source area 22c drain region 31 Gate insulating film 32 gate electrode 33 Interlayer insulation film 36 source electrode 37 Drain electrode 50 light reflector L flash lamp light

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F052 AA02 DA02 DB03 JA01 5F110 AA27 AA30 BB01 CC02 DD02 DD13 EE03 EE04 EE44 FF02 FF03 GG02 GG13 GG45 HJ01 HJ13 HJ23 HL01 HL03 HL04 HL23 NN02 NN23 NN35 PP03   ─────────────────────────────────────────────────── ─── Continued front page    F term (reference) 5F052 AA02 DA02 DB03 JA01                 5F110 AA27 AA30 BB01 CC02 DD02                       DD13 EE03 EE04 EE44 FF02                       FF03 GG02 GG13 GG45 HJ01                       HJ13 HJ23 HL01 HL03 HL04                       HL23 NN02 NN23 NN35 PP03

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 ソース領域、チャネル領域、ドレイン領
域を有する半導体膜と、該半導体膜とゲート絶縁膜を介
して対向したゲート電極とを備えた薄膜半導体装置の製
造方法において、 基板上に所定のパターンの多結晶半導体膜を形成する工
程と、 前記多結晶半導体膜上にゲート絶縁膜を形成する工程
と、 前記ゲート絶縁膜上にゲート電極を形成する工程と、 前記多結晶半導体膜の所定の領域に選択的に不純物を注
入し、前記ソース領域と前記ドレイン領域を形成する工
程と、 前記多結晶半導体膜に対して、前記ゲート電極と反対側
から光を照射することにより、前記多結晶半導体膜の前
記ソース領域と前記ドレイン領域に注入された不純物を
活性化する工程とを有することを特徴とする薄膜半導体
装置の製造方法。
1. A method of manufacturing a thin film semiconductor device comprising a semiconductor film having a source region, a channel region, and a drain region, and a gate electrode facing the semiconductor film with a gate insulating film interposed therebetween. A step of forming a polycrystalline semiconductor film having a pattern; a step of forming a gate insulating film on the polycrystalline semiconductor film; a step of forming a gate electrode on the gate insulating film; A step of selectively implanting an impurity into a region to form the source region and the drain region; and irradiating the polycrystalline semiconductor film with light from a side opposite to the gate electrode, thereby forming the polycrystalline semiconductor A method of manufacturing a thin film semiconductor device, comprising the step of activating impurities implanted in the source region and the drain region of the film.
【請求項2】 ソース領域、チャネル領域、ドレイン領
域を有する半導体膜と、該半導体膜とゲート絶縁膜を介
して対向したゲート電極とを備えた薄膜半導体装置の製
造方法において、 基板上に所定のパターンの多結晶半導体膜を形成する工
程と、 前記多結晶半導体膜上にゲート絶縁膜を形成する工程
と、 前記ゲート絶縁膜上にゲート電極を形成する工程と、 前記多結晶半導体膜の所定の領域に選択的に不純物を注
入し、前記ソース領域と前記ドレイン領域を形成する工
程と、前記基板の前記多結晶半導体膜と反対側に光反射
板を配置し、前記多結晶半導体膜に対して、前記ゲート
電極側から光を照射することにより、前記多結晶半導体
膜の前記ソース領域と前記ドレイン領域に注入された不
純物を活性化する工程とを有することを特徴とする薄膜
半導体装置の製造方法。
2. A method of manufacturing a thin film semiconductor device, comprising: a semiconductor film having a source region, a channel region, and a drain region; and a gate electrode facing the semiconductor film with a gate insulating film interposed therebetween. A step of forming a polycrystalline semiconductor film having a pattern; a step of forming a gate insulating film on the polycrystalline semiconductor film; a step of forming a gate electrode on the gate insulating film; A step of selectively implanting an impurity into the region to form the source region and the drain region; and disposing a light reflection plate on the opposite side of the substrate from the polycrystalline semiconductor film, Activating the impurities implanted into the source region and the drain region of the polycrystalline semiconductor film by irradiating light from the gate electrode side. Method of manufacturing a thin film semiconductor device that.
【請求項3】 前記光反射板の前記基板側表面には、多
数の微細な凹凸が形成されていることを特徴とする請求
項2に記載の薄膜半導体装置の製造方法。
3. The method of manufacturing a thin film semiconductor device according to claim 2, wherein a large number of fine irregularities are formed on the substrate-side surface of the light reflection plate.
【請求項4】 前記不純物を活性化する工程において、
前記多結晶半導体膜に対して、フラッシュランプ光を照
射することを特徴とする請求項1から請求項3までのい
ずれか1項に記載の薄膜半導体装置の製造方法。
4. In the step of activating the impurities,
The method of manufacturing a thin film semiconductor device according to claim 1, wherein the polycrystalline semiconductor film is irradiated with flash lamp light.
JP2002050319A 2002-02-26 2002-02-26 Method for manufacturing thin-film semiconductor device Pending JP2003249505A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002050319A JP2003249505A (en) 2002-02-26 2002-02-26 Method for manufacturing thin-film semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002050319A JP2003249505A (en) 2002-02-26 2002-02-26 Method for manufacturing thin-film semiconductor device

Publications (1)

Publication Number Publication Date
JP2003249505A true JP2003249505A (en) 2003-09-05

Family

ID=28662599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002050319A Pending JP2003249505A (en) 2002-02-26 2002-02-26 Method for manufacturing thin-film semiconductor device

Country Status (1)

Country Link
JP (1) JP2003249505A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172331A (en) * 2002-11-20 2004-06-17 Ushio Inc Electrical conductivity control method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172331A (en) * 2002-11-20 2004-06-17 Ushio Inc Electrical conductivity control method

Similar Documents

Publication Publication Date Title
JP3974229B2 (en) Method for manufacturing semiconductor device
JP3305961B2 (en) Method of manufacturing polycrystalline silicon thin film transistor
JP4627961B2 (en) Method for manufacturing semiconductor device
KR100396966B1 (en) Manufacturing Method of Thin Film Transistor Device
JP5106136B2 (en) Method for manufacturing semiconductor device
US6087245A (en) Method of gettering crystallization catalyst for forming a silicon film
US6309917B1 (en) Thin film transistor manufacturing method and thin film transistor
JP4718700B2 (en) Method for manufacturing semiconductor device
KR100729054B1 (en) thin film transistor and fabricating method of the same
US20050048706A1 (en) Method of manufacturing semiconductor device
JPH114001A (en) Semiconductor device and manufacture thereof
JP4312741B2 (en) Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
US6921685B2 (en) Method of fabricating thin film transistor
JP2010141345A (en) Method for manufacturing semiconductor device
JP2003249505A (en) Method for manufacturing thin-film semiconductor device
JPH08148692A (en) Manufacture of thin-film semiconductor device
JP4466423B2 (en) Thin film transistor manufacturing method and liquid crystal display device manufacturing method
JP4212844B2 (en) Method for manufacturing semiconductor device
JP2002057164A (en) Manufacturing method of semiconductor device
JP2004087583A (en) Semiconductor device, its manufacturing method and heat treatment method of thin film
JP2004103841A (en) Semiconductor device, method for manufacturing the same, active matrix substrate and electro-optical device
JP2005183869A (en) Manufacturing method for semiconductor thin film
JP3357321B2 (en) Method for manufacturing semiconductor device
JP3360677B2 (en) Method for manufacturing thin film semiconductor device
JP2005259818A (en) Method of crystallizing semiconductor film, method of manufacturing thin film transistor, electrooptic device, and electronic apparatus