JP2003248593A - マルチオペレーティングシステム制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 ２種類以上のＯＳを使用する場合において、
制御装置の小型化が可能で、制御装置を短期間で開発す
る場合に適した構造のマルチＯＳ制御装置を提供するこ
とを目的とする。 【解決手段】 ２種類のオペレーチングシステムを持つ
一個の演算装置１と、外部から前記演算装置への割り込
み要求信号を入力する割込回路１１と、前記割込回路に
割り込み要求信号があった時に、前記演算装置の資源を
前記オペレーチングシステムのいずれかに割り付けるこ
とを指定する資源コントロール回路１０１から構成され
たことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一個の演算装置内
に２種類以上のオペレーティングシステムを持ち、資源
コントロール回路で演算装置の資源を２種類以上のオペ
レーティングシステムに割り当てることで、一個の演算
装置で２種類以上のオペレーティングシステムを使用す
ることができるマルチＯＳ制御方式、および電子部品実
装機用制御装置に関するものである。

【０００２】

【従来の技術】近年、プリント配線板に各種の部品を運
転プログラムに基づいて自動実装する電子部品実装機な
どでは、高速な実装動作を制御する動作制御部分と、実
装データの作成編集や機械操作を制御する操作制御部分
との、大きく２つの制御部分から構成されている。これ
らに加えてシステムの高度化を実現するために、更に多
くの制御部分を加えて制御装置が構成されている。

【０００３】動作制御部分では実装動作の高速化に伴い
ますます処理の高速化を実現するリアルタイム処理が要
求され、操作制御部分では実装データの大容量化に伴う
データの大容量処理や上位コンピュータとデータ授受を
実行する通信ネットワークの高速処理や人にやさしい簡
単操作を実現するマンマシンインターフェース処理など
が要求されており、電子部品実装機用の制御装置では２
種類以上のオペレーティングシステムを同時に実行する
必要がある。

【０００４】このため、２種類以上のオペレーティング
システム（以下、ＯＳと略す）を使用する制御装置で
は、それぞれ別々の演算装置を使用し、それぞれに別々
のＯＳを搭載し、これらのＯＳ間の情報のやりとりは演
算装置の外部に設置された共通メモリを用いて、制御装
置を構成するのが一般的な構成となっている。

【０００５】図１３はこのような２種類以上のオペレー
ティングシステムを使用する制御装置によって運転され
ている従来の電子部品実装機用制御装置を示す。本説明
では説明簡略化のため２種類のオペレーティングシステ
ムを持つ場合を例に挙げて説明する。

【０００６】第１，第２の演算装置２０，３０の２種類
の演算装置と、共通メモリ４０とを備える。第１の演算
装置２０は、演算回路２０１と割込みテーブルレジスタ
２０２を有する演算実行処理部２１と、割込回路２２
と、メモリ２００で構成されており、メモリ２００に第
１のＯＳがインストールされている。

【０００７】第２の演算装置３０は、演算回路３０１と
割込みテーブルレジスタ３０２を有する演算実行処理部
３１と、割込回路３２と、メモリ３００で構成されてお
り、メモリ３００に第２のＯＳがインストールされてい
る。

【０００８】第１の演算装置２０の割込回路２２は、外
部からの割り込み要求信号があった場合に演算回路２０
１に割り込み要求を通知する。第１の演算実行処理部２
１の割込みテーブルレジスタ２０２は、論理演算を実行
する演算回路２０１を介して割込回路２２から割り込み
通知が入力されたときに割り込み処理を第１のＯＳ（以
下、ＯＳ１と略す）に指示する。

【０００９】第１の演算装置２０のメモリ２００は、Ｏ
Ｓ１の割り込み処理先を指定する割込みテーブル２０４
と、ＯＳ１を格納するＯＳ１領域２０５と、アプリケー
ションプログラム（以下、ＡＰＬと略す）を格納するＡ
ＰＬ領域２０６と、主記憶領域２０３とで構成される。

【００１０】第２の演算装置３０の割込回路３２は、外
部からの割り込み要求信号があった場合に演算回路３０
１に割り込み要求を通知する。第２の演算実行処理部３
１の割込みテーブルレジスタ３０２は、論理演算を実行
する演算回路３０１を介して割込回路３２から割り込み
通知が入力されたときに割り込み処理を第２のＯＳ（以
下、ＯＳ２と略す）に指示する。

【００１１】第２の演算装置３０のメモリ３００は、Ｏ
Ｓ２の割り込み処理先を指定する第２の割込みテーブル
３０４と、ＯＳ２を格納するＯＳ２領域３０５と、アプ
リケーションプログラムを格納するＡＰＬ領域３０６
と、主記憶領域３０３とで構成される。

【００１２】第１の演算装置２０には、データバス信号
２３および割り込みバス信号２４を通じて複数の第１の
周辺回路２が接続されており、データバス信号２３およ
び割り込みバス信号２４を通じて第１の演算装置２０に
情報の入力と出力を実行し、第１の周辺回路２は割り込
み処理が必要な場合には、割り込みバス信号２４を通じ
て割り込み要求信号を第１の演算装置２０に出力する。

【００１３】第２の演算装置３０にはデータバス信号３
３および割り込みバス信号３４を通じて複数の第２の周
辺回路３が接続されており、データバス信号３３および
割り込みバス信号３４を通じて第２の演算装置３０に情
報の入力と出力を実行し、第２の周辺回路３は割り込み
処理が必要な場合には、割り込みバス信号３４を通じて
割り込み要求信号を第２の演算装置３０に出力する。

【００１４】第１，２の演算装置２０，３０とはそれぞ
れ独立し平行して処理を実行し、第１の演算装置２０と
第２の演算装置３０との間で情報のやりとりが必要な場
合には、たとえば第１の演算装置２０から第２の演算装
置３０に情報を伝える場合には、まず第１の演算装置３
０からデータバス信号２３を通して共通メモリ４０に情
報を書き込み、第２の演算装置３０は書き込まれた情報
をデータバス信号３３を通して読み出すことで情報を伝
えることができる。逆に第２の演算装置３０から第１の
演算装置２０に情報を伝える場合は、第２の演算装置３
０からデータバス信号３３を通して共通メモリ４０に情
報を書き込み、第１の演算装置２０は書き込まれた情報
をデータバス信号２３を通して読み出すことで情報を伝
えることができる。

【００１５】第１の演算装置２０または第２の演算装置
３０はリアルタイム性を要求する処理の場合には、共通
メモリ４０に情報を書き込むと同時に割り込み要求信号
を、割り込みバス信号２４または割り込みバス信号３４
を通じて割込回路２２または割込回路３２に出力するこ
とで実現できる。

【００１６】このように構成された電子部品実装機用制
御装置の動作について説明する。第１の周辺回路２から
第１の演算装置２０にデータを出力する場合について説
明する。

【００１７】第１の周辺回路２はデータを出力する場合
に、第１の演算装置２０に対して割り込みバス信号２４
に「割り込み要求信号」を出力して第１の演算装置２０
にデータ入力処理を要求する。「割り込み要求信号」は
第１の演算装置２０内の割込回路２２に入力され「割り
込み要因」を検出する。割込回路２２は演算回路２０１
に対して「割り込み要因」を通知する。演算回路２０１
は「割り込み要因」から「割り込みレベル」を算出し、
割込みテーブルレジスタ２０２の中の、該当する「割り
込みレベル」を指定する要求ビットをＯＮに書き込む。
また、割込みテーブルレジスタ２０２には「割り込みレ
ベル毎の割り込み要求があった場合に割り込み処理を実
行するか禁止するかの判断をするための「割り込み許可
／割り込み禁止」の情報が、ＡＰＬ領域２０６のプログ
ラムにより書き込まれる。

【００１８】割込みテーブルレジスタ２０２に特定の割
り込みの処理を要求する割り込みビットがＯＮされ、前
記割り込みの「割り込み許可／割り込み禁止」の情報が
割り込み許可の場合には、演算回路２０１のハードウエ
ア回路により、割込みテーブル２０４の情報を解析して
「割り込み実行番地」を算出し、ＯＳ１に対して「割り
込み実行番地」からのプログラム実行を要求する。ＯＳ
１領域２０５は「割り込み実行番地」から割り込み処理
の実行を開始し、前記割り込み処理の中で第１の周辺回
路２のデータを入力処理する。

【００１９】第２の周辺回路３から第２の演算装置３０
にデータを出力する場合や、共通メモリ４０から第１の
演算装置２０、または、共通メモリ４０から第２の演算
装置３０にデータを入出力する場合も、前記の場合と同
様である。

【００２０】図１１，図１２は電子部品実装機の正面側
と背面側から見た斜視図を示す。Ａは機械動作部分を制
御する制御装置で、基板搬送、基板位置決め、部品供
給、部品実装などの高速な実装動作を制御し、ますます
部品実装タクトタイムが短縮する電子部品実装機の高速
化を実現する。Ｂは機械操作を制御する制御装置で、作
業者の機械操作や実装データの登録、編集作業を実現す
る操作盤Ｃ１，Ｃ２や、ネットワークＤを通して上位コ
ントローラＥに接続され、ＣＡＤ／ＣＡＭで作成された
実装データを上位コントローラＥより電子部品実装機に
ダウンロードしたり、電子部品実装機の生産稼動状況を
生産管理データとして電子部品実装機より上位コントロ
ーラＥにアップロードすることで、フレシキブルで効率
的な電子回路基板の生産を実現する。

【００２１】一方、マルチＯＳ制御方式では、特開平１
１−１４９３８５号公報がすでに出願されているが、こ
れは第１から第ｎまでのＯＳは対等であることを前提と
し、複数のオペレーティングシステムを同時に動作させ
ることを特徴としており、２種類以上のオペレーティン
グシステムのひとつに電子部品実装機などの高速な機械
動作をリアルタイムに制御するリアルタイムＯＳを使用
した場合には、リアルタイムＯＳが要求するリアルタイ
ム性を保証できないという課題がある。

【００２２】

【発明が解決しようとする課題】近年、高速な機械制御
をリアルタイムに制御する電子部品実装機においても、
生産設備の床面積当たりの投資効率を高めるために、生
産設備が小型化されそこに搭載する制御装置にも、より
小型化が要求されている。

【００２３】上記のように構成された制御装置では、高
速な機械動作をリアルタイムに制御するリアルタイム性
を保証するため、２種類以上のＯＳを使用するときに
は、それぞれに個別の演算装置と演算装置間でデータの
やりとりを実行するための共通メモリが必要であった。
このため、制御装置の小型化が難しく、制御装置の小型
化が必要な設備には搭載できなかった。

【００２４】また、２種類以上の演算装置と共通メモリ
を実装するためのバックプレーンボードには特殊な形態
が必要となることから、汎用のバス信号ボード（たとえ
ばコンパクトＰＣＩバス等のバックプレーンボード）を
使用することが出来ないため、制御装置を短期間で開発
する場合の大きな障害となっている。

【００２５】本発明は、高速な機械動作をリアルタイム
に制御するリアルタイム性を保証するため２種類以上の
ＯＳを使用する場合において、制御装置の小型化が可能
で、汎用のバス信号ボード（たとえば コンパクトＰＣ
Ｉバス等のバックプレーンボード）を使用することが出
来て、制御装置を短期間で開発する場合に適した構造の
マルチＯＳ制御装置を提供することを目的とする。

【００２６】

【課題を解決するための手段】本発明の請求項１記載の
マルチオペレーティングシステム制御装置は、２種類以
上のオペレーティングシステムを持つ一個の演算装置
と、外部から前記演算装置への割り込み要求信号を入力
する割込回路と、前記割込回路に割り込み要求信号があ
った時に前記演算装置の資源を前記オペレーティングシ
ステムのいずれかに割り付けることを指定する資源コン
トロール回路とから構成したことを特徴とする。

【００２７】この構成によると、共通メモリを演算装置
の内部のメモリ部に設置できるため、演算装置の外部に
共通メモリを実装する必要がなく、制御装置の各制御ボ
ードを信号接続するバス信号用ボードには特殊な形態が
必要でなくなり、汎用のバス信号用ボード（たとえば、
コンパクトＰＣＩバス等のバックプレーンボード）を使
用することができ、制御装置を短期間で開発できる。

【００２８】本発明の請求項２記載のマルチオペレーテ
ィングシステムは、請求項１において、前記資源コント
ロール回路を、起動時には第１のオペレーティングシス
テムに前記演算装置のすべてのハードウエア資源を管理
させる手順と、第１のＯＳが前記演算装置のすべてのハ
ードウエアにアクセス可能な手順と、第１のＯＳが管理
ＯＳとして第２のＯＳ，第３のＯＳ，…，第ｎのＯＳの
実行をスケジュールする手順と、第１のＯＳ実行中に第
２のＯＳ，第３のＯＳ，…，第ｎのＯＳから前記演算装
置のハードウエア資源の要求がある都度に前記演算装置
のハードウエア資源を渡す手順と、前記ＯＳの処理終了
後は第１のＯＳに前記演算装置のハードウエア資源を戻
す手順とから構成したことを特徴とする。

【００２９】この構成によると、一個の演算装置に２種
類以上のオペレーティングシステムを搭載できる。ま
た、第１のＯＳを管理ＯＳとし第２のＯＳ、第３のＯ
Ｓ、…第ｎのＯＳの実行をスケジュールし、第１のＯＳ
実行中に第２のＯＳ、第３のＯＳ、…第ｎのＯＳから前
記演算装置のハードウエア資源の要求がある都度、前記
演算装置のハードウエア資源を第１のＯＳから要求があ
ったＯＳに渡して要求があったＯＳの処理を実行するこ
とで、ＯＳ切り替えに必要なスイッチング処理を小さく
することが可能となり、ＯＳ切り替え時間の短縮と前記
演算装置の処理低下を抑えた効率的なマルチＯＳ制御シ
ステムを構築することができる。また、２種類以上のオ
ペレーティングシステムを使用するマルチＯＳ制御シス
テムを１個の演算装置の制御装置で構成することがで
き、制御装置の小型化を実現することができる。

【００３０】本発明の請求項３記載のマルチオペレーテ
ィングシステム制御装置は、請求項１において、１つの
割り込みで２つ以上のＯＳに割り込み処理が発生した場
合または２つ以上の割り込みが発生して２つ以上のＯＳ
に割り込み処理が発生した場合は、最もリアルタイム性
を要求するＯＳに最優先で割り込み処理を実行させ、他
のＯＳの割り込み処理は記録し前記ＯＳの割り込み処理
が終了後に割り込み処理を実行するよう構成したことを
特徴とする。

【００３１】この構成によると、割り込み処理において
最もリアルタイム性を要求するＯＳに最優先で前記演算
装置のハードウエア資源を渡して、ＯＳ処理を実行さ
せ、他のＯＳの割り込みは記録して最もリアルタイム性
を要求するＯＳの処理終了後に処理を実行させること
で、一個の演算装置内に２種類以上のオペレーティング
システムを構成するマルチＯＳ制御方式で、２種類以上
のオペレーティングシステムの一つにリアルタイム性を
要求するリアルタイムＯＳを使用した場合にリアルタイ
ムＯＳのリアルタイム性を保証するマルチＯＳ制御シス
テムを実現できる。

【００３２】また、２種類以上のオペレーティングシス
テムの一つにリアルタイム性を要求するＯＳを使用し
て、高速な機械制御等のリアルタイム処理を実行するこ
とができるため、ますます高速な動作制御を要求される
電子部品実装機等にもマルチＯＳ制御システムの制御装
置を使用することができる。また、２種類以上のオペレ
ーティングシステムを使用するマルチＯＳ制御システム
を１個の演算装置の制御装置で構成することができ、制
御装置の小型化を実現することができる。

【００３３】本発明の請求項４記載のマルチオペレーテ
ィングシステム制御装置は、運転状態の監視情報の読み
込み、部品実装動作するアクチュエータを運転する動作
制御部と、前記動作制御部に運転内容を指示する操作制
御部を有する電子部品実装機に使用されるマルチオペレ
ーティングシステム制御装置であって、２種類以上のオ
ペレーティングシステムを持つ一個の演算装置と、外部
から前記演算装置への割り込み要求信号を入力する割込
回路と、前記割込回路に割り込み要求信号があった時
に、前記演算装置のハードウエア資源を前記オペレーテ
ィングシステムのいずれかに割り付けることを指定する
資源コントロール回路とから構成され、前記オペレーテ
ィングシステムの一部をリアルタイム性を要求するオペ
レーティングシステムとして前記動作制御部の制御に使
用し、前記オペレーティングシステムの他の少なくとも
一部を前記操作制御部に使用したことを特徴とする。

【００３４】この構成によると、電子部品実装機用制御
装置には、高速な実装動作を制御する動作制御部と、実
装動作中にも次期に生産する実装基板の実装データをネ
ットワークで接続された上位コンピュータ等から入力し
たり、生産性向上のため実装順番を最適化する実装デー
タの編集や、設備稼動率を高めるための生産管理データ
の作成、編集等を実行する操作制御部があり、それぞれ
に異なる２種類のオペレーティングシステムを使用して
いる。電子部品実装機では、生産性向上を実現するため
実装タクト時間の更なる短縮が要求されており、このた
めには実装動作がますます高速になる中で電子部品実装
機用制御装置の動作制御部にはますます制御処理の高速
動作が要求されるが、２種類以上のオペレーティングシ
ステムの内、一方をリアルタイム性を要求するリアルタ
イムＯＳとして、電子部品実装機用制御装置の中で、リ
アルタイム処理を要求される電子部品実装機の動作制御
部に使用し、もう一方のオペレーティングシステムを、
多量のデータ制御処理や上位コンピュータとのネットワ
ーク処理を要求される電子部品実装機の操作制御部に使
用することで、実装動作がますます高速化し、その制御
装置には更なる高速動作を要求される電子部品実装機用
制御装置にもマルチＯＳ制御方式を使用することができ
るようになり、電子部品実装機用制御装置の小型化を実
現できる。

【００３５】

【発明の実施の形態】以下、本発明の各実施の形態を図
１〜図１０に基づいて説明する。 （実施の形態１）図１〜図５は本発明の（実施の形態
１）を示す。

【００３６】図１は本発明の（実施の形態１）のマルチ
ＯＳ制御装置の構成を示し、図２はこれを制御装置とし
て適用した電子部品実装装置を示す。今、説明を簡略化
するため、２種類以上のＯＳを２種類のＯＳである第１
のＯＳと第２のＯＳで説明する。

【００３７】図１において、演算装置１は、割込回路１
１と演算処理実行処理部１０および２種類のオペレーテ
ィングシステムを格納したメモリ１００とで構成されて
いる。演算処理実行処理部１０は、資源コントロール回
路１０１と、演算回路１０２と、割込みテーブルレジス
タ１０３および内部タイマー回路１０４を有している。

【００３８】演算装置１にはデータバス信号５および割
り込みバス信号６を介して第１，第２の周辺回路２，３
が接続されて構成される。割込回路１１は、外部からの
割り込み要求信号を検出した場合に演算実行処理部１０
の演算回路１０２に割り込み要求を通知する。

【００３９】このように第１のＯＳまたは第２のＯＳに
よって動作する演算実行処理部１０に設けられている前
記資源コントロール回路１０１は、割込回路１１から割
り込み通知を検出して第１のＯＳ（以下、ＯＳ１と称
す）の割り込み処理と第２のＯＳ（以下、ＯＳ２と称
す）の割り込み処理のいずれの割り込み処理を優先して
処理するかを決定して演算回路１０２に決定した割り込
み要因を通知することで、演算実行処理部１０の資源を
ＯＳ１またはＯＳ２のいずれのシステムで使用するかを
管理する。

【００４０】前記メモリ１００は、資源コントロール回
路１０１の指令により演算回路１０２によって指示され
る割込みテーブルレジスタ１０３の値よりオペレーティ
ングシステムの割り込み処理先を指定する割込みテーブ
ル１１２と、２種類のオペレーティングシステムを格納
する領域をそれぞれ、第１のＯＳ領域１１４と第２のＯ
Ｓ領域１１５と、第１のＯＳ管理下で動作する第１のア
プリケーション領域である第１のＡＰＬ領域１１６と、
第２のＯＳ管理下で動作する第２のアプリケーション領
域である第２のＡＰＬ領域１１７と、第１のＯＳである
ＯＳ１と第２のＯＳであるＯＳ２の間でデータのやりと
りを実施するための共通メモリ領域１１３と主記憶領域
１１１とで構成される。

【００４１】第１，第２の周辺回路２，３は、データバ
ス信号（５）および割り込みバス信号（６）を通じて演
算装置１に情報の入力と出力を要求し、割り込み処理が
必要な場合には、割り込みバス信号６を介して割り込み
要求信号を演算装置１に出力する。

【００４２】このように構成された制御装置の動作につ
いて説明する。いま、第１の周辺回路２はＯＳ１の制御
対象回路とし、第２の周辺回路３はＯＳ２の制御対象と
するときに、第１，第２の周辺回路２，３から演算装置
１に割り込み要求信号が出力され、これが割込回路１１
に入力されると、割込回路１１は、それぞれの割り込み
要因を演算装置１に通知する。

【００４３】演算装置１では、資源コントロール回路１
０１により演算実行処理部１０の資源を予め決められた
手順に従い、まずＯＳ１の割り込み処理かどうか検索
し、ＯＳ１の割り込み処理であれば、演算回路１０２を
介して割込みテーブルレジスタ１０３に必要事項を書き
込むことで、ＯＳ１の割り込み処理を実行する。

【００４４】また、資源コントロール回路１０１でＯＳ
１の割り込み処理かどうか検索して、ＯＳ１の割り込み
処理でなければ、次にＯＳ２の割り込み処理かどうか検
査し、ＯＳ２の割り込み処理であれば、演算回路１０２
を介して割込みテーブルレジスタ１０３に必要事項を書
き込むことで、ＯＳ２の割り込み処理を実行する。

【００４５】資源コントロール回路１０１を演算装置１
の中に保有し、２種類以上のオペレーティングシステム
であるＯＳ１とＯＳ２に対する割り込み要求信号が発生
すれば、資源コントロール回路１０１で、予め決められ
た手順により、実行すべきＯＳを決定することで、一個
の演算装置に２種類以上のオペレーティングシステムを
持つ場合にも、それぞれのオペレーティングシステムに
対して演算装置１の資源を分担することができる。

【００４６】さらに、図１において、内部タイマー回路
１０４と設定値テーブル１１８および要求信号テーブル
１１９は次のように作用するために設けられている。設
定値テーブル１１８には、第１のＯＳに対して第２のＯ
Ｓから演算装置１のハードウエア資源を要求するのを内
部タイマー回路１０４によって一定時間後毎に実行する
のか、第２のＯＳから演算装置１のハードウエア資源要
求がある都度実行するのかの別が予め設定される。

【００４７】要求信号テーブル１１９には、設定テーブ
ル１１８の内容が第２のＯＳから要求がある都度の場合
に第２のＯＳからの要求信号が設定される。内部タイマ
ー回路１０４は、設定テーブル１１８にセットされた内
容が「一定時間毎に実行する」場合に一定時間毎に第２
のＯＳに演算装置１のハードウエア資源を渡すためのタ
イミングを発生する。

【００４８】このように構成された制御装置の動作を図
３〜図５に基づいて説明する。図３は通常処理の場合を
示す。図３のステップＳ１において、資源コントロール
回路１０１は起動時には演算装置１の全てのハードウエ
ア資源を第１のＯＳに管理させる。第２ステップＳ２で
は、第１のＯＳが演算装置１および第１，第２の周辺回
路２，３のすべてのハードウエアにアクセス可能にす
る。

【００４９】ステップＳ３において、第１のＯＳが管理
ＯＳとして設定値テーブル１１８を参照する。ステップ
Ｓ４においては、ステップＳ３での参照結果により第２
のＯＳ、第３のＯＳ、第ｎのＯＳのすべてのＯＳの実行
をスケジュールする。

【００５０】設定値テーブル１１８には各ＯＳ毎にハー
ドウエア資源を渡すタイミングが設定してあり、設定内
容が“１”ならば一定時間毎に、また“０”ならば各Ｏ
Ｓから要求がある都度に第１のＯＳが演算装置１のハー
ドウエア資源を要求があったＯＳに渡す。

【００５１】今、説明を簡略化するため、２種類以上の
ＯＳを２種類のＯＳである第１のＯＳと第２のＯＳで説
明すると、設定値テーブル１１８の内容をステップＳ６
でチェックするに際してステップＳ５で内部タイマー回
路１０４を起動し、ステップＳ５でチェックして設定値
テーブル１１８の内容が“１”で一定時間毎に第１のＯ
Ｓが第２のＯＳにハードウエア資源を渡す場合には、次
のようにステップＳ７〜ステップＳ１３のルーチンを実
行する。

【００５２】設定値テーブル１１８の内容が“１”であ
った場合には、ステップＳ６に次いでステップＳ７とス
テップＳ８を実行し、ステップＳ５で起動した内部タイ
マー回路１０４により一定時間が経過するまでステップ
Ｓ７で第１のＯＳを繰り返し実行し、ステップＳ８で一
定時間が経過したことを検出すると、ステップＳ９を実
行する。

【００５３】ステップＳ９では、第１のＯＳの処理を中
断し、ステップＳ１０では第１のＯＳが第２のＯＳに演
算装置１のハードウエア資源を渡し、ステップＳ１１で
第２のＯＳが処理を実行する。第２のＯＳの処理はステ
ップＳ１２で第２のＯＳの処理が終了したことを検出す
るまで実行され、ステップＳ１２で第２のＯＳの処理が
終了したことを検出すると、ステップＳ１３を実行す
る。

【００５４】ステップＳ１３では、第２のＯＳは第１の
ＯＳへ演算装置１のハードウエア資源を戻し、ステップ
Ｓ７に戻る。前記ステップＳ６において、設定値テーブ
ル１１８の内容が“０”で第２のＯＳから要求がある都
度に第１のＯＳが第２のＯＳにハードウエア資源を渡す
と判定された場合には、ステップＳ１４〜ステップＳ２
０のルーチンを実行する。

【００５５】設定値テーブル１１８の内容が“０”であ
った場合には、ステップＳ６に次いでステップＳ１４と
ステップＳ１５を実行し、第２のＯＳから要求があった
ことをステップＳ１５で検出するまでステップＳ１４で
第１のＯＳを繰り返し実行し、ステップＳ１５で第２の
ＯＳから要求があったことを検出すると、ステップＳ１
６を実行する。

【００５６】ステップＳ１６で第１のＯＳの処理を中断
し、ステップＳ１７では第１のＯＳが第２のＯＳに演算
装置１のハードウエア資源を渡し、ステップＳ１８で第
２のＯＳが処理を開始しする。ステップＳ１８はステッ
プＳ１９で第２のＯＳの処理が終了したことを検出する
まで実行され、ステップＳ１９で第２のＯＳの処理が終
了したことを検出するとステップＳ２０で第２のＯＳは
第１のＯＳへ演算装置１のハードウエア資源を戻し、ス
テップＳ１４に戻る。

【００５７】図４は設定値テーブル１１８の内容が
“１”で一定時間毎に第１のＯＳが第２のＯＳにハード
ウエア資源を渡す場合のタイミング図を示す。図５は設
定値テーブル１１８の内容が“０”で第２のＯＳから要
求がある都度、第１のＯＳが第２のＯＳにハードウエア
資源を渡す場合のタイミング図を示す。

【００５８】図４において、起動時には第１のＯＳが演
算装置１のハードウエア資源を占有し、第１のＯＳが内
部タイマーを起動（Ｓ５）し、第１のＯＳが処理を実行
中（Ｓ７）に内部タイマーにより一定時間が経過（Ｓ
８）すると、第１のＯＳが処理を中断（Ｓ９）し、第１
のＯＳが第２のＯＳに演算装置１のハードウエア資源を
渡し（Ｓ１０）、第２のＯＳが処理を開始し実行中（Ｓ
１１）になる。第２のＯＳの処理が完了（Ｓ１２）する
と、第２のＯＳは第１のＯＳに演算装置１のハードウエ
ア資源を渡す（Ｓ１３）ことで、第１のＯＳが処理を再
開して実行中（Ｓ７）になる。

【００５９】図５において、起動時には第１のＯＳが演
算装置１のハードウエア資源を占有し、第１のＯＳが処
理を実行中（Ｓ１４）に第２のＯＳから演算装置１のハ
ードウエア要求（Ｓ１５）があると、第１のＯＳが処理
を中断（Ｓ１６）し、第１のＯＳが第２のＯＳに演算装
置１のハードウエア資源を渡し（Ｓ１７）、第２のＯＳ
が処理を開始し実行中（Ｓ１８）になる。第２のＯＳの
処理が完了（Ｓ１９）すると、第２のＯＳは第１のＯＳ
に演算装置１のハードウエア資源を渡す（Ｓ２０）こと
で、第１のＯＳが処理を再開して実行中（Ｓ２１）にな
る。

【００６０】このように資源コントロール回路１０１
は、起動時には第１のＯＳに演算装置１のすべてのハー
ドウエア資源を管理させる手順（ステップＳ１）と、第
１のＯＳが演算装置１のすべてのハードウエアにアクセ
ス可能な手順（ステップＳ２）と、第１のＯＳが管理Ｏ
Ｓとして第２のＯＳ，第３のＯＳ，…，第ｎのＯＳの実
行をスケジュールする手順（ステップＳ４）と、第１の
ＯＳ実行中に第２のＯＳ，第３のＯＳ，…，第ｎのＯＳ
から演算装置１のハードウエア資源の要求がある都度、
演算装置１のハードウエア資源を第１のＯＳから要求が
あったＯＳに渡す手順（ステップＳ７〜Ｓ１０、ステッ
プＳ１４〜Ｓ１７）と、前記ＯＳの処理終了後は第１の
ＯＳに演算装置１のハードウエア資源を戻す手順（ステ
ップＳ１２とステップＳ１３，ステップＳ１９とステッ
プＳ２０）を持つことで、一個の演算装置内に２種類以
上のオペレーティングシステムを構成することができ
る。

【００６１】図２において、第１のＯＳに割込要求する
第１の周辺回路２は、電子部品実装装置の場合で見る
と、認識制御回路５１３，シーケンス制御回路５１２，
モータ制御回路５１１を介してカメラ５１４からの画像
の取り込み、センサ５１５からの信号の取り込み、バル
ブ５１６，モータ５１７の駆動用と言ったリアルタイム
性が要求される動作制御部分に割り当てられている。

【００６２】第２のＯＳに割込要求する第２の周辺回路
３は、電子部品実装装置の場合で見ると、操作制御系入
出力回路５０１を介して入力装置５０２の入力操作の取
り込み、表示器５０３の駆動、記憶装置５０４の読み書
きと言った、前記動作制御部分に比べてリアルタイム性
が要求されない操作制御部分に割り当てられている。

【００６３】このように構成したため、一個の演算装置
に２種類以上のオペレーティングシステムを搭載するこ
とができ、制御装置の小型化を実現することができる。
また、共通メモリを演算装置１の内部のメモリ１００に
設置できるため、演算装置１の外部に共通メモリを実装
する必要がなく、制御装置の各制御ボードを信号接続す
るバス信号用ボードには特殊な形態が必要でなくなり、
汎用のバス信号用ボート゛（たとえば、コンパクトＰＣ
Ｉバス等のバックプレーンボード）を使用することがで
き、制御装置を短期間で開発することができる。

【００６４】（実施の形態２）図６〜図１０は本発明の
（実施の形態２）を示す。（実施の形態１）ではステッ
プＳ４でステップＳ３での参照結果により第２のＯＳ、
第３のＯＳ、第ｎのＯＳのすべてのＯＳの実行をスケジ
ュール（Ｓ４）し、一定時間毎または要求の都度に第１
のＯＳとは別のＯＳを運転してマルチオペレーティング
システムを構成したが、この（実施の形態２）では最も
リアルタイム性を要求するＯＳに最優先で割り込み処理
を実行させ、他のＯＳの割り込み処理は記録し前記ＯＳ
の割り込み処理が終了後に割り込み処理を実行するよう
構成されている点が異なっている。

【００６５】なお、基本的な回路構成は図１，図２と同
じであって、演算装置１は図６に示すように構成されて
いる。図７〜図１０はタイミング図を示す。図６は割り
込み処理を示し、図６のステップＳ１において、資源コ
ントロール回路１０１は起動時には第１のＯＳに演算装
置１のすべてのハードウエア資源を管理させる。

【００６６】ステップＳ２において、資源コントロール
回路１０１は第１のＯＳが演算装置１の全てのハードウ
エアにアクセス可能にする。ステップＳ３において、設
定値テーブル１１８を参照し、ステップＳ４において、
ステップ３の参照結果により、第１のＯＳが管理ＯＳと
して第２のＯＳ、第３のＯＳ、第ｎのＯＳをスケジュー
ルする。

【００６７】次に、ステップＳ５において、第１のＯＳ
が内部タイマー回路１０４を起動する。ステップＳ２１
では、外部からの割り込みを受けつけるため、割り込み
解除を実行する。

【００６８】ここで、説明を簡略化するため、２種類以
上のＯＳを２種類のＯＳである第１のＯＳと第２のＯＳ
で説明すると、ステップＳ７またはステップＳ１４とス
テップＳ２２、または、ステップＳ１１またはステップ
１８とステップＳ２２を実行して、第１のＯＳの処理を
実行中に割込回路１１より演算装置１に割り込み信号が
あったか、第２のＯＳの処理を実行中に割込回路１１よ
り演算装置１に割り込み信号があったかを判定する。

【００６９】ステップＳ２２において割り込みが発生し
たことを検出すると、ステップＳ２３では割り込み信号
の数を判別する。割り込みが１個だけの場合には、ステ
ップＳ２３〜Ｓ２８のルーチンを実行してステップＳ７
またはステップＳ１４，または、ステップ１１またはス
テップ１８に戻る。割り込みが２個以上の場合には、ス
テップＳ２３，ステップＳ２９〜Ｓ３１，ステップＳ２
７、ステップＳ２８のルーチンを実行してステップＳ７
またはステップＳ１４，または、ステップ１１またはス
テップ１８に戻る。

【００７０】ステップＳ２３において割り込みが１個で
あると判定された場合には、ステップＳ２４で実行中の
第１のＯＳまたは第２のＯＳは処理を中断し、割り込み
発生のＯＳにハードウエア資源をステップＳ２５で渡
し、ステップＳ２６で資源コントロール回路１０１は割
り込み発生のＯＳの割り込み処理を実行する。割り込み
処理終了後はステップＳ２７を実行して、第１のＯＳへ
演算回路１のハードウエア資源を戻すことで、ステップ
Ｓ２８で第１のＯＳの処理を実行または第２のＯＳの処
理を実行させる。

【００７１】ステップＳ２３において、割り込みが２個
以上であると判定された場合には、ステップＳ２９で実
行中の第１のＯＳまたは第２のＯＳは処理を中断し、ス
テップＳ３０において、資源コントロール回路１０１は
最もリアルタイム性を要求するＯＳにハードウエア資源
を渡し、別のＯＳの割り込みは記録し、ステップＳ３１
では最もリアルタイム性を要求するＯＳの割り込み処理
を実行後、記録してある別のＯＳの割り込み処理を実行
する。割り込み処理終了後はステップＳ２７を実行し
て、第１のＯＳへ演算回路１のハードウエア資源を戻す
ことで、ステップＳ２８で第１のＯＳの処理を実行また
は第２のＯＳの処理を実行させる。

【００７２】いま、リアルタイム性を要求するオペレー
ティングシステムを第２のＯＳとしてＯＳ２とすると
き、演算装置１には外部からＯＳ１とＯＳ２の割り込み
要求信号があった場合にＯＳ２の割り込み処理を優先し
て実行し、ＯＳ２の実行後にＯＳ１の割り込み処理を実
行することでＯＳ２のリアルタイム性を保証することが
でき、一個の演算装置内に２種類以上のオペレーティン
グシステムを構成するマルチＯＳ制御方式で、リアルタ
イム性を要求するＯＳのリアルタイム性を保証するオペ
レーティングシステムを構成することができる。

【００７３】図７は第１のＯＳまたは第２のＯＳから１
つの割り込み信号が発生した場合を示す。今、説明を簡
単にするために、第２のＯＳから１個の割り込み信号が
発生した場合で説明する。

【００７４】図７で、第１のＯＳの処理実行中（ステッ
プＳ７またはステップＳ１４）に、第２のＯＳから割り
込み信号が１個発生したことをステップＳ２２、ステッ
プＳ２３で検出した場合、第１のＯＳが処理を中断（ス
テップＳ２４）し、資源コントロール回路１０１は演算
装置１のハードウエア資源を第２のＯＳに渡す（ステッ
プＳ２５）ことで、第２のＯＳが割り込み処理を実行す
る（ステップＳ２６）。第２の割り込み処理終了後に
は、資源コントロール回路１０１は演算装置１のハード
ウエア資源を第１のＯＳに戻す（ステップＳ２７）。こ
の結果、第１のＯＳが処理を再開する（ステップＳ２
８）。

【００７５】なお、図７のステップ２２で第１のＯＳか
ら１個の割り込み信号が発生した場合には、ステップ２
６で第１のＯＳの割り込み処理を実行する。図８は第１
のＯＳ実行中に第１のＯＳまたは第２のＯＳから２個以
上の割り込み信号が発生した場合を示す。

【００７６】図８で、第１のＯＳの処理実行中（ステッ
プＳ７またはステップＳ１４）に、２個以上のＯＳに対
して割り込みが発生したことをステップＳ２２、Ｓ２３
で検出した場合、資源コントロール回路１０１は最もリ
アルタイム性を要求するＯＳにハードウエア資源を渡
し、別のＯＳの割り込みは記録し（ステップＳ３０）、
リアルタイム性を要求するＯＳの割り込み処理を実行
後、記録してある別のＯＳの割り込み処理を実行する
（ステップＳ３１）。割り込み処理終了後、資源コント
ロール回路は演算装置１のハードウエア資源を第１のＯ
Ｓに戻し（Ｓ２７）、第１のＯＳが処理を再開（ステッ
プＳ２８）し、第１のＯＳが実行中になる（ステップＳ
７またはステップＳ１４）。

【００７７】いま、最もリアルタイム性を要求するオペ
レーティングシステムを第２のＯＳとしてＯＳ２とする
とき、演算装置１には外部からＯＳ１とＯＳ２の割り込
み要求信号があった場合にＯＳ２の割り込み処理を優先
して実行し、ＯＳ２の実行後にＯＳ１の割り込み処理を
実行する。

【００７８】図９は第１のＯＳまたは第２のＯＳから２
個以上の割り込み信号と同時に第２のＯＳから第１のＯ
Ｓに対して演算装置１のハードウエア資源の要求が発生
した場合を示す。

【００７９】図９で、第１のＯＳの処理実行中（ステッ
プＳ７またはステップＳ１４）に、第１のＯＳまたは第
２のＯＳから２個以上の割り込み信号と同時に第２のＯ
Ｓから第１のＯＳに対して演算装置１のハードウエア資
源の要求が発生したことをステップＳ２２，Ｓ２３で検
出した場合、資源コントロール回路１０１は割り込み処
理を優先して実行し、割り込み処理を要求したＯＳの中
で最もリアルタイム性を要求するＯＳにハードウエア資
源を渡し、別のＯＳの割り込みは記録し（ステップＳ３
０）、リアルタイム性を要求するＯＳの割り込み処理を
実行後、記録してある別のＯＳの割り込み処理を実行す
る（ステップＳ３１）。割り込み処理終了後、資源コン
トロール回路は演算装置１のハードウエア資源を第１の
ＯＳに戻し（ステップＳ２７）、第１のＯＳは第２のＯ
Ｓから演算装置１のハードウエア資源の要求に対して第
２のＯＳに演算装置１のハードウエア資源を渡して（ス
テップＳ１０またはステップＳ１７）第２のＯＳの処理
を実行し（ステップＳ１１またはステップＳ１８）、第
２のＯＳ処理終了後（ステップＳ１２またはステップＳ
１９）、第２のＯＳは第１のＯＳに演算装置１のハード
ウエア資源を戻して（ステップＳ１３またはステップＳ
２０）、第１のＯＳの処理を再開する（ステップＳ７ま
たはステップＳ１４）。

【００８０】２個以上の割り込み処理では、いま、最も
リアルタイム性を要求するオペレーティングシステムを
第２のＯＳとしてＯＳ２とするとき、ＯＳ２の割り込み
処理を優先して実行し、ＯＳ２の実行後にＯＳ１の割り
込み処理を実行する。

【００８１】図１０は第２のＯＳから第１のＯＳに対し
て演算装置１のハードウエア資源の要求が発生して第２
のＯＳ処理を実行中に２個以上の割り込み信号が発生し
た場合のタイミング図を示す。今、説明を簡単にするた
め、第２のＯＳ処理を実行中に第１のＯＳまたは第２の
ＯＳから２個以上に割り込み信号が発生した場合で説明
する。

【００８２】図１０で、第２のＯＳから第１のＯＳに対
して演算装置１のハードウエア資源の要求が発生した場
合（ステップＳ８またはステップＳ１５）には、第１の
ＯＳが処理を中断（ステップＳ９またはステップＳ１
６）して演算装置１のハードウエア資源１を第２のＯＳ
に渡して（ステップＳ１０またはステップＳ１７）、第
２のＯＳ処理を実行中（ステップＳ１１またはステップ
Ｓ１８）する。

【００８３】この第２のＯＳの処理実行中（ステップＳ
１１またはステップＳ１８）に、第１のＯＳまたは第２
のＯＳから演算装置１に２個以上の割り込み信号が発生
したことをステップＳ２２，Ｓ２３で検出した場合、第
２のＯＳは通常処理を中断（ステップＳ２９）し、割り
込み処理を要求したＯＳの中で最もリアルタイム性を要
求するＯＳにハードウエア資源を渡し、別のＯＳの割り
込みは記録し（ステップＳ３０）、リアルタイム性を要
求するＯＳの割り込み処理を実行後、記録してある別の
ＯＳの割り込み処理を実行する（ステップＳ３１）。割
り込み処理終了後、資源コントロール回路は演算装置１
のハードウエア資源を第２のＯＳに戻し（ステップＳ２
７）、第２のＯＳは通常処理を再開後（ステップＳ２
８）、第２のＯＳの通常処理終了後（ステップＳ１２ま
たはステップＳ１９）に資源コントロール回路は演算装
置１のハードウエア資源を戻し第１のＯＳに戻し（ステ
ップＳ１３またはステップＳ２０）、第１のＯＳが処理
を再開する（ステップ７またはステップＳ１４）。

【００８４】２個以上の割り込み処理では、いま、最も
リアルタイム性を要求するオペレーティングシステムを
第２のＯＳとしてＯＳ２とするとき、ＯＳ２の割り込み
処理を優先して実行し、ＯＳ２の実行後にＯＳ１の割り
込み処理を実行する。

【００８５】このように、資源コントロール回路１０１
は、第１のＯＳ起動時から１つの割り込みを２つ以上の
ＯＳで割り込み制御可能な手順と、１つの割り込みで２
つ以上のＯＳに割り込み処理が発生した場合、または２
つ以上の割り込みが発生して２つ以上のＯＳに割り込み
処理が発生した場合は、最もリアルタイム性を要求する
ＯＳに最優先で割り込み処理を実行させ、他のＯＳの割
り込み処理は記録し前記ＯＳの割り込み処理が終了後に
割り込み処理を実行する手順を持つことで、一個の演算
装置内に２種類以上のオペレーティングシステムを構成
するマルチＯＳ制御方式で、リアルタイム性を要求する
リアルタイムＯＳのリアルタイム性を保証するマルチＯ
Ｓ制御システムを構成することができる。

【００８６】また、２種類以上のオペレーティングシス
テムの１つにリアルタイム性を要求するリアルタイムＯ
Ｓを使用して、高速な機械制御等のリアルタイム処理を
実行することができるため、ますます高速な動作制御を
要求される電子部品実装機等にもマルチＯＳ制御方式の
制御装置を使用することができる。また、２種類以上の
オペレーチングシステムを使用するマルチＯＳ制御方式
を１個の演算装置の制御装置で構成することができ、制
御装置の小型化を実現することができる。

【００８７】この（実施の形態２）のマルチオペレーテ
ィングシステム制御装置を（実施の形態１）の図２に示
したように電子部品実装機に使用した場合、前記オペレ
ーティングシステムの一部をリアルタイム性を要求する
オペレーティングシステムとして前記動作制御部の制御
に使用し、前記オペレーティングシステムの他の少なく
とも一部を前記操作制御部に使用し、具体的には、２つ
の前記オペレーティングシステムの一方にはリアルタイ
ム性を要求するオペレーティングシステムとして実装機
の動作制御部に使用し、前記オペレーティングシステム
のもう一方を実装機の操作制御部に使用することで、動
作制御部分を制御するリアルタイムＯＳが要求するリア
ルタイム性を保証して、今後ますます部品実装タクトタ
イムが短縮する実装機の実装動作の高速化を実現し、実
装機用制御装置の小型化を実現する。

【００８８】実装機用制御装置には、図２に示したよう
に演算装置１と第１の周辺回路２と第３の周辺回路３が
あって、第１の周辺回路２を機械の動作を制御する動作
制御部分とし、第３の周辺回路３を機械の操作部分を制
御する操作制御部分とする。

【００８９】動作制御部分は、モータを高速で位置決め
制御するモータ制御回路５１１と、メカバルブやセンサ
を高速でＯＮ／ＯＦＦ制御するシーケンス制御回路５１
２と、基板上の電子部品を高速で認識し実装位置の補正
動作や電子部品の良否判定を高速で実施する認識制御回
路５１３等から構成される。

【００９０】機械の動作内容を制御する操作制御部分
は、作業者が操作するための操作制御系入出力回路５０
１とその周辺回路である入力装置５０２と表示装置５０
３と実装データの出し入れを実施するための記憶装置５
０４等から構成される。これは（実施の形態１）と同様
である。

【００９１】これらを制御する演算装置１は、上記のよ
うに２種類のオペレーティングシステムを持ち、一方は
高速な動作制御に適したリアルタイム性を要求するオペ
レーティングシステムを選択し、もう一方には、簡単な
操作環境を実現すべくＧＵＩ環境に優れたオペレーティ
ングシステム（たとえばウンドウズ等）を選択して使用
することで、実装機に要求される高速な動作制御部分の
リアルタイム動作を保証するリアルタイム動作制御と、
簡単な操作環境を一個の演算装置で実現することができ
る。実装機では投資効率の向上から、単位時間当りの実
装点数と床面積当たりの実装点数に商品差別化の大きな
ウエイトが置かれてきたため、実装機の高速化と小型化
が進んでいるが、一個の演算装置に２種類以上のオペレ
ーティングシステムを持ち、動作制御部分にリアルタイ
ム性を要求するオペレーティングシステムを選択するこ
とで、実装機用制御装置の高速化と小型化を実現でき、
その結果、実装機の高速化と小型化に貢献できる。

【００９２】

【発明の効果】以上のように本発明によれば、２種類以
上のオペレーティングシステムを持つ一個の演算装置
と、外部から前記演算装置への割り込み要求信号を入力
する割込回路と、前記割込回路に割り込み要求信号があ
った時に、前記演算装置の資源を前記オペレーティング
システムのいずれかに割り付けることを指定する資源コ
ントロール回路を設けたので、一個の演算装置に２種類
以上のオペレーティングシステムを搭載することがで
き、制御装置の小型化を実現することができる。また、
共通メモリを演算装置の内部のメモリ部に設置できるた
め、演算装置の外部に共通メモリを実装する必要がな
く、制御装置の各制御ボードを信号接続するバス信号用
ボードには特殊な形態が必要でなくなり、汎用のバス信
号用ボード（たとえば コンパクトＰＣＩバス等のバッ
クプレーンボード）を使用することができ、制御装置を
短期間で開発することができる。

【図面の簡単な説明】

【図１】本発明の（実施の形態１）のマルチＯＳ制御装
置の構成図

【図２】同実施の形態のマルチＯＳ制御装置を採用した
電子部品実装機の制御構成図

【図３】同実施の形態の演算装置の流れ図

【図４】同実施の形態のタイミング図

【図５】同実施の形態のタイミング図

【図６】本発明の（実施の形態２）のマルチＯＳ制御装
置の流れ図

【図７】同実施の形態のタイミング図

【図８】同実施の形態のタイミング図

【図９】同実施の形態のタイミング図

【図１０】（実施の形態２）のタイミング図

【図１１】従来のマルチＯＳ制御装置の構成図

【図１２】実装機の正面側斜視図

【図１３】実装機の背面側斜視図と制御装置のブロック
図

【符号の説明】

１ 演算装置 ２ 第１の周辺回路 ３ 第２の周辺回路 ５ データバス信号 ６ 割り込みバス信 １０ 演算実行処理部 １１ 割込回路 １０１ 資源コントロール回路 １０２ 演算回路 １０３ 割込みテーブルレジスタ １０４ 内部タイマー回路 １１１ 主記憶領域 １１２ 割込みテーブル １１３ 共通メモリ領域 １１４ 第１のＯＳ領域 １１５ 第２のＯＳ領域 １１６ 第１のＡＰＬ領域 １１７ 第２のＡＰＬ領域 １１８ 設定値テーブル １１９ 要求信号テーブル ５０１ 操作制御系入出力回路 ５１１ モータ制御回路 ５１２ シーケンス制御回路 ５１３ 認識制御回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 仁 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 梁地 征志郎 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5B098 AA05 GA02 GC01 GD02 GD14 5E313 FG01

Claims (5)

【特許請求の範囲】
1. 【請求項１】２種類以上のオペレーティングシステムを
   持つ一個の演算装置と、 外部から前記演算装置への割り込み要求信号を入力する
   割込回路と、 前記割込回路に割り込み要求信号があった時に前記演算
   装置の資源を前記オペレーティングシステムのいずれか
   に割り付けることを指定する資源コントロール回路とか
   ら構成したマルチオペレーティングシステム制御装置。
2. 【請求項２】前記資源コントロール回路を、 起動時には第１のオペレーティングシステム（以下ＯＳ
   と略す）に前記演算装置のすべてのハードウエア資源を
   管理させる手順と、 第１のＯＳが前記演算装置のすべてのハードウエアにア
   クセス可能な手順と、 第１のＯＳが管理ＯＳとして第２のＯＳ，第３のＯＳ，
   …，第ｎのＯＳの実行をスケジュールする手順と、 第１のＯＳ実行中に第２のＯＳ，第３のＯＳ，…，第ｎ
   のＯＳから前記演算装置のハードウエア資源の要求があ
   る都度に前記演算装置のハードウエア資源を渡す手順
   と、 前記ＯＳの処理終了後は第１のＯＳに前記演算装置のハ
   ードウエア資源を戻す手順とから構成した請求項１記載
   のマルチオペレーティングシステム制御装置。
3. 【請求項３】前記資源コントロール回路を、 １つの割り込みで２つ以上のＯＳに割り込み処理が発生
   した場合または２つ以上の割り込みが発生して２つ以上
   のＯＳに割り込み処理が発生した場合は、最もリアルタ
   イム性を要求するＯＳに最優先で割り込み処理を実行さ
   せ、他のＯＳの割り込み処理は記録し前記ＯＳの割り込
   み処理が終了後に割り込み処理を実行するよう構成した
   請求項１記載のマルチオペレーティングシステム制御装
   置。
4. 【請求項４】運転状態の監視情報の読み込み、部品実装
   動作するアクチュエータを運転する動作制御部と、前記
   動作制御部に運転内容を指示する操作制御部を有する電
   子部品実装機に使用されるマルチオペレーティングシス
   テム制御装置であって、 ２種類以上のオペレーティングシステムを持つ一個の演
   算装置と、 外部から前記演算装置への割り込み要求信号を入力する
   割込回路と、 前記割込回路に割り込み要求信号があった時に、前記演
   算装置のハードウエア資源を前記オペレーティングシス
   テムのいずれかに割り付けることを指定する資源コント
   ロール回路とから構成され、前記オペレーティングシス
   テムの一部をリアルタイム性を要求するオペレーティン
   グシステムとして前記動作制御部の制御に使用し、前記
   オペレーティングシステムの他の少なくとも一部を前記
   操作制御部に使用したマルチオペレーティングシステム
   制御装置。
5. 【請求項５】請求項１〜請求項４のいずれかのマルチオ
   ペレーティングシステム制御装置を搭載した電子部品実
   装機。