JP2003248458A - マトリクス回路の駆動装置及び駆動方法 - Google Patents
マトリクス回路の駆動装置及び駆動方法Info
- Publication number
- JP2003248458A JP2003248458A JP2002048078A JP2002048078A JP2003248458A JP 2003248458 A JP2003248458 A JP 2003248458A JP 2002048078 A JP2002048078 A JP 2002048078A JP 2002048078 A JP2002048078 A JP 2002048078A JP 2003248458 A JP2003248458 A JP 2003248458A
- Authority
- JP
- Japan
- Prior art keywords
- current
- column
- row
- light emitting
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 構成素子において逆バイアス状態が発生する
のを防止するとともに、リーク電流および制御の切換に
伴って構成素子間に発生する電流を低減することにより
構成素子が誤動作するのを防止するのに好適なマトリク
ス回路の駆動装置を提供する。 【解決手段】 カソード電源線Ｌc1〜Ｌc3を高インピー
ダンス状態とするときは、電流供給回路ＥＳ1〜ＥＳ3の
電流源２０からの電流をそのカソード電源線Ｌc1〜Ｌc3
に供給するようになっている。
のを防止するとともに、リーク電流および制御の切換に
伴って構成素子間に発生する電流を低減することにより
構成素子が誤動作するのを防止するのに好適なマトリク
ス回路の駆動装置を提供する。 【解決手段】 カソード電源線Ｌc1〜Ｌc3を高インピー
ダンス状態とするときは、電流供給回路ＥＳ1〜ＥＳ3の
電流源２０からの電流をそのカソード電源線Ｌc1〜Ｌc3
に供給するようになっている。
Description
【０００１】
【発明の属する技術分野】本発明は、各種ディスプレイ
等、マトリクス状に接続されている複数の構成素子を有
するマトリクス回路の駆動装置および駆動方法に係り、
特に、構成素子において逆バイアス状態が発生するのを
防止するとともに、リーク電流および制御の切換に伴っ
て構成素子間に発生する電流を低減することにより構成
素子が誤動作するのを防止するのに好適なマトリクス回
路の駆動装置および駆動方法に関する。
等、マトリクス状に接続されている複数の構成素子を有
するマトリクス回路の駆動装置および駆動方法に係り、
特に、構成素子において逆バイアス状態が発生するのを
防止するとともに、リーク電流および制御の切換に伴っ
て構成素子間に発生する電流を低減することにより構成
素子が誤動作するのを防止するのに好適なマトリクス回
路の駆動装置および駆動方法に関する。
【０００２】
【従来の技術】従来、マトリクス状に接続されている複
数の発光素子を有するマトリクス回路の駆動装置として
は、例えば、特開平11-311977号公報に開示されている
マトリクス回路の駆動装置（以下、第１の従来例とい
う。）があった。このようなマトリクス回路は、例え
ば、ディスプレイの表示部として使用されている。第１
の従来例の構成を図４を参照しながら説明する。図４
は、第１の従来例の構成を示す回路図である。以下、発
光素子ＥＬを横方向に２つ縦方向に３つ配置してマトリ
クスを構成した場合を例にとって説明する。
数の発光素子を有するマトリクス回路の駆動装置として
は、例えば、特開平11-311977号公報に開示されている
マトリクス回路の駆動装置（以下、第１の従来例とい
う。）があった。このようなマトリクス回路は、例え
ば、ディスプレイの表示部として使用されている。第１
の従来例の構成を図４を参照しながら説明する。図４
は、第１の従来例の構成を示す回路図である。以下、発
光素子ＥＬを横方向に２つ縦方向に３つ配置してマトリ
クスを構成した場合を例にとって説明する。
【０００３】第１の従来例は、図４に示すように、マト
リクスの第１行目を構成する発光素子ＥＬ11，ＥＬ
21と、マトリクスの第２行目を構成する発光素子Ｅ
Ｌ12，ＥＬ22と、マトリクスの第３行目を構成する発光
素子ＥＬ13，ＥＬ23と、発光素子ＥＬ 11，ＥＬ12，ＥＬ
13の一端に接続するアノード電源線Ｌa1と、発光素子Ｅ
Ｌ21，ＥＬ22，ＥＬ23の一端に接続するアノード電源線
Ｌa2と、発光素子ＥＬ11，ＥＬ 21の他端に接続するカソ
ード電源線Ｌc1と、発光素子ＥＬ12，ＥＬ22の他端に接
続するカソード電源線Ｌc2と、発光素子ＥＬ13，ＥＬ23
の他端に接続するカソード電源線Ｌc3と、カソード電源
線Ｌc1〜Ｌc3の電圧を制御するカソード電圧制御回路Ｖ
Ｃ1〜ＶＣ3とで構成されている。
リクスの第１行目を構成する発光素子ＥＬ11，ＥＬ
21と、マトリクスの第２行目を構成する発光素子Ｅ
Ｌ12，ＥＬ22と、マトリクスの第３行目を構成する発光
素子ＥＬ13，ＥＬ23と、発光素子ＥＬ 11，ＥＬ12，ＥＬ
13の一端に接続するアノード電源線Ｌa1と、発光素子Ｅ
Ｌ21，ＥＬ22，ＥＬ23の一端に接続するアノード電源線
Ｌa2と、発光素子ＥＬ11，ＥＬ 21の他端に接続するカソ
ード電源線Ｌc1と、発光素子ＥＬ12，ＥＬ22の他端に接
続するカソード電源線Ｌc2と、発光素子ＥＬ13，ＥＬ23
の他端に接続するカソード電源線Ｌc3と、カソード電源
線Ｌc1〜Ｌc3の電圧を制御するカソード電圧制御回路Ｖ
Ｃ1〜ＶＣ3とで構成されている。
【０００４】発光素子ＥＬ11は、例えば、ダイオード特
性を有する有機ＥＬ素子（OrganicElectroLuminescent
element）から構成することができ、その等価回路は、
発光ダイオード１０とコンデンサ１２とを並列接続した
回路として表される。この場合、発光ダイオード１０の
アノード端子側にアノード電源線Ｌa1を接続し、発光ダ
イオード１０のカソード端子にカソード電源線Ｌc1を接
続する。発光素子ＥＬ11は、図５に示すように、アノー
ド電源線Ｌa1がハイレベルでかつカソード電源線Ｌc1が
ローレベルであるときは、発光状態となり、アノード電
源線Ｌa1およびカソード電源線Ｌc1がいずれもハイレベ
ルであるとき、アノード電源線Ｌa1およびカソード電源
線Ｌc1がいずれもローレベルであるとき、およびアノー
ド電源線Ｌa1がローレベルでかつカソード電源線Ｌc1が
ハイレベルであるときは、非発光状態となる。図５は、
供給電圧に応じた発光素子ＥＬ11の状態を示す図であ
る。
性を有する有機ＥＬ素子（OrganicElectroLuminescent
element）から構成することができ、その等価回路は、
発光ダイオード１０とコンデンサ１２とを並列接続した
回路として表される。この場合、発光ダイオード１０の
アノード端子側にアノード電源線Ｌa1を接続し、発光ダ
イオード１０のカソード端子にカソード電源線Ｌc1を接
続する。発光素子ＥＬ11は、図５に示すように、アノー
ド電源線Ｌa1がハイレベルでかつカソード電源線Ｌc1が
ローレベルであるときは、発光状態となり、アノード電
源線Ｌa1およびカソード電源線Ｌc1がいずれもハイレベ
ルであるとき、アノード電源線Ｌa1およびカソード電源
線Ｌc1がいずれもローレベルであるとき、およびアノー
ド電源線Ｌa1がローレベルでかつカソード電源線Ｌc1が
ハイレベルであるときは、非発光状態となる。図５は、
供給電圧に応じた発光素子ＥＬ11の状態を示す図であ
る。
【０００５】なお、他の発光素子ＥＬ12，ＥＬ13，ＥＬ
21，ＥＬ22，ＥＬ23も、発光素子ＥＬ11と同一の構成お
よび同様の接続となっている。図４の回路では、カソー
ド電圧制御回路ＶＣ1〜ＶＣ3によりカソード電源線Ｌ c1
〜Ｌc3をハイレベルおよびローレベルのいずれかに遷移
させるように電圧制御を行うと、制御内容によっては、
アノード電源線がローレベルでかつカソード電源線がハ
イレベルとなる逆バイアス状態が発生することがあり、
この場合は、発光ダイオード１０に逆バイアス電流が流
れ寿命を劣化させる原因となる。そのため、第１の従来
例では、カソード電源線Ｌc1〜Ｌc3をハイレベル、ロー
レベルおよび高インピーダンス状態のいずれかに遷移さ
せるように電圧制御を行うことにより、逆バイアス状態
が発生するのを防止している。なお、この場合、発光素
子は、図５に示すのと異なり、アノード電源線がハイレ
ベルでかつカソード電源線がローレベルであるときは発
光状態となり、他の組み合わせの場合は非発光状態とな
る。
21，ＥＬ22，ＥＬ23も、発光素子ＥＬ11と同一の構成お
よび同様の接続となっている。図４の回路では、カソー
ド電圧制御回路ＶＣ1〜ＶＣ3によりカソード電源線Ｌ c1
〜Ｌc3をハイレベルおよびローレベルのいずれかに遷移
させるように電圧制御を行うと、制御内容によっては、
アノード電源線がローレベルでかつカソード電源線がハ
イレベルとなる逆バイアス状態が発生することがあり、
この場合は、発光ダイオード１０に逆バイアス電流が流
れ寿命を劣化させる原因となる。そのため、第１の従来
例では、カソード電源線Ｌc1〜Ｌc3をハイレベル、ロー
レベルおよび高インピーダンス状態のいずれかに遷移さ
せるように電圧制御を行うことにより、逆バイアス状態
が発生するのを防止している。なお、この場合、発光素
子は、図５に示すのと異なり、アノード電源線がハイレ
ベルでかつカソード電源線がローレベルであるときは発
光状態となり、他の組み合わせの場合は非発光状態とな
る。
【０００６】連続する４つのクロック間隔のうち第１ク
ロックと第２クロックとの間を第１フェーズとし、同様
に、第２クロックと第３クロックとの間および第３クロ
ックと第４クロックとの間をそれぞれ第２フェーズおよ
び第３フェーズとした場合において、例えば、第１フェ
ーズにおいて発光素子ＥＬ11のみを発光させ、第２フェ
ーズにおいて発光素子ＥＬ22のみを発光させ、第３フェ
ーズにおいて発光素子ＥＬ13のみを発光させるには、カ
ソード電源線Ｌc1〜Ｌc3に対して、図６に示すような電
圧制御を行う。図６は、アノード電源線Ｌa1，Ｌa2およ
びカソード電源線Ｌc1〜Ｌc3の電圧の時間的変化を示す
波形図である。
ロックと第２クロックとの間を第１フェーズとし、同様
に、第２クロックと第３クロックとの間および第３クロ
ックと第４クロックとの間をそれぞれ第２フェーズおよ
び第３フェーズとした場合において、例えば、第１フェ
ーズにおいて発光素子ＥＬ11のみを発光させ、第２フェ
ーズにおいて発光素子ＥＬ22のみを発光させ、第３フェ
ーズにおいて発光素子ＥＬ13のみを発光させるには、カ
ソード電源線Ｌc1〜Ｌc3に対して、図６に示すような電
圧制御を行う。図６は、アノード電源線Ｌa1，Ｌa2およ
びカソード電源線Ｌc1〜Ｌc3の電圧の時間的変化を示す
波形図である。
【０００７】図６において、第１フェーズ（記号で示
す点線間）では、アノード電源線Ｌ a1，Ｌa2およびカソ
ード電源線Ｌc1〜Ｌc3を、それぞれハイレベル、ローレ
ベル、ローレベル、高インピーダンス状態および高イン
ピーダンス状態とする。これにより、発光素子ＥＬ11が
発光する。第２フェーズ（記号で示す点線間）では、
アノード電源線Ｌa1，Ｌa2およびカソード電源線Ｌc1〜
Ｌc3を、それぞれローレベル、ハイレベル、ハイレベ
ル、ローレベルおよび高インピーダンス状態とする。こ
れにより、発光素子ＥＬ11が非発光状態となって発光素
子ＥＬ22が発光する。
す点線間）では、アノード電源線Ｌ a1，Ｌa2およびカソ
ード電源線Ｌc1〜Ｌc3を、それぞれハイレベル、ローレ
ベル、ローレベル、高インピーダンス状態および高イン
ピーダンス状態とする。これにより、発光素子ＥＬ11が
発光する。第２フェーズ（記号で示す点線間）では、
アノード電源線Ｌa1，Ｌa2およびカソード電源線Ｌc1〜
Ｌc3を、それぞれローレベル、ハイレベル、ハイレベ
ル、ローレベルおよび高インピーダンス状態とする。こ
れにより、発光素子ＥＬ11が非発光状態となって発光素
子ＥＬ22が発光する。
【０００８】第３フェーズ（記号で示す点線間）で
は、アノード電源線Ｌa1，Ｌa2およびカソード電源線Ｌ
c1〜Ｌc3を、それぞれハイレベル、ローレベル、高イン
ピーダンス状態、ハイレベルおよびローレベルとする。
これにより、発光素子ＥＬ22が非発光状態となって発光
素子ＥＬ13が発光するとともに、発光素子ＥＬ21におい
て逆バイアス状態が発生するのを防止することができ
る。すなわち、ハイレベルおよびローレベルの２状態の
電圧制御を行った場合は、発光素子ＥＬ22を非発光状態
とするために、アノード電源線Ｌa2をローレベルとする
必要があるが、カソード電源線Ｌc1がハイレベルのまま
だと、発光素子ＥＬ21において逆バイアス状態が発生し
てしまう。第１の従来例では、これをハイレベルとせず
高インピーダンス状態とすることにより、発光素子ＥＬ
21において逆バイアス状態が発生するのを防止ししてい
る。
は、アノード電源線Ｌa1，Ｌa2およびカソード電源線Ｌ
c1〜Ｌc3を、それぞれハイレベル、ローレベル、高イン
ピーダンス状態、ハイレベルおよびローレベルとする。
これにより、発光素子ＥＬ22が非発光状態となって発光
素子ＥＬ13が発光するとともに、発光素子ＥＬ21におい
て逆バイアス状態が発生するのを防止することができ
る。すなわち、ハイレベルおよびローレベルの２状態の
電圧制御を行った場合は、発光素子ＥＬ22を非発光状態
とするために、アノード電源線Ｌa2をローレベルとする
必要があるが、カソード電源線Ｌc1がハイレベルのまま
だと、発光素子ＥＬ21において逆バイアス状態が発生し
てしまう。第１の従来例では、これをハイレベルとせず
高インピーダンス状態とすることにより、発光素子ＥＬ
21において逆バイアス状態が発生するのを防止ししてい
る。
【０００９】
【発明が解決しようとする課題】しかしながら、第１の
従来例にあっては、カソード電圧制御回路ＶＣ1〜ＶＣ3
によりカソード電源線Ｌc1〜Ｌc3を高インピーダンス状
態とする構成であるため、次の２つの問題点があった。
第１に、カソード電圧制御回路ＶＣ1〜ＶＣ3は、ｎチャ
ネル型電界効果トランジスタ（以下、単にｎ型ＭＯＳと
いう。）とｐチャネル型電界効果トランジスタ（以下、
単にｐ型ＭＯＳという。）を直列接続した回路から構成
されるため、高インピーダンス状態としたときは、接地
側のｎ型ＭＯＳのリーク電流によりカソード電源線Ｌc1
〜Ｌc3の電圧が下がる。例えば、図４の回路において、
発光素子ＥＬ12を発光させるため、アノード電源線Ｌa1
をハイレベルとしかつカソード電源線Ｌc1，Ｌc3を高イ
ンピーダンス状態とした場合、リーク電流の合計Ｉ
off_al lは、下式（１）に示すように、カソード電圧制
御回路ＶＣ1でのリーク電流Ｉof f1と、カソード電圧制
御回路ＶＣ3でのリーク電流Ｉoff3とを加算することに
より算出される。 Ｉoff_all ＝ Ｉoff1 ＋Ｉoff3 …（１） 一方、発光素子ＥＬ12に流れる電流Ｉreal_12は、下式
（２）に示すように、アノード電源線Ｌa1に接続されて
いる電源からの電流Ｉsからリーク電流の合計Ｉoff_all
を減算することにより算出される。 Ｉreal_12 ＝ Ｉs −Ｉoff_all …（２） したがって、リーク電流が大きく、電流Ｉreal_12が発
光素子ＥＬ12の動作電流に満たない場合には、発光素子
ＥＬ12が発光しないという不具合が生じる。また、電流
Ｉreal_12が発光素子ＥＬ12の動作電流以上となって
も、要求される発光量とならない可能性が高い。さら
に、リーク電流の大きさや向きによっては、非発光状態
となるように電圧制御すべき発光素子（以下、単に非選
択素子という。）に電流が流れ発光することがある。
従来例にあっては、カソード電圧制御回路ＶＣ1〜ＶＣ3
によりカソード電源線Ｌc1〜Ｌc3を高インピーダンス状
態とする構成であるため、次の２つの問題点があった。
第１に、カソード電圧制御回路ＶＣ1〜ＶＣ3は、ｎチャ
ネル型電界効果トランジスタ（以下、単にｎ型ＭＯＳと
いう。）とｐチャネル型電界効果トランジスタ（以下、
単にｐ型ＭＯＳという。）を直列接続した回路から構成
されるため、高インピーダンス状態としたときは、接地
側のｎ型ＭＯＳのリーク電流によりカソード電源線Ｌc1
〜Ｌc3の電圧が下がる。例えば、図４の回路において、
発光素子ＥＬ12を発光させるため、アノード電源線Ｌa1
をハイレベルとしかつカソード電源線Ｌc1，Ｌc3を高イ
ンピーダンス状態とした場合、リーク電流の合計Ｉ
off_al lは、下式（１）に示すように、カソード電圧制
御回路ＶＣ1でのリーク電流Ｉof f1と、カソード電圧制
御回路ＶＣ3でのリーク電流Ｉoff3とを加算することに
より算出される。 Ｉoff_all ＝ Ｉoff1 ＋Ｉoff3 …（１） 一方、発光素子ＥＬ12に流れる電流Ｉreal_12は、下式
（２）に示すように、アノード電源線Ｌa1に接続されて
いる電源からの電流Ｉsからリーク電流の合計Ｉoff_all
を減算することにより算出される。 Ｉreal_12 ＝ Ｉs −Ｉoff_all …（２） したがって、リーク電流が大きく、電流Ｉreal_12が発
光素子ＥＬ12の動作電流に満たない場合には、発光素子
ＥＬ12が発光しないという不具合が生じる。また、電流
Ｉreal_12が発光素子ＥＬ12の動作電流以上となって
も、要求される発光量とならない可能性が高い。さら
に、リーク電流の大きさや向きによっては、非発光状態
となるように電圧制御すべき発光素子（以下、単に非選
択素子という。）に電流が流れ発光することがある。
【００１０】第２に、図７に示すように、第１フェーズ
（記号で示す点線間）において、アノード電源線
Ｌa1，Ｌa2およびカソード電源線Ｌc1〜Ｌc3が、それぞ
れハイレベル、ローレベル、ローレベル、高インピーダ
ンス状態および高インピーダンス状態となるように、第
２フェーズ（記号で示す点線間）において、アノード
電源線Ｌa1，Ｌa2およびカソード電源線Ｌc1〜Ｌc3が、
それぞれローレベル、ハイレベル、ハイレベル、ローレ
ベルおよび高インピーダンス状態となるように、アノー
ド電源線Ｌa1，Ｌa2およびカソード電源線Ｌc1〜Ｌc3に
対して電圧制御を行う場合を考える。図７は、アノード
電源線Ｌa1，Ｌa2およびカソード電源線Ｌc1〜Ｌc3の電
圧の時間的変化を示す波形図である。
（記号で示す点線間）において、アノード電源線
Ｌa1，Ｌa2およびカソード電源線Ｌc1〜Ｌc3が、それぞ
れハイレベル、ローレベル、ローレベル、高インピーダ
ンス状態および高インピーダンス状態となるように、第
２フェーズ（記号で示す点線間）において、アノード
電源線Ｌa1，Ｌa2およびカソード電源線Ｌc1〜Ｌc3が、
それぞれローレベル、ハイレベル、ハイレベル、ローレ
ベルおよび高インピーダンス状態となるように、アノー
ド電源線Ｌa1，Ｌa2およびカソード電源線Ｌc1〜Ｌc3に
対して電圧制御を行う場合を考える。図７は、アノード
電源線Ｌa1，Ｌa2およびカソード電源線Ｌc1〜Ｌc3の電
圧の時間的変化を示す波形図である。
【００１１】この場合、第１フェーズにおいて、発光素
子ＥＬ13のコンデンサ１２に蓄積される電荷量Ｑ13は、
発光素子ＥＬ13のコンデンサ１２の容量をＣ13とし、ア
ノード電源線Ｌa1の電圧をＶa1とすると、下式（３）に
示すように、容量Ｃ13に電圧Ｖa1を乗算することにより
算出される。また、発光素子ＥＬ23のコンデンサ１２に
蓄積される電荷量Ｑ23は、発光素子ＥＬ23のコンデンサ
１２の容量をＣ23とし、アノード電源線Ｌa2の電圧をＶ
a2とすると、下式（４）に示すように、容量Ｃ 23に電圧
Ｖa2を乗算することにより算出される。 Ｑ13 ＝ Ｃ13 ×Ｖa1 …（３） Ｑ23 ＝ Ｃ23 ×Ｖa2 …（４） また、第２フェーズにおいて、電荷量Ｑ'13は、アノー
ド電源線Ｌa1の電圧をＶ'a1とすると、下式（５）に示
すように、容量Ｃ13に電圧Ｖ'a1を乗算することにより
算出される。また、電荷量Ｑ'23は、アノード電源線Ｌ
a2の電圧をＶ'a2とすると、下式（６）に示すように、
容量Ｃ23に電圧Ｖ'a2を乗算することにより算出され
る。 Ｑ'13 ＝ Ｃ13 ×Ｖ'a1 …（５） Ｑ'23 ＝ Ｃ23 ×Ｖ'a2 …（６） 一方、図７より、Ｖa1＞Ｖ'a1であるため、発光素子Ｅ
Ｌ13のコンデンサ１２には、電荷量の変化があり、その
変化量ΔＱ13は、下式（７）に示すように、電化量Ｑ13
から電化量Ｑ'13を減算することにより算出される。ま
た、Ｖa2＜Ｖ'a2であるため、発光素子ＥＬ23のコンデ
ンサ１２には、電荷量の変化があり、その変化量ΔＱ23
は、下式（８）に示すように、電化量Ｑ'23から電化量
Ｑ23を減算することにより算出される。 ΔＱ13 ＝ Ｑ13 −Ｑ'13 …（７） ΔＱ23 ＝ Ｑ'23 −Ｑ23 …（８） このとき、ΔＱ13＝ΔＱ23となり、第１フェーズから第
２フェーズに移行する際には、発光素子ＥＬ13から発光
素子ＥＬ23に電流が流れる。その電流が大きいと、発光
素子ＥＬ13は、非選択素子であるにもかかわらず発光状
態となってしまう。
子ＥＬ13のコンデンサ１２に蓄積される電荷量Ｑ13は、
発光素子ＥＬ13のコンデンサ１２の容量をＣ13とし、ア
ノード電源線Ｌa1の電圧をＶa1とすると、下式（３）に
示すように、容量Ｃ13に電圧Ｖa1を乗算することにより
算出される。また、発光素子ＥＬ23のコンデンサ１２に
蓄積される電荷量Ｑ23は、発光素子ＥＬ23のコンデンサ
１２の容量をＣ23とし、アノード電源線Ｌa2の電圧をＶ
a2とすると、下式（４）に示すように、容量Ｃ 23に電圧
Ｖa2を乗算することにより算出される。 Ｑ13 ＝ Ｃ13 ×Ｖa1 …（３） Ｑ23 ＝ Ｃ23 ×Ｖa2 …（４） また、第２フェーズにおいて、電荷量Ｑ'13は、アノー
ド電源線Ｌa1の電圧をＶ'a1とすると、下式（５）に示
すように、容量Ｃ13に電圧Ｖ'a1を乗算することにより
算出される。また、電荷量Ｑ'23は、アノード電源線Ｌ
a2の電圧をＶ'a2とすると、下式（６）に示すように、
容量Ｃ23に電圧Ｖ'a2を乗算することにより算出され
る。 Ｑ'13 ＝ Ｃ13 ×Ｖ'a1 …（５） Ｑ'23 ＝ Ｃ23 ×Ｖ'a2 …（６） 一方、図７より、Ｖa1＞Ｖ'a1であるため、発光素子Ｅ
Ｌ13のコンデンサ１２には、電荷量の変化があり、その
変化量ΔＱ13は、下式（７）に示すように、電化量Ｑ13
から電化量Ｑ'13を減算することにより算出される。ま
た、Ｖa2＜Ｖ'a2であるため、発光素子ＥＬ23のコンデ
ンサ１２には、電荷量の変化があり、その変化量ΔＱ23
は、下式（８）に示すように、電化量Ｑ'23から電化量
Ｑ23を減算することにより算出される。 ΔＱ13 ＝ Ｑ13 −Ｑ'13 …（７） ΔＱ23 ＝ Ｑ'23 −Ｑ23 …（８） このとき、ΔＱ13＝ΔＱ23となり、第１フェーズから第
２フェーズに移行する際には、発光素子ＥＬ13から発光
素子ＥＬ23に電流が流れる。その電流が大きいと、発光
素子ＥＬ13は、非選択素子であるにもかかわらず発光状
態となってしまう。
【００１２】これらの問題は、発光素子を有するマトリ
クス回路についてに限らず、発光素子以外の構成素子を
有するマトリクス回路についても同様に想定されること
である。そこで、本発明は、このような従来の技術の有
する未解決の課題に着目してなされたものであって、構
成素子において逆バイアス状態が発生するのを防止する
とともに、リーク電流および制御の切換に伴って構成素
子間に発生する電流を低減することにより構成素子が誤
動作するのを防止するのに好適なマトリクス回路の駆動
装置および駆動方法を提供することを目的としている。
クス回路についてに限らず、発光素子以外の構成素子を
有するマトリクス回路についても同様に想定されること
である。そこで、本発明は、このような従来の技術の有
する未解決の課題に着目してなされたものであって、構
成素子において逆バイアス状態が発生するのを防止する
とともに、リーク電流および制御の切換に伴って構成素
子間に発生する電流を低減することにより構成素子が誤
動作するのを防止するのに好適なマトリクス回路の駆動
装置および駆動方法を提供することを目的としている。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る請求項１記載のマトリクス回路の駆動
装置は、行および列要素の組み合わせとしてマトリクス
状に接続されている複数の構成素子を有し、前記構成素
子は、ダイオード特性を有し、選択行および列のいずれ
かを駆動電源の電流供給側および電流流出側のいずれか
に接続し、非選択行および列を遮断状態および高インピ
ーダンス状態のいずれかとするマトリクス回路の駆動装
置において、非選択行および列のいずれかを電流供給手
段に接続し、非選択行または列を高インピーダンス状態
とするときは、その非選択行または列に前記電流供給手
段からの電流を供給するようになっている。
に、本発明に係る請求項１記載のマトリクス回路の駆動
装置は、行および列要素の組み合わせとしてマトリクス
状に接続されている複数の構成素子を有し、前記構成素
子は、ダイオード特性を有し、選択行および列のいずれ
かを駆動電源の電流供給側および電流流出側のいずれか
に接続し、非選択行および列を遮断状態および高インピ
ーダンス状態のいずれかとするマトリクス回路の駆動装
置において、非選択行および列のいずれかを電流供給手
段に接続し、非選択行または列を高インピーダンス状態
とするときは、その非選択行または列に前記電流供給手
段からの電流を供給するようになっている。
【００１４】このような構成であれば、非選択行または
列を高インピーダンス状態とすると、その非選択行また
は列に電流供給手段からの電流が供給されるので、非選
択行または列を高インピーダンス状態にするに伴って発
生するリーク電流による減少分が、電流供給手段からの
電流により補われる。さらに、本発明に係る請求項２記
載のマトリクス回路の駆動装置は、行および列要素の組
み合わせとしてマトリクス状に接続されている複数の構
成素子を有し、前記構成素子は、ダイオード特性を有
し、選択行および列のいずれかを駆動電源の電流供給側
および電流流出側のいずれかに接続し、非選択行および
列を遮断状態および高インピーダンス状態のいずれかと
するマトリクス回路の駆動装置において、行および列の
いずれかを電流供給手段に接続し、選択行および列のい
ずれかを駆動電源の電流供給側および電流流出側のいず
れかに接続することにより、同一の行または同一の列に
属する構成素子間に電位差が生じることとなるときは、
それら構成素子が共通に属する行または列に電流供給手
段からの電流を供給するようになっている。
列を高インピーダンス状態とすると、その非選択行また
は列に電流供給手段からの電流が供給されるので、非選
択行または列を高インピーダンス状態にするに伴って発
生するリーク電流による減少分が、電流供給手段からの
電流により補われる。さらに、本発明に係る請求項２記
載のマトリクス回路の駆動装置は、行および列要素の組
み合わせとしてマトリクス状に接続されている複数の構
成素子を有し、前記構成素子は、ダイオード特性を有
し、選択行および列のいずれかを駆動電源の電流供給側
および電流流出側のいずれかに接続し、非選択行および
列を遮断状態および高インピーダンス状態のいずれかと
するマトリクス回路の駆動装置において、行および列の
いずれかを電流供給手段に接続し、選択行および列のい
ずれかを駆動電源の電流供給側および電流流出側のいず
れかに接続することにより、同一の行または同一の列に
属する構成素子間に電位差が生じることとなるときは、
それら構成素子が共通に属する行または列に電流供給手
段からの電流を供給するようになっている。
【００１５】このような構成であれば、選択行および列
のいずれかを駆動電源の電流供給側および電流流出側の
いずれかに接続することにより、同一の行または同一の
列に属する構成素子間に電位差が生じることとなると、
それら構成素子が共通に属する行または列に電流供給手
段からの電流が供給されるので、制御の切換に伴って構
成素子間に発生する電流が電流供給手段からの電流によ
り抑制される。一方、上記目的を達成するために、本発
明に係る請求項３記載のマトリクス回路の駆動方法は、
行および列要素の組み合わせとしてマトリクス状に接続
されている複数の構成素子を有し、前記構成素子は、ダ
イオード特性を有し、選択行および列のいずれかを駆動
電源の電流供給側および電流流出側のいずれかに接続
し、非選択行および列を遮断状態および高インピーダン
ス状態のいずれかとするマトリクス回路の駆動方法にお
いて、非選択行および列のいずれかを電流供給手段に接
続し、非選択行または列を高インピーダンス状態とする
ときは、その非選択行または列に前記電流供給手段から
の電流を供給する。
のいずれかを駆動電源の電流供給側および電流流出側の
いずれかに接続することにより、同一の行または同一の
列に属する構成素子間に電位差が生じることとなると、
それら構成素子が共通に属する行または列に電流供給手
段からの電流が供給されるので、制御の切換に伴って構
成素子間に発生する電流が電流供給手段からの電流によ
り抑制される。一方、上記目的を達成するために、本発
明に係る請求項３記載のマトリクス回路の駆動方法は、
行および列要素の組み合わせとしてマトリクス状に接続
されている複数の構成素子を有し、前記構成素子は、ダ
イオード特性を有し、選択行および列のいずれかを駆動
電源の電流供給側および電流流出側のいずれかに接続
し、非選択行および列を遮断状態および高インピーダン
ス状態のいずれかとするマトリクス回路の駆動方法にお
いて、非選択行および列のいずれかを電流供給手段に接
続し、非選択行または列を高インピーダンス状態とする
ときは、その非選択行または列に前記電流供給手段から
の電流を供給する。
【００１６】さらに、本発明に係る請求項４記載のマト
リクス回路の駆動方法は、行および列要素の組み合わせ
としてマトリクス状に接続されている複数の構成素子を
有し、前記構成素子は、ダイオード特性を有し、選択行
および列のいずれかを駆動電源の電流供給側および電流
流出側のいずれかに接続し、非選択行および列を遮断状
態および高インピーダンス状態のいずれかとするマトリ
クス回路の駆動方法において、行および列のいずれかを
電流供給手段に接続し、選択行および列のいずれかを駆
動電源の電流供給側および電流流出側のいずれかに接続
することにより、同一の行または同一の列に属する構成
素子間に電位差が生じることとなるときは、それら構成
素子が共通に属する行または列に電流供給手段からの電
流を供給する。
リクス回路の駆動方法は、行および列要素の組み合わせ
としてマトリクス状に接続されている複数の構成素子を
有し、前記構成素子は、ダイオード特性を有し、選択行
および列のいずれかを駆動電源の電流供給側および電流
流出側のいずれかに接続し、非選択行および列を遮断状
態および高インピーダンス状態のいずれかとするマトリ
クス回路の駆動方法において、行および列のいずれかを
電流供給手段に接続し、選択行および列のいずれかを駆
動電源の電流供給側および電流流出側のいずれかに接続
することにより、同一の行または同一の列に属する構成
素子間に電位差が生じることとなるときは、それら構成
素子が共通に属する行または列に電流供給手段からの電
流を供給する。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明する。図１ないし図３は、本発明に
係るマトリクス回路の駆動装置および駆動方法の実施の
形態を示す図である。本実施の形態は、本発明に係るマ
トリクス回路の駆動装置および駆動方法を、図１に示す
ように、マトリクス状に接続されている複数の発光素子
ＥＬを有するマトリクス回路を駆動する場合について適
用したものである。
を参照しながら説明する。図１ないし図３は、本発明に
係るマトリクス回路の駆動装置および駆動方法の実施の
形態を示す図である。本実施の形態は、本発明に係るマ
トリクス回路の駆動装置および駆動方法を、図１に示す
ように、マトリクス状に接続されている複数の発光素子
ＥＬを有するマトリクス回路を駆動する場合について適
用したものである。
【００１８】まず、本発明に係るマトリクス回路の駆動
装置を図１を参照しながら説明する。図１は、本発明に
係るマトリクス回路の駆動装置の構成を示す回路図であ
る。以下、発光素子ＥＬを横方向に２つ縦方向に３つ配
置してマトリクスを構成した場合を例にとって説明す
る。本発明に係るマトリクス回路の駆動装置は、図１に
示すように、マトリクスの第１行目を構成する発光素子
ＥＬ11，ＥＬ21と、マトリクスの第２行目を構成する発
光素子ＥＬ12，ＥＬ22と、マトリクスの第３行目を構成
する発光素子ＥＬ13，ＥＬ23と、発光素子ＥＬ11，ＥＬ
12，ＥＬ13の一端に接続するアノード電源線Ｌa1と、発
光素子ＥＬ21，ＥＬ22，ＥＬ23の一端に接続するアノー
ド電源線Ｌa2と、発光素子ＥＬ11，ＥＬ21の他端に接続
するカソード電源線Ｌc1と、発光素子ＥＬ12，ＥＬ22の
他端に接続するカソード電源線Ｌc2と、発光素子Ｅ
Ｌ13，ＥＬ 23の他端に接続するカソード電源線Ｌc3と、
カソード電源線Ｌc1〜Ｌc3の電圧を制御するカソード電
圧制御回路ＶＣ1〜ＶＣ3と、カソード電源線Ｌc1〜Ｌc3
に電流を供給する電流供給回路ＥＳ1〜ＥＳ3とで構成さ
れている。
装置を図１を参照しながら説明する。図１は、本発明に
係るマトリクス回路の駆動装置の構成を示す回路図であ
る。以下、発光素子ＥＬを横方向に２つ縦方向に３つ配
置してマトリクスを構成した場合を例にとって説明す
る。本発明に係るマトリクス回路の駆動装置は、図１に
示すように、マトリクスの第１行目を構成する発光素子
ＥＬ11，ＥＬ21と、マトリクスの第２行目を構成する発
光素子ＥＬ12，ＥＬ22と、マトリクスの第３行目を構成
する発光素子ＥＬ13，ＥＬ23と、発光素子ＥＬ11，ＥＬ
12，ＥＬ13の一端に接続するアノード電源線Ｌa1と、発
光素子ＥＬ21，ＥＬ22，ＥＬ23の一端に接続するアノー
ド電源線Ｌa2と、発光素子ＥＬ11，ＥＬ21の他端に接続
するカソード電源線Ｌc1と、発光素子ＥＬ12，ＥＬ22の
他端に接続するカソード電源線Ｌc2と、発光素子Ｅ
Ｌ13，ＥＬ 23の他端に接続するカソード電源線Ｌc3と、
カソード電源線Ｌc1〜Ｌc3の電圧を制御するカソード電
圧制御回路ＶＣ1〜ＶＣ3と、カソード電源線Ｌc1〜Ｌc3
に電流を供給する電流供給回路ＥＳ1〜ＥＳ3とで構成さ
れている。
【００１９】次に、発光素子ＥＬ11，ＥＬ12，ＥＬ13，
ＥＬ21，ＥＬ22，ＥＬ23の構成を図２を参照しながら詳
細に説明する。図２は、供給電圧に応じた発光素子ＥＬ
11の状態を示す図である。なお、発光素子ＥＬ11，ＥＬ
12，ＥＬ13，ＥＬ21，ＥＬ22，ＥＬ23は、いずれも同一
の構成および同様の接続となっているため、以下、発光
素子ＥＬ11の構成のみを説明し、他の発光素子ＥＬ12，
ＥＬ13，ＥＬ21，ＥＬ 22，ＥＬ23については説明を省略
する。
ＥＬ21，ＥＬ22，ＥＬ23の構成を図２を参照しながら詳
細に説明する。図２は、供給電圧に応じた発光素子ＥＬ
11の状態を示す図である。なお、発光素子ＥＬ11，ＥＬ
12，ＥＬ13，ＥＬ21，ＥＬ22，ＥＬ23は、いずれも同一
の構成および同様の接続となっているため、以下、発光
素子ＥＬ11の構成のみを説明し、他の発光素子ＥＬ12，
ＥＬ13，ＥＬ21，ＥＬ 22，ＥＬ23については説明を省略
する。
【００２０】発光素子ＥＬ11は、例えば、ダイオード特
性を有する有機ＥＬ素子から構成することができ、その
等価回路は、図１に示すように、発光ダイオード１０と
コンデンサ１２とを並列接続した回路として表される。
この場合、発光ダイオード１０のアノード端子側にアノ
ード電源線Ｌa1を接続し、発光ダイオード１０のカソー
ド端子にカソード電源線Ｌc1を接続する。発光素子ＥＬ
11は、図２に示すように、アノード電源線Ｌa1がハイレ
ベルでかつカソード電源線Ｌc1がローレベルであるとき
は、発光状態となり、アノード電源線Ｌa1およびカソー
ド電源線Ｌc1がいずれもハイレベルであるとき、アノー
ド電源線Ｌa1およびカソード電源線Ｌc1がいずれもロー
レベルであるとき、およびアノード電源線Ｌa1がローレ
ベルでかつカソード電源線Ｌc1がハイレベルまたは高イ
ンピーダンス状態であるときは、非発光状態となる。
性を有する有機ＥＬ素子から構成することができ、その
等価回路は、図１に示すように、発光ダイオード１０と
コンデンサ１２とを並列接続した回路として表される。
この場合、発光ダイオード１０のアノード端子側にアノ
ード電源線Ｌa1を接続し、発光ダイオード１０のカソー
ド端子にカソード電源線Ｌc1を接続する。発光素子ＥＬ
11は、図２に示すように、アノード電源線Ｌa1がハイレ
ベルでかつカソード電源線Ｌc1がローレベルであるとき
は、発光状態となり、アノード電源線Ｌa1およびカソー
ド電源線Ｌc1がいずれもハイレベルであるとき、アノー
ド電源線Ｌa1およびカソード電源線Ｌc1がいずれもロー
レベルであるとき、およびアノード電源線Ｌa1がローレ
ベルでかつカソード電源線Ｌc1がハイレベルまたは高イ
ンピーダンス状態であるときは、非発光状態となる。
【００２１】次に、カソード電圧制御回路ＶＣ1〜ＶＣ3
の構成を詳細に説明する。なお、カソード電圧制御回路
ＶＣ1〜ＶＣ3は、いずれも同一機能を有して構成されて
いるため、以下、カソード電圧制御回路ＶＣ1の構成の
みを説明し、他のカソード電圧制御回路ＶＣ2，ＶＣ3に
ついては説明を省略する。カソード電圧制御回路ＶＣ1
は、図１に示すように、ｐ型ＭＯＳ１４とｎ型ＭＯＳ１
６とからなるＣＭＯＳ（Complementary Mental-Oxide S
emiconductor）であり、ｐ型ＭＯＳ１４は、所定の電源
にソース端子を接続しており、ｎ型ＭＯＳ１６は、ｐ型
ＭＯＳ１４のドレイン端子にドレイン端子を接続しかつ
ソース端子を接地している。そして、ｐ型ＭＯＳ１４お
よびｎ型ＭＯＳ１６のドレイン端子をカソード電源線Ｌ
c1に接続している。
の構成を詳細に説明する。なお、カソード電圧制御回路
ＶＣ1〜ＶＣ3は、いずれも同一機能を有して構成されて
いるため、以下、カソード電圧制御回路ＶＣ1の構成の
みを説明し、他のカソード電圧制御回路ＶＣ2，ＶＣ3に
ついては説明を省略する。カソード電圧制御回路ＶＣ1
は、図１に示すように、ｐ型ＭＯＳ１４とｎ型ＭＯＳ１
６とからなるＣＭＯＳ（Complementary Mental-Oxide S
emiconductor）であり、ｐ型ＭＯＳ１４は、所定の電源
にソース端子を接続しており、ｎ型ＭＯＳ１６は、ｐ型
ＭＯＳ１４のドレイン端子にドレイン端子を接続しかつ
ソース端子を接地している。そして、ｐ型ＭＯＳ１４お
よびｎ型ＭＯＳ１６のドレイン端子をカソード電源線Ｌ
c1に接続している。
【００２２】カソード電圧制御回路ＶＣ1は、発光素子
ＥＬ11，ＥＬ21が発光状態となるように電圧制御すべき
発光素子（以下、単に選択素子という。）となるとき
は、カソード電源線Ｌc1がローレベルとなるように、発
光素子ＥＬ11，ＥＬ21が非選択素子となるときは、カソ
ード電源線Ｌc1がハイレベルまたは高インピーダンス状
態となるように、カソード電源線Ｌc1の電圧を制御する
ようになっている。次に、電流供給回路ＥＳ1〜ＥＳ3の
構成を詳細に説明する。なお、電流供給回路ＥＳ1〜Ｅ
Ｓ3は、いずれも同一機能を有して構成されているた
め、以下、電流供給回路ＥＳ1の構成のみを説明し、他
の電流供給回路ＥＳ2，ＥＳ3については説明を省略す
る。
ＥＬ11，ＥＬ21が発光状態となるように電圧制御すべき
発光素子（以下、単に選択素子という。）となるとき
は、カソード電源線Ｌc1がローレベルとなるように、発
光素子ＥＬ11，ＥＬ21が非選択素子となるときは、カソ
ード電源線Ｌc1がハイレベルまたは高インピーダンス状
態となるように、カソード電源線Ｌc1の電圧を制御する
ようになっている。次に、電流供給回路ＥＳ1〜ＥＳ3の
構成を詳細に説明する。なお、電流供給回路ＥＳ1〜Ｅ
Ｓ3は、いずれも同一機能を有して構成されているた
め、以下、電流供給回路ＥＳ1の構成のみを説明し、他
の電流供給回路ＥＳ2，ＥＳ3については説明を省略す
る。
【００２３】電流供給回路ＥＳ1は、図１に示すよう
に、所定の電源に一端を接続した電流源２０と、電流源
２０の他端に一端を接続しかつカソード電源線Ｌc1に他
端を接続したスイッチ２２とで構成されている。電流供
給回路ＥＳ1は、カソード電源線Ｌc1がローレベルおよ
び高インピーダンス状態であるときは、スイッチ２２が
ＯＮとなるように、カソード電源線Ｌc1がハイレベルで
あるときは、スイッチ２２がＯＮとなるようにスイッチ
ング制御を行うようになっている。
に、所定の電源に一端を接続した電流源２０と、電流源
２０の他端に一端を接続しかつカソード電源線Ｌc1に他
端を接続したスイッチ２２とで構成されている。電流供
給回路ＥＳ1は、カソード電源線Ｌc1がローレベルおよ
び高インピーダンス状態であるときは、スイッチ２２が
ＯＮとなるように、カソード電源線Ｌc1がハイレベルで
あるときは、スイッチ２２がＯＮとなるようにスイッチ
ング制御を行うようになっている。
【００２４】次に、本実施の形態の動作を図３を参照し
ながら説明する。図３は、アノード電源線Ｌa1，Ｌa2お
よびカソード電源線Ｌc1〜Ｌc3の電圧並びにスイッチ２
２へのスイッチング電圧の時間的変化を示す波形図であ
る。ここで、連続する４つのクロック間隔のうち第１ク
ロックと第２クロックとの間を第１フェーズとし、同様
に、第２クロックと第３クロックとの間および第３クロ
ックと第４クロックとの間をそれぞれ第２フェーズおよ
び第３フェーズとした場合において、例えば、第１フェ
ーズにおいて発光素子ＥＬ11のみを発光させ、第２フェ
ーズにおいて発光素子ＥＬ22のみを発光させ、第３フェ
ーズにおいて発光素子ＥＬ13のみを発光させる場合を例
にとって説明する。
ながら説明する。図３は、アノード電源線Ｌa1，Ｌa2お
よびカソード電源線Ｌc1〜Ｌc3の電圧並びにスイッチ２
２へのスイッチング電圧の時間的変化を示す波形図であ
る。ここで、連続する４つのクロック間隔のうち第１ク
ロックと第２クロックとの間を第１フェーズとし、同様
に、第２クロックと第３クロックとの間および第３クロ
ックと第４クロックとの間をそれぞれ第２フェーズおよ
び第３フェーズとした場合において、例えば、第１フェ
ーズにおいて発光素子ＥＬ11のみを発光させ、第２フェ
ーズにおいて発光素子ＥＬ22のみを発光させ、第３フェ
ーズにおいて発光素子ＥＬ13のみを発光させる場合を例
にとって説明する。
【００２５】図３において、第１フェーズ（記号で示
す点線間）では、カソード電圧制御回路ＶＣ1〜ＶＣ3に
より、アノード電源線Ｌa1，Ｌa2およびカソード電源線
Ｌc1〜Ｌc3が、それぞれハイレベル、ローレベル、ロー
レベル、高インピーダンス状態および高インピーダンス
状態となる。一方、電流供給回路ＥＳ1〜ＥＳ3により、
電流供給回路ＥＳ1〜ＥＳ3のスイッチ２２がいずれもＯ
Ｎとなる。これにより、発光素子ＥＬ11が発光するとと
もに、カソード電源線Ｌc2，Ｌc3を高インピーダンス状
態にするに伴って発生するリーク電流による減少分が、
電流供給回路ＥＳ2，ＥＳ3の電流源２０からの電流によ
り補われる。
す点線間）では、カソード電圧制御回路ＶＣ1〜ＶＣ3に
より、アノード電源線Ｌa1，Ｌa2およびカソード電源線
Ｌc1〜Ｌc3が、それぞれハイレベル、ローレベル、ロー
レベル、高インピーダンス状態および高インピーダンス
状態となる。一方、電流供給回路ＥＳ1〜ＥＳ3により、
電流供給回路ＥＳ1〜ＥＳ3のスイッチ２２がいずれもＯ
Ｎとなる。これにより、発光素子ＥＬ11が発光するとと
もに、カソード電源線Ｌc2，Ｌc3を高インピーダンス状
態にするに伴って発生するリーク電流による減少分が、
電流供給回路ＥＳ2，ＥＳ3の電流源２０からの電流によ
り補われる。
【００２６】第２フェーズ（記号で示す点線間）で
は、カソード電圧制御回路ＶＣ1〜ＶＣ3により、アノー
ド電源線Ｌa1，Ｌa2およびカソード電源線Ｌc1〜Ｌ
c3が、それぞれローレベル、ハイレベル、ハイレベル、
ローレベルおよび高インピーダンス状態となる。一方、
電流供給回路ＥＳ1〜ＥＳ3により、電流供給回路ＥＳ1
〜ＥＳ3のスイッチ２２が、それぞれＯＦＦ、ＯＮおよ
びＯＮとなる。これにより、発光素子ＥＬ11が非発光状
態となって発光素子ＥＬ22が発光するとともに、カソー
ド電源線Ｌc3を高インピーダンス状態にするに伴って発
生するリーク電流による減少分が、電流供給回路ＥＳ3
の電流源２０からの電流により補われる。また、第１フ
ェーズから第２フェーズに移行する際には、発光素子Ｅ
Ｌ13と発光素子ＥＬ23との間に電位差が生じることとな
るが、その移行に伴って発光素子ＥＬ 13，ＥＬ23間に発
生する電流が電流供給回路ＥＳ3の電流源２０からの電
流により抑制される。
は、カソード電圧制御回路ＶＣ1〜ＶＣ3により、アノー
ド電源線Ｌa1，Ｌa2およびカソード電源線Ｌc1〜Ｌ
c3が、それぞれローレベル、ハイレベル、ハイレベル、
ローレベルおよび高インピーダンス状態となる。一方、
電流供給回路ＥＳ1〜ＥＳ3により、電流供給回路ＥＳ1
〜ＥＳ3のスイッチ２２が、それぞれＯＦＦ、ＯＮおよ
びＯＮとなる。これにより、発光素子ＥＬ11が非発光状
態となって発光素子ＥＬ22が発光するとともに、カソー
ド電源線Ｌc3を高インピーダンス状態にするに伴って発
生するリーク電流による減少分が、電流供給回路ＥＳ3
の電流源２０からの電流により補われる。また、第１フ
ェーズから第２フェーズに移行する際には、発光素子Ｅ
Ｌ13と発光素子ＥＬ23との間に電位差が生じることとな
るが、その移行に伴って発光素子ＥＬ 13，ＥＬ23間に発
生する電流が電流供給回路ＥＳ3の電流源２０からの電
流により抑制される。
【００２７】第３フェーズ（記号で示す点線間）で
は、カソード電圧制御回路ＶＣ1〜ＶＣ3により、アノー
ド電源線Ｌa1，Ｌa2およびカソード電源線Ｌc1〜Ｌ
c3が、それぞれハイレベル、ローレベル、高インピーダ
ンス状態、ハイレベルおよびローレベルとなる。一方、
電流供給回路ＥＳ1〜ＥＳ3のうち、電流供給回路Ｅ
Ｓ1，ＥＳ3のスイッチ２２がＯＮとなる。これにより、
発光素子ＥＬ22が非発光状態となって発光素子ＥＬ13が
発光するとともに、カソード電源線Ｌc1を高インピーダ
ンス状態にするに伴って発生するリーク電流による減少
分が、電流供給回路ＥＳ1の電流源２０からの電流によ
り補われる。また、発光素子ＥＬ21において逆バイアス
状態が発生するのを防止することができる。
は、カソード電圧制御回路ＶＣ1〜ＶＣ3により、アノー
ド電源線Ｌa1，Ｌa2およびカソード電源線Ｌc1〜Ｌ
c3が、それぞれハイレベル、ローレベル、高インピーダ
ンス状態、ハイレベルおよびローレベルとなる。一方、
電流供給回路ＥＳ1〜ＥＳ3のうち、電流供給回路Ｅ
Ｓ1，ＥＳ3のスイッチ２２がＯＮとなる。これにより、
発光素子ＥＬ22が非発光状態となって発光素子ＥＬ13が
発光するとともに、カソード電源線Ｌc1を高インピーダ
ンス状態にするに伴って発生するリーク電流による減少
分が、電流供給回路ＥＳ1の電流源２０からの電流によ
り補われる。また、発光素子ＥＬ21において逆バイアス
状態が発生するのを防止することができる。
【００２８】このようにして、本実施の形態では、カソ
ード電源線Ｌc1〜Ｌc3を高インピーダンス状態とすると
きは、電流供給回路ＥＳ1〜ＥＳ3の電流源２０からの電
流をそのカソード電源線Ｌc1〜Ｌc3に供給するようにな
っている。これにより、発光素子ＥＬにおいて逆バイア
ス状態が発生する可能性を低減することができる。さら
に、リーク電流による減少分が、電流供給回路ＥＳ1〜
ＥＳ3の電流源２０からの電流により補われるので、従
来に比して、選択素子となる発光素子ＥＬが発光しなか
ったり、非選択素子となる発光素子ＥＬが発光したりす
るなど、発光素子ＥＬが誤動作する可能性を低減するこ
とができる。
ード電源線Ｌc1〜Ｌc3を高インピーダンス状態とすると
きは、電流供給回路ＥＳ1〜ＥＳ3の電流源２０からの電
流をそのカソード電源線Ｌc1〜Ｌc3に供給するようにな
っている。これにより、発光素子ＥＬにおいて逆バイア
ス状態が発生する可能性を低減することができる。さら
に、リーク電流による減少分が、電流供給回路ＥＳ1〜
ＥＳ3の電流源２０からの電流により補われるので、従
来に比して、選択素子となる発光素子ＥＬが発光しなか
ったり、非選択素子となる発光素子ＥＬが発光したりす
るなど、発光素子ＥＬが誤動作する可能性を低減するこ
とができる。
【００２９】さらに、本実施の形態では、非選択素子ま
たは選択素子の切換により、同一のカソード電源線Ｌc1
〜Ｌc3に接続する発光素子ＥＬ間に電位差が生じること
となるときは、電流供給回路ＥＳ1〜ＥＳ3の電流源２０
からの電流をそのカソード電源線Ｌc1〜Ｌc3に供給する
ようになっている。これにより、非選択素子または選択
素子の切換に伴って発光素子ＥＬ間に発生する電流が電
流供給回路ＥＳ1〜ＥＳ3からの電流により抑制されるの
で、非選択素子となる発光素子ＥＬが発光するなど、発
光素子ＥＬが誤動作する可能性をさらに低減することが
できる。
たは選択素子の切換により、同一のカソード電源線Ｌc1
〜Ｌc3に接続する発光素子ＥＬ間に電位差が生じること
となるときは、電流供給回路ＥＳ1〜ＥＳ3の電流源２０
からの電流をそのカソード電源線Ｌc1〜Ｌc3に供給する
ようになっている。これにより、非選択素子または選択
素子の切換に伴って発光素子ＥＬ間に発生する電流が電
流供給回路ＥＳ1〜ＥＳ3からの電流により抑制されるの
で、非選択素子となる発光素子ＥＬが発光するなど、発
光素子ＥＬが誤動作する可能性をさらに低減することが
できる。
【００３０】さらに、本実施の形態では、カソード電源
線Ｌc1〜Ｌc3をローレベルとするときは、電流供給回路
ＥＳ1〜ＥＳ3の電流源２０からの電流をそのカソード電
源線Ｌc1〜Ｌc3に供給するようになっている。これによ
り、カソード電源線Ｌc1〜Ｌc3をローレベルにしても、
カソード電源線Ｌc1〜Ｌc3に過剰な電流が流れるのを、
電流供給回路ＥＳ1〜ＥＳ3の電流源２０からの電流によ
り抑制できるので、選択素子となる発光素子ＥＬが発光
しないなど、発光素子ＥＬが誤動作する可能性をさらに
低減することができる。
線Ｌc1〜Ｌc3をローレベルとするときは、電流供給回路
ＥＳ1〜ＥＳ3の電流源２０からの電流をそのカソード電
源線Ｌc1〜Ｌc3に供給するようになっている。これによ
り、カソード電源線Ｌc1〜Ｌc3をローレベルにしても、
カソード電源線Ｌc1〜Ｌc3に過剰な電流が流れるのを、
電流供給回路ＥＳ1〜ＥＳ3の電流源２０からの電流によ
り抑制できるので、選択素子となる発光素子ＥＬが発光
しないなど、発光素子ＥＬが誤動作する可能性をさらに
低減することができる。
【００３１】上記実施の形態において、発光素子ＥＬ11
〜ＥＬ23は、請求項１ないし４記載の構成素子に対応
し、電流供給回路ＥＳ1〜ＥＳ3は、請求項１ないし４記
載の電流供給手段に対応している。なお、上記実施の形
態においては、本発明に係るマトリクス回路の駆動装置
および駆動方法を、図１に示すように、マトリクス状に
接続されている複数の発光素子ＥＬを有するマトリクス
回路を駆動する場合について適用したが、これに限ら
ず、本発明の主旨を逸脱しない範囲で他の場合にも適用
可能である。
〜ＥＬ23は、請求項１ないし４記載の構成素子に対応
し、電流供給回路ＥＳ1〜ＥＳ3は、請求項１ないし４記
載の電流供給手段に対応している。なお、上記実施の形
態においては、本発明に係るマトリクス回路の駆動装置
および駆動方法を、図１に示すように、マトリクス状に
接続されている複数の発光素子ＥＬを有するマトリクス
回路を駆動する場合について適用したが、これに限ら
ず、本発明の主旨を逸脱しない範囲で他の場合にも適用
可能である。
【００３２】
【発明の効果】以上説明したように、本発明に係る請求
項１記載のマトリクス回路の駆動装置によれば、構成素
子において逆バイアス状態が発生する可能性を低減する
ことができるという効果が得られる。さらに、非選択行
または列を高インピーダンス状態にするに伴って発生す
るリーク電流による減少分が、電流供給手段からの電流
により補われるので、従来に比して、選択行または列に
属する構成素子が動作しなかったり、非選択行または列
に属する構成素子が動作したりするなど、構成素子が誤
動作する可能性を低減することができるという効果も得
られる。
項１記載のマトリクス回路の駆動装置によれば、構成素
子において逆バイアス状態が発生する可能性を低減する
ことができるという効果が得られる。さらに、非選択行
または列を高インピーダンス状態にするに伴って発生す
るリーク電流による減少分が、電流供給手段からの電流
により補われるので、従来に比して、選択行または列に
属する構成素子が動作しなかったり、非選択行または列
に属する構成素子が動作したりするなど、構成素子が誤
動作する可能性を低減することができるという効果も得
られる。
【００３３】さらに、本発明に係る請求項２記載のマト
リクス回路の駆動装置によれば、構成素子において逆バ
イアス状態が発生する可能性を低減することができると
いう効果が得られる。さらに、制御の切換に伴って構成
素子間に発生する電流が電流供給手段からの電流により
抑制されるので、従来に比して、非選択行または列に属
する構成素子が動作するなど、構成素子が誤動作する可
能性を低減することができるという効果も得られる。
リクス回路の駆動装置によれば、構成素子において逆バ
イアス状態が発生する可能性を低減することができると
いう効果が得られる。さらに、制御の切換に伴って構成
素子間に発生する電流が電流供給手段からの電流により
抑制されるので、従来に比して、非選択行または列に属
する構成素子が動作するなど、構成素子が誤動作する可
能性を低減することができるという効果も得られる。
【００３４】一方、本発明に係る請求項３記載のマトリ
クス回路の駆動方法によれば、請求項１記載のマトリク
ス回路の駆動装置と同等の効果が得られる。さらに、本
発明に係る請求項４記載のマトリクス回路の駆動方法に
よれば、請求項２記載のマトリクス回路の駆動装置と同
等の効果が得られる。
クス回路の駆動方法によれば、請求項１記載のマトリク
ス回路の駆動装置と同等の効果が得られる。さらに、本
発明に係る請求項４記載のマトリクス回路の駆動方法に
よれば、請求項２記載のマトリクス回路の駆動装置と同
等の効果が得られる。
【図１】本発明に係るマトリクス回路の駆動装置の構成
を示す回路図である。
を示す回路図である。
【図２】供給電圧に応じた発光素子ＥＬ11の状態を示す
図である。
図である。
【図３】アノード電源線Ｌa1，Ｌa2およびカソード電源
線Ｌc1〜Ｌc3の電圧並びにスイッチ２２へのスイッチン
グ電圧の時間的変化を示す波形図である。
線Ｌc1〜Ｌc3の電圧並びにスイッチ２２へのスイッチン
グ電圧の時間的変化を示す波形図である。
【図４】第１の従来例の構成を示す回路図である。
【図５】供給電圧に応じた発光素子ＥＬ11の状態を示す
図である。
図である。
【図６】アノード電源線Ｌa1，Ｌa2およびカソード電源
線Ｌc1〜Ｌc3の電圧の時間的変化を示す波形図である。
線Ｌc1〜Ｌc3の電圧の時間的変化を示す波形図である。
【図７】アノード電源線Ｌa1，Ｌa2およびカソード電源
線Ｌc1〜Ｌc3の電圧の時間的変化を示す波形図である。
線Ｌc1〜Ｌc3の電圧の時間的変化を示す波形図である。
１０ 発光ダイオード
１２ コンデンサ
１４ ｐ型ＭＯＳ
１６ ｎ型ＭＯＳ
２０ 電流源
２２ スイッチ
ＥＬ11〜ＥＬ23 発光素子
Ｌa1，Ｌa2 アノード電源線
Ｌc1〜Ｌa2 カソード電源線
ＶＣ1〜ＶＣ3 カソード電圧制御回路
ＥＳ1〜ＥＳ3 電流供給回路
フロントページの続き
Ｆターム(参考） 5C080 AA06 BB05 DD05 DD06 DD09
EE17 FF03 FF12 HH09 JJ03
JJ04 JJ05 KK43
Claims (4)
- 【請求項１】 行及び列要素の組み合わせとしてマトリ
クス状に接続されている複数の構成素子を有し、前記構
成素子は、ダイオード特性を有し、選択行及び列のいず
れかを駆動電源の電流供給側及び電流流出側のいずれか
に接続し、非選択行及び列を遮断状態及び高インピーダ
ンス状態のいずれかとするマトリクス回路の駆動装置に
おいて、 非選択行及び列のいずれかを電流供給手段に接続し、 非選択行又は列を高インピーダンス状態とするときは、
その非選択行又は列に前記電流供給手段からの電流を供
給するようになっていることを特徴とするマトリクス回
路の駆動装置。 - 【請求項２】 行及び列要素の組み合わせとしてマトリ
クス状に接続されている複数の構成素子を有し、前記構
成素子は、ダイオード特性を有し、選択行及び列のいず
れかを駆動電源の電流供給側及び電流流出側のいずれか
に接続し、非選択行及び列を遮断状態及び高インピーダ
ンス状態のいずれかとするマトリクス回路の駆動装置に
おいて、 行及び列のいずれかを電流供給手段に接続し、 選択行及び列のいずれかを駆動電源の電流供給側及び電
流流出側のいずれかに接続することにより、同一の行又
は同一の列に属する構成素子間に電位差が生じることと
なるときは、それら構成素子が共通に属する行又は列に
電流供給手段からの電流を供給するようになっているこ
とを特徴とするマトリクス回路の駆動装置。 - 【請求項３】 行及び列要素の組み合わせとしてマトリ
クス状に接続されている複数の構成素子を有し、前記構
成素子は、ダイオード特性を有し、選択行及び列のいず
れかを駆動電源の電流供給側及び電流流出側のいずれか
に接続し、非選択行及び列を遮断状態及び高インピーダ
ンス状態のいずれかとするマトリクス回路の駆動方法に
おいて、 非選択行及び列のいずれかを電流供給手段に接続し、 非選択行又は列を高インピーダンス状態とするときは、
その非選択行又は列に前記電流供給手段からの電流を供
給することを特徴とするマトリクス回路の駆動方法。 - 【請求項４】 行及び列要素の組み合わせとしてマトリ
クス状に接続されている複数の構成素子を有し、前記構
成素子は、ダイオード特性を有し、選択行及び列のいず
れかを駆動電源の電流供給側及び電流流出側のいずれか
に接続し、非選択行及び列を遮断状態及び高インピーダ
ンス状態のいずれかとするマトリクス回路の駆動方法に
おいて、 行及び列のいずれかを電流供給手段に接続し、 選択行及び列のいずれかを駆動電源の電流供給側及び電
流流出側のいずれかに接続することにより、同一の行又
は同一の列に属する構成素子間に電位差が生じることと
なるときは、それら構成素子が共通に属する行又は列に
電流供給手段からの電流を供給することを特徴とするマ
トリクス回路の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002048078A JP2003248458A (ja) | 2002-02-25 | 2002-02-25 | マトリクス回路の駆動装置及び駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002048078A JP2003248458A (ja) | 2002-02-25 | 2002-02-25 | マトリクス回路の駆動装置及び駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003248458A true JP2003248458A (ja) | 2003-09-05 |
Family
ID=28660969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002048078A Withdrawn JP2003248458A (ja) | 2002-02-25 | 2002-02-25 | マトリクス回路の駆動装置及び駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003248458A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004272213A (ja) * | 2003-02-17 | 2004-09-30 | Hitachi Ltd | 画像表示装置 |
| JP2006030729A (ja) * | 2004-07-20 | 2006-02-02 | Sony Corp | 表示装置および表示装置の駆動方法 |
| JP2010224543A (ja) * | 2003-02-17 | 2010-10-07 | Hitachi Ltd | 画像表示装置 |
-
2002
- 2002-02-25 JP JP2002048078A patent/JP2003248458A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004272213A (ja) * | 2003-02-17 | 2004-09-30 | Hitachi Ltd | 画像表示装置 |
| JP2010224543A (ja) * | 2003-02-17 | 2010-10-07 | Hitachi Ltd | 画像表示装置 |
| JP2006030729A (ja) * | 2004-07-20 | 2006-02-02 | Sony Corp | 表示装置および表示装置の駆動方法 |
| JP4639674B2 (ja) * | 2004-07-20 | 2011-02-23 | ソニー株式会社 | 表示装置および表示装置の駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9460655B2 (en) | Pixel circuit for AC driving, driving method and display apparatus | |
| US9881544B2 (en) | Pixel circuit for AC driving, driving method and display apparatus | |
| KR20200014810A (ko) | 화소구동회로, 그 복원 방법, 및 디스플레이 장치 | |
| US9595226B2 (en) | Pixel circuit for AC driving, driving method and display apparatus | |
| JP4836402B2 (ja) | 自発光型表示装置 | |
| KR100661041B1 (ko) | 유기 ｅｌ 화소 회로 | |
| US20140118413A1 (en) | Dc-dc converter and organic light emitting display device using the same | |
| US11862099B2 (en) | Shift register unit, gate driving circuit, display panel and driving method thereof | |
| US8222838B2 (en) | Light-emitting-element driving circuit | |
| US20120176062A1 (en) | Led matrix driver ghost image prevention apparatus and method | |
| CN110728952B (zh) | 像素驱动电路及其驱动方法、显示装置 | |
| US9384693B2 (en) | Pixel circuit and display apparatus using the same | |
| CN112669765B (zh) | 断点自修复像素驱动电路、驱动方法及显示装置 | |
| US20050062686A1 (en) | Circuit for driving light emitting element and current-control-type light-emitting display | |
| US20060007070A1 (en) | Driving circuit and driving method for electroluminescent display | |
| US11315488B2 (en) | Pixel compensation circuit, driving method, and display device | |
| JP2003248458A (ja) | マトリクス回路の駆動装置及び駆動方法 | |
| CN113948032B (zh) | 像素电路及其驱动方法 | |
| US20110241735A1 (en) | Driving circuit and driving method for current-driven device | |
| CN112289270A (zh) | 一种源极驱动电路、显示装置及像素驱动方法 | |
| CN110060630B (zh) | 像素驱动电路及显示面板 | |
| JP5064696B2 (ja) | 表示パネルの駆動装置 | |
| CN110070830B (zh) | 像素驱动电路及显示面板 | |
| CN112785970B (zh) | 像素驱动电路 | |
| KR20080068428A (ko) | 유기전계발광 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050510 |