JP2003243772A - Semiconductor light emitting device and its manufacturing method - Google Patents

Semiconductor light emitting device and its manufacturing method

Info

Publication number
JP2003243772A
JP2003243772A JP2002041171A JP2002041171A JP2003243772A JP 2003243772 A JP2003243772 A JP 2003243772A JP 2002041171 A JP2002041171 A JP 2002041171A JP 2002041171 A JP2002041171 A JP 2002041171A JP 2003243772 A JP2003243772 A JP 2003243772A
Authority
JP
Japan
Prior art keywords
layer
emitting device
semiconductor light
light emitting
side cladding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002041171A
Other languages
Japanese (ja)
Other versions
JP2003243772A5 (en
JP4178807B2 (en
Inventor
Motonobu Takeya
元伸 竹谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002041171A priority Critical patent/JP4178807B2/en
Publication of JP2003243772A publication Critical patent/JP2003243772A/en
Publication of JP2003243772A5 publication Critical patent/JP2003243772A5/ja
Application granted granted Critical
Publication of JP4178807B2 publication Critical patent/JP4178807B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor light emitting device that can keep a p-side clad layer at such a thickness that is necessary to demonstrate an appropriate optical characteristic. <P>SOLUTION: This semiconductor light emitting device uses a nitride-based III-V group compound semiconductor, and is provided with a structure that an active layer is pinched between an n-side clad layer and a p-side clad layer and a ridge structure formed by selective growth. For example, in a semiconductor laser, the p-side clad layer is comprised of an n-type first layer 9 that is undoped in sequence from the side of an active layer 7, and a p-type second layer 12 that a p-type impurity is doped. When the first layer 9 is provided on a growth boundary between a ridge 18 and a base layer, or an undoped or n-type another layer is provided between the first layer 9 and a second layer 12, the p-side clad layer is included in the first layer 9 or another layer. The first layer 9 is 50 nm or more in thickness. A p-type third layer 11 that is more than 50 nm in band gap is inserted as an electron block layer into the p-type second layer 12. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、半導体発光素子
およびその製造方法に関し、特に、窒化物系III−V
族化合物半導体を用いた半導体レーザや発光ダイオード
に適用して好適なものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting device and a method for manufacturing the same, and more particularly to a nitride-based III-V.
It is suitable to be applied to a semiconductor laser or a light emitting diode using a group compound semiconductor.

【0002】[0002]

【従来の技術】近年、光ディスクの高密度化に必要であ
る青色領域から紫外線領域におよぶ発光が可能な半導体
レーザとして、AlGaInNなどの窒化物系III−
V族化合物半導体を用いた半導体レーザの研究開発が盛
んに行われ、すでに実用化されている。
2. Description of the Related Art In recent years, as a semiconductor laser capable of emitting light from the blue region to the ultraviolet region, which is required for increasing the density of optical discs, nitride-based III-based materials such as AlGaInN
Research and development of semiconductor lasers using V-group compound semiconductors have been actively conducted and have already been put to practical use.

【0003】この窒化物系III−V族化合物半導体を
用いた半導体レーザとして、選択成長により形成された
リッジ構造を有する半導体レーザが提案されている(J.
Crystal Growth 144(1994)133 および特開2000−5
8461号公報)。この半導体レーザの要部を図9に示
す。図9に示すように、この半導体レーザを製造するに
は、c面サファイア基板上に低温成長によるGaNバッ
ファ層を介してp型GaNコンタクト層(いずれも図示
せず)、n型AlGaNクラッド層101、n型GaN
光導波層102、活性層103、p型GaN光導波層1
04およびp型AlGaNクラッド層105を順次成長
させ、その上にSiO2 膜106を形成し、このSiO
2 膜106の所定部分にストライプ状の開口106aを
形成した後、このSiO2 膜106を成長マスクとして
その開口106aの部分におけるp型AlGaNクラッ
ド層105上にp型AlGaNクラッド層107および
p型GaNコンタクト層108を順次選択成長させてリ
ッジを形成する。
As a semiconductor laser using this nitride III-V compound semiconductor, a semiconductor laser having a ridge structure formed by selective growth has been proposed (J.
Crystal Growth 144 (1994) 133 and JP 2000-5
8461 publication). The main part of this semiconductor laser is shown in FIG. As shown in FIG. 9, in order to manufacture this semiconductor laser, a p-type GaN contact layer (neither is shown) and an n-type AlGaN cladding layer 101 are provided on a c-plane sapphire substrate via a GaN buffer layer grown at a low temperature. , N-type GaN
Optical waveguide layer 102, active layer 103, p-type GaN optical waveguide layer 1
04 and a p-type AlGaN clad layer 105 are sequentially grown, and a SiO 2 film 106 is formed thereon.
After forming the stripe-shaped opening 106a in a predetermined portion of the 2 film 106, p-type AlGaN cladding layer 107 and the p-type GaN on the p-type AlGaN cladding layer 105 in the portion of the opening 106a of the SiO 2 film 106 as a growth mask The contact layer 108 is sequentially selectively grown to form a ridge.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、本発明
者の検討によれば、上述の従来の半導体レーザにおいて
は、SiO2 膜106の開口106aの部分におけるp
型AlGaNクラッド層105上にp型AlGaNクラ
ッド層107を選択成長させるとき、下層のn型層の成
長時にドーピングに用いられるn型不純物(主としてS
i)が成長装置の成長室内に残存しており、このn型不
純物により成長界面が汚染されたり、成長界面にドナー
として働く欠陥が発生したりすることにより、成長界面
近傍がn型化する。このため、実際には、図10に示す
ように、p型AlGaNクラッド層105と選択成長さ
れるp型AlGaNクラッド層107との界面にn型A
lGaN層109が形成され、これらの層によりpnp
構造が形成されてしまう。この結果、p型AlGaNク
ラッド層105とp型AlGaNクラッド層107とか
らなるp型クラッド層の全体で見た直列抵抗が増大し、
半導体レーザの動作電圧の上昇をもたらすという問題が
あった。
However, according to the study by the present inventor, in the above-mentioned conventional semiconductor laser, p in the portion of the opening 106a of the SiO 2 film 106 is reduced.
When the p-type AlGaN clad layer 107 is selectively grown on the n-type AlGaN clad layer 105, an n-type impurity (mainly S
i) remains in the growth chamber of the growth apparatus, the growth interface is contaminated by the n-type impurities, and defects that act as donors are generated at the growth interface, so that the vicinity of the growth interface becomes n-type. Therefore, in reality, as shown in FIG. 10, n-type A is formed at the interface between the p-type AlGaN clad layer 105 and the selectively grown p-type AlGaN clad layer 107.
The lGaN layer 109 is formed, and the pnp layers are formed by these layers.
The structure is formed. As a result, the series resistance of the entire p-type clad layer including the p-type AlGaN clad layer 105 and the p-type AlGaN clad layer 107 increases,
There is a problem that the operating voltage of the semiconductor laser is increased.

【0005】したがって、この発明が解決しようとする
課題は、p側クラッド層の厚さを良好な光学特性を得る
のに必要かつ十分な値に保持しつつ、動作電圧の低減を
図ることができる半導体発光素子およびそのような半導
体発光素子を容易に製造することができる半導体発光素
子の製造方法を提供することにある。この発明の上記課
題およびその他の課題は、添付図面を参照した本明細書
の以下の記述により明らかとなるであろう。
Therefore, the problem to be solved by the present invention is to reduce the operating voltage while keeping the thickness of the p-side cladding layer at a value necessary and sufficient for obtaining good optical characteristics. It is an object of the present invention to provide a semiconductor light emitting device and a method for manufacturing a semiconductor light emitting device, which can easily manufacture such a semiconductor light emitting device. The above problems and other problems of the present invention will be apparent from the following description of the present specification with reference to the accompanying drawings.

【0006】[0006]

【課題を解決するための手段】上記課題を解決するため
に、この発明の第1の発明は、n側クラッド層とp側ク
ラッド層との間に活性層がはさまれた構造および選択成
長により形成されたリッジ構造を有する、窒化物系II
I−V族化合物半導体を用いた半導体発光素子におい
て、p側クラッド層が活性層側から順にアンドープまた
はn型の第1の層とp型不純物がドープされたp型の第
2の層とからなり、かつ、第2の層がこの第2の層より
バンドギャップが大きい第3の層を有し、リッジと下地
層との成長界面が第1の層または第1の層と第2の層と
の間に第1の層と接してアンドープまたはn型の他の層
が設けられる場合には第1の層もしくはこの他の層に含
まれることを特徴とするものである。ここで、リッジと
下地層との成長界面が第1の層または第1の層と第2の
層との間に第1の層と接してアンドープまたはn型の他
の層が設けられる場合には第1の層もしくはこの他の層
に含まれるとは、リッジと下地層との成長界面が第1の
層または第1の層もしくはこの他の層の中に完全に含ま
れる場合のほか、リッジと下地層との成長界面が第1の
層の第2の層側の面またはこの他の層の第2の層側の面
と一致する場合も意味するものとする。これは、リッジ
の両側の部分の底面(下地層の表面)と活性層との間の
距離をd、リッジに含まれる、活性層に最も近いp型層
と活性層との間の距離をLp とすると、Lp ≧dである
と言い換えることもできる。
In order to solve the above problems, the first invention of the present invention is directed to a structure and selective growth in which an active layer is sandwiched between an n-side cladding layer and a p-side cladding layer. Nitride system II having a ridge structure formed by
In a semiconductor light emitting device using a group IV compound semiconductor, a p-side cladding layer is composed of an undoped or n-type first layer and a p-type second layer doped with p-type impurities in order from the active layer side. And the second layer has a third layer having a bandgap larger than that of the second layer, and the growth interface between the ridge and the underlayer is the first layer or the first layer and the second layer. When an undoped or other n-type layer is provided between the first layer and the second layer in contact with the first layer, it is included in the first layer or this other layer. Here, when an undoped or other n-type layer is provided so that the growth interface between the ridge and the underlayer is in contact with the first layer or between the first layer and the second layer. Is included in the first layer or the other layer means that the growth interface between the ridge and the underlayer is completely included in the first layer or the first layer or the other layer, It also means that the growth interface between the ridge and the underlayer coincides with the surface of the first layer on the second layer side or the surface of the other layer on the second layer side. This is because the distance between the bottom surface (surface of the underlayer) of both sides of the ridge and the active layer is d, and the distance between the p-type layer closest to the active layer and the active layer included in the ridge is L. If it is p, it can be said that L p ≧ d.

【0007】この半導体発光素子は、典型的にはSCH
(Separate Confinement Heterostructure)構造を有す
る。すなわち、n側クラッド層と活性層との間にn側光
導波層が設けられ、p側クラッド層と活性層との間にp
側光導波層が設けられる。
This semiconductor light emitting device is typically a SCH.
(Separate Confinement Heterostructure) structure. That is, an n-side optical waveguide layer is provided between the n-side clad layer and the active layer, and p is provided between the p-side clad layer and the active layer.
A side light guiding layer is provided.

【0008】p側クラッド層の全体の厚さは、一般には
500〜600nmあれば足りる。p側クラッド層のp
型の第2の層の厚さは一般的には0nmより大きく、5
50nm以下あるいは450nm以下であるが、典型的
には390nm以上550nm以下、より典型的には4
00nm以上530nm以下である。一方、p側クラッ
ド層のアンドープの第1の層(この場合、n- 型を呈
し、比抵抗は一般にp型層に比べて数分の1から1桁程
度低い)の厚さは、一般には0nmより大きく、500
nm以下であるが、p側クラッド層の抵抗の低減を十分
に図る観点より、好適には50nm以上、より好適には
70nm以上、更に好適には90nm以上に選ばれ、一
方、典型的には400nm以下あるいは300nm以下
あるいは200nm以下に選ばれ、これらの上限および
下限を任意に組み合わせた範囲であってよい。この第1
の層の厚さは、一つの典型的な例では70nm以上13
0nm以下であり、更に典型的な例では90nm以上1
10nm以下に選ばれる。これらのアンドープまたはn
型の第1の層およびp型の第2の層は、必要な光学特
性、例えば十分に高い光閉じ込め係数Γが得られて良好
な遠視野像(far fieldpattern,FFP) などが得られ
る限り、互いに同じ材料からなるものであっても、互い
に異なる材料からなるものであってもよい。前者の例と
しては、第1の層および第2の層の材料ともAlGaN
を用いる場合が挙げられ、後者の例としては、第2の層
の材料としてAlGaNを用い、第1の層の材料として
AlGaInN、GaN、InGaNなどを用いる場合
が挙げられる。第1の層および第2の層は互いに直接接
する場合のほか、何らかの機能を有する他の層を介して
間接的に接する場合もあり得る。このうち特に、第1の
層と第2の層との間に第1の層と接してアンドープまた
はn型の他の層が設けられる場合には、上述のようにリ
ッジと下地層との成長界面は第1の層もしくはこの他の
層に含まれる。
The total thickness of the p-side cladding layer is generally 500 to 600 nm. p of p-side clad layer
The thickness of the second layer of the mold is generally greater than 0 nm and 5
50 nm or less or 450 nm or less, but typically 390 nm or more and 550 nm or less, more typically 4
It is 00 nm or more and 530 nm or less. On the other hand, the thickness of the undoped first layer of the p-side cladding layer (in this case, n type is present, and the specific resistance is generally a fraction to one digit lower than that of the p-type layer) is generally Greater than 0 nm and 500
However, it is preferably 50 nm or more, more preferably 70 nm or more, still more preferably 90 nm or more, from the viewpoint of sufficiently reducing the resistance of the p-side cladding layer. The range may be selected to be 400 nm or less, 300 nm or less, or 200 nm or less, and may be a range in which these upper and lower limits are arbitrarily combined. This first
The thickness of the layer is 70 nm or more in one typical example 13
0 nm or less, more typically 90 nm or more 1
It is selected to be 10 nm or less. These undoped or n
The first layer of the p-type and the second layer of the p-type are such that as long as necessary optical characteristics, for example, a sufficiently high optical confinement factor Γ is obtained and a good far field pattern (FFP) is obtained. They may be made of the same material as each other or may be made of different materials. As an example of the former, the material of the first layer and the material of the second layer are both AlGaN.
In the latter case, AlGaN is used as the material of the second layer and AlGaInN, GaN, InGaN, or the like is used as the material of the first layer. The first layer and the second layer may be in direct contact with each other, or may be in indirect contact with each other through another layer having some function. Of these, particularly when an undoped or other n-type layer is provided between the first layer and the second layer in contact with the first layer, the growth of the ridge and the underlayer is performed as described above. The interface is included in the first layer or other layers.

【0009】また、n側光導波層およびp側光導波層が
設けられる場合、それらの厚さは一般的には0nmより
大きく、50nm以下である。
When the n-side optical waveguide layer and the p-side optical waveguide layer are provided, their thickness is generally larger than 0 nm and 50 nm or less.

【0010】p側クラッド層のアンドープまたはn型の
第1の層は、半導体発光素子の動作時にp側電極側から
注入される正孔をトンネル効果により活性層に到達しや
すくして注入効率を高くするとともに、ヘテロ界面の導
入により、第2の層のp型不純物として通常用いられる
Mgが活性層側に拡散するのを抑制して活性層の劣化を
防止する観点より、好適には超格子構造とする。一つの
典型的な例においてはp側クラッド層全体を超格子構造
とする。
The undoped or n-type first layer of the p-side cladding layer makes holes that are injected from the p-side electrode side during the operation of the semiconductor light emitting device easily reach the active layer by the tunnel effect to improve the injection efficiency. From the viewpoint of preventing the deterioration of the active layer by suppressing the diffusion of Mg, which is usually used as the p-type impurity of the second layer, toward the active layer by introducing the hetero interface, it is preferable to use a superlattice. The structure. In one typical example, the entire p-side cladding layer has a superlattice structure.

【0011】p型の第2の層に存在する第3の層は、一
般的にはAlおよびGaを含むp型の窒化物系III−
V族化合物半導体からなり、より具体的には、例えばp
型Alx Ga1-x N(ただし、0<x<1)からなり、
活性層に注入される電子のオーバフローを効果的に抑制
する観点からは、好適にはp型Alx Ga1-x N(ただ
し、0.15≦x<1)からなる。
The third layer, which is present in the p-type second layer, is generally a p-type nitride-based III-containing Al and Ga.
It is composed of a group V compound semiconductor, and more specifically, for example, p
Type Al x Ga 1-x N (where 0 <x <1),
From the viewpoint of effectively suppressing the overflow of electrons injected into the active layer, p-type Al x Ga 1-x N (where 0.15 ≦ x <1) is preferable.

【0012】また、p型の第2の層のp型不純物として
通常用いられるMgが活性層に拡散することによる活性
層の劣化を防止する観点からは、活性層とp側クラッド
層のp型の第2の層との間の距離は、好適には20nm
以上、より好適には50nm以上、更に好適には100
nm以上に選ばれる。また、最近の報告によれば、Ga
Nにおける正孔の拡散距離は約0.28μm(280n
m)であり、これを考慮すると、電子との再結合の確率
を低くし、活性層への正孔の注入効率を高くするために
は、活性層とp側クラッド層のp型の第2の層との間の
距離は、この拡散距離以下にすることが望ましい。
From the viewpoint of preventing deterioration of the active layer due to diffusion of Mg, which is usually used as a p-type impurity of the p-type second layer, into the active layer, the p-type cladding layer of the active layer and the p-side cladding layer is formed. The distance to the second layer of is preferably 20 nm
As described above, more preferably 50 nm or more, and further preferably 100 nm.
nm or more. Also, according to a recent report, Ga
The diffusion distance of holes in N is about 0.28 μm (280 n
m), and in consideration of this, in order to reduce the probability of recombination with electrons and increase the efficiency of injecting holes into the active layer, the p-type second layer of the active layer and the p-side cladding layer is used. It is desirable that the distance from the layer to be less than this diffusion distance.

【0013】一方、p側クラッド層のp型の第2の層か
ら活性層へのp型不純物、例えばMgの拡散を抑制して
活性層の劣化を防止する観点からは、好適には、活性層
とp側クラッド層の第2の層との間に、バンドギャップ
または格子定数が互いに異なる層の組み合わせが少なく
とも1組以上存在するようにし、あるいは、互いに原子
組成比が異なる層からなる超格子構造が少なくとも1層
以上存在するようにし、これを格子歪み層としてMgの
拡散を防止するようにする。
On the other hand, from the viewpoint of suppressing the diffusion of p-type impurities such as Mg from the p-type second layer of the p-side cladding layer to the active layer and preventing the deterioration of the active layer, the active layer is preferably used. At least one combination of layers having different band gaps or lattice constants exists between the layer and the second layer of the p-side cladding layer, or a superlattice composed of layers having different atomic composition ratios At least one layer is present in the structure, and this is used as a lattice strain layer to prevent Mg diffusion.

【0014】典型的には、活性層の障壁層を構成する窒
化物系III−V族化合物半導体はInx Ga1-x
(ただし、0<x<1)であり、活性層の井戸層を構成
する窒化物系III−V族化合物半導体はIny Ga
1-y N(ただし、0<y<1かつy>x)である。
Typically, the nitride-based III-V group compound semiconductor forming the barrier layer of the active layer is In x Ga 1 -x N.
(However, 0 <x <1), and the nitride-based III-V group compound semiconductor forming the well layer of the active layer is In y Ga.
1-y N (where 0 <y <1 and y> x).

【0015】窒化物系III−V族化合物半導体は、一
般的には、Ga、Al、InおよびBからなる群より選
ばれた少なくとも一種のIII族元素と、少なくともN
を含み、場合によって更にAsまたはPを含むV族元素
とからなり、具体例を挙げると、GaN、InN、Al
N、AlGaN、InGaN、AlGaInNなどであ
る。
The nitride-based III-V group compound semiconductor is generally at least one group III element selected from the group consisting of Ga, Al, In and B, and at least N.
And a group V element containing As or P as the case may be, and specific examples thereof include GaN, InN, and Al.
N, AlGaN, InGaN, AlGaInN and the like.

【0016】典型的には、下地層上に成長マスクが形成
され、この成長マスクの開口部における下地層上にリッ
ジが選択成長される。成長マスクは一般的には絶縁膜に
より形成され、絶縁膜の具体例を挙げると、二酸化シリ
コン(SiO2 )膜、窒化シリコン(Si3 4 )膜、
酸窒化シリコン(SiON)膜などである。選択成長の
下地層は、第1の層であることもあるし、第1の層を途
中の厚さまで成長させたアンドープまたはn型の層であ
ることもあり、更には、第1の層と第2の層との間に第
1の層と接してアンドープまたはn型の他の層が設けら
れる場合にはこの他の層であることもある。リッジは、
例えば、第1の層の上層部、第2の層および第3の層を
含み、具体的には、例えば、第1の層の上層部、第2の
層、第3の層およびp型コンタクト層からなる。あるい
は、リッジは、第2の層、第3の層およびp型コンタク
ト層からなる。
[0016] Typically, a growth mask is formed on the underlayer, and a ridge is selectively grown on the underlayer in the opening of the growth mask. The growth mask is generally formed of an insulating film. Specific examples of the insulating film include a silicon dioxide (SiO 2 ) film, a silicon nitride (Si 3 N 4 ) film,
For example, a silicon oxynitride (SiON) film is used. The underlying layer for the selective growth may be the first layer, or may be an undoped or n-type layer obtained by growing the first layer to an intermediate thickness. When an undoped or other n-type layer is provided in contact with the first layer between the second layer and the second layer, it may be the other layer. Ridge
For example, the upper layer portion of the first layer, the second layer and the third layer are included, and specifically, for example, the upper layer portion of the first layer, the second layer, the third layer and the p-type contact are included. Consists of layers. Alternatively, the ridge is composed of the second layer, the third layer and the p-type contact layer.

【0017】この発明の第2の発明は、n側クラッド層
とp側クラッド層との間に活性層がはさまれた構造およ
び選択成長により形成されたリッジ構造を有する、窒化
物系III−V族化合物半導体を用いた半導体発光素子
において、p側クラッド層が活性層側から順にアンドー
プまたはn型の第1の層とp型不純物がドープされたp
型の第2の層とからなり、リッジと下地層との成長界面
が第1の層または第1の層と第2の層との間に第1の層
と接してアンドープまたはn型の他の層が設けられる場
合には第1の層もしくはこの他の層に含まれることを特
徴とするものである。この発明の第2の発明において
は、その性質に反しない限り、第1の発明に関連して説
明したことが成立する。
A second aspect of the present invention is a nitride-based III-type structure having an active layer sandwiched between an n-side cladding layer and a p-side cladding layer and a ridge structure formed by selective growth. In a semiconductor light emitting device using a group V compound semiconductor, a p-side cladding layer is an undoped or n-type first layer and a p-type impurity-doped p-type impurity layer in order from the active layer side.
A second layer of the mold, the growth interface between the ridge and the underlayer is in contact with the first layer or between the first layer and the second layer and is undoped or n-type other. When the above layer is provided, it is included in the first layer or other layers. In the second invention of the present invention, what has been described in connection with the first invention is established unless it goes against the nature thereof.

【0018】この発明の第3の発明は、n側クラッド層
とp側クラッド層との間に活性層がはさまれた構造およ
び選択成長により形成されたリッジ構造を有する半導体
発光素子において、p側クラッド層が活性層側から順に
アンドープまたはn型の第1の層とp型不純物がドープ
されたp型の第2の層とからなり、リッジと下地層との
成長界面が第1の層または第1の層と第2の層との間に
第1の層と接してアンドープまたはn型の他の層が設け
られる場合には第1の層もしくはこの他の層に含まれる
ことを特徴とするものである。
A third aspect of the present invention is a semiconductor light emitting device having a structure in which an active layer is sandwiched between an n-side clad layer and a p-side clad layer and a ridge structure formed by selective growth. The side cladding layer is composed of an undoped or n-type first layer and a p-type second layer doped with p-type impurities in order from the active layer side, and the growth interface between the ridge and the underlayer is the first layer. Alternatively, when an undoped or other n-type layer is provided between the first layer and the second layer in contact with the first layer, it is included in the first layer or the other layer. It is what

【0019】ここで、この半導体発光素子は、基本的に
はどのような半導体を用いたものであってもよく、窒化
物系III−V族化合物半導体を用いたもののほか、A
lGaAs系半導体、AlGaInP系半導体、InG
aAsP系半導体、GaInNAs系半導体などの各種
のIII−V族化合物半導体や、ZnSe系半導体など
のII−VI族化合物半導体、更にはダイヤモンドなど
を用いたものなどであってもよい。この発明の第3の発
明においては、その性質に反しない限り、第1の発明に
関連して説明したことが成立する。
Here, this semiconductor light emitting device may basically use any semiconductor, and in addition to using a nitride-based III-V group compound semiconductor,
lGaAs type semiconductor, AlGaInP type semiconductor, InG
Various III-V group compound semiconductors such as aAsP-based semiconductors and GaInNAs-based semiconductors, II-VI group compound semiconductors such as ZnSe-based semiconductors, and those using diamond or the like may be used. In the third invention of the present invention, what has been described in relation to the first invention is satisfied unless the property is violated.

【0020】この発明の第4の発明は、n側クラッド層
とp側クラッド層との間に活性層がはさまれた構造およ
び選択成長により形成されたリッジ構造を有し、p側ク
ラッド層が活性層側から順にアンドープまたはn型の第
1の層とp型不純物がドープされたp型の第2の層とか
らなり、かつ、第2の層がこの第2の層よりバンドギャ
ップが大きい第3の層を有する、窒化物系III−V族
化合物半導体を用いた半導体発光素子の製造方法であっ
て、第1の層を成長させた後、第1の層上に所定の開口
部を有する成長マスクを形成する工程と、成長マスクの
開口部における第1の層上にアンドープまたはn型の
層、第2の層および第3の層を成長させる工程とを有す
ることを特徴とするものである。
A fourth aspect of the present invention has a structure in which an active layer is sandwiched between an n-side cladding layer and a p-side cladding layer and a ridge structure formed by selective growth. Comprises an undoped or n-type first layer and a p-type second layer doped with a p-type impurity in this order from the active layer side, and the second layer has a bandgap smaller than that of the second layer. A method for manufacturing a semiconductor light-emitting device using a nitride-based III-V group compound semiconductor having a large third layer, the method comprising: growing a first layer, and then forming a predetermined opening on the first layer. And a step of growing an undoped or n-type layer, a second layer and a third layer on the first layer in the opening of the growth mask. It is a thing.

【0021】この発明の第5の発明は、n側クラッド層
とp側クラッド層との間に活性層がはさまれた構造およ
び選択成長により形成されたリッジ構造を有し、p側ク
ラッド層が活性層側から順にアンドープまたはn型の第
1の層とp型不純物がドープされたp型の第2の層とか
らなり、かつ、第2の層がこの第2の層よりバンドギャ
ップが大きい第3の層を有する、窒化物系III−V族
化合物半導体を用いた半導体発光素子の製造方法であっ
て、第1の層を成長させた後、第1の層上に所定の開口
部を有する成長マスクを形成する工程と、成長マスクの
開口部における第1の層上に第2の層および第3の層を
成長させる工程とを有することを特徴とするものであ
る。
A fifth aspect of the present invention has a structure in which an active layer is sandwiched between an n-side cladding layer and a p-side cladding layer and a ridge structure formed by selective growth. Comprises an undoped or n-type first layer and a p-type second layer doped with a p-type impurity in this order from the active layer side, and the second layer has a bandgap smaller than that of the second layer. A method for manufacturing a semiconductor light-emitting device using a nitride-based III-V group compound semiconductor having a large third layer, the method comprising: growing a first layer, and then forming a predetermined opening on the first layer. And a step of growing a second layer and a third layer on the first layer in the opening of the growth mask.

【0022】この発明の第6の発明は、n側クラッド層
とp側クラッド層との間に活性層がはさまれた構造およ
び選択成長により形成されたリッジ構造を有し、p側ク
ラッド層が活性層側から順にアンドープまたはn型の第
1の層とp型不純物がドープされたp型の第2の層とか
らなる、窒化物系III−V族化合物半導体を用いた半
導体発光素子の製造方法であって、第1の層を成長させ
た後、第1の層上に所定の開口部を有する成長マスクを
形成する工程と、成長マスクの開口部における第1の層
上にアンドープまたはn型の層および第2の層を成長さ
せる工程とを有することを特徴とするものである。
A sixth aspect of the present invention has a structure in which an active layer is sandwiched between an n-side cladding layer and a p-side cladding layer and a ridge structure formed by selective growth. Of a nitride-based III-V group compound semiconductor, which comprises an undoped or n-type first layer and a p-type second layer doped with p-type impurities in order from the active layer side. A method of manufacturing, comprising the steps of forming a growth mask having a predetermined opening on the first layer after growing the first layer, and undoping the growth mask on the first layer in the opening of the growth mask. and a step of growing an n-type layer and a second layer.

【0023】この発明の第7の発明は、n側クラッド層
とp側クラッド層との間に活性層がはさまれた構造およ
び選択成長により形成されたリッジ構造を有し、p側ク
ラッド層が活性層側から順にアンドープまたはn型の第
1の層とp型不純物がドープされたp型の第2の層とか
らなる、窒化物系III−V族化合物半導体を用いた半
導体発光素子の製造方法であって、第1の層を成長させ
た後、第1の層上に所定の開口部を有する成長マスクを
形成する工程と、成長マスクの開口部における第1の層
上に第2の層を成長させる工程とを有することを特徴と
するものである。
A seventh aspect of the present invention has a structure in which an active layer is sandwiched between an n-side cladding layer and a p-side cladding layer and a ridge structure formed by selective growth. Of a nitride-based III-V group compound semiconductor, which comprises an undoped or n-type first layer and a p-type second layer doped with p-type impurities in order from the active layer side. A method of manufacturing, comprising: growing a first layer, then forming a growth mask having a predetermined opening on the first layer; and secondly forming a growth mask on the first layer in the opening of the growth mask. And a step of growing the layer.

【0024】この発明の第8の発明は、n側クラッド層
とp側クラッド層との間に活性層がはさまれた構造およ
び選択成長により形成されたリッジ構造を有し、p側ク
ラッド層が活性層側から順にアンドープまたはn型の第
1の層とp型不純物がドープされたp型の第2の層とか
らなる半導体発光素子の製造方法であって、第1の層を
成長させた後、第1の層上に所定の開口部を有する成長
マスクを形成する工程と、成長マスクの開口部における
第1の層上にアンドープまたはn型の層および第2の層
を成長させる工程とを有することを特徴とするものであ
る。
An eighth aspect of the present invention has a structure in which an active layer is sandwiched between an n-side clad layer and a p-side clad layer and a ridge structure formed by selective growth. Is a method for manufacturing a semiconductor light-emitting device comprising an undoped or n-type first layer and a p-type second layer doped with a p-type impurity in this order from the active layer side. And then forming a growth mask having a predetermined opening on the first layer, and growing an undoped or n-type layer and a second layer on the first layer in the opening of the growth mask. It is characterized by having.

【0025】この発明の第9の発明は、n側クラッド層
とp側クラッド層との間に活性層がはさまれた構造およ
び選択成長により形成されたリッジ構造を有し、p側ク
ラッド層が活性層側から順にアンドープまたはn型の第
1の層とp型不純物がドープされたp型の第2の層とか
らなる半導体発光素子の製造方法であって、第1の層を
成長させた後、第1の層上に所定の開口部を有する成長
マスクを形成する工程と、成長マスクの開口部における
第1の層上に第2の層を成長させる工程とを有すること
を特徴とするものである。
A ninth aspect of the present invention has a structure in which an active layer is sandwiched between an n-side clad layer and a p-side clad layer and a ridge structure formed by selective growth. Is a method for manufacturing a semiconductor light-emitting device comprising an undoped or n-type first layer and a p-type second layer doped with a p-type impurity in this order from the active layer side. And then forming a growth mask having a predetermined opening on the first layer, and growing a second layer on the first layer in the opening of the growth mask. To do.

【0026】この発明の第4〜第9の発明においては、
典型的には、p側クラッド層の第2の層上に更に、p型
コンタクト層が成長される。この発明の第4〜第9の発
明においては、その性質に反しない限り、第1〜第3の
発明に関連して説明したことが成立する。
In the fourth to ninth aspects of the present invention,
Typically, a p-type contact layer is further grown on the second layer of the p-side cladding layer. In the fourth to ninth inventions of the present invention, what has been described in relation to the first to third inventions is established unless the property is violated.

【0027】この発明の第10の発明は、n側クラッド
層とp側クラッド層との間に活性層がはさまれた構造お
よび選択成長により形成されたリッジ構造を有し、p側
クラッド層が活性層側から順にアンドープまたはn型の
第1の層とp型不純物がドープされたp型の第2の層と
からなり、かつ、第2の層がこの第2の層よりバンドギ
ャップが大きい第3の層を有する、窒化物系III−V
族化合物半導体を用いた半導体発光素子の製造方法であ
って、活性層から第3の層までの成長を、実質的に水素
を含まず、窒素を主成分とするキャリアガス雰囲気中で
行うようにしたことを特徴とするものである。
A tenth aspect of the present invention has a structure in which an active layer is sandwiched between an n-side cladding layer and a p-side cladding layer and a ridge structure formed by selective growth. Comprises an undoped or n-type first layer and a p-type second layer doped with a p-type impurity in this order from the active layer side, and the second layer has a bandgap smaller than that of the second layer. Nitride-based III-V with a large third layer
A method for manufacturing a semiconductor light emitting device using a group compound semiconductor, wherein the growth from the active layer to the third layer is carried out in a carrier gas atmosphere containing nitrogen as a main component and substantially not containing hydrogen. It is characterized by having done.

【0028】この発明の第11の発明は、n側クラッド
層とp側クラッド層との間に活性層がはさまれた構造お
よび選択成長により形成されたリッジ構造を有し、p側
クラッド層が活性層側から順にアンドープまたはn型の
第1の層とp型不純物がドープされたp型の第2の層と
からなる、窒化物系III−V族化合物半導体を用いた
半導体発光素子の製造方法であって、活性層からp側ク
ラッド層の第1の層までの成長を、実質的に水素を含ま
ず、窒素を主成分とするキャリアガス雰囲気中で行うよ
うにしたことを特徴とするものである。
An eleventh invention of the present invention has a structure in which an active layer is sandwiched between an n-side cladding layer and a p-side cladding layer and a ridge structure formed by selective growth. Of a nitride-based III-V group compound semiconductor, which comprises an undoped or n-type first layer and a p-type second layer doped with p-type impurities in order from the active layer side. The manufacturing method is characterized in that the growth from the active layer to the first layer of the p-side cladding layer is performed in a carrier gas atmosphere containing substantially no hydrogen and nitrogen as a main component. To do.

【0029】この発明の第12の発明は、n側クラッド
層とp側クラッド層との間に活性層がはさまれた構造お
よび選択成長により形成されたリッジ構造を有する、窒
化物系III−V族化合物半導体を用いた半導体発光素
子において、活性層とこの活性層に最も近い、p型不純
物がドープされたp型の層との間の距離が50nm以上
であることを特徴とするものである。
A twelfth aspect of the present invention is a nitride-based III-type structure having an active layer sandwiched between an n-side cladding layer and a p-side cladding layer and a ridge structure formed by selective growth. In a semiconductor light emitting device using a group V compound semiconductor, a distance between an active layer and a p-type layer doped with a p-type impurity, which is the closest to the active layer, is 50 nm or more. is there.

【0030】この発明の第12の発明においては、活性
層とこの活性層に最も近いp型の層との間の距離は、p
型の層にドープされたp型不純物の拡散による活性層の
劣化をより効果的に防止する観点より、好適には60n
m以上、より好適には100nm以上とする。この活性
層とp型の層との間の距離は、p型不純物の拡散による
活性層の劣化を防止するためには他に支障がない限りで
きるだけ大きくするのが望ましいが、一般的には500
nm以下である。この活性層とp型の層との間の距離
は、典型的には50nm以上500nm以下、より典型
的には100nm以上200nm以下である。活性層に
最も近いp型の層は、例えば、p側クラッド層よりバン
ドギャップが大きいp型の層であり、この発明の第1の
発明における第3の層と同じものである。
In the twelfth aspect of the present invention, the distance between the active layer and the p-type layer closest to the active layer is p
From the viewpoint of more effectively preventing the deterioration of the active layer due to the diffusion of the p-type impurity doped in the p-type layer, 60 n is preferable.
m or more, and more preferably 100 nm or more. The distance between the active layer and the p-type layer is preferably as large as possible in order to prevent deterioration of the active layer due to diffusion of p-type impurities, but it is generally 500.
nm or less. The distance between the active layer and the p-type layer is typically 50 nm or more and 500 nm or less, and more typically 100 nm or more and 200 nm or less. The p-type layer closest to the active layer is, for example, a p-type layer having a bandgap larger than that of the p-side cladding layer, and is the same as the third layer in the first invention of the present invention.

【0031】この発明の第13の発明は、n側クラッド
層とp側クラッド層との間に活性層がはさまれた構造お
よび選択成長により形成されたリッジ構造を有し、活性
層とこの活性層に最も近い、p型不純物がドープされた
p型の層との間の距離が50nm以上であり、活性層に
最も近いp型の層がp側クラッド層よりバンドギャップ
が大きいp型の層である、窒化物系III−V族化合物
半導体を用いた半導体発光素子の製造方法であって、活
性層からp側クラッド層よりバンドギャップが大きいp
型の層までの成長を、実質的に水素を含まず、窒素を主
成分とするキャリアガス雰囲気中で行うようにしたこと
を特徴とするものである。
A thirteenth invention of the present invention has a structure in which an active layer is sandwiched between an n-side cladding layer and a p-side cladding layer and a ridge structure formed by selective growth. The p-type layer closest to the active layer has a distance of 50 nm or more from the p-type impurity-doped p-type layer, and the p-type layer closest to the active layer has a larger band gap than the p-side cladding layer. A method for manufacturing a semiconductor light emitting device using a nitride-based III-V group compound semiconductor, which is a layer, having a band gap larger than that of a p-side clad layer from an active layer.
It is characterized in that the growth up to the mold layer is carried out in a carrier gas atmosphere containing substantially no hydrogen and having nitrogen as a main component.

【0032】この発明の第10〜第13の発明において
は、その性質に反しない限り、第1の発明に関連して説
明したことが成立する。
In the tenth to thirteenth inventions of the present invention, what has been described in relation to the first invention is established unless the property is violated.

【0033】この発明の第12および第13の発明にお
いては、p側クラッド層の全体がp型の層であっても、
第1〜第11の発明と同様にアンドープまたはn型の第
1の層とp型の第2の層とからなるものであってもよ
い。後者の場合は、その性質に反しない限り、この発明
の第1〜第11の発明に関連して述べたことが成立す
る。
In the twelfth and thirteenth aspects of the present invention, even if the entire p-side cladding layer is a p-type layer,
Like the first to eleventh inventions, it may be composed of an undoped or n-type first layer and a p-type second layer. In the latter case, the matters described in connection with the first to eleventh inventions of the present invention are satisfied unless the property is violated.

【0034】この発明の第10、第11および第13の
発明においては、Inを含む層、例えば活性層からのI
nの脱離をより効果的に防止する観点より、最も好適に
は、実質的に水素を含まず、窒素を主成分とするキャリ
アガス雰囲気としてN2 ガス雰囲気を用いる。一方、こ
の実質的に水素を含まず、窒素を主成分とするキャリア
ガス雰囲気を用いて成長を行った後に行われるp型の層
の成長については、そのp型層の抵抗の低減を図る観点
より、好適には、窒素と水素とを主成分とするキャリア
ガス雰囲気を用い、最も好適には、N2 とH2 との混合
ガス雰囲気を用いる。
In the tenth, eleventh and thirteenth inventions of the present invention, I from a layer containing In, for example, an active layer is used.
From the viewpoint of more effectively preventing the elimination of n, most preferably, an N 2 gas atmosphere is used as a carrier gas atmosphere containing substantially no hydrogen and having nitrogen as a main component. On the other hand, regarding the growth of the p-type layer that is performed after the growth is performed using a carrier gas atmosphere containing nitrogen as a main component, which does not substantially contain hydrogen, from the viewpoint of reducing the resistance of the p-type layer. More preferably, a carrier gas atmosphere containing nitrogen and hydrogen as main components is used, and most preferably a mixed gas atmosphere of N 2 and H 2 is used.

【0035】窒化物系III−V族化合物半導体層を成
長させる基板としては、種々のものを用いることがで
き、具体的には、サファイア基板、SiC基板、Si基
板、GaAs基板、GaP基板、InP基板、スピネル
基板、酸化シリコン基板などのほか、厚いGaN層など
の窒化物系III−V族化合物半導体層からなる基板を
用いてもよい。
Various substrates can be used as the substrate for growing the nitride-based III-V group compound semiconductor layer. Specifically, sapphire substrate, SiC substrate, Si substrate, GaAs substrate, GaP substrate, InP. In addition to a substrate, a spinel substrate, a silicon oxide substrate, a substrate made of a nitride-based III-V group compound semiconductor layer such as a thick GaN layer may be used.

【0036】窒化物系III−V族化合物半導体の成長
方法または選択成長方法としては、例えば、有機金属化
学気相成長(MOCVD)、ハイドライド気相エピタキ
シャル成長またはハライド気相エピタキシャル成長(H
VPE)などを用いることができる。窒化物系III−
V族化合物半導体を含む化合物半導体全般の成長方法と
しては、これらに加えて、例えば分子線エピタキシー
(MBE)などを用いることもできる。
As a growth method or a selective growth method for a nitride III-V compound semiconductor, for example, metal organic chemical vapor deposition (MOCVD), hydride vapor phase epitaxial growth or halide vapor phase epitaxial growth (H
VPE) or the like can be used. Nitride III-
In addition to these, for example, molecular beam epitaxy (MBE) or the like can be used as a method for growing all compound semiconductors including group V compound semiconductors.

【0037】上述のように構成されたこの発明の第1〜
第9の発明によれば、p側クラッド層が活性層側から順
にアンドープまたはn型の第1の層とp型不純物がドー
プされたp型の第2の層とからなり、リッジと下地層と
の成長界面が第1の層または第1の層と第2の層との間
に第1の層と接してアンドープまたはn型の他の層が設
けられる場合には第1の層もしくはこの他の層に含まれ
ることにより、すなわちリッジと下地層との成長界面が
n型層に含まれることにより、リッジと下地層との成長
界面がp型層の表面である従来技術のようにリッジを選
択成長により形成する場合にn型不純物により成長界面
が汚染されたり、成長界面にドナーとして働く欠陥が発
生したりすることにより成長界面近傍がn型化してpn
p構造が形成される問題が本質的に存在せず、したがっ
てp側クラッド層全体の直列抵抗の低減を図り、動作電
圧の低減を図ることができる。また、p側クラッド層が
活性層側から順にアンドープまたはn型の第1の層とp
型不純物がドープされたp型の第2の層とからなること
により、光閉じ込め係数Γなどの光学特性の良否を左右
するp側クラッド層の厚さと動作電圧の大小を左右する
p型の第2の層の厚さとを独立に制御することができる
ため、低動作電圧でかつ光学特性が良好な(例えば、F
FPのθ⊥が小さいなど)半導体発光素子を容易に実現
することができる。言い換えれば、半導体発光素子に対
して良好な光場を得て良好な光学特性を得るのに必要な
p側クラッド層の厚さを確保しつつ、動作電圧上昇の原
因となる高比抵抗のp型層の厚さを可能な限り薄くして
動作電圧の低減を図ることができる。また、活性層と第
2の層との間の距離を十分に大きくすることができるた
め、第2の層のp型不純物が活性層に拡散するのを抑制
することができ、活性層の劣化を防止することができ
る。更に、特に、第2の層がこの第2の層よりバンドギ
ャップが大きいp型の第3の層を有する場合には、この
第3の層により、活性層に注入される電子がオーバーフ
ローするのを抑制することができる一方、通常活性層と
組成が大きく異なるこの第3の層と活性層との間の距離
を自由に設計することができ、それによって活性層に生
じる歪を緩和することができるため、活性層の劣化を防
止することができる。
The first to the first aspects of the present invention configured as described above
According to the ninth invention, the p-side cladding layer is composed of the undoped or n-type first layer and the p-type second layer doped with p-type impurities in order from the active layer side, and the ridge and the underlying layer are formed. The first layer or the other of the n-type is provided when the growth interface with the first layer or between the first layer and the second layer is provided in contact with the first layer. Since it is included in another layer, that is, the growth interface between the ridge and the underlayer is included in the n-type layer, the growth interface between the ridge and the underlayer is the surface of the p-type layer. In the case of forming Pd by selective growth, the growth interface is contaminated by n-type impurities, or defects acting as donors are generated at the growth interface, so that the vicinity of the growth interface becomes n-type and pn
There is essentially no problem of forming a p-structure, so that the series resistance of the entire p-side cladding layer can be reduced and the operating voltage can be reduced. In addition, the p-side cladding layer is formed from the active layer side in order from the undoped or n-type first layer and p
And a p-type second layer doped with a p-type impurity, the thickness of the p-side cladding layer that determines the quality of optical characteristics such as the optical confinement coefficient Γ and the p-type second layer that determines the magnitude of the operating voltage. Since the thickness of the second layer can be controlled independently, it has a low operating voltage and good optical characteristics (for example, F
It is possible to easily realize a semiconductor light emitting device (for example, θ ⊥ of FP is small). In other words, while ensuring the thickness of the p-side clad layer necessary to obtain a good optical field for the semiconductor light emitting device and obtain good optical characteristics, it is possible to obtain a high specific resistance p which causes an increase in operating voltage. The operating voltage can be reduced by making the mold layer as thin as possible. Further, since the distance between the active layer and the second layer can be made sufficiently large, diffusion of p-type impurities of the second layer into the active layer can be suppressed, and the deterioration of the active layer. Can be prevented. Furthermore, especially when the second layer has a p-type third layer having a bandgap larger than that of the second layer, the third layer causes electrons injected into the active layer to overflow. On the other hand, the distance between the third layer and the active layer, which have a composition greatly different from that of the active layer, can be freely designed, whereby the strain generated in the active layer can be relaxed. Therefore, deterioration of the active layer can be prevented.

【0038】また、p型の第2の層などのp型層の全部
がリッジ内に収まっていることにより、半導体発光素子
の動作温度が上昇してp型の第2の層などのp型層中の
p型不純物、例えばMgの活性化率が高まり、このp型
層が低抵抗化しても、リッジの外部に漏れ出る電流を大
幅に低減することができる。これは特に、半導体レーザ
の特性温度T0 の向上に資するものである。
Further, since all of the p-type layers such as the p-type second layer are contained in the ridge, the operating temperature of the semiconductor light emitting device rises, and the p-type second layer and other p-type layers. Even if the activation rate of the p-type impurities in the layer, for example, Mg is increased and the resistance of the p-type layer is lowered, the current leaking to the outside of the ridge can be significantly reduced. This particularly contributes to the improvement of the characteristic temperature T 0 of the semiconductor laser.

【0039】また、この発明の第10および第11の発
明によれば、第10の発明においては活性層から第3の
層までの成長を、第11の発明においては活性層からp
側クラッド層の第1の層までの成長を、実質的に水素を
含まず、窒素を主成分とするキャリアガス雰囲気中で行
うようにしているので、Inを含む層、例えば活性層か
らInが脱離するのを効果的に抑えることができ、活性
層の劣化を防止することができる。一方、この後のp型
の層は、窒素と水素とを主成分とするキャリアガス雰囲
気中で成長させることにより、良好な結晶性で成長させ
ることができる。
According to the tenth and eleventh inventions of the present invention, in the tenth invention, growth from the active layer to the third layer is carried out, and in the eleventh invention, growth from the active layer to the p-layer is carried out.
Since the growth of the side cladding layer to the first layer is performed in a carrier gas atmosphere containing substantially no hydrogen and nitrogen as a main component, a layer containing In, for example, an In layer from the active layer Desorption can be effectively suppressed, and deterioration of the active layer can be prevented. On the other hand, the subsequent p-type layer can be grown with good crystallinity by growing it in a carrier gas atmosphere containing nitrogen and hydrogen as main components.

【0040】また、この発明の第12の発明によれば、
活性層とこの活性層に最も近い、p型不純物がドープさ
れたp型の層との間の距離が50nm以上であるので、
このp型の層にドープされたp型不純物の活性層への拡
散を大幅に減少させることができ、活性層の劣化を防止
することができる。
According to the twelfth aspect of the present invention,
Since the distance between the active layer and the p-type layer doped with the p-type impurity closest to the active layer is 50 nm or more,
Diffusion of p-type impurities doped in the p-type layer into the active layer can be greatly reduced, and deterioration of the active layer can be prevented.

【0041】また、この発明の第13の発明によれば、
活性層からp側クラッド層よりバンドギャップが大きい
p型の層までの成長を、実質的に水素を含まず、窒素を
主成分とするキャリアガス雰囲気中で行うようにしてい
るので、Inを含む層、例えば活性層からInが脱離す
るのを抑えることができ、活性層の劣化を防止すること
ができる。この後のp型の層は、窒素と水素とを主成分
とするキャリアガス雰囲気中で成長させることにより、
良好な結晶性で成長させることができる。
According to the thirteenth invention of the present invention,
Since the growth from the active layer to the p-type layer having a bandgap larger than that of the p-side cladding layer is carried out in a carrier gas atmosphere containing nitrogen as a main component and containing substantially no hydrogen, In is contained. Desorption of In from a layer, for example, an active layer can be suppressed and deterioration of the active layer can be prevented. After that, the p-type layer is grown in a carrier gas atmosphere containing nitrogen and hydrogen as main components,
It can be grown with good crystallinity.

【0042】[0042]

【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。図1はこの発明の第1の実施形態によるGaN系半
導体レーザを示す。このGaN系半導体レーザは、選択
成長により形成されたリッジ構造およびSCH構造を有
するものである。図2はこのGaN系半導体レーザのリ
ッジ部近傍の拡大図である。また、図3はこのGaN系
半導体レーザのエネルギーバンド、特にその伝導帯を示
す。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. In all the drawings of the embodiments, the same or corresponding parts are designated by the same reference numerals. FIG. 1 shows a GaN semiconductor laser according to the first embodiment of the present invention. This GaN-based semiconductor laser has a ridge structure and an SCH structure formed by selective growth. FIG. 2 is an enlarged view of the vicinity of the ridge portion of this GaN semiconductor laser. Further, FIG. 3 shows the energy band of this GaN-based semiconductor laser, particularly its conduction band.

【0043】図1に示すように、この第1の実施形態に
よるGaN系半導体レーザにおいては、c面サファイア
基板1の一主面に、横方向結晶成長技術(例えば、Appl
iedPhysics Letters vol.75(1999)pp.196-198) により
GaN系半導体層が積層されている。具体的には、c面
サファイア基板1の一主面に、低温成長によるアンドー
プGaNバッファ層2とその上のアンドープGaN層3
とからなり、〈1−100〉方向に延在するストライプ
が形成され、このストライプのアンドープGaN層3を
種結晶としてn型GaNコンタクト層4が連続層として
成長されている。ここで、このストライプの両側の部分
のc面サファイア基板1の表層部も除去されており、こ
の部分では、n型GaNコンタクト層4はこのc面サフ
ァイア基板1から浮いた構造になっている。そして、こ
のn型GaNコンタクト層4上に、n型AlGaNクラ
ッド層5、n側光導波層としてのアンドープInGaN
光導波層6、例えばアンドープのInx Ga1-x N/I
y Ga1-y N多重量子井戸構造の活性層7、p側光導
波層としてのアンドープInGaN光導波層8およびp
側クラッド層としてのアンドープAlGaNクラッド層
9が順次積層されている。アンドープInGaN光導波
層6、アンドープInGaN光導波層8およびアンドー
プAlGaNクラッド層9はいずれもn- 型である。こ
れらの層には横方向結晶成長の種結晶から上層に伝播し
た転位10と互いに隣接する種結晶からの横方向成長の
会合部11が形成されている。
As shown in FIG. 1, in the GaN semiconductor laser according to the first embodiment, a lateral crystal growth technique (for example, Appl) is formed on one main surface of the c-plane sapphire substrate 1.
According to iedPhysics Letters vol.75 (1999) pp.196-198), GaN-based semiconductor layers are laminated. Specifically, an undoped GaN buffer layer 2 formed by low temperature growth and an undoped GaN layer 3 thereon are formed on one main surface of the c-plane sapphire substrate 1.
A stripe extending in the <1-100> direction is formed, and an n-type GaN contact layer 4 is grown as a continuous layer using the undoped GaN layer 3 of this stripe as a seed crystal. Here, the surface layer portions of the c-plane sapphire substrate 1 on both sides of this stripe are also removed, and in this portion, the n-type GaN contact layer 4 has a structure floating from the c-plane sapphire substrate 1. Then, on the n-type GaN contact layer 4, an n-type AlGaN cladding layer 5 and undoped InGaN as an n-side optical waveguide layer.
Optical waveguide layer 6, for example undoped In x Ga 1-x N / I
n y Ga 1-y N active layer 7 of multiple quantum well structure, undoped InGaN optical waveguide layer 8 as p-side optical waveguide layer, and p
An undoped AlGaN clad layer 9 as a side clad layer is sequentially laminated. The undoped InGaN optical waveguide layer 6, the undoped InGaN optical waveguide layer 8 and the undoped AlGaN cladding layer 9 are all n type. In these layers, dislocations 10 propagated from the seed crystal of lateral crystal growth to the upper layer and the association portion 11 of lateral growth from seed crystals adjacent to each other are formed.

【0044】n型GaNコンタクト層4の上層部からア
ンドープAlGaNクラッド層9までの層は全体として
所定幅のメサ形状を有する。このメサ部のアンドープA
lGaNクラッド層9上には、成長マスクである例えば
SiO2 膜のような絶縁膜12が設けられている。この
絶縁膜12の所定部分には、例えば〈1−100〉方向
に延在するストライプ状の開口13が形成されている。
そして、この開口13の部分において、下地のアンドー
プAlGaNクラッド層9上に、薄いアンドープAlG
aNクラッド層9、アンドープInGaN層14、p型
AlGaN電子ブロック層15、p側クラッド層として
のp型AlGaN/GaN超格子クラッド層16および
p型GaNコンタクト層17が選択成長により順次積層
され、例えば〈1−100〉方向に延在するリッジ18
が形成されている。このリッジ18の幅、言い換えれば
絶縁膜12の開口13の幅は例えば1.6μmである。
このリッジ18、すなわちレーザストライプ部は、横方
向結晶成長の種結晶から上層に伝播した転位10と互い
に隣接する種結晶からの横方向成長の会合部11との間
の低欠陥領域の上方に位置している。アンドープInG
aN層14はn- 型である。p側クラッド層としてp型
AlGaN/GaN超格子クラッド層16を用いている
のは、トンネル効果により正孔が通りやすくするためで
ある。
The layers from the upper layer of the n-type GaN contact layer 4 to the undoped AlGaN cladding layer 9 have a mesa shape with a predetermined width as a whole. Undo A of this mesa
An insulating film 12 such as a SiO 2 film, which is a growth mask, is provided on the lGaN cladding layer 9. A stripe-shaped opening 13 extending in the <1-100> direction, for example, is formed in a predetermined portion of the insulating film 12.
Then, in the opening 13, a thin undoped AlG layer is formed on the underlying undoped AlGaN cladding layer 9.
The aN cladding layer 9, the undoped InGaN layer 14, the p-type AlGaN electron blocking layer 15, the p-type AlGaN / GaN superlattice cladding layer 16 as the p-side cladding layer, and the p-type GaN contact layer 17 are sequentially stacked by selective growth. Ridge 18 extending in the <1-100> direction
Are formed. The width of the ridge 18, in other words, the width of the opening 13 of the insulating film 12 is 1.6 μm, for example.
The ridge 18, that is, the laser stripe portion is located above the low defect region between the dislocations 10 propagated from the seed crystal of the lateral crystal growth to the upper layer and the junctions 11 of the lateral growth of the seed crystals adjacent to each other. is doing. Undoped InG
The aN layer 14 is n type. The p-type AlGaN / GaN superlattice cladding layer 16 is used as the p-side cladding layer in order to facilitate the passage of holes due to the tunnel effect.

【0045】ここで、アンドープGaNバッファ層2は
厚さが例えば30nmである。アンドープGaN層3は
厚さが例えば2μmである。n型GaNコンタクト層4
は厚さが例えば4μmであり、n型不純物として例えば
シリコン(Si)がドープされている。n型AlGaN
クラッド層5は厚さが例えば1.2μmであり、n型不
純物として例えばSiがドープされ、Al組成比は例え
ば0.065である。アンドープInGaN光導波層6
は厚さが例えば30nmであり、In組成比は例えば
0.02である。また、アンドープInx Ga1-x N/
Iny Ga1-y N多重量子井戸構造の活性層7は、障壁
層としてのInx Ga1-x N層と井戸層としてのIny
Ga1-y N層とが交互に積層されたもので、例えば、障
壁層としてのInx Ga1-x N層の厚さが7nmでx=
0.02、井戸層としてのIny Ga1-y N層の厚さが
3.5nmでy=0.08、井戸数が3である。
Here, the undoped GaN buffer layer 2 has a thickness of, for example, 30 nm. The undoped GaN layer 3 has a thickness of 2 μm, for example. n-type GaN contact layer 4
Has a thickness of, for example, 4 μm, and is doped with, for example, silicon (Si) as an n-type impurity. n-type AlGaN
The cladding layer 5 has a thickness of, for example, 1.2 μm, is doped with, for example, Si as an n-type impurity, and has an Al composition ratio of, for example, 0.065. Undoped InGaN optical waveguide layer 6
Has a thickness of, for example, 30 nm, and the In composition ratio is, for example, 0.02. In addition, undoped In x Ga 1-x N /
The active layer 7 of the In y Ga 1-y N multiple quantum well structure is an In x Ga 1-x N layer as a barrier layer and an In y as a well layer.
Ga 1-y N layers are alternately laminated. For example, when the In x Ga 1-x N layer as a barrier layer has a thickness of 7 nm, x =
0.02, the thickness of the In y Ga 1-y N layer as a well layer is 3.5 nm, y = 0.08, and the number of wells is 3.

【0046】アンドープInGaN光導波層8は厚さが
例えば30nmであり、In組成比は例えば0.02で
ある。アンドープAlGaNクラッド層9は厚さが例え
ば100nmであり、Al組成比は例えば0.025で
ある。アンドープInGaN層14は厚さが例えば5n
mであり、In組成比は例えば0.02である。p型A
lGaN電子ブロック層15は厚さが例えば10nmで
あり、Al組成比は例えば0.18である。p型AlG
aN/GaN超格子クラッド層16は、例えば厚さが
2.5nmのアンドープAlGaN層を障壁層とし、例
えば厚さが2.5nmのMgがドープされたGaN層を
井戸層とし、これらを交互に積層した構造を有し、平均
のAl組成比は例えば0.06、全体の厚さは例えば4
00nmである。p型GaNコンタクト層17は厚さが
例えば100nmであり、p型不純物として例えばMg
がドープされている。
The undoped InGaN optical waveguide layer 8 has a thickness of, for example, 30 nm, and the In composition ratio is, for example, 0.02. The undoped AlGaN cladding layer 9 has a thickness of, for example, 100 nm, and the Al composition ratio is, for example, 0.025. The undoped InGaN layer 14 has a thickness of, for example, 5n.
m, and the In composition ratio is, for example, 0.02. p-type A
The lGaN electron block layer 15 has a thickness of, for example, 10 nm, and the Al composition ratio is, for example, 0.18. p-type AlG
The aN / GaN superlattice cladding layer 16 has, for example, an undoped AlGaN layer having a thickness of 2.5 nm as a barrier layer, and a Mg-doped GaN layer having a thickness of 2.5 nm as a well layer, for example. It has a laminated structure, the average Al composition ratio is, for example, 0.06, and the total thickness is, for example, 4
00 nm. The p-type GaN contact layer 17 has a thickness of, for example, 100 nm, and the p-type impurity is, for example, Mg.
Is doped.

【0047】p型GaNコンタクト層17を覆うように
p側電極19が、絶縁膜12上に延在して設けられてい
る。このp側電極19は、Pd膜、Pt膜およびAu膜
を順次積層した構造を有し、Pd膜、Pt膜およびAu
膜の厚さは例えばそれぞれ10nm、100nmおよび
300nmである。更に、メサ部の全体を覆うように例
えば厚さが200nmのSiO2 膜のような絶縁膜20
が設けられている。この絶縁膜20は電気絶縁および表
面保護のためのものである。この絶縁膜20のうちのリ
ッジ18の上の部分には開口21が設けられており、こ
の開口21にp側電極19が露出している。一方、絶縁
膜20のうちのメサ部に隣接する所定部分には開口22
が設けられており、この開口22を通じてn型GaNコ
ンタクト層4にn側電極23が接触している。このn側
電極23は、Ti膜、Pt膜およびAu膜を順次積層し
た構造を有し、Ti膜、Pt膜およびAu膜の厚さは例
えばそれぞれ10nm、50nmおよび100nmであ
る。
A p-side electrode 19 is provided so as to extend over the insulating film 12 so as to cover the p-type GaN contact layer 17. The p-side electrode 19 has a structure in which a Pd film, a Pt film, and an Au film are sequentially stacked, and includes a Pd film, a Pt film, and an Au film.
The film thicknesses are, for example, 10 nm, 100 nm and 300 nm, respectively. Further, an insulating film 20 such as a SiO 2 film having a thickness of 200 nm is formed so as to cover the entire mesa portion.
Is provided. This insulating film 20 is for electrical insulation and surface protection. An opening 21 is provided in a portion of the insulating film 20 above the ridge 18, and the p-side electrode 19 is exposed in the opening 21. On the other hand, an opening 22 is formed in a predetermined portion of the insulating film 20 adjacent to the mesa portion.
The n-side electrode 23 is in contact with the n-type GaN contact layer 4 through the opening 22. The n-side electrode 23 has a structure in which a Ti film, a Pt film, and an Au film are sequentially stacked, and the thicknesses of the Ti film, the Pt film, and the Au film are 10 nm, 50 nm, and 100 nm, respectively.

【0048】次に、この第1の実施形態によるGaN系
半導体レーザの製造方法について説明する。まず、あら
かじめサーマルクリーニングなどにより表面を清浄化し
たc面サファイア基板1上に有機金属化学気相成長(M
OCVD)法により例えば500℃程度の温度でアンド
ープGaNバッファ層2を成長させた後、同じくMOC
VD法により例えば1000℃の成長温度でアンドープ
GaN層3を成長させる。
Next, a method of manufacturing the GaN-based semiconductor laser according to the first embodiment will be described. First, metal-organic chemical vapor deposition (M) is performed on a c-plane sapphire substrate 1 whose surface has been previously cleaned by thermal cleaning or the like.
After growing the undoped GaN buffer layer 2 at a temperature of, for example, about 500 ° C. by the OCVD method, the MOC is also performed.
The undoped GaN layer 3 is grown by the VD method at a growth temperature of 1000 ° C., for example.

【0049】次に、アンドープGaN層3の全面に例え
ばCVD法、真空蒸着法、スパッタリング法などにより
例えば厚さが100nmのSiO2 膜(図示せず)を形
成した後、このSiO2 膜上にリソグラフィーにより所
定形状のレジストパターン(図示せず)を形成し、この
レジストパターンをマスクとして、例えばフッ酸系のエ
ッチング液を用いたウエットエッチング、または、CF
4 やCHF3 などのフッ素を含むエッチングガスを用い
たRIE法によりSiO2 膜をエッチングし、パターニ
ングする。次に、この所定形状のSiO2 膜をマスクと
して例えばRIE法によりc面サファイア基板1の表層
部が除去されるまでエッチングを行う。このRIEのエ
ッチングガスとしては、例えば塩素系ガスを用いる。こ
のエッチングによって、種結晶となるストライプ形状の
アンドープGaN層3が形成される。このストライプ形
状のアンドープGaN層3の延在方向は〈1−100〉
方向である。
Next, a SiO 2 film (not shown) having a thickness of 100 nm, for example, is formed on the entire surface of the undoped GaN layer 3 by, for example, the CVD method, the vacuum deposition method, the sputtering method or the like, and then the SiO 2 film is formed on the SiO 2 film. A resist pattern (not shown) having a predetermined shape is formed by lithography, and using this resist pattern as a mask, for example, wet etching using a hydrofluoric acid-based etching solution, or CF
The SiO 2 film is etched and patterned by the RIE method using an etching gas containing fluorine such as 4 or CHF 3 . Next, using the SiO 2 film having the predetermined shape as a mask, etching is performed by, eg, RIE until the surface layer portion of the c-plane sapphire substrate 1 is removed. As the etching gas for this RIE, for example, chlorine-based gas is used. By this etching, the stripe-shaped undoped GaN layer 3 serving as a seed crystal is formed. The extending direction of the stripe-shaped undoped GaN layer 3 is <1-100>.
Direction.

【0050】次に、エッチングマスクとして用いたSi
2 膜をエッチング除去した後、ストライプ形状のアン
ドープGaN層3を種結晶として上述の横方向結晶成長
技術によりn型GaNコンタクト層4を成長させる。こ
のときの成長温度は例えば1070℃とする。
Next, Si used as an etching mask
After the O 2 film is removed by etching, the n-type GaN contact layer 4 is grown by the above-described lateral crystal growth technique using the stripe-shaped undoped GaN layer 3 as a seed crystal. The growth temperature at this time is, eg, 1070 ° C.

【0051】引き続いて、n型GaNコンタクト層4上
に、MOCVD法により、n型AlGaNクラッド層
5、アンドープInGaN光導波層6、アンドープのG
1-xInx N/Ga1-y Iny N多重量子井戸構造の
活性層7、アンドープInGaN光導波層8およびアン
ドープAlGaNクラッド層9を順次成長させる。
Subsequently, on the n-type GaN contact layer 4, the n-type AlGaN cladding layer 5, the undoped InGaN optical waveguide layer 6 and the undoped G layer are formed by MOCVD.
An active layer 7, an undoped InGaN optical waveguide layer 8, and an undoped AlGaN cladding layer 9 having an a 1-x In x N / Ga 1-y In y N multiple quantum well structure are sequentially grown.

【0052】次に、アンドープAlGaNクラッド層9
の全面に例えばCVD法、真空蒸着法、スパッタリング
法などにより例えば厚さが0.1μmのSiO2 膜のよ
うな絶縁膜12を形成した後、この絶縁膜12上にリソ
グラフィーによりメサ部の形状に対応した所定形状のレ
ジストパターン(図示せず)を形成し、このレジストパ
ターンをマスクとして、例えばフッ酸系のエッチング液
を用いたウエットエッチング、または、CF4 やCHF
3 などのフッ素を含むエッチングガスを用いたRIE法
により絶縁膜12をエッチングし、開口13を形成す
る。次に、この開口13を有する絶縁膜12を成長マス
クとして、例えばMOCVD法により、薄いアンドープ
AlGaNクラッド層9、アンドープInGaN層1
4、p型AlGaN電子ブロック層15、p側クラッド
層としてのp型AlGaN/GaN超格子クラッド層1
6およびp型GaNコンタクト層17を順次選択成長さ
せる。ここで、p型AlGaN/GaN超格子クラッド
層16の選択成長は、絶縁膜12上に横方向成長して断
面形状が台形となった時点で停止するようにする。
Next, the undoped AlGaN cladding layer 9
An insulating film 12 such as a SiO 2 film having a thickness of 0.1 μm is formed on the entire surface of the substrate by, for example, a CVD method, a vacuum vapor deposition method, a sputtering method or the like, and then a mesa shape is formed on the insulating film 12 by lithography. A resist pattern (not shown) having a corresponding predetermined shape is formed, and using this resist pattern as a mask, for example, wet etching using a hydrofluoric acid-based etching solution, or CF 4 or CHF
The insulating film 12 is etched by the RIE method using an etching gas containing fluorine such as 3 to form the opening 13. Next, using the insulating film 12 having the opening 13 as a growth mask, the thin undoped AlGaN cladding layer 9 and the undoped InGaN layer 1 are formed by, for example, the MOCVD method.
4, p-type AlGaN electron blocking layer 15, p-type AlGaN / GaN superlattice cladding layer 1 as p-side cladding layer
6 and p-type GaN contact layer 17 are sequentially grown selectively. Here, the selective growth of the p-type AlGaN / GaN superlattice cladding layer 16 is stopped when the cross-sectional shape becomes trapezoidal by lateral growth on the insulating film 12.

【0053】これらのGaN系半導体層の成長温度は、
例えば、n型AlGaNクラッド層5は900〜100
0℃、アンドープInGaN光導波層6、活性層7、ア
ンドープInGaN光導波層8、アンドープAlGaN
クラッド層9、アンドープInGaN層14およびp型
AlGaN電子ブロック層15は780℃、p型AlG
aN/GaN超格子クラッド層16およびp型GaNコ
ンタクト層17は900〜1000℃とする。
The growth temperature of these GaN-based semiconductor layers is
For example, the n-type AlGaN cladding layer 5 is 900-100.
0 ° C., undoped InGaN optical waveguide layer 6, active layer 7, undoped InGaN optical waveguide layer 8, undoped AlGaN
The clad layer 9, the undoped InGaN layer 14, and the p-type AlGaN electron block layer 15 are 780 ° C. and p-type AlG.
The temperature of the aN / GaN superlattice cladding layer 16 and the p-type GaN contact layer 17 is set to 900 to 1000 ° C.

【0054】これらのGaN系半導体層の成長原料は、
例えば、Gaの原料としてはトリメチルガリウム((C
3 3 Ga、TMG)、Alの原料としてはトリメチ
ルアルミニウム((CH3 3 Al、TMA)、Inの
原料としてはトリメチルインジウム((CH3 3
n、TMI)を、Nの原料としてはNH3 を用いる。ド
ーパントについては、n型ドーパントとしては例えばシ
ラン(SiH4 )を、p型ドーパントとしては例えばビ
ス=メチルシクロペンタジエニルマグネシウム((CH
3 5 4 2 Mg)あるいはビス=シクロペンタジエ
ニルマグネシウム((C5 5 2 Mg)を用いる。
The raw materials for growing these GaN-based semiconductor layers are
For example, as a Ga raw material, trimethylgallium ((C
H 3 ) 3 Ga, TMG), trimethyl aluminum ((CH 3 ) 3 Al, TMA) as a raw material for Al, and trimethyl indium ((CH 3 ) 3 I as a raw material for In.
n, TMI), and NH 3 as a raw material of N. Regarding the dopant, for example, silane (SiH 4 ) is used as the n-type dopant, and bis = methylcyclopentadienyl magnesium ((CH
3 C 5 H 4 ) 2 Mg) or bis = cyclopentadienyl magnesium ((C 5 H 5 ) 2 Mg) is used.

【0055】また、これらのGaN系半導体層の成長時
のキャリアガス雰囲気としては、n型GaNコンタクト
層4およびn型AlGaNクラッド層5はN2 とH2
の混合ガス、アンドープInGaN光導波層6からp型
AlGaN電子ブロック層15まではN2 ガス雰囲気、
p型AlGaN/GaN超格子クラッド層16およびp
型GaNコンタクト層17はN2 とH2 との混合ガスを
用いる。この場合、アンドープInGaN光導波層6か
らp型AlGaN電子ブロック層15までの成長ではキ
ャリアガス雰囲気をN2 雰囲気としており、キャリアガ
ス雰囲気にH2が含まれないので、アンドープInGa
N光導波層6、活性層7、アンドープInGaN光導波
層8およびアンドープInGaN層14からInが脱離
するのを抑えることができ、これらの層の劣化を防止す
ることができる。また、p型AlGaN/GaN超格子
クラッド層16およびp型GaNコンタクト層17の成
長時にはキャリアガス雰囲気をN2 とH2 との混合ガス
雰囲気としているので、これらのp型層を良好な結晶性
で成長させることができる。
As the carrier gas atmosphere during the growth of these GaN-based semiconductor layers, the n-type GaN contact layer 4 and the n-type AlGaN cladding layer 5 are mixed gas of N 2 and H 2 , undoped InGaN optical waveguide layer. 6 to the p-type AlGaN electron block layer 15 in an N 2 gas atmosphere,
p-type AlGaN / GaN superlattice cladding layer 16 and p
The type GaN contact layer 17 uses a mixed gas of N 2 and H 2 . In this case, in the growth from the undoped InGaN optical waveguide layer 6 to the p-type AlGaN electron block layer 15, the carrier gas atmosphere is N 2 atmosphere, and since H 2 is not included in the carrier gas atmosphere, undoped InGa
Desorption of In from the N optical waveguide layer 6, the active layer 7, the undoped InGaN optical waveguide layer 8 and the undoped InGaN layer 14 can be suppressed, and deterioration of these layers can be prevented. Further, since the carrier gas atmosphere is a mixed gas atmosphere of N 2 and H 2 when the p-type AlGaN / GaN superlattice cladding layer 16 and the p-type GaN contact layer 17 are grown, these p-type layers have good crystallinity. Can be grown in.

【0056】次に、上述のようにしてGaN系半導体層
を成長させたc面サファイア基板1をMOCVD装置か
ら取り出す。そして、リッジ18および絶縁膜12の全
面に例えば真空蒸着法によりPd膜、Pt膜およびAu
膜を順次形成してp側電極19を形成する。
Next, the c-plane sapphire substrate 1 on which the GaN-based semiconductor layer has been grown as described above is taken out from the MOCVD apparatus. Then, a Pd film, a Pt film, and an Au film are formed on the entire surfaces of the ridge 18 and the insulating film 12 by, for example, a vacuum evaporation method.
The films are sequentially formed to form the p-side electrode 19.

【0057】次に、p側電極19の全面に例えばCVD
法、真空蒸着法、スパッタリング法などにより例えば厚
さが0.1μmのSiO2 膜(図示せず)を形成した
後、このSiO2 膜上にリソグラフィーによりメサ部の
形状に対応した所定形状のレジストパターン(図示せ
ず)を形成し、このレジストパターンをマスクとして、
例えばフッ酸系のエッチング液を用いたウエットエッチ
ング、または、CF4 やCHF3 などのフッ素を含むエ
ッチングガスを用いたRIE法によりSiO2 膜をエッ
チングし、パターニングする。次に、この所定形状のS
iO2 膜をマスクとして例えばRIE法によりn型Ga
Nコンタクト層4に達するまでエッチングを行う。この
RIEのエッチングガスとしては例えば塩素系ガスを用
いる。このエッチングにより、n型GaNコンタクト層
4の上層部、n型AlGaNクラッド層5、アンドープ
InGaN光導波層6、活性層7、アンドープInGa
N光導波層8、アンドープAlGaNクラッド層9、絶
縁膜12およびp側電極19がメサ形状にパターニング
される。
Next, for example, CVD is performed on the entire surface of the p-side electrode 19.
Method, vacuum deposition method, sputtering method, etc., a SiO 2 film (not shown) having a thickness of 0.1 μm is formed, and then a resist having a predetermined shape corresponding to the shape of the mesa portion is formed on the SiO 2 film by lithography. A pattern (not shown) is formed, and this resist pattern is used as a mask.
For example, the SiO 2 film is etched and patterned by wet etching using a hydrofluoric acid-based etching solution or RIE using an etching gas containing fluorine such as CF 4 or CHF 3 . Next, S of this predetermined shape
Using the iO 2 film as a mask, for example, n-type Ga is formed by the RIE method.
Etching is performed until the N contact layer 4 is reached. For example, chlorine-based gas is used as the etching gas for this RIE. By this etching, the upper layer portion of the n-type GaN contact layer 4, the n-type AlGaN cladding layer 5, the undoped InGaN optical waveguide layer 6, the active layer 7, and the undoped InGa.
The N optical waveguide layer 8, the undoped AlGaN cladding layer 9, the insulating film 12 and the p-side electrode 19 are patterned into a mesa shape.

【0058】次に、エッチングマスクとして用いたSi
2 膜をエッチング除去した後、基板全面に例えばCV
D法、真空蒸着法、スパッタリング法などによりSiO
2 膜のような絶縁膜20を成膜する。
Next, Si used as an etching mask
After removing the O 2 film by etching, a CV
SiO by D method, vacuum deposition method, sputtering method, etc.
An insulating film 20 such as two films is formed.

【0059】次に、リソグラフィーにより、n側電極形
成領域を除いた領域の絶縁膜20の表面を覆うレジスト
パターン(図示せず)を形成する。次に、このレジスト
パターンをマスクとして絶縁膜20をエッチングするこ
とにより、開口22を形成する。
Next, a resist pattern (not shown) is formed by lithography to cover the surface of the insulating film 20 in the region excluding the n-side electrode formation region. Next, the opening 22 is formed by etching the insulating film 20 using this resist pattern as a mask.

【0060】次に、レジストパターンを残したままの状
態で基板全面に例えば真空蒸着法によりTi膜、Pt膜
およびAu膜を順次形成した後、レジストパターンをそ
の上に形成されたTi膜、Pt膜およびAu膜とともに
除去する(リフトオフ)。これによって、絶縁膜20の
開口22を通じてn型GaNコンタクト層4にコンタク
トしたn側電極23が形成される。次に、n側電極23
をオーミック接触させるためのアロイ処理を行う。
Next, a Ti film, a Pt film, and an Au film are sequentially formed on the entire surface of the substrate with the resist pattern left, for example, by a vacuum deposition method, and then the resist pattern is formed on the Ti film, Pt. The film and the Au film are removed together (lift-off). As a result, the n-side electrode 23 contacting the n-type GaN contact layer 4 through the opening 22 of the insulating film 20 is formed. Next, the n-side electrode 23
Alloy treatment for making ohmic contact with.

【0061】次に、リソグラフィーにより、リッジ18
の上部の近傍のp側電極19が露出する開口を有するレ
ジストパターン(図示せず)を形成する。次に、このレ
ジストパターンをマスクとして絶縁膜20をエッチング
することにより開口21を形成し、この開口21の部分
にp側電極19を露出させる。
Next, the ridge 18 is formed by lithography.
A resist pattern (not shown) having an opening for exposing the p-side electrode 19 near the upper part of is formed. Next, the opening 21 is formed by etching the insulating film 20 using this resist pattern as a mask, and the p-side electrode 19 is exposed in the opening 21.

【0062】この後、上述のようにしてレーザ構造が形
成された基板を劈開などによりバー状に加工して両共振
器端面を形成し、更にこれらの共振器端面に端面コーテ
ィングを施した後、このバーを劈開などによりチップ化
する。以上により、目的とするリッジ構造およびSCH
構造を有するGaN系半導体レーザが製造される。
After that, the substrate on which the laser structure is formed as described above is processed into a bar shape by cleaving or the like to form both resonator end faces, and after further applying end face coating to these resonator end faces, This bar is made into chips by cleavage or the like. From the above, the target ridge structure and SCH
A GaN-based semiconductor laser having a structure is manufactured.

【0063】このGaN系半導体レーザにおいて、アン
ドープAlGaNクラッド層9とp型AlGaN/Ga
N超格子クラッド層16とからなるp側クラッド層中の
アンドープAlGaNクラッド層9の厚さtを変化さ
せ、そのときの動作電圧およびエージング劣化率を求め
た結果を表1に示す。また、表1をグラフ化したものを
図4および図5に示す。ここで、動作電圧は25℃で光
出力が30mWのときのものである。エージング劣化率
は、60℃で光出力が30mWのときのものであるが、
エージング開始直後は動作電流IOPの上昇率が高いた
め、10〜100時間でのIOP上昇率を用いた。初期の
動作電流IOPは55mAとした。アンドープAlGaN
クラッド層9の比抵抗は数分の1Ωcm程度、p型Al
GaN/GaN超格子クラッド層16の比抵抗は2Ωc
m程度である。また、共振器長は600μm(0.06
cm)、リッジ18の幅は1.6μm、p側クラッド層
の全体の厚さは500nmとした。
In this GaN semiconductor laser, the undoped AlGaN cladding layer 9 and the p-type AlGaN / Ga are used.
The thickness t of the undoped AlGaN cladding layer 9 in the p-side cladding layer including the N superlattice cladding layer 16 was changed, and the operating voltage and aging deterioration rate at that time were obtained. Further, a graph of Table 1 is shown in FIGS. 4 and 5. Here, the operating voltage is 25 ° C. and the light output is 30 mW. The aging deterioration rate is at 60 ° C. and the light output is 30 mW.
Immediately after the start of aging, the increase rate of the operating current I OP is high, so the I OP increase rate in 10 to 100 hours was used. The initial operating current I OP was set to 55 mA. Undoped AlGaN
The specific resistance of the clad layer 9 is about a fraction of ΩΩ, p-type Al
The resistivity of the GaN / GaN superlattice cladding layer 16 is 2Ωc
It is about m. The resonator length is 600 μm (0.06
cm), the width of the ridge 18 is 1.6 μm, and the total thickness of the p-side cladding layer is 500 nm.

【0064】 表1 −−−−−−−−−−−−−−−−−−−−−−−−−−−−−− t(nm) 動作電圧(V) エージング劣化率 (%) −−−−−−−−−−−−−−−−−−−−−−−−−−−−−− 0 5.13 5.30 20 5.08 3.40 50 4.99 2.00 100 4.85 1.50 150 4.70 1.40 200 4.56 1.00 250 4.42 0.80 300 4.27 0.90 350 4.13 0.80 400 3.99 0.70 −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−[0064]                                   Table 1       −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−           t (nm) Operating voltage (V) Aging deterioration rate                                                   (%)       −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−               0 5.13 5.30             20 5.08 3.40             50 4.99 2.00           100 4.85 1.50           150 4.70 1.40           200 4.56 1.00           250 4.42 0.80           300 4.27 0.90           350 4.13 0.80           400 3.99 0.70       −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−

【0065】いま、30mW(25℃)での動作電圧は
5V以下が望ましく、エージング劣化率は、5000時
間動作で動作電流の上昇率20%以下が実用レベルと考
えると、表1、図4および図5より、これらの条件を満
たすためには、アンドープAlGaNクラッド層9の厚
さを50nm以上にする必要があることが分かる。ま
た、アンドープAlGaNクラッド層9の厚さをより大
きくすることにより、動作電圧およびエージング劣化率
とも減少することが分かる。
Considering that the operating voltage at 30 mW (25 ° C.) is preferably 5 V or less and the aging deterioration rate is a practical level when the operating current increase rate is 20% or less after 5000 hours of operation, Table 1, FIG. From FIG. 5, it is understood that the thickness of the undoped AlGaN cladding layer 9 needs to be 50 nm or more in order to satisfy these conditions. Further, it can be seen that the operating voltage and the aging deterioration rate are reduced by increasing the thickness of the undoped AlGaN cladding layer 9.

【0066】この第1の実施形態によれば、以下のよう
な種々の利点を得ることができる。すなわち、p側クラ
ッド層が活性層7側から順に厚さが例えば105nmの
アンドープAlGaNクラッド層9と厚さが例えば40
0nmのp型AlGaN/GaN超格子クラッド層12
とからなり、絶縁膜12の開口13の部分に選択成長に
より形成されるリッジ18と下地層との成長界面がn-
型のアンドープAlGaNクラッド層9に含まれること
により、リッジと下地層との成長界面がp型層の表面で
ある従来技術のようにリッジを選択成長により形成する
場合にn型不純物により成長界面が汚染されたり、成長
界面にドナーとして働く欠陥が発生したりすることによ
り成長界面近傍がn型化してpnp構造が形成される問
題が本質的に存在しない。このため、p側クラッド層全
体の直列抵抗の低減を図り、動作電圧の低減を図ること
ができる。また、このようにp側クラッド層がアンドー
プAlGaNクラッド層9とp型AlGaN/GaN超
格子クラッド層16とからなるので、その分だけ比抵抗
が高いp型AlGaN/GaN超格子クラッド層16の
厚さを小さくすることができることにより、p側クラッ
ド層の全体をそれらの合計の厚さのp型AlGaN/G
aN超格子クラッド層16で構成した場合に比べて、G
aN系半導体レーザの動作電圧を例えば約0.16Vも
低減することができる。また、p側クラッド層の全体の
厚さは約500nmあり、十分大きいため、p側の光の
閉じ込めを十分行うことができ、良好なFFPを得るこ
とができる。すなわち、良好な光学特性を得るのに必要
なp側クラッド層の厚さを確保しつつ、動作電圧の上昇
の原因となっている高比抵抗のp型AlGaN/GaN
超格子クラッド層16の厚さを約100nmも減少させ
て動作電圧の低減を図ることができる。
According to this first embodiment, the following various advantages can be obtained. That is, the p-side clad layer has an undoped AlGaN clad layer 9 having a thickness of, for example, 105 nm and a thickness of, for example, 40 from the active layer 7 side.
0 nm p-type AlGaN / GaN superlattice cladding layer 12
And the growth interface between the ridge 18 formed by selective growth in the opening 13 of the insulating film 12 and the underlying layer is n −.
When the ridge is formed by selective growth as in the prior art in which the growth interface between the ridge and the underlying layer is the surface of the p-type layer, the growth interface between the ridge and the underlayer is formed by the n-type impurity. There is essentially no problem that the vicinity of the growth interface becomes n-type and a pnp structure is formed due to contamination or generation of defects that act as donors at the growth interface. Therefore, the series resistance of the entire p-side cladding layer can be reduced, and the operating voltage can be reduced. In addition, since the p-side clad layer is composed of the undoped AlGaN clad layer 9 and the p-type AlGaN / GaN superlattice clad layer 16 as described above, the thickness of the p-type AlGaN / GaN superlattice clad layer 16 having a high specific resistance by that amount Since the thickness of the p-side cladding layer can be reduced, the entire p-side clad layer can be made to have a total thickness of p-type AlGaN / G.
Compared to the case where the aN superlattice cladding layer 16 is used, G
The operating voltage of the aN semiconductor laser can be reduced by, for example, about 0.16V. Moreover, since the total thickness of the p-side cladding layer is about 500 nm, which is sufficiently large, the p-side light can be sufficiently confined and a good FFP can be obtained. That is, while maintaining the thickness of the p-side cladding layer necessary to obtain good optical characteristics, p-type AlGaN / GaN having a high specific resistance that causes an increase in operating voltage.
The operating voltage can be reduced by reducing the thickness of the superlattice cladding layer 16 by about 100 nm.

【0067】また、活性層7とMgがドープされたp型
層、すなわちp型AlGaN電子ブロック層15、p型
AlGaN/GaN超格子クラッド層16およびp型G
aNコンタクト層17との間の距離は、アンドープIn
GaN光導波層8、アンドープAlGaNクラッド層9
およびアンドープInGaN層14の合計の厚さ、例え
ば30nm+100nm+5nm=135nmもあるた
め、結晶成長中やエージング中などにおいてp型層中の
Mgが活性層7に拡散するのを効果的に抑制することが
でき、それによってMgの拡散による活性層7の劣化を
防止することができ、GaN系半導体レーザのエージン
グ劣化率を低減することができ、信頼性および歩留まり
の向上を図ることができる。
In addition, the active layer 7 and the p-type layer doped with Mg, that is, the p-type AlGaN electron blocking layer 15, the p-type AlGaN / GaN superlattice cladding layer 16 and the p-type G.
The distance from the aN contact layer 17 is undoped In
GaN optical waveguide layer 8 and undoped AlGaN cladding layer 9
Since the total thickness of the undoped InGaN layer 14 is 30 nm + 100 nm + 5 nm = 135 nm, it is possible to effectively suppress the diffusion of Mg in the p-type layer into the active layer 7 during crystal growth or aging. As a result, the deterioration of the active layer 7 due to the diffusion of Mg can be prevented, the aging deterioration rate of the GaN-based semiconductor laser can be reduced, and the reliability and the yield can be improved.

【0068】また、活性層7とMgがドープされたp型
層との間に格子歪層であるアンドープAlGaNクラッ
ド層9があるため、これによってもp型層中のMgが活
性層7に拡散するのを抑制することができ、活性層7の
劣化をより効果的に防止することができる。
Since the undoped AlGaN clad layer 9 which is a lattice strain layer is provided between the active layer 7 and the Mg-doped p-type layer, Mg in the p-type layer diffuses into the active layer 7 as a result. This can be suppressed, and the deterioration of the active layer 7 can be prevented more effectively.

【0069】また、Mgがドープされたp型層は一般に
n型層に比べて結晶性が悪く、光の吸収が起こりやすい
ため、p型層が活性層7の付近にあると光吸収係数αが
増大するが、上述のように活性層7とp型層とは135
nmも離れているため、活性層7の付近のαを十分に低
く抑えることができる。これによって、GaN系半導体
レーザのしきい値電流密度Jth、したがってしきい値電
流Ithを低減することができるとともに、スロープ効率
の向上を図ることができる。更に、結晶性の悪いMgが
ドープされたp型層が光密度の高い活性層7の付近から
上述のように十分に離れているため、光による活性層7
の付近の結晶の劣化が生じにくく、GaN系半導体レー
ザの寿命および信頼性の向上を図ることができる。
In addition, since the Mg-doped p-type layer generally has poorer crystallinity than the n-type layer and easily absorbs light, if the p-type layer is near the active layer 7, the light absorption coefficient α However, as described above, the active layer 7 and the p-type layer have 135
Since they are also separated by nm, α in the vicinity of the active layer 7 can be suppressed sufficiently low. This makes it possible to reduce the threshold current density J th of the GaN-based semiconductor laser, and thus the threshold current I th, and improve the slope efficiency. Further, since the p-type layer doped with Mg having poor crystallinity is sufficiently distant from the vicinity of the active layer 7 having high light density as described above, the active layer 7 exposed to light is
It is possible to improve the life and reliability of the GaN-based semiconductor laser, since the crystal in the vicinity of is unlikely to deteriorate.

【0070】また、Al組成比が0.18と大きいp型
AlGaN電子ブロック層15とInGaN層からなる
活性層7との間には大きな格子定数差があるが、それら
は上述のように135nmも離れているため、この格子
定数差により活性層7に生じる歪を緩和することがで
き、発光効率の向上を図ることができる。このため、量
子効率の向上により、しきい値電流密度Jth、したがっ
てしきい値電流Ithを低減することができるとともに、
スロープ効率の向上を図ることができる。
Further, although there is a large difference in lattice constant between the p-type AlGaN electron block layer 15 having a large Al composition ratio of 0.18 and the active layer 7 formed of an InGaN layer, they have a large lattice constant of 135 nm as described above. Since they are separated from each other, strain generated in the active layer 7 due to this difference in lattice constant can be relaxed, and the luminous efficiency can be improved. Therefore, the threshold current density J th and hence the threshold current I th can be reduced by improving the quantum efficiency, and
The slope efficiency can be improved.

【0071】また、アンドープAlGaNクラッド層9
とp型AlGaN電子ブロック層11との間に活性層7
と格子定数がほぼ等しいアンドープInGaN層14が
設けられているため、活性層7とp型AlGaN電子ブ
ロック層15およびp型AlGaN/GaN超格子クラ
ッド層16との間に大きな格子定数差があっても、これ
らのp型AlGaN電子ブロック層15およびp型Al
GaN/GaN超格子クラッド層16により活性層7に
生じる歪を緩和することができる。このため、GaN系
半導体レーザのしきい値電流密度Jth、したがってしき
い値電流Ithを低減することができるとともに、スロー
プ効率の向上を図ることができる。
Further, the undoped AlGaN cladding layer 9
And the p-type AlGaN electron blocking layer 11 between the active layer 7 and
And the p-type AlGaN electron blocking layer 15 and the p-type AlGaN / GaN superlattice cladding layer 16 have a large difference in lattice constant. Also, these p-type AlGaN electron blocking layer 15 and p-type Al
The GaN / GaN superlattice cladding layer 16 can alleviate the strain generated in the active layer 7. Therefore, the threshold current density J th of the GaN-based semiconductor laser and thus the threshold current I th can be reduced, and the slope efficiency can be improved.

【0072】また、上述のしきい値電流Ithの低減によ
り、GaN系半導体レーザの雑音特性の向上を図ること
ができる。
Further, by reducing the above-mentioned threshold current I th , it is possible to improve the noise characteristics of the GaN semiconductor laser.

【0073】また、活性層7に注入された電子が活性層
7を通り過ぎてアンドープAlGaNクラッド層9に到
達すると、アンドープInGaN光導波層8とこのアン
ドープAlGaNクラッド層9との間の伝導帯のエネル
ギー差ΔEC (図3)より大きなエネルギーを持つ電子
は、このアンドープAlGaNクラッド層9を飛び越え
る際にΔEC 分だけエネルギーが低下する。一方、ΔE
C より小さいエネルギーしか持っていない電子は、アン
ドープAlGaNクラッド層9を飛び越えることができ
ないため、アンドープInGaN光導波層8に留まるこ
とになる。このように、アンドープAlGaNクラッド
層9を飛び越えようとする電子のエネルギーや数が減少
することにより、GaN系半導体レーザのスロープ効率
の向上を図ることができる。また、GaN系半導体レー
ザの高温、高出力駆動時の電子のオーバーフローを防止
することができ、GaN系半導体レーザの動作電流の低
減、動作電圧の低減および特性温度T0 の向上を図るこ
とができる。
When the electrons injected into the active layer 7 pass through the active layer 7 and reach the undoped AlGaN cladding layer 9, the energy of the conduction band between the undoped InGaN optical waveguide layer 8 and the undoped AlGaN cladding layer 9 is increased. Electrons having an energy larger than the difference ΔE C (FIG. 3) are reduced in energy by ΔE C when jumping over the undoped AlGaN cladding layer 9. On the other hand, ΔE
Electrons having an energy smaller than that of C cannot jump over the undoped AlGaN cladding layer 9, and therefore remain in the undoped InGaN optical waveguide layer 8. In this way, the energy and the number of electrons that jump over the undoped AlGaN cladding layer 9 are reduced, so that the slope efficiency of the GaN-based semiconductor laser can be improved. Further, it is possible to prevent electrons from overflowing when the GaN-based semiconductor laser is driven at high temperature and high output, and it is possible to reduce the operating current, the operating voltage, and the characteristic temperature T 0 of the GaN-based semiconductor laser. .

【0074】また、リッジ18の部分にあるp型層は全
てこのリッジ18の内部に収まっているので、GaN系
半導体レーザの動作温度が上昇してこれらのp型層中の
Mgが活性化しp型層が低抵抗化しても、リッジ18の
両脇に漏れ出る電流を極めて少なく抑えることができ
る。このため、GaN系半導体レーザの特性温度T0
従来のGaN系半導体レーザに比べて著しく高くするこ
とが可能である。具体的には、特性温度T0 を例えば2
30K程度と、従来のGaN系半導体レーザの特性温度
0 に比べて約90Kも高くすることが可能である。こ
の230K程度という特性温度T0 は、他の材料系の半
導体レーザと比較しても、これまで到底得られなかった
著しく高い値である。更に、光出力−電流特性の傾き、
すなわちスロープ効率についても、このGaN系半導体
レーザは、従来のGaN系半導体レーザに比べてかなり
大きくすることが可能である。
Further, since all the p-type layers in the ridge 18 are contained inside the ridge 18, the operating temperature of the GaN semiconductor laser rises and Mg in these p-type layers is activated and p Even if the resistance of the mold layer is reduced, the current leaking to both sides of the ridge 18 can be suppressed to an extremely small value. Therefore, the characteristic temperature T 0 of the GaN-based semiconductor laser can be made significantly higher than that of the conventional GaN-based semiconductor laser. Specifically, the characteristic temperature T 0 is set to, for example, 2
It can be increased to about 30K, which is about 90K higher than the characteristic temperature T 0 of the conventional GaN-based semiconductor laser. The characteristic temperature T 0 of about 230K is a remarkably high value that has never been obtained even when compared with semiconductor lasers of other material systems. Furthermore, the slope of the optical output-current characteristic,
That is, the slope efficiency of this GaN-based semiconductor laser can be made considerably larger than that of the conventional GaN-based semiconductor laser.

【0075】また、リッジ18の両脇の部分における活
性層7とアンドープAlGaNクラッド層9の表面(絶
縁膜12とアンドープAlGaNクラッド層9との界
面)との間の距離はGaN系半導体レーザの光学特性、
特にリッジ18の部分における横方向屈折率差Δnに影
響を及ぼし、ひいてはGaN系半導体レーザの製造歩留
まりを左右するが、この距離は結晶成長により精度良く
制御することができるため、製造上のばらつきが少な
く、したがってGaN系半導体レーザの製造歩留まりの
向上を図ることができる。
Further, the distance between the active layer 7 and the surface of the undoped AlGaN cladding layer 9 (interface between the insulating film 12 and the undoped AlGaN cladding layer 9) on both sides of the ridge 18 is equal to the optical distance of the GaN semiconductor laser. Characteristic,
In particular, it affects the lateral refractive index difference Δn in the ridge portion 18 and influences the manufacturing yield of the GaN-based semiconductor laser, but since this distance can be controlled accurately by crystal growth, there are variations in manufacturing. Therefore, the manufacturing yield of GaN-based semiconductor lasers can be improved.

【0076】更に、リッジ幅は絶縁膜12の開口13の
幅により決定されるところ、この開口13の幅の制御は
絶縁膜12のウエットエッチングなどにより精度良くし
かも容易に行うことができることから、RIEなどのド
ライエッチングによりリッジを形成する場合に比べて生
産性が高く、GaN系半導体レーザの製造コストの低減
を図ることができる。
Further, the ridge width is determined by the width of the opening 13 of the insulating film 12. Since the width of the opening 13 can be controlled accurately and easily by wet etching of the insulating film 12, RIE is performed. The productivity is higher than in the case where the ridge is formed by dry etching such as, and the manufacturing cost of the GaN-based semiconductor laser can be reduced.

【0077】また、p型AlGaN電子ブロック層15
における正孔の活性化エネルギーは高いため、常温では
大部分の正孔は不活性である。しかしながら、高温にな
るほど正孔が活性化してp型AlGaN電子ブロック層
15の電子ブロッキング効果は高まる。ところが、従来
のGaN系半導体レーザにおいては、リッジの両脇への
電流漏れ量が多いため、上記効果は見えにくかったもの
と推測することができる。これに対し、このGaN系半
導体レーザによれば、上述のようにリッジ18の両脇へ
の電流漏れ量が極めて少ないことにより、p型AlGa
N電子ブロック層15の電子ブロッキング効果は高く、
高温、高出力駆動時においても電子のオーバーフローを
効果的に防止することができる。
In addition, the p-type AlGaN electron block layer 15
Since the activation energy of holes is high, most of the holes are inactive at room temperature. However, as the temperature increases, holes are activated and the electron blocking effect of the p-type AlGaN electron block layer 15 increases. However, in the conventional GaN-based semiconductor laser, since the amount of current leakage to both sides of the ridge is large, it can be inferred that the above effect was hard to see. On the other hand, according to this GaN-based semiconductor laser, the amount of current leakage to both sides of the ridge 18 is extremely small as described above, which results in p-type AlGa.
The electron blocking effect of the N electron blocking layer 15 is high,
Electron overflow can be effectively prevented even at high temperature and high output driving.

【0078】また、上述のように高温駆動時の漏れ電
流、すなわち無効電流が低減されることにより、しきい
値電流Ithの低減を図ることができ、特性温度T0 の向
上を図ることができるとともに、高温でも低雑音のGa
N系半導体レーザを実現することができる。
As described above, the leakage current during high temperature driving, that is, the reactive current is reduced, so that the threshold current I th can be reduced and the characteristic temperature T 0 can be improved. Ga that can be done and has low noise even at high temperature
It is possible to realize an N-based semiconductor laser.

【0079】また、上述のように特性温度T0 の著しい
向上により、いわゆるドループ特性を改善することがで
きる。このドループ特性は、レーザビームプリンタなど
の光源にGaN系半導体レーザを適用する上で重要なパ
ラメータである。また、同一基板上に複数のGaN系半
導体レーザを互いに隣接して集積化する場合において
も、GaN系半導体レーザの特性温度T0 が著しく高い
ことにより、これらのGaN系半導体レーザ間の熱的ク
ロストークを低く抑えることができるため、マルチビー
ムレーザなどへの応用にも適している。
Further, as described above, the so-called droop characteristic can be improved by remarkably improving the characteristic temperature T 0 . This droop characteristic is an important parameter when applying a GaN-based semiconductor laser to a light source such as a laser beam printer. In addition, even when a plurality of GaN-based semiconductor lasers are integrated adjacent to each other on the same substrate, the characteristic temperature T 0 of the GaN-based semiconductor lasers is remarkably high, which results in thermal crossing between these GaN-based semiconductor lasers. Since the talk can be kept low, it is also suitable for applications such as multi-beam lasers.

【0080】また、p側クラッド層の一部をアンドープ
AlGaNクラッド層9により構成しているため、活性
層7よりp側の部分に存在するp型層は全体として少な
く、したがって活性層7からオーバーフローした電子が
p型層において再結合中心にトラップされて非発光再結
合する確率が小さい。高温になるほど、p型層で電子が
トラップされる確率が高まると仮定すると、このGaN
系半導体レーザの構造は無効電流低減に効果的と考えら
れる。
Since a part of the p-side clad layer is composed of the undoped AlGaN clad layer 9, the p-type layer existing in the part on the p-side of the active layer 7 is small as a whole, so that the active layer 7 overflows. The probability that the generated electrons are trapped by recombination centers in the p-type layer and non-radiative recombination is small. Assuming that the higher the temperature, the higher the probability that electrons will be trapped in the p-type layer.
The structure of the semiconductor laser is considered to be effective in reducing the reactive current.

【0081】また、上述のスロープ効率の向上と温度特
性の向上とによって、Mgがドープされた結晶性の悪い
p型層に電子がオーバーフローにより注入されて結晶を
破壊することが少なくなるため、GaN系半導体レーザ
の信頼性および寿命の向上を図ることができる。
Further, due to the improvement of the slope efficiency and the improvement of the temperature characteristic described above, electrons are less likely to be injected into the Mg-doped p-type layer having poor crystallinity due to overflow to break the crystal. The reliability and the life of the semiconductor laser can be improved.

【0082】更に、アンドープInGaN光導波層6か
らp型AlGaN電子ブロック層11までの成長ではキ
ャリアガス雰囲気をN2 雰囲気としており、キャリアガ
ス雰囲気にH2 が含まれないので、特に活性層7からI
nが脱離するのを抑えることができ、その劣化を防止す
ることができ、GaN系半導体レーザの信頼性および寿
命の向上を図ることができる。
Further, in the growth from the undoped InGaN optical waveguide layer 6 to the p-type AlGaN electron block layer 11, the carrier gas atmosphere is N 2 atmosphere, and since H 2 is not contained in the carrier gas atmosphere, especially from the active layer 7. I
Desorption of n can be suppressed, its deterioration can be prevented, and the reliability and life of the GaN-based semiconductor laser can be improved.

【0083】以上により、動作電圧およびしきい値電流
が低く、温度特性が良好で長寿命かつ高信頼性のGaN
系半導体レーザを実現することができる。この第1の実
施形態によるGaN系半導体レーザは、高温、高出力駆
動時の動作電流および動作電圧の低減を図ることがで
き、長寿命でもあることから、特に光ディスクに対する
書き込み用高出力半導体レーザとして用いて好適なもの
である。
As described above, GaN having a low operating voltage and a low threshold current, good temperature characteristics, long life and high reliability.
System semiconductor laser can be realized. The GaN-based semiconductor laser according to the first embodiment can reduce the operating current and the operating voltage at the time of driving at high temperature and high output, and has a long life, so that it is particularly used as a high-output semiconductor laser for writing on an optical disc. It is suitable for use.

【0084】次に、この発明の第2の実施形態によるG
aN系半導体レーザについて説明する。図6はこのGa
N系半導体レーザのエネルギーバンド図を示す。図6に
示すように、この第2の実施形態によるGaN系半導体
レーザにおいては、第1の実施形態によるGaN系半導
体レーザにおけるアンドープAlGaNクラッド層9の
代わりに、アンドープAlGaN/GaN超格子クラッ
ド層24が設けられている。ここで、このアンドープA
lGaN/GaN超格子クラッド層24は、例えば厚さ
が2.5nmのアンドープAlGaN層を障壁層とし、
例えば厚さが2.5nmのGaN層を井戸層とし、これ
らを交互に積層した構造を有し、平均のAl組成比は例
えば0.025〜0.10、全体の厚さは例えば100
〜500nmである。その他の構成は、第1の実施形態
によるGaN系半導体レーザと同様であるので、説明を
省略する。このGaN系半導体レーザの製造方法は、第
1の実施形態によるGaN系半導体レーザの製造方法と
同様であるので、説明を省略する。
Next, G according to the second embodiment of the present invention
The aN semiconductor laser will be described. Figure 6 shows this Ga
The energy band figure of a N type semiconductor laser is shown. As shown in FIG. 6, in the GaN-based semiconductor laser according to the second embodiment, the undoped AlGaN / GaN superlattice cladding layer 24 is used instead of the undoped AlGaN cladding layer 9 in the GaN-based semiconductor laser according to the first embodiment. Is provided. Where this undoped A
The lGaN / GaN superlattice cladding layer 24 uses, for example, an undoped AlGaN layer having a thickness of 2.5 nm as a barrier layer,
For example, it has a structure in which a GaN layer having a thickness of 2.5 nm is used as a well layer and these are alternately laminated, the average Al composition ratio is 0.025 to 0.10, and the total thickness is 100, for example.
~ 500 nm. The other configurations are similar to those of the GaN-based semiconductor laser according to the first embodiment, and thus the description thereof will be omitted. The method for manufacturing the GaN-based semiconductor laser is the same as the method for manufacturing the GaN-based semiconductor laser according to the first embodiment, and therefore description thereof will be omitted.

【0085】この第2の実施形態によれば、p側クラッ
ド層のうちのアンドープ層がアンドープAlGaN/G
aN超格子クラッド層24により構成されているので、
p側電極19側から注入されてこのアンドープAlGa
N/GaN超格子クラッド層24に到達した正孔はこの
アンドープAlGaN/GaN超格子クラッド層24を
トンネル効果により容易に通り抜けて活性層7に注入さ
れるので、活性層7への正孔の注入が容易となり、Ga
N系半導体レーザの動作電圧のより一層の低減を図るこ
とができる。また、アンドープAlGaN/GaN超格
子クラッド層24に存在するヘテロ界面により、p型層
中のMgが活性層7に拡散するのをより効果的に防止す
ることができ、活性層7の劣化をより効果的に防止する
ことができる。その他の利点は第1の実施形態と同様で
ある。
According to the second embodiment, the undoped layer in the p-side cladding layer is undoped AlGaN / G.
Since it is composed of the aN superlattice cladding layer 24,
This undoped AlGa is injected from the p-side electrode 19 side.
The holes that have reached the N / GaN superlattice clad layer 24 easily pass through the undoped AlGaN / GaN superlattice clad layer 24 by the tunnel effect and are injected into the active layer 7, so that the holes are injected into the active layer 7. Becomes easier and Ga
The operating voltage of the N-based semiconductor laser can be further reduced. Further, the hetero interface existing in the undoped AlGaN / GaN superlattice clad layer 24 can more effectively prevent the Mg in the p-type layer from diffusing into the active layer 7, and further prevent the deterioration of the active layer 7. It can be effectively prevented. Other advantages are similar to those of the first embodiment.

【0086】次に、この発明の第3の実施形態によるG
aN系半導体レーザについて説明する。この第3の実施
形態によるGaN系半導体レーザは、基本的には第1の
実施形態によるGaN系半導体レーザと同様な構造を有
するが、アンドープInGaN光導波層8およびp型A
lGaN/GaN超格子クラッド層16の厚さが第1の
実施形態によるGaN系半導体レーザと異なる。具体的
には、第1の実施形態によるGaN系半導体レーザにお
いては、アンドープInGaN光導波層8の厚さは例え
ば30nm、p型AlGaN/GaN超格子クラッド層
16の厚さは例えば400nmであるのに対し、この第
3の実施形態によるGaN系半導体レーザにおいては、
アンドープInGaN光導波層8の厚さは例えば24.
5nm、p型AlGaN/GaN超格子クラッド層16
の厚さは例えば500nmである。その他の構成は、第
1の実施形態によるGaN系半導体レーザと同様であ
る。また、このGaN系半導体レーザの製造方法は、第
1の実施形態によるGaN系半導体レーザの製造方法と
同様であるので、説明を省略する。
Next, G according to the third embodiment of the present invention
The aN semiconductor laser will be described. The GaN-based semiconductor laser according to the third embodiment has a structure basically similar to that of the GaN-based semiconductor laser according to the first embodiment, except that an undoped InGaN optical waveguide layer 8 and a p-type A laser are provided.
The thickness of the lGaN / GaN superlattice cladding layer 16 is different from that of the GaN-based semiconductor laser according to the first embodiment. Specifically, in the GaN-based semiconductor laser according to the first embodiment, the undoped InGaN optical waveguide layer 8 has a thickness of, for example, 30 nm, and the p-type AlGaN / GaN superlattice cladding layer 16 has a thickness of, for example, 400 nm. On the other hand, in the GaN semiconductor laser according to the third embodiment,
The thickness of the undoped InGaN optical waveguide layer 8 is, for example, 24.
5 nm, p-type AlGaN / GaN superlattice cladding layer 16
Has a thickness of 500 nm, for example. Other configurations are similar to those of the GaN-based semiconductor laser according to the first embodiment. The method of manufacturing the GaN-based semiconductor laser is the same as the method of manufacturing the GaN-based semiconductor laser according to the first embodiment, and thus the description thereof will be omitted.

【0087】この第3の実施形態によれば、第1の実施
形態と同様な利点を得ることができる。
According to the third embodiment, the same advantages as those of the first embodiment can be obtained.

【0088】次に、この発明の第4の実施形態によるG
aN系半導体レーザについて説明する。図7はこのGa
N系半導体レーザのエネルギーバンド、特にその伝導帯
を示す。図7に示すように、この第4の実施形態による
GaN系半導体レーザにおいては、p型AlGaN/G
aN超格子クラッド層16中にp型AlGaN電子ブロ
ック層15が設けられている。すなわち、第1の実施形
態によるGaN系半導体レーザにおいては、p型AlG
aN電子ブロック層15はアンドープInGaN層14
とp型AlGaN/GaN超格子クラッド層16との界
面に設けられているのに対し、この第4の実施形態によ
るGaN系半導体レーザにおいては、p型AlGaN電
子ブロック層15はp型AlGaN/GaN超格子クラ
ッド層16中にアンドープInGaN層14から離れて
設けられている。ここで、アンドープAlGaNクラッ
ド層9とp型AlGaN電子ブロック層15との間に存
在するp型AlGaN/GaN超格子クラッド層16の
厚さは例えば10〜50nm程度である。その他の構成
は、第1の実施形態によるGaN系半導体レーザと同様
である。また、このGaN系半導体レーザの製造方法
は、第1の実施形態によるGaN系半導体レーザの製造
方法と同様であるので、説明を省略する。この第4の実
施形態によれば、第1の実施形態と同様な利点を得るこ
とができる。
Next, G according to the fourth embodiment of the present invention.
The aN semiconductor laser will be described. Figure 7 shows this Ga
The energy band of an N-based semiconductor laser, particularly its conduction band, is shown. As shown in FIG. 7, in the GaN-based semiconductor laser according to the fourth embodiment, p-type AlGaN / G is used.
The p-type AlGaN electron block layer 15 is provided in the aN superlattice cladding layer 16. That is, in the GaN-based semiconductor laser according to the first embodiment, p-type AlG
The aN electron block layer 15 is the undoped InGaN layer 14.
The p-type AlGaN electron blocking layer 15 is provided at the interface between the p-type AlGaN / GaN superlattice clad layer 16 and the p-type AlGaN / GaN superlattice clad layer 16 in the fourth embodiment. It is provided apart from the undoped InGaN layer 14 in the superlattice cladding layer 16. Here, the p-type AlGaN / GaN superlattice cladding layer 16 existing between the undoped AlGaN cladding layer 9 and the p-type AlGaN electron blocking layer 15 has a thickness of, for example, about 10 to 50 nm. Other configurations are similar to those of the GaN-based semiconductor laser according to the first embodiment. The method of manufacturing the GaN-based semiconductor laser is the same as the method of manufacturing the GaN-based semiconductor laser according to the first embodiment, and thus the description thereof will be omitted. According to the fourth embodiment, the same advantages as those of the first embodiment can be obtained.

【0089】次に、この発明の第5の実施形態によるG
aN系半導体レーザを示す。このGaN系半導体レーザ
は、選択成長により形成されたリッジ構造およびSCH
構造を有するが、基板としてn型GaN基板を用いてい
ることが第1〜第4の実施形態と異なる。図8にこのG
aN系半導体レーザを示す。
Next, G according to the fifth embodiment of the present invention
1 shows an aN semiconductor laser. This GaN-based semiconductor laser has a ridge structure and SCH formed by selective growth.
Although it has a structure, it differs from the first to fourth embodiments in that an n-type GaN substrate is used as the substrate. This G in Figure 8
1 shows an aN semiconductor laser.

【0090】図8に示すように、この第5の実施形態に
よるGaN系半導体レーザにおいては、例えばc面方位
のn型GaN基板25上に、n型不純物として例えばS
iがドープされたn型GaN層26がバッファ層(低温
成長によるバッファ層とは異なる)として設けられ、そ
の上に、n型AlGaNクラッド層5、n側光導波層と
してのアンドープInGaN光導波層6、例えばアンド
ープのInx Ga1-xN/Iny Ga1-y N多重量子井
戸構造の活性層7、p側光導波層としてのアンドープI
nGaN光導波層8およびp側クラッド層としてのアン
ドープAlGaNクラッド層9が順次積層されている。
As shown in FIG. 8, in the GaN-based semiconductor laser according to the fifth embodiment, for example, S as an n-type impurity is formed on the n-type GaN substrate 25 having a c-plane orientation.
An i-doped n-type GaN layer 26 is provided as a buffer layer (different from the buffer layer formed by low-temperature growth), on which an n-type AlGaN cladding layer 5 and an undoped InGaN optical waveguide layer as an n-side optical waveguide layer are provided. 6, for example, an undoped In x Ga 1-x N / In y Ga 1-y N multiple quantum well structure active layer 7, and undoped I as a p-side optical waveguide layer
An nGaN optical waveguide layer 8 and an undoped AlGaN cladding layer 9 as a p-side cladding layer are sequentially laminated.

【0091】アンドープAlGaNクラッド層9上に
は、成長マスクである例えばSiO2膜のような絶縁膜
12が設けられている。この絶縁膜12の所定部分に
は、例えば〈1−100〉方向に延在するストライプ状
の開口13が形成されている。そして、この開口13の
部分において、下地のアンドープAlGaNクラッド層
9上に、薄いアンドープAlGaNクラッド層9、アン
ドープInGaN層14、p型AlGaN電子ブロック
層15、p側クラッド層としてのp型AlGaN/Ga
N超格子クラッド層16およびp型GaNコンタクト層
17が選択成長により順次積層され、例えば〈1−10
0〉方向に延在するリッジ18が形成されている。
On the undoped AlGaN cladding layer 9, an insulating film 12 such as a SiO 2 film, which is a growth mask, is provided. A stripe-shaped opening 13 extending in the <1-100> direction, for example, is formed in a predetermined portion of the insulating film 12. Then, in the opening 13, on the underlying undoped AlGaN cladding layer 9, a thin undoped AlGaN cladding layer 9, an undoped InGaN layer 14, a p-type AlGaN electron block layer 15, and a p-type AlGaN / Ga as a p-side cladding layer.
The N superlattice cladding layer 16 and the p-type GaN contact layer 17 are sequentially stacked by selective growth, and for example, <1-10
A ridge 18 extending in the 0> direction is formed.

【0092】p型GaNコンタクト層17を覆うように
p側電極19が、絶縁膜12上に延在して設けられてい
る。一方、n型GaN基板25の裏面にn側電極23が
接触している。上記以外のことは第1の実施形態と同様
であるので、説明を省略する。
A p-side electrode 19 is provided to extend over the insulating film 12 so as to cover the p-type GaN contact layer 17. On the other hand, the n-side electrode 23 is in contact with the back surface of the n-type GaN substrate 25. Except for the above, the description is omitted because it is the same as the first embodiment.

【0093】次に、この第5の実施形態によるGaN系
半導体レーザの製造方法について説明する。まず、あら
かじめサーマルクリーニングなどにより表面を清浄化し
たn型GaN基板25上にMOCVD法によりn型Al
GaNクラッド層5、アンドープInGaN光導波層
6、アンドープのGa1-x Inx N/Ga1-y Iny
多重量子井戸構造の活性層7、アンドープInGaN光
導波層8およびアンドープAlGaNクラッド層9を順
次成長させる。
Next, a method of manufacturing the GaN semiconductor laser according to the fifth embodiment will be described. First, n-type Al is formed by MOCVD on the n-type GaN substrate 25 whose surface is previously cleaned by thermal cleaning or the like.
GaN cladding layer 5, undoped InGaN optical waveguide layer 6, undoped Ga 1-x In x N / Ga 1-y In y N
An active layer 7, an undoped InGaN optical waveguide layer 8 and an undoped AlGaN cladding layer 9 having a multiple quantum well structure are sequentially grown.

【0094】次に、アンドープAlGaNクラッド層9
の全面に絶縁膜12を形成した後、エッチングによりこ
の絶縁膜12に開口13を形成する。次に、この開口1
3を有する絶縁膜12を成長マスクとして、例えばMO
CVD法により、薄いアンドープAlGaNクラッド層
9、アンドープInGaN層14、p型AlGaN電子
ブロック層15、p側クラッド層としてのp型AlGa
N/GaN超格子クラッド層16およびp型GaNコン
タクト層17を順次選択成長させる。
Next, the undoped AlGaN cladding layer 9
After the insulating film 12 is formed on the entire surface of, the opening 13 is formed in the insulating film 12 by etching. Next, this opening 1
3 is used as a growth mask, for example, MO
The thin undoped AlGaN cladding layer 9, the undoped InGaN layer 14, the p-type AlGaN electron blocking layer 15, and the p-type AlGa as the p-side cladding layer are formed by the CVD method.
The N / GaN superlattice cladding layer 16 and the p-type GaN contact layer 17 are sequentially grown selectively.

【0095】次に、上述のようにしてGaN系半導体層
を成長させたc面サファイア基板1をMOCVD装置か
ら取り出す。そして、リッジ18および絶縁膜12の全
面にp側電極19を形成する。次に、n型GaN基板2
5の裏面にn側電極23を形成する。
Next, the c-plane sapphire substrate 1 on which the GaN-based semiconductor layer has been grown as described above is taken out from the MOCVD apparatus. Then, the p-side electrode 19 is formed on the entire surfaces of the ridge 18 and the insulating film 12. Next, the n-type GaN substrate 2
An n-side electrode 23 is formed on the back surface of No. 5.

【0096】この後、上述のようにしてレーザ構造が形
成された基板を劈開などによりバー状に加工して両共振
器端面を形成し、更にこれらの共振器端面に端面コーテ
ィングを施した後、このバーを劈開などによりチップ化
する。以上により、目的とするリッジ構造およびSCH
構造を有するGaN系半導体レーザが製造される。この
GaN系半導体レーザの製造方法の上記以外のことは第
1の実施形態と同様である。
After that, the substrate on which the laser structure is formed as described above is processed into a bar shape by cleaving or the like to form both resonator end faces, and after further applying end face coating to these resonator end faces, This bar is made into chips by cleavage or the like. From the above, the target ridge structure and SCH
A GaN-based semiconductor laser having a structure is manufactured. Other than the above, the method of manufacturing the GaN-based semiconductor laser is the same as that of the first embodiment.

【0097】この第5の実施形態によれば、第1の実施
形態と同様な利点を得ることができるほか、例えばGa
As系半導体レーザと同様に、p側電極19およびn側
電極23がそれぞれ基板の表面および裏面に形成された
構造とすることができることにより、GaAs系半導体
レーザの組み立てに用いるボンディング装置などを使用
することができ、特殊なボンディング装置などの組み立
て装置を導入する必要がなく、その分だけGaN系半導
体レーザの製造コストの低減を図ることができるという
利点を得ることができる。更に、チップサイズを小さく
することができため、それによってもGaN系半導体レ
ーザの製造コストの低減を図ることができる。
According to the fifth embodiment, the same advantages as those of the first embodiment can be obtained, and, for example, Ga
Similar to the As semiconductor laser, the p-side electrode 19 and the n-side electrode 23 can be formed on the front surface and the back surface of the substrate, respectively, so that a bonding apparatus used for assembling a GaAs semiconductor laser is used. Therefore, it is not necessary to introduce an assembling device such as a special bonding device, and the manufacturing cost of the GaN-based semiconductor laser can be reduced accordingly. Furthermore, since the chip size can be reduced, the manufacturing cost of the GaN-based semiconductor laser can also be reduced accordingly.

【0098】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
The embodiments of the present invention have been specifically described above, but the present invention is not limited to the above-mentioned embodiments, and various modifications can be made based on the technical idea of the present invention.

【0099】例えば、上述の第1〜第5の実施形態にお
いて挙げた数値、構造、形状、基板、原料、プロセスな
どはあくまでも例に過ぎず、必要に応じて、これらと異
なる数値、構造、形状、基板、原料、プロセスなどを用
いてもよい。
For example, the numerical values, structures, shapes, substrates, raw materials, processes, etc. mentioned in the above-mentioned first to fifth embodiments are merely examples, and if necessary, different numerical values, structures, shapes. , Substrates, raw materials, processes, etc. may be used.

【0100】具体的には、例えば、上述の第1〜第5の
実施形態においては、レーザ構造を形成するn型層を基
板上に最初に積層し、その上にp型層を積層している
が、これと積層順序を逆にし、基板上に最初にp型層を
積層し、その上にn型層を積層した構造としてもよい。
Specifically, for example, in the above-described first to fifth embodiments, the n-type layer forming the laser structure is first laminated on the substrate, and the p-type layer is laminated thereon. However, the stacking order may be reversed, and the p-type layer may be first stacked on the substrate, and the n-type layer may be stacked thereon.

【0101】また、上述の第1〜第5の実施形態におい
ては、n側光導波層としてのアンドープInGaN光導
波層6およびp側光導波層としてのアンドープInGa
N光導波層8は互いに同一組成であるが、これらのアン
ドープInGaN光導波層6およびアンドープInGa
N光導波層8の組成は、良好な光学特性が得られる限
り、互いに異なっていてもよく、例えばアンドープIn
GaN光導波層8のIn組成をアンドープInGaN光
導波層6より低くしてもよい。更には、必要に応じて、
n側光導波層およびp側光導波層の材料としてInGa
Nと異なる組成のもの、例えばGaNを用いてもよい。
In the first to fifth embodiments described above, the undoped InGaN optical waveguide layer 6 as the n-side optical waveguide layer and the undoped InGa as the p-side optical waveguide layer.
Although the N optical waveguide layer 8 has the same composition as each other, these undoped InGaN optical waveguide layer 6 and undoped InGa
The composition of the N optical waveguide layer 8 may be different from each other as long as good optical characteristics are obtained. For example, undoped In
The In composition of the GaN optical waveguide layer 8 may be lower than that of the undoped InGaN optical waveguide layer 6. Furthermore, if necessary,
InGa as a material for the n-side optical waveguide layer and the p-side optical waveguide layer
You may use the thing of composition different from N, for example, GaN.

【0102】また、上述の第1〜第4の実施形態におい
ては、c面サファイア基板を用いているが、必要に応じ
て、SiC基板、Si基板、スピネル基板などを用いて
もよい。また、GaNバッファ層の代わりに、AlNバ
ッファ層やAlGaNバッファ層を用いてもよい。
Further, although the c-plane sapphire substrate is used in the above-mentioned first to fourth embodiments, a SiC substrate, a Si substrate, a spinel substrate or the like may be used if necessary. Further, an AlN buffer layer or an AlGaN buffer layer may be used instead of the GaN buffer layer.

【0103】また、上述の第1〜第5の実施形態におい
ては、この発明をSCH構造のGaN系半導体レーザに
適用した場合について説明したが、この発明は、例え
ば、DH(Double Heterostructure)構造のGaN系半
導体レーザに適用してもよいことはもちろん、GaN系
発光ダイオードに適用してもよい。
Further, in the above-mentioned first to fifth embodiments, the case where the present invention is applied to the SCH semiconductor laser of the SCH structure has been described. However, the present invention is applicable to, for example, a DH (Double Heterostructure) structure. It may be applied not only to a GaN-based semiconductor laser but also to a GaN-based light emitting diode.

【0104】更に、上述の第1〜第5の実施形態におい
ては、p型AlGaN/GaN超格子クラッド層12に
おいて、AlGaN層にはMgをドープしていないが、
必要に応じて、このAlGaN層にもMgをドープして
もよく、あるいは、GaN層にはMgをドープせず、A
lGaN層にのみMgをドープしてもよい。
Further, in the above-mentioned first to fifth embodiments, in the p-type AlGaN / GaN superlattice cladding layer 12, the AlGaN layer is not doped with Mg.
If necessary, the AlGaN layer may also be doped with Mg, or the GaN layer may be undoped with Mg.
Mg may be doped only in the lGaN layer.

【0105】[0105]

【発明の効果】以上説明したように、この発明によれ
ば、p側クラッド層が活性層側から順にアンドープまた
はn型の第1の層とp型不純物がドープされたp型の第
2の層とからなり、リッジと下地層との成長界面が第1
の層または第1の層と第2の層との間に第1の層と接し
てアンドープまたはn型の他の層が設けられる場合には
第1の層もしくはこの他の層に含まれることにより、成
長界面近傍がn型化してpnp構造が形成される問題が
本質的に存在せず、したがってp側クラッド層全体の直
列抵抗の低減を図り、動作電圧の低減を図ることができ
る。また、このようにp側クラッド層が活性層側から順
にアンドープまたはn型の第1の層とp型不純物がドー
プされたp型の第2の層とからなることにより、半導体
発光素子に対して良好な光場を得て良好な光学特性を得
るのに必要なp側クラッド層の厚さを確保しつつ、動作
電圧上昇の原因となる高比抵抗のp型層の厚さを可能な
限り薄くして半導体発光素子の動作電圧の低減を図るこ
とができる。また、活性層と第2の層との間の距離を十
分に大きくすることができるため、第2の層のp型不純
物が活性層に拡散を抑えて活性層の劣化を防止すること
ができる。更に、特に、第2の層がこの第2の層よりバ
ンドギャップが大きいp型の第3の層を有する場合に
は、この第3の層により、活性層に注入される電子がオ
ーバーフローするのを抑制することができる。
As described above, according to the present invention, the p-side cladding layer is the undoped or n-type first layer and the p-type second layer in which p-type impurities are doped in this order from the active layer side. Layer, and the growth interface between the ridge and the underlying layer is the first
Layer, or when an undoped or n-type other layer is provided between the first layer and the second layer in contact with the first layer, the layer is included in the first layer or this other layer. As a result, there is essentially no problem that the vicinity of the growth interface becomes n-type and a pnp structure is formed. Therefore, the series resistance of the entire p-side cladding layer can be reduced and the operating voltage can be reduced. Further, since the p-side cladding layer is composed of the undoped or n-type first layer and the p-type second layer doped with p-type impurities in this order from the active layer side, The thickness of the p-type clad layer having a high specific resistance, which causes an increase in operating voltage, can be obtained while securing the thickness of the p-side cladding layer necessary for obtaining a good optical field and good optical characteristics. The operating voltage of the semiconductor light emitting element can be reduced by making it as thin as possible. In addition, since the distance between the active layer and the second layer can be made sufficiently large, the p-type impurity of the second layer can be prevented from diffusing into the active layer and the deterioration of the active layer can be prevented. . Furthermore, especially when the second layer has a p-type third layer having a bandgap larger than that of the second layer, the third layer causes the electrons injected into the active layer to overflow. Can be suppressed.

【0106】また、リッジの部分のp型層は全てリッジ
の内部に収まっていることにより、半導体発光素子の動
作時に注入される電流がリッジの外部に漏れ出るのを効
果的に抑えることができ、これによって従来に比べて著
しく高い特性温度を得ることができ、極めて良好な温度
特性を得ることができる。
Further, since the p-type layer in the ridge portion is entirely contained within the ridge, it is possible to effectively prevent the current injected during the operation of the semiconductor light emitting element from leaking to the outside of the ridge. As a result, it is possible to obtain a remarkably high characteristic temperature as compared with the conventional one, and it is possible to obtain an extremely good temperature characteristic.

【0107】また、Inを含む層を含む特定の層の成長
を、実質的に水素を含まず、窒素を主成分とするキャリ
アガス雰囲気中で行うようにしているので、そのInを
含む層、例えば活性層からInが脱離するのを効果的に
抑えることができ、活性層の劣化を防止することがで
き、半導体発光素子の信頼性および寿命の向上を図るこ
とができる。
Since the growth of the specific layer including the In-containing layer is carried out in a carrier gas atmosphere containing substantially no hydrogen and nitrogen as the main component, the In-containing layer, For example, desorption of In from the active layer can be effectively suppressed, deterioration of the active layer can be prevented, and reliability and life of the semiconductor light emitting device can be improved.

【0108】また、活性層とこの活性層に最も近い、p
型不純物がドープされたp型の層との間の距離が50n
m以上であるので、このp型の層にドープされたp型不
純物の活性層への拡散を大幅に減少させることができ、
活性層の劣化を防止することができ、半導体発光素子の
信頼性および寿命の向上を図ることができる。
Further, p, which is the closest to the active layer,
The distance from the p-type layer doped with the type impurities is 50 n
Since it is m or more, the diffusion of the p-type impurity doped in the p-type layer into the active layer can be significantly reduced,
The deterioration of the active layer can be prevented, and the reliability and life of the semiconductor light emitting device can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の第1の実施形態によるGaN系半導
体レーザを示す断面図である。
FIG. 1 is a sectional view showing a GaN-based semiconductor laser according to a first embodiment of the present invention.

【図2】この発明の第1の実施形態によるGaN系半導
体レーザの要部の拡大断面図である。
FIG. 2 is an enlarged cross-sectional view of a main part of the GaN-based semiconductor laser according to the first embodiment of the present invention.

【図3】この発明の第1の実施形態によるGaN系半導
体レーザのエネルギーバンド構造を示す略線図である。
FIG. 3 is a schematic diagram showing an energy band structure of a GaN-based semiconductor laser according to the first embodiment of the present invention.

【図4】この発明の第1の実施形態によるGaN系半導
体レーザにおけるp側クラッド層のアンドープ層の厚さ
による動作電圧の変化を示す略線図である。
FIG. 4 is a schematic diagram showing a change in operating voltage according to the thickness of an undoped layer of the p-side cladding layer in the GaN-based semiconductor laser according to the first embodiment of the present invention.

【図5】この発明の第1の実施形態によるGaN系半導
体レーザにおけるp側クラッド層のアンドープ層の厚さ
によるエージング劣化率の変化を示す略線図である。
FIG. 5 is a schematic diagram showing changes in the aging deterioration rate depending on the thickness of the undoped layer of the p-side cladding layer in the GaN-based semiconductor laser according to the first embodiment of the present invention.

【図6】この発明の第2の実施形態によるGaN系半導
体レーザのエネルギーバンド構造を示す略線図である。
FIG. 6 is a schematic diagram showing an energy band structure of a GaN-based semiconductor laser according to a second embodiment of the present invention.

【図7】この発明の第4の実施形態によるGaN系半導
体レーザのエネルギーバンド構造を示す略線図である。
FIG. 7 is a schematic diagram showing an energy band structure of a GaN-based semiconductor laser according to a fourth embodiment of the present invention.

【図8】この発明の第5の実施形態によるGaN系半導
体レーザを示す断面図である。
FIG. 8 is a sectional view showing a GaN semiconductor laser according to a fifth embodiment of the present invention.

【図9】選択成長によりリッジ構造を形成する従来のG
aN系半導体レーザの要部を示す断面図である。
FIG. 9 is a conventional G in which a ridge structure is formed by selective growth.
It is a sectional view showing the important section of an aN system semiconductor laser.

【図10】選択成長によりリッジ構造を形成する従来の
GaN系半導体レーザの問題点を説明するための断面図
である。
FIG. 10 is a cross-sectional view for explaining a problem of a conventional GaN-based semiconductor laser that forms a ridge structure by selective growth.

【符号の説明】[Explanation of symbols]

1・・・c面サファイア基板、4・・・n型GaNコン
タクト層、5・・・n型AlGaNクラッド層、6・・
・アンドープInGaN光導波層、7・・・活性層、8
・・・アンドープInGaN光導波層、9・・・アンド
ープAlGaNクラッド層、12・・・絶縁膜、13・
・・開口、14・・・アンドープInGaN層、15・
・・p型AlGaN電子ブロック層、16・・・p型A
lGaN/GaN超格子クラッド層、17・・・p型G
aNコンタクト層、18・・・リッジ、19・・・p側
電極、20・・・絶縁膜、23・・・n側電極、24・
・・アンドープAlGaN/GaN超格子クラッド層、
25・・・n型GaN基板
1 ... c-plane sapphire substrate, 4 ... n-type GaN contact layer, 5 ... n-type AlGaN cladding layer, 6 ...
-Undoped InGaN optical waveguide layer, 7 ... Active layer, 8
... Undoped InGaN optical waveguide layer, 9 ... Undoped AlGaN cladding layer, 12 ... Insulating film, 13 ...
..Aperture, 14 ... Undoped InGaN layer, 15.
..P-type AlGaN electron blocking layer, 16 ... P-type A
lGaN / GaN superlattice cladding layer, 17 ... p-type G
aN contact layer, 18 ... ridge, 19 ... p-side electrode, 20 ... insulating film, 23 ... n-side electrode, 24 ...
..Undoped AlGaN / GaN superlattice cladding layers,
25 ... n-type GaN substrate

Claims (143)

【特許請求の範囲】[Claims] 【請求項1】 n側クラッド層とp側クラッド層との間
に活性層がはさまれた構造および選択成長により形成さ
れたリッジ構造を有する、窒化物系III−V族化合物
半導体を用いた半導体発光素子において、 上記p側クラッド層が上記活性層側から順にアンドープ
またはn型の第1の層とp型不純物がドープされたp型
の第2の層とからなり、かつ、上記第2の層がこの第2
の層よりバンドギャップが大きい第3の層を有し、 上記リッジと下地層との成長界面が上記第1の層または
上記第1の層と上記第2の層との間に上記第1の層と接
してアンドープまたはn型の他の層が設けられる場合に
は上記第1の層もしくはこの他の層に含まれることを特
徴とする半導体発光素子。
1. A nitride-based III-V group compound semiconductor having a structure in which an active layer is sandwiched between an n-side cladding layer and a p-side cladding layer and a ridge structure formed by selective growth is used. In the semiconductor light emitting device, the p-side cladding layer is composed of an undoped or n-type first layer and a p-type second layer doped with p-type impurities in order from the active layer side, and the second layer The second layer
A third layer having a bandgap larger than that of the first layer, and the growth interface between the ridge and the underlayer is the first layer or the first layer between the first layer and the second layer. A semiconductor light emitting device, characterized in that when an undoped or other n-type layer is provided in contact with the layer, it is included in the first layer or the other layer.
【請求項2】 上記n側クラッド層と上記活性層との間
にn側光導波層が設けられ、上記p側クラッド層と上記
活性層との間にp側光導波層が設けられていることを特
徴とする請求項1記載の半導体発光素子。
2. An n-side optical waveguide layer is provided between the n-side cladding layer and the active layer, and a p-side optical waveguide layer is provided between the p-side cladding layer and the active layer. The semiconductor light emitting device according to claim 1, wherein:
【請求項3】 上記p側クラッド層の上記第2の層の厚
さが0nmより大きく、550nm以下であることを特
徴とする請求項1記載の半導体発光素子。
3. The semiconductor light emitting device according to claim 1, wherein the thickness of the second layer of the p-side cladding layer is greater than 0 nm and 550 nm or less.
【請求項4】 上記p側クラッド層の上記第2の層の厚
さが0nmより大きく、450nm以下であることを特
徴とする請求項1記載の半導体発光素子。
4. The semiconductor light emitting device according to claim 1, wherein the thickness of the second layer of the p-side cladding layer is greater than 0 nm and 450 nm or less.
【請求項5】 上記p側クラッド層の上記第2の層の厚
さが390nm以上550nm以下であることを特徴と
する請求項1記載の半導体発光素子。
5. The semiconductor light emitting device according to claim 1, wherein the thickness of the second layer of the p-side cladding layer is 390 nm or more and 550 nm or less.
【請求項6】 上記p側クラッド層の上記第2の層の厚
さが400nm以上530nm以下であることを特徴と
する請求項1記載の半導体発光素子。
6. The semiconductor light emitting device according to claim 1, wherein the thickness of the second layer of the p-side cladding layer is 400 nm or more and 530 nm or less.
【請求項7】 上記p側クラッド層の上記第1の層の厚
さが0nmより大きく、500nm以下であることを特
徴とする請求項1記載の半導体発光素子。
7. The semiconductor light emitting device according to claim 1, wherein the thickness of the first layer of the p-side cladding layer is greater than 0 nm and 500 nm or less.
【請求項8】 上記p側クラッド層の上記第1の層の厚
さが50nm以上であることを特徴とする請求項1記載
の半導体発光素子。
8. The semiconductor light emitting device according to claim 1, wherein the thickness of the first layer of the p-side cladding layer is 50 nm or more.
【請求項9】 上記p側クラッド層の上記第1の層の厚
さが50nm以上400nm以下であることを特徴とす
る請求項1記載の半導体発光素子。
9. The semiconductor light emitting device according to claim 1, wherein the thickness of the first layer of the p-side cladding layer is 50 nm or more and 400 nm or less.
【請求項10】 上記p側クラッド層の上記第1の層の
厚さが70nm以上400nm以下であることを特徴と
する請求項1記載の半導体発光素子。
10. The semiconductor light emitting device according to claim 1, wherein the thickness of the first layer of the p-side cladding layer is 70 nm or more and 400 nm or less.
【請求項11】 上記p側クラッド層の上記第1の層の
厚さが90nm以上400nm以下であることを特徴と
する請求項1記載の半導体発光素子。
11. The semiconductor light emitting device according to claim 1, wherein the thickness of the first layer of the p-side cladding layer is 90 nm or more and 400 nm or less.
【請求項12】 上記p側クラッド層の上記第1の層の
厚さが50nm以上300nm以下であることを特徴と
する請求項1記載の半導体発光素子。
12. The semiconductor light emitting device according to claim 1, wherein the thickness of the first layer of the p-side cladding layer is 50 nm or more and 300 nm or less.
【請求項13】 上記p側クラッド層の上記第1の層の
厚さが70nm以上300nm以下であることを特徴と
する請求項1記載の半導体発光素子。
13. The semiconductor light emitting device according to claim 1, wherein the thickness of the first layer of the p-side cladding layer is 70 nm or more and 300 nm or less.
【請求項14】 上記p側クラッド層の上記第1の層の
厚さが90nm以上300nm以下であることを特徴と
する請求項1記載の半導体発光素子。
14. The semiconductor light emitting device according to claim 1, wherein the thickness of the first layer of the p-side cladding layer is 90 nm or more and 300 nm or less.
【請求項15】 上記p側クラッド層の上記第1の層の
厚さが50nm以上200nm以下であることを特徴と
する請求項1記載の半導体発光素子。
15. The semiconductor light emitting device according to claim 1, wherein the thickness of the first layer of the p-side cladding layer is 50 nm or more and 200 nm or less.
【請求項16】 上記p側クラッド層の上記第1の層の
厚さが70nm以上200nm以下であることを特徴と
する請求項1記載の半導体発光素子。
16. The semiconductor light emitting device according to claim 1, wherein the thickness of the first layer of the p-side cladding layer is 70 nm or more and 200 nm or less.
【請求項17】 上記p側クラッド層の上記第1の層の
厚さが90nm以上200nm以下であることを特徴と
する請求項1記載の半導体発光素子。
17. The semiconductor light emitting device according to claim 1, wherein the thickness of the first layer of the p-side cladding layer is 90 nm or more and 200 nm or less.
【請求項18】 上記p側クラッド層の上記第1の層の
厚さが70nm以上130nm以下であることを特徴と
する請求項1記載の半導体発光素子。
18. The semiconductor light emitting device according to claim 1, wherein the thickness of the first layer of the p-side cladding layer is 70 nm or more and 130 nm or less.
【請求項19】 上記p側クラッド層の上記第1の層の
厚さが90nm以上110nm以下であることを特徴と
する請求項1記載の半導体発光素子。
19. The semiconductor light emitting device according to claim 1, wherein the thickness of the first layer of the p-side cladding layer is 90 nm or more and 110 nm or less.
【請求項20】 上記n側光導波層および上記p側光導
波層の厚さが0nmより大きく、50nm以下であるこ
とを特徴とする請求項1記載の半導体発光素子。
20. The semiconductor light emitting device according to claim 1, wherein the n-side optical waveguide layer and the p-side optical waveguide layer have a thickness of more than 0 nm and 50 nm or less.
【請求項21】 上記p側クラッド層の上記第1の層が
超格子構造を有することを特徴とする請求項1記載の半
導体発光素子。
21. The semiconductor light emitting device according to claim 1, wherein the first layer of the p-side cladding layer has a superlattice structure.
【請求項22】 上記p側クラッド層が超格子構造を有
することを特徴とする請求項1記載の半導体発光素子。
22. The semiconductor light emitting device according to claim 1, wherein the p-side cladding layer has a superlattice structure.
【請求項23】 上記第3の層がAlおよびGaを含む
p型の窒化物系III−V族化合物半導体からなること
を特徴とする請求項1記載の半導体発光素子。
23. The semiconductor light emitting device according to claim 1, wherein the third layer is made of a p-type nitride-based III-V group compound semiconductor containing Al and Ga.
【請求項24】 上記第3の層がp型Alx Ga1-x
(ただし、0<x<1)からなることを特徴とする請求
項1記載の半導体発光素子。
24. The third layer is p-type Al x Ga 1 -x N
(However, 0 <x <1), The semiconductor light emitting element of Claim 1 characterized by the above-mentioned.
【請求項25】 上記第3の層がp型Alx Ga1-x
(ただし、0.15≦x<1)からなることを特徴とす
る請求項1記載の半導体発光素子。
25. The third layer is p-type Al x Ga 1 -x N
(However, 0.15 ≦ x <1). 3. The semiconductor light emitting device according to claim 1, wherein
【請求項26】 上記活性層と上記p側クラッド層の上
記第2の層との間の距離が20nm以上であることを特
徴とする請求項1記載の半導体発光素子。
26. The semiconductor light emitting device according to claim 1, wherein a distance between the active layer and the second layer of the p-side cladding layer is 20 nm or more.
【請求項27】 上記活性層と上記p側クラッド層の上
記第2の層との間の距離が50nm以上であることを特
徴とする請求項1記載の半導体発光素子。
27. The semiconductor light emitting device according to claim 1, wherein a distance between the active layer and the second layer of the p-side cladding layer is 50 nm or more.
【請求項28】 上記活性層と上記p側クラッド層の上
記第2の層との間の距離が100nm以上であることを
特徴とする請求項1記載の半導体発光素子。
28. The semiconductor light emitting device according to claim 1, wherein the distance between the active layer and the second layer of the p-side cladding layer is 100 nm or more.
【請求項29】 上記活性層と上記p側クラッド層の上
記第2の層との間の距離が280nm以下であることを
特徴とする請求項1記載の半導体発光素子。
29. The semiconductor light emitting device according to claim 1, wherein a distance between the active layer and the second layer of the p-side cladding layer is 280 nm or less.
【請求項30】 上記活性層と上記p側クラッド層の上
記第2の層との間の距離が100nm以上180nm以
下であることを特徴とする請求項1記載の半導体発光素
子。
30. The semiconductor light emitting device according to claim 1, wherein a distance between the active layer and the second layer of the p-side cladding layer is 100 nm or more and 180 nm or less.
【請求項31】 上記活性層と上記p側クラッド層の上
記第2の層との間の距離が120nm以上160nm以
下であることを特徴とする請求項1記載の半導体発光素
子。
31. The semiconductor light emitting device according to claim 1, wherein a distance between the active layer and the second layer of the p-side cladding layer is 120 nm or more and 160 nm or less.
【請求項32】 上記活性層と上記p側クラッド層の上
記第2の層との間の距離が130nm以上150nm以
下であることを特徴とする請求項1記載の半導体発光素
子。
32. The semiconductor light emitting device according to claim 1, wherein a distance between the active layer and the second layer of the p-side cladding layer is 130 nm or more and 150 nm or less.
【請求項33】 上記活性層と上記p側クラッド層の上
記第2の層との間にバンドギャップまたは格子定数が互
いに異なる層の組み合わせが少なくとも1組以上存在す
ることを特徴とする請求項1記載の半導体発光素子。
33. At least one combination of layers having different band gaps or lattice constants exists between the active layer and the second layer of the p-side cladding layer. The semiconductor light-emitting device as described above.
【請求項34】 上記活性層と上記p側クラッド層の上
記第2の層との間に互いに原子組成比が異なる層からな
る超格子構造が少なくとも1層以上存在することを特徴
とする請求項1記載の半導体発光素子。
34. At least one superlattice structure consisting of layers having different atomic composition ratios is present between the active layer and the second layer of the p-side cladding layer. 1. The semiconductor light emitting device according to 1.
【請求項35】 上記下地層上に成長マスクが形成さ
れ、この成長マスクの開口部における上記下地層上に上
記リッジが選択成長されていることを特徴とする請求項
1記載の半導体発光素子。
35. The semiconductor light emitting device according to claim 1, wherein a growth mask is formed on the underlayer, and the ridge is selectively grown on the underlayer in the opening of the growth mask.
【請求項36】 上記成長マスクは絶縁膜であることを
特徴とする請求項35記載の半導体発光素子。
36. The semiconductor light emitting device according to claim 35, wherein the growth mask is an insulating film.
【請求項37】 上記下地層が上記第1の層であること
を特徴とする請求項1記載の半導体発光素子。
37. The semiconductor light emitting device according to claim 1, wherein the underlayer is the first layer.
【請求項38】 上記リッジが上記第1の層の上層部、
上記第2の層および上記第3の層を含むことを特徴とす
る請求項1記載の半導体発光素子。
38. The ridge is an upper portion of the first layer,
The semiconductor light emitting device according to claim 1, comprising the second layer and the third layer.
【請求項39】 上記リッジが上記第1の層の上層部、
上記第2の層、上記第3の層およびp型コンタクト層か
らなることを特徴とする請求項1記載の半導体発光素
子。
39. The ridge is an upper layer portion of the first layer,
The semiconductor light emitting device according to claim 1, comprising the second layer, the third layer and a p-type contact layer.
【請求項40】 上記リッジが上記第2の層、上記第3
の層およびp型コンタクト層からなることを特徴とする
請求項1記載の半導体発光素子。
40. The ridge comprises the second layer and the third layer.
2. The semiconductor light emitting device according to claim 1, wherein the semiconductor light emitting device and the p-type contact layer.
【請求項41】 n側クラッド層とp側クラッド層との
間に活性層がはさまれた構造および選択成長により形成
されたリッジ構造を有する、窒化物系III−V族化合
物半導体を用いた半導体発光素子において、 上記p側クラッド層が上記活性層側から順にアンドープ
またはn型の第1の層とp型不純物がドープされたp型
の第2の層とからなり、 上記リッジと下地層との成長界面が上記第1の層または
上記第1の層と上記第2の層との間に上記第1の層と接
してアンドープまたはn型の他の層が設けられる場合に
は上記第1の層もしくはこの他の層に含まれることを特
徴とする半導体発光素子。
41. A nitride-based III-V group compound semiconductor having a structure in which an active layer is sandwiched between an n-side cladding layer and a p-side cladding layer and a ridge structure formed by selective growth is used. In the semiconductor light emitting device, the p-side cladding layer is composed of an undoped or n-type first layer and a p-type second layer doped with a p-type impurity in this order from the active layer side, and the ridge and the underlying layer. If an undoped or n-type other layer is provided in contact with the first layer between the first layer and the first layer and the second layer, the growth interface with A semiconductor light-emitting device characterized by being contained in one layer or another layer.
【請求項42】 上記n側クラッド層と上記活性層との
間にn側光導波層が設けられ、上記p側クラッド層と上
記活性層との間にp側光導波層が設けられていることを
特徴とする請求項41記載の半導体発光素子。
42. An n-side optical waveguide layer is provided between the n-side cladding layer and the active layer, and a p-side optical waveguide layer is provided between the p-side cladding layer and the active layer. The semiconductor light emitting device according to claim 41, wherein:
【請求項43】 上記p側クラッド層の上記第2の層の
厚さが0nmより大きく、550nm以下であることを
特徴とする請求項41記載の半導体発光素子。
43. The semiconductor light emitting device according to claim 41, wherein the thickness of the second layer of the p-side cladding layer is greater than 0 nm and 550 nm or less.
【請求項44】 上記p側クラッド層の上記第2の層の
厚さが0nmより大きく、450nm以下であることを
特徴とする請求項41記載の半導体発光素子。
44. The semiconductor light emitting device according to claim 41, wherein the thickness of the second layer of the p-side cladding layer is greater than 0 nm and 450 nm or less.
【請求項45】 上記p側クラッド層の上記第2の層の
厚さが390nm以上550nm以下であることを特徴
とする請求項41記載の半導体発光素子。
45. The semiconductor light emitting device according to claim 41, wherein the thickness of the second layer of the p-side cladding layer is 390 nm or more and 550 nm or less.
【請求項46】 上記p側クラッド層の上記第2の層の
厚さが400nm以上530nm以下であることを特徴
とする請求項41記載の半導体発光素子。
46. The semiconductor light emitting device according to claim 41, wherein the thickness of the second layer of the p-side cladding layer is 400 nm or more and 530 nm or less.
【請求項47】 上記第1の層の厚さが50nm以上で
あることを特徴とする請求項41記載の半導体発光素
子。
47. The semiconductor light emitting device according to claim 41, wherein the thickness of the first layer is 50 nm or more.
【請求項48】 上記p側クラッド層の上記第1の層の
厚さが50nm以上500nm以下であることを特徴と
する請求項41記載の半導体発光素子。
48. The semiconductor light emitting device according to claim 41, wherein the thickness of the first layer of the p-side cladding layer is 50 nm or more and 500 nm or less.
【請求項49】 上記p側クラッド層の上記第1の層の
厚さが50nm以上400nm以下であることを特徴と
する請求項41記載の半導体発光素子。
49. The semiconductor light emitting device according to claim 41, wherein the thickness of the first layer of the p-side cladding layer is 50 nm or more and 400 nm or less.
【請求項50】 上記p側クラッド層の上記第1の層の
厚さが70nm以上400nm以下であることを特徴と
する請求項41記載の半導体発光素子。
50. The semiconductor light emitting device according to claim 41, wherein the thickness of the first layer of the p-side cladding layer is 70 nm or more and 400 nm or less.
【請求項51】 上記p側クラッド層の上記第1の層の
厚さが90nm以上400nm以下であることを特徴と
する請求項41記載の半導体発光素子。
51. The semiconductor light emitting device according to claim 41, wherein the thickness of the first layer of the p-side cladding layer is 90 nm or more and 400 nm or less.
【請求項52】 上記p側クラッド層の上記第1の層の
厚さが50nm以上300nm以下であることを特徴と
する請求項41記載の半導体発光素子。
52. The semiconductor light emitting device according to claim 41, wherein the thickness of the first layer of the p-side cladding layer is 50 nm or more and 300 nm or less.
【請求項53】 上記p側クラッド層の上記第1の層の
厚さが70nm以上300nm以下であることを特徴と
する請求項41記載の半導体発光素子。
53. The semiconductor light emitting device according to claim 41, wherein the thickness of the first layer of the p-side cladding layer is 70 nm or more and 300 nm or less.
【請求項54】 上記p側クラッド層の上記第1の層の
厚さが90nm以上300nm以下であることを特徴と
する請求項41記載の半導体発光素子。
54. The semiconductor light emitting device according to claim 41, wherein the thickness of the first layer of the p-side cladding layer is 90 nm or more and 300 nm or less.
【請求項55】 上記p側クラッド層の上記第1の層の
厚さが50nm以上200nm以下であることを特徴と
する請求項41記載の半導体発光素子。
55. The semiconductor light emitting device according to claim 41, wherein the thickness of the first layer of the p-side cladding layer is 50 nm or more and 200 nm or less.
【請求項56】 上記p側クラッド層の上記第1の層の
厚さが70nm以上200nm以下であることを特徴と
する請求項41記載の半導体発光素子。
56. The semiconductor light emitting device according to claim 41, wherein the thickness of the first layer of the p-side cladding layer is 70 nm or more and 200 nm or less.
【請求項57】 上記p側クラッド層の上記第1の層の
厚さが90nm以上200nm以下であることを特徴と
する請求項41記載の半導体発光素子。
57. The semiconductor light-emitting device according to claim 41, wherein the thickness of the first layer of the p-side cladding layer is 90 nm or more and 200 nm or less.
【請求項58】 上記p側クラッド層の上記第1の層の
厚さが70nm以上130nm以下であることを特徴と
する請求項41記載の半導体発光素子。
58. The semiconductor light emitting device according to claim 41, wherein the thickness of the first layer of the p-side cladding layer is 70 nm or more and 130 nm or less.
【請求項59】 上記p側クラッド層の上記第1の層の
厚さが90nm以上110nm以下であることを特徴と
する請求項41記載の半導体発光素子。
59. The semiconductor light emitting device according to claim 41, wherein the thickness of the first layer of the p-side cladding layer is 90 nm or more and 110 nm or less.
【請求項60】 上記n側光導波層および上記p側光導
波層の厚さが0nmより大きく、50nm以下であるこ
とを特徴とする請求項41記載の半導体発光素子。
60. The semiconductor light emitting device according to claim 41, wherein the thickness of the n-side optical waveguide layer and the p-side optical waveguide layer is more than 0 nm and 50 nm or less.
【請求項61】 上記p側クラッド層の上記第1の層が
超格子構造を有することを特徴とする請求項41記載の
半導体発光素子。
61. The semiconductor light emitting device according to claim 41, wherein the first layer of the p-side cladding layer has a superlattice structure.
【請求項62】 上記p側クラッド層が超格子構造を有
することを特徴とする請求項41記載の半導体発光素
子。
62. The semiconductor light emitting device according to claim 41, wherein the p-side cladding layer has a superlattice structure.
【請求項63】 上記p側クラッド層の上記第2の層が
この第2の層よりバンドギャップが大きい第3の層を有
することを特徴とする請求項41記載の半導体発光素
子。
63. The semiconductor light emitting device according to claim 41, wherein the second layer of the p-side cladding layer has a third layer having a bandgap larger than that of the second layer.
【請求項64】 上記第3の層がAlおよびGaを含む
p型の窒化物系III−V族化合物半導体からなること
を特徴とする請求項63記載の半導体発光素子。
64. The semiconductor light emitting device according to claim 63, wherein the third layer is made of a p-type nitride-based III-V group compound semiconductor containing Al and Ga.
【請求項65】 上記第3の層がp型Alx Ga1-x
(ただし、0<x<1)からなることを特徴とする請求
項63記載の半導体発光素子。
65. The third layer is p-type Al x Ga 1 -x N
64. The semiconductor light emitting device according to claim 63, wherein (0 <x <1).
【請求項66】 上記第3の層がp型Alx Ga1-x
(ただし、0.15≦x<1)からなることを特徴とす
る請求項63記載の半導体発光素子。
66. The third layer is p-type Al x Ga 1-x N.
64. The semiconductor light emitting device according to claim 63, wherein (wherein 0.15 ≦ x <1).
【請求項67】 上記活性層と上記p側クラッド層の上
記第2の層との間の距離が20nm以上であることを特
徴とする請求項41記載の半導体発光素子。
67. The semiconductor light emitting device according to claim 41, wherein a distance between the active layer and the second layer of the p-side cladding layer is 20 nm or more.
【請求項68】 上記活性層と上記p側クラッド層の上
記第2の層との間の距離が50nm以上であることを特
徴とする請求項41記載の半導体発光素子。
68. The semiconductor light emitting device according to claim 41, wherein a distance between the active layer and the second layer of the p-side cladding layer is 50 nm or more.
【請求項69】 上記活性層と上記p側クラッド層の上
記第2の層との間の距離が100nm以上であることを
特徴とする請求項41記載の半導体発光素子。
69. The semiconductor light emitting device according to claim 41, wherein a distance between the active layer and the second layer of the p-side cladding layer is 100 nm or more.
【請求項70】 上記活性層と上記p側クラッド層の上
記第2の層との間の距離が280nm以下であることを
特徴とする請求項41記載の半導体発光素子。
70. The semiconductor light emitting device according to claim 41, wherein a distance between the active layer and the second layer of the p-side cladding layer is 280 nm or less.
【請求項71】 上記活性層と上記p側クラッド層の上
記第2の層との間の距離が100nm以上180nm以
下であることを特徴とする請求項41記載の半導体発光
素子。
71. The semiconductor light emitting device according to claim 41, wherein a distance between the active layer and the second layer of the p-side cladding layer is 100 nm or more and 180 nm or less.
【請求項72】 上記活性層と上記p側クラッド層の上
記第2の層との間の距離が120nm以上160nm以
下であることを特徴とする請求項41記載の半導体発光
素子。
72. The semiconductor light emitting device according to claim 41, wherein a distance between the active layer and the second layer of the p-side cladding layer is 120 nm or more and 160 nm or less.
【請求項73】 上記活性層と上記p側クラッド層の上
記第2の層との間の距離が130nm以上150nm以
下であることを特徴とする請求項41記載の半導体発光
素子。
73. The semiconductor light emitting device according to claim 41, wherein a distance between the active layer and the second layer of the p-side cladding layer is 130 nm or more and 150 nm or less.
【請求項74】 上記活性層と上記p側クラッド層の上
記第2の層との間にバンドギャップまたは格子定数が互
いに異なる層の組み合わせが少なくとも1組以上存在す
ることを特徴とする請求項41記載の半導体発光素子。
74. At least one combination of layers having different band gaps or lattice constants is present between the active layer and the second layer of the p-side cladding layer. The semiconductor light-emitting device as described above.
【請求項75】 上記活性層と上記p側クラッド層の上
記第2の層との間に互いに原子組成比が異なる層からな
る超格子構造が少なくとも1層以上存在することを特徴
とする請求項41記載の半導体発光素子。
75. At least one superlattice structure composed of layers having different atomic composition ratios exists between the active layer and the second layer of the p-side cladding layer. 41. The semiconductor light emitting device according to item 41.
【請求項76】 上記下地層上に成長マスクが形成さ
れ、この成長マスクの開口部における上記下地層上に上
記リッジが選択成長されていることを特徴とする請求項
41記載の半導体発光素子。
76. The semiconductor light emitting device according to claim 41, wherein a growth mask is formed on the underlayer, and the ridge is selectively grown on the underlayer in the opening of the growth mask.
【請求項77】 上記成長マスクは絶縁膜であることを
特徴とする請求項76記載の半導体発光素子。
77. The semiconductor light emitting device according to claim 76, wherein the growth mask is an insulating film.
【請求項78】 上記下地層が上記第1の層であること
を特徴とする請求項41記載の半導体発光素子。
78. The semiconductor light emitting device according to claim 41, wherein the underlayer is the first layer.
【請求項79】 上記リッジが上記第1の層の上層部お
よび上記第2の層を含むことを特徴とする請求項41記
載の半導体発光素子。
79. The semiconductor light emitting device according to claim 41, wherein the ridge includes an upper layer portion of the first layer and the second layer.
【請求項80】 上記リッジが上記第1の層の上層部、
上記第2の層およびp型コンタクト層からなることを特
徴とする請求項41記載の半導体発光素子。
80. The ridge is an upper layer portion of the first layer,
42. The semiconductor light emitting device according to claim 41, comprising the second layer and a p-type contact layer.
【請求項81】 上記リッジが上記第2の層およびp型
コンタクト層からなることを特徴とする請求項41記載
の半導体発光素子。
81. The semiconductor light emitting device according to claim 41, wherein the ridge is composed of the second layer and a p-type contact layer.
【請求項82】 n側クラッド層とp側クラッド層との
間に活性層がはさまれた構造および選択成長により形成
されたリッジ構造を有する半導体発光素子において、 上記p側クラッド層が上記活性層側から順にアンドープ
またはn型の第1の層とp型不純物がドープされたp型
の第2の層とからなり、 上記リッジと下地層との成長界面が上記第1の層または
上記第1の層と上記第2の層との間に上記第1の層と接
してアンドープまたはn型の他の層が設けられる場合に
は上記第1の層もしくはこの他の層に含まれることを特
徴とする半導体発光素子。
82. In a semiconductor light emitting device having a structure in which an active layer is sandwiched between an n-side clad layer and a p-side clad layer and a ridge structure formed by selective growth, the p-side clad layer is the active layer. It is composed of an undoped or n-type first layer and a p-type second layer doped with a p-type impurity in this order from the layer side, and the growth interface between the ridge and the underlayer is the first layer or the first layer. When an undoped or other n-type layer is provided between the first layer and the second layer in contact with the first layer, it is included in the first layer or the other layer. A characteristic semiconductor light emitting device.
【請求項83】 上記n側クラッド層と上記活性層との
間にn側光導波層が設けられ、上記p側クラッド層と上
記活性層との間にp側光導波層が設けられていることを
特徴とする請求項82記載の半導体発光素子。
83. An n-side optical waveguide layer is provided between the n-side cladding layer and the active layer, and a p-side optical waveguide layer is provided between the p-side cladding layer and the active layer. 83. The semiconductor light emitting device according to claim 82.
【請求項84】 上記p側クラッド層の上記第2の層の
厚さが0nmより大きく、550nm以下であることを
特徴とする請求項82記載の半導体発光素子。
84. The semiconductor light emitting device according to claim 82, wherein the thickness of the second layer of the p-side cladding layer is greater than 0 nm and not more than 550 nm.
【請求項85】 上記p側クラッド層の上記第2の層の
厚さが0nmより大きく、450nm以下であることを
特徴とする請求項82記載の半導体発光素子。
85. The semiconductor light emitting device according to claim 82, wherein the thickness of the second layer of the p-side cladding layer is greater than 0 nm and 450 nm or less.
【請求項86】 上記p側クラッド層の上記第2の層の
厚さが390nm以上550nm以下であることを特徴
とする請求項82記載の半導体発光素子。
86. The semiconductor light emitting device according to claim 82, wherein the thickness of the second layer of the p-side cladding layer is 390 nm or more and 550 nm or less.
【請求項87】 上記p側クラッド層の上記第2の層の
厚さが400nm以上530nm以下であることを特徴
とする請求項82記載の半導体発光素子。
87. The semiconductor light emitting device according to claim 82, wherein the thickness of the second layer of the p-side cladding layer is 400 nm or more and 530 nm or less.
【請求項88】 上記第1の層の厚さが50nm以上で
あることを特徴とする請求項82記載の半導体発光素
子。
88. The semiconductor light emitting device according to claim 82, wherein the thickness of the first layer is 50 nm or more.
【請求項89】 上記p側クラッド層の上記第1の層の
厚さが50nm以上500nm以下であることを特徴と
する請求項82記載の半導体発光素子。
89. The semiconductor light emitting device according to claim 82, wherein the thickness of the first layer of the p-side cladding layer is 50 nm or more and 500 nm or less.
【請求項90】 上記p側クラッド層の上記第1の層の
厚さが50nm以上400nm以下であることを特徴と
する請求項82記載の半導体発光素子。
90. The semiconductor light emitting device according to claim 82, wherein the thickness of the first layer of the p-side cladding layer is 50 nm or more and 400 nm or less.
【請求項91】 上記p側クラッド層の上記第1の層の
厚さが70nm以上400nm以下であることを特徴と
する請求項82記載の半導体発光素子。
91. The semiconductor light emitting device according to claim 82, wherein the thickness of the first layer of the p-side cladding layer is 70 nm or more and 400 nm or less.
【請求項92】 上記p側クラッド層の上記第1の層の
厚さが90nm以上400nm以下であることを特徴と
する請求項82記載の半導体発光素子。
92. The semiconductor light emitting device according to claim 82, wherein the thickness of the first layer of the p-side cladding layer is 90 nm or more and 400 nm or less.
【請求項93】 上記p側クラッド層の上記第1の層の
厚さが50nm以上300nm以下であることを特徴と
する請求項82記載の半導体発光素子。
93. The semiconductor light emitting device according to claim 82, wherein the thickness of the first layer of the p-side cladding layer is 50 nm or more and 300 nm or less.
【請求項94】 上記p側クラッド層の上記第1の層の
厚さが70nm以上300nm以下であることを特徴と
する請求項82記載の半導体発光素子。
94. The semiconductor light emitting device according to claim 82, wherein the thickness of the first layer of the p-side cladding layer is 70 nm or more and 300 nm or less.
【請求項95】 上記p側クラッド層の上記第1の層の
厚さが90nm以上300nm以下であることを特徴と
する請求項82記載の半導体発光素子。
95. The semiconductor light-emitting element according to claim 82, wherein the thickness of the first layer of the p-side cladding layer is 90 nm or more and 300 nm or less.
【請求項96】 上記p側クラッド層の上記第1の層の
厚さが50nm以上200nm以下であることを特徴と
する請求項82記載の半導体発光素子。
96. The semiconductor light-emitting device according to claim 82, wherein the thickness of the first layer of the p-side cladding layer is 50 nm or more and 200 nm or less.
【請求項97】 上記p側クラッド層の上記第1の層の
厚さが70nm以上200nm以下であることを特徴と
する請求項82記載の半導体発光素子。
97. The semiconductor light-emitting device according to claim 82, wherein the thickness of the first layer of the p-side cladding layer is 70 nm or more and 200 nm or less.
【請求項98】 上記p側クラッド層の上記第1の層の
厚さが90nm以上200nm以下であることを特徴と
する請求項82記載の半導体発光素子。
98. The semiconductor light-emitting device according to claim 82, wherein the thickness of the first layer of the p-side cladding layer is 90 nm or more and 200 nm or less.
【請求項99】 上記p側クラッド層の上記第1の層の
厚さが70nm以上130nm以下であることを特徴と
する請求項82記載の半導体発光素子。
99. The semiconductor light-emitting device according to claim 82, wherein the thickness of the first layer of the p-side cladding layer is 70 nm or more and 130 nm or less.
【請求項100】 上記p側クラッド層の上記第1の層
の厚さが90nm以上110nm以下であることを特徴
とする請求項82記載の半導体発光素子。
100. The semiconductor light emitting device according to claim 82, wherein the thickness of the first layer of the p-side cladding layer is 90 nm or more and 110 nm or less.
【請求項101】 上記n側光導波層および上記p側光
導波層の厚さが0nmより大きく、50nm以下である
ことを特徴とする請求項82記載の半導体発光素子。
101. The semiconductor light emitting device according to claim 82, wherein the thickness of the n-side optical waveguide layer and the p-side optical waveguide layer is greater than 0 nm and 50 nm or less.
【請求項102】 上記p側クラッド層の上記第1の層
が超格子構造を有することを特徴とする請求項82記載
の半導体発光素子。
102. The semiconductor light emitting device according to claim 82, wherein the first layer of the p-side cladding layer has a superlattice structure.
【請求項103】 上記p側クラッド層が超格子構造を
有することを特徴とする請求項82記載の半導体発光素
子。
103. The semiconductor light emitting device according to claim 82, wherein the p-side cladding layer has a superlattice structure.
【請求項104】 上記p側クラッド層の上記第2の層
がこの第2の層よりバンドギャップが大きい第3の層を
有することを特徴とする請求項82記載の半導体発光素
子。
104. The semiconductor light emitting device according to claim 82, wherein the second layer of the p-side cladding layer has a third layer having a bandgap larger than that of the second layer.
【請求項105】 上記活性層と上記p側クラッド層の
上記第2の層との間の距離が20nm以上であることを
特徴とする請求項82記載の半導体発光素子。
105. The semiconductor light emitting device according to claim 82, wherein a distance between the active layer and the second layer of the p-side cladding layer is 20 nm or more.
【請求項106】 上記活性層と上記p側クラッド層の
上記第2の層との間の距離が50nm以上であることを
特徴とする請求項82記載の半導体発光素子。
106. The semiconductor light emitting device according to claim 82, wherein a distance between the active layer and the second layer of the p-side cladding layer is 50 nm or more.
【請求項107】 上記活性層と上記p側クラッド層の
上記第2の層との間の距離が100nm以上であること
を特徴とする請求項82記載の半導体発光素子。
107. The semiconductor light emitting device according to claim 82, wherein a distance between the active layer and the second layer of the p-side cladding layer is 100 nm or more.
【請求項108】 上記活性層と上記p側クラッド層の
上記第2の層との間の距離が280nm以下であること
を特徴とする請求項82記載の半導体発光素子。
108. The semiconductor light-emitting device according to claim 82, wherein the distance between the active layer and the second layer of the p-side cladding layer is 280 nm or less.
【請求項109】 上記活性層と上記p側クラッド層の
上記第2の層との間の距離が100nm以上180nm
以下であることを特徴とする請求項82記載の半導体発
光素子。
109. The distance between the active layer and the second layer of the p-side cladding layer is 100 nm or more and 180 nm.
83. The semiconductor light emitting device according to claim 82, wherein:
【請求項110】 上記活性層と上記p側クラッド層の
上記第2の層との間の距離が120nm以上160nm
以下であることを特徴とする請求項82記載の半導体発
光素子。
110. The distance between the active layer and the second layer of the p-side cladding layer is 120 nm or more and 160 nm.
83. The semiconductor light emitting device according to claim 82, wherein:
【請求項111】 上記活性層と上記p側クラッド層の
上記第2の層との間の距離が130nm以上150nm
以下であることを特徴とする請求項82記載の半導体発
光素子。
111. The distance between the active layer and the second layer of the p-side cladding layer is 130 nm or more and 150 nm.
83. The semiconductor light emitting device according to claim 82, wherein:
【請求項112】 上記活性層と上記p側クラッド層の
上記第2の層との間にバンドギャップまたは格子定数が
互いに異なる層の組み合わせが少なくとも1組以上存在
することを特徴とする請求項82記載の半導体発光素
子。
112. At least one combination of layers having different band gaps or lattice constants is present between the active layer and the second layer of the p-side cladding layer. The semiconductor light-emitting device as described above.
【請求項113】 上記活性層と上記p側クラッド層の
上記第2の層との間に互いに原子組成比が異なる層から
なる超格子構造が少なくとも1層以上存在することを特
徴とする請求項82記載の半導体発光素子。
113. At least one superlattice structure composed of layers having different atomic composition ratios exists between the active layer and the second layer of the p-side cladding layer. 82. The semiconductor light emitting device according to 82.
【請求項114】 上記下地層上に成長マスクが形成さ
れ、この成長マスクの開口部における上記下地層上に上
記リッジが選択成長されていることを特徴とする請求項
82記載の半導体発光素子。
114. The semiconductor light emitting device according to claim 82, wherein a growth mask is formed on the underlayer, and the ridge is selectively grown on the underlayer in the opening of the growth mask.
【請求項115】 上記成長マスクは絶縁膜であること
を特徴とする請求項114記載の半導体発光素子。
115. The semiconductor light emitting device according to claim 114, wherein the growth mask is an insulating film.
【請求項116】 上記下地層が上記第1の層であるこ
とを特徴とする請求項82記載の半導体発光素子。
116. The semiconductor light-emitting element according to claim 82, wherein the underlayer is the first layer.
【請求項117】 上記リッジが上記第1の層の上層部
および上記第2の層を含むことを特徴とする請求項82
記載の半導体発光素子。
117. The ridge of claim 82, wherein the ridge includes an upper portion of the first layer and the second layer.
The semiconductor light-emitting device as described above.
【請求項118】 上記リッジが上記第1の層の上層
部、上記第2の層およびp型コンタクト層からなること
を特徴とする請求項82記載の半導体発光素子。
118. The semiconductor light emitting device according to claim 82, wherein the ridge comprises an upper layer portion of the first layer, the second layer and a p-type contact layer.
【請求項119】 上記リッジが上記第2の層およびp
型コンタクト層からなることを特徴とする請求項82記
載の半導体発光素子。
119. The ridge comprises the second layer and p.
83. The semiconductor light emitting device according to claim 82, comprising a mold contact layer.
【請求項120】 n側クラッド層とp側クラッド層と
の間に活性層がはさまれた構造および選択成長により形
成されたリッジ構造を有し、上記p側クラッド層が上記
活性層側から順にアンドープまたはn型の第1の層とp
型不純物がドープされたp型の第2の層とからなり、か
つ、上記第2の層がこの第2の層よりバンドギャップが
大きい第3の層を有する、窒化物系III−V族化合物
半導体を用いた半導体発光素子の製造方法であって、 上記第1の層を成長させた後、上記第1の層上に所定の
開口部を有する成長マスクを形成する工程と、 上記成長マスクの上記開口部における上記第1の層上に
アンドープまたはn型の層、上記第2の層および上記第
3の層を成長させる工程とを有することを特徴とする半
導体発光素子の製造方法。
120. A structure having an active layer sandwiched between an n-side clad layer and a p-side clad layer and a ridge structure formed by selective growth, wherein the p-side clad layer is formed from the active layer side. Undoped or n-type first layer and p
And a p-type second layer doped with type impurities, and the second layer has a third layer having a bandgap larger than that of the second layer. A method of manufacturing a semiconductor light emitting device using a semiconductor, comprising the steps of: after growing the first layer, forming a growth mask having a predetermined opening on the first layer; A step of growing an undoped or n-type layer, the second layer, and the third layer on the first layer in the opening, the method for manufacturing a semiconductor light emitting device.
【請求項121】 上記第2の層上にp型コンタクト層
を成長させる工程を更に有することを特徴とする請求項
120記載の半導体発光素子の製造方法。
121. The method for manufacturing a semiconductor light emitting device according to claim 120, further comprising the step of growing a p-type contact layer on the second layer.
【請求項122】 n側クラッド層とp側クラッド層と
の間に活性層がはさまれた構造および選択成長により形
成されたリッジ構造を有し、上記p側クラッド層が上記
活性層側から順にアンドープまたはn型の第1の層とp
型不純物がドープされたp型の第2の層とからなり、か
つ、上記第2の層がこの第2の層よりバンドギャップが
大きい第3の層を有する、窒化物系III−V族化合物
半導体を用いた半導体発光素子の製造方法であって、 上記第1の層を成長させた後、上記第1の層上に所定の
開口部を有する成長マスクを形成する工程と、 上記成長マスクの上記開口部における上記第1の層上に
上記第2の層および上記第3の層を成長させる工程とを
有することを特徴とする半導体発光素子の製造方法。
122. A structure in which an active layer is sandwiched between an n-side clad layer and a p-side clad layer and a ridge structure formed by selective growth, wherein the p-side clad layer is formed from the active layer side. Undoped or n-type first layer and p
And a p-type second layer doped with type impurities, and the second layer has a third layer having a bandgap larger than that of the second layer. A method of manufacturing a semiconductor light emitting device using a semiconductor, comprising the steps of: after growing the first layer, forming a growth mask having a predetermined opening on the first layer; A step of growing the second layer and the third layer on the first layer in the opening, the method for manufacturing a semiconductor light emitting device.
【請求項123】 上記第2の層上にp型コンタクト層
を成長させる工程を更に有することを特徴とする請求項
122記載の半導体発光素子の製造方法。
123. The method for manufacturing a semiconductor light emitting device according to claim 122, further comprising the step of growing a p-type contact layer on the second layer.
【請求項124】 n側クラッド層とp側クラッド層と
の間に活性層がはさまれた構造および選択成長により形
成されたリッジ構造を有し、上記p側クラッド層が上記
活性層側から順にアンドープまたはn型の第1の層とp
型不純物がドープされたp型の第2の層とからなる、窒
化物系III−V族化合物半導体を用いた半導体発光素
子の製造方法であって、 上記第1の層を成長させた後、上記第1の層上に所定の
開口部を有する成長マスクを形成する工程と、 上記成長マスクの上記開口部における上記第1の層上に
アンドープまたはn型の層および上記第2の層を成長さ
せる工程とを有することを特徴とする半導体発光素子の
製造方法。
124. A structure in which an active layer is sandwiched between an n-side cladding layer and a p-side cladding layer and a ridge structure formed by selective growth are provided, and the p-side cladding layer is formed from the active layer side. Undoped or n-type first layer and p
A method for manufacturing a semiconductor light emitting device using a nitride-based III-V group compound semiconductor, which comprises a p-type second layer doped with a type impurity, comprising: growing the first layer; Forming a growth mask having a predetermined opening on the first layer; growing an undoped or n-type layer and the second layer on the first layer in the opening of the growth mask. A method of manufacturing a semiconductor light emitting device, comprising:
【請求項125】 上記第2の層上にp型コンタクト層
を成長させる工程を更に有することを特徴とする請求項
124記載の半導体発光素子の製造方法。
125. The method for manufacturing a semiconductor light emitting device according to claim 124, further comprising the step of growing a p-type contact layer on the second layer.
【請求項126】 n側クラッド層とp側クラッド層と
の間に活性層がはさまれた構造および選択成長により形
成されたリッジ構造を有し、上記p側クラッド層が上記
活性層側から順にアンドープまたはn型の第1の層とp
型不純物がドープされたp型の第2の層とからなる、窒
化物系III−V族化合物半導体を用いた半導体発光素
子の製造方法であって、 上記第1の層を成長させた後、上記第1の層上に所定の
開口部を有する成長マスクを形成する工程と、 上記成長マスクの上記開口部における上記第1の層上に
上記第2の層を成長させる工程とを有することを特徴と
する半導体発光素子の製造方法。
126. A structure having an active layer sandwiched between an n-side clad layer and a p-side clad layer and a ridge structure formed by selective growth, wherein the p-side clad layer is formed from the active layer side. Undoped or n-type first layer and p
A method for manufacturing a semiconductor light emitting device using a nitride-based III-V group compound semiconductor, which comprises a p-type second layer doped with a type impurity, comprising: growing the first layer; Forming a growth mask having a predetermined opening on the first layer, and growing the second layer on the first layer in the opening of the growth mask. A method for manufacturing a semiconductor light emitting device characterized by the above.
【請求項127】 上記第2の層上にp型コンタクト層
を成長させる工程を更に有することを特徴とする請求項
126記載の半導体発光素子の製造方法。
127. The method for manufacturing a semiconductor light emitting device according to claim 126, further comprising the step of growing a p-type contact layer on the second layer.
【請求項128】 n側クラッド層とp側クラッド層と
の間に活性層がはさまれた構造および選択成長により形
成されたリッジ構造を有し、上記p側クラッド層が上記
活性層側から順にアンドープまたはn型の第1の層とp
型不純物がドープされたp型の第2の層とからなる半導
体発光素子の製造方法であって、 上記第1の層を成長させた後、上記第1の層上に所定の
開口部を有する成長マスクを形成する工程と、 上記成長マスクの上記開口部における上記第1の層上に
アンドープまたはn型の層および上記第2の層を成長さ
せる工程とを有することを特徴とする半導体発光素子の
製造方法。
128. A structure in which an active layer is sandwiched between an n-side clad layer and a p-side clad layer and a ridge structure formed by selective growth, wherein the p-side clad layer is formed from the active layer side. Undoped or n-type first layer and p
A method for manufacturing a semiconductor light emitting device, comprising a p-type second layer doped with a type impurity, wherein a predetermined opening is formed on the first layer after growing the first layer. A semiconductor light emitting device comprising: a step of forming a growth mask; and a step of growing an undoped or n-type layer and the second layer on the first layer in the opening of the growth mask. Manufacturing method.
【請求項129】 上記第2の層上にp型コンタクト層
を成長させる工程を更に有することを特徴とする請求項
128記載の半導体発光素子の製造方法。
129. The method for manufacturing a semiconductor light emitting device according to claim 128, further comprising the step of growing a p-type contact layer on the second layer.
【請求項130】 n側クラッド層とp側クラッド層と
の間に活性層がはさまれた構造および選択成長により形
成されたリッジ構造を有し、上記p側クラッド層が上記
活性層側から順にアンドープまたはn型の第1の層とp
型不純物がドープされたp型の第2の層とからなる半導
体発光素子の製造方法であって、 上記第1の層を成長させた後、上記第1の層上に所定の
開口部を有する成長マスクを形成する工程と、 上記成長マスクの上記開口部における上記第1の層上に
上記第2の層を成長させる工程とを有することを特徴と
する半導体発光素子の製造方法。
130. A structure having an active layer sandwiched between an n-side clad layer and a p-side clad layer and a ridge structure formed by selective growth, wherein the p-side clad layer is formed from the active layer side. Undoped or n-type first layer and p
A method for manufacturing a semiconductor light emitting device, comprising a p-type second layer doped with a type impurity, wherein a predetermined opening is formed on the first layer after growing the first layer. A method for manufacturing a semiconductor light emitting device, comprising: a step of forming a growth mask; and a step of growing the second layer on the first layer in the opening of the growth mask.
【請求項131】 上記第2の層上にp型コンタクト層
を成長させる工程を更に有することを特徴とする請求項
130記載の半導体発光素子の製造方法。
131. The method of manufacturing a semiconductor light emitting device according to claim 130, further comprising the step of growing a p-type contact layer on the second layer.
【請求項132】 n側クラッド層とp側クラッド層と
の間に活性層がはさまれた構造および選択成長により形
成されたリッジ構造を有し、上記p側クラッド層が上記
活性層側から順にアンドープまたはn型の第1の層とp
型不純物がドープされたp型の第2の層とからなり、か
つ、上記第2の層がこの第2の層よりバンドギャップが
大きい第3の層を有する、窒化物系III−V族化合物
半導体を用いた半導体発光素子の製造方法であって、 上記活性層から上記第3の層までの成長を、実質的に水
素を含まず、窒素を主成分とするキャリアガス雰囲気中
で行うようにしたことを特徴とする半導体発光素子の製
造方法。
132. A structure in which an active layer is sandwiched between an n-side cladding layer and a p-side cladding layer and a ridge structure formed by selective growth are provided, and the p-side cladding layer is formed from the active layer side. Undoped or n-type first layer and p
And a p-type second layer doped with type impurities, and the second layer has a third layer having a bandgap larger than that of the second layer. A method for manufacturing a semiconductor light emitting device using a semiconductor, wherein the growth from the active layer to the third layer is performed in a carrier gas atmosphere containing substantially no hydrogen and nitrogen as a main component. A method for manufacturing a semiconductor light emitting device, comprising:
【請求項133】 上記実質的に水素を含まず、窒素を
主成分とするキャリアガス雰囲気はN2 ガス雰囲気であ
ることを特徴とする請求項132記載の半導体発光素子
の製造方法。
133. The method of manufacturing a semiconductor light emitting device according to claim 132, wherein the carrier gas atmosphere containing substantially no hydrogen and having nitrogen as a main component is an N 2 gas atmosphere.
【請求項134】 n側クラッド層とp側クラッド層と
の間に活性層がはさまれた構造および選択成長により形
成されたリッジ構造を有し、上記p側クラッド層が上記
活性層側から順にアンドープまたはn型の第1の層とp
型不純物がドープされたp型の第2の層とからなる、窒
化物系III−V族化合物半導体を用いた半導体発光素
子の製造方法であって、 上記活性層から上記p側クラッド層の上記第1の層まで
の成長を、実質的に水素を含まず、窒素を主成分とする
キャリアガス雰囲気中で行うようにしたことを特徴とす
る半導体発光素子の製造方法。
134. A structure in which an active layer is sandwiched between an n-side cladding layer and a p-side cladding layer and a ridge structure formed by selective growth are provided, and the p-side cladding layer is formed from the active layer side. Undoped or n-type first layer and p
A method for manufacturing a semiconductor light emitting device using a nitride-based III-V group compound semiconductor, comprising: a p-type second layer doped with a type impurity; A method for manufacturing a semiconductor light emitting device, wherein the growth up to the first layer is performed in a carrier gas atmosphere containing substantially no hydrogen and nitrogen as a main component.
【請求項135】 上記実質的に水素を含まず、窒素を
主成分とするキャリアガス雰囲気はN2 ガス雰囲気であ
ることを特徴とする請求項134記載の半導体発光素子
の製造方法。
135. The method of manufacturing a semiconductor light emitting device according to claim 134, wherein the carrier gas atmosphere containing substantially no hydrogen and having nitrogen as a main component is an N 2 gas atmosphere.
【請求項136】 n側クラッド層とp側クラッド層と
の間に活性層がはさまれた構造および選択成長により形
成されたリッジ構造を有する、窒化物系III−V族化
合物半導体を用いた半導体発光素子において、 上記活性層とこの活性層に最も近い、p型不純物がドー
プされたp型の層との間の距離が50nm以上であるこ
とを特徴とする半導体発光素子。
136. A nitride III-V compound semiconductor having a structure in which an active layer is sandwiched between an n-side cladding layer and a p-side cladding layer and a ridge structure formed by selective growth is used. In the semiconductor light emitting device, the distance between the active layer and a p-type layer doped with a p-type impurity, which is the closest to the active layer, is 50 nm or more.
【請求項137】 上記活性層と上記p型の層との間の
距離が60nm以上であることを特徴とする請求項13
6記載の半導体発光素子。
137. The distance between the active layer and the p-type layer is 60 nm or more.
6. The semiconductor light emitting device according to 6.
【請求項138】 上記活性層と上記p型の層との間の
距離が100nm以上であることを特徴とする請求項1
36記載の半導体発光素子。
138. The distance between the active layer and the p-type layer is 100 nm or more.
36. The semiconductor light emitting device according to 36.
【請求項139】 上記活性層と上記p型の層との間の
距離が50nm以上500nm以下であることを特徴と
する請求項136記載の半導体発光素子。
139. The semiconductor light emitting device according to claim 136, wherein the distance between the active layer and the p-type layer is 50 nm or more and 500 nm or less.
【請求項140】 上記活性層と上記p型の層との間の
距離が100nm以上200nm以下であることを特徴
とする請求項136記載の半導体発光素子。
140. The semiconductor light-emitting device according to claim 136, wherein a distance between the active layer and the p-type layer is 100 nm or more and 200 nm or less.
【請求項141】 上記活性層に最も近いp型の層が上
記p側クラッド層よりバンドギャップが大きいp型の層
であることを特徴とする請求項136記載の半導体発光
素子。
141. The semiconductor light emitting device according to claim 136, wherein the p-type layer closest to the active layer is a p-type layer having a bandgap larger than that of the p-side cladding layer.
【請求項142】 n側クラッド層とp側クラッド層と
の間に活性層がはさまれた構造および選択成長により形
成されたリッジ構造を有し、上記活性層とこの活性層に
最も近い、p型不純物がドープされたp型の層との間の
距離が50nm以上であり、上記活性層に最も近いp型
の層が上記p側クラッド層よりバンドギャップが大きい
p型の層である、窒化物系III−V族化合物半導体を
用いた半導体発光素子の製造方法であって、 上記活性層から上記p側クラッド層よりバンドギャップ
が大きいp型の層までの成長を、実質的に水素を含ま
ず、窒素を主成分とするキャリアガス雰囲気中で行うよ
うにしたことを特徴とする半導体発光素子の製造方法。
142. A structure in which an active layer is sandwiched between an n-side cladding layer and a p-side cladding layer and a ridge structure formed by selective growth are provided, and the active layer is closest to the active layer. The distance from the p-type layer doped with p-type impurities is 50 nm or more, and the p-type layer closest to the active layer is a p-type layer having a band gap larger than that of the p-side cladding layer. A method for manufacturing a semiconductor light emitting device using a nitride-based III-V group compound semiconductor, wherein hydrogen is substantially grown during growth from the active layer to a p-type layer having a bandgap larger than that of the p-side cladding layer. A method for manufacturing a semiconductor light emitting device, characterized in that the process is carried out in a carrier gas atmosphere containing nitrogen as a main component without being included.
【請求項143】 上記実質的に水素を含まず、窒素を
主成分とするキャリアガス雰囲気はN2 ガス雰囲気であ
ることを特徴とする請求項142記載の半導体発光素子
の製造方法。
143. The method for manufacturing a semiconductor light emitting device according to claim 142, wherein the carrier gas atmosphere containing substantially no hydrogen and having nitrogen as a main component is an N 2 gas atmosphere.
JP2002041171A 2002-02-19 2002-02-19 Semiconductor light emitting device and manufacturing method thereof Expired - Fee Related JP4178807B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002041171A JP4178807B2 (en) 2002-02-19 2002-02-19 Semiconductor light emitting device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002041171A JP4178807B2 (en) 2002-02-19 2002-02-19 Semiconductor light emitting device and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004380818A Division JP4179280B2 (en) 2004-12-28 2004-12-28 Manufacturing method of semiconductor light emitting device

Publications (3)

Publication Number Publication Date
JP2003243772A true JP2003243772A (en) 2003-08-29
JP2003243772A5 JP2003243772A5 (en) 2005-08-11
JP4178807B2 JP4178807B2 (en) 2008-11-12

Family

ID=27781664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002041171A Expired - Fee Related JP4178807B2 (en) 2002-02-19 2002-02-19 Semiconductor light emitting device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4178807B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209873A (en) * 2004-01-22 2005-08-04 Sharp Corp Gallium nitride-based semiconductor light emitting element
JP2005294753A (en) * 2004-04-05 2005-10-20 Toshiba Corp Semiconductor light emitting device
JP2007214570A (en) * 2006-02-09 2007-08-23 Samsung Electronics Co Ltd Ridge waveguide type semiconductor laser diode
JP2007235107A (en) * 2006-02-02 2007-09-13 Mitsubishi Electric Corp Semiconductor light-emitting device
WO2008004437A1 (en) * 2006-07-05 2008-01-10 Panasonic Corporation Semiconductor light emitting element and method for fabricating the same
US7485902B2 (en) * 2002-09-18 2009-02-03 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device
JP2010187034A (en) * 2010-06-01 2010-08-26 Toshiba Corp Semiconductor device
US8466477B2 (en) 2005-08-29 2013-06-18 Kabushiki Kaisha Toshiba Semiconductor device
JP7323786B2 (en) 2019-01-17 2023-08-09 日亜化学工業株式会社 semiconductor laser element

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485902B2 (en) * 2002-09-18 2009-02-03 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device
JP2005209873A (en) * 2004-01-22 2005-08-04 Sharp Corp Gallium nitride-based semiconductor light emitting element
JP4508662B2 (en) * 2004-01-22 2010-07-21 シャープ株式会社 Gallium nitride semiconductor light emitting device
JP2005294753A (en) * 2004-04-05 2005-10-20 Toshiba Corp Semiconductor light emitting device
US8466477B2 (en) 2005-08-29 2013-06-18 Kabushiki Kaisha Toshiba Semiconductor device
US8741686B2 (en) 2005-08-29 2014-06-03 Kabushiki Kaisha Toshiba Semiconductor device
US8835950B2 (en) 2005-08-29 2014-09-16 Kabushiki Kaisha Toshiba Semiconductor device
US9035336B2 (en) 2005-08-29 2015-05-19 Kabushiki Kaisha Toshiba Semiconductor device
JP2007235107A (en) * 2006-02-02 2007-09-13 Mitsubishi Electric Corp Semiconductor light-emitting device
JP2007214570A (en) * 2006-02-09 2007-08-23 Samsung Electronics Co Ltd Ridge waveguide type semiconductor laser diode
WO2008004437A1 (en) * 2006-07-05 2008-01-10 Panasonic Corporation Semiconductor light emitting element and method for fabricating the same
US8178889B2 (en) 2006-07-05 2012-05-15 Panasonic Corporation Semiconductor light emitting element having a single defect concentrated region and a light emitting which is not formed on the single defect concentrated region
JP2010187034A (en) * 2010-06-01 2010-08-26 Toshiba Corp Semiconductor device
JP7323786B2 (en) 2019-01-17 2023-08-09 日亜化学工業株式会社 semiconductor laser element

Also Published As

Publication number Publication date
JP4178807B2 (en) 2008-11-12

Similar Documents

Publication Publication Date Title
US6870193B2 (en) Semiconductor light emitting device and its manufacturing method
JP3864735B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP4246242B2 (en) Semiconductor light emitting device
US8981340B2 (en) Nitride semiconductor device and production method thereof
US6319742B1 (en) Method of forming nitride based semiconductor layer
US9035336B2 (en) Semiconductor device
US6618413B2 (en) Graded semiconductor layers for reducing threshold voltage for a nitride-based laser diode structure
US7453102B2 (en) Nitride-based semiconductor laser device
US7485902B2 (en) Nitride-based semiconductor light-emitting device
US7755101B2 (en) Semiconductor light emitting device
JPH1065271A (en) Gallium nitride based semiconductor light-emitting element
JP5507792B2 (en) Group III nitride semiconductor optical device
JP2004063537A (en) Semiconductor light emitting element, its manufacturing method, semiconductor device, and its manufacturing method
JP4178807B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP4877294B2 (en) Manufacturing method of semiconductor light emitting device
JP2003086903A (en) Semiconductor light emitting device and its manufacturing method
JP4449296B2 (en) GaN-based semiconductor light emitting device
JP4179280B2 (en) Manufacturing method of semiconductor light emitting device
JP2009038408A (en) Semiconductor light emitting element
JP5874689B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP3938207B2 (en) Manufacturing method of semiconductor light emitting device
JP4969210B2 (en) Semiconductor laser and manufacturing method thereof
JP4415440B2 (en) Manufacturing method of semiconductor laser
JP3889911B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2006041490A (en) Semiconductor laser device and its manufacture

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041224

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080818

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees