JP4415440B2 - Manufacturing method of semiconductor laser - Google Patents
Manufacturing method of semiconductor laser Download PDFInfo
- Publication number
- JP4415440B2 JP4415440B2 JP2000017912A JP2000017912A JP4415440B2 JP 4415440 B2 JP4415440 B2 JP 4415440B2 JP 2000017912 A JP2000017912 A JP 2000017912A JP 2000017912 A JP2000017912 A JP 2000017912A JP 4415440 B2 JP4415440 B2 JP 4415440B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- gan
- semiconductor layer
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、半導体レーザおよびその製造方法に関し、特に、窒化物系III−V族化合物半導体を用いたリッジ構造の半導体レーザに適用して好適なものである。
【0002】
【従来の技術】
近年、光ディスクの高密度化に必要である青色領域から紫外線領域におよぶ発光が可能な半導体レーザとして、AlGaInNなどの窒化物系III−V族化合物半導体を用いた半導体レーザの研究開発が盛んに行われている。書き込み型光ディスクの実現には、少なくとも20mW以上の光出力が必要であるが、中村らのグループはこの材料系を用いたハイパワーレーザの作製に関して報告している(Appl.Phys.Lett.,72(1998)2014, Jpn.J.Appl.Phys.,37(1998)L627)。
【0003】
図14に従来のリッジ型GaN系半導体レーザを示す。このGaN系半導体レーザは、SCH(Separate Confinement Heterostructure)構造を有するものである。
【0004】
図14に示すように、このGaN系半導体レーザにおいては、c面サファイア基板101上に、アンドープのGaNバッファ層102を介して、n型GaNコンタクト層103、n型AlGaNクラッド層104、n型GaN光導波層105、例えばアンドープGa1-x Inx N/Ga1-y Iny N多重量子井戸構造の活性層106、p型AlGaNキャップ層107、p型GaN光導波層108、p型AlGaNクラッド層109およびp型GaNコンタクト層110が順次積層されている。
【0005】
n型GaNコンタクト層103の上層部、n型AlGaNクラッド層104、n型GaN光導波層105、活性層106、p型AlGaNキャップ層107、p型GaN光導波層108およびp型AlGaNクラッド層109は所定幅のメサ形状を有する。また、このメサ部におけるp型AlGaNクラッド層109の上層部およびp型GaNコンタクト層110には一方向に延在する所定幅のリッジ形状のストライプが形成されている。
【0006】
このストライプの両側の部分にはSiO2 膜111が埋め込まれており、p側電極112はストライプ上面のp型GaNコンタクト層110にのみ接触するような構造となっている。また、メサ部に隣接する部分のn型GaNコンタクト層103上にn側電極113が設けられている。
【0007】
【発明が解決しようとする課題】
しかしながら、上述のようにSiO2 膜111をストライプの両側に埋め込んだGaN系半導体レーザにおいては、SiO2 の屈折率(1.5)がGaNの屈折率(2.55)に比較して非常に小さいため、横方向の実効的な屈折率差が大きすぎ、横モード閉じ込めが強すぎる。そのため、レーザ光のシングルモード性が高くなり、例えば光ディスク記録装置の光ピックアップ内で使用した場合、レーザ光が戻り光と干渉して強いノイズを発生しまうという欠点があった。
【0008】
したがって、この発明が解決しようとする課題は、マルチモード発振を可能とし、戻り光ノイズの低減を図ることができる半導体レーザおよびその製造方法を提供することにある。
【0009】
【課題を解決するための手段】
本発明者は、従来技術が有する上述のような課題を解決すべく、鋭意検討を行った。その概要について以下に説明する。
【0010】
いま、GaN系半導体レーザにおいて、ストライプの両側にSiO2 膜を埋め込む代わりに、GaN層を埋め込む場合を考える。このようにGaN層を埋め込むことにより、横方向の実効的な屈折率差を1×10-3から3×10-3と小さく設定することができ、横モード閉じ込めを適度に弱くすることができる。このため、マルチモード発振(あるいは、パルセーション発振)が可能となり、戻り光ノイズの少ない半導体レーザを実現することができる。
【0011】
このGaN層の埋め込みには一般的には選択成長が用いられる。すなわち、図1に示すように、GaN系半導体レーザの製造工程において、p型AlGaNクラッド層1およびp型GaNコンタクト層2まで成長させた後、そのp型GaNコンタクト層2上にストライプ状のSiO2 膜3を形成し、このSiO2 膜3をマスクとしてp型AlGaNクラッド層1の途中の深さまでエッチングを行ってストライプを形成した後、SiO2 膜3をマスクとして埋め込み部位にGaN層4を選択選択させ、埋め込みを行う。ところが、このようにしてGaN層4を選択成長させても、ストライプの両側に段差ができて完全に埋め込むことは難しかった。また、ストライプの形状によっては、GaN層4の成長の際に面方位性が出るためにGaN層4に鬆が形成されることもあった。
【0012】
本発明者はこれらの問題が発生する原因について検討した結果、エッチングによりストライプを形成する際にその両側に形成される埋め込み部位の幅がほぼレーザチップの幅に等しく、通常は200μm以上と非常に大きいことがその一つの大きな要因であるという結論に至った。すなわち、このように埋め込み部位の幅が非常に大きいため、ストライプの両側の部分においてGaN層4の選択成長にあずかるGa原子およびN原子は、ストライプ上のSiO2 膜3上に供給されて横方向拡散により埋め込み部位にマイグレートしてくるものが大部分である。このため、GaN層4の選択成長の速度が遅く、しかも埋め込み形状が悪く平坦な埋め込みを行うことが困難となる。
【0013】
このGaN層4の埋め込み性は成長時間を長くすることによりある程度向上させることが可能であるが、このように長時間成長を行うと、GaN系半導体レーザの活性層として用いられるInGaN系半導体が高温の熱履歴に弱いため、成長中に活性層に大きな損傷が発生してしまい、レーザ特性の劣化を招くという問題があった。
【0014】
本発明者は、これらの問題を解消するためには、ストライプの両側の埋め込み部位の幅を意図的に大幅に狭くし、埋め込み部位にその両側からGa原子およびN原子が供給されるようにすることが有効であることを見い出した。すなわち、図2に示すように、ストライプの両側の埋め込み部位の幅Wを限定された幅に設定し、GaN層4の選択成長を行うようにすれば、埋め込み部位にはその両側からGa原子およびN原子が供給されるため、GaN層4の選択成長の速度が速くなり、埋め込み形状も良好になって均一で平坦な埋め込みを行うことが可能となる。
【0015】
本発明者はさらに、ストライプの両側の埋め込み部位の幅をどの程度まで狭くすれば、より短時間で良好な埋め込みを行うことができるかについて検討を行った。この目的のために、図3に示すように、GaN層11上にSiO2 膜12を形成し、このSiO2 膜12に、幅をW1 、W2 、W3 、・・・(W1 <W2 <W3 <・・・)と変化させたストライプ状の開口12aを形成し、このSiO2 膜12を成長マスクとして例えば減圧の有機金属化学気相成長(MOCVD)法により開口12aの部分にGaN層13を選択成長させる実験を行った。その結果、開口12aの部分に成長するGaN層13の成長速度はこの開口12aの幅に依存し、開口12aの幅が小さくなるにつれて成長速度が大きくなる傾向があることがわかった。図4に開口12aの幅Wに対するGaN層13の成長速度の変化を模式的に示す。成長速度は開口12aのピッチによっても変化し、ピッチが大きくなるほど成長速度が大きくなる傾向がある。
【0016】
本発明者は、この実験結果を踏まえてさらに検討を行った結果、ストライプの両側の埋め込み部位へのGaN層、より一般的には窒化物系III−V族化合物半導体層の埋め込みをより短時間で良好に行うためには、最も広くは、埋め込み部位の幅を50μm以下にすればよく、好適には30μm以下、より好適には20μm以下にすればよいという結論に至った。
【0017】
この発明は、本発明者による以上の検討に基づいて案出されたものである。
【0018】
すなわち、上記課題を解決するために、この発明の第1の発明は、
リッジ形状のストライプを有する、窒化物系III−V族化合物半導体を用いた半導体レーザにおいて、
ストライプの両側の埋め込み部位の幅が50μm以下であり、
埋め込み部位に窒化物系III−V族化合物半導体からなる埋め込み半導体層が埋め込まれている
ことを特徴とするものである。
【0019】
この発明の第2の発明は、
リッジ形状のストライプを有する、窒化物系III−V族化合物半導体を用いた半導体レーザの製造方法において、
ストライプを形成するとともに、ストライプの両側に幅が50μm以下の埋め込み部位を形成する工程と、
埋め込み部位に窒化物系III−V族化合物半導体からなる埋め込み半導体層の選択成長を行う工程とを有する
ことを特徴とするものである。
【0020】
この発明においては、埋め込み半導体層の成長時間の短縮を図り、埋め込み半導体層をより平坦にする観点より、埋め込み部位の幅は好適には30μm以下、より好適には20μm以下に選ばれる。
【0021】
この発明において、典型的には、ストライプは少なくともp型クラッド層を含むp型半導体層に形成されるが、場合によっては、n型クラッド層を含むn型半導体層に形成されることもある。埋め込み半導体層は、n型、p型、i型のいずれであってもよく、必要に応じて選ばれる。ここで、n型不純物としては例えばシリコン(Si)、p型不純物としては例えばマグネシウム(Mg)を用いることができる。埋め込み半導体層は、単層、多層のいずれであってもよい。埋め込み半導体層を多層構造とする場合には、例えば、必要に応じて同種または異種の半導体層の積層構造とすることができ、各層の導電型を異ならせてもよい。
【0022】
例えば、ストライプは少なくともp型クラッド層を含むp型半導体層に形成され、埋め込み半導体層はn型半導体層である。あるいは、ストライプは少なくともp型クラッド層を含むp型半導体層に形成され、埋め込み半導体層はn型半導体層とその上のp型半導体層とからなる。
【0023】
埋め込み半導体層は、例えば、Inx Ga1-X N(0≦x≦1)、Alx Ga1-X N(0≦x≦1)などにより構成される。
【0024】
この発明においては、横方向の実効的な屈折率差をより大きくするために、埋め込み半導体層の一部に、バンドギャップが発振波長に対応する光子エネルギー以下のものが用いられる。具体的には、例えば、ストライプは少なくともp型クラッド層を含むp型半導体層に形成され、活性層はInx Ga1-x N(ただし、0≦x≦1)からなり、埋め込み半導体層はIny Ga1-y N(ただし、0≦y≦1かつx≦y)からなる第1の半導体層とAlz Ga1-z N(ただし、0≦z≦1)からなる第2の半導体層とからなる。
【0025】
この発明において、典型的には、埋め込み部位以外の部分の表面に成長マスクを形成しておき、成長マスクを用いて埋め込み半導体層の選択成長を行う。成長マスクは、例えば、SiO2 膜やSiN膜などにより形成することができる。
【0026】
この発明において、埋め込み性の向上を図る観点からは、例えば、埋め込み半導体層の選択成長の初期の成長温度を400℃以上800℃未満とする。このように比較的低温で成長させる埋め込み半導体層は面方位に依存しないアモルファス状となるため、選択成長初期に埋め込み部位を良好に埋め込むことができる。このアモルファス状の部分の厚さは例えば200nm以下に設定される。なお、このアモルファス状の部分は、後に行われる高温での成長時に結晶化される。
【0027】
この発明において、窒化物系III−V族化合物半導体は、Ga、Al、In、BおよびTlからなる群より選ばれた少なくとも一種類のIII族元素と、少なくともNを含み、場合によってさらにAsまたはPを含むV族元素とからなる。この窒化物系III−V族化合物半導体の具体例を挙げると、GaN、AlGaN、AlN、GaInN、AlGaInN、InNなどである。
【0028】
埋め込み半導体層の成長には、有機金属化学気相成長(MOCVD)法、ハイドライド気相エピタキシャル成長あるいはハライド気相エピタキシャル成長(HVPE)法、分子線エピタキシー(MBE)法などを用いることができる。
【0029】
この発明において、半導体レーザは、実屈折率導波型半導体レーザとすることができる。
【0030】
上述のように構成されたこの発明によれば、ストライプの両側の埋め込み部位に窒化物系III−V族化合物半導体からなる埋め込み半導体層が埋め込まれていることにより、ストライプの両側にSiO2 膜が埋め込まれた従来の半導体レーザに比べて横方向の実効的な屈折率差を十分に小さくすることができ、特に、埋め込み半導体層がGaN系半導体からなる場合には、横方向の実効的な屈折率差を例えば1×10-3から3×10-3に設定することができる。また、ストライプの両側の埋め込み部位の幅が50μm以下であることにより、この埋め込み部位に埋め込み半導体層を選択成長により成長させる場合、その成長速度が従来に比べて例えば数倍程度以上大きくなることにより、成長時間の大幅な短縮を図ることができるとともに、埋め込みを良好に行うことができ、埋め込み半導体層の表面の平坦化を図ることができる。特に、埋め込み半導体層の選択成長の初期の成長温度を400℃以上800℃未満とすることにより、埋め込み半導体層はアモルファス状となるため、成長初期に埋め込み部位を均一かつ平坦に埋め込むことができ、ひいてはその上に成長する層も均一かつ平坦にすることができる。
【0031】
また、上述のように埋め込み半導体層の成長時間の大幅な短縮を図ることができることにより、選択成長時に活性層が受ける600℃以上の高温の熱履歴を短くすることができ、活性層に生じる損傷を最小限に抑えることができる。
【0032】
さらに、光出力−電流特性におけるキンクをなくし、戻り光ノイズの低減を図る観点からは、好適には、埋め込み半導体層の一部に発振波長に対応する光子エネルギー以下のバンドギャップを有する窒化物系III−V族化合物半導体を用い、その厚さ、組成、不純物濃度などを調整することにより、横方向の実効的な屈折率差をより大きくする。例えば、埋め込み半導体層の一部にIny Ga1-y N(ただし、0≦y≦1かつx≦y)を用いることにより、横方向の実効的な屈折率差を3×10-3から7×10-3とより大きく設定することができる。
【0033】
さらに、埋め込み半導体層の成長時に同時にp型層またはn型層の不純物の活性化を行うことができるので、この不純物の活性化のための工程を別に設ける必要がない。特に、ストライプを少なくともp型クラッド層を含むp型半導体層に形成し、埋め込み半導体層をn型半導体層とする場合には、このn型半導体層の成長の際に同時に、p型層中のp型不純物、例えばMgの活性化を行うことができる。これは、n型半導体層により、p型不純物の不活性化の原因である水素原子の侵入を阻むことができることによるものと考えられる。
【0034】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
【0035】
図5はこの発明の第1の実施形態によるリッジ構造のGaN系半導体レーザを示す。このGaN系半導体レーザは、SCH構造を有するものである。
【0036】
図5に示すように、このGaN系半導体レーザにおいては、例えば厚さが400μmのc面サファイア基板51上に、アンドープのGaNバッファ層52を介して、n型GaNコンタクト層53、n型AlGaNクラッド層54、n型GaN光導波層55、例えばアンドープGa1-x Inx N/Ga1-y Iny N多重量子井戸構造の活性層56、p型AlGaNキャップ層57、p型GaN光導波層58、p型AlGaNクラッド層59およびp型GaNコンタクト層60が順次積層されている。
【0037】
GaNバッファ層52は厚さが例えば30nmである。n型GaNコンタクト層53は厚さが例えば4μmであり、n型不純物として例えばシリコン(Si)がドープされている。n型AlGaNクラッド層54は厚さが例えば0.7μmであり、n型不純物として例えばSiがドープされている。n型GaN光導波層55は厚さが例えば0.1μmであり、n型不純物として例えばSiがドープされている。アンドープGa1-x Inx N/Ga1-y Iny N多重量子井戸構造の活性層56は、例えば、井戸層の厚さが3nm、障壁層の厚さが4nmである。
【0038】
p型AlGaNキャップ層57は厚さが例えば20nmであり、p型不純物として例えばマグネシウム(Mg)がドープされている。このp型AlGaNキャップ層57のAl組成は例えば0.2である。このp型AlGaNキャップ層57は、p型GaN光導波層58、p型AlGaNクラッド層59およびp型GaNコンタクト層60の成長時に活性層56からInが拡散して劣化するのを防止するため、および、活性層56からのキャリアのオーバーフローを防止するためのものである。p型GaN光導波層58は厚さが例えば0.1μmであり、p型不純物として例えばMgがドープされている。p型AlGaNクラッド層59は例えば厚さが0.7μmであり、p型不純物として例えばMgがドープされている。p型GaNコンタクト層60は厚さが例えば0.3μmであり、p型不純物として例えばMgがドープされている。
【0039】
n型GaNコンタクト層53の上層部、n型AlGaNクラッド層54、n型GaN光導波層55、活性層56、p型AlGaNキャップ層57、p型GaN光導波層58およびp型AlGaNクラッド層59は所定幅のメサ形状を有する。また、このメサ部におけるp型AlGaNクラッド層59の上層部およびp型GaNコンタクト層60には一方向に延在する所定幅のストライプが形成され、その両側に溝61が形成されている。このストライプの延在方向は例えば〈11−20〉方向であり、幅は例えば2〜3μmである。溝61には、n型GaN埋め込み層62が埋め込まれている。このn型GaN埋め込み層62は電流狭窄層としての役割も果たす。
【0040】
ストライプ部のp型GaNコンタクト層60およびその両側のn型GaN埋め込み層62上にp側電極63が設けられている。このp側電極63は、例えばNi膜、Pt膜およびAu膜を順次積層したNi/Pt/Au構造を有し、これらのNi膜、Pt膜およびAu膜の厚さは例えばそれぞれ10nm、100nmおよび300nmである。また、メサ部に隣接する部分のn型GaNコンタクト層53上にn側電極64が設けられている。このn側電極64は、例えばTi膜、Al膜、Pt膜およびAu膜を順次積層したTi/Al/Pt/Au構造を有し、これらのTi膜、Al膜、Pt膜およびAu膜の厚さは例えばそれぞれ10nm、100nm、100nmおよび300nmである。
【0041】
図6に、このGaN系半導体レーザにおける活性層56と溝61の底面との間の距離、言い換えればストライプの両側の部分のp型層の総厚dに対する実効屈折率差Δnの変化を示す。図6に示すように、このGaN系半導体レーザにおいては、ストライプをn型GaN埋め込み層63により埋め込んでいることにより、横方向の実効屈折率差Δnを1×10-3〜3×10-3と小さく設定することができる。また、dはレーザ特性に与える影響が非常に大きいが、素子作製時にその値を制御することは一般に難しい。これに対して、このGaN系半導体レーザでは、dの値が0.2〜0.5μmの範囲でΔnは1×10-3〜3×10-3となるため、dが多少ばらついても、Δnをこれらの範囲に容易に設定することができる。
【0042】
次に、上述のように構成されたこの第1の実施形態によるGaN系半導体レーザの製造方法について説明する。
【0043】
このGaN系半導体レーザを製造するには、まず、図7に示すように、あらかじめサーマルクリーニングなどにより表面を清浄化したc面サファイア基板51上にMOCVD法により例えば520℃程度の温度でアンドープのGaNバッファ層52を成長させた後、基板温度を所定の成長温度に上昇させて、MOCVD法により、GaNバッファ層52上に、n型GaNコンタクト層53、n型AlGaNクラッド層54、n型GaN光導波層55、例えばアンドープGa1-x Inx N/Ga1-y Iny N多重量子井戸構造の活性層56、p型AlGaNキャップ層57、p型GaN光導波層58、p型AlGaNクラッド層59およびp型GaNコンタクト層60を順次成長させる。ここで、Inを含まない層であるn型GaNコンタクト層53、n型AlGaNクラッド層54、n型GaN光導波層55、p型AlGaNキャップ層57、p型GaN光導波層58、p型AlGaNクラッド層59およびp型GaNコンタクト層60の成長温度は例えば1000℃程度とし、Inを含む層であるGa1-x Inx N/Ga1-y Iny N多重量子井戸構造の活性層56の成長温度は例えば700〜800℃とする。これらのGaN系半導体層の成長原料は、例えば、III族元素であるGaの原料としてはトリメチルガリウム((CH3 )3 Ga、TMG)を、III族元素であるAlの原料としてはトリメチルアルミニウム((CH3 )3 Al、TMA)を、III族元素であるInの原料としてはトリメチルインジウム((CH3 )3 In、TMI)を、V族元素であるNの原料としてはアンモニア(NH3 )を用いる。また、キャリアガスとしては、例えば、水素(H2 )と窒素(N2 )との混合ガスを用いる。ドーパントについては、n型ドーパントとしては例えばモノシラン(SiH4 )を、p型ドーパントとしては例えばビス=メチルシクロペンタジエニルマグネシウム((CH3 C5 H4 )2 Mg)あるいはビス=シクロペンタジエニルマグネシウム((C5 H5 )2 Mg)を用いる。
【0044】
次に、GaN系半導体層を成長させたc面サファイア基板51をMOCVD装置から取り出す。次に、図8に示すように、p型GaNコンタクト層60の全面に例えばCVD法、真空蒸着法、スパッタリング法などにより例えば厚さが0.4μmのSiO2 膜65を形成した後、このSiO2 膜65上にリソグラフィーにより所定形状のレジストパターン(図示せず)を形成し、このレジストパターンをマスクとして、例えばフッ酸系のエッチング液を用いたウエットエッチング、または、CF4 やCHF3 などのフッ素を含むエッチングガスを用いたRIE法によりSiO2 膜65をエッチングし、ストライプ形状とする。次に、このSiO2 膜65をマスクとして例えばRIE法によりp型AlGaNクラッド層59の厚さ方向の所定の深さまでエッチングを行うことによりストライプを形成するとともに、このストライプの両側に溝61を形成する。この溝61の幅は50nm以下、好適には20〜30nm程度に設定する。このRIEのエッチングガスとしては例えば塩素系ガスを用いる。
【0045】
次に、図9に示すように、MOCVD法により、例えば400〜1000℃の成長温度で、SiO2 膜65をマスクとして、n型GaN埋め込み層62を選択成長させ、溝61を埋め込む。
【0046】
次に、n型GaN埋め込み層62を成長させたc面サファイア基板51をMOCVD装置から取り出す。次に、図10に示すように、基板全面に例えばCVD法、真空蒸着法、スパッタリング法などにより例えば厚さが0.4μmのSiO2 膜66を形成した後、このSiO2 膜66上にリソグラフィーにより所定形状のレジストパターン(図示せず)を形成し、このレジストパターンをマスクとして、例えばフッ酸系のエッチング液を用いたウエットエッチング、または、CF4 やCHF3 などのフッ素を含むエッチングガスを用いたRIE法によりSiO2 膜66をエッチングし、所定形状とする。
【0047】
次に、図11に示すように、このSiO2 膜66をマスクとして例えばRIE法によりn型GaNコンタクト層53が露出するまでエッチングを行うことにより、n型GaNコンタクト層53の上層部、n型AlGaNクラッド層54、n型GaN光導波層55、活性層56、p型AlGaNキャップ層57、p型GaN光導波層58、p型AlGaNクラッド層59およびp型GaNコンタクト層60をメサ形状にパターニングする。
【0048】
次に、SiO2 膜66をエッチング除去する。次に、基板表面に所定形状のレジストパターン(図示せず)形成し、真空蒸着法などにより基板全面にTi膜、Al膜、Pt膜およびAu膜を順次形成した後、レジストパターンをその上のTi膜、Al膜、Pt膜およびAu膜とともに除去する(リフトオフ)。これによって、図5に示すように、メサ部に隣接する部分のn型GaNコンタクト層53上にn側電極64が形成される。次に、n側電極64をオーミック接触させるためのアロイ処理を行う。同様なプロセスで、メサ部におけるp型GaNコンタクト層60およびその両側の部分のn型GaN埋め込み層62上にp側電極63を形成する。次に、p側電極63をp型GaNコンタクト層60にオーミック接触させるためのアロイ処理を行う。
【0049】
この後、上述のようにしてレーザ構造が形成されたc面サファイア基板51を劈開などによりバー状に加工して両共振器端面を形成し、さらにこれらの共振器端面に端面コーティングを施した後、このバーを劈開などによりチップ化する。以上により、目的とする埋め込みリッジ構造およびSCH構造のGaN系半導体レーザが製造される。
【0050】
以上のように、この第1の実施形態によれば、ストライプの両側にn型GaN埋め込み層62を埋め込んでいることにより、横方向の実効的な屈折率差を1×10-3から3×10-3と小さく設定することができる。このため、マルチモード発振が可能となり、戻り光ノイズの少ないGaN系半導体レーザを実現することができる。また、n型GaN埋め込み層62が埋め込まれる埋め込み部位、すなわち溝61の幅を50μm以下にしていることにより、n型GaN埋め込み層62の成長時間を例えば従来に比べて20分の1程度と大幅に短縮することができるとともに、平坦な形状とすることができる。また、このようにn型GaN埋め込み層62の選択成長の時間の大幅な短縮を図ることができることにより、このn型GaN埋め込み層62の選択成長時に活性層56が受ける600℃以上の高温の熱履歴を大幅に短くすることができ、活性層56に生じる損傷を最小限に抑えることができ、レーザ特性の劣化を抑えることができる。
【0051】
また、この第1の実施形態によれば、次のような利点を得ることもできる。すなわち、一般にGaN系半導体の成長では、成長雰囲気中の水素により、成長層中のp型不純物が不活性化する問題があるため、p型層の成長後に、窒素雰囲気中でポストアニールを行う必要がある。しかしながら、この第1の実施形態においては、n型GaN埋め込み層62の選択成長時には、p型層中のMgの不活性化の原因となる水素の侵入を阻むことができることにより、この選択成長時に同時にp型層中のMgの活性化を行うことができる。このため、ポストアニールを行わないでも、n型GaN埋め込み層62の選択成長中にp型層中のp型不純物を活性化させることが可能である。
【0052】
次に、この発明の第2の実施形態について説明する。この第2の実施形態においては、第1の実施形態によるGaN系半導体レーザの製造において、n型GaN埋め込み層62の選択成長を2段階に分けて行う。すなわち、まず、最初に、400℃以上800℃未満の比較的低温で、n型GaN埋め込み層62を所定の厚さ、例えば200nm以下の厚さに成長させる。このような低温で成長されたn型GaN埋め込み層62はアモルファス状となるため、鬆が形成されることなく、埋め込み部位を均一かつ平坦に埋め込むことができる。次に、2回目の成長として、高温、例えば800〜1000℃の成長温度で残りのn型GaN埋め込み層62を成長させる。この高温での成長時に、低温で成長させたアモルファス状の部分は再結晶化する。その他のことは第1の実施形態と同様であるので、説明を省略する。
【0053】
この第2の実施形態によれば、第1の実施形態と同様な利点を得ることができるほか、n型GaN埋め込み層62の埋め込み性をより一層向上させることができるという利点を得ることができる。
【0054】
次に、この発明の第3の実施形態について説明する。この第3の実施形態においては、図12に示すように、埋め込み半導体層が、n型GaN埋め込み層62とその上のp型GaN埋め込み層67とからなる2層構造となっている。p型GaN埋め込み層67はストライプ部の側面でp型GaNコンタクト層60と接触している。そして、p側電極63はストライプ部のp型GaNコンタクト層60とp型GaN埋め込み層67との両方とオーミック接触している。その他のことは第1の実施形態と同様であるので、説明を省略する。
【0055】
この第3の実施形態によれば、第1の実施形態と同様な利点を得ることができるほか、次のような利点を得ることができる。すなわち、p側電極63はストライプ部のp型GaNコンタクト層60だけでなく、p型GaN埋め込み層67にもオーミック接触していることにより、p側電極63のp型層に対する接触面積が大きくなり、その分だけp側電極63の接触抵抗の低減を図ることができる。このため、GaN系半導体レーザの動作電圧の低減を図ることができる。GaN系半導体レーザの動作電圧は元々高いため、これは非常に有効である。
【0056】
次に、この発明の第4の実施形態について説明する。この第4の実施形態においては、図13に示すように、埋め込み半導体層が、n型InGaN埋め込み層68とその上のn型GaN埋め込み層62とからなる2層構造となっている。n型InGaN埋め込み層68のバンドギャップは発振波長に対応する光子エネルギー以下とする。n型InGaN埋め込み層68の厚さは例えば300nm以下とする。その他のことは第1の実施形態と同様であるので、説明を省略する。
【0057】
この第4の実施形態によれば、第1の実施形態と同様な利点を得ることができるほか、次のような利点を得ることができる。すなわち、光ディスクへの書き込みを行う光源としての用途を考えると、第1の実施形態によるGaN系半導体レーザのように横方向の実効的な屈折率差を小さく設定すると、いわゆるホールバーニングにより光出力−電流特性にキンクが生じてしまう。これに対して、この第4の実施形態においては、埋め込み半導体層の一部を構成するn型InGaN埋め込み層68のバンドギャップが発振波長に対応する光子エネルギー以下であることにより、このn型InGaN埋め込み層68の厚さ、組成、不純物濃度などを調整することで、横方向の実効的な屈折率差を3×10-3から7×10-3とより大きく設定することができ、光出力−電流特性にキンクが生じなくなる。このため、光ディスクの記録レベルの高い光出力まで光出力−電流特性を線形に保つことができる。
【0058】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【0059】
例えば、上述の実施形態において挙げた数値、構造、形状、基板、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、構造、形状、基板、原料、プロセスなどを用いてもよい。
【0060】
また、上述の実施形態においては、リッジストライプの延びる方向をc面サファイア基板1の〈11−20〉方向にしているが、このリッジストライプの延びる方向は〈1−100〉方向にしてもよい。
【0061】
また、上述の実施形態においては、基板としてc面サファイア基板を用いているが、必要に応じて、SiC基板、Si基板、スピネル基板などの他の基板を用いてもよい。
【0062】
さらに、上述の実施形態においては、この発明をSCH構造のGaN系半導体レーザに適用した場合について説明したが、この発明は、例えば、DH(Double Heterostructure)構造のGaN系半導体レーザに適用してもよい。
【0063】
【発明の効果】
以上説明したように、この発明によれば、ストライプの両側の埋め込み部位の幅を50μm以下とし、この埋め込み部位に窒化物系III−V族化合物半導体からなる埋め込み半導体層を埋め込むので、マルチモード発振を可能とし、戻り光ノイズの低減を図ることができる。
【図面の簡単な説明】
【図1】この発明の原理を説明するための略線図である。
【図2】この発明の原理を説明するための略線図である。
【図3】この発明の原理を説明するための略線図である。
【図4】この発明の原理を説明するための略線図である。
【図5】この発明の第1の実施形態によるリッジ構造のGaN系半導体レーザを示す断面図である。
【図6】この発明の第1の実施形態によるGaN系半導体レーザにおけるストライプの両側のp型層の総厚dと実効屈折率差Δnとの関係を示すグラフである。
【図7】この発明の第1の実施形態によるGaN系半導体レーザの製造方法を説明するための断面図である。
【図8】この発明の第1の実施形態によるGaN系半導体レーザの製造方法を説明するための断面図である。
【図9】この発明の第1の実施形態によるGaN系半導体レーザの製造方法を説明するための断面図である。
【図10】この発明の第1の実施形態によるGaN系半導体レーザの製造方法を説明するための断面図である。
【図11】この発明の第1の実施形態によるGaN系半導体レーザの製造方法を説明するための断面図である。
【図12】この発明の第3の実施形態によるリッジ構造のGaN系半導体レーザを示す断面図である。
【図13】この発明の第4の実施形態によるリッジ構造のGaN系半導体レーザを示す断面図である。
【図14】従来のリッジ構造のGaN系半導体レーザを示す斜視図である。
【符号の説明】
51・・・c面サファイア基板、53・・・n型GaNコンタクト層、54・・・n型AlGaNクラッド層、55・・・n型GaN光導波層、56・・・活性層、58・・・p型GaN光導波層、59・・・p型AlGaNクラッド層、60・・・p型GaNコンタクト層、61・・・溝、62・・・n型GaN埋め込み層、63・・・p側電極、64・・・n側電極、67・・・p型GaN埋め込み層、68・・・n型InGaN埋め込み層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor laser and a method for manufacturing the same, and is particularly suitable for application to a semiconductor laser having a ridge structure using a nitride III-V compound semiconductor.
[0002]
[Prior art]
In recent years, research and development of semiconductor lasers using nitride-based III-V compound semiconductors such as AlGaInN as active semiconductor lasers capable of emitting light from the blue region to the ultraviolet region, which are necessary for increasing the density of optical disks, have been actively conducted. It has been broken. The realization of a writable optical disk requires an optical output of at least 20 mW, but Nakamura et al. Reported on the production of a high-power laser using this material system (Appl. Phys. Lett., 72 (1998) 2014, Jpn. J. Appl. Phys., 37 (1998) L627).
[0003]
FIG. 14 shows a conventional ridge type GaN semiconductor laser. This GaN semiconductor laser has an SCH (Separate Confinement Heterostructure) structure.
[0004]
As shown in FIG. 14, in this GaN-based semiconductor laser, an n-type
[0005]
Upper layer portion of n-type
[0006]
There are SiO on both sides of this stripe. 2 The film 111 is embedded, and the p-
[0007]
[Problems to be solved by the invention]
However, as mentioned above, SiO 2 In a GaN-based semiconductor laser in which the film 111 is embedded on both sides of the stripe,
[0008]
Therefore, the problem to be solved by the present invention is to provide a semiconductor laser capable of multimode oscillation and reducing the return light noise, and a method for manufacturing the same.
[0009]
[Means for Solving the Problems]
This inventor earnestly examined in order to solve the above problems which conventional technology has. The outline will be described below.
[0010]
Now, in GaN semiconductor lasers, SiO 2 Consider the case of embedding a GaN layer instead of embedding a film. By embedding the GaN layer in this way, the effective refractive index difference in the lateral direction is reduced to 1 × 10. -3 To 3 × 10 -3 The transverse mode confinement can be moderately weakened. Therefore, multimode oscillation (or pulsation oscillation) is possible, and a semiconductor laser with little return light noise can be realized.
[0011]
In general, selective growth is used for embedding the GaN layer. That is, as shown in FIG. 1, in a manufacturing process of a GaN-based semiconductor laser, after growing up to a p-type
[0012]
As a result of studying the cause of these problems, the present inventor has found that when the stripe is formed by etching, the width of the embedded portion formed on both sides thereof is almost equal to the width of the laser chip, and is usually 200 μm or more. We came to the conclusion that big is one of the major factors. That is, since the width of the buried part is very large in this way, Ga atoms and N atoms participating in the selective growth of the
[0013]
The burying property of the GaN
[0014]
In order to solve these problems, the present inventor intentionally significantly narrows the width of the buried portion on both sides of the stripe so that Ga atoms and N atoms are supplied to the buried portion from both sides. Found that it was effective. That is, as shown in FIG. 2, if the width W of the buried portion on both sides of the stripe is set to a limited width and selective growth of the
[0015]
The present inventor further examined to what extent the width of the embedding sites on both sides of the stripe should be narrowed so that good embedding can be performed in a shorter time. For this purpose, SiO 2 is deposited on the GaN
[0016]
As a result of further investigation based on the experimental results, the present inventor has found that the GaN layer, more generally, a nitride-based III-V compound semiconductor layer, can be embedded in the embedded portions on both sides of the stripe in a shorter time. In order to carry out well, the conclusion has been reached that the width of the implantation site should be 50 μm or less, preferably 30 μm or less, more preferably 20 μm or less.
[0017]
The present invention has been devised based on the above examination by the present inventors.
[0018]
That is, in order to solve the above problem, the first invention of the present invention is:
In a semiconductor laser using a nitride III-V compound semiconductor having a ridge-shaped stripe,
The width of the embedded portion on both sides of the stripe is 50 μm or less,
A buried semiconductor layer made of a nitride III-V compound semiconductor is buried in the buried portion.
It is characterized by this.
[0019]
The second invention of this invention is:
In a method for manufacturing a semiconductor laser using a nitride III-V compound semiconductor having a ridge-shaped stripe,
Forming a stripe and forming embedded portions with a width of 50 μm or less on both sides of the stripe;
And a step of selectively growing a buried semiconductor layer made of a nitride III-V compound semiconductor at a buried portion.
It is characterized by this.
[0020]
In the present invention, from the viewpoint of shortening the growth time of the buried semiconductor layer and making the buried semiconductor layer flatter, the width of the buried portion is preferably selected to be 30 μm or less, more preferably 20 μm or less.
[0021]
In the present invention, the stripe is typically formed in the p-type semiconductor layer including at least the p-type cladding layer, but in some cases, the stripe may be formed in the n-type semiconductor layer including the n-type cladding layer. The embedded semiconductor layer may be n-type, p-type, or i-type, and is selected as necessary. Here, for example, silicon (Si) can be used as the n-type impurity, and magnesium (Mg) can be used as the p-type impurity. The embedded semiconductor layer may be either a single layer or a multilayer. When the embedded semiconductor layer has a multilayer structure, for example, a stacked structure of the same or different semiconductor layers can be used as necessary, and the conductivity type of each layer may be different.
[0022]
For example, the stripe is formed in a p-type semiconductor layer including at least a p-type cladding layer, and the embedded semiconductor layer is an n-type semiconductor layer. Alternatively, the stripe is formed in a p-type semiconductor layer including at least a p-type cladding layer, and the embedded semiconductor layer includes an n-type semiconductor layer and a p-type semiconductor layer thereon.
[0023]
The embedded semiconductor layer is, for example, In x Ga 1-X N (0 ≦ x ≦ 1), Al x Ga 1-X N (0 ≦ x ≦ 1) or the like.
[0024]
In the present invention, in order to further increase the effective refractive index difference in the lateral direction, a material having a band gap equal to or lower than the photon energy corresponding to the oscillation wavelength is used for a part of the embedded semiconductor layer. Specifically, for example, the stripe is formed in a p-type semiconductor layer including at least a p-type cladding layer, and the active layer is In. x Ga 1-x N (where 0 ≦ x ≦ 1), and the embedded semiconductor layer is In y Ga 1-y A first semiconductor layer made of N (where 0 ≦ y ≦ 1 and x ≦ y) and Al z Ga 1-z And a second semiconductor layer made of N (where 0 ≦ z ≦ 1).
[0025]
In the present invention, typically, a growth mask is formed on the surface of the portion other than the buried region, and the buried semiconductor layer is selectively grown using the growth mask. The growth mask is, for example, SiO. 2 It can be formed by a film, a SiN film, or the like.
[0026]
In the present invention, from the viewpoint of improving the embedding property, for example, the initial growth temperature of the selective growth of the embedded semiconductor layer is set to 400 ° C. or higher and lower than 800 ° C. Thus, the buried semiconductor layer grown at a relatively low temperature is in an amorphous state that does not depend on the plane orientation, so that the buried portion can be buried well in the early stage of selective growth. The thickness of the amorphous part is set to 200 nm or less, for example. Note that this amorphous portion is crystallized during growth at a high temperature to be performed later.
[0027]
In the present invention, the nitride-based III-V compound semiconductor includes at least one group III element selected from the group consisting of Ga, Al, In, B, and Tl, and at least N, and optionally further As or It consists of a V group element containing P. Specific examples of the nitride III-V group compound semiconductor include GaN, AlGaN, AlN, GaInN, AlGaInN, InN, and the like.
[0028]
For the growth of the buried semiconductor layer, a metal organic chemical vapor deposition (MOCVD) method, a hydride vapor phase epitaxial growth or a halide vapor phase epitaxy (HVPE) method, a molecular beam epitaxy (MBE) method, or the like can be used.
[0029]
In the present invention, the semiconductor laser can be a real refractive index guided semiconductor laser.
[0030]
According to the present invention configured as described above, the embedded semiconductor layer made of a nitride III-V compound semiconductor is embedded in the embedded portions on both sides of the stripe, so that
[0031]
In addition, since the growth time of the embedded semiconductor layer can be significantly shortened as described above, the thermal history at a high temperature of 600 ° C. or higher that the active layer receives during the selective growth can be shortened, and the damage generated in the active layer. Can be minimized.
[0032]
Further, from the viewpoint of eliminating the kink in the optical output-current characteristics and reducing the return optical noise, it is preferable that a nitride system having a band gap equal to or lower than the photon energy corresponding to the oscillation wavelength in a part of the embedded semiconductor layer. By using a III-V compound semiconductor and adjusting its thickness, composition, impurity concentration, etc., the effective refractive index difference in the lateral direction is further increased. For example, a part of the embedded semiconductor layer may include In y Ga 1-y By using N (where 0 ≦ y ≦ 1 and x ≦ y), the effective refractive index difference in the lateral direction is 3 × 10 -3 To 7 × 10 -3 And can be set larger.
[0033]
Further, since the impurity of the p-type layer or the n-type layer can be activated simultaneously with the growth of the buried semiconductor layer, it is not necessary to provide a separate step for activating the impurity. In particular, when a stripe is formed in a p-type semiconductor layer including at least a p-type cladding layer and the buried semiconductor layer is an n-type semiconductor layer, the n-type semiconductor layer is grown simultaneously with the growth in the p-type layer. A p-type impurity such as Mg can be activated. This is considered to be because the n-type semiconductor layer can prevent the intrusion of hydrogen atoms, which is the cause of inactivation of p-type impurities.
[0034]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings of the embodiments, the same or corresponding parts are denoted by the same reference numerals.
[0035]
FIG. 5 shows a GaN-based semiconductor laser having a ridge structure according to the first embodiment of the present invention. This GaN-based semiconductor laser has an SCH structure.
[0036]
As shown in FIG. 5, in this GaN-based semiconductor laser, for example, an n-type
[0037]
The
[0038]
The p-type
[0039]
Upper layer portion of n-type
[0040]
A p-
[0041]
FIG. 6 shows changes in the effective refractive index difference Δn with respect to the distance between the
[0042]
Next, a method for manufacturing the GaN-based semiconductor laser according to the first embodiment configured as described above will be described.
[0043]
In order to manufacture this GaN-based semiconductor laser, first, as shown in FIG. 7, an undoped GaN film is formed on a c-
[0044]
Next, the c-
[0045]
Next, as shown in FIG. 9, by the MOCVD method, for example, at a growth temperature of 400 to 1000 ° C.,
[0046]
Next, the c-
[0047]
Next, as shown in FIG. 2 Etching is performed until the n-type
[0048]
Next, SiO 2 The
[0049]
Thereafter, the c-
[0050]
As described above, according to the first embodiment, by embedding the n-type GaN buried
[0051]
Further, according to the first embodiment, the following advantages can be obtained. That is, in general, in the growth of GaN-based semiconductors, there is a problem that the p-type impurities in the growth layer are inactivated by hydrogen in the growth atmosphere, and therefore it is necessary to perform post-annealing in a nitrogen atmosphere after the growth of the p-type layer. There is. However, in the first embodiment, during the selective growth of the n-type GaN buried
[0052]
Next explained is the second embodiment of the invention. In the second embodiment, the selective growth of the n-type GaN buried
[0053]
According to the second embodiment, the same advantages as those of the first embodiment can be obtained, and the embeddability of the n-type GaN buried
[0054]
Next explained is the third embodiment of the invention. In the third embodiment, as shown in FIG. 12, the buried semiconductor layer has a two-layer structure including an n-type GaN buried
[0055]
According to the third embodiment, the same advantages as those of the first embodiment can be obtained, and the following advantages can be obtained. That is, since the p-
[0056]
Next explained is the fourth embodiment of the invention. In the fourth embodiment, as shown in FIG. 13, the buried semiconductor layer has a two-layer structure including an n-type InGaN buried layer 68 and an n-type GaN buried
[0057]
According to the fourth embodiment, the same advantages as those of the first embodiment can be obtained, and the following advantages can be obtained. That is, considering the use as a light source for writing on an optical disk, if the effective refractive index difference in the lateral direction is set small as in the GaN-based semiconductor laser according to the first embodiment, light output by so-called hole burning is obtained. A kink occurs in the current characteristics. On the other hand, in the fourth embodiment, since the band gap of the n-type InGaN buried layer 68 constituting a part of the buried semiconductor layer is equal to or less than the photon energy corresponding to the oscillation wavelength, this n-type InGaN. By adjusting the thickness, composition, impurity concentration, etc. of the buried layer 68, the effective refractive index difference in the lateral direction is reduced to 3 × 10. -3 To 7 × 10 -3 Thus, kink does not occur in the light output-current characteristic. For this reason, the optical output-current characteristic can be kept linear up to the optical output with a high recording level of the optical disc.
[0058]
As mentioned above, although embodiment of this invention was described concretely, this invention is not limited to the above-mentioned embodiment, The various deformation | transformation based on the technical idea of this invention is possible.
[0059]
For example, the numerical values, structures, shapes, substrates, raw materials, processes, and the like given in the above-described embodiments are merely examples, and different numerical values, structures, shapes, substrates, raw materials, processes, etc. are used as necessary. May be.
[0060]
In the above-described embodiment, the extending direction of the ridge stripe is the <11-20> direction of the c-
[0061]
In the above-described embodiment, the c-plane sapphire substrate is used as the substrate, but other substrates such as a SiC substrate, a Si substrate, and a spinel substrate may be used as necessary.
[0062]
Furthermore, in the above-described embodiment, the case where the present invention is applied to a GaN semiconductor laser having an SCH structure has been described. However, the present invention may be applied to a GaN semiconductor laser having a DH (Double Heterostructure) structure, for example. Good.
[0063]
【The invention's effect】
As described above, according to the present invention, the width of the buried portion on both sides of the stripe is set to 50 μm or less, and the buried semiconductor layer made of a nitride III-V group compound semiconductor is buried in this buried portion. The return light noise can be reduced.
[Brief description of the drawings]
FIG. 1 is a schematic diagram for explaining the principle of the present invention;
FIG. 2 is a schematic diagram for explaining the principle of the present invention.
FIG. 3 is a schematic diagram for explaining the principle of the present invention;
FIG. 4 is a schematic diagram for explaining the principle of the present invention;
FIG. 5 is a cross-sectional view showing a ridge-based GaN semiconductor laser according to the first embodiment of the present invention.
FIG. 6 is a graph showing the relationship between the total thickness d of the p-type layers on both sides of the stripe and the effective refractive index difference Δn in the GaN semiconductor laser according to the first embodiment of the present invention.
7 is a cross-sectional view for explaining the method of manufacturing the GaN-based semiconductor laser according to the first embodiment of the invention. FIG.
FIG. 8 is a cross-sectional view for explaining the method for manufacturing the GaN-based semiconductor laser according to the first embodiment of the invention.
FIG. 9 is a cross-sectional view for explaining the method for manufacturing the GaN-based semiconductor laser according to the first embodiment of the invention.
10 is a cross-sectional view for explaining the method of manufacturing the GaN-based semiconductor laser according to the first embodiment of the invention. FIG.
11 is a cross-sectional view for explaining the method of manufacturing the GaN-based semiconductor laser according to the first embodiment of the invention. FIG.
FIG. 12 is a sectional view showing a GaN-based semiconductor laser having a ridge structure according to a third embodiment of the present invention.
FIG. 13 is a sectional view showing a GaN-based semiconductor laser having a ridge structure according to a fourth embodiment of the present invention.
FIG. 14 is a perspective view showing a GaN-based semiconductor laser having a conventional ridge structure.
[Explanation of symbols]
51... C-plane sapphire substrate, 53... N-type GaN contact layer, 54... N-type AlGaN clad layer, 55... N-type GaN optical waveguide layer, 56. P-type GaN optical waveguide layer, 59... P-type AlGaN cladding layer, 60... P-type GaN contact layer, 61... Groove, 62. Electrode, 64 ... n-side electrode, 67 ... p-type GaN buried layer, 68 ... n-type InGaN buried layer
Claims (9)
上記マスクを用いて上記p型半導体層のエッチングを行うことにより、上記p型半導体層にリッジ形状のストライプを形成するとともに、上記ストライプの両側に幅が50μm以下の溝を形成する工程と、
上記マスクを用いて窒化物系III−V族化合物半導体からなる埋め込み半導体層を選択成長させ、上記溝を埋め込む工程とを有する、窒化物系III−V族化合物半導体を用いた半導体レーザの製造方法。Forming a mask having a predetermined shape formed of a SiO 2 film on a p-type semiconductor layer including at least a p-type cladding layer;
Etching the p-type semiconductor layer using the mask to form a ridge-shaped stripe in the p-type semiconductor layer and forming a groove having a width of 50 μm or less on both sides of the stripe;
A method of manufacturing a semiconductor laser using a nitride III-V compound semiconductor, comprising: selectively growing a buried semiconductor layer made of a nitride III-V compound semiconductor using the mask; and embedding the groove .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000017912A JP4415440B2 (en) | 2000-01-24 | 2000-01-24 | Manufacturing method of semiconductor laser |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000017912A JP4415440B2 (en) | 2000-01-24 | 2000-01-24 | Manufacturing method of semiconductor laser |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001210912A JP2001210912A (en) | 2001-08-03 |
JP2001210912A5 JP2001210912A5 (en) | 2006-10-26 |
JP4415440B2 true JP4415440B2 (en) | 2010-02-17 |
Family
ID=18544837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000017912A Expired - Fee Related JP4415440B2 (en) | 2000-01-24 | 2000-01-24 | Manufacturing method of semiconductor laser |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4415440B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6977953B2 (en) | 2001-07-27 | 2005-12-20 | Sanyo Electric Co., Ltd. | Nitride-based semiconductor light-emitting device and method of fabricating the same |
JP2006222224A (en) * | 2005-02-09 | 2006-08-24 | Sony Corp | Manufacturing method of nitride semiconductor and of semiconductor device |
JP2010267735A (en) * | 2009-05-13 | 2010-11-25 | Sharp Corp | Nitride semiconductor laser element, optical disk device, and image display device |
-
2000
- 2000-01-24 JP JP2000017912A patent/JP4415440B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001210912A (en) | 2001-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3930161B2 (en) | Nitride-based semiconductor device, light-emitting device, and manufacturing method thereof | |
JP3653169B2 (en) | Gallium nitride semiconductor laser device | |
US7508001B2 (en) | Semiconductor laser device and manufacturing method thereof | |
US20040041156A1 (en) | Nitride semiconductor light emitting element and production thereof | |
KR20070058397A (en) | Semiconductor light emitting device | |
KR100539289B1 (en) | Semiconductor light-emitting device and the method for producing thereof | |
JP5507792B2 (en) | Group III nitride semiconductor optical device | |
US6620641B2 (en) | Semiconductor light emitting device and its manufacturing method | |
US20110058586A1 (en) | Nitride semiconductor laser | |
JP2004063537A (en) | Semiconductor light emitting element, its manufacturing method, semiconductor device, and its manufacturing method | |
JP3804335B2 (en) | Semiconductor laser | |
JP3735638B2 (en) | Semiconductor laser and manufacturing method thereof | |
JP4178807B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP2008028375A (en) | Nitride semiconductor laser device | |
EP1569309A1 (en) | Semiconductor light-emitting device and method for manufacturing same | |
JP4683731B2 (en) | Nitride semiconductor laser device and optical device including the same | |
JP4415440B2 (en) | Manufacturing method of semiconductor laser | |
JP4179280B2 (en) | Manufacturing method of semiconductor light emitting device | |
JP3963233B2 (en) | Gallium nitride compound semiconductor light emitting device and method for manufacturing the same | |
JP2002164617A (en) | Semiconductor laser device | |
JP5532082B2 (en) | Nitride semiconductor laser device | |
JP3518842B2 (en) | Gallium nitride based compound semiconductor laser | |
JP4826019B2 (en) | Manufacturing method of semiconductor laser device | |
JP3975971B2 (en) | Manufacturing method of semiconductor laser | |
JP2001144374A (en) | Semiconductor laser |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041222 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060908 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060908 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |