JP2003233366A - 表示合成回路及び携帯用電子機器 - Google Patents
表示合成回路及び携帯用電子機器Info
- Publication number
- JP2003233366A JP2003233366A JP2002035136A JP2002035136A JP2003233366A JP 2003233366 A JP2003233366 A JP 2003233366A JP 2002035136 A JP2002035136 A JP 2002035136A JP 2002035136 A JP2002035136 A JP 2002035136A JP 2003233366 A JP2003233366 A JP 2003233366A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- display
- circuit
- data
- frame buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
- G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
- G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/127—Updating a frame memory using a transfer of data from a source area to a destination area
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/391—Resolution modifying circuits, e.g. variable screen formats
Abstract
(57)【要約】
【課題】 携帯用電子機器で処理能力の低いＭＰＵを用
いても画像をリアルタイムで合成し表示する。 【解決手段】 この表示合成回路は、画像データＤＴＡ
Ｗ，ＤＴＲＷ、合成論理データＤＴＣＷを記憶するフレ
ームバッファ３２〜３４と、合成回路４６とを備える。
フレームバッファ３２，３４のデータバス，アドレスバ
スはフレームバッファ３３のそれとは独立して時分割で
ＭＰＵから制御可能である。画像データＤＴＲＷの各フ
レームは垂直同期信号に同期してフレームバッファ３３
に記憶され、画像データＤＴＡＷ，合成論理データＤＴ
ＣＷの各フレームは画像データＤＴＲＷの対応するフレ
ームの記憶期間内に別個独立にＭＰＵによりフレームバ
ッファ３２，３４に記憶される。合成回路４６は垂直帰
線期間中の所定期間内に画像データＤＴＡＲ，ＤＴＢＲ
を合成論理データＤＴＣＲに基づき１画素ごとに合成す
る。
いても画像をリアルタイムで合成し表示する。 【解決手段】 この表示合成回路は、画像データＤＴＡ
Ｗ，ＤＴＲＷ、合成論理データＤＴＣＷを記憶するフレ
ームバッファ３２〜３４と、合成回路４６とを備える。
フレームバッファ３２，３４のデータバス，アドレスバ
スはフレームバッファ３３のそれとは独立して時分割で
ＭＰＵから制御可能である。画像データＤＴＲＷの各フ
レームは垂直同期信号に同期してフレームバッファ３３
に記憶され、画像データＤＴＡＷ，合成論理データＤＴ
ＣＷの各フレームは画像データＤＴＲＷの対応するフレ
ームの記憶期間内に別個独立にＭＰＵによりフレームバ
ッファ３２，３４に記憶される。合成回路４６は垂直帰
線期間中の所定期間内に画像データＤＴＡＲ，ＤＴＢＲ
を合成論理データＤＴＣＲに基づき１画素ごとに合成す
る。
Description
【０００１】
【発明の属する技術分野】この発明は、表示合成回路及
び携帯用電子機器に関し、特に、ノート型、パーム型、
ポケット型等のコンピュータ、携帯情報端末（ＰＤＡ：
Personal DigitalAssistants）、あるいは携帯電話、簡
易型携帯電話（ＰＨＳ：Personal Handy-phone Syste
m）などの携帯用電子機器を構成する表示器に表示する
文字や画像等の表示を合成する表示合成回路及びそのよ
うな回路を適用した携帯用電子機器に関する。
び携帯用電子機器に関し、特に、ノート型、パーム型、
ポケット型等のコンピュータ、携帯情報端末（ＰＤＡ：
Personal DigitalAssistants）、あるいは携帯電話、簡
易型携帯電話（ＰＨＳ：Personal Handy-phone Syste
m）などの携帯用電子機器を構成する表示器に表示する
文字や画像等の表示を合成する表示合成回路及びそのよ
うな回路を適用した携帯用電子機器に関する。
【０００２】
【従来の技術】図１１は、特開昭６３−１７８２９４号
公報に開示された従来の図形表示装置の構成例を示すブ
ロック図である。この例の図形表示装置は、マイクロプ
ロセッサ（ＭＰＵ）１と、メモリ２と、インタフェース
制御部３と、バス４と、フレームバッファ５〜７と、レ
ジスタ８〜１０と、記憶制御回路１１と、ドットシフタ
１２〜１４と、カラーパレット１５及び１６と、表示合
成回路１７と、デジタル／アナログ変換器（ＤＡＣ）１
８と、表示同期回路１９と、ＣＲＴ表示部２０とから構
成されている。ＭＰＵ１と、メモリ２と、インタフェー
ス制御部３と、フレームバッファ５及び６と、レジスタ
８〜１０と、表示同期回路１９とは、バス４を介して接
続されている。
公報に開示された従来の図形表示装置の構成例を示すブ
ロック図である。この例の図形表示装置は、マイクロプ
ロセッサ（ＭＰＵ）１と、メモリ２と、インタフェース
制御部３と、バス４と、フレームバッファ５〜７と、レ
ジスタ８〜１０と、記憶制御回路１１と、ドットシフタ
１２〜１４と、カラーパレット１５及び１６と、表示合
成回路１７と、デジタル／アナログ変換器（ＤＡＣ）１
８と、表示同期回路１９と、ＣＲＴ表示部２０とから構
成されている。ＭＰＵ１と、メモリ２と、インタフェー
ス制御部３と、フレームバッファ５及び６と、レジスタ
８〜１０と、表示同期回路１９とは、バス４を介して接
続されている。
【０００３】ＭＰＵ１は、メモリ２に記憶されているプ
ログラムを実行することにより、パーソナル・コンピュ
ータ等の上位装置から供給される図形表示命令を解釈し
て表示情報を画素パターンに展開し、バッファ８又は９
に記憶する。メモリ２は、ＭＰＵ１が実行するプログラ
ムやデータが記憶される。インタフェース制御部３は、
上位装置とこの図形表示装置とのインタフェースを制御
する。フレームバッファ５は、各プレーンを１ビットに
対応づけるカラーコードの形式で表示画素情報が記憶さ
れる複数プレーン構成のメモリであり、描画時のデータ
ワードは画素方向に構成される。例えば、Ｍ画素×Ｎラ
インの表示分解能で同時に表現可能な色が２Ｐ色である
表示性能を実現する（Ｍ、Ｎ及びＰは自然数）ために
は、フレームバッファ５は、少なくとも（Ｍ×Ｎ）ビッ
トの記憶容量を有するプレーンＰ個で構成する必要であ
る。フレームバッファ６は、各プレーンを１ビットに対
応づけるカラーコードの形式で表示画素情報が記憶され
る複数プレーン構成のメモリであり、描画時のデータワ
ードはプレーン方向に構成される。例えば、Ｍ画素×Ｎ
ラインの表示分解能で同時に表現可能な色が２Ｑ色であ
る表示性能を実現する（Ｍ、Ｎ及びＱは自然数）ために
は、フレームバッファ６は、少なくとも（Ｍ×Ｎ）ビッ
トの記憶容量を有するプレーンＱ個で構成する必要であ
る。フレームバッファ７は、フレームバッファ５に記憶
される表示画素情報と、フレームバッファ６に記憶され
る表示画素情報とを合成するための合成論理情報が１画
素単位で記憶される１プレーン構成のメモリであり、
（Ｍ×Ｎ）ビットの記憶容量を有している。
ログラムを実行することにより、パーソナル・コンピュ
ータ等の上位装置から供給される図形表示命令を解釈し
て表示情報を画素パターンに展開し、バッファ８又は９
に記憶する。メモリ２は、ＭＰＵ１が実行するプログラ
ムやデータが記憶される。インタフェース制御部３は、
上位装置とこの図形表示装置とのインタフェースを制御
する。フレームバッファ５は、各プレーンを１ビットに
対応づけるカラーコードの形式で表示画素情報が記憶さ
れる複数プレーン構成のメモリであり、描画時のデータ
ワードは画素方向に構成される。例えば、Ｍ画素×Ｎラ
インの表示分解能で同時に表現可能な色が２Ｐ色である
表示性能を実現する（Ｍ、Ｎ及びＰは自然数）ために
は、フレームバッファ５は、少なくとも（Ｍ×Ｎ）ビッ
トの記憶容量を有するプレーンＰ個で構成する必要であ
る。フレームバッファ６は、各プレーンを１ビットに対
応づけるカラーコードの形式で表示画素情報が記憶され
る複数プレーン構成のメモリであり、描画時のデータワ
ードはプレーン方向に構成される。例えば、Ｍ画素×Ｎ
ラインの表示分解能で同時に表現可能な色が２Ｑ色であ
る表示性能を実現する（Ｍ、Ｎ及びＱは自然数）ために
は、フレームバッファ６は、少なくとも（Ｍ×Ｎ）ビッ
トの記憶容量を有するプレーンＱ個で構成する必要であ
る。フレームバッファ７は、フレームバッファ５に記憶
される表示画素情報と、フレームバッファ６に記憶され
る表示画素情報とを合成するための合成論理情報が１画
素単位で記憶される１プレーン構成のメモリであり、
（Ｍ×Ｎ）ビットの記憶容量を有している。
【０００４】レジスタ８には、フレームバッファ７へ記
憶すべきデータが記憶される。レジスタ９には、レジス
タ８に記憶されているデータをフレームバッファ７に記
憶する際の開始アドレスが記憶される。レジスタ１０に
は、レジスタ８に記憶されているデータをフレームバッ
ファ７に記憶する際の終了アドレスが記憶される。記憶
制御回路１１は、フレームバッファ７の、レジスタ９に
記憶されている開始アドレスとレジスタ１０に記憶され
ている終了アドレスとにより指定されるアドレス範囲
に、レジスタ８に記憶されているデータを記憶するため
の制御信号を発生する。ドットシフタ１２〜１４は、各
々フレームバッファ５〜７に対応して設けられており、
各々対応するフレームバッファ５〜７から読み出される
パラレルの表示画素情報又は合成論理情報をシリアルな
画素情報に変換する。カラーパレット１５及び１６は、
各々ドットシフタ１２及び１３に対応して設けられてお
り、各々対応するドットシフタ１２及び１３から出力さ
れるシリアルな画素情報をアドレス情報として色階調デ
ータを出力するテーブルメモリである。カラーパレット
１５は２Ｐ＋１エントリであり、カラーパレット１６は
２Ｑ＋１エントリである。
憶すべきデータが記憶される。レジスタ９には、レジス
タ８に記憶されているデータをフレームバッファ７に記
憶する際の開始アドレスが記憶される。レジスタ１０に
は、レジスタ８に記憶されているデータをフレームバッ
ファ７に記憶する際の終了アドレスが記憶される。記憶
制御回路１１は、フレームバッファ７の、レジスタ９に
記憶されている開始アドレスとレジスタ１０に記憶され
ている終了アドレスとにより指定されるアドレス範囲
に、レジスタ８に記憶されているデータを記憶するため
の制御信号を発生する。ドットシフタ１２〜１４は、各
々フレームバッファ５〜７に対応して設けられており、
各々対応するフレームバッファ５〜７から読み出される
パラレルの表示画素情報又は合成論理情報をシリアルな
画素情報に変換する。カラーパレット１５及び１６は、
各々ドットシフタ１２及び１３に対応して設けられてお
り、各々対応するドットシフタ１２及び１３から出力さ
れるシリアルな画素情報をアドレス情報として色階調デ
ータを出力するテーブルメモリである。カラーパレット
１５は２Ｐ＋１エントリであり、カラーパレット１６は
２Ｑ＋１エントリである。
【０００５】表示合成回路１７は、ドットシフタ１４か
ら出力される画素情報に基づいて、カラーパレット１５
から出力される色階調データと、カラーパレット１６か
ら出力される色階調データとの論理演算を１画素単位で
実行することにより、フレームバッファ５に記憶されて
いる表示画素情報と、フレームバッファ６に記憶されて
いる表示画素情報とを表示合成する。ＤＡＣ１８は、表
示合成回路１７から出力されるデジタルの色階調データ
をアナログのビデオ信号に変換する。表示同期回路１９
は、フレームバッファ５〜７からの表示画素情報又は合
成論理情報の読み出しを制御するとともに、ＤＡＣ１８
から出力されるビデオ信号をＣＲＴ表示部２０を構成す
るＣＲＴディスプレイに表示するための同期信号を発生
する。ＣＲＴ表示部２０は、表示同期回路１９から供給
される同期信号に基づいて偏向制御し、ＤＡＣ１８から
出力されるビデオ信号をＣＲＴディスプレイ上に画面表
示する。
ら出力される画素情報に基づいて、カラーパレット１５
から出力される色階調データと、カラーパレット１６か
ら出力される色階調データとの論理演算を１画素単位で
実行することにより、フレームバッファ５に記憶されて
いる表示画素情報と、フレームバッファ６に記憶されて
いる表示画素情報とを表示合成する。ＤＡＣ１８は、表
示合成回路１７から出力されるデジタルの色階調データ
をアナログのビデオ信号に変換する。表示同期回路１９
は、フレームバッファ５〜７からの表示画素情報又は合
成論理情報の読み出しを制御するとともに、ＤＡＣ１８
から出力されるビデオ信号をＣＲＴ表示部２０を構成す
るＣＲＴディスプレイに表示するための同期信号を発生
する。ＣＲＴ表示部２０は、表示同期回路１９から供給
される同期信号に基づいて偏向制御し、ＤＡＣ１８から
出力されるビデオ信号をＣＲＴディスプレイ上に画面表
示する。
【０００６】図１２は、フレームバッファ７のデータ定
義を、論理"０"でフレームバッファ５の表示とし、論
理"１"でフレームバッファ６の表示とした場合の各フレ
ームバッファ５〜７に記憶される表示画素情報Ａ及びＢ
並びに合成論理情報Ｃと、ＣＲＴディスプレイ上に表示
される画面Ｄとの関係の一例を示したものである。この
ような構成によれば、フレームバッファ７に合成論理情
報を記憶するアドレス範囲を指定することが可能とな
り、ＭＰＵ１の表示合成制御における負担が軽減され、
結果として描画性が向上する。
義を、論理"０"でフレームバッファ５の表示とし、論
理"１"でフレームバッファ６の表示とした場合の各フレ
ームバッファ５〜７に記憶される表示画素情報Ａ及びＢ
並びに合成論理情報Ｃと、ＣＲＴディスプレイ上に表示
される画面Ｄとの関係の一例を示したものである。この
ような構成によれば、フレームバッファ７に合成論理情
報を記憶するアドレス範囲を指定することが可能とな
り、ＭＰＵ１の表示合成制御における負担が軽減され、
結果として描画性が向上する。
【０００７】
【発明が解決しようとする課題】ところで、ノート型、
パーム型、ポケット型等のコンピュータ、携帯情報端末
（ＰＤＡ：Personal Digital Assistants）、あるいは
携帯電話、簡易型携帯電話（ＰＨＳ：Personal Handy-p
hone System）などの携帯用電子機器の中には、最近、
デジタルカメラを内蔵したものがあり、外部から送信さ
れた静止画像や動画像と、内蔵したデジタルカメラによ
って撮影された静止画像や動画像と、電池の電池残量情
報やアンテナの感度情報等の携帯用電子機器内部の情報
とを合成して液晶パネル等の表示器に表示するものがあ
る。この種の携帯用電子機器においては、小型化、低価
格化、低消費電力化が要求されるため、携帯用電子機器
の各部を制御するＭＰＵには、処理能力が高いものや消
費電力が大きいものを使用することはできない。したが
って、パーソナル・コンピュータ等の上位装置から供給
される画像を合成してＣＲＴディスプレイに表示するこ
とを目的とした従来の図形表示装置の技術をそのまま携
帯用電子機器に適用することはできない。何故なら、こ
の種の図形表示装置においては、ＭＰＵ１の処理能力や
消費電力等に特に制約されることはないからである。
パーム型、ポケット型等のコンピュータ、携帯情報端末
（ＰＤＡ：Personal Digital Assistants）、あるいは
携帯電話、簡易型携帯電話（ＰＨＳ：Personal Handy-p
hone System）などの携帯用電子機器の中には、最近、
デジタルカメラを内蔵したものがあり、外部から送信さ
れた静止画像や動画像と、内蔵したデジタルカメラによ
って撮影された静止画像や動画像と、電池の電池残量情
報やアンテナの感度情報等の携帯用電子機器内部の情報
とを合成して液晶パネル等の表示器に表示するものがあ
る。この種の携帯用電子機器においては、小型化、低価
格化、低消費電力化が要求されるため、携帯用電子機器
の各部を制御するＭＰＵには、処理能力が高いものや消
費電力が大きいものを使用することはできない。したが
って、パーソナル・コンピュータ等の上位装置から供給
される画像を合成してＣＲＴディスプレイに表示するこ
とを目的とした従来の図形表示装置の技術をそのまま携
帯用電子機器に適用することはできない。何故なら、こ
の種の図形表示装置においては、ＭＰＵ１の処理能力や
消費電力等に特に制約されることはないからである。
【０００８】また、上記した従来の図形表示装置におい
ては、図１１から分かるように、フレームバッファ５及
び６にはバス４を介さなければアクセスできず、またフ
レームバッファ７にはバス４、レジスタ８〜１０を介さ
なければアクセスできない。さらに、この図形表示装置
に上位装置以外の他の電子機器、例えば、カメラの画像
データを供給する場合には、インタフェース制御部３を
介さなければならない。したがって、上位装置がインタ
フェース制御部３及びバス４を占有して画像データを供
給していたり、ＭＰＵ１がバス４を占有して各種の処理
をしている場合には、カメラの画像データをフレームバ
ッファ５又は６に供給することができない。この結果、
従来の図形表示装置には、カメラの画像データと他の画
像データとをリアルタイムで合成してＣＲＴ表示部２０
に表示することができないという欠点がある。さらに、
上記した公報には、画像を合成する場合の具体的なタイ
ミングについては何ら開示されていない。したがって、
上記した公報に開示された技術は、画像の合成を具体的
にどのように実現するかについては何ら示唆するもので
はない。
ては、図１１から分かるように、フレームバッファ５及
び６にはバス４を介さなければアクセスできず、またフ
レームバッファ７にはバス４、レジスタ８〜１０を介さ
なければアクセスできない。さらに、この図形表示装置
に上位装置以外の他の電子機器、例えば、カメラの画像
データを供給する場合には、インタフェース制御部３を
介さなければならない。したがって、上位装置がインタ
フェース制御部３及びバス４を占有して画像データを供
給していたり、ＭＰＵ１がバス４を占有して各種の処理
をしている場合には、カメラの画像データをフレームバ
ッファ５又は６に供給することができない。この結果、
従来の図形表示装置には、カメラの画像データと他の画
像データとをリアルタイムで合成してＣＲＴ表示部２０
に表示することができないという欠点がある。さらに、
上記した公報には、画像を合成する場合の具体的なタイ
ミングについては何ら開示されていない。したがって、
上記した公報に開示された技術は、画像の合成を具体的
にどのように実現するかについては何ら示唆するもので
はない。
【０００９】この発明は、上述の事情に鑑みてなされた
もので、携帯用電子機器において処理能力の高くないＭ
ＰＵを用いた場合であっても各種の画像をリアルタイム
で合成して表示器に表示することができる表示合成回路
及び携帯用電子機器を提供することを目的としている。
もので、携帯用電子機器において処理能力の高くないＭ
ＰＵを用いた場合であっても各種の画像をリアルタイム
で合成して表示器に表示することができる表示合成回路
及び携帯用電子機器を提供することを目的としている。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明に係る表示合成回路は、第１の
画像データを記憶するための第１のフレームバッファ
と、カメラから供給される第２の画像データを記憶する
ための第２のフレームバッファと、上記第１の画像デー
タと上記第２の画像データとを１画素ごとに合成するた
めの合成論理データを記憶するための第３のフレームバ
ッファと、上記第１の画像データと上記第２の画像デー
タとを上記合成論理データに基づいて合成する合成回路
とを備え、上記第１及び第３のフレームバッファに各々
接続されるデータバス及びアドレスバスが上記上記第２
のフレームバッファに接続されるデータバス及びアドレ
スバスとは別個独立に構成されているとともに、上記第
１及び第３のフレームバッファに各々接続される上記デ
ータバス及び上記アドレスバスは、上記上記第２のフレ
ームバッファに接続されるデータバス及びアドレスバス
とは独立して時分割で外部から制御可能に構成され、上
記第２の画像データの各フレームは、上記第２の画像デ
ータの垂直同期信号に同期して上記第２のフレームバッ
ファに記憶され、上記第１の画像データの各フレーム及
び上記合成論理データの各フレームは、上記第２の画像
データの対応するフレームが上記第２のフレームバッフ
ァに記憶されている期間内に、別個独立に、上記第１及
び第３のフレームバッファに外部から各々記憶され、上
記合成回路は、上記垂直同期信号の垂直帰線期間中の所
定期間内に、上記第１のフレームバッファから読み出さ
れた上記第１の画像データと、上記第２のフレームバッ
ファから読み出された上記第２の画像データとを、上記
第３のフレームバッファから読み出された上記合成論理
データに基づいて１画素ごとに合成することを特徴とし
ている。
に、請求項１記載の発明に係る表示合成回路は、第１の
画像データを記憶するための第１のフレームバッファ
と、カメラから供給される第２の画像データを記憶する
ための第２のフレームバッファと、上記第１の画像デー
タと上記第２の画像データとを１画素ごとに合成するた
めの合成論理データを記憶するための第３のフレームバ
ッファと、上記第１の画像データと上記第２の画像デー
タとを上記合成論理データに基づいて合成する合成回路
とを備え、上記第１及び第３のフレームバッファに各々
接続されるデータバス及びアドレスバスが上記上記第２
のフレームバッファに接続されるデータバス及びアドレ
スバスとは別個独立に構成されているとともに、上記第
１及び第３のフレームバッファに各々接続される上記デ
ータバス及び上記アドレスバスは、上記上記第２のフレ
ームバッファに接続されるデータバス及びアドレスバス
とは独立して時分割で外部から制御可能に構成され、上
記第２の画像データの各フレームは、上記第２の画像デ
ータの垂直同期信号に同期して上記第２のフレームバッ
ファに記憶され、上記第１の画像データの各フレーム及
び上記合成論理データの各フレームは、上記第２の画像
データの対応するフレームが上記第２のフレームバッフ
ァに記憶されている期間内に、別個独立に、上記第１及
び第３のフレームバッファに外部から各々記憶され、上
記合成回路は、上記垂直同期信号の垂直帰線期間中の所
定期間内に、上記第１のフレームバッファから読み出さ
れた上記第１の画像データと、上記第２のフレームバッ
ファから読み出された上記第２の画像データとを、上記
第３のフレームバッファから読み出された上記合成論理
データに基づいて１画素ごとに合成することを特徴とし
ている。
【００１１】また、請求項２記載の発明は、請求項１記
載の表示合成回路に係り、上記合成回路は、上記第１及
び第２の画像データのいずれか一方に対して他方を静止
画像又は動画像のテロップ画面として合成することを特
徴としている。
載の表示合成回路に係り、上記合成回路は、上記第１及
び第２の画像データのいずれか一方に対して他方を静止
画像又は動画像のテロップ画面として合成することを特
徴としている。
【００１２】また、請求項３記載の発明は、請求項１記
載の表示合成回路に係り、上記合成回路は、上記第１及
び第２の画像データのいずれか一方に対して他方を画面
を片すみからぬぐうように消してすぐ次の画面を表示し
ていくワイプ画面として合成することを特徴としてい
る。
載の表示合成回路に係り、上記合成回路は、上記第１及
び第２の画像データのいずれか一方に対して他方を画面
を片すみからぬぐうように消してすぐ次の画面を表示し
ていくワイプ画面として合成することを特徴としてい
る。
【００１３】また、請求項４記載の発明は、請求項１乃
至３のいずれか１に記載の表示合成回路に係り、上記第
１のフレームバッファから読み出された上記第１の画像
データに対して表示器に表示可能な増色処理を施した
後、その処理結果を上記合成回路に供給する増色処理回
路と、上記第２のフレームバッファから読み出された上
記第２の画像データに対して上記表示器に表示可能な減
色処理を施した後、その処理結果を上記合成回路に供給
する減色処理回路とを備えてなることを特徴としてい
る。
至３のいずれか１に記載の表示合成回路に係り、上記第
１のフレームバッファから読み出された上記第１の画像
データに対して表示器に表示可能な増色処理を施した
後、その処理結果を上記合成回路に供給する増色処理回
路と、上記第２のフレームバッファから読み出された上
記第２の画像データに対して上記表示器に表示可能な減
色処理を施した後、その処理結果を上記合成回路に供給
する減色処理回路とを備えてなることを特徴としてい
る。
【００１４】また、請求項５記載の発明は、請求項１乃
至４のいずれか１に記載の表示合成回路に係り、上記カ
メラから供給される上記第２の画像データを表示器に表
示可能な形式の第３の画像データに変換する変換回路
と、上記第３の画像データの画素数を上記表示器の表示
画素数に縮小処理する第１の縮小回路とを備えてなるこ
とを特徴としている。
至４のいずれか１に記載の表示合成回路に係り、上記カ
メラから供給される上記第２の画像データを表示器に表
示可能な形式の第３の画像データに変換する変換回路
と、上記第３の画像データの画素数を上記表示器の表示
画素数に縮小処理する第１の縮小回路とを備えてなるこ
とを特徴としている。
【００１５】また、請求項６記載の発明は、請求項５記
載の表示合成回路に係り、上記第１の縮小回路は、上記
第３の画像データの１ライン内の縮小処理において、隣
接する画像データの値を演算し、その演算結果を２分化
するスマート処理を施すことを特徴としている。
載の表示合成回路に係り、上記第１の縮小回路は、上記
第３の画像データの１ライン内の縮小処理において、隣
接する画像データの値を演算し、その演算結果を２分化
するスマート処理を施すことを特徴としている。
【００１６】また、請求項７記載の発明は、請求項１乃
至６のいずれか１に記載の表示合成回路に係り、上記カ
メラから供給される上記第２の画像データをＪＰＥＧ形
式の画像データに圧縮可能な第４の画像データに縮小す
る第２の縮小回路と、上記第４の画像データを上記ＪＰ
ＥＧ形式の画像データに圧縮した後、上記第１乃至第３
のフレームバッファ全体を１個のフレームバッファとし
て扱って記憶する圧縮回路とを備えてなることを特徴と
している。
至６のいずれか１に記載の表示合成回路に係り、上記カ
メラから供給される上記第２の画像データをＪＰＥＧ形
式の画像データに圧縮可能な第４の画像データに縮小す
る第２の縮小回路と、上記第４の画像データを上記ＪＰ
ＥＧ形式の画像データに圧縮した後、上記第１乃至第３
のフレームバッファ全体を１個のフレームバッファとし
て扱って記憶する圧縮回路とを備えてなることを特徴と
している。
【００１７】また、請求項８記載の発明は、請求項７記
載の表示合成回路に係り、上記第２の縮小回路は、上記
第４の画像データの１ライン内の縮小処理において、隣
接する画像データの値を演算し、その演算結果を２分化
するスマート処理を施すことを特徴としている。
載の表示合成回路に係り、上記第２の縮小回路は、上記
第４の画像データの１ライン内の縮小処理において、隣
接する画像データの値を演算し、その演算結果を２分化
するスマート処理を施すことを特徴としている。
【００１８】また、請求項９記載の発明は、請求項１乃
至８のいずれか１に記載の表示合成回路に係り、上記カ
メラから供給される上記第２の画像データに対して、セ
ピア、輝度調整、グレースケール、２階調化、エッジ強
調、エッジ抽出のいずれか１つの処理を施すフィルタ処
理回路を備えてなることを特徴としている。
至８のいずれか１に記載の表示合成回路に係り、上記カ
メラから供給される上記第２の画像データに対して、セ
ピア、輝度調整、グレースケール、２階調化、エッジ強
調、エッジ抽出のいずれか１つの処理を施すフィルタ処
理回路を備えてなることを特徴としている。
【００１９】また、請求項１０記載の発明に係る携帯用
電子機器は、請求項１乃至９のいずれか１に記載の表示
合成回路と、上記第２の画像データを上記表示合成回路
に供給するカメラと、上記表示合成回路から供給される
画像データが表示される表示器とを備えてなることを特
徴としている。
電子機器は、請求項１乃至９のいずれか１に記載の表示
合成回路と、上記第２の画像データを上記表示合成回路
に供給するカメラと、上記表示合成回路から供給される
画像データが表示される表示器とを備えてなることを特
徴としている。
【００２０】また、請求項１１記載の発明は、請求項１
０記載の携帯用電子機器に係り、第１の画像データは、
静止画像データ、動画像データ、イラストデータ、アニ
メーションデータ、上記第２の画像データの外側を飾る
ための枠に関する静止画像データ又は動画像データ、電
源は投入されているが、使用者が何等の操作もせず、着
信を待ち受けている際に表示される待受画面、上記待受
画面を表示して所定時間経過後に焼き付き防止のために
表示されるスクリーンセーブ画面、ゲーム画面のいずれ
かであることを特徴としている。
０記載の携帯用電子機器に係り、第１の画像データは、
静止画像データ、動画像データ、イラストデータ、アニ
メーションデータ、上記第２の画像データの外側を飾る
ための枠に関する静止画像データ又は動画像データ、電
源は投入されているが、使用者が何等の操作もせず、着
信を待ち受けている際に表示される待受画面、上記待受
画面を表示して所定時間経過後に焼き付き防止のために
表示されるスクリーンセーブ画面、ゲーム画面のいずれ
かであることを特徴としている。
【００２１】また、請求項１２記載の発明は、請求項１
１記載の携帯用電子機器に係り、上記スクリーンセーブ
画面は、季節に応じて変更されるキャラクタが表示画面
上を自由に動き回るパターン、アニメーションパターン
であるのいずれかであることを特徴としている。
１記載の携帯用電子機器に係り、上記スクリーンセーブ
画面は、季節に応じて変更されるキャラクタが表示画面
上を自由に動き回るパターン、アニメーションパターン
であるのいずれかであることを特徴としている。
【００２２】また、請求項１３記載の発明は、請求項１
１又は１２記載の携帯用電子機器に係り、上記ゲーム画
面は、使用者が選択したキャラクタにえさを与えたり、
可愛がることによりキャラクタを育てる育成ゲームであ
ることを特徴としている。
１又は１２記載の携帯用電子機器に係り、上記ゲーム画
面は、使用者が選択したキャラクタにえさを与えたり、
可愛がることによりキャラクタを育てる育成ゲームであ
ることを特徴としている。
【００２３】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。図２は、この発明の一実施例である表
示合成回路２１を適用した携帯電話の構成を示すブロッ
ク図である。この例の携帯電話１は、表示合成回路２１
と、アンテナ２２と、通信部２３と、ＭＰＵ２４と、記
憶部２５と、操作部２６と、送受話部２７と、表示部２
８と、カメラ部２９とから概略構成されている。
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。図２は、この発明の一実施例である表
示合成回路２１を適用した携帯電話の構成を示すブロッ
ク図である。この例の携帯電話１は、表示合成回路２１
と、アンテナ２２と、通信部２３と、ＭＰＵ２４と、記
憶部２５と、操作部２６と、送受話部２７と、表示部２
８と、カメラ部２９とから概略構成されている。
【００２４】表示合成回路２１は、大規模集積回路（Ｌ
ＳＩ）等の半導体集積回路からなり、ＭＰＵ２４から供
給される静止画像データ、動画像データと、カメラ部２
９によって撮影された静止画像データ、動画像データ
と、電池の電池残量情報やアンテナの感度情報等の携帯
電話内部の情報とを合成して表示部２８に表示する。通
信部２３は、基地局又は室内に設置された親機（ともに
図示略）から送信される無線電話信号をアンテナ２２を
介して受信して音声信号、静止画像データ、動画像デー
タ、通信データ、あるいは制御信号に復調してＭＰＵ２
４に供給する。また、通信部２３は、ＭＰＵ２４から供
給される音声信号、静止画像データ、動画像データ、通
信データ、あるいは制御信号を無線電話信号に変調して
アンテナ２２を介して上記基地局又は親機に送信する。
ＳＩ）等の半導体集積回路からなり、ＭＰＵ２４から供
給される静止画像データ、動画像データと、カメラ部２
９によって撮影された静止画像データ、動画像データ
と、電池の電池残量情報やアンテナの感度情報等の携帯
電話内部の情報とを合成して表示部２８に表示する。通
信部２３は、基地局又は室内に設置された親機（ともに
図示略）から送信される無線電話信号をアンテナ２２を
介して受信して音声信号、静止画像データ、動画像デー
タ、通信データ、あるいは制御信号に復調してＭＰＵ２
４に供給する。また、通信部２３は、ＭＰＵ２４から供
給される音声信号、静止画像データ、動画像データ、通
信データ、あるいは制御信号を無線電話信号に変調して
アンテナ２２を介して上記基地局又は親機に送信する。
【００２５】ＭＰＵ２４は、記憶部２５に記憶されてい
る各種プログラムを実行してこの携帯電話の各部を制御
するとともに、通信部２３から供給される制御信号をＭ
ＰＵ２４内部の処理に用いる。また、ＭＰＵ２４は、通
信部２３から供給される音声信号を処理して送受話部２
７に供給するとともに、送受話部２７から供給される音
声信号を処理して通信部２３に供給する。さらに、ＭＰ
Ｕ２４は、通信部２３から供給される静止画像データ、
動画像データを処理して表示合成回路２１に供給すると
ともに、カメラ部２９から供給される静止画像データ、
動画像データを処理して通信部２３に供給する。記憶部
２５は、ＲＯＭやＲＡＭ等の半導体メモリからなり、Ｍ
ＰＵ２４が実行する各種プログラムや、使用者が操作部
２６を操作することにより設定した相手先の電話番号等
の各種データが記憶される。
る各種プログラムを実行してこの携帯電話の各部を制御
するとともに、通信部２３から供給される制御信号をＭ
ＰＵ２４内部の処理に用いる。また、ＭＰＵ２４は、通
信部２３から供給される音声信号を処理して送受話部２
７に供給するとともに、送受話部２７から供給される音
声信号を処理して通信部２３に供給する。さらに、ＭＰ
Ｕ２４は、通信部２３から供給される静止画像データ、
動画像データを処理して表示合成回路２１に供給すると
ともに、カメラ部２９から供給される静止画像データ、
動画像データを処理して通信部２３に供給する。記憶部
２５は、ＲＯＭやＲＡＭ等の半導体メモリからなり、Ｍ
ＰＵ２４が実行する各種プログラムや、使用者が操作部
２６を操作することにより設定した相手先の電話番号等
の各種データが記憶される。
【００２６】操作部２６は、相手先の電話番号等の入力
に用いられるテンキーや、通話許可、通話終了、表示の
切換、現在の日付の修正等を指示するための各種のボタ
ンからなる。送受話部２７は、スピーカ及びマイクから
なる。送受話部２７は、ＭＰＵ２４から供給される音声
信号に基づいてスピーカから音声を放出するとともに、
マイクによって音声から変換された音声信号をＭＰＵ２
４に供給することにより、相手先との通話等に用いられ
る。表示部２８は、液晶パネルや有機ＥＬ（electrolum
inescence）パネル等の表示器と、これらを駆動する駆
動回路等とからなる。この例では、表示器は、液晶パネ
ルであるとし、その表示画面は１ライン当たり１６０画
素でライン数が１２０本であり、表示画面全体の画素数
は、１９，２００個であるとする。表示部２８には、電
池の電池残量情報やアンテナの感度情報等の携帯電話内
部の情報、相手先の電話番号、電子メールの文章、相手
先に送信する電子メールに添付する画像、相手先から送
信された電子メールに添付された画像、ＷＷＷ（World
Wide Web）サーバの各種コンテンツ提供者から提供され
るコンテンツを示す画像、カメラ部２９によって撮影さ
れた画像などが表示される。カメラ部２９は、デジタル
カメラと、これを駆動する駆動回路等とからなり、携帯
電話の筐体に取り付けられており、１秒当たり３０フレ
ームの画像データを表示合成回路２１又はＭＰＵ２４に
供給する。
に用いられるテンキーや、通話許可、通話終了、表示の
切換、現在の日付の修正等を指示するための各種のボタ
ンからなる。送受話部２７は、スピーカ及びマイクから
なる。送受話部２７は、ＭＰＵ２４から供給される音声
信号に基づいてスピーカから音声を放出するとともに、
マイクによって音声から変換された音声信号をＭＰＵ２
４に供給することにより、相手先との通話等に用いられ
る。表示部２８は、液晶パネルや有機ＥＬ（electrolum
inescence）パネル等の表示器と、これらを駆動する駆
動回路等とからなる。この例では、表示器は、液晶パネ
ルであるとし、その表示画面は１ライン当たり１６０画
素でライン数が１２０本であり、表示画面全体の画素数
は、１９，２００個であるとする。表示部２８には、電
池の電池残量情報やアンテナの感度情報等の携帯電話内
部の情報、相手先の電話番号、電子メールの文章、相手
先に送信する電子メールに添付する画像、相手先から送
信された電子メールに添付された画像、ＷＷＷ（World
Wide Web）サーバの各種コンテンツ提供者から提供され
るコンテンツを示す画像、カメラ部２９によって撮影さ
れた画像などが表示される。カメラ部２９は、デジタル
カメラと、これを駆動する駆動回路等とからなり、携帯
電話の筐体に取り付けられており、１秒当たり３０フレ
ームの画像データを表示合成回路２１又はＭＰＵ２４に
供給する。
【００２７】次に、この例の表示合成回路２１の構成に
ついて、図１を参照して説明する。この例の表示合成回
路２１は、入出力コントローラ３１と、フレームバッフ
ァ３２〜３４と、アドレスコントローラ３５〜３７と、
フィルタ処理回路３８と、セレクタ３９と、変換回路４
０と、縮小回路４１及び４２と、圧縮回路４３と、増色
処理回路４４と、減色処理回路４５と、合成回路４６
と、オアゲート４７〜４９とから構成されている。
ついて、図１を参照して説明する。この例の表示合成回
路２１は、入出力コントローラ３１と、フレームバッフ
ァ３２〜３４と、アドレスコントローラ３５〜３７と、
フィルタ処理回路３８と、セレクタ３９と、変換回路４
０と、縮小回路４１及び４２と、圧縮回路４３と、増色
処理回路４４と、減色処理回路４５と、合成回路４６
と、オアゲート４７〜４９とから構成されている。
【００２８】入出力コントローラ３１は、ＭＰＵ２４か
ら供給されるリードコマンドＲＤＭやライトコマンドＷ
ＲＭに基づいてＭＰＵ２４との間でデータＤＴＭの転送
を行う。また、入出力コントローラ３１は、リードコマ
ンドＲＤＡ，ＲＤＢ，ＲＤＣをフレームバッファ３２〜
３４に供給してフレームバッファ３２〜３４から、画像
データＤＴＡＲ及びＤＴＢＲと、合成論理データＤＴＣ
Ｒとを読み出すとともに、ライトコマンドＷＲＡ，ＷＲ
Ｂ，ＷＲＣをフレームバッファ３２〜３４に供給してフ
レームバッファ３２〜３４にオアゲート４７〜４９を介
して画像データＤＴＡＷ及びＤＴＢＷと、合成論理デー
タＤＴＣＷとを記憶する。ここで、合成論理データＤＴ
ＣＲとは、フレームバッファ３２に記憶される画像デー
タＤＴＡＲと、フレームバッファ３３に記憶される表示
画素情報とを合成するためのデータである。さらに、入
出力コントローラ３１は、縮小回路４２から供給される
ライトコマンドＷＲＲに基づいて、縮小回路４２から供
給される画像データＤＴＲＷのオアゲート４８を介した
フレームバッファ３３への書き込みを許可する。また、
入出力コントローラ３１は、圧縮回路４３から供給され
るライトコマンドＷＲＪに基づいて、圧縮回路４３から
供給される圧縮画像データＤＴＪＷのオアゲート４７〜
４９を介したフレームバッファ３２〜３４への書き込み
を許可する。この場合、フレームバッファ３２〜３４
は、全体が１個のフレームバッファとして扱われる。ま
た、入出力コントローラ３１は、合成回路４６から供給
されるリードコマンドＲＤＣに基づいて、フレームバッ
ファ３２〜３４から各々画像データＤＴＡＲ及びＤＴＢ
Ｒと、合成論理データＤＴＣＲとを読み出して増色処理
回路４４、減色処理回路４５、合成回路４６に供給す
る。さらに、入出力コントローラ３１は、カメラ部２９
に対して、フレームバッファ３３に現在アクセス中であ
ることを示すビジー信号ＣＢを供給する。
ら供給されるリードコマンドＲＤＭやライトコマンドＷ
ＲＭに基づいてＭＰＵ２４との間でデータＤＴＭの転送
を行う。また、入出力コントローラ３１は、リードコマ
ンドＲＤＡ，ＲＤＢ，ＲＤＣをフレームバッファ３２〜
３４に供給してフレームバッファ３２〜３４から、画像
データＤＴＡＲ及びＤＴＢＲと、合成論理データＤＴＣ
Ｒとを読み出すとともに、ライトコマンドＷＲＡ，ＷＲ
Ｂ，ＷＲＣをフレームバッファ３２〜３４に供給してフ
レームバッファ３２〜３４にオアゲート４７〜４９を介
して画像データＤＴＡＷ及びＤＴＢＷと、合成論理デー
タＤＴＣＷとを記憶する。ここで、合成論理データＤＴ
ＣＲとは、フレームバッファ３２に記憶される画像デー
タＤＴＡＲと、フレームバッファ３３に記憶される表示
画素情報とを合成するためのデータである。さらに、入
出力コントローラ３１は、縮小回路４２から供給される
ライトコマンドＷＲＲに基づいて、縮小回路４２から供
給される画像データＤＴＲＷのオアゲート４８を介した
フレームバッファ３３への書き込みを許可する。また、
入出力コントローラ３１は、圧縮回路４３から供給され
るライトコマンドＷＲＪに基づいて、圧縮回路４３から
供給される圧縮画像データＤＴＪＷのオアゲート４７〜
４９を介したフレームバッファ３２〜３４への書き込み
を許可する。この場合、フレームバッファ３２〜３４
は、全体が１個のフレームバッファとして扱われる。ま
た、入出力コントローラ３１は、合成回路４６から供給
されるリードコマンドＲＤＣに基づいて、フレームバッ
ファ３２〜３４から各々画像データＤＴＡＲ及びＤＴＢ
Ｒと、合成論理データＤＴＣＲとを読み出して増色処理
回路４４、減色処理回路４５、合成回路４６に供給す
る。さらに、入出力コントローラ３１は、カメラ部２９
に対して、フレームバッファ３３に現在アクセス中であ
ることを示すビジー信号ＣＢを供給する。
【００２９】フレームバッファ３２は、１９．２ｋバイ
トの記憶容量を有するＶＲＡＭからなり、同時に表現可
能な色が２５６色である赤データＲ（３ビット）、緑デ
ータＧ（３ビット）、青データＢ（２ビット）が記憶さ
れる。このフレームバッファ３２は、主に、アニメーシ
ョン的な動画像データや、携帯電話に電源は投入されて
いるが、使用者が何等の操作もせず、着信を待ち受けて
いる際に表示される待受画面、使用者が携帯電話の各種
の機能を選択する際に表示されるメニュー画面を作成す
る際に使用される。フレームバッファ３３は、３８．４
ｋバイトの記憶容量を有するＶＲＡＭからなり、同時に
表現可能な色が６５，５３６色である赤データＲ（５ビ
ット）、緑データＧ（６ビット）、青データＢ（５ビッ
ト）が記憶される。このフレームバッファ３３は、主
に、写真データ等の静止画像データを作成する際に使用
される。フレームバッファ３４は、２．４ｋバイトの記
憶容量を有するＶＲＡＭからなり、フレームバッファ３
２に記憶される画像データと、フレームバッファ３３に
記憶される画像データとを合成するための合成論理デー
タが１画素単位で記憶される。
トの記憶容量を有するＶＲＡＭからなり、同時に表現可
能な色が２５６色である赤データＲ（３ビット）、緑デ
ータＧ（３ビット）、青データＢ（２ビット）が記憶さ
れる。このフレームバッファ３２は、主に、アニメーシ
ョン的な動画像データや、携帯電話に電源は投入されて
いるが、使用者が何等の操作もせず、着信を待ち受けて
いる際に表示される待受画面、使用者が携帯電話の各種
の機能を選択する際に表示されるメニュー画面を作成す
る際に使用される。フレームバッファ３３は、３８．４
ｋバイトの記憶容量を有するＶＲＡＭからなり、同時に
表現可能な色が６５，５３６色である赤データＲ（５ビ
ット）、緑データＧ（６ビット）、青データＢ（５ビッ
ト）が記憶される。このフレームバッファ３３は、主
に、写真データ等の静止画像データを作成する際に使用
される。フレームバッファ３４は、２．４ｋバイトの記
憶容量を有するＶＲＡＭからなり、フレームバッファ３
２に記憶される画像データと、フレームバッファ３３に
記憶される画像データとを合成するための合成論理デー
タが１画素単位で記憶される。
【００３０】また、フレームバッファ３２〜３４は、画
像データがＪＰＥＧ（joint photographic experts gro
up）形式で記憶される場合には、全体が１個のフレーム
バッファとして扱われる。ここで、ＪＰＥＧ形式とは、
カラー静止画像の符号化方式の標準化を進めている国際
標準化機構（ＩＳＯ；International Organization for
Standerdization）と国際電気通信連合の電気通信標準
化部門（ＩＴＵ−Ｔ；International Telecommunicatio
n Union-Telecommunication StandardizationSector）
との合同組織で標準化された静止画像の圧縮・伸張方式
を用いた画像ファイルの形式をいう。このＪＰＥＧ形式
は、写真のように、階調が連続的に変化する自然画像を
記憶するのに適したフォーマットであり、人間の目は明
るさの変化には敏感だが、色の変化に比較的鈍感である
という性質を利用して色データを間引くことにより、デ
ータの圧縮率を高めている。このＪＰＥＧ形式によれ
ば、データの圧縮率の変更により静止画のデータ・サイ
ズを１／１０〜１／１００に圧縮することができるた
め、現在のデジタル・カメラのほとんどは、記憶画像の
ファイル形式にこのＪＰＥＧ形式を使用している。
像データがＪＰＥＧ（joint photographic experts gro
up）形式で記憶される場合には、全体が１個のフレーム
バッファとして扱われる。ここで、ＪＰＥＧ形式とは、
カラー静止画像の符号化方式の標準化を進めている国際
標準化機構（ＩＳＯ；International Organization for
Standerdization）と国際電気通信連合の電気通信標準
化部門（ＩＴＵ−Ｔ；International Telecommunicatio
n Union-Telecommunication StandardizationSector）
との合同組織で標準化された静止画像の圧縮・伸張方式
を用いた画像ファイルの形式をいう。このＪＰＥＧ形式
は、写真のように、階調が連続的に変化する自然画像を
記憶するのに適したフォーマットであり、人間の目は明
るさの変化には敏感だが、色の変化に比較的鈍感である
という性質を利用して色データを間引くことにより、デ
ータの圧縮率を高めている。このＪＰＥＧ形式によれ
ば、データの圧縮率の変更により静止画のデータ・サイ
ズを１／１０〜１／１００に圧縮することができるた
め、現在のデジタル・カメラのほとんどは、記憶画像の
ファイル形式にこのＪＰＥＧ形式を使用している。
【００３１】アドレスコントローラ３５〜３７は、各々
フレームバッファ３２〜３４に対応して設けられてお
り、ＭＰＵ２４から供給されるチップセレクト信号ＣＳ
Ｍによって活性化され、ＭＰＵ２４から供給されるアド
レスＡＤＭに基づいて対応するフレームバッファに記憶
すべき又は読み出すべき画像データの記憶領域を指定す
る。また、アドレスコントローラ３５〜３７は、フレー
ムバッファ３２〜３４に画像データがＪＰＥＧ形式で記
憶される場合には、全体が１個のアドレスコントローラ
として扱われ、圧縮回路４３から供給されるチップセレ
クト信号ＣＳＪによって活性化され、圧縮回路４３から
供給されるアドレスＡＤＪに基づいて対応するフレーム
バッファに記憶すべき画像データの記憶領域を指定す
る。さらに、アドレスコントローラ３５〜３７は、合成
回路４６から供給されるチップセレクト信号ＣＳＤによ
って活性化され、合成回路４６から供給されるアドレス
ＡＤＤに基づいて対応するフレームバッファから読み出
すべき画像データの記憶領域を指定する。また、アドレ
スコントローラ３６は、縮小回路４２から供給されるチ
ップセレクト信号ＣＳＲによって活性化され、縮小回路
４２から供給されるアドレスＡＤＲに基づいて記憶すべ
き画像データの記憶領域を指定する。
フレームバッファ３２〜３４に対応して設けられてお
り、ＭＰＵ２４から供給されるチップセレクト信号ＣＳ
Ｍによって活性化され、ＭＰＵ２４から供給されるアド
レスＡＤＭに基づいて対応するフレームバッファに記憶
すべき又は読み出すべき画像データの記憶領域を指定す
る。また、アドレスコントローラ３５〜３７は、フレー
ムバッファ３２〜３４に画像データがＪＰＥＧ形式で記
憶される場合には、全体が１個のアドレスコントローラ
として扱われ、圧縮回路４３から供給されるチップセレ
クト信号ＣＳＪによって活性化され、圧縮回路４３から
供給されるアドレスＡＤＪに基づいて対応するフレーム
バッファに記憶すべき画像データの記憶領域を指定す
る。さらに、アドレスコントローラ３５〜３７は、合成
回路４６から供給されるチップセレクト信号ＣＳＤによ
って活性化され、合成回路４６から供給されるアドレス
ＡＤＤに基づいて対応するフレームバッファから読み出
すべき画像データの記憶領域を指定する。また、アドレ
スコントローラ３６は、縮小回路４２から供給されるチ
ップセレクト信号ＣＳＲによって活性化され、縮小回路
４２から供給されるアドレスＡＤＲに基づいて記憶すべ
き画像データの記憶領域を指定する。
【００３２】フィルタ処理回路３８は、カメラ部２９か
ら供給される画像データＤＴＣに対して各種のフィルタ
処理を施して画像データＤＴＣＦとして出力する。各種
のフィルタ処理としては、例えば、セピア、輝度調整、
グレースケール、２階調化、エッジ強調、エッジ抽出
（２値化）などがある。画像データＤＴＣは、輝度デー
タＹと、輝度データＹと赤データＲとの差データＵ、輝
度データＹと青データＢとの差データＶの３つの情報で
色を表すＹＵＶ形式で表現されている。このＹＵＶ形式
によれば、人間の目が色の変化よりも明るさの変化に敏
感な性質を利用して、輝度情報により多くのデータ量を
割り当てることにより、少ない画質の劣化で高いデータ
圧縮率を得ることができるが、表示部２８を構成する表
示器に表示するにはＲＧＢ形式の画像データに変換する
必要がある。以下に、ＲＧＢ形式の画像データである赤
データＲ、緑データＧ、青データＢと、ＹＵＶ形式の画
像データである輝度データＹ、差データＵ及びＶとの一
般的な変換式を示す。この例では、画像データＤＴＣ
は、輝度データＹが４ビット、差データＵ及びＶが各々
２ビットの計８ビットである。 Ｙ＝Ｒ×０．２９９＋Ｇ×０．５８７＋Ｂ×０．１１４…（１） Ｕ＝０．６５４×(Ｂ−Ｙ)＋１２８＝−Ｒ×０．１６８−Ｇ×０．３３１＋Ｂ ×０．５００＋１２８…（２） Ｖ＝０．７１３×(Ｒ−Ｙ)＋１２８＝Ｒ×０．５００−Ｇ×０．４１９−Ｂ× ０．０８１＋１２８…（３）
ら供給される画像データＤＴＣに対して各種のフィルタ
処理を施して画像データＤＴＣＦとして出力する。各種
のフィルタ処理としては、例えば、セピア、輝度調整、
グレースケール、２階調化、エッジ強調、エッジ抽出
（２値化）などがある。画像データＤＴＣは、輝度デー
タＹと、輝度データＹと赤データＲとの差データＵ、輝
度データＹと青データＢとの差データＶの３つの情報で
色を表すＹＵＶ形式で表現されている。このＹＵＶ形式
によれば、人間の目が色の変化よりも明るさの変化に敏
感な性質を利用して、輝度情報により多くのデータ量を
割り当てることにより、少ない画質の劣化で高いデータ
圧縮率を得ることができるが、表示部２８を構成する表
示器に表示するにはＲＧＢ形式の画像データに変換する
必要がある。以下に、ＲＧＢ形式の画像データである赤
データＲ、緑データＧ、青データＢと、ＹＵＶ形式の画
像データである輝度データＹ、差データＵ及びＶとの一
般的な変換式を示す。この例では、画像データＤＴＣ
は、輝度データＹが４ビット、差データＵ及びＶが各々
２ビットの計８ビットである。 Ｙ＝Ｒ×０．２９９＋Ｇ×０．５８７＋Ｂ×０．１１４…（１） Ｕ＝０．６５４×(Ｂ−Ｙ)＋１２８＝−Ｒ×０．１６８−Ｇ×０．３３１＋Ｂ ×０．５００＋１２８…（２） Ｖ＝０．７１３×(Ｒ−Ｙ)＋１２８＝Ｒ×０．５００−Ｇ×０．４１９−Ｂ× ０．０８１＋１２８…（３）
【００３３】セレクタ３９は、カメラ部２９から供給さ
れる選択データＳＬの論理"０"である場合には、フィル
タ処理回路３８から供給される画像データＤＴＣＦを変
換回路４０に供給し、選択データＳＬの論理"１"である
場合には、フィルタ処理回路３８から供給される画像デ
ータＤＴＣＦを縮小回路４１に供給する。変換回路４０
は、セレクタ３９から供給されるＹＵＶ形式の画像デー
タ（輝度データＹ；４ビット、差データＵ；２ビット、
差データ；２ビット）を、上記した変換式（１）〜
（３）を用いてＲＧＢ形式の画像データ（赤データＲ；
５ビット、緑データＧ；６ビット、青データＢ；５ビッ
ト）ＤＴＴに変換する。縮小回路４１は、セレクタ３９
から供給されるＹＵＶ形式の画像データ（輝度データ
Ｙ；４ビット、差データＵ；２ビット、差データ；２ビ
ット）ＤＴＣＦを、上記したＪＰＥＧ形式の画像データ
ＤＴＲに縮小する。この縮小処理においては、セレクタ
３９から供給される画像データＤＴＣＦを、１ラインお
きに間引くとともに、１ライン内において１画素おきに
間引くことにより、縦及び横の画面の長さを元の１／２
に縮小し、面積を元の１／４に縮小する。なお、１ライ
ン内の間引きにおいては、隣接する画像データの値を演
算し、その演算結果を２分化することにより、斜めの直
線が階段状にならないようにするスマート処理を施して
いる。
れる選択データＳＬの論理"０"である場合には、フィル
タ処理回路３８から供給される画像データＤＴＣＦを変
換回路４０に供給し、選択データＳＬの論理"１"である
場合には、フィルタ処理回路３８から供給される画像デ
ータＤＴＣＦを縮小回路４１に供給する。変換回路４０
は、セレクタ３９から供給されるＹＵＶ形式の画像デー
タ（輝度データＹ；４ビット、差データＵ；２ビット、
差データ；２ビット）を、上記した変換式（１）〜
（３）を用いてＲＧＢ形式の画像データ（赤データＲ；
５ビット、緑データＧ；６ビット、青データＢ；５ビッ
ト）ＤＴＴに変換する。縮小回路４１は、セレクタ３９
から供給されるＹＵＶ形式の画像データ（輝度データ
Ｙ；４ビット、差データＵ；２ビット、差データ；２ビ
ット）ＤＴＣＦを、上記したＪＰＥＧ形式の画像データ
ＤＴＲに縮小する。この縮小処理においては、セレクタ
３９から供給される画像データＤＴＣＦを、１ラインお
きに間引くとともに、１ライン内において１画素おきに
間引くことにより、縦及び横の画面の長さを元の１／２
に縮小し、面積を元の１／４に縮小する。なお、１ライ
ン内の間引きにおいては、隣接する画像データの値を演
算し、その演算結果を２分化することにより、斜めの直
線が階段状にならないようにするスマート処理を施して
いる。
【００３４】縮小回路４２は、変換回路４２から供給さ
れる画像データＤＴＴに対して、２ラインおきに間引く
とともに、１ライン内において２画素おきに間引くこと
により、縦及び横の画面の長さを元の１／４に縮小し、
面積を元の１／１６に縮小する縮小処理を施す。この場
合、縮小回路４２は、画像データＤＴＴに対して上記し
たスマート処理も施している。また、縮小回路４２は、
縮小処理を施した画像データＤＴＲＷをフレームバッフ
ァ３３の所定の記憶領域に記憶するために、画像データ
ＤＴＲＷをオアゲート４８に供給する一方、入出力コン
トローラ３１にライトコマンドＷＲＲを、アドレスコン
トローラ３６にアドレスＡＤＲ及びチップセレクト信号
ＣＳＲを各々供給する。圧縮回路４３は、縮小回路４１
から供給される画像データＤＴＲを上記したＪＰＥＧ形
式の画像データとするために、上記画像データＤＴＲに
対して所定の圧縮処理を施す。また、圧縮回路４３は、
圧縮処理を施した画像データＤＴＪＷを、全体が１個の
フレームバッファとして扱われるフレームバッファ３２
〜３４の所定の記憶領域に記憶するために、画像データ
ＤＴＪＷをオアゲート４７〜４９に供給する一方、入出
力コントローラ３１にライトコマンドＷＲＪを、全体が
１個のアドレスコントローラとして扱われるアドレスコ
ントローラ３５〜３７にアドレスＡＤＪ及びチップセレ
クト信号ＣＳＪを各々供給する。
れる画像データＤＴＴに対して、２ラインおきに間引く
とともに、１ライン内において２画素おきに間引くこと
により、縦及び横の画面の長さを元の１／４に縮小し、
面積を元の１／１６に縮小する縮小処理を施す。この場
合、縮小回路４２は、画像データＤＴＴに対して上記し
たスマート処理も施している。また、縮小回路４２は、
縮小処理を施した画像データＤＴＲＷをフレームバッフ
ァ３３の所定の記憶領域に記憶するために、画像データ
ＤＴＲＷをオアゲート４８に供給する一方、入出力コン
トローラ３１にライトコマンドＷＲＲを、アドレスコン
トローラ３６にアドレスＡＤＲ及びチップセレクト信号
ＣＳＲを各々供給する。圧縮回路４３は、縮小回路４１
から供給される画像データＤＴＲを上記したＪＰＥＧ形
式の画像データとするために、上記画像データＤＴＲに
対して所定の圧縮処理を施す。また、圧縮回路４３は、
圧縮処理を施した画像データＤＴＪＷを、全体が１個の
フレームバッファとして扱われるフレームバッファ３２
〜３４の所定の記憶領域に記憶するために、画像データ
ＤＴＪＷをオアゲート４７〜４９に供給する一方、入出
力コントローラ３１にライトコマンドＷＲＪを、全体が
１個のアドレスコントローラとして扱われるアドレスコ
ントローラ３５〜３７にアドレスＡＤＪ及びチップセレ
クト信号ＣＳＪを各々供給する。
【００３５】増色処理回路４４は、フレームバッファ３
２から供給される画像データＤＴＡＲに対して表示部２
８を構成する表示器（例えば、液晶パネル）に表示でき
るように増色処理を施した後、その処理結果を画像デー
タＤＴＵとして合成回路４６に供給する。減色処理回路
４５は、フレームバッファ３３から供給される画像デー
タＤＴＢＲに対して表示部２８を構成する表示器（例え
ば、液晶パネル）に表示できるように減色処理を施した
後、その処理結果を画像データＤＴＮとして合成回路４
６に供給する。合成回路４６は、入出力コントローラ３
１にリードコマンドＲＤＣを供給するとともに、アドレ
スコントローラ３５〜３７にアドレスＡＤＤ及びチップ
セレクト信号ＣＳＤを各々供給することにより、フレー
ムバッファ３２〜３４の所定の記憶領域から各々画像デ
ータＤＴＡＲ及びＤＴＢＲと、合成論理データＤＴＣＲ
とを読み出させる。そして、合成回路４６は、増色処理
回路４４から供給される画像データＤＴＵと、減色処理
回路４５から供給される画像データＤＴＮとを、フレー
ムバッファ３４から供給される合成論理データＤＴＣＲ
に基づいて合成して、その合成結果を表示器に表示すべ
き画像データＤＴＤとして表示部２８に供給する。
２から供給される画像データＤＴＡＲに対して表示部２
８を構成する表示器（例えば、液晶パネル）に表示でき
るように増色処理を施した後、その処理結果を画像デー
タＤＴＵとして合成回路４６に供給する。減色処理回路
４５は、フレームバッファ３３から供給される画像デー
タＤＴＢＲに対して表示部２８を構成する表示器（例え
ば、液晶パネル）に表示できるように減色処理を施した
後、その処理結果を画像データＤＴＮとして合成回路４
６に供給する。合成回路４６は、入出力コントローラ３
１にリードコマンドＲＤＣを供給するとともに、アドレ
スコントローラ３５〜３７にアドレスＡＤＤ及びチップ
セレクト信号ＣＳＤを各々供給することにより、フレー
ムバッファ３２〜３４の所定の記憶領域から各々画像デ
ータＤＴＡＲ及びＤＴＢＲと、合成論理データＤＴＣＲ
とを読み出させる。そして、合成回路４６は、増色処理
回路４４から供給される画像データＤＴＵと、減色処理
回路４５から供給される画像データＤＴＮとを、フレー
ムバッファ３４から供給される合成論理データＤＴＣＲ
に基づいて合成して、その合成結果を表示器に表示すべ
き画像データＤＴＤとして表示部２８に供給する。
【００３６】オアゲート４７は、入出力コントローラ３
１から供給される画像データＤＴＡＷと、圧縮回路４３
から供給される画像データＤＴＪＷとの論理和をとり、
フレームバッファ３２に供給する。オアゲート４８は、
入出力コントローラ３１から供給される画像データＤＴ
ＢＡＷと、縮小回路４２から供給される画像データＤＴ
ＲＷと、圧縮回路４３から供給される画像データＤＴＪ
Ｗとの論理和をとり、フレームバッファ３３に供給す
る。オアゲート４９は、入出力コントローラ３１から供
給される合成論理データＤＴＣＷと、圧縮回路４３から
供給される画像データＤＴＪＷとの論理和をとり、フレ
ームバッファ３４に供給する。
１から供給される画像データＤＴＡＷと、圧縮回路４３
から供給される画像データＤＴＪＷとの論理和をとり、
フレームバッファ３２に供給する。オアゲート４８は、
入出力コントローラ３１から供給される画像データＤＴ
ＢＡＷと、縮小回路４２から供給される画像データＤＴ
ＲＷと、圧縮回路４３から供給される画像データＤＴＪ
Ｗとの論理和をとり、フレームバッファ３３に供給す
る。オアゲート４９は、入出力コントローラ３１から供
給される合成論理データＤＴＣＷと、圧縮回路４３から
供給される画像データＤＴＪＷとの論理和をとり、フレ
ームバッファ３４に供給する。
【００３７】次に、上記構成の表示合成回路の動作につ
いて、図３〜図６に示すフローチャートを参照して説明
する。なお、図３〜図６においては、各データ及び信号
の時間軸上の相対的な関係が整合するに過ぎないことに
注意されたい。まず、カメラ部２９からは、図３（１）
に示すクロックＣＫに同期して、図３（２）に示す垂直
同期信号ＳＣＶ、図３（３）に示す水平同期信号ＳＣＨ
及び、図３（４）に示す画像データＤＴＣが供給され
る。この例では、画像データＤＴＣは、ＹＵＶ形式の画
像データであり、輝度データＹが４ビット、差データＵ
及びＶが各々２ビットの計８ビットである。また、カメ
ラ部２９は、ＶＧＡ（video graphics array）と呼ば
れ、解像度が６４０×４８０画素、すなわち、１ライン
当たり６４０画素でライン数が４８０本であるものとす
る。したがって、図３に示す時間ＴＣ １は、第１フレー
ムの画像データＤＴＣがカメラ部２９から供給される時
間を示しており、クロックＣＫの周期を周期Ｔとする
と、時間ＴＣ１は式（４）で表される。 ＴＣ１＝Ｔ×６４０×４８０…（４） そして、カメラ部２９は、この画像データＤＴＣを１秒
当たり３０フレームだけ供給するものとする。
いて、図３〜図６に示すフローチャートを参照して説明
する。なお、図３〜図６においては、各データ及び信号
の時間軸上の相対的な関係が整合するに過ぎないことに
注意されたい。まず、カメラ部２９からは、図３（１）
に示すクロックＣＫに同期して、図３（２）に示す垂直
同期信号ＳＣＶ、図３（３）に示す水平同期信号ＳＣＨ
及び、図３（４）に示す画像データＤＴＣが供給され
る。この例では、画像データＤＴＣは、ＹＵＶ形式の画
像データであり、輝度データＹが４ビット、差データＵ
及びＶが各々２ビットの計８ビットである。また、カメ
ラ部２９は、ＶＧＡ（video graphics array）と呼ば
れ、解像度が６４０×４８０画素、すなわち、１ライン
当たり６４０画素でライン数が４８０本であるものとす
る。したがって、図３に示す時間ＴＣ １は、第１フレー
ムの画像データＤＴＣがカメラ部２９から供給される時
間を示しており、クロックＣＫの周期を周期Ｔとする
と、時間ＴＣ１は式（４）で表される。 ＴＣ１＝Ｔ×６４０×４８０…（４） そして、カメラ部２９は、この画像データＤＴＣを１秒
当たり３０フレームだけ供給するものとする。
【００３８】これにより、フィルタ処理回路３８は、図
３（４）に示す第１のフレームの画像データＤＴＣに対
して、図３（５）に示す時間内に、上記したセピアや輝
度調整等の各種のフィルタ処理を施して画像データＤＴ
ＣＦとして出力する。今の場合、図３には示さないがカ
メラ部２９から論理"０"の選択データＳＬが供給される
ものとすると、セレクタ３９は、フィルタ処理回路３８
から供給される画像データＤＴＣＦを変換回路４０に供
給する。したがって、変換回路４０は、図３（６）に示
す時間内に、セレクタ３９から供給される第１のフレー
ムのＹＵＶ形式の画像データ（輝度データＹ；４ビッ
ト、差データＵ；２ビット、差データ；２ビット）を、
上記した変換式（１）〜（３）を用いて第１のフレーム
のＲＧＢ形式の画像データ（赤データＲ；５ビット、緑
データＧ；６ビット、青データＢ；５ビット）ＤＴＴに
変換する。
３（４）に示す第１のフレームの画像データＤＴＣに対
して、図３（５）に示す時間内に、上記したセピアや輝
度調整等の各種のフィルタ処理を施して画像データＤＴ
ＣＦとして出力する。今の場合、図３には示さないがカ
メラ部２９から論理"０"の選択データＳＬが供給される
ものとすると、セレクタ３９は、フィルタ処理回路３８
から供給される画像データＤＴＣＦを変換回路４０に供
給する。したがって、変換回路４０は、図３（６）に示
す時間内に、セレクタ３９から供給される第１のフレー
ムのＹＵＶ形式の画像データ（輝度データＹ；４ビッ
ト、差データＵ；２ビット、差データ；２ビット）を、
上記した変換式（１）〜（３）を用いて第１のフレーム
のＲＧＢ形式の画像データ（赤データＲ；５ビット、緑
データＧ；６ビット、青データＢ；５ビット）ＤＴＴに
変換する。
【００３９】そして、縮小回路４２は、図３（７）に示
す時間内に、変換回路４２から供給される第１のフレー
ムのＲＧＢ形式の画像データ（赤データＲ；５ビット、
緑データＧ；６ビット、青データＢ；５ビット）ＤＴＴ
に対して、２ラインおきに間引くとともに、１ライン内
において２画素おきに間引くことにより、縦及び横の画
面の長さを元の１／４に縮小し、面積を元の１／１６に
縮小する縮小処理を施す。これにより、縮小回路４２か
ら出力される画像データＤＴＲＷは、１ライン当たり１
６０画素でライン数が１２０本となる。すなわち、画像
データＤＴＲＷの画素数は、上記した液晶パネルの画素
数と同一となる。また、縮小回路４２は、縮小処理を施
した画像データＤＴＲＷをフレームバッファ３３の所定
の記憶領域に記憶するために、画像データＤＴＲＷをオ
アゲート４８に供給する一方、入出力コントローラ３１
にライトコマンドＷＲＲを、アドレスコントローラ３６
にアドレスＡＤＲ及びチップセレクト信号ＣＳＲを各々
供給する。これにより、入出力コントローラ３１は、縮
小回路４２から供給されるライトコマンドＷＲＲに基づ
いて、画像データＤＴＲＷのオアゲート４８を介したフ
レームバッファ３３への書き込みを許可する。また、ア
ドレスコントローラ３６は、縮小回路４２から供給され
るチップセレクト信号ＣＳＲによって活性化され、縮小
回路４２から供給されるアドレスＡＤＲに基づいて記憶
すべき画像データの記憶領域を指定する。これにより、
図３（８）に示す時間内に、フレームバッファ３３のア
ドレスコントローラ３６によって指定された記憶領域に
画像データＤＴＲＷが書き込まれる。なお、図３に示す
時間ＴＰ１は、第１フレームに関する画像処理が実行さ
れる時間を示している。また、図３に示す時間Ｔ
Ｄ１は、後述する表示部２８へ第１フレームの画像デー
タを転送する処理等が実行される時間を示している。
す時間内に、変換回路４２から供給される第１のフレー
ムのＲＧＢ形式の画像データ（赤データＲ；５ビット、
緑データＧ；６ビット、青データＢ；５ビット）ＤＴＴ
に対して、２ラインおきに間引くとともに、１ライン内
において２画素おきに間引くことにより、縦及び横の画
面の長さを元の１／４に縮小し、面積を元の１／１６に
縮小する縮小処理を施す。これにより、縮小回路４２か
ら出力される画像データＤＴＲＷは、１ライン当たり１
６０画素でライン数が１２０本となる。すなわち、画像
データＤＴＲＷの画素数は、上記した液晶パネルの画素
数と同一となる。また、縮小回路４２は、縮小処理を施
した画像データＤＴＲＷをフレームバッファ３３の所定
の記憶領域に記憶するために、画像データＤＴＲＷをオ
アゲート４８に供給する一方、入出力コントローラ３１
にライトコマンドＷＲＲを、アドレスコントローラ３６
にアドレスＡＤＲ及びチップセレクト信号ＣＳＲを各々
供給する。これにより、入出力コントローラ３１は、縮
小回路４２から供給されるライトコマンドＷＲＲに基づ
いて、画像データＤＴＲＷのオアゲート４８を介したフ
レームバッファ３３への書き込みを許可する。また、ア
ドレスコントローラ３６は、縮小回路４２から供給され
るチップセレクト信号ＣＳＲによって活性化され、縮小
回路４２から供給されるアドレスＡＤＲに基づいて記憶
すべき画像データの記憶領域を指定する。これにより、
図３（８）に示す時間内に、フレームバッファ３３のア
ドレスコントローラ３６によって指定された記憶領域に
画像データＤＴＲＷが書き込まれる。なお、図３に示す
時間ＴＰ１は、第１フレームに関する画像処理が実行さ
れる時間を示している。また、図３に示す時間Ｔ
Ｄ１は、後述する表示部２８へ第１フレームの画像デー
タを転送する処理等が実行される時間を示している。
【００４０】以上説明したように、時間ＴＰ１の間に、
カメラ部２９から１フレーム分の画像データＤＴＣが供
給され、表示合成回路２１において、フィルタ処理、変
換処理、縮小処理等が行われた後、フレームバッファ３
３に書き込まれる。そして、この例においては、この時
間ＴＰ１の間、ＭＰＵ２４は、フレームバッファ３２及
び３４に自由にアクセスして、例えば、フレームバッフ
ァ３２にイラストデータなどを記憶することができる。
すなわち、フレームバッファ３２〜３４に各々接続され
るデータバス及びアドレスバスが別個独立であり、フレ
ームバッファ３２〜３４を制御するための信号も別個独
立に供給可能に構成されているとともに、フレームバッ
ファ３２及び３４のバスインタフェースは、結合して又
は独立して時分割でＭＰＵ２４が制御可能に構成されて
いる。このため、入出力コントローラ３１は、図４
（３）に示すように、フレームバッファ３３に対して表
示合成回路２１がアクセス中であることを示すローアク
ティブのビジー信号ＡＣＢをＭＰＵ２４に供給する。Ｍ
ＰＵ２４は、このビジー信号ＡＣＢが"Ｌ"レベルになる
と、フレームバッファ３２及び３４に対してアクセス可
能であることを認識するのである。
カメラ部２９から１フレーム分の画像データＤＴＣが供
給され、表示合成回路２１において、フィルタ処理、変
換処理、縮小処理等が行われた後、フレームバッファ３
３に書き込まれる。そして、この例においては、この時
間ＴＰ１の間、ＭＰＵ２４は、フレームバッファ３２及
び３４に自由にアクセスして、例えば、フレームバッフ
ァ３２にイラストデータなどを記憶することができる。
すなわち、フレームバッファ３２〜３４に各々接続され
るデータバス及びアドレスバスが別個独立であり、フレ
ームバッファ３２〜３４を制御するための信号も別個独
立に供給可能に構成されているとともに、フレームバッ
ファ３２及び３４のバスインタフェースは、結合して又
は独立して時分割でＭＰＵ２４が制御可能に構成されて
いる。このため、入出力コントローラ３１は、図４
（３）に示すように、フレームバッファ３３に対して表
示合成回路２１がアクセス中であることを示すローアク
ティブのビジー信号ＡＣＢをＭＰＵ２４に供給する。Ｍ
ＰＵ２４は、このビジー信号ＡＣＢが"Ｌ"レベルになる
と、フレームバッファ３２及び３４に対してアクセス可
能であることを認識するのである。
【００４１】そこで、図４に示す例においては、図４
（５）に示す時間内に、ＭＰＵ２４は、アドレスコント
ローラ３５に対して、チップセレクト信号ＣＳＭと、フ
レームバッファ３２に記憶するべき画像データの記憶す
るべきフレームバッファ３２の記憶領域に対応したアド
レスＡＤＭとを供給する。また、ＭＰＵ２４は、入出力
コントローラ３１に対して、フレームバッファ３２への
画像データの書き込みを要求するライトコマンドＷＲＭ
とともに、フレームバッファ３２に記憶するべき画像デ
ータをデータＤＴＭとして供給する。これにより、アド
レスコントローラ３５は、ＭＰＵ２４から供給されたチ
ップセレクト信号ＣＳＭによって活性化され、ＭＰＵ２
４から供給されたアドレスＡＤＭに基づいてフレームバ
ッファ３２に記憶すべき画像データの記憶領域を指定す
る。また、入出力コントローラ３１は、ＭＰＵ２４から
供給されたライトコマンドＷＲＭに基づいて、ＭＰＵ２
４から供給されたデータＤＴＭをフレームバッファ３２
に記憶するために、ライトコマンドＷＲＡをフレームバ
ッファ３２に供給するとともに、フレームバッファ３２
にオアゲート４７を介してデータＤＴＭを画像データＤ
ＴＡＷとして記憶する。
（５）に示す時間内に、ＭＰＵ２４は、アドレスコント
ローラ３５に対して、チップセレクト信号ＣＳＭと、フ
レームバッファ３２に記憶するべき画像データの記憶す
るべきフレームバッファ３２の記憶領域に対応したアド
レスＡＤＭとを供給する。また、ＭＰＵ２４は、入出力
コントローラ３１に対して、フレームバッファ３２への
画像データの書き込みを要求するライトコマンドＷＲＭ
とともに、フレームバッファ３２に記憶するべき画像デ
ータをデータＤＴＭとして供給する。これにより、アド
レスコントローラ３５は、ＭＰＵ２４から供給されたチ
ップセレクト信号ＣＳＭによって活性化され、ＭＰＵ２
４から供給されたアドレスＡＤＭに基づいてフレームバ
ッファ３２に記憶すべき画像データの記憶領域を指定す
る。また、入出力コントローラ３１は、ＭＰＵ２４から
供給されたライトコマンドＷＲＭに基づいて、ＭＰＵ２
４から供給されたデータＤＴＭをフレームバッファ３２
に記憶するために、ライトコマンドＷＲＡをフレームバ
ッファ３２に供給するとともに、フレームバッファ３２
にオアゲート４７を介してデータＤＴＭを画像データＤ
ＴＡＷとして記憶する。
【００４２】同様に、図４（６）に示す時間内に、ＭＰ
Ｕ２４は、アドレスコントローラ３７に対して、チップ
セレクト信号ＣＳＭと、フレームバッファ３４に記憶す
るべき合成論理データの記憶するべきフレームバッファ
３４の記憶領域に対応したアドレスＡＤＭとを供給す
る。また、ＭＰＵ２４は、入出力コントローラ３１に対
して、フレームバッファ３４への合成論理データの書き
込みを要求するライトコマンドＷＲＭとともに、フレー
ムバッファ３４に記憶するべき合成論理データをデータ
ＤＴＭとして供給する。これにより、アドレスコントロ
ーラ３７は、ＭＰＵ２４から供給されたチップセレクト
信号ＣＳＭによって活性化され、ＭＰＵ２４から供給さ
れたアドレスＡＤＭに基づいてフレームバッファ３４に
記憶すべき合成論理データの記憶領域を指定する。ま
た、入出力コントローラ３１は、ＭＰＵ２４から供給さ
れたライトコマンドＷＲＭに基づいて、ＭＰＵ２４から
供給されたデータＤＴＭをフレームバッファ３４に記憶
するために、ライトコマンドＷＲＡをフレームバッファ
３４に供給するとともに、フレームバッファ３４にオア
ゲート４９を介してデータＤＴＭを合成論理データＤＴ
ＣＷとして記憶する。
Ｕ２４は、アドレスコントローラ３７に対して、チップ
セレクト信号ＣＳＭと、フレームバッファ３４に記憶す
るべき合成論理データの記憶するべきフレームバッファ
３４の記憶領域に対応したアドレスＡＤＭとを供給す
る。また、ＭＰＵ２４は、入出力コントローラ３１に対
して、フレームバッファ３４への合成論理データの書き
込みを要求するライトコマンドＷＲＭとともに、フレー
ムバッファ３４に記憶するべき合成論理データをデータ
ＤＴＭとして供給する。これにより、アドレスコントロ
ーラ３７は、ＭＰＵ２４から供給されたチップセレクト
信号ＣＳＭによって活性化され、ＭＰＵ２４から供給さ
れたアドレスＡＤＭに基づいてフレームバッファ３４に
記憶すべき合成論理データの記憶領域を指定する。ま
た、入出力コントローラ３１は、ＭＰＵ２４から供給さ
れたライトコマンドＷＲＭに基づいて、ＭＰＵ２４から
供給されたデータＤＴＭをフレームバッファ３４に記憶
するために、ライトコマンドＷＲＡをフレームバッファ
３４に供給するとともに、フレームバッファ３４にオア
ゲート４９を介してデータＤＴＭを合成論理データＤＴ
ＣＷとして記憶する。
【００４３】そして、入出力コントローラ３１は、図４
（３）に示すように、ビジー信号ＡＣＢを"Ｌ"レベルか
ら"Ｈ"レベルに変化させた後、フレームバッファ３２〜
３４に対するデータの書き込みを禁止するために、図４
（４）に示すように、"Ｈ"レベルの書込禁止パルスＰ１
を有する割込信号ＩＮＴをＭＰＵ２４に供給する。な
お、ＭＰＵ２４によるフレームバッファ３２及び３４に
対する上記した第１フレーム書込処理は、ビジー信号Ａ
ＣＢが"Ｌ"レベルの間であればどの時間に行っても良
い。また、入出力コントローラ３１は、カメラ部２９に
対して、図４（２）に示すように、フレームバッファ３
３に現在アクセス中であることを示すビジー信号ＣＢを
供給する。なお、図４（７）に示すフレームスタート信
号ＦＳは、カメラ部２９から供給されるものであり、そ
の周期は１４．２msecである。
（３）に示すように、ビジー信号ＡＣＢを"Ｌ"レベルか
ら"Ｈ"レベルに変化させた後、フレームバッファ３２〜
３４に対するデータの書き込みを禁止するために、図４
（４）に示すように、"Ｈ"レベルの書込禁止パルスＰ１
を有する割込信号ＩＮＴをＭＰＵ２４に供給する。な
お、ＭＰＵ２４によるフレームバッファ３２及び３４に
対する上記した第１フレーム書込処理は、ビジー信号Ａ
ＣＢが"Ｌ"レベルの間であればどの時間に行っても良
い。また、入出力コントローラ３１は、カメラ部２９に
対して、図４（２）に示すように、フレームバッファ３
３に現在アクセス中であることを示すビジー信号ＣＢを
供給する。なお、図４（７）に示すフレームスタート信
号ＦＳは、カメラ部２９から供給されるものであり、そ
の周期は１４．２msecである。
【００４４】次に、図５に示すように、時間ＴＤ１の時
間内に、表示部２８への画像データＤＴＤの転送処理等
が実行される。この時間ＴＤ１は、図５（１）に示す垂
直同期信号ＳＣＶの垂直帰線期間に等しい。このような
処理を行うことにより、カメラ部２９から供給される画
像データＤＴＣをほぼリアルタイムで表示部２８に表示
することができる。ただし、カメラ部２９から供給され
る画像データＤＴＣのデータ転送速度（約３０msec）
と、表示部２８を構成する表示器に画像を表示する速度
（表示器が液晶パネルの場合、１３msec以内）とが異な
るため、上記したように、カメラ部２９から供給される
画像データＤＴＣを一旦フレームバッファ３３に書き込
んでいる。何故なら、カメラ部２９から供給される画像
データＤＴＣを直接表示器に供給すると、例えば、フリ
ッカ、データ転送速度と画像表示速度との不一致に起因
する手ぶれ等の様々な不都合が生じてしまうからであ
る。しかし、上記したように、一旦フレームバッファ３
３に書き込んだ画像データを垂直同期信号ＳＣＶの垂直
帰線期間内に表示部２８に転送することにより、上記不
都合を解決しつつ、カメラ部２９から供給される画像デ
ータＤＴＣをほぼリアルタイムで表示器に表示すること
ができるのである。
間内に、表示部２８への画像データＤＴＤの転送処理等
が実行される。この時間ＴＤ１は、図５（１）に示す垂
直同期信号ＳＣＶの垂直帰線期間に等しい。このような
処理を行うことにより、カメラ部２９から供給される画
像データＤＴＣをほぼリアルタイムで表示部２８に表示
することができる。ただし、カメラ部２９から供給され
る画像データＤＴＣのデータ転送速度（約３０msec）
と、表示部２８を構成する表示器に画像を表示する速度
（表示器が液晶パネルの場合、１３msec以内）とが異な
るため、上記したように、カメラ部２９から供給される
画像データＤＴＣを一旦フレームバッファ３３に書き込
んでいる。何故なら、カメラ部２９から供給される画像
データＤＴＣを直接表示器に供給すると、例えば、フリ
ッカ、データ転送速度と画像表示速度との不一致に起因
する手ぶれ等の様々な不都合が生じてしまうからであ
る。しかし、上記したように、一旦フレームバッファ３
３に書き込んだ画像データを垂直同期信号ＳＣＶの垂直
帰線期間内に表示部２８に転送することにより、上記不
都合を解決しつつ、カメラ部２９から供給される画像デ
ータＤＴＣをほぼリアルタイムで表示器に表示すること
ができるのである。
【００４５】以下、表示部２８への画像データＤＴＤの
転送処理等について、図５及び図６を参照して具体的に
説明する。合成回路４６は、入出力コントローラ３１に
リードコマンドＲＤＣを供給するとともに、アドレスコ
ントローラ３５〜３７にアドレスＡＤＤ及びチップセレ
クト信号ＣＳＤを各々供給する。これにより、図５
（７）、（１１）及び（１２）に示す時間内にほぼ同時
に、フレームバッファ３２から画像データＤＴＡＲが１
画素当たり２バイトずつ、フレームバッファ３３から画
像データＤＴＢＲが１画素当たり１バイトずつ、フレー
ムバッファ３４から合成論理データＤＴＣＲが１画素当
たり１ビットずつ読み出される。
転送処理等について、図５及び図６を参照して具体的に
説明する。合成回路４６は、入出力コントローラ３１に
リードコマンドＲＤＣを供給するとともに、アドレスコ
ントローラ３５〜３７にアドレスＡＤＤ及びチップセレ
クト信号ＣＳＤを各々供給する。これにより、図５
（７）、（１１）及び（１２）に示す時間内にほぼ同時
に、フレームバッファ３２から画像データＤＴＡＲが１
画素当たり２バイトずつ、フレームバッファ３３から画
像データＤＴＢＲが１画素当たり１バイトずつ、フレー
ムバッファ３４から合成論理データＤＴＣＲが１画素当
たり１ビットずつ読み出される。
【００４６】したがって、画像データＤＴＡＲは増色処
理回路４４に、画像データＤＴＢＲは減色処理回路４５
に、合成論理データＤＴＣＲは合成回路４６に供給され
る。これら各フレームからのデータ読出処理は、図５
（１３）に示すフレームスタート信号ＦＳの１周期内、
すなわち、１４．２msec以内に実行される必要がある。
この後、入出力コントローラ３１は、フレームバッファ
３２〜３４に対するデータの書き込みを許可するため
に、図５（１０）に示すように、"Ｈ"レベルの書込許可
パルスＰ２を有する割込信号ＩＮＴをＭＰＵ２４に供給
する。なお、図５に示す時間ＴＣ２は、第２フレームの
画像データＤＴＣがカメラ部２９から供給される時間を
示しており、上記した第１フレームの画像データＤＴＣ
に関する処理と同様の処理が行われる。これらの処理
は、カメラ部２９から供給される第３０フレームまで同
様に行われる。
理回路４４に、画像データＤＴＢＲは減色処理回路４５
に、合成論理データＤＴＣＲは合成回路４６に供給され
る。これら各フレームからのデータ読出処理は、図５
（１３）に示すフレームスタート信号ＦＳの１周期内、
すなわち、１４．２msec以内に実行される必要がある。
この後、入出力コントローラ３１は、フレームバッファ
３２〜３４に対するデータの書き込みを許可するため
に、図５（１０）に示すように、"Ｈ"レベルの書込許可
パルスＰ２を有する割込信号ＩＮＴをＭＰＵ２４に供給
する。なお、図５に示す時間ＴＣ２は、第２フレームの
画像データＤＴＣがカメラ部２９から供給される時間を
示しており、上記した第１フレームの画像データＤＴＣ
に関する処理と同様の処理が行われる。これらの処理
は、カメラ部２９から供給される第３０フレームまで同
様に行われる。
【００４７】次に、増色処理回路４４、減色処理回路４
５及び合成回路４６において、図６（１）に示すフレー
ムスタート信号ＦＳの１周期内に以下に示す処理が実行
される。すなわち、図６（４）に示す画像データＤＴＡ
Ｒは、図６（２）に示す垂直同期信号ＳＡＶ１及び図６
（３）に示す水平同期信号ＳＡＨ１に同期してフレーム
バッファ３２から読み出された後、図６（５）に示す時
間内に増色処理回路４４において増色処理を施された
後、図６（６）に示す垂直同期信号ＳＡＶ２及び図６
（７）に示す水平同期信号ＳＡＨ２に同期して図６
（８）に示す画像データＤＴＵとして合成回路４６に供
給される。同様に、図６（１１）に示す画像データＤＴ
ＢＲは、図６（９）に示す垂直同期信号ＳＢＶ１及び図
６（１０）に示す水平同期信号ＳＢＨ２に同期してフレ
ームバッファ３３から読み出された後、図６（１２）に
示す時間内に減色処理回路４５において減色処理を施さ
れた後、図６（１３）に示す垂直同期信号ＳＢＶ２及び
図６（１４）に示す水平同期信号Ｓ ＢＨ２に同期して図
６（１５）に示す画像データＤＴＮとして合成回路４６
に供給される。また、合成論理データＤＴＣＲは、図６
（１８）に示すように、合成回路４６に供給される。
５及び合成回路４６において、図６（１）に示すフレー
ムスタート信号ＦＳの１周期内に以下に示す処理が実行
される。すなわち、図６（４）に示す画像データＤＴＡ
Ｒは、図６（２）に示す垂直同期信号ＳＡＶ１及び図６
（３）に示す水平同期信号ＳＡＨ１に同期してフレーム
バッファ３２から読み出された後、図６（５）に示す時
間内に増色処理回路４４において増色処理を施された
後、図６（６）に示す垂直同期信号ＳＡＶ２及び図６
（７）に示す水平同期信号ＳＡＨ２に同期して図６
（８）に示す画像データＤＴＵとして合成回路４６に供
給される。同様に、図６（１１）に示す画像データＤＴ
ＢＲは、図６（９）に示す垂直同期信号ＳＢＶ１及び図
６（１０）に示す水平同期信号ＳＢＨ２に同期してフレ
ームバッファ３３から読み出された後、図６（１２）に
示す時間内に減色処理回路４５において減色処理を施さ
れた後、図６（１３）に示す垂直同期信号ＳＢＶ２及び
図６（１４）に示す水平同期信号Ｓ ＢＨ２に同期して図
６（１５）に示す画像データＤＴＮとして合成回路４６
に供給される。また、合成論理データＤＴＣＲは、図６
（１８）に示すように、合成回路４６に供給される。
【００４８】これにより、合成回路４６は、図６（１
９）に示す時間内に、増色処理回路４４から供給される
画像データＤＴＵと、減色処理回路４５から供給される
画像データＤＴＮとを、フレームバッファ３４から供給
される合成論理データＤＴＣＲに基づいて１画素ごとに
同期をとりつつ合成して、その合成結果を１画素ごとに
表示器に表示すべき画像データＤＴＤ（図６（１３）参
照）として、図６（２０）に示す垂直同期信号ＳＣＶ２
及び図６（２１）に示す水平同期信号ＳＣＨ２に同期さ
せて表示部２８に供給する。ここで、この例の表示合成
の概念について図７を参照して説明する。図７におい
て、表示ＡがＭＰＵ２４から供給され、増色処理回路４
４において増色処理が施された画像データＤＴＵ（この
例では、イラストデータ）の例、表示Ｂがカメラ部２９
によって撮影され、減色処理回路４５において減色処理
が施された画像データＤＴＮ（この例では、この携帯電
話の使用者の顔）の例である。また、図７において、表
示Ｃが合成論理データＤＴＣＲの例、表示Ｄが合成さ
れ、表示器に表示された画像の例である。図７の表示Ｂ
において、斜線を施した部分は画像データが不定である
ことを示している。また、図７の表示Ｃにおいて、斜線
を施した部分が合成論理データＤＴＣＲが論理"１"で画
像データＤＴＮ、すなわち、表示Ｂの表示を指定し、そ
の他の部分が合成論理データＤＴＣＲが論理"０"で画像
データＤＴＵ、すなわち、表示Ａの表示を指定している
ことを示している。
９）に示す時間内に、増色処理回路４４から供給される
画像データＤＴＵと、減色処理回路４５から供給される
画像データＤＴＮとを、フレームバッファ３４から供給
される合成論理データＤＴＣＲに基づいて１画素ごとに
同期をとりつつ合成して、その合成結果を１画素ごとに
表示器に表示すべき画像データＤＴＤ（図６（１３）参
照）として、図６（２０）に示す垂直同期信号ＳＣＶ２
及び図６（２１）に示す水平同期信号ＳＣＨ２に同期さ
せて表示部２８に供給する。ここで、この例の表示合成
の概念について図７を参照して説明する。図７におい
て、表示ＡがＭＰＵ２４から供給され、増色処理回路４
４において増色処理が施された画像データＤＴＵ（この
例では、イラストデータ）の例、表示Ｂがカメラ部２９
によって撮影され、減色処理回路４５において減色処理
が施された画像データＤＴＮ（この例では、この携帯電
話の使用者の顔）の例である。また、図７において、表
示Ｃが合成論理データＤＴＣＲの例、表示Ｄが合成さ
れ、表示器に表示された画像の例である。図７の表示Ｂ
において、斜線を施した部分は画像データが不定である
ことを示している。また、図７の表示Ｃにおいて、斜線
を施した部分が合成論理データＤＴＣＲが論理"１"で画
像データＤＴＮ、すなわち、表示Ｂの表示を指定し、そ
の他の部分が合成論理データＤＴＣＲが論理"０"で画像
データＤＴＵ、すなわち、表示Ａの表示を指定している
ことを示している。
【００４９】以上説明した表示合成は、静止画像につい
てであるが、動画像についても基本的な処理は、同様で
ある。以下、動画像の表示合成の概念について図８〜図
１０を参照して説明する。図８は合成された動画像を表
示器に表示した一例である。また、図９において、表示
ＡがＭＰＵ２４から供給され、増色処理回路４４におい
て増色処理が施された画像データＤＴＵ（この例では、
アニメーションデータ）の例、表示Ｂがカメラ部２９に
よって撮影され、減色処理回路４５において減色処理が
施された画像データＤＴＮ（この例では、この携帯電話
の使用者の顔）の例である。また、図９において、表示
Ｃが合成論理データＤＴＣＲの例、表示Ｄが合成され、
表示器に表示された画像の例である。図９の表示Ｃにお
いて、黒く塗りつぶした部分が合成論理データＤＴＣＲ
が論理"１"で画像データＤＴＮ、すなわち、表示Ｂの表
示を指定し、その他の部分が合成論理データＤＴＣＲが
論理"０"で画像データＤＴＵ、すなわち、表示Ａの表示
を指定していることを示している。また、図１０は、図
９に示す処理が時間の経過（左から右へ）に応じて順次
行われていくことを示している。
てであるが、動画像についても基本的な処理は、同様で
ある。以下、動画像の表示合成の概念について図８〜図
１０を参照して説明する。図８は合成された動画像を表
示器に表示した一例である。また、図９において、表示
ＡがＭＰＵ２４から供給され、増色処理回路４４におい
て増色処理が施された画像データＤＴＵ（この例では、
アニメーションデータ）の例、表示Ｂがカメラ部２９に
よって撮影され、減色処理回路４５において減色処理が
施された画像データＤＴＮ（この例では、この携帯電話
の使用者の顔）の例である。また、図９において、表示
Ｃが合成論理データＤＴＣＲの例、表示Ｄが合成され、
表示器に表示された画像の例である。図９の表示Ｃにお
いて、黒く塗りつぶした部分が合成論理データＤＴＣＲ
が論理"１"で画像データＤＴＮ、すなわち、表示Ｂの表
示を指定し、その他の部分が合成論理データＤＴＣＲが
論理"０"で画像データＤＴＵ、すなわち、表示Ａの表示
を指定していることを示している。また、図１０は、図
９に示す処理が時間の経過（左から右へ）に応じて順次
行われていくことを示している。
【００５０】さらに、この例においては、カメラ部２９
から供給される画像データＤＴＣを写真データとしてＭ
ＰＵ２４に供給する機能を有している。以下、その機能
について説明する。カメラ部２９から画像データＤＴＣ
が供給されるとともに、論理"１"の選択データＳＬが供
給されると、この機能が有効となる。まず、フィルタ処
理回路３８は、画像データＤＴＣに対して上記したセピ
アや輝度調整等の各種のフィルタ処理を施して画像デー
タＤＴＣＦとして出力する。次に、セレクタ３９は、論
理"１"の選択データＳＬに基づいて、フィルタ処理回路
３８から供給される画像データＤＴＣＦを縮小回路４１
に供給する。これにより、縮小回路４１は、セレクタ３
９から供給されるＹＵＶ形式の画像データＤＴＣＦに対
して、上記したＪＰＥＧ形式の画像データＤＴＲに縮小
する縮小処理及びスマート処理を施す。
から供給される画像データＤＴＣを写真データとしてＭ
ＰＵ２４に供給する機能を有している。以下、その機能
について説明する。カメラ部２９から画像データＤＴＣ
が供給されるとともに、論理"１"の選択データＳＬが供
給されると、この機能が有効となる。まず、フィルタ処
理回路３８は、画像データＤＴＣに対して上記したセピ
アや輝度調整等の各種のフィルタ処理を施して画像デー
タＤＴＣＦとして出力する。次に、セレクタ３９は、論
理"１"の選択データＳＬに基づいて、フィルタ処理回路
３８から供給される画像データＤＴＣＦを縮小回路４１
に供給する。これにより、縮小回路４１は、セレクタ３
９から供給されるＹＵＶ形式の画像データＤＴＣＦに対
して、上記したＪＰＥＧ形式の画像データＤＴＲに縮小
する縮小処理及びスマート処理を施す。
【００５１】次に、圧縮回路４３は、縮小回路４１から
供給される画像データＤＴＲを上記したＪＰＥＧ形式の
画像データとするために、上記画像データＤＴＲに対し
て所定の圧縮処理を施す。また、圧縮回路４３は、圧縮
処理を施した画像データＤＴＪＷを、全体が１個のフレ
ームバッファとして扱われるフレームバッファ３２〜３
４の所定の記憶領域に記憶するために、画像データＤＴ
ＪＷをオアゲート４７〜４９に供給する一方、入出力コ
ントローラ３１にライトコマンドＷＲＪを、全体が１個
のアドレスコントローラとして扱われるアドレスコント
ローラ３５〜３７にアドレスＡＤＪ及びチップセレクト
信号ＣＳＪを各々供給する。これにより、入出力コント
ローラ３１は、圧縮回路４３から供給されるライトコマ
ンドＷＲＪに基づいて、圧縮回路４３から供給される圧
縮画像データＤＴＪＷのオアゲート４７〜４９を介した
フレームバッファ３２〜３４への書き込みを許可する。
また、アドレスコントローラ３５〜３７は、全体が１個
のアドレスコントローラとして扱われ、圧縮回路４３か
ら供給されるチップセレクト信号ＣＳＪによって活性化
され、圧縮回路４３から供給されるアドレスＡＤＪに基
づいて対応するフレームバッファに記憶すべき画像デー
タの記憶領域を指定する。これにより、フレームバッフ
ァ３２〜３４は、全体が１個のフレームバッファとして
扱われ、圧縮回路４３から供給される圧縮画像データＤ
ＴＪＷが記憶される。この後、ＭＰＵ２４は、入出力コ
ントローラ３１にリードコマンドＲＤＭを供給するとと
もに、全体が１個のアドレスコントローラとして扱われ
るアドレスコントローラ３５〜３７にアドレスＡＤＭ及
びチップセレクト信号ＣＳＭを各々供給する。したがっ
て、全体が１個のフレームバッファとして扱われるフレ
ームバッファ３２〜３４から圧縮画像データＤＴＪＷが
読み出され、入出力コントローラ３１を経てＭＰＵ２４
に供給される。
供給される画像データＤＴＲを上記したＪＰＥＧ形式の
画像データとするために、上記画像データＤＴＲに対し
て所定の圧縮処理を施す。また、圧縮回路４３は、圧縮
処理を施した画像データＤＴＪＷを、全体が１個のフレ
ームバッファとして扱われるフレームバッファ３２〜３
４の所定の記憶領域に記憶するために、画像データＤＴ
ＪＷをオアゲート４７〜４９に供給する一方、入出力コ
ントローラ３１にライトコマンドＷＲＪを、全体が１個
のアドレスコントローラとして扱われるアドレスコント
ローラ３５〜３７にアドレスＡＤＪ及びチップセレクト
信号ＣＳＪを各々供給する。これにより、入出力コント
ローラ３１は、圧縮回路４３から供給されるライトコマ
ンドＷＲＪに基づいて、圧縮回路４３から供給される圧
縮画像データＤＴＪＷのオアゲート４７〜４９を介した
フレームバッファ３２〜３４への書き込みを許可する。
また、アドレスコントローラ３５〜３７は、全体が１個
のアドレスコントローラとして扱われ、圧縮回路４３か
ら供給されるチップセレクト信号ＣＳＪによって活性化
され、圧縮回路４３から供給されるアドレスＡＤＪに基
づいて対応するフレームバッファに記憶すべき画像デー
タの記憶領域を指定する。これにより、フレームバッフ
ァ３２〜３４は、全体が１個のフレームバッファとして
扱われ、圧縮回路４３から供給される圧縮画像データＤ
ＴＪＷが記憶される。この後、ＭＰＵ２４は、入出力コ
ントローラ３１にリードコマンドＲＤＭを供給するとと
もに、全体が１個のアドレスコントローラとして扱われ
るアドレスコントローラ３５〜３７にアドレスＡＤＭ及
びチップセレクト信号ＣＳＭを各々供給する。したがっ
て、全体が１個のフレームバッファとして扱われるフレ
ームバッファ３２〜３４から圧縮画像データＤＴＪＷが
読み出され、入出力コントローラ３１を経てＭＰＵ２４
に供給される。
【００５２】このように、この例の構成によれば、フレ
ームバッファ３２〜３４に各々接続されるデータバス及
びアドレスバスが別個独立であり、フレームバッファ３
２〜３４を制御するための信号も別個独立に供給可能に
構成されているとともに、フレームバッファ３２及び３
４のバスインタフェースは、結合して又は独立して時分
割でＭＰＵ２４が制御可能に構成されている。また、カ
メラ部２９から供給される画像データＤＴＣを一旦フレ
ームバッファ３３に書き込んだ後、垂直同期信号ＳＣＶ
の垂直帰線期間内に表示部２８に転送している。したが
って、フリッカ、データ転送速度と画像表示速度との不
一致に起因する手ぶれ等の様々な不都合が発生すること
なく、カメラ部２９から供給される画像データＤＴＣを
ほぼリアルタイムで表示部２８に表示することができ
る。また、この例の構成によれば、表示合成回路２１を
半導体集積回路により構成しているので、ＭＰＵ２４の
表示合成することに関して負担が少なく、処理能力が高
いＭＰＵや消費電力が大きいＭＰＵを使用する必要はな
い。
ームバッファ３２〜３４に各々接続されるデータバス及
びアドレスバスが別個独立であり、フレームバッファ３
２〜３４を制御するための信号も別個独立に供給可能に
構成されているとともに、フレームバッファ３２及び３
４のバスインタフェースは、結合して又は独立して時分
割でＭＰＵ２４が制御可能に構成されている。また、カ
メラ部２９から供給される画像データＤＴＣを一旦フレ
ームバッファ３３に書き込んだ後、垂直同期信号ＳＣＶ
の垂直帰線期間内に表示部２８に転送している。したが
って、フリッカ、データ転送速度と画像表示速度との不
一致に起因する手ぶれ等の様々な不都合が発生すること
なく、カメラ部２９から供給される画像データＤＴＣを
ほぼリアルタイムで表示部２８に表示することができ
る。また、この例の構成によれば、表示合成回路２１を
半導体集積回路により構成しているので、ＭＰＵ２４の
表示合成することに関して負担が少なく、処理能力が高
いＭＰＵや消費電力が大きいＭＰＵを使用する必要はな
い。
【００５３】以上、この発明の実施例を図面を参照して
詳述してきたが、具体的な構成はこの実施例に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更等があってもこの発明に含まれる。例えば、上述
の実施例においては、この発明を携帯電話に適用する例
を示したが、これに限定されず、この発明は、ノート
型、パーム型、ポケット型等のコンピュータ、ＰＤＡ、
あるいはＰＨＳなどの他の携帯用電子機器にも適用する
ことができる。
詳述してきたが、具体的な構成はこの実施例に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更等があってもこの発明に含まれる。例えば、上述
の実施例においては、この発明を携帯電話に適用する例
を示したが、これに限定されず、この発明は、ノート
型、パーム型、ポケット型等のコンピュータ、ＰＤＡ、
あるいはＰＨＳなどの他の携帯用電子機器にも適用する
ことができる。
【００５４】また、上述の実施例においては、イラスト
データやアニメーションデータと、カメラ部２９により
撮影された携帯電話使用者の顔の画像とを表示合成する
例を示したが、これに限定されない。この発明は、外部
から送信される他の携帯電話使用者の顔の画像と当該携
帯電話使用者の顔の画像とを表示合成したり、カメラ部
２９により撮影された様々な静止画像や動画像と、その
外側を飾るための各種フレーム（枠）、電源は投入され
ているが、使用者が何等の操作もせず、着信を待ち受け
ている際に表示される待受画面、この待受画面を表示し
て所定時間経過後に焼き付き防止のために表示されるス
クリーンセーブ画面、各種ゲーム画面とを表示合成する
場合にも適用することができる。各種フレームとして
は、静止画像の他、動画像も考えられる。スクリーンセ
ーブ画面の一例としては、季節に応じて変更されるキャ
ラクタが表示画面上を自由に動き回るパターン、アニメ
ーションパターンなどがある。各種ゲーム画面として
は、選択したキャラクタにえさを与えたり、可愛がるこ
とによりキャラクタを育てる育成ゲームなどがある。ま
た、表示合成の機能としては、静止画像又は動画像のテ
ロップ機能、画面を片すみからぬぐうように消してすぐ
次の画面を表示していくワイプ機能などがある。具体的
には、テロップ機能は、画像データＤＴＵ及びＤＴＮの
いずれか一方に対して他方を静止画像又は動画像のテロ
ップ画面として合成することにより実現する。また、ワ
イプ機能は、画像データＤＴＵ及びＤＴＮのいずれか一
方に対して他方を画面を片すみからぬぐうように消して
すぐ次の画面を表示していくワイプ画面として合成する
ことにより実現する。
データやアニメーションデータと、カメラ部２９により
撮影された携帯電話使用者の顔の画像とを表示合成する
例を示したが、これに限定されない。この発明は、外部
から送信される他の携帯電話使用者の顔の画像と当該携
帯電話使用者の顔の画像とを表示合成したり、カメラ部
２９により撮影された様々な静止画像や動画像と、その
外側を飾るための各種フレーム（枠）、電源は投入され
ているが、使用者が何等の操作もせず、着信を待ち受け
ている際に表示される待受画面、この待受画面を表示し
て所定時間経過後に焼き付き防止のために表示されるス
クリーンセーブ画面、各種ゲーム画面とを表示合成する
場合にも適用することができる。各種フレームとして
は、静止画像の他、動画像も考えられる。スクリーンセ
ーブ画面の一例としては、季節に応じて変更されるキャ
ラクタが表示画面上を自由に動き回るパターン、アニメ
ーションパターンなどがある。各種ゲーム画面として
は、選択したキャラクタにえさを与えたり、可愛がるこ
とによりキャラクタを育てる育成ゲームなどがある。ま
た、表示合成の機能としては、静止画像又は動画像のテ
ロップ機能、画面を片すみからぬぐうように消してすぐ
次の画面を表示していくワイプ機能などがある。具体的
には、テロップ機能は、画像データＤＴＵ及びＤＴＮの
いずれか一方に対して他方を静止画像又は動画像のテロ
ップ画面として合成することにより実現する。また、ワ
イプ機能は、画像データＤＴＵ及びＤＴＮのいずれか一
方に対して他方を画面を片すみからぬぐうように消して
すぐ次の画面を表示していくワイプ画面として合成する
ことにより実現する。
【００５５】また、上述の実施例においては、ＭＰＵ２
４や合成回路４６がフレームバッファ３２〜３４のいず
れかにデータの書き込みや読み出しを行うために、入出
力コントローラ３１にライトコマンドやリードコマンド
を供給する例を示したが、これに限定されない。例え
ば、ＭＰＵ２４や合成回路４６は、入出力コントローラ
３１に、データの書き込みや読み出しを要求することを
意味する信号やデータを供給するように構成しても良
い。また、上述の実施例において、縮小回路４１は、セ
レクタ３９から供給される画像データＤＴＣＦを、１ラ
インおきに間引くとともに、１ライン内において１画素
おきに間引くことにより、縦及び横の画面の長さを元の
１／２に縮小し、面積を元の１／４に縮小し、縮小回路
４２は、変換回路４２から供給される画像データＤＴＴ
に対して、２ラインおきに間引くとともに、１ライン内
において２画素おきに間引くことにより、縦及び横の画
面の長さを元の１／４に縮小し、面積を元の１／１６に
縮小する例を示したが、これに限定されない。要する
に、縮小回路４１は、ＹＵＶ形式の画像データＤＴＣＦ
をＪＰＥＧ形式の画像データＤＴＲに縮小すれば良く、
縮小回路４２は、変換回路４２から供給される画像デー
タＤＴＴの画素数を表示器の表示画素数に縮小すれば良
いから、間引くライン数及び間引く１ライン内の画素数
は限定されない。また、上述の実施例においては、ＪＰ
ＥＧ形式の画像データをＭＰＵ２４に転送する際に、フ
レームバッファ３２〜３４を１個のフレームバッファと
して扱う例を示したが、これに限定されず、フレームバ
ッファ３２及び３３、フレームバッファ３３及び３４、
あるいはフレームバッファ３２及び３４を１個のフレー
ムバッファとして扱うように構成しても良い。
４や合成回路４６がフレームバッファ３２〜３４のいず
れかにデータの書き込みや読み出しを行うために、入出
力コントローラ３１にライトコマンドやリードコマンド
を供給する例を示したが、これに限定されない。例え
ば、ＭＰＵ２４や合成回路４６は、入出力コントローラ
３１に、データの書き込みや読み出しを要求することを
意味する信号やデータを供給するように構成しても良
い。また、上述の実施例において、縮小回路４１は、セ
レクタ３９から供給される画像データＤＴＣＦを、１ラ
インおきに間引くとともに、１ライン内において１画素
おきに間引くことにより、縦及び横の画面の長さを元の
１／２に縮小し、面積を元の１／４に縮小し、縮小回路
４２は、変換回路４２から供給される画像データＤＴＴ
に対して、２ラインおきに間引くとともに、１ライン内
において２画素おきに間引くことにより、縦及び横の画
面の長さを元の１／４に縮小し、面積を元の１／１６に
縮小する例を示したが、これに限定されない。要する
に、縮小回路４１は、ＹＵＶ形式の画像データＤＴＣＦ
をＪＰＥＧ形式の画像データＤＴＲに縮小すれば良く、
縮小回路４２は、変換回路４２から供給される画像デー
タＤＴＴの画素数を表示器の表示画素数に縮小すれば良
いから、間引くライン数及び間引く１ライン内の画素数
は限定されない。また、上述の実施例においては、ＪＰ
ＥＧ形式の画像データをＭＰＵ２４に転送する際に、フ
レームバッファ３２〜３４を１個のフレームバッファと
して扱う例を示したが、これに限定されず、フレームバ
ッファ３２及び３３、フレームバッファ３３及び３４、
あるいはフレームバッファ３２及び３４を１個のフレー
ムバッファとして扱うように構成しても良い。
【００５６】
【発明の効果】以上説明したように、この発明の構成に
よれば、表示合成回路は、第１の画像データを記憶する
ための第１のフレームバッファと、カメラから供給され
る第２の画像データを記憶するための第２のフレームバ
ッファと、第１の画像データと第２の画像データとを１
画素ごとに合成するための合成論理データを記憶するた
めの第３のフレームバッファと、第１の画像データと第
２の画像データとを合成論理データに基づいて合成する
合成回路とを備えている。また、第１及び第３のフレー
ムバッファに各々接続されるデータバス及びアドレスバ
スが第２のフレームバッファに接続されるデータバス及
びアドレスバスとは別個独立に構成されているととも
に、第１及び第３のフレームバッファに各々接続される
データバス及びアドレスバスは、第２のフレームバッフ
ァに接続されるデータバス及びアドレスバスとは独立し
て時分割で外部から制御可能に構成されている。そし
て、第２の画像データの各フレームは、第２の画像デー
タの垂直同期信号に同期して第２のフレームバッファに
記憶され、第１の画像データの各フレーム及び合成論理
データの各フレームは、第２の画像データの対応するフ
レームが第２のフレームバッファに記憶されている期間
内に、別個独立に、第１及び第３のフレームバッファに
各々記憶され、合成回路は、垂直同期信号の垂直帰線期
間中の所定期間内に、第１のフレームバッファから読み
出された第１の画像データと、第２のフレームバッファ
から読み出された第２の画像データとを、第３のフレー
ムバッファから読み出された合成論理データに基づいて
１画素ごとに合成する。したがって、この表示合成回路
を携帯用電子機器に適用した場合には、携帯用電子機器
において処理能力の高くないマイクロプロセッサを用い
た場合であっても、各種の画像をリアルタイムで合成し
て表示器に表示することができる。
よれば、表示合成回路は、第１の画像データを記憶する
ための第１のフレームバッファと、カメラから供給され
る第２の画像データを記憶するための第２のフレームバ
ッファと、第１の画像データと第２の画像データとを１
画素ごとに合成するための合成論理データを記憶するた
めの第３のフレームバッファと、第１の画像データと第
２の画像データとを合成論理データに基づいて合成する
合成回路とを備えている。また、第１及び第３のフレー
ムバッファに各々接続されるデータバス及びアドレスバ
スが第２のフレームバッファに接続されるデータバス及
びアドレスバスとは別個独立に構成されているととも
に、第１及び第３のフレームバッファに各々接続される
データバス及びアドレスバスは、第２のフレームバッフ
ァに接続されるデータバス及びアドレスバスとは独立し
て時分割で外部から制御可能に構成されている。そし
て、第２の画像データの各フレームは、第２の画像デー
タの垂直同期信号に同期して第２のフレームバッファに
記憶され、第１の画像データの各フレーム及び合成論理
データの各フレームは、第２の画像データの対応するフ
レームが第２のフレームバッファに記憶されている期間
内に、別個独立に、第１及び第３のフレームバッファに
各々記憶され、合成回路は、垂直同期信号の垂直帰線期
間中の所定期間内に、第１のフレームバッファから読み
出された第１の画像データと、第２のフレームバッファ
から読み出された第２の画像データとを、第３のフレー
ムバッファから読み出された合成論理データに基づいて
１画素ごとに合成する。したがって、この表示合成回路
を携帯用電子機器に適用した場合には、携帯用電子機器
において処理能力の高くないマイクロプロセッサを用い
た場合であっても、各種の画像をリアルタイムで合成し
て表示器に表示することができる。
【図１】この発明の一実施例である表示合成回路２１の
構成を示すブロック図である。
構成を示すブロック図である。
【図２】同回路２１を適用した携帯電話の構成を示すブ
ロック図である。
ロック図である。
【図３】同回路２１の動作を説明するためのタイミング
・チャートである。
・チャートである。
【図４】同回路２１の動作を説明するためのタイミング
・チャートである。
・チャートである。
【図５】同回路２１の動作を説明するためのタイミング
・チャートである。
・チャートである。
【図６】同回路２１の動作を説明するためのタイミング
・チャートである。
・チャートである。
【図７】同回路を構成するフレームバッファ３２〜３４
に記憶される画像データＡ及びＢ並びに合成論理データ
Ｃと、表示器上に表示される画面Ｄとの関係の一例を示
す図である。
に記憶される画像データＡ及びＢ並びに合成論理データ
Ｃと、表示器上に表示される画面Ｄとの関係の一例を示
す図である。
【図８】合成された動画像を表示器に表示した一例を示
す図である。
す図である。
【図９】同回路を構成するフレームバッファ３２〜３４
に記憶される動画像データＡ及びＢ並びに合成論理デー
タＣと、表示器上に表示される動画面Ｄとの関係の一例
を示す図である。
に記憶される動画像データＡ及びＢ並びに合成論理デー
タＣと、表示器上に表示される動画面Ｄとの関係の一例
を示す図である。
【図１０】図９に示す処理が時間の経過に応じて順次行
われていくことを示す概念図である。
われていくことを示す概念図である。
【図１１】従来の図形表示装置の構成例を示すブロック
図である。
図である。
【図１２】同装置を構成するフレームバッファ５〜７に
記憶される表示画素情報Ａ及びＢ並びに合成論理情報Ｃ
と、ＣＲＴディスプレイ上に表示される画面Ｄとの関係
の一例を示す図である。
記憶される表示画素情報Ａ及びＢ並びに合成論理情報Ｃ
と、ＣＲＴディスプレイ上に表示される画面Ｄとの関係
の一例を示す図である。
２１ 表示合成回路
２４ ＭＰＵ
２８ 表示部
２９ カメラ部
３１ 入出力コントローラ
３２〜３４ フレームバッファ（第１〜第３のフレーム
バッファ） ３８ フィルタ処理回路 ４０ 変換回路 ４１，４２ 縮小回路 ４３ 圧縮回路 ４４ 増色処理回路 ４５ 減色処理回路 ４６ 合成回路
バッファ） ３８ フィルタ処理回路 ４０ 変換回路 ４１，４２ 縮小回路 ４３ 圧縮回路 ４４ 増色処理回路 ４５ 減色処理回路 ４６ 合成回路
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5C023 AA02 AA11 AA13 AA37 AA38
BA11 DA03 DA08 EA03 EA10
5C082 AA00 AA01 AA27 BA02 BA12
BA34 BA35 BB01 BB26 BB44
CA12 CA56 CA76 DA61 DA86
MM02 MM10
Claims (13)
- 【請求項１】 第１の画像データを記憶するための第１
のフレームバッファと、 カメラから供給される第２の画像データを記憶するため
の第２のフレームバッファと、 前記第１の画像データと前記第２の画像データとを１画
素ごとに合成するための合成論理データを記憶するため
の第３のフレームバッファと、 前記第１の画像データと前記第２の画像データとを前記
合成論理データに基づいて合成する合成回路とを備え、 前記第１及び第３のフレームバッファに各々接続される
データバス及びアドレスバスが前記前記第２のフレーム
バッファに接続されるデータバス及びアドレスバスとは
別個独立に構成されているとともに、前記第１及び第３
のフレームバッファに各々接続される前記データバス及
び前記アドレスバスは、前記前記第２のフレームバッフ
ァに接続されるデータバス及びアドレスバスとは独立し
て時分割で外部から制御可能に構成され、 前記第２の画像データの各フレームは、前記第２の画像
データの垂直同期信号に同期して前記第２のフレームバ
ッファに記憶され、前記第１の画像データの各フレーム
及び前記合成論理データの各フレームは、前記第２の画
像データの対応するフレームが前記第２のフレームバッ
ファに記憶されている期間内に、別個独立に、前記第１
及び第３のフレームバッファに外部から各々記憶され、
前記合成回路は、前記垂直同期信号の垂直帰線期間中の
所定期間内に、前記第１のフレームバッファから読み出
された前記第１の画像データと、前記第２のフレームバ
ッファから読み出された前記第２の画像データとを、前
記第３のフレームバッファから読み出された前記合成論
理データに基づいて１画素ごとに合成することを特徴と
する表示合成回路。 - 【請求項２】 前記合成回路は、前記第１及び第２の画
像データのいずれか一方に対して他方を静止画像又は動
画像のテロップ画面として合成することを特徴とする請
求項１記載の表示合成回路。 - 【請求項３】 前記合成回路は、前記第１及び第２の画
像データのいずれか一方に対して他方を画面を片すみか
らぬぐうように消してすぐ次の画面を表示していくワイ
プ画面として合成することを特徴とする請求項１記載の
表示合成回路。 - 【請求項４】 前記第１のフレームバッファから読み出
された前記第１の画像データに対して表示器に表示可能
な増色処理を施した後、その処理結果を前記合成回路に
供給する増色処理回路と、 前記第２のフレームバッファから読み出された前記第２
の画像データに対して前記表示器に表示可能な減色処理
を施した後、その処理結果を前記合成回路に供給する減
色処理回路とを備えてなることを特徴とする請求項１乃
至３のいずれか１に記載の表示合成回路。 - 【請求項５】 前記カメラから供給される前記第２の画
像データを表示器に表示可能な形式の第３の画像データ
に変換する変換回路と、 前記第３の画像データの画素数を前記表示器の表示画素
数に縮小処理する第１の縮小回路とを備えてなることを
特徴とする請求項１乃至４のいずれか１に記載の表示合
成回路。 - 【請求項６】 前記第１の縮小回路は、前記第３の画像
データの１ライン内の縮小処理において、隣接する画像
データの値を演算し、その演算結果を２分化するスマー
ト処理を施すことを特徴とする請求項５記載の表示合成
回路。 - 【請求項７】 前記カメラから供給される前記第２の画
像データをＪＰＥＧ形式の画像データに圧縮可能な第４
の画像データに縮小する第２の縮小回路と、 前記第４の画像データを前記ＪＰＥＧ形式の画像データ
に圧縮した後、前記第１乃至第３のフレームバッファ全
体を１個のフレームバッファとして扱って記憶する圧縮
回路とを備えてなることを特徴とする請求項１乃至６の
いずれか１に記載の表示合成回路。 - 【請求項８】 前記第２の縮小回路は、前記第４の画像
データの１ライン内の縮小処理において、隣接する画像
データの値を演算し、その演算結果を２分化するスマー
ト処理を施すことを特徴とする請求項７記載の表示合成
回路。 - 【請求項９】 前記カメラから供給される前記第２の画
像データに対して、セピア、輝度調整、グレースケー
ル、２階調化、エッジ強調、エッジ抽出のいずれか１つ
の処理を施すフィルタ処理回路を備えてなることを特徴
とする請求項１乃至８のいずれか１に記載の表示合成回
路。 - 【請求項１０】 請求項１乃至９のいずれか１に記載の
表示合成回路と、 前記第２の画像データを前記表示合成回路に供給するカ
メラと、 前記表示合成回路から供給される画像データが表示され
る表示器とを備えてなることを特徴とする携帯用電子機
器。 - 【請求項１１】 第１の画像データは、静止画像デー
タ、動画像データ、イラストデータ、アニメーションデ
ータ、前記第２の画像データの外側を飾るための枠に関
する静止画像データ又は動画像データ、電源は投入され
ているが、使用者が何等の操作もせず、着信を待ち受け
ている際に表示される待受画面、前記待受画面を表示し
て所定時間経過後に焼き付き防止のために表示されるス
クリーンセーブ画面、ゲーム画面のいずれかであること
を特徴とする請求項１０記載の携帯用電子機器。 - 【請求項１２】 前記スクリーンセーブ画面は、季節に
応じて変更されるキャラクタが表示画面上を自由に動き
回るパターン、アニメーションパターンであるのいずれ
かであることを特徴とする請求項１１記載の携帯用電子
機器。 - 【請求項１３】 前記ゲーム画面は、使用者が選択した
キャラクタにえさを与えたり、可愛がることによりキャ
ラクタを育てる育成ゲームであることを特徴とする請求
項１１又は１２記載の携帯用電子機器。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002035136A JP2003233366A (ja) | 2002-02-13 | 2002-02-13 | 表示合成回路及び携帯用電子機器 |
| EP03003067A EP1339037A1 (en) | 2002-02-13 | 2003-02-12 | Image display circuitry and mobile electronic device |
| EP05026755A EP1638074A3 (en) | 2002-02-13 | 2003-02-12 | Image display circuitry and mobile electronic device |
| US10/365,518 US20030174138A1 (en) | 2002-02-13 | 2003-02-13 | Image display circuitry and mobile electronic device |
| CN03120676.XA CN1238785C (zh) | 2002-02-13 | 2003-02-13 | 图像显示电路和移动电子设备 |
| HK04101350A HK1058569A1 (en) | 2002-02-13 | 2004-02-25 | Image display circuitry and mobile electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002035136A JP2003233366A (ja) | 2002-02-13 | 2002-02-13 | 表示合成回路及び携帯用電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003233366A true JP2003233366A (ja) | 2003-08-22 |
Family
ID=27654961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002035136A Pending JP2003233366A (ja) | 2002-02-13 | 2002-02-13 | 表示合成回路及び携帯用電子機器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20030174138A1 (ja) |
| EP (2) | EP1339037A1 (ja) |
| JP (1) | JP2003233366A (ja) |
| CN (1) | CN1238785C (ja) |
| HK (1) | HK1058569A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010098483A (ja) * | 2008-10-15 | 2010-04-30 | Panasonic Electric Works Co Ltd | 画像表示方法、および表示器 |
| JP2011249908A (ja) * | 2010-05-24 | 2011-12-08 | Mitsubishi Electric Corp | 映像表示方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005115896A (ja) * | 2003-10-10 | 2005-04-28 | Nec Corp | 通信装置及び通信方法 |
| US20070038939A1 (en) * | 2005-07-11 | 2007-02-15 | Challen Richard F | Display servers and systems and methods of graphical display |
| US7847793B2 (en) | 2005-12-08 | 2010-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Control circuit of display device, and display device and electronic appliance incorporating the same |
| KR100852615B1 (ko) * | 2006-04-27 | 2008-08-18 | 팅크웨어(주) | 계절 및 지형 변화에 따른 지도 표현 방법 및 시스템 |
| US8412269B1 (en) * | 2007-03-26 | 2013-04-02 | Celio Technology Corporation | Systems and methods for providing additional functionality to a device for increased usability |
| ES2726350T3 (es) * | 2012-10-11 | 2019-10-03 | Samsung Electronics Co Ltd | Procedimiento de recepción de datos de medios |
| US10339544B2 (en) * | 2014-07-02 | 2019-07-02 | WaitTime, LLC | Techniques for automatic real-time calculation of user wait times |
| US10782765B2 (en) * | 2016-01-13 | 2020-09-22 | Samsung Electronics Co., Ltd | Method and electronic device for outputting image |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US13161A (en) * | 1855-07-03 | Mill-step | ||
| US12398A (en) * | 1855-02-13 | Improvement in plows | ||
| JPS63178294A (ja) * | 1987-01-20 | 1988-07-22 | 日本電気株式会社 | 図形表示装置 |
| US4907086A (en) * | 1987-09-04 | 1990-03-06 | Texas Instruments Incorporated | Method and apparatus for overlaying a displayable image with a second image |
| US5610630A (en) * | 1991-11-28 | 1997-03-11 | Fujitsu Limited | Graphic display control system |
| US5289577A (en) * | 1992-06-04 | 1994-02-22 | International Business Machines Incorporated | Process-pipeline architecture for image/video processing |
| JPH06266844A (ja) * | 1992-08-20 | 1994-09-22 | Internatl Business Mach Corp <Ibm> | ラスタデータ画像とベクトルデータ画像との区別方法及び区別装置 |
| US5946646A (en) * | 1994-03-23 | 1999-08-31 | Digital Broadband Applications Corp. | Interactive advertising system and device |
| US5544306A (en) * | 1994-05-03 | 1996-08-06 | Sun Microsystems, Inc. | Flexible dram access in a frame buffer memory and system |
| US5982390A (en) * | 1996-03-25 | 1999-11-09 | Stan Stoneking | Controlling personality manifestations by objects in a computer-assisted animation environment |
| JP3419645B2 (ja) * | 1997-03-14 | 2003-06-23 | 株式会社日立国際電気 | 動画像編集方法 |
| JP3681528B2 (ja) * | 1997-12-22 | 2005-08-10 | 株式会社ルネサステクノロジ | グラフィックプロセッサ及びデータ処理システム |
| US6157396A (en) * | 1999-02-16 | 2000-12-05 | Pixonics Llc | System and method for using bitstream information to process images for use in digital display systems |
| US6754279B2 (en) * | 1999-12-20 | 2004-06-22 | Texas Instruments Incorporated | Digital still camera system and method |
| AU2710201A (en) * | 2000-01-24 | 2001-07-31 | Matsushita Electric Industrial Co., Ltd. | Image composting apparatus, recording medium and program |
| GB2363045B (en) * | 2000-01-28 | 2004-06-02 | Namco Ltd | Game system and image creating method |
| US6731952B2 (en) * | 2000-07-27 | 2004-05-04 | Eastman Kodak Company | Mobile telephone system having a detachable camera / battery module |
| US6791553B1 (en) * | 2000-11-17 | 2004-09-14 | Hewlett-Packard Development Company, L.P. | System and method for efficiently rendering a jitter enhanced graphical image |
-
2002
- 2002-02-13 JP JP2002035136A patent/JP2003233366A/ja active Pending
-
2003
- 2003-02-12 EP EP03003067A patent/EP1339037A1/en not_active Withdrawn
- 2003-02-12 EP EP05026755A patent/EP1638074A3/en not_active Withdrawn
- 2003-02-13 CN CN03120676.XA patent/CN1238785C/zh not_active Expired - Fee Related
- 2003-02-13 US US10/365,518 patent/US20030174138A1/en not_active Abandoned
-
2004
- 2004-02-25 HK HK04101350A patent/HK1058569A1/xx not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010098483A (ja) * | 2008-10-15 | 2010-04-30 | Panasonic Electric Works Co Ltd | 画像表示方法、および表示器 |
| JP2011249908A (ja) * | 2010-05-24 | 2011-12-08 | Mitsubishi Electric Corp | 映像表示方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1339037A1 (en) | 2003-08-27 |
| EP1638074A2 (en) | 2006-03-22 |
| HK1058569A1 (en) | 2004-05-21 |
| US20030174138A1 (en) | 2003-09-18 |
| CN1238785C (zh) | 2006-01-25 |
| CN1438571A (zh) | 2003-08-27 |
| EP1638074A3 (en) | 2008-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4902197B2 (ja) | 移動端末における画面表示装置及びその使用方法 | |
| KR100618816B1 (ko) | 서브 메모리를 구비한 이동 통신 단말기의 디스플레이 장치 | |
| US20020190943A1 (en) | Image display apparatus | |
| US7812988B2 (en) | Image transmission method and mobile communication terminal for implementing the same | |
| US20050270304A1 (en) | Display controller, electronic apparatus and method for supplying image data | |
| JP2003330433A (ja) | 表示駆動制御装置および表示装置を備えた電子機器 | |
| US20060194613A1 (en) | Communication terminal apparatus | |
| US20050021810A1 (en) | Remote display protocol, video display system, and terminal equipment | |
| US20050162414A1 (en) | Image apparatus and image display method | |
| JP2003233366A (ja) | 表示合成回路及び携帯用電子機器 | |
| JP2005025582A (ja) | 携帯端末装置 | |
| US6466204B1 (en) | Color LCD interface circuit in a portable radio terminal | |
| KR20040068008A (ko) | 비디오 처리 기능을 갖는 단말기 및 그 처리 방법 | |
| US20050068336A1 (en) | Image overlay apparatus and method for operating the same | |
| KR100652705B1 (ko) | 이동 통신 단말기의 영상 화질 개선 장치 및 그 방법 | |
| JP4491408B2 (ja) | 携帯情報端末 | |
| US20030160748A1 (en) | Display control circuit, semiconductor device, and portable device | |
| US20020050969A1 (en) | Display controller for radio communication terminal | |
| JP2002169523A (ja) | 表示制御器 | |
| JP2005266792A (ja) | 大型のオーバーレイされたカメラ画像を表示するためのメモリ効率の良い方法及び装置 | |
| JP4153835B2 (ja) | 映像生成装置 | |
| JP4828788B2 (ja) | 画像処理装置 | |
| JP2003274137A (ja) | 画像処理装置 | |
| JP4605585B2 (ja) | 表示制御装置および画像合成方法 | |
| JP2007133092A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050725 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051108 |