JP2003229462A - Circuit pattern testing apparatus - Google Patents

Circuit pattern testing apparatus

Info

Publication number
JP2003229462A
JP2003229462A JP2002026643A JP2002026643A JP2003229462A JP 2003229462 A JP2003229462 A JP 2003229462A JP 2002026643 A JP2002026643 A JP 2002026643A JP 2002026643 A JP2002026643 A JP 2002026643A JP 2003229462 A JP2003229462 A JP 2003229462A
Authority
JP
Japan
Prior art keywords
image
circuit pattern
inspection
defect
recipe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002026643A
Other languages
Japanese (ja)
Other versions
JP3836735B2 (en
Inventor
Yasuhiko Nara
安彦 奈良
Hiroshi Onuma
浩 大沼
Koichi Hayakawa
功一 早川
Takashi Hiroi
高志 広井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2002026643A priority Critical patent/JP3836735B2/en
Publication of JP2003229462A publication Critical patent/JP2003229462A/en
Application granted granted Critical
Publication of JP3836735B2 publication Critical patent/JP3836735B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Analysing Materials By The Use Of Radiation (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a circuit pattern testing apparatus which facilitates convenient and rapid creation of a recipe, comparison and display of images, setting of test regions, or other operations. <P>SOLUTION: In the circuit pattern testing apparatus 1, when performing a test, with a created recipe applied to a plurality of wafers, the recipe is copied from one shelf number to another shelf number on a graphic screen display of a cassette wherein the wafers are held. A defect information file from another testing apparatus is retrieved, and based on the content of the file, a new recipe for the circuit pattern testing apparatus 1 is created. Moreover, from the results of merging of test results or overlapping of dies and shots, areas which require no test are assigned using graphics on the screen to create new test areas or change the test areas. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置やフォト
マスクのパターン検査技術に係わり、電子線を使用して
比較検査する技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pattern inspection technique for semiconductor devices and photomasks, and more particularly to a technique for comparative inspection using an electron beam.

【0002】[0002]

【従来の技術】半導体ウェーハ上のパターンに存在する
欠陥を検査する方法としては、半導体ウェーハに白色光
を照射し、光学画像を用いて複数のLSIの同種の回路
パターンを比較する欠陥検査装置が実用化されている。
検査方式の概要は「月間セミコンダクタワールド」19
95年8月号pp96−99に記述されている。
2. Description of the Related Art As a method for inspecting a defect existing in a pattern on a semiconductor wafer, there is a defect inspection apparatus which irradiates a semiconductor wafer with white light and compares circuit patterns of the same kind of a plurality of LSIs using an optical image. It has been put to practical use.
The outline of the inspection method is "Monthly Semiconductor World" 19
It is described in the August 1995 issue, pp96-99.

【0003】このような光学式の検査方式で製造過程に
おける半導体ウェーハを検査した場合、光が透過してし
まうシリコン酸化膜や感光性フォトレジスト材料を表面
に有するパターンの残渣や欠陥が検出できなかった。ま
た、光学系の分解能以下となるエッチング残りや微小導
通穴の非開口不良は検出できなかった。さらに、配線パ
ターンの段差底部に発生した欠陥も検出できなかった。
When a semiconductor wafer is inspected in the manufacturing process by such an optical inspection method, a residue or a defect of a pattern having a silicon oxide film or a photosensitive photoresist material on the surface through which light is transmitted cannot be detected. It was In addition, it was not possible to detect an etching residue or a non-opening defect of a minute conductive hole, which is lower than the resolution of the optical system. Further, the defect generated at the bottom of the step of the wiring pattern could not be detected.

【0004】近年、回路パターンの微細化や回路パター
ン形状の複雑化,材料の多様化に伴い、光学画像による
欠陥検出が困難になってきたため、光学画像よりも分解
能の高い電子線画像を用いて回路パターンを比較検査す
る方法が提案されている。電子線画像により回路パター
ンを比較検査する場合に、実用的な検査時間を得るため
には、走査電子顕微鏡(Scanning Electron Microscop
y、以下SEMと略す)による観察と比べて非常に高速に画
像を取得する必要がある。そして、高速で取得した画像
の分解能と画像のSN比を確保する必要がある。
In recent years, with the miniaturization of circuit patterns, the complexity of circuit pattern shapes, and the diversification of materials, it has become difficult to detect defects by optical images. Therefore, electron beam images having higher resolution than optical images are used. A method of comparing and inspecting circuit patterns has been proposed. In order to obtain a practical inspection time when performing a comparative inspection of circuit patterns using electron beam images, a scanning electron microscope (Scanning Electron Microscop
y, hereinafter abbreviated as SEM) It is necessary to acquire images at a much higher speed than observation by observation. Then, it is necessary to secure the resolution of the image acquired at high speed and the SN ratio of the image.

【0005】電子線を用いたパターンの比較検査装置と
して、J.Vac.Sci.Tech.B,Vol.9,No.6,pp.3005−3009
(1991)、J.Vac.Sci.Tech.B,Vol.10,No.6,pp.2804−280
8(1992)、特開平5−258703号公報およびUSP5,502,306が
ある。ここには、通常のSEMの100倍以上(10n
A以上)の電子線電流をもった電子線を導電性基板に照
射し、二次電子・反射電子・透過電子のいずれかを検出
し、その信号から形成された画像を比較検査する欠陥の
自動検出方法が開示されている。
As a pattern inspection device using an electron beam, J. Vac. Sci. Tech. B, Vol. 9, No. 6, pp. 3005-3009
(1991), J.Vac.Sci.Tech.B, Vol.10, No.6, pp.2804-280.
8 (1992), JP-A-5-258703 and USP 5,502,306. Here, 100 times more than a normal SEM (10n
An electron beam having an electron beam current of A or higher) is applied to the conductive substrate to detect any of secondary electrons, backscattered electrons, and transmitted electrons, and the image formed from the signals is compared and inspected automatically. A detection method is disclosed.

【0006】絶縁物を有する回路基板を電子線で検査あ
るいは観察する方法としては、特開昭59−155941号公報
および「電子,イオンビームハンドブック」(日刊工業
新聞社)pp622−623がある。帯電の影響を少なく
するために、2keV以下の低加速電子線照射により安
定な画像を取得する方法が開示されている。さらに、特
開平2−15546号公報には半導体基板の裏からイオンを照
射する方法、特開平6−338280号公報には光を半導体基
板の表面に照射することにより、絶縁物への帯電を打ち
消す方法が開示されている。
As a method for inspecting or observing a circuit board having an insulator with an electron beam, there are JP-A-59-155941 and "Electron, Ion Beam Handbook" (Nikkan Kogyo Shimbun) pp622-623. In order to reduce the influence of charging, a method of obtaining a stable image by low-acceleration electron beam irradiation of 2 keV or less is disclosed. Further, Japanese Patent Application Laid-Open No. 2-15546 discloses a method of irradiating ions from the back of a semiconductor substrate, and Japanese Patent Application Laid-Open No. 6-338280 discloses that the surface of a semiconductor substrate is irradiated with light to cancel the charging of an insulator. A method is disclosed.

【0007】大電流で、かつ低加速の電子線では、空間
電荷効果により高分解能な画像を得ることが困難とな
る。これを解決する方法として、特開平5−258703号公
報に、試料直前で高加速電子線を減速し、試料上で実質
的に低加速電子線として照射する方法が開示されてい
る。
An electron beam with a large current and a low acceleration makes it difficult to obtain a high resolution image due to the space charge effect. As a method for solving this, Japanese Patent Application Laid-Open No. 5-258703 discloses a method of decelerating a high-acceleration electron beam immediately before the sample and irradiating the sample with a substantially low-acceleration electron beam.

【0008】また、高速に電子線画像を取得する方法と
しては、試料台を連続的に移動しながら試料台上の半導
体ウェーハに電子線を連続照射し取得する方法が特開昭
59−160948号および特開平5−258703号公報に開示され
ている。
As a method for acquiring an electron beam image at high speed, there is a method of continuously irradiating an electron beam on a semiconductor wafer on the sample stage while continuously moving the sample stage to obtain the electron beam image.
It is disclosed in JP-A-59-160948 and JP-A-5-258703.

【0009】[0009]

【発明が解決しようとする課題】上記した従来の検査装
置にあっては、ウェーハ外観検査装置の画面機能が充分
に考慮されていなかった。この点を改善した特開2000−
193594号公報(以下、引用公知例と呼ぶ)には、操作画
面表示方法や操作画面を用いた検査や検査条件設定方法
などが記述され、短時間で効率よく検査するための条件
設定を実行できる技術が示されている。
In the above-mentioned conventional inspection apparatus, the screen function of the wafer visual inspection apparatus has not been sufficiently taken into consideration. JP2000-
Japanese Patent No. 193594 (hereinafter, referred to as a publicly known example) describes an operation screen display method, an inspection using the operation screen, an inspection condition setting method, and the like, so that condition setting for efficient inspection can be executed in a short time. Technology is shown.

【0010】本発明の目的は、上記引用公知例で考慮さ
れていないレシピの複写や、他半導体装置のレシピの利
用や、欠陥画像の表示方法や、検査領域の指定などにつ
いて、画面機能の改良を進めたもので、使い勝手のよい
回路パターンの検査装置を提供することにある。
The object of the present invention is to improve the screen function for copying a recipe not taken into consideration in the above cited publicly known examples, using a recipe of another semiconductor device, displaying a defect image, and designating an inspection area. The purpose is to provide a circuit pattern inspection device that is easy to use.

【0011】[0011]

【課題を解決するための手段】上記目的を達成する本発
明は、ウェーハの回路パターンが形成された基板表面に
光、レーザ光または荷電粒子線を照射する照射手段と、
該照射によって基板から発生する信号を検出する検出手
段と、該検出手段によって検出された信号を画像化して
記憶する記憶手段と、該記憶された画像を同一の回路パ
ターンから形成された参照画像と比較する比較手段と、
比較結果から回路パターン上の欠陥を判別する判別手段
を備えた回路パターンの検査装置において、既に作成し
たレシピにより複数のウェーハに対して検査を実施する
場合に、ウェーハを入れたカセットの棚番を示す画面上
で、ある棚番から他の棚番に対してレシピの複写、移動
または削除を行う画面操作部を設けたことを特徴とす
る。
SUMMARY OF THE INVENTION To achieve the above object, the present invention provides an irradiation means for irradiating a substrate surface on which a circuit pattern of a wafer is formed with light, laser light or a charged particle beam,
A detection unit that detects a signal generated from the substrate by the irradiation, a storage unit that images and stores the signal detected by the detection unit, and a reference image formed from the same circuit pattern as the stored image. Comparison means to compare,
In the circuit pattern inspection device equipped with the determination means for determining the defect on the circuit pattern from the comparison result, when performing the inspection on a plurality of wafers by the already created recipe, the shelf number of the cassette containing the wafers is set. A screen operation unit for copying, moving, or deleting a recipe from one shelf number to another shelf number is provided on the screen shown.

【0012】また、本発明の回路パターンの検査装置
は、レシピを作成するレシピ作成機能と、他によって検
査された欠陥情報ファイルを読み込み、そのウェーハの
マトリクス情報や、検査エリアの情報、アライメント位
置の情報を当該検査装置用にデータ変換する変換機能を
有する画面操作部を設け、変換したデータを前記レシピ
作成機能に入力して当該検査装置用の新規なレシピを作
成することを特徴とする。
Further, the circuit pattern inspection device of the present invention reads a defect information file inspected by a recipe creating function for creating a recipe and other information, and then, the wafer matrix information, inspection area information, and alignment position information are read. A screen operation unit having a conversion function for converting information for the inspection device is provided, and the converted data is input to the recipe creating function to create a new recipe for the inspection device.

【0013】また、欠陥の画像と比較対照となった正常
部の画像を同一表示装置に表示する画面操作部を設けた
ことを特徴とする。前記画面操作部は欠陥と正常部の画
像を同時に表示する。または、前記欠陥の画像と前記正
常部の画像を予め設定した時間間隔で交互に表示する。
Further, it is characterized in that a screen operation unit is provided for displaying the image of the defect and the image of the normal portion for comparison with the same display device. The screen operation unit simultaneously displays images of defects and normal areas. Alternatively, the image of the defect and the image of the normal portion are alternately displayed at preset time intervals.

【0014】また、電子線が試料に照射される画像の角
度を変えるために、電子線または試料台の角度を変化さ
せる角度可変手段と、前記角度を変えて取得した2枚以
上の画像を、同時に同一表示装置に表示することで欠陥
画像の立体表示を行う画像表示部を設けたことを特徴と
する。
Further, in order to change the angle of the image irradiated with the electron beam on the sample, an angle changing means for changing the angle of the electron beam or the sample table, and two or more images acquired by changing the angle are provided. An image display unit for stereoscopically displaying a defect image by simultaneously displaying on the same display device is provided.

【0015】また、検査時の画像の明るさを決定するた
めに、取得した画像の明るさのヒストグラムを表示さ
せ、そのヒストグラムデータの明るさを変化させる画面
操作部を設けたことを特徴とする。
Further, in order to determine the brightness of the image at the time of the inspection, a screen operation unit for displaying the histogram of the brightness of the acquired image and changing the brightness of the histogram data is provided. .

【0016】また、検査結果を各ダイまたは各ショット
について重ね合わせ、その欠陥分布から重複するエリア
を検査不要エリアとして指定する画面操作部を設けたこ
とを特徴とする。
Further, it is characterized in that a screen operation section is provided for superposing the inspection results on each die or each shot and designating an overlapping area from the defect distribution as an inspection unnecessary area.

【0017】また、ダイ領域とセル領域をダイ比較にて
検査を実施する場合に、セル領域の周辺を検査不要エリ
アとして除外する画面操作部を設けたことを特徴とす
る。
In addition, when the die area and the cell area are inspected by die comparison, a screen operation unit for excluding the periphery of the cell area as an inspection unnecessary area is provided.

【0018】[0018]

【発明の実施の形態】以下、本発明による回路パターン
の検査装置の実施例について、図面を参照しながら詳細
に説明する。本実施例では、レジストパターン,CON
T系開口パターン,エッチング後Fineパターン(拡散
系),エッチング後Fineパターン(配線系)などの欠陥
を対象としている。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of a circuit pattern inspection device according to the present invention will be described below in detail with reference to the drawings. In this embodiment, the resist pattern, CON
It targets defects such as T-based opening patterns, fine patterns after etching (diffusion type), and fine patterns after etching (wiring type).

【0019】図1に、回路パターン検査装置の構成を示
す。回路パターン検査装置1は、室内が真空排気される
検査室2と、検査室2内に被検査基板9を搬送するため
の予備室(本実施例では図示せず)を備えており、この
予備室は検査室2とは独立して真空排気できるように構
成されている。また、回路パターン検査装置1は上記検
査室2と予備室の他に、制御部5及び画像操作部6から
構成されている。
FIG. 1 shows the configuration of a circuit pattern inspection device. The circuit pattern inspection apparatus 1 includes an inspection chamber 2 in which the chamber is evacuated, and a spare chamber (not shown in this embodiment) for transporting the substrate 9 to be inspected into the inspection chamber 2. The chamber is constructed so that it can be evacuated independently of the inspection chamber 2. The circuit pattern inspection apparatus 1 is composed of a control unit 5 and an image operation unit 6 in addition to the inspection chamber 2 and the preliminary chamber.

【0020】検査室2は大別して、電子光学系3,二次
電子検出部7,試料室8,光学顕微鏡部4から構成され
ている。電子光学系3は、電子銃10,電子線引き出し
電極11,コンデンサレンズ12,ブランキング偏向器
13,走査偏向器15,絞り14,対物レンズ16,反
射板17,ExB偏向器18から構成され、照射手段を
形成している。二次電子検出部7のうち、二次電子検出
器20が検査室2内の対物レンズ16の上方に配置され
ている。二次電子検出器20の出力信号は、検査室2の
外に設置されたプリアンプ21で増幅され、AD変換器
22によりデジタルデータとなる。試料室8は、試料台
30,Xステージ31,Yステージ32,回転ステージ
33,位置モニタ測長器34,被検査基板高さ測定器3
5から構成されている。
The inspection chamber 2 is roughly divided into an electron optical system 3, a secondary electron detector 7, a sample chamber 8 and an optical microscope 4. The electron optical system 3 includes an electron gun 10, an electron beam extraction electrode 11, a condenser lens 12, a blanking deflector 13, a scanning deflector 15, a diaphragm 14, an objective lens 16, a reflecting plate 17, and an ExB deflector 18. It forms the irradiation means. The secondary electron detector 20 of the secondary electron detector 7 is arranged above the objective lens 16 in the examination room 2. The output signal of the secondary electron detector 20 is amplified by a preamplifier 21 installed outside the inspection room 2 and becomes digital data by an AD converter 22. The sample chamber 8 includes a sample stage 30, an X stage 31, a Y stage 32, a rotary stage 33, a position monitor length measuring device 34, and an inspected substrate height measuring device 3.
It is composed of 5.

【0021】光学顕微鏡部4は光源40,光学レンズ4
1,CCDカメラ42により構成され、検査室2の室内
における電子光学系3の近傍であって、互いに影響を及
ぼさない程度離れた位置に設備されており、電子光学系
3と光学顕微鏡部4の間の距離は既知である。
The optical microscope unit 4 includes a light source 40 and an optical lens 4.
1, the CCD camera 42, and is installed in a position near the electron optical system 3 in the room of the inspection room 2 and apart from each other to the extent that they do not affect each other. The distance between is known.

【0022】Xステージ31またはYステージ32は、
電子光学系3と光学顕微鏡部4の間の既知の距離を往復
移動できるようになっている。また、回転ステージ33
あるいは試料台は、その任意の側を傾けて、電子線19
が試料9に照射される角度を可変できるように構成され
てもよい。
The X stage 31 or the Y stage 32 is
The electronic optical system 3 and the optical microscope unit 4 can be moved back and forth over a known distance. In addition, the rotary stage 33
Alternatively, the sample table may be tilted at any side thereof so that the electron beam 19
May be configured so that the angle of irradiation of the sample 9 can be changed.

【0023】制御部5は、全体制御部49と以下の装置
から構成される。二次電子検出部7からのアナログ信号
をディジタル信号に変換して記憶する記憶手段45、記
憶されたディジタル信号を処理する画像処理回路46、
画像処理回路46の処理パラメータを設定する検査条件
設定部48、画像処理回路46の処理結果である欠陥情
報を保持する欠陥データバッファ47を持つ。
The control unit 5 comprises an overall control unit 49 and the following devices. A storage unit 45 for converting an analog signal from the secondary electron detection unit 7 into a digital signal and storing the digital signal, an image processing circuit 46 for processing the stored digital signal,
The image processing circuit 46 has an inspection condition setting unit 48 for setting processing parameters, and a defect data buffer 47 for holding defect information as a processing result of the image processing circuit 46.

【0024】画像操作部6は、第1画像記憶部51、第
2画像記憶部52、比較演算部53、欠陥判定処理部5
4を有し、画像表示部56により電子線画像や欠陥画像
などを任意に選択して表示させる。また、試料の位置の
表示と移動指示をするマップ表示部55、画像取得指示
部57、画像処理指示部58及び処理条件設定部59を
備えている。さらに、操作内容によりモードを分けるた
めのモード切替部60を有している。
The image operation section 6 includes a first image storage section 51, a second image storage section 52, a comparison calculation section 53, and a defect determination processing section 5.
4, the image display unit 56 arbitrarily selects and displays an electron beam image, a defect image, or the like. Further, it is provided with a map display unit 55 for displaying the position of the sample and giving a movement instruction, an image acquisition instruction unit 57, an image processing instruction unit 58, and a processing condition setting unit 59. Further, it has a mode switching unit 60 for dividing the mode according to the operation content.

【0025】装置各部の動作命令や動作条件は、制御部
5から入出力される。制御部5では、予め電子線発生時
の加速電圧、電子線偏向幅、偏向速度、二次電子検出部
の信号取り込みタイミング、試料台移動速度等々の条件
が目的に応じて設定できるように入力されている。
Operation commands and operation conditions of each part of the apparatus are input and output from the control part 5. In the control unit 5, conditions such as an acceleration voltage at the time of electron beam generation, an electron beam deflection width, a deflection speed, a signal acquisition timing of a secondary electron detection unit, and a sample stage moving speed are input so that they can be set according to the purpose. ing.

【0026】制御部5は補正制御回路61を用いて、位
置モニタ測長器34、検査基板高さ測定器35の信号か
ら位置や高さのずれをモニタし、その結果より補正信号
を生成し、電子線が常に正しい位置に照射されるように
対物レンズ電源44や走査信号発生器43に補正信号を
送る。
The control unit 5 uses the correction control circuit 61 to monitor the position and height deviations from the signals from the position monitor length measuring device 34 and the inspection board height measuring device 35, and generates a correction signal from the result. , A correction signal is sent to the objective lens power supply 44 and the scanning signal generator 43 so that the electron beam is always irradiated to the correct position.

【0027】被検査基板9の画像を取得するためには、
細く絞った一次電子線19を該被検査基板9に照射し、
二次電子51を発生させ、これらを一次電子線19の走
査およびステージ31,32の移動と同期して検出する
ことで被検査基板9表面の画像を得る。
In order to acquire an image of the board 9 to be inspected,
The primary electron beam 19 that is narrowed down is applied to the substrate 9 to be inspected,
By generating the secondary electrons 51 and detecting them in synchronization with the scanning of the primary electron beam 19 and the movement of the stages 31 and 32, an image of the surface of the substrate 9 to be inspected is obtained.

【0028】上述したように、本発明の自動検査では検
査速度が速いことが必須となる。従って、通常のSEM
のようにpAオーダーの電子線電流の電子線を低速で走
査したり、多数回の走査や各々の画像の重ね合せは行わ
ない。また、絶縁材料への帯電を抑制するためにも、電
子線走査は高速で一回あるいは数回程度にする必要があ
る。
As described above, a high inspection speed is essential for the automatic inspection of the present invention. Therefore, normal SEM
As described above, an electron beam having an electron beam current on the order of pA is not scanned at low speed, a large number of scans, or superposition of images is not performed. Further, in order to suppress the charging of the insulating material, it is necessary to perform electron beam scanning at high speed once or several times.

【0029】本実施例では、通常SEMに比べ約100
倍以上、例えば100nAの大電流電子線を一回のみ走
査することにより画像を形成する構成とした。走査幅は
100μmとし、1画素は0.1μm2とし、1回の走
査を1μsで行うようにした。
In this embodiment, about 100 is used as compared with a normal SEM.
An image is formed by scanning a high current electron beam of, for example, 100 nA or more twice, only once. The scanning width was 100 μm, and one pixel was 0.1 μm 2, and one scan was performed in 1 μs.

【0030】電子銃10には拡散補給型の熱電界放出電
子源が使用されている。この電子銃10を用いることに
より、従来のタングステン(W)フィラメント電子源
や、冷電界放出型電子源に比べて、安定した電子線電流
を確保することができるため、明るさ変動の少ない電子
線画像が得られる。また、この電子銃10により電子線
電流を大きく設定できるので、高速検査が実現できる。
A diffusion replenishment type thermal field emission electron source is used for the electron gun 10. By using this electron gun 10, a stable electron beam current can be secured as compared with a conventional tungsten (W) filament electron source and a cold field emission type electron source, and thus an electron beam with less fluctuation in brightness. An image is obtained. Further, since the electron beam current can be set large by the electron gun 10, high speed inspection can be realized.

【0031】一次電子線19は、電子銃10と引き出し
電極11との間に電圧を印加することで、電子銃10か
ら引き出される。一次電子線19の加速は、電子銃10
に高電圧の負の電位を印加することでなされる。一次電
子線19はその電位に相当するエネルギーで試料台30
の方向に進み、コンデンサレンズ12で収束され、さら
に対物レンズ16により細く絞られて試料台30上のX
−Yステージ31,32の上に搭載された被検査基板9
に照射される。被検査基板9は半導体ウェーハ,チップ
あるいは液晶,マスク等微細回路パターンを有する基板
等である。なお、ブランキング偏向器13には、走査信
号およびブランキング信号を発生する走査信号発生器4
3が接続され、コンデンサレンズ12および対物レンズ
16には、各々レンズ電源44が接続されている。
The primary electron beam 19 is extracted from the electron gun 10 by applying a voltage between the electron gun 10 and the extraction electrode 11. The primary electron beam 19 is accelerated by the electron gun 10.
This is done by applying a high voltage negative potential to. The primary electron beam 19 has energy corresponding to the electric potential, and the sample table 30
In the X direction on the sample table 30 after being converged by the condenser lens 12 and further narrowed down by the objective lens 16.
-Inspected board 9 mounted on Y stages 31 and 32
Is irradiated. The substrate 9 to be inspected is a semiconductor wafer, a chip or a substrate having a fine circuit pattern such as a liquid crystal or a mask. The blanking deflector 13 includes a scanning signal generator 4 for generating a scanning signal and a blanking signal.
3 is connected, and a lens power supply 44 is connected to each of the condenser lens 12 and the objective lens 16.

【0032】被検査基板9には、リターディング電源3
6により負の電圧が印加される。このリターディング電
源36の電圧を調節することにより、一次電子線を減速
し、電子銃10の電位を変えずに被検査基板9への電子
線照射エネルギーを最適な値に調節することができる。
被検査基板9上に一次電子線19を照射することによっ
て発生した二次電子51は、被検査基板9に印加された
負の電圧により加速される。
The substrate 9 to be inspected has a retarding power source 3
A negative voltage is applied by 6. By adjusting the voltage of the retarding power supply 36, the primary electron beam can be decelerated and the electron beam irradiation energy to the inspected substrate 9 can be adjusted to an optimum value without changing the potential of the electron gun 10.
Secondary electrons 51 generated by irradiating the inspected substrate 9 with the primary electron beam 19 are accelerated by the negative voltage applied to the inspected substrate 9.

【0033】被検査基板9の上方に、ExB偏向器18
が配置され、これにより加速された二次電子51は所定
の方向へ偏向される。ExB偏向器18にかける電圧と
磁界の強度により、偏向量を調整することができる。ま
た、この電磁界は、試料に印加した負の電圧に連動させ
て可変させることができる。ExB偏向器18により偏
向された二次電子51は、所定の条件で反射板17に衝
突する。この反射板17は、試料に照射する電子線(以
下一次電子線と呼ぶ)の偏向器のシールドパイプと一体
で円錐形状をしている。この反射板17に加速された二
次電子101が衝突すると、反射板17からは数eV〜
50eVのエネルギーを持つ第二の二次電子102が発
生する。
An ExB deflector 18 is provided above the substrate 9 to be inspected.
The secondary electrons 51 thus accelerated are deflected in a predetermined direction. The deflection amount can be adjusted by the voltage applied to the ExB deflector 18 and the strength of the magnetic field. Further, this electromagnetic field can be varied in association with the negative voltage applied to the sample. The secondary electrons 51 deflected by the ExB deflector 18 collide with the reflecting plate 17 under a predetermined condition. The reflector 17 has a conical shape integrally with a shield pipe of a deflector for an electron beam (hereinafter referred to as a primary electron beam) that irradiates the sample. When the accelerated secondary electrons 101 collide with the reflecting plate 17, several eV to
A second secondary electron 102 having an energy of 50 eV is generated.

【0034】二次電子検出部7は、真空排気された検査
室2内には二次電子検出器20がある。検査室2の外に
はプリアンプ21,AD変換器22,光変換手段23,
光伝送手段24,電気変換手段25,高圧電源26,プ
リアンプ駆動電源27,AD変換器駆動電源28,逆バ
イアス電源29がある。上述したように、二次電子検出
部7のうち、二次電子検出器20が検査室2内の対物レ
ンズ16の上方に配置されている。二次電子検出器2
0,プリアンプ21,AD変換器22,光変換手段2
3,プリアンプ駆動電源27,AD変換器駆動電源28
は、高圧電源26により正の電位にフローティングして
いる。反射板17に衝突して発生した第二の二次電子5
2は、この吸引電界により二次電子検出器20へ導かれ
る。
The secondary electron detector 7 has a secondary electron detector 20 inside the vacuum-exhausted inspection chamber 2. Outside the inspection room 2, a preamplifier 21, an AD converter 22, a light conversion means 23,
There are optical transmission means 24, electrical conversion means 25, high voltage power supply 26, preamplifier drive power supply 27, AD converter drive power supply 28, and reverse bias power supply 29. As described above, the secondary electron detector 20 of the secondary electron detector 7 is arranged above the objective lens 16 in the examination room 2. Secondary electron detector 2
0, preamplifier 21, AD converter 22, optical conversion means 2
3, preamplifier drive power supply 27, AD converter drive power supply 28
Is floating at a positive potential by the high voltage power supply 26. Second secondary electrons 5 generated by collision with the reflector 17
2 is guided to the secondary electron detector 20 by this attracting electric field.

【0035】二次電子検出器20は、一次電子線19が
被検査基板9に照射されている間に発生した二次電子1
01が、その後加速されて反射板17に衝突して発生し
た第二の二次電子102を、一次電子線19の走査のタ
イミングと連動して検出するように構成されている。
The secondary electron detector 20 includes the secondary electrons 1 generated while the primary electron beam 19 is irradiated on the substrate 9 to be inspected.
01 is configured to detect the second secondary electron 102 which is then accelerated and collides with the reflection plate 17 in association with the scanning timing of the primary electron beam 19.

【0036】二次電子検出器20の出力信号は、検査室
2の外に設置されたプリアンプ21で増幅され、AD変
換器22によりデジタルデータとなる。AD変換器22
は、二次電子検出器20が検出したアナログ信号をプリ
アンプ21によって増幅された後に直ちにデジタル信号
に変換して、制御部5に伝送されるように構成されてい
る。検出したアナログ信号を、検出直後にデジタル化し
てから伝送するので、高速で且つSN比の高い信号を得
ることができる。
The output signal of the secondary electron detector 20 is amplified by the preamplifier 21 installed outside the inspection room 2 and becomes digital data by the AD converter 22. AD converter 22
Is configured to convert the analog signal detected by the secondary electron detector 20 into a digital signal immediately after being amplified by the preamplifier 21 and to be transmitted to the control unit 5. Since the detected analog signal is digitized immediately after detection and then transmitted, a high-speed signal having a high SN ratio can be obtained.

【0037】X−Yステージ31,32上には被検査基
板9が搭載されており、検査実行時にはX−Yステージ
31,32を静止させて一次電子線19を二次元に走査
する。あるいは、検査実行時にX−Yステージ31,3
2をY方向に連続して一定速度で移動されるようにし
て、一次電子線19をX方向に直線に走査する、いずれ
かを選択できる。ある特定の比較的小さい領域を検査す
る場合には前者のステージを静止させて検査する方法、
比較的広い領域を検査するときは、ステージを連続的に
一定速度で移動して検査する方法が有効である。なお、
一次電子線19をブランキングする必要がある時には、
ブランキング偏向器13により一次電子線19が偏向さ
れて、電子線が絞り14を通過しないように制御でき
る。
A substrate 9 to be inspected is mounted on the XY stages 31 and 32, and when the inspection is performed, the XY stages 31 and 32 are stopped and the primary electron beam 19 is two-dimensionally scanned. Alternatively, when the inspection is executed, the XY stages 31, 3
It is possible to select either one in which the primary electron beam 19 is linearly scanned in the X direction while the 2 is continuously moved in the Y direction at a constant speed. When inspecting a certain relatively small area, the former stage is stationary and inspected,
When inspecting a relatively wide area, it is effective to move the stage continuously at a constant speed to inspect. In addition,
When it is necessary to blank the primary electron beam 19,
The blanking deflector 13 deflects the primary electron beam 19 so that the electron beam can be controlled so as not to pass through the diaphragm 14.

【0038】位置モニタ測長器34として、本実施例で
はレーザ干渉による測長計を用いた。Xステージ31お
よびYステージ32の位置が実時間でモニタでき、制御
部50に転送される。また、Xステージ31,Yステー
ジ32、そして回転ステージ33の各モータの回転数等
のデータも、同様に各々のドライバから制御部5に転送
されるように構成されている。制御部5はこれらのデー
タに基づいて、一次電子線19が照射されている領域や
位置を正確に把握できる。また、必要に応じて、実時間
で一次電子線19の照射位置の位置ずれを補正制御回路
61により補正する。また、被検査基板毎に、電子線を
照射した領域を記憶できるようになっている。
As the position monitor length measuring device 34, a length measuring device by laser interference is used in this embodiment. The positions of the X stage 31 and the Y stage 32 can be monitored in real time and transferred to the control unit 50. Further, data such as the number of revolutions of each motor of the X stage 31, the Y stage 32, and the rotary stage 33 is also configured to be similarly transferred from each driver to the control unit 5. Based on these data, the control unit 5 can accurately grasp the area or position where the primary electron beam 19 is irradiated. If necessary, the correction control circuit 61 corrects the positional deviation of the irradiation position of the primary electron beam 19 in real time. Further, the area irradiated with the electron beam can be stored for each inspected substrate.

【0039】被検査基板高さ測定器35は、電子ビーム
以外の測定方式である光学式測定器、例えばレーザ干渉
測定器や反射光の位置で変化を測定する反射光式測定器
が使用されている。X−Yステージ上31,32に搭載
された被検査基板9の高さを実時間で測定するように構
成されている。本実施例では、スリットを通過した細長
い白色光を透明な窓越しに該被検査基板9に照射し、反
射光の位置を位置検出モニタにて検出し、位置の変動か
ら高さの変化量を算出する方式を用いた。
The inspected substrate height measuring device 35 is an optical measuring device which is a measuring method other than the electron beam, such as a laser interferometer or a reflected light measuring device for measuring a change in the position of reflected light. There is. The height of the substrate 9 to be inspected mounted on the XY stage 31, 32 is measured in real time. In this embodiment, the elongated white light that has passed through the slit is irradiated onto the substrate 9 to be inspected through a transparent window, the position of the reflected light is detected by a position detection monitor, and the amount of change in height is calculated from the position change. The calculation method was used.

【0040】この被検査基板高さ測定器35の測定デー
タに基づいて、一次電子線19を細く絞るための対物レ
ンズ16の焦点距離がダイナミックに補正され、常に非
検査領域に焦点が合った一次電子線19を照射できるよ
うになっている。また、被検査基板9の反りや高さ歪み
を電子線照射前に予め測定しており、そのデータをもと
に対物レンズ16の検査領域毎の補正条件を設定するよ
うに構成することも可能である。
The focal length of the objective lens 16 for narrowing down the primary electron beam 19 is dynamically corrected on the basis of the measurement data of the substrate height measuring device 35 to be inspected, and the primary region is always focused on the non-inspection region. The electron beam 19 can be irradiated. It is also possible to measure the warpage and height distortion of the substrate 9 to be inspected before the electron beam irradiation, and to set the correction condition for each inspection region of the objective lens 16 based on the data. Is.

【0041】次に、画像操作部6の構成を説明する。二
次電子検出器20で検出された被検査基板9の画像信号
は、プリアンプ21で増幅され、AD変換器22でデジ
タル化された後に光変換手段23で光信号に変換され、
光伝送手段24によって伝送される。電気変換手段25
にて再び電気信号に変換された後に、制御部5の全体制
御部49を通じて、画像操作部6の第一画像記憶部51
あるいは第二画像記憶部52に記憶される。
Next, the structure of the image operating section 6 will be described. The image signal of the substrate 9 to be inspected detected by the secondary electron detector 20 is amplified by the preamplifier 21, digitized by the AD converter 22, and then converted into an optical signal by the optical conversion means 23.
It is transmitted by the optical transmission means 24. Electrical conversion means 25
After being converted into an electric signal again at, the first image storage unit 51 of the image operation unit 6 is passed through the overall control unit 49 of the control unit 5.
Alternatively, it is stored in the second image storage unit 52.

【0042】比較演算部53は、この記憶された画像信
号をもう一方の記憶部の画像信号との位置合わせ,信号
レベルの規格化,ノイズ信号を除去するための各種画像
処理を施し、双方の画像信号を比較演算する。欠陥判定
部54は、比較演算部53にて比較演算された差画像信
号の絶対値を所定のしきい値と比較し、所定のしきい値
よりも差画像信号レベルが大きい場合にその画素を欠陥
候補と判定し、画像表示部56にその位置や欠陥数等を
表示する。
The comparison / calculation unit 53 performs various image processes for aligning the stored image signal with the image signal in the other storage unit, standardizing the signal level, and removing noise signals. The image signals are compared and calculated. The defect determination unit 54 compares the absolute value of the difference image signal calculated by the comparison calculation unit 53 with a predetermined threshold value, and if the difference image signal level is higher than the predetermined threshold value, the pixel is selected. It is determined as a defect candidate, and the position, the number of defects, etc. are displayed on the image display unit 56.

【0043】次に、検査時の条件設定のしかたを説明す
る。図2は画像操作部6の画面構成と、検査の初期画面
を示している。本画面には、現在のステージの位置を示
すマップ表示部55と、光学顕微鏡部4の光顕像が表示
されている画像表示部56を示している。このマップ表
示部55をクリックすることで、ステージ31,32を
移動して条件を設定する場所を選定する。また、画像操
作部6の画像取得支持部57をクリックすることで、電
子線19を被検査基板9に照射し、発生する2次電子を
2次電子検出器20で検出し、ディジタル信号に変換し
て、記憶手段45に所定領域のディジタル画像を取得す
る。
Next, how to set the conditions at the time of inspection will be described. FIG. 2 shows the screen configuration of the image operation unit 6 and the initial screen of the examination. On this screen, a map display unit 55 showing the current position of the stage and an image display unit 56 displaying the light microscope image of the optical microscope unit 4 are shown. By clicking on the map display portion 55, the stage 31 or 32 is moved to select a place for setting conditions. In addition, by clicking the image acquisition support unit 57 of the image operation unit 6, the electron beam 19 is irradiated onto the inspected substrate 9 and the secondary electrons generated are detected by the secondary electron detector 20 and converted into digital signals. Then, a digital image of a predetermined area is acquired in the storage means 45.

【0044】画像操作部6の処理条件設定部59で処理
条件を設定し、画像処理指示部58をクリックする。更
に、制御部5の検査条件設定部48を設定し、記憶手段
45に記憶されたディジタル画像を設定条件に基づき、
画像処理回路46で処理して欠陥を抽出し、欠陥バッフ
ァ47に記憶する。このように、画像取得した領域をマ
ップ表示部55で拡大表示し、欠陥の位置を視認させ、
この位置をクリックすることで、欠陥位置の記憶手段4
5上の画像を画像表示部56に表示する。
The processing condition setting unit 59 of the image operating unit 6 sets the processing conditions, and the image processing instruction unit 58 is clicked. Furthermore, the inspection condition setting unit 48 of the control unit 5 is set, and the digital image stored in the storage unit 45 is set based on the setting conditions.
The image processing circuit 46 processes it to extract a defect and stores it in the defect buffer 47. In this way, the area where the image is acquired is enlarged and displayed on the map display unit 55 to visually recognize the position of the defect,
By clicking this position, the defect position storage means 4
The image on the screen 5 is displayed on the image display unit 56.

【0045】これら作業を繰り返すことで、検査に好適
な検査条件を探索する。1箇所での条件確認が終了する
と、再びマップ表示部55を縮小表示し、画像表示部5
6を光顕像に切り替えて条件設定場所を再選択し、画像
取得から条件設定までを繰り返す。
By repeating these operations, inspection conditions suitable for inspection are searched. When the condition confirmation at one place is completed, the map display portion 55 is again displayed in a reduced size, and the image display portion 5 is displayed.
6 is switched to the optical microscope image, the condition setting place is reselected, and the process from image acquisition to condition setting is repeated.

【0046】次に、本実施例において検査を実行するた
めに必要な各種パラメータについて説明する。パラメー
タには、被検査基板に固有のパラメータや装置の動作条
件を決めるパラメータがある。
Next, various parameters necessary for executing the inspection in this embodiment will be described. The parameters include parameters specific to the board to be inspected and parameters that determine the operating conditions of the apparatus.

【0047】被検査基板に固有のパラメータは、大きく
2種類に分けられる。一つは、「品種ファイル」と呼ば
れるパラメータで、製造プロセス途中の層によって変わ
らないパラメータである。例えば,ウェーハサイズ,オ
リエンテーションフラットあるいはノッチの形状,半導
体製品の露光ショットサイズ,チップ(ダイ)サイズ,
メモリセル領域,メモリセルの繰り返し単位のサイズ等
である。これらは「品種ファイル」としてテーブル化さ
れている。
The parameters peculiar to the substrate to be inspected are roughly classified into two types. One is a parameter called a "product file", which is a parameter that does not change depending on the layer in the manufacturing process. For example, wafer size, orientation flat or notch shape, exposure shot size of semiconductor products, chip (die) size,
The memory cell area, the size of the repeating unit of the memory cell, and the like. These are tabulated as a "product file".

【0048】もう一つは、「工程ファイル」と呼ばれる
パラメータで、製造プロセス途中の層により表面の材料
や形状の状態が異なるので調整を要するパラメータであ
る。例えば、電子線照射条件,検出系の各種ゲイン,欠
陥を検出するための画像処理の条件等で、これらが「工
程ファイル」として登録されている。
The other is a parameter called a "process file", which is a parameter that needs to be adjusted because the surface material and shape state differ depending on the layer during the manufacturing process. For example, electron beam irradiation conditions, various gains of the detection system, image processing conditions for detecting defects, etc. are registered as a “process file”.

【0049】検査の際には、この「品種ファイル」と
「工程ファイル」を指定することにより、特定の半導体
製品、特定の製造工程に対応した検査条件を呼び出すこ
とができる。本実施例では、「品種ファイル」と「工程
ファイル」をまとめて「レシピ」と呼ぶ。また、これら
の各種パラメータを入力・登録する一連の操作を「レシ
ピ作成」と呼ぶ。
At the time of inspection, by specifying the "product file" and the "process file", the inspection conditions corresponding to the specific semiconductor product and the specific manufacturing process can be called. In this embodiment, the "product file" and the "process file" are collectively referred to as "recipe". A series of operations for inputting / registering these various parameters is called “recipe creation”.

【0050】以下に、レシピ作成の方法及びそれを実行
する操作画面について説明する。図2の画面は大まかに
5つの領域に分割されている。領域(1)は画面上部に
配置され装置名や装置ID、レシピ名として品種ファイ
ル名と工程ファイル名などが表示されている。領域
(2)は操作や状態の説明をするガイダンスが表示され
る。
The recipe making method and the operation screen for executing the recipe will be described below. The screen of FIG. 2 is roughly divided into five areas. The area (1) is arranged at the upper part of the screen and displays the device name, the device ID, and the recipe file name and process file name as the recipe name. In the area (2), guidance for explaining operations and states is displayed.

【0051】画面中央の領域(3)は操作や進行状態に
より表示内容が変わる。画面右側の領域(4)は複数の
画面で共通に必要となる操作ボタンが表示され、「印
刷」、「ファイル保存」、「開始」、「終了」、「画像
保存」などがある。例えば、「ファイル保存」を押す
と、現在作成中のレシピを保存する品種ファイル、工程
ファイルの名前を指定する画面が表示される。また、
「画像保存」を押すと、現在、表示中の画像を画像ファ
イルとして保存するための名称を指定する画面が表示さ
れる。
In the area (3) at the center of the screen, the display content changes depending on the operation and the state of progress. In the area (4) on the right side of the screen, operation buttons commonly required for a plurality of screens are displayed, such as “print”, “file save”, “start”, “end”, and “image save”. For example, when "Save File" is pressed, a screen for designating the name of a product type file and a process file for saving the recipe currently being created is displayed. Also,
When "Save image" is pressed, a screen for specifying the name for saving the image currently displayed as an image file is displayed.

【0052】画面下部の操作領域(5)はモード名が表
示され、例えば「検査」を押すと自動検査を実行するモ
ードになり、「レシピ作成」を押すと上記パラメータを
入力するモードになる。
In the operation area (5) at the bottom of the screen, the mode name is displayed. For example, when "inspection" is pressed, the automatic inspection is performed, and when "recipe creation" is pressed, the above parameters are input.

【0053】図3にレシピ作成モードの処理フローを示
す。図2の初期画面において、「レシピ作成」のモード
を選択すると、モード切替手段60が機能し、図4に示
すレシピ作成のための画面に切り替わる。この画面で開
始ボタンを押し、カセットの棚番が表示されているの
で、まず棚番を指定する(S1)。次に、レシピファイ
ルの呼び出しを行い、新規か変更かの品種条件の入力、
ロットID、ウェーハIDの入力を行う(S2)。
FIG. 3 shows a processing flow of the recipe creation mode. When the "recipe creation" mode is selected on the initial screen of FIG. 2, the mode switching means 60 functions and switches to the screen for recipe creation shown in FIG. The start button is pressed on this screen, and the shelf number of the cassette is displayed. First, the shelf number is designated (S1). Next, call the recipe file and enter the product type condition, new or changed,
The lot ID and wafer ID are input (S2).

【0054】この変更とは、ロードする/しないに関わ
らず、レシピ作成条件の変更で、主としてロードしての
変更となる。なお、後述する他装置のレシピは直接入力
できないので、検査結果のファイル(欠陥情報ファイ
ル:このファイル内容は使用者に公開されている)を入
力し、それを変換して、自装置用のレシピを生成し、そ
の不足データを補うためにこのステップで変更する。
This change is a change in the recipe creation condition, irrespective of whether or not it is loaded, and is mainly a change made by loading. Note that the recipe for other devices, which will be described later, cannot be entered directly, so enter the inspection result file (defect information file: the contents of this file are open to the user) and convert it to create a recipe for your device. And modify it at this step to make up for the missing data.

【0055】ここでは、新規作成とし、次に、ウェーハ
カセットを検査装置のローダに設置する(S3)。その
項目としては、(1)OFまたはノッチを検出し、
(2)試料ホルダ(試料交換室)に保持し、(3)試料
ホルダを検査室ステージに移載する。
Here, it is newly created, and then the wafer cassette is installed in the loader of the inspection apparatus (S3). As the item, (1) OF or notch is detected,
(2) Hold the sample holder (sample exchange chamber), and (3) transfer the sample holder to the inspection chamber stage.

【0056】次に、ステージ基準マークへ移動し、ビー
ムの絶対校正を行う(S4)。デフォルトレシピファイ
ル条件に基づく校正とし、(1)ビーム照射、(2)偏
向補正,基準座標補正、(3)焦点パラメータ補正を行
う。
Next, the stage is moved to the stage reference mark and the beam is calibrated absolutely (S4). Calibration is performed based on the default recipe file conditions, and (1) beam irradiation, (2) deflection correction, reference coordinate correction, and (3) focus parameter correction are performed.

【0057】次に、試料上の指定した位置に電子線を照
射し、試料上の画像コントラストを確認の上で焦点、非
点を再調整する(S5)。この際、充分なコントラスト
が得られない場合は、電子線照射条件の変更を行う。こ
こで、指定された照射条件、焦点、非点の条件はレシピ
パラメータとして工程ファイルに格納される。
Next, the designated position on the sample is irradiated with an electron beam to check the image contrast on the sample and readjust the focus and astigmatism (S5). At this time, if sufficient contrast cannot be obtained, the electron beam irradiation conditions are changed. Here, the specified irradiation condition, focus condition, and astigmatism condition are stored in the process file as recipe parameters.

【0058】電子線照射条件がきまり、コントラストが
確認されたら、当該ウェーハのショット、及びダイ(チ
ップ)のサイズと配列を入力する(S6)。ショットサ
イズとショットマトリクスを入力し、ショット内ダイの
配列が入力されたら、ウェーハ周辺部のショット、ある
いはダイの有無を指定する。ここで設定されたショット
及びダイ配列はレシピファイル内のパラメータとして格
納される。
When the electron beam irradiation condition is determined and the contrast is confirmed, the shot of the wafer and the size and arrangement of the die (chip) are input (S6). When the shot size and shot matrix are input, and the array of dies within the shot is input, the shot in the peripheral area of the wafer or the presence or absence of the die is specified. The shots and die array set here are stored as parameters in the recipe file.

【0059】次に、アライメント条件入力とアライメン
トを実行する(S7)。(1)アライメントチップ指定
(複数点)し、(2)1チップ目原点へ移動し、(3)
光学顕微鏡モニタ切り替え、(4)1チップ目のアライ
メントマーク位置へマニュアル移動する。(5)光学画
像を登録し、(6)SEM像モードに切替え、(7)ア
ライメントマーク位置へマニュアルで微調整し、(8)
SEM画像登録、(9)アライメント座標登録を行う。
Next, the alignment condition input and the alignment are executed (S7). (1) Alignment chip designation (multiple points), (2) Move to the origin of the 1st chip, (3)
Switch the optical microscope monitor, and (4) manually move to the alignment mark position of the first chip. (5) Register the optical image, (6) switch to SEM image mode, (7) finely adjust to the alignment mark position manually, (8)
SEM image registration and (9) alignment coordinate registration are performed.

【0060】また、アライメント実行の項目として、
(1)1点目移動、(2)画像入力・探索・マッチン
グ、(3)2点目移動、(4)画像入力・探索・マッチ
ング、(5)残点への移動、探索、マッチング、(6)
傾き・位置・チップ間隔補正を行う。
As an item for executing alignment,
(1) first point movement, (2) image input / search / matching, (3) second point movement, (4) image input / search / matching, (5) movement to remaining point, search, matching, ( 6)
Correct tilt, position and chip interval.

【0061】また、チップ原点のオフセット設定とし
て、(1)最終点アライメントマークへ移動、(2)ア
ライメントマーク位置指定(SEM画像モード)、
(3)1点目チップ原点へ移動、(4)チップ原点位置
指定(SEM画像モード)、(5)チップ原点−アライ
メントマークのオフセット算出・登録を行う。チップ原
点のオフセットとは、アライメント座標とそのマークが
在るチップの原点座標との距離である。
As the chip origin offset setting, (1) move to the final point alignment mark, (2) specify the alignment mark position (SEM image mode),
(3) Move to the first point tip origin, (4) Tip origin position designation (SEM image mode), (5) Tip origin-Alignment mark offset calculation / registration. The chip origin offset is the distance between the alignment coordinates and the origin coordinates of the chip where the mark is located.

【0062】このように、指定したアライメント用パタ
ーン座標とチップ原点とのオフセット値を入力して、工
程ファイル内のアライメントパラメータとして登録す
る。レシピ作成においては、ウェーハ上の各種処理を実
行する座標を指定するパラメータが多いので、最初にア
ライメント条件を確定、登録して、アライメントまで実
行する。
In this way, the offset value between the designated alignment pattern coordinate and the chip origin is input and registered as an alignment parameter in the process file. In the recipe creation, since there are many parameters that specify the coordinates for executing various processes on the wafer, the alignment conditions are first determined and registered, and the alignment is executed.

【0063】次に、チップ内のメモリセル領域設定を行
う(S8)。その項目として、(1)セル領域入力、
(2)セルピッチ入力、(3)(1)、(2)の登録があ
る。セル領域の入力は光顕像及び電子線画像を用いて行
われる。
Next, the memory cell area in the chip is set (S8). The items are (1) cell area input,
(2) Cell pitch input, (3) (1), and (2) registration. Input of the cell region is performed using an optical microscope image and an electron beam image.

【0064】次に、ダイ領域設定を行う(S9)。その
項目として、(1)ダイ領域入力、(2)ダイ非検査領
域入力、(3)(1)、(2)の登録がある。ダイ領域の
入力も光顕像、電子線画像を用いて行われる。
Next, the die area is set (S9). The items are (1) die area input, (2) die non-inspection area input, and (3) (1) and (2) registration. The input of the die area is also performed by using an optical microscope image and an electron beam image.

【0065】次に、検査領域を指定する(S10)。検
査領域の指定では、検査ダイ及びダイ内の検査領域の2
種類が指定できる。全ダイを検査する必要のない場合、
また、ダイ内の特定領域のみを検査したい場合には、後
述するように任意に指定できる。さらに、指定した領域
に対して検査サンプリング率を指定できる。また、検査
方向も指定できる。ダイ領域や検査領域のデータは、工
程ファイル内のパラメータとして格納される。
Next, the inspection area is designated (S10). When designating the inspection area, the inspection die and the inspection area
The type can be specified. If you don't need to inspect every die,
Further, when it is desired to inspect only a specific area in the die, it can be arbitrarily specified as described later. Further, the inspection sampling rate can be designated for the designated area. Also, the inspection direction can be specified. The data of the die area and the inspection area are stored as parameters in the process file.

【0066】検査領域の指定が完了したら、検査時の明
るさを調整するキャリブレーション設定に移る(S1
1)。キャリブレーションは画像を取得し、その明るさ
の分布より信号量に応じたハードウェアのゲイン調整や
明るさ補正を行うものである。実際には、キャリブレー
ションを行うダイの指定とダイ内の座標を指定して実施
される。キャリブレーションを実施する座標値と、明る
さのゲインと、オフセット値は、工程ファイル内のパラ
メータとして格納される。
When the designation of the inspection region is completed, the calibration setting for adjusting the brightness during the inspection is started (S1).
1). The calibration is to acquire an image and perform hardware gain adjustment and brightness correction according to the signal amount based on the brightness distribution. In practice, the die to be calibrated and the coordinates within the die are designated. The coordinate value for performing the calibration, the gain of brightness, and the offset value are stored as parameters in the process file.

【0067】次に、これまでに設定された各種条件で実
際に画像を取得して、欠陥を検出するための画像処理条
件を設定する(S12)。まず、画像を取得する際に、
検出信号にかけるフィルタの種類を選択する。そして、
実際に検査と同条件で1チップ内の小領域の画像を取得
する。ここで、小領域とは、例えば電子線の操作幅であ
る100μmの幅で1チップ分の長さの領域を指す。画
像を取得したら、欠陥と判定するための閾値を入力し、
欠陥と判定された箇所の画像を表示させる。これを繰り
返して、最適な検査条件を決定する。この一連の作業を
「小領域試し検査」と呼ぶ。ここで設定された閾値やフ
ァイル等のパラメータは、工程内ファイルのパラメータ
として格納される。
Next, an image is actually acquired under the various conditions set so far, and image processing conditions for detecting defects are set (S12). First of all, when acquiring the image,
Select the type of filter applied to the detection signal. And
An image of a small area in one chip is actually acquired under the same conditions as the inspection. Here, the small area means, for example, an area having a width of 100 μm which is an operation width of an electron beam and a length of one chip. After acquiring the image, enter the threshold value to determine the defect,
The image of the portion determined to be defective is displayed. By repeating this, the optimum inspection condition is determined. This series of operations is called "small area trial inspection". Parameters such as thresholds and files set here are stored as parameters of the in-process file.

【0068】以上の各種入力により、検査に必要な各種
パラメータを設定することができる。しかし、実際の半
導体ウェーハにおいては、ウェーハ面内や製造ロット間
のプロセスのばらつきがあるので、小領域試し検査での
画像処理条件設定では不十分であり、これらばらつき分
を考慮して欠陥判定の閾値を決める必要がある。
Various parameters required for inspection can be set by the above various inputs. However, in an actual semiconductor wafer, there are process variations within the wafer surface and between manufacturing lots, so it is not sufficient to set the image processing conditions in the small area trial inspection. It is necessary to decide the threshold.

【0069】そこで、作成したレシピファイルで最終検
査を行う(S13)。すなわち、(1)ステージ定速連
続移動,位置・高さのモニタし、(2)ビーム走査,実
時間補正(ステージ・Zセンサ追従)し、(3)2次電
子検出,AD変換,画像メモリ入力し、(4)画像処
理,比較判定し、(5)Nストライプ毎にビーム補正
し、(6)欠陥数・欠陥位置表示を行う。
Therefore, a final inspection is performed using the created recipe file (S13). That is, (1) stage constant speed continuous movement, position / height monitoring, (2) beam scanning, real-time correction (stage / Z sensor tracking), (3) secondary electron detection, AD conversion, image memory Input, (4) image processing, comparison judgment, (5) beam correction for every N stripes, and (6) defect number / defect position display.

【0070】モニタの結果により、欠陥検出レベルや誤
検出レベルを確認し(S14)、最終的に適切な条件で
あれば、これまで入力した各種パラメータを、品種ファ
イルと工程ファイルの中に登録する(S15)。最後
に、ウェーハのアンロードを行う(S16)。
The defect detection level and the erroneous detection level are confirmed from the monitor results (S14), and finally, if the conditions are appropriate, the various parameters input so far are registered in the product type file and the process file. (S15). Finally, the wafer is unloaded (S16).

【0071】次に、本実施例の検査装置の検査モードを
説明する。図5に検査モードの処理フローを示す。図2
の画面で「検査」を選択すると検査モードが起動する。
まず、レシピ作成モードで設定された検査条件を入力す
る(S21)。次に、検査対象基板をロードし(S2
2)、基板の配置を測定するアライメント(S23)を
行った後、基板の検出光量を確認するキャリブレーショ
ンを実行し(S24)、画像の取得と画像処理による欠
陥抽出をするストライプ検査を行う(S25)。次に、
ストライプ検査で抽出された欠陥を確認し(S26)、
欠陥情報と確認結果を出力して(S27)、検査が終わ
った基板をアンロードする(S28)。
Next, the inspection mode of the inspection apparatus of this embodiment will be described. FIG. 5 shows a processing flow of the inspection mode. Figure 2
When you select "Inspect" on the screen, the inspection mode starts.
First, the inspection conditions set in the recipe creation mode are input (S21). Next, the substrate to be inspected is loaded (S2
2) After performing alignment (S23) for measuring the arrangement of the substrate, calibration for confirming the detected light amount of the substrate is executed (S24), and stripe inspection is performed to acquire an image and extract a defect by image processing (S24). S25). next,
Check the defects extracted by the stripe inspection (S26),
The defect information and the confirmation result are output (S27), and the inspected substrate is unloaded (S28).

【0072】次に、上記の「検査」で、本実施例により
改良された点を説明する。従来の検査装置では、レシピ
を複数のウェーハの検査に適用する場合に、カセットの
棚番を表示した画面とは別の画面を用いて棚番を指定す
るため、棚番画面上でレシピの複写や移動ができなかっ
た。レシピを誤って設定した場合、その訂正は煩雑であ
った。
Next, the points improved by the present embodiment in the above "inspection" will be described. In conventional inspection equipment, when a recipe is applied to inspection of multiple wafers, the shelf number is specified using a screen different from the screen displaying the cassette shelf number.Therefore, the recipe is copied on the shelf number screen. I couldn't move. If the recipe was set incorrectly, the correction was complicated.

【0073】図6は本実施例の「検査」モードの初期画
面で、棚番62に対し設定されたレシピ名称が表示され
ている。この画面上で検査するウェーハの棚番を指定
し、レシピファイルの呼び出しを行い、品種条件65の
入力を行う。また、ロットID、ウェーハIDの入力を行
う。いま、棚番62をクリックすると、ドラッグのため
の矢印64が現れ、ドラッグ先の棚番63に棚番62と
同じレシピが複写される。同様にして、棚番画面上で、
レシピの移動や削除も可能である。
FIG. 6 is an initial screen of the "inspection" mode of this embodiment, in which the recipe name set for the shelf number 62 is displayed. The shelf number of the wafer to be inspected is specified on this screen, the recipe file is called, and the product type condition 65 is input. Also, the lot ID and wafer ID are input. Now, when the shelf number 62 is clicked, an arrow 64 for dragging appears, and the same recipe as the shelf number 62 is copied to the rack number 63 at the drag destination. Similarly, on the storage bin screen,
You can also move or delete recipes.

【0074】本実施例では、既に作成したレシピを複数
のウェーハ対して検査を実施する場合に、ウェーハを入
れたカセットの棚番画面上で、レシピを複写、移動、あ
るいは削除できる。ユーザはレシピデータの移動を視覚
的に確認できるため、操作が簡単で、レシピを異なる棚
番に誤設定する恐れもない。
In the present embodiment, when the already prepared recipe is to be inspected for a plurality of wafers, the recipe can be copied, moved or deleted on the shelf number screen of the cassette containing the wafers. Since the user can visually confirm the movement of the recipe data, the operation is easy, and there is no fear that the recipe is erroneously set to a different storage bin.

【0075】また、本実施例では他の検査装置による検
査結果ファイルを利用可能にしている。図7は、他の検
査装置による検査結果ファイルの例を示している。レシ
ピ名称、ダイサイズ、ダイマトリックスなど、データの
多くは当該検査装置においても使用する共通なデータが
含まれている。
Further, in this embodiment, the inspection result file by another inspection device can be used. FIG. 7 shows an example of an inspection result file by another inspection device. Most of the data such as the recipe name, die size, and die matrix include common data used in the inspection apparatus.

【0076】このように、他装置で発生(検査)した結
果のファイル(欠陥情報ファイル)は、共通するルール
のもとに生成されているので、それを読み込んで自装置
用のレシピファイルを生成する。
As described above, since the file (defect information file) generated (inspected) by another device is generated under the common rule, it is read to generate the recipe file for the own device. To do.

【0077】図8に、他の検査装置による欠陥情報ファ
イルを読み込んで、画面上でレシピ作成を行う処理フロ
ーを示す。他の検査装置による結果ファイル(欠陥情報
ファイル)をネットワークや記録媒体を利用して当該装
置に読み込む(S30)。読み込んだファイルを図6に
示すような、例えば<ダイサイズ>ようなタグ名称をキ
ーにしてデータを解析する。それを、他のタグ名称につ
いても繰り返す(S31)。
FIG. 8 shows a processing flow for reading a defect information file by another inspection device and making a recipe on the screen. A result file (defect information file) from another inspection device is read into the device by using a network or a recording medium (S30). The read file is analyzed with the tag name such as <die size> as a key as shown in FIG. 6 as a key. This is repeated for other tag names (S31).

【0078】タグ名称をキーにして読み込んだデータを
当該装置用にデータ変換する(S32)。例えば、単位
変換などを行う。これらのデータはレシピファイル内の
データであり、ウェーハのマトリクス情報や、検査エリ
アの情報、アライメント位置等の情報である。その内容
を、ウェーハマトリクス情報としてウェーハ表示画面に
表示したり、サイズデータ等を画面に表示させる(S3
3)。ユーザは、その内容を確認した上で、その内容か
ら新規のレシピを当該検査装置用として生成する(S3
4)。
Data read using the tag name as a key is converted for the device (S32). For example, unit conversion is performed. These data are the data in the recipe file, and are the wafer matrix information, the inspection area information, the alignment position information, and the like. The contents are displayed as wafer matrix information on the wafer display screen, or size data and the like are displayed on the screen (S3
3). The user confirms the content and then creates a new recipe for the inspection apparatus from the content (S3).
4).

【0079】これにより、ユーザは他からの欠陥情報フ
ァイルを当該装置用に変換して新レシピを作成すること
ができるので、従来のようにレシピ作成作業を最初から
繰り返す必要がなく、レシピ作成作業を短縮することが
できる。
As a result, the user can convert a defect information file from another for the apparatus and create a new recipe, so that it is not necessary to repeat the recipe creating work from the beginning as in the conventional case, and the recipe creating work can be performed. Can be shortened.

【0080】上記の検査モードにおいて、欠陥と判別し
た位置とその比較対象の位置(良品部)を交互に表示さ
せたのでは、欠陥部と良品部の違いが明確にならない場
合がある。本実施例では、欠陥の画像と比較対照となっ
た正常部の画像を一定時間間隔にて交互に表示すること
で欠陥部のみを強調表示する。
In the above inspection mode, if the position determined as a defect and the position to be compared (non-defective part) are alternately displayed, the difference between the defective part and the non-defective part may not be clear. In the present embodiment, only the defective portion is highlighted by alternately displaying the image of the defect and the image of the normal portion as a comparative reference at regular time intervals.

【0081】図9に検査結果画面を示す。マップ表示部
55に欠陥の位置、画像表示部56にその位置の欠陥画
像が表示されている。この画面の検査条件の設定部に隣
接表示部70が設けられている。隣接表示部70の拡大
図に示すように、隣接する2つの画像の画像名と表示イ
ンターバルの設定が行われる。この結果、画像表示部5
6に表示される2つの画像の画面が交番的に切り替わ
り、残像効果により欠陥部のみが強調されて見える。
FIG. 9 shows the inspection result screen. The map display 55 displays the position of the defect, and the image display 56 displays the defect image at that position. An adjacent display unit 70 is provided in the inspection condition setting unit on this screen. As shown in the enlarged view of the adjacent display unit 70, the image names and display intervals of two adjacent images are set. As a result, the image display unit 5
The screens of the two images displayed in 6 are alternately switched, and only the defective portion appears to be emphasized due to the afterimage effect.

【0082】この画像の切り替えは、図1の記憶手段4
5、全体制御49を利用して行なわれる。残像効果を生
むためには、一定間隔で自動的に表示される画像は少な
くても2枚以上である。これにより、欠陥部と良品部の
違いが明確になるのみならず、ユーザ操作の煩雑さも減
少する。
This image switching is performed by the storage means 4 in FIG.
5. The overall control 49 is used. In order to produce the afterimage effect, at least two images are automatically displayed at regular intervals. This not only makes the difference between the defective portion and the non-defective portion clear, but also reduces the complexity of user operation.

【0083】ここで、交互に表示される2つの画像は、
異なるダイの同一位置の画像であるが、同一ダイの同一
位置で取得時間の異なる画像であってもよい。これによ
り、欠陥を多角的な表示により強調表示できる。
Here, the two images displayed alternately are
Although it is an image at the same position on different dies, it may be an image at the same position on the same die but with different acquisition times. As a result, the defect can be highlighted by a multifaceted display.

【0084】欠陥画像を見やすくするための他の実施例
を説明する。この例においては、欠陥の画像と比較対照
となった正常部の画像を同時に同一表示装置上に少なく
とも2枚以上表示する操作画面を有している。
Another embodiment for making the defect image easy to see will be described. In this example, there is an operation screen for simultaneously displaying at least two images of a defect image and an image of a normal portion which is a comparison target on the same display device.

【0085】図10に検査結果画面の一例を示す。画面
上では、分割表示された画像81の表示、表示マトリク
ス82の変更が可能である。また、表示ページの指定ボ
タン83、画像の属性表示84、ポジ/ネガの反転ボタ
ン85なども表示されている。
FIG. 10 shows an example of the inspection result screen. On the screen, it is possible to display the divided image 81 and change the display matrix 82. Further, a display page designation button 83, an image attribute display 84, a positive / negative inversion button 85 and the like are also displayed.

【0086】この画面上で、同時に表示される画像には
欠陥番号、欠陥分類コード、座標データなどの付属デー
タが表示される。また、表示画像は、欠陥画像に限ら
ず、他装置で取得された画像等も含まれる。表示される
画像のマトリクスは、ユーザが変更可能であり、一つの
複数画面表示を一つのタブにすることで、より多くの画
像をタブ切り替えで表示することができる。また、同時
に表示される画像は、表示画面内での複写、移動、削除
が可能である。
On this screen, the images displayed at the same time display attached data such as a defect number, a defect classification code, and coordinate data. In addition, the display image is not limited to the defect image, but includes an image acquired by another device. The matrix of images to be displayed can be changed by the user, and more images can be displayed by switching tabs by making one multi-screen display into one tab. The images displayed at the same time can be copied, moved, or deleted on the display screen.

【0087】これにより、欠陥と正常の画像を同時に同
一画面上で比較することができるので、欠陥の判定が容
易で、操作性も改善できる。なお、欠陥の画像に限ら
ず、同一ダイ内の複数画像、ウェーハ内の複数画像、他
装置の複数画像等を同時に同一画面上に表示して比較す
ることも可能である。
With this, since the defect and the normal image can be simultaneously compared on the same screen, the defect can be easily determined and the operability can be improved. Not only the defect image but also a plurality of images of the same die, a plurality of images of a wafer, a plurality of images of other devices, etc. can be simultaneously displayed on the same screen for comparison.

【0088】欠陥画像を表示する更に他の実施例を説明
する。従来の検査装置においては、欠陥部の立体感を表
示することができなかった。本実施例においては、欠陥
部の立体表示を実現している。
Still another embodiment for displaying a defect image will be described. In the conventional inspection device, the stereoscopic effect of the defective portion cannot be displayed. In this embodiment, the stereoscopic display of the defective portion is realized.

【0089】図11は、ステレオ画像表示部を有する検
査画面である。欠陥の画像を電子線が試料に照射される
画像取得角度を変化させて2枚以上取得し、その画像9
1,92をステレオ表示ボタン部93を設定して、同時
に画像表示部56に表示することで、欠陥画像の立体視
を実現している。立体視が可能になることで、今までの
二次元画像では判らなかった深さ方向の欠陥を表示する
ことができる。
FIG. 11 is an inspection screen having a stereo image display section. Two or more images of the defect are acquired by changing the image acquisition angle at which the electron beam irradiates the sample.
The stereoscopic view of the defect image is realized by setting the stereo display button section 93 to display 1 and 92 on the image display section 56 at the same time. By enabling stereoscopic viewing, it is possible to display defects in the depth direction that have not been found in conventional two-dimensional images.

【0090】電子線が試料に照射される角度を変化させ
て取得される画像は、電子線の角度を変化させる場合
と、試料が固定されている台を傾けて取得される場合が
ある。電子線照射の角度を変更させる場合は、試料9の
位置をステージ31,32の移動によりビーム照射中心
から故意に位置をずらし、ビームの偏向制御(図1参
照)によりビームが傾いた状態にて画像を取得する。こ
の操作を、角度を変えて行うことにより、異なるビーム
角度の画像を取得する。また、試料が固定されている試
料台の傾きを変更させても同様な結果が得られる。
The image obtained by changing the angle at which the sample is irradiated with the electron beam may be obtained by changing the angle of the electron beam or by tilting the table on which the sample is fixed. When changing the angle of electron beam irradiation, the position of the sample 9 is intentionally shifted from the beam irradiation center by moving the stages 31 and 32, and the beam is tilted by the beam deflection control (see FIG. 1). Get an image. By performing this operation while changing the angle, images with different beam angles are acquired. Further, the same result can be obtained by changing the inclination of the sample table on which the sample is fixed.

【0091】次に、本実施例のキャリブレーションの方
法を説明する。従来の検査装置においては、検査時の画
像の明るさを決定する場合に元の画像の明るさに対し
て、どのような補正をして画像の明るさを変更させた
か、視覚的に不明であった。そのため、ユーザが適切と
判断した明るさが、その他の工程のレシピ作成時に同じ
明るさ補正をしているかどうか判らず、一貫した検査が
できなかった。
Next, the calibration method of this embodiment will be described. In the conventional inspection device, when determining the brightness of the image at the time of inspection, it is not clear visually what kind of correction was made to the brightness of the original image to change the brightness of the image. there were. Therefore, it is not possible to perform a consistent inspection because it is not known whether or not the brightness judged to be appropriate by the user is the same brightness correction made at the time of creating the recipe in the other steps.

【0092】図12は、本実施例による画像の明るさを
決定するためのキャリブレーション画面を示す。キャリ
ブレーションは、二次電子検出器20の信号を制御部5
を介して取得した画面操作部6で行われる。このキャリ
ブレーション画面において、ウェーハの検査領域におけ
る画像の明るさが決定される。図示のキャリブレーショ
ン94を選択すると、「ヒストグラム」のボタン95が
表示される。
FIG. 12 shows a calibration screen for determining the brightness of an image according to this embodiment. For the calibration, the signal from the secondary electron detector 20 is set to the control unit 5
This is performed by the screen operation unit 6 acquired via the. On this calibration screen, the brightness of the image in the inspection area of the wafer is determined. When the calibration 94 shown in the figure is selected, a "histogram" button 95 is displayed.

【0093】図13は、キャリブレーション画面でヒス
トグラムボタン95を押したときに表示されるヒストグ
ラム画面である。ウェーハの検査領域における画像の明
るさをヒストグラムにて表示したもので、明るさレベ
ル、コントラストレベルの変更が可能な操作領域(スラ
イダ操作)と、現在の明るさとコントラストを表示する
テキストエリアを有している。
FIG. 13 is a histogram screen displayed when the histogram button 95 is pressed on the calibration screen. The brightness of the image in the inspection area of the wafer is displayed in a histogram. It has an operation area (slider operation) where you can change the brightness level and contrast level, and a text area that displays the current brightness and contrast. ing.

【0094】これによれば、取得した画像の明るさのヒ
ストグラムを表示させ、そのヒストグラムデータに対す
る明るさを変化させるので、実際の検査時の画像の明る
さに対してどのような補正をしたかが視覚的に判り、明
るさ決定の一貫性が保てるようになる。また、ユーザは
任意に明るさのデータを設定できる。これらの設定はレ
シピファイルに保存され、次回の検査時に使用される。
なお、本例のキャリブレーションは、「レシピ作成」モ
ードによる場合である。
According to this, since the histogram of the brightness of the acquired image is displayed and the brightness for the histogram data is changed, what kind of correction was made to the brightness of the image at the time of the actual inspection. Can be visually recognized and the brightness can be consistently determined. Also, the user can arbitrarily set the brightness data. These settings are saved in the recipe file and will be used at the next inspection.
The calibration in this example is based on the “recipe creation” mode.

【0095】次に、検査領域の設定において、特定の領
域を非検査領域に設定する実施例を説明する。検査結果
には欠陥と判別してほしくない欠陥情報が現れることが
多々ある。これらの欠陥情報は製造工程に依存して、ダ
イ内(又はショット内)の特定の領域に発生することが
多い。
Next, an example of setting a specific area as a non-inspection area in setting the inspection area will be described. In many cases, defect information that does not want to be identified as a defect appears in the inspection result. Such defect information often occurs in a specific area within the die (or within the shot) depending on the manufacturing process.

【0096】本実施例では、欠陥座標を使用して欠陥マ
ップを重ね合わせ、欠陥の重複する領域を特定領域に指
定する。すなわち、画像操作部6で特定領域を計算し、
制御部5に設定される。重複する欠陥情報はダイ内(又
はショット内)の特定領域に集中し、同様な性状で現れ
ることで判別できる。
In this embodiment, the defect maps are superposed using the defect coordinates, and the area where the defects overlap is designated as the specific area. That is, the image operation unit 6 calculates the specific area,
It is set in the control unit 5. Duplicate defect information is concentrated in a specific area within a die (or within a shot) and appears with similar properties, so that it can be determined.

【0097】図14は非検査領域の指定フローチャー
ト、図15はその説明図を示す。まず、欠陥マップをダ
イまたはショットで重ね合わせ(S41)、重複する欠
陥群を拡大し(S42)、該領域を非検査領域として指
定する(S43)。その後、再検査を実施して(S4
4)、非検査領域の指定を含むレシピを保存する(S4
5)。
FIG. 14 is a flowchart for designating the non-inspection area, and FIG. 15 is an explanatory diagram thereof. First, the defect maps are superposed by a die or a shot (S41), the overlapping defect group is enlarged (S42), and the region is designated as a non-inspection region (S43). Then, re-inspection is performed (S4
4), save the recipe including the designation of the non-inspection area (S4)
5).

【0098】これにより、ユーザにとって、欠陥として
判別したくない欠陥情報を予め除外するように、検査す
るエリアを設定または変更することが可能になる。な
お、本実施例も、「レシピ作成」モードの場合である。
As a result, it becomes possible for the user to set or change the inspection area so as to exclude in advance defect information that is not desired to be determined as a defect. Note that the present embodiment is also the case of the "recipe creation" mode.

【0099】図16は他の実施例による非検査エリアの
指定方法を示す。この検査では、欠陥の種別ごとに分類
コードを定めておき、特定の欠陥、たとえば欠陥の周辺
に擬似信号の出るような欠陥に適用する。このような特
定の欠陥は、例えば、ユーザにとっては非致命な欠陥に
対して適用する。そのような欠陥は、ユーザにとっては
検出しなくても良い欠陥である。
FIG. 16 shows a method of designating a non-inspection area according to another embodiment. In this inspection, a classification code is determined for each defect type and applied to a specific defect, for example, a defect in which a pseudo signal is generated around the defect. Such a specific defect is applied to, for example, a defect that is not fatal to the user. Such a defect is a defect that the user does not have to detect.

【0100】まず、欠陥の分類コードを指定し(S5
1)、指定された分類の欠陥に対する検索を行う(S5
2)。次に、指定された欠陥の周辺エリアを非検査領域
に指定する(S53)。その後、再検査を実施し、レシ
ピに保存する。本実施例も、「レシピ作成」モードの場
合である。
First, a defect classification code is designated (S5
1) Search for defects of the designated classification (S5)
2). Next, the peripheral area of the designated defect is designated as the non-inspection region (S53). After that, re-inspection is performed and stored in the recipe. This embodiment is also the case of the "recipe making" mode.

【0101】図17は、ユーザが直接、座標を指定した
り、欠陥面積、欠陥サイズを指定することにより、その
条件に合致する欠陥の回りを非検査エリアに設定する処
理フローを示している。
FIG. 17 shows a processing flow in which the user directly sets coordinates, a defect area, and a defect size to set a non-inspection area around a defect that matches the conditions.

【0102】まず、欠陥画像に面積、サイズ、座標また
はクラスタなどによりフィルタをかけ(S61)、指定
された欠陥の検索を行う(S62)。そして、指定され
た欠陥の周辺エリアを非検査領域に指定する(S6
3)。本実施例も、「レシピ作成」モードの場合であ
る。
First, the defect image is filtered by area, size, coordinates, clusters or the like (S61), and the designated defect is searched (S62). Then, the peripheral area of the designated defect is designated as the non-inspection region (S6).
3). This embodiment is also the case of the "recipe making" mode.

【0103】たとえば、メモリの周辺部が製造工程の状
況により明るさが変化していることがよくある。このメ
モリ周辺の画像明るさの変化はダイとダイの比較をする
ダイ比較検査においては、欠陥の虚報として検出される
場合が多い。本実施例によれば、ダイ領域とセル領域
(メモリ部)をダイ比較検査にて検査を実施する場合
に、図18に示すように、セル領域の周辺を座標指定に
より検査から除外して検査することができるので、セル
領域周辺の明るさの変化を欠陥として判別しなくなる。
このようなセル領域の設定は「SEM」画像によるばか
りでなく「光顕」画像あるいはレーザ光画像についても
適用可能である。
For example, the brightness of the peripheral portion of the memory often changes depending on the conditions of the manufacturing process. This change in image brightness around the memory is often detected as a false alarm of a defect in a die comparison inspection for comparing the dies. According to the present embodiment, when the die area and the cell area (memory part) are inspected by the die comparison inspection, the periphery of the cell area is excluded from the inspection by the coordinate designation as shown in FIG. Therefore, the change in brightness around the cell area is not discriminated as a defect.
Such setting of the cell area can be applied not only to the “SEM” image but also to the “light microscope” image or the laser light image.

【0104】[0104]

【発明の効果】本発明によれば、チップ検査,ウェーハ
抜き取り検査等を画面を見ながら迅速に処理できるの
で、製品全体に及ぶ欠陥あるいは特定領域における欠陥
を迅速に検知することができる。また、プロセス条件の
変動を確実に検知し、プロセスにフィードバックすると
同時に差工数や払い出し予算の調整にフィードバックす
ることができる。
According to the present invention, the chip inspection, the wafer sampling inspection and the like can be rapidly processed while observing the screen, so that defects over the entire product or defects in a specific area can be quickly detected. Further, it is possible to reliably detect the change in the process condition and feed it back to the process, and at the same time, feed it back to the adjustment of the man-hour difference and the payout budget.

【0105】本発明の検査装置を基板製品プロセスへ適
用することにより、製品装置や条件等の異常を画面を参
照することによって早期に且つ高精度に発見することが
できるため、基板製造プロセスにいち早く異常対策処理
を溝ずることができる。その結果、半導体装置その他の
基板の不良率を低減し生産性を高めることができる。
By applying the inspection apparatus of the present invention to the board product process, it is possible to detect abnormalities in the product apparatus, conditions, etc. early and with high accuracy by referring to the screen. Abnormality countermeasure processing can be changed. As a result, the defect rate of the semiconductor device and other substrates can be reduced and the productivity can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例による回路パターン検査装置
の構成図。
FIG. 1 is a configuration diagram of a circuit pattern inspection apparatus according to an embodiment of the present invention.

【図2】モニタ部を説明する図。FIG. 2 is a diagram illustrating a monitor unit.

【図3】一実施例によるレシピの作成処理を示すフロー
図。
FIG. 3 is a flowchart showing a recipe creating process according to an embodiment.

【図4】レシピ作成画面を示す説明図。FIG. 4 is an explanatory diagram showing a recipe creation screen.

【図5】一実施例の検査モードを示す処理フロー図。FIG. 5 is a process flow chart showing an inspection mode of one embodiment.

【図6】検査モードの初期画面で、レシピの複写を説明
する説明図。
FIG. 6 is an explanatory diagram illustrating copying of a recipe on the initial screen of the inspection mode.

【図7】他装置の結果ファイルの内容を示す説明図。FIG. 7 is an explanatory diagram showing the contents of a result file of another device.

【図8】他装置の結果ファイルに基づくレシピの変換を
示す処理フロー図。
FIG. 8 is a process flow chart showing conversion of a recipe based on a result file of another device.

【図9】欠陥画像の隣接表示を説明する説明図。FIG. 9 is an explanatory diagram illustrating adjacent display of defect images.

【図10】欠陥画像の同時表時を説明する説明図。FIG. 10 is an explanatory diagram illustrating simultaneous display of defect images.

【図11】欠陥画像の立体視表示を説明する説明図。FIG. 11 is an explanatory diagram illustrating stereoscopic display of a defect image.

【図12】検査時の明るさをヒストグラムを利用して決
定するための説明図。
FIG. 12 is an explanatory diagram for determining brightness at the time of inspection using a histogram.

【図13】ヒストグラムの説明図。FIG. 13 is an explanatory diagram of a histogram.

【図14】検査結果データを利用して新たな非検査領域
を作成する処理フロー図。
FIG. 14 is a processing flow chart of creating a new non-inspection region by using inspection result data.

【図15】重ね合わせを利用して新たな非検査領域を作
成する説明図。
FIG. 15 is an explanatory diagram of creating a new non-inspection region by using overlay.

【図16】分類コードを利用して新たな非検査領域を作
成する処理フロー図。
FIG. 16 is a processing flow chart for creating a new non-inspection area using a classification code.

【図17】フィルターを利用して新たな非検査領域を作
成する処理フロー図。
FIG. 17 is a process flow diagram of creating a new non-inspection region using a filter.

【図18】セル領域の周辺を非検査領域にする説明図。FIG. 18 is an explanatory diagram showing a non-inspection area around the cell area.

【符号の説明】[Explanation of symbols]

1…回路パターン検査装置、2…検査室、3…電子光学
系、4…光学顕微鏡部、5…制御部、6…画像操作部、
7…二次電子検出部、8…試料室、9…被検査基板、1
0…電子銃、11…引き出し電極、12…コンデンサレ
ンズ、13…ブランキング偏向器、14…絞り、15…
走査偏向器、16…対物レンズ、17…反射板、18…
ExB偏向器、19…一次電子線、20…二次電子検出
器、21…プリアンプ、22…AD変換機、23…光変
換手段、24…光伝送手段、25…電気変換手段、26
…高圧電源、27…プリアンプ駆動電源、28…AD変
換器駆動電源、29…逆バイアス電源、30…試料台、
31…Xステージ、32…Yステージ、33…回転ステ
ージ、34…位置モニタ測長器、35…被検査基板高さ
測定器、36…リターディング電源、40…白色光源、
41…光学レンズ、42…CCDカメラ、43…走査信
号発生器、44…対物レンズ電源、45…記憶手段、4
6…画像処理回路、47…欠陥データバッファ、49…
全体制御部、51…第一画像記憶部、52…第二画像記
憶部、53…演算部、54…欠陥判定部、55…マップ
表示部、56…画像表示部、60…モード切替部、61
…補正制御回路。
DESCRIPTION OF SYMBOLS 1 ... Circuit pattern inspection device, 2 ... Inspection room, 3 ... Electron optical system, 4 ... Optical microscope part, 5 ... Control part, 6 ... Image operation part,
7 ... Secondary electron detector, 8 ... Sample chamber, 9 ... Inspected substrate, 1
0 ... Electron gun, 11 ... Extraction electrode, 12 ... Condenser lens, 13 ... Blanking deflector, 14 ... Aperture, 15 ...
Scan deflector, 16 ... Objective lens, 17 ... Reflector, 18 ...
ExB deflector, 19 ... Primary electron beam, 20 ... Secondary electron detector, 21 ... Preamplifier, 22 ... AD converter, 23 ... Optical conversion means, 24 ... Optical transmission means, 25 ... Electrical conversion means, 26
... high-voltage power supply, 27 ... preamplifier drive power supply, 28 ... AD converter drive power supply, 29 ... reverse bias power supply, 30 ... sample stage,
31 ... X stage, 32 ... Y stage, 33 ... Rotation stage, 34 ... Position monitor length measuring device, 35 ... Inspected substrate height measuring device, 36 ... Retarding power supply, 40 ... White light source,
41 ... Optical lens, 42 ... CCD camera, 43 ... Scan signal generator, 44 ... Objective lens power supply, 45 ... Storage means, 4
6 ... Image processing circuit, 47 ... Defect data buffer, 49 ...
Overall control unit, 51 ... First image storage unit, 52 ... Second image storage unit, 53 ... Calculation unit, 54 ... Defect determination unit, 55 ... Map display unit, 56 ... Image display unit, 60 ... Mode switching unit, 61
... correction control circuit.

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G06T 7/00 300 G06T 7/00 300F 5L096 H01J 37/22 502 H01J 37/22 502A 502D 37/28 37/28 B (72)発明者 早川 功一 茨城県ひたちなか市大字市毛882番地 株 式会社日立ハイテクノロジーズ設計・製造 統括本部那珂事業所内 (72)発明者 広井 高志 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Fターム(参考) 2G001 AA03 BA07 CA03 FA02 FA06 GA06 HA07 HA09 HA12 HA13 HA20 JA02 JA03 JA12 JA13 JA20 KA03 LA11 MA05 PA11 PA12 2G051 AA51 AB02 AC21 CA04 EA12 EA14 FA01 4M106 AA01 BA02 BA04 BA05 CA43 DB20 DJ18 DJ21 5B057 AA03 BA02 CA12 CA16 DA03 DB02 DC33 5C033 UU06 5L096 BA03 GA08 HA07 JA03 Front page continuation (51) Int.Cl. 7 Identification code FI theme code (reference) G06T 7/00 300 G06T 7/00 300F 5L096 H01J 37/22 502 H01J 37/22 502A 502D 37/28 37/28 B ( 72) Inventor Koichi Hayakawa 882 Ichige, Hitachi, Hitachinaka City, Ibaraki, Ltd.Hitachi High-Technologies Corporation Design and Manufacturing Headquarters, Naka Works (72) Inventor Takashi Hiroi 292 Yoshida-cho, Totsuka-ku, Yokohama, Kanagawa F-Term in Hitachi, Ltd., Production Technology Research Laboratory (reference) 2G001 AA03 BA07 CA03 FA02 FA06 GA06 HA07 HA09 HA12 HA13 HA20 JA02 JA03 JA12 JA13 JA20 KA03 LA11 MA05 PA11 PA12 2G051 AA51 AB02 AC21 CA04 EA12 EA14 FA01 4M106 AA01 BA02 BA20 BA18 CA21 DB43 5B057 AA03 BA02 CA12 CA16 DA03 DB02 DC33 5C033 UU06 5L096 BA03 GA08 HA07 JA03

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 ウェーハの回路パターンが形成された基
板表面に光、レーザ光または荷電粒子線を照射する照射
手段と、該照射によって基板から発生する信号を検出す
る検出手段と、該検出手段によって検出された信号を画
像化して記憶する記憶手段と、該記憶された画像を他の
同一の回路パターンから形成された画像と比較する比較
手段と、比較結果から回路パターン上の欠陥を判別する
判別手段を備えた回路パターンの検査装置において、 既に作成したレシピにより複数のウェーハに対して検査
を実施する場合に、ウェーハを入れたカセットの棚番を
示す画面上で、ある棚番から他の棚番に対してレシピの
複写、移動または削除を行う画面操作部を備えたことを
特徴とする回路パターンの検査装置。
1. A irradiating means for irradiating the surface of a substrate on which a circuit pattern of a wafer is formed with light, a laser beam or a charged particle beam, a detecting means for detecting a signal generated from the substrate by the irradiating, and the detecting means. Storage means for converting the detected signal into an image and storing it, comparing means for comparing the stored image with an image formed from another identical circuit pattern, and determination for determining a defect on the circuit pattern from the comparison result In a circuit pattern inspection device equipped with means, when performing inspection on multiple wafers by a recipe that has already been created, on the screen showing the shelf number of the cassette containing wafers, from one shelf number to another shelf An apparatus for inspecting a circuit pattern, which is provided with a screen operation unit for copying, moving, or deleting a recipe for a serial number.
【請求項2】 ウェーハの回路パターンが形成された基
板表面に光、レーザ光または荷電粒子線を照射する照射
手段と、該照射によって基板から発生する信号を検出す
る検出手段と、該検出手段によって検出された信号を画
像化して記憶する記憶手段と、該記憶された画像を他の
同一の回路パターンから形成された画像と比較する比較
手段と、比較結果から回路パターン上の欠陥を判別する
判別手段を備えた回路パターンの検査装置において、 品種パラメータと工程パラメータを含み、回路パターン
の検査に必要なレシピを作成するレシピ作成機能と、他
によって検査された欠陥情報ファイルを読み込み、その
ウェーハのマトリクス情報、検査エリアの情報及びアラ
イメント位置の情報を当該検査装置用にデータ変換する
変換機能を有する画面操作部を備え、 変換したデータを前記レシピ作成機能に入力して当該検
査装置用の新規なレシピを作成することを特徴とする回
路パターンの検査装置。
2. An irradiation means for irradiating the surface of the substrate on which the circuit pattern of the wafer is formed with light, a laser beam or a charged particle beam, a detection means for detecting a signal generated from the substrate by the irradiation, and the detection means. Storage means for converting the detected signal into an image and storing it, comparing means for comparing the stored image with an image formed from another identical circuit pattern, and determination for determining a defect on the circuit pattern from the comparison result In a circuit pattern inspection device equipped with a means, a recipe creation function that creates a recipe required to inspect a circuit pattern, including product type parameters and process parameters, and a defect information file inspected by another device are read and the wafer matrix is read. An image having a conversion function for converting information, inspection area information, and alignment position information for the inspection device. An operation unit, converted data is input to the recipe creation function testing apparatus for circuit pattern, characterized by creating a new recipe for the inspection apparatus.
【請求項3】 ウェーハの回路パターンが形成された基
板表面に光、レーザ光または荷電粒子線を照射する照射
手段と、該照射によって基板から発生する信号を検出す
る検出手段と、該検出手段によって検出された信号を画
像化して記憶する記憶手段と、該記憶された画像を他の
同一の回路パターンから形成された画像と比較する比較
手段と、比較結果から回路パターン上の欠陥を判別する
判別手段を備えた回路パターンの検査装置において、 欠陥の画像と比較対照となった正常部の画像を同一表示
装置に表示する画面操作部を備えたことを特徴とする回
路パターンの検査装置。
3. An irradiation means for irradiating the surface of the substrate on which the circuit pattern of the wafer is formed with light, a laser beam or a charged particle beam, a detection means for detecting a signal generated from the substrate by the irradiation, and the detection means. Storage means for converting the detected signal into an image and storing it, comparing means for comparing the stored image with an image formed from another identical circuit pattern, and determination for determining a defect on the circuit pattern from the comparison result A circuit pattern inspecting device comprising a circuit pattern inspecting device for displaying a defect image and an image of a normal part to be compared and contrasted on the same display device.
【請求項4】 請求項3において、 前記欠陥の画像と前記正常部の画像を予め定めた時間間
隔で交互に表示することを特徴とする回路パターンの検
査装置。
4. The circuit pattern inspection apparatus according to claim 3, wherein the image of the defect and the image of the normal portion are alternately displayed at a predetermined time interval.
【請求項5】 ウェーハの回路パターンが形成された基
板表面に光、レーザ光または荷電粒子線を照射する照射
手段と、該照射によって基板から発生する信号を検出す
る検出手段と、該検出手段によって検出された信号を画
像化して記憶する記憶手段と、該記憶された画像を他の
同一の回路パターンから形成された画像と比較する比較
手段と、比較結果から回路パターン上の欠陥を判別する
判別手段を備えた回路パターンの検査装置において、 電子線が試料に照射される画像の角度を変えるために、
電子線または試料台の角度を変化させる角度可変手段
と、 前記角度を変えて取得した2枚以上の画像を、同時に同
一表示装置に表示することで欠陥画像の立体表示を行う
画像表示部を有することを特徴とする回路パターンの検
査装置。
5. An irradiation unit that irradiates the substrate surface on which the circuit pattern of the wafer is formed with light, a laser beam, or a charged particle beam, a detection unit that detects a signal generated from the substrate by the irradiation, and the detection unit. Storage means for converting the detected signal into an image and storing it, comparing means for comparing the stored image with an image formed from another identical circuit pattern, and determination for determining a defect on the circuit pattern from the comparison result In a circuit pattern inspection device equipped with means, in order to change the angle of the image irradiated with the electron beam on the sample,
It has an angle changing means for changing the angle of the electron beam or the sample table, and an image display section for stereoscopically displaying a defect image by simultaneously displaying two or more images acquired by changing the angle on the same display device. A circuit pattern inspection device characterized by the above.
【請求項6】 ウェーハの回路パターンが形成された基
板表面に光、レーザ光または荷電粒子線を照射する照射
手段と、該照射によって基板から発生する信号を検出す
る検出手段と、該検出手段によって検出された信号を画
像化して記憶する記憶手段と、該記憶された画像を他の
同一の回路パターンから形成された画像と比較する比較
手段と、比較結果から回路パターン上の欠陥を判別する
判別手段を備えた回路パターンの検査装置において、 検査時の画像の明るさを決定するために、取得した画像
の明るさのヒストグラムを表示させ、そのヒストグラム
データの明るさを変化させる画面操作部を備えたことを
特徴とする回路パターンの検査装置。
6. An irradiation means for irradiating a substrate surface on which a circuit pattern of a wafer is formed with light, a laser beam or a charged particle beam, a detection means for detecting a signal generated from the substrate by the irradiation, and the detection means. Storage means for converting the detected signal into an image and storing it, comparing means for comparing the stored image with an image formed from another identical circuit pattern, and determination for determining a defect on the circuit pattern from the comparison result In a circuit pattern inspection device including means, a screen operation unit that displays a histogram of the brightness of the acquired image and changes the brightness of the histogram data in order to determine the brightness of the image at the time of inspection is provided. A circuit pattern inspection device characterized in that
【請求項7】 ウェーハの回路パターンが形成された基
板表面に光、レーザ光または荷電粒子線を照射する照射
手段と、該照射によって基板から発生する信号を検出す
る検出手段と、該検出手段によって検出された信号を画
像化して記憶する記憶手段と、該記憶された画像を他の
同一の回路パターンから形成された画像と比較する比較
手段と、比較結果から回路パターン上の欠陥を判別する
判別手段を備えた画面構成を有する回路パターンの検査
装置において、 検査結果を、各ダイまたは各ショットについて重ね合わ
せ、その欠陥分布から重複するエリアを検査不要エリア
として指定する画面操作部を備えたことを特徴とする回
路パターンの検査装置。
7. An irradiation means for irradiating a substrate surface on which a circuit pattern of a wafer is formed with light, a laser beam or a charged particle beam, a detection means for detecting a signal generated from the substrate by the irradiation, and the detection means. Storage means for converting the detected signal into an image and storing it, comparing means for comparing the stored image with an image formed from another identical circuit pattern, and determination for determining a defect on the circuit pattern from the comparison result In a circuit pattern inspection device having a screen configuration including means, a screen operation unit is provided that superimposes inspection results on each die or each shot and designates an overlapping area from the defect distribution as an inspection unnecessary area. Characteristic circuit pattern inspection device.
【請求項8】 ウェーハの回路パターンが形成された基
板表面に光、レーザ光または荷電粒子線を照射する照射
手段と、該照射によって基板から発生する信号を検出す
る検出手段と、該検出手段によって検出された信号を画
像化して記憶する記憶手段と、該記憶された画像を他の
同一の回路パターンから形成された画像と比較する比較
手段と、比較結果から回路パターン上の欠陥を判別する
判別手段を備えた回路パターンの検査装置において、 ダイ領域とセル領域をダイ比較検査にて検査を実施する
場合に、セル領域の周辺を検査不要エリアとして除外す
る画面操作部を備えたことを特徴とする回路パターンの
検査装置。
8. An irradiation means for irradiating a substrate surface on which a circuit pattern of a wafer is formed with light, a laser beam or a charged particle beam, a detection means for detecting a signal generated from the substrate by the irradiation, and the detection means. Storage means for converting the detected signal into an image and storing it, comparing means for comparing the stored image with an image formed from another identical circuit pattern, and determination for determining a defect on the circuit pattern from the comparison result In a circuit pattern inspection device having means, when a die area and a cell area are inspected by a die comparison inspection, a screen operation unit for excluding the periphery of the cell area as an inspection unnecessary area is characterized. Circuit pattern inspection device.
JP2002026643A 2002-02-04 2002-02-04 Circuit pattern inspection device Expired - Fee Related JP3836735B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002026643A JP3836735B2 (en) 2002-02-04 2002-02-04 Circuit pattern inspection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002026643A JP3836735B2 (en) 2002-02-04 2002-02-04 Circuit pattern inspection device

Publications (2)

Publication Number Publication Date
JP2003229462A true JP2003229462A (en) 2003-08-15
JP3836735B2 JP3836735B2 (en) 2006-10-25

Family

ID=27748412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002026643A Expired - Fee Related JP3836735B2 (en) 2002-02-04 2002-02-04 Circuit pattern inspection device

Country Status (1)

Country Link
JP (1) JP3836735B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005249745A (en) * 2004-03-08 2005-09-15 Ebara Corp Sample surface inspecting method and inspecting apparatus
JP2005311018A (en) * 2004-04-21 2005-11-04 Hitachi High-Technologies Corp Inspection method and device using electronic beam
JP2006113040A (en) * 2004-10-15 2006-04-27 Kla-Tencor Technologies Corp Analyzer and method for analyzing defect on sample
JP2007127601A (en) * 2005-11-07 2007-05-24 Shimadzu Corp X-ray inspection device
JP2007225480A (en) * 2006-02-24 2007-09-06 Hitachi High-Technologies Corp Surface inspection device
JP2009016356A (en) * 2008-08-08 2009-01-22 Hitachi High-Technologies Corp Inspection method and device using charged particle beam
JP2010002425A (en) * 2009-09-16 2010-01-07 Hitachi High-Technologies Corp Foreign matter inspection apparatus
JP5415523B2 (en) * 2009-03-19 2014-02-12 株式会社日立ハイテクノロジーズ Pattern inspection apparatus and inspection method therefor

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101130209B1 (en) 2008-11-10 2012-04-12 세메스 주식회사 Substrate inspecting apparatus and method for inspecting a substrate using the same
JP2019158555A (en) * 2018-03-13 2019-09-19 株式会社Screenホールディングス Defect confirmation device, method for confirming defects, and program

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005249745A (en) * 2004-03-08 2005-09-15 Ebara Corp Sample surface inspecting method and inspecting apparatus
JP2005311018A (en) * 2004-04-21 2005-11-04 Hitachi High-Technologies Corp Inspection method and device using electronic beam
JP2006113040A (en) * 2004-10-15 2006-04-27 Kla-Tencor Technologies Corp Analyzer and method for analyzing defect on sample
JP2007127601A (en) * 2005-11-07 2007-05-24 Shimadzu Corp X-ray inspection device
JP4622814B2 (en) * 2005-11-07 2011-02-02 株式会社島津製作所 X-ray inspection equipment
JP2007225480A (en) * 2006-02-24 2007-09-06 Hitachi High-Technologies Corp Surface inspection device
JP4668809B2 (en) * 2006-02-24 2011-04-13 株式会社日立ハイテクノロジーズ Surface inspection device
JP2009016356A (en) * 2008-08-08 2009-01-22 Hitachi High-Technologies Corp Inspection method and device using charged particle beam
JP5415523B2 (en) * 2009-03-19 2014-02-12 株式会社日立ハイテクノロジーズ Pattern inspection apparatus and inspection method therefor
JP2010002425A (en) * 2009-09-16 2010-01-07 Hitachi High-Technologies Corp Foreign matter inspection apparatus

Also Published As

Publication number Publication date
JP3836735B2 (en) 2006-10-25

Similar Documents

Publication Publication Date Title
JP4564728B2 (en) Circuit pattern inspection device
JP4413767B2 (en) Pattern inspection device
US7423746B2 (en) Circuit-pattern inspecting apparatus and method
US8036447B2 (en) Inspection apparatus for inspecting patterns of a substrate
JP4922962B2 (en) Circuit pattern inspection method and inspection apparatus
US20020057831A1 (en) Pattern inspection method and apparatus
JP4685599B2 (en) Circuit pattern inspection device
US20090194690A1 (en) Inspection Method And Inspection System Using Charged Particle Beam
JP4154282B2 (en) Circuit pattern inspection device
JP4035242B2 (en) Circuit pattern inspection method and inspection apparatus
JP4588138B2 (en) Circuit pattern inspection device
JP3602646B2 (en) Sample size measuring device
US8086022B2 (en) Electron beam inspection system and an image generation method for an electron beam inspection system
JP2000161948A (en) Apparatus and method for inspecting circuit pattern
JP3836735B2 (en) Circuit pattern inspection device
JP4177375B2 (en) Circuit pattern inspection method and inspection apparatus
JP2006216611A (en) Pattern inspection apparatus
JP4537891B2 (en) Circuit pattern inspection apparatus and inspection method
JP4746659B2 (en) Circuit pattern inspection method
JP3493312B2 (en) Circuit pattern inspection apparatus and inspection method
JP4230899B2 (en) Circuit pattern inspection method
JP4603448B2 (en) Circuit pattern inspection device
JP2003083917A (en) Visual inspection apparatus using electron beam
JP2004048002A (en) Circuit-pattern inspecting apparatus and method
JP2000164661A (en) Inspection device of circuit pattern

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060629

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060727

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100804

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110804

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120804

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130804

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees