JP4588138B2 - Circuit pattern inspection device - Google Patents
Circuit pattern inspection device Download PDFInfo
- Publication number
- JP4588138B2 JP4588138B2 JP20874999A JP20874999A JP4588138B2 JP 4588138 B2 JP4588138 B2 JP 4588138B2 JP 20874999 A JP20874999 A JP 20874999A JP 20874999 A JP20874999 A JP 20874999A JP 4588138 B2 JP4588138 B2 JP 4588138B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- screen
- area
- image
- circuit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置や液晶等微細な回路パターンを有する基板製造方法及び装置に係わり、特に半導体装置やフォトマスクのパターン検査技術に係わり、半導体装置製造過程途中のウエハ上のパターン検査技術，電子線を使用して比較検査する技術に関する。
【０００２】
【従来の技術】
半導体ウエハの検査を一例として説明する。
【０００３】
半導体装置は、半導体ウエハ上に主にホトマスクに形成されたパターンをリソグラフィー処理およびエッチング処理により転写する工程を繰り返すことにより製造される。半導体装置の製造過程において、リソグラフィー処理やエッチング処理その他各種加工処理の良否，異物発生等は、半導体装置の歩留まりに大きく影響を及ぼすため、異常や不良発生を早期にあるいは事前に検知するために製造過程の半導体ウエハ上のパターンを検査する方法は従来から実施されている。
【０００４】
半導体ウエハ上のパターンに存在する欠陥を検査する方法としては、半導体ウエハに白色光を照射し、光学画像を用いて複数のＬＳＩの同種の回路パターンを比較する欠陥検査装置が実用化されており、例えば光学画像を用いた検査方法では、特開平3−167456 号公報に記載されているように、基板上の光学照明された領域を時間遅延積分センサで結像し、その画像と予め入力されている設計情報とを比較することにより欠陥を検出する方式が開示されている。
【０００５】
また、回路パターンの微細化や回路パターン形状の複雑化、材料の多様化に伴い、光学画像による欠陥検出が困難になってきたため、光学画像よりも分解能の高い電子線画像を用いて回路パターンを比較検査する方法が提案されてきた。電子線を用いたパターンの比較検査装置として、J. Vac. Sci. Tech. B, Vol. 9, No.6, pp. 3005 - 3009（1991）、J. Vac. Sci. Tech. B, Vol. 10, No.6, pp. 2804 - 2808(1992）、および特開平5-258703号公報とUSP5,502,306に、通常のＳＥＭの１００倍以上（１０ｎＡ以上）の電子線電流をもった電子線を導電性基板（Ｘ線マスク等）に照射し、発生する二次電子・反射電子・透過電子のいずれかを検出し、その信号から形成された画像を比較検査することにより欠陥を自動検出する方法が開示されている。このように、光学式外観検査および光学式外観検査に比べて欠陥検出性能の高い電子線走査方式のウエハ自動外観検査で微細なパターンの検査を実施し、回路パターン形成過程で発生した各種欠陥を検出できるようになった。
【０００６】
上記欠陥検査においては、隣接する同等の回路パターンの画像を形成しこれらを比較して欠陥を自動検出するものであるが、検査においては様々なパターンレイアウトのウエハあるいは様々な材料のパターンに対応する必要がある。隣接するパターン同士を正確に比較するためには、パターンの配置すなわちウエハ上のチップ（ダイ）やショットの配列を予め求めて当該被検査ウエハの検査条件としておく必要がある。また、様々な材料において検査に適した画像を形成するためには、画像の明るさやパターン／下地のコントラストを適正な値に設定し当該被検査ウエハの検査条件としておく必要がある。しかし、上記従来装置においてはこれらの検査条件設定の手順や操作方法については記載がなく、その操作が煩雑で、新規に検査対象となるウエハについて適切な検査条件を一通り設定するのに１〜数時間を要していた。半導体製造ラインにおいては、複数の製品（すなわち複数の回路パターン配列）、且つ複数の工程（すなわち複数の材料および複数の詳細な回路パターン形状）についてパターン検査を実施するため、膨大な数の検査条件を設定する必要があり、その結果、検査における各操作、特に検査条件設定操作に膨大な時間を要するという問題があった。
【０００７】
上記問題点に対して、検査作業と同時に並行してデータ処理やパラメータ設定を実行できる技術として特開昭63−32604 号公報に、検査と同時にデータ処理パラメータ設定を行うための操作部と制御部および機構部の信号授受方法が開示されている。しかし、本方式では信号授受についての記載はあるが、複雑で入力パラメータ数の多い検査装置についての操作性やパラメータ用データ構造に関する記載がなかった。
【０００８】
【発明が解決しようとする課題】
上記従来技術に記載したように、半導体装置をはじめとする各種微細な回路パターンに対して光学式外観検査や光学式検査方式では検出できない各種欠陥を、電子線を試料表面に走査し発生する二次荷電粒子を検出する方式の外観検査により検出することが可能になった。
【０００９】
しかし、基板上の回路パターンの画像を取得し、隣接する同等のパターンと比較する方式の各種検査においては、基板であるウエハ上に形成された回路パターンの配列、すなわちショットの配列や、その中のチップ（ダイ）配列、さらにその中のメモリセル・周辺回路・ロジック回路・テストパターン等の配列を予め検査条件として設定しておく必要があり、さらに被検査ウエハのパターン詳細形状や材質に応じて照射光の条件や検出条件，画像比較条件，欠陥判定条件等を各々設定する必要がある。また、半導体装置プロセス条件変更の都度これらの条件も適切に変更する必要がある。このような場合に、以下のような問題点があった。例えば数多くのパラメータを順次入力・設定する際に、操作画面は入力に応じて順次切り替わるがその順序と項目がオペレータには不明であった。そのため、入力が不要な項目についても一度画面表示し確認してから次画面に遷移するようになっており効率が悪かった。また、既入力データを再度確認したり再入力する際に、前画面に戻れない、あるいは現在の入力段階が不明なため戻る画面の階層が不明であるために数多くの操作を経なければ前画面に戻れない等の問題点があった。さらに、別の従来装置においては、操作用ワークステーション上に複数のパラメータ入力画面をウインドウ形式で表示することができるが、本方式においても複数のウインドウが重なって表示されるため、下に隠れた画面についてはその情報を見ることができず画面選択操作をすることが困難であった。これらの問題により、前述のように膨大な数の入力項目を、品種・工程毎に多数作成が必要なため、検査そのものが高速であってもその準備の効率が悪く、時間を要するため、早期に新製品・新工程に検査を適用することが困難となっていた。また、検査条件を設定する際に、検査装置を使用して条件を設定しなければならないので、結果として検査時間が少なくなり、スループットが低下していた。また、検査を高速化しても、その後の目視確認を同一の検査装置で行うとなると、検査にかけられる時間が少なくなり、結果としてスループットが低下するという問題点があった。
【００１０】
本発明の第一の目的は、白色光・レーザ光、あるいは電子線を照射して形成された画像を用いて微細な回路パターンを検査する技術において、検査に必要な各種条件を設定する際にその操作性効率を向上するための技術を提供することにある。
【００１１】
本発明の第二の目的は、上記検査条件設定時の操作性を向上するための操作画面レイアウトを提供することにある。
【００１２】
本発明の第三の目的は、上記検査条件等を設定する操作画面を用いた検査および検査条件設定操作機能を提供することにある。
【００１３】
本発明の第四の目的は、上記の課題を解決し、短時間で効率よく検査のための各種条件設定を実行できる技術を提供し、回路パターンを高精度に検査する技術を早期に多種・多工程の半導体装置その他の微細回路パターンに適用することにより、従来の方法より早く半導体装置等のプロセス不良を摘出し、検査結果を製造条件に反映し、半導体装置等の信頼性を高めるとともに不良率を低減するのに寄与する検査装置を提供することにある。
【００１４】
【課題を解決するための手段】
半導体装置をはじめとする微細な回路パターンを有する基板の画像を取得し、隣接する同等のパターンと比較する方式の各種検査においては、基板であるウエハ上に形成された回路パターンの配列、すなわちショットの配列や、その中のチップ（ダイ）配列、さらにその中のメモリセル・周辺回路・ロジック回路・テストパターン等の配列を予め検査条件として設定しておく必要があり、さらに被検査ウエハのパターン詳細形状や材質に応じて照射光の条件や検出条件、画像比較条件，欠陥判定条件等を各々設定する必要があった。また、半導体装置のプロセス条件変更の都度これらの条件も適切に変更する必要があった。これらの各種検査条件を効率よく設定するという上記目的を達成するため、本発明に係わる回路パターンの検査方法および検査装置について以下に述べる。
【００１５】
従来の外観検査方法および外観検査装置においては、被検査基板に白色光，レーダ光などの光あるいは電子線等を照射して被検査基板の画像を取得し、該画像を一時記憶して隣接する同等のパターンが形成された箇所、例えば隣接するメモリセルや隣接するチップ等のパターンが同じように形成された箇所と比較して、その画像信号の差により欠陥の有無を判定していた。
【００１６】
本発明者らの検討によると、入力する項目の概要およびそのフロー，現在の操作ステータスおよび操作画面の階層が常時表示されていれば次画面への遷移の要否，前画面までの入力状況の把握ができ、入力操作が簡易になるということを見出した。また、必要に応じて先の入力画面や既に入力済の画面を簡易に選択して遷移することにより複雑かつ数多くの入力操作を軽減できることを見出した。さらに、入力順序や現在のステータスについてインジケータを設けることにより、複雑な入力項目であってもオペレータが画面の指示に従うことにより順次入力することが可能になるということを見出した。これらの条件を満たす操作画面の生成および操作方法・機能により、入力順序の間違いがなくなり、現状を把握でき、不要な画面遷移を避け、各種パラメータ設定操作を実行することが可能となる。このような検査方法を実現するために検討した装置を以下に述べる。
【００１７】
本発明は、回路パターンが形成された基板に光（レーザ光を含む）あるいは荷電粒子線を照射する照射手段と、照射によって前記基板から発生する信号を検出する検出手段と、基板のＸ軸およびＹ軸によって区割される領域について前記検出手段により検出された信号を画像化のために記憶する記憶手段と、記憶された当該領域の画像を他の同一の回路パターンが形成された領域の画像と比較する比較手段と、および比較結果から回路パターン上の欠陥を判別する判別手段を備えた回路パターンの検査装置において、記憶された画像を表示するための画面部を有し、該画面部の画面上方に検査項目名と検査項目についてのガイダンスを形成する検査項目画面が表示され、画面下方に画面についてのメニューを切り替える指示情報を形成するメニュー切替え画面が表示され、画面側方に検査の開始を指示する検査開始画面が表示され、画面中央部に前記領域を基板上のチップに配列対応させて区画し、チップに対応して検査領域として指定する検査領域指定画面および指定された検査領域についての検査結果を形成する検査結果画面を表示する回路パターンの検査装置を提供する。
【００１８】
本発明は更に、前記検査領域指定画面は、一つのチップの全体領域である回路パターンの検査装置を提供する。
【００１９】
本発明は更に、前記検査領域指定画面は、一つのチップの一部領域である回路パターンの検査装置を提供する。
【００２０】
本発明は更に、前記検査領域指定画面は、ウエハの一部分領域である回路パターンの検査装置を提供する。
【００２１】
本発明は更に、前記画面部には、検査方法または検査条件を入力するための検査条件入力画面が形成される回路パターンの検査装置を提供する。
【００２２】
本発明は更に、検査条件入力画面には、検査を行う入力がなされた基板であるウエハの枚数と検査中のウエハの枚数が表示される回路パターンの検査装置を提供する。
【００２３】
本発明は更に、前記画面部には、カセットの位置情報を示すカセット情報画面が表示される回路パターンの検査装置を提供する。
【００２４】
本発明は更に、前記検査結果画面には、光学顕微鏡の映像または電子顕微鏡の映像が切り替えられていずれか一方が表示される回路パターンの検査装置を提供する。
【００２５】
本発明は更に、電子顕微鏡の映像は、ＳＥＭ低倍またはＳＥＭ高倍のいずれかの映像である回路パターンの検査装置を提供する。
【００２６】
本発明は更に、Ｘ軸およびＹ軸によって区割された領域は、検査領域指定画面上において、Ｘ軸方向およびＹ軸方向に区割番号が付与され、当該区割番号による指定により検査領域が指定される回路パターンの検査装置を提供する。
【００２７】
本発明は、回路パターンが形成された基板に光あるいは荷電粒子線を照射する照射手段と、照射によって前記基板から発生する信号を検出する検出手段と、基板のＸ軸およびＹ軸によって区割される領域について前記検出手段により検出された信号を画像化のために記憶する記憶手段と、記憶された当該領域の画像を他の同一の回路パターンが形成された領域の画像と比較する比較手段と、および比較結果から回路パターンの欠陥を判別する判別手段を備えた回路パターンの検査装置において、記憶された画像を表示するための画面部を有し、該画面部は、前記領域を基板上のチップ配列に対応させて区画し、チップに対応して検査領域として指定する検査領域指定画面を表示し、領域のいずれかについて判別した結果による欠陥を表示し、欠陥の表示された領域を指定して、光学顕微鏡による映像または電子顕微鏡による映像による欠陥画像を検査結果画面に表示し、指定された領域の欠陥と、および検査結果画面での欠陥とを並列して表示する回路パターンの検査装置を提供する。
【００２８】
本発明は更に、前記結果画面は、基板である検査ウエハの検査結果を欠陥画像と共に表示する回路パターンの検査装置を提供する。
【００２９】
本発明は更に、該タブ形式で表示された検査操作あるいは検査条件設定操作の項目名の中で、装置構成上、入力あるいは操作ができない項目名について、その他の項目名と異なる表示形式にする手段を備えた回路パターンの検査装置を提供する。
【００３０】
本発明は更に、該タブ形式で表示された検査操作あるいは検査条件設定操作の項目名の中で、装置構成上、入力あるいは操作ができない項目名について、該項目名部分の背景色をその他の項目名部分の背景色と異なる色に表示する手段を備えた回路パターンの検査装置を提供する。
【００３１】
本発明は更に、該タブ形式で表示された検査操作あるいは検査条件設定操作の項目名の中で、装置構成上、入力あるいは操作ができない項目名について、該項目名の文字色をその他の項目名の文字色と異なる色に表示する手段を備えた回路パターンの検査装置を提供する。
【００３２】
【発明の実施の形態】
以下、本発明の実施例の検査方法、および装置の一例について、図面を参照しながら詳細に説明する。
【００３３】
本実施例では、電子線を用いて画像を形成し、隣接する同等の回路パターン同士で画像を比較して欠陥の有無を検出する検査方法および検査装置において、検査に必要な各種パラメータを設定する方法について記載する。ここでは、ウエハ上に形成された半導体装置の回路パターンを検査する場合について述べる。
【００３４】
まず、本実施例における回路パターン検査装置１６の構成を図２に示す。回路パターン検査装置１６は、室内が真空排気される検査室１７と、検査室１７内に試料基板（被検査基板）２４を搬送するための予備室（本実施例では図示せず）を備えており、この予備室は検査室１７とは独立して真空排気できるように構成されている。また、回路パターン検査装置１６は上記検査室１７と予備室の他に制御部２１，操作部２０から構成されている。検査室１７内は大別して、電子光学系１８，二次電子検出部３５，試料室２３，光学顕微鏡１９から構成されている。電子光学系１８は、電子銃２５，電子線引き出し電極２６，コンデンサレンズ２７，ブランキング偏向器２８，走査偏向器３０，絞り２９，対物レンズ３１，反射板３２，ＥｘＢ偏向器３３から構成されている。二次電子検出部３５のうち、二次電子検出器３５が検査室１７内の対物レンズ３１の上方に配置されている。二次電子検出器３５の出力信号は、検査室１７の外に設置されたプリアンプ３６で増幅され、ＡＤ変換機３７によりディジタルデータとなる。試料室２３は、試料台４５，ステージとしてのＸステージ４６およびＹステージ４７，位置モニタ測長器４８，被検査基板高さ測定器４９から構成されている。光学顕微鏡１９は、検査室１７の室内における電子光学系１８の近傍であって、互いに影響を及ぼさない程度離れた位置に設備されており、電子光学系１８と光学顕微鏡１９の間の距離は既知である。そして、Ｘステージ４６またはＹステージ４７が電子光学系１８と光学顕微鏡１９の間において、既知の距離を往復移動するようになっている。光学顕微鏡（光顕）１９は白色光源５０，光学レンズ５１，ＣＣＤカメラ５２により構成されている。白色光源５０，ＣＣＤカメラ５２等は、真空排気された検査室１７の外部に設置する構成でも良い。操作部２０は、第一画像記憶部５３，第二画像記憶部５４，比較演算部５５，欠陥判定処理部５６より構成されている。画像表示部８８により、画像記憶部５３および５４に取り込まれた電子線画像と、ＣＣＤカメラ５２にて撮像された光学画像、および比較演算部５５で比較処理された後の差画像等を任意に選択して表示することができる。装置各部の動作命令および動作条件は、制御部２１から入出力される。制御部２１には、予め電子線発生時の加速電圧，電子線偏向幅，偏向速度，二次電子検出装置の信号取り込みタイミング、試料台移動速度等々の条件が、目的に応じて任意にあるいは選択して設定できるよう入力されている。制御部２１は、補正制御回路５８を用いて、位置モニタ測長器４８，被検査基板高さ測定器４９の信号から位置や高さのずれをモニタし、その結果より補正信号を生成し、電子線が常に正しい位置に照射されるよう対物レンズ電源７０や走査偏向器３０に補正信号を送る。
【００３５】
被検査基板２４の画像を取得するためには、細く絞った電子線３４を該被検査基板２４に照射し、二次電子７１を発生させ、これらを電子線３４の走査およびステージ４６，４７の移動と同期して検出することで該被検査基板２４表面の画像を得る。本実施例の回路パターン検査装置においては、通常ＳＥＭに比べ約１００倍以上の、例えば１００ｎＡの大電流電子線を一回のみ走査することにより画像を形成する構成とし、高速画像取得を実現することができる。
【００３６】
電子銃２５には拡散補給型の熱電界放出電子源が使用されている。この電子銃２５を用いることにより、従来の例えばタングステン（Ｗ）フィラメント電子源や、冷電界放出型電子源に比べて安定した電子線電流を確保することができるため、明るさ変動の少ない電子線画像が得られる上、電子線電流を大きく設定できる。電子線電流を大きく設定するために、電子銃にショットキー型電子源を使用することもできる。これにより、一回走査で高Ｓ／Ｎ電子線画像を取得する高速検査を実現することができる。電子線３４は、電子銃２５と引き出し電極２６との間に電圧を印加することで電子銃２５から引き出される。電子線３４の加速は、電子銃２５に高電圧の負の電位を印加することでなされる。これにより、電子線３４はその電位に相当するエネルギーで試料台４５の方向に進み、コンデンサレンズ２７で収束され、さらに対物レンズ３１により細く絞られて試料台４５上のステージ４６，４７の上に搭載された被検査基板２４（半導体ウエハ，チップあるいは液晶，マスク等微細回路パターンを有する基板）に照射される。なお、ブランキング偏向器２８には、走査信号およびブランキング信号を発生する信号発生器５９が接続され、コンデンサレンズ２７および対物レンズ３１には、各々レンズ電源７０が接続されている。被検査基板２４には、高圧電源７３により負の電圧を印加できるようになっている。この高圧電源７３の電圧を調節することにより一次電子線を減速し、電子銃２５の電位を変えずに被検査基板２４への電子線照射エネルギーを最適な値に調節することができる。
【００３７】
被検査基板２４上に電子線３４を照射することによって発生した二次電子７１は、基板２４に印加された負の電圧により加速される。被検査基板２４上方に、ＥｘＢ偏向器３３が配置されており、これにより加速された二次電子７１は所定の方向へ偏向される。ＥｘＢ偏向器３３にかける電圧と磁界の強度により、偏向量を調整することができる。また、この電磁界は、試料に印加した負の電圧に連動させて可変させることができる。ＥｘＢ偏向器３３により偏向された二次電子７１は、所定の条件で反射板３２に衝突する。この反射板３２は、試料に照射する電子線（以下一次電子線と呼ぶ）用偏向器のシールドパイプと一体で円錐形状をしている。この反射板３２に加速された二次電子７１が衝突すると、反射板３２からは数Ｖ〜５０ｅＶのエネルギーを持つ第二の二次電子７２が発生する。
【００３８】
二次電子検出部３５は、真空排気された検査室１７内には二次電子検出器３５が、検査室１７の外にはプリアンプ３６，ＡＤ変換器３７，光変換手段３８，光伝送手段３９，電気変換手段４０，高圧電源４１，プリアンプ駆動電源４２，ＡＤ変換器駆動電源４３，逆バイアス電源４４から構成されている。既に記述したように、二次電子検出部３５のうち、二次電子検出器３５が検査室１７内の対物レンズ３１の上方に配置されている。二次電子検出器３５，プリアンプ３６，ＡＤ変換器３７，光変換手段３８，プリアンプ駆動電源４２，ＡＤ変換器駆動電源４３は、高圧電源４１により正の電位にフローティングしている。上記反射板３２に衝突して発生した第二の二次電子７２は、この吸引電界により検出器３５へ導かれる。二次電子検出器３５は、電子線３４が被検査基板２４に照射されている間に発生した二次電子７１がその後加速されて反射板３２に衝突して発生した第二の二次電子７２を、電子線３４の走査のタイミングと同期して検出するように構成されている。二次電子検出器３５の出力信号は、検査室１７の外に設置されたプリアンプ３６で増幅され、ＡＤ変換器３７によりディジタルデータとなる。ＡＤ変換器３７は、半導体検出器３５が検出したアナログ信号をプリアンプ３６によって増幅された後に直ちにディジタル信号に変換して、制御部２１を介して操作部２０に伝送するように構成されている。検出したアナログ信号を検出直後にディジタル化してから伝送するので、従来の装置よりも高速で且つＳ／Ｎ比の高い信号を得ることができる。
【００３９】
ステージ４６，４７上には被検査基板２４が搭載されており、検査実行時にはステージ４６，４７を静止させて電子線３４を二次元に走査する方法と、検査実行時にステージ４６，４７をＹ方向に連続して一定速度で移動されるようにして電子線７４をＸ方向に直線に走査する方法のいずれかを選択できる。ある特定の比較的小さい領域を検査する場合には前者のステージを静止させて検査する方法、比較的広い領域を検査する時には、ステージを連続的に一定速度で移動して検査する方法が有効である。なお、電子線３４をブランキングする必要がある時には、ブランキング偏向器２８により電子線３４が偏向されて、電子線が絞り２９を通過しないように制御できる。
【００４０】
位置モニタ測長器４８として、本実施例ではレーザ干渉による測長計を用いた。Ｘステージ４６およびＹステージ４７の位置が実時間でモニタでき、制御部２１に転送されるようになっている。また、Ｘステージ４６，Ｙステージ４７の各種データも同様に各々のドライバから制御部２１に転送されるように構成されている。制御部２１はこれらのデータに基づいて電子線３４が照射されている領域や位置が正確に把握できるようになっており、必要に応じて実時間で電子線３４の照射位置の位置ずれを補正制御回路５８より補正するようになっている。また、被検査基板毎に、電子線を照射した領域を記憶できるようになっている。
【００４１】
光学式高さ測定器（被検査基板高さ測定器）４９は、電子ビーム以外の測定方式である光学式測定器、例えばレーザ干渉測定器や反射光の位置で変化を測定する反射光式測定器が使用されており、ステージ上４６，４７に搭載された被検査基板２４の高さを実時間で測定するように構成されている。本実施例では、スリットを通過した細長い白色光を透明な窓越しに該被検査基板２４に照射し、反射光の位置を位置検出モニタにて検出し、位置の変動から高さの変化量を算出する方式を用いた。この光学式高さ測定器４９の測定データに基づいて、電子線３４を細く絞るための対物レンズ３１の焦点距離がダイナミックに補正され、常に非検査領域に焦点が合った電子線３４を照射できるようになっている。また、被検査基板２４の反りや高さ歪みを電子線照射前に予め測定しており、そのデータをもとに対物レンズ３１の検査領域毎の補正条件を設定するように構成することも可能である。
【００４２】
制御部２１は、二次電子検出器３５よりのアナログ信号をディジタル信号に変換された信号を記憶する記憶手段８１，記憶手段８１に記憶されたディジタル信号をディジタル処理する画像処理回路８２，画像処理回路８２の処理パラメータを設定する検査条件設定部８３，画像処理回路８２の処理結果である欠陥情報を保持する欠陥バッファ８４、及び、全体を制御する全体制御部８５よりなる。
【００４３】
操作部２０は、図３に示すようにモニタ９５，キーボード９６，マウス９７および制御部９８を備えている。モニタ９５の画面は、基板の位置の表示と移動指示をするマップ部８７，画像情報を表示する画像表示部８８，画像取得指示部８９と画像処理指示部９０と処理条件設定部９１とを備えて構成される。
【００４４】
これらの構成により、以下のように動作して検査条件を設定する。
【００４５】
即ち、マップ部８７には現在のステージの位置，画像表示領域８８には光学顕微鏡１９の光顕像が表示されている。マップ部８７をクリックすることで、ステージ４６，４７を移動して条件を設定する場所を選定する。画像取得指示部８９をクリックすることで電子線３４を基板２４に照射し、発生する二次電子７１を二次電子検出器３５で検出し、検出した信号をＡＤ変換器３７でディジタル信号に変換し、記憶手段８１に所定の領域のディジタル画像を取得する。
【００４６】
処理条件設定部９１で処理条件を設定し、画像処理指示部９０をクリックする。検査条件設定部８３の検査条件を設定し、記憶手段８１に記憶されたディジタル画像を設定条件で画像処理回路８２において画像処理して欠陥を抽出し、欠陥バッファ８４に記憶する。マップ８７を画像取閑した領域を視覚認識できるように拡大表示し、欠陥データバッファ８４に記憶した欠陥の位置を表示する。表示した点をクリックすることで、該欠陥位置の記憶手段８１上の画像を画像表示部８８に表示する。マップ部８７のクリックを繰り返すことで本来検出したい欠陥が検出され、しかも余分の欠陥が検出されていないかどうかオペレータが判断する。
【００４７】
判断の結果検査条件が不適切な場合には、再度処理条件設定部９１で処理条件を設定し、画像処理指示部９０をクリックし、検査を実行する。これら作業を繰り返すことで、検査に好適な検査条件を探索する。１箇所での条件確認が終了すると、必要に応じてマップ部８７を縮小表示にし、画像表示部８８を光学顕微鏡１９での光顕像表示に切り替えて条件設定場所を再選択し、画像取得から条件設定までを繰り返す。これら操作によりオペレータの条件設定を支援する。
【００４８】
検査条件を設定している時に１回の電子線の照射で取得した基板の画像を用いて画像処理の条件設定できるため、適切な条件が設定される。１回のみの電子線照射が望ましい。このように使い勝手の良い基板検査方法、及び基板検査装置を提供できる。特に検査条件の最適化を迅速かつ容易に図ることができる。
【００４９】
本実施例において検査を実行するために必要な各種パラメータについて以下に示す。
【００５０】
検査を実行するためには、被検査基板に固有のパラメータや、装置の動作条件を決めるパラメータ等がある。被検査基板に固有のパラメータは、大きく２種類に分けられる。一つは、「品種ファイル」と呼ばれるパラメータで、製造プロセス途中の層によって変わらないパラメータである。内容は、例えばウエハサイズ，オリエンテーションフラットあるいはノッチの形状，半導体製品の露光ショットサイズ，チップ（ダイ）サイズ，ショットおよびチップの配列，検査領域の有効領域であるショットおよびチップ，原点とするチップの番号，メモリセル領域（領域数および各領域の座標），メモリセルの繰り返し単位のサイズ等である。これらが上記「品種ファイル」としてテーブル化されている。もう一つは、「工程ファイル」と呼ばれるパラメータで、製造プロセス途中の層により表面の材料や形状の状態が異なるので調整を要するパラメータである。内容は、例えば電子線照射条件（電子ビームを試料に照射する際の照射エネルギー），検出系の各種ゲインおよびオフセット値，試料毎の画像の明るさを調整するための階調変換値，アライメントを実施するためのアライメントマーク座標およびアライメントマークの画像，検査を実施するチップおよびチップ内領域およびサンプリング率等の検査領域条件，検査の際の画素サイズ，欠陥を検出するための画像処理の条件として固定しきい値・浮動しきい値の選択，画像入力時あるいは処理時のフィルタ，位置合わせのずれ許容値，画像比較時の明るさばらつき許容値等、さらに、ウエハの合否判定を実施するための許容欠陥数あるいは欠陥密度，不良発生チップ数あるいは不良発生チップ率等で、これらが上記「工程ファイル」として登録されている。検査の際には、この「品種ファイル」「工程ファイル」を指定することにより、特定の半導体製品，特定の製造工程に対応した検査条件を呼び出すことができる。
【００５１】
従来の検査装置においては、特定の半導体装置製品に関係する共通情報をテーブル化した「品種ファイル」と、個別の検査工程特有の情報をテーブル化した「工程ファイル」に適切に分けていなかったため、たとえば特定の半導体製品について、既に別の工程のウエハで検査条件が設定されていたとしても、別の工程の検査条件を設定する際に、既に作成された条件を流用することが困難という問題があった。例えば同一品種では共通となるパラメータ、例えば、チップマトリクスやメモリセルの領域設定等を、検査工程が変わる都度、再度入力する必要があった。本願においては、上記に示したように「品種ファイル」と「工程ファイル」を適切に分離し、図４に示すように一つの半導体製品について品種ファイルの下位に工程ファイルを複数持つようなファイル構造にしたので、例えば同一の製品で工程が異なるウエハの検査条件を設定する際に、既に作成された検査ファイルのうちチップサイズ等、特定の製品で共通のパラメータについて条件を流用することができるようになり、複数回同じパラメータを設定・入力することが不要となった。さらに画面操作が容易になったので検査条件作成の効率を上げることが可能となった。
【００５２】
上記「品種ファイル」と「工程ファイル」をまとめて以下「レシピ」と呼ぶ。また、これらの各種パラメータを入力・登録する一連の操作を以下「レシピ作成」と呼ぶ。
【００５３】
以下に、レシピ作成の方法およびそれを実現するための操作画面について説明する。図５に検査装置の画面例を示す。画面は大まかに５つの領域に分割されている。領域〈１〉は画面上部に配置され、左側に現在の年月日と時間が表示されている。その横に装置名および装置ＩＤが、さらに右側にはレシピ名として品種ファイル名と工程ファイル名が、一番右側にはオペレータ名が表示されている。その下に領域〈２〉が配置され、領域〈２〉には操作や状態の説明をする「ガイダンス」が表示される。画面中央には領域〈３〉が配置され、操作や進行状態により表示内容が変わる。なお、前記記載〈３〉は、カセットの棚番リストやウエハの検査領域を指定する検査領域指定画面３ａと、検査対象や検査条件を入力する検査入力画面３ｂと、検査条件や検査結果を表示する検査条件・検査結果表示画面３ｃとから構成されており、後述するように操作や進行状況により表示される内容が変わる。
【００５４】
画面右側には領域〈４〉が配置され、複数の画面で共通に必要となる操作のためのボタンが表示されている。ボタンは、例えば「印刷」や「ファイル保存」「開始」「終了」等が該当する。画面上でこのボタンをマウスでクリックする等で押すと、各動作を実行する。例えば「印刷」を押すと、表示画面のハードコピーを実行する。「ファイル保存」を押すと、現在作成中のレシピを保存するための画面すなわち保存する品種ファイルおよび工程ファイルの名前を指定する画面が表示される。画面下部には、領域〈５〉が配置され、操作内容によりモードを分けているモード名が表示されている。例えば「検査」を押すと自動検査を実行するモードになり、「レシピ作成」を押すと上記パラメータを入力するモードになり、「ユーティリティ」を押すと装置固有のパラメータ管理や電子光学系・機構系・検出系・画像処理系各部の調整を実施するモードになる。これらの領域配置のうち、領域〈１〉，領域〈５〉は画面規格に基づいて構成されている。この規格では画面上部の左端に日付、右端にオペレータ名を表示すること、操作のモード名を画面下部に表示することとしている。
【００５５】
上記〈１〉と上記領域〈２〉と上記領域〈４〉と上記領域〈５〉のように常に所定の位置に表示される領域と、上記領域〈３〉のように操作や進行状態に合わせて表示内容が変化する領域とを分けて設けたことにより、複数のどの画面においても常に同じ場所に同じ内容が表示されるので、画面の視認性が向上し入力作業や検査の進行状況の把握が容易であり、レシピ作成や検査作業の効率が向上する。
【００５６】
レシピ作成のフローを図６に示す。まず、初期画面において領域〈５〉のモードの中から「レシピ作成」を選択（図６のフローチャートＳ６）しボタンを押す。そうすると、レシピ作成のための画面に切り替わる。レシピ作成モードの最初の画面で、被検査ウエハをロードしてレシピを作成するシーケンスと、既に作成されているレシピについて特定のパラメータ条件の数値のみを変更するだけ、すなわちウエハをロードしないで数値設定するシーケンスのどちらかを選択（図６のフローチャートＳ７）する。本実施例では、被検査ウエハをロードしてレシピを作成する方法について説明する。被検査ウエハが搭載されたウエハカセットを検査装置のローダに設置（図６のフローチャートＳ８）し、レシピ作成の条件すなわち新規に品種ファイルと工程ファイルを作成するのか、あるいは既に作成されたファイルを変更するのかを指定（図６のフローチャートＳ９）する。「新規作成」を選択した場合には、デフォルトで入力されている品種ファイルおよび工程ファイルが画面に呼び出される。また、既に登録されている品種ファイルあるいは工程ファイルの変更を指定した場合には、既登録の品種および工程ファイルが呼び出される。これらの指定が完了したら、画面よりウエハロードすなわちレシピ作成開始を指定するボタンを押すことによりウエハがロードされる。ウエハロードを開始すると同時に、電子線の照射条件を設定（図６のフローチャートＳ１０）する。電子線条件を変更すると、その都度電子ビームの焦点や非点を調整する「ビーム校正」（図６のフローチャートＳ１１）が必要になる。そのため、本実施例の検査方法およびレシピ作成方法ではビームの校正（図６のフローチャートＳ１１）を行う前に予め電子線照射条件の指定（図６のフローチャートＳ１０）をしておくようになっている。電子線照射条件が入力され、ウエハロードを完了したら、電子線照射条件で指定された条件となるようにリターディング電圧が試料台および試料に印加される。そして、ビーム校正（図６のフローチャートＳ１１）では、試料台上に貼り付けてある電子ビーム校正用パターンの箇所が電子線照射光学系の直下に来るようにステージが自動的に移動し、電子線を該校正用パターンに照射する。校正用パターン上で倍率や歪み等が補正され、焦点および非点をツマミで調整したら、次のステップに進む。次は、試料上の指定した箇所に電子線を照射し、試料上の画像コントラストを確認の上試料上で焦点および非点を再度調整（図６のフローチャートＳ１２）する。この際、電子線を連続して試料に照射し続けると、試料にコンタミネーションが付着したり帯電により試料のコントラストが変動してしまうので、所定の時間間隔で電子線を１回照射して画像を取得しては画面に表示するという動作を繰り返す。この画面において、パターン部分と下地とのコントラストが得られない場合には、電子線照射条件の変更を指定（図６のフローチャートＳ１３）する。そうすると、電子線照射条件が変更（図６のフローチャートＳ１０）され、再度ビーム校正を実施（図６のフローチャートＳ１１）した後に同様にコントラストを確認（図６のフローチャートＳ１２）することができる。ここで入力された電子線照射条件および焦点・非点の条件は、工程ファイル内のパラメータとして格納される。
【００５７】
電子線条件が決まり、コントラストが確認され、試料上で焦点および非点が調整されたら、該ウエハのショットおよびチップのサイズと配列を入力（図６のフローチャートＳ１４）する。ショットサイズとショットマトリクスを入力し、ショット内チップの配列が入力されたら、ウエハ周辺部のショットあるいはチップの有無を指定する。ここで設定されたショットおよびチップ配列は、品種ファイル内のパラメータとして格納される。
【００５８】
次に、アライメント条件を設定（図６のフローチャートＳ１５）する。図７を用いて本実施例の検査方法および検査装置のアライメント方法概略を示す。平行に並んだ２つのチップ（図７の１３０，１３１）を指定する。チップが指定されたら、１点目のチップ（図７の１３０）に指定した箇所にステージを移動する。アライメント用に形成されたパターンあるいはアライメントに適したパターン（図７の１３２）を光学顕微鏡画像にて探索し、見つかったら当該箇所を指定する。そして、当該パターンの光学顕微鏡画像および電子線画像を取得し、画像をアライメント用に保存する画像（図７の１３３）として、すなわち工程ファイル内のアライメントパラメータとして登録するとともに、該パターンの座標（Ｘ１，Ｙ１）も同様に登録する。次に２点目のチップ（図７の１３１）に移動し、２点目チップ（図７の１３１）における同等のパターン箇所(図７の１３２)を探索し、その箇所の座標（Ｘ３，Ｙ３）も同様に登録する。これでアライメントを実行するために必要な画像およびウエハ上のアライメント用パターン位置が確定される。次に、指定したアライメント用パターン座標とチップ原点とのオフセット値を入力し、工程ファイル内のアライメントパラメータとしてする。これにより、アライメント実行後には、レシピ作成における各種座標を算出するための各チップの原点が確定する。レシピ作成においては、ウエハ上の各種処理を実行する座標を指定するパラメータが多いため、このように最初にアライメント条件を確定し工程ファイル内パラメータとして登録してから、アライメントまで実行（図６のフローチャートＳ１５）する。
【００５９】
アライメント条件が設定され、アライメントが実行された後に、チップ内のメモリセル領域設定（図６のフローチャートＳ１６）に移る。メモリセル領域設定は、メモリ製品あるいはチップ内にメモリセルを有する製品についてのみ設定を必要とする。任意のチップを選択し、そのチップ内の各メモリセルマットの位置を光学顕微鏡画像で探索し指定する。そして同じ位置を再度電子線画像で表示し、より高倍率で高精度な座標登録を行う。メモリマットの位置指定が完了したら、メモリマット内の繰り返しパターンについて、繰り返し単位すなわちピッチを入力（Ｓ１６）する。繰り返しピッチは、数値入力も可能であるし、画面に高倍率でパターンの画像を取得・表示してカーソル等で繰り返し単位を入力して自動計測することもできる。このようにして入力されたメモリセル領域のデータおよび繰り返しピッチは、品種ファイル内のパラメータとして登録される。
【００６０】
次に、検査領域を指定（図６のフローチャートＳ１７）する。検査領域の指定では、検査チップの全体領域およびチップ内の検査領域、すなわち一部領域の２種類が指定できる。デフォルト条件では、ウエハ上有効領域として設定した全チップ，全領域を検査することになっているが、検査時間を短縮したい場合や、全チップを検査する必要がない場合、また、チップ内の特定領域のみを検査したい場合には、任意にウエハの一部領域を指定することができる。さらに、上記指定した領域に対して検査サンプリング率を指定することができる。サンプリング率１００％の場合には、指定された検査領域を全部検査する。例えばサンプリング率５０％の場合には、指定された検査領域の５０％だけを一走査毎に飛ばす、すなわち、例えば一回の走査幅が１００μｍの場合には、１００μｍ幅で一列検査したら次の１００μｍは飛ばして検査領域が縞状になるように検査する。このようにして入力された検査領域データは、工程ファイル内のパラメータとして格納される。
【００６１】
検査領域の指定（図６のフローチャートＳ１７）が完了したら、検査時の画像の明るさを調整するキャリブレーション設定（図６のフローチャートＳ１８）に移る。キャリブレーションは、画像を取得しその明るさ分布より信号量に応じたゲイン調整や明るさ補正を行うものである。まず、任意のチップを画面から選択し、該チップ内でキャリブレーションを行うための画像を取得する座標を指定し登録する。そして、実際に自動キャリブレーションを実行し、結果を確認する。ここで入力された内容、すなわちキャリブレーションを実施する座標値と、明るさのゲインとオフセット値は、工程ファイル内のパラメータとして登録される。
【００６２】
キャリブレーション条件の設定およびキャリブレーション（図６のフローチャートＳ１８）が完了したら、これまでに設定された各種条件で実際に画像を取得して、欠陥を検出するための画像処理条件を設定するステップ（図６のフローチャートＳ１９）に移行する。まず、画像を取得する際に、検出信号にかけるフィルタの種類を選択する。例えばノイズを抑制するためのフィルタや明るさの差を強調するフィルタ等複数のフィルタが登録されており、その中から所望のフィルタを選択する。そして実際に検査と同条件で１チップ内の小領域の画像を取得する。この場合、画像を取得する箇所が任意に指定することができる。ここで、小領域とは、例えば電子線の走査幅である１００μｍの幅で１チップ分の長さの画像の領域を指す。画像を取得したら、欠陥と判定するためのしきい値を入力し、取得画像の中で欠陥と判定された箇所の画像を表示させ、実際に欠陥を検出しているかどうか、誤検出があるかどうかを確認の上、しきい値を適切な値に調整する。しきい値を入力し、画像処理を実行し、欠陥検出や誤検出状況を確認し、再度しきい値を入力し直すことを繰り返して最適な検査条件を決定する。この一連の作業を「小領域試し検査」と呼ぶ。しきい値は、複数の項目のしきい値の組み合わせで決まる場合もある。ここで設定されたしきい値やフィルタ等のパラメータは、工程ファイル内のパラメータとして格納される。
【００６３】
以上の各種入力により、検査に必要な各種パラメータを設定することができるが、実際の半導体ウエハにおいては、ウエハ面内のプロセスばらつきやウエハ間あるいは製造のロット間でプロセスのばらつきを生じているので、上記小領域試し検査（図６のフローチャートＳ１９）での画像処理条件設定だけでは不十分であり、最終的にばらつき分を考慮して欠陥判定のしきい値を決める必要がある。そのため、上記しきい値設定完了後にさらに被検査ウエハ全面の中で任意の領域を設定し、これまで設定された条件で検査を実行（図６のフローチャートＳ２０）し、欠陥検出レベルや誤検出レベルを確認の上、最終的に適切な条件であればこれまでに入力した各種パラメータを、品種ファイルと工程ファイルの中に登録する。このステップを最終試し検査と呼ぶ。
【００６４】
これまでの各種ステップでの入力が完了したら、結果を品種ファイル名と工程ファイル名を指定して保存（図６のフローチャートＳ２１）し、ウエハをアンロード（図６のフローチャートＳ２２）してレシピ作成の一連の設定作業を終了（図６のフローチャートＳ２３）する。
【００６５】
以上がレシピ作成の大まかなフローである。上記フローでは、電子線照射条件選択（図６のフローチャートＳ１０）から最終試し検査（図６のフローチャートＳ２０）までの各条件設定項目の間の各処理は、画面内の項目名を表示したタブを選択することにより自由に任意の処理項目に進んだり戻ったりすることが可能である。
【００６６】
レシピ作成においては、実際の半導体製品ウエハそのものを用いて画像等を取得し、その画像からパラメータを決定する項目が多い。しかし、前述のように項目によっては、数値のみを変更する場合もある。例えば、検査領域(検査チップ)を変更する場合には、被検査ウエハは必要ない。以下にレシピ作成で想定される条件設定や変更の内容と、その際にレシピ作成モードで必要な処理項目の関係の一例を記載する。品種ファイル，工程ファイルとも新規に条件ファイルを作成する場合には、上記に述べたすべての項目で条件を入力する。既にレシピを作成してある製品および工程と同一の製品であり、工程が異なるウエハについてレシピを作成する場合には、チップ配列やメモリセル領域については既存の品種ファイルのデータをそのまま適用できるが、それ以外の電子線照射条件やアライメント条件，キャリブレーション条件，検査領域，画像処理のフィルタやしきい値等については、被検査ウエハの材料や表面形状に最適な条件を設定する。また、既にレシピが作成されている製品・工程のウエハで、アライメントマークを変更する場合には、アライメントマークの座標および保存する画像，原点からのオフセット等ファイルの一部を変更するだけで良い。従って、電子線照射条件やチップ配列，キャリブレーション条件，検査領域等は既存のファイル条件をそのまま流用できる。さらに検査領域の設定を変更するだけの場合には、ウエハをロードする必要はなく、検査領域のみを変更し、その他の検査条件は流用できるので、不要な画面を通る必要は無い。従来の検査装置では、レシピを作成あるいは変更，修正を行う場合には、必ずウエハを検査装置内にロードさせなければならなかった。本実施例では、数値変更のみの場合にはウエハをロードしなくても変更できるようにするため、図６のフローに示したように、レシピ作成の最初にウエハロード有無を選択し「数値入力のみの変更」と指定することにより、ウエハをロードしなくても検査に必要な品種ファイルや工程ファイルを呼び出し、数値変更のみで対応できる特定のパラメータについては数値のみを変更できるようにした。このように、ウエハをロードする必要のある項目と不要の項目でレシピ作成のシーケンスを分離することにより、不要の項目については被検査ウエハをロードすること無くレシピを作成・変更できるようになる。
【００６７】
図８から図１１に、本実施例の検査装置のレシピ作成モードにおける画面の例を示す。本実施例においては、前述の一連のパラメータ入力内容を、大きくコントラスト確認・電子線照射条件変更のための「コントラスト」画面，チップサイズおよび配列を入力するための「チップマトリクス」画面，アライメントにおける各種条件設定とアライメントを実行するための「アライメント」画面，明るさ調整用パターンを指定し明るさ調整を実行する「キャリブレーション」画面，メモリセル領域を設定するための「セル情報」画面，検査領域を指定するための「検査領域」画面，小領域の画像を取得し欠陥検出しきい値を決めるための「試し検査」画面，ウエハ面内のばらつきも含めてしきい値の妥当性を確認するための「最終試し検査」画面に分けている。そして、図８から図１１に示すように各画面に共通して図８領域３内の所定の領域（図８の〈１００〉）に上記項目名が順次タブ形式で項目名をずらして色別にて強調され、全体が見渡せるようにして表示される。このように、進行中あるいは入力中の画面については、選択されていることが識別表示される。例えば、現在入力中の画面中のタブ部分（図９の〈１０２〉）については、背景色をその他の項目名の背景色と異なる色で表示するようにした。さらに、入力情報が変更された部分の項目名が他の項目名と異なる表示にするようにした。これにより、変更した部分の履歴を把握することが容易になる。なお、検査作業を表すタブが、進行中あるいは入力中の画面について、他のタブの背景色を異なると説明したが、本発明ではこれにこだわるものではなく、他のタブとの識別感が表現できればよく、図８で示すように進行中あるいは入力中のタブの周囲を太く表示するか、あるいは斜線やドットパターンなどで表現してもよい。
【００６８】
これらにより、進行中の項目や入力中の項目を表すタブが他のタブと異なる表現で表示されるので、全体の流れを把握することができ、現在入力している項目を把握することができるようになった。また、項目名を図５領域〈３〉内の上部に表示し、画面のワークエリアと分けて配置したことにより、項目名の部分が見易く且つ選択し易くなった。
【００６９】
なお、図９において示された項目名中の「ウエハロード」「電子照射条件」「コントラスト」は、インジケーターとしての機能を備えているが、他の項目とは異なる表示形式（タグ様式ではない）で表示されており、これは、レシピ作業中に戻ることができないことを表しており、さらに、画面右端に表示されているオプションとして備えている記憶座標を調整する表示オプション〈１０６〉は、表示している画面状態により、使用できるときには黒文字で表示され、使用できないときには灰色で表示される。
【００７０】
このことにより、表示状態を確認することで、操作が可能か否かを容易に理解することができる。
【００７１】
なお、上記入力や操作が不可能な項目は異なる背景とするとして説明したが、本発明はこれにこだわるものではなく、他の項目との識別感を有しておればよく、背景色を変えたり項目名の文字色を変えるようにしてもよい。
【００７２】
また、図９において、領域〈２〉には現在入力中のタブ部分（図９の〈１０２〉）に該当する内容のガイダンスが表示されるので、表示画面の情報のみで検査作業を進めることが可能となる。
【００７３】
また、タブ部分は、レシピ作成の手順の順序で表示してあり、各項目の入力を１画面にて表示するようにし、各画面に共通して画面の右下部分に「設定確認」ボタン（図１０の〈１０３〉）を設け、「設定確認」ボタンが押されると当該画面の入力パラメータが仮登録され、次の画面に自動的に移行するようにした。従って、移行する画面毎に順番に各画面内の所定のパラメータを入力すれば、一連のレシピ作成ができるようになっている。また、タブの部分を画面内で指定することにより、既入力した画面でも自由に戻ることができる。従来の検査装置では、図１２に示したように、レシピ作成のシーケンスは固定されており、一度入力が完了してしまうと既入力画面に戻ることが不可能であった。そのため、既入力部分については、入力順序を変更したり、入力項目を飛ばしたり、入力項目の数値の再確認等が行えず、一度レシピ作成を終了し再度始めからやり直す必要があった。また、シーケンスで遷移する画面の全項目が表示されていなかったため、全体のフローにおける現在の項目の位置や進捗を把握することが困難であった。また、図１３に示す別の従来装置の例では、入力項目が細分化されており、一つの項目についてさらにサブメニューを、さらに詳細な項目についてはサブサブメニューを持っているツリー構造になっており、画面全体が切り替わってしまうものであった。そのため、サブメニューに入ってしまうと、元の画面まで一つ一つ戻らなくては次の項目に遷移することができなかった。また、サブメニュー表示になってしまうとメインメニューが表示されなくなるので、現在入力している項目の進捗や位置づけを把握することが困難であった。本実施例の検査方法および検査装置では、図１に示すようにタブ形式にして常に画面に現在の入力項目と全体のフローを識別できるように表示し、タブ表示の部分については各項目とも並列な階層とし、入力が必要な一つの項目、例えばセル領域設定については、一画面内で入力が完了する、すなわちサブメニュー画面に切り替わらずに入力ができる画面構成としたので、上記不具合を解決することができた。例えば、前述の「コントラスト」画面と「試し検査」画面の項目が同時に表示され、且つ項目名を選択することで画面の切り替えができることにより、画像処理パラメータを設定したあと再度画像の調整を実施したり、コントラストを決めるパラメータを変更して再度画像処理条件を変更したりすることが容易にとなる。また、「コントラスト」画面と「アライメント」画面と「キャリブレーション」画面を同時に表示し、項目名を選択することで画面切り替えをできるようにしたことにより、「コントラスト」画面で画像のコントラストを決めるパラメータが変更された際にアライメント用の画像の再取得および再登録や画像の明るさを調整するキャリブレーション調整も簡易に再調整及び再設定できるようになる。さらに、同一の製品で工程が異なるウエハについてレシピ作成を実施する場合には、「コントラスト」「アライメント」「キャリブレーション」「試し検査」の各画面のパラメータを変更する必要があるので、これらの画面の項目名が同時に表示され、項目名を指定することにより、該当する項目の画面にジャンプできるので、上記各画面のパラメータ変更および設定が容易になる。「コントラスト」調整をしない場合には、「アライメント」画面と「キャリブレーション」画面と「試し検査」画面が同時に表示されていると便利である。図１には、本実施例の画面階層の詳細が示される。
【００７４】
すなわち、検査用あるいは検査条件設定用の操作画面に操作内容あるいは入力内容を表示する領域を備え、前記操作画面が、逆列に表示される画面階層とされ、該画面階層を使用して検査条件を決定することを行う。
【００７５】
検査用あるいは検査条件設定用の操作画面に操作内容あるいは入力内容を表示する領域を備え、前記操作画面が、アライメント実行，メモリセル領域設定，検査領域設定，キャリブレーション実行，小領域試し検査および最終試し検査画面から構成され、前記操作内容あるいは入力内容を表示する領域を使用してこれらの画面を任意に選択し遷移させる。
【００７６】
前記画面は、電子線照射入力，ビーム校正，コントラスト確認あるいはチップ／ショット マトクリス入力などの操作条件入力画面を含む。
【００７７】
次に、これまでに述べてきたレシピ作成で設定された条件を用いて実際にウエハを検査する方法について以下説明する。
【００７８】
図１４に検査のフローを示す。該検査のフローに沿った検査時の操作画面の例を図１５から図１８に示す。初期画面で領域（図５の〈５〉）のモードの中から「検査」を選択してボタンを押す（図１４のＳ３６）と自動検査を実施するモードになる。最初に図１５に示した検査条件入力画面になる。図１５の画面左側に検査されるウエハが搭載されたカセット情報を表示する棚番リスト〈１０７〉が表示され、この棚番リストから該当する番号を選択する。図示を省略するが、選択された棚番は条件入力中であることを示す表示がされる。
【００７９】
例えば、「条件入力中」の文字が表示されるか、あるいは他の棚番の背景色を異なるようにしてもよい。
【００８０】
さらに、画面右側には棚番リストで選択したウエハの品種や工程や作業者名などを入力する検査条件入力表示画面〈１０８〉が表示されるので、検査条件を入力する。
【００８１】
なお、検査のための選択した棚番に関して既に入力済みの検査条件情報があれば、棚番を選択するとその内容が自動的に表示されるようになっている。
【００８２】
このことにより、検査を行うウエハの所在が明確となり、検査のための入力が容易に行うことができ、検査開始の準備が短時間で行うことができる。
【００８３】
図１５において、図１４のフローに従い上記検査条件や被検査ウエハの情報等の入力（図１４のＳ３７）が完了すると、被検査ウエハは搬送用予備室を経て真空排気された検査室にロード（図１４のＳ３９）される。ロード（図１４のＳ３９）が完了すると、試料台および試料にリターディング電圧が印加される。印加電圧は、前記レシピ作成でウエハへの照射エネルギーを設定した際のパラメータに従って設定される。そして試料台に貼り付けてある電子ビーム校正用パターンの箇所が電子線照射光学系の直下に来るようにステージが自動的に移動（図１４のＳ４０）し、電子線を該校正用パターンに照射する。被検査基板あるいは校正用パターンに電子線を照射し続けると、ウエハ表面の帯電状態が変化してしまい、画像として信号を検出する際に帯電の影響によりコントラストが変動してしまう上、コンタミネーションが付着する。これを抑制するために電子線画像を取得したり検査している場合以外は、電子線はブランキング電極により光学系途中に設けられたブランキングプレートに照射され、試料には照射されないようになっている。校正用パターンの画像を取得し、画像の倍率，ひずみ等が算出され、電子ビームの補正条件が求まる。次に、別の校正用パターンに移動して、該校正用パターンの画像を見ながら焦点および非点を操作卓のツマミ（エンコーダ）で調整し（図１４のＳ４１）、終了したら次のステップに進む。次は、試料台上にセットされた被検査基板上パターンの向きと、電子ビーム走査の向きとの回転ずれを補正するために、アライメント（図１４のＳ４２）を実施する。既にレシピ作成にて図７で説明したように、予めアライメントターゲットとして指定した箇所の光学顕微鏡画像と電子線画像（図７の１３３）はメモリに登録され、この画像名および指定したアライメントターゲットの座標（２点；Ｘ１，Ｙ１，Ｘ３，Ｙ３）は、工程ファイルの中に登録されている。アライメントでは、上記１点目のチップ（図７の１３０）上のアライメント用パターン（図７の１３２）が存在すると検査条件ファイル上で登録された座標に試料台を移動し、まず光学顕微鏡にて画像を取得し、画像処理により既登録の光学顕微鏡画像と一致する箇所を自動で探索し、検出されたら検出点の座標を演算により算出する。検出された座標に基づき同一箇所の電子線画像を取得し、画像処理により既登録の電子線画像と一致する箇所を自動的に探索し、検出されたら検出点の座標（Ｘ１，Ｙ１）を演算により算出し、１点目の座標として記憶する。次に、回路パターンのマトリクス上で平行な位置にある２点目のチップ（図７の１３１）上でアライメントパターンが存在すると思われる箇所（Ｘ２，Ｙ２）にステージが移動する。そのため、１点目と同様に光学顕微鏡画像と電子線画像で各々画像処理により既登録画像と一致する箇所を探索し、検出された箇所の座標（Ｘ３，Ｙ３）を演算により算出し、２点目の座標として記憶する。（Ｘ２，Ｙ２）と（Ｘ３，Ｙ３）２点間の座標ずれ、すなわちＸ方向およびＹ方向のずれ量より、ステージ移動方向に対する被検査基板上の回路パターン配列の回転量θを求め、この回転量θより電子線を走査する方向および位置の補正量を決定する。また、アライメントパターン（Ｘ１，Ｙ１，Ｘ３，Ｙ３）の位置を検知し、該座標値からのオフセット値を算出して、検査領域や検査開始点を被検査ウエハ上の回路パターンの位置にあわせて検知することができる。
【００８４】
アライメント（図１４のＳ４２）が終了すると、自動的に被検査試料の信号量を調整するキャリブレーション（図１４のＳ４３）工程に進む。予めレシピ作成にて工程ファイルにキャリブレーションを実施する場所と、適切な明るさの設定値が登録してある。キャリブレーションでは、自動的に上記登録された座標の電子線画像を取得し、画像データより明るさヒストグラムを取得し、予め設定したヒストグラムと同等の値になるように、明るさのゲイン値等を調整する。これにより、被検査ウエハからの信号レベルが変動しても装置の感度が多少ばらついても、検査の都度いつも同等の明るさに調整されるので、実質的な感度条件は同等になる。
【００８５】
キャリブレーション（図１４のＳ４３）が完了したら検査（図１４のＳ４４）を開始する。被検査ウエハ上の検査領域や繰り返しパターンが存在する領域、繰り返しパターン内の繰り返しピッチすなわち比較単位等のデータは、予め品種ファイルに登録されており、該データに基づき制御部からの命令でステージの移動と電子ビームの走査が行われる。
【００８６】
図２０に検査のためのステージおよびビーム走査の方法を示す。検査領域（図２０の１５１）を検査するためには、ステージは（図２０の１５３）点を始点として矢印（図２０の１５２）の方向に順次進み、その間電子ビームはステージの移動と同期してステージ移動方向と直交する一方向に走査するので、試料面上では拡大図（図２０の１５４）の如く電子線が照射されることとなる。まず開始点（図２０の１５３）が電子光学系の下方にくるようにステージが移動し、連続して矢印（図２０の１５２）の方向に進み、検査領域が検査視野内に入った時点で所定の幅でビームの走査が開始される。一列分が進んだら、ステージは折り返してビーム走査幅分ずれた次の列を走査し、検査領域が検査視野に入った時点で再度ビーム走査が行われる。ビーム走査は、ステージの移動速度や位置ずれをモニタしながら逐次補正される。また、前記のアライメントの結果に基づき回路パターンとステージ移動方向の回転ずれにあわせて走査位置を補正する。さらに、ウエハの高さ変動を光学式高さ検出器にてモニタし、高さの変動にあわせてビームの照射位置および焦点条件を補正する。ウエハに対する焦点の条件は、予めレシピ作成にて工程ファイルに登録されている。上記方法でウエハに電子線を走査して、ウエハ表面より発生した二次電子信号を検出し、電子線画像信号を取得する。画像データは、検査条件において設定された繰り返しピッチ分ずつ記憶された後に、即座に信号レベルの規格化，各種画像処理を施してから比較し差信号を抽出される。差画像となった画像データは、次に所定のしきい値と比較され、しきい値より差信号の値が大きい箇所が欠陥と判定されて、該欠陥候補の位置情報Ｘ・Ｙや該欠陥候補のサイズｄｘ・ｄｙの情報が算出される。上記欠陥と判定するためのしきい値や、画像処理で用いるフィルタの種類等も予め工程ファイルに登録されている。上記検査にて検出された欠陥は、図１８操作画面上にウエハマップとして逐次表示される。
【００８７】
このようにして設定した領域の検査が終了したら、図１４の検査フローの通り、検出された欠陥のマップや欠陥座標等のデータを印刷あるいは外部通信等の手段によって出力（図１４のＳ４６）する。出力内容および出力先は予め検査開始時に指定４８することが可能である。出力先の指定画面を図１６に示す。出力先としては、ＦＤやＭＯ等の媒体，印刷，外部への通信を単独あるいは複数指定することができる。いずれの出力においても、出力されるデータの内容や形式を所望の形式に変換することができる。従って、上位のデータ収集システムに出力することが可能である。同様に、上位システムから所望の形式でデータを受信することができる。従って、本実施例の検査装置において検査された欠陥のデータと他の検査装置で検査された結果等を突き合わせたり、検査条件の一部をダウンロードすることが可能である。例えば、前記レシピ作成の中で説明した、ウエハ上のショットおよびチップマトリックスのデータを、既に設定されている他の検査装置の品種ファイルからダウンロードすることができる。
【００８８】
また、検査終了後に欠陥箇所の画像を再度取得して目視確認するかどうかを指定（図１４のＳ５０）することができる。目視確認有無を選択する画面を図１７に示す。該指定に基づき、欠陥の確認を指定した場合には、検査が終了すると検出された欠陥の一つ目の座標にステージが移動し、停止した後にステージが停止した状態で電子ビームをＸ・Ｙに走査して画像を取得し画面に表示する。これは、自動検査においては検出された欠陥の座標や欠陥サイズは記憶されるが、欠陥部の画像データは記憶されていないので、画像を得るためには再度画像を取得する操作が必要であるためである。本実施例においては、オペレータが表示された欠陥の画像および欠陥の各種情報より内容を分類し、分類コードを入力することにより欠陥データファイルに欠陥分類の情報が追加された状態で外部に出力したり保存したりすることが可能である。
【００８９】
欠陥の出力（図１４のＳ４６）および欠陥の確認（図１４のＳ４５）が終了したら、終了ボタンを押すことにより被検査ウエハを自動的にアンロード（図１４のＳ４７）し検査を終了する。
【００９０】
本発明の検査モードの操作画面の特徴を、図１５から図１８を用いて説明する。本発明では、画面内の所定の位置（図１５の〈１０４〉）に検査シーケンスの全体のフローすなわち処理項目を処理順に表示するようにした。処理項目を、「条件入力」「ウエハロード」「ビーム校正」「アライメント」「キャリブレーション」「検査」「結果表示」「欠陥確認」「アンロード」の９項目に分けて、それを順番に配列してある。検査処理が進行すると、現在の処理項目に該当する部分の背景色がその他の項目の背景色と異なる色で表示されるようになっている。さらに、当該処理中の項目名におけるさらに詳細な処理については、ガイダンス領域（図１５の〈１０５〉）に逐次処理中の詳細内容を表示する。これらにより、現在の処理の進捗を一目でモニタ・把握することができ、且つ処理途中でエラーの発生無くすなわち問題無く進行していることを確認することができる。従来装置では、大まかな項目がガイダンス表示されるのみであったので、全体の検査フローを把握したり、処理がどこまで進んだかを把握することが困難であった。また、ガイダンスの内容が粗かったため、途中で問題が発生してもそれを検知することが困難であった。本発明の操作画面により、これらの操作上の不具合を解決することができた。
【００９１】
図１８において、図５で説明した領域〈３ｂ〉には検査前の設定情報と、ウエハロードからの開始時刻および計算上の終了時刻が表示される検査進行状況情報画面〈１０９〉と、領域〈３ｃ〉の上方には検査結果を表示する検査結果表示画面〈１１０〉と、検査結果表示画面〈１１０〉の下方にはレシピ作成時に入力した検査条件入力画面〈１１１〉が表示されている。
【００９２】
また、ガイダンス領域〈１０５〉には、検査を行うことを入力したカセット枚数と現在検査中のカセットを表示し、検査の進度を％とアイコンで表示している。
【００９３】
上記ガイダンス領域〈１０５〉での検査進行状況と、上記検査結果表示画面〈１１０〉とが同一な画面に表示されるので、検査結果の状況により入力したカセット全てを検査することなく途中で検査を終了させる判断を行うことができる。
【００９４】
なお、図１９は欠陥確認画面である。図１９において、〈１〉ウエハマップ上の欠陥マークをマウスでクリックするか、〈２〉欠陥ＩＤを入力することにより、該当する部分の欠陥画像が表示される。また、〈３〉分類コードの入力により追加することも可能である。
【００９５】
欠陥確認画面は、光学顕微鏡での撮影画像か若しくは電子顕微鏡での撮影画像かどちらかを選択して表示させることが可能である。
【００９６】
これらにより、検査しているウエハの欠陥領域の情報と同時に欠陥画像が表示されるので、欠陥が発生した原因を予測することができる。
【００９７】
本実施例では、上記「条件入力」「ウエハロード」「ビーム校正」「アライメント」「キャリブレーション」「検査」「結果表示」「欠陥確認」「アンロード」の９項目について述べたが、これ以外の項目についても必要に応じて適宜対応可能である。
【００９８】
これまでに述べてきた検査装置および検査方法により、電子線画像を比較検査して微細な回路パターン上に発生した微小な欠陥を検出する装置において、検査や検査条件を決定するための操作を効率よく行うことが可能となる。その結果、多数の半導体製品の、多数のプロセス工程において検査条件を設定する際に、検査を遅延させることなく即座に短時間で検査条件を設定し、登録することが可能になる。従って、オペレータが要する時間を節約することができるとともに、製品の待ち時間が大幅に短縮され、不良発生を検知するためのＴＡＴを短縮することが可能となる。
【００９９】
従来の検査装置においては、検査を半導体装置の製造プロセスに適用し、欠陥発生の有無を検知することが可能であった。しかし、ウエハ上に形成された回路パターンの配列、すなわちショットの配列や、その中のチップ（ダイ）配列、さらにその中のメモリセル・周辺回路・ロジック回路・テストパターン等の配列を予め検査条件として設定しておく必要があり、さらに被検査ウエハのパターン詳細形状や材質に応じて照射光の条件や検出条件，画像比較条件，欠陥判定条件等の膨大なパラメータを各々設定する必要があった。また、半導体装置プロセス条件変更の都度これらの条件も適切に変更する必要があった。このように膨大な数の入力項目を、品種・工程毎に多数作成が必要なため、検査そのものが高速であってもその準備の効率が悪く、時間を要するため、早期に新製品・新工程に検査を適用することが困難となっていた。また、検査条件を設定する際に、検査装置を使用して条件を設定しなければならないので、結果として検査時間が少なくなり、スループットが低下していた。また、検査を高速化しても、その後の目視確認を同一の検査装置で行うとなると、検査にかけられる時間が少なくなり、結果としてスループットが低下するという問題点があった。本発明の回路パターン検査方法および装置を上記半導体装置の製造プロセスに適用することにより、高感度に欠陥を検出できるだけでなく、検査適用工程を設定し、該工程のウエハを用いて検査条件を設定する際の設定効率向上により、検査工程仕掛かりウエハの待ち時間がなくなり、深刻な異常の発生を早期に検知することができるようになる。その結果、当該不良発生工程に早期に異常対策処置を講ずることができ、これらの不良が発生しないよう加工条件を最適化することができるようになる。例えば、現像工程後に回路パターン検査工程が実施されて、ホトレジストパターンの欠陥や断線が検出された場合には、感光工程の露光装置の露光条件や焦点条件が最適でないという事態が推定され、焦点条件あるいは露光量の調整等によってこれらの条件が即座に改善される。また、これらの欠陥が各ショット間で共通して発生しているか否かを欠陥分布から調べることにより、パターン形成に用いられているホトマスク・レチクルの欠陥が推定され、ホトマスク・レチクルの検査や交換がいち早く実施される。その他の工程についても同様であり、本願の回路パターンの検査方法および装置を適用し、検査工程を実施することにより、各種欠陥が検出され、検出された欠陥の内容によって各製造工程の異常の原因が推定される。
【０１００】
上記検査の適用方法として、ウエハ製造ラインにおいては以下に述べる方法で検査を適用することができる。
【０１０１】
まず、検査領域についてであるが、メモリ製品の検査では、ウエハ内におけるメモリセルの占有面積が比較的大きいので、工程や目的に応じてメモリセルのみを検査領域、メモリセル＋直接周辺回路の検査，チップ全体の検査のように使い分けることが考えられる。一方、ロジック製品については、チップ内のメモリ部分の占有面積が少なかったりメモリ部が存在しないものもあるので、チップ全体を検査する場合が多くなるが、必要に応じてチップ内の特定パターン領域のみを検査したり、逆に特定パターンを除く領域を検査したりする。また、メモリ部とロジック部の両方が混合した半導体製品では、メモリセル部分はメモリセルの繰り返し単位で高感度な検査、その他の部分はチップ同士の比較検査を実施することが考えられる。次に、ウエハ内での被検査チップの設定であるが、ウエハ全体の分布および各チップの詳細なレベルを把握したい場合にはウエハ全面（１００％）を検査領域とする。しかし、ウエハ全体の検査では、数時間から数十時間かかってしまうので、多数のウエハを検査することができない。通常のレベル把握においては、ウエハ内全部の１０〜５０％を検査すれば、プロセス変動や異常発生を検知することが可能である。ウエハ内の領域設定の方法としては、被検査チップをランダムに選択する方法，ウエハ上に配列された特定のチップ列あるいは行を選択する方法，前記実施例で述べたチップ内を走査するサンプリング率を変える方法、さらにチップ選択とサンプリング率設定を組み合わせる方法等がある。例えば、検査においてウエハ全体の分布を把握することが目的の場合には、全チップを被検査チップとし、所望の検査時間とするためにサンプリング率を変える。１〜２時間で検査を終了したい場合には、サンプリング率を２５％以下に設定する。一方、チップを特定してチップあたりの欠陥レベルを把握したい目的の場合には、数個のチップを選択し、サンプリング率１００％で検査する。このようにして、検査の目的に応じた種々の検査領域が設定可能である。
【０１０２】
さらに、検査が必要な複数の製品および工程のウエハをどの程度の頻度で検査するかについては、例えば半導体製品の開発においては種々のプロセス条件を変えながら最適化すると考えられるので、条件変更の都度検査することが望ましい。一方、プロセス条件がほぼ確定している場合には、検査が必要な製品および工程のウエハを１週間あたり数枚程度検査し、且つプロセス条件変更時に検査することが望ましい。さらにプロセスが安定している製造ラインにおいては、１枚／週・製品・工程程度検査することによりプロセスの変動やレベルを把握することが可能である。しかし、目的に応じてこれ以外のウエハ抜き取り方法も考えられる。
【０１０３】
このように半導体装置の製造過程において回路パターン検査方法および装置をインラインで実施することにより、各種製造条件の変動や異常発生を検査実時間内に検知することができるため、多量の不良発生を未然に防ぐことができる。また、本願の回路パターンの検査方法および装置を適用し、短時間に効率よく正確に被検査ウエハの検査条件を決定することが可能となり、その結果、より高精度な検査を適用できるので不良発生を高感度に検知することができる。また、検査条件を決定するための時間を大幅に短縮できるので、製品の待ち時間やオペレータの占有時間を短縮でき、不良を従来装置・方法よりも早期に検知できるので半導体装置の生産性を高めることができるようになる。
【０１０４】
これら結果は、必要に応じて突き合わせたり相関評価を実施することが可能であり、データの検索を個別の端末（パソコン等）から実施することができる。さらに、欠陥を検出した場合には、その発生箇所の情報を検索し、不良解析装置で各種解析を実施し、その解析結果をさらに分析結果として保存することができる。
【０１０５】
その他、本実施例で掲げた以外の検査装置および解析装置についても、データ収集解析システムへ接続することは可能であり、実施例１で述べた検査装置も接続されることを想定している。
【０１０６】
以上、本発明の代表的な装置の構成および、回路パターンの検査方法について、電子線を照射して高速に電子線画像を取得し比較検査する方法，具体的な検査のフローおよび各部の作用，検査条件を決定するためのフロー、そして、検査および検査条件設定の操作画面と操作方法，検査条件設定画面の階層，本発明の回路パターン検査を実施することによる半導体装置その他回路パターンを有する基板の製造プロセスの生産性を向上する方法等の一部の実施例について説明してきたが、本発明の範囲を逸脱しない範囲で、請求項目に掲げた複数の特徴を組み合わせた検査装置についても可能である。
【０１０７】
【発明の効果】
本発明によって得られる代表的な効果を以下に簡単に説明する。
【０１０８】
従来の検査方法および装置では微細な回路パターンを形成した基板の表面を電子線を用いて検査し、回路パターン上に発生した欠陥の有無を検出することは可能であったが、検査条件を設定する手順が複雑で効率が悪かった。これに対し、本発明の回路パターン検査装置を用いて回路パターンを有する半導体装置等の基板を検査する場合には、検査条件を決めるための項目が並列に表示された画面階層になっているので、全体のフローの把握と進捗の把握，入力手順の高効率化を図ることができるようになった。
【０１０９】
また、検査においても検査フローの表示および進捗状況を画面内で顕在化させているので、現在の状況をより詳細に把握することが可能になり、検査操作およびレシピ作成操作とも操作性が大幅に向上した。しかも、本発明の検査方法および装置を用いれば、検査開始を遅延することなく検査条件を短時間で高精度に作成することができる。
【０１１０】
従って、本検査を基板製造プロセスへ適用することにより、上記従来技術では効率が悪かったためにオペレータ占有時間が長い、あるいは検査条件設定に膨大な時間や手間を要する等の問題を解決し、被検査基板や検査工程の数が増加しても検査開始に影響を与えることなく検査条件を設定できるようになるため、基板製造プロセスにいち早く異常対策処理を講ずることができ、その結果半導体装置その他の基板の不良率を低減し生産性を高めることができる。また、上記検査を適用することにより、異常発生をいち早く検知することができ、従来よりも早期に対策を講ずることができるので、多量の不良発生を未然に防止することができ、さらにその結果、不良の発生そのものを低減させることができるので、半導体装置等の信頼性を高めることができ、新製品等の開発効率が向上し、且つ製造コストが削減できる。
【図面の簡単な説明】
【図１】検査条件設定画面階層構造を示す図。
【図２】回路パターン検査装置の装置構成を示す図。
【図３】図１の一部構成図。
【図４】検査条件ファイルの階層を説明する図。
【図５】検査時の画面構成を示す図。
【図６】検査フローを示す図。
【図７】アライメント方法を示す図。
【図８】レシピ作成時の第一の画面構成を示す図。
【図９】レシピ作成時の第二の画面構成を示す図。
【図１０】レシピ作成時の第三の画面構成を示す図。
【図１１】レシピ作成時の第四の画面構成を示す図。
【図１２】従来装置の検査条件設定方法を示す図。
【図１３】検査条件設定（レシピ作成）フローを示す図。
【図１４】本発明実施例１の検査条件設定画面階層構造を示す図。
【図１５】検査モードの第１の操作画面図。
【図１６】検査モードの第２の操作画面図。
【図１７】検査モードの第３の操作画面図。
【図１８】検査モードの第４の操作画面図。
【図１９】欠陥確認画面図。
【符号の説明】
１６…回路パターン検査装置、１７…検査室、１８…電子光学系、１９…光学顕微鏡、２０…操作部、２１…制御部、２３…試料室、２４…被検査基板、２５…電子銃、２６…電子線引き出し電極、２７…コンデンサレンズ、２８…ブランキング偏向器、２９…絞り、３０…走査偏向器、３１…対物レンズ、３２…反射板、３３…ＥｘＢ偏向器、３４…電子線、３５…二次電子検出器、３６…プリアンプ、３７…ＡＤ変換器、３８…光変換手段、３９…光伝送手段、４０…電気変換手段、４１…高圧電源、４２…プリアンプ駆動電源、４３…ＡＤ変換器駆動電源、４４…逆バイアス電源、４５…試料台、４６…Ｘステージ、４７…Ｙステージ、４８…位置モニタ測長器、４９…被検査基板高さ測定器、５０…白色光源、５１…光学レンズ、５２…ＣＣＤカメラ、５３…第一画像記憶部、５４…第二画像記憶部、５５…比較演算部、５６…欠陥判定処理部、５８…補正制御回路、５９…走査偏光器、７０…対物レンズ電源、７１…二次電子、７２…第二の二次電子、９５…モニタ、１００…検査フロー表示領域、１０１…ガイダンス表示領域。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method and apparatus for manufacturing a substrate having a fine circuit pattern such as a semiconductor device or a liquid crystal, and more particularly to a pattern inspection technique for a semiconductor device or a photomask. It is related with the technology which carries out comparative inspection using.
[0002]
[Prior art]
A semiconductor wafer inspection will be described as an example.
[0003]
A semiconductor device is manufactured by repeating a process of transferring a pattern formed mainly on a photomask on a semiconductor wafer by lithography and etching. In the manufacturing process of semiconductor devices, the quality of lithography processing, etching processing, and other various processing processes, and the generation of foreign matter greatly affect the yield of semiconductor devices, so it is manufactured to detect abnormalities and defects early or in advance. A method for inspecting a pattern on a semiconductor wafer in the process is conventionally performed.
[0004]
As a method for inspecting defects present in patterns on a semiconductor wafer, a defect inspection apparatus that irradiates a semiconductor wafer with white light and compares the same kind of circuit patterns of a plurality of LSIs using an optical image has been put into practical use. For example, in an inspection method using an optical image, as described in JP-A-3-167456, an optically illuminated region on a substrate is imaged by a time delay integration sensor, and the image is input in advance. A method of detecting a defect by comparing with design information is disclosed.
[0005]
In addition, defect detection by optical images has become difficult as circuit patterns become finer, circuit pattern shapes become more complex, and materials diversify. Therefore, circuit patterns can be created using electron beam images with higher resolution than optical images. Methods for comparative inspection have been proposed. J. Vac. Sci. Tech. B, Vol. 9, No. 6, pp. 3005-3009 (1991), J. Vac. Sci. Tech. B, Vol. 10, No. 6, pp. 2804-2808 (1992), and Japanese Patent Application Laid-Open No. 5-258703 and USP 5,502,306, an electron beam having an
[0006]
In the defect inspection described above, images of adjacent equivalent circuit patterns are formed and compared to automatically detect defects. In the inspection, it corresponds to wafers of various pattern layouts or patterns of various materials. There is a need. In order to accurately compare adjacent patterns, it is necessary to obtain the arrangement of patterns, that is, the arrangement of chips (dies) and shots on the wafer in advance and use them as inspection conditions for the wafer to be inspected. In order to form an image suitable for inspection with various materials, it is necessary to set the brightness of the image and the contrast of the pattern / underground to appropriate values as inspection conditions for the wafer to be inspected. However, in the above-mentioned conventional apparatus, there is no description about the procedure and operation method of setting these inspection conditions, and the operation is complicated, and it is 1 to set all appropriate inspection conditions for a wafer to be newly inspected. It took several hours. In a semiconductor production line, a large number of inspection conditions are required to perform pattern inspection for a plurality of products (that is, a plurality of circuit pattern arrangements) and a plurality of processes (that is, a plurality of materials and a plurality of detailed circuit pattern shapes). As a result, there has been a problem that each operation in the inspection, particularly the inspection condition setting operation, takes a huge amount of time.
[0007]
In response to the above problems, Japanese Patent Application Laid-Open No. 63-32604 discloses a technique for executing data processing and parameter setting in parallel with inspection work, and an operation unit and control unit for performing data processing parameter setting simultaneously with inspection. In addition, a signal transmission / reception method of the mechanism unit is disclosed. However, in this method, there is a description about signal transmission / reception, but there is no description about the operability and parameter data structure for a complicated inspection apparatus with a large number of input parameters.
[0008]
[Problems to be solved by the invention]
As described in the above prior art, various defects that cannot be detected by optical appearance inspection or optical inspection method for various fine circuit patterns including semiconductor devices are generated by scanning the surface of the sample with an electron beam. It has become possible to detect by the appearance inspection of the system that detects the next charged particles.
[0009]
However, in various types of inspections in which an image of a circuit pattern on a substrate is acquired and compared with an adjacent equivalent pattern, an array of circuit patterns formed on a wafer as a substrate, that is, an array of shots, Chip (die) array, and memory cell / peripheral circuit / logic circuit / test pattern, etc. must be set as inspection conditions in advance, and depending on the detailed pattern shape and material of the wafer to be inspected Therefore, it is necessary to set irradiation light conditions, detection conditions, image comparison conditions, defect determination conditions, and the like. Further, it is necessary to appropriately change these conditions whenever the semiconductor device process conditions are changed. In such a case, there were the following problems. For example, when inputting and setting a large number of parameters sequentially, the operation screen is sequentially switched according to the input, but the order and items are unknown to the operator. For this reason, items that do not need to be input are displayed on the screen once, and then the screen transitions to the next screen, which is inefficient. Also, when confirming or re-entering already entered data, it is not possible to return to the previous screen, or the current input stage is unknown, so the hierarchy of the returning screen is unknown. There were problems such as being unable to return to Furthermore, in another conventional apparatus, a plurality of parameter input screens can be displayed in a window format on an operation workstation. However, in this method, a plurality of windows are displayed in an overlapped manner, so that they are hidden below. As for the screen, it was difficult to see the information and to perform the screen selection operation. Due to these problems, as described above, it is necessary to create a large number of input items for each product type and process, so even if the inspection itself is fast, the preparation efficiency is low and time is required. It was difficult to apply inspection to new products and processes. In addition, when setting the inspection conditions, the conditions must be set using an inspection apparatus. As a result, the inspection time is reduced and the throughput is reduced. Even if the inspection speed is increased, if the subsequent visual confirmation is performed with the same inspection apparatus, the time required for the inspection is reduced, resulting in a problem that the throughput is lowered.
[0010]
The first object of the present invention is to set various conditions necessary for inspection in a technique for inspecting a fine circuit pattern using an image formed by irradiation with white light, laser light, or an electron beam. The object is to provide a technique for improving the operability efficiency.
[0011]
A second object of the present invention is to provide an operation screen layout for improving the operability when setting the inspection conditions.
[0012]
A third object of the present invention is to provide an inspection and inspection condition setting operation function using an operation screen for setting the inspection conditions and the like.
[0013]
The fourth object of the present invention is to solve the above-mentioned problems, provide a technique capable of executing various condition settings for inspection efficiently in a short time, and to provide various techniques for early inspection of circuit patterns with high accuracy. By applying it to multi-step semiconductor devices and other fine circuit patterns, process defects such as semiconductor devices are extracted faster than conventional methods, and inspection results are reflected in manufacturing conditions, improving the reliability of semiconductor devices and other defects. An object of the present invention is to provide an inspection apparatus that contributes to reducing the rate.
[0014]
[Means for Solving the Problems]
In various types of inspections in which images of a substrate having a fine circuit pattern such as a semiconductor device are acquired and compared with an adjacent equivalent pattern, an array of circuit patterns formed on a wafer as a substrate, that is, a shot Array, chip (die) array, memory cell / peripheral circuit / logic circuit / test pattern array, etc. must be set in advance as inspection conditions. It was necessary to set irradiation light conditions, detection conditions, image comparison conditions, defect determination conditions, etc. according to the detailed shape and material. Further, it is necessary to appropriately change these conditions whenever the process conditions of the semiconductor device are changed. In order to achieve the object of efficiently setting these various inspection conditions, a circuit pattern inspection method and inspection apparatus according to the present invention will be described below.
[0015]
In the conventional visual inspection method and visual inspection device, the substrate to be inspected is irradiated with light such as white light, radar light, or an electron beam to acquire an image of the substrate to be inspected, and the image is temporarily stored and adjacent. Compared with a place where an equivalent pattern is formed, for example, a place where patterns of adjacent memory cells, adjacent chips, etc. are formed in the same manner, the presence or absence of a defect is determined by the difference in the image signal.
[0016]
According to the study by the present inventors, if the summary of items to be input and the flow thereof, the current operation status and the hierarchy of the operation screen are always displayed, the necessity of transition to the next screen, the input status up to the previous screen, etc. I found out that it was easy to understand and the input operation would be simple. In addition, it has been found that a complicated and many input operations can be reduced by simply selecting a previous input screen or a screen that has already been input as necessary and making a transition. Furthermore, it has been found that by providing indicators for the input order and the current status, it is possible for the operator to sequentially input even complicated input items by following the instructions on the screen. The generation and operation method / function of the operation screen that satisfies these conditions eliminates the mistake in the input order, makes it possible to grasp the current state, avoid unnecessary screen transitions, and perform various parameter setting operations. An apparatus studied for realizing such an inspection method will be described below.
[0017]
The present invention relates to an irradiation unit that irradiates a substrate on which a circuit pattern is formed with light (including laser light) or a charged particle beam, a detection unit that detects a signal generated from the substrate by irradiation, an X-axis of the substrate, and Storage means for storing the signal detected by the detection means for the area divided by the Y-axis for imaging, and an image of the area where the same circuit pattern is formed from the stored image of the area In the circuit pattern inspection apparatus provided with the comparison means for comparing with and the discrimination means for discriminating the defect on the circuit pattern from the comparison result, the screen has a screen portion for displaying the stored image. An inspection item screen that forms guidance about the inspection item name and inspection item is displayed at the top of the screen, and a menu that forms instruction information for switching a menu about the screen is displayed at the bottom of the screen. A screen switching screen is displayed, an inspection start screen for instructing the start of inspection is displayed on the side of the screen, and the area is partitioned in the center of the screen in correspondence with the chip on the substrate, and the inspection area corresponding to the chip There is provided a circuit pattern inspection apparatus that displays an inspection area designation screen designated as an inspection result and an inspection result screen for forming an inspection result for the designated inspection area.
[0018]
The present invention further provides a circuit pattern inspection apparatus in which the inspection area designation screen is an entire area of one chip.
[0019]
The present invention further provides a circuit pattern inspection apparatus in which the inspection area designation screen is a partial area of one chip.
[0020]
The present invention further provides an inspection apparatus for a circuit pattern in which the inspection area designation screen is a partial area of a wafer.
[0021]
The present invention further provides a circuit pattern inspection apparatus in which an inspection condition input screen for inputting an inspection method or an inspection condition is formed on the screen portion.
[0022]
The present invention further provides a circuit pattern inspection apparatus in which an inspection condition input screen displays the number of wafers, which are substrates that have been input for inspection, and the number of wafers being inspected.
[0023]
The present invention further provides a circuit pattern inspection apparatus in which a cassette information screen showing cassette position information is displayed on the screen section.
[0024]
The present invention further provides a circuit pattern inspection apparatus in which either one of an optical microscope image or an electron microscope image is displayed on the inspection result screen.
[0025]
The present invention further provides a circuit pattern inspection apparatus in which an image of an electron microscope is an image of either SEM low magnification or SEM high magnification.
[0026]
Further, according to the present invention, the area divided by the X axis and the Y axis is assigned a division number in the X axis direction and the Y axis direction on the inspection area designation screen, and the inspection area is designated by the designation by the division number. Provided is an inspection device for a specified circuit pattern.
[0027]
The present invention is divided by an irradiation means for irradiating a substrate on which a circuit pattern is formed with light or a charged particle beam, a detection means for detecting a signal generated from the substrate by irradiation, and an X axis and a Y axis of the substrate. Storage means for storing the signal detected by the detection means for imaging for the purpose of imaging, and comparison means for comparing the image of the stored area with an image of the area where the same circuit pattern is formed. And a circuit pattern inspection apparatus having a determination means for determining a defect in a circuit pattern from a comparison result, and having a screen portion for displaying a stored image, and the screen portion displays the region on the substrate. Compartment according to the chip arrangement, display the inspection area designation screen to designate as the inspection area corresponding to the chip, display the defect due to the determination result of any of the areas, Designate the area where the defect is displayed and display the defect image from the image by the optical microscope or the image from the electron microscope on the inspection result screen, and the defect in the specified area and the defect on the inspection result screen are arranged in parallel. An inspection device for a circuit pattern to be displayed is provided.
[0028]
The present invention further provides a circuit pattern inspection apparatus in which the result screen displays an inspection result of an inspection wafer as a substrate together with a defect image.
[0029]
The present invention further provides means for making the item names that cannot be input or operated due to the apparatus configuration different from the other item names in the item names of the inspection operation or inspection condition setting operation displayed in the tab format. An apparatus for inspecting a circuit pattern comprising:
[0030]
The present invention further provides the background color of the item name portion for the item names that cannot be input or operated due to the apparatus configuration among the item names of the inspection operation or inspection condition setting operation displayed in the tab format. Provided is a circuit pattern inspection apparatus provided with means for displaying in a color different from a background color of a name portion.
[0031]
The present invention further relates to an item name that cannot be input or operated due to the apparatus configuration among the item names of the inspection operation or inspection condition setting operation displayed in the tab format, and sets the character color of the item name to other item names. An apparatus for inspecting a circuit pattern having means for displaying in a color different from the character color is provided.
[0032]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an example of an inspection method and an apparatus according to an embodiment of the present invention will be described in detail with reference to the drawings.
[0033]
In this embodiment, various parameters necessary for inspection are set in an inspection method and an inspection apparatus for forming an image using an electron beam and comparing the images between adjacent equivalent circuit patterns to detect the presence or absence of defects. Describes the method. Here, a case where a circuit pattern of a semiconductor device formed on a wafer is inspected will be described.
[0034]
First, the configuration of the circuit
[0035]
In order to acquire an image of the
[0036]
The
[0037]
Secondary electrons 71 generated by irradiating the
[0038]
The secondary electron detector 35 includes a secondary electron detector 35 inside the evacuated
[0039]
The substrate to be inspected 24 is mounted on the
[0040]
As the position monitor
[0041]
An optical height measuring device (inspected substrate height measuring device) 49 is an optical measuring device that is a measuring method other than an electron beam, for example, a laser interference measuring device or a reflected light type measuring device that measures changes at the position of reflected light. A measuring instrument is used, and the height of the inspected
[0042]
The control unit 21 includes a
[0043]
As shown in FIG. 3, the
[0044]
With these configurations, the inspection conditions are set by operating as follows.
[0045]
That is, the
[0046]
A processing condition is set by the processing
[0047]
If the inspection condition is inappropriate as a result of the determination, the processing
[0048]
Since the image processing conditions can be set using the image of the substrate acquired by one electron beam irradiation when the inspection conditions are set, appropriate conditions are set. Only one electron beam irradiation is desirable. Thus, a user-friendly substrate inspection method and substrate inspection apparatus can be provided. In particular, the inspection conditions can be optimized quickly and easily.
[0049]
Various parameters necessary for executing the inspection in this embodiment will be described below.
[0050]
In order to execute the inspection, there are parameters unique to the substrate to be inspected, parameters for determining the operating conditions of the apparatus, and the like. Parameters inherent to the substrate to be inspected are roughly divided into two types. One is a parameter called “product file”, which does not change depending on the layer in the manufacturing process. Contents include, for example, wafer size, orientation flat or notch shape, exposure shot size of semiconductor products, chip (die) size, shot and chip arrangement, shot and chip as effective areas of inspection area, and chip number as origin , Memory cell area (number of areas and coordinates of each area), size of repeating unit of memory cells, and the like. These are tabulated as the “product file”. The other is a parameter called “process file”, which requires adjustment because the surface material and the shape of the surface differ depending on the layer in the manufacturing process. The contents include, for example, electron beam irradiation conditions (irradiation energy when irradiating a sample with an electron beam), various gains and offset values of the detection system, gradation conversion values for adjusting the image brightness for each sample, and alignment. Fixed as alignment mark coordinates and alignment mark image to be performed, inspection area conditions such as chip to be inspected and in-chip area and sampling rate, pixel size at the time of inspection, and image processing conditions to detect defects Selection of threshold / floating threshold, filter at the time of image input or processing, tolerance for misalignment, tolerance for variation in brightness at the time of image comparison, etc. The number of defects or defect density, number of defective chips or defective chip rate, etc. are registered as the above “process file”. It has been. At the time of inspection, by designating this “product file” and “process file”, inspection conditions corresponding to a specific semiconductor product and a specific manufacturing process can be called up.
[0051]
In the conventional inspection equipment, because it was not properly divided into a "product file" that tabulated common information related to a specific semiconductor device product and a "process file" that tabulated information specific to individual inspection processes, For example, even if an inspection condition is already set for a wafer in another process for a specific semiconductor product, there is a problem that it is difficult to divert the already created condition when setting the inspection condition for another process. there were. For example, it is necessary to input parameters that are common to the same product, for example, chip matrix and memory cell area setting every time the inspection process is changed. In the present application, as described above, the “product file” and the “process file” are appropriately separated, and as shown in FIG. 4, a file structure having a plurality of process files below the product file for one semiconductor product. Therefore, for example, when setting inspection conditions for wafers with different processes in the same product, conditions can be diverted for parameters common to a specific product, such as the chip size, among inspection files already created. It is no longer necessary to set and input the same parameter multiple times. Furthermore, the screen operation has become easier, so the efficiency of creating inspection conditions can be increased.
[0052]
The “product file” and “process file” are collectively referred to as “recipe” below. A series of operations for inputting and registering these various parameters is hereinafter referred to as “recipe creation”.
[0053]
A recipe creation method and an operation screen for realizing the recipe will be described below. FIG. 5 shows a screen example of the inspection apparatus. The screen is roughly divided into five areas. The area <1> is arranged at the top of the screen, and the current date and time are displayed on the left side. The device name and device ID are displayed next to it, the product file name and process file name are displayed as recipe names on the right side, and the operator name is displayed on the far right side. An area <2> is arranged below the area <2>, and “guidance” for explaining operations and states is displayed in the area <2>. An area <3> is arranged at the center of the screen, and the display content changes depending on the operation and progress. The description <3> displays an inspection area designation screen 3a for designating a cassette shelf number list and a wafer inspection area, an inspection input screen 3b for inputting inspection objects and inspection conditions, and inspection conditions and inspection results. The inspection condition / inspection result display screen 3c is displayed, and the displayed contents vary depending on the operation and progress as described later.
[0054]
An area <4> is arranged on the right side of the screen, and buttons for operations that are commonly required on a plurality of screens are displayed. Examples of the button include “print”, “save file”, “start”, “end”, and the like. When this button is clicked on the screen with a mouse, etc., each operation is executed. For example, when “Print” is pressed, a hard copy of the display screen is executed. When “Save File” is pressed, a screen for saving the recipe currently being created, that is, a screen for designating the name of the product file to be saved and the process file is displayed. In the lower part of the screen, an area <5> is arranged, and mode names that are divided according to operation contents are displayed. For example, pressing “inspection” will enter the mode for executing automatic inspection, pressing “recipe creation” will enter the above-mentioned parameter input mode, and pressing “utility” will allow device-specific parameter management and electron optics / mechanisms.・ It becomes a mode to adjust each part of the detection system and image processing system. Among these area arrangements, the area <1> and the area <5> are configured based on the screen standard. According to this standard, the date is displayed at the left end of the upper part of the screen, the operator name is displayed at the right end, and the mode name of the operation is displayed at the lower part of the screen.
[0055]
The area that is always displayed at a predetermined position, such as <1>, the area <2>, the area <4>, and the area <5>, and the operation or progress state as the area <3>. Since the same content is always displayed in the same place on any of multiple screens, the visibility of the screen is improved and the progress of input work and inspection is grasped. And the efficiency of recipe creation and inspection work is improved.
[0056]
The recipe creation flow is shown in FIG. First, “recipe creation” is selected from the modes of the area <5> on the initial screen (flow chart S6 in FIG. 6), and the button is pressed. Then, the screen switches to the recipe creation screen. In the first screen of the recipe creation mode, the sequence for loading the wafer to be inspected and creating the recipe, and only changing the numerical values of specific parameter conditions for the recipe that has already been created, that is, setting the numerical value without loading the wafer One of the sequences to be performed is selected (flowchart S7 in FIG. 6). In this embodiment, a method for loading a wafer to be inspected and creating a recipe will be described. The wafer cassette loaded with the wafer to be inspected is placed in the loader of the inspection apparatus (flowchart S8 in FIG. 6), and the recipe creation conditions, that is, the new product file and process file are created, or the already created file is changed It is specified whether to do (flowchart S9 in FIG. 6). When “Create New” is selected, the model file and process file input by default are called up on the screen. When the change of the already registered product type file or process file is designated, the already registered product type and process file are called. When these designations are completed, a wafer is loaded by pressing a button for designating wafer loading, that is, recipe creation start from the screen. Simultaneously with the start of wafer loading, the electron beam irradiation conditions are set (flowchart S10 in FIG. 6). Whenever the electron beam condition is changed, “beam calibration” (flowchart S11 in FIG. 6) for adjusting the focus and astigmatism of the electron beam is required. For this reason, in the inspection method and recipe creation method of this embodiment, the electron beam irradiation conditions are specified (flowchart S10 in FIG. 6) in advance before beam calibration (flowchart S11 in FIG. 6). . When the electron beam irradiation conditions are input and the wafer loading is completed, a retarding voltage is applied to the sample stage and the sample so as to satisfy the conditions specified by the electron beam irradiation conditions. In the beam calibration (flowchart S11 in FIG. 6), the stage automatically moves so that the position of the electron beam calibration pattern affixed on the sample stage is directly under the electron beam irradiation optical system. Is applied to the calibration pattern. When magnification, distortion, etc. are corrected on the calibration pattern and the focus and astigmatism are adjusted with the knob, the process proceeds to the next step. Next, an electron beam is irradiated to the designated location on the sample, and after confirming the image contrast on the sample, the focus and astigmatism are adjusted again on the sample (flow chart S12 in FIG. 6). At this time, if the sample is continuously irradiated with the electron beam, the sample will be contaminated or the contrast of the sample will change due to charging. The operation of acquiring and displaying on the screen is repeated. If the contrast between the pattern portion and the background cannot be obtained on this screen, the change of the electron beam irradiation conditions is designated (flowchart S13 in FIG. 6). Then, the electron beam irradiation conditions are changed (flowchart S10 in FIG. 6), and after performing beam calibration again (flowchart S11 in FIG. 6), the contrast can be similarly confirmed (flowchart S12 in FIG. 6). The electron beam irradiation conditions and the focus / astigmatism conditions input here are stored as parameters in the process file.
[0057]
When the electron beam conditions are determined, the contrast is confirmed, and the focus and astigmatism are adjusted on the sample, the wafer shot and chip size and arrangement are input (flowchart S14 in FIG. 6). When the shot size and the shot matrix are input and the arrangement of chips in the shot is input, the presence or absence of shots or chips on the wafer peripheral portion is designated. The shot and chip arrangement set here are stored as parameters in the product file.
[0058]
Next, alignment conditions are set (flowchart S15 in FIG. 6). An outline of the inspection method and the alignment method of the inspection apparatus of this embodiment will be described with reference to FIG. Two chips (130 and 131 in FIG. 7) arranged in parallel are designated. When the chip is specified, the stage is moved to the position specified for the first chip (130 in FIG. 7). A pattern formed for alignment or a pattern suitable for alignment (132 in FIG. 7) is searched for in an optical microscope image, and if it is found, the corresponding portion is designated. Then, an optical microscope image and an electron beam image of the pattern are acquired, and the image is registered as an image (133 in FIG. 7) to be stored for alignment, that is, as an alignment parameter in the process file. , Y1) is registered in the same manner. Next, it moves to the second chip (131 in FIG. 7), searches for an equivalent pattern location (132 in FIG. 7) in the second chip (131 in FIG. 7), and coordinates (X3, Y3) of that location. ) Is registered in the same way. Thus, an image necessary for executing alignment and an alignment pattern position on the wafer are determined. Next, an offset value between the designated alignment pattern coordinates and the chip origin is input and used as an alignment parameter in the process file. Thereby, after alignment execution, the origin of each chip for calculating various coordinates in recipe creation is determined. In recipe creation, since there are many parameters for specifying coordinates for executing various processes on the wafer, the alignment conditions are first determined and registered as parameters in the process file in this way, and then executed until alignment (the flowchart of FIG. 6). S15).
[0059]
After alignment conditions are set and alignment is performed, the process proceeds to memory cell area setting in the chip (flowchart S16 in FIG. 6). The memory cell area setting needs to be set only for a memory product or a product having a memory cell in a chip. An arbitrary chip is selected, and the position of each memory cell mat in the chip is searched and designated by an optical microscope image. Then, the same position is displayed again as an electron beam image, and coordinate registration with higher magnification and higher accuracy is performed. When the specification of the position of the memory mat is completed, a repeat unit, that is, a pitch is input for the repeat pattern in the memory mat (S16). The repeat pitch can be input numerically, or can be automatically measured by acquiring and displaying a pattern image at a high magnification on the screen and inputting the repeat unit with a cursor or the like. The data and repetition pitch of the memory cell area input in this way are registered as parameters in the product file.
[0060]
Next, an inspection area is designated (flowchart S17 in FIG. 6). In specifying the inspection area, two types, that is, the entire area of the inspection chip and the inspection area in the chip, that is, a partial area, can be specified. In the default condition, all chips and all areas set as effective areas on the wafer are inspected. However, when it is necessary to reduce the inspection time, or when it is not necessary to inspect all the chips, or in-chip specific When it is desired to inspect only the area, a partial area of the wafer can be arbitrarily designated. Furthermore, an inspection sampling rate can be specified for the specified area. When the sampling rate is 100%, the entire designated inspection area is inspected. For example, when the sampling rate is 50%, only 50% of the designated inspection area is skipped for each scanning. That is, for example, when the scanning width of one scan is 100 μm, the next 100 μm is inspected by 100 μm width. Are inspected so that the inspection area is striped. The inspection area data input in this way is stored as a parameter in the process file.
[0061]
When the inspection area designation (flowchart S17 in FIG. 6) is completed, the process proceeds to calibration setting (flowchart S18 in FIG. 6) for adjusting the brightness of the image at the time of inspection. In calibration, an image is acquired, and gain adjustment and brightness correction are performed according to the signal amount from the brightness distribution. First, an arbitrary chip is selected from the screen, and coordinates for acquiring an image for performing calibration in the chip are designated and registered. Then, the automatic calibration is actually executed and the result is confirmed. The contents input here, that is, the coordinate value for performing calibration, the brightness gain, and the offset value are registered as parameters in the process file.
[0062]
When the setting of calibration conditions and the calibration (flowchart S18 in FIG. 6) are completed, an image is actually acquired under various conditions set so far, and image processing conditions for detecting defects are set ( The process proceeds to the flowchart S19 in FIG. First, when acquiring an image, the type of filter to be applied to the detection signal is selected. For example, a plurality of filters such as a filter for suppressing noise and a filter for enhancing the difference in brightness are registered, and a desired filter is selected from them. Then, an image of a small area in one chip is actually acquired under the same conditions as the inspection. In this case, the location where the image is acquired can be arbitrarily specified. Here, the small region refers to a region of an image having a width of 100 μm, which is an electron beam scanning width, and a length of one chip, for example. Once the image is acquired, enter the threshold value for determining it as a defect, display the image of the area determined as a defect in the acquired image, whether the defect is actually detected, whether there is a false detection After confirming whether or not, the threshold value is adjusted to an appropriate value. A threshold value is input, image processing is executed, defect detection or erroneous detection status is confirmed, and the threshold value is input again to determine optimal inspection conditions. This series of operations is called “small area test inspection”. The threshold value may be determined by a combination of threshold values of a plurality of items. Parameters such as threshold values and filters set here are stored as parameters in the process file.
[0063]
Various parameters required for inspection can be set by the above various inputs. However, in an actual semiconductor wafer, process variations within the wafer surface and process variations between wafers or between production lots occur. The image processing condition setting in the small area trial inspection (flowchart S19 in FIG. 6) is not sufficient, and it is necessary to finally determine the defect determination threshold value in consideration of the variation. For this reason, after completion of the above threshold setting, an arbitrary region is set on the entire surface of the wafer to be inspected, and inspection is executed under the conditions set so far (flow chart S20 in FIG. 6). After confirming the above, if the conditions are finally appropriate, various parameters input so far are registered in the product file and process file. This step is called the final trial inspection.
[0064]
When the input in the various steps so far is completed, the result is designated and stored with the product file name and process file name (flowchart S21 in FIG. 6), and the wafer is unloaded (flowchart S22 in FIG. 6) to create a recipe. The series of setting operations is terminated (flowchart S23 in FIG. 6).
[0065]
The above is a rough flow of recipe creation. In the above flow, each process between the condition setting items from the electron beam irradiation condition selection (flowchart S10 in FIG. 6) to the final trial inspection (flowchart S20 in FIG. 6) is performed by using a tab displaying the item name in the screen. By making a selection, it is possible to freely advance to or return to an arbitrary processing item.
[0066]
In creating a recipe, there are many items in which an image or the like is acquired using an actual semiconductor product wafer itself, and parameters are determined from the image. However, as described above, depending on the item, only the numerical value may be changed. For example, when changing an inspection area (inspection chip), a wafer to be inspected is not necessary. The following describes an example of the relationship between condition settings and changes assumed in recipe creation and the processing items required in the recipe creation mode. When a condition file is newly created for both the product file and the process file, the condition is input for all the items described above. When creating a recipe for a wafer that is the same product and process that has already created a recipe and the process is different, the data of the existing product file can be applied as it is for the chip array and memory cell area, For other electron beam irradiation conditions, alignment conditions, calibration conditions, inspection regions, image processing filters, threshold values, etc., optimum conditions are set for the material and surface shape of the wafer to be inspected. In addition, when changing the alignment mark on a product / process wafer for which a recipe has already been created, it is only necessary to change a part of the file such as the alignment mark coordinates, the image to be stored, and the offset from the origin. Accordingly, the existing file conditions can be used as they are for the electron beam irradiation conditions, chip arrangement, calibration conditions, inspection areas, and the like. Further, when only the setting of the inspection area is changed, it is not necessary to load the wafer, only the inspection area is changed, and other inspection conditions can be diverted, so there is no need to go through unnecessary screens. In a conventional inspection apparatus, when a recipe is created, changed, or modified, a wafer must be loaded into the inspection apparatus. In this embodiment, if only the numerical value is changed, it is possible to change without loading the wafer. Therefore, as shown in the flow of FIG. By specifying “Change only”, the product file and process file required for inspection can be called without loading the wafer, and only the numerical values can be changed for specific parameters that can be handled only by changing the numerical values. In this way, by separating the recipe creation sequence for items that need to be loaded with wafers and items that are not necessary, recipes can be created and changed for unnecessary items without loading the wafer to be inspected.
[0067]
8 to 11 show examples of screens in the recipe creation mode of the inspection apparatus of this embodiment. In this embodiment, the above-described series of parameter input contents are largely divided into a “contrast” screen for confirming contrast and changing electron beam irradiation conditions, a “chip matrix” screen for inputting chip size and arrangement, and various types of alignment. "Alignment" screen for executing condition setting and alignment, "Calibration" screen for specifying brightness adjustment pattern and executing brightness adjustment, "Cell information" screen for setting memory cell area, Inspection area "Inspection area" screen to specify the threshold, "Trial inspection" screen to acquire a small area image and determine the defect detection threshold, and check the validity of the threshold including the variation in the wafer surface It is divided into “Final test inspection” screens. Then, as shown in FIGS. 8 to 11, the item names are sequentially shifted in a tab form in the predetermined area (<100> in FIG. 8) in the
[0068]
As a result, tabs representing items that are in progress or items that are being input are displayed differently from other tabs, so that the overall flow can be grasped and the items that are currently being entered can be grasped. It became so. Further, the item name is displayed in the upper part of the area <3> in FIG. 5 and arranged separately from the work area of the screen, so that the item name portion is easy to see and select.
[0069]
Note that “wafer load”, “electron irradiation condition”, and “contrast” in the item names shown in FIG. 9 have a function as an indicator, but a display format (not a tag format) different from other items. This indicates that it is not possible to return during the recipe work, and the display option <106> for adjusting the storage coordinates provided as an option displayed at the right end of the screen is Depending on the screen state being used, it is displayed in black characters when it can be used, and is displayed in gray when it cannot be used.
[0070]
Accordingly, it is possible to easily understand whether or not the operation is possible by checking the display state.
[0071]
The items that cannot be input or operated have been described as different backgrounds. However, the present invention is not particularly limited to this, and it is sufficient that the items have a sense of distinction from other items, and the background color is changed. Or the text color of the item name may be changed.
[0072]
In FIG. 9, guidance for the content corresponding to the currently input tab portion (<102> in FIG. 9) is displayed in the region <2>, so that the inspection work can proceed only with the information on the display screen. It becomes possible.
[0073]
The tabs are displayed in the order of the recipe creation procedure, and the input of each item is displayed on one screen. The “Confirm setting” button ( <103> in FIG. 10 is provided, and when the “Confirm setting” button is pressed, the input parameters of the screen are temporarily registered, and the screen is automatically shifted to the next screen. Therefore, a series of recipes can be created by inputting predetermined parameters in each screen in order for each screen to be transferred. In addition, by designating the tab portion on the screen, it is possible to return freely even on the screen that has already been input. In the conventional inspection apparatus, as shown in FIG. 12, the recipe creation sequence is fixed, and once the input is completed, it is impossible to return to the already input screen. For this reason, the input order cannot be changed, the input items can be skipped, the numerical values of the input items cannot be reconfirmed, and the recipe creation must be completed once and restarted from the beginning. In addition, since all items on the screen transitioning in the sequence are not displayed, it is difficult to grasp the position and progress of the current item in the overall flow. Further, in another example of the conventional apparatus shown in FIG. 13, the input items are subdivided, and the tree structure has a submenu for one item and a subsubmenu for more detailed items. The entire screen was switched. Therefore, when entering the submenu, it was not possible to move to the next item without returning to the original screen one by one. In addition, since the main menu is not displayed when the sub menu is displayed, it is difficult to grasp the progress and position of the currently input item. In the inspection method and inspection apparatus of the present embodiment, as shown in FIG. 1, a tab format is always displayed on the screen so that the current input item and the entire flow can be identified, and the tab display portion is parallel to each item. The screen is configured so that input can be completed within one screen, ie, without switching to the submenu screen, for one item that needs to be input, for example, cell area setting, so the above problem is solved. I was able to. For example, the items on the “Contrast” screen and the “Trial Exam” screen described above are displayed at the same time, and the screen can be switched by selecting the item name, so that the image is adjusted again after setting the image processing parameters. It is easy to change the image processing conditions again by changing the parameter for determining the contrast. In addition, the "Contrast" screen, the "Alignment" screen, and the "Calibration" screen are displayed simultaneously, and the screen can be switched by selecting the item name. It is also possible to easily re-adjust and re-calibrate the calibration image that adjusts the re-acquisition and re-registration of the alignment image and the brightness of the image. In addition, when creating recipes for wafers with different processes using the same product, it is necessary to change the parameters on each screen of “Contrast”, “Alignment”, “Calibration”, and “Test inspection”. The item names are displayed at the same time, and by specifying the item name, it is possible to jump to the screen of the corresponding item, so that it is easy to change and set the parameters of each screen. When the “contrast” adjustment is not performed, it is convenient that the “alignment” screen, the “calibration” screen, and the “trial inspection” screen are displayed at the same time. FIG. 1 shows details of the screen hierarchy of this embodiment.
[0074]
That is, the operation screen for inspection or inspection condition setting includes an area for displaying operation contents or input contents, and the operation screen is a screen hierarchy displayed in a reverse row. To do that.
[0075]
The operation screen for inspection or inspection condition setting includes an area for displaying operation contents or input contents, and the operation screen includes alignment execution, memory cell area setting, inspection area setting, calibration execution, small area trial inspection, and final inspection. These screens are composed of trial inspection screens, and these screens are arbitrarily selected and transitioned using an area for displaying the operation content or input content.
[0076]
The screen includes an operation condition input screen such as an electron beam irradiation input, beam calibration, contrast confirmation, or chip / shot matrix input.
[0077]
Next, a method for actually inspecting a wafer using the conditions set in the recipe creation described so far will be described below.
[0078]
FIG. 14 shows an inspection flow. Examples of operation screens at the time of inspection along the inspection flow are shown in FIGS. If “inspection” is selected from the modes of the area (<5> in FIG. 5) on the initial screen and the button is pressed (S36 in FIG. 14), the automatic inspection is performed. First, the inspection condition input screen shown in FIG. 15 is displayed. A shelf number list <107> for displaying cassette information on which a wafer to be inspected is mounted is displayed on the left side of the screen in FIG. 15, and a corresponding number is selected from this shelf number list. Although illustration is omitted, a display indicating that the selected shelf number is under condition input is displayed.
[0079]
For example, the characters “input condition” may be displayed, or the background colors of other shelf numbers may be different.
[0080]
Further, an inspection condition input display screen <108> for inputting the type, process, and worker name of the wafer selected from the shelf number list is displayed on the right side of the screen.
[0081]
If there is already entered inspection condition information regarding the selected shelf number for inspection, the content is automatically displayed when the shelf number is selected.
[0082]
Thus, the location of the wafer to be inspected is clarified, input for inspection can be easily performed, and preparation for starting the inspection can be performed in a short time.
[0083]
In FIG. 15, when the input of the above-described inspection conditions and information on the wafer to be inspected (S37 in FIG. 14) is completed in accordance with the flow of FIG. 14, the wafer to be inspected is loaded into the inspection chamber evacuated through the transfer spare chamber ( S39 of FIG. 14 is performed. When loading (S39 in FIG. 14) is completed, a retarding voltage is applied to the sample stage and the sample. The applied voltage is set according to the parameters when the irradiation energy to the wafer is set in the recipe creation. Then, the stage automatically moves so that the position of the electron beam calibration pattern affixed to the sample stage is directly under the electron beam irradiation optical system (S40 in FIG. 14), and the electron beam is irradiated onto the calibration pattern. To do. If the electron beam is continuously irradiated to the substrate to be inspected or the calibration pattern, the charged state of the wafer surface changes, and when detecting a signal as an image, the contrast fluctuates due to the influence of charging, and contamination is also caused. Adhere to. Except when acquiring or inspecting an electron beam image to suppress this, the electron beam is irradiated to the blanking plate provided in the middle of the optical system by the blanking electrode, and the sample is not irradiated. ing. An image of a calibration pattern is acquired, the magnification, distortion, etc. of the image are calculated, and electron beam correction conditions are obtained. Next, move to another calibration pattern and adjust the focus and astigmatism with the knob (encoder) on the console while viewing the image of the calibration pattern (S41 in FIG. 14). move on. Next, alignment (S42 in FIG. 14) is performed in order to correct the rotational deviation between the direction of the pattern on the substrate to be inspected set on the sample stage and the direction of electron beam scanning. As already described with reference to FIG. 7 in the recipe creation, the optical microscope image and electron beam image (133 in FIG. 7) of the location designated as the alignment target in advance are registered in the memory, and the image name and the coordinates of the designated alignment target are registered. (2 points; X1, Y1, X3, Y3) are registered in the process file. In alignment, if there is an alignment pattern (132 in FIG. 7) on the first chip (130 in FIG. 7), the sample stage is moved to the coordinates registered in the inspection condition file. An image is acquired, a part that matches the registered optical microscope image is automatically searched by image processing, and when detected, the coordinates of the detection point are calculated by calculation. An electron beam image of the same location is acquired based on the detected coordinates, a location that matches the registered electron beam image is automatically searched by image processing, and if detected, the coordinates (X1, Y1) of the detection point are calculated. And is stored as the coordinates of the first point. Next, the stage moves to a position (X2, Y2) where an alignment pattern is supposed to exist on the second chip (131 in FIG. 7) located in a parallel position on the circuit pattern matrix. Therefore, as in the first point, the optical microscope image and the electron beam image are searched for a portion that matches the registered image by image processing, and the coordinates (X3, Y3) of the detected portion are calculated and calculated. Store as eye coordinates. The rotation amount θ of the circuit pattern array on the substrate to be inspected with respect to the stage moving direction is obtained from the coordinate shift between the two points (X2, Y2) and (X3, Y3), that is, the shift amount in the X direction and the Y direction. The amount of correction of the scanning direction and position of the electron beam is determined from the amount θ. Further, the position of the alignment pattern (X1, Y1, X3, Y3) is detected, the offset value from the coordinate value is calculated, and the inspection area and the inspection start point are matched with the position of the circuit pattern on the wafer to be inspected. Can be detected.
[0084]
When the alignment (S42 in FIG. 14) is completed, the process proceeds to a calibration (S43 in FIG. 14) process for automatically adjusting the signal amount of the sample to be inspected. The location where calibration is performed in the process file and the setting value of appropriate brightness are registered in advance. In calibration, an electron beam image of the registered coordinates is automatically acquired, a brightness histogram is acquired from the image data, and a brightness gain value or the like is set so as to be equal to a preset histogram. adjust. As a result, even if the signal level from the wafer to be inspected fluctuates, even if the sensitivity of the apparatus varies somewhat, the brightness is always adjusted to the same level for each inspection, so that the substantial sensitivity conditions are the same.
[0085]
When calibration (S43 in FIG. 14) is completed, inspection (S44 in FIG. 14) is started. Data such as the inspection area on the wafer to be inspected, the area where the repetitive pattern exists, the repetitive pitch in the repetitive pattern, that is, the comparison unit, is registered in the product file in advance, and the stage is controlled by a command from the control unit based on the data. Movement and scanning of the electron beam are performed.
[0086]
FIG. 20 shows a stage for inspection and a beam scanning method. In order to inspect the inspection region (151 in FIG. 20), the stage sequentially advances in the direction of the arrow (152 in FIG. 20) starting from the point (153 in FIG. 20), while the electron beam is synchronized with the movement of the stage. Since the scanning is performed in one direction orthogonal to the stage moving direction, an electron beam is irradiated on the sample surface as shown in an enlarged view (154 in FIG. 20). First, when the stage moves so that the starting point (153 in FIG. 20) is below the electron optical system, the stage continuously advances in the direction of the arrow (152 in FIG. 20), and the inspection region enters the inspection field. Scanning of the beam is started with a predetermined width. When one row has advanced, the stage turns back and scans the next column shifted by the beam scanning width, and beam scanning is performed again when the inspection region enters the inspection field. The beam scanning is sequentially corrected while monitoring the moving speed and position shift of the stage. Further, the scanning position is corrected in accordance with the circuit pattern and the rotational deviation in the stage moving direction based on the alignment result. Furthermore, the height variation of the wafer is monitored by an optical height detector, and the irradiation position of the beam and the focus condition are corrected according to the variation in height. The focus condition for the wafer is registered in advance in the process file by recipe creation. The electron beam is scanned on the wafer by the above method, the secondary electron signal generated from the wafer surface is detected, and the electron beam image signal is acquired. After the image data is stored for each repetition pitch set in the inspection condition, the signal level is immediately normalized and subjected to various image processing, and then the difference signal is extracted. The image data that has become a difference image is then compared with a predetermined threshold value, and a portion where the difference signal value is larger than the threshold value is determined as a defect. Information on candidate sizes dx and dy is calculated. The threshold value for determining the defect, the type of filter used in image processing, and the like are registered in the process file in advance. The defects detected by the inspection are sequentially displayed as a wafer map on the operation screen of FIG.
[0087]
When the inspection of the set area is completed, data such as a detected defect map and defect coordinates is output by means of printing or external communication as shown in the inspection flow of FIG. 14 (S46 in FIG. 14). . The output contents and output destination can be designated 48 in advance at the start of inspection. An output destination designation screen is shown in FIG. As an output destination, a single medium or a plurality of media such as FD and MO, printing, and external communication can be designated. In any output, the content and format of the output data can be converted into a desired format. Therefore, it is possible to output to a higher-level data collection system. Similarly, data can be received from the host system in a desired format. Therefore, it is possible to match the defect data inspected by the inspection apparatus of this embodiment with the results of inspection by other inspection apparatuses, or to download a part of the inspection conditions. For example, the shot and chip matrix data on the wafer described in the recipe creation can be downloaded from the type file of another inspection apparatus that has already been set.
[0088]
Further, it is possible to designate whether or not an image of the defective portion is again acquired and visually confirmed after the inspection is finished (S50 in FIG. 14). FIG. 17 shows a screen for selecting presence / absence of visual confirmation. If the confirmation of the defect is designated based on the designation, the stage moves to the first coordinate of the detected defect when the inspection is completed, and after stopping, the electron beam is moved to the X / Y state with the stage stopped. To obtain an image and display it on the screen. This is because the coordinates of the detected defect and the defect size are stored in the automatic inspection, but the image data of the defective part is not stored. Therefore, in order to obtain the image, an operation for acquiring the image again is necessary. Because. In this embodiment, the operator classifies the contents based on the displayed defect image and various types of defect information, and outputs the classification data to the defect data file with the defect classification information added to the outside. And can be saved.
[0089]
When the defect output (S46 in FIG. 14) and the defect confirmation (S45 in FIG. 14) are completed, the wafer to be inspected is automatically unloaded (S47 in FIG. 14) by pressing the end button, and the inspection is terminated.
[0090]
The features of the operation screen in the inspection mode of the present invention will be described with reference to FIGS. In the present invention, the entire flow of the inspection sequence, that is, the processing items are displayed in the processing order at a predetermined position (<104> in FIG. 15) in the screen. The processing items are divided into nine items of “condition input”, “wafer load”, “beam calibration”, “alignment”, “calibration”, “inspection”, “result display”, “defect confirmation”, and “unload”, and these are arranged in order. It is. As the inspection process proceeds, the background color of the part corresponding to the current process item is displayed in a color different from the background color of the other items. Further, for more detailed processing of the item name being processed, detailed contents being sequentially processed are displayed in the guidance area (<105> in FIG. 15). As a result, the progress of the current process can be monitored and grasped at a glance, and it can be confirmed that no error has occurred during the process, that is, the process has progressed without problems. In the conventional apparatus, since only rough items are displayed as guidance, it is difficult to grasp the entire inspection flow and how far the processing has progressed. Moreover, since the content of the guidance was rough, it was difficult to detect even if a problem occurred on the way. With the operation screen of the present invention, these operational problems can be solved.
[0091]
18, the area <3b> described in FIG. 5 includes an inspection progress information screen <109> on which setting information before the inspection, a start time from wafer loading and a calculation end time are displayed, and an area <3b>. An inspection result display screen <110> for displaying inspection results is displayed above 3c>, and an inspection condition input screen <111> input at the time of recipe creation is displayed below the inspection result display screen <110>.
[0092]
In the guidance area <105>, the number of cassettes input to be inspected and the cassette currently being inspected are displayed, and the progress of the inspection is indicated by% and an icon.
[0093]
Since the inspection progress status in the guidance area <105> and the inspection result display screen <110> are displayed on the same screen, the inspection is performed in the middle without inspecting all the cassettes input depending on the state of the inspection result. A decision to terminate can be made.
[0094]
FIG. 19 shows a defect confirmation screen. In FIG. 19, <1> a defect mark on the wafer map is clicked with a mouse, or <2> a defect ID is input to display a defect image of the corresponding part. It is also possible to add by inputting <3> classification code.
[0095]
The defect confirmation screen can be displayed by selecting either an image taken with an optical microscope or an image taken with an electron microscope.
[0096]
As a result, the defect image is displayed simultaneously with the information on the defect area of the wafer being inspected, so that the cause of the defect can be predicted.
[0097]
In this embodiment, the nine items of “condition input”, “wafer load”, “beam calibration”, “alignment”, “calibration”, “inspection”, “result display”, “defect confirmation”, and “unload” have been described. This item can be appropriately handled as necessary.
[0098]
Efficient operation for determining inspection and inspection conditions in an apparatus for detecting minute defects generated on minute circuit patterns by comparing and inspecting electron beam images using the inspection apparatus and inspection method described so far. It can be done well. As a result, when setting inspection conditions in a large number of process steps for a large number of semiconductor products, it becomes possible to immediately set and register the inspection conditions in a short time without delaying the inspection. Therefore, the time required for the operator can be saved, the waiting time of the product is greatly shortened, and the TAT for detecting the occurrence of defects can be shortened.
[0099]
In the conventional inspection apparatus, it is possible to detect the presence or absence of a defect by applying inspection to a manufacturing process of a semiconductor device. However, the circuit pattern array formed on the wafer, that is, the shot array, the chip (die) array therein, and the array of memory cells, peripheral circuits, logic circuits, test patterns, etc. therein are inspected in advance. In addition, it was necessary to set various parameters such as irradiation light conditions, detection conditions, image comparison conditions, and defect judgment conditions according to the detailed pattern shape and material of the wafer to be inspected. . Moreover, it is necessary to appropriately change these conditions whenever the semiconductor device process conditions are changed. Since a large number of input items need to be created for each product type and process in this way, even if the inspection itself is fast, the efficiency of preparation is low and time is required. It has been difficult to apply inspections. In addition, when setting the inspection conditions, the conditions must be set using an inspection apparatus. As a result, the inspection time is reduced and the throughput is reduced. Even if the inspection speed is increased, if the subsequent visual confirmation is performed with the same inspection apparatus, the time required for the inspection is reduced, resulting in a problem that the throughput is lowered. By applying the circuit pattern inspection method and apparatus of the present invention to the manufacturing process of the semiconductor device, not only can defects be detected with high sensitivity, but also an inspection application process is set and an inspection condition is set using the wafer of the process By improving the setting efficiency at the time of the inspection, the waiting time of the wafer in the inspection process is eliminated, and the occurrence of a serious abnormality can be detected at an early stage. As a result, abnormality countermeasures can be taken early in the defect generation process, and machining conditions can be optimized so that these defects do not occur. For example, when a circuit pattern inspection process is performed after the development process, and a defect or disconnection in the photoresist pattern is detected, it is estimated that the exposure condition or focus condition of the exposure apparatus in the photosensitive process is not optimal, and the focus condition Alternatively, these conditions are immediately improved by adjusting the exposure amount. In addition, by examining the defect distribution to determine whether or not these defects are common to each shot, defects in the photomask / reticle used for pattern formation are estimated, and inspection / replacement of the photomask / reticle is performed. Will be implemented as soon as possible. The same applies to other processes, and by applying the circuit pattern inspection method and apparatus of the present application and carrying out the inspection process, various defects are detected, and the cause of the abnormality in each manufacturing process depending on the contents of the detected defects Is estimated.
[0100]
As a method of applying the inspection, the inspection can be applied by the method described below in the wafer production line.
[0101]
First, regarding the inspection area, in the memory product inspection, the area occupied by the memory cell in the wafer is relatively large. Therefore, only the memory cell is inspected according to the process and purpose, and the inspection of the memory cell + direct peripheral circuit is performed. , It can be considered to use properly like the inspection of the whole chip. On the other hand, some logic products occupy less memory area in the chip or there is no memory part, so the whole chip is often inspected, but only a specific pattern area in the chip is necessary if necessary. Or, on the contrary, the area excluding the specific pattern is inspected. In addition, in a semiconductor product in which both a memory portion and a logic portion are mixed, it is conceivable that the memory cell portion is subjected to a high-sensitivity inspection in units of repeated memory cells, and the other portions are subjected to comparative inspection between chips. Next, regarding the setting of the inspected chip within the wafer, when it is desired to grasp the distribution of the entire wafer and the detailed level of each chip, the entire wafer surface (100%) is set as the inspection area. However, since the entire wafer inspection takes several hours to several tens of hours, a large number of wafers cannot be inspected. In normal level grasping, it is possible to detect process variation and occurrence of abnormality by inspecting 10 to 50% of the entire wafer. As a method of setting the area in the wafer, there are a method of randomly selecting a chip to be inspected, a method of selecting a specific chip column or row arranged on the wafer, and a sampling rate for scanning the chip described in the above embodiment. And a method of combining chip selection and sampling rate setting. For example, when the purpose is to grasp the distribution of the entire wafer in the inspection, all the chips are inspected chips, and the sampling rate is changed to obtain a desired inspection time. When it is desired to finish the inspection within 1 to 2 hours, the sampling rate is set to 25% or less. On the other hand, for the purpose of identifying chips and grasping the defect level per chip, several chips are selected and inspected at a sampling rate of 100%. In this way, various inspection areas can be set according to the purpose of inspection.
[0102]
Furthermore, with regard to how often the wafers of multiple products and processes that require inspection are to be inspected, for example, in the development of semiconductor products, it is considered to be optimized while changing various process conditions. It is desirable to inspect. On the other hand, when the process conditions are almost fixed, it is desirable to inspect several wafers of products and processes that need to be inspected per week and inspect when the process conditions are changed. Furthermore, in a production line in which the process is stable, it is possible to grasp the variation and level of the process by inspecting about one sheet / week / product / process. However, other wafer extraction methods are conceivable depending on the purpose.
[0103]
In this way, by implementing the circuit pattern inspection method and apparatus in-line in the manufacturing process of a semiconductor device, fluctuations in various manufacturing conditions and occurrences of abnormalities can be detected within the actual inspection time. Can be prevented. In addition, by applying the circuit pattern inspection method and apparatus of the present application, it becomes possible to determine the inspection conditions of the wafer to be inspected efficiently and accurately in a short time, and as a result, more accurate inspection can be applied, resulting in defects. Can be detected with high sensitivity. In addition, the time required to determine the inspection conditions can be greatly reduced, so the waiting time of the product and the operator's occupation time can be reduced, and defects can be detected earlier than conventional devices and methods, increasing the productivity of semiconductor devices. Will be able to.
[0104]
These results can be matched or subjected to correlation evaluation as necessary, and data search can be performed from an individual terminal (such as a personal computer). Further, when a defect is detected, information on the occurrence location can be searched, various analyzes can be performed by the defect analysis apparatus, and the analysis result can be further stored as an analysis result.
[0105]
In addition, inspection apparatuses and analysis apparatuses other than those described in the present embodiment can be connected to the data collection and analysis system, and it is assumed that the inspection apparatus described in the first embodiment is also connected.
[0106]
As described above, with respect to the configuration of a typical apparatus of the present invention and the circuit pattern inspection method, a method of acquiring an electron beam image at high speed by irradiating an electron beam and performing a comparative inspection, a specific inspection flow, and the operation of each part Flow for determining inspection conditions, operation screen and operation method for inspection and inspection condition setting, hierarchy of inspection condition setting screen, semiconductor device by carrying out circuit pattern inspection of the present invention, and other circuit board having circuit pattern Although some embodiments such as a method for improving the productivity of the manufacturing process have been described, an inspection apparatus that combines a plurality of features listed in the claims is also possible without departing from the scope of the present invention. .
[0107]
【The invention's effect】
A typical effect obtained by the present invention will be briefly described below.
[0108]
In the conventional inspection method and apparatus, it was possible to inspect the surface of a substrate on which a fine circuit pattern was formed using an electron beam, and to detect the presence or absence of a defect that occurred on the circuit pattern. The procedure is complicated and inefficient. On the other hand, when inspecting a substrate such as a semiconductor device having a circuit pattern using the circuit pattern inspection apparatus of the present invention, the items for determining the inspection conditions are in a screen hierarchy displayed in parallel. It is now possible to grasp the overall flow, grasp the progress, and improve the efficiency of the input procedure.
[0109]
In addition, the inspection flow display and progress status are also revealed in the screen during inspection, so it is possible to grasp the current status in more detail, and the operability of inspection operations and recipe creation operations is greatly improved. Improved. Moreover, by using the inspection method and apparatus of the present invention, the inspection conditions can be created with high accuracy in a short time without delaying the start of inspection.
[0110]
Therefore, by applying this inspection to the substrate manufacturing process, it is possible to solve problems such as the operator occupying time being long due to the inefficiency in the above prior art, or the time and labor required for setting inspection conditions. Even if the number of substrates and inspection processes increases, inspection conditions can be set without affecting the start of inspection, so that it is possible to take measures against abnormalities quickly in the substrate manufacturing process. As a result, semiconductor devices and other substrates The defect rate can be reduced and the productivity can be increased. In addition, by applying the above inspection, the occurrence of an abnormality can be detected quickly, and measures can be taken earlier than before, so that a large number of defects can be prevented in advance, and as a result, Since the occurrence of defects itself can be reduced, the reliability of semiconductor devices and the like can be improved, the development efficiency of new products and the like can be improved, and the manufacturing cost can be reduced.
[Brief description of the drawings]
FIG. 1 is a diagram showing an inspection condition setting screen hierarchical structure.
FIG. 2 is a diagram showing a device configuration of a circuit pattern inspection device.
FIG. 3 is a partial configuration diagram of FIG. 1;
FIG. 4 is a diagram illustrating a hierarchy of inspection condition files.
FIG. 5 is a diagram showing a screen configuration at the time of inspection.
FIG. 6 is a diagram showing an inspection flow.
FIG. 7 shows an alignment method.
FIG. 8 is a diagram showing a first screen configuration when creating a recipe.
FIG. 9 is a diagram showing a second screen configuration when creating a recipe.
FIG. 10 is a diagram showing a third screen configuration when creating a recipe.
FIG. 11 is a diagram showing a fourth screen configuration when creating a recipe.
FIG. 12 is a diagram showing an inspection condition setting method of a conventional apparatus.
FIG. 13 is a diagram showing an inspection condition setting (recipe creation) flow.
FIG. 14 is a diagram showing an inspection condition setting screen hierarchical structure according to the first embodiment of the present invention.
FIG. 15 is a first operation screen diagram in an inspection mode.
FIG. 16 is a second operation screen diagram in the inspection mode.
FIG. 17 is a third operation screen diagram in the inspection mode.
FIG. 18 is a fourth operation screen diagram in the inspection mode.
FIG. 19 is a screen for defect confirmation.
[Explanation of symbols]
DESCRIPTION OF
Claims (10)
前記制御手段は、
前記画面部の第一表示領域に、複数の項目名を表示させ、当該項目名を前記入力手段を介して選択することにより検査操作あるいは検査条件を前記入力手段により入力可能とし、
前記画面部の第二表示領域に画面についてのメニューを切り替える指示情報を前記入力手段を介して指定可能に形成されたメニュー切替え画面を表示させ、
前記画面部の第三表示領域に検査の開始を前記入力手段を介して指示可能な検査開始画面を表示させ、
前記画面部の第四表示領域に、前記区割りされる領域を基板上のチップに配列対応させて区画し、チップに対応して検査領域として前記入力手段を介して指定可能な検査領域指定画面および指定された検査領域についての検査結果を形成する検査結果画面を表示させ、
前記検査操作あるいは検査条件を前記入力手段を介して設定中か、もしくは設定後の、当該検査操作あるいは検査条件に対応する前記項目名を他の項目名の表示形式と異なる表示形式で表示させることを特徴とする回路パターンの検査装置。The irradiation means for irradiating the substrate on which the circuit pattern is formed with light or a charged particle beam, the detection means for detecting a signal generated from the substrate by the irradiation, and the region divided by the X axis and the Y axis of the substrate Storage means for storing the signal detected by the detection means for imaging, comparison means for comparing the stored image of the area with an image of an area in which another identical circuit pattern is formed, and a comparison result In a circuit pattern inspection apparatus comprising: a discriminating means for discriminating a defect on a circuit pattern from a screen portion for displaying the stored image; a control means; and an input means .
The control means includes
A plurality of item names are displayed in the first display area of the screen unit, and an inspection operation or an inspection condition can be input by the input unit by selecting the item name via the input unit .
Instruction information for switching the menu for the screen on the second display region of the screen section to display the menu screen switching is specifiable formed through said input means,
The start of the test in the third display area of the screen section via the input means to display a steerable test starting screen,
In the fourth display area of the screen section, the divided area is divided and arranged corresponding to the chip on the substrate, and an inspection area designation screen that can be designated as the inspection area corresponding to the chip via the input means; Display the inspection result screen that forms the inspection result for the specified inspection area ,
Displaying the item name corresponding to the inspection operation or inspection condition in the display format different from the display format of other item names while the inspection operation or inspection condition is being set via the input means Circuit pattern inspection apparatus characterized by the above.
前記検査領域指定画面は、一つのチップの全体領域であることを特徴とする回路パターンの検査装置。In claim 1,
The circuit pattern inspection apparatus, wherein the inspection area designation screen is an entire area of one chip.
前記検査領域指定画面は、一つのチップの一部領域であることを特徴とする回路パターンの検査装置。In claim 1,
The circuit pattern inspection apparatus, wherein the inspection area designation screen is a partial area of one chip.
前記検査領域指定画面は、ウエハの一部分領域であることを特徴とする回路パターンの検査装置。In claim 1,
The circuit pattern inspection apparatus, wherein the inspection area designation screen is a partial area of a wafer.
前記画面部には、検査操作または検査条件を入力するための検査条件入力画面が形成されることを特徴とする回路パターンの検査装置。In claim 1,
An inspection condition input screen for inputting an inspection operation or an inspection condition is formed on the screen section.
検査条件入力画面には、検査を行う入力がなされた基板であるウエハの枚数と検査中のウエハの枚数が表示されることを特徴とする回路パターンの検査装置。In claim 5,
A circuit pattern inspection apparatus, wherein an inspection condition input screen displays the number of wafers that are substrates for which inspection is performed and the number of wafers being inspected.
前記画面部には、カセットの位置情報を示すカセット情報画面が表示されることを特徴とする回路パターンの検査装置。In claim 1,
The circuit pattern inspection apparatus, wherein a cassette information screen showing cassette position information is displayed on the screen section.
前記検査結果画面には、光学顕微鏡の映像または電子顕微鏡の映像が切り替えられていずれか一方が表示されることを特徴とする回路パターンの検査装置。In claim 1,
An inspection apparatus for circuit patterns, wherein either one of an optical microscope image or an electron microscope image is switched and displayed on the inspection result screen.
電子顕微鏡の映像は、ＳＥＭ低倍またはＳＥＭ高倍のいずれかの映像であることを特徴とする回路パターンの検査装置。In claim 8,
A circuit pattern inspection apparatus, wherein an image of an electron microscope is an image of either SEM low magnification or SEM high magnification.
Ｘ軸およびＹ軸によって区割された領域は、検査領域指定画面上において、Ｘ軸方向およびＹ軸方向に区割番号が付与され、当該区割番号による指定により検査領域が指定されることを特徴とする回路パターンの検査装置。In claim 1,
The area divided by the X axis and the Y axis is assigned a division number in the X axis direction and the Y axis direction on the inspection area designation screen, and the inspection area is designated by the designation by the division number. A circuit pattern inspection device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20874999A JP4588138B2 (en) | 1999-07-23 | 1999-07-23 | Circuit pattern inspection device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20874999A JP4588138B2 (en) | 1999-07-23 | 1999-07-23 | Circuit pattern inspection device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001035893A JP2001035893A (en) | 2001-02-09 |
| JP2001035893A5 JP2001035893A5 (en) | 2006-09-21 |
| JP4588138B2 true JP4588138B2 (en) | 2010-11-24 |
Family
ID=16561454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20874999A Expired - Fee Related JP4588138B2 (en) | 1999-07-23 | 1999-07-23 | Circuit pattern inspection device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4588138B2 (en) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4014379B2 (en) * | 2001-02-21 | 2007-11-28 | 株式会社日立製作所 | Defect review apparatus and method |
| JP2004257824A (en) * | 2003-02-25 | 2004-09-16 | Shimadzu Corp | Liquid crystal substrate management device |
| JP4056412B2 (en) | 2003-03-10 | 2008-03-05 | 株式会社東京精密 | Pattern inspection method and apparatus |
| CN1820346B (en) * | 2003-05-09 | 2011-01-19 | 株式会社荏原制作所 | Testing apparatus using charged particles and device manufacturing method using the testing apparatus |
| JP4079841B2 (en) * | 2003-06-30 | 2008-04-23 | オリンパス株式会社 | Defect display device |
| JP2006324597A (en) * | 2005-05-20 | 2006-11-30 | Hitachi High-Technologies Corp | Electron beam type pattern inspection device, and method for setting inspection condition of test piece |
| JP4699883B2 (en) * | 2005-11-30 | 2011-06-15 | 株式会社日立ハイテクノロジーズ | Appearance inspection device |
| CN101025402B (en) | 2006-02-17 | 2012-07-04 | 株式会社日立高新技术 | Scanning electron microscope and a method for imaging a specimen using the same |
| JP5204979B2 (en) * | 2006-02-17 | 2013-06-05 | 株式会社日立ハイテクノロジーズ | Imaging recipe generation method |
| JP4668809B2 (en) * | 2006-02-24 | 2011-04-13 | 株式会社日立ハイテクノロジーズ | Surface inspection device |
| JP4953427B2 (en) * | 2006-06-21 | 2012-06-13 | 東京エレクトロン株式会社 | Substrate processing apparatus, display method, recording medium, and program |
| JP2008009598A (en) | 2006-06-28 | 2008-01-17 | Konica Minolta Business Technologies Inc | Print controller, print control program, and print control method |
| JP5090725B2 (en) * | 2006-12-20 | 2012-12-05 | 株式会社日立ハイテクノロジーズ | Foreign matter inspection device |
| JP2009019997A (en) * | 2007-07-12 | 2009-01-29 | Toray Ind Inc | Flaw inspection device and method |
| JP2010073703A (en) * | 2008-09-16 | 2010-04-02 | Hitachi High-Technologies Corp | Apparatus and method for inspecting pattern |
| KR101130209B1 (en) | 2008-11-10 | 2012-04-12 | 세메스 주식회사 | Substrate inspecting apparatus and method for inspecting a substrate using the same |
| JP5154527B2 (en) * | 2009-09-16 | 2013-02-27 | 株式会社日立ハイテクノロジーズ | Foreign matter inspection device |
| US11030734B2 (en) * | 2017-01-06 | 2021-06-08 | Fuji Corporation | Mirror die image recognition system, reference die setting system, and mirror die image recognition method |
| CN116559173A (en) * | 2023-04-19 | 2023-08-08 | 深圳市晶存科技有限公司 | Chip detection method, system, device and storage medium |
-
1999
- 1999-07-23 JP JP20874999A patent/JP4588138B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001035893A (en) | 2001-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4588138B2 (en) | Circuit pattern inspection device | |
| US6903821B2 (en) | Inspection method, apparatus and system for circuit pattern | |
| JP4035242B2 (en) | Circuit pattern inspection method and inspection apparatus | |
| US8036447B2 (en) | Inspection apparatus for inspecting patterns of a substrate | |
| US7423746B2 (en) | Circuit-pattern inspecting apparatus and method | |
| JP4413767B2 (en) | Pattern inspection device | |
| JP4564728B2 (en) | Circuit pattern inspection device | |
| JP4922962B2 (en) | Circuit pattern inspection method and inspection apparatus | |
| JP4177375B2 (en) | Circuit pattern inspection method and inspection apparatus | |
| JP3836735B2 (en) | Circuit pattern inspection device | |
| JP2000193594A (en) | Circuit pattern inspecting method and its device | |
| JP2006216611A (en) | Pattern inspection apparatus | |
| JP2006331825A (en) | Inspection device and inspection method of circuit pattern | |
| JP4230899B2 (en) | Circuit pattern inspection method | |
| JP4603448B2 (en) | Circuit pattern inspection device | |
| JP4634236B2 (en) | Electronic pattern inspection system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060720 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060720 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080425 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080520 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100908 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |