JP2000193594A - Circuit pattern inspecting method and its device - Google Patents

Circuit pattern inspecting method and its device

Info

Publication number
JP2000193594A
JP2000193594A JP10367710A JP36771098A JP2000193594A JP 2000193594 A JP2000193594 A JP 2000193594A JP 10367710 A JP10367710 A JP 10367710A JP 36771098 A JP36771098 A JP 36771098A JP 2000193594 A JP2000193594 A JP 2000193594A
Authority
JP
Japan
Prior art keywords
image
circuit pattern
comparison
means
conditions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10367710A
Other languages
Japanese (ja)
Inventor
Takashi Hiroi
Hiroshi Morioka
Mari Nozoe
Yasutsugu Usami
康継 宇佐見
高志 広井
洋 森岡
真理 野副
Original Assignee
Hitachi Ltd
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, 株式会社日立製作所 filed Critical Hitachi Ltd
Priority to JP10367710A priority Critical patent/JP2000193594A/en
Priority claimed from US09/450,856 external-priority patent/US6476913B1/en
Publication of JP2000193594A publication Critical patent/JP2000193594A/en
Priority claimed from US11/931,856 external-priority patent/US7957579B2/en
Application status is Pending legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To enable the conditions of inspections to be speedily and easily optimized by storing searched conditions, extracting differences by comparison through the use of the stored conditions, and displaying the differences extracted by the comparison. SOLUTION: The surface of a substrate 24 on which a circuit pattern is formed is irradiated with charged particles, and a signal which occurs from the surface of the substrate 24 by the irradiation is detected by a secondary electron detecting part 22. A control part 21 detects defects in the pattern by storing the detected signal as a digital image in a storage means 81, comparing the stored image with an image expected to be the same image, extracting differences, and displaying the differences extracted by the comparison on an image display part 88. In other words, by detecting the image of a specified region on the surface of the substrate 24, storing it as a digital image, subjecting the stored digital image to image processing one time or a plurality of times under changed conditions, and determining the appropriateness of the conditions of the image processing, the control part 21 searches for comparison conditions capable of extracting differences, stores the searched conditions, extracts the differences by the comparison through the use of the stored conditions, and displays the differences extracted by the comparison.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は半導体装置や液晶等微細な回路パターンを有する基板製造方法および装置に係わり、特に半導体装置やフォトマスクのパターン検査技術に係わり、半導体装置製造過程途中のウエハ上のパターン検査技術,電子線を使用して比較検査する技術に関する。 The present invention relates to relates to a substrate manufacturing method and apparatus having the semiconductor devices and liquid crystal like fine circuit patterns, especially relates to a semiconductor device and a photomask pattern inspection techniques, a semiconductor device manufacturing process midway on the wafer the pattern inspection techniques, for Comparative testing technique using an electron beam.

【0002】 [0002]

【従来の技術】半導体ウエハの検査を一例として説明する。 Described as an example of inspection of a semiconductor wafer.

【0003】半導体装置は、半導体ウエハ上に主にホトマスクに形成されたパターンをリソグラフィー処理およびエッチング処理により転写する工程を繰り返すことにより製造される。 [0003] The semiconductor device is manufactured by repeating the step of transferring the main pattern formed on the photomask onto the semiconductor wafer by lithography and etching. 半導体装置の製造過程において、リソグラフィー処理やエッチング処理その他各種加工処理の良否,異物発生等は、半導体装置の歩留まりに大きく影響を及ぼすため、異常や不良発生を早期にあるいは事前に検知するために製造過程の半導体ウエハ上のパターンを検査する方法は従来から実施されている。 Produced in the process of manufacturing a semiconductor device, a lithography process and an etching process other quality of various processing, occurrence of foreign matters or the like, since a great influence on the yield of the semiconductor device, in order to detect the early or advance abnormality or failure method of inspecting a pattern on a semiconductor wafer process has been carried out conventionally.

【0004】半導体ウエハ上のパターンに存在する欠陥を検査する方法としては、半導体ウエハに白色光を照射し、光学画像を用いて複数のLSIの同種の回路パターンを比較する欠陥検査装置が実用化されており、例えば光学画像を用いた検査方法では、特開平3−167456 号公報に記載されているように、基板上の光学照明された領域を時間遅延積分センサで結像し、その画像と予め入力されている設計情報とを比較することにより欠陥を検出する方式が開示されている。 As a method for inspecting a defect existing in the pattern on the semiconductor wafer, the white light is irradiated to the semiconductor wafer, the defect inspection apparatus commercialized for comparing the circuit pattern of the same type of a plurality of LSI using an optical image are, for example, in the inspection method using an optical image, as described in JP-a-3-167456, and forms an optical illuminated area on a substrate with TDI sensor, and the image method of detecting a defect has been disclosed by comparing the design information inputted in advance.

【0005】また、回路パターンの微細化や回路パターン形状の複雑化,材料の多様化に伴い、光学画像による欠陥検出が困難になってきたため、光学画像よりも分解能の高い電子線画像を用いて回路パターンを比較検査する方法が提案されてきた。 Further, complexity of miniaturization and the circuit pattern of the circuit pattern, with the diversification of materials, since it has become difficult to defect detection by the optical image, by using an electron beam image with a high resolution than the optical image how to compare inspecting a circuit pattern have been proposed. 電子線を用いたパターンの比較検査装置として、J. Vac. Sci. Tech. B, Vol. 9,No. As a comparison inspection apparatus of a pattern using an electron beam, J. Vac. Sci. Tech. B, Vol. 9, No.
6, pp. 3005 - 3009(1991)、J. Vac. Sci. Tech. B, . 6, pp 3005 -.... 3009 (1991), J Vac Sci Tech B,
Vol. 10, No.6, pp.2804 - 2808(1992)、および特開平 . Vol 10, No.6, pp.2804 - 2808 (1992), and JP
5-258703号公報とUSP5,502,306に、通常のSEMの10 To 5-258703 discloses a USP5,502,306, 10 normal SEM
0倍以上(10nA以上)の電子線電流をもった電子線を導電性基板(X線マスク等)に照射し、発生する二次電子・反射電子・透過電子のいずれかを検出し、その信号から形成された画像を比較検査することにより欠陥を自動検出する方法が開示されている。 0 times or more is irradiated with an electron beam having an electron beam current of (more than 10 nA) to the conductive substrate (X-ray mask or the like), to detect any of the generated secondary electrons, reflected electrons and transmitted electrons, the signal method of automatically detecting discloses a defect by comparing an image formed from the inspection. このように、光学式外観検査および光学式外観検査に比べて欠陥検出性能の高い電子線走査方式のウエハ自動外観検査で微細なパターンの検査を実施し、回路パターン形成過程で発生した各種欠陥を検出できるようになった。 In this manner, an inspection of fine patterns in the wafer automatic visual inspection of the high electron beam scanning method of defect detection performance compared to optical inspection and optical inspection, the various defects generated in the circuit pattern forming process It can now be detected.

【0006】上記欠陥検査においては、隣接する同等の回路パターンの画像を形成しこれらを比較して欠陥を自動検出するものであるが、検査においては様々なパターンレイアウトのウエハあるいは様々な材料のパターンに対応する必要がある。 [0006] In the defect inspection is defective by comparing them to form an image equivalent circuit pattern adjacent is to automatically detect the wafer or different materials of different pattern layout in test pattern there is a need to respond to. 隣接するパターン同士を正確に比較するためには、パターンの配置すなわちウエハ上のチップ(ダイ)やショットの配列を予め求めて当該被検査ウエハの検査条件としておく必要がある。 To accurately compare the patterns adjacent to each other, it is necessary to set the inspection conditions of the wafer to be inspected is previously obtained a sequence of chips (die) and shots on arrangement i.e. a wafer pattern. また、様々な材料において検査に適した画像を形成するためには、画像の明るさやパターン/下地のコントラストを適正な値に設定し当該被検査ウエハの検査条件としておく必要がある。 Further, in order to form an image suitable for the inspection in a variety of materials, it is necessary to set the inspection conditions of setting the contrast of the brightness and the pattern / background image to a proper value the wafer to be inspected. しかし、上記従来装置においてはこれらの検査条件設定の手順や操作方法については記載がなく、その操作が煩雑で、新規に検査対象となるウエハについて適切な検査条件を一通り設定するのに1〜数時間を要していた。 However, no description about the procedure and operation of these test conditions set in the above conventional apparatus, its operation is complicated, to set one way appropriate test conditions for wafer to be newly inspected 1 it takes several hours. 半導体製造ラインにおいては、複数の製品(すなわち複数の回路パターン配列)、且つ複数の工程(すなわち複数の材料および複数の詳細な回路パターン形状)についてパターン検査を実施するため、膨大な数の検査条件を設定する必要があり、その結果、検査における各操作、特に検査条件設定操作に膨大な時間を要するという問題があった。 In the semiconductor production line, a plurality of products (i.e., a plurality of circuit pattern arrangement), and a plurality of steps (i.e., a plurality of materials and a plurality of detailed circuit pattern) for carrying out the pattern inspection for a huge number test conditions It must be set. As a result, there has been the operation, a problem that particularly requires an enormous amount of time for the inspection condition setting operation in the inspection.

【0007】上記問題点に対して、検査作業と同時に並行してデータ処理やパラメータ設定を実行できる技術として特開昭63−32604 号公報に、検査と同時にデータ処理パラメータ設定を行うための操作部と制御部および機構部の信号授受方法が開示されている。 [0007] with respect to the problem, inspection work at the same time in parallel with the JP 63-32604 discloses a technique capable of performing data processing and parameter setting, inspection and operation unit for performing data processing parameter set at the same time signal exchange process of the control unit and mechanism are disclosed as. しかし、本方式では信号授受についての記載はあるが、複雑で入力パラメータ数の多い検査装置についての操作性やパラメータ用データ構造に関する記載がなかった。 However, in this method there is described for signal exchange, there is no description about operability and parameter data structure for complex input parameters large number of testing apparatus.

【0008】 [0008]

【発明が解決しようとする課題】上記従来技術に記載したように、半導体装置をはじめとする各種微細な回路パターンに対して光学式外観検査や光学式検査方式を補完する方法として、電子線を試料表面に走査し発生する二次荷電粒子を検出する方式の外観検査方法が提案されている。 As described in the prior art [0005] As a method to complement optical inspection and optical inspection systems for various fine circuit pattern including a semiconductor device, an electron beam appearance inspection method of method of detecting secondary charged particles generated by scanning the sample surface has been proposed.

【0009】しかし、基板上の回路パターンの画像を取得し、隣接する同等のパターンと比較する方式の各種検査においては、基板であるウエハ上に形成された回路パターンの配列、すなわちショットの配列や、その中のチップ(ダイ)配列、さらにその中のメモリセル・周辺回路・ロジック回路・テストパターン等の配列を予め検査条件として設定しておく必要があり、さらに被検査ウエハのパターン詳細形状や材質に応じて照射光の条件や検出条件,画像比較条件,欠陥判定条件等を各々設定する必要がある。 [0009] However, to obtain an image of the circuit pattern on the substrate, in the various inspection methods to be compared with the adjacent pattern equivalent to the sequence of the circuit pattern formed on a wafer as a substrate, namely Ya sequence of shots , chips (dies) sequence therein, must be further sets the array of memory cell peripheral circuit, a logic circuit test pattern or the like therein in advance as inspection condition, Ya pattern detailed shape of the further wafer to be inspected conditions and detection conditions of the irradiation light in accordance with the material, the image comparison condition, it is necessary to set each defect determination conditions. また、半導体装置プロセス条件変更の都度これらの条件も適切に変更する必要がある。 Further, these conditions each time the semiconductor device process conditions change also need to be modified appropriately. このような場合に、以下のような問題点があった。 In such a case, it has the following problems. 例えば数多くのパラメータを順次入力・設定する際に、操作画面は入力に応じて順次切り替わるがその順序と項目がオペレータには不明であった。 For example, when sequentially inputting and setting a number of parameters, the operation screen is switched sequentially but their order and items in accordance with the input was not known to the operator. そのため、入力が不要な項目についても一度画面表示し確認してから次画面に遷移するようになっており効率が悪かった。 Therefore, the input efficiency is adapted to transition to the next screen was bad from the once-screen display and also check for unnecessary items. また、既入力データを再度確認したり再入力する際に、前画面に戻れない、あるいは現在の入力段階が不明なため戻る画面の階層が不明であるために数多くの操作を経なければ前画面に戻れない等の問題点があった。 In addition, when entering again or check the already input data again, before not return to the screen, or the current of the input stage before to go through a number of operations to hierarchy is unknown of the screen to return for unknown screen there is a problem such as not go back to. さらに、別の従来装置においては、操作用ワークステーション上に複数のパラメータ入力画面をウインドウ形式で表示することができるが、本方式においても複数のウインドウが重なって表示されるため、下に隠れた画面についてはその情報を見ることができず画面選択操作をすることが困難であった。 Further, in another conventional apparatus, it can display a plurality of parameter input screen in the operation workstation window format, since a plurality of windows are displayed overlapping in the present method, it hid under it is a screen selection operation can not see the information has been difficult for the screen. これらの問題により、前述のように膨大な数の入力項目を、品種・工程毎に多数作成が必要なため、検査そのものが高速であってもその準備の効率が悪く、時間を要するため、早期に新製品・新工程に検査を適用することが困難となっていた。 These problems, a large number of input items, as described above, because it requires the creation number for each cultivar-step, poor efficiency of the preparation inspection itself be a high speed, it takes time, early it has been difficult to apply the test to new products and new process. また、検査条件を設定する際に、検査装置を使用して条件を設定しなければならないので、結果として検査時間が少なくなり、スループットが低下していた。 Also, when setting the inspection conditions, since they must be set conditions using the inspection apparatus, inspection time is reduced as a result, the throughput is lowered. また、検査を高速化しても、その後の目視確認を同一の検査装置で行うとなると、検査にかけられる時間が少なくなり、結果としてスループットが低下するという問題点があった。 Further, even faster inspection and subsequent visual check made when carried out in the same test apparatus, the less time taken to test throughput is disadvantageously reduced as a result.

【0010】本発明の第一の目的は、白色光・レーザ光、あるいは電子線を照射して形成された画像を用いて微細な回路パターンを検査する技術において、検査に必要な各種条件を設定する際にその操作性効率を向上するための技術を提供することにある。 [0010] The first object of the present invention is a white light laser beam, or electron beam to inspect a fine circuit pattern using an image formed by irradiation techniques, set various conditions necessary for inspection It is to provide a technique for improving the operability productive when.

【0011】本発明の第二の目的は、上記検査条件設定時の操作性を向上するための操作画面表示方法および操作画面レイアウトを提供することにある。 [0011] A second object of the present invention is to provide an operation screen display method and an operation screen layout for improving the operability at the time of the inspection condition setting.

【0012】本発明の第三の目的は、上記検査条件等を設定する操作画面を用いた検査および検査条件設定操作方法および機能を提供することにある。 [0012] A third object of the present invention is to provide an inspection and inspection condition setting operation method and function using the operation screen for setting the inspection conditions or the like.

【0013】本発明の第四の目的は、上記の課題を解決し、短時間で効率よく検査のための各種条件設定を実行できる技術を提供し、回路パターンを高精度に検査する技術を早期に多種・多工程の半導体装置その他の微細回路パターンに適用することにより、従来の方法より早く半導体装置等のプロセス不良を摘出し、検査結果を製造条件に反映し、半導体装置等の信頼性を高めるとともに不良率を低減するのに寄与する検査方法を供与することにある。 [0013] A fourth object of the present invention, early technology to solve the above problems, to provide a technique capable of executing various condition settings for quickly and efficiently test checks the circuit pattern with high precision a by applying the semiconductor device other fine circuit pattern of a wide, multi-step, were excised process defective semiconductor device or the like earlier than the conventional method, reflecting the inspection result to the manufacturing condition, the reliability of such semiconductor devices It is to donate contribute inspection method to reduce the defect rate while increasing.

【0014】また、従来の装置にあっては、画面機能が十分に生かされているとはいえなかった。 [0014] In addition, in the conventional apparatus, not be said screen function has been exploited enough. そのため、基板の検査が必ずしも容易に行われているとは限らず、使い勝手が悪かった。 Therefore, not limited to the inspection of the substrate is not always easily done, usability is poor. また、適当な検査条件が設定できているとはいえなかった。 In addition, not be said to be appropriate inspection conditions are can be set. 特に、電子線を用いた検査装置においては、電子線を照射する回数によって基板の状態が変化し、夫々の状態では検査条件が異なる。 In particular, in the inspection apparatus using an electron beam, the state of the substrate is changed by the number of times of irradiating the electron beam, the inspection conditions are different in each state. 使い勝手,手順が適切でない場合には検査条件を設定している時に基板の状態を変化させてしまい、変化した状態で適切に設定したとしても、実際の検査時には電子線が照射されていない条件で検査することになるため、適切な条件が設定されているとは言えない。 Usability, procedures will by changing the state of the substrate when setting the inspection conditions if not appropriate, even if properly set in a state changed, at the time of actual inspection under the condition that the electron beam is not irradiated since that will be inspected, it can not be said that appropriate conditions are set.

【0015】本発明はかかる点に鑑みてなされたもので、基板検査装置の画面機能を改良し、使い勝手の良い基板検査方法、および基板検査装置を提供することを目的とする。 [0015] The present invention has been made in view of the foregoing, to improve the screen function of the board inspecting apparatus, and an object thereof is to provide a user-friendly substrate inspection method, and a substrate inspection device. 特に検査条件の最適化を迅速かつ容易に図ることができる方法とその装置を提供することにある。 In particular to provide a method and apparatus which can achieve quick and easy optimization of test conditions.

【0016】 [0016]

【課題を解決するための手段】上記目的を達成するために、本発明では、回路パターンの形成された基板表面に荷電粒子を照射し、照射により基板表面から発生する信号を検出し、検出した信号をディジタル画像として記憶し、記憶された画像を同一の画像であることが期待される画像と比較して差異を抽出し、比較により抽出された差異を表示することでパターンの欠陥を検出する回路パターン検査方法において、基板表面の指定された領域の画像を検出,ディジタル画像として記憶し、記憶したディジタル画像に対し条件を変えて1回又は複数回画像処理を行い、画像処理条件の適切さを判断することで差異の抽出が可能な該比較の条件を探索し、探索した条件を記憶し、記憶した条件を用いて比較による差異の抽出と、比較により抽出 To achieve the above object, according to the solution to ## in the present invention, it is irradiated with charged particles to the substrate surface on which the circuit pattern is formed, and detecting a signal generated from the substrate surface by irradiation and detection storing the signal as a digital image, the stored image compared to an image which is expected to be the same image to extract difference, detecting defects of a pattern by displaying the differences extracted by comparing in the circuit pattern inspection method, detecting an image of the designated area of ​​the substrate surface is stored as a digital image, it performs one or more times the image processing under different conditions to digital images stored, appropriateness of the image processing conditions exploring the conditions of the comparison that can be extracted difference by determining and storing the search criteria, and extraction of the difference by the comparison with the stored condition, extracted by comparison れた差異を表示することを特徴とする。 And displaying the differences that were.

【0017】また、本発明では、回路パターンの形成された基板表面に光、又は荷電粒子を照射し、照射により基板表面から発生する信号を検出し、検出した信号をディジタル画像として記憶し、記憶された画像を同一の画像であることが期待される画像と比較して差異を抽出し、比較により抽出された差異を表示することでパターンの欠陥を検出する回路パターン検査方法において、基板表面の指定された領域の画像を検出,ディジタル画像として記憶し、記憶したディジタル画像に対し条件を変えて1回又は複数回比較による差異の抽出を行い、抽出結果より該画像処理条件の適切さを判断することで差異の抽出が可能な該比較の条件を探索し、探索した条件を記憶し、記憶した条件を用いて比較による差異の抽出と、比較により抽出さ [0017] In the present invention, light or charged particle is irradiated on the substrate surface on which the circuit pattern is formed, and detecting a signal generated from the substrate surface by irradiation, and stores the detected signal as a digital image, stored image compared to an image which is expected to be the the same image to extract the difference, in the circuit pattern inspection method for detecting defects of a pattern by displaying the difference extracted by the comparison, of the substrate surface detecting an image of the specified area is stored as a digital image, stored under different conditions to digital image was extracted differences by one or more times compared with the extraction result from the determining appropriateness of the image processing conditions and difference extraction exploring the conditions of the comparison possible, and stores the search criteria, differences by comparison with the stored condition extracted by, is extracted by comparing た差異を表示することを特徴とする。 Characterized in that it displays the difference.

【0018】更に、本発明は、回路パターンの形成された基板表面に光、又は荷電粒子を照射し、該照射により基板表面から発生する信号を検出し、検出した信号をディジタル画像として記憶し、記憶された画像を同一の画像であることが期待される画像と比較して差異を抽出し、比較により抽出された差異を表示することでパターンの欠陥を検出する回路パターン検査方法において、操作画面上で基板表面の指定された領域の画像検出を指示し、指示によりディジタル画像として記憶し、操作画面上で条件を指示することで記憶したディジタル画像に対し比較による差異の抽出を行い、抽出結果を操作画面上に表示し、画像処理条件の適切さを判断することで差異の抽出が可能な該比較の条件を探索し、探索した条件を記憶し、記憶した条 Furthermore, the present invention irradiates light to the substrate surface on which the circuit pattern is formed, or charged particles, and detection signals generated from the surface of the substrate by the irradiation, and stores the detected signal as a digital image, extracting the difference of the stored image as compared to the image are expected to be the same image, the circuit pattern inspection method for detecting defects of a pattern by displaying the difference extracted by the comparison, the operation screen instructs image detection in a specified area of ​​the substrate surface above and stored as a digital image in accordance with an instruction performs extraction of a difference by the comparison to a digital image stored by instructing the conditions on the operation screen, the extraction result display on the operation screen, differences by determining the adequacy of the image processing condition extraction exploring the conditions of the comparison possible, and stores the search criteria, and stores conditions を用いて比較による差異の抽出と、比較により抽出された差異を表示することを特徴とする。 Extraction of difference by comparison with, and displaying the differences extracted by the comparison.

【0019】本発明は、ウエハの回路パターンが形成された基板表面に光、または光および荷電粒子線を照射し、該照射によって基板から発生する信号を検出し、該検出によって得られた信号を画像化して記憶し、該記憶された画像を他の同一の回路パターンから形成された画像と比較して、比較結果から回路パターン上の画像処理結果を表示する回路パターンの検査方法において、ウエハマップ上の指定場所の画像を取得し、取得した画像に対して指定した条件で画像処理を行い、かつ画像処理した結果を表示して設定条件を変化せしめて繰り返して画像処理を行い、検査設定条件を決定することを特徴とする。 [0019] The present invention relates to an optical surface of the substrate on which a circuit pattern of the wafer is formed or irradiated with light and the charged particle beam, and detecting a signal generated from the substrate by the irradiation, the signal obtained by said detection imaged and stored, as compared with the image formed with the stored image from another same circuit pattern, in the inspection method of a circuit pattern for displaying an image processing result on the circuit pattern from the comparison result, the wafer map acquiring an image of the designated location of the upper, and retrieve and performs image processing on the specified conditions for image and image processing result display to repeatedly contain altered setting conditions of the image processing, test setting conditions and determining the.

【0020】本発明は、ウエハの回路パターンが形成された基板表面に光、またはレーザ光および荷電粒子線を照射し、該照射によって基板から発生する信号を検出し、該検出によって得られた信号を画像化して記憶し、 [0020] The present invention irradiates light or a laser beam and a charged particle beam, the substrate surface on which a circuit pattern of the wafer is formed to detect a signal generated from the substrate by the irradiation, the resulting signal by said detection the image of the store,
該記憶された画像を他の同一の回路パターンから形成された画像と比較して、比較結果から回路パターン上の画像処理結果を表示する回路パターンの検査方法において、ウエハマップ上の指定場所の画像を取得し、取得した画像に対して指定した条件で画像処理を行い、かつ画像処理した結果を表示して設定条件を変化せしめて光またはレーザ光を一回、または繰り返して照射し、荷電粒子線は一回照射して得られた画像について繰り返して画像処理を行い、検査設定条件を決定することを特徴とする。 Compared with the image formed using the stored image from another same circuit pattern, in the inspection method of a circuit pattern for displaying an image processing result on the circuit pattern from the comparison result, the specified location on the wafer map image acquires, performs image processing under the conditions specified for the acquired image, and irradiation with displaying the results of the image processing made to change the setting condition light or laser beam once, or repeatedly, charged particles line use repeated image processing on images obtained by irradiating once, and determining the test setting conditions.

【0021】本発明は、本来同一形状となるように形成された複数の回路パターンを有するウエハ基板表面に荷電粒子を照射し、該照射により前記ウエハ基板表面から発生する2次荷電粒子を検出し、該検出した2次荷電粒子の信号を用いて前記基板表面の本来同一形状となるように形成された複数の回路パターンのディジタル画像を順次得、該順次得たウエハ基板表面のディジタル画像を用いて前記回路パターンの欠陥を検出する回路パターン検査方法において、前記ウエハのマップと該マップ上で指定した場所の欠陥場所の欠陥画像を並列して表示することを特徴とする。 The present invention is irradiated with charged particles on the wafer substrate surface with a plurality of circuit patterns formed so as to inherently the same shape, and detecting secondary charged particles generated from the wafer substrate surface by the irradiation sequentially obtain a digital image of a plurality of circuit patterns formed so that the original same shape of the substrate surface by using a signal of the secondary charged particles the detected using a digital image of that order next obtained wafer substrate surface in the circuit pattern inspection method for detecting defects of the circuit pattern Te, and displaying the defect image of the defect location location specified on the map and the map of the wafer in parallel.

【0022】本発明は、前記マップには、検査領域またはメモリヒル領域を表示することを特徴とする。 The present invention, in the map, and displaying the examination region or Memorihiru region.

【0023】本発明は、前記マップには、これに関連して欠陥位置、ウエハチップの情報、現在のステージ位置およびマップの寸法を示すスケールなどの検査情報を表示することを特徴とする。 [0023] The present invention, in the map, defect location in relation to this, information of wafer chip, and displaying the examination information, such as scale indicating the size of the current stage position and map.

【0024】本発明は、表示する欠陥を選択、又はそれらの順番を並び替える欠陥ブルタリングを行うことを特徴とする。 The present invention selects the defect to be displayed, or and performs rearranging defect Burutaringu their order.

【0025】本発明は、前記マップまたは前記欠陥画像を拡大表示することを特徴とする。 The present invention is characterized in that to enlarge the map or the defect image.

【0026】本発明は、本来同一形状となるように形成された複数の回路パターンを有するウエハ基板表面に荷電粒子を照射し、該照射により前記ウエハ基板表面から発生する2次荷電粒子を検出し、該検出した2次荷電粒子の信号を用いて前記基板表面の本来同一形状となるように形成された複数の回路パターンのディジタル画像を順次得、該順次得たウエハ基板表面のディジタル画像を用いて前記回路パターンの欠陥を検出する回路パターン検査方法において、回路パターンのディジタル画像を画像処理して欠陥を抽出し、感度条件として設定されている横ずれと明るさをXY軸にとり、欠陥の数データをZ [0026] The present invention irradiates a charged particle on the wafer substrate surface with a plurality of circuit patterns formed so as to inherently the same shape, and detecting secondary charged particles generated from the wafer substrate surface by the irradiation sequentially obtain a digital image of a plurality of circuit patterns formed so that the original same shape of the substrate surface by using a signal of the secondary charged particles the detected using a digital image of that order next obtained wafer substrate surface in the circuit pattern inspection method for detecting defects of the circuit pattern Te takes to extract the defect by image processing a digital image of a circuit pattern, the lateral shift and brightness that is set as the sensitivity conditions in the XY axis, the number of defect data the Z
軸としたグラフを表示することを特徴とする。 And displaying a graph in which the axis.

【0027】本発明は、抽出された個々の欠陥が既分類の欠陥との距離が一定値以下であるときには該分類にその既分類を付与し、該付与後に欠陥数データを求めることを特徴とする。 The invention, distance individual defects that have been extracted with defects already classification grant that already classified in the classification when it is below a predetermined value, and wherein the determination of the number of defects data after the grant to.

【0028】本発明は、ウエハの回路パターンが形成された基板表面に光、またはレーザ光および荷電粒子線を照射する照射手段と、該照射によって基板から発生する信号を検出する検出手段と、該検出手段によって検出された信号を画像化して記憶する記憶手段と、該記憶された画像を他の同一の回路パターンから形成された画像と比較する比較手段と、および比較結果から回路パターン上の画像処理結果を表示する表示手段とを備えた回路パターンの検査装置において、レシピ作成画面上に一時的な検査領域を設定する手段と、該手段によって検査領域を設定する手段とおよび設定された領域の検査を指示する指示手段とを備えたことを特徴とする。 [0028] The present invention relates to an optical surface of the substrate on which a circuit pattern of the wafer is formed or irradiating means for irradiating a laser beam and a charged particle beam, a detection unit for detecting a signal generated from the substrate by the irradiation, the storage means for storing by imaging the signal detected by the detecting means, the stored comparison means image compared with an image formed from another of the same circuit pattern, and the comparison result from the image of the circuit pattern in the inspection apparatus for circuit pattern and display means for displaying the processing result, and means for setting the temporary examination region recipe creation screen, means the and set region for setting an inspection area by the means characterized by comprising an instruction means for instructing examination.

【0029】本発明は、ウエハの回路パターンが形成された基板表面に光、またはレーザ光および荷電粒子線を照射し、該照射によって基板から発生する信号を検出し、該検出によって得られた信号を画像化して記憶し、 [0029] The present invention irradiates light or a laser beam and a charged particle beam, the substrate surface on which a circuit pattern of the wafer is formed to detect a signal generated from the substrate by the irradiation, the resulting signal by said detection the image of the store,
該記憶された画像を他の同一の回路パターンから形成された画像と比較して、比較結果から回路パターン上の画像処理結果を表示する回路パターンの検査方法において、レシピ作成中に一時的な検査領域を設定し、かつ設定した領域で検査結果の確認を実行しつつ作成途中のレシピの状態を画面上で表示することを特徴とする。 Compared with the image formed using the stored image from another same circuit pattern compared in test method of a circuit pattern for displaying an image processing result on the circuit patterns from the results, the temporary examination during recipe creation set the region, and characterized by displaying the status of the process of creation recipe on the screen while performing the confirmation of the inspection results in the set region.

【0030】本発明は、ウエハの回路パターンが形成された基板表面に光、または光および荷電粒子線を照射する照射手段と、該照射によって基板から発生する信号を検出する検出手段と、該検出手段によって検出された信号を画像化して記憶する記憶手段と、該記憶された画像を他の同一の回路パターンから形成された画像と比較する比較手段と、および比較結果から回路パターン上の画像処理結果を表示する表示手段とを備えた回路パターンの検査装置において、ウエハマップ上の指定場所の画像取得手段と、画像処理条件の設定手段と、および前記画像取得手段によって取得された取得画像と前記設定手段により設定された画像処理条件により画像処理を行い、 [0030] The present invention includes irradiating means for irradiating light to the substrate surface on which a circuit pattern of the wafer is formed or light and charged particles beam, detection means for detecting a signal generated from the substrate by the irradiation, the detection storage means for storing by imaging the detected signal by means of image processing on the circuit pattern from the comparison means and, and the comparison result of comparing the image formed the stored image from another identical circuit patterns in the inspection apparatus for circuit pattern and display means for displaying the results, an image acquisition unit of the specified location on the wafer map, and setting means of the image processing conditions, and the acquired captured image by the image acquiring means the It performs image processing by the image processing conditions set by the setting means,
画像処理結果を画面上で確認する手段とを有することを特徴とする。 And having a means for confirming the image processing results on a screen.

【0031】本発明は、ウエハの回路パターンが形成された基板表面に光、またはレーザ光および荷電粒子線を照射する照射手段と、該照射によって基板から発生する信号を検出する検出手段と、該検出手段によって検出された信号を画像化して記憶する記憶手段と、該記憶された画像を他の同一の回路パターンから形成された画像と比較する比較手段と、および比較結果から回路パターン上の画像処理結果を表示する表示手段とを備えた回路パターンの検査装置において、ウエハマップ上の指定場所の画像取得手段と、画像処理条件の設定手段と、および前記画像取得手段によって取得された取得画像と前記設定手段により設定された画像処理条件により画像処理を行い、回路パターン上の欠陥情報を確認する手段とを有することを特徴と [0031] The present invention relates to an optical surface of the substrate on which a circuit pattern of the wafer is formed or irradiating means for irradiating a laser beam and a charged particle beam, a detection unit for detecting a signal generated from the substrate by the irradiation, the storage means for storing by imaging the signal detected by the detecting means, the stored comparison means image compared with an image formed from another of the same circuit pattern, and the comparison result from the image of the circuit pattern in the inspection apparatus for circuit pattern and display means for displaying the processed result, an image acquisition unit of the specified location on the wafer map, and setting means of the image processing condition, and the acquired image acquired by the image acquisition unit It performs image processing by the image processing conditions set by the setting means, and characterized in that it has a means for confirming the defect information on the circuit pattern る。 That.

【0032】本発明は、ウエハの回路パターンが形成された基板表面に光、またはレーザ光および荷電粒子線を照射する照射手段と、該照射によって基板から発生する信号を検出する検出手段と、該検出手段によって検出された信号を画像化して記憶する記憶手段と、該記憶された画像を他の同一の回路パターンから形成された画像と比較する比較手段と、および比較結果から回路パターン上の画像処理結果を表示する表示手段とを備えた回路パターンの検査装置において、ウエハマップ上の指定場所の画像取得手段と、画像処理条件の設定手段と、および前記画像取得手段によって取得された取得画像と前記設定手段により設定された画像処理条件により画像処理を行い、検査パラメータを確認する手段とを有することを特徴とする。 [0032] The present invention relates to an optical surface of the substrate on which a circuit pattern of the wafer is formed or irradiating means for irradiating a laser beam and a charged particle beam, a detection unit for detecting a signal generated from the substrate by the irradiation, the storage means for storing by imaging the signal detected by the detecting means, the stored comparison means image compared with an image formed from another of the same circuit pattern, and the comparison result from the image of the circuit pattern in the inspection apparatus for circuit pattern and display means for displaying the processed result, an image acquisition unit of the specified location on the wafer map, and setting means of the image processing condition, and the acquired image acquired by the image acquisition unit It performs image processing by the image processing condition set by the setting unit, and having a means for confirming the inspection parameters.

【0033】本発明は、ウエハの回路パターンが形成された基板表面に光、またはレーザ光および荷電粒子線を照射する照射手段と、該照射によって基板から発生する信号を検出する検出手段と、該検出手段によって検出された信号を画像化して記憶する記憶手段と、該記憶された画像を他の同一の回路パターンから形成された画像と比較する比較手段と、および比較結果から回路パターン上の画像処理結果を表示する表示手段とを備えた回路パターンの検査装置において、ウエハマップ上の指定場所の画像取得手段と、画像処理条件の設定手段と、および前記画像取得手段によって取得された取得画像と前記設定手段により設定された画像処理条件により画像処理を行い、検査パラメータおよび回路パターン上の欠陥情報である画像処理結 [0033] The present invention relates to an optical surface of the substrate on which a circuit pattern of the wafer is formed or irradiating means for irradiating a laser beam and a charged particle beam, a detection unit for detecting a signal generated from the substrate by the irradiation, the storage means for storing by imaging the signal detected by the detecting means, the stored comparison means image compared with an image formed from another of the same circuit pattern, and the comparison result from the image of the circuit pattern in the inspection apparatus for circuit pattern and display means for displaying the processed result, an image acquisition unit of the specified location on the wafer map, and setting means of the image processing condition, and the acquired image acquired by the image acquisition unit It performs image processing by the image processing condition set by the setting unit, an image processing forming a defect information on the test parameters and the circuit patterns を確認する手段と、確認した条件を用いて比較によって差異を抽出して、該比較により抽出された差異を表示することを特徴とする。 And means for confirming, by extracting the difference by comparison with the confirmed condition, and displaying the difference extracted by said comparison.

【0034】 [0034]

【発明の実施の形態】以下、本発明の実施例の検査方法、および装置の一例について、図面を参照しながら詳細に説明する。 DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the inspection method of the embodiment of the present invention, and an example of the apparatus will be described in detail with reference to the drawings.

【0035】(実施例1)本実施例では、電子線を用いて画像を形成し、隣接する同等の回路パターン同士で画像を比較して欠陥の有無を検出する検査方法および検査装置において、検査に必要な各種パラメータを設定する方法について記載する。 [0035] Example 1 In this example, in the inspection method and apparatus for detecting the presence or absence of a defect by comparing form an image, an image equivalent circuit patterns adjacent to each other by using an electron beam inspection It describes how to set the various parameters necessary to. ここでは、ウエハ上に形成された半導体装置の回路パターンを検査する場合について述べる。 Here, we describe the case of inspecting a circuit pattern of a semiconductor device formed on a wafer.

【0036】まず、本実施例における回路パターン検査装置16の構成を図1に示す。 Firstly, the configuration of the circuit pattern inspection apparatus 16 in this embodiment shown in FIG. 回路パターン検査装置1 The circuit pattern inspection apparatus 1
6は、室内が真空排気される検査室17と、検査室17 6, an inspection chamber 17 chamber is evacuated, test chamber 17
内に試料基板(被検査基板)24を搬送するための予備室(本実施例では図示せず)を備えており、この予備室は検査室17とは独立して真空排気できるように構成されている。 Sample substrate (substrate to be inspected) 24 prechamber for conveying comprises a (not shown in the present embodiment), the pre-chamber is arranged to be evacuated independently of the test chamber 17 within ing. また、回路パターン検査装置16は上記検査室17と予備室の他に制御部21,操作部20から構成されている。 Further, the circuit pattern inspection apparatus 16 and a control unit 21, operation unit 20 in addition to the inspection chamber 17 and the preliminary chamber. 検査室17内は大別して、電子光学系1 Within the inspection chamber 17 roughly includes an electron optical system 1
8,二次電子検出器35,試料室23,光学顕微鏡19 8, the secondary electron detector 35, sample chamber 23, optical microscope 19
から構成されている。 It is constructed from. 電子光学系18は、電子銃25, Electron optical system 18 includes an electron gun 25,
電子線引き出し電極26,コンデンサレンズ27,ブランキング偏向器28,走査偏向器30,絞り29,対物レンズ31,反射板32,ExB偏向器33から構成されている。 Electron beam extraction electrode 26, a condenser lens 27, blanking deflector 28, a scanning deflector 30, aperture 29, an objective lens 31, reflector 32, ExB deflector 33. 二次電子検出部22のうち、二次電子検出器35が検査室17内の対物レンズ31の上方に配置されている。 Among the secondary electron detector 22, the secondary electron detector 35 is arranged above the objective lens 31 in the inspection chamber 17. 二次電子検出器35の出力信号は、検査室17 The output signal of the secondary electron detector 35, laboratory 17
の外に設置されたプリアンプ36で増幅され、AD変換器37によりディジタルデータとなる。 Is amplified by the preamplifier 36 installed outside, the digital data by the AD converter 37. 試料室23は、 The sample chamber 23,
試料台45,ステージとしてのXステージ46およびY The sample stage 45, X stage 46 and Y as stage
ステージ47,位置モニタ測長器48,被検査基板高さ測定器49から構成されている。 Stage 47, position monitor length meter 48, and a substrate to be inspected height gauge 49. 光学顕微鏡19は、検査室17の室内における電子光学系18の近傍であって、互いに影響を及ぼさない程度離れた位置に設備されており、電子光学系18と光学顕微鏡19の間の距離は既知である。 Optical microscope 19, a vicinity of the electron-optical system 18 in the chamber of the laboratory 17 are facilities located away enough not to affect each other, the distance between the electron optical system 18 and the optical microscope 19 is known it is. そして、Xステージ46またはYステージ47が電子光学系18と光学顕微鏡19の間において、 Then, X-stage 46 or the Y stage 47 is between the electron optical system 18 and the optical microscope 19,
既知の距離を往復移動するようになっている。 The known distance is adapted to reciprocate. 光学顕微鏡(光顕)19は白色光源50,光学レンズ51,CCD An optical microscope (optical microscope) 19 white light source 50, optical lens 51, CCD
カメラ52により構成されている。 It is constituted by the camera 52. 白色光源50,CC White light source 50, CC
Dカメラ52等は、真空排気された検査室17の外部に設置する構成でも良い。 D camera 52 or the like, may be configured to be installed outside the test chamber 17 is evacuated. 操作部20は、第一画像記憶部53,第二画像記憶部54,比較演算部55,欠陥判定処理部56より構成されている。 Operation unit 20 includes a first image storage unit 53, the second image storage unit 54, comparing unit 55, and is configured from the defect determination unit 56. 制御部モニタの画像表示部88により、画像記憶部53および54に取り込まれた電子線画像と、CCDカメラ52にて撮像された光学画像、および比較演算部55で比較処理された後の差画像等を任意に選択して表示することができる。 The image display unit 88 of the control unit monitors, an electron beam image captured in the image storage unit 53 and 54, the optical image picked up by the CCD camera 52, and the difference image after comparison in the comparison operation unit 55 it can be arbitrarily selected and displays the like. 装置各部の動作命令および動作条件は、制御部21から入出力される。 Operation instructions and operating conditions of the respective apparatus components is output from the control unit 21. 制御部21には、予め電子線発生時の加速電圧,電子線偏向幅,偏向速度,二次電子検出装置の信号取り込みタイミング,試料台移動速度等々の条件が、目的に応じて任意にあるいは選択して設定できるよう入力されている。 The control unit 21 in advance acceleration voltage of the electron beam upon the occurrence, an electron beam deflection width, deflection speed, signal acquisition timing of the secondary electron detector, the sample table moving speed of the like condition, arbitrarily or selected according to the purpose It has been entered so that you can set. 制御部21は、補正制御回路58を用いて、位置モニタ測長器48,被検査基板高さ測定器49 The control unit 21 uses the correction control circuit 58, position monitor length meter 48, the inspected substrate height measuring device 49
の信号から位置や高さのずれをモニタし、その結果より補正信号を生成し、電子線が常に正しい位置に照射されるよう対物レンズ電源70や走査偏向器30に補正信号を送る。 Monitoring the deviation from the signals of the position or height, it generates a correction signal from the result, and sends a correction signal to the objective lens power supply 70 and the scanning deflector 30 so that the electron beam is irradiated is always the correct position.

【0037】被検査基板24の画像を取得するためには、細く絞った電子線34を該被検査基板24に照射し、二次電子71を発生させ、これらを電子線34の走査およびステージ46,47の移動と同期して検出することで該被検査基板24表面の画像を得る。 [0037] To obtain an image of the inspected substrate 24, the electron beam 34 focused narrow irradiated to said test board 24, to generate secondary electrons 71, these scanning the electron beam 34 and the stage 46 to obtain an image obtaining step substrate 24 surface by detecting in synchronization with the movement of 47. 本実施例の回路パターン検査装置においては、通常SEMに比べ約100倍以上の、例えば100nAの大電流電子線を一回のみ走査することにより画像を形成する構成とし、高速画像取得を実現することができる。 In the circuit pattern inspection apparatus of this embodiment, more than about 100-fold compared to the normal SEM, for example, that a large current electron beam 100nA and configured to form an image by scanning only once, to achieve high-speed image acquisition can.

【0038】電子銃25には拡散補給型の熱電界放出電子源が使用されている。 [0038] The electron gun 25 diffusion supply type thermal field emission electron source is used. この電子銃25を用いることにより、従来の例えばタングステン(W)フィラメント電子源や、冷電界放出型電子源に比べて安定した電子線電流を確保することができるため、明るさ変動の少ない電子線画像が得られる上、電子線電流を大きく設定できる。 By using this electron gun 25, a conventional tungsten (W) filament electron source and, since it is possible to secure a stable electron beam current than cold field emission electron source, less electron beam having brightness variation on which images are obtained, it can be set large electron beam currents. 電子線電流を大きく設定するために、電子銃にショットキー型電子源を使用することもできる。 To set a large electron beam current, it is also possible to use a Schottky electron source to the electron gun. これにより、一回走査で高S/N電子線画像を取得する高速検査を実現することができる。 Thus, it is possible to realize a high-speed test to get a high S / N electron image in one scan. 電子線34は、電子銃25と引き出し電極26との間に電圧を印加することで電子銃25から引き出される。 Electron beam 34 is extracted from the electron gun 25 by applying a voltage between the electrodes 26 and withdrawing the electron gun 25. 電子線34の加速は、電子銃2 Accelerating the electron beam 34, the electron gun 2
5に高電圧の負の電位を印加することでなされる。 5 is made by applying a high voltage negative potential of the. これにより、電子線34はその電位に相当するエネルギーで試料台45の方向に進み、コンデンサレンズ27で収束され、さらに対物レンズ31により細く絞られて試料台45上のステージ46,47の上に搭載された被検査基板24(半導体ウエハ,チップあるいは液晶,マスク等微細回路パターンを有する基板)に照射される。 Thereby, the electron beam 34 advances in the direction of the sample stage 45 at energy corresponding to the potential, is converged by the condenser lens 27, further on the stage 46, 47 of the finely focused by the sample stage 45 by the objective lens 31 onboard inspected substrate 24 is irradiated (semiconductor wafer, chip or a liquid crystal, a substrate having a mask such as a fine circuit pattern). なお、 It should be noted that,
ブランキング偏向器28には、走査信号およびブランキング信号を発生する走査偏向器59が接続され、コンデンサレンズ27および対物レンズ31には、各々レンズ電源70が接続されている。 The blanking deflector 28, is connected a scanning deflector 59 for generating a scan signal and a blanking signal, the condenser lens 27 and the objective lens 31, lens power supply 70 is connected to each. 被検査基板24には、高圧電源73により負の電圧を印加できるようになっている。 The inspected substrate 24 is adapted to be a negative voltage by a high voltage power supply 73. この高圧電源73の電圧を調節することにより一次電子線を減速し、電子銃25の電位を変えずに被検査基板24への電子線照射エネルギーを最適な値に調節することができる。 This by adjusting the voltage of the high voltage power supply 73 to decelerate the primary electron beam, an electron beam irradiation energy to the substrate to be inspected 24 without changing the potential of the electron gun 25 can be adjusted to an optimum value.

【0039】被検査基板24上に電子線34を照射することによって発生した二次電子71は、被検査基板24 The secondary electrons 71 generated by irradiating the electron beam 34 on the inspected substrate 24, the substrate to be inspected 24
に印加された負の電圧により加速される。 It is accelerated by the negative voltage applied to the. 被検査基板2 The substrate to be inspected 2
4上方に、ExB偏向器33が配置されており、これにより加速された二次電子71は所定の方向へ偏向される。 4 upwards, it is arranged ExB deflector 33, which secondary electrons 71 which are accelerated by are deflected in a predetermined direction. ExB偏向器33にかける電圧と磁界の強度により、偏向量を調整することができる。 The strength of the voltage and the magnetic field applied to the ExB deflector 33, it is possible to adjust the amount of deflection. また、この電磁界は、試料に印加した負の電圧に連動させて可変させることができる。 Further, the electromagnetic field can be varied in conjunction with the negative voltage applied to the sample. ExB偏向器33により偏向された二次電子71は、所定の条件で反射板32に衝突する。 Secondary electrons 71 deflected by the ExB deflector 33 impinges on the reflecting plate 32 at a predetermined condition. この反射板32は、試料に照射する電子線(以下一次電子線と呼ぶ)用偏向器のシールドパイプと一体で円錐形状をしている。 The reflector plate 32 has a conical shape shield pipe integral of the electron beam (hereinafter referred to as primary electron beam) deflector for illuminating the specimen. この反射板32に加速された二次電子71が衝突すると、反射板32からは数V〜50eVのエネルギーを持つ第二の二次電子72が発生する。 When the secondary electrons 71 which are accelerated in the reflecting plate 32 collide, the second secondary electron 72 with energy of several V~50eV are generated from the reflection plate 32.

【0040】二次電子検出部22は、真空排気された検査室17内には二次電子検出器35が、検査室17の外にはプリアンプ36,AD変換器37,光変換手段3 The secondary electron detector 22, the secondary electron detector 35 in the test chamber 17 which is evacuated is, preamplifier 36, AD converter 37 to the outside of the examination room 17, the light conversion means 3
8,光伝送手段39,電気変換手段40,高圧電源4 8, the optical transmission unit 39, electricity conversion unit 40, high voltage power source 4
1,プリアンプ駆動電源42,AD変換器駆動電源4 1, the preamplifier driving power source 42, AD converter driving power source 4
3,逆バイアス電源44から構成されている。 3, and a reverse bias power supply 44. 既に記述したように、二次電子検出部22のうち、二次電子検出器35が検査室17内の対物レンズ31の上方に配置されている。 As already described, out of the secondary electron detector 22, the secondary electron detector 35 is arranged above the objective lens 31 in the inspection chamber 17. 二次電子検出器35,プリアンプ36,AD The secondary electron detector 35, a preamplifier 36, AD
変換器37,光変換手段38,プリアンプ駆動電源4 Converter 37, the light conversion means 38, a preamplifier driving power source 4
2,AD変換器駆動電源43は、高圧電源41により正の電位にフローティングしている。 2, AD converter driving power supply 43 is floating at a positive potential by a high voltage power supply 41. 上記反射板32に衝突して発生した第二の二次電子72は、この吸引電界により二次電子検出器35へ導かれる。 The second secondary electron 72 generated by colliding with the reflecting plate 32 is guided by the suction field to the secondary electron detector 35. 二次電子検出器3 Secondary electron detector 3
5は、電子線34が被検査基板24に照射されている間に発生した二次電子71がその後加速されて反射板32 5, the reflected electron beam 34 is then accelerated secondary electrons 71 generated while being irradiated to the inspected substrate 24 plate 32
に衝突して発生した第二の二次電子72を、電子線34 The second secondary electron 72 generated by colliding with the electron beam 34
の走査のタイミングと同期して検出するように構成されている。 It is configured to detect by the timing of the scanning of the synchronization. 二次電子検出器35の出力信号は、検査室17 The output signal of the secondary electron detector 35, laboratory 17
の外に設置されたプリアンプ36で増幅され、AD変換器37によりディジタルデータとなる。 Is amplified by the preamplifier 36 installed outside, the digital data by the AD converter 37. AD変換器37 AD converter 37
は、二次電子検出器35が検出したアナログ信号をプリアンプ36によって増幅された後に直ちにディジタル信号に変換して、制御部21を介して操作部20に伝送するように構成されている。 Converts the analog signal secondary electron detector 35 detects immediately digital signal after being amplified by the preamplifier 36, and is configured to transmit via the control unit 21 on the operation unit 20. 検出したアナログ信号を検出直後にディジタル化してから伝送するので、従来の装置よりも高速で且つSN比の高い信号を得ることができる。 Because transmission from and digitizes immediately after detecting the detected analog signal, it is possible to obtain a high signal of high speed and SN ratio than the conventional device.

【0041】ステージ46,47上には被検査基板24 [0041] on the stage 46, 47 is the substrate to be inspected 24
が搭載されており、検査実行時にはステージ46,47 There are mounted, at the time of inspection the execution stage 46, 47
を静止させて電子線34を二次元に走査する方法と、検査実行時にステージ46,47をY方向に連続して一定速度で移動されるようにして電子線74をX方向に直線に走査する方法のいずれかを選択できる。 A method of scanning the electron beam 34 in two dimensions by stationary to scan the stage 47 during test execution so as to be moved at a constant speed continuously in the Y direction in a linear electron beam 74 in the X direction You can choose either method. ある特定の比較的小さい領域を検査する場合には前者のステージを静止させて検査する方法、比較的広い領域を検査する時には、ステージを連続的に一定速度で移動して検査する方法が有効である。 One method of testing was quiescent former stage in the case of inspecting a particular relatively small area, when examining a relatively large area, a method of inspecting by moving the stage at a continuous constant speed is valid is there. なお、電子線34をブランキングする必要がある時には、ブランキング偏向器28により電子線34が偏向されて、電子線が絞り29を通過しないように制御できる。 Incidentally, when it is necessary to blank the electron beam 34, blanking the electron beam 34 by ranking deflector 28 is deflected, it can be controlled so that the electron beam does not pass through the aperture 29.

【0042】位置モニタ測長器48として、本実施例ではレーザ干渉による測長計を用いた。 [0042] As the position monitor length measuring device 48, using a length measuring gauge measurement by laser interference in this embodiment. Xステージ46およびYステージ47の位置が実時間でモニタでき、制御部21に転送されるようになっている。 Position of the X stage 46 and Y stage 47 can be monitored in real time, and is transferred to the control unit 21. また、Xステージ46,Yステージ47の各種データも同様に各々のドライバから制御部21に転送されるように構成されている。 Further, various data of the X stage 46, Y stage 47 is also configured to be transferred to the control unit 21 from each of the driver as well. 制御部21はこれらのデータに基づいて電子線34 The control unit 21 based on these data the electron beam 34
が照射されている領域や位置が正確に把握できるようになっており、必要に応じて実時間で電子線34の照射位置の位置ずれを補正制御回路58より補正するようになっている。 There has been adapted to the correction than the correction control circuit 58 the displacement of the irradiation position of the electron beam 34 in the area or position being irradiated has become possible accurately grasped, optionally real-time. また、被検査基板毎に、電子線を照射した領域を記憶できるようになっている。 Moreover, has for each substrate to be inspected, to be able to store a region irradiated with the electron beam.

【0043】光学式高さ測定器(被検査基板高さ測定器)49は、電子ビーム以外の測定方式である光学式測定器、例えばレーザ干渉測定器や反射光の位置で変化を測定する反射光式測定器が使用されており、ステージ上46,47に搭載された被検査基板24の高さを実時間で測定するように構成されている。 The optical height meter (inspected substrate height measuring device) 49, an optical measuring device is a measuring method other than the electron beam, measuring the change in position, for example a laser interference measuring apparatus and reflected light reflected optical type measuring device are used, and a height of the substrate to be inspected 24 which is mounted on the stage on 46 and 47 to measure in real time. 本実施例では、スリットを通過した細長い白色光を透明な窓越しに該被検査基板24に照射し、反射光の位置を位置検出モニタにて検出し、位置の変動から高さの変化量を算出する方式を用いた。 In this embodiment, irradiating to said test board 24 an elongated white light passing through the slit in the transparent window over the position of the reflected light detected by the position detection monitor, the variation in height from a variation in the position a method of calculation used. この光学式高さ測定器49の測定データに基づいて、電子線34を細く絞るための対物レンズ31の焦点距離がダイナミックに補正され、常に非検査領域に焦点が合った電子線34を照射できるようになっている。 Based on the measurement data of the optical height meter 49, the focal length of the objective lens 31 for finely focusing the electron beam 34 is dynamically corrected, it can be irradiated always an electron beam 34-focus in the non-examination region It has become way.
また、被検査基板24の反りや高さ歪みを電子線照射前に予め測定しており、そのデータをもとに対物レンズ3 Also, in advance, measuring the warp and height distortion of the inspected substrate 24 before the electron beam irradiation, the objective lens 3 on the basis of the data
1の検査領域毎の補正条件を設定するように構成することも可能である。 It is also possible to configure to set the first correction condition each inspection area.

【0044】制御部21は、二次電子検出器35よりのアナログ信号をディジタル信号に変換された信号を記憶する記憶手段81,記憶手段81に記憶されたディジタル信号をディジタル処理する画像処理回路82,画像処理回路82の処理パラメータを設定する検査条件設定部83,画像処理回路82の処理結果である欠陥情報を保持する欠陥バッファ84、および、全体を制御する全体制御部85よりなる。 The control unit 21, the image processing circuit 82 for digitally processing the digital signal storage unit 81, stored in the storage unit 81 for storing the converted signal into a digital signal an analog signal from the secondary electron detector 35 inspection condition setting unit 83 for setting the processing parameters of the image processing circuit 82, defect buffer 84 for holding defect information as the processing result of the image processing circuit 82, and consists of the overall control unit 85 which controls the whole.

【0045】操作部20は、図2に示すようにモニタ9 The operation unit 20 includes a monitor as shown in FIG. 2 9
5,キーボード96およびマウス97を備えている。 5, a keyboard 96 and mouse 97. モニタ95の画面は、基板の位置の表示と移動指示をするマップ部87,画像情報を表示する画像表示部88,画像取得指示部89と画像処理指示部90と処理条件設定部91とを備えて構成される。 Screen of the monitor 95, and a map unit 87, an image display unit 88, an image acquisition instruction unit 89 and an image processing instruction unit 90 processing condition setting unit 91 for displaying the image information and display instruction to move the position of the substrate composed of Te.

【0046】これらの構成により、以下のように動作して検査条件を設定する。 [0046] With these configurations, set the inspection conditions and operates as follows.

【0047】即ち、マップ部87には現在のステージの位置,画像表示領域88には光学顕微鏡19の光顕像が表示されている。 [0047] That is, the current position of the stage in the map unit 87, an optical microscopic image of the optical microscope 19 is displayed on the image display area 88. マップ部87をクリックすることで、 By clicking on the map section 87,
ステージ46,47を移動して条件を設定する場所を選定する。 To select the location where you want to set the conditions by moving the stage 46 and 47. 画像取得指示部89をクリックすることで電子線34を被検査基板24に照射し、発生する二次電子7 The electron beam 34 by clicking on the image acquisition instruction unit 89 is irradiated to the substrate to be inspected 24, generating secondary electrons 7
1を二次電子検出器35で検出し、検出した信号をAD 1 was detected by a secondary electron detector 35, the detected signal AD
変換器37でディジタル信号に変換し、記憶手段81に所定の領域のディジタル画像を取得する。 Converted into a digital signal by converter 37 to acquire the digital image of a predetermined area in the storage means 81.

【0048】処理条件設定部91で処理条件を設定し、 [0048] set the processing conditions in the processing condition setting unit 91,
画像処理指示部90をクリックする。 Click the image processing instruction unit 90. 検査条件設定部8 Inspection condition setting section 8
3の検査条件を設定し、記憶手段81に記憶されたディジタル画像を設定条件で画像処理回路82において画像処理して欠陥を抽出し、欠陥バッファ84に記憶する。 Set 3 of test conditions, the image processing to extract the defect in the image processing circuit 82 the digital image stored in the storage unit 81 with the setting conditions, and stores the defect buffer 84.
マップ87を画像取得した領域を視覚認識できるように拡大表示し、欠陥データバッファ84に記憶した欠陥の位置を表示する。 Zoom to visually recognize the area where the map 87 and image acquisition, and displays a position of a defect stored in the defect data buffer 84. 表示した点をクリックすることで、該欠陥位置の記憶手段81上の画像を画像表示部88に表示する。 By clicking on the point where the display displays the image on the storage means 81 of the defect position on the image display unit 88. マップ部87のクリックを繰り返すことで本来検出したい欠陥が検出され、しかも余分の欠陥が検出されていないかどうかオペレータが判断する。 A defect to be detected originally detected by repeating the click of the map section 87, whether or not the operator to determine yet extra defect has not been detected.

【0049】判断の結果検査条件が不適切な場合には、 [0049] If the determination of the result of the inspection condition is inappropriate,
再度処理条件設定部91で処理条件を設定し、画像処理指示部90をクリックし、検査を実行する。 Set the processing condition processing condition setting unit 91 again, click on the image processing instruction unit 90, executes a test. これら作業を繰り返すことで、検査に好適な検査条件を探索する。 By repeating these operations, searching for a suitable inspection conditions in the inspection.
1箇所での条件確認が終了すると、必要に応じてマップ部87を縮小表示にし、画像表示部88を光学顕微鏡1 If the condition confirmation in one place is completed, the reduced display the map unit 87 if necessary, the optical microscope 1 an image display unit 88
9での光顕像表示に切り替えて条件設定場所を再選択し、画像取得から条件設定までを繰り返す。 Reselecting condition setting place by switching the optical microscopic image displayed in the 9, repeated from image acquisition to condition setting. これら操作によりオペレータの条件設定を支援する。 These operations to support the condition setting of the operator.

【0050】検査条件を設定している時に1回の電子線の照射で取得した基板の画像を用いて画像処理の条件設定できるため、適切な条件が設定される。 [0050] Since the conditions that can be set in the image processing using the image of the substrate obtained in the irradiation of a single electron beam when setting inspection conditions, suitable conditions are set. 1回のみの電子線照射が望ましい。 Electron beam irradiation only one is desired. このように使い勝手の良い基板検査方法、および基板検査装置を提供できる。 Thus good substrate inspection method convenient, and can provide a substrate inspection device. 特に検査条件の最適化を迅速かつ容易に図ることができる。 In particular it is possible to optimize the test conditions quickly and easily.

【0051】本実施例において検査を実行するために必要な各種パラメータについて以下に示す。 [0051] The various parameters necessary to perform the test in this example are shown below.

【0052】検査を実行するためには、被検査基板に固有のパラメータや、装置の動作条件を決めるパラメータ等がある。 [0052] To perform the test, and parameters specific to the substrate to be inspected, and a parameter for determining the operating conditions of the apparatus. 被検査基板に固有のパラメータは、大きく2 The specific parameters to be inspected substrate, large 2
種類に分けられる。 It is divided into types. 一つは、「品種ファイル」と呼ばれるパラメータで、製造プロセス途中の層によって変わらないパラメータである。 One is a parameter called "varieties files" are not changed by the manufacturing process during the layer parameters. 内容は、例えばウエハサイズ, Content, for example a wafer size,
オリエンテーションフラットあるいはノッチの形状,半導体製品の露光ショットサイズ,チップ(ダイ)サイズ,ショットおよびチップの配列,検査領域の有効領域であるショットおよびチップ,原点とするチップの番号,メモリセル領域(領域数および各領域の座標),メモリセルの繰り返し単位のサイズ等である。 The shape of the orientation flat or a notch, the exposure shot size of semiconductor products, chips (dies) size, the shot and the chip sequence of the shot and the chip is effective region of the examination region, chip number of the origin, the memory cell area (the number of areas and coordinates of each region), a size, etc. of repeating units of the memory cell. これらが上記「品種ファイル」としてテーブル化されている。 These have been tabled as the "variety file". もう一つは、「工程ファイル」と呼ばれるパラメータで、製造プロセス途中の層により表面の材料や形状の状態が異なるので調整を要するパラメータである。 The other is a parameter called "process files", the state of the surface of the material and shape by a layer in the process of production process is a parameter that requires adjustment is different. 内容は、例えば電子線照射条件(電子ビームを試料に照射する際の照射エネルギー),検出系の各種ゲインおよびオフセット値,試料毎の画像の明るさを調整するための階調変換値,アライメントを実施するためのアライメントマーク座標およびアライメントマークの画像,検査を実施するチップおよびチップ内領域およびサンプリング率等の検査領域条件,検査の際の画素サイズ,欠陥を検出するための画像処理の条件として固定しきい値・浮動しきい値の選択,画像入力時あるいは処理時のフィルタ,位置合わせのずれ許容値,画像比較時の明るさばらつき許容値等、さらに、ウエハの合否判定を実施するための許容欠陥数あるいは欠陥密度,不良発生チップ数あるいは不良発生チップ率等で、これらが上記「工程ファイル」として登録 Content, for example, electron beam irradiation conditions (irradiation energy when irradiating an electron beam to the sample), various gain and offset values ​​of the detection system, the tone conversion value for adjusting the brightness of the image for each sample, the alignment alignment mark coordinate and the alignment mark of the image for performing fixing, inspection area conditions such as chips and chip region and sampling rate to an inspection, the pixel size at the time of inspection, as a condition of image processing for detecting defects selection of the threshold-floating threshold, the image input time or the processing time of the filter, the deviation allowable value of the alignment, brightness variation tolerance, etc. at the time of image comparison, further, allowable to implement the acceptance judgment of the wafer defects or defect density, in failure number of chips or defective chip rate, etc., registered these as the "process files" れている。 It has been. 検査の際には、この「品種ファイル」「工程ファイル」を指定することにより、特定の半導体製品,特定の製造工程に対応した検査条件を呼び出すことができる。 During inspection, by specifying the "variety File", "process files", particular semiconductor products, can be called a test condition corresponding to a particular manufacturing process.

【0053】従来の検査装置においては、特定の半導体装置製品に関係する共通情報をテーブル化した「品種ファイル」と、個別の検査工程特有の情報をテーブル化した「工程ファイル」に適切に分けていなかったため、たとえば特定の半導体製品について、既に別の工程のウエハで検査条件が設定されていたとしても、別の工程の検査条件を設定する際に、既に作成された条件を流用することが困難という問題があった。 [0053] In the conventional inspection apparatus, the "breed file" as the common information and a table related to a particular semiconductor device products, have appropriately divided into "process files" that table the individual inspection process-specific information because there was no, for example for a particular semiconductor products, even already has another wafer inspection conditions of step, in setting the inspection conditions of the different steps, already difficult to divert the created conditions there is a problem in that. 例えば同一品種では共通となるパラメータ、例えば、チップマトリクスやメモリセルの領域設定等を、検査工程が変わる都度、再度入力する必要があった。 For example parameters that are common in the same kind, for example, the area setting of the chip matrix and a memory cell, each time the inspection step is changed, it is necessary to re-enter. 本願においては、上記に示したように「品種ファイル」と「工程ファイル」を適切に分離し、図3に示すように一つの半導体製品について品種ファイルの下位に工程ファイルを複数持つようなファイル構造にしたので、例えば同一の製品で工程が異なるウエハの検査条件を設定する際に、既に作成された検査ファイルのうちチップサイズ等、特定の製品で共通のパラメータについて条件を流用することができるようになり、 In the present application, appropriately separated from the "variety File" and "process files" As indicated above, the file structure such as having a plurality of steps file for one of the semiconductor product to a lower breed file, as shown in FIG. 3 since the, for example, when the process in the same product to set the inspection conditions of different wafers, already chip size or the like of the test file created, so that it is possible to divert the condition for common parameters in a particular product become,
複数回同じパラメータを設定・入力することが不要となった。 It was no longer necessary to set and enter multiple times the same parameters. さらに画面操作が容易になったので検査条件作成の効率を上げることが可能となった。 It becomes possible to increase the efficiency of creating inspection condition because further screen operation becomes easier.

【0054】上記「品種ファイル」と「工程ファイル」 [0054] The above-mentioned "variety file," "process file"
をまとめて以下「レシピ」と呼ぶ。 Collectively hereinafter referred to as "recipe". また、これらの各種パラメータを入力・登録する一連の操作を以下「レシピ作成」と呼ぶ。 In addition, a series of operations to input and register these various parameters hereinafter referred to as "recipe creation".

【0055】以下に、レシピ作成の方法およびそれを実現するための操作画面について説明する。 [0055] In the following, a description will be given of an operation screen for the realization of recipes created and how it. 図4に検査装置の画面例を示す。 A screen example of the inspection apparatus in FIG. 画面は大まかに5つの領域に分割されている。 Screen is divided into roughly five regions. 領域〈1〉は画面上部に配置され、左側に現在の年月日と時間が表示されている。 Area <1> is located at the top of the screen, which displays the current date and time to the left. その横に装置名および装置IDが、さらに右側にはレシピ名として品種ファイル名と工程ファイル名が、一番右側にはオペレータ名が表示されている。 Beside the device name and device ID is further varieties filename and process file name as a recipe name on the right side, the rightmost are displayed operator name. その下に領域〈2〉が配置され、 Region <2> is located below it,
領域〈2〉には操作や状態の説明をする「ガイダンス」 To the description of the operation and the state in the area <2> "guidance"
が表示される。 There is displayed. 画面中央には領域〈3〉が配置され、操作や進行状態により表示内容が変わる。 The screen center is arranged region <3>, the display contents changed by the operation and progress. 画面右側には領域〈4〉が配置され、複数の画面で共通に必要となる操作のためのボタンが表示されている。 The right side of the screen is arranged regions <4>, buttons for operations required in common are displayed in a plurality of screens. ボタンは、例えば「印刷」や「ファイル保存」「開始」「終了」等が該当する。 Button, for example, "Print" or "Save File", "start" and "End" or the like. 画面上でこのボタンをマウスでクリックする等で押すと、各動作を実行する。 When you press this button on the screen such as clicking with the mouse, to perform each operation. 例えば「印刷」を押すと、 For example, if you press the "print",
表示画面のハードコピーを実行する。 To perform a hard copy of the display screen. 「ファイル保存」 "File Save"
を押すと、現在作成中のレシピを保存するための画面すなわち保存する品種ファイルおよび工程ファイルの名前を指定する画面が表示される。 When you press the screen to specify the name of the breed file and process files to screen, or storage, in order to save the recipe currently being created it is displayed. 画面下部には、領域〈5〉が配置され、操作内容によりモードを分けているモード名が表示されている。 The bottom of the screen, is arranged area <5>, mode name that is displayed in its mode by the operation contents. 例えば「検査」を押すと自動検査を実行するモードになり、「レシピ作成」を押すと上記パラメータを入力するモードになり、「ユーティリティ」を押すと装置固有のパラメータ管理や電子光学系・機構系・検出系・画像処理系各部の調整を実施するモードになる。 For example, a mode for executing automatic test and press the "check", and press the "recipe" in mode of inputting the parameters, press the "Utility" device-specific parameters management and electron optical system, a mechanical system · comprising a detection system, image processing system adjustment of each unit in the mode of implementation. これらの領域配置のうち、領域〈1〉, Of these regions disposed, the area <1>,
領域〈5〉は画面規格に基づいて構成されている。 Area <5> is constructed based on the screen specification. この規格では画面上部の左端に日付、右端にオペレータ名を表示すること、操作のモード名を画面下部に表示することとしている。 Date on the left end of the top of the screen in this standard, to display the operator name on the right end, and the displaying a mode name of the operation to the bottom of the screen.

【0056】レシピ作成のフローを図5に示す。 [0056] shows the flow of the recipe created in Figure 5. まず、 First of all,
初期画面において領域〈5〉のモードの中から「レシピ作成」を選択(図5のフローチャートS6)しボタンを押す。 Initial Screen Select "recipe" from the mode area <5> in (the flowchart of FIG. 5 S6) to press the button. そうすると、レシピ作成のための画面に切り替わる。 Then, switching to the screen for the recipe. レシピ作成モードの最初の画面で、被検査ウエハをロードしてレシピを作成するシーケンスと、既に作成されているレシピについて特定のパラメータ条件の数値のみを変更するだけ、すなわちウエハをロードしないで数値設定するシーケンスのどちらかを選択(図5のフローチャートS7)する。 In the first screen of the recipe creation mode, and sequences to create a recipe by loading a wafer to be inspected, the previously recipes are created by changing only the value of the specific parameter conditions, that value setting without loading the wafer selecting either a sequence which (the flowchart of FIG. 5 S7). 本実施例では、被検査ウエハをロードしてレシピを作成する方法について説明する。 In this embodiment, a method for creating a recipe by loading a wafer to be inspected. 被検査ウエハが搭載されたウエハカセットを検査装置のローダに設置(図5のフローチャートS8)し、レシピ作成の条件すなわち新規に品種ファイルと工程ファイルを作成するのか、あるいは既に作成されたファイルを変更するのかを指定(図5のフローチャートS9)する。 Installed in the loader of the inspection device wafer cassette to be inspected wafer is mounted (the flowchart S8 in FIG. 5), or to create varieties files and process files in conditions i.e. new recipe, or change the previously created file Specifies whether to (the flowchart of FIG. 5 S9). 「新規作成」を選択した場合には、デフォルトで入力されている品種ファイルおよび工程ファイルが画面に呼び出される。 If you select the "New" is, varieties files and process files that are entered by default is called to the screen. また、既に登録されている品種ファイルあるいは工程ファイルの変更を指定した場合には、既登録の品種および工程ファイルが呼び出される。 Further, when the already specified changes varieties file or process files that are registered, breed and process files registered are called. これらの指定が完了したら、画面よりウエハロードすなわちレシピ作成開始を指定するボタンを押すことによりウエハがロードされる。 Once these specification is complete, the wafer is loaded by pressing a button to specify the wafer load that is a recipe creation start than the screen. ウエハロードを開始すると同時に、電子線の照射条件を設定(図5のフローチャートS10)する。 At the same time starting the wafer load, sets the irradiation condition of the electron beam (the flowchart of FIG. 5 S10). 電子線条件を変更すると、その都度電子ビームの焦点や非点を調整する「ビーム校正」(図5のフローチャートS1 Changing the electron beam conditions, each time adjusting the focus and astigmatism of the electron beam "beam calibration" (the flowchart of FIG. 5 S1
1)が必要になる。 1) is required. そのため、本実施例の検査方法およびレシピ作成方法ではビームの校正(図5のフローチャートS11)を行う前に予め電子線照射条件の指定(図5のフローチャートS10)をしておくようになっている。 Therefore, in the inspection method and recipe creation method of this embodiment is adapted to keep the specified pre-electron beam irradiation conditions before performing the beam calibration (flow chart of Fig. 5 S11) (the flowchart of FIG. 5 S10) . 電子線照射条件が入力され、ウエハロードを完了したら、電子線照射条件で指定された条件となるようにリターディング電圧が試料台および試料に印加される。 Is input electron beam irradiation conditions, and when complete the wafer loading, retarding voltage is applied to the sample stage and the sample so that the conditions specified in the electron beam irradiation conditions. そして、ビーム校正(図5のフローチャートS11)では、試料台上に貼り付けてある電子ビーム校正用パターンの箇所が電子線照射光学系の直下に来るようにステージが自動的に移動し、電子線を該校正用パターンに照射する。 Then, the beam calibration (flow chart in Fig. 5 S11), the stage as part of the electron beam calibration pattern that is stuck on the sample stage comes directly under the electron beam irradiation optical system is moved automatically, electron beam the irradiated to the calibration pattern. 校正用パターン上で倍率や歪み等が補正され、焦点および非点をツマミで調整したら、次のステップに進む。 Magnification and distortion or the like is corrected on the calibration pattern, After adjusting the focus and astigmatism in knob, the process proceeds to the next step. 次は、試料上の指定した箇所に電子線を照射し、試料上の画像コントラストを確認の上試料上で焦点および非点を再度調整(図5のフローチャートS12)する。 The following is irradiated with an electron beam to a specified position on the sample, adjusting the focus and astigmatism on the sample confirming the image contrast on the sample again (the flowchart of FIG. 5 S12).
この際、電子線を連続して試料に照射し続けると、試料にコンタミネーションが付着したり帯電により試料のコントラストが変動してしまうので、所定の時間間隔で電子線を1回照射して画像を取得しては画面に表示するという動作を繰り返す。 At this time, when continuously irradiated with the electron beam continuously in the sample, the contrast of the sample by the charging or adhered contamination in the sample fluctuates, by irradiating once with an electron beam at a predetermined time interval image to get to repeat the behavior that is displayed on the screen. この画面において、パターン部分と下地とのコントラストが得られない場合には、電子線照射条件の変更を指定(図5のフローチャートS13) In this screen, if not obtained contrast between the pattern portion and the base may specify changes of the electron beam irradiation conditions (the flowchart of FIG. 5 S13)
する。 To. そうすると、電子線照射条件が変更(図5のフローチャートS10)され、再度ビーム校正を実施(図5 Then, the electron beam irradiation conditions change (the flowchart of FIG. 5 S10), performed again beam calibration (Fig. 5
のフローチャートS11)した後に同様にコントラストを確認(図5のフローチャートS12)することができる。 It can be confirmed similarly contrast after flowchart S11) and the (the flowchart of FIG. 5 S12). ここで入力された電子線照射条件および焦点・非点の条件は、工程ファイル内のパラメータとして格納される。 Here entered the electron beam irradiation conditions and the focal-astigmatism condition is stored as a parameter in the process file.

【0057】電子線条件が決まり、コントラストが確認され、試料上で焦点および非点が調整されたら、該ウエハのショットおよびチップのサイズと配列を入力(図5 [0057] electron beam conditions determines the contrast is confirmed, if the focus and astigmatism are adjusted on the sample, the input sequence shot and the chip size of the wafer (Fig. 5
のフローチャートS14)する。 Flowchart S14) to the. ショットサイズとショットマトリクスを入力し、ショット内チップの配列が入力されたら、ウエハ周辺部のショットあるいはチップの有無を指定する。 Enter the shot size and the shot matrix, if the sequence of shots in the chip is inputted, to specify whether the shot or chip the wafer peripheral portion. ここで設定されたショットおよびチップ配列は、品種ファイル内のパラメータとして格納される。 Here configured shot and chip sequences are stored as parameters breeds file.

【0058】次に、アライメント条件を設定(図5のフローチャートS15)する。 Next, to set the alignment condition (the flowchart of FIG. 5 S15). 図6を用いて本実施例の検査方法および検査装置のアライメント方法概略を示す。 It shows the alignment method outline of the inspection method and inspection apparatus of the present embodiment with reference to FIG.
平行に並んだ2つのチップ(図6の130,131)を指定する。 Specify the arranged parallel two chips (130, 131 in FIG. 6). チップが指定されたら、1点目のチップ(図6の130)に指定した箇所にステージを移動する。 When the chip is specified, the stage is moved to the location specified in the first point of the chip (130 in FIG. 6). アライメント用に形成されたパターンあるいはアライメントに適したパターン(図6の132)を光学顕微鏡画像にて探索し、見つかったら当該箇所を指定する。 Pattern suitable for forming patterns or alignment for aligning (132 in FIG. 6) is searched using an optical microscope image, it specifies the location if found. そして、当該パターンの光学顕微鏡画像および電子線画像を取得し、画像をアライメント用に保存する画像(図6の133)として、すなわち工程ファイル内のアライメントパラメータとして登録するとともに、該パターンの座標(X1,Y1)も同様に登録する。 Then, to get an optical microscope image and an electron beam image of the pattern, as an image to be saved image for alignment (133 in FIG. 6), namely with registered as alignment parameters step file the pattern coordinates (X1 , Y1) also registered in the same way. 次に2点目のチップ(図6の131)に移動し、2点目チップ(図6の1 Then move to the second point of the chip (131 in FIG. 6), second point chip (1 in FIG. 6
31)における同等のパターン箇(図6の132)を探索し、その箇所の座標(X3,Y3)も同様に登録する。 Searching an equivalent pattern 箇 (132 in FIG. 6) in 31), the position coordinates (X3, Y3) also registered in the same manner. これでアライメントを実行するために必要な画像およびウエハ上のアライメント用パターン位置が確定される。 This image and the alignment pattern position on the wafer is determined necessary to perform the alignment in. 次に、指定したアライメント用パターン座標とチップ原点とのオフセット値を入力し、工程ファイル内のアライメントパラメータとしてする。 Then, enter the offset value of the alignment pattern coordinates and the chip origin specified to as an alignment parameter in step file. これにより、アライメント実行後には、レシピ作成における各種座標を算出するための各チップの原点が確定する。 Thus, after the alignment performed, the origin of each chip for calculating the various coordinates in recipe is determined. レシピ作成においては、ウエハ上の各種処理を実行する座標を指定するパラメータが多いため、このように最初にアライメント条件を確定し工程ファイル内パラメータとして登録してから、アライメントまで実行(図5のフローチャートS In recipe, for parameters that specify the coordinates for executing various processes on the wafer is large, thus from the first register the alignment condition as determined by step-file parameters, run to the alignment (Fig. 5 flowchart S
15)する。 15) to.

【0059】アライメント条件が設定され、アライメントが実行された後に、チップ内のメモリセル領域設定(図5のフローチャートS16)に移る。 [0059] Alignment condition is set, after the alignment has been performed, the process proceeds to the memory cell area setting in the chip (the flowchart of FIG. 5 S16). メモリセル領域設定は、メモリ製品あるいはチップ内にメモリセルを有する製品についてのみ設定を必要とする。 Memory cell region setting requires setting only for products having a memory cell in the memory product or chip. 任意のチップを選択し、そのチップ内の各メモリセルマットの位置を光学顕微鏡で探索し指定する。 Select any chip, specifying searches the position of each memory cell mat in the chip with an optical microscope. そして同じ位置を再度電子線画像で表示し、より高倍率で高精度な座標登録を行う。 The same position is displayed again in the electron beam image, perform high-precision coordinate registration at higher magnification. メモリマットの位置指定が完了したら、メモリマット内の繰り返しパターンについて、繰り返し単位すなわちピッチを入力(S16)する。 After locating the memory mats is completed, the repeated pattern in the memory mats, and inputs the repeating unit or pitch (S16). 繰り返しピッチは、 Repetition pitch,
数値入力も可能であるし、画面に高倍率でパターンの画像を取得・表示してカーソル等で繰り返し単位を入力して自動計測することもできる。 It numeric input is possible, can be automatically measured by the pattern image at high magnification and acquisition and displayed on the screen to enter a repeating unit with a cursor or the like. このようにして入力されたメモリセル領域のデータおよび繰り返しピッチは、品種ファイル内のパラメータとして登録される。 Data and repetition pitch of the thus-input memory cell regions is registered as a parameter breeds file.

【0060】次に、検査領域を指定(図5のフローチャートS17)する。 Next, specify the inspection area (the flowchart of FIG. 5 S17). 検査領域の指定では、検査チップおよびチップ内の検査領域の2種類が指定できる。 The indication of the test region can specify two types of inspection area of ​​the inspection chip and the chip. デフォルト条件では、ウエハ上有効領域として設定した全チップ,全領域を検査することになっているが、検査時間を短縮したい場合や、全チップを検査する必要がない場合、また、チップ内の特定領域のみを検査したい場合には、任意に指定することができる。 In default condition, all chips were set as on the wafer the effective area, if it has become possible to inspect the entire area, and if you want to shorten the inspection time, there is no need to inspect all of the chips, also, within a particular chip If you want to inspect only the area it can be arbitrarily designated. さらに、上記指定した領域に対して検査サンプリング率を指定することができる。 Furthermore, it is possible to specify a test sampling rate with respect to the specified area. サンプリング率100%の場合には、指定された検査領域を全部検査する。 If the sampling rate of 100% inspects all designated test area. 例えばサンプリング率50% For example a sampling rate of 50%
の場合には、指定された検査領域の50%だけを一走査毎に飛ばす、すなわち、例えば一回の走査幅が100μ In the case of the skip by 50% of the specified inspection area for each one scanning, i.e., for example, one scanning width 100μ
mの場合には、100μm幅で一列検査したら次の10 If m, the next 10 After testing a line at 100μm width
0μmは飛ばして検査領域が縞状になるように検査する。 0μm inspection region skip to inspect so that stripes. このようにして入力された検査領域データは、工程ファイル内のパラメータとして格納される。 In this way, the entered inspection area data is stored as a parameter in the process file.

【0061】検査領域の指定(図5のフローチャートS [0061] Specifying the inspection area (the flowchart of FIG. 5 S
17)が完了したら、検査時の画像の明るさを調整するキャリブレーション設定(図5のフローチャートS1 17) After completion, the flow chart of the calibration set (FIG. 5 for adjusting the brightness of the image during a test S1
8)に移る。 Turning to 8). キャリブレーションは、画像を取得しその明るさ分布より信号量に応じたゲイン調整や明るさ補正を行うものである。 Calibration, and performs gain adjustment and brightness correction acquires an image corresponding to the signal amount from the luminance distribution. まず、任意のチップを画面から選択し、該チップ内でキャリブレーションを行うための画像を取得する座標を指定し登録する。 First, select any chip from the screen, the specified registers the coordinates for acquiring images for calibrating within the chip. そして、実際に自動キャリブレーションを実行し、結果を確認する。 And, actually performs an automatic calibration, to see the results. ここで入力された内容、すなわちキャリブレーションを実施する座標値と、明るさのゲインとオフセット値は、工程ファイル内のパラメータとして登録される。 Here inputted contents, that is, a coordinate value to implement the calibration, the brightness of the gain and offset values ​​are registered as parameters step file.

【0062】キャリブレーション条件の設定およびキャリブレーション(図5のフローチャートS18)が完了したら、これまでに設定された各種条件で実際に画像を取得して、欠陥を検出するための画像処理条件を設定するステップ(図5のフローチャートS19)に移行する。 [0062] Once the calibration condition setting and calibration (flow chart in Fig. 5 S18) is completed, so far to get the actual image at the set various conditions, setting image processing conditions for detecting defects the process proceeds to step (flow chart of Fig. 5 S19) to. まず、画像を取得する際に、検出信号にかけるフィルタの種類を選択する。 First, when obtaining an image, to select the type of filter applied to the detection signal. 例えばノイズを抑制するためのフィルタや明るさの差を強調するフィルタ等複数のフィルタが登録されており、その中から所望のフィルタを選択する。 For example the filter or the difference in brightness for suppressing noise filter emphasizing such as a plurality of filters are registered, selects a desired filter from among them. そして実際に検査と同条件で1チップ内の小領域の画像を取得する。 And obtaining an image of a small area in one chip actually inspect the same conditions. この場合、画像を取得する箇所が任意に指定することができる。 In this case, it is possible to position to acquire an image is arbitrarily designated. ここで、小領域とは、例えば電子線の走査幅である100μmの幅で1チップ分の長さの画像の領域を指す。 Here, the small region, refers to 100μm area of ​​one chip of the length of the image in the width of a scan width of for example electron beam. 画像を取得したら、欠陥と判定するためのしきい値を入力し、取得画像の中で欠陥と判定された箇所の画像を表示させ、実際に欠陥を検出しているかどうか、誤検出があるかどうかを確認の上、 After obtaining the image, or enter a threshold for determining a defect, to display the image of the place where it has been determined that the defects in the acquired image, whether the detected actual defects, there is a false detection check the whether,
しきい値を適切な値に調整する。 To adjust the threshold to an appropriate value. しきい値を入力し、画像処理を実行し、欠陥検出や誤検出状況を確認し、再度しきい値を入力し直すことを繰り返して最適な検査条件を決定する。 Enter the threshold, it performs the image processing, check the defect detection or erroneous detection conditions, to determine the optimum inspection conditions by repeating to re-enter the threshold again. この一連の作業を「小領域試し検査」と呼ぶ。 This series of work is referred to as a "small area trial inspection". しきい値は、複数の項目のしきい値の組み合わせで決まる場合もある。 Thresholds, sometimes determined by the combination of a plurality of items of thresholds. ここで設定されたしきい値やフィルタ等のパラメータは、工程ファイル内のパラメータとして格納される。 Here parameters such as threshold and filter set in, is stored as a parameter in the process file.

【0063】以上の各種入力により、検査に必要な各種パラメータを設定することができるが、実際の半導体ウエハにおいては、ウエハ面内のプロセスばらつきやウエハ間あるいは製造のロット間でプロセスのばらつきを生じているので、上記小領域試し検査(図5のフローチャートS19)での画像処理条件設定だけでは不十分であり、最終的にばらつき分を考慮して欠陥判定のしきい値を決める必要がある。 [0063] By the above various inputs, it is possible to set various parameters necessary for the inspection, in the actual semiconductor wafers results in variations in the process between process variations in the wafer surface and the wafer or between production lots since it has, the only image processing condition setting in the small area trial inspection (the flowchart of FIG. 5 S19) is insufficient, and finally taking into account the variation component is necessary to determine the threshold for defect determination. そのため、上記しきい値設定完了後にさらに被検査ウエハ全面の中で任意の領域を設定し、これまで設定された条件で検査を実行(図5のフローチャートS20)し、欠陥検出レベルや誤検出レベルを確認の上、最終的に適切な条件であればこれまでに入力した各種パラメータを、品種ファイルと工程ファイルの中に登録する。 Therefore, to set an arbitrary area in a further wafer to be inspected on the entire surface after the threshold value setting completion, perform the checks in set conditions so far (the flowchart of FIG. 5 S20), the defect detection level and erroneous detection level the confirm, various parameters entered thereto until if finally appropriate conditions, and registers in the breed file and process files. このステップを最終試し検査と呼ぶ。 This step is referred to as a final trial inspection.

【0064】これまでの各種ステップでの入力が完了したら、結果を品種ファイル名と工程ファイル名を指定して保存(図5のフローチャートS21)し、ウエハをアンロード(図5のフローチャートS22)してレシピ作成の一連の設定作業を終了(図5のフローチャートS2 [0064] Once this to the input of a variety step is complete, the results to save by specifying the varieties file name and the process file name (the flowchart of FIG. 5 S21), the wafer unloading (the flowchart of FIG. 5 S22) It ends the series of setting operations for creating recipes Te (the flowchart of FIG. 5 S2
3)する。 3).

【0065】以上がレシピ作成の大まかなフローである。 [0065] The above is a rough flow of creating recipes. 上記フローでは、電子線照射条件選択(図5のフローチャートS10)から最終試し検査(図5のフローチャートS20)までの各条件設定項目の間の各処理は、 In the above flow, the processes between each condition setting items from the electron beam irradiation conditions selected (the flowchart of FIG. 5 S10) to the final trial inspection (the flowchart of FIG. 5 S20), the
画面内の項目名を表示したタブを選択することにより自由に任意の処理項目に進んだり戻ったりすることが可能である。 It is possible to go back or advance to any processing item freely by selecting the tab that displays the item name in the screen.

【0066】レシピ作成においては、実際の半導体製品ウエハそのものを用いて画像等を取得し、その画像からパラメータを決定する項目が多い。 [0066] In the recipe, obtains an image or the like using an actual semiconductor product wafers themselves, many items to determine the parameters from the image. しかし、前述のように項目によっては、数値のみを変更する場合もある。 However, depending on the items as described above, there is also a case of changing the numerical value only. 例えば、検査領域(検査チップ)を変更する場合には、被検査ウエハは必要ない。 For example, when changing the examination area (test chip) is not inspected wafer required. 以下にレシピ作成で想定される条件設定や変更の内容と、その際にレシピ作成モードで必要な処理項目の関係の一例を記載する。 The contents of the condition settings and changes that are contemplated by the recipe created in the following describes an example of the relationship between the processing items necessary recipe creation mode at that time. 品種ファイル, Varieties file,
工程ファイルとも新規に条件ファイルを作成する場合には、上記に述べたすべての項目で条件を入力する。 Both process file if you want to create a new condition file, enter the conditions in all of the items described above. 既にレシピを作成してある製品および工程と同一の製品であり、工程が異なるウエハについてレシピを作成する場合には、チップ配列やメモリセル領域については既存の品種ファイルのデータをそのまま適用できるが、それ以外の電子線照射条件やアライメント条件,キャリブレーション条件,検査領域,画像処理のフィルタやしきい値等については、被検査ウエハの材料や表面形状に最適な条件を設定する。 Already a product and process the same products have created a recipe, when the process is to create a recipe for different wafer, although the chip arrangement and a memory cell area can be applied as the data of existing varieties files, otherwise electron beam irradiation conditions and alignment conditions, calibration conditions, inspection areas, the filters and threshold of the image processing, to set the optimum conditions for the material and surface shape of the wafer to be inspected. また、既にレシピが作成されている製品・工程のウエハで、アライメントマークを変更する場合には、アライメントマークの座標および保存する画像, Also, already wafer products and processes recipe is created, to change the alignment mark, the alignment mark coordinates and saving images,
原点からのオフセット等ファイルの一部を変更するだけで良い。 It is only necessary to change the part of the offset, such as files from the origin. 従って、電子線照射条件やチップ配列,キャリブレーション条件,検査領域等は既存のファイル条件をそのまま流用できる。 Therefore, the electron beam irradiation conditions and the chip sequence, calibration conditions, the inspection region and the like can be used without modification of existing file condition. さらに検査領域の設定を変更するだけの場合には、ウエハをロードする必要はなく、検査領域のみを変更し、その他の検査条件は流用できるので、不要な画面を通る必要は無い。 Further, in the case of simply changing the settings of the inspection area, it is not necessary to load the wafer, by changing only the inspection area, because other test conditions can be diverted, it is not necessary to go through the unnecessary screen. 従来の検査装置では、レシピを作成あるいは変更,修正を行う場合には、 In the conventional inspection device, when performing creation or change, modify the recipe,
必ずウエハを検査装置内にロードさせなければならなかった。 It had to be loaded into that are within the inspection device wafer. 本実施例では、数値変更のみの場合にはウエハをロードしなくても変更できるようにするため、図5のフローに示したように、レシピ作成の最初にウエハロード有無を選択し「数値入力のみの変更」と指定することにより、ウエハをロードしなくても検査に必要な品種ファイルや工程ファイルを呼び出し、数値変更のみで対応できる特定のパラメータについては数値のみを変更できるようにした。 In this embodiment, since in the case of numerical changes only to be changed without loading the wafer, as shown in the flow of FIG. 5, first select the wafer loading whether recipe "Numeric Input by designating and changing only ", without loading the wafer call breed file and processes the file necessary for inspection, and to change the numbers only for specific parameters that can be associated only with numerical changes. このように、ウエハをロードする必要のある項目と不要の項目でレシピ作成のシーケンスを分離することにより、不要の項目については被検査ウエハをロードすること無くレシピを作成・変更できるようになる。 Thus, by separating the sequence of recipe created items and unwanted items that need to load the wafer, it becomes possible to create and modify without recipe to load the wafer to be inspected for unwanted items.

【0067】図7から図18に本実施例の検査装置の検査モードとレシピ作成モードにおける画面の例を示す。 [0067] An example of a screen in the inspection mode and the recipe creation mode of the inspection apparatus of this embodiment in FIG. 18 from FIG.

【0068】第1の実施例の手順を、図6制御部モニタ95のレイアウトを図7から図10、および図11から図14に示す。 [0068] shows a procedure of the first embodiment, in FIGS. 10 to 14, and 11 from FIG. 7 the layout of FIG controller monitor 95.

【0069】検査装置にはレシピ作成モード,検査モード,欠陥確認モード,ユーティリティモードを持つ。 [0069] with the recipe creation mode to the inspection apparatus, inspection mode, defect check mode, the utility mode. レシピ作成モードは予め検査条件を設定する機能で、検査モードはレシピ作成で設定された条件に従って検査と検査結果の欠陥確認を実行するモード,欠陥確認モードは検査のみを行った基板を欠陥確認するモード,ユーティリティモードは各種補助機能を行うものである。 Function recipe creation mode to be set in advance inspection conditions, inspection mode mode for executing the defect confirmation of the inspection results and the inspection in accordance with the conditions set in the recipe creation, the defect confirmation mode defect verify substrate subjected to the inspection only mode, utility mode is intended to perform various auxiliary functions. 代表的なモードである検査モードとレシピ作成モードについて説明する。 It will be described inspection mode and recipe creation mode is a typical mode.

【0070】検査モードでは、図7において、検査条件入力S61を行った後、検査対象基板を図示しない基板ロード機構によりロードS62し、基板の配置を測定するアライメントS63をした後、基板の検出光量を確認するキャリブレーションS64をして、画像の取得と画像処理による欠陥抽出をするストライプ検査S65を行う。 [0070] In test mode, in FIG. 7, after the inspection condition input S61, and loads S62 by a substrate loading mechanism (not shown) the inspection target board, after the alignment S63 for measuring the placement of the substrate, the detection light amount of the substrate and calibration S64 to check, performs stripe test S65 to a defect extracting the acquisition and image processing of the image. 次に、このストライプ検査S65で抽出された欠陥を、欠陥確認S66のステップで確認し、結果出力S6 Next, the defects extracted by the stripe test S65, confirmed in Step defect confirmation S66, the result output S6
7で欠陥情報と確認結果を出力する。 To output the confirmation result defect information in 7. 検査が終った基板は、図示しない基板アンロード機構によりアンロードS Board examination is over, unload S by the substrate unloading mechanism (not shown)
68される。 It is 68.

【0071】これらの動作を詳細に説明する。 [0071] to describe these operations in detail. 即ち、初期状態では制御部モニタ95のレイアウトを図8に示す。 That is, in the initial state shows the layout of the control unit monitors 95 in FIG. 画面上部には時間表示領域〈1〉と装置ID表示領域〈2〉と検査対象基板名表示領域〈3〉とオペレータ名表示領域〈4〉と各種メッセージを表示するメッセージ領域〈5〉とを配置している。 Arranging a message area <5> The upper part of the screen for displaying the time display area <1> and the device ID display area <2> and the inspection target board name display area <3> and an operator name display area <4> and various messages doing. 画面下部には検査開始を指示する検査モード指示ボタン〈6〉,欠陥確認を指示する欠陥確認モード指示ボタン〈7〉,レシピ作成を指示するレシピ作成モード指示ボタン〈8〉,ユーティリティ呼出しを指示するユーティリティモード指示ボタン〈9〉,システム終了を指示するシステム終了ボタン〈10〉を配置している。 Inspection mode instruction button at the bottom of the screen to indicate the inspection start <6>, defect check mode instruction button <7> to instruct the defect confirmation, recipe creation mode instruction button <8> to instruct the recipe creation, to instruct the utility call utility mode instruction button <9>, it is arranged the system Exit button <10> to instruct the system end.

【0072】検査モードは検査指示ボタン〈6〉をクリックすることで検査を開始する。 [0072] inspection mode starts the test by clicking on the inspection instruction button <6>. 検査を開始すると制御部モニタ95のレイアウトは図9に遷移し検査条件を入力する。 The layout of the control unit monitor 95 to start the inspection inputs the inspection condition transitions to FIG. 図において、メッセージ領域〈1〉に検査条件入力を促すメッセージを出力し、装置に装着されている基板を表示するカセット表示領域〈2〉を表示し、オペレータが検査対象の基板〈2〉をカセットの一つを選択し、該基板〈2〉の検査条件を検査条件設定領域〈4〉 In the figure, message area and outputs a message prompting the test condition input to <1>, and displays the cassette display area <2> to display the substrate being mounted on the apparatus, the operator cassette substrate <2> of the test object one select, inspect the inspection condition of the substrate <2> condition setting area <4>
に入力する。 Input to. これらの操作終了後に検査開始ボタン〈5〉を選択することで検査条件で指定した品種,工程情報を読み取り、該品種,工程情報より検査条件設定手段83で画像処理回路82に検査条件を設定する。 Varieties specified in test conditions by selecting the examination start button after these operations ends <5>, read process information, sets the 該品 species, test conditions in the image processing circuit 82 in the inspection condition setting means 83 from the process information . 該品種,工程情報に従って基板64をローダS62でステージ46,47上にロードする。該品 species, loading the substrate 64 in the loader S62 on the stage 46, 47 in accordance with the process information.

【0073】ロードS62終了後に被検査基板24上のパターン情報を基にパターンの位置を測定するアライメントS63と検出光量を測定するキャリブレーションS [0073] Calibration for measuring the quantity of detected light and alignment S63 for measuring the position of the pattern pattern information based on the inspected substrate 24 after loading S62 ends S
64を行う。 Perform 64.

【0074】次にストライプ検査S65を行う。 [0074] and then perform the stripe inspection S65. このストライプ検査の説明に先立ち、基板のレイアウトとストライプ検査時の動作を図10で簡単に説明する。 The Prior to the description of the stripe test it will be briefly described the layout and operation in stripe inspection of the substrate in FIG. 10.

【0075】基板200(図1で24)は複数のチップ201に分割されている。 [0075] substrate 200 (24 in FIG. 1) is divided into a plurality of chips 201. このうちの複数を検査対象チップ202と指定する。 A plurality of the designating inspected chip 202. 検査対象チップ202を検査するときに、ステージ46,47をY方向に移動と同期して検査する。 When inspecting the inspection target chip 202 checks in synchronization with the movement of the stage 46, 47 in the Y direction. この移動に伴う検査のことを1ストライプと呼び、図面上に203として表示する。 The inspection with this movement is referred to as one stripe, displayed as 203 on the drawing. 1ストライプ検査終了後、ステージ46,47をX方向に移動して次の1ストライプ検査を行う。 After one stripe completion of the inspection, do the following: 1 stripe inspection by moving the stage 46 and 47 in the X direction. これを繰返すことで検査対象チップ202全てを検査する。 Inspecting the inspection target chip 202 all by repeating this.

【0076】ステージ46,47をストライプ検査開始位置に移動し、検査領域を順次走査する。 [0076] moving the stage 47 in a stripe inspection start position, sequentially scans the inspection area. ステージ4 Stage 4
6,47のY方向走査に同期して電子源25より放出される電子線34を偏向器59でX方向に走査する。 In synchronization with the Y-direction scanning of 6,47 to scan the electron beam 34 emitted from an electron source 25 in the X direction by the deflector 59. このとき、基板200より発生する二次電子を二次電子検出部22で検出し、検出信号をAD変換器37でディジタル画像に変換して記憶手段81に記憶する。 At this time, detects secondary electrons generated from the substrate 200 by the secondary electron detector 22 and stored in the storage unit 81 a detection signal is converted into a digital image by the AD converter 37. 同時に画像処理回路82で記憶手段に記憶した画像を順次読み出し、着目画像と、該着目画像と同一の画像であることが期待される画像の差をとることで差の大きい場所を欠陥として抽出する。 Sequentially reading out the image stored in the storage means in the image processing circuit 82 at the same time, extracts the sought image, the larger the location of the difference by taking the difference between the image that the same image and the remarked image is expected as a defect . 該抽出された欠陥を欠陥データバッファ84に保存する。 Save the extracted defect in the defect data buffer 84. 保存した欠陥データを全体制御部で読み取る。 Reading the saved defect data throughout control unit. ステージ46,47のY方向走査が終了すると、ステージ46,47をX方向にブランキング偏向器28で走査した幅分だけ移動する。 When the Y-direction scanning of the stage 46, 47 is completed, moves by the width of scanning the stage 47 in the X direction blanking deflector 28. 図1にステージ移動〈4〉として示す。 Stage movement Figure 1 shows a <4>. これにより1Yステージ走査分の検査である1ストライプ検査を行うことができる。 Thus it is possible to perform one stripe test a test of 1Y stage scanning operation.

【0077】1ストライプ検査を順次繰返すことで検査すべき領域すべてを検査することができる。 [0077] All area to be examined by sequentially repeating the one stripe inspection can be inspected. すべての領域の検査終了後に全体制御部に記憶されている欠陥データを欠陥確認S66を行う。 The defect data stored in the overall controller after the inspection of all areas perform defect confirmation S66. 欠陥確認S66の制御部モニタ95のGUIレイアウトを図11に示す。 The GUI layout of the control unit monitors 95 the defect confirmation S66 shown in FIG. 11. この図において、マップ〈7〉に欠陥の分布と着目欠陥〈4〉, In this figure, the distribution as a target of the defects on the map <7> <4>,
画像表示部〈8〉には着目欠陥〈4〉の画像を表示し、 The image display unit <8> to display an image of the target defect <4>,
着目欠陥〈4〉の情報を欠陥情報〈5〉として表示する。 Display information of the target defect <4> as the defect information <5>.

【0078】画像表示部〈8〉の下部には画像切換えボタン〈1〉を表示し、該画像切替えボタン〈1〉をクリックすることで欠陥部分の光顕の画像,SEMの画像を切替え表示することができる。 [0078] The image display unit to display the image switching button <1> at the bottom of <8>, an image of the optical microscope of the defect portion by clicking the image switching button <1>, to display switching image of SEM can. 画像表示部〈8〉に表示された画像をオペレータが判断し、判断欠陥を欠陥情報〈5〉中の分類コード〈3〉に書き込む。 The image display unit of the image displayed on the <8> operator determines writes the classification code <3> of defect information <5> in decision defect. 尚、欠陥ID In addition, the defect ID
〈2〉は欠陥の通しIDで、欠陥IDを書き換えることで着目欠陥〈4〉を変更することができ、着目欠陥を変更すると表示も変更される。 <2> in through the ID of the defect, it is possible to change the focus defect <4> by rewriting the defect ID, display and changes the focus defect is also changed.

【0079】必要な分類番号を書き込み終了すると終了ボタン〈6〉をクリックすることで欠陥確認S66を終了し、結果出力S67で欠陥のデータと欠陥確認で書き込んだ分類コードを結果としてファイル出力する。 [0079] the required classification number to exit the defect confirmation S66 by clicking on the Exit button <6> to end the writing, the file output to the classification code written in the data and the defect confirmation of the defect in the result output S67 as a result. 必要に応じてファイルに出力した情報と同等な情報をラインを管理しているライン管理システム、Mo等の記憶媒体に出力する。 Line management system that manages the line equivalent information and output the information to a file as needed, and outputs a storage medium such as Mo. 結果出力S67終了後に被検査基板24をアンロードS68して検査を終了し、初期画面図7に戻る。 The resulting output S67 of the substrate to be inspected 24 unload S68 to after the end finished the inspection, it returns to the initial screen Figure 7. 1枚のみの検査を説明したが条件入力S61で複数枚指定することで複数枚の基板の検査を連続で行うことができる。 Having described the inspection of only one can perform a plurality of test substrates by specifying plural in condition input S61 continuously.

【0080】図11は、レシピ作成モードを示す。 [0080] FIG. 11 shows a recipe creation mode. 図において、レシピ作成モードは、条件入力S101し、検査対象基板をロードS102し、以下の項目を順次設定することからなる。 In the figure, the recipe creation mode, and the condition input S101, the inspection target board is loaded S102, consists of successively set the following items. これらは基本的には順番に行うが、 These are carried out in order to basically,
任意の順番に行うこともできる。 It can also be carried out in any order.

【0081】1)電子光学系の条件を設定するコントラスト設定S103。 [0081] 1) contrast setting S103 to set the electron optical system conditions.

【0082】2)基板のレイアウト情報を設定するマトリクス設定S104。 [0082] 2) matrix setting S104 to set the layout information of the substrate.

【0083】3)基板の配置を測定するアライメントの設定とアライメントの試行をするアライメント設定S1 [0083] 3) Alignment setting the alignment settings and alignment attempts to measure the placement of the substrate S1
05。 05.

【0084】4)基板のメモリセル領域を指定するセル領域設定S106。 [0084] 4) the cell area setting specifies a memory cell region of the substrate S106.

【0085】5)検査領域を設定する検査領域設定S1 [0085] 5) inspection area setting to set the inspection area S1
07。 07.

【0086】6)基板の検出光量を確認するキャリブレーションとキャリブレーションの試行をするキャリブレーション設定S108。 [0086] 6) Calibration Set S108 that attempts calibration and calibration to verify the amount of detected light of the substrate.

【0087】7)検査条件の設定と試行を行う試し検査S109。 [0087] 7) trial inspection S109 for setting the trial of inspection conditions.

【0088】8)設定された検査条件を最終的に確認する最終試し検査S110。 [0088] 8) Last trial inspection S110 to check the set inspection conditions in the final. これら設定の終了後、基板をアンロードS11する。 After these settings end, to unload S11 of the substrate.

【0089】これらの動作の内関連する部分のみを詳細に説明する。 [0089] will be described only in detail inner relevant portions of these operations. 即ち、初期状態の制御部モニタ95のレイアウト図8のレシピ作成モード指示ボタン〈8〉をクリックすることで図13のレシピ条件入力画面に遷移する。 In other words, a transition to a recipe condition input screen in FIG. 13 by clicking the initial state recipe creation mode instruction button layout diagram 8 of a control unit monitors 95 <8>. 図において、メッセージ領域〈1〉に条件入力を促すメッセージを出力し、装置に装着されている基板を表示するセット表示領域〈2〉を表示し、画面の上部に現在の設定項目の表示と選択をする選択タブ〈7〉,品種,工程の設定領域〈3〉,〈4〉,電子光学系の条件を設定する電子線照射条件設定領域〈5〉,被検査基板24のロードを指示するロードボタン〈6〉を配置している。 Selection In the figure, outputs a message urging the condition input in the message area <1>, to display the set display area <2> to display a substrate mounted on the apparatus, the top of the screen and display the current setting item selection tab to <7>, breed, setting area step <3>, <4>, electron beam irradiation condition setting area <5> to set conditions of the electron optical system, it instructs the loading of the test board 24 loaded buttons are arranged <6>.

【0090】オペレータがレシピを作成する被検査基板24をカセットの一つを選択し、該基板24の品種,工程名を〈3〉,〈4〉に入力する。 [0090] operator the inspected substrate 24 for creating a recipe select one cassette, varieties of the substrate 24, the process name <3>, and inputs to the <4>. これらの操作終了後にロードボタン〈6〉を選択することで既に品種工程情報が設定されている場合にはデフォルトの条件として該品種,工程情報を読み取り、新規の場合にはシステムで設定している初期値をデフォルトの条件として読み込む。該品 species as the default condition if already cultivars process information by selecting the load button <6> after these operations ends is set, read the process information, in the case of new are set by the system read the initial value as the default conditions. 該品種,工程情報に従って被検査基板24をローダでステージ46,47上にロードする。該品 species, loaded on the stage 46, 47 of the inspected substrate 24 in the loader according to the process information. ロードS102 Road S102
終了後に各種設定を行う。 Perform various settings after the end. 設定にはここでは関連する検査条件の設定を行う試し検査S109、および設定された検査条件を最終確認する最終試し検査S110を説明する。 Here, describing the final trial inspection S110 to final confirmation inspection conditions that are trial inspection S109, and set to set the inspection conditions related to setting.

【0091】試し検査S109はロード終了後に有効となった選択タブ〈7〉を選択すると制御部モニタ95レイアウトは図14に遷移する。 [0091] trial inspection S109 and selects the selection tab <7>, which became effective after the end of the load controller monitors 95 layout transitions in FIG. 図14レイアウトには基板の現在の位置と欠陥を表示するためのマップ部〈1〉 Map unit <1> for the 14 layout that displays the current position and the defect of the substrate
と現在の位置、又は欠陥部の画像を表示する画像表示部〈2〉と、画像取得を指示する画像取得ボタン〈3〉 If the current position, or the image display unit for displaying an image of the defect and <2>, the image acquisition button <3> to instruct the image acquisition
と、該画像取得ボタン〈3〉で取得した画像の画像処理による欠陥抽出を指示する仮想検査ボタン〈4〉と、設定を確定させる設定ボタン〈5〉と、設定を取り消すキャンセルボタン〈6〉と、画像処理条件を設定する感度条件設定部〈7〉よりなる。 When a virtual test button <4> to instruct the defect extraction by image processing of the image acquired by the image acquisition button <3>, setting button and <5> to confirm the setting, a cancel button <6> to cancel the setting sensitivity condition setting unit for setting an image processing condition consisting <7>.

【0092】初期状態のレイアウトである図14はマップ〈1〉には被検査基板24全体と、現在のステージ4 [0092] Figure 14 is a layout of the initial state map <1> and the entire substrate to be inspected 24, the current stage 4
6,47の位置が表示され、画像表示〈2〉には光顕1 Position is displayed in 6,47, light microscopy to image display <2> 1
9の画像が表示されている。 9 image is displayed. ここで、被検査基板24は格子状の複数のチップに分割されている。 Here, the substrate to be inspected 24 is divided in a grid pattern of a plurality of chips. マップ〈1〉 Map <1>
をクリックすることで、ステージ46,47の位置を変更し、条件設定を設定する場所を選択する。 By clicking on, to change the position of the stage 46 and 47, to select the location where you want to set the condition setting. 選択後に画像取得ボタン〈3〉をクリックすることで1ストライプ検査の現在の位置のチップ分の画像を取得する。 Acquiring an image of the chip component of the current position of one stripe test by clicking the image acquisition button <3> after selection.

【0093】ステージ46,47を走査開始位置に移動し、ステージ46,47をY方向に走査し、Y方向走査に同期して電子銃25より放出される電子線34を走査偏向器30でX方向に走査する。 [0093] moving the stage 46, 47 to the scanning start position, the stage 46, 47 is scanned in the Y direction, the electron beam 34 emitted from the electron gun 25 in synchronization with the Y direction scanning by the scanning deflector 30 X scanned in the direction. この時、被検査基板2 At this time, the substrate to be inspected 2
4より発生する二次電子71を二次電子検出器35で検出し、検出信号をAD変換器37でディジタル画像に変換して記憶手段81に記憶する。 The secondary electrons 71 generated from 4 detected by the secondary electron detector 35 and stored in the storage unit 81 a detection signal is converted into a digital image by the AD converter 37. 感度条件設定部〈7〉 Sensitivity condition setting section <7>
の条件を設定し、制御部モニタ95レイアウトを図14 Set condition, 14 a control unit monitors 95 layout
に遷移させる。 To transition to. 図14で、仮想検査ボタン〈4〉をクリックすることで感度条件設定部〈7〉の条件を検査条件設定手段83で画像処理回路82に設定し、記憶手段8 In Figure 14, set to the image processing circuit 82 in the inspection condition setting means 83 to condition the sensitivity condition setting section <7> by clicking the virtual test button <4>, the storage means 8
1に記憶されたディジタル画像を該設定条件で画像処理して欠陥を抽出し、欠陥バッファ84に記憶する。 A digital image stored in 1 to extract defects and image processing with the setting condition is stored in the defective buffer 84.

【0094】図15はストライプマップ〈1〉、個別の欠陥位置の画像を表示する画像表示部88と、欠陥総数を表示する欠陥総数表示領域〈8〉と、実際の欠陥数を表示する実欠陥表示領域〈9〉と、個別の欠陥の情報を表示し分類コードを入力する欠陥情報表示領域〈10〉 [0094] Figure 15 is real defect stripe map <1>, an image display unit 88 for displaying an image of the individual defect position, a defect total display area <8> to display the defect count, which displays the actual number of defects a display area <9>, defect information display area <10> to enter a classification code to display the information of individual defects
と、グラフ表示オプションを呼び出すグラフボタン〈1 If, graph button <1 to call the graph display options
4〉とよりなる。 4> and be more. ストライプマップ〈1〉はY方向に細長い1ストライプの1チップ分の領域を4分割して横に並べて表示したものである。 Stripe Map <1> is obtained by displaying side by side and divided into four 1 region of chips of elongated one stripe in the Y direction.

【0095】欠陥バッファ84に記憶した欠陥の位置をマップ上に欠陥〈11〉の丸点で表示する。 [0095] indicates the location of the stored defective defective buffer 84 on the map with a round point defect <11>. 表示した点をクリックすることで、該欠陥位置の記憶手段〈11〉 By clicking on the point where the display, storage means <11> of the defect position
上の画像を画像表示部88,欠陥情報を欠陥情報表示領域89に表示する。 Displaying an image of the upper image display section 88, the defect information in the defect information display area 89. 分類コードを入力することで、ストライプマップ〈1〉上の欠陥〈11〉を分類後真の欠陥〈12〉のX点、又は分類後対象外欠陥〈13〉についての□点表示に変更し、実欠陥数を分類後真の欠陥〈1 By inputting the classification code, change the defect stripe map <1> on <11> classification after true defect point X <12>, or □ point display for classification after covered defect <13>, after classifying the number of actual defects true defect <1
2〉の総数,総欠陥数を(検出した欠陥数−分類後対象外欠陥〈13〉の総数)に変更する。 Changing the - (total number of classification after covered defect <13> detected number of defects) the total number of 2>, the total number of defects. ここで、一度設定した分類後真の欠陥〈12〉の、および分類後対象外欠陥〈13〉は記憶しておき、以降の検査時には一定の距離内にある欠陥は予めその分類コード〈10〉を付与する。 Here, once classification after true defect of <12> set, and classification after covered defect <13> is stores, defects during subsequent inspection within a certain distance previously that classification code <10> the grant. 表示のマップ87のクリックと分類コードの入力を繰返し、ストライプマップ〈1〉上の欠陥の分布と、欠陥総数表示領域〈8〉に表示された分類された欠陥数, Repeated input of clicking the classification code of the display of the map 87, the distribution of defects on the stripe map <1>, the number of defects that are classified are displayed in the defect total display area <8>,
実欠陥表示領域〈9〉に表示された真の欠陥数を参照する。 Referring to true number of defects displayed in real defect display area <9>. これにより本来検出したい欠陥が検出され、しかも余分の欠陥が検出されていないかどうかオペレータが判断する。 Thus a defect to be detected originally detected, moreover extra defects operator whether or not is detected to determine.

【0096】判断の結果検査条件が不適切な場合には再度感度条件設定部〈7〉で検査条件を設定し、仮想検査ボタン〈4〉をクリックすることで検査を実行する。 [0096] Set the inspection conditions again sensitivity condition setting section <7> When the determination result test conditions are improper, and executes an inspection by clicking the <4> virtual test button. これら作業を繰り返すことで検査に好適な検査条件を探索する。 Searching for a suitable inspection conditions in the inspection by repeating these operations. 1箇所での条件確認が終了すると、必要に応じてマップ部87を基板全体の表示にし、画像表示領域88 If the condition confirmation in one place is completed, the map unit 87 to the display of the entire substrate if necessary, the image display area 88
を光学顕微鏡19での光顕像表示に切替えて条件設定場所を再選択し、画像取得から条件設定までを繰り返す。 The reselects the condition setting location is switched to light microscopic image displayed in the optical microscope 19, repeated from image acquisition to condition setting.

【0097】これら条件がある程度決まると、該図においてグラフボタン〈14〉をクリックすることで、制御部モニタ95レイアウトを図16に遷移させる。 [0097] When these conditions are determined in part, by clicking the graph button <14> In figure, it shifts the control unit monitors 95 layout in FIG. 図16 Figure 16
は、図15の感度条件設定部〈7〉で設定されている横ずれと明るさ設定値を表示する感度表示領域〈1〉と、 Includes a sensitivity display area <1> for displaying lateral deviation and brightness setting value that is set at a sensitivity condition setting section <7> in FIG. 15,
グラフを描画するための検査条件設定範囲と設定ステップを設定するグラフ範囲設定領域〈14〉と、横ずれと明るさの設定をXY軸にとり、分類後真の欠陥数、または(総欠陥数−分類後対象外欠陥数)をZ軸とした3D Inspection condition setting range for drawing a graph with the graph range setting area <14> to set the setting step, the setting of lateral shift and brightness taken in the XY axis, classification after the true number of defects, or (total number of defects - Classification 3D the rear excluded number of defects) is a Z-axis
グラフを表示する3Dグラフ〈13〉と、グラフ描画を指示する計算ボタン〈12〉と、グラフオプションから戻るための戻りボタン〈15〉からなる。 A 3D graph <13> for displaying the graph, the calculation button <12> to indicate the graph drawing, consists of the return button <15> for returning from the graph options. 図15レイアウトに遷移すると、図15の感度条件設定部〈7〉の設定値を前述の感度表示領域〈1〉に設定し、グラフ範囲設定領域〈14〉に初期値として図15の感度条件設定部〈7〉の設定値、ステップは1を表示する。 When the transition 15 layout, the set value of the sensitivity condition setting section <7> in FIG. 15 is set to the above-mentioned sensitivity display area <1>, the sensitivity condition setting of FIG. 15 as an initial value in the graph range setting area <14> part <7> set value, step displays 1. オペレータはグラフ範囲設定領域〈14〉を書替え、計算ボタン〈12〉をクリックする。 The operator rewritten graph range setting area <14>, clicking the calculation button <12>. ボタンクリックにより、グラフ範囲設定領域〈14〉に設定された範囲内を設定されたステップで画像処理条件を順次変更し以下の処理を行う。 The button click is performed sequentially changed following processes an image processing condition in the step is set within the range set in the graph range setting area <14>. 1)検査条件設定手段83を介して画像処理回路8 1) via the inspection condition setting means 83 the image processing circuit 8
2に設定し、記憶手段81に記憶されたディジタル画像を該設定条件で画像処理して欠陥を抽出し、欠陥バッファ84に記憶する。 Set 2, the digital image stored in the storage unit 81 extracts the defect and image processing with the setting condition is stored in the defective buffer 84. 2)欠陥バッファの内容を読み出して、個々の欠陥を既分類の欠陥との距離(比較差)が一定値以下である場合には該欠陥にその既分類を付与する。 2) reads the contents of the defect buffer, if the distance between the defect already classify individual defects (comparative difference) is below a predetermined value to grant that already classified as the defect. 3)付与後に真の欠陥数または(総欠陥数−分類後対象外欠陥数)を求め、該検査条件の欠陥数データとする。 3) True number of defects or (total number of defects after the grant - seeking classification after excluded number of defects), a number of defects data of the test conditions. 処理終了後に、3Dグラフ〈13〉に3Dグラフとして表示する。 After the treatment, the display as a 3D graph 3D graph <13>.

【0098】最終試し検査S110について説明する。 [0098] described for the final trial inspection S110.
ロード終了後に有効となった図13の選択タブ〈7〉を選択すると制御部モニタ95のレイアウトは図17に遷移する。 The layout of the control unit monitors 95 and selects the selection tab <7> in FIG. 13 became effective after the end of the load is shifted to Figure 17. 図17レイアウトには被検査基板24の検査対象チップを設定するためのマップ部87と、サンプリング率を設定するサンプリング率設定領域〈3〉と、マップ部87と、サンプリング率設定領域〈3〉で設定した検査対象チップとサンプリング率を有効にするための設定ボタン〈2〉と、該設定を取り消すためのキャンセルボタン〈4〉とストライプ検査S65と欠陥確認S66 Figure 17 is the layout and the map unit 87 for setting a test target chips of the inspected substrate 24, and the sampling rate setting area <3> to set the sampling rate, a map unit 87, a sampling rate setting area <3> setting inspected chip and a setting button for enabling the sampling rate <2> was, cancel button <4> and stripe test S65 and the defect confirmation S66 for canceling the setting
を開始するための開始ボタン〈5〉と、チップの総数, And the start button <5> for starting, the total number of chips,
検査チップ数,検査する面積,ストライプ検査の予想時間を表示する情報表示領域〈6〉よりなる。 Test chip number, the area to be inspected, the expected time consisting information display area <6> to display the stripe test.

【0099】初期状態のレイアウト図17はマップ87 [0099] The layout of the initial state diagram 17 map 87
とサンプリング率設定領域〈3〉にはそれぞれ検査領域設定S107指定された検査対象チップとサンプリング率が表示され、情報表示領域〈6〉には該検査対象チップとサンプリング率で決まる値を表示している。 The sampling rate setting area <3> is displayed inspected chip and sampling rate which is the inspection area set S107 respectively specified, the information display area <6> to display the values ​​determined by the test target chips and sampling rate there. オペレータはマップ上の領域をドラグすることで検査対象チップの有効/無効を反転させ、サンプリング率設定領域〈3〉のサンプリング率表示を候補の中から再選択することでサンプリング率を変更する。 The operator inverts the valid / invalid of the inspection target chip by dragging the region on the map, to change the sampling rate by re-selecting a sampling rate display of the sampling rate setting area <3> from the candidates. 変更後に設定ボタン〈2〉をクリックすることで変更を有効とし、キャンセルボタン〈4〉をクリックすることで変更を取り消し、 And activate the changes by clicking on the Settings button <2> after the change, undo the changes by clicking the Cancel button <4>,
画面の初期状態に戻す。 Return to the initial state of the screen. 設定又はキャンセル後に開始ボタン〈5〉をクリックすることで、検査モードのストライプ検査S65と欠陥確認S66を開始し、オペレータは欠陥確認S66の画面レイアウト図10で検査条件の妥当性を確認する。 By clicking the start button <5> set or after cancellation, it starts stripe test S65 and the defect confirmation S66 in test mode, the operator confirms the validity of the test conditions on the screen layout diagram 10 of a defect confirmation S66. 図10の終了ボタン〈6〉をクリックすることで最終試し検査S110の画面レイアウト図17に戻る。 Back to the screen layout diagram 17 of the final trial inspection S110 by end button click the <6> in FIG. 10.

【0100】第1の実施例の第1の変形を説明する。 [0100] illustrating a first modification of the first embodiment. 試し検査の図13レイアウト上の画像表示部88には欠陥部の画像のみならず同時に画像処理回路82での差画像等の処理の途中結果を表示することができる。 The 13 image display unit 88 on the layout of the trial inspection can display an intermediate result of processing such as the difference image by the image processing circuit 82 at the same time not only the image of the defective portion. これにより、より視覚的に処理結果の確認ができる。 Thus, it is confirmed more visually processing result.

【0101】第1の実施例の第2の変形をレイアウトを示す図18で説明する。 [0102] be described with reference to FIG. 18 showing a layout of the second modification of the first embodiment. レイアウトには基板の現在の位置と欠陥を表示するためのマップ部〈1〉と、現在の位置、又は欠陥部の画像を表示する画像表示部〈2〉と、 Map unit for displaying the current position and the defect of the substrate to the layout and <1>, the current position, or the image display unit for displaying an image of the defect and <2>,
画像取得を指示する画像取得ボタン〈3〉と、設定を確定させる設定ボタン〈5〉と、設定を取り消すキャンセルボタン〈6〉と、画像処理条件を設定する感度条件設定部〈7〉よりなる。 An image acquisition button <3> for instructing image acquisition, setting button and <5> to confirm the setting, a cancel button <6> to cancel the setting, the sensitivity condition setting unit for setting an image processing condition consisting <7>. 初期状態のレイアウトは図18に示される。 Layout of the initial state is shown in FIG. 18. 図において、マップ〈1〉に被検査基板24 In the figure, the map inspected substrate 24 to <1>
全体と、現在のステージ46,47の位置が表示され、 And overall, to display the current position of the stage 46 and 47,
画像表示部〈2〉には光顕19の画像が表示されている。 Image light microscope 19 is displayed on the image display unit <2>. マップ〈1〉をクリックすることで、ステージ4 By clicking on the map <1>, stage 4
6,47の位置を変更し、条件設定を設定する場所を選択する。 Change the position of 6,47, to select the location where you want to set the condition setting. 選択後に画像取得ボタン〈3〉をクリックすることで1ストライプ検査の現在の位置のチップ分の画像を取得する。 Acquiring an image of the chip component of the current position of one stripe test by clicking the image acquisition button <3> after selection. ステージ46,47を走査開始位置に移動し、ステージ46,47をY方向に走査し、Y方向走査に同期して電子銃25より放出される電子線34を走査偏向器30でX方向に走査する。 Moving the stage 46, 47 to the scanning start position, scanning stage 46, 47 is scanned in the Y direction, the electron beam 34 in the X direction by the scanning deflector 30 emitted from the electron gun 25 in synchronization with the Y direction scanning to. この時、被検査基板2 At this time, the substrate to be inspected 2
4より発生する二次電子71を二次電子検出部22で検出し、検出信号をAD変換器37でディジタル画像に変換して記憶手段81に記憶する。 The secondary electrons 71 generated from 4 detected by the secondary electron detector 22 and stored in the storage unit 81 a detection signal is converted into a digital image by the AD converter 37. 感度条件設定部〈7〉 Sensitivity condition setting section <7>
の条件を設定し、制御部モニタ95レイアウトを図19 Set condition, 19 a control unit monitors 95 layout
に遷移させる。 To transition to. 図19はストライプマップ〈1〉と、差画像などの画像処理の途中結果を表示する画像表示部〈2〉と、取得画像の表示を指示する画像表示ボタン〈2〉と、画像処理の途中結果の差画像の表示を指示する差画像表示ボタン〈3〉よりなる。 Figure 19 is a stripe map <1>, an image display unit that displays the intermediate results of image processing such as the difference image and <2>, an image display button <2> which instructs the display of the acquired image, intermediate results of image processing display of the difference image composed of the difference image display button <3> to direct the. ストライプマップ〈1〉をクリックすることで指示点〈4〉をマップ上に○点表示し、該指示点〈4〉の取得画像を画像表示部〈2〉に表示する。 Designated point by clicking the stripe map <1> to <4> display ○ points on the map, and displays the indication point acquired images of <4> The image display unit in <2>. 差画像表示ボタン〈3〉をクリックすることで画像処理途中結果を画像表示部88に表示する。 Displaying an image being processed result to the image display section 88 by clicking on the difference image display button <3>. 画像表示ボタン〈2〉をクリックすることで取得画像を画像表示部88に表示する。 It displays the acquired image on the image display unit 88 by clicking on the image display button <2>. 画像処理途中結果を画像表示部88に表示している時に画像処理条件を設定する感度条件設定部〈5〉を変更することで、再度画像処理し、途中結果を再表示する。 By changing the sensitivity condition setting unit for setting an image processing condition <5> when displaying the image being processed result to the image display unit 88, and image processing again to redisplay the intermediate results. これにより本来検出したい欠陥が検出され、しかも余分の欠陥が検出されていないかどうかオペレータが判断する。 Thus a defect to be detected originally detected, moreover extra defects operator whether or not is detected to determine. 尚、画像処理の途中結果を表示すると説明したが、無論等価な画像処理を行うこと、又は画像処理条件決定に有利な画像処理を行いこれらを表示しても良い。 Incidentally, it is described that displays the intermediate results of image processing, to perform a course equivalent image processing, or perform favorable image processing on the image processing condition determining may display them. 本変形によると欠陥部以外の領域の画像を元に検査条件を決定することができ、欠陥の無い場所での条件設定が可能となる。 Image region other than the defective portion according to the present variation can determine the inspection conditions based on, it is possible to set conditions in place without defects.

【0102】第1の実施例の第3の変形を説明する。 [0102] illustrating a third modification of the first embodiment. すなわち、図16の3Dグラフ〈13〉に真の欠陥数が最大値で、しかも(総欠陥数−分類後対象外欠陥数)が真の欠陥数に等しい範囲とその中心を求め、検査可能検査条件、差異的検査条件として合わせて表示する。 In other words, the maximum value is true number of defects in the 3D graph <13> in FIG. 16, yet (total number of defects - Classification after exempt number defects) Searching for the center range equal to the true number of defects, inspection inspectable conditions, displayed together as the difference testing conditions. 本変形によると、より視覚的に検査条件を指示できる。 According to this modification, it instructs the more visually inspection conditions.

【0103】第1の実施例の第4の変形を説明する。 [0103] illustrating a fourth modification of the first embodiment. 欠陥確認S66時の制御部モニタ95のGUIレイアウトを図20に示す。 The GUI layout of the control unit monitors 95 o'clock defect confirmation S66 shown in FIG. 20. ウエハを拡大表示し、欠陥〈6〉の位置を容易に確認可能なウエハマップ〈1〉と欠陥〈6〉 The wafer enlarge and readily identifiable wafer map <1> and defects the position of the defect <6> <6>
部の画像を表示する画像表示部〈2〉と欠陥の特徴量や位置分布の特徴を基に、ウエハマップ〈1〉に表示する欠陥を選択、または表示順番入れ替えをする欠陥フィルタを指示する欠陥フィルタ指示部〈3〉と欠陥フィルタ指示部と入れ替わって表示するため画面には表示されていないが、図11の欠陥の情報を表示する欠陥情報〈5〉と図示していない欠陥フィルタ指示部〈3〉と図11の欠陥情報〈5〉を入れ替える入替えボタン〈7〉 Image display unit for displaying an image of the part <2> and based on the characteristics of the feature amount and positional distribution of defects, defect instructing defects filter that selects a defect to be displayed on the wafer map <1>, or the display order replacement does not appear on the screen for displaying interchanged filter instruction unit and <3> a defective filter instruction unit but, the defect filter instruction unit (not shown) with the defect information <5> to display the information of the defect of FIG. 11 < 3> a replacement button <7 replacing the defect information of FIG. 11 <5>>
と画像表示部に表示される画像の調整状態を変更する画像調整ボタン〈4〉と画像表示部〈2〉表示されている画像をディスク、補助記憶装置に記憶する画像保存ボタン〈5〉とレシピ作成中に試しに検査した結果を保存するための検査結果保存ボタン〈8〉と欠陥データをハード的またはソフト的に処理できなかったことを示すオーバーフロー表示〈9〉よりなる。 Recipe and image adjustment buttons <4> and an image display unit for changing the adjustment state of the image displayed on the image display unit <2> disk image being displayed, the image storage button to store in the auxiliary memory <5> and overflow indication that could not be processed test result storing button <8> and defect data hardware or software manner to store the results of examining the trial while creating consisting <9>.

【0104】入替えボタン〈7〉をクリックすることで欠陥フィルタ指示部〈3〉を表示し、フィルタ条件を指示することでマップ〈1〉に表示される欠陥を必要なものに絞り込む、また欠陥情報〈5〉に表示する欠陥の順序を入れ替えることで重要度の高い順番にソーティングする。 [0104] defective filter instruction section by clicking a replacement button <7> Display <3>, narrow down the necessary defects that appear on the map <1> by instructing the filter conditions and defect information by interchanging the order of the defect to be displayed <5> sorted according to their relevance order. 入替えボタン〈7〉をクリックすることで欠陥情報〈5〉に該欠陥の情報を表示し、画像表示部〈2〉に該欠陥位置に対応する画像を表示する。 The information of the defects displayed on the defect information <5> by clicking the interchanging button <7>, and displays the image display section in <2> an image corresponding to the defect location. 必要に応じて画像調整ボタン〈4〉をクリックすることでコントラスト調整、信号量調整、ヒストグラムの平坦化、焦点位置調整、非点調整、微分などの画像処理、または検出条件変更を施すことによる画質改善をすることで表示される画像を容易に必要な情報を得ることのできるものとする。 If necessary contrast adjustment by clicking on the image adjustment button <4>, the signal amount adjustment, flattening of the histogram, the focus position adjustment, astigmatism adjustment, image quality by performing image processing, or detection condition changes, such as differential shall an image to be displayed by the improved can be obtained easily information required.
また、画質改善の他に画像ヒストグラム,指定部分の波形表示,画像階調値表示,表示画像に対する欠陥抽出処理の結果のオーバラップ表示または欠陥位置の指示,欠陥抽出処理の途中結果の差画像などの表示などによる画像情報表示,欠陥抽出処理を行うものである。 In addition to image histogram of image quality improvement, the waveform display of the designated partial image gradation value display, an indication of the overlap display or defect position results defect extraction processing for displaying an image, such as intermediate results of the difference image of the defect extraction processing display image information display due to, performs a defect extraction process. 一般的にはレシピ作成中には検査結果は保存しないが、検査結果保存ボタン〈8〉をクリックすることで検査結果を保存できる。 Generally the test results while creating a recipe is, but not save, can save the test results by clicking on the inspection result save button <8>. この保存した検査結果は、補助記憶装置またはネットワークを経由して分析装置やレビュー装置などに出力することができる。 The saved test results can be output to the auxiliary storage device or via to the analyzer and review system network. 画像保存ボタン〈4〉をクリックすることで、現在画像表示部〈2〉に表示されている画像をディスク,Mo等の補助記憶装置に記憶するものである。 By clicking on the image save button <4> is for storing the image currently displayed image display unit in <2> disk, the auxiliary storage device such as Mo. 記憶に際しては検査結果と対応をとるための情報を画像データとともに記憶する。 In memory stores the image data information for establishing correspondence between test results.

【0105】また、ウエハマップ〈1〉に表示する情報は、欠陥,チップの情報,検査領域,メモリセル領域, [0105] The information to be displayed on the wafer map <1> is a defect, the chip information, the inspection area, the memory cell area,
現在のステージ位置のマップの寸法を示すスケールとオーバーフロー表示〈9〉とする。 Scale and overflow display indicating the size of the map for the current stage position and <9>. オーバーフロー表示〈9〉は、ウエハに傷または巨大な異物が付着していた場合等で大量の欠陥が発生し、ハードまたはソフト的に処理しきれなかった場合に表示する。 Overflow Display <9> is a wafer lot of defects in such a case where flaws or huge foreign matter is adhered is generated, to display if that has not been treated or soft manner. これにより表示された欠陥数以上の欠陥が存在していることがわかり、見かけの欠陥分布にまどわされることなく必要な判断が可能となる。 Thus see that defects or number of defects displayed are present, it is possible to require judgment without being misled by the defect distribution apparent.

【0106】これらによりマップ拡大ができるため欠陥分布を容易に識別でき、画像を拡大表示することで欠陥形状を容易に識別でき、欠陥フィルタにより容易に重要欠陥を選別でき、画像調整ボタンにより容易に欠陥部を識別でき、画像保存,結果保存により必要な情報を保存することが可能である。 [0106] can identify these by easily defect distribution since it is mapped enlarged image can easily identify the defect shape by enlarge, can screen easily weakness due to a defect filter, easily by the image adjustment button can identify the defect, image storage, it is possible to store the information required by the results saved.

【0107】また、本機能はレシピ作成の一環としての最終試し検査での欠陥確認、または検査シーケンスでの検査後の欠陥確認に適用可能であることは無論のこと、 [0107] Further, this function course that it is applicable to a defect confirmation, or defect confirmation after the inspection in the inspection sequence in the final trial tests as part of creating the recipe,
マップの拡大,表示内容,表示画像の拡大機能,画質調整,画像保存の機能は全ての画面に適用できる。 Enlarge map of the display content, expanding the functions of the display image, the image quality adjustment, the function of the image storage can be applied to all of the screen.

【0108】 [0108]

【発明の効果】本発明によれば、チップ検査,ウエハ抜き取り頻度検査を画面を見ながら迅速に行うことができ、製品全体に及ぶ欠陥あるいは特定領域における欠陥を迅速に検知することができ、プロセス条件の変動を確実に検知し、プロセスにフィードバックすることができる。 According to the present invention, chip inspection, while watching the screen of the wafer sampling frequency test can be performed quickly, it is possible to detect a defect in the defect or a particular region spanning the entire product quickly, process reliably detect the variation of the conditions, it can be fed back to the process.

【0109】また、本発明によれば、微細パターン形成 工程/レジスト現像後、微細パターン 形成工程/エッチング後、穴パターン 形成工程,洗浄後の検査欠陥を画面表示によって迅速に検知することができる。 [0109] Further, according to the present invention, it is possible to quickly detect after a fine pattern forming step / resist development, after a fine pattern forming step / etching hole pattern forming step, an inspection defects after cleaning by screen display.

【0110】本検査を基板製品プロセスへ適用することにより、上記従来技術では検出し得なかった欠陥、すなわち製品装置や条件等の異常を画面形成表示手段によって形成された画面を参照することによって早期に且つ高精度に発見することができるため、基板製造プロセスにいち早く異常対策処理を講ずることができ、その結果半導体装置その他の基板の不良率を低減し生産性を高めることができる。 [0110] By applying the present test the substrate product process, the defects which could not have been detected in the prior art, namely early by referring to the screen formed by the screen forming display means abnormality such products equipment and conditions it is possible to discover and with high precision, it is possible to take early abnormality countermeasure process in the substrate manufacturing process, can increase the reduced productivity defect rate resulting semiconductor device other substrates. また、上記検査を適用することにより、 Further, by applying the above test,
異常発生をいち早く検知することができるので、多量の不良発生を未然に防止することができ、さらにその結果、不良の発生そのものを低減させることができるので、半導体装置等の信頼性を高めることができ、新製品等の開発効率が向上し、且つ製造コストが削減できる。 It is possible to quickly detect an abnormality occurrence, it is possible to prevent a large amount of defective, further result, it is possible to reduce the occurrences of poor itself, to increase the reliability of a semiconductor device can, to improve the development efficiency of such new products, and reduce manufacturing costs.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】回路パターン検査装置の装置構成を示す図。 FIG. 1 is a diagram showing a device configuration of a circuit pattern inspection apparatus.

【図2】図1の一部構成図。 FIG. 2 is a partial configuration diagram of FIG. 1.

【図3】検査条件ファイルの階層を説明する図。 FIG. 3 is a diagram to explain the hierarchy of the inspection condition file.

【図4】検査時の画面構成を示す図。 FIG. 4 is a diagram showing a screen configuration at the time of inspection.

【図5】検査フローを示す図。 FIG. 5 is a diagram showing an inspection flow.

【図6】アライメント方法を示す図。 FIG. 6 is a diagram showing the alignment method.

【図7】検査条件設定(レシピ作成)フローを示す図。 FIG. 7 is a diagram showing the inspection condition setting (recipe) flow.

【図8】検査モードの操作画面図。 [8] The operation screen view of an inspection mode.

【図9】検査モードの操作画面図。 [9] The operation screen view of an inspection mode.

【図10】検査モードの操作画面図。 [Figure 10] The operation screen view of an inspection mode.

【図11】検査モードの操作画面図。 [11] The operation screen view of an inspection mode.

【図12】レシピ作成フローを示す図。 FIG. 12 is a diagram showing a recipe creation flow.

【図13】レシピ作成時の画面構成を示す図。 FIG. 13 is a diagram showing a screen configuration at the time of recipe creation.

【図14】レシピ作成時の画面構成を示す図。 FIG. 14 is a diagram showing a screen configuration at the time of recipe creation.

【図15】レシピ作成時の画面構成を示す図。 FIG. 15 is a diagram showing a screen configuration at the time of recipe creation.

【図16】レシピ作成時の画面構成を示す図。 FIG. 16 is a diagram showing a screen configuration at the time of recipe creation.

【図17】レシピ作成時の画面構成を示す図。 FIG. 17 is a diagram showing a screen configuration at the time of recipe creation.

【図18】レシピ作成時の画面構成を示す図。 FIG. 18 is a diagram showing a screen configuration at the time of recipe creation.

【図19】レシピ作成時の画面構成を示す図。 FIG. 19 is a diagram showing a screen configuration at the time of recipe creation.

【図20】他の実施例にかかわる検査モードの走査画面図。 [Figure 20] scanning screen view of an inspection mode according to another embodiment.

【符号の説明】 DESCRIPTION OF SYMBOLS

16…回路パターン検査装置、17…検査室、18…電子光学系、19…光学顕微鏡、20…操作部、21…制御部、22…二次電子検出部、23…試料室、24…被検査基板、25…電子銃、26…電子線引き出し電極、 16 ... circuit pattern inspection apparatus, 17 ... laboratory, 18 ... electron optical system, 19 ... optical microscope, 20 ... operation unit, 21 ... control unit, 22 ... secondary electron detector, 23 ... sample chamber 24 ... inspection substrate, 25 ... electron gun, 26 ... electron beam extraction electrode,
27…コンデンサレンズ、28…ブランキング偏向器、 27 ... condenser lens, 28 ... blanking deflector,
29…絞り、30,59…走査偏向器、31…対物レンズ、32…反射板、33…ExB偏向器、34…電子線、35…二次電子検出器、36…プリアンプ、37… 29 ... iris, 30,59 ... scanning deflector, 31 ... objective lens, 32 ... reflector, 33 ... ExB deflector 34 ... electron beam, 35 ... secondary electron detector, 36 ... preamplifiers, 37 ...
AD変換器、38…光変換手段、39…光伝送手段、4 AD converter, 38 ... optical conversion unit, 39 ... optical transmission means, 4
0…電気変換手段、41…高圧電源、42…プリアンプ駆動電源、43…AD変換器駆動電源、44…逆バイアス電源、45…試料台、46…Xステージ、47…Yステージ、48…位置モニタ測長器、49…被検査基板高さ測定器、50…白色光源、51…光学レンズ、52… 0 ... electric conversion unit, 41 ... high-voltage power supply, 42 ... pre-amplifier driving power source, 43 ... AD converter driving power source, 44 ... a reverse bias power supply, 45 ... sample stage, 46 ... X stage 47 ... Y stage 48 ... position monitor length measuring device, 49 ... inspected substrate height measuring device, 50 ... white light source, 51 ... optical lens, 52 ...
CCDカメラ、53…第一画像記憶部、54…第二画像記憶部、55…比較演算部、56…欠陥判定処理部、5 CCD camera, 53 ... first image storage unit, 54 ... second image storing unit, 55 ... comparison operation unit, 56 ... defect determination unit, 5
8…補正制御回路、70…対物レンズ電源、71…二次電子、72…第二の二次電子、95…制御部モニタ、1 8 ... correction control circuit, 70 ... objective lens power supply, 71 ... secondary electrons 72 ... second secondary electron, 95 ... control unit monitors, 1
00…検査フロー表示領域、101…ガイダンス表示領域。 00 ... inspection flow display area, 101 ... guidance display area.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宇佐見 康継 茨城県ひたちなか市大字市毛882番地 株 式会社日立製作所計測器事業部内 (72)発明者 森岡 洋 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業本部内 Fターム(参考) 2G051 AA51 AA65 AB02 AC01 BA01 BA10 BA20 BB09 CA03 CA07 CA20 CC07 CD04 CD06 DA01 DA07 DA09 EA02 EA08 EA11 EA12 EA14 EB01 EB02 EB09 EC01 EC02 ED01 ED04 ED09 FA01 FA04 ────────────────────────────────────────────────── ─── of the front page continued (72) inventor Usami YasushiTsugi Hitachinaka City, Ibaraki Prefecture, Oaza City hair 882 address Co., Ltd. Hitachi instruments within the business section (72) inventor Hiroshi Morioka Tokyo Kodaira Josuihon-cho chome No. 20 No. 1 Co., Ltd., Hitachi semiconductor business headquarters in the F-term (reference) 2G051 AA51 AA65 AB02 AC01 BA01 BA10 BA20 BB09 CA03 CA07 CA20 CC07 CD04 CD06 DA01 DA07 DA09 EA02 EA08 EA11 EA12 EA14 EB01 EB02 EB09 EC01 EC02 ED01 ED04 ED09 FA01 FA04

Claims (23)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】本来同一形状となるように形成された複数の回路パターンを有する基板表面に荷電粒子を照射し、 [Claim 1] irradiating the charged particles on the substrate surface having a plurality of circuit patterns formed so as to inherently the same shape,
    該照射により前記基板表面から発生する2次荷電粒子を検出し、該検出した2次荷電粒子の信号を用いて前記基板表面の本来同一形状となるように形成された複数の回路パターンのディジタル画像を順次得、該順次得た基板表面のディジタル画像を用いて前記回路パターンの欠陥を検出する回路パターン検査方法において、 基板表面の指定された領域のディジタル画像を得、 該ディジタル画像に対し条件を変えて1回または複数回画像処理を行い、 該条件を変えて1回または複数回画像処理を行った結果に基づいて前記順次得たディジタル画像を比較する条件を求め、 該求めた条件を記憶し、 該記憶した条件を用いて前記順次得たディジタル画像を比較して欠陥を抽出し、 該抽出された欠陥部の画像を画面上に表示することを特徴とする Detecting secondary charged particles generated from the substrate surface by the irradiation, the digital images of the plurality of circuit patterns formed so that the original same shape of the substrate surface by using a signal of the secondary charged particles the detected sequentially give, in the circuit pattern inspection method for detecting defects of the circuit pattern using a digital image of that order next resulting substrate surface, to obtain a digital image of the designated area of ​​the substrate surface, the condition to the digital image changing performed one or more times the image processing, based on the result of one or more times the image processing by changing the conditions determined conditions for comparing the sequentially obtained digital image wherein, storing the determined conditions and said extracting a defect by comparing the sequence obtained digital image, and displaying an image of the extracted defect portion on the screen using the conditions the storage 路パターン検査方法。 Road pattern inspection method.
  2. 【請求項2】回路パターンの形成された基板表面に光、 2. A light formed on substrate surface of the circuit pattern,
    または荷電粒子を照射し、該照射により基板表面から発生する信号を検出し、該検出した信号をディジタル画像として記憶し、該記憶された画像を同一の画像であることが期待される画像と比較して差異を抽出し、該比較により抽出された差異を表示することでパターンの欠陥を検出する回路パターン検査方法において、 基板表面の指定された領域の画像を検出,ディジタル画像として記憶し、 記憶したディジタル画像に対し条件を変えて1回または複数回比較による差異の抽出を行い、 該抽出結果より該画像処理条件の適切さを判断することで差異の抽出が可能な該比較の条件を探索し、 探索した条件を記憶し、 記憶した条件を用いて比較による欠陥を抽出し、 該比較により抽出された欠陥部の画像を表示することを特徴とする回路パ Or irradiating a charged particle comparison, detects the signal generated from the surface of the substrate by the irradiation, stores the signal the detected as a digital image, an image of the stored image to be the same image is expected and extracting the difference, in the circuit pattern inspection method for detecting defects of a pattern by displaying the difference extracted by said comparison, stores the image in a specified area of ​​the substrate surface detection, as a digital image, stored was under different conditions to digital image was extracted difference by 1 or more times compared, the extraction result from the search conditions that can extract differences by determining the adequacy of the comparison of the image processing conditions and stores the search criteria, by using the stored condition to extract the defect by comparison, circuit paths, characterized in that to display an image of the defective portion extracted by the comparison ーン検査方法。 Over emissions inspection method.
  3. 【請求項3】回路パターンの形成された基板表面に光、 3. A light formed on substrate surface of the circuit pattern,
    または荷電粒子を照射し、該照射により基板表面から発生する信号を検出し、該検出した信号をディジタル画像として記憶し、該記憶された画像を同一の画像であることが期待される画像と比較して差異を抽出し、該比較により抽出された差異を表示することでパターンの欠陥を検出する回路パターン検査方法において、 操作画面上で基板表面の指定された領域の画像検出を指示し、 指示によりディジタル画像として記憶し、 操作画面上で条件を指示することで記憶したディジタル画像に対し比較による差異の抽出を行い、 該抽出結果を操作画面上に表示し、 該画像処理条件の適切さを判断することで差異の抽出が可能な該比較の条件を探索し、 探索した条件を記憶し、 記憶した条件を用いて比較により欠陥を抽出し、 該比較により抽 Or irradiating a charged particle comparison, detects the signal generated from the surface of the substrate by the irradiation, stores the signal the detected as a digital image, an image of the stored image to be the same image is expected and extracting the difference, in the circuit pattern inspection method for detecting defects of a pattern by displaying the difference extracted by the comparison, instructs the image detection in a specified area of ​​the substrate surface on the operation screen, an instruction the stored as digital images, was extracted differences by comparison to a digital image stored by instructing the conditions on the operation screen displays the extraction result on the operation screen, the appropriateness of the image processing conditions explore the possible conditions of the comparison and extraction of difference by determining and storing the search criteria, to extract the defect by comparison with the stored condition, extracted by the comparison された欠陥部の画像を表示することを特徴とする回路パターン検査方法。 Circuit pattern inspection method and displaying images of defect portion.
  4. 【請求項4】回路パターンの形成された基板表面に光、 4. A light formed on substrate surface of the circuit pattern,
    または荷電粒子を照射し、該照射により基板表面から発生する信号を検出し、該検出した信号をディジタル画像として記憶し、該記憶された画像を同一の画像であることが期待される画像と比較して差異を抽出し、該比較により抽出された差異を表示することでパターンの欠陥を検出する回路パターン検査方法において、 操作画面上で基板表面の指定された領域の画像検出を指示し、 指示によりディジタル画像として記憶し、 操作画面上で条件を指示することで記憶したディジタル画像に対し比較による差異の抽出を行い、 該抽出結果である欠陥位置を操作画面上に表示し、 操作画面上で欠陥位置の画像の取得を指示することで該欠陥位置のディジタル画像として記憶している画像を表示し、 判断された該画像処理条件で差異の抽出が可 Or irradiating a charged particle comparison, detects the signal generated from the surface of the substrate by the irradiation, stores the signal the detected as a digital image, an image of the stored image to be the same image is expected and extracting the difference, in the circuit pattern inspection method for detecting defects of a pattern by displaying the difference extracted by the comparison, instructs the image detection in a specified area of ​​the substrate surface on the operation screen, an instruction the stored as digital images, was extracted differences by comparison to a digital image stored by instructing the conditions on the operation screen, display the defect position is the extraction result on the operation screen, on the operation screen displays an image stored as a digital image of the defect position by instructing the acquisition of the image of the defect position, variable extraction of differences the determined said image processing conditions を該比較の条件を指示し、 該指示条件を記憶し、 記憶した条件を用いて比較による欠陥を抽出して、該比較により抽出された欠陥部の画像を表示することを特徴とする回路パターン検査方法。 The indicated conditions of the comparison, storing the instruction conditions, extracts the defect by comparison with the stored condition, the circuit pattern and displaying the image of the defective portion extracted by the comparison Inspection method.
  5. 【請求項5】回路パターンの形成された基板表面に光、 5. A light formed on substrate surface of the circuit pattern,
    または荷電粒子を照射し、該照射により基板表面から発生する信号を検出し、該検出した信号をディジタル画像として記憶し、該記憶された画像を同一の画像であることが期待される画像と比較して差異を抽出し、該比較により抽出された差異を表示することでパターンの欠陥を検出する回路パターン検査方法において、 操作画面上で基板表面の指定された領域の検出信号をディジタル画像として記憶し、 該記憶画像を用いて画像処理条件を設定し、 該設定により設定された該画像処理条件を該指定領域より広い領域の検出信号より得られたディジタル画像に適用して比較によって差異を抽出して該比較により抽出された差異を表示することで設定された該画像処理条件を確認し、 確認した条件を記憶し、記憶した条件を用いて比較による Or irradiating a charged particle comparison, detects the signal generated from the surface of the substrate by the irradiation, stores the signal the detected as a digital image, an image of the stored image to be the same image is expected and extracting the difference, in the circuit pattern inspection method for detecting defects of a pattern by displaying the difference extracted by said comparison, stores the detection signal in a specified area of ​​the substrate surface on the operation screen as a digital image and using the stored image sets the image processing conditions, extracting a difference by applying to compare the image processing conditions set by the setting in the digital image obtained from the detection signal of wider than the specified area regions according to confirm the set the image processing conditions by displaying the difference extracted by said comparison, stores the confirmed conditions, compared with the stored condition 欠陥を抽出して該比較により抽出された欠陥部の画像を表示することを特徴とする回路パターン検査方法。 Circuit pattern inspection method characterized by extracting the defect to display an image of the defect portion extracted by the comparison.
  6. 【請求項6】回路パターンの形成された基板表面に光、 6. Light the formed substrate surface of the circuit pattern,
    または荷電粒子を照射し、該照射により基板表面から発生する信号を検出し、該検出した信号をディジタル画像として記憶し、該記憶された画像を同一の画像であることが期待される画像と比較して差異を抽出し、該比較により抽出された差異を表示することでパターンの欠陥を検出する回路パターン検査方法において、 操作画面上で基板表面の指定された領域の検出信号をディジタル画像として記憶し、 該記憶画像を用いて画像処理条件を設定し、 該設定により設定された該画像処理条件を該指定領域より広い領域の検出信号から得られたディジタル画像に適用して比較による差異を抽出して、該比較により抽出された差異の発生した全てまたは一部の位置を表示し、 該表示位置から選択した位置の検出信号のディジタル画像を再取得し Or irradiating a charged particle comparison, detects the signal generated from the surface of the substrate by the irradiation, stores the signal the detected as a digital image, an image of the stored image to be the same image is expected and extracting the difference, in the circuit pattern inspection method for detecting defects of a pattern by displaying the difference extracted by said comparison, stores the detection signal in a specified area of ​​the substrate surface on the operation screen as a digital image and sets the image processing conditions by use of the stored image, extracting a difference by applying to compare the image processing conditions set by the setting in the digital image obtained from the detection signal of the larger area than that of the specified area to all generated difference extracted by the comparison or display some location, it reacquires the digital image of the detection signal of the selected position from the display position 、 再取得した画像を用いて設定された該画像処理条件を確認し、 確認した条件を記憶し、 記憶した条件を用いて比較によって欠陥を抽出して、該比較により抽出された欠陥部の画像を表示することを特徴とする回路パターン検査方法。 , Check the set by using the image re-acquired the image processing condition, and stores the confirmed conditions, extracts the defect by comparison with the stored condition, the image of the defective portion extracted by the comparison circuit pattern inspection method and displaying the.
  7. 【請求項7】回路パターンの形成された基板表面に光、 7. Light to form substrate surface of the circuit pattern,
    または荷電粒子を照射し、該照射により基板表面から発生する信号を検出し、該検出した信号をディジタル画像として記憶し、該記憶された画像を同一の画像であることが期待される画像と比較して差異を抽出し、該比較により抽出された差異を表示することでパターンの欠陥を検出する回路パターン検査方法において、 操作画面上で基板表面の指定された領域の検出信号をディジタル画像として記憶し、 該記憶画像を用いて画像処理条件を設定し、 該設定により設定された該画像処理条件を該指定領域より広い領域の検出信号から得られたディジタル画像に適用して比較によって差異を抽出して、該比較により抽出された差異の発生した位置を表示し、 該表示位置から選択した位置の検出信号のディジタル画像を再取得し、 再取得した Or irradiating a charged particle comparison, detects the signal generated from the surface of the substrate by the irradiation, stores the signal the detected as a digital image, an image of the stored image to be the same image is expected and extracting the difference, in the circuit pattern inspection method for detecting defects of a pattern by displaying the difference extracted by said comparison, stores the detection signal in a specified area of ​​the substrate surface on the operation screen as a digital image and sets the image processing conditions by use of the stored image, extracting a difference by applying to compare the image processing conditions set by the setting in the digital image obtained from the detection signal of the larger area than that of the specified area to, and displays the generated position difference extracted by the comparison, to reacquire the digital image of the detection signal of the selected position from the display position, and re-acquired 像を用いて設定された該画像処理条件を確認し、 確認した条件を記憶し、 記憶した条件を用いて比較によってパターンの欠陥を抽出して、表示することを特徴とする回路パターン検査方法。 Check the set the image processing conditions using an image, stores the confirmed conditions, by extracting a pattern defect by comparison with the stored condition, the circuit pattern inspection method and displaying.
  8. 【請求項8】本来同一形状となるように形成された複数の回路パターンを有するウエハ基板表面に荷電粒子を照射し、該照射により前記ウエハ基板表面から発生する2 8. A originally irradiated with charged particles formed in the wafer substrate surface with a plurality of circuit patterns to be identical shapes, produced from the wafer substrate surface by the irradiation 2
    次荷電粒子を検出し、該検出した2次荷電粒子の信号を用いて前記基板表面の本来同一形状となるように形成された複数の回路パターンのディジタル画像を順次得、該順次得たウエハ基板表面のディジタル画像を用いて前記回路パターンの欠陥を検出する回路パターン検査方法において、 前記ウエハのマップと該マップ上で指定した場所の欠陥場所の欠陥画像を並列して表示することを特徴とする回路パターン検査方法。 Detecting the following charged particles, successively to obtain a digital image of a plurality of circuit pattern originally formed to have the same shape of the substrate surface by using a signal of the secondary charged particles the detected, that order next resulting wafer substrate in the circuit pattern inspection method for detecting defects of the circuit pattern using a digital image of the surface, and displaying a defect image of the defect location location specified on the map and the map of the wafer in parallel circuit pattern inspection method.
  9. 【請求項9】請求項8において、 前記マップには、検査領域またはメモリヒル領域を表示することを特徴とする回路パターン検査方法。 9. The method of claim 8, the map, the circuit pattern inspection method characterized by displaying the inspection area or Memorihiru region.
  10. 【請求項10】請求項8または9において、 前記マップには、これに関連して欠陥位置、ウエハチップの情報、現在のステージ位置およびマップの寸法を示すスケールなどの検査情報を表示することを特徴とする回路パターン検査方法。 10. The method of claim 8 or 9, the map is defect position in this connection, information of wafer chips, to display the examination information such as scale indicating the size of the current stage position and map circuit pattern inspection method characterized.
  11. 【請求項11】請求項8または9において、 表示する欠陥を選択、又はそれらの順番を並び替える欠陥フィルタリングを行うことを特徴とする回路パターン検査方法。 11. The method of claim 8 or 9, selecting the defect to be displayed, or the circuit pattern inspection method characterized by performing defect filtering to rearrange their order.
  12. 【請求項12】請求項8または9において、 前記マップまたは前記欠陥画像を拡大表示することを特徴とする回路パターン検査方法。 12. The method of Claim 8 or 9, the circuit pattern inspection method characterized by enlarge the map or the defect image.
  13. 【請求項13】本来同一形状となるように形成された複数の回路パターンを有するウエハ基板表面に荷電粒子を照射し、該照射により前記ウエハ基板表面から発生する2次荷電粒子を検出し、該検出した2次荷電粒子の信号を用いて前記基板表面の本来同一形状となるように形成された複数の回路パターンのディジタル画像を順次得、 13. to original irradiating a charged particle on the wafer substrate surface with a plurality of circuit patterns formed to have the same shape, and detecting secondary charged particles generated from the wafer substrate surface by the irradiation, the sequentially obtain a digital image of a plurality of circuit pattern originally formed to have the same shape of the substrate surface by using a signal detected secondary charged particles,
    該順次得たウエハ基板表面のディジタル画像を用いて前記回路パターンの欠陥を検出する回路パターン検査方法において、 回路パターンのディジタル画像を画像処理して欠陥を抽出し、感度条件と欠陥の数データの関係を示すグラフを表示することを特徴とする回路パターン検査方法。 In the circuit pattern inspection method for detecting defects of the circuit pattern using a digital image of that order next obtained wafer substrate surface, to extract the defect by image processing a digital image of a circuit pattern, the number data of the sensitivity conditions and defects circuit pattern inspection method characterized by displaying a graph showing the relationship.
  14. 【請求項14】請求項13において、 抽出された個々の欠陥が既分類の欠陥との距離が一定値以下であるときには該分類にその既分類を付与し、該付与後に欠陥数データを求めることを特徴とする回路パターン検査方法。 14. The method of claim 13, the distance individual defects that have been extracted with defects already classification grant that already classified in the classification when it is below a predetermined value, determining the number of defects data after the grant circuit pattern inspection method comprising.
  15. 【請求項15】回路パターンの形成された基板表面に荷電粒子を照射する照射手段と、該照射手段により基板表面から発生する信号を検出する検出手段と、該検出手段により検出された信号をディジタル画像として記憶する記憶手段と、該記憶された画像を同一の画像であることが期待される画像と比較して差異を抽出する比較手段と、該比較手段で抽出された差異を表示する表示手段を備えた回路パターン検出装置において、 基板表面の画像検出位置を指定する手段と、 該指定手段により指定された位置の画像を検出,記憶する画像取得手段と、 該比較手段に用いる条件を設定する条件設定手段と、 該画像取得手段で取得した画像に対して該条件設定手段で設定した条件で画像処理を行う画像処理手段と、 該画像処理手段の処理結果を 15. A irradiation means for irradiating a charged particle to form substrate surface of the circuit pattern, a detecting means for detecting a signal generated from the surface of the substrate by the irradiation means, the signal detected by the detecting means digital storage means for storing an image, and comparing means for extracting the difference as compared to the image of the stored image to be the same image is expected, display means for displaying the difference extracted by said comparing means in the circuit pattern detecting apparatus comprising a set means for designating an image detection position of the substrate surface, detecting the image of the position specified by said specifying means, and an image acquisition means for storing, the conditions used in the comparison means a condition setting means, image processing means for performing image processing with conditions set by the condition setting means to the image acquired by said image acquiring means, the processing result of the image processing unit 示する処理結果表示手段と、 処理結果より差異の抽出が可能な条件を指定する指定手段と、 該指定手段で設定された条件を記憶する条件記憶手段と、 該記憶手段で記憶した条件を再設定する手段を備えたことを特徴とする回路パターン検査装置。 And Shimesuru processing result display unit, a designation unit for processing results from the difference extracting specifies for conditions, a condition storage means for storing the condition set by said specifying means, the conditions stored in the storage means again the circuit pattern inspection apparatus characterized by comprising means for setting.
  16. 【請求項16】ウエハの回路パターンが形成された基板表面にレーザ光などの光、または荷電粒子線を照射し、 16. Light, such as a laser beam, or a charged particle beam is irradiated on the substrate surface having a circuit pattern formed on the wafer,
    該照射によって基板から発生する信号を検出し、該検出によって得られた信号を画像化して記憶し、該記憶された画像を他の同一の回路パターンから形成された画像と比較して、比較結果から回路パターン上の画像処理結果を表示する回路パターン検査方法において、 ウエハマップ上の指定場所の画像を取得し、 取得した画像に対して指定した条件で画像処理を行い、 Detecting a signal generated from the substrate by the irradiation, stores the signal obtained by said detection imaging to, in comparison with the image formed with the stored image from another same circuit pattern, the comparison result in the circuit pattern inspection method of displaying an image processing result on the circuit patterns from acquires an image of the designated location on the wafer map, performs image processing under the conditions specified for the acquired image,
    かつ画像処理した結果を表示して設定条件を変化せしめて繰り返して画像処理を行い、検査設定条件を決定することを特徴とする回路パターン検査方法。 And displaying the results of image processing repeatedly contain altered setting conditions perform image processing, the circuit pattern inspection method characterized by determining a test setting conditions.
  17. 【請求項17】ウエハの回路パターンが形成された基板表面にレーザ光などの光、または荷電粒子線を照射し、 17. The light such as a laser beam, or a charged particle beam is irradiated on the substrate surface having a circuit pattern formed on the wafer,
    該照射によって基板から発生する信号を検出し、該検出によって得られた信号を画像化して記憶し、該記憶された画像を他の同一の回路パターンから形成された画像と比較して、比較結果から回路パターン上の画像処理結果を表示する回路パターン検査方法において、 ウエハマップ上の指定場所の画像を取得し、 取得した画像に対して指定した条件で画像処理を行い、 Detecting a signal generated from the substrate by the irradiation, stores the signal obtained by said detection imaging to, in comparison with the image formed with the stored image from another same circuit pattern, the comparison result in the circuit pattern inspection method of displaying an image processing result on the circuit patterns from acquires an image of the designated location on the wafer map, performs image processing under the conditions specified for the acquired image,
    かつ画像処理した結果を表示して設定条件を変化せしめて光を一回、または繰り返して照射し、荷電粒子線は一回照射して得られた画像について繰り返して画像処理を行い、検査設定条件を決定することを特徴とする回路パターン検査方法。 And the image processing result displays one light contain altered configuration condition once or repeatedly irradiating the charged particle beam is performed repeatedly image processing on images obtained by irradiating once, test setting conditions circuit pattern inspection method characterized by determining the.
  18. 【請求項18】ウエハの回路パターンが形成された基板表面に光、またはレーザ光または荷電粒子線を照射する照射手段と、該照射によって基板から発生する信号を検出する検出手段と、該検出手段によって検出された信号を画像化して記憶する記憶手段と、該記憶された画像を他の同一の回路パターンから形成された画像と比較する比較手段と、および比較結果から回路パターン上の画像処理結果を表示する表示手段とを備えた回路パターン検査装置において、 レシピ作成画面上に一時的な検査領域を設定する手段と、 該手段によって検査領域を設定する手段とおよび設定された領域の検査を指示する指示手段とを備えたことを特徴とする回路パターン検査装置。 18. The optical substrate surface having a circuit pattern formed on the wafer or irradiating means for irradiating a laser beam or a charged particle beam, a detection unit for detecting a signal generated from the substrate by the irradiation, detecting means storage means for storing by imaging the detected signals, the image processing results on the circuit pattern from the comparison means and, and the comparison result of comparing the image formed the stored image from another identical circuit patterns in the circuit pattern inspection apparatus and a display means for displaying and means for setting the temporary examination region recipe creation screen, the checking means and and set region for setting an inspection area by the means indicated the circuit pattern inspection apparatus characterized by comprising an indication means for.
  19. 【請求項19】ウエハの回路パターンが形成された基板表面に光、またはレーザ光または荷電粒子線を照射し、 19. An optical or a laser beam or the charged particle beam is irradiated on the substrate surface having a circuit pattern formed on the wafer,
    該照射によって基板から発生する信号を検出し、該検出によって得られた信号を画像化して記憶し、該記憶された画像を他の同一の回路パターンから形成された画像と比較して、比較結果から回路パターン上の画像処理結果を表示する回路パターン検査方法において、 レシピ作成中に一時的な検査領域を設定し、かつ設定した領域で検査結果の確認を実行しつつ作成途中のレシピの状態を画面上で表示することを特徴とする回路パターン検査方法。 Detecting a signal generated from the substrate by the irradiation, stores the signal obtained by said detection imaging to, in comparison with the image formed with the stored image from another same circuit pattern, the comparison result in the circuit pattern inspection method of displaying an image processing result on the circuit pattern from the sets the temporary examination region during recipe creation, and the state of the process of creation recipe while executing the confirmation of the inspection results in the set area circuit pattern inspection method and displaying on the screen.
  20. 【請求項20】ウエハの回路パターンが形成された基板表面に光、またはレーザ光または荷電粒子線を照射する照射手段と、該照射によって基板から発生する信号を検出する検出手段と、該検出手段によって検出された信号を画像化して記憶する記憶手段と、該記憶された画像を他の同一の回路パターンから形成された画像と比較する比較手段と、および比較結果から回路パターン上の画像処理結果を表示する表示手段とを備えた回路パターン検査装置において、 ウエハマップ上の指定場所の画像取得手段と、 画像処理条件の設定手段と、および前記画像取得手段によって取得された取得画像と前記設定手段により設定された画像処理条件により画像処理を行い、画像処理結果を画面上で確認する手段とを有することを特徴とする回路パタ 20. The optical substrate surface having a circuit pattern formed on the wafer or irradiating means for irradiating a laser beam or a charged particle beam, a detection unit for detecting a signal generated from the substrate by the irradiation, detecting means storage means for storing by imaging the detected signals, the image processing results on the circuit pattern from the comparison means and, and the comparison result of comparing the image formed the stored image from another identical circuit patterns in the circuit pattern inspection apparatus and a display means for displaying an image obtaining means specified location on the wafer map, and setting means of the image processing conditions, and the image acquisition unit has been acquired image and the setting unit acquires by performs image processing by the image processing conditions set by the circuit pattern, characterized in that it comprises a means for confirming the image processing results on the screen ン検査装置。 Emissions inspection equipment.
  21. 【請求項21】ウエハの回路パターンが形成された基板表面に光、またはレーザ光または荷電粒子線を照射する照射手段と、該照射によって基板から発生する信号を検出する検出手段と、該検出手段によって検出された信号を画像化して記憶する記憶手段と、該記憶された画像を他の同一の回路パターンから形成された画像と比較する比較手段と、および比較結果から回路パターン上の画像処理結果を表示する表示手段とを備えた回路パターン検査装置において、 ウエハマップ上の指定場所の画像取得手段と、 画像処理条件の設定手段と、および前記画像取得手段によって取得された取得画像と前記設定手段により設定された画像処理条件により画像処理を行い、回路パターン上の欠陥情報を確認する手段とを有することを特徴とする回路 21. The optical substrate surface having a circuit pattern formed on the wafer or irradiating means for irradiating a laser beam or a charged particle beam, a detection unit for detecting a signal generated from the substrate by the irradiation, detecting means storage means for storing by imaging the detected signals, the image processing results on the circuit pattern from the comparison means and, and the comparison result of comparing the image formed the stored image from another identical circuit patterns in the circuit pattern inspection apparatus and a display means for displaying an image obtaining means specified location on the wafer map, and setting means of the image processing conditions, and the image acquisition unit has been acquired image and the setting unit acquires by It performs image processing by the image processing conditions set by the circuit characterized in that it comprises a means for confirming the defect information on the circuit pattern ターン検査装置。 Turn inspection apparatus.
  22. 【請求項22】ウエハの回路パターンが形成された基板表面に光、またはレーザ光または荷電粒子線を照射する照射手段と、該照射によって基板から発生する信号を検出する検出手段と、該検出手段によって検出された信号を画像化して記憶する記憶手段と、該記憶された画像を他の同一の回路パターンから形成された画像と比較する比較手段と、および比較結果から回路パターン上の画像処理結果を表示する表示手段とを備えた回路パターン検査装置において、 ウエハマップ上の指定場所の画像取得手段と、 画像処理条件の設定手段と、および前記画像取得手段によって取得された取得画像と前記設定手段により設定された画像処理条件により画像処理を行い、検査パラメータを確認する手段とを有することを特徴とする回路パターン検 22. The optical substrate surface having a circuit pattern formed on the wafer or irradiating means for irradiating a laser beam or a charged particle beam, a detection unit for detecting a signal generated from the substrate by the irradiation, detecting means storage means for storing by imaging the detected signals, the image processing results on the circuit pattern from the comparison means and, and the comparison result of comparing the image formed the stored image from another identical circuit patterns in the circuit pattern inspection apparatus and a display means for displaying an image obtaining means specified location on the wafer map, and setting means of the image processing conditions, and the image acquisition unit has been acquired image and the setting unit acquires by performs image processing by the image processing conditions set by the circuit pattern inspection, characterized in that it comprises a means for confirming the inspection parameters 装置。 Apparatus.
  23. 【請求項23】ウエハの回路パターンが形成された基板表面に光、またはレーザ光または荷電粒子線を照射する照射手段と、該照射によって基板から発生する信号を検出する検出手段と、該検出手段によって検出された信号を画像化して記憶する記憶手段と、該記憶された画像を他の同一の回路パターンから形成された画像と比較する比較手段と、および比較結果から回路パターン上の画像処理結果を表示する表示手段とを備えた回路パターン検査装置において、 ウエハマップ上の指定場所の画像取得手段と、 画像処理条件の設定手段と、および前記画像取得手段によって取得された取得画像と前記設定手段により設定された画像処理条件により画像処理を行い、検査パラメータおよび回路パターン上の欠陥情報である画像処理結果を確認 23. The optical substrate surface having a circuit pattern formed on the wafer or irradiating means for irradiating a laser beam or a charged particle beam, a detection unit for detecting a signal generated from the substrate by the irradiation, detecting means storage means for storing by imaging the detected signals, the image processing results on the circuit pattern from the comparison means and, and the comparison result of comparing the image formed the stored image from another identical circuit patterns in the circuit pattern inspection apparatus and a display means for displaying an image obtaining means specified location on the wafer map, and setting means of the image processing conditions, and the image acquisition unit has been acquired image and the setting unit acquires by performs image processing by the image processing conditions set by, check the image processing results is the defect information on the test parameters and the circuit patterns る手段と、 確認した条件を用いて比較によって差異を抽出して、該比較により抽出された差異を表示することを特徴とする回路パターン検査方法。 That means and extracts the difference by comparison with the confirmed condition, the circuit pattern inspection method characterized by displaying a difference extracted by the comparison.
JP10367710A 1998-12-24 1998-12-24 Circuit pattern inspecting method and its device Pending JP2000193594A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10367710A JP2000193594A (en) 1998-12-24 1998-12-24 Circuit pattern inspecting method and its device

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP10367710A JP2000193594A (en) 1998-12-24 1998-12-24 Circuit pattern inspecting method and its device
US09/450,856 US6476913B1 (en) 1998-11-30 1999-11-29 Inspection method, apparatus and system for circuit pattern
US09/832,217 US6480279B2 (en) 1998-11-30 2001-04-11 Inspection method, apparatus and system for circuit pattern
US09/832,219 US6421122B2 (en) 1998-11-30 2001-04-11 Inspection method, apparatus and system for circuit pattern
US09/832,222 US6388747B2 (en) 1998-11-30 2001-04-11 Inspection method, apparatus and system for circuit pattern
US09/832,220 US6759655B2 (en) 1998-11-30 2001-04-11 Inspection method, apparatus and system for circuit pattern
US09/832,218 US6567168B2 (en) 1998-11-30 2001-04-11 Inspection method, apparatus and system for circuit pattern
US10/115,079 US6504609B2 (en) 1998-11-30 2002-04-04 Inspection method, apparatus and system for circuit pattern
US10/116,059 US6919564B2 (en) 1998-11-30 2002-04-05 Inspection method, apparatus and system for circuit pattern
US10/116,134 US6493082B2 (en) 1998-11-30 2002-04-05 Inspection method, apparatus and system for circuit pattern
US10/287,706 US6903821B2 (en) 1998-11-30 2002-11-05 Inspection method, apparatus and system for circuit pattern
US11/931,856 US7957579B2 (en) 1998-11-30 2007-10-31 Pattern inspection method and apparatus

Publications (1)

Publication Number Publication Date
JP2000193594A true JP2000193594A (en) 2000-07-14

Family

ID=18490003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10367710A Pending JP2000193594A (en) 1998-12-24 1998-12-24 Circuit pattern inspecting method and its device

Country Status (1)

Country Link
JP (1) JP2000193594A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6879392B2 (en) 2001-04-03 2005-04-12 Hitachi, Ltd. Method and apparatus for inspecting defects
JP2006220644A (en) * 2005-01-14 2006-08-24 Hitachi High-Technologies Corp Method and apparatus for inspecting pattern
KR100652297B1 (en) 2005-09-29 2006-11-23 동부일렉트로닉스 주식회사 Method for detecting nuisance defect according to increase of sensitivity in semiconductor equipments
JP2007003404A (en) * 2005-06-24 2007-01-11 Hitachi High-Technologies Corp Circuit pattern inspection device
US7223975B2 (en) 2003-05-14 2007-05-29 Hitachi, Ltd. Inspection apparatus for circuit pattern
JP2008076169A (en) * 2006-09-20 2008-04-03 Olympus Corp Substrate inspection system
JP4758343B2 (en) * 2003-07-03 2011-08-24 ケーエルエー−テンカー コーポレイション Wafer and reticle inspection methods and systems for using the designer intent data
US8111902B2 (en) 2005-08-31 2012-02-07 Hitachi High-Technologies Corporation Method and apparatus for inspecting defects of circuit patterns
JP2014163775A (en) * 2013-02-25 2014-09-08 Nuflare Technology Inc Pattern inspection method and pattern inspection device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6879392B2 (en) 2001-04-03 2005-04-12 Hitachi, Ltd. Method and apparatus for inspecting defects
US7223975B2 (en) 2003-05-14 2007-05-29 Hitachi, Ltd. Inspection apparatus for circuit pattern
JP4758343B2 (en) * 2003-07-03 2011-08-24 ケーエルエー−テンカー コーポレイション Wafer and reticle inspection methods and systems for using the designer intent data
JP2006220644A (en) * 2005-01-14 2006-08-24 Hitachi High-Technologies Corp Method and apparatus for inspecting pattern
JP2007003404A (en) * 2005-06-24 2007-01-11 Hitachi High-Technologies Corp Circuit pattern inspection device
JP4634236B2 (en) * 2005-06-24 2011-02-23 株式会社日立ハイテクノロジーズ Electronic pattern inspection apparatus
US8111902B2 (en) 2005-08-31 2012-02-07 Hitachi High-Technologies Corporation Method and apparatus for inspecting defects of circuit patterns
KR100652297B1 (en) 2005-09-29 2006-11-23 동부일렉트로닉스 주식회사 Method for detecting nuisance defect according to increase of sensitivity in semiconductor equipments
JP2008076169A (en) * 2006-09-20 2008-04-03 Olympus Corp Substrate inspection system
JP2014163775A (en) * 2013-02-25 2014-09-08 Nuflare Technology Inc Pattern inspection method and pattern inspection device

Similar Documents

Publication Publication Date Title
US7065239B2 (en) Automated repetitive array microstructure defect inspection
JP4199939B2 (en) Semiconductor inspection system
US5986263A (en) Electron beam inspection method and apparatus and semiconductor manufacturing method and its manufacturing line utilizing the same
JP3534582B2 (en) Pattern defect inspection method and inspection apparatus
US20040228515A1 (en) Method of inspecting defects
US6072178A (en) Sample analyzing apparatus
JP4014379B2 (en) Defect review apparatus and method
JP4528014B2 (en) Sample inspection method
US8526710B2 (en) Defect review method and apparatus
JP4248382B2 (en) Inspection method and apparatus according to the charged particle beam
JP3990981B2 (en) Method and apparatus for inspecting a substrate
US6850320B2 (en) Method for inspecting defects and an apparatus for the same
US7049587B2 (en) Apparatus for inspecting a specimen
JP3996774B2 (en) Pattern defect inspection method and pattern defect inspection apparatus
JP4230838B2 (en) Inspection recipe set in the defect inspection apparatus method and a defect inspection method
EP2862197B1 (en) Apparatus and methods for inspecting extreme ultra violet reticles
US7034298B2 (en) Inspection method and apparatus using an electron beam
US6334097B1 (en) Method of determining lethality of defects in circuit pattern inspection method of selecting defects to be reviewed and inspection system of circuit patterns involved with the methods
US7269280B2 (en) Method and its apparatus for inspecting a pattern
JP4722038B2 (en) Single tool defect classification solutions
US20010042705A1 (en) Method for classifying defects and device for the same
US7991217B2 (en) Defect classifier using classification recipe based on connection between rule-based and example-based classifiers
CN100562878C (en) System and method for detecting a defect
US7449690B2 (en) Inspection method and inspection apparatus using charged particle beam
US7873202B2 (en) Method and apparatus for reviewing defects of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090303