JP2003228512A - データ転送装置 - Google Patents

Abstract

(57)【要約】 【課題】 複数の情報処理回路が一つの記憶回路にアク
セスする形態のデータ転送装置において、各情報処理回
路の処理の緊急度に応じてアクセスを許可する。 【解決手段】 記憶回路２０は、データを記憶する。情
報処理回路２１−１〜２１−ｎは、データに対して所定
の処理を施す。状態情報生成回路２２−１〜２２−ｎ
は、情報処理回路２１−１〜２１−ｎのそれぞれの状態
を示す状態情報を生成する。選択回路２３は、複数の情
報処理回路２１−１〜２１−ｎから記憶回路２０へのア
クセス要求が重複して発生した場合には、状態情報生成
回路２２−１〜２２−ｎによって生成された状態情報を
参照し、所定の情報処理回路を選択してアクセスを許可
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はデータ転送装置に関
し、特に、ＡＴＭ等のデータを転送するデータ転送装置
に関する。

【０００２】

【従来の技術】複数の情報処理回路が単一のメモリにア
クセスする構成を有するデータ転送装置の場合、複数の
情報処理回路からメモリへのアクセス要求がなされた場
合には、何らかのルールに基づいて、単一の情報処理回
路を選択する必要がある。

【０００３】従来においては、このような制御を行う方
法として、複数の情報処理回路から要求が重複して発生
した場合には、例えば、要求を行った情報処理回路に予
め付与されている優先度情報を参照し、優先度が高い情
報処理回路に優先的にアクセスを許可する方法が採用さ
れていた。

【０００４】図１１は、このような制御方法を採用した
データ転送装置の構成例を示す図である。この図に示す
ように、従来のデータ転送装置は、調停装置１０、ＳＤ
ＲＡＭ（Synchronous Dynamic Random Access Memory）
１１および論理回路ブロック（情報処理回路）１２−１
〜１２−５によって構成されている。

【０００５】ここで、調停装置１０は、調停回路１０ａ
およびセレクタ１０ｂによって構成されており、論理回
路ブロック１２−１〜１２−５からＳＤＲＡＭ１１への
アクセス要求が重複してなされた場合には、所定の論理
回路ブロックを選択して、ＳＤＲＡＭ１１へのアクセス
を許可する。

【０００６】ここで、調停回路１０ａは、論理回路ブロ
ック１２−１〜１２−５からのアクセス要求を受け付
け、所定の規則にもとづいて何れか１つの論理回路ブロ
ックを選択し、許可要求を発行する。

【０００７】セレクタ１０ｂは、調停回路１０ａの調停
結果に応じて、アクセスを許可された論理回路ブロック
を選択し、ＳＤＲＡＭ１１に接続する。ＳＤＲＡＭ１１
は、論理回路ブロック１２−１〜１２−５において処理
の対象となるデータや処理結果のデータを格納する。

【０００８】論理回路ブロック１２−１〜１２−５は、
それぞれ独立かつ並行して処理を実行し、外部から入力
されたデータに対して所定の処理を施し、必要な場合に
は外部へ再度出力する。

【０００９】図１２は、論理回路ブロック１２−１の詳
細な構成例を示す図である。この図に示すように、論理
回路ブロック１２−１は、ＦＩＦＯ（First In First O
ut）１２−１ａおよびデータ処理回路１２−１ｂによっ
て構成されている。

【００１０】ここで、ＦＩＦＯ１２−１ａは、外部から
受信した受信データを格納し、データ処理部１２−１ｂ
から読み出し要求があった場合には、格納した順番に読
み出して供給する。

【００１１】データ処理回路１２−１ｂは、ＦＩＦＯ１
２−１ａから読み出したデータに対して所定の処理を施
し、必要に応じて外部に処理結果を出力する。また、Ｓ
ＤＲＡＭ１１にアクセスする必要が生じた場合には、ア
クセス要求を調停装置１０に対して供給し、その結果と
して、許可応答がなされた場合にはＳＤＲＡＭ１１にア
クセス対象となるアドレスを供給し、必要なデータを書
き込むか、または、データを読み出す。

【００１２】なお、論理回路ブロック１２−２〜１２−
５も論理回路ブロック１２−１と同様の構成とされてい
るので、その説明は省略する。次に、以上の従来例の動
作について説明する。

【００１３】例えば、論理回路ブロック１２−１〜１２
−３のＦＩＦＯ１２−１ａ〜１２−３ａ（不図示）の残
り容量が少なくなり、受信データをＳＤＲＡＭ１１に退
避させる必要が生じたとして、論理回路ブロック１２−
１〜１２−３がアクセス要求を調停装置１０に対して発
行したとする。

【００１４】すると、調停装置１０では、調停回路１０
ａがこれらの要求を受け付け、調停処理を開始する。調
停の方法としては、例えば、ラウンドロビン方式のよう
に、要求を順番に受け付ける方法があり、その場合に
は、論理回路ブロック１２−１〜１２−３の順に要求が
受理される。

【００１５】調停の結果、論理回路ブロック１２−１が
選択されたとすると、調停回路１０ａは、論理回路ブロ
ック１２−１に対して許可応答を発行するとともに、セ
レクタ１０ｂに対して論理回路ブロック１２−１に許可
応答を発行した旨を通知する。

【００１６】その結果、セレクタ１０ｂは、論理回路ブ
ロック１２−１をＳＤＲＡＭ１１に接続するので、論理
回路ブロック１２−１は、ＳＤＲＡＭ１１にアクセスし
て、ＦＩＦＯ１２−１ａに格納されている受信データを
退避させることができる。

【００１７】論理回路ブロック１２−１のアクセスが完
了すると、他の論理回路ブロックのアクセスが前述した
順番で受け付けられ、順次処理されていくことになる。
以上のような処理によれば、単一のＳＤＲＡＭ１１を複
数の情報処理回路１２−１〜１２−５で共用することが
可能になり、各情報処理回路がＳＤＲＡＭ１１を備える
場合に比較して回路規模を縮減することが可能になる。

【００１８】

【発明が解決しようとする課題】ところで、近年では、
ＳＤＲＡＭ等の半導体メモリが大容量化してきたことか
ら、部品コストの削減や、実装面積およびプリント基板
のパターンの削減を目的として、大容量の半導体メモリ
に種々のデータを大量に格納しておくことが常態化しつ
つある。

【００１９】このような場合、図１１のように、ひとつ
の半導体メモリに対して、機能の異なる多数の論理回路
ブロックからアクセスの要求がなされる場合がある。ま
た、ＡＴＭ（Asynchronous Transfer Mode）セルのよう
な伝送路データ処理系では、データ量が時々刻々と変化
するため、各論理回路ブロックの処理負荷も一定ではな
く、そのときどきに応じて変動する。

【００２０】このような状況において、複数の論理回路
ブロックからひとつの半導体メモリへアクセス要求が集
中した場合、従来の方法では、各論理回路ブロックに対
して均等にアクセス権を割り当てていたため、処理負荷
が重く、即座にアクセスを完了しなければならない論理
回路ブロックからのアクセス要求に対しても、重要度が
それほど高くない論理回路ブロックからのアクセス要求
に対しても均等にアクセス権が割り当てられてしまうと
いう問題点があった。

【００２１】その結果、特に、ＡＴＭデータ等の処理系
においては、データ処理が追いつかずに処理が破綻し、
データが喪失するという問題点もあった。また、従来の
方法では、ひとつの論理回路ブロックのアクセスが完了
してから他の論理回路ブロックにアクセス権を付与して
いたため、例えば、半導体メモリのインターフェースが
レイテンシを有するような場合には、アクセスから他の
アクセスまでの間に無駄時間が存在することになり、シ
ステム全体としての処理能力が低下してしまうという問
題点もあった。

【００２２】本発明は、以上のような状況に鑑みてなさ
れたものであり、ひとつの半導体メモリに対して複数の
論理回路ブロックがアクセスするようなデータ転送装置
において、データが喪失することなく、高速に転送処理
が可能なデータ転送装置を提供することを目的とする。

【００２３】

【課題を解決するための手段】本発明では上記課題を解
決するために、図１に示す、データを転送するデータ転
送装置において、データを記憶する記憶回路２０と、デ
ータに対して所定の処理を施す複数の情報処理回路２１
−１〜２１−ｎと、前記複数の情報処理回路２１−１〜
２１−ｎのそれぞれの状態を示す状態情報を生成する状
態情報生成回路２２−１〜２２−ｎと、前記複数の情報
処理回路２１−１〜２１−ｎから前記記憶回路２０への
アクセス要求が重複して発生した場合には、前記状態情
報生成回路２２−１〜２２−ｎによって生成された状態
情報を参照し、所定の情報処理回路を選択してアクセス
を許可する選択回路２３と、を有することを特徴とする
データ転送装置が提供される。

【００２４】ここで、記憶回路２０は、データを記憶す
る。情報処理回路２１−１〜２１−ｎは、データに対し
て所定の処理を施す。状態情報生成回路２２−１〜２２
−ｎは、情報処理回路２１−１〜２１−ｎのそれぞれの
状態を示す状態情報を生成する。選択回路２３は、複数
の情報処理回路２１−１〜２１−ｎから記憶回路２０へ
のアクセス要求が重複して発生した場合には、状態情報
生成回路２２−１〜２２−ｎによって生成された状態情
報を参照し、所定の情報処理回路を選択してアクセスを
許可する。

【００２５】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明の動作原理を説明
するための原理図である。この図に示すように、本発明
のデータ転送装置は、記憶回路２０、情報処理回路２１
−１〜２１−ｎ、状態情報生成回路２２−１〜２２−ｎ
および選択回路２３によって構成されている。

【００２６】ここで、記憶回路２０は、例えば、ＳＤＲ
ＡＭによって構成されており、情報処理回路で処理され
る種々のデータを格納している。情報処理回路２１−１
〜２１−ｎは、例えば、図示せぬＡＴＭ装置から入力さ
れたデータに対して所定の処理を施した後、必要な場合
には、ＡＴＭ装置にデータを供給して転送させる。

【００２７】状態情報生成回路２２−１〜２２−ｎは、
情報処理回路２１−１〜２１−ｎのそれぞれの状態を示
す状態情報を生成する。選択回路２３は、情報処理回路
２１−１〜２１−ｎから記憶回路２０へのアクセス要求
が発生した場合には、状態情報生成回路２２−１〜２２
−ｎによって生成された状態情報を参照して、アクセス
を許可する情報処理回路を選択する。

【００２８】次に、以上の実施の形態の動作について説
明する。状態情報生成回路２２−１〜２２−ｎは、情報
処理回路２１−１〜２１−ｎの状態情報を生成し、状態
情報生成回路２２−１〜２２−ｎに対して供給する。こ
こで、状態情報とは、例えば、各情報処理回路が処理対
象として保持しているデータの量を示す情報、もしく
は、データが格納されているバッファの残り容量を示す
情報、または、アクセス要求に係る処理の緊急度を示す
情報である。

【００２９】情報処理回路２１−１〜２１−ｎは、記憶
回路２０に対してアクセスする必要が生じた場合には、
アクセス要求を選択回路２３に対して発行するととも
に、状態情報生成回路２２−１〜２２−ｎからそれぞれ
供給された状態情報を、同じく選択回路２３に対して通
知する。

【００３０】選択回路２３は、単一の情報処理回路から
アクセス要求がなされた場合には、他の情報処理回路か
らのアクセス要求がないことを確認した上で、その情報
処理回路に対してアクセス権を付与する。その結果、ア
クセス要求を行った情報処理回路は、記憶回路２０に対
してアクセスすることが可能になる。そして、アクセス
が完了すると、要求を行った情報処理回路は、アクセス
が完了した旨を選択回路２３に通知するので、選択回路
２３は他の情報処理回路に対してアクセス権を付与する
ことが可能になる。

【００３１】一方、複数の情報処理回路からアクセス要
求がなされた場合には、選択回路２３は、要求を行って
いる情報処理回路から供給された状態情報を参照して優
先度を決定し、優先度が最も高い情報処理回路に対して
アクセス権を付与する。その結果、アクセス権を付与さ
れた情報処理回路は、記憶回路２０に対してアクセスす
ることが可能になる。

【００３２】アクセスが完了すると、選択回路２３は、
他の情報処理回路からのアクセス要求を再度受け付け、
前述の場合と同様の処理により、要求を行った情報処理
回路にアクセス権を順次付与していく。

【００３３】以上の処理により、複数の情報処理回路か
らアクセス要求が発生した場合には、アクセス要求を行
った情報処理装置の状態情報を参照して優先度を決定
し、優先度に応じた順序でアクセス権を付与するように
したので、緊急度が高い情報処理回路に優先的にアクセ
ス権を付与することが可能になる。その結果、処理が追
いつかずに、データが破棄されてしまうといった事態を
回避することが可能になる。

【００３４】次に、本発明の実施の形態について説明す
る。図２は、本発明の第１の実施の形態の構成例を示す
図である。この図に示すように、本発明の実施の形態
は、調停装置５０、ＳＤＲＡＭ１１および論理回路ブロ
ック（情報処理回路）５１−１〜５１−５によって構成
されている。なお、この実施の形態において、図１１に
示す従来例と対応する部分には、同一の符号を付してあ
る。

【００３５】ここで、調停装置５０は、調停回路５０ａ
およびセレクタ１０ｂによって構成されており、論理回
路ブロック５１−１〜５１−５からＳＤＲＡＭ１１への
アクセス要求があった場合には、所定の論理回路ブロッ
クを選択して、ＳＤＲＡＭ１１へのアクセスを許可す
る。

【００３６】ここで、調停回路５０ａは、論理回路ブロ
ック５１−１〜５１−５からのアクセス要求を受け付
け、所定の論理回路ブロックを選択して許可要求を発行
する。セレクタ１０ｂは、調停回路５０ａの調停結果に
応じて、アクセスを許可された論理回路ブロックを選択
し、ＳＤＲＡＭ１１に接続する。

【００３７】ＳＤＲＡＭ１１は、論理回路ブロック５１
−１〜５１−５において処理の対象となるデータや処理
結果のデータを格納する。論理回路ブロック５１−１〜
５１−５は、それぞれ独立かつ並行して処理を実行し、
外部から入力されたデータに対して所定の処理を施し、
必要な場合には外部へ再度出力する。

【００３８】図３は、論理回路ブロック５１−１の詳細
な構成例を示す図である。この図に示すように、論理回
路ブロック５１−１は、ＦＩＦＯ５１−１ａ、データ処
理回路５１−１ｂ、重みパラメータ生成回路５１−１
ｃ、アクセス要求発生回路５１−１ｄによって構成され
ている。

【００３９】ここで、ＦＩＦＯ５１−１ａは、外部から
受信した受信データを格納し、データ処理回路５１−１
ｂから読み出し要求があった場合には、格納した順番に
読み出して供給する。

【００４０】データ処理回路５１−１ｂは、ＦＩＦＯ５
１−１ａから読み出したデータに対して所定の処理を施
し、必要に応じて外部に処理結果を出力する。また、Ｓ
ＤＲＡＭ１１にアクセスする必要が生じた場合には、調
停装置５０に対してアクセス要求を行い、その結果とし
て、許可応答がなされた場合にはＳＤＲＡＭ１１にアク
セス対象となるアドレスを供給し、必要なデータを書き
込むか、または、データを読み出す。

【００４１】重みパラメータ生成回路５１−１ｃは、Ｆ
ＩＦＯ５１−１ａに格納されているデータ量を参照し、
アクセス要求の際に用いる重みパラメータを生成し、ア
クセス要求発生回路５１−１ｄに供給する。

【００４２】アクセス要求発生回路５１−１ｄは、デー
タ処理回路５１−１ｂがＳＤＲＡＭ１１に対してアクセ
スする必要が生じた場合には、調停装置５０に対してア
クセス要求を行うとともに、重みパラメータ生成回路５
１−１ｃから供給された重みパラメータを調停装置５０
に対して供給する。

【００４３】次に、以上の実施の形態の動作について説
明する。論理回路ブロック５１−１に受信データが入力
されると、ＦＩＦＯ５１−１ａに順次格納される。

【００４４】データ処理回路５１−１ｂは、ＦＩＦＯ５
１−１ａに格納されているデータに対して処理を施す場
合には、先ず、ＦＩＦＯ５１−１ａに対して読み出し要
求を行い、その結果として読み出されたデータを取得
し、必要な処理を施す。処理結果のデータは、データ処
理結果として必要に応じて外部に出力される。

【００４５】ところで、データ処理回路５１−１ｂがＳ
ＤＲＡＭ１１に対してアクセスする必要が生じた場合に
は、先ず、データ処理回路５１−１ｂがアクセス要求発
生回路５１−１ｄに対してアクセス要求を発生するよう
に要請する。その結果、アクセス要求発生回路５１−１
ｄは、先ず、重みパラメータ生成回路５１−１ｃから重
みパラメータを取得する。ここで、重みパラメータ生成
回路５１−１ｃは、ＦＩＦＯ５１−１ａに記憶されてい
るデータを参照して、重みパラメータを生成する。具体
的には次のようにして重みパラメータを生成する。即
ち、重みパラメータを１〜１０の間の数値によって表す
とすると、ＦＩＦＯ５１−１ａに格納されているデータ
量が全容量の１０％未満である場合には“１”が、１０
％以上２０％未満である場合には“２”が、同様にして
“２０％”〜“１００％”の各ステップに対して“３”
〜“１０”が重みパラメータとして選択される。

【００４６】重みパラメータ生成回路５１−１ｃは、以
上のような規則に従って、ＦＩＦＯ５１−１ａに格納さ
れているデータ量を参照して重みパラメータを生成し、
アクセス要求発生回路５１−１ｄに対して供給する。

【００４７】アクセス要求発生回路５１−１ｄは、デー
タ処理回路５１−１ｂからアクセス要求がなされた場合
には、調停装置５０に対してアクセス要求を行うととも
に、重みパラメータ生成回路５１−１ｃから供給された
重みパラメータを、調停装置５０に対して供給する。

【００４８】その結果、調停装置５０では、調停回路５
０ａがアクセス要求と、重みパラメータとを取得する。
そして、複数の論理回路ブロックからアクセス要求がな
されている場合には、重みパラメータを比較し、もっと
も重みパラメータの値が大きい論理回路ブロックに対し
てアクセス権を付与する。なお、重みパラメータが同一
である場合には、例えば、各論理回路ブロックに予め割
り当てられているＩＤの値が小さい順にアクセス権を付
与する。

【００４９】具体的に説明すると、例えば、論理回路ブ
ロック５１−１〜５１−３が同時にアクセス要求を行っ
たとし、それぞれの重みパラメータが９，４，４であっ
たとすると、先ず、論理回路ブロック５１−１に対して
アクセス権が付与され、続いて、論理回路ブロック５１
−２、論理回路ブロック５１−３の順にアクセス権が付
与される。

【００５０】調停回路５０ａは、アクセス権が付与され
た論理回路ブロックに対しては、許可応答を供給すると
ともに、セレクタ１０ｂに対してアクセス権が付与され
た論理回路ブロックを選択するように通知する。

【００５１】その結果、セレクタ１０ｂは、アクセス権
が付与された論理回路ブロックを選択するので、ＳＤＲ
ＡＭ１１とアクセス権を付与された論理回路ブロックと
が接続されることになる。

【００５２】例えば、論理回路ブロック５１−１にアク
セス権が付与された場合には、データ処理回路５１−１
ｂは、セレクタ１０ｂを介してＳＤＲＡＭ１１にアクセ
スしようとするアドレスを供給し、当該アドレスに対し
てデータを読み書きする。

【００５３】アクセスが完了すると、データ処理回路５
１−１ｂは、調停装置５０に対してその旨を通知するの
で、調停回路５０ａは、アクセスが完了したことを認知
し、また、セレクタ１０ｂは、論理回路ブロック５１−
１とＳＤＲＡＭ１１との接続を終了する。

【００５４】それ以降も前述の場合と同様の処理が繰り
返され、重みパラメータが大きい順にアクセス権が付与
され、ＳＤＲＡＭ１１へのアクセスが許可される。以上
に説明したように、本発明の実施の形態によれば、論理
回路ブロック５１−１〜５１−５の複数から１つのＳＤ
ＲＡＭ１１へのアクセス要求がなされた場合には、各論
理回路ブロックが有するＦＩＦＯに格納されているデー
タ量が多い順にアクセス権を付与するようにしたので、
緊急度が高い論理回路ブロックに対して優先的にアクセ
ス権を付与することができる。その結果、アクセス権付
与の遅れによって、ＦＩＦＯに格納されているデータが
破棄されることを防止することが可能になる。

【００５５】ところで、以上の実施の形態では、ＦＩＦ
Ｏに格納されているデータ量を参照して、重みパラメー
タを決定するようにしたが、例えば、アクセス要求元に
おける処理系の１単位時間と、その処理の起動周期から
重みパラメータを生成することも可能である。

【００５６】ここで、処理系の１単位時間とは、あるひ
とかたまりのデータ処理に要する時間を意味する。ま
た、処理の起動周期とは、処理するひとかたまりのデー
タが発生する周期をいう。

【００５７】一般に、処理系の１単位時間＜処理の起動
周期の関係が成立し（成立しない場合には処理できな
い）、処理の起動周期から処理系の１単位時間を減算し
た値が、調停等によって待つことが許容できる限界時間
を示している。

【００５８】従って、この「待つことが許容できる限界
時間」（以下、単に「限界時間」と称する）が短いもの
ほど、アクセスの緊急度が高いと言えるので、このよう
な値を重みパラメータとして使用することが可能であ
る。

【００５９】図４は、以上のような限界時間を重みパラ
メータとして使用する場合における、パラメータの算出
方法を説明するフローチャートである。このフローチャ
ートは、例えば、ＡＴＭセルを受信した場合に起動され
て実行される。

【００６０】このフローチャートが起動されると、先
ず、ステップＳ１０の処理Ａが起動され、実行される。
この処理Ａの実行には、２μｓｅｃ要すると仮定する。
処理Ａが終了すると、ステップＳ１１のメモリアクセス
処理が実行される。この処理の実行には、メモリアクセ
スに要する３μｓｅｃと、調停により待たされる時間と
を要すると仮定する。

【００６１】メモリアクセス処理が終了すると、ステッ
プＳ１２の処理Ｃが実行される。この処理の実行には、
４μｓｅｃを要すると仮定する。また、ＡＴＭセルの受
信周期、即ち、図４に示す処理の起動周期は、１４μｓ
ｅｃであったとする。調停によるメモリアクセスの待ち
時間が０μｓｅｃである場合には、図４に示す一連の処
理は、９（＝２＋３＋４）μｓｅｃ必要である。起動周
期が１４μｓｅｃなので、調停による待ち時間が５（＝
１４−９）μｓｅｃ以下のときは、処理を継続できる
が、待ち時間が５μｓｅｃを越えた場合には、処理しき
れなくなり破綻してしまう。

【００６２】よって、図４に示す例では、限界時間は５
μｓｅｃであるということができる。このようにして限
界時間を計算し、重みパラメータとして限界時間を調停
装置５０に与え、調停装置５０の調停回路５０ａが、限
界時間が短い順にアクセス権を付与するようにすれば、
緊急度が高い論理回路ブロックに対して優先的にアクセ
ス権を付与することが可能になるので、処理が破綻する
ことを防止できる。

【００６３】次に、本発明の第２の実施の形態について
説明する。図５は、本発明の第２の実施の形態の構成例
を示す図である。この図に示すように、本発明の第２の
実施の形態は、調停装置６０、ＳＤＲＡＭ１１および論
理回路ブロック５１−１，５１−２によって構成されて
いる。なお、この実施の形態において、図２に示す第１
の実施の形態と対応する部分には、同一の符号を付して
ある。

【００６４】調停装置６０は、調停回路６０ａ、セレク
タ６０ｂおよび積算回路６０ｃ，６０ｄによって構成さ
れており、論理回路ブロック５１−１，５１−２からＳ
ＤＲＡＭ１１へのアクセス要求があった場合には、所定
の論理回路ブロックを選択して、ＳＤＲＡＭ１１へのア
クセスを許可する。

【００６５】ここで、調停回路６０ａは、論理回路ブロ
ック５１−１，５１−２からのアクセス要求を受け付
け、所定の論理回路ブロックを選択して許可要求を発行
する。セレクタ６０ｂは、調停回路６０ａの調停結果に
応じて、アクセスを許可された論理回路ブロックを選択
し、ＳＤＲＡＭ１１に接続する。

【００６６】ＳＤＲＡＭ１１は、論理回路ブロック５１
−１，５１−２において処理の対象となるデータや処理
結果のデータを格納する。積算回路６０ｃは、論理回路
ブロック５１−１からのアクセス要求を順番に受け付け
て格納するとともに、受け付けた複数回のアクセス要求
に係る重みパラメータを積算して得られた結果を調停回
路６０ａに通知する。

【００６７】積算回路６０ｄも同様に、論理回路ブロッ
ク５１−２からのアクセス要求を順番に受け付けて格納
するとともに、受け付けた複数回のアクセス要求に係る
重みパラメータを積算して得られた結果を調停回路６０
ａに通知する。

【００６８】論理回路ブロック５１−１，５１−２は、
それぞれ独立かつ並行して処理を実行し、外部から入力
されたデータに対して所定の処理を施し、必要な場合に
は外部へ再度出力する。なお、論理回路ブロック５１−
１，５１−２は、図３と同様の構成とされている。

【００６９】次に、本発明の第２の実施の形態の動作に
ついて説明する。この発明の実施の形態では、積算回路
６０ｃ，６０ｄは、論理回路ブロック５１−１，５１−
２からのアクセス要求をその内部に蓄積するとともに、
それぞれのアクセス要求に係る重みパラメータを累積加
算する。従って、例えば、論理回路ブロック５１−１が
ＳＤＲＡＭ１１へのアクセス要求を行ったとすると、積
算回路６０ｃは、この要求を受け付けて内部に格納する
とともに、論理回路ブロック５１−１から供給される重
みパラメータを取得して累積加算する。

【００７０】ここで、論理回路ブロック５１−１が実行
する処理にＳＤＲＡＭ１１へのアクセス処理がサブルー
チン形式で含まれており、このサブルーチンが繰り返し
呼び出されたとすると、ＳＤＲＡＭ１１へのアクセス要
求が連続して発生することになる。

【００７１】そのような場合、本発明の第２の実施の形
態では、積算回路６０ｃにアクセス要求が順番に格納さ
れることから、最初のアクセス要求が完了する前に次の
アクセス要求を行うことができる。その結果、アクセス
要求の待ち時間に他の処理を先行して実行することが可
能になり、処理の効率を向上させることが可能になる。

【００７２】また、積算回路６０ｃ，６０ｄは、重みパ
ラメータを積算して調停回路６０ａに通知するので、ア
クセス要求が複数回なされている場合には、それら複数
回の要求のトータルの緊急度に応じて、アクセス権が付
与されることになる。従って、アクセス要求が複数回な
されている場合には、最初になされた要求に係る重みパ
ラメータの大小には拘わらず、全体としての処理の緊急
度に応じてアクセス権が付与されるので、処理が破綻す
ることを防止できる。

【００７３】次に、本発明の第３の実施の形態について
説明する。図６は、本発明の第３の実施の形態の構成例
を示す図である。この図に示すように、本発明の第３の
実施の形態は、調停装置７０、ＳＤＲＡＭ１１および論
理回路ブロック５１−１〜５１−５によって構成されて
いる。なお、この実施の形態において、図２に示す第１
の実施の形態と対応する部分には、同一の符号を付して
ある。

【００７４】調停装置７０は、調停部７１およびセレク
タ７０ｂによって構成されており、論理回路ブロック５
１−１〜５１−５からＳＤＲＡＭ１１へのアクセス要求
があった場合には、所定の論理回路ブロックを選択し
て、ＳＤＲＡＭ１１へのアクセスを許可する。

【００７５】調停部７１は、調停回路７１ａ、加算回路
７１ｂ，７１ｃ、調停回路７１ｄ，７１ｅによって構成
されており、各論理回路ブロックグループ（詳細は後述
する）からのアクセス要求を統括するとともに、各論理
回路ブロックグループに属する論理回路ブロックからの
アクセス要求を受け付け、所定の論理回路ブロックを選
択して許可要求を発行する。

【００７６】ここで、調停回路７１ａは、加算回路７１
ｂおよび加算回路７１ｃから供給された論理回路ブロッ
クグループ毎の重みパラメータを比較して、何れか一方
のグループにアクセス権を付与する。

【００７７】加算回路７１ｂは、論理回路ブロック５１
−１，５１−２からアクセス要求がなされた場合には、
これらの重みパラメータを加算して調停回路７１ａに供
給する。

【００７８】加算回路７１ｃは、論理回路ブロック５１
−３〜５１−５からアクセス要求がなされた場合には、
これらの重みパラメータを加算して調停回路７１ａに供
給する。

【００７９】調停回路７１ｄは、論理回路ブロック５１
−１，５１−２の間で調停処理を実行する。調停回路７
１ｅは、論理回路ブロック５１−３〜５１−５の間で調
停処理を実行する。

【００８０】セレクタ７０ｂは、調停部７１の調停結果
に応じて、アクセスを許可された論理回路ブロックを選
択し、ＳＤＲＡＭ１１に接続する。ＳＤＲＡＭ１１は、
論理回路ブロック５１−１〜５１−５において処理の対
象となるデータや処理結果のデータを格納する。

【００８１】論理回路ブロック５１−１〜５１−５は、
それぞれ独立かつ並行して処理を実行し、外部から入力
されたデータに対して所定の処理を施し、必要な場合に
は外部へ再度出力する。

【００８２】ここで、論理回路ブロック５１−１，５１
−２は、ひとつの論理回路ブロックグループを構成し、
論理回路ブロック５１−３〜５１−５は、他のひとつの
論理回路ブロックグループを構成している。各グループ
は、例えば、受信処理、または、送信処理といったよう
に特定の処理機能を分担する。

【００８３】次に、本発明の第３の実施の形態の動作に
ついて説明する。仮に、論理回路ブロックグループ５２
の論理回路ブロック５１−１，５１−２がアクセス要求
を行い、また、論理回路ブロックグループ５３の論理回
路ブロック５１−３，５１−４がアクセス要求を行った
とする。

【００８４】このような場合、加算回路７１ｂは、論理
回路ブロック５１−１，５１−２から供給される重みパ
ラメータを加算し、調停回路７１ａに供給する。また、
加算回路７１ｃは、論理回路ブロック５１−３，５１−
４から供給される重みパラメータを加算し、調停回路７
１ａに供給する。

【００８５】調停回路７１ａは、加算回路７１ｂから供
給される論理回路ブロックグループ５２の重みパラメー
タと、加算回路７１ｃから供給される論理回路ブロック
グループ５３の重みパラメータとを比較し、重みパラメ
ータが大きい方のグループにアクセス権を付与する。例
えば、論理回路ブロックグループ５２の方が重みパラメ
ータの値が大きい場合には、論理回路ブロックグループ
５２に対してアクセス権が付与される。

【００８６】論理回路ブロックグループ５２にアクセス
権が付与されると、調停回路７１ｄがそのグループに属
している論理回路ブロック５１−１，５１−２の間で調
停処理を実行する。例えば、論理回路ブロック５１−１
の重みパラメータの方が大きい場合には、調停回路７１
ｄは、論理回路ブロック５１−１に対してアクセス権を
付与するとともに、その旨をセレクタ７０ｂに通知す
る。

【００８７】その結果、セレクタ７０ｂは、ＳＤＲＡＭ
１１と、論理回路ブロック５１−１とを接続するので、
論理回路ブロック５１−１は、ＳＤＲＡＭ１１にアクセ
スすることが可能になる。

【００８８】以上の処理によれば、各論理回路ブロック
における処理内容が階層的に定義されているような場合
において、その階層構造と緊急度とに従ってアクセス要
求の調停を行うことが可能になるので、装置全体として
最適なアクセスの分配が実現できる。

【００８９】ところで、以上の実施の形態では、論理回
路ブロックグループは固定された状態であるが、論理回
路ブロックグループを任意に設定可能とすることもでき
る。図７は、そのような設定を可能とするための調停部
７１の構成例を示す図である。この図の例では、調停部
７１は、レジスタ８０、ＡＮＤゲート８１−１〜８１−
５、ＡＮＤゲート８２−１〜８２−５、調停回路８３，
８４、加算回路８５，８６および調停回路８７によって
構成されている。

【００９０】ここで、レジスタ８０は、外部のＣＰＵ等
に接続され、グループ分けに応じたデータが設定され
る。ＡＮＤゲート８１−１〜８１−５は、一方の入力端
子が論理回路ブロック５１−１〜５１−５にそれぞれ接
続され、また、他方の入力端子がレジスタ８０に接続さ
れている。そして、レジスタ８０から出力される信号に
応じて、論理回路ブロック５１−１〜５１−５から出力
されるアクセス要求を選択し、調停回路８３および加算
回路８５に供給する。

【００９１】ＡＮＤゲート８２−１〜８２−５も同様
に、一方の入力端子が論理回路ブロック５１−１〜５１
−５にそれぞれ接続され、また、他方の入力端子がレジ
スタ８０に接続されている。そして、レジスタ８０から
出力される信号に応じて、論理回路ブロック５１−１〜
５１−５から出力されるアクセス要求を選択し、調停回
路８４および加算回路８６に供給する。

【００９２】次に、以上の実施の形態の動作について説
明する。例えば、論理回路ブロック５１−１〜５１−３
をひとつの論理回路ブロックグループに設定し、論理回
路ブロック５１−４，５１−５を他のひとつの論理回路
ブロックグループに設定する場合について考える。

【００９３】その場合、レジスタ８０は、ＡＮＤゲート
８１−１〜８１−３に対する出力を、“Ｈ”の状態に
し、ＡＮＤゲート８１−４，８１−５に対する出力は
“Ｌ”の状態にする。一方、ＡＮＤゲート８２−１〜８
２−３に対する出力は、“Ｌ”の状態にし、ＡＮＤゲー
ト８２−４，８２−５に対する出力は“Ｈ”の状態にす
る。

【００９４】その結果、論理回路ブロック５１−１〜５
１−３からのアクセス要求は、調停回路８３および加算
回路８５に供給され、論理回路ブロック５１−４，５１
−５からのアクセス要求は、調停回路８４および加算回
路８６に供給されることになる。

【００９５】このような状態において、論理回路ブロッ
ク５１−１，５１−２および論理回路ブロック５１−
４，５１−５からアクセス要求がなされたとすると、論
理回路ブロック５１−１，５１−２からのアクセス要求
は、ＡＮＤゲート８１−１，８１−２を通過して調停回
路８３および加算回路８５に供給され、また、論理回路
ブロック５１−４，５１−５からのアクセス要求は、Ａ
ＮＤゲート８２−４，８２−５を通過して調停回路８４
および加算回路８６に供給される。

【００９６】加算回路８５は、論理回路ブロック５１−
１，５１−２からのアクセス要求に係る重みパラメータ
を加算して調停回路８７に供給し、加算回路８６は、論
理回路ブロック５１−４，５１−５からのアクセス要求
に係る重みパラメータを加算して調停回路８７に供給す
る。

【００９７】調停回路８７は、加算回路８５，８６から
供給された各グループ毎の重みパラメータを比較し、大
きい重みパラメータを有する方のグループを選択する。
例えば、加算回路８５から出力された重みパラメータの
方が大きい場合には、論理回路ブロック５１−１，５１
−２の属するグループが選択されることになる。

【００９８】調停回路８３は、論理回路ブロック５１−
１，５１−２からのアクセス要求に係る重みパラメータ
を比較し、大きい方の重みパラメータを有する論理回路
ブロックを選択して許可応答を供給するとともに、セレ
クタ７０ｂに通知する。例えば、論理回路ブロック５１
−１の重みパラメータの方が大きい場合には、論理回路
ブロック５１−１が選択されることになる。

【００９９】セレクタ７０ｂは、論理回路ブロック５１
−１を選択して、ＳＤＲＡＭ１１に接続する。その結
果、論理回路ブロック５１−１は、ＳＤＲＡＭ１１にア
クセスすることが可能になる。

【０１００】このように、図７に示す実施の形態によれ
ば、任意の論理回路ブロックを選択してグループを構成
することが可能になる。従って、システムを構築した後
に、ダイナミックにグループを再構成することが可能に
なる。その結果、例えば、ＡＴＭセルレート等の要因に
よって定まる各論理回路ブロックの動作具合を参照し
て、最適なグループ化を行うことが可能になる。

【０１０１】なお、以上の実施の形態では、２つのグル
ープに分割する場合を例に挙げて説明したが、必要に応
じて回路数を増加させることにより３以上のグループに
分割することも可能である。

【０１０２】次に、アクセス要求を先行して行う場合の
処理について説明する。以上の実施の形態では、アクセ
ス要求は、メモリアクセス処理中において実行されるこ
ととしたが、緊急度が高いアクセス要求については、メ
モリアクセス処理が開始される前に、先行してアクセス
要求を行っておき、アクセス権が確保できると同時にア
クセス処理を実行することも可能である。

【０１０３】図８は、そのような場合の処理について説
明するフローチャートである。この図の例では、ステッ
プＳ３０，３１において処理Ａおよび処理Ｂが実行され
ている。そして、処理Ｂが終了すると、ステップＳ３４
で実行されるメモリアクセスに対応するアクセス要求
（事前アクセス要求）が、調停装置５０に対して出力さ
れる。

【０１０４】アクセス要求が出力されてから、実際にア
クセスが可能になるまでには一定の時間が必要であるの
で、この例では、ステップＳ３３において処理Ｃが実行
され、当該処理が終了すると同時に、ステップＳ３４に
おいてメモリアクセスが実行される。

【０１０５】そして、メモリアクセスが完了すると、ス
テップＳ３５において処理Ｄが実行され、全ての処理を
完了する。このように、メモリアクセス処理が実行され
る前に、先行してアクセス要求を出力するようにすれ
ば、少ない待ち時間でメモリアクセスを実行することが
可能になる。

【０１０６】なお、事前アクセス要求がなされた場合に
は、他のアクセス要求と比較し、事前アクセス要求の重
みパラメータの方が大きい場合には、他のアクセスを待
たせておいて、事前アクセスを優先して処理することも
可能である。そのような場合には、更に少ない待ち時間
でメモリアクセスを実行することが可能になる。

【０１０７】更に、図８の例では、事前アクセス要求を
出力した後に、処理Ｃを実行するようにしたが、このよ
うな処理を省略し、メモリアクセスを直ちに実行するこ
とも可能である。

【０１０８】次に、図９および図１０を参照して、アク
セス許可応答を最適化した例について説明する。図９
は、従来技術において、アクセス要求がなされてから実
際にデータが転送されるまでの間に、論理回路ブロック
１２−１〜１２−５、調停装置１０およびＳＤＲＡＭ１
１間の信号の流れを示すシーケンス図である。

【０１０９】この図の例では、先ず、時刻ｔ１におい
て、論理回路ブロックＡ〜Ｃ（例えば、論理回路ブロッ
ク１２−１〜１２−３）が同時にアクセス要求を行って
おり、その要求が調停装置１０に通知されている。

【０１１０】調停装置１０は、これらの要求のうち、優
先度が最も高い論理回路ブロックの要求を検出し、その
論理回路ブロックに対して許可応答を通知する。いまの
例では、論理回路ブロックＡが最も優先度が高いことか
ら、時刻ｔ２において、論理回路ブロックＡに対して許
可応答が通知されている。

【０１１１】その結果、論理回路ブロックＡは、調停装
置１０に対してアドレス信号（ＡＤＤ）を供給する。調
停装置１０は、ＳＤＲＡＭ１１に制御信号を送るので、
所定のアドレスに書き込まれているデータがデータ信号
（ＤＡＴ）として、論理回路ブロックＡに時刻ｔ３に供
給される。

【０１１２】データ信号の供給が完了すると、調停装置
１０は、次に優先度が高い論理回路ブロックＢに対し
て、時刻ｔ４において、許可応答を通知する。その結
果、論理回路ブロックＢは、調停装置１０に対してアド
レス信号を供給する。調停装置１０は、ＳＤＲＡＭ１１
に制御信号を送るので、所定のアドレスに書き込まれて
いるデータがデータ信号として、論理回路ブロックＢに
時刻ｔ５に供給される。

【０１１３】そして、論理回路ブロックＢへのデータの
供給が終了すると、最後に、調停装置１０は、論理回路
ブロックＣに対して、時刻ｔ６において、許可応答を通
知する。

【０１１４】その結果、論理回路ブロックＣは、調停装
置１０に対してアドレス信号を供給する。調停装置１０
は、ＳＤＲＡＭ１１に制御信号を送るので、所定のアド
レスに書き込まれているデータがデータ信号として、論
理回路ブロックＣに供給される。

【０１１５】ところで、ＳＤＲＡＭ１１等の半導体メモ
リは、データのリクエストを行ってから、実際にデータ
が転送されるまでに、レイテンシと呼ばれる一定の遅延
時間を有するため、データの転送が完了するまで待って
次の許可応答を行うと、全体として処理が遅延してしま
う。

【０１１６】そこで、図１０に示すように、論理回路ブ
ロックから調停装置にアドレスが供給された時点で、次
の論理回路ブロックに対して許可応答を供給することに
より、このような遅延を防止することができる。以下に
その詳細について説明する。

【０１１７】図１０の例では、時刻ｔ１において、論理
回路ブロックＡ〜Ｃ（例えば、図２の実施の形態を例に
挙げると論理回路ブロック５１−１〜５１−３）が同時
にアクセス要求を行っており、その要求が調停装置５０
に通知されている。

【０１１８】調停装置５０は、これらの要求のうち、例
えば、優先度が最も高い論理回路ブロックの要求を検出
し、その論理回路ブロックに対して許可応答を通知す
る。いまの例では、論理回路ブロックＡが最も優先度が
高いことから、時刻ｔ２において、論理回路ブロックＡ
に対して許可応答が通知されている。

【０１１９】その結果、論理回路ブロックＡは、調停装
置５０に対してアドレス信号（ＡＤＤ）を供給する。調
停装置５０は、ＳＤＲＡＭ１１に制御信号を送る。制御
信号の送信が完了すると、調停装置５０は、ＳＤＲＡＭ
１１から論理回路ブロックＡへのデータの転送終了を待
たずに、次の論理回路ブロックＢに対して、時刻ｔ３に
おいて、許可応答を通知する。許可応答が通知されると
論理回路ブロックＢは、アドレス信号を調停装置５０に
対して供給する。

【０１２０】論理回路ブロックＢがアドレス信号を調停
装置５０に対して供給すると、調停装置５０は、ＳＤＲ
ＡＭ１１に対して制御信号を供給するとともに、時刻ｔ
４において、論理回路ブロックＣに対して許可応答を通
知する。なお、論理回路ブロックＡに対するデータの転
送は、この時刻ｔ４において完了する。

【０１２１】次に、ＳＤＲＡＭ１１は、論理回路ブロッ
クＢからの要求に応じたデータの転送処理を実行し、時
刻ｔ５において、その転送処理が完了する。調停装置５
０から許可応答の通知を受けた論理回路ブロックＢは、
アドレス信号を制御信号をＳＤＲＡＭ１１に供給する。
その結果、ＳＤＲＡＭ１１は、論理回路ブロックＢに対
してデータの転送を開始する。

【０１２２】調停装置５０から許可応答の通知を受けた
論理回路ブロックＢは、制御信号をＳＤＲＡＭ１１に供
給する。その結果、ＳＤＲＡＭ１１は、論理回路ブロッ
クＢに対してデータの転送を開始し、時刻ｔ５において
転送が完了する。

【０１２３】同様に、調停装置５０から許可応答の通知
を受けた論理回路ブロックＣは、制御信号をＳＤＲＡＭ
１１に供給する。その結果、ＳＤＲＡＭ１１は、論理回
路ブロックＢに対してデータの転送を開始し、時刻ｔ６
において転送が完了する。

【０１２４】以上に示す処理によれば、許可応答が通知
された論理回路ブロックからアドレス信号等が調停装置
５０に通知された時点で、次の論理回路ブロックに対し
て許可応答を通知するようにしたので、アクセス要求が
連続して発生した場合に、処理を高速化することが可能
になる。特に、データのリクエストを行ってから、実際
にデータが転送されるまでに遅延（レイテンシ）を有す
る半導体メモリに使用することが好適である。

【０１２５】なお、以上の実施の形態では、ＳＤＲＡＭ
１１にアクセスする場合を例に挙げて説明したが、本発
明はこのような場合にのみ限定されるものではなく、例
えば、ＨＤＤ（Hard Disk Drive）等に適用することも
可能であることはいうまでもない。

【０１２６】また、以上の実施の形態では、論理回路ブ
ロックが５個の場合を例に挙げて説明したが、これ以外
の場合についても本発明を適用可能であることは勿論で
ある。

【０１２７】更に、以上の実施の形態では、アクセス対
象となるＳＤＲＡＭ１１が１個である場合を例に挙げて
説明したが、複数個ＳＤＲＡＭがあって、これをバンク
等の手法で切り換えて使用することも可能であることは
勿論である。

【０１２８】（付記１） データを転送するデータ転送
装置において、データを記憶する記憶回路と、データに
対して所定の処理を施す複数の情報処理回路と、前記複
数の情報処理回路のそれぞれの状態を示す状態情報を生
成する状態情報生成回路と、前記複数の情報処理回路か
ら前記記憶回路へのアクセス要求が重複して発生した場
合には、前記状態情報生成回路によって生成された状態
情報を参照し、所定の情報処理回路を選択してアクセス
を許可する選択回路と、を有することを特徴とするデー
タ転送装置。

【０１２９】（付記２） 前記状態情報は、前記情報処
理回路の負荷の軽重を示す情報であることを特徴とする
付記１記載のデータ転送装置。 （付記３） 前記状態情報は、前記情報処理回路が処理
対象となるデータを格納するために有しているバッファ
の使用率であることを特徴とする付記１記載のデータ転
送装置。

【０１３０】（付記４） 前記状態情報は、前記情報処
理回路の単一の処理に必要な時間と、当該処理の起動周
期とから生成されることを特徴とする付記１記載のデー
タ転送装置。

【０１３１】（付記５） 前記選択回路は、前記情報処
理回路が複数のアクセス要求を行っている場合には、各
アクセス要求に係る状態情報を累積した結果に基づい
て、アクセスを許可することを特徴とするデータ転送装
置。

【０１３２】（付記６） 前記状態情報生成回路は、前
記複数の情報処理回路をグループ化し、各グループ毎の
状態情報を生成し、前記選択回路は、前記グループ毎の
状態情報も参照して、アクセスを許可する、ことを特徴
とするデータ転送装置。

【０１３３】（付記７） 前記グループ毎の状態情報
は、当該グループに属する情報処理回路のうち、アクセ
ス要求を行っているものについて累積加算することによ
り生成されることを特徴とする付記６記載のデータ転送
装置。

【０１３４】（付記８） 任意の情報処理回路を選択し
て前記グループを構成するグループ構成回路を更に有す
ることを特徴とする付記７記載のデータ転送装置。 （付記９） 前記情報処理回路は、緊急度が高いアクセ
ス要求については、通常よりも早いタイミングでアクセ
ス要求を発生させることを特徴とする付記１記載のデー
タ転送装置。

【０１３５】（付記１０） 前記選択回路は、直前の情
報処理回路のアクセスが終了する前に他の情報処理回路
に対してアクセスを許可することを特徴とする付記１記
載のデータ転送装置。

【０１３６】

【発明の効果】以上説明したように本発明では、データ
を転送するデータ転送装置において、データを記憶する
記憶回路と、データに対して所定の処理を施す複数の情
報処理回路と、複数の情報処理回路のそれぞれの状態を
示す状態情報を生成する状態情報生成回路と、複数の情
報処理回路から記憶回路へのアクセス要求が重複して発
生した場合には、状態情報生成回路によって生成された
状態情報を参照し、所定の情報処理回路を選択してアク
セスを許可する選択回路と、を設けるようにしたので、
動的に変化する各情報処理回路の緊急度に対応して、そ
の時点で最も緊急度が高い情報処理回路にアクセスを許
可することが可能になり、処理が破綻することによって
データが失われることを防止できる。

【図面の簡単な説明】

【図１】本発明の動作原理を説明する原理図である。

【図２】本発明の第１の実施の形態の構成例を示す図で
ある。

【図３】図２に示す論理回路ブロックの詳細な構成例を
示す図である。

【図４】限界時間を重みパラメータとして使用する場合
における、パラメータの算出方法を説明するフローチャ
ートである。

【図５】本発明の第２の実施の形態の構成例を示す図で
ある。

【図６】本発明の第３の実施の形態の構成例を示す図で
ある。

【図７】論理回路ブロックグループを任意に設定可能と
するための調停部の構成例を示す図である。

【図８】緊急度が高いアクセス要求については、メモリ
アクセス処理が開始される前に、先行してアクセス要求
を行っておき、アクセス権が確保できると同時にアクセ
ス処理を実行する際の処理の流れを説明するフローチャ
ートである。

【図９】従来技術における、論理回路ブロック、調停装
置およびＳＤＲＡＭ間の信号の流れを示すシーケンス図
である。

【図１０】論理回路ブロックから調停装置にアドレスが
供給された時点で、次の論理回路ブロックに対して許可
応答を供給する場合の信号の流れを示すシーケンス図で
ある。

【図１１】従来のデータ転送装置の構成例を示す図であ
る。

【図１２】図１１に示す論理回路ブロックの詳細な構成
例を示す図である。

【符号の説明】

１０ 調停装置 １０ａ 調停回路 １０ｂ セレクタ １１ ＳＤＲＡＭ １２−１〜１２−５ 論理回路ブロック １２−１ａ ＦＩＦＯ １２−１ｂ データ処理回路 ２０ 記憶回路 ２１−１〜２１−ｎ 情報処理回路 ２２−１〜２２−ｎ 状態情報生成回路 ２３ 選択回路 ５０ 調停装置 ５０ａ 調停回路 １０ｂ セレクタ ５１−１〜５１−５ 論理回路ブロック ５１−１ａ ＦＩＦＯ ５１−１ｂ データ処理回路 ５１−１ｃ 重みパラメータ生成回路 ５１−１ｄ アクセス要求発生回路 ５２，５３ 論理回路ブロックグループ ６０ 調停装置 ６０ａ 調停回路 ６０ｂ セレクタ ６０ｃ，６０ｄ 積算回路 ７０ 調停装置 ７０ｂ セレクタ ７１ 調停部 ７１ａ 調停回路 ７１ｂ，７１ｃ 加算回路 ７１ｄ，７１ｅ 調停回路 ８０ レジスタ ８１−１〜８１−５，８２−１〜８２−５ ＡＮＤゲー
ト ８３，８４ 調停回路 ８５，８６ 加算回路 ８７ 調停回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】 データを転送するデータ転送装置におい
   て、 データを記憶する記憶回路と、 データに対して所定の処理を施す複数の情報処理回路
   と、 前記複数の情報処理回路のそれぞれの状態を示す状態情
   報を生成する状態情報生成回路と、 前記複数の情報処理回路から前記記憶回路へのアクセス
   要求が重複して発生した場合には、前記状態情報生成回
   路によって生成された状態情報を参照し、所定の情報処
   理回路を選択してアクセスを許可する選択回路と、 を有することを特徴とするデータ転送装置。
2. 【請求項２】 前記状態情報は、前記情報処理回路が処
   理対象となるデータを格納するために有しているバッフ
   ァの使用率であることを特徴とする請求項１記載のデー
   タ転送装置。
3. 【請求項３】 前記状態情報は、前記情報処理回路の単
   一の処理に必要な時間と、当該処理の起動周期とから生
   成されることを特徴とする請求項１記載のデータ転送装
   置。
4. 【請求項４】 前記選択回路は、前記情報処理回路が複
   数のアクセス要求を行っている場合には、各アクセス要
   求に係る状態情報を累積した結果に基づいて、アクセス
   を許可することを特徴とするデータ転送装置。
5. 【請求項５】 前記状態情報生成回路は、前記複数の情
   報処理回路をグループ化し、各グループ毎の状態情報を
   生成し、 前記選択回路は、前記グループ毎の状態情報も参照し
   て、アクセスを許可する、 ことを特徴とするデータ転送装置。