JP2003222750A - 光デバイスの製造方法 - Google Patents
光デバイスの製造方法Info
- Publication number
- JP2003222750A JP2003222750A JP2002023836A JP2002023836A JP2003222750A JP 2003222750 A JP2003222750 A JP 2003222750A JP 2002023836 A JP2002023836 A JP 2002023836A JP 2002023836 A JP2002023836 A JP 2002023836A JP 2003222750 A JP2003222750 A JP 2003222750A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- optical device
- etching
- core layer
- clad layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 簡単な工程により微細な３次元構造の導波路
を形成することが可能な光デバイスの製造方法を提供す
る。 【解決手段】 基板上の第１クラッド層を等方エッチン
グまたはテーパエッチングを施してこのクラッド層に３
次元のエッチング曲面を形成する工程と、前記第１クラ
ッド層にコア層を前記エッチング曲面に沿って形成する
工程と、少なくとも前記コア層上に第２クラッド層を形
成する工程とを含むことを特徴とする
を形成することが可能な光デバイスの製造方法を提供す
る。 【解決手段】 基板上の第１クラッド層を等方エッチン
グまたはテーパエッチングを施してこのクラッド層に３
次元のエッチング曲面を形成する工程と、前記第１クラ
ッド層にコア層を前記エッチング曲面に沿って形成する
工程と、少なくとも前記コア層上に第２クラッド層を形
成する工程とを含むことを特徴とする
Description
【０００１】
【発明の属する技術分野】本発明は、光デバイスの製造
方法に関し、詳しくは屈曲された３次元的な導波路の形
成工程を改良した光デバイスの製造方法に係わる。
方法に関し、詳しくは屈曲された３次元的な導波路の形
成工程を改良した光デバイスの製造方法に係わる。
【０００２】
【従来の技術】近年の高度情報化社会では、情報ニーズ
の高度化・多様化、デジタル化が進み、ネットワークを
介して流通する情報量が著しく増大する傾向にある。
の高度化・多様化、デジタル化が進み、ネットワークを
介して流通する情報量が著しく増大する傾向にある。
【０００３】このような膨大な情報を円滑に転送・処理
するには通信装置やコンピュータの処理能力を飛躍的に
増大させる必要がある。これに対し、ＣＰＵ等の電子Ｌ
ＳＩの性能は着実に向上しているが、信号の高速化に伴
うクロストーク、電磁輻射、電気配線による信号伝送の
帯域制限等の問題がシステム性能の向上の上でネックに
なっている。
するには通信装置やコンピュータの処理能力を飛躍的に
増大させる必要がある。これに対し、ＣＰＵ等の電子Ｌ
ＳＩの性能は着実に向上しているが、信号の高速化に伴
うクロストーク、電磁輻射、電気配線による信号伝送の
帯域制限等の問題がシステム性能の向上の上でネックに
なっている。
【０００４】前述した問題の解決策として、光信号の持
つ高速、低損失、無誘導等の特性を生かした革新的な技
術が要望されている。
つ高速、低損失、無誘導等の特性を生かした革新的な技
術が要望されている。
【０００５】光デバイスとしては、基板上に光導波路を
二次元的に形成した構造のものが知られている。一方、
光デバイスの高集積化の要請から、光を三次元的に伝送
し得る光導波路を組み込むことが試みられている。
二次元的に形成した構造のものが知られている。一方、
光デバイスの高集積化の要請から、光を三次元的に伝送
し得る光導波路を組み込むことが試みられている。
【０００６】例えば、特開２０００−８１５２４の公開
公報には多層基板に貫通孔を開口し、その基板の裏面に
光導波路を形成すると共に、前記貫通孔に対応する前記
光導波路の端部にマイクロミラーを機械的に取り付け、
多層基板の裏面に沿う光導波路を伝送した光を前記ミラ
ーで反射させて多層基板の面に対して垂直な方向の貫通
孔に導入して光を上方に迂回させる光送受信システムが
記載されている。
公報には多層基板に貫通孔を開口し、その基板の裏面に
光導波路を形成すると共に、前記貫通孔に対応する前記
光導波路の端部にマイクロミラーを機械的に取り付け、
多層基板の裏面に沿う光導波路を伝送した光を前記ミラ
ーで反射させて多層基板の面に対して垂直な方向の貫通
孔に導入して光を上方に迂回させる光送受信システムが
記載されている。
【０００７】
【発明が解決しようとする課題】しかしながら、前記公
開公報では光を迂回させるための手段として機械的に取
り付けられるマイクロミラーを用いるため、光デバイス
の微細化、高集積化が困難になる。
開公報では光を迂回させるための手段として機械的に取
り付けられるマイクロミラーを用いるため、光デバイス
の微細化、高集積化が困難になる。
【０００８】本発明は、簡単な工程により微細な３次元
構造の導波路を形成することが可能な光デバイスの製造
方法を提供しようとするものである。
構造の導波路を形成することが可能な光デバイスの製造
方法を提供しようとするものである。
【０００９】
【課題を解決するための手段】本発明に係る光デバイス
の製造方法は、基板上の第１クラッド層を等方エッチン
グまたはテーパエッチングを施してこのクラッド層に３
次元のエッチング曲面を形成する工程と、前記第１クラ
ッド層にコア層を前記エッチング曲面に沿って形成する
工程と、少なくとも前記コア層上に第２クラッド層を形
成する工程とを含むことを特徴とするものである。
の製造方法は、基板上の第１クラッド層を等方エッチン
グまたはテーパエッチングを施してこのクラッド層に３
次元のエッチング曲面を形成する工程と、前記第１クラ
ッド層にコア層を前記エッチング曲面に沿って形成する
工程と、少なくとも前記コア層上に第２クラッド層を形
成する工程とを含むことを特徴とするものである。
【００１０】
【発明の実施の形態】以下、本発明を詳細に説明する。
【００１１】まず、基板上の第１クラッド層を形成す
る。つづいて、この第１クラッド層に例えばレジストパ
ターンのようなマスクを形成し、湿式エッチングまたは
プラズマエッチングのような等方エッチングを施すこと
により前記クラッド層に３次元のエッチング曲面を形成
する。
る。つづいて、この第１クラッド層に例えばレジストパ
ターンのようなマスクを形成し、湿式エッチングまたは
プラズマエッチングのような等方エッチングを施すこと
により前記クラッド層に３次元のエッチング曲面を形成
する。
【００１２】また、この等方エッチングを用いる手法以
外に、前記第１クラッド層に例えば一端がテーパ状をな
すレジストパターンのようなマスクを形成し、リアクテ
ィブイオンエッチングを施し、そのテーパ部を後退させ
ることにより、前記クラッド層に３次元のエッチング曲
面を形成する。このとき、エッチング条件を変更するこ
とによって、３次元のエッチング曲面の曲率を制御する
ことが可能になる。
外に、前記第１クラッド層に例えば一端がテーパ状をな
すレジストパターンのようなマスクを形成し、リアクテ
ィブイオンエッチングを施し、そのテーパ部を後退させ
ることにより、前記クラッド層に３次元のエッチング曲
面を形成する。このとき、エッチング条件を変更するこ
とによって、３次元のエッチング曲面の曲率を制御する
ことが可能になる。
【００１３】前記基板としては、例えば半導体基板、ガ
ラス基板を挙げることができる。特に、半導体基板を用
いた場合にはその基板自体に半導体素子や配線を形成し
たり、半導体チップのような能動部品、抵抗体、コンデ
ンサのような受動部品を実装したりして混成化すること
を許容する。
ラス基板を挙げることができる。特に、半導体基板を用
いた場合にはその基板自体に半導体素子や配線を形成し
たり、半導体チップのような能動部品、抵抗体、コンデ
ンサのような受動部品を実装したりして混成化すること
を許容する。
【００１４】前記クラッド層は、例えばケイ素酸化物を
有機溶媒に溶解した溶液（ＳＯＧ）を塗布乾燥すること
により形成されたＳＯＧ膜、ＣＶＤ−ＳｉＯ2膜等を用
いることができる。
有機溶媒に溶解した溶液（ＳＯＧ）を塗布乾燥すること
により形成されたＳＯＧ膜、ＣＶＤ−ＳｉＯ2膜等を用
いることができる。
【００１５】次いで、前記第１クラッド層にコア層を前
記エッチング曲面に沿って形成した後、少なくとも前記
コア層上に第２クラッド層を形成することにより、導波
路となるコア層を有する光デバイスを製造する。
記エッチング曲面に沿って形成した後、少なくとも前記
コア層上に第２クラッド層を形成することにより、導波
路となるコア層を有する光デバイスを製造する。
【００１６】前記コア層は、例えばフッ素添加シリコン
（ＳｉＯＦ）から作られる。
（ＳｉＯＦ）から作られる。
【００１７】なお、前記第１クラッド層の下層に別のク
ラッド層を形成し、この別のクラッド層と前記第１クラ
ッド層の間に別のコア層を例えば前記コア層に前記第１
クラッド層を介して交差するように形成してもよい。
ラッド層を形成し、この別のクラッド層と前記第１クラ
ッド層の間に別のコア層を例えば前記コア層に前記第１
クラッド層を介して交差するように形成してもよい。
【００１８】以上説明したように、本発明によれば基板
上の第１クラッド層を等方エッチングまたはテーパエッ
チングを施してこのクラッド層に３次元のエッチング曲
面を形成し、前記第１クラッド層にコア層を前記エッチ
ング曲面に沿って形成した後、少なくとも前記コア層上
に第２クラッド層を形成することによって、従来のよう
にマイクロミラーを導波路の端部等に機械的に取り付け
ることなく、３次元的に光を迂回させることが可能な導
波路を有する微細かつ高集積度の光デバイスを製造する
ことができる。
上の第１クラッド層を等方エッチングまたはテーパエッ
チングを施してこのクラッド層に３次元のエッチング曲
面を形成し、前記第１クラッド層にコア層を前記エッチ
ング曲面に沿って形成した後、少なくとも前記コア層上
に第２クラッド層を形成することによって、従来のよう
にマイクロミラーを導波路の端部等に機械的に取り付け
ることなく、３次元的に光を迂回させることが可能な導
波路を有する微細かつ高集積度の光デバイスを製造する
ことができる。
【００１９】また、前記第１クラッド層に３次元のエッ
チング曲面のうちの上層面の下層に別のクラッド層を介
して別のコア層を形成したり、前記第１クラッド層に３
次元のエッチング曲面のうちの下層面の上層に別のクラ
ッド層を介して別のコア層を形成したり、することによ
って、多層導波路構造を有する微細かつより高集積度の
光デバイスを製造することができる。
チング曲面のうちの上層面の下層に別のクラッド層を介
して別のコア層を形成したり、前記第１クラッド層に３
次元のエッチング曲面のうちの下層面の上層に別のクラ
ッド層を介して別のコア層を形成したり、することによ
って、多層導波路構造を有する微細かつより高集積度の
光デバイスを製造することができる。
【００２０】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
する。
【００２１】（実施例１）まず、図１の（ａ）に示すよ
うにシリコンウェハ１上にＳＯＧをスピンナで塗布、乾
燥して第１クラッド層２を形成した。
うにシリコンウェハ１上にＳＯＧをスピンナで塗布、乾
燥して第１クラッド層２を形成した。
【００２２】次いで、図１の（ｂ）に示すように前記第
１クラッド層２上にレジスト膜３を塗布し、乾燥した
後、リソグラフィ技術により前記レジスト膜３の第１コ
ア層形成予定部に細長状穴４を開口した。つづいて、前
記レジスト膜３の細長状穴４に液相成長法によりフッ素
添加シリコンを選択的に成膜することにより第１導波路
となる第１コア層５を形成した。この後、図１の（ｃ）
に示すように前記レジスト膜３を除去した。
１クラッド層２上にレジスト膜３を塗布し、乾燥した
後、リソグラフィ技術により前記レジスト膜３の第１コ
ア層形成予定部に細長状穴４を開口した。つづいて、前
記レジスト膜３の細長状穴４に液相成長法によりフッ素
添加シリコンを選択的に成膜することにより第１導波路
となる第１コア層５を形成した。この後、図１の（ｃ）
に示すように前記レジスト膜３を除去した。
【００２３】次いで、図１の（ｄ）に示すように第１コ
ア層５を含む第１クラッド層２上にＳＯＧをスピンナで
塗布、乾燥した後、このＳＯＧ層を化学機械研磨（ＣＭ
Ｐ）処理を施すことによって、表面が平坦な第２クラッ
ド層６を形成した。
ア層５を含む第１クラッド層２上にＳＯＧをスピンナで
塗布、乾燥した後、このＳＯＧ層を化学機械研磨（ＣＭ
Ｐ）処理を施すことによって、表面が平坦な第２クラッ
ド層６を形成した。
【００２４】次いで、図２の（ｅ）に示すように前記第
２クラッド層６上にレジスト膜７を形成し、露光、現像
処理を施すことによって、このレジスト膜７をパターニ
ングした。この露光時に、フォーカス条件を制御するこ
とによりレジスト膜７の端部をテーパ部８を形成した。
つづいて、前記レジスト膜７をマスクとしてリアクティ
ブイオンエッチング（ＲＩＥ）を施した。このとき、前
記レジスト膜７から露出する前記第２クラッド層６がエ
ッチングされると共に、レジスト膜７自体がそのテーパ
部８においてエッチングされて後退するため、図２の
（ｆ）に示すように前記第２クラッド層６に３次元のエ
ッチング曲面９が形成される。
２クラッド層６上にレジスト膜７を形成し、露光、現像
処理を施すことによって、このレジスト膜７をパターニ
ングした。この露光時に、フォーカス条件を制御するこ
とによりレジスト膜７の端部をテーパ部８を形成した。
つづいて、前記レジスト膜７をマスクとしてリアクティ
ブイオンエッチング（ＲＩＥ）を施した。このとき、前
記レジスト膜７から露出する前記第２クラッド層６がエ
ッチングされると共に、レジスト膜７自体がそのテーパ
部８においてエッチングされて後退するため、図２の
（ｆ）に示すように前記第２クラッド層６に３次元のエ
ッチング曲面９が形成される。
【００２５】次いで、前記レジスト膜７を除去した後、
第２クラッド層６の全面に液相成長法によりフッ素添加
シリコン層を成膜し、パターニングすることにより第２
導波路となる第２コア層１０を前記３次元のエッチング
曲面９に沿って形成した。この第２コア層１０は、前記
第１コア層５上に前記第２クラッド層６を介して交差さ
れる。つづいて、第２コア層１０を含む第２クラッド層
６上にＳＯＧをスピンナで塗布、乾燥した後、このＳＯ
Ｇ層を化学機械研磨（ＣＭＰ）処理を施して表面が平坦
な第３クラッド層１１を形成することによって、図２の
（ｇ）に示すように二層導波路構造の光デバイスを製造
した。
第２クラッド層６の全面に液相成長法によりフッ素添加
シリコン層を成膜し、パターニングすることにより第２
導波路となる第２コア層１０を前記３次元のエッチング
曲面９に沿って形成した。この第２コア層１０は、前記
第１コア層５上に前記第２クラッド層６を介して交差さ
れる。つづいて、第２コア層１０を含む第２クラッド層
６上にＳＯＧをスピンナで塗布、乾燥した後、このＳＯ
Ｇ層を化学機械研磨（ＣＭＰ）処理を施して表面が平坦
な第３クラッド層１１を形成することによって、図２の
（ｇ）に示すように二層導波路構造の光デバイスを製造
した。
【００２６】得られた光デバイスは、光を３次元的に迂
回させる導波路としての微細な第２コア層１０を持つ高
集積度構造を有するものであった。
回させる導波路としての微細な第２コア層１０を持つ高
集積度構造を有するものであった。
【００２７】（実施例２）前述した実施例１の図１の
（ｄ）に示す表面が平坦な第２クラッド層６を形成した
後、図３の（ｅ）に示すように前記第２クラッド層６上
にレジスト膜１２を形成し、露光、現像処理を施すこと
によって、このレジスト膜１２に開口部１３を形成し
た。つづいて、前記レジスト膜１２をマスクとして湿式
エッチングを行った。このとき、前記レジスト膜１２の
開口部１３から露出する前記第２クラッド層６が等方的
にエッチングされるため、図３の（ｆ）に示すように前
記第２クラッド層６に３次元のエッチング曲面１４が形
成される。
（ｄ）に示す表面が平坦な第２クラッド層６を形成した
後、図３の（ｅ）に示すように前記第２クラッド層６上
にレジスト膜１２を形成し、露光、現像処理を施すこと
によって、このレジスト膜１２に開口部１３を形成し
た。つづいて、前記レジスト膜１２をマスクとして湿式
エッチングを行った。このとき、前記レジスト膜１２の
開口部１３から露出する前記第２クラッド層６が等方的
にエッチングされるため、図３の（ｆ）に示すように前
記第２クラッド層６に３次元のエッチング曲面１４が形
成される。
【００２８】次いで、前記レジスト膜１２を除去した
後、第２クラッド層６の全面に液相成長法によりフッ素
添加シリコン層を成膜し、パターニングすることにより
第２導波路となる第２コア層１５を前記３次元のエッチ
ング曲面１４に沿って形成した。この第２コア層１５
は、前記第１コア層５上に前記第２クラッド層６を介し
て交差される。つづいて、第２コア層１５を含む第２ク
ラッド層６上にＳＯＧをスピンナで塗布、乾燥した後、
このＳＯＧ層を化学機械研磨（ＣＭＰ）処理を施して表
面が平坦な第３クラッド層１６を形成することによっ
て、図３の（ｇ）に示すように二層導波路構造の光デバ
イスを製造した。
後、第２クラッド層６の全面に液相成長法によりフッ素
添加シリコン層を成膜し、パターニングすることにより
第２導波路となる第２コア層１５を前記３次元のエッチ
ング曲面１４に沿って形成した。この第２コア層１５
は、前記第１コア層５上に前記第２クラッド層６を介し
て交差される。つづいて、第２コア層１５を含む第２ク
ラッド層６上にＳＯＧをスピンナで塗布、乾燥した後、
このＳＯＧ層を化学機械研磨（ＣＭＰ）処理を施して表
面が平坦な第３クラッド層１６を形成することによっ
て、図３の（ｇ）に示すように二層導波路構造の光デバ
イスを製造した。
【００２９】得られた光デバイスは、光を３次元的に迂
回させる導波路としての微細な第２コア層１５を持つ高
集積度構造を有するものであった。
回させる導波路としての微細な第２コア層１５を持つ高
集積度構造を有するものであった。
【００３０】（実施例３）前述した実施例１の図１の
（ｄ）に示す表面が平坦な第２クラッド層６を形成した
後、図４の（ｅ）に示すように前記第２クラッド層６上
にレジスト膜１７を形成し、露光、現像処理を施すこと
によって、このレジスト膜１７に開口部１８を形成し
た。つづいて、前記レジスト膜１７をマスクとしてテー
パエッチングを行った。このとき、前記レジスト膜１７
の開口部１８から露出する前記第２クラッド層６がエッ
チングされると共に、そのエッチング側面にフロロカー
ボン被膜１９を堆積しながらエッチングが進むため、図
４の（ｆ）に示すように前記第２クラッド層６に３次元
のエッチング曲面２０が形成される。
（ｄ）に示す表面が平坦な第２クラッド層６を形成した
後、図４の（ｅ）に示すように前記第２クラッド層６上
にレジスト膜１７を形成し、露光、現像処理を施すこと
によって、このレジスト膜１７に開口部１８を形成し
た。つづいて、前記レジスト膜１７をマスクとしてテー
パエッチングを行った。このとき、前記レジスト膜１７
の開口部１８から露出する前記第２クラッド層６がエッ
チングされると共に、そのエッチング側面にフロロカー
ボン被膜１９を堆積しながらエッチングが進むため、図
４の（ｆ）に示すように前記第２クラッド層６に３次元
のエッチング曲面２０が形成される。
【００３１】次いで、前記レジスト膜１７を除去した
後、第２クラッド層６の全面に液相成長法によりフッ素
添加シリコン層を成膜し、パターニングすることにより
第２導波路となる第２コア層２１を前記３次元のエッチ
ング曲面２０に沿って形成した。この第２コア層２１
は、前記第１コア層５上に前記第２クラッド層６を介し
て交差される。つづいて、第２コア層２１を含む第２ク
ラッド層６上にＳＯＧをスピンナで塗布、乾燥した後、
このＳＯＧ層を化学機械研磨（ＣＭＰ）処理を施して表
面が平坦な第３クラッド層２２を形成することによっ
て、図４の（ｇ）に示すように二層導波路構造の光デバ
イスを製造した。
後、第２クラッド層６の全面に液相成長法によりフッ素
添加シリコン層を成膜し、パターニングすることにより
第２導波路となる第２コア層２１を前記３次元のエッチ
ング曲面２０に沿って形成した。この第２コア層２１
は、前記第１コア層５上に前記第２クラッド層６を介し
て交差される。つづいて、第２コア層２１を含む第２ク
ラッド層６上にＳＯＧをスピンナで塗布、乾燥した後、
このＳＯＧ層を化学機械研磨（ＣＭＰ）処理を施して表
面が平坦な第３クラッド層２２を形成することによっ
て、図４の（ｇ）に示すように二層導波路構造の光デバ
イスを製造した。
【００３２】得られた光デバイスは、光を３次元的に迂
回させる導波路としての微細な第２コア層２１を持つ高
集積度構造を有するものであった。
回させる導波路としての微細な第２コア層２１を持つ高
集積度構造を有するものであった。
【００３３】（実施例４）前述した実施例１の図２の
（ｆ）に示すように前記第２クラッド層６に３次元のエ
ッチング曲面９を形成し、さらに第２導波路となる第２
コア層１０を前記３次元のエッチング曲面９に沿って形
成した後、第３クラッド層２３を形成し、この第３クラ
ッド層２３上に第１コア層５と同方向に延出される第３
コア層２４を形成した後、第３コア層２４を含む第３ク
ラッド層２３上にＳＯＧをスピンナで塗布、乾燥した
後、このＳＯＧ層を化学機械研磨（ＣＭＰ）処理を施し
て表面が平坦な第４クラッド層２５を形成することによ
って、図５に示すように微細かつ高集積化され三層導波
路構造を有する光デバイスを製造することができた。
（ｆ）に示すように前記第２クラッド層６に３次元のエ
ッチング曲面９を形成し、さらに第２導波路となる第２
コア層１０を前記３次元のエッチング曲面９に沿って形
成した後、第３クラッド層２３を形成し、この第３クラ
ッド層２３上に第１コア層５と同方向に延出される第３
コア層２４を形成した後、第３コア層２４を含む第３ク
ラッド層２３上にＳＯＧをスピンナで塗布、乾燥した
後、このＳＯＧ層を化学機械研磨（ＣＭＰ）処理を施し
て表面が平坦な第４クラッド層２５を形成することによ
って、図５に示すように微細かつ高集積化され三層導波
路構造を有する光デバイスを製造することができた。
【００３４】
【発明の効果】以上詳述したように、本発明によれば簡
単な工程により微細な３次元構造の導波路を形成でき、
高集積度の光デバイスの製造方法を提供することができ
る。
単な工程により微細な３次元構造の導波路を形成でき、
高集積度の光デバイスの製造方法を提供することができ
る。
【図１】本発明の実施例１における光デバイスの製造工
程を示す断面図。
程を示す断面図。
【図２】本発明の実施例１における光デバイスの製造工
程を示す断面図。
程を示す断面図。
【図３】本発明の実施例２における光デバイスの製造工
程を示す断面図。
程を示す断面図。
【図４】本発明の実施例３における光デバイスの製造工
程を示す断面図。
程を示す断面図。
【図５】本発明の実施例４により製造された光デバイを
示す断面図。
示す断面図。
１…シリコンウェハ、
２…第１クラッド層、
５…第１コア層、
６…第２クラッド層、
９、１４、２０…エッチング曲面、
１０、１５、２１…第２コア層、
１１、１６、２２、２３…第３クラッド層、
２４…第３コア層、
２５…第４クラッド層。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 寺井 藤雄
神奈川県横浜市磯子区新磯子町33番地 株
式会社東芝生産技術センター内
Ｆターム(参考） 2H047 KA04 PA02 PA21 PA24 QA01
TA05
Claims (3)
- 【請求項１】 基板上の第１クラッド層を等方エッチン
グまたはテーパエッチングを施してこのクラッド層に３
次元のエッチング曲面を形成する工程と、 前記第１クラッド層にコア層を前記エッチング曲面に沿
って形成する工程と、 少なくとも前記コア層上に第２クラッド層を形成する工
程とを含むことを特徴とする光デバイスの製造方法。 - 【請求項２】 前記クラッド層は、ケイ素酸化物を有機
溶媒に溶解した溶液（ＳＯＧ）を塗布乾燥することによ
り作られることを特徴とする請求項１記載の光デバイス
の製造方法。 - 【請求項３】 前記コア層は、フッ素添加シリコン（Ｓ
ｉＯＦ）から作られることを特徴とする請求項１または
２記載の光デバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002023836A JP2003222750A (ja) | 2002-01-31 | 2002-01-31 | 光デバイスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002023836A JP2003222750A (ja) | 2002-01-31 | 2002-01-31 | 光デバイスの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003222750A true JP2003222750A (ja) | 2003-08-08 |
Family
ID=27746437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002023836A Pending JP2003222750A (ja) | 2002-01-31 | 2002-01-31 | 光デバイスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003222750A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011102239A1 (ja) * | 2010-02-16 | 2011-08-25 | 東京エレクトロン株式会社 | 光導波路、光集積回路及び光導波路の製造方法 |
-
2002
- 2002-01-31 JP JP2002023836A patent/JP2003222750A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011102239A1 (ja) * | 2010-02-16 | 2011-08-25 | 東京エレクトロン株式会社 | 光導波路、光集積回路及び光導波路の製造方法 |
| JP2011169971A (ja) * | 2010-02-16 | 2011-09-01 | Tokyo Electron Ltd | 光導波路、光集積回路及び光導波路の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007133408A (ja) | シリコンベースの光導波管構造及びその製造方法 | |
| JP2002503033A (ja) | 電気的接続要素および電気的接続要素を作る方法 | |
| US6624077B2 (en) | Integrated circuit waveguide | |
| US5502007A (en) | Method of forming flat surface of insulator film of semiconductor device | |
| JP2002512436A (ja) | 集積回路デバイス | |
| CA1222575A (en) | Semiconductor wafer fabrication | |
| GB2266181A (en) | Semiconductor integrated circuit with an insulating layer incorporating vacancies | |
| EP0875928A2 (en) | Metallization in semiconductor devices | |
| JP2005508513A (ja) | 光導波路クロッシングおよびそれを形成する方法 | |
| US7039288B2 (en) | Fabrication of optical waveguides for reduction of minimum waveguide spacing | |
| US11428870B2 (en) | Semiconductor structure and method of fabricating the same | |
| JP2003222750A (ja) | 光デバイスの製造方法 | |
| JP3381892B2 (ja) | ハイブリッド光電子集積用実装基板の製造方法 | |
| JP4640878B2 (ja) | 低誘電率樹脂絶縁層を用いた回路基板の製造方法及び低誘電率樹脂絶縁層を用いた薄膜多層回路フィルムの製造方法 | |
| WO2019179466A1 (en) | Enabling thermal efficiency on a silicon-on-insulator (soi) platform | |
| US10754093B2 (en) | Fabrication process of polymer based photonic apparatus and the apparatus | |
| CN106067487A (zh) | 包括介电质波导的集成扇出封装件 | |
| KR20050068581A (ko) | 반도체 소자의 인덕터 제조 방법 | |
| US6579790B1 (en) | Dual damascene manufacturing process | |
| US6747292B2 (en) | Multi-layer structure for reducing capacitance and manufacturing method thereof | |
| JP2001235643A (ja) | 光電気回路基板 | |
| JPH05182948A (ja) | 薄膜テーパー構造の形成方法 | |
| JP3559528B2 (ja) | 光電気回路基板 | |
| US20240111107A1 (en) | Methods for fabrication of optical structures on photonic glass layer substrates | |
| WO2024076466A1 (en) | A photonic glass layer substrate with embedded optical structures for communicating with an electro optical integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060322 |