JP2003218324A - Magnetic storage device and manufacturing method therefor - Google Patents
Magnetic storage device and manufacturing method thereforInfo
- Publication number
- JP2003218324A JP2003218324A JP2002009514A JP2002009514A JP2003218324A JP 2003218324 A JP2003218324 A JP 2003218324A JP 2002009514 A JP2002009514 A JP 2002009514A JP 2002009514 A JP2002009514 A JP 2002009514A JP 2003218324 A JP2003218324 A JP 2003218324A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tunnel insulating
- film
- magnetic
- magnetic memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Magnetic Heads (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、磁気記憶装置およ
びその製造方法に関するものであり、詳しくは、磁化領
域を外部からの磁界を与えることにより、磁化領域の磁
化方向を制御するＴＭＲ(Tunnel Magneto Resistance)
素子を記憶素子に有する磁気記憶装置およびその製造方
法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a magnetic memory device and a method for manufacturing the same, and more specifically, to a TMR (Tunnel Magneto) for controlling the magnetization direction of a magnetized region by applying a magnetic field from the outside to the magnetized region. Resistance)
The present invention relates to a magnetic storage device having a storage element and a manufacturing method thereof.
【０００２】[0002]
【従来の技術】情報通信機器、特に携帯端末などの個人
用小型機器の飛躍的な普及に伴い、これを構成するメの
モリやロジックなどの素子には、高集積化、高速化、低
電力化など、一層の高性能化が要請されている。特に不
揮発性メモリはユビキタス時代に必要不可欠だと考えら
れている。電源の消耗やトラブル、サーバーとネットワ
ークが何らかの障害により切断された場合でも、不揮発
性メモリは個人の重要な情報を保護できる。また、最近
の携帯機器は不要の回路ブロックをスタンバイ状態にし
てできるだけ消費電力を抑えるよう設計されているが、
高速のワークメモリと大容量ストレージメモリを兼ねる
ことができる不揮発性メモリが実現できれば消費電力と
メモリの無駄を無くすことができる。また電源を入れる
と瞬時に起動できる“インスタント・オン”機能も高速
の大容量不揮発性メモリが実現できれば可能になってく
る。2. Description of the Related Art With the rapid spread of information communication equipment, especially small personal equipment such as mobile terminals, the elements such as memory and logic that compose the equipment have high integration, high speed and low power consumption. There is a demand for even higher performance, such as higher performance. In particular, non-volatile memory is considered to be indispensable in the ubiquitous age. The non-volatile memory can protect important personal information even when the power supply is exhausted, trouble occurs, or the server and network are disconnected due to some kind of failure. In addition, recent mobile devices are designed to put unnecessary circuit blocks in standby mode to reduce power consumption as much as possible.
If a non-volatile memory that can double as a high-speed work memory and a large-capacity storage memory can be realized, power consumption and memory waste can be eliminated. In addition, an "instant-on" function that can be instantly started when the power is turned on will be possible if a high-speed, large-capacity nonvolatile memory can be realized.
【０００３】不揮発性メモリとしては、半導体を用いた
フラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferr
o electric Random Access Memory）などが挙げられ
る。しかしながら、フラッシュメモリは、書き込み速度
がμ秒のオーダーと遅いという欠点がある。一方、ＦＲ
ＡＭ においては、書き換え可能回数が１０12回〜１０1
4回で完全にＳＲＡＭ、ＤＲＡＭを置き換えるには耐久
性が低い、強誘電体キャパシタの微細加工が難しいとい
う問題が指摘されている。The nonvolatile memory includes a flash memory using a semiconductor and an FRAM (Ferr) using a ferroelectric.
o electric Random Access Memory) etc. However, the flash memory has a drawback that the writing speed is low, on the order of microseconds. On the other hand, FR
In AM, the number of rewritable times is 10 12 to 10 1
It has been pointed out that it is difficult to completely replace SRAM and DRAM in four times, and it is difficult to finely process ferroelectric capacitors.
【０００４】これらの欠点を有さない不揮発性メモリと
して注目されているのが、例えば「Wang et al., IEEE
Trans. Magn. 33 (1997), 4498」に記載されているよう
な、ＭＲＡＭ（Magnetic Random Access Memory）とよ
ばれる磁気メモリであり、近年のＴＭＲ材料の特性向上
により、注目を集めるようになってきている。As a non-volatile memory which does not have these drawbacks, for example, "Wang et al., IEEE
Trans. Magn. 33 (1997), 4498 ”, which is a magnetic memory called MRAM (Magnetic Random Access Memory), and has been attracting attention due to the recent improvement in characteristics of TMR materials. ing.
【０００５】ＭＲＡＭは、構造が単純であるため高集積
化が容易であり、また磁気モーメントの回転により記録
を行うために書き換え可能回数が大である。またアクセ
ス時間についても非常に高速であることが予想され、既
に１００ＭＨｚで動作可能であることがR.Scheuerlein
et al, ISSCC Digest of Technical Papers,pp.128-12
9,Feb.2000で報告されている。Since the MRAM has a simple structure, high integration can be easily achieved, and the number of rewritable times is large because recording is performed by rotation of a magnetic moment. The access time is also expected to be very high, and it is already possible to operate at 100 MHz by R. Scheuerlein.
et al, ISSCC Digest of Technical Papers, pp.128-12
9, Feb. 2000.
【０００６】上述した通り、高速・高集積化が容易とい
う長所を有するＭＲＡＭではあるが、書き込みをＴＭＲ
素子に近接させて設けられたビットラインと書き込み用
ワードラインの電流を流し、その発生磁界によって行
う。As described above, although the MRAM has the advantage that high speed and high integration is easy, writing is performed by TMR.
Current is supplied to the bit line and the write word line provided close to the element, and the generated magnetic field is used.
【０００７】このメモリは、２層の磁性層で絶縁層を挟
んだ構造を有するＴＭＲ素子を備え、２つの磁性層の磁
化の向きが平行になっている時の方が反平行になってい
る時より電子がトンネル絶縁層をトンネリングする確率
が高いことを利用して記録磁化の検出を行うものであ
る。This memory has a TMR element having a structure in which an insulating layer is sandwiched between two magnetic layers, and the two magnetic layers are antiparallel when the directions of magnetization are parallel. Recording magnetization is detected by utilizing the fact that electrons have a higher probability of tunneling through the tunnel insulating layer.
【０００８】ＴＭＲの記録層の反転磁界は材料にもよる
が２０Ｏｅ〜２００Ｏｅ必要であるがこのときの電流は
数ｍＡから数十ｍＡになる。これは消費電流大につなが
り、携帯機器の低消費電力化に対して大きな問題にな
る。また、高集積化という面からは、ビット線と書き込
みワード線サイズはリソグラフィ技術から決まる最小線
幅に近いサイズが要求される。仮にビット線幅/ワード
線幅０．６μｍとして配線の膜厚を５００ｎｍとすると
３ＭＡ/ｃｍ2 になり、銅配線を使った場合(実用電流密
度：０．５Ａ/ｃｍ2 〜１ＭＡ/ｃｍ2 )も、エレクトロ
マイグレーションに対する寿命は大きな問題になる。さ
らに微細化していくと強磁性体の反転磁界は増加し、配
線のディメンションも縮小しなければならないため、こ
の配線信頼性の問題はより大きくなってくる。The switching field of the TMR recording layer needs to be 20 Oe to 200 Oe depending on the material, but the current at this time is from several mA to several tens mA. This leads to a large current consumption, which poses a serious problem in reducing the power consumption of portable devices. Further, in terms of high integration, the bit line and write word line sizes are required to be close to the minimum line width determined by the lithography technique. If the bit line width / word line width is 0.6 μm and the film thickness of the wiring is 500 nm, it becomes 3 MA / cm 2 , and when copper wiring is used (practical current density: 0.5 A / cm 2 to 1 MA / cm 2 ). However, the lifetime for electromigration becomes a big problem. If the size is further reduced, the switching field of the ferromagnetic material increases and the dimension of the wiring must be reduced, so that the problem of the wiring reliability becomes more serious.
【０００９】また、このＴＭＲのＯＮ、ＯＦＦを制御し
ているトンネル絶縁層として用いているＡｌ2 Ｏ3 の品
質もこのメモリの信頼性に影響を与えている。The quality of Al 2 O 3 used as a tunnel insulating layer for controlling ON / OFF of the TMR also affects the reliability of this memory.
【００１０】このような磁気トンネリング現象を示すＴ
ＭＲは、平坦な優れた特性を有するトンネル絶縁層を形
成することが最も重要である。T showing such a magnetic tunneling phenomenon
It is most important for MR to form a flat tunnel insulating layer having excellent characteristics.
【００１１】上記に示したようにトンネル絶縁層の高品
質化は重要であり、この高品質なトンネル絶縁層を作成
するためには多くの必要な条件がある。As described above, it is important to improve the quality of the tunnel insulating layer, and there are many necessary conditions for producing this high-quality tunnel insulating layer.
【００１２】その１つの要因として挙げられるのがトン
ネル絶縁層の材質である。一般的には酸化アルミニウム
（Ａｌ2 Ｏ3 ）が用いられ、その製造方法にも複数の製
造方法があるが安定した膜を形成する必要がある。この
トンネル絶縁層の材質は酸化アルミニウムに決まってい
るわけではなく、例えば特開平１１-１７５９２１号公
報などに示されるような周期律表のIVａ族、Ｖａ族元素
であるチタン（Ｔｉ）、ジルコニウム（Ｚｎ）、ハフニ
ウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タ
ンタル（Ｔａ）の群から選択された１つの元素の酸化物
又は複数の元素からなる合金の酸化物を用いることもで
きる。One of the factors is the material of the tunnel insulating layer. Generally, aluminum oxide (Al 2 O 3 ) is used, and there are a plurality of manufacturing methods, but it is necessary to form a stable film. The material of the tunnel insulating layer is not limited to aluminum oxide, and titanium (Ti), zirconium (zitanium) which is a group IVa or Va group element of the periodic table as disclosed in, for example, JP-A-11-175921. It is also possible to use an oxide of one element selected from the group of Zn), hafnium (Hf), vanadium (V), niobium (Nb), and tantalum (Ta), or an oxide of an alloy of a plurality of elements.
【００１３】上記トンネル絶縁層の材質の選択基準とし
て上げられるのが、トンネル絶縁層の膜厚均一性であ
る。酸化アルミニウムの場合、この膜厚は０．５ｎｍ〜
５ｎｍが一般的に用いられる。A criterion for selecting the material of the tunnel insulating layer is the uniformity of the film thickness of the tunnel insulating layer. In the case of aluminum oxide, this film thickness is 0.5 nm
5 nm is commonly used.
【００１４】トンネル絶縁層をＴＭＲ素子の中で一定に
保つためには、トンネル絶縁層を一定の膜厚で形成でき
る形成方法、例えばＣＶＤ法などによる均一性の制御が
必要となる。In order to keep the tunnel insulating layer constant in the TMR element, it is necessary to control the uniformity by a forming method capable of forming the tunnel insulating layer with a constant film thickness, such as a CVD method.
【００１５】[0015]
【発明が解決しようとする課題】しかしながら、均一に
成膜できる方法が確立されたとしてもこの膜を成膜する
下地の膜の表面に凹凸が有った場合、実際にはトンネル
絶縁層には厚い部分と薄い部分とが生じる。また、これ
らの凹凸が有った場合には電界の集中を生じ一定の性能
を示すＴＭＲ素子を形成することが困難になる。この凹
凸（今後これを面粗さと表記する）の許容範囲はこのト
ンネル絶縁層の厚さにもよるが、１ｎｍ以下にする必要
がある。However, even if a method for forming a uniform film has been established, if there is unevenness on the surface of the underlying film on which this film is formed, the tunnel insulating layer is actually not formed. Thick and thin parts occur. Further, when these irregularities are present, the electric field is concentrated and it becomes difficult to form a TMR element having a constant performance. The allowable range of this unevenness (hereinafter referred to as surface roughness) depends on the thickness of this tunnel insulating layer, but it must be 1 nm or less.
【００１６】一般的には溝配線技術により形成された配
線であるワード線上にＴＭＲ素子を形成するが、溝配線
技術で化学的機械研磨（以下ＣＭＰという、ＣＭＰはCh
emical Mechanical Polishingの略）する配線材料には
比較的柔らかい材質のものが多く、ＣＭＰによりその上
に微細な凹凸が生じる。Generally, a TMR element is formed on a word line, which is a wiring formed by a groove wiring technique, but chemical mechanical polishing (hereinafter referred to as CMP, CMP stands for Ch
Many wiring materials used for emical mechanical polishing are relatively soft, and fine unevenness is formed on the wiring material by CMP.
【００１７】また、スパッタ法によるＴＭＲ素子の各材
料の成膜時にも微小な段差を生じ、ＴＭＲ素子の特性の
悪化を招く。In addition, a minute step is formed even when each material of the TMR element is formed by the sputtering method, and the characteristics of the TMR element are deteriorated.
【００１８】[0018]
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた磁気記憶装置およびその製造方法
である。SUMMARY OF THE INVENTION The present invention is a magnetic memory device and a method of manufacturing the same for solving the above problems.
【００１９】本発明の磁気記憶装置は、第１強磁性体層
とトンネル絶縁層と第２強磁性体層とからなる積層構造
を有する磁気記憶素子を備えた磁気記憶装置において、
トンネル絶縁層は、鏡面に形成された第１強磁性体層表
面に形成されているものである。The magnetic storage device of the present invention is a magnetic storage device having a magnetic storage element having a laminated structure including a first ferromagnetic layer, a tunnel insulating layer, and a second ferromagnetic layer.
The tunnel insulating layer is formed on the surface of the first ferromagnetic material layer formed on the mirror surface.
【００２０】上記磁気記憶装置では、トンネル絶縁層
は、鏡面に形成された第１強磁性体層表面に形成されて
いることから、均一な膜厚に形成されている。したがっ
て、トンネル絶縁層に膜厚の厚い部分と薄い部分とが形
成されていることによって生じていた電界の集中を回避
することができ、ＴＭＲ素子の性能の向上が図れる。こ
こでいう鏡面とは、最大粗さＲmaxで０．５ｎｍ以下の
粗さの平坦な面をいう。好ましくはＲmaxで０．２５ｎ
ｍ以下の粗さの平坦な面、さらに好ましくはＲmaxで
０．１ｎｍ以下の粗さの平坦な面をいう。以下、本明細
書における鏡面は上記同様の定義とする。In the above magnetic memory device, since the tunnel insulating layer is formed on the surface of the first ferromagnetic layer formed on the mirror surface, it has a uniform film thickness. Therefore, it is possible to avoid the electric field concentration caused by the formation of the thick and thin portions in the tunnel insulating layer, thereby improving the performance of the TMR element. The mirror surface here means a flat surface having a maximum roughness Rmax of 0.5 nm or less. Preferably Rmax is 0.25n
It means a flat surface having a roughness of m or less, more preferably a flat surface having a roughness of 0.1 nm or less in Rmax. Hereinafter, the mirror surface in this specification has the same definition as above.
【００２１】本発明の磁気記憶装置は、第１強磁性体層
とトンネル絶縁層と第２強磁性体層とからなる積層構造
を有する磁気記憶素子を備えた磁気記憶装置において、
磁気記憶素子内に配置される反強磁性体層は第１強磁性
体層が形成される表面が鏡面に形成されているものであ
る。The magnetic storage device of the present invention is a magnetic storage device including a magnetic storage element having a laminated structure including a first ferromagnetic layer, a tunnel insulating layer, and a second ferromagnetic layer,
The antiferromagnetic material layer disposed in the magnetic memory element has a mirror-finished surface on which the first ferromagnetic material layer is formed.
【００２２】上記磁気記憶装置では、磁気記憶素子内に
配置される反強磁性体層の表面が鏡面に形成されている
ことから、その上面に形成される強磁性体層、トンネル
絶縁層等が均一な膜厚に形成されている。したがって、
トンネル絶縁層に膜厚の厚い部分と薄い部分とが形成さ
れていることによって生じていた電界の集中を回避する
ことができ、ＴＭＲ素子の性能の向上が図れる。In the above magnetic memory device, since the surface of the antiferromagnetic material layer arranged in the magnetic memory element is formed as a mirror surface, the ferromagnetic material layer, the tunnel insulating layer, etc. formed on the upper surface thereof are not formed. It is formed with a uniform film thickness. Therefore,
It is possible to avoid the electric field concentration caused by the formation of the thick and thin portions in the tunnel insulating layer and improve the performance of the TMR element.
【００２３】本発明の磁気記憶装置の製造方法は、第１
強磁性体層とトンネル絶縁層と第２強磁性体層とからな
る積層構造を有する磁気記憶素子を備えた磁気記憶装置
の製造方法において、第１強磁性体層を形成した後にそ
の表面を鏡面に研磨する工程と、第１強磁性体層の鏡面
上にトンネル絶縁層を形成する工程とを有する。The method of manufacturing a magnetic memory device according to the present invention is the first
In a method of manufacturing a magnetic memory device including a magnetic memory element having a laminated structure including a ferromagnetic layer, a tunnel insulating layer, and a second ferromagnetic layer, a surface of the magnetic layer is mirror-finished after the first ferromagnetic layer is formed. And a step of forming a tunnel insulating layer on the mirror surface of the first ferromagnetic layer.
【００２４】上記磁気記憶装置の製造方法では、第１強
磁性体層を鏡面に研磨した後にその鏡面にトンネル絶縁
層を形成することから、トンネル絶縁層は均一な膜厚に
形成される。したがって、トンネル絶縁層に膜厚の厚い
部分と薄い部分とが形成されることによって発生してい
た電界の集中を回避することができ、ＴＭＲ素子の性能
の向上が図れる。In the method of manufacturing a magnetic memory device described above, since the tunnel insulating layer is formed on the mirror surface after polishing the first ferromagnetic layer to the mirror surface, the tunnel insulating layer is formed to have a uniform film thickness. Therefore, it is possible to avoid the concentration of the electric field generated by the formation of the thick and thin portions in the tunnel insulating layer, and it is possible to improve the performance of the TMR element.
【００２５】本発明の磁気記憶装置の製造方法は、第１
強磁性体層とトンネル絶縁層と第２強磁性体層とからな
る積層構造を有する磁気記憶素子を備えた磁気記憶装置
の製造方法において、磁気記憶素子内に配置される反強
磁性体層の表面を鏡面に研磨する工程を有する。The method of manufacturing a magnetic memory device according to the present invention is the first
In a method of manufacturing a magnetic memory device including a magnetic memory element having a stacked structure including a ferromagnetic layer, a tunnel insulating layer, and a second ferromagnetic layer, an antiferromagnetic layer disposed in the magnetic memory element is provided. There is a step of polishing the surface to a mirror surface.
【００２６】上記磁気記憶装置の製造方法では、反強磁
性体層の表面を鏡面に研磨する工程を有することから、
反強磁性体層の上面に形成される強磁性体層、トンネル
絶縁層等が均一な膜厚に形成される。したがって、トン
ネル絶縁層に膜厚の厚い部分と薄い部分とが形成される
ことによって発生していた電界の集中を回避することが
でき、ＴＭＲ素子の性能の向上が図れる。Since the method of manufacturing the magnetic memory device has a step of polishing the surface of the antiferromagnetic material layer to a mirror surface,
The ferromagnetic material layer, the tunnel insulating layer, and the like formed on the upper surface of the antiferromagnetic material layer are formed with a uniform thickness. Therefore, it is possible to avoid the concentration of the electric field generated by the formation of the thick and thin portions in the tunnel insulating layer, and it is possible to improve the performance of the TMR element.
【００２７】[0027]
【発明の実施の形態】まず、一般的なＭＲＡＭ（Magnet
ic Random Access Memory）を、図２の主要部を簡略化
して示した概略構成斜視図によって説明する。図２で
は、簡略化して示したため、読み出し回路部分の図示は
省略されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS First, a general MRAM (Magnet
ic Random Access Memory) will be described with reference to a schematic perspective view showing a simplified main part of FIG. In FIG. 2, since the illustration is simplified, the illustration of the read circuit portion is omitted.
【００２８】図２に示すように、９個のメモリセルを含
み、相互に交差する書き込みワード線１１（１１１、１
１２、１１３）およびビット線１２（１２１、１２２、
１２３）を有する。それらの書き込みワード線１１とビ
ット線１２の交差領域には、磁気記憶素子として磁気抵
抗効果（ＴＭＲ）素子１３（１３１〜１３９）が配置さ
れている。ＴＭＲ素子１３への書き込みは、ビット線１
２および書き込みワード線１１に電流を流し、それから
発生する合成磁界によってビット線１２と書き込みワー
ド線１１との交差領域に形成されたＴＭＲ素子１３の記
憶層３０４（詳細は図４参照）の磁化方向を磁化固定層
３０２（詳細は図４参照）に対して平行または反平行に
して行う。As shown in FIG. 2, write word lines 11 (111, 1) which include nine memory cells and intersect each other.
12, 113) and the bit line 12 (121, 122,
123). Magnetoresistive (TMR) elements 13 (131 to 139) are arranged as magnetic memory elements at the intersections of the write word lines 11 and the bit lines 12. Writing to the TMR element 13 is performed by the bit line 1
2 and the write word line 11, a magnetization direction of the memory layer 304 (see FIG. 4 for details) of the storage layer 304 of the TMR element 13 formed in the intersecting region between the bit line 12 and the write word line 11 by a synthetic magnetic field generated from the current. Is performed in parallel or antiparallel to the magnetization fixed layer 302 (see FIG. 4 for details).
【００２９】図３に示すアステロイド曲線は、印加され
た容易軸方向磁界ＨEA および困難軸方向磁界ＨHA によ
る記憶層磁化方向の反転しきい値を示している。アステ
ロイド曲線外部に相当する合成磁界ベクトルが発生する
と、磁界反転が生じる。アステロイド曲線内部の合成磁
界ベクトルは、その電流双安定状態の一方からセルを反
転させることはない。また、電流を流しているワード線
およびビット線の交点以外のセルにおいても、ワード線
もしくはビット線単独で発生する磁界が印加されるた
め、それらの大きさが一方向反転磁界ＨK 以上の場合
は、交点以外のセルの磁化方向も反転するので、合成磁
界が斜線で示す部分４０１にある場合のみ、選択された
セルを選択書き込みが可能となる。The asteroid curve shown in FIG. 3 shows the reversal threshold value of the magnetization direction of the memory layer due to the applied easy-axis direction magnetic field H EA and hard-axis direction magnetic field H HA . When a synthetic magnetic field vector corresponding to the outside of the asteroid curve is generated, magnetic field reversal occurs. The resultant magnetic field vector inside the asteroid curve does not invert the cell from one of its current bistable states. In addition, since the magnetic field generated by the word line or the bit line alone is applied to cells other than the intersection of the word line and the bit line that are passing current, when the magnitude of these is greater than or equal to the one-way reversal magnetic field H K. Since the magnetization directions of the cells other than the intersections are also inverted, the selected cell can be selectively written only when the combined magnetic field is in the shaded portion 401.
【００３０】以上のように、ＭＲＡＭのアレイでは、ビ
ット線および書き込みワード線からなる格子の交点にメ
モリセルが配置されている。ＭＲＡＭの場合、書き込み
ワード線とビット線とを使用することで、アステロイド
磁化反転特性を利用し、選択的に個々のメモリセルに書
き込むことが一般的である。As described above, in the MRAM array, the memory cells are arranged at the intersections of the grids of the bit lines and the write word lines. In the case of an MRAM, it is common to use write word lines and bit lines to utilize the asteroid magnetization reversal characteristic and selectively write to individual memory cells.
【００３１】単一の記憶領域における合成磁化は、それ
に印加された容易軸方向磁界ＨEAと困難軸方向磁界Ｈ
HA とのベクトル合成によって決まる。ビット線を流れ
る電流はセルに容易軸方向の磁界（ＨEA ）を印加し、
書き込みワード線を流れる電流はセルに困難軸方向の磁
界（ＨHA ）を印加する。The combined magnetization in a single storage area is the easy-axis direction magnetic field H EA and the hard-axis direction magnetic field H applied to it.
Determined by vector composition with HA . The current flowing through the bit line applies a magnetic field (H EA ) in the easy axis direction to the cell,
A current flowing through the write word line applies a magnetic field (H HA ) in the hard axis direction to the cell.
【００３２】なお、文献（R.H.Koch et al., Phys.Rev.
Lett.84 (2000)p.5419、J.Z.Sun etal., Joint Magneti
sm and Magnetic Material 8 (2001)）に、「磁化反転
は温度を上げてアシストすると磁化困難軸方向の反転磁
界ＨSWを下げることができる」と開示されている。した
がって、本発明の磁気記憶装置においても、素子に影響
を及ぼさない程度に温度を上げて磁化反転させることも
有効である。The literature (RHKoch et al., Phys. Rev.
Lett. 84 (2000) p.5419, JZSun et al., Joint Magneti
sm and Magnetic Material 8 (2001)), "Magnetization reversal can lower the reversal magnetic field H SW in the direction of hard axis by assisting by raising temperature." Therefore, also in the magnetic memory device of the present invention, it is also effective to raise the temperature to the extent that it does not affect the element and to reverse the magnetization.
【００３３】次に、上記図２によって説明したＭＲＡＭ
の原理回路を図４の回路図によって説明する。Next, the MRAM described with reference to FIG.
The principle circuit of 1 will be described with reference to the circuit diagram of FIG.
【００３４】図４に示すように、このＭＲＡＭの回路で
は、６個のメモリセルを含み、図２に対応する相互に交
差する書き込みワード線１１（１１１、１１２）および
ビット線１２（１２１、１２２、１２３）を有する。こ
れらの書き込み線ワード線１１とビット線１２との交差
領域には、記憶素子となるＴＭＲ素子１３（１３１、１
３２、１３４、１３５、１３７、１３８が配置され、さ
らに読み出しの際に素子選択を行うもので各記憶素子に
対応して電界効果トランジスタ１４１、１４２、１４
４、１４５、１４７、１４８が接続されている。さらに
電界効果トランジスタ１４１、１４４、１４７にはセン
ス線１５１が接続され、電界効果トランジスタ１４２、
１４５、１４８にはセンス線１５２が接続されている。As shown in FIG. 4, the MRAM circuit includes six memory cells, and the write word lines 11 (111, 112) and bit lines 12 (121, 122) corresponding to FIG. 2 intersect each other. , 123). In the intersection area of the write line word line 11 and the bit line 12, the TMR element 13 (131, 1;
32, 134, 135, 137, and 138 are arranged, and element selection is performed at the time of reading. The field effect transistors 141, 142, and 14 correspond to each memory element.
4, 145, 147 and 148 are connected. Further, a sense line 151 is connected to the field effect transistors 141, 144, 147, and the field effect transistor 142,
A sense line 152 is connected to 145 and 148.
【００３５】上記センス線１５１はセンスアンプ１５３
に接続され、センス線１５２はセンスアンプ１５４に接
続され、それぞれ素子に記憶された情報を検出する。ま
た、書き込みワード線１１１の両端には、双方向の書き
込みワード線電流駆動回路１６１、１６２が接続され、
書き込みワード線１１２の両端には、双方向の書き込み
ワード線電流駆動回路１６３、１６４が接続されてい
る。さらにビット線１２１の一端にはビット線電流駆動
回路１７１が接続され、ビット線１２２の一端にはビッ
ト線電流駆動回路１７２が接続され、ビット線１２３の
一端にはビット線電流駆動回路１７３が接続されてい
る。The sense line 151 is the sense amplifier 153.
, And the sense line 152 is connected to the sense amplifier 154 to detect the information stored in each element. Bidirectional write word line current drive circuits 161 and 162 are connected to both ends of the write word line 111,
Bidirectional write word line current drive circuits 163 and 164 are connected to both ends of the write word line 112. Further, a bit line current drive circuit 171 is connected to one end of the bit line 121, a bit line current drive circuit 172 is connected to one end of the bit line 122, and a bit line current drive circuit 173 is connected to one end of the bit line 123. Has been done.
【００３６】上記電界効果トランジスタ１４１、１４
２、１４４、１４５、１４７、１４８は、例えばｐ型半
導体基板に形成されたｎ型電界効果型トランジスタで構
成、読み出しのためのスイッチング素子として機能する
が、この他に、ｐ型電界効果トランジスタ、ダイオー
ド、バイポーラトランジスタ、ＭＥＳＦＥＴ等、各種の
スイッチング素子を用いることが可能である。The field effect transistors 141 and 14
2, 144, 145, 147, and 148 are composed of, for example, n-type field effect transistors formed on a p-type semiconductor substrate, and function as switching elements for reading. Various switching elements such as diodes, bipolar transistors, MESFETs, etc. can be used.
【００３７】次に、磁気記憶装置の基本構成を以下に説
明する。まず、メモリセルの記憶素子となるトンネル磁
気抵抗素子（以下ＴＭＲ素子と記す）を図５の斜視図に
より説明する。Next, the basic structure of the magnetic storage device will be described below. First, a tunnel magnetoresistive element (hereinafter referred to as a TMR element) which will be a storage element of a memory cell will be described with reference to the perspective view of FIG.
【００３８】図５に示すように、磁気記憶素子（ＴＭＲ
素子）１３は、基本的には、磁化が固定されているもの
で強磁性体からなる磁化固定層３０２と磁化が比較的容
易に回転するもので強磁性体からなる記憶層３０４とで
トンネル絶縁層３０３を挟む構成を有している。As shown in FIG. 5, the magnetic memory element (TMR
The element 13 is basically a magnetization fixed layer having a magnetization fixed layer 302 made of a ferromagnetic material, and a magnetization rotating relatively easily, and a storage layer 304 made of a ferromagnetic material. It has a structure sandwiching the layer 303.
【００３９】図５に示す一例では、支持基板３１１上に
下地電極層３１２が形成され、その上に反強磁性体層３
０５が形成されている。さらに、上記磁化固定層３０
２、上記トンネル絶縁層３０３、上記記憶層３０４が順
に積層されている。上記磁化固定層３０２は、第１の磁
化固定層３０６と第２の磁化固定層３０８とを有し、こ
の第１、第２の磁化固定層３０６、３０８との間に、磁
性層が反強磁性的に結合するような導電体層３０７が配
置されている。In the example shown in FIG. 5, the base electrode layer 312 is formed on the support substrate 311, and the antiferromagnetic material layer 3 is formed thereon.
05 is formed. Further, the magnetization fixed layer 30
2. The tunnel insulating layer 303 and the storage layer 304 are sequentially stacked. The magnetization pinned layer 302 has a first magnetization pinned layer 306 and a second magnetization pinned layer 308, and the magnetic layer has a repulsive strength between the first and second magnetization pinned layers 306 and 308. A conductor layer 307 is arranged so as to be magnetically coupled.
【００４０】上記下地電極層３１２は、ＴＭＲ素子１３
と直列に接続されるスイッチング素子との接続に用いら
れ、反強磁性体層３０５を兼ねても良い。この構成のセ
ルにおいては磁気抵抗効果によるトンネル電流変化を検
出して情報を読み出すが、その効果は記憶層３０４と磁
化固定層３０２との相対磁化方向に依存する。The base electrode layer 312 is the TMR element 13
And the antiferromagnetic material layer 305 may also be used as the antiferromagnetic material layer 305. In the cell having this structure, the tunnel current change due to the magnetoresistive effect is detected and the information is read, but the effect depends on the relative magnetization direction between the storage layer 304 and the magnetization fixed layer 302.
【００４１】上記反強磁性体層３０５は、例えば、鉄マ
ンガン合金、ニッケルマンガン合金、白金マンガン合
金、イリジウムマンガン合金、ロジウムマンガン合金、
コバルト酸化物、ニッケル酸化物等からなる。The antiferromagnetic material layer 305 is made of, for example, iron-manganese alloy, nickel-manganese alloy, platinum-manganese alloy, iridium-manganese alloy, rhodium-manganese alloy,
It is made of cobalt oxide, nickel oxide, or the like.
【００４２】上記記憶層３０４、上記第１、第２磁化固
定層３０６、３０８は、強磁性体であり、例えば、ニッ
ケル、鉄およびコバルトのうちの少なくとも２種からな
る合金、またはニッケル、鉄もしくはコバルトで構成さ
れる。The storage layer 304 and the first and second magnetization fixed layers 306 and 308 are ferromagnetic materials, and are, for example, an alloy of at least two kinds of nickel, iron and cobalt, or nickel, iron or Composed of cobalt.
【００４３】上記導電体層３０７は、例えば、ルテニウ
ム、銅、クロム、金、銀等で形成されている。The conductor layer 307 is formed of, for example, ruthenium, copper, chromium, gold, silver or the like.
【００４４】上記第１の磁化固定層３０６は、反強磁性
体層３０５と接する状態に形成されていて、これらの層
間に働く交換相互作用によって、第１の磁化固定層３０
６は、強い一方向の磁気異方性を有している。The first magnetization fixed layer 306 is formed in contact with the antiferromagnetic material layer 305, and the first magnetization fixed layer 30 is formed by the exchange interaction acting between these layers.
No. 6 has strong unidirectional magnetic anisotropy.
【００４５】上記トンネル絶縁層３０３は、例えば、酸
化アルミニウム、酸化マグネシウム、酸化シリコン、窒
化アルミニウム、窒化マグネシウム、窒化シリコン、酸
化窒化アルミニウム、酸化窒化マグネシウムもしくは酸
化窒化シリコンからなる。このトンネル絶縁層３０３
は、上記記憶層３０４と上記磁化固定層３０２との磁気
的結合を切るとともに、トンネル電流を流すための機能
を有する。これらの磁性膜および導電体膜は、主に、ス
パッタリング法によって形成される。トンネル絶縁層３
０３は、スパッタリング法によって形成された金属膜を
酸化、窒化もしくは酸化窒化させることにより得ること
ができる。The tunnel insulating layer 303 is made of, for example, aluminum oxide, magnesium oxide, silicon oxide, aluminum nitride, magnesium nitride, silicon nitride, aluminum oxynitride, magnesium oxynitride or silicon oxynitride. This tunnel insulating layer 303
Has a function of cutting the magnetic coupling between the storage layer 304 and the magnetization fixed layer 302 and flowing a tunnel current. These magnetic film and conductor film are mainly formed by a sputtering method. Tunnel insulation layer 3
03 can be obtained by oxidizing, nitriding, or oxynitriding a metal film formed by a sputtering method.
【００４６】さらに最上層にはトップコート膜３１３が
形成されている。このトップコート膜３１３は、ＴＭＲ
素子１３と別のＴＭＲ素子１３とを接続する配線との相
互拡散防止、接触抵抗低減および記憶層３０４の酸化防
止という機能を有する。通常、窒化タンタル、タンタ
ル、窒化チタン等の材料により形成されている。下地導
電層３１２は、ＴＭＲ素子と直列に接続されるスイッチ
ング素子との接続に用いられるもので、上記反強磁性体
層３０５を兼ねることも可能である。Further, a top coat film 313 is formed on the uppermost layer. This top coat film 313 is TMR
It has functions of preventing mutual diffusion between the element 13 and a wiring connecting the other TMR element 13, reducing contact resistance, and preventing oxidation of the memory layer 304. Usually, it is formed of a material such as tantalum nitride, tantalum, titanium nitride or the like. The underlying conductive layer 312 is used for connection with the switching element connected in series with the TMR element, and can also serve as the antiferromagnetic material layer 305.
【００４７】上記構成のＴＭＲ素子１３では、磁気抵抗
効果によるトンネル電流変化を検出して情報を読み出す
が、その効果は記憶層３０４と第１、第２の磁化固定層
３０６、３０８との相対磁化方向に依存する。In the TMR element 13 having the above structure, the tunnel current change due to the magnetoresistive effect is detected and the information is read. The effect is that the relative magnetization between the memory layer 304 and the first and second magnetization fixed layers 306 and 308. It depends on the direction.
【００４８】上記磁性膜および導体膜は、スバッタリン
グ法、ＡＬＤ（Atomic Layer Deposition）法等により
形成され、トンネルバリア層は、先に述べたようにスバ
ッタリングで形成された金属膜を酸化、もしくは窒化さ
せることにより得ることもできる。The magnetic film and the conductor film are formed by a scatterer method, an ALD (Atomic Layer Deposition) method, etc., and the tunnel barrier layer oxidizes the metal film formed by the scatterer as described above. Alternatively, it can be obtained by nitriding.
【００４９】次に、本発明の磁気記憶装置に係る一実施
の形態を、一例として、前記図２および図４に対応する
ＭＲＡＭの記憶セルの断面構成で示す図１の概略構成断
面図によって説明する。Next, an embodiment of the magnetic memory device of the present invention will be described by way of example with reference to the schematic sectional view of FIG. 1 showing the sectional structure of the memory cell of the MRAM corresponding to FIG. 2 and FIG. To do.
【００５０】図１に示すように、半導体基板（例えばｐ
型半導体基板）２１の表面側にはｐ型ウエル領域２２が
形成されている。このｐ型ウエル領域２２には、トラン
ジスタ形成領域を分離する素子分離領域２３が、いわゆ
るＳＴＩ（Shallow Trench Isolation）で形成されてい
る。上記ｐ型ウエル領域２２上には、ゲート絶縁膜２５
を介してゲート電極（ワード線）２６が形成され、ゲー
ト電極２６の両側におけるｐ型ウエル領域２２には拡散
層領域（例えばＮ+ 拡散層領域）２７、２８が形成さ
れ、電界効果型トランジスタ２４が構成されている。As shown in FIG. 1, a semiconductor substrate (for example, p
A p-type well region 22 is formed on the surface side of the (type semiconductor substrate) 21. An element isolation region 23 for isolating a transistor formation region is formed in the p-type well region 22 by so-called STI (Shallow Trench Isolation). A gate insulating film 25 is formed on the p-type well region 22.
A gate electrode (word line) 26 is formed through the gate electrode 26, and diffusion layer regions (for example, N + diffusion layer regions) 27 and 28 are formed in the p-type well region 22 on both sides of the gate electrode 26. Is configured.
【００５１】上記電界効果トランジスタ２４は読み出し
のためのスイッチング素子として機能する。これは、ｎ
型またはｐ型電界効果トランジスタの他に、ダイオー
ド、バイポーラトランジスタ等の各種スイッチング素子
を用いることも可能である。The field effect transistor 24 functions as a switching element for reading. This is n
In addition to the p-type or p-type field effect transistor, various switching elements such as a diode and a bipolar transistor can be used.
【００５２】上記電界効果型トランジスタ２４を覆う状
態に第１の絶縁膜４１が形成されている。この第１の絶
縁膜４１には上記拡散層領域２７、２８に接続するコン
タクト２９、３０が形成されている。さらに第１の絶縁
膜４１上にはコンタクト２９、３０に接続するセンス線
１５、第１の配線３１が形成されている。A first insulating film 41 is formed so as to cover the field effect transistor 24. Contacts 29 and 30 connected to the diffusion layer regions 27 and 28 are formed in the first insulating film 41. Further, the sense line 15 and the first wiring 31 connected to the contacts 29 and 30 are formed on the first insulating film 41.
【００５３】上記第１の絶縁膜４１上には、上記センス
線１５、第１の配線３１等を覆う第２の絶縁膜４２が形
成されている。この第２の絶縁膜４２には上記第１の配
線１に接続するコンタクト３３が形成されている。さら
に上記第２の絶縁膜４２上には、第２の配線３５、書き
込みワード線１１が形成されている。A second insulating film 42 is formed on the first insulating film 41 so as to cover the sense line 15, the first wiring 31 and the like. A contact 33 connected to the first wiring 1 is formed on the second insulating film 42. Further, the second wiring 35 and the write word line 11 are formed on the second insulating film 42.
【００５４】上記第２の絶縁膜４２上には、上記書き込
みワード線１１、第２の配線３５等を覆う第３の絶縁膜
４３が形成されている。この第３の絶縁膜４３には、上
記第２の配線３５に接続するコンタクト３７が形成され
ている。さらに上記第３の絶縁膜４３上には、上記書き
込みワード線１１上方より上記コンタクト３７の上端部
に接続する接続層が反強磁性体層３０５により形成され
ている。A third insulating film 43 is formed on the second insulating film 42 to cover the write word line 11, the second wiring 35 and the like. A contact 37 connected to the second wiring 35 is formed on the third insulating film 43. Further, on the third insulating film 43, a connection layer connecting from above the write word line 11 to the upper end of the contact 37 is formed by the antiferromagnetic material layer 305.
【００５５】さらに、上記反強磁性体層３０５上で、上
記書き込みワード線１１の上方には、磁気記憶素子１３
が形成されている。この磁気記憶素子１３は、前記図５
によって説明したように、反強磁性体層３０５上に、強
磁性体層からなる第１磁化固定層（第１強磁性体層）３
０６と磁性層が反強磁性的に結合するような導電体層３
０７と強磁性体からなる第２磁化固定層（第２強磁性体
層）３０８とを順に積層してなる磁化固定層３０２、ト
ンネル絶縁層３０３、記憶層３０４、さらにキャップ層
３１３を順に積層して構成されている。このＴＭＲ素子
１３を構成する材料は、前記図５によって説明したよう
な材料が用いられる。Furthermore, on the antiferromagnetic layer 305, above the write word line 11, the magnetic memory element 13 is formed.
Are formed. This magnetic memory element 13 is the same as that shown in FIG.
As described above, the first magnetization fixed layer (first ferromagnetic layer) 3 made of a ferromagnetic layer is formed on the antiferromagnetic layer 305.
06 and the magnetic layer are antiferromagnetically coupled to the conductor layer 3
07 and a second magnetization fixed layer (second ferromagnetic layer) 308 made of a ferromagnetic material are sequentially stacked, a magnetization fixed layer 302, a tunnel insulating layer 303, a storage layer 304, and a cap layer 313 are sequentially stacked. Is configured. As the material forming the TMR element 13, the material described with reference to FIG. 5 is used.
【００５６】上記トンネル絶縁層３０３が形成される磁
化固定層３０２（第２磁化固定層３０８）の表面は、鏡
面に研磨された表面となっている。その表面は、最大粗
さＲmaxで０．５ｎｍ以下の粗さの平坦な面、好ましく
はＲmaxで０．２５ｎｍ以下の粗さの平坦な面、さらに
好ましくはＲmaxで０．１ｎｍ以下の粗さの平坦な面に
形成されている。The surface of the magnetization fixed layer 302 (second magnetization fixed layer 308) on which the tunnel insulating layer 303 is formed is a mirror-polished surface. The surface thereof has a maximum roughness Rmax of 0.5 nm or less and a flat surface, preferably Rmax of 0.25 nm or less, and more preferably Rmax of 0.1 nm or less. It is formed on a flat surface.
【００５７】また、上記磁化固定層３０２は、単層の強
磁性体層で形成することも可能である。この構成では、
磁化か固定層３０２表面が鏡面に形成されている。The magnetization fixed layer 302 can also be formed of a single ferromagnetic layer. With this configuration,
The surface of the magnetization or fixed layer 302 is formed as a mirror surface.
【００５８】上記第３の絶縁膜４３上には上記反強磁性
体層３０５、ＴＭＲ素子１３等を覆う第４の絶縁膜４４
が形成されている。この第４の絶縁膜４４は表面が平坦
化され、上記ＴＭＲ素子１３の最上層が露出されてい
る。上記第４の絶縁膜４４上には、上記ＴＭＲ素子１３
の上面に接続するものでかつ上記書き込みワード線１１
と上記ＴＭＲ素子１３を間にして立体的に交差（例えば
直交）するビット線１２が形成されている。A fourth insulating film 44 is formed on the third insulating film 43 to cover the antiferromagnetic material layer 305, the TMR element 13 and the like.
Are formed. The surface of the fourth insulating film 44 is flattened so that the uppermost layer of the TMR element 13 is exposed. The TMR element 13 is formed on the fourth insulating film 44.
Connected to the upper surface of the write word line 11
And the bit line 12 that three-dimensionally intersects (for example, is orthogonal) with the TMR element 13 in between.
【００５９】また、上記磁気記憶装置１において、反強
磁性体層３０５の表面が鏡面に形成されていてもよい。
この反強磁性体層３０５表面の鏡面状態は、上記磁化固
定層３０２と同様に、その表面は、最大粗さＲmaxで
０．５ｎｍ以下の粗さの平坦な面、好ましくはＲmaxで
０．２５ｎｍ以下の粗さの平坦な面、さらに好ましくは
Ｒmaxで０．１ｎｍ以下の粗さの平坦な面に形成されて
いる。In the magnetic storage device 1, the surface of the antiferromagnetic layer 305 may be mirror-finished.
The mirror-like state of the surface of the antiferromagnetic layer 305 is the same as the magnetization fixed layer 302, and the surface has a flat surface with a maximum roughness Rmax of 0.5 nm or less, preferably Rmax of 0.25 nm. It is formed on a flat surface having the following roughness, and more preferably on a flat surface having a roughness Rmax of 0.1 nm or less.
【００６０】上記構成の磁気記憶装置１では、トンネル
絶縁層３０３は、鏡面に形成された磁化固定層３０２
（第２磁化固定層３０８）表面に形成されていることか
ら、均一な膜厚に形成されている。したがって、トンネ
ル絶縁層３０３に膜厚の厚い部分と薄い部分とが形成さ
れていることによって生じていた電界の集中を回避する
ことができ、ＴＭＲ素子１３の性能の向上が図れる。な
お、磁化固定層３０２（第２磁化固定層３０８）表面の
最大粗さがＲmaxで０．５ｎｍを越えて粗くなると、ト
ンネル絶縁層３０３の膜厚が不均一に形成され、ＴＭＲ
素子１３の書き込み特性が劣化することになる。In the magnetic memory device 1 having the above-mentioned structure, the tunnel insulating layer 303 has the magnetization fixed layer 302 formed on the mirror surface.
Since it is formed on the surface of the (second magnetization fixed layer 308), it has a uniform film thickness. Therefore, it is possible to avoid the electric field concentration caused by the formation of the thick and thin portions in the tunnel insulating layer 303 and improve the performance of the TMR element 13. If the maximum roughness of the surface of the magnetization fixed layer 302 (second magnetization fixed layer 308) exceeds Rnm of 0.5 nm and becomes rough, the tunnel insulating layer 303 is formed to have an uneven film thickness, and
The writing characteristic of the element 13 is deteriorated.
【００６１】また、上記磁気記憶装置１では、ＴＭＲ素
子１３内に配置される反強磁性体層３０５の表面が鏡面
に形成されていることから、その上面に形成される強磁
性体層である磁化固定層３０２、トンネル絶縁層３０３
等が均一な膜厚に形成されている。したがって、トンネ
ル絶縁層３０３に膜厚の厚い部分と薄い部分とが形成さ
れていることによって生じていた電界の集中を回避する
ことができ、ＴＭＲ素子１３の性能の向上が図れる。In the magnetic storage device 1, since the surface of the antiferromagnetic material layer 305 arranged in the TMR element 13 is mirror-finished, it is a ferromagnetic material layer formed on the upper surface thereof. Magnetization pinned layer 302, tunnel insulating layer 303
Etc. are formed in a uniform film thickness. Therefore, it is possible to avoid the electric field concentration caused by the formation of the thick and thin portions in the tunnel insulating layer 303 and improve the performance of the TMR element 13.
【００６２】次に、本発明における磁気記憶装置の製造
方法に係る第１の実施の形態を、図６の製造工程断面図
によって説明する。本発明の製造方法は、特に書き込み
ワードラインを形成する工程以降のプロセスに関するも
のであり、電界効果トランジスタ等の機能スイッチング
素子の形成法は従来技術の通りである。Next, a first embodiment of a method of manufacturing a magnetic memory device according to the present invention will be described with reference to manufacturing process sectional views of FIGS. The manufacturing method of the present invention particularly relates to the process after the process of forming the write word line, and the method of forming the function switching element such as the field effect transistor is the same as the conventional technique.
【００６３】図示はしないが、半導体基板には、読み出
しトランジスタを備えた読み出し回路、それを覆う第１
の絶縁膜等が形成されている。そして図６の（１）に示
すように、第１の絶縁膜４１上には第１の配線３１、セ
ンス線（図示せず）等が形成されている。この第１の絶
縁膜４１上に、例えばテトラエトキシシランを原料に用
いたプラズマＣＶＤ法により、上記第１の配線３１、セ
ンス線（図示せず）等を覆う酸化シリコン（Ｐ−ＴＥＯ
Ｓ）膜４２１を例えば１００ｎｍの厚さに成膜し、次い
で高密度プラズマＣＶＤ法により、酸化シリコン（ＨＤ
Ｐ）膜４２２を例えば８００ｎｍの厚さに成膜し、さら
に酸化シリコン（Ｐ−ＴＥＯＳ）膜４２３を例えば１２
００ｎｍに厚さに成膜して、第２の絶縁膜４２を形成す
る。その後、例えば化学的機械研磨によって、上記第１
の配線３１上に例えば７００ｎｍの厚さの膜厚を残すよ
うに、上記第２の絶縁膜４２を研磨する。この研磨は、
例えばＣＭＰによる。Although not shown, a read circuit having a read transistor on the semiconductor substrate, and a first circuit for covering the read circuit
Insulating film and the like are formed. Then, as shown in (1) of FIG. 6, a first wiring 31, a sense line (not shown) and the like are formed on the first insulating film 41. Silicon oxide (P-TEO) covering the first wiring 31, the sense line (not shown) and the like is formed on the first insulating film 41 by a plasma CVD method using tetraethoxysilane as a raw material, for example.
An S) film 421 is formed to a thickness of 100 nm, for example, and then silicon oxide (HD) is formed by a high density plasma CVD method.
The P) film 422 is formed to a thickness of, for example, 800 nm, and the silicon oxide (P-TEOS) film 423 is further formed to, for example, 12
The second insulating film 42 is formed by forming a film with a thickness of 00 nm. After that, for example, by chemical mechanical polishing, the first
The second insulating film 42 is polished so that a film thickness of, for example, 700 nm is left on the wiring 31 of FIG. This polishing is
For example, by CMP.
【００６４】次に、上記平坦化された上記第２の絶縁膜
４２上に、例えばプラズマＣＶＤ法により、エッチング
ストッパ層４７を、例えば窒化シリコン（Ｐ−ＳｉＮ）
膜を例えば２０ｎｍの厚さに成膜して形成する。その
後、レジスト塗布工程、リソグラフィー工程、エッチン
グ工程を経て、上記エッチングストッパ層４７にビアホ
ールパターンを開口する。Next, an etching stopper layer 47, such as silicon nitride (P-SiN), is formed on the planarized second insulating film 42 by, for example, a plasma CVD method.
The film is formed to have a thickness of 20 nm, for example. After that, a via hole pattern is opened in the etching stopper layer 47 through a resist coating step, a lithography step, and an etching step.
【００６５】次いで、上記ビアホールパターンを埋め込
むように上記エッチングストッパ層４７上にＰ−ＴＥＯ
Ｓ膜を例えば３００ｎｍの厚さに成膜して、第３の絶縁
膜４３（４３１）を形成する。その後、レジスト塗布工
程、リソグラフィー工程、エッチング工程を経て、第３
の絶縁膜４３１に配線溝４９を形成するとともに上記第
１の配線３１に達するビアホール４８を再び開口する。
このエッチング工程は、窒化シリコンに対して酸化シリ
コンが選択的にエッチングされる条件で行う。Next, P-TEO is formed on the etching stopper layer 47 so as to fill the via hole pattern.
An S film is formed to a thickness of 300 nm, for example, to form a third insulating film 43 (431). Then, after a resist coating process, a lithography process, and an etching process, the third
A wiring groove 49 is formed in the insulating film 431 and the via hole 48 reaching the first wiring 31 is opened again.
This etching step is performed under the condition that silicon oxide is selectively etched with respect to silicon nitride.
【００６６】次いで、ＰＶＤ（Physical Vapor Deposit
ion）法によって、上記ビアホール４８および上記配線
溝４９の各内面にバリアメタル層を、例えば窒化チタン
膜を２０ｎｍの厚さに堆積した後チタン膜を５ｎｍの厚
さに堆積して形成する。次いで、化学的気相成長法によ
って、上記ビアホール４８および上記配線溝４９を埋め
込むように、配線材料として、例えばタングステンを堆
積する。その後、化学的機械研磨によって、第３の絶縁
膜４３１上に堆積した余剰のタングステンとバリアメタ
ル層とを除去して、上記配線溝４９内にバリアメタル層
を介してタングステンより成る書き込みワード線１１、
第２の配線３５を形成するとともに、上記ビアホール４
８内にバリアメタル層を介してタングステンより成るプ
ラグ５０を形成するNext, PVD (Physical Vapor Deposit)
Ion method is used to form a barrier metal layer on each inner surface of the via hole 48 and the wiring groove 49, for example, by depositing a titanium nitride film to a thickness of 20 nm and then depositing a titanium film to a thickness of 5 nm. Then, by chemical vapor deposition, for example, tungsten is deposited as a wiring material so as to fill the via hole 48 and the wiring groove 49. Then, the excess tungsten and the barrier metal layer deposited on the third insulating film 431 are removed by chemical mechanical polishing, and the write word line 11 made of tungsten is formed in the wiring groove 49 via the barrier metal layer. ,
The second wiring 35 is formed and the via hole 4 is formed.
A plug 50 made of tungsten is formed in the electrode 8 through a barrier metal layer.
【００６７】その後、上記第３の絶縁膜４３１上に上記
書き込みワード線１１、第２の配線３５等を覆う上層部
分の第３の絶縁膜４３（４３２）を、例えばＰ−ＴＥＯ
Ｓ膜を例えば１００ｎｍの厚さに堆積して形成する。こ
のように、書き込みワード線１１、第２の配線３５等を
覆う第３の絶縁膜４３が形成される。After that, an upper layer third insulating film 43 (432) covering the write word line 11, the second wiring 35 and the like is formed on the third insulating film 431, for example, P-TEO.
The S film is formed by depositing it to a thickness of 100 nm, for example. In this way, the third insulating film 43 covering the write word line 11, the second wiring 35, etc. is formed.
【００６８】上記工程で形成される書き込みワード線１
１の材料には、例えば、ＰＶＤ法もしくはＣＶＤ法によ
って成膜される、イリジウム、オスミウム、クロム、ジ
ルコニウム、タングステン、タンタル、チタントリウ
ム、バナジウム、モリブデン、ロジウム、ニッケルおよ
びルテニウムのうちの１種からなる金属膜、もしくは複
数種からなる合金膜を用いることができる。Write word line 1 formed in the above process
The first material is, for example, one of iridium, osmium, chromium, zirconium, tungsten, tantalum, titanium thorium, vanadium, molybdenum, rhodium, nickel and ruthenium which is formed by PVD or CVD. A metal film or an alloy film composed of a plurality of kinds can be used.
【００６９】次いで、図６の（２）に示すように、レジ
スト塗布工程、リソグラフィー工程により、上記第３の
絶縁膜４３上にマスクを形成した後、そのマスクを用い
てエッチングにより第２の配線３５と接続するビアホー
ル５１を形成する。Next, as shown in FIG. 6B, a mask is formed on the third insulating film 43 by a resist coating process and a lithography process, and then the second wiring is formed by etching using the mask. A via hole 51 connected to 35 is formed.
【００７０】続いて、ＰＶＤ法によって、バリア層３１
５、反強磁性体層３０５、強磁性体からなる磁化固定層
３０２、トンネル絶縁層３０３、強磁性体からなる記憶
層３０４、キャップ層３１３を順次成膜する。Then, the barrier layer 31 is formed by the PVD method.
5, the antiferromagnetic material layer 305, the magnetization fixed layer 302 made of a ferromagnetic material, the tunnel insulating layer 303, the storage layer 304 made of a ferromagnetic material, and the cap layer 313 are sequentially formed.
【００７１】上記バリア層３１５には、例えば、窒化チ
タン、タンタルもしくは窒化タンタルを用いることがで
きる。上記反強磁性体層３０５には、例えば、鉄・マン
ガン、ニッケル・マンガン、白金・マンガン、イリジウ
ム・マンガン等のマンガン合金を用いることができる。For the barrier layer 315, for example, titanium nitride, tantalum or tantalum nitride can be used. For the antiferromagnetic layer 305, for example, a manganese alloy such as iron / manganese, nickel / manganese, platinum / manganese, or iridium / manganese can be used.
【００７２】上記反強磁性体層３０５を形成した時点
で、好ましくは、例えばＣＭＰ法によって、少なくとも
ＴＭＲ素子が形成される領域の反強磁性体層３０５表面
が鏡面状態になる様に研磨する。この場合、反強磁性体
層３０５表面を例えば最大粗さＲmaxで０．５ｎｍ以下
となるように研磨する。好ましくは、Ｒmaxで０．２５
ｎｍ以下、さらに好ましくはＲmaxで０．１ｎｍ以下に
研磨する。通常、研磨速度と面粗さにはほぼ相関関係が
有り、研磨速度が速い場合には面粗さが粗くなる。よっ
て、使用する磁性材料により研磨剤を変更する必要があ
る。例えば比較的柔らかい材質、例えば鉄−マンガン、
ニッケル−マンガン、白金−マンガンなどには比較的柔
らかい研磨剤であるフュームドシリカを用い、さらに粗
さを小さくする場合にはコロイダルシリカを用いる。比
較的硬い材質、例えばイリジウム−マンガンなどには比
較的硬い研磨剤であるアルミナなどを用いる。When the antiferromagnetic layer 305 is formed, it is preferably polished by, for example, the CMP method so that at least the surface of the antiferromagnetic layer 305 in the region where the TMR element is formed becomes a mirror surface. In this case, the surface of the antiferromagnetic material layer 305 is polished so that the maximum roughness Rmax is 0.5 nm or less. Preferably, Rmax is 0.25
nm or less, more preferably 0.1 nm or less in Rmax. Usually, there is a substantial correlation between the polishing rate and the surface roughness, and when the polishing rate is high, the surface roughness becomes rough. Therefore, it is necessary to change the abrasive depending on the magnetic material used. For example, a relatively soft material such as iron-manganese,
Fumed silica, which is a relatively soft abrasive, is used for nickel-manganese, platinum-manganese, etc., and colloidal silica is used for further reducing the roughness. For a relatively hard material such as iridium-manganese, a relatively hard abrasive such as alumina is used.
【００７３】上記反強磁性体層３０５表面を研磨する場
合には多少の研磨キズなどによる面粗さが有ってもその
上に形成される下層強磁性体層６６により凹凸がならさ
れる効果が期待できる。しかしながら逆に下層強磁性体
層６６のグレインサイズが大きく厚さムラが大きいなど
の場合は逆効果になる。When the surface of the antiferromagnetic material layer 305 is polished, even if there is some surface roughness due to polishing scratches or the like, the lower ferromagnetic material layer 66 formed thereon has the effect of making unevenness. Can be expected. On the contrary, when the grain size of the lower ferromagnetic layer 66 is large and the thickness unevenness is large, the opposite effect is obtained.
【００７４】強磁性体からなる上記第１磁化固定層３０
６および第２磁化固定層３０８には、例えば、ニッケル
・鉄、コバルト・鉄等の合金材料を用いることができ
る。この第１磁化固定層３０２は反強磁性体層３０５と
の交換結合によって、磁化の方向がピニング（pinnin
g）される。The first magnetization fixed layer 30 made of a ferromagnetic material.
An alloy material such as nickel-iron or cobalt-iron can be used for the sixth and second magnetization fixed layers 308. The magnetization direction of the first magnetization fixed layer 302 is pinned by the exchange coupling with the antiferromagnetic layer 305.
g) be done.
【００７５】次に、例えばＣＭＰによって、上記磁化固
定層３０２（第２磁化固定層３０８）表面を鏡面に形成
する。なお、この磁化固定層３０２（第２磁化固定層３
０８）表面が鏡面に研磨加工されるならば、必ずしも上
記反強磁性体層３０５表面を鏡面に形成する必要はな
い。この第２磁化固定層３０８表面を研磨する場合には
多少のキズも許されないため、研磨レートの低い研磨剤
さらに研磨材粒子の小さい研磨剤を用いる必要がある。
さらに、この第２磁化固定層３０８表面はトンネル絶縁
層３０３と直接に接する面のため汚染等にも留意する必
要がある。Next, the surface of the magnetization fixed layer 302 (second magnetization fixed layer 308) is formed into a mirror surface by CMP, for example. The magnetization fixed layer 302 (second magnetization fixed layer 3
08) If the surface is mirror-polished, the surface of the antiferromagnetic material layer 305 does not necessarily have to be mirror-finished. When the surface of the second magnetization fixed layer 308 is polished, some scratches are not allowed. Therefore, it is necessary to use an abrasive having a low polishing rate and an abrasive having small abrasive particles.
Further, since the surface of the second magnetization fixed layer 308 is a surface which is in direct contact with the tunnel insulating layer 303, it is necessary to pay attention to contamination and the like.
【００７６】上記トンネル絶縁層３０３には、例えば、
酸化アルミニウムが用いられる。このトンネル絶縁層３
０３は、通常、０．５ｎｍ〜５ｎｍ程度の非常に薄い膜
で形成される必要があるため、例えば、ＡＬＤ法、もし
くはスパッタリングによる成膜後にプラズマ酸化して形
成する。In the tunnel insulating layer 303, for example,
Aluminum oxide is used. This tunnel insulation layer 3
Since 03 usually needs to be formed as a very thin film of about 0.5 nm to 5 nm, it is formed by plasma oxidation after film formation by, for example, the ALD method or sputtering.
【００７７】強磁性体からなる上記記憶層３０４には、
例えば、ニッケル・鉄、コバルト・鉄等の合金材料を用
いることができる。この記憶層３０４は、ＴＭＲ素子１
３の外部印加磁場によって、磁化の方向が磁化固定層３
０２に対して平行もしくは反平行に変えることができ
る。In the storage layer 304 made of a ferromagnetic material,
For example, an alloy material such as nickel / iron or cobalt / iron can be used. The storage layer 304 is the TMR element 1
The direction of the magnetization is changed by the external magnetic field applied to the magnetization fixed layer 3
It can be changed to parallel or antiparallel to 02.
【００７８】上記キャップ層３１３は、例えば、タング
ステン、タンタル、窒化チタン等で形成することができ
る。The cap layer 313 can be formed of, for example, tungsten, tantalum, titanium nitride or the like.
【００７９】次いで、図６の（３）に示すように、レジ
スト塗布工程、リソグラフィー工程により、上記キャッ
プ層３１３上にマスクを形成した後、そのマスクを用い
てエッチング（例えば反応性イオンエッチング）により
上記キャップ層３１３〜上記バリア層３１５を加工し
て、ＴＭＲ素子１３を形成する。エッチングの終点は、
酸化アルミニウム膜からなるトンネル絶縁層３０３から
最下層の反強磁性体層３０５の途中で終わるように設定
する。図面では反強磁性体層３０５上でエッチングが終
了している。このエッチングには、エッチングガスとし
て例えば塩素（Ｃｌ）を含んだハロゲンガスもしくは一
酸化炭素（ＣＯ）にアンモニア（ＮＨ3 ）を添加したガ
ス系を用いる。Next, as shown in (3) of FIG. 6, a mask is formed on the cap layer 313 by a resist coating step and a lithography step, and then etching (eg, reactive ion etching) is performed using the mask. The cap layer 313 to the barrier layer 315 are processed to form the TMR element 13. The end point of etching is
It is set so that it ends in the middle of the tunnel insulating layer 303 made of an aluminum oxide film and the lowermost antiferromagnetic material layer 305. In the drawing, etching is completed on the antiferromagnetic layer 305. For this etching, a halogen gas containing chlorine (Cl) or a gas system in which ammonia (NH 3 ) is added to carbon monoxide (CO) is used as an etching gas.
【００８０】次いで、レジスト塗布技術とリソグラフィ
ー技術とによって、レジストマスクを形成し、それを用
いた反応性イオンエッチングにより、残りのＴＭＲ材料
を加工して、ＴＭＲ素子１３と第２の配線３５とを接続
するバイパス線３１７をＴＭＲ積層膜の一部を用いて形
成する。ここでは、主として反強磁性体層３０５とバリ
ア層３１５とで形成する。Next, a resist mask is formed by a resist coating technique and a lithography technique, and the remaining TMR material is processed by reactive ion etching using the resist mask, so that the TMR element 13 and the second wiring 35 are formed. The bypass line 317 to be connected is formed using a part of the TMR laminated film. Here, the antiferromagnetic layer 305 and the barrier layer 315 are mainly formed.
【００８１】次に、図６の（４）に示すように、ＣＶＤ
法もしくはＰＶＤ法によって、全面に酸化シリコンもし
くは酸化アルミニウム等からなる第４の絶縁膜４４を堆
積した後、化学的機械研磨によって、その堆積した第４
の絶縁膜４４表面を平坦化するとともに、ＴＭＲ素子１
３の最上層のキャップ層３１３を露出させる。Next, as shown in (4) of FIG.
Method or PVD method, a fourth insulating film 44 made of silicon oxide, aluminum oxide, or the like is deposited on the entire surface, and then the deposited fourth film is formed by chemical mechanical polishing.
The surface of the insulating film 44 of the TMR element 1
The uppermost cap layer 313 of No. 3 is exposed.
【００８２】次いで、標準的な配線形成技術によって、
ビット線１２および周辺回路の配線（図示せず）、ボン
ディングパッド領域（図示せず）を形成する。さらに全
面にプラズマ窒化シリコン膜からなる第５の絶縁膜４５
を形成した後、上記ボンディングパッド部分（図示せ
ず）を開口して、ＬＳＩのウエハプロセス工程を完了さ
せる。Then, by the standard wiring forming technique,
Bit lines 12 and wirings (not shown) for peripheral circuits and bonding pad regions (not shown) are formed. Further, a fifth insulating film 45 made of a plasma silicon nitride film is formed on the entire surface.
After forming, the bonding pad portion (not shown) is opened to complete the LSI wafer process step.
【００８３】上記磁気記憶装置１の製造方法では、強磁
性体からなる第２磁化固定層３０８表面を鏡面に研磨し
た後にトンネル絶縁層３０３を形成することから、トン
ネル絶縁層３０３は均一な膜厚に形成される。したがっ
て、トンネル絶縁層３０３に膜厚の厚い部分と薄い部分
とが形成されることによって発生していた電界の集中を
回避することができ、ＴＭＲ素子１３の性能の向上が図
れる。In the method of manufacturing the magnetic memory device 1, the tunnel insulating layer 303 is formed after the surface of the second magnetization fixed layer 308 made of a ferromagnetic material is mirror-polished, so that the tunnel insulating layer 303 has a uniform film thickness. Is formed. Therefore, it is possible to avoid the concentration of the electric field generated due to the formation of the thick and thin portions in the tunnel insulating layer 303, and the performance of the TMR element 13 can be improved.
【００８４】また、反強磁性体層３０５表面を鏡面に研
磨する工程を備えていることから、反強磁性体層３０５
の上面に形成される強磁性体等からなる磁化固定層３０
２、トンネル絶縁層３０３等が均一な膜厚に形成され
る。したがって、トンネル絶縁層３０３に膜厚の厚い部
分と薄い部分とが形成されることによって発生していた
電界の集中を回避することができ、ＴＭＲ素子１３の性
能の向上が図れる。Further, since the step of polishing the surface of the antiferromagnetic material layer 305 to a mirror surface is provided, the antiferromagnetic material layer 305 is provided.
Pinned layer 30 made of a ferromagnetic material or the like formed on the upper surface of the
2. The tunnel insulating layer 303 and the like are formed with a uniform film thickness. Therefore, it is possible to avoid the concentration of the electric field generated due to the formation of the thick and thin portions in the tunnel insulating layer 303, and the performance of the TMR element 13 can be improved.
【００８５】なお、図７の書き込みワード線の斜視図に
示すように、書き込みワード線１１の抵抗を上昇させる
ためには、ＴＭＲ素子１３の直下付近の書き込みワード
線１１を細らせて形成するようにしてもよい。このよう
に書き込みワード線１１を形成することにより、ＴＭＲ
素子１３直下の書き込みワード線１１部分を効率的に発
熱させることが可能になる。As shown in the perspective view of the write word line in FIG. 7, in order to increase the resistance of the write word line 11, the write word line 11 in the vicinity immediately below the TMR element 13 is thinned and formed. You may do it. By forming the write word line 11 in this manner, the TMR
It is possible to efficiently generate heat in the write word line 11 portion immediately below the element 13.
【００８６】次に、本発明における磁気記憶装置の製造
方法に係る第２の実施の形態を、図８の製造工程断面図
によって説明する。本発明の製造方法は、特に書き込み
ワードラインを形成する工程以降のプロセスに関するも
のであり、電界効果トランジスタ等の機能スイッチング
素子の形成法は従来技術の通りである。Next, a second embodiment of the method of manufacturing a magnetic memory device according to the present invention will be described with reference to manufacturing process sectional views of FIGS. The manufacturing method of the present invention particularly relates to the process after the process of forming the write word line, and the method of forming the function switching element such as the field effect transistor is the same as the conventional technique.
【００８７】図示はしないが、半導体基板には、読み出
しトランジスタを備えた読み出し回路、それを覆う第１
の絶縁膜等が形成されている。そして前記図６の（１）
によって説明した第１の実施の形態と同様に、図８の
（１）に示すように、第１の絶縁膜４１上には第１の配
線３１、センス線（図示せず）等が形成されている。こ
の第１の絶縁膜４１上に、上記第１の配線３１、センス
線（図示せず）等を覆う酸化シリコン（Ｐ−ＴＥＯＳ）
膜４２１を例えば１００ｎｍの厚さに成膜し、次いで、
酸化シリコン（ＨＤＰ）膜４２２を例えば８００ｎｍの
厚さに成膜し、さらに酸化シリコン（Ｐ−ＴＥＯＳ）膜
４２３を例えば１２００ｎｍに厚さに成膜して、第２の
絶縁膜４２を形成する。その後、例えば化学的機械研磨
によって、上記第１の配線３１上に例えば７００ｎｍの
厚さの膜厚を残すように、上記第２の絶縁膜４２を研磨
する。この研磨は、例えばＣＭＰによる。Although not shown in the drawing, the semiconductor substrate has a read circuit having a read transistor and a first read circuit covering the read circuit.
Insulating film and the like are formed. And (1) of FIG.
Similar to the first embodiment described above, as shown in (1) of FIG. 8, a first wiring 31, a sense line (not shown), etc. are formed on the first insulating film 41. ing. Silicon oxide (P-TEOS) covering the first wiring 31, the sense line (not shown), and the like on the first insulating film 41.
The film 421 is formed to a thickness of 100 nm, and then,
The silicon oxide (HDP) film 422 is formed to a thickness of 800 nm, for example, and the silicon oxide (P-TEOS) film 423 is formed to a thickness of 1200 nm, for example, to form the second insulating film 42. Then, the second insulating film 42 is polished by, for example, chemical mechanical polishing so as to leave a film thickness of, for example, 700 nm on the first wiring 31. This polishing is, for example, by CMP.
【００８８】次に、上記平坦化された上記第２の絶縁膜
４２上に、例えばプラズマＣＶＤ法により、エッチング
ストッパ層４７を、例えば窒化シリコン（Ｐ−ＳｉＮ）
膜を例えば２０ｎｍの厚さに成膜して形成する。その
後、レジスト塗布工程、リソグラフィー工程、エッチン
グ工程を経て、上記エッチングストッパ層４７にビアホ
ールパターンを開口する。Next, an etching stopper layer 47, for example, silicon nitride (P-SiN), is formed on the planarized second insulating film 42 by, for example, a plasma CVD method.
The film is formed to have a thickness of 20 nm, for example. After that, a via hole pattern is opened in the etching stopper layer 47 through a resist coating step, a lithography step, and an etching step.
【００８９】次いで、上記ビアホールパターンを埋め込
むように上記エッチングストッパ層４７上にＰ−ＴＥＯ
Ｓ膜を例えば３００ｎｍの厚さに成膜して、第３の絶縁
膜４３（４３１）を形成する。その後、レジスト塗布工
程、リソグラフィー工程、エッチング工程を経て、第３
の絶縁膜４３１に配線溝４９を形成するとともに上記第
１の配線３１に達するビアホール４８を再び開口する。
このエッチング工程は、窒化シリコンに対して酸化シリ
コンが選択的にエッチングされる条件で行う。Then, P-TEO is formed on the etching stopper layer 47 so as to fill the via hole pattern.
An S film is formed to a thickness of 300 nm, for example, to form a third insulating film 43 (431). Then, after a resist coating process, a lithography process, and an etching process, the third
A wiring groove 49 is formed in the insulating film 431 and the via hole 48 reaching the first wiring 31 is opened again.
This etching step is performed under the condition that silicon oxide is selectively etched with respect to silicon nitride.
【００９０】次いで、ＰＶＤ（Physical Vapor Deposit
ion）法によって、上記ビアホール４８および上記配線
溝４９の各内面にバリアメタル層を、例えば窒化チタン
膜を２０ｎｍの厚さに堆積した後チタン膜を５ｎｍの厚
さに堆積して形成する。次いで、化学的気相成長法によ
って、上記ビアホール４８および上記配線溝４９を埋め
込むように、配線材料として、例えばタングステンを堆
積する。その後、化学的機械研磨によって、第３の絶縁
膜４３１上に堆積した余剰のタングステンとバリアメタ
ル層とを除去して、上記配線溝４９内にバリアメタル層
を介してタングステンより成る書き込みワード線１１、
第２の配線３５を形成するとともに、上記ビアホール４
８内にバリアメタル層を介してタングステンより成るプ
ラグ５０を形成するNext, PVD (Physical Vapor Deposit)
Ion method is used to form a barrier metal layer on each inner surface of the via hole 48 and the wiring groove 49, for example, by depositing a titanium nitride film to a thickness of 20 nm and then depositing a titanium film to a thickness of 5 nm. Then, by chemical vapor deposition, for example, tungsten is deposited as a wiring material so as to fill the via hole 48 and the wiring groove 49. Then, the excess tungsten and the barrier metal layer deposited on the third insulating film 431 are removed by chemical mechanical polishing, and the write word line 11 made of tungsten is formed in the wiring groove 49 via the barrier metal layer. ,
The second wiring 35 is formed and the via hole 4 is formed.
A plug 50 made of tungsten is formed in the electrode 8 through a barrier metal layer.
【００９１】その後、上記第３の絶縁膜４３１上に上記
書き込みワード線１１、第２の配線３５等を覆う上層部
分の第３の絶縁膜４３（４３２）を、例えばＰ−ＴＥＯ
Ｓ膜を例えば１００ｎｍの厚さに堆積して形成する。こ
のように、書き込みワード線１１、第２の配線３５等を
覆う第３の絶縁膜４３が形成される。After that, an upper layer third insulating film 43 (432) covering the write word line 11, the second wiring 35 and the like is formed on the third insulating film 431 by, for example, P-TEO.
The S film is formed by depositing it to a thickness of 100 nm, for example. In this way, the third insulating film 43 covering the write word line 11, the second wiring 35, etc. is formed.
【００９２】上記工程で形成される書き込みワード線１
１の材料には、例えば、ＰＶＤ法もしくはＣＶＤ法によ
って成膜される、イリジウム、オスミウム、クロム、ジ
ルコニウム、タングステン、タンタル、チタントリウ
ム、バナジウム、モリブデン、ロジウム、ニッケルおよ
びルテニウムのうちの１種からなる金属膜、もしくは複
数種からなる合金膜を用いることができる。Write word line 1 formed in the above process
The first material is, for example, one of iridium, osmium, chromium, zirconium, tungsten, tantalum, titanium thorium, vanadium, molybdenum, rhodium, nickel and ruthenium which is formed by PVD or CVD. A metal film or an alloy film composed of a plurality of kinds can be used.
【００９３】次いで、上記第３の絶縁膜４３上に、溝を
形成する際のエッチングストッパとなるエッチングスト
ッパ層５３を、例えば窒化膜を１０ｎｍの厚さに堆積し
て形成する。さらに、溝を形成するための絶縁膜５４
を、例えば酸化膜を５０ｎｍの厚さに堆積して形成す
る。Next, on the third insulating film 43, an etching stopper layer 53, which serves as an etching stopper when forming a groove, is formed by depositing, for example, a nitride film to a thickness of 10 nm. Further, an insulating film 54 for forming a groove
Is formed by depositing an oxide film with a thickness of 50 nm, for example.
【００９４】次に、図８の（２）に示すように、レジス
ト塗布工程、リソグラフィー工程により、上記絶縁膜４
３上にマスクを形成した後、そのマスクを用いてエッチ
ングにより第２の配線３５と接続するビアホール５１を
形成する。次いでマスクを除去した後、さらにレジスト
塗布工程、リソグラフィー工程により、上記絶縁膜５４
上にマスク（図示せず）を形成した後、そのマスクを用
いてエッチングにより、後に形成されるＴＭＲ素子と上
記第２の配線３５とを接続するバイパス線が形成される
溝５５を形成する。なお、溝５５の形成とビアホール５
１の形成はどちらが先であっても差し支えはない。Next, as shown in FIG. 8B, the insulating film 4 is formed by a resist coating process and a lithography process.
After a mask is formed on the surface 3, the via hole 51 connected to the second wiring 35 is formed by etching using the mask. Then, after removing the mask, the insulating film 54 is subjected to a resist coating process and a lithography process.
After forming a mask (not shown) on the top, etching is performed using the mask to form a groove 55 in which a bypass line connecting a TMR element to be formed later and the second wiring 35 is formed. The formation of the groove 55 and the via hole 5
It does not matter which one is formed first.
【００９５】続いて、ＰＶＤ法によって、溝５５および
ビアホール５１の内面にバリア層３１５を形成した後、
溝５５およびビアホール５１内を反強磁性体層３０５で
埋め込む。Then, after forming a barrier layer 315 on the inner surfaces of the groove 55 and the via hole 51 by the PVD method,
The groove 55 and the via hole 51 are filled with an antiferromagnetic material layer 305.
【００９６】上記バリア層３１５には、例えば、窒化チ
タン、タンタルもしくは窒化タンタルを用いることがで
きる。上記反強磁性体層３０５には、例えば、鉄・マン
ガン、ニッケル・マンガン、白金・マンガン、イリジウ
ム・マンガン等のマンガン合金を用いることができる。For the barrier layer 315, for example, titanium nitride, tantalum or tantalum nitride can be used. For the antiferromagnetic layer 305, for example, a manganese alloy such as iron / manganese, nickel / manganese, platinum / manganese, or iridium / manganese can be used.
【００９７】次に、図８の（３）に示すように、例えば
ＣＭＰ法によって、上記反強磁性体層３０５およびバリ
ア層３１５を上記絶縁膜５４が露出するまで研磨する。
この研磨では、少なくともＴＭＲ素子が形成される領域
の反強磁性体層３０５表面が鏡面状態になる様に研磨す
る。この場合、反強磁性体層３０５表面を例えば最大粗
さＲmaxで０．５ｎｍ以下の平坦な面となるように研磨
する。好ましくは、Ｒmaxで０．２５ｎｍ以下の平坦な
面、さらに好ましくはＲmaxで０．１ｎｍ以下の平坦な
面に研磨する。Next, as shown in FIG. 8C, the antiferromagnetic material layer 305 and the barrier layer 315 are polished by, eg, CMP until the insulating film 54 is exposed.
In this polishing, at least the surface of the antiferromagnetic layer 305 in the region where the TMR element is formed is polished so as to be a mirror surface. In this case, the surface of the antiferromagnetic material layer 305 is polished so as to be a flat surface having a maximum roughness Rmax of 0.5 nm or less. Polishing is preferably performed on a flat surface having an Rmax of 0.25 nm or less, and more preferably a flat surface having an Rmax of 0.1 nm or less.
【００９８】通常、研磨速度と面粗さとにはほぼ相関関
係が有り、研磨速度が速い場合には面粗さが粗くなる。
よって、使用する磁性材料により研磨剤を変更する必要
がある。例えば比較的柔らかい材質、例えば鉄−マンガ
ン、ニッケル−マンガン、白金−マンガンなどには比較
的柔らかい研磨剤であるフュームドシリカを用い、さら
に粗さを小さくする場合にはコロイダルシリカを用い
る。比較的硬い材質、例えばイリジウム−マンガンなど
には比較的硬い研磨剤であるアルミナなどを用いる。ま
た、酸化膜からなる絶縁膜５４が研磨されず、バリア層
３１５、反強磁性体層３０５が研磨されるようにするた
めに研磨剤は選択比のあるものを用いる。例えば反強磁
性体を酸化し研磨しやすくするために過酸化水素水を加
えるなどの手段をとる。Usually, there is a substantial correlation between the polishing rate and the surface roughness, and when the polishing rate is high, the surface roughness becomes rough.
Therefore, it is necessary to change the abrasive depending on the magnetic material used. For example, a relatively soft material, such as iron-manganese, nickel-manganese, or platinum-manganese, uses fumed silica, which is a relatively soft abrasive, and colloidal silica is used to further reduce the roughness. For a relatively hard material such as iridium-manganese, a relatively hard abrasive such as alumina is used. Further, in order that the insulating film 54 made of an oxide film is not polished and the barrier layer 315 and the antiferromagnetic layer 305 are polished, a polishing agent having a selective ratio is used. For example, measures such as adding hydrogen peroxide solution in order to oxidize the antiferromagnetic material and make it easier to polish are taken.
【００９９】その後、例えばＰＶＤ法によって、前記第
１の実施の形態で説明したのと同様に、強磁性体等から
なる磁化固定層３０２を形成する。すなわち、前記図５
に示したように、強磁性体からなる第１磁化固定層３０
６、導電層３０７、第２磁化固定層３０８を順に積層し
て磁化固定層３０２を形成する。強磁性体からなる上記
第１磁化固定層３０６および第２磁化固定層３０８に
は、例えば、ニッケル・鉄、コバルト・鉄等の合金材料
を用いることができる。この第１磁化固定層３０６は反
強磁性体層３０５との交換結合によって、磁化の方向が
ピニング（pinning）される。After that, the magnetization fixed layer 302 made of a ferromagnetic material or the like is formed by the PVD method, for example, in the same manner as described in the first embodiment. That is, in FIG.
As shown in, the first magnetization fixed layer 30 made of a ferromagnetic material
6, the conductive layer 307, and the second magnetization fixed layer 308 are sequentially stacked to form the magnetization fixed layer 302. For the first magnetization fixed layer 306 and the second magnetization fixed layer 308 made of a ferromagnetic material, an alloy material such as nickel / iron or cobalt / iron can be used. The magnetization direction of the first magnetization fixed layer 306 is pinned by exchange coupling with the antiferromagnetic layer 305.
【０１００】次に、例えばＣＭＰによって、上記磁化固
定層３０２（第２磁化固定層３０８）表面を鏡面に形成
する。なお、この磁化固定層３０２（第２磁化固定層３
０８）表面が鏡面に研磨加工されるならば、必ずしも上
記反強磁性体層３０５表面を鏡面に形成する必要はな
い。この第２磁化固定層３０８表面を研磨する場合には
多少のキズも許されないため、研磨レートの低い研磨剤
さらに研磨材粒子の小さい研磨剤を用いる必要がある。
さらに、この第２磁化固定層３０８表面はトンネル絶縁
層３０３と直接接する面のため汚染等にも気をつけなけ
ればならない。Next, the surface of the magnetization fixed layer 302 (second magnetization fixed layer 308) is formed into a mirror surface by CMP, for example. The magnetization fixed layer 302 (second magnetization fixed layer 3
08) If the surface is mirror-polished, the surface of the antiferromagnetic material layer 305 does not necessarily have to be mirror-finished. When the surface of the second magnetization fixed layer 308 is polished, some scratches are not allowed. Therefore, it is necessary to use an abrasive having a low polishing rate and an abrasive having small abrasive particles.
Furthermore, since the surface of the second magnetization fixed layer 308 is a surface that is in direct contact with the tunnel insulating layer 303, care must be taken to prevent contamination.
【０１０１】その後、例えばＰＶＤ法によって、上記磁
化固定層３０２（第２磁化固定層３０８）表面に、トン
ネル絶縁層３０３、強磁性体からなる記憶層３０４、キ
ャップ層３１３を順次成膜する。After that, the tunnel insulating layer 303, the memory layer 304 made of a ferromagnetic material, and the cap layer 313 are sequentially formed on the surface of the magnetization fixed layer 302 (second magnetization fixed layer 308) by, for example, the PVD method.
【０１０２】上記トンネル絶縁層３０３には、例えば、
酸化アルミニウムが用いられる。このトンネル絶縁層３
０３は、通常、０．５ｎｍ〜５ｎｍ程度の非常に薄い膜
で形成される必要があるため、例えば、ＡＬＤ法、もし
くはスパッタリングによる成膜後にプラズマ酸化して形
成する。The tunnel insulating layer 303 has, for example,
Aluminum oxide is used. This tunnel insulation layer 3
Since 03 usually needs to be formed as a very thin film of about 0.5 nm to 5 nm, it is formed by plasma oxidation after film formation by, for example, the ALD method or sputtering.
【０１０３】強磁性体からなる上記記憶層３０４には、
例えば、ニッケル・鉄、コバルト・鉄等の合金材料を用
いることができる。この記憶層３０４は、ＴＭＲ素子１
３の外部印加磁場によって、磁化の方向が磁化固定層３
０２に対して平行もしくは反平行に変えることができ
る。In the storage layer 304 made of a ferromagnetic material,
For example, an alloy material such as nickel / iron or cobalt / iron can be used. The storage layer 304 is the TMR element 1
The direction of the magnetization is changed by the external magnetic field applied to the magnetization fixed layer 3
It can be changed to parallel or antiparallel to 02.
【０１０４】上記キャップ層３１３は、例えば、タング
ステン、タンタル、窒化チタン等で形成することができ
る。The cap layer 313 can be formed of, for example, tungsten, tantalum, titanium nitride or the like.
【０１０５】なお、上記反強磁性体層３０５表面を研磨
する場合には多少の研磨キズなどによる面粗さが有って
もその上に形成される磁化固定層３０２により凹凸がな
らされる効果が期待できる。When the surface of the antiferromagnetic material layer 305 is polished, even if there is some surface roughness due to polishing scratches or the like, the magnetization fixed layer 302 formed thereon has unevenness. Can be expected.
【０１０６】次いで、図８の（４）に示すように、レジ
スト塗布工程、リソグラフィー工程により、上記キャッ
プ層３１３上にマスクを形成した後、そのマスクを用い
てエッチング（例えば反応性イオンエッチング）により
上記キャップ層３１３〜上記磁化固定層３０２を加工し
て、ＴＭＲ素子１３を形成する。エッチングの終点は、
酸化アルミニウム膜からなるトンネル絶縁層３０３から
最下層の磁化固定層３０２の途中で終わるように設定す
る。図面では反強磁性体層３０５上でエッチングが終了
している。このエッチングには、エッチングガスとして
例えば塩素（Ｃｌ）を含んだハロゲンガスもしくは一酸
化炭素（ＣＯ）にアンモニア（ＮＨ3 ）を添加したガス
系を用いる。Next, as shown in (4) of FIG. 8, a mask is formed on the cap layer 313 by a resist coating step and a lithography step, and then etching (eg, reactive ion etching) is performed using the mask. The cap layer 313 to the magnetization fixed layer 302 are processed to form the TMR element 13. The end point of etching is
It is set so that it ends in the middle of the tunnel insulating layer 303 made of an aluminum oxide film and the lowermost magnetization fixed layer 302. In the drawing, etching is completed on the antiferromagnetic layer 305. For this etching, a halogen gas containing chlorine (Cl) or a gas system in which ammonia (NH 3 ) is added to carbon monoxide (CO) is used as an etching gas.
【０１０７】次に、ＣＶＤ法もしくはＰＶＤ法によっ
て、全面に酸化シリコンもしくは酸化アルミニウム等か
らなる第４の絶縁膜４４を堆積した後、化学的機械研磨
によって、その堆積した第４の絶縁膜４４表面を平坦化
するとともに、ＴＭＲ素子１３の最上層のキャップ層３
１３を露出させる。Next, a fourth insulating film 44 made of silicon oxide, aluminum oxide or the like is deposited on the entire surface by the CVD method or the PVD method, and then the surface of the deposited fourth insulating film 44 is formed by the chemical mechanical polishing. Of the TMR element 13 and the uppermost cap layer 3 of the TMR element 13
Expose 13
【０１０８】次いで、標準的な配線形成技術によって、
ビット線１２および周辺回路の配線（図示せず）、ボン
ディングパッド領域（図示せず）を形成する。さらに全
面にプラズマ窒化シリコン膜からなる第５の絶縁膜４５
を形成した後、上記ボンディングパッド部分（図示せ
ず）を開口して、ＬＳＩのウエハプロセス工程を完了さ
せる。Then, by the standard wiring forming technique,
Bit lines 12 and wirings (not shown) for peripheral circuits and bonding pad regions (not shown) are formed. Further, a fifth insulating film 45 made of a plasma silicon nitride film is formed on the entire surface.
After forming, the bonding pad portion (not shown) is opened to complete the LSI wafer process step.
【０１０９】上記磁気記憶装置２の製造方法では、強磁
性体からなる第２磁化固定層３０８表面を鏡面に研磨し
た後にトンネル絶縁層３０３を形成することから、トン
ネル絶縁層３０３は均一な膜厚に形成される。したがっ
て、トンネル絶縁層３０３に膜厚の厚い部分と薄い部分
とが形成されることによって発生していた電界の集中を
回避することができ、ＴＭＲ素子１３の性能の向上が図
れる。In the method of manufacturing the magnetic memory device 2, the tunnel insulating layer 303 is formed after the surface of the second magnetization fixed layer 308 made of a ferromagnetic material is mirror-polished, so that the tunnel insulating layer 303 has a uniform film thickness. Is formed. Therefore, it is possible to avoid the concentration of the electric field generated due to the formation of the thick and thin portions in the tunnel insulating layer 303, and the performance of the TMR element 13 can be improved.
【０１１０】また、反強磁性体層３０５表面を鏡面に研
磨する工程を備えていることから、反強磁性体層３０５
の上面に形成される強磁性体等からなる磁化固定層３０
２、トンネル絶縁層３０３等が均一な膜厚に形成され
る。したがって、トンネル絶縁層３０３に膜厚の厚い部
分と薄い部分とが形成されることによって発生していた
電界の集中を回避することができ、ＴＭＲ素子１３の性
能の向上が図れる。Further, since the step of polishing the surface of the antiferromagnetic material layer 305 into a mirror surface is provided, the antiferromagnetic material layer 305 is provided.
Pinned layer 30 made of a ferromagnetic material or the like formed on the upper surface of the
2. The tunnel insulating layer 303 and the like are formed with a uniform film thickness. Therefore, it is possible to avoid the concentration of the electric field generated due to the formation of the thick and thin portions in the tunnel insulating layer 303, and the performance of the TMR element 13 can be improved.
【０１１１】[0111]
【発明の効果】以上、説明したように本発明の磁気記憶
装置によれば、トンネル絶縁層は、鏡面に形成された第
１強磁性体層表面に形成されていることから、均一な膜
厚に形成されている。したがって、トンネル絶縁層に膜
厚の厚い部分と薄い部分とが形成されていることによっ
て生じていた電界の集中を回避することができ、ＴＭＲ
素子の性能の向上を図ることができる。さらに、磁気記
憶素子内に配置される反強磁性体層表面が鏡面に形成さ
れている構成によれば、反強磁性体層表面に形成される
強磁性体層、トンネル絶縁層等は均一な膜厚に形成され
ている。したがって、トンネル絶縁層に膜厚の厚い部分
と薄い部分とが形成されていることによって生じていた
電界の集中を回避することができ、ＴＭＲ素子の性能の
向上を図ることができる。As described above, according to the magnetic memory device of the present invention, since the tunnel insulating layer is formed on the surface of the first ferromagnetic layer formed as a mirror surface, a uniform film thickness is obtained. Is formed in. Therefore, it is possible to avoid the electric field concentration caused by the formation of the thick and thin portions in the tunnel insulating layer.
The performance of the element can be improved. Furthermore, according to the configuration in which the surface of the antiferromagnetic material layer arranged in the magnetic memory element is formed into a mirror surface, the ferromagnetic material layer, the tunnel insulating layer, and the like formed on the surface of the antiferromagnetic material layer are uniform. It is formed to a film thickness. Therefore, it is possible to avoid the electric field concentration caused by the formation of the thick and thin portions in the tunnel insulating layer, and improve the performance of the TMR element.
【０１１２】本発明の磁気記憶装置の製造方法によれ
ば、第１強磁性体層を鏡面に研磨した後にトンネル絶縁
層を形成することから、トンネル絶縁層は均一な膜厚に
形成できる。したがって、トンネル絶縁層に膜厚の厚い
部分と薄い部分とが形成されることによって発生してい
た電界の集中を回避することができ、高性能なＴＭＲ素
子を形成することができ、磁気記憶装置の性能の向上と
安定化が図れる。さらに反強磁性体層の表面を鏡面に研
磨する工程を備えている製造方法では、反強磁性体層の
上面に形成される強磁性体層、トンネル絶縁層等を均一
な膜厚に形成することができる。したがって、トンネル
絶縁層に膜厚の厚い部分と薄い部分とが形成されること
によって発生していた電界の集中を回避することがで
き、ＴＭＲ素子の性能の向上と安定化が図れる。According to the method of manufacturing a magnetic memory device of the present invention, since the tunnel insulating layer is formed after the first ferromagnetic layer is mirror-polished, the tunnel insulating layer can be formed to have a uniform thickness. Therefore, it is possible to avoid concentration of an electric field generated by forming a thick portion and a thin portion in the tunnel insulating layer, and it is possible to form a high-performance TMR element, and thus the magnetic storage device. The performance and stability of can be improved. Further, in the manufacturing method including the step of polishing the surface of the antiferromagnetic material layer to a mirror surface, the ferromagnetic material layer, the tunnel insulating layer, etc. formed on the upper surface of the antiferromagnetic material layer are formed to have a uniform thickness. be able to. Therefore, it is possible to avoid the concentration of the electric field generated by forming the thick portion and the thin portion in the tunnel insulating layer, and improve and stabilize the performance of the TMR element.
【図１】本発明の磁気記憶装置に係る一実施の形態を示
す概略構成断面図である。FIG. 1 is a schematic sectional view showing an embodiment of a magnetic memory device of the present invention.
【図２】一般的なＭＲＡＭの主要部を簡略化して示した
概略構成斜視図である。FIG. 2 is a schematic configuration perspective view showing a simplified main part of a general MRAM.
【図３】クロスポイント型のＭＲＡＭの磁界応答を示す
アステロイド図である。FIG. 3 is an asteroid diagram showing a magnetic field response of a cross-point type MRAM.
【図４】ＭＲＡＭの原理回路図である。FIG. 4 is a principle circuit diagram of an MRAM.
【図５】トンネル磁気抵抗素子（ＴＭＲ素子）を示す斜
視図である。FIG. 5 is a perspective view showing a tunnel magnetoresistive element (TMR element).
【図６】本発明の磁気記憶装置の製造方法に係る第１実
施の形態を示す概略構成断面図である。FIG. 6 is a schematic cross-sectional view showing the first embodiment of the method of manufacturing a magnetic memory device according to the present invention.
【図７】第１実施の形態の変形例を示す概略構成斜視図
である。FIG. 7 is a schematic configuration perspective view showing a modified example of the first embodiment.
【図８】本発明の磁気記憶装置の製造方法に係る第２実
施の形態を示す概略構成断面図である。FIG. 8 is a schematic structural cross-sectional view showing a second embodiment of the method of manufacturing the magnetic memory device of the present invention.
１…磁気記憶装置、１３…磁気記憶素子（ＴＭＲ素
子）、３０２…磁化固定層、３０３…トンネル絶縁層、
３０４…記憶層、３０８…第２磁化固定層DESCRIPTION OF SYMBOLS 1 ... Magnetic storage device, 13 ... Magnetic storage element (TMR element), 302 ... Magnetization fixed layer, 303 ... Tunnel insulating layer,
304 ... Storage layer, 308 ... Second magnetization fixed layer
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 43/12 Ｈ０１Ｌ 27/10 ４４７ ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H01L 43/12 H01L 27/10 447
Claims (6)
強磁性体層とからなる積層構造を有する磁気記憶素子を
備えた磁気記憶装置において、 前記トンネル絶縁層は、鏡面に形成された前記第１強磁
性体層表面に形成されていることを特徴とする磁気記憶
装置。1. A first ferromagnetic layer, a tunnel insulating layer, and a second ferromagnetic layer.
In a magnetic memory device including a magnetic memory element having a laminated structure including a ferromagnetic layer, the tunnel insulating layer is formed on the surface of the first ferromagnetic layer formed to be a mirror surface. Magnetic storage device.
強磁性体層とからなる積層構造を有する磁気記憶素子を
備えた磁気記憶装置において、 前記磁気記憶素子内に配置される反強磁性体層は前記第
１強磁性体層が形成される表面が鏡面に形成されている
ことを特徴とする磁気記憶装置。2. A first ferromagnetic layer, a tunnel insulating layer, and a second
In a magnetic memory device including a magnetic memory element having a laminated structure including a ferromagnetic layer, an antiferromagnetic layer disposed in the magnetic memory element has a surface on which the first ferromagnetic layer is formed. A magnetic storage device having a mirror surface.
形成された溝内に形成されかつ表面が鏡面に形成されて
いることを特徴とする請求項２記載の磁気記憶装置。3. The magnetic memory device according to claim 2, wherein the antiferromagnetic layer is formed in a groove formed on the surface of the interlayer insulating film and the surface is formed as a mirror surface.
強磁性体層とからなる積層構造を有する磁気記憶素子を
備えた磁気記憶装置の製造方法において、 前記第１強磁性体層を形成した後にその表面を鏡面に研
磨する工程と、 前記第１強磁性体層の鏡面上に前記トンネル絶縁層を形
成する工程とを有することを特徴とする磁気記憶装置の
製造方法。4. A first ferromagnetic layer, a tunnel insulating layer, and a second ferromagnetic layer.
A method of manufacturing a magnetic memory device including a magnetic memory element having a laminated structure including a ferromagnetic layer, comprising: forming the first ferromagnetic layer, polishing the surface thereof to a mirror surface; A step of forming the tunnel insulating layer on the mirror surface of the magnetic layer, the method of manufacturing a magnetic memory device.
強磁性体層とからなる積層構造を有する磁気記憶素子を
備えた磁気記憶装置の製造方法において、 前記磁気記憶素子内に配置される反強磁性体層の表面を
鏡面に研磨する工程を有することを特徴とする磁気記憶
装置の製造方法。5. A first ferromagnetic layer, a tunnel insulating layer, and a second ferromagnetic layer.
A method of manufacturing a magnetic memory device having a magnetic memory element having a laminated structure including a ferromagnetic layer, the method including a step of polishing the surface of an antiferromagnetic layer arranged in the magnetic memory element to a mirror surface. And a method for manufacturing a magnetic storage device.
む工程と、 前記層間絶縁膜上の余剰な反強磁性体を除去して前記溝
内に前記反強磁性体からなる反強磁性体層を形成すると
ともに前記反強磁性体層表面を鏡面に研磨する工程とを
有することを特徴とする請求項５記載の磁気記憶装置の
製造方法。6. The step of forming the antiferromagnetic material layer, the step of forming a groove on the surface of the interlayer insulating film, the step of embedding the antiferromagnetic material forming the antiferromagnetic material layer in the groove, Removing a surplus antiferromagnetic material on the interlayer insulating film to form an antiferromagnetic material layer made of the antiferromagnetic material in the groove, and polishing the surface of the antiferromagnetic material layer to a mirror surface. 6. The method for manufacturing a magnetic memory device according to claim 5, further comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002009514A JP2003218324A (en) | 2002-01-18 | 2002-01-18 | Magnetic storage device and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002009514A JP2003218324A (en) | 2002-01-18 | 2002-01-18 | Magnetic storage device and manufacturing method therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003218324A true JP2003218324A (en) | 2003-07-31 |
Family
ID=27647507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002009514A Abandoned JP2003218324A (en) | 2002-01-18 | 2002-01-18 | Magnetic storage device and manufacturing method therefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003218324A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005109477A (en) * | 2003-09-26 | 2005-04-21 | Samsung Electronics Co Ltd | Magnetoresistive memory containing mtj layer comprising tunnel film of constant thickness, and manufacturing method thereof |
| JP2006165030A (en) * | 2004-12-02 | 2006-06-22 | Ulvac Japan Ltd | Etching treatment method of tunnel junction element and apparatus thereof |
| JP2009043831A (en) * | 2007-08-07 | 2009-02-26 | Renesas Technology Corp | Magnetic memory device and its manufacturing method |
| JP2009105208A (en) * | 2007-10-23 | 2009-05-14 | Tokai Rika Co Ltd | Magnetoresistive element and method of manufacturing the same |
| JP2012009804A (en) * | 2010-05-28 | 2012-01-12 | Toshiba Corp | Semiconductor device and method of manufacturing the same |
| JP2012235159A (en) * | 2012-07-31 | 2012-11-29 | Renesas Electronics Corp | Manufacturing method for magnetic memory device and magnetic memory device |
| JP2013517629A (en) * | 2010-01-15 | 2013-05-16 | クアルコム，インコーポレイテッド | Magnetic tunnel junction (MTJ) on planarized electrode |
| JP2014049766A (en) * | 2012-08-30 | 2014-03-17 | Samsung Electronics Co Ltd | Magnetic memory element, magnetic element and method for manufacturing magnetic element |
| JP2020113655A (en) * | 2019-01-11 | 2020-07-27 | Tdk株式会社 | Magnetoresistive effect element and manufacturing method thereof |
-
2002
- 2002-01-18 JP JP2002009514A patent/JP2003218324A/en not_active Abandoned
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005109477A (en) * | 2003-09-26 | 2005-04-21 | Samsung Electronics Co Ltd | Magnetoresistive memory containing mtj layer comprising tunnel film of constant thickness, and manufacturing method thereof |
| JP2006165030A (en) * | 2004-12-02 | 2006-06-22 | Ulvac Japan Ltd | Etching treatment method of tunnel junction element and apparatus thereof |
| JP2009043831A (en) * | 2007-08-07 | 2009-02-26 | Renesas Technology Corp | Magnetic memory device and its manufacturing method |
| JP2009105208A (en) * | 2007-10-23 | 2009-05-14 | Tokai Rika Co Ltd | Magnetoresistive element and method of manufacturing the same |
| JP2013517629A (en) * | 2010-01-15 | 2013-05-16 | クアルコム，インコーポレイテッド | Magnetic tunnel junction (MTJ) on planarized electrode |
| US9082962B2 (en) | 2010-01-15 | 2015-07-14 | Qualcomm Incorporated | Magnetic Tunnel Junction (MTJ) on planarized electrode |
| JP2012009804A (en) * | 2010-05-28 | 2012-01-12 | Toshiba Corp | Semiconductor device and method of manufacturing the same |
| US8754433B2 (en) | 2010-05-28 | 2014-06-17 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP2012235159A (en) * | 2012-07-31 | 2012-11-29 | Renesas Electronics Corp | Manufacturing method for magnetic memory device and magnetic memory device |
| JP2014049766A (en) * | 2012-08-30 | 2014-03-17 | Samsung Electronics Co Ltd | Magnetic memory element, magnetic element and method for manufacturing magnetic element |
| JP2020113655A (en) * | 2019-01-11 | 2020-07-27 | Tdk株式会社 | Magnetoresistive effect element and manufacturing method thereof |
| JP7186622B2 (en) | 2019-01-11 | 2022-12-09 | Tdk株式会社 | Magnetoresistive element and method for manufacturing magnetoresistive element |
| JP7488317B2 (en) | 2019-01-11 | 2024-05-21 | Tdk株式会社 | Magnetoresistive element and method for manufacturing the same - Patents.com |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4952725B2 (en) | Nonvolatile magnetic memory device | |
| JP4307376B2 (en) | Design of heat-selected intersection MRAM cells | |
| US7005715B2 (en) | Magnetic storage device and method of fabricating the same | |
| WO2003069674A1 (en) | Magnetic memory device and its production method | |
| US20050270828A1 (en) | Magnetic memory device and manufacturing method thereof | |
| US6982446B2 (en) | Nonvolatile magnetic memory device and manufacturing method thereof | |
| US20050237791A1 (en) | Solid-state memory device and method for arrangement of solid-state memory cells | |
| US7321508B2 (en) | Magnetic memory device and method for production thereof | |
| US6841820B2 (en) | Information storage apparatus and manufacturing method therefor | |
| JP2003324187A (en) | Method for manufacturing magnetic memory device and magnetic memory device | |
| US6958503B2 (en) | Nonvolatile magnetic memory device | |
| JP2003218324A (en) | Magnetic storage device and manufacturing method therefor | |
| JP2008282940A (en) | Method for manufacturing magnetic storage device | |
| US7068532B2 (en) | Magnetic storage device, writing method for magnetic storage device and manufacturing method for magnetic storage device | |
| JP2003133527A (en) | Magnetic memory, writing method and manufacturing method therefor | |
| JP2003282837A (en) | Magnetic memory device and its manufacturing method | |
| US20050162970A1 (en) | Magnetic memory device and manufacturing method thereof | |
| JP2008021816A (en) | Method of manufacturing nonvolatile magnetic memory | |
| JP5327293B2 (en) | Nonvolatile magnetic memory device | |
| JP2005243764A (en) | Manufacturing method of magnetic storage device | |
| JP2005175374A (en) | Magnetic memory and its fabrication method | |
| JP2003332650A (en) | Tunnel magnetoresistive element, its manufacturing method, magnetic memory device, and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041105 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20070622 |