JP2003218178A - Semiconductor device and semiconductor chip - Google Patents
Semiconductor device and semiconductor chipInfo
- Publication number
- JP2003218178A JP2003218178A JP2002016705A JP2002016705A JP2003218178A JP 2003218178 A JP2003218178 A JP 2003218178A JP 2002016705 A JP2002016705 A JP 2002016705A JP 2002016705 A JP2002016705 A JP 2002016705A JP 2003218178 A JP2003218178 A JP 2003218178A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- lsi
- pad
- area
- internal circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、ICカードに搭載
されるICカード用LSIチップなどの半導体チップに
分割される半導体装置およびその半導体チップに関し、
さらに詳しくは、各半導体チップに記憶される情報や各
半導体チップの動作の情報を保護する対策に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device divided into semiconductor chips such as an IC card LSI chip mounted on an IC card and the semiconductor chip thereof.
More specifically, the present invention relates to measures for protecting information stored in each semiconductor chip and information on the operation of each semiconductor chip.
【0002】[0002]
【従来の技術】近年、半導体チップを搭載したICカー
ドが急速に普及しはじめている。例えば、電話業界で
は、既にICテレホンカードが導入されており、また、
鉄道業界では、IC定期券システムの実用化が予定され
ている。その他、電子マネー,身分証明など、さまざま
な分野での実用化が検討されている。2. Description of the Related Art In recent years, IC cards equipped with semiconductor chips have begun to spread rapidly. For example, in the telephone industry, IC telephone cards have already been introduced, and
In the railway industry, commercialization of IC commuter pass system is planned. In addition, practical applications in various fields such as electronic money and identification are being studied.
【0003】ICカード用のLSIチップは、CPU,
半導体メモリなどからなる内部回路を備えており、ま
た、一般に、それらの内部回路を検査するための検査回
路も備えている。そして、複数のLSIチップに分割さ
れる以前のウエハ状態のときに、各検査回路毎に設けら
れた検査用パッドを用いて、内部回路の検査を行うこと
ができるようになっている。An LSI chip for an IC card is a CPU,
It has an internal circuit composed of a semiconductor memory and the like, and generally also has an inspection circuit for inspecting these internal circuits. Then, in a wafer state before being divided into a plurality of LSI chips, the internal circuit can be inspected by using the inspection pad provided for each inspection circuit.
【0004】ここで、図7に基づき、従来の半導体装置
について説明すると、ウエハ上の各LSI領域1に形成
された内部回路2を検査するときは、そのLSI領域1
上の検査用パッド4を用いて、同じLSI領域1上の検
査回路3を動作させる。すなわち、検査用パッド4を用
いて外部から検査回路3にデータを入力することにより
内部回路2を動作させ、内部回路2から検査回路3を経
由して検査用パッド4に出力されたデータに基づき、そ
のLSIが正常に動作するかどうかを検査するようにな
されている。Now, referring to FIG. 7, a conventional semiconductor device will be described. When inspecting the internal circuit 2 formed in each LSI area 1 on a wafer, the LSI area 1 is to be inspected.
Using the upper inspection pad 4, the inspection circuit 3 on the same LSI area 1 is operated. That is, the internal circuit 2 is operated by inputting data from the outside to the inspection circuit 3 using the inspection pad 4, and based on the data output from the internal circuit 2 to the inspection pad 4 via the inspection circuit 3. It is designed to inspect whether the LSI operates normally.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置では、LSIチップに分割された後にお
いても、検査用パッド4を用いてLSIの内部回路2を
動作させることが可能であり、そのために、内部回路2
内の半導体メモリに格納された個人情報や識別番号など
の重要な情報を容易に読み書きされたり、LSIの動作
の仕方などの情報などを不正に解析される虞れがある。However, in the above-described conventional semiconductor device, it is possible to operate the internal circuit 2 of the LSI by using the inspection pad 4 even after being divided into the LSI chips. Internal circuit 2
There is a possibility that important information such as personal information and identification number stored in the semiconductor memory therein may be easily read or written, and information such as how the LSI operates may be illegally analyzed.
【0006】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、ウエハ上の各領域に形成された内部
回路の検査用パッドを備え、複数の半導体チップに分割
される半導体装置において、検査用パッドの配置を工夫
することで、検査用パッドを用いて半導体チップ内部の
情報が不正に解析されるのを未然に防止できるようにす
ることにある。The present invention has been made in view of the above problems, and an object thereof is to provide a semiconductor device having a pad for inspecting an internal circuit formed in each region on a wafer and divided into a plurality of semiconductor chips. In the above, by devising the arrangement of the inspection pad, it is possible to prevent the information inside the semiconductor chip from being illegally analyzed by using the inspection pad.
【0007】[0007]
【課題を解決するための手段】上記の目的を達成するた
めに、本発明では、半導体装置が複数の半導体チップに
分割されるものである点に着目し、内部回路の検査用パ
ッドを、その内部回路の形成される領域とは異なる別の
領域に配置することで、半導体装置が複数の領域に分割
される際に、内部回路と検査用パッドとが切り離される
ようにした。In order to achieve the above object, in the present invention, attention is paid to the fact that a semiconductor device is divided into a plurality of semiconductor chips. By disposing the semiconductor device in a region different from the region where the internal circuit is formed, the internal circuit and the inspection pad are separated when the semiconductor device is divided into a plurality of regions.
【0008】具体的には、請求項1の発明では、半導体
装置として、ウエハ上に設定された複数の領域のうちの
少なくとも1つの領域に配置されていて、外部との間で
データを入出力するための検査用パッドと、この検査用
パッドと該検査用パッドの配置された前記領域以外の前
記領域に形成された内部回路とを接続する検査配線とを
備えるようにした。Specifically, in the invention of claim 1, as a semiconductor device, the semiconductor device is arranged in at least one of a plurality of regions set on a wafer, and data is input / output to / from the outside. And an inspection wiring for connecting the inspection pad and an internal circuit formed in the region other than the region where the inspection pad is arranged.
【0009】前記構成においては、検査用パッドを用い
て行われる内部回路の検査終了後にウエハ上の各領域が
単体の半導体チップに切り離される際、内部回路の形成
されているウエハ上の領域と、その内部回路に対応する
検査用パッドの配置されているウエハ上の領域とが互い
に異なっているので、内部回路と検査用パッドとを接続
する検査配線は切断されることになる。これにより、半
導体チップとなった状態では、検査用パッドを用いて内
部回路を動作させることが不可能となり、半導体チップ
内部の情報が不正に解析されるという事態は未然に防止
される。In the above structure, when each area on the wafer is cut into individual semiconductor chips after the inspection of the internal circuit performed using the inspection pad, the area on the wafer where the internal circuit is formed, Since the area on the wafer in which the inspection pad corresponding to the internal circuit is arranged is different from each other, the inspection wiring connecting the internal circuit and the inspection pad is cut. As a result, in the state of the semiconductor chip, it is impossible to operate the internal circuit by using the inspection pad, and it is possible to prevent the information inside the semiconductor chip from being illegally analyzed.
【0010】請求項2の発明では、請求項1の発明にお
いて、検査用パッドの配置された領域に設けられてい
て、全領域の内部回路に接続されていないダミーパッド
を備えるようにする。According to a second aspect of the invention, there is provided a dummy pad according to the first aspect of the invention, the dummy pad being provided in a region where the inspection pad is arranged and not connected to an internal circuit in the entire region.
【0011】請求項3の発明では、請求項2の発明にお
いて、内部回路とダミーパッドとの間に設けられてい
て、該内部回路とダミーパッドとを接続しないダミー配
線を備えるようにする。According to a third aspect of the present invention, in the second aspect of the present invention, a dummy wiring which is provided between the internal circuit and the dummy pad and which does not connect the internal circuit and the dummy pad is provided.
【0012】請求項4の発明では、請求項1の発明にお
いて、検査用パッドの配置される領域を、検査用領域と
し、一方、前記検査用領域の周りに該検査用領域に近接
して位置する複数の領域を、内部回路の形成されるLS
I領域とする。そして、前記検査用パッドは、前記複数
のLSI領域の内部回路の分だけ設けられており、検査
配線は、ぞれぞれ、前記複数の検査用パッドと該検査用
パッドに対応する前記内部回路とを接続するように設け
られているものとする。According to a fourth aspect of the present invention, in the first aspect of the present invention, the area where the inspection pad is arranged is used as an inspection area, and on the other hand, the area around the inspection area is located close to the inspection area. LS in which internal circuits are formed
I area. The inspection pads are provided for the internal circuits of the plurality of LSI areas, and the inspection wirings are provided with the inspection pads and the internal circuits corresponding to the inspection pads, respectively. It shall be provided so as to connect with.
【0013】請求項5の発明では、請求項4の発明にお
いて、各検査配線上に設けられていて、検査用パッドを
経由して行われる外部との間でのデータの入出力に基づ
いて内部回路を検査する複数の検査回路を備えている場
合に、それら複数の検査回路は、それぞれ、各LSI領
域に配置されているものとする。According to a fifth aspect of the invention, in the fourth aspect of the invention, the internal wiring is provided on the basis of the input / output of data to / from the outside which is provided on each inspection wiring and is performed via the inspection pad. When a plurality of inspection circuits for inspecting a circuit are provided, it is assumed that the plurality of inspection circuits are arranged in each LSI area.
【0014】請求項6の発明では、請求項4の発明にお
いて、請求項5の発明の場合と同様に複数の検査回路を
備えている場合に、それら複数の検査回路は、検査用領
域に配置されているものとする。According to a sixth aspect of the invention, in the fourth aspect of the invention, when a plurality of inspection circuits are provided as in the case of the fifth aspect of the invention, the plurality of inspection circuits are arranged in the inspection area. It has been done.
【0015】請求項7の発明では、半導体チップとし
て、請求項1〜6の発明に係る半導体装置を複数の領域
に分割して得られたものとする。According to a seventh aspect of the invention, a semiconductor chip is obtained by dividing the semiconductor device according to the first to sixth aspects into a plurality of regions.
【0016】[0016]
【発明の実施の形態】以下、本発明の実施形態を、図面
に基づいて説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【0017】(第1実施形態)図1は、本発明の第1の
実施形態に係る半導体装置の構成を示している。(First Embodiment) FIG. 1 shows the configuration of a semiconductor device according to a first embodiment of the present invention.
【0018】同図において、311は、ウエハ上に設定
された第1のLSI領域であり、この第1LSI領域3
11には、内部回路312と、この内部回路312を検
査するための検査回路313とが設けられている。In the figure, reference numeral 311 denotes a first LSI area set on the wafer.
11 includes an internal circuit 312 and an inspection circuit 313 for inspecting the internal circuit 312.
【0019】一方、同図の321は、第1LSI領域3
11に隣接していて該第1LSI領域311とは別の第
2のLSI領域であり、この第2LSI領域321に
は、第1LSI領域311上の検査回路313に外部か
らデータを入力したり、該検査回路313からのデータ
を外部に出力するための検査用パッド314が設けられ
ている。On the other hand, reference numeral 321 in FIG.
11 is a second LSI area which is adjacent to the first LSI area 311 and is different from the first LSI area 311. In the second LSI area 321, data is input from the outside to the inspection circuit 313 on the first LSI area 311 or An inspection pad 314 for outputting the data from the inspection circuit 313 to the outside is provided.
【0020】また、316は検査配線であり、この検査
配線316は、第1LSI領域311の内部回路312
と、第2LSI領域321上の検査用パッド314と
を、第1LSI領域311上の検査回路313を経由し
て接続するようになされている。103は、第1LSI
領域311と第2LSI領域321との間のウエハ上に
設定されたスクライブ領域であり、このスクライブ領域
103は、第1LSI領域311に内部回路312が形
成されてなるLSIを単体のLSIチップに切り離すた
めのものである。Reference numeral 316 is an inspection wiring, and this inspection wiring 316 is an internal circuit 312 of the first LSI area 311.
And the inspection pad 314 on the second LSI area 321 are connected via the inspection circuit 313 on the first LSI area 311. 103 is the first LSI
This is a scribe area set on the wafer between the area 311 and the second LSI area 321, and this scribe area 103 is for separating the LSI in which the internal circuit 312 is formed in the first LSI area 311 into a single LSI chip. belongs to.
【0021】以上のように構成された半導体装置におけ
る第1LSI領域311の内部回路312を検査すると
きの処理について説明する。A process for inspecting the internal circuit 312 of the first LSI area 311 in the semiconductor device configured as described above will be described.
【0022】まず、第2LSI領域321上の検査用パ
ッド314を用いて外部から第1LSI領域311上の
検査回路313にデータを入力し、それにより内部回路
312を動作させ、そのデータを検査回路313から検
査用パッド314を通して外部に出力させる。First, data is externally input to the inspection circuit 313 on the first LSI area 311 by using the inspection pad 314 on the second LSI area 321, thereby operating the internal circuit 312, and the data is inspected by the inspection circuit 313. Output to the outside through the inspection pad 314.
【0023】検査終了後、スクライブ領域103を切断
し、第1LSI領域311に内部回路312が形成され
てなるLSIを単体のLSIチップに切り離す。このと
き、検査配線316における検査回路313および検査
用パッド314間の部分が、スクライブ領域103をま
たいでいるため、この検査配線316も切断されること
となる。After the inspection is completed, the scribe area 103 is cut, and the LSI having the internal circuit 312 formed in the first LSI area 311 is cut into a single LSI chip. At this time, since the portion of the inspection wiring 316 between the inspection circuit 313 and the inspection pad 314 straddles the scribe region 103, the inspection wiring 316 is also cut.
【0024】したがって、本実施形態によれば、半導体
装置の第1LSI領域311が単体のLSIチップに切
り離されるときに、第1LSI領域311上の検査回路
313と、第2LSI領域321上の検査用パッド31
4との間で検査配線316が切断されるため、LSIチ
ップの状態では、検査用パッド314を用いてLSIチ
ップの検査回路313を動作させることは不可能とな
り、よって、検査回路313を用いてLSI内部の情報
が不正に得られるという事態を未然に防止することがで
きる。Therefore, according to this embodiment, when the first LSI area 311 of the semiconductor device is separated into a single LSI chip, the inspection circuit 313 on the first LSI area 311 and the inspection pad on the second LSI area 321 are separated. 31
Since the inspection wiring 316 is disconnected between the inspection circuit 4 and the wiring 4, the inspection circuit 313 of the LSI chip cannot be operated by using the inspection pad 314 in the state of the LSI chip. Therefore, the inspection circuit 313 is used. It is possible to prevent a situation in which information inside the LSI is illegally obtained.
【0025】また、検査用パッド314を、第1LSI
領域311周りのスクライブ領域103ではなく、第2
LSI領域321に配置するようにしたため、スクライ
ブ領域103に存在するのは検査配線316のみとな
り、よって、スクライブ領域103に検査用パッドを配
置する場合に比べて、そのような検査用パッドが存在し
ない分だけスクライブ領域103の面積を小さくするこ
とができる。Further, the inspection pad 314 is connected to the first LSI.
Instead of the scribe area 103 around the area 311, the second
Since it is arranged in the LSI area 321, only the inspection wiring 316 exists in the scribe area 103. Therefore, such an inspection pad does not exist as compared with the case where the inspection pad is arranged in the scribe area 103. The area of the scribe region 103 can be reduced accordingly.
【0026】なお、上記の実施形態では、第1LSI領
域311の内部回路312を対象にして説明している
が、第2LSI領域321に内部回路を形成するか否か
は任意である。In the above embodiment, the internal circuit 312 of the first LSI area 311 is described, but it is optional whether or not the internal circuit is formed in the second LSI area 321.
【0027】(第2実施形態)図2は、本発明の第2の
実施形態に係る半導体装置の構成を示している。(Second Embodiment) FIG. 2 shows the structure of a semiconductor device according to a second embodiment of the present invention.
【0028】本実施形態では、第2LSI領域321に
は、検査用パッド314と共に、ダミーパッド315が
設けられており、そのダミーパッド315と第1LSI
領域311上の検査回路313との間には、スクライブ
領域103上で開放されていてそれらダミーパッド31
5と検査回路313とを接続していないか、又は接続し
ていても第1LSI領域311の内部回路312まで達
していないダミー配線317が設けられている。なお、
その他の構成は第1実施形態の場合と同じであるので説
明は省略する。In the present embodiment, the dummy pads 315 are provided in the second LSI area 321 together with the inspection pads 314. The dummy pads 315 and the first LSI are provided.
Between the inspection circuit 313 on the area 311 and the dummy pads 31 opened on the scribe area 103.
5 is not connected to the inspection circuit 313, or a dummy wiring 317 which is connected but does not reach the internal circuit 312 of the first LSI region 311 is provided. In addition,
The other configuration is the same as that of the first embodiment, and thus the description is omitted.
【0029】したがって、本実施形態によれば、第1L
SI領域311に隣接する第2LSI領域321にダミ
ーパッド315を設け、このダミーパッド315と第1
LSI領域311上の検査回路313ないし第1LSI
領域311の内部回路312との間にダミー配線317
を設けるようにしたので、第1LSI領域311が単体
のLSIチップに切り出された後、検査回路313と検
査用パッド314との接続関係が切断された検査配線3
16を経由して第1LSI領域311の内部回路312
を解析しようとしても、ダミーパッド315およびダミ
ー配線317が存在することにより解析がさらに困難と
なり、検査回路313を用いてLSI内部の情報が不正
に得られるのを防止することができる。Therefore, according to this embodiment, the first L
A dummy pad 315 is provided in the second LSI area 321 adjacent to the SI area 311, and the dummy pad 315 and the first pad 315 are provided.
Inspection circuit 313 on LSI area 311 to first LSI
A dummy wiring 317 is provided between the area 311 and the internal circuit 312.
Since the first LSI region 311 is cut out into a single LSI chip, the inspection wiring 3 in which the connection between the inspection circuit 313 and the inspection pad 314 is cut off is provided.
16 via the internal circuit 312 of the first LSI area 311
However, the presence of the dummy pad 315 and the dummy wiring 317 makes the analysis even more difficult, and it is possible to prevent the information inside the LSI from being illegally obtained by using the inspection circuit 313.
【0030】(第3実施形態)図3〜図5は、本発明の
第3の実施形態に係る半導体装置の構成を示している。(Third Embodiment) FIGS. 3 to 5 show the structure of a semiconductor device according to a third embodiment of the present invention.
【0031】本実施形態では、半導体装置のウエハ上に
は、略矩形状をなす複数の領域が縦方向(同各図の上下
方向)および横方向(同各図の左右方向)に並ぶように
設定されている。それら領域のうち、301は、内部回
路の形成されない検査専用の検査用領域とされており、
この検査用領域301の縦方向および横方向には、第1
〜第4の4つのLSI領域311,321,331,3
41が隣接して配置されている。これら1つの検査用領
域301と、4つのLSI領域311,321,33
1,341とは検査単位401を構成しており、検査
は、その検査単位401を1つの単位として行われる。
また、複数の検査単位401は、図5に示す並び方で設
定されている。In this embodiment, a plurality of substantially rectangular regions are arranged on the wafer of the semiconductor device in the vertical direction (vertical direction of each drawing) and in the horizontal direction (horizontal direction of each drawing). It is set. Of these areas, 301 is an inspection area dedicated to inspection in which no internal circuit is formed,
In the vertical and horizontal directions of this inspection area 301, the first
-Fourth four LSI areas 311, 321, 331, 3
41 are arranged adjacent to each other. These one inspection area 301 and four LSI areas 311, 321, 33
1, 341 constitutes an inspection unit 401, and the inspection is performed with the inspection unit 401 as one unit.
The plurality of inspection units 401 are set in the arrangement shown in FIG.
【0032】図3において、312は、第1LSI領域
311に形成された内部回路である。また、313は、
第1LSI領域311に設けられた検査回路であり、こ
の検査回路313は、第1LSI領域311の内部回路
312を検査するためのものである。322は、第2L
SI領域321の内部回路であり、323は、その内部
回路322を検査するために第2LSI領域321に設
けられた検査回路である。332は、第3LSI領域3
31の内部回路であり、333は、その内部回路332
を検査するために第3LSI領域331に設けられた検
査回路である。342は、第4LSI領域341の内部
回路であり、343は、その内部回路342を検査する
ために第4LSI領域341に設けられた検査回路であ
る。In FIG. 3, reference numeral 312 is an internal circuit formed in the first LSI area 311. Also, 313 is
The inspection circuit 313 is provided in the first LSI area 311, and the inspection circuit 313 is for inspecting the internal circuit 312 of the first LSI area 311. 322 is the second L
Reference numeral 323 denotes an internal circuit of the SI area 321, and reference numeral 323 denotes an inspection circuit provided in the second LSI area 321 for inspecting the internal circuit 322. 332 is the third LSI area 3
31 is an internal circuit, and 333 is an internal circuit 332 thereof.
Is an inspection circuit provided in the third LSI area 331 for inspecting. Reference numeral 342 is an internal circuit of the fourth LSI area 341, and reference numeral 343 is an inspection circuit provided in the fourth LSI area 341 for inspecting the internal circuit 342.
【0033】一方、314および315は、それぞれ、
検査用領域301において、第1LSI領域311に最
も近い辺(図3の上辺)上に設けられた検査用パッドお
よびダミーパッドである。検査用パッド314は、第1
LSI領域311の内部回路312を検査するためのも
のであり、316は、その検査用パッド314と内部回
路312とを第1LSI領域311上の検査回路313
を経由して接続する検査配線である。これに対し、31
7は、ダミーパッド315と内部回路312との間に検
査回路313を経由するように配置されてはいるもの
の、実際にはダミーパッド315と内部回路312とを
接続していないダミー配線である。On the other hand, 314 and 315 are respectively
In the inspection area 301, the inspection pad and the dummy pad are provided on the side closest to the first LSI area 311 (the upper side in FIG. 3). The inspection pad 314 is the first
This is for inspecting the internal circuit 312 of the LSI area 311, and the reference numeral 316 indicates the inspection pad 314 and the internal circuit 312 of the inspection circuit 313 on the first LSI area 311.
It is the inspection wiring that is connected via. In contrast, 31
Numeral 7 is a dummy wiring which is arranged so as to pass through the inspection circuit 313 between the dummy pad 315 and the internal circuit 312, but does not actually connect the dummy pad 315 and the internal circuit 312.
【0034】324および325は、それぞれ、検査用
領域301において、第2LSI領域321に最も近い
辺(図3の右辺)上に設けられた検査用パッドおよびダ
ミーパッドである。検査用パッド324は、第2LSI
領域321の内部回路322を検査するためのものであ
り、326は、その検査用パッド324と内部回路32
2とを第2LSI領域321上の検査回路323を経由
して接続する検査配線である。これに対し、327は、
ダミーパッド325と内部回路322との間に検査回路
323を経由するように配置されてはいるものの、実際
にはダミーパッド325と内部回路322とを接続して
いないダミー配線である。Reference numerals 324 and 325 respectively denote a test pad and a dummy pad provided on the side closest to the second LSI area 321 (right side in FIG. 3) in the test area 301. The inspection pad 324 is the second LSI.
The area 321 is for inspecting the internal circuit 322, and 326 is the inspection pad 324 and the internal circuit 32.
2 is an inspection wiring for connecting the wirings 2 and 2 via the inspection circuit 323 on the second LSI area 321. In contrast, 327 is
Although it is arranged between the dummy pad 325 and the internal circuit 322 so as to pass through the inspection circuit 323, it is actually a dummy wiring that does not connect the dummy pad 325 and the internal circuit 322.
【0035】334および335は、それぞれ、検査用
領域301において、第3LSI領域331に最も近い
辺(図3の下辺)上に設けられた検査用パッドおよびダ
ミーパッドである。検査用パッド334は、第3LSI
領域331の内部回路332を検査するためのものであ
り、336は、その検査用パッド334と内部回路33
2とを第3LSI領域331上の検査回路333を経由
して接続する検査配線である。これに対し、337は、
ダミーパッド335と内部回路332との間に検査回路
333を経由するように配置されてはいるものの、実際
にはダミーパッド335と内部回路332とを接続して
いないダミー配線である。Reference numerals 334 and 335 are a test pad and a dummy pad provided on the side closest to the third LSI area 331 (lower side in FIG. 3) in the test area 301. The inspection pad 334 is the third LSI.
This is for inspecting the internal circuit 332 in the region 331, and 336 is the inspection pad 334 and the internal circuit 33.
2 is an inspection wiring for connecting the wirings 2 and 3 via the inspection circuit 333 on the third LSI area 331. In contrast, 337 is
Although it is arranged between the dummy pad 335 and the internal circuit 332 so as to pass through the inspection circuit 333, it is actually a dummy wiring that does not connect the dummy pad 335 and the internal circuit 332.
【0036】344および345は、それぞれ、検査用
領域301において、第4LSI領域341に最も近い
辺(図3の左辺)上に設けられた検査用パッドおよびダ
ミーパッドである。検査用パッド344は、第4LSI
領域341の内部回路342を検査するためのものであ
り、346は、その検査用パッド344と内部回路34
2とを第4LSI領域341上の検査回路343を経由
して接続する検査配線である。これに対し、347は、
ダミーパッド345と内部回路342との間に検査回路
343を経由するように配置されてはいるものの、実際
にはダミーパッド345と内部回路342とを接続して
いないダミー配線である。Reference numerals 344 and 345 respectively denote a test pad and a dummy pad provided on the side closest to the fourth LSI area 341 (left side in FIG. 3) in the test area 301. The inspection pad 344 is the fourth LSI.
The internal circuit 342 in the area 341 is inspected, and the reference numeral 346 indicates the inspection pad 344 and the internal circuit 34.
2 is an inspection wiring for connecting the wirings 2 and 2 via the inspection circuit 343 on the fourth LSI area 341. In contrast, 347 is
Although it is arranged so as to pass through the inspection circuit 343 between the dummy pad 345 and the internal circuit 342, it is actually a dummy wiring that does not connect the dummy pad 345 and the internal circuit 342.
【0037】上記のように構成された半導体装置におい
て、第1〜第4の4つのLSI領域311,321,3
31,341の内部回路312,322,332,34
2を検査するときは、検査用領域301上の検査用パッ
ド314,324,334,344をそれぞれ用い、第
1〜第4LSI領域311,321,331,341上
の検査回路313,323,333,343をそれぞれ
動作させて行う。In the semiconductor device configured as described above, the first to fourth four LSI areas 311, 321, 3
Internal circuits 312, 322, 332, 34 of 31, 341
2 is inspected, the inspection pads 314, 324, 334, 344 on the inspection area 301 are used respectively, and the inspection circuits 313, 323, 333 on the first to fourth LSI areas 311, 321, 331, 341 are used. This is performed by operating each 343.
【0038】したがって、本実施形態によれば、検査終
了後、スクライブ領域103をスクライブして4つのL
SI領域311,321,331,341をそれぞれ単
体のLSIチップに切り離すとき、検査回路313,3
23,333,343と、検査用パッド314,32
4,334,344とをそれぞれ接続する検査配線31
6,326,336,346も切断されるため、スクラ
イブ後に検査用パッド314,324,334,344
を用いて検査回路313,323,333,343を動
作させることは不可能となり、よって、それらLSIチ
ップの内部回路312,322,332,342の情報
が解析されるのを防止することができる。Therefore, according to the present embodiment, after the inspection is completed, the scribe area 103 is scribed to obtain four Ls.
When the SI areas 311, 321, 331, 341 are cut into individual LSI chips, respectively, the inspection circuits 313, 3
23, 333, 343 and inspection pads 314, 32
Inspection wiring 31 for connecting 4,334 and 344, respectively
6, 326, 336, 346 are also cut, so that the inspection pads 314, 324, 334, 344 after scribing
It becomes impossible to operate the inspection circuits 313, 323, 333, 343 by using, and thus it is possible to prevent the information of the internal circuits 312, 322, 332, 342 of those LSI chips from being analyzed.
【0039】また、検査用領域301にダミーパッド3
15,325,335,345を設けるとともに、検査
配線316,326,336,346にダミー配線31
7,327,337,347を併設していることによ
り、スクライブ後に、検査用領域301およびLSI領
域311,321,331,341を組み合わせたとし
ても、検査回路313,323,333,343と、検
査用パッド314,324,334,344との各関係
を解析することは困難となる。Further, the dummy pad 3 is formed in the inspection area 301.
15, 325, 335, 345 are provided, and the dummy wiring 31 is provided on the inspection wirings 316, 326, 336, 346.
Since 7,327,337,337 and 347 are provided side by side, even if the inspection area 301 and the LSI areas 311, 321, 331, 341 are combined after scribing, the inspection circuits 313, 323, 333, 343 and the inspection area It becomes difficult to analyze each relationship with the pad 314, 324, 334, 344.
【0040】さらに、検査用領域301に、該検査用領
域301に隣接する4つのLSI領域311,321,
331,341の内部回路312,322,332,3
42を検査するための検査用パッド314,324,3
34,344を設け、それら4つの領域301,31
1,321,331,341を検査単位401とするよ
うにしたので、4つのLSI領域311,321,33
1,341を同時に検査することができ、その結果、検
査速度の向上が可能となる。Further, in the inspection area 301, four LSI areas 311, 321 adjacent to the inspection area 301 are provided.
Internal circuits 312, 322, 332, 3 of 331, 341
Inspection pads 314, 324, 3 for inspecting 42
34 and 344 are provided, and these four regions 301 and 31 are provided.
Since 1,321,331,341 are set as the inspection unit 401, the four LSI areas 311, 321, 33
1,341 can be inspected at the same time, and as a result, the inspection speed can be improved.
【0041】(第4実施形態)図6は、本発明の第4の
実施形態に係る半導体装置の構成を示しており、本実施
形態は、第3実施形態の場合と同じく、1つの検査用領
域301と、この検査用領域301の縦方向および横方
向に隣接する第1〜第4の4つのLSI領域311,3
21,331,341とが検査単位401を構成してい
るとともに、LSI領域311,321,331,34
1の内部回路312,322,332,342を検査す
るための検査用パッド314,324,334,344
が検査用領域301に配置されている。(Fourth Embodiment) FIG. 6 shows the structure of a semiconductor device according to a fourth embodiment of the present invention. This embodiment is similar to the third embodiment, and one inspection device is used. The area 301 and the first to fourth LSI areas 311 and 3 adjacent to the inspection area 301 in the vertical and horizontal directions.
21, 331, 341 constitute the inspection unit 401, and the LSI areas 311, 321, 331, 34
1 internal circuits 312, 322, 332, 342 for inspection pads 314, 324, 334, 344
Are arranged in the inspection area 301.
【0042】本実施形態において第3実施形態と異なる
のは、LSI領域311,321,331,341の内
部回路312,322,332,342をそれぞれ検査
する検査回路313,323,333,343が、LS
I領域311,321,331,341にではなく、検
査用領域301に配置される点である。This embodiment is different from the third embodiment in that the inspection circuits 313, 323, 333, 343 for inspecting the internal circuits 312, 322, 332, 342 of the LSI areas 311, 321, 331, 341 respectively, LS
This is a point that is arranged not in the I areas 311, 321, 331, 341 but in the inspection area 301.
【0043】また、ダミー配線317,327,33
7,347は、基本的には、ダミーパッド315,32
5,335,345と、対応するLSI領域311,3
21,331,341の内部回路312,322,33
2,342とを接続していないものであればよいが、好
適には、ダミーパッド315,325,335,345
から検査回路313,323,333,343を経てス
クライブ領域103に達する間での間では、検査配線3
16,326,336,346の場合と同様に途切れる
ことなく設けられており、スクライブ領域103に達し
てから内部回路312,322,332,342に達す
るまでの間で開放されていて、ダミーパッド315,3
25,335,345と内部回路312,322,33
2,342とを接続しないようになっている。Further, the dummy wirings 317, 327, 33
7 and 347 are basically dummy pads 315 and 32.
5,335,345 and corresponding LSI areas 311,3
Internal circuits 312, 322, 33 of 21, 331, 341
However, the dummy pads 315, 325, 335, 345 are preferable.
From the inspection circuit 313, 323, 333, 343 to the scribe area 103.
Similar to the case of 16, 326, 336, and 346, it is provided without interruption, and is opened between reaching the scribe region 103 and reaching the internal circuits 312, 322, 332, 342, and the dummy pad 315. , 3
25, 335, 345 and internal circuits 312, 322, 33
2, 342 are not connected.
【0044】したがって、本実施形態によれば、検査終
了後にスクライブ領域103でスクライブして4つのL
SI領域311,321,331,341がそれぞれ単
体に切り離されたとき、内部回路312,322,33
2,342と検査回路313,323,333,343
とをそれぞれ接続する検査配線316,326,33
6,346が切断されるため、またダミー配線317,
327,337,347の存在により、第4実施形態の
場合と同様に、スクライブ後、検査回路313,32
3,333,343を用いてLSIチップの各内部回路
312,322,332,342が解析されるのを防止
することができる。Therefore, according to the present embodiment, after the inspection is completed, scribing is performed in the scribing area 103 to obtain four Ls.
When the SI areas 311, 321, 331, 341 are separated into individual units, the internal circuits 312, 322, 33
2, 342 and inspection circuits 313, 323, 333, 343
And inspection wirings 316, 326, 33 for respectively connecting
6 and 346 are cut, dummy wiring 317,
Due to the existence of 327, 337 and 347, the inspection circuits 313 and 32 are provided after the scribe as in the case of the fourth embodiment.
3,333,343 can be used to prevent each internal circuit 312, 322, 332, 342 of the LSI chip from being analyzed.
【0045】また、本実施形態では、検査回路313,
323,333,343を、LSI領域311,32
1,331,341ではなく、検査用領域301に配置
するため、第4実施形態の場合に比べて、スクライブ後
の安全性がより高くなるのみならず、それら検査回路3
13,323,333,343の分だけLSI領域31
1,321,331,341の各面積を小さくすること
ができる。Further, in this embodiment, the inspection circuit 313,
323, 333, 343 in the LSI areas 311, 32
1, 331, and 341 are arranged in the inspection area 301, the safety after scribing is higher than in the case of the fourth embodiment, and the inspection circuit 3 is not provided.
LSI area 31 corresponding to 13,323,333,343
The areas of 1, 321, 331, and 341 can be reduced.
【0046】[0046]
【発明の効果】以上説明したように、本発明は、内部回
路を検査するための検査用パッドを、該検査用パッドを
用いて検査される内部回路の形成された領域以外の領域
に配置するようにしたので、半導体装置が複数の半導体
チップに分割されるときに、検査用パッドおよび内部回
路間の検査配線を切断することができ、よって、検査用
パッドを用いて半導体チップ内部の情報が不正に得られ
るのを防止することができる。As described above, according to the present invention, the inspection pad for inspecting the internal circuit is arranged in a region other than the region where the internal circuit inspected by using the inspection pad is formed. Thus, when the semiconductor device is divided into a plurality of semiconductor chips, it is possible to disconnect the inspection wiring between the inspection pad and the internal circuit, and thus the information inside the semiconductor chip can be used by using the inspection pad. It can be prevented from being obtained illegally.
【図1】本発明の第1実施形態における半導体装置の要
部の構成を概略的に示す平面図図である。FIG. 1 is a plan view schematically showing a configuration of a main part of a semiconductor device according to a first embodiment of the present invention.
【図2】本発明の第2実施形態における半導体装置の要
部の構成を概略的に示す図1相当図である。FIG. 2 is a diagram schematically showing a configuration of a main part of a semiconductor device according to a second embodiment of the present invention, which is equivalent to FIG.
【図3】本発明の第3実施形態における半導体装置の要
部の構成を概略的に示す平面図である。FIG. 3 is a plan view schematically showing a configuration of a main part of a semiconductor device according to a third embodiment of the present invention.
【図4】検査単位の構成を示す平面図である。FIG. 4 is a plan view showing the structure of an inspection unit.
【図5】検査単位の配置を示す平面図である。FIG. 5 is a plan view showing an arrangement of inspection units.
【図6】本発明の第4実施形態における半導体装置の要
部の構成を概略的に示す図3相当図である。FIG. 6 is a view corresponding to FIG. 3 and schematically showing a configuration of a main part of a semiconductor device according to a fourth embodiment of the present invention.
【図7】従来の半導体装置の構成を示す図1相当図であ
る。FIG. 7 is a diagram corresponding to FIG. 1 showing a configuration of a conventional semiconductor device.
301 検査用領域(領域) 311 第1LSI領域(領域) 312 内部回路 313 検査回路 314 検査用パッド 315 ダミーパッド 316 検査配線 317 ダミー配線 321 第2LSI領域(領域) 322 内部回路 323 検査回路 324 検査用パッド 325 ダミーパッド 326 検査配線 327 ダミー配線 331 第3LSI領域(領域) 332 内部回路 333 検査回路 334 検査用パッド 335 ダミーパッド 336 検査配線 337 ダミー配線 341 第4LSI領域(領域) 342 内部回路 343 検査回路 344 検査用パッド 345 ダミーパッド 346 検査配線 347 ダミー配線 301 Inspection area (area) 311 First LSI area (area) 312 Internal circuit 313 Inspection circuit 314 Inspection pad 315 dummy pad 316 Inspection wiring 317 dummy wiring 321 Second LSI area (area) 322 Internal circuit 323 Inspection circuit 324 Inspection pad 325 dummy pad 326 Inspection wiring 327 dummy wiring 331 Third LSI area (area) 332 Internal circuit 333 inspection circuit 334 Inspection pad 335 dummy pad 336 inspection wiring 337 dummy wiring 341 Fourth LSI area (area) 342 Internal circuit 343 inspection circuit 344 Inspection Pad 345 dummy pad 346 inspection wiring 347 dummy wiring
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2G132 AA00 AA01 AA08 AA18 AB01 AK02 AK22 AL31 4M106 AA01 AD01 AD06 DJ38 5F033 MM21 UU03 VV01 VV07 VV12 XX37 5F038 BE10 CA10 CA13 CA18 CD10 DF10 DT03 DT04 DT15 EZ20 ─────────────────────────────────────────────────── ─── Continued front page F term (reference) 2G132 AA00 AA01 AA08 AA18 AB01 AK02 AK22 AL31 4M106 AA01 AD01 AD06 DJ38 5F033 MM21 UU03 VV01 VV07 VV12 XX37 5F038 BE10 CA10 CA13 CA18 CD10 DF10 DT03 DT04 DT15 EZ20
Claims (7)
の少なくとも1つの領域に配置され、外部との間でデー
タを入出力するための検査用パッドと、前記検査用パッ
ドと該検査用パッドの配置された前記領域以外の前記領
域に形成された内部回路とを接続する検査配線とを備え
たことを特徴とする半導体装置。1. An inspection pad, which is arranged in at least one of a plurality of areas set on a wafer, for inputting and outputting data to and from the outside, the inspection pad, and the inspection pad. A semiconductor device comprising: an inspection wiring for connecting an internal circuit formed in the region other than the region where the pad is arranged.
査用パッドの配置された領域に設けられ、全領域の内部
回路に接続されていないダミーパッドを備えたことを特
徴とする半導体装置。2. The semiconductor device according to claim 1, further comprising a dummy pad which is provided in a region where the inspection pad is arranged and which is not connected to an internal circuit in the entire region.
部回路とダミーパッドとの間に設けられ、該内部回路と
ダミーパッドとを接続しないダミー配線を備えたことを
特徴とする半導体装置。3. The semiconductor device according to claim 2, further comprising a dummy wiring which is provided between the internal circuit and the dummy pad and which does not connect the internal circuit and the dummy pad.
査用パッドの配置される領域は、検査用領域とされ、前
記検査用領域の周りに該検査用領域に近接して位置する
複数の領域は、内部回路の形成されるLSI領域とさ
れ、前記検査用パッドは、前記複数のLSI領域の内部
回路の分だけ設けられ、検査配線は、ぞれぞれ、前記複
数の検査用パッドと該検査用パッドに対応する前記内部
回路とを接続するように設けられていることを特徴とす
る半導体装置。4. The semiconductor device according to claim 1, wherein an area where the inspection pad is arranged is an inspection area, and a plurality of areas are disposed around the inspection area and in proximity to the inspection area. Is an LSI area in which an internal circuit is formed, the inspection pads are provided for the internal circuits of the plurality of LSI areas, and the inspection wiring is provided with the plurality of inspection pads and the inspection pad, respectively. A semiconductor device provided so as to be connected to the internal circuit corresponding to an inspection pad.
検査配線上に設けられ、検査用パッドを経由して行われ
る外部との間でのデータの入出力に基づいて内部回路を
検査する複数の検査回路を備え、前記複数の検査回路
は、それぞれ、各LSI領域に配置されていることを特
徴とする半導体装置。5. The semiconductor device according to claim 4, wherein a plurality of inspection circuits are provided on each inspection wiring and inspect an internal circuit based on input / output of data to / from the outside performed via an inspection pad. 2. A semiconductor device comprising the inspection circuit according to claim 1, wherein each of the plurality of inspection circuits is arranged in each LSI area.
検査配線上に設けられ、検査用パッドを経由して行われ
る外部との間でのデータの入出力に基づいて内部回路を
検査する複数の検査回路を備え、前記複数の検査回路
は、検査用領域に配置されていることを特徴とする半導
体装置。6. The semiconductor device according to claim 4, wherein a plurality of inspection circuits are provided on each inspection wiring and inspect an internal circuit based on input / output of data to / from the outside performed via an inspection pad. 2. A semiconductor device comprising the inspection circuit according to claim 1, wherein the plurality of inspection circuits are arranged in an inspection area.
半導体装置を複数の領域に分割して得られた半導体チッ
プ。7. A semiconductor chip obtained by dividing the semiconductor device according to claim 1, 2, 3, 4, 5 or 6 into a plurality of regions.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002016705A JP2003218178A (en) | 2002-01-25 | 2002-01-25 | Semiconductor device and semiconductor chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002016705A JP2003218178A (en) | 2002-01-25 | 2002-01-25 | Semiconductor device and semiconductor chip |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003218178A true JP2003218178A (en) | 2003-07-31 |
Family
ID=27652682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002016705A Pending JP2003218178A (en) | 2002-01-25 | 2002-01-25 | Semiconductor device and semiconductor chip |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003218178A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1533842A2 (en) * | 2003-11-18 | 2005-05-25 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device with protection against unauthorized analysis |
JP2006352487A (en) * | 2005-06-15 | 2006-12-28 | Epson Toyocom Corp | Piezoelectric oscillator and method for manufacturing same |
JP2007189379A (en) * | 2006-01-12 | 2007-07-26 | Epson Toyocom Corp | Surface-mounting piezoelectric oscillator, and manufacturing method thereof |
US7995011B2 (en) | 2006-08-30 | 2011-08-09 | Samsung Mobile Display Co., Ltd. | Organic light emitting display device and mother substrate of the same |
US8217676B2 (en) | 2006-08-23 | 2012-07-10 | Samsung Mobile Display Co., Ltd. | Organic light emitting display device and mother substrate of the same |
-
2002
- 2002-01-25 JP JP2002016705A patent/JP2003218178A/en active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1533842A2 (en) * | 2003-11-18 | 2005-05-25 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device with protection against unauthorized analysis |
EP1533842A3 (en) * | 2003-11-18 | 2006-02-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device with protection against unauthorized analysis |
CN1320640C (en) * | 2003-11-18 | 2007-06-06 | 松下电器产业株式会社 | Semiconductor wafer |
US7242080B2 (en) | 2003-11-18 | 2007-07-10 | Matsushita Electric Industrial Co., Ltd. | Semiconductor wafer with information protection function |
JP2006352487A (en) * | 2005-06-15 | 2006-12-28 | Epson Toyocom Corp | Piezoelectric oscillator and method for manufacturing same |
JP4661383B2 (en) * | 2005-06-15 | 2011-03-30 | エプソントヨコム株式会社 | Method for manufacturing piezoelectric oscillator |
JP2007189379A (en) * | 2006-01-12 | 2007-07-26 | Epson Toyocom Corp | Surface-mounting piezoelectric oscillator, and manufacturing method thereof |
JP4525597B2 (en) * | 2006-01-12 | 2010-08-18 | エプソントヨコム株式会社 | Surface mount type piezoelectric device and manufacturing method thereof |
US8217676B2 (en) | 2006-08-23 | 2012-07-10 | Samsung Mobile Display Co., Ltd. | Organic light emitting display device and mother substrate of the same |
US9214109B2 (en) | 2006-08-23 | 2015-12-15 | Samsung Display Co., Ltd. | Mother substrate of organic light emitting display device |
US7995011B2 (en) | 2006-08-30 | 2011-08-09 | Samsung Mobile Display Co., Ltd. | Organic light emitting display device and mother substrate of the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3103013B2 (en) | Multi-chip module with integrated test circuit and method of manufacturing the same | |
US20130044554A1 (en) | Dram repair architecture for wide i/o dram based 2.5d/3d system chips | |
US20110057677A1 (en) | Die stacking, testing and packaging for yield | |
Xu et al. | Yield enhancement for 3D-stacked ICs: Recent advances and challenges | |
TW543133B (en) | Semiconductor device having TEG elements | |
JP2005030877A (en) | Semiconductor integrated circuit device equipped with radio control test function | |
JP3737405B2 (en) | Chip manufacturing method and system, circuit board, and circuit chip | |
JP2003218178A (en) | Semiconductor device and semiconductor chip | |
JP3763385B2 (en) | Semiconductor device | |
JP2007235002A (en) | Semiconductor device | |
JP2007035925A (en) | Semiconductor wafer, and apparatus and method for inspection | |
JP2007096216A (en) | Semiconductor integrated circuit device | |
US7714429B2 (en) | Wafer structure with a plurality of functional macro chips for chip-on-chip configuration | |
JP2006140338A (en) | Semiconductor device | |
US20090224407A1 (en) | Semiconductor device | |
JP2002190507A (en) | Semiconductor wafer and manufacturing method of semiconductor chip | |
KR20130011386A (en) | Semiconductor device and method for forming the same | |
TW544835B (en) | Bonding pad design | |
JP3566157B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH1126615A (en) | Semiconductor device and manufacture thereof | |
JPH07297244A (en) | Semiconductor wafer | |
US20060028228A1 (en) | Test pads for IC chip | |
JP2005195478A (en) | Semiconductor device | |
JP2001291751A (en) | Semiconductor device | |
TWI237340B (en) | Pads re-layout for a chip with original pads |