JP2003218052A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device

Info

Publication number
JP2003218052A
JP2003218052A JP2002324991A JP2002324991A JP2003218052A JP 2003218052 A JP2003218052 A JP 2003218052A JP 2002324991 A JP2002324991 A JP 2002324991A JP 2002324991 A JP2002324991 A JP 2002324991A JP 2003218052 A JP2003218052 A JP 2003218052A
Authority
JP
Japan
Prior art keywords
layer
manufacturing
semiconductor device
type
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002324991A
Other languages
Japanese (ja)
Other versions
JP2003218052A5 (en
JP4295489B2 (en
Inventor
Tetsuzo Ueda
哲三 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002324991A priority Critical patent/JP4295489B2/en
Publication of JP2003218052A publication Critical patent/JP2003218052A/en
Publication of JP2003218052A5 publication Critical patent/JP2003218052A5/ja
Application granted granted Critical
Publication of JP4295489B2 publication Critical patent/JP4295489B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor device which realizes low resistance of a p-type III-V compound semiconductor layer containing nitrogen, without deteriorating the active layer. <P>SOLUTION: A p-type InGaAlN layer 2, an InGaAlN active layer 3 and an n-type InGaAlN layer 4, of which composition is expressed by (Al<SB>x</SB>Ga<SB>1-x</SB>)<SB>y</SB>In<SB>1-y</SB>N (0≤x≤1, 0≤y≤1), are formed on a sapphire substrate 1. In a state of being 'as-grown', Mg is bonded to hydrogen atom in the p-type InGaAlN layer 2. Then, laser beam is irradiated from a rear of the sapphire substrate 1 under nitrogen atmosphere. Resistance is made low by desorption of hydrogen of the p-type InGaAlN layer 2 is realized by emitting a weak laser beam. In the process, sharpness of a dopant profile can be maintained by restraining diffusion of dopant in a lamination part 10. Thereafter, it is also possible to separate the sapphire substrate 1 from the lamination part 10 by the irradiation of a strong laser beam. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、窒化物半導体を利
用した,短波長発光ダイオード、短波長半導体レーザや
高温・高速トランジスタなどとして機能する半導体装置
の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device using a nitride semiconductor, which functions as a short wavelength light emitting diode, a short wavelength semiconductor laser, a high temperature / high speed transistor and the like.

【0002】[0002]

【従来の技術】従来より、窒化物半導体は、禁制帯幅が
大きいので(例えばGaNで室温3.4eV程度)、緑
色・青色あるいは白色といった比較的短波長領域での可
視域発光ダイオード、あるいは、光ディスクの大容量化
に有効な短波長半導体レーザを実現できる材料である。
窒化物半導体は、特に発光ダイオードの活性層として一
般に広く使用されており、また、青色又は青紫色レーザ
は高密度光ディスクの読み出し・書き込み用光源として
その商品化が強く望まれている。
2. Description of the Related Art Conventionally, since a nitride semiconductor has a large forbidden band width (for example, GaN has a room temperature of about 3.4 eV), a visible light emitting diode in a relatively short wavelength region such as green / blue or white, It is a material that can realize a short-wavelength semiconductor laser that is effective for increasing the capacity of an optical disc.
Nitride semiconductors are widely used especially as active layers of light-emitting diodes, and blue or violet lasers are strongly desired to be commercialized as light sources for reading / writing high density optical disks.

【0003】これらのデバイスの市販・量産の可能性が
大きくひらけてきた背景には、技術的にいくつかのブレ
ークスルーがあった。その一つは、低温バッファ層の導
入を始めとするヘテロエピタキシャル成長技術の進歩で
ある。GaN層を利用する場合、バルクのGaN基板が
存在しないので、結晶成長は異種基板上に行なう必要が
ある。そこで、GaN基板と同じ六方晶構造を有してい
るサファイア基板を用い、サファイア基板の上に有機金
属気相成長法(Metal Organic Chemical VaporDepositi
on:MOCVD)によりGaN層をエピタキシャル成長
させる方法が広く採用されている。その方法の一例とし
て、サファイア基板上に、アモルファス状のAlN層あ
るいはGaN低温バッファ層を形成した後に、比較的高
温でのCVDにより、デバイスの主要部となるIII-V 族
化合物半導体層であるエピタキシャル成長層を形成し、
表面が平坦でかつ結晶欠陥の少ない半導体層を得ること
が可能となっている。
There are some technical breakthroughs behind the great potential for commercialization and mass production of these devices. One of them is the progress of heteroepitaxial growth technology including the introduction of a low temperature buffer layer. When a GaN layer is used, there is no bulk GaN substrate, so crystal growth must be performed on a heterogeneous substrate. Therefore, a sapphire substrate having the same hexagonal crystal structure as the GaN substrate is used, and a metal organic chemical vapor deposition method (Metal Organic Chemical Vapor Deposition) is used on the sapphire substrate.
A method of epitaxially growing a GaN layer by on: MOCVD) is widely adopted. As an example of the method, an amorphous AlN layer or a GaN low-temperature buffer layer is formed on a sapphire substrate, and then CVD is performed at a relatively high temperature to perform epitaxial growth of a III-V group compound semiconductor layer, which is a main part of the device. Forming layers,
It is possible to obtain a semiconductor layer having a flat surface and few crystal defects.

【0004】また、デバイス構造の改良や結晶成長の物
理的現象の解明、あるいはInGaN,AlGaNとい
った混晶の結晶成長技術も大きく進んできている。
Further, improvement of device structure, clarification of physical phenomenon of crystal growth, and crystal growth technique of mixed crystal such as InGaN and AlGaN have been greatly advanced.

【0005】さらに、もう一つのブレークスルーが低抵
抗p型層の実現である。以前は、エピタキシャル成長層
中のp型GaN層では、II族であるMgがドーパントと
してドープされていても、その低抵抗化が困難であっ
た。しかし、最近では、エピタキシャル成長層を形成し
た後に、電子線照射や窒素ガス雰囲気中でのアニールを
行なうことより低抵抗化できることが明らかになってい
る。また、そのメカニズムとして、p型GaN層中で水
素が不純物原子をパッシベーションしているので、この
水素を脱離させることでp型GaN層の低抵抗化が実現
することも明らかになった。
Yet another breakthrough is the realization of low resistance p-type layers. Previously, it was difficult to lower the resistance of the p-type GaN layer in the epitaxial growth layer even if Mg, which is a group II, was doped as a dopant. However, recently, it has been clarified that the resistance can be lowered by performing electron beam irradiation or annealing in a nitrogen gas atmosphere after forming the epitaxial growth layer. Further, as a mechanism thereof, it has been clarified that hydrogen has passivated the impurity atoms in the p-type GaN layer, and thus the desorption of the hydrogen can realize the reduction in resistance of the p-type GaN layer.

【0006】上記2つのブレークスルーにより、結晶性
の良好なpn接合が再現性良く得られるに至り、これを
用いた発光ダイオードは実用化され、半導体レーザは実
用化が近い状況になっている。
Due to the above two breakthroughs, a pn junction having good crystallinity can be obtained with good reproducibility, and a light emitting diode using this is put into practical use, and a semiconductor laser is in the state of being practically close.

【0007】以下、上記窒化物半導体装置の製造方法に
ついて説明する。図9(a)〜(c)は、上記従来の窒
化物半導体装置の製造方法を示す断面図である。
A method of manufacturing the above nitride semiconductor device will be described below. 9A to 9C are cross-sectional views showing a method for manufacturing the conventional nitride semiconductor device described above.

【0008】まず、図9(a)に示す工程で、サファイ
ア基板101(ウエハ)の上に、例えば有機金属気相成
長法(Metal Organic Chemical Vapor Deposition:MO
CVD)を用いて、サファイア基板101上に、組成が
(Alx Ga1-xy In1- y N(0≦x≦1、0≦y
≦1)で表される厚み約2μmのn型InGaAlN層
104を形成する。ここでは、例えば500℃程度の低
温で50nm程度と薄いアモルファスAlNバッファ層
を形成した後に、n型InGaAlN層を形成してもよ
い。また、図示しないが、n型InGaAlN層104
は、n型GaN層あるいはn型AlGaNクラッド層を
含んでいる。続いて、n型InGaAlN層104の上
に、組成が(Alx Ga1-xy In1-y N(0≦x≦
1、0≦y≦1)で表されるアンドープのInGaAl
N活性層103を形成する。InGaAlN活性層10
3は、例えばInGaN量子井戸構造を含んでおり、発
光ダイオードや半導体レーザ素子の場合には、電流の注
入に応じて青色あるいは青紫色の光を発光する領域であ
る。さらに続いて、InGaAlN活性層103の上
に、組成が(Alx Ga1-xy In1-y N(0≦x≦
1、0≦y≦1)で表される厚み約2μmのp型InG
aAlN層102を形成する。p型InGaAlN層1
02は、p型AlGaNクラッド層あるいはp型GaN
層を含んでいる。さらに、CVDにより、p型InGa
AlN層102の上に、酸化シリコンからなる酸化膜キ
ャップ層106を形成する。
First, in the step shown in FIG. 9A, a metal organic chemical vapor deposition method (MO) is formed on the sapphire substrate 101 (wafer), for example.
The composition is (Al x Ga 1-x ) y In 1- y N (0 ≦ x ≦ 1, 0 ≦ y on the sapphire substrate 101 by using CVD).
An n-type InGaAlN layer 104 having a thickness of about 2 μm represented by ≦ 1) is formed. Here, the n-type InGaAlN layer may be formed after forming a thin amorphous AlN buffer layer having a thickness of about 50 nm at a low temperature of about 500 ° C., for example. Although not shown, the n-type InGaAlN layer 104 is also provided.
Includes an n-type GaN layer or an n-type AlGaN cladding layer. Then, on the n-type InGaAlN layer 104, the composition is (Al x Ga 1-x ) y In 1-y N (0 ≦ x ≦
Undoped InGaAl represented by 1, 0 ≦ y ≦ 1)
The N active layer 103 is formed. InGaAlN active layer 10
Reference numeral 3 denotes a region that includes, for example, an InGaN quantum well structure and, in the case of a light emitting diode or a semiconductor laser device, emits blue or bluish purple light in response to current injection. Further, subsequently, on the InGaAlN active layer 103, the composition is (Al x Ga 1-x ) y In 1-y N (0 ≦ x ≦
1, 0 ≦ y ≦ 1) and a p-type InG having a thickness of about 2 μm
The aAlN layer 102 is formed. p-type InGaAlN layer 1
02 is a p-type AlGaN cladding layer or p-type GaN
Contains layers. Further, by CVD, p-type InGa
An oxide film cap layer 106 made of silicon oxide is formed on the AlN layer 102.

【0009】図9(a)に示す工程において、p型In
GaAlN層102の形成には例えばCp2Mgを用いる
ので、p型InGaAlN層102にはMgがドープさ
れている。as-grownの状態では、このMg原子は、p型
InGaAlN層102において水素原子によりパッシ
ベーションされているため、p型InGaAlN層10
2は高い電気抵抗を有している。そこで、p型InGa
AlN層102から水素を脱離させるため、通常は、水
素を含まないガス雰囲気中で熱処理を行なう必要があ
る。
In the step shown in FIG. 9A, p-type In
Since, for example, Cp 2 Mg is used to form the GaAlN layer 102, the p-type InGaAlN layer 102 is doped with Mg. In the as-grown state, since the Mg atoms are passivated by hydrogen atoms in the p-type InGaAlN layer 102, the p-type InGaAlN layer 10 is
2 has a high electric resistance. Therefore, p-type InGa
In order to desorb hydrogen from the AlN layer 102, it is usually necessary to perform heat treatment in a gas atmosphere containing no hydrogen.

【0010】次に、図9(b)に示す工程において、ウ
エハを結晶成長装置から取り出して、窒素ガス雰囲気の
炉,例えばランプ加熱炉に導入する。そして、加熱用ラ
ンプ10を用いて、ウエハに例えば700℃程度の温度
での熱処理を行なうことにより、p型InGaAlN層
102の低抵抗化を行なう。
Next, in the step shown in FIG. 9B, the wafer is taken out of the crystal growth apparatus and introduced into a furnace in a nitrogen gas atmosphere, for example, a lamp heating furnace. Then, by using the heating lamp 10, the wafer is subjected to heat treatment at a temperature of, for example, about 700 ° C. to reduce the resistance of the p-type InGaAlN layer 102.

【0011】次に、図9(c)に示す工程で、酸化膜キ
ャップ層106を除去する。その後、p型InGaAl
N層102,InGaAlN活性層103及びn型In
GaAlN層104を用いて、半導体レーザ,発光ダイ
オードなどを形成する。
Next, in the step shown in FIG. 9C, the oxide film cap layer 106 is removed. Then, p-type InGaAl
N layer 102, InGaAlN active layer 103, and n-type In
A semiconductor laser, a light emitting diode, or the like is formed using the GaAlN layer 104.

【0012】[0012]

【特許文献1】特開平11−126758号公報(要約
書)
[Patent Document 1] JP-A-11-126758 (abstract)

【特許文献2】特開平11−186174号公報(要約
書)
[Patent Document 2] Japanese Patent Laid-Open No. 11-186174 (Summary)

【0013】[0013]

【発明が解決しようとする課題】しかしながら、上記の
ような窒化物半導体の製造方法では、以下のような不具
合があった。
However, the above-mentioned method for manufacturing a nitride semiconductor has the following problems.

【0014】図9(b)に示すp型InGaAlN層1
02中のp型不純物の活性化を十分に行なうためには、
800℃程度の高温が必要である。ところが、この温度
はInGaAlN活性層103の成長温度と同程度であ
るために、InGaAlN活性層103の量子井戸構造
中のIn原子が拡散する等、InGaAlN活性層10
3の劣化を生じる場合があった。これを防止するために
熱処理温度を下げると、逆にp型InGaAlN層10
2の抵抗率が大きくなり、p型InGaAlN層10
2,InGaAlN活性層103及びn型InGaAl
N層104間の直列抵抗や、InGaAlN層に接続さ
れる電極のコンタクト抵抗が増大するという不具合があ
った。すなわち、低温での活性層の形成とp型InGa
AlN層の低抵抗化を同時に実現することが困難である
という課題があった。
The p-type InGaAlN layer 1 shown in FIG. 9B.
In order to sufficiently activate the p-type impurity in 02,
A high temperature of about 800 ° C is required. However, since this temperature is approximately the same as the growth temperature of the InGaAlN active layer 103, the In atoms in the quantum well structure of the InGaAlN active layer 103 are diffused and the InGaAlN active layer 10 is
In some cases, deterioration of 3 occurred. When the heat treatment temperature is lowered to prevent this, the p-type InGaAlN layer 10 is turned on the contrary.
2, the p-type InGaAlN layer 10 has a large resistivity.
2, InGaAlN active layer 103 and n-type InGaAl
There is a problem that the series resistance between the N layers 104 and the contact resistance of the electrode connected to the InGaAlN layer increase. That is, formation of an active layer at low temperature and p-type InGa
There has been a problem that it is difficult to simultaneously achieve low resistance of the AlN layer.

【0015】本発明の目的は、活性層を劣化させること
なく窒素を含むp型III-V 族化合物半導体層を低抵抗化
できる半導体装置の製造方法を提供することにある。
An object of the present invention is to provide a method of manufacturing a semiconductor device capable of reducing the resistance of a nitrogen-containing p-type III-V compound semiconductor layer without degrading the active layer.

【0016】[0016]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、単結晶基板からのエピタキシャル成長により
形成された半導体層を有する半導体装置の製造方法であ
って、上記単結晶基板の上面上に、p型不純物がドープ
された窒素を含むIII-V 族化合物からなる第1の半導体
層と、n型不純物がドープされた窒素を含むIII-V 族化
合物からなるn型の第2の半導体層とを少なくとも有す
る積層膜を形成する工程(a)と、上記第1の半導体層
の禁制帯幅よりも大きいエネルギーを有する光を上記第
1の半導体層に照射して、上記第1の半導体層中のp型
不純物を活性化する工程(b)とを含んでいる。
A method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device having a semiconductor layer formed by epitaxial growth from a single crystal substrate, the method comprising: , A first semiconductor layer made of a III-V group compound containing nitrogen doped with a p-type impurity, and an n-type second semiconductor layer made of a III-V group compound containing nitrogen doped with an n-type impurity A step (a) of forming a laminated film having at least: and irradiating the first semiconductor layer with light having an energy larger than the forbidden band width of the first semiconductor layer to form the first semiconductor layer. The step (b) of activating the p-type impurity therein is included.

【0017】この方法により、ランプ加熱などの輻射熱
を用いた加熱ではなく光の照射による加熱を用いること
で、照射する光のエネルギー,照射時間を選択すれば、
不純物の活性化を行ないたい第1の半導体層に効率よく
吸収させることができる。つまり、第1の半導体層を選
択的に加熱することができるので、第2の半導体層に熱
的損傷を与えることなく、第1の半導体層から水素を脱
離させて低抵抗化させることが可能となる。
According to this method, the energy of the light to be irradiated and the irradiation time can be selected by using the heating by the light irradiation instead of the heating using the radiant heat such as the lamp heating.
The impurities can be efficiently absorbed in the first semiconductor layer where activation is desired. That is, since the first semiconductor layer can be selectively heated, hydrogen can be desorbed from the first semiconductor layer to reduce the resistance without giving thermal damage to the second semiconductor layer. It will be possible.

【0018】上記光は、上記第1の半導体層の少なくと
も最下部の禁制帯幅よりも大きいエネルギーを有するこ
とが好ましい。
It is preferable that the light has an energy larger than at least the forbidden band width of the lowermost portion of the first semiconductor layer.

【0019】上記工程(a)では、上記第1の半導体層
を上記第2の半導体層の下方に形成しておいて、上記工
程(b)では、上記単結晶基板の裏面から上記第1の半
導体層に上記光を照射することにより、第2の半導体層
に熱的損傷を与えるのを確実に防止することができる。
In the step (a), the first semiconductor layer is formed under the second semiconductor layer, and in the step (b), the first semiconductor layer is formed on the back surface of the single crystal substrate. By irradiating the semiconductor layer with the above-mentioned light, it is possible to reliably prevent the second semiconductor layer from being thermally damaged.

【0020】上記工程(b)では、照射される光のパワ
ー密度又はエネルギーを少なくとも2種類に変化させる
ことにより、上記第1の半導体層中のp型不純物を活性
化するとともに、上記第1の半導体層と上記単結晶基板
とを互いに分離させることができる。
In the step (b), the power density or energy of the irradiated light is changed to at least two types to activate the p-type impurities in the first semiconductor layer and to change the first density. The semiconductor layer and the single crystal substrate can be separated from each other.

【0021】上記積層体に転写用基板を固着させる工程
をさらに含むことにより、積層部を転写用基板と固着さ
せた状態で単結晶基板から分離できる。したがって、転
写用基板と積層部との結晶方位を、転写用基板のへき開
面と積層部のへき開面とが共通の平面上に位置するよう
に調整することができる。すなわち、単結晶基板と積層
部とのへき開面が一致しない場合や単結晶基板がへき開
の困難な材料である場合にも、積層部と同時にへき開が
可能な材料を転写用基板として選択することにより、端
面に平坦なへき開面を形成することが可能になる。した
がって、例えば半導体装置が半導体レーザである場合に
は、平坦なへき開面を共振器面とする光出力の高い半導
体レーザが得られる。
By further including the step of fixing the transfer substrate to the above-mentioned laminated body, the laminated portion can be separated from the single crystal substrate in the state of being fixed to the transfer substrate. Therefore, the crystal orientations of the transfer substrate and the laminated portion can be adjusted so that the cleavage surface of the transfer substrate and the cleavage surface of the laminated portion are located on a common plane. That is, even if the cleavage planes of the single crystal substrate and the laminated portion do not match, or even if the single crystal substrate is a material that is difficult to cleave, by selecting a material that can be cleaved at the same time as the laminated portion as the transfer substrate. It becomes possible to form a flat cleavage plane on the end face. Therefore, for example, when the semiconductor device is a semiconductor laser, a semiconductor laser having a flat cleaved surface as a resonator surface and a high optical output can be obtained.

【0022】上記工程(b)では、上記第1の半導体層
中のp型不純物を活性化させるための第1段階の処理を
行なった後、光のパワー密度又はエネルギーを変化させ
て第1の半導体層と上記単結晶基板とを互いに分離させ
るための第2段階の処理を行なうことができる。
In the step (b), after performing the first-stage treatment for activating the p-type impurity in the first semiconductor layer, the power density or energy of light is changed to make the first step. A second stage process for separating the semiconductor layer and the single crystal substrate from each other can be performed.

【0023】その場合、上記工程(b)における上記第
1段階の処理の後、上記第2段階の処理の前に、上記積
層体の上に転写用基板を固着させる工程をさらに含むこ
とにより、上述のように、転写用基板と積層部との結晶
方位を、転写用基板のへき開面と積層部のへき開面とが
共通の平面上に位置するように調整することができ、上
述の効果を発揮することができる。
In that case, after the process of the first step in the step (b) and before the process of the second step, the method further includes the step of fixing the transfer substrate onto the laminate. As described above, the crystal orientations of the transfer substrate and the laminated portion can be adjusted so that the cleaved surface of the transfer substrate and the cleaved surface of the laminated portion are located on a common plane. Can be demonstrated.

【0024】上記工程(b)では、上記第1の半導体層
を分解又は変質させて導体層を形成し、上記工程(b)
の後に、上記導体層の上に導体材料からなるオーミック
電極を形成する工程をさらに含むことにより、コンタク
ト抵抗の小さい低消費電力型の半導体装置が得られる。
In the step (b), the first semiconductor layer is decomposed or altered to form a conductor layer, and the step (b) is performed.
After that, by further including a step of forming an ohmic electrode made of a conductive material on the conductive layer, a low power consumption type semiconductor device having a small contact resistance can be obtained.

【0025】その場合、上記工程(b)の後で上記オー
ミック電極を形成する前に、上記導体層の表面部をエッ
チングする工程をさらに含むことが好ましい。
In that case, it is preferable to further include a step of etching the surface portion of the conductor layer after the step (b) and before forming the ohmic electrode.

【0026】上記工程(a)の前に、上記単結晶基板の
上に、禁制帯幅が上記単結晶基板よりも小さいスペーサ
層を形成する工程をさらに備え、上記工程(a)では、
上記スペーサ層の上に上記積層膜を形成し、上記工程
(b)では、上記第1の半導体層中のp型不純物を活性
化するとともに、上記スペーサ層と上記単結晶基板とを
互いに分離させることにより、基板分離時に半導体層に
おける格子欠陥やクラックの発生を抑制することができ
る。
Before the step (a), there is further provided a step of forming a spacer layer having a band gap smaller than that of the single crystal substrate on the single crystal substrate, and in the step (a),
The laminated film is formed on the spacer layer, and in the step (b), the p-type impurities in the first semiconductor layer are activated and the spacer layer and the single crystal substrate are separated from each other. As a result, it is possible to suppress the occurrence of lattice defects and cracks in the semiconductor layer when separating the substrates.

【0027】上記工程(a)では、上記第1の半導体層
を上記第2の半導体層の上方に形成しておいて、上記工
程(b)では、上記第1の半導体層の上方から上記第1
の半導体層に上記光を照射することにより、第2の半導
体層の熱的損傷をできるだけ回避しつつ、第1の半導体
層の低抵抗化を図ることができる。
In the step (a), the first semiconductor layer is formed above the second semiconductor layer, and in the step (b), the first semiconductor layer is formed from above the first semiconductor layer. 1
By irradiating the semiconductor layer with the light, it is possible to reduce the resistance of the first semiconductor layer while avoiding thermal damage to the second semiconductor layer as much as possible.

【0028】上記工程(a)の後、上記積層部の上にキ
ャップ層を形成する工程をさらに備え、上記工程(b)
では、上記キャップ層の上方から上記第1の半導体層に
光を照射することにより、積層部の表面の面あれを回避
することができ、平坦性のよい積層部が得られる。
After the step (a), the method further comprises the step of forming a cap layer on the laminated portion, and the step (b) above.
Then, by irradiating the first semiconductor layer with light from above the cap layer, it is possible to avoid the surface roughness of the laminated portion, and to obtain the laminated portion with good flatness.

【0029】上記工程(b)の後、上記キャップ層を除
去する工程と、上記積層部の上に転写用基板を固着する
工程と、上記転写用基板を固着した後又は固着する前
に、上記単結晶基板の裏面から光を照射して、上記単結
晶基板を上記積層部から分離させる工程とをさらに含む
ことにより、第1の半導体層の低抵抗化と、単結晶基板
の分離とを円滑に進めることができる。
After the step (b), the step of removing the cap layer, the step of fixing the transfer substrate on the laminated portion, and the step of fixing the transfer substrate or before fixing the transfer substrate are performed. The method further includes the step of irradiating the back surface of the single crystal substrate with light to separate the single crystal substrate from the stacked portion, whereby the resistance of the first semiconductor layer is reduced and the separation of the single crystal substrate is smoothly performed. You can proceed to.

【0030】上記工程(b)において上記積層部の上方
から照射される光よりも、上記基板の裏面から照射され
る光のエネルギーが大きいことが好ましい。
In the step (b), it is preferable that the energy of light emitted from the back surface of the substrate is larger than the energy of light emitted from above the laminated portion.

【0031】上記工程(b)の後、上記第1の半導体層
の上に、導体材料からなるオーミック電極を形成する工
程をさらに含むことにより、オーミック電極と第1の半
導体層との間のコンタクト抵抗を低減することができ
る。
After the step (b), a contact between the ohmic electrode and the first semiconductor layer is further included by further including a step of forming an ohmic electrode made of a conductive material on the first semiconductor layer. The resistance can be reduced.

【0032】上記工程(b)では、上記第1の半導体層
を分解又は変質させて導体層を形成し、上記工程(b)
の後に、上記導体層の上に導体材料からなるオーミック
電極を形成する工程をさらに含むことにより、第1の半
導体層よりもさらに低抵抗化された導体層を含み、か
つ、オーミック電極と導体層との間のコンタクト抵抗を
低減することができる。
In the step (b), the first semiconductor layer is decomposed or altered to form a conductor layer, and the step (b) is performed.
After that, the method further includes a step of forming an ohmic electrode made of a conductive material on the conductor layer, thereby including a conductor layer having a resistance lower than that of the first semiconductor layer, and including the ohmic electrode and the conductor layer. The contact resistance between and can be reduced.

【0033】上記工程(b)の後で上記オーミック電極
を形成する前に、上記導体層の表面部をエッチングする
工程をさらに含むことが好ましい。
It is preferable that the method further includes a step of etching the surface portion of the conductor layer after the step (b) and before forming the ohmic electrode.

【0034】上記工程(a)では、上記第1の半導体層
を挟んで上記第2の半導体層に対向する,上記第1の半
導体層とは禁止帯幅が異なるn型の第3の半導体層をさ
らに有するように上記積層部を形成することにより、ヘ
テロバイポーラトランジスタの各領域として利用しうる
積層部が得られる。
In the step (a), an n-type third semiconductor layer facing the second semiconductor layer with the first semiconductor layer interposed therebetween and having a band gap different from that of the first semiconductor layer is provided. By forming the above-mentioned laminated portion so as to further include, a laminated portion that can be used as each region of the hetero bipolar transistor is obtained.

【0035】その場合、上記第3の半導体層の禁止帯幅
が、上記第1の半導体層よりも大きく、かつ上記光のエ
ネルギーよりも大きいことにより、第3の半導体層に影
響をほとんど与えず、第1の半導体層に到達させること
が容易である。
In this case, since the band gap of the third semiconductor layer is larger than that of the first semiconductor layer and larger than the energy of light, the third semiconductor layer is hardly affected. , It is easy to reach the first semiconductor layer.

【0036】上記第1の半導体層からバイポーラトラン
ジスタのコレクタ領域を形成し、上記第2の半導体層か
らバイポーラトランジスタのベース領域を形成し、上記
第3の半導体層からバイポーラトランジスタのエミッタ
領域を形成することができる。
The collector region of the bipolar transistor is formed from the first semiconductor layer, the base region of the bipolar transistor is formed from the second semiconductor layer, and the emitter region of the bipolar transistor is formed from the third semiconductor layer. be able to.

【0037】その場合、上記エミッタ領域の禁制帯幅
を、上記ベース領域の禁制帯幅よりも大きくすることが
好ましい。
In that case, it is preferable that the forbidden band width of the emitter region is larger than the forbidden band width of the base region.

【0038】上記工程(c)は、不活性ガス雰囲気又は
減圧雰囲気下で行なわれることが好ましい。
The step (c) is preferably performed in an inert gas atmosphere or a reduced pressure atmosphere.

【0039】上記光として、上記第1の半導体層中のp
型不純物を活性化させる際には、上記第2の半導体層の
禁制帯幅より小さいエネルギーを有するものが用いられ
ることにより、第2の半導体層の熱的損傷を確実に回避
することができる。
As the light, p in the first semiconductor layer is used.
When activating the type impurities, a material having energy smaller than the forbidden band width of the second semiconductor layer is used, so that thermal damage to the second semiconductor layer can be reliably avoided.

【0040】上記光の光源が、パルス状に発振するレー
ザであることにより、比較的出力の大きいレーザを用い
ることができ、エネルギーと照射時間との制御も容易と
なる。
Since the light source of the light is a laser that oscillates in a pulsed manner, a laser having a relatively large output can be used, and control of energy and irradiation time becomes easy.

【0041】上記光として、上記第1の半導体層中のp
型不純物を活性化する際には、水銀灯の輝線が用いられ
てもよい。
As the light, p in the first semiconductor layer is used.
The bright line of a mercury lamp may be used when activating the type impurities.

【0042】上記光を照射する際に、上記単結晶基板を
加熱することにより、スペーサ層を形成する際に熱膨張
係数の差により生じた膜中のストレスを緩和することが
できるので、大面積の単結晶基板上に形成された半導体
層を単結晶基板から分離させることが容易となるその場
合、記単結晶基板を加熱する際の加熱温度は、400℃
以上750℃以下であることが好ましい。
By heating the single crystal substrate when irradiating with the light, it is possible to relieve the stress in the film caused by the difference in the coefficient of thermal expansion when the spacer layer is formed. In this case, it becomes easy to separate the semiconductor layer formed on the single crystal substrate from the single crystal substrate. In that case, the heating temperature for heating the single crystal substrate is 400 ° C.
It is preferably 750 ° C. or lower.

【0043】上記光が、光束を単結晶基板面内でスキャ
ンさせるように照射されることにより、大面積の単結晶
基板上に形成された積層部から単結晶基板を分離させる
ことが容易となる。
By irradiating the light beam so that the light beam scans the surface of the single crystal substrate, it becomes easy to separate the single crystal substrate from the laminated portion formed on the large area single crystal substrate. .

【0044】上記工程(a)では、上記第1の半導体層
を形成する際に、ドーパントとしてMgまたはBeを用
いることができる。
In the step (a), Mg or Be can be used as a dopant when forming the first semiconductor layer.

【0045】上記工程(a)では、上記第1の半導体層
を、水素を含む雰囲気中で形成することにより、その後
第1の半導体層から水素を脱離させる必要が生じるが、
その場合にも本発明を適用することにより、水素を容易
に脱離させて、第1の半導体層の低抵抗化を図ることが
できる。
In the step (a), it is necessary to desorb hydrogen from the first semiconductor layer by forming the first semiconductor layer in an atmosphere containing hydrogen.
Even in that case, by applying the present invention, hydrogen can be easily desorbed to reduce the resistance of the first semiconductor layer.

【0046】上記単結晶基板として、サファイア基板,
SiC基板,MgO基板,LiGaO2 基板,LiGa
x Al1-x2 (0≦x≦1)混晶基板及びLiAlO
2 基板の中から選ばれる1つの基板を用いることが好ま
しい。サファイア基板を用いることにより、初期成長を
改善し結晶性の良好な窒素を含むIII-V 族化合物半導体
層をその上に形成することができる。また、SiC基板
またはLiAlO2 基板を用いることにより、単結晶基
板の格子定数が窒素を含むIII-V 族化合物半導体層と近
くなるので、結晶性の良好な窒素を含むIII-V 族化合物
からなる半導体層をその上に形成することが可能とな
る。
As the single crystal substrate, a sapphire substrate,
SiC substrate, MgO substrate, LiGaO 2 substrate, LiGa
x Al 1-x O 2 (0 ≦ x ≦ 1) mixed crystal substrate and LiAlO
It is preferable to use one substrate selected from the two substrates. By using the sapphire substrate, it is possible to improve the initial growth and form a group III-V compound semiconductor layer containing nitrogen having good crystallinity thereon. Further, by using the SiC substrate or the LiAlO 2 substrate, the lattice constant of the single crystal substrate becomes close to that of the III-V group compound semiconductor layer containing nitrogen, so that the single crystal substrate is made of a III-V group compound containing nitrogen with good crystallinity. It is possible to form a semiconductor layer on it.

【0047】上記転写用基板として、Si基板,GaA
s基板,GaP基板及びInP基板の中から選ばれる1
つの基板を用いることにより、良好なへき開面が容易に
得られる。
As the transfer substrate, a Si substrate, GaA
1 selected from s substrate, GaP substrate and InP substrate
By using two substrates, a good cleavage surface can be easily obtained.

【0048】[0048]

【発明の実施の形態】(第1の実施形態)図1(a)〜
(c)は、本発明の第1の実施形態における窒化物半導
体を用いた半導体装置の製造方法を示す断面図である。
BEST MODE FOR CARRYING OUT THE INVENTION (First Embodiment) FIG.
FIG. 3C is a sectional view showing the method for manufacturing the semiconductor device using the nitride semiconductor according to the first embodiment of the present invention.

【0049】まず、図1(a)に示す工程で、主面が
(0001)面であるサファイア基板1(ウエハ)の上
に、例えば有機金属気相成長法(MOCVD)を用い
て、組成が(Alx Ga1-xy In1-y N(0≦x≦
1、0≦y≦1)で表される厚み約3μmのp型InG
aAlN層2を形成する。ここでは、例えば500℃程
度の低温で50nm程度と薄いアモルファスAlNバッ
ファ層あるいはGaN層を形成した後に、p型InGa
AlN層2を形成してもよい。また、図示しないが、p
型InGaAlN層2は、p型GaN層あるいはp型A
lGaNクラッド層を含んでいる。本実施形態において
は、例えば、下方から順に、p型GaN層,p型(Al
0.1 Ga0.9 )Nクラッド層及びp型(Al0.1 Ga
0.90.9 In y0.1 N層を積層して形成されている。
First, in the step shown in FIG. 1A, the main surface is
On the (0001) plane of the sapphire substrate 1 (wafer)
For example, using metal organic chemical vapor deposition (MOCVD)
And the composition is (Alx Ga1-x )y In1-y N (0 ≦ x ≦
1, 0 ≦ y ≦ 1) p-type InG having a thickness of about 3 μm
The aAlN layer 2 is formed. Here, for example, about 500 ℃
Amorphous AlN thin film with a thickness of about 50 nm at low temperature
After forming the phosphor layer or the GaN layer, p-type InGa
The AlN layer 2 may be formed. Although not shown, p
The InGaAlN layer 2 is a p-type GaN layer or a p-type A
It includes an lGaN cladding layer. In this embodiment
Is, for example, a p-type GaN layer, a p-type (Al
0.1 Ga0.9 ) N-clad layer and p-type (Al0.1 Ga
0.9 )0.9 In y0.1 It is formed by stacking N layers.

【0050】続いて、p型InGaAlN層2の上に、
組成が(Alx Ga1-xy In1- y N(0≦x≦1、
0≦y≦1)で表されるアンドープのInGaAlN活
性層3を形成する。InGaAlN活性層3は、例えば
InGaN量子井戸構造を含んでおり、発光ダイオード
や半導体レーザの場合には、電流の注入に応じて青色あ
るいは青紫色の光を発光する領域である。さらに続い
て、InGaAlN活性層3の上に、組成が(Alx
1-xy In1-y N(0≦x≦1、0≦y≦1)で表
される厚み約0.5μmのn型InGaAlN層4を形
成する。n型InGaAlN層4は、n型AlGaNク
ラッド層あるいはn型GaN層を含んでいる。以上によ
り、p型InGaAlN層2,InGaAlN活性層3
及びn型InGaAlN層4からなる積層部10を形成
する。
Then, on the p-type InGaAlN layer 2,
The composition is (Al x Ga 1-x ) y In 1- y N (0 ≦ x ≦ 1,
An undoped InGaAlN active layer 3 represented by 0 ≦ y ≦ 1) is formed. The InGaAlN active layer 3 includes, for example, an InGaN quantum well structure, and in the case of a light emitting diode or a semiconductor laser, it is a region that emits blue or blue-violet light in response to current injection. Further, subsequently, on the InGaAlN active layer 3, the composition is (Al x G
a 1-x ) y In 1-y N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1) and an n-type InGaAlN layer 4 having a thickness of about 0.5 μm is formed. The n-type InGaAlN layer 4 includes an n-type AlGaN cladding layer or an n-type GaN layer. As described above, the p-type InGaAlN layer 2, the InGaAlN active layer 3
Then, the laminated portion 10 including the n-type InGaAlN layer 4 is formed.

【0051】上記工程において、n型層の形成時にはS
iが、p型層の形成時にはMgが、それぞれドーパント
として添加されている。また、MOCVDによるエピタ
キシャル成長を行なう際には、キャリアガスとして水素
ガスを用いている。as-grownの状態では、p型InGa
AlN層2中においてMgが水素原子と結合しており、
p型InGaAlN層2中のp型不純物が活性化されて
いないので、p型InGaAlN層2は高い電気抵抗を
有している。
In the above process, when forming the n-type layer, S
i and Mg are added as dopants when the p-type layer is formed. In addition, hydrogen gas is used as a carrier gas when performing epitaxial growth by MOCVD. In the as-grown state, p-type InGa
Mg is bonded to hydrogen atoms in the AlN layer 2,
Since the p-type impurities in the p-type InGaAlN layer 2 are not activated, the p-type InGaAlN layer 2 has a high electric resistance.

【0052】次に、図1(b)に示す工程で、窒素雰囲
気下で、サファイア基板1の裏面からKrFエキシマレ
ーザ(波長248nm)のビーム(光束)を照射する。
Next, in the step shown in FIG. 1B, a KrF excimer laser (wavelength 248 nm) beam (light flux) is irradiated from the back surface of the sapphire substrate 1 in a nitrogen atmosphere.

【0053】図2は、照射するKrFエキシマレーザの
出力の時間的変化を示す図である。同図に示すように、
第1段階では、例えばパルスエネルギーが50mJで、
パルス幅が5msのレーザ、つまり、比較的低出力でパ
ルス幅の大きいレーザを照射する。これにより、p型I
nGaAlN層2はレーザを吸収して加熱され、同層内
の水素が膜中から脱離するので、p型InGaAlN層
2の低抵抗化を行なう。
FIG. 2 is a diagram showing the temporal change in the output of the irradiation KrF excimer laser. As shown in the figure,
In the first stage, for example, the pulse energy is 50 mJ,
A laser having a pulse width of 5 ms, that is, a laser having a relatively low output and a large pulse width is emitted. Thereby, the p-type I
The nGaAlN layer 2 is heated by absorbing a laser, and hydrogen in the same layer is desorbed from the film, so that the resistance of the p-type InGaAlN layer 2 is reduced.

【0054】続いて、第2段階で、レーザのパルスエネ
ルギーを200mJに増大させるとともに、パルス幅を
10nsに縮小する。この第2段階におけるレーザの照
射によって、p型InGaAlN層2のうちサファイア
基板1との界面領域で膜の分解が生じる。
Subsequently, in the second step, the pulse energy of the laser is increased to 200 mJ and the pulse width is reduced to 10 ns. By the laser irradiation in the second stage, the film is decomposed in the interface region of the p-type InGaAlN layer 2 with the sapphire substrate 1.

【0055】なお、レーザを第1,第2段階という明確
に区別しうる2種類のパルスで照射するのではなく、例
えばパルス幅(時間)が少しずつ増大するパルスを用い
てもよい。
Instead of irradiating the laser with the two kinds of clearly distinguishable pulses of the first and second stages, for example, a pulse whose pulse width (time) gradually increases may be used.

【0056】この工程において、レーザビーム(光束)
はウエハ面内をスキャンするように照射され、ウエハ全
体は、サファイア基板1と積層部10中の各層2,3,
4との熱膨張係数の差による膜中ストレスを緩和するた
めに、500℃程度に加熱されている。この加熱温度
は、基板上の各層の特性の劣化や大きな変形を招かない
範囲でストレス緩和の機能を発揮するためには、400
℃以上750℃以下の範囲にあることが好ましい。
In this process, the laser beam (light flux)
Is irradiated so as to scan the inside of the wafer surface, and the entire wafer is covered with the sapphire substrate 1 and the layers 2, 3, and 3 in the laminated portion 10.
In order to alleviate the stress in the film due to the difference in the coefficient of thermal expansion from No. 4, the film is heated to about 500 ° C. This heating temperature is set to 400 in order to exert the stress relieving function within the range in which the characteristics of each layer on the substrate are not deteriorated or largely deformed.
It is preferably in the range of ℃ to 750 ℃.

【0057】そして、図1(c)に示す工程で、積層部
10(p型InGaAlN層2,InGaAlN活性層
3及びn型InGaAlN層4)からサファイア基板1
を分離させる(基板分離)。その後、積層部10中のp
型InGaAlN層2,InGaAlN活性層3及びn
型InGaAlN層4を利用した発光ダイオードや半導
体レーザを形成するが、その工程では周知慣用の技術を
用いることができる。
Then, in the step shown in FIG. 1C, the stacked portion 10 (p-type InGaAlN layer 2, InGaAlN active layer 3 and n-type InGaAlN layer 4) is removed from the sapphire substrate 1.
Are separated (substrate separation). After that, p in the laminated portion 10
Type InGaAlN layer 2, InGaAlN active layer 3 and n
A light emitting diode or a semiconductor laser using the type InGaAlN layer 4 is formed, and a well-known and common technique can be used in the process.

【0058】従って、本実施形態では、サファイア基板
1の裏面から照射したレーザによってp型InGaAl
N層2の低抵抗化を図ることができる。このとき、照射
するレーザのエネルギーとパルス幅との調整によって、
積層部10中の各層が高温に加熱されるのを回避するこ
とができる。したがって、積層部10中のドーパントの
拡散を抑制して、ドーパントプロファイルの急峻性を維
持することができる。よって、特性の良好なデバイス
(発光特性の良好な発光ダイオードや半導体レーザな
ど)を実現することが可能となる。
Therefore, in this embodiment, the p-type InGaAl is irradiated by the laser irradiated from the back surface of the sapphire substrate 1.
It is possible to reduce the resistance of the N layer 2. At this time, by adjusting the energy of the laser to be irradiated and the pulse width,
It is possible to avoid heating each layer in the laminated portion 10 to a high temperature. Therefore, it is possible to suppress the diffusion of the dopant in the stacked portion 10 and maintain the steepness of the dopant profile. Therefore, it is possible to realize a device having good characteristics (such as a light emitting diode or a semiconductor laser having good light emitting characteristics).

【0059】また、図1(b)に示す工程の第2段階に
おいて、照射する半導体レーザのパワーエネルギーやパ
ルス幅を変化させることにより、サファイア基板1とp
型InGaAlN層2との界面でサファイア基板1を分
離することができるので、低抵抗化と基板分離とを同時
に行なうことが可能となる。
In the second step of the process shown in FIG. 1B, the power energy and pulse width of the semiconductor laser to be irradiated are changed to change the sapphire substrate 1 and p.
Since the sapphire substrate 1 can be separated at the interface with the type InGaAlN layer 2, it is possible to simultaneously reduce the resistance and separate the substrate.

【0060】また、積層部10のp型InGaAlN層
2とn型InGaAlN層4との双方に電極を形成する
ことができる。絶縁性基板上に、p型InGaAlN層
2,InGaAlN層3及びn型InGaAlN層4を
搭載した場合には、p型InGaAlN層2又はn型I
nGaAlN層4のうち下方に位置するInGaAlN
層にコンタクトする電極を形成するに際し、その上方に
位置するInGaAlN層及びInGaAlN活性層を
エッチングする必要がある。それに対し、本実施形態で
は、このようなエッチングプロセスを必要としないの
で、チップサイズの縮小と製造コストの低減とを図るこ
とができる。
Further, electrodes can be formed on both the p-type InGaAlN layer 2 and the n-type InGaAlN layer 4 of the laminated portion 10. When the p-type InGaAlN layer 2, the InGaAlN layer 3 and the n-type InGaAlN layer 4 are mounted on the insulating substrate, the p-type InGaAlN layer 2 or the n-type I
InGaAlN located below the nGaAlN layer 4
When forming an electrode in contact with the layer, it is necessary to etch the InGaAlN layer and the InGaAlN active layer located thereabove. On the other hand, in the present embodiment, since such an etching process is not required, it is possible to reduce the chip size and the manufacturing cost.

【0061】ただし、図1(c)に示す工程の後に、p
型InGaAlN層2,InGaAlN層3及びn型I
nGaAlN層4からなる積層部10を、Si基板等の
上に搭載してもよい。その場合には、基板の材料として
サファイア基板よりも熱伝導率の高いものを選択するこ
とにより、放熱性の向上を図ることができる。放熱性の
向上により、例えば発光ダイオードや半導体レーザで
は、高パワー動作を実現することが可能となる。
However, after the step shown in FIG.
Type InGaAlN layer 2, InGaAlN layer 3 and n-type I
The laminated portion 10 made of the nGaAlN layer 4 may be mounted on a Si substrate or the like. In that case, heat dissipation can be improved by selecting a material having a higher thermal conductivity than the sapphire substrate as the material of the substrate. By improving the heat dissipation, it is possible to realize high power operation in a light emitting diode or a semiconductor laser, for example.

【0062】なお、従来では、サファイア基板上にIn
GaAlN層(GaN層)を形成する場合、アンドープ
でもn型になりやすいこと、p型層を上面側に形成しな
いと不純物の活性化が困難と考えられていたことなどか
ら、積層部の最下部はn型層であった。しかし、本発明
では、レーザ光の照射によってp型層中のp型不純物を
活性化できるので、p型層が積層部の最下部にあっても
よいし最上部にあってもよい。よって、積層膜中の各層
の導電型を容易に選択することができる。
In the past, In was deposited on a sapphire substrate.
When forming a GaAlN layer (GaN layer), even if it is undoped, it tends to be n-type, and it was considered difficult to activate impurities unless a p-type layer was formed on the upper surface side. Was an n-type layer. However, in the present invention, since the p-type impurity in the p-type layer can be activated by irradiation with laser light, the p-type layer may be at the bottom or the top of the laminated portion. Therefore, the conductivity type of each layer in the laminated film can be easily selected.

【0063】(第2の実施形態)図3(a)〜(d)
は、本発明の第2の実施形態における窒化物半導体を用
いた半導体装置の製造方法を示す断面図である。
(Second Embodiment) FIGS. 3A to 3D.
FIG. 6A is a cross-sectional view showing the method for manufacturing the semiconductor device using the nitride semiconductor according to the second embodiment of the present invention.

【0064】まず、図3(a)に示す工程で、主面が
(0001)面であるサファイア基板1(ウエハ)の上
に、例えば有機金属気相成長法(MOCVD)を用い
て、組成が(Alx Ga1-xy In1-y N(0≦x≦
1、0≦y≦1)で表される厚み約2μmのp型InG
aAlN層2を形成する。ここでは、例えば500℃程
度の低温で50nm程度と薄いアモルファスAlNバッ
ファ層を形成した後に、p型InGaAlN層2を形成
してもよい。また、図示しないが、p型InGaAlN
層2は、p型GaN層あるいはp型AlGaNクラッド
層を含んでいる。続いて、p型InGaAlN層2の上
に、組成が(Alx Ga1-xy In1-y N(0≦x≦
1、0≦y≦1)で表されるアンドープのInGaAl
N活性層3を形成する。InGaAlN活性層3は、例
えばInGaN量子井戸構造を含んでおり、発光ダイオ
ードや半導体レーザの場合には、電流の注入に応じて青
色あるいは青紫色の光を発光する領域である。さらに続
いて、InGaAlN活性層3の上に、組成が(Alx
Ga1-xy In1-y N(0≦x≦1、0≦y≦1)で
表される厚み約0.5μmのn型InGaAlN層4を
形成する。n型InGaAlN層4は、n型AlGaN
クラッド層あるいはn型GaN層を含んでいる。以上に
より、p型InGaAlN層2,InGaAlN活性層
3及びn型InGaAlN層4からなる積層部10を形
成する。
First, in the step shown in FIG. 3A, the composition is changed on the sapphire substrate 1 (wafer) whose main surface is the (0001) plane by, for example, metal organic chemical vapor deposition (MOCVD). (Al x Ga 1-x ) y In 1-y N (0 ≦ x ≦
1, 0 ≦ y ≦ 1) and a p-type InG having a thickness of about 2 μm
The aAlN layer 2 is formed. Here, the p-type InGaAlN layer 2 may be formed after forming a thin amorphous AlN buffer layer having a thickness of about 50 nm at a low temperature of about 500 ° C., for example. Although not shown, p-type InGaAlN
Layer 2 includes a p-type GaN layer or a p-type AlGaN cladding layer. Then, on the p-type InGaAlN layer 2, the composition is (Al x Ga 1-x ) y In 1-y N (0 ≦ x ≦
Undoped InGaAl represented by 1, 0 ≦ y ≦ 1)
The N active layer 3 is formed. The InGaAlN active layer 3 includes, for example, an InGaN quantum well structure, and in the case of a light emitting diode or a semiconductor laser, it is a region that emits blue or blue-violet light in response to current injection. Further, subsequently, on the InGaAlN active layer 3, the composition is (Al x
Ga 1-x ) y In 1-y N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1) and an n-type InGaAlN layer 4 having a thickness of about 0.5 μm is formed. The n-type InGaAlN layer 4 is made of n-type AlGaN.
It includes a clad layer or an n-type GaN layer. As described above, the laminated portion 10 including the p-type InGaAlN layer 2, the InGaAlN active layer 3 and the n-type InGaAlN layer 4 is formed.

【0065】上記工程において、n型層の形成時にはS
iが、p型層の形成時にはMgが、それぞれドーパント
として添加されている。また、MOCVDによるエピタ
キシャル成長を行なう際には、キャリアガスとして水素
ガスを用いている。as-grownの状態では、p型InGa
AlN層2中においてMgが水素原子と結合しており
(活性化されていない)、その結果、p型InGaAl
N層2は高い電気抵抗を有している。
In the above process, when forming the n-type layer, S
i and Mg are added as dopants when the p-type layer is formed. In addition, hydrogen gas is used as a carrier gas when performing epitaxial growth by MOCVD. In the as-grown state, p-type InGa
Mg is bonded to hydrogen atoms (not activated) in the AlN layer 2, and as a result, p-type InGaAl
The N layer 2 has a high electric resistance.

【0066】次に、図3(b)に示す工程で、周知の貼
り合わせ技術を用いて、n型InGaAlN層4を主面
がほぼ(001)面であるSi基板5(転写用基板)に
接着する。
Next, in a step shown in FIG. 3B, the n-type InGaAlN layer 4 is formed on the Si substrate 5 (transfer substrate) whose main surface is a substantially (001) surface by using a known bonding technique. To glue.

【0067】このとき、半導体レーザを作成する場合に
は、へき開が容易になるように、InGaAlN層の<
1 1-2 0>方向と、Si基板の<110>方向とが平行
になるように、InGaAlN層とSi基板とを互いに
接着する。
At this time, when a semiconductor laser is manufactured, the InGaAlN layer <
The InGaAlN layer and the Si substrate are adhered to each other so that the 1 1 2 0> direction is parallel to the <110> direction of the Si substrate.

【0068】次に、図3(c)に示す工程で、窒素雰囲
気下で、サファイア基板1の裏面からKrFエキシマレ
ーザ(波長248nm)のビーム(光束)を照射する。
このとき、例えば第1の実施形態における図2に示すよ
うな第1,第2段階に変化させたレーザを照射すること
により、第1段階でp型InGaAlN層2中の水素を
脱離させてその低抵抗化を行ない、第2段階で、サファ
イア基板1をInGaAlN層,3,4から分離する。
Next, in a step shown in FIG. 3C, a KrF excimer laser beam (wavelength 248 nm) is irradiated from the back surface of the sapphire substrate 1 in a nitrogen atmosphere.
At this time, for example, by irradiating the laser which has been changed to the first and second stages as shown in FIG. 2 in the first embodiment, hydrogen in the p-type InGaAlN layer 2 is desorbed in the first stage. The resistance is reduced, and the sapphire substrate 1 is separated from the InGaAlN layers 3, 4 in the second step.

【0069】なお、レーザを第1,第2段階という明確
に区別しうる2種類のパルスで照射するのではなく、例
えばパルス幅(時間)が少しずつ増大するパルスを用い
てもよい。
It should be noted that instead of irradiating the laser with two kinds of clearly distinguishable pulses of the first and second stages, for example, a pulse whose pulse width (time) gradually increases may be used.

【0070】この工程において、レーザビーム(光束)
は、ウエハ面内をスキャンするように照射され、ウエハ
全体は、サファイア基板1及び積層部10中の各層の熱
膨張係数の差による膜中ストレスを緩和するために、5
00℃程度に加熱されている。この加熱温度は、基板上
の各層の特性の劣化や大きな変形を招かない範囲でスト
レス緩和の機能を発揮するためには、400℃以上75
0℃以下の範囲にあることが好ましい。
In this process, the laser beam (light flux)
Is irradiated so as to scan the inside of the wafer surface, and the entire wafer is covered with 5 in order to reduce the stress in the film due to the difference in the coefficient of thermal expansion between the sapphire substrate 1 and each layer in the laminated portion 10.
It is heated to about 00 ° C. This heating temperature is 400 ° C. or higher and 75 ° C. or higher in order to exert the stress relieving function within the range in which the characteristics of each layer on the substrate are not deteriorated or largely deformed.
It is preferably in the range of 0 ° C or lower.

【0071】なお、ここで用いるKrFエキシマレーザ
の光密度は、600mJ/cm2 以上が望ましい。
The optical density of the KrF excimer laser used here is preferably 600 mJ / cm 2 or more.

【0072】そして、図3(d)に示す工程で、積層部
10(p型InGaAlN層2,InGaAlN活性層
3及びn型InGaAlN層4)及びSi基板5からサ
ファイア基板1を分離させる(基板分離)。
Then, in the step shown in FIG. 3D, the sapphire substrate 1 is separated from the laminated portion 10 (p-type InGaAlN layer 2, InGaAlN active layer 3 and n-type InGaAlN layer 4) and the Si substrate 5 (substrate separation). ).

【0073】なお、第2段階におけるレーザ光の照射に
よって、サファイア基板1の分離が終了した後に、Si
基板5の接着を行なっても良い。
After the sapphire substrate 1 has been separated by the laser irradiation in the second stage, Si
The substrate 5 may be adhered.

【0074】その後、積層部10中のp型InGaAl
N層2,InGaAlN活性層3及びn型InGaAl
N層4を利用した発光ダイオードや半導体レーザを形成
するが、その工程では周知慣用の技術を用いることがで
きる。
Then, p-type InGaAl in the laminated portion 10
N layer 2, InGaAlN active layer 3 and n-type InGaAl
Although a light emitting diode or a semiconductor laser using the N layer 4 is formed, a well-known and common technique can be used in the process.

【0075】従って、本実施形態では、第1の実施形態
と同様に、サファイア基板1の裏面から照射したレーザ
によってp型InGaAlN層2の低抵抗化を図ること
ができる。このとき、照射するレーザのエネルギーとパ
ルス幅との調整によって、積層部10中の各層が高温に
加熱されるのを回避することができる。したがって、積
層部10中のドーパントの拡散を抑制して、ドーパント
プロファイルの急峻性を維持することができる。よっ
て、特性の良好なデバイス(発光特性の良好な発光ダイ
オードや半導体レーザなど)を実現することが可能とな
る。
Therefore, in the present embodiment, the resistance of the p-type InGaAlN layer 2 can be reduced by the laser emitted from the back surface of the sapphire substrate 1 as in the first embodiment. At this time, it is possible to avoid heating each layer in the stacked unit 10 to a high temperature by adjusting the energy of the laser to be applied and the pulse width. Therefore, it is possible to suppress the diffusion of the dopant in the stacked portion 10 and maintain the steepness of the dopant profile. Therefore, it is possible to realize a device having good characteristics (such as a light emitting diode or a semiconductor laser having good light emitting characteristics).

【0076】また、図3(c)に示す工程の第2段階に
おいて、照射する半導体レーザのパワーエネルギーやパ
ルス幅を変化させることにより、サファイア基板1とp
型InGaAlN層2との界面でサファイア基板1を分
離することができるので、低抵抗化と基板分離とを同時
に行なうことが可能となる。
In the second step of the process shown in FIG. 3C, the sapphire substrates 1 and p are changed by changing the power energy and pulse width of the semiconductor laser to be irradiated.
Since the sapphire substrate 1 can be separated at the interface with the type InGaAlN layer 2, it is possible to simultaneously reduce the resistance and separate the substrate.

【0077】また、p型InGaAlN層2,InGa
AlN活性層3及びn型InGaAlN層4からなる積
層部10をSi基板5の上に搭載しているので、後に、
この構造を利用して半導体レーザを作成する場合には、
積層部10中の各層(特にInGaAlN活性層3)と
Si基板5とのへき開面がほぼ一致するように両者の結
晶方位関係を調整することにより、平坦性のよいへき開
面が得られる。その結果、半導体レーザの良好な共振器
が得られる。また、Si基板5の熱伝導率がサファイア
基板1よりも高いことを利用して、低しきい値電流ある
いは高パワー動作といった高性能半導体レーザを実現で
きる。
In addition, the p-type InGaAlN layer 2, InGa
Since the laminated portion 10 including the AlN active layer 3 and the n-type InGaAlN layer 4 is mounted on the Si substrate 5, it will be described later.
When making a semiconductor laser using this structure,
By adjusting the crystal orientation relationship between each layer (especially InGaAlN active layer 3) in the laminated portion 10 and the Si substrate 5 so that the cleavage planes thereof are substantially coincident with each other, a cleavage plane with good flatness can be obtained. As a result, a good resonator for a semiconductor laser can be obtained. Further, by utilizing the fact that the thermal conductivity of the Si substrate 5 is higher than that of the sapphire substrate 1, it is possible to realize a high-performance semiconductor laser capable of low threshold current or high power operation.

【0078】(第3の実施形態)図4(a)〜(c)
は、本発明の第3の実施形態における窒化物半導体を用
いた半導体装置の製造方法を示す断面図である。
(Third Embodiment) FIGS. 4A to 4C.
FIG. 6A is a cross-sectional view showing the method for manufacturing the semiconductor device using the nitride semiconductor according to the third embodiment of the present invention.

【0079】まず、図4(a)に示す工程で、主面が
(0001)面であるサファイア基板1(ウエハ)の上
に、例えば有機金属気相成長法(MOCVD)を用い
て、組成が(Alx Ga1-xy In1-y N(0≦x≦
1、0≦y≦1)で表される厚み約3μmのn型InG
aAlN層4を形成する。ここでは、例えば500℃程
度の低温で50nm程度と薄いアモルファスAlNバッ
ファ層を形成した後に、n型InGaAlN層4を形成
してもよい。また、図示しないが、n型InGaAlN
層4は、n型GaN層あるいはn型AlGaNクラッド
層を含んでいる。続いて、n型InGaAlN層4の上
に、組成が(Alx Ga1-xy In1-y N(0≦x≦
1、0≦y≦1)で表されるアンドープのInGaAl
N活性層3を形成する。InGaAlN活性層3は、例
えばInGaN量子井戸構造を含んでおり、発光ダイオ
ードや半導体レーザの場合には、電流の注入に応じて青
色あるいは青紫色の光を発光する領域である。さらに続
いて、InGaAlN活性層3の上に、組成が(Alx
Ga1-xy In1-y N(0≦x≦1、0≦y≦1)で
表される厚み約0.5μmのp型InGaAlN層2を
形成する。p型InGaAlN層2は、p型AlGaN
クラッド層あるいはp型GaN層を含んでいる。以上に
より、p型InGaAlN層2,InGaAlN活性層
3及びn型InGaAlN層4からなる積層部10を形
成する。
First, in the step shown in FIG. 4A, the composition is changed on the sapphire substrate 1 (wafer) whose main surface is the (0001) plane by, for example, metal organic chemical vapor deposition (MOCVD). (Al x Ga 1-x ) y In 1-y N (0 ≦ x ≦
1, 0 ≦ y ≦ 1) n-type InG having a thickness of about 3 μm
The aAlN layer 4 is formed. Here, the n-type InGaAlN layer 4 may be formed after forming a thin amorphous AlN buffer layer having a thickness of about 50 nm at a low temperature of about 500 ° C., for example. Although not shown, n-type InGaAlN
Layer 4 includes an n-type GaN layer or an n-type AlGaN cladding layer. Then, on the n-type InGaAlN layer 4, the composition is (Al x Ga 1-x ) y In 1-y N (0 ≦ x ≦
Undoped InGaAl represented by 1, 0 ≦ y ≦ 1)
The N active layer 3 is formed. The InGaAlN active layer 3 includes, for example, an InGaN quantum well structure, and in the case of a light emitting diode or a semiconductor laser, it is a region that emits blue or blue-violet light in response to current injection. Further, subsequently, on the InGaAlN active layer 3, the composition is (Al x
Ga 1-x ) y In 1-y N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1) and a p-type InGaAlN layer 2 having a thickness of about 0.5 μm is formed. The p-type InGaAlN layer 2 is p-type AlGaN
It includes a clad layer or a p-type GaN layer. As described above, the laminated portion 10 including the p-type InGaAlN layer 2, the InGaAlN active layer 3 and the n-type InGaAlN layer 4 is formed.

【0080】さらに、p型InGaAlN層2の上に、
CVD法により、酸化シリコンからなる厚み約100n
mの酸化膜キャップ層6を形成する。
Further, on the p-type InGaAlN layer 2,
Thickness of about 100n made of silicon oxide by CVD method
An oxide film cap layer 6 of m is formed.

【0081】上記工程では、n型層の形成時にはSi
が、p型層の形成時にはMgが、それぞれドーパントと
して添加されている。また、MOCVDによるエピタキ
シャル成長を行なう際には、キャリアガスとして水素ガ
スを用いている。as-grownの状態では、p型InGaA
lN層2中においてMgが水素原子と結合しており(活
性化されていない)、その結果、p型InGaAlN層
2は高い電気抵抗を有している。
In the above process, Si is formed when the n-type layer is formed.
However, Mg is added as a dopant in forming the p-type layer. In addition, hydrogen gas is used as a carrier gas when performing epitaxial growth by MOCVD. In the as-grown state, p-type InGaA
Mg is bonded to hydrogen atoms in the 1N layer 2 (not activated), and as a result, the p-type InGaAlN layer 2 has a high electric resistance.

【0082】次に、図4(b)に示す工程で、窒素雰囲
気下で、酸化膜キャップ層6の上方からKrFエキシマ
レーザ(波長248nm)のビーム(光束)を照射す
る。なお、サファイア基板1の裏面からKrFエキシマ
レーザ(波長248nm)のレーザを照射してもよい。
Next, in the step shown in FIG. 4B, a KrF excimer laser beam (wavelength 248 nm) is irradiated from above the oxide film cap layer 6 in a nitrogen atmosphere. Note that the back surface of the sapphire substrate 1 may be irradiated with a KrF excimer laser (wavelength 248 nm) laser.

【0083】ここで、レーザの出力パワーはInGaA
lN層2,3,4が分解しない程度とし、第1の実施形
態における図2に示す第1段階の照射のみを行なう。つ
まり、比較的低出力でパルス幅の大きいレーザを照射す
る。これにより、p型InGaAlN層2はレーザを吸
収して加熱され、同層内の水素が膜中から脱離するの
で、p型InGaAlN層2が低抵抗化される。
Here, the output power of the laser is InGaA.
Only the first stage irradiation shown in FIG. 2 in the first embodiment is performed with the level that the 1N layers 2, 3, 4 are not decomposed. That is, a laser having a relatively low output and a large pulse width is emitted. As a result, the p-type InGaAlN layer 2 is heated by absorbing the laser, and hydrogen in the same layer is desorbed from the film, so that the resistance of the p-type InGaAlN layer 2 is reduced.

【0084】この工程において、レーザビーム(光束)
は、ウエハ面内をスキャンするように照射され、ウエハ
全体は、サファイア基板1,積層部中の各層及び酸化膜
キャップ層6の熱膨張係数の差による膜中ストレスを緩
和するために、500℃程度に加熱されている。この加
熱温度は、基板上の各層の特性の劣化や大きな変形を招
かない範囲でストレス緩和の機能を発揮するためには、
400℃以上750℃以下の範囲にあることが好まし
い。
In this step, the laser beam (light flux)
Is irradiated so as to scan the inside of the wafer surface, and the entire wafer is heated at 500 ° C. in order to reduce stress in the film due to the difference in thermal expansion coefficient between the sapphire substrate 1, each layer in the laminated portion and the oxide film cap layer 6. It is heated to a degree. This heating temperature is required to exert a stress relieving function in a range that does not cause deterioration of the characteristics of each layer on the substrate or large deformation.
It is preferably in the range of 400 ° C. or higher and 750 ° C. or lower.

【0085】次に、図4(c)に示す工程で、酸化膜キ
ャップ層6を例えばフッ酸にて除去する。その後、積層
部10中のp型InGaAlN層2,InGaAlN活
性層3及びn型InGaAlN層4を利用した発光ダイ
オードや半導体レーザを形成するが、その工程では周知
慣用の技術を用いることができる。
Next, in the step shown in FIG. 4C, the oxide film cap layer 6 is removed with hydrofluoric acid, for example. After that, a light emitting diode or a semiconductor laser using the p-type InGaAlN layer 2, the InGaAlN active layer 3 and the n-type InGaAlN layer 4 in the laminated portion 10 is formed, and a well-known and common technique can be used in the process.

【0086】従って、本実施形態では、酸化膜キャップ
層6を通して照射したレーザによってp型InGaAl
N層2の低抵抗化を図ることができる。このとき、照射
するレーザのエネルギーとパルス幅との調整によって、
積層部10中の各層が高温に加熱されるのを回避するこ
とができる。したがって、積層部10中のドーパントの
拡散を抑制して、ドーパントプロファイルの急峻性を維
持することができる。よって、特性の良好なデバイス
(発光特性の良好な発光ダイオードや半導体レーザな
ど)を実現することが可能となる。
Therefore, in this embodiment, the p-type InGaAl is irradiated by the laser irradiated through the oxide film cap layer 6.
It is possible to reduce the resistance of the N layer 2. At this time, by adjusting the energy of the laser to be irradiated and the pulse width,
It is possible to avoid heating each layer in the laminated portion 10 to a high temperature. Therefore, it is possible to suppress the diffusion of the dopant in the stacked portion 10 and maintain the steepness of the dopant profile. Therefore, it is possible to realize a device having good characteristics (such as a light emitting diode or a semiconductor laser having good light emitting characteristics).

【0087】加えて、本実施形態では、酸化膜キャップ
層6を形成した後にレーザ照射を行なっているので、温
度上昇による表面の面荒れ、分解といった問題が生じ
ず、平坦な表面が形成される。
In addition, in the present embodiment, since the laser irradiation is performed after the oxide film cap layer 6 is formed, a problem such as surface roughness and decomposition due to temperature rise does not occur, and a flat surface is formed. .

【0088】(第4の実施形態)図5(a)〜(f)
は、本発明の第4の実施形態における窒化物半導体を用
いた半導体装置の製造方法を示す断面図である。
(Fourth Embodiment) FIGS. 5A to 5F.
FIG. 9A is a cross-sectional view showing the method for manufacturing the semiconductor device using the nitride semiconductor according to the fourth embodiment of the present invention.

【0089】まず、図5(a)に示す工程で、主面が
(0001)面であるサファイア基板1(ウエハ)の上
に、例えば有機金属気相成長法(MOCVD)を用い
て、組成が(Alx Ga1-xy In1-y N(0≦x≦
1、0≦y≦1)で表される厚み約3μmのn型InG
aAlN層4を形成する。ここでは、例えば500℃程
度の低温で50nm程度と薄いアモルファスAlNバッ
ファ層を形成した後に、n型InGaAlN層4を形成
してもよい。また、図示しないが、n型InGaAlN
層4は、n型GaN層あるいはn型AlGaNクラッド
層を含んでいる。続いて、n型InGaAlN層4の上
に、組成が(Alx Ga1-xy In1-y N(0≦x≦
1、0≦y≦1)で表されるアンドープのInGaAl
N活性層3を形成する。InGaAlN活性層3は、例
えばInGaN量子井戸構造を含んでおり、発光ダイオ
ードや半導体レーザの場合には、電流の注入に応じて青
色あるいは青紫色の光を発光する領域である。さらに続
いて、InGaAlN活性層3の上に、組成が(Alx
Ga1-xy In1-y N(0≦x≦1、0≦y≦1)で
表される厚み約0.5μmのp型InGaAlN層2を
形成する。p型InGaAlN層2は、p型AlGaN
クラッド層あるいはp型GaN層を含んでいる。以上に
より、p型InGaAlN層2,InGaAlN活性層
3及びn型InGaAlN層4からなる積層部10を形
成する。
First, in the step shown in FIG. 5A, a composition is formed on the sapphire substrate 1 (wafer) whose main surface is the (0001) plane by, for example, metal organic chemical vapor deposition (MOCVD). (Al x Ga 1-x ) y In 1-y N (0 ≦ x ≦
1, 0 ≦ y ≦ 1) n-type InG having a thickness of about 3 μm
The aAlN layer 4 is formed. Here, the n-type InGaAlN layer 4 may be formed after forming a thin amorphous AlN buffer layer having a thickness of about 50 nm at a low temperature of about 500 ° C., for example. Although not shown, n-type InGaAlN
Layer 4 includes an n-type GaN layer or an n-type AlGaN cladding layer. Then, on the n-type InGaAlN layer 4, the composition is (Al x Ga 1-x ) y In 1-y N (0 ≦ x ≦
Undoped InGaAl represented by 1, 0 ≦ y ≦ 1)
The N active layer 3 is formed. The InGaAlN active layer 3 includes, for example, an InGaN quantum well structure, and in the case of a light emitting diode or a semiconductor laser, it is a region that emits blue or blue-violet light in response to current injection. Further, subsequently, on the InGaAlN active layer 3, the composition is (Al x
Ga 1-x ) y In 1-y N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1) and a p-type InGaAlN layer 2 having a thickness of about 0.5 μm is formed. The p-type InGaAlN layer 2 is p-type AlGaN
It includes a clad layer or a p-type GaN layer. As described above, the laminated portion 10 including the p-type InGaAlN layer 2, the InGaAlN active layer 3 and the n-type InGaAlN layer 4 is formed.

【0090】さらに、p型InGaAlN層2の上に、
CVD法により、酸化シリコンからなる厚み約100n
mの酸化膜キャップ層6を形成する。
Further, on the p-type InGaAlN layer 2,
Thickness of about 100n made of silicon oxide by CVD method
An oxide film cap layer 6 of m is formed.

【0091】上記工程では、n型層の形成時にはSi
が、p型層の形成時にはMgが、それぞれドーパントと
して添加されている。また、MOCVDによるエピタキ
シャル成長を行なう際には、キャリアガスとして水素ガ
スを用いている。as-grownの状態では、p型InGaA
lN層2中においてMgが水素原子と結合しており(活
性化されていない)、その結果、p型InGaAlN層
2は高い電気抵抗を有している。
In the above process, Si is formed when the n-type layer is formed.
However, Mg is added as a dopant in forming the p-type layer. In addition, hydrogen gas is used as a carrier gas when performing epitaxial growth by MOCVD. In the as-grown state, p-type InGaA
Mg is bonded to hydrogen atoms in the 1N layer 2 (not activated), and as a result, the p-type InGaAlN layer 2 has a high electric resistance.

【0092】次に、図5(b)に示す工程で、窒素雰囲
気下で、酸化膜キャップ層6の上方からKrFエキシマ
レーザ(波長248nm)のビーム(光束)を照射す
る。
Next, in the step shown in FIG. 5B, a KrF excimer laser beam (wavelength 248 nm) (beam) is irradiated from above the oxide film cap layer 6 in a nitrogen atmosphere.

【0093】ここで、レーザの出力パワーはInGaA
lN層2,3,4が分解しない程度とし、第1の実施形
態における図2に示す第1段階の照射のみを行なう。つ
まり、比較的低出力でパルス幅の大きいレーザを照射す
る。これにより、p型InGaAlN層2はレーザを吸
収して加熱され、同層内の水素が膜中から脱離するの
で、p型InGaAlN層2が低抵抗化される。
Here, the output power of the laser is InGaA.
Only the first stage irradiation shown in FIG. 2 in the first embodiment is performed with the level that the 1N layers 2, 3, 4 are not decomposed. That is, a laser having a relatively low output and a large pulse width is emitted. As a result, the p-type InGaAlN layer 2 is heated by absorbing the laser, and hydrogen in the same layer is desorbed from the film, so that the resistance of the p-type InGaAlN layer 2 is reduced.

【0094】この工程において、レーザビーム(光束)
は、ウエハ面内をスキャンするように照射され、ウエハ
全体は、サファイア基板1,積層部10中の各層及び酸
化膜キャップ層6との熱膨張係数の差による膜中ストレ
スを緩和するために、500℃程度に加熱されている。
この加熱温度は、基板上の各層の特性の劣化や大きな変
形を招かない範囲でストレス緩和の機能を発揮するため
には、400℃以上750℃以下の範囲にあることが好
ましい。
In this step, the laser beam (light flux)
Is irradiated so as to scan the inside of the wafer surface, and the entire wafer is relieved of stress in the film due to the difference in thermal expansion coefficient between the sapphire substrate 1, each layer in the laminated portion 10 and the oxide film cap layer 6. It is heated to about 500 ° C.
The heating temperature is preferably in the range of 400 ° C. or higher and 750 ° C. or lower in order to exert the stress relieving function in the range in which the characteristics of each layer on the substrate are not deteriorated or largely deformed.

【0095】次に、図5(c)に示す工程で、酸化膜キ
ャップ層6を例えばフッ酸にて除去する。
Next, in the step shown in FIG. 5C, the oxide film cap layer 6 is removed with hydrofluoric acid, for example.

【0096】次に、図5(d)に示す工程で、周知の貼
り合わせ技術を用いて、p型InGaAlN層2を主面
がほぼ(001)面であるSi基板5(転写用基板)に
接着する。
Next, in the step shown in FIG. 5D, the p-type InGaAlN layer 2 is formed into a Si substrate 5 (transfer substrate) whose main surface is a substantially (001) surface by using a known bonding technique. To glue.

【0097】このとき、半導体レーザを作成する場合に
は、へき開が容易になるように、InGaAlN層の<
1 1-2 0>方向と、Si基板の<110>方向とが平行
になるように、InGaAlN層とSi基板とを互いに
接着する。
At this time, when a semiconductor laser is produced, the InGaAlN layer <
The InGaAlN layer and the Si substrate are adhered to each other so that the 1 1 2 0> direction is parallel to the <110> direction of the Si substrate.

【0098】そして、図5(e)に示す工程で、窒素雰
囲気下で、サファイア基板1の裏面側からKrFエキシ
マレーザ(波長248nm)のビーム(光束)を照射す
る。
Then, in the step shown in FIG. 5E, a KrF excimer laser beam (wavelength 248 nm) is irradiated from the back surface side of the sapphire substrate 1 in a nitrogen atmosphere.

【0099】ここで、レーザの出力パワーはInGaA
lN層2,3,4が分解しない程度とし、第1の実施形
態における図2に示す第2段階の照射のみを行なう。つ
まり、高出力でパルス幅の小さいレーザを照射する。
Here, the output power of the laser is InGaA.
Only the second stage irradiation shown in FIG. 2 in the first embodiment is performed with the level that the 1N layers 2, 3 and 4 are not decomposed. That is, a laser with high output and a small pulse width is emitted.

【0100】この工程において、レーザビーム(光束)
は、ウエハ面内をスキャンするように照射され、ウエハ
全体は、サファイア基板1,積層部10中の各層及びS
i基板5との熱膨張係数の差による膜中ストレスを緩和
するために、500℃程度に加熱されている。この加熱
温度は、基板上の各層の特性の劣化や大きな変形を招か
ない範囲でストレス緩和の機能を発揮するためには、4
00℃以上750℃以下の範囲にあることが好ましい。
In this step, the laser beam (light flux)
Is irradiated so as to scan the inside of the wafer surface, and the entire wafer is sapphire substrate 1, each layer in the laminated portion 10 and S.
In order to alleviate the stress in the film due to the difference in the coefficient of thermal expansion from the i substrate 5, the film is heated to about 500 ° C. This heating temperature is set to 4 in order to exert the stress mitigating function within a range that does not cause deterioration of the characteristics of each layer on the substrate or large deformation.
It is preferably in the range of 00 ° C or higher and 750 ° C or lower.

【0101】なお、ここで用いるKrFエキシマレーザ
の光密度は、600mJ/cm2 以上が望ましい。
The optical density of the KrF excimer laser used here is preferably 600 mJ / cm 2 or more.

【0102】これにより、図5(f)に示すように、積
層部10(p型InGaAlN層2,InGaAlN活
性層3及びn型InGaAlN層4)及びSi基板5か
らサファイア基板1を分離させる(基板分離)。
As a result, as shown in FIG. 5F, the sapphire substrate 1 is separated from the laminated portion 10 (p-type InGaAlN layer 2, InGaAlN active layer 3 and n-type InGaAlN layer 4) and the Si substrate 5 (substrate. Separation).

【0103】なお、レーザ光の照射によって、サファイ
ア基板1の分離が終了した後に、Si基板5の接着を行
なっても良い。
The Si substrate 5 may be bonded after the sapphire substrate 1 has been separated by the irradiation of laser light.

【0104】その後、積層部10中のp型InGaAl
N層2,InGaAlN活性層3及びn型InGaAl
N層4を利用した発光ダイオードや半導体レーザを形成
するが、その工程では周知慣用の技術を用いることがで
きる。
Then, p-type InGaAl in the laminated portion 10
N layer 2, InGaAlN active layer 3 and n-type InGaAl
Although a light emitting diode or a semiconductor laser using the N layer 4 is formed, a well-known and common technique can be used in the process.

【0105】従って、本実施形態では、酸化膜キャップ
層6を通して照射したレーザによってp型InGaAl
N層2の低抵抗化を図ることができる。このとき、照射
するレーザのエネルギーとパルス幅との調整によって、
積層部10が高温に加熱されるのを回避することができ
る。したがって、積層部10中のドーパントの拡散を抑
制して、ドーパントプロファイルの急峻性を維持するこ
とができる。よって、特性の良好なデバイス(発光特性
の良好な発光ダイオードや半導体レーザなど)を実現す
ることが可能となる。
Therefore, in this embodiment, the p-type InGaAl is irradiated by the laser irradiated through the oxide film cap layer 6.
It is possible to reduce the resistance of the N layer 2. At this time, by adjusting the energy of the laser to be irradiated and the pulse width,
It is possible to prevent the laminated portion 10 from being heated to a high temperature. Therefore, it is possible to suppress the diffusion of the dopant in the stacked portion 10 and maintain the steepness of the dopant profile. Therefore, it is possible to realize a device having good characteristics (such as a light emitting diode or a semiconductor laser having good light emitting characteristics).

【0106】加えて、本実施形態では、酸化膜キャップ
層6を形成した後にレーザ照射を行なっているので、温
度上昇による表面の面荒れ、分解といった問題が生じ
ず、平坦な表面が形成される。
In addition, in the present embodiment, since the laser irradiation is performed after the oxide film cap layer 6 is formed, a problem such as surface roughening and decomposition due to temperature rise does not occur, and a flat surface is formed. .

【0107】また、積層部10(p型InGaAlN層
2,InGaAlN層3及びn型InGaAlN層4)
がSi基板5の上に搭載されているので、後に、この構
造を利用して半導体レーザを作成する場合には、InG
aAlN層とSi基板とのへき開面がほぼ一致するよう
に両者の結晶方位関係を調整することにより、平坦性の
よいへき開面が得られる。その結果、半導体レーザの良
好な共振器が得られる。また、Si基板5の熱伝導率が
サファイア基板1よりも高いことを利用して、低しきい
値電流あるいは高パワー動作といった高性能半導体レー
ザを実現できる。
The laminated portion 10 (p-type InGaAlN layer 2, InGaAlN layer 3 and n-type InGaAlN layer 4)
Is mounted on the Si substrate 5, so that when a semiconductor laser is produced by utilizing this structure later, InG
By adjusting the crystal orientation relationship between the aAlN layer and the Si substrate so that the cleavage planes of the two layers substantially coincide with each other, a cleavage plane with good flatness can be obtained. As a result, a good resonator for a semiconductor laser can be obtained. Further, by utilizing the fact that the thermal conductivity of the Si substrate 5 is higher than that of the sapphire substrate 1, it is possible to realize a high-performance semiconductor laser capable of low threshold current or high power operation.

【0108】(第5の実施形態)図6(a)〜(c)
は、本発明の第5の実施形態における窒化物半導体を用
いた半導体装置の製造方法を示す断面図である。
(Fifth Embodiment) FIGS. 6A to 6C.
FIG. 9A is a cross-sectional view showing a method of manufacturing a semiconductor device using a nitride semiconductor according to a fifth embodiment of the present invention.

【0109】まず、図6(a)に示す工程で、主面が
(0001)面であるサファイア基板1(ウエハ)の上
に、例えばRFスパッタリングにより、スペーサ層とな
る厚み約100nmのZnO層13を形成し、さらに、
ZnO層13の上に、例えば有機金属気相成長(MOC
VD)により、組成が(Alx Ga1-xy In1-y
(0≦x≦1、0≦y≦1)で表される厚み約3μmの
p型InGaAlN層2を形成する。ここでは、例えば
500℃程度の低温で50nm程度と薄いアモルファス
AlNバッファ層を形成した後に、p型InGaAlN
層2を形成してもよい。また、図示しないが、p型In
GaAlN層2は、p型GaN層あるいはp型AlGa
Nクラッド層を含んでいる。続いて、p型InGaAl
N層2の上に、組成が(Alx Ga1-xy In1-y
(0≦x≦1、0≦y≦1)で表されるアンドープのI
nGaAlN活性層3を形成する。InGaAlN活性
層3は、例えばInGaN量子井戸構造を含んでおり、
発光ダイオードや半導体レーザの場合には、電流の注入
に応じて青色あるいは青紫色の光を発光する領域であ
る。さらに続いて、InGaAlN活性層3の上に、組
成が(Alx Ga1-x y In1-y N(0≦x≦1、0
≦y≦1)で表される厚み約0.5μmのn型InGa
AlN層4を形成する。n型InGaAlN層4は、n
型AlGaNクラッド層あるいはn型GaN層を含んで
いる。n型層の形成時にはSiが、p型層の形成時には
Mgが、それぞれドーパントとして添加されている。以
上により、p型InGaAlN層2,InGaAlN活
性層3及びn型InGaAlN層4からなる積層部10
を形成する。
First, in the step shown in FIG. 6A, the main surface is
On the (0001) plane of the sapphire substrate 1 (wafer)
A spacer layer by, for example, RF sputtering.
To form a ZnO layer 13 having a thickness of about 100 nm.
On the ZnO layer 13, for example, metal organic chemical vapor deposition (MOC)
By VD, the composition is (Alx Ga1-x )y In1-y N
(0 ≦ x ≦ 1, 0 ≦ y ≦ 1) with a thickness of about 3 μm
A p-type InGaAlN layer 2 is formed. Here, for example
Amorphous as thin as 50nm at a low temperature of 500 ℃
After forming the AlN buffer layer, p-type InGaAlN is formed.
The layer 2 may be formed. Although not shown, p-type In
The GaAlN layer 2 is a p-type GaN layer or p-type AlGa.
It includes an N-clad layer. Then, p-type InGaAl
On the N layer 2, the composition is (Alx Ga1-x )y In1-y N
Undoped I represented by (0 ≦ x ≦ 1, 0 ≦ y ≦ 1)
The nGaAlN active layer 3 is formed. InGaAlN activity
The layer 3 includes, for example, an InGaN quantum well structure,
For light emitting diodes and semiconductor lasers, current injection
A region that emits blue or violet light depending on
It Then, on the InGaAlN active layer 3, a group is formed.
Negative (Alx Ga1-x ) y In1-y N (0 ≦ x ≦ 1, 0
N-type InGa having a thickness of about 0.5 μm represented by ≦ y ≦ 1)
The AlN layer 4 is formed. The n-type InGaAlN layer 4 is n
Type AlGaN cladding layer or n-type GaN layer
There is. Si is formed when the n-type layer is formed, and Si is formed when the p-type layer is formed.
Mg is added as a dopant, respectively. Since
As described above, the p-type InGaAlN layer 2 and the InGaAlN active layer are
Part 10 composed of the conductive layer 3 and the n-type InGaAlN layer 4
To form.

【0110】上記工程では、n型層の形成時にはSi
が、p型層の形成時にはMgが、それぞれドーパントと
して添加されている。また、MOCVDによるエピタキ
シャル成長を行なう際には、キャリアガスとして水素ガ
スを用いている。as-grownの状態では、p型InGaA
lN層2中においてMgが水素原子と結合しており(活
性化されていない)、その結果、p型InGaAlN層
2は高い電気抵抗を有している。
In the above process, Si is formed when the n-type layer is formed.
However, Mg is added as a dopant in forming the p-type layer. In addition, hydrogen gas is used as a carrier gas when performing epitaxial growth by MOCVD. In the as-grown state, p-type InGaA
Mg is bonded to hydrogen atoms in the 1N layer 2 (not activated), and as a result, the p-type InGaAlN layer 2 has a high electric resistance.

【0111】次に、図6(b)に示す工程で、窒素雰囲
気下で、図2に示すと同様の方法により、サファイア基
板1の裏面からKrFエキシマレーザ(波長248n
m)のビーム(光束)を照射する。
Next, in the step shown in FIG. 6B, a KrF excimer laser (wavelength 248n is emitted from the rear surface of the sapphire substrate 1 by the same method as shown in FIG. 2 under a nitrogen atmosphere.
The beam (light flux) of m) is irradiated.

【0112】このとき、図2に示すような第1段階で
は、例えばパルスエネルギーが50mJで、パルス幅が
5msのレーザ、つまり、比較的低出力でパルス幅の大
きいレーザを照射する。これにより、p型InGaAl
N層2はレーザを吸収して加熱され、同層内の水素が膜
中から脱離するので、p型InGaAlN層2が低抵抗
化される。ただし、このレーザ出力では、ZnO層13
は分解または融解しない。
At this time, in the first stage as shown in FIG. 2, for example, a laser having a pulse energy of 50 mJ and a pulse width of 5 ms, that is, a laser having a relatively low output and a large pulse width is irradiated. As a result, p-type InGaAl
The N layer 2 is heated by absorbing the laser, and hydrogen in the same layer is desorbed from the film, so that the resistance of the p-type InGaAlN layer 2 is reduced. However, with this laser output, the ZnO layer 13
Does not decompose or melt.

【0113】続いて、第2段階で、レーザのパルスエネ
ルギーを200mJに増大させるとともに、パルス幅を
10nsに縮小する。この第2段階におけるレーザの照
射によって、p型InGaAlN層2のうちサファイア
基板1との界面領域で膜の分解が生じる。
Then, in the second step, the pulse energy of the laser is increased to 200 mJ and the pulse width is reduced to 10 ns. By the laser irradiation in the second stage, the film is decomposed in the interface region of the p-type InGaAlN layer 2 with the sapphire substrate 1.

【0114】なお、レーザを第1,第2段階という明確
に区別しうる2種類のパルスで照射するのではなく、例
えばパルス幅(時間)が少しずつ増大するパルスを用い
てもよい。
Instead of irradiating the laser with the two kinds of clearly distinguishable pulses of the first and second stages, for example, a pulse whose pulse width (time) gradually increases may be used.

【0115】この工程において、レーザビーム(光束)
はウエハ面内をスキャンするように照射され、ウエハ全
体は、サファイア基板1及び積層部10中の各層の熱膨
張係数の差による膜中ストレスを緩和するために、50
0℃程度に加熱されている。この加熱温度は、基板上の
各層の特性の劣化や大きな変形を招かない範囲でストレ
ス緩和の機能を発揮するためには、400℃以上750
℃以下の範囲にあることが好ましい。
In this process, the laser beam (light flux)
Is irradiated so as to scan the inside of the wafer surface, and the entire wafer is reduced by 50% in order to reduce the stress in the film due to the difference in coefficient of thermal expansion between the sapphire substrate 1 and each layer in the laminated portion 10.
It is heated to about 0 ° C. This heating temperature is 400 ° C. or higher and 750 ° C. or higher in order to exert the stress relieving function within the range in which the characteristics of each layer on the substrate are not deteriorated or largely deformed.
It is preferably in the range of ℃ or less.

【0116】そして、図6(c)に示す工程で、積層部
10(p型InGaAlN層2,InGaAlN活性層
3及びn型InGaAlN層4)及びZnO層13から
サファイア基板1を分離させる(基板分離)。その後、
積層部10中のp型InGaAlN層2,InGaAl
N活性層3及びn型InGaAlN層4を利用した発光
ダイオードや半導体レーザを形成するが、その工程では
周知慣用の技術を用いることができる。
Then, in the step shown in FIG. 6C, the sapphire substrate 1 is separated from the stacked portion 10 (p-type InGaAlN layer 2, InGaAlN active layer 3 and n-type InGaAlN layer 4) and the ZnO layer 13 (substrate separation). ). afterwards,
P-type InGaAlN layer 2 and InGaAl in the laminated portion 10
Although a light emitting diode or a semiconductor laser using the N active layer 3 and the n-type InGaAlN layer 4 is formed, a well-known and commonly used technique can be used in the process.

【0117】本実施形態では、図6(b)に示す工程の
第1段階(図2参照)において、照射されるレーザのエ
ネルギーによっては、ZnO層13が分解又は融解する
ことがない。一方、ZnO層13及びp型InGaAl
N層2で吸収された光が熱として伝導することにより、
p型InGaAlN層2が加熱され、水素の脱離による
p型InGaAlN層2が低抵抗化される。すなわち、
上記第1の実施形態と同様の効果を発揮することができ
る。
In this embodiment, in the first step (see FIG. 2) of the process shown in FIG. 6B, the ZnO layer 13 is not decomposed or melted depending on the energy of the laser applied. On the other hand, ZnO layer 13 and p-type InGaAl
Since the light absorbed in the N layer 2 is conducted as heat,
The p-type InGaAlN layer 2 is heated, and the resistance of the p-type InGaAlN layer 2 is reduced by desorption of hydrogen. That is,
The same effect as that of the first embodiment can be exhibited.

【0118】しかも、本実施形態においては、上記第1
の実施形態の効果に加えて、以下の効果を発揮すること
ができる。
Moreover, in the present embodiment, the first
In addition to the effects of the above embodiment, the following effects can be exhibited.

【0119】ZnO層13のバンドギャップ(禁制帯
幅)は、3.27eVであり、n型InGaAlN層4
の最下部を構成するGaN層のバンドギャップ(3.3
9eV)よりも小さい。したがって、本実施形態では、
図6(b)に示す工程中の第2段階において、サファイ
ア基板1の裏面に照射されたレーザ光が、主にZnO層
13で吸収されて各InGaAlN層2,3,4にはわ
ずかしか到達しない。したがって、ZnO層13全体あ
るいはZnO層13のうちサファイア基板1との界面付
近の領域で結晶の分解又は融解が生じるので、低い光パ
ワー密度で積層部10及びZnO層13からサファイア
基板1を分離することができる。
The band gap (forbidden band width) of the ZnO layer 13 is 3.27 eV, and the n-type InGaAlN layer 4 is formed.
Band gap of the GaN layer (3.3
9 eV). Therefore, in this embodiment,
In the second step of the process shown in FIG. 6B, the laser light applied to the back surface of the sapphire substrate 1 is mainly absorbed by the ZnO layer 13 and reaches the InGaAlN layers 2, 3 and 4 only slightly. do not do. Therefore, crystal decomposition or melting occurs in the entire ZnO layer 13 or in a region of the ZnO layer 13 near the interface with the sapphire substrate 1, so that the sapphire substrate 1 is separated from the stacked portion 10 and the ZnO layer 13 at a low optical power density. be able to.

【0120】また、積層部10中の各InGaAlN層
2,3,4がほとんど融解しないことから、各InGa
AlN層2,3,4中に結晶欠陥やクラックが発生する
のを抑制することができる。すなわち、積層部10全体
の厚みを5μm以下にしても、積層部10中の各層各I
nGaAlN層2,3,4の結晶性を良好に維持しつ
つ、サファイア基板1を分離させることができる。さら
に、積層部10全体の厚みは5μm程度と薄いので、エ
ピタキシャル成長後、基板冷却時に積層部10中の各層
とサファイア基板1との熱膨張係数の差によって生じる
基板の反りを低減することができる。したがって、平坦
なSi基板などとの接着を容易にかつ均一に再現性良く
行なうことが可能となる。
Further, since the InGaAlN layers 2, 3 and 4 in the laminated portion 10 are hardly melted, the InGaAlN layers are not melted.
It is possible to suppress the occurrence of crystal defects and cracks in the AlN layers 2, 3 and 4. That is, even if the thickness of the entire laminated portion 10 is 5 μm or less, each layer I in the laminated portion 10
The sapphire substrate 1 can be separated while maintaining good crystallinity of the nGaAlN layers 2, 3, and 4. Further, since the thickness of the entire laminated portion 10 is as thin as about 5 μm, it is possible to reduce the warp of the substrate caused by the difference in the thermal expansion coefficient between each layer in the laminated portion 10 and the sapphire substrate 1 during the substrate cooling after the epitaxial growth. Therefore, it becomes possible to easily and uniformly adhere to a flat Si substrate or the like with good reproducibility.

【0121】ここで、低い光パワー密度とは、例えばK
rFエキシマレーザのレーザ光を使用した場合、GaN
層とサファイア基板とが直接接している場合に、GaN
層が互いに分離する閾値パワー密度が約600mJ/c
2 であるので、これより小さい値の光パワー密度のこ
とをいう。
Here, the low optical power density means, for example, K
When the laser light of the rF excimer laser is used, GaN
GaN when the layers are in direct contact with the sapphire substrate
The threshold power density at which the layers are separated from each other is about 600 mJ / c
Since it is m 2 , it means an optical power density of a value smaller than this.

【0122】なお、スペーサ層としてZnO層13に代
えてアモルファスのMgOを用いることができる。その
場合、光を照射したときにMgOの分解で生じたMgが
ドーパントとなるので、積層部の最下部がp型層になる
ように調整することが容易となる。
As the spacer layer, amorphous MgO can be used instead of the ZnO layer 13. In that case, since Mg generated by the decomposition of MgO upon irradiation with light serves as a dopant, it becomes easy to adjust the lowermost portion of the laminated portion to be the p-type layer.

【0123】(第6の実施形態)図7(a)〜(c)
は、本発明の第6の実施形態における窒化物半導体を用
いた半導体装置の製造方法を示す断面図である。
(Sixth Embodiment) FIGS. 7A to 7C.
FIG. 9A is a cross-sectional view showing the method for manufacturing the semiconductor device using the nitride semiconductor according to the sixth embodiment of the present invention.

【0124】まず、図7(a)に示す工程で、主面が
(0001)面であるサファイア基板1(ウエハ)の上
に、例えば有機金属気相成長法(MOCVD)を用い
て、厚み約2μmのn型GaN層9を形成する。ここで
は、例えば500℃程度の低温で50nm程度と薄いア
モルファスAlNバッファ層を形成した後に、n型Ga
N層9を形成してもよい。また、n型GaN層9とサフ
ァイア基板1との間に半絶縁性GaN層がさらに設けら
れていてもよい。続いて、n型GaN層9の上に、厚み
約0.2μmのp型GaN層8を形成した後、p型Ga
N層8の上に、厚み約0.5μmのn型Al0.1 Ga
0.9 N層7を形成する。以上により、n型Al 0.1 Ga
0.9 N層7,p型GaN層8及びn型GaN層9からな
る積層部11を形成する。
First, in the step shown in FIG. 7A, the main surface is
On the (0001) plane of the sapphire substrate 1 (wafer)
For example, using metal organic chemical vapor deposition (MOCVD)
Thus, the n-type GaN layer 9 having a thickness of about 2 μm is formed. here
Is as thin as about 50 nm at a low temperature of about 500 ° C.
After forming the morphus AlN buffer layer, n-type Ga
The N layer 9 may be formed. In addition, the n-type GaN layer 9 and the
A semi-insulating GaN layer is further provided between the substrate 1 and the air substrate 1.
It may be. Then, on the n-type GaN layer 9, the thickness
After forming the p-type GaN layer 8 of about 0.2 μm, p-type Ga is formed.
N-type Al with a thickness of about 0.5 μm on the N layer0.1 Ga
0.9 The N layer 7 is formed. From the above, n-type Al 0.1 Ga
0.9 The N layer 7, the p-type GaN layer 8 and the n-type GaN layer 9
The laminated portion 11 is formed.

【0125】さらに、n型Al0.1 Ga0.9 N層7の上
に、CVD法により、酸化シリコンからなる厚み約10
0nmの酸化膜キャップ層6を形成する。
Further, on the n-type Al 0.1 Ga 0.9 N layer 7, a silicon oxide film having a thickness of about 10 is formed by a CVD method.
A 0 nm oxide film cap layer 6 is formed.

【0126】上記工程において、n型層の形成時にはS
iが、p型層の形成時にはMgが、それぞれドーパント
として添加されている。また、MOCVDによるエピタ
キシャル成長を行なう際には、キャリアガスとして水素
ガスを用いている。as-grownの状態では、p型InGa
AlN層2中においてMgが水素原子と結合しており
(活性化されていない)、その結果、p型InGaAl
N層2は高い電気抵抗を有している。
In the above process, when forming the n-type layer, S
i and Mg are added as dopants when the p-type layer is formed. In addition, hydrogen gas is used as a carrier gas when performing epitaxial growth by MOCVD. In the as-grown state, p-type InGa
Mg is bonded to hydrogen atoms (not activated) in the AlN layer 2, and as a result, p-type InGaAl
The N layer 2 has a high electric resistance.

【0127】次に、図7(b)に示す工程で、窒素雰囲
気下で、酸化膜キャップ層6の上方からYAGレーザの
第三次高調波(波長355nm,エネルギー3.49e
Vに相当)のビーム(光束)を照射する。これにより、
p型GaN層8における水素の脱離を生じさせて、p型
GaN層8中のp型不純物を選択的に活性化して低抵抗
化する。なお、サファイア基板1の裏面からYAGレー
ザの第三次高調波のレーザを照射してもよい。
Next, in the step shown in FIG. 7B, the third harmonic (wavelength 355 nm, energy 3.49e) of the YAG laser is emitted from above the oxide film cap layer 6 in a nitrogen atmosphere.
A beam (light flux) of (corresponding to V) is emitted. This allows
Hydrogen is released from the p-type GaN layer 8 to selectively activate the p-type impurities in the p-type GaN layer 8 to reduce the resistance. It should be noted that the back surface of the sapphire substrate 1 may be irradiated with the laser of the third harmonic of the YAG laser.

【0128】このとき、Al0.1 Ga0.9 N層の禁制帯
幅E1は、3.57eVであるために、照射したレーザ
のエネルギーはn型Al0.1 Ga0.9 N層7では吸収さ
れずに、禁制帯幅E0が約3.39eVであるp型Ga
N層8によってほとんど吸収される。レーザの出力パワ
ーは、p型GaN層8における水素の脱離が生じるのに
必要な程度であり、第1の実施形態における図2に示す
第1段階の照射のみを行なう。つまり、比較的低出力で
パルス幅の小さいレーザを照射する。
At this time, since the forbidden band width E1 of the Al 0.1 Ga 0.9 N layer is 3.57 eV, the energy of the irradiated laser is not absorbed by the n-type Al 0.1 Ga 0.9 N layer 7 and the forbidden band is not absorbed. P-type Ga having a width E0 of about 3.39 eV
Mostly absorbed by the N layer 8. The output power of the laser is such that desorption of hydrogen occurs in the p-type GaN layer 8, and only the first-stage irradiation shown in FIG. 2 in the first embodiment is performed. That is, a laser having a relatively low output and a small pulse width is emitted.

【0129】この工程において、レーザビーム(光束)
は、ウエハ面内をスキャンするように照射され、ウエハ
全体は、サファイア基板1,積層部11中の各層及び酸
化膜キャップ層6の熱膨張係数の差による膜中ストレス
を緩和するために、500℃程度に加熱されている。こ
の加熱温度は、基板上の各層の特性の劣化や大きな変形
を招かない範囲でストレス緩和の機能を発揮するために
は、400℃以上750℃以下の範囲にあることが好ま
しい。
In this step, the laser beam (light flux)
Is irradiated so as to scan the inside of the wafer surface, and the whole wafer is exposed to 500 in order to reduce the stress in the film due to the difference in the thermal expansion coefficient between the sapphire substrate 1, each layer in the laminated portion 11 and the oxide film cap layer 6. It is heated to about ℃. The heating temperature is preferably in the range of 400 ° C. or higher and 750 ° C. or lower in order to exert the stress relieving function in the range in which the characteristics of each layer on the substrate are not deteriorated or largely deformed.

【0130】次に、図7(c)に示す工程で、酸化膜キ
ャップ層6を例えばフッ酸にて除去する。その後、n型
GaN層9をコレクタ領域とし、p型GaN層8をベー
ス領域とし、n型Al0.1 Ga0.9 N層7をエミッタ領
域とするヘテロ接合型バイポーラトランジスタ(HB
T)を形成するが、その工程では周知慣用の技術を用い
ることができる。
Next, in the step shown in FIG. 7C, the oxide film cap layer 6 is removed with hydrofluoric acid, for example. Then, a heterojunction bipolar transistor (HB) having the n-type GaN layer 9 as a collector region, the p-type GaN layer 8 as a base region, and the n-type Al 0.1 Ga 0.9 N layer 7 as an emitter region is used.
T) is formed, and a well-known conventional technique can be used in the process.

【0131】なお、図7(b)に示す工程において照射
される光を水銀灯の365nm輝線(エネルギー3.4
eV相当)としても、同輝線はAl0.1 Ga0.9 N層7
を通過して、p型GaN層8で吸収されるので、本実施
形態と同様の効果が得られる。
The light emitted in the step shown in FIG. 7B is emitted from the 365 nm bright line of the mercury lamp (energy 3.4).
(eV equivalent), the bright line shows the Al 0.1 Ga 0.9 N layer 7
And is absorbed by the p-type GaN layer 8, the same effect as this embodiment can be obtained.

【0132】本実施形態では、酸化膜キャップ層6を通
して照射したレーザによってp型GaN層8の低抵抗化
を図ることができる。このとき、照射するレーザのエネ
ルギーとパルス幅との調整によって、積層部11中の各
層(特にAl0.1 Ga0.9 N層7)が高温に加熱される
のを回避することができるので、ヘテロバイポーラトラ
ンジスタ中の各層(特にエミッタ領域)における不純物
濃度プロファイルを急峻に維持しつつ、高濃度p型ベー
ス領域を実現することが可能となる。
In the present embodiment, the resistance of the p-type GaN layer 8 can be reduced by the laser irradiated through the oxide film cap layer 6. At this time, it is possible to avoid heating each layer (particularly the Al 0.1 Ga 0.9 N layer 7) in the laminated portion 11 to a high temperature by adjusting the energy and pulse width of the laser to be irradiated, so that the hetero bipolar transistor It is possible to realize a high-concentration p-type base region while maintaining a steep impurity concentration profile in each layer (especially the emitter region) therein.

【0133】また、キャップ層を形成した後にレーザ照
射を行なっているので、温度上昇によるn型Al0.1
0.9 N層7の表面荒れ、分解といった不具合を回避す
ることができ、表面の平坦なヘテロバイポーラトランジ
スタが可能となる。
Further, since the laser irradiation is performed after the cap layer is formed, n-type Al 0.1 G due to the temperature rise is formed.
Problems such as surface roughness and decomposition of the a 0.9 N layer 7 can be avoided, and a heterobipolar transistor having a flat surface can be realized.

【0134】なお、pGaN層8中のp型不純物の活性
化後に、サファイア基板1の裏面からKrFエキシマレ
ーザ(248nm)を照射し、サファイア基板1を分離
する工程を含んでも良い。
After activation of the p-type impurities in the pGaN layer 8, a step of irradiating the back surface of the sapphire substrate 1 with a KrF excimer laser (248 nm) to separate the sapphire substrate 1 may be included.

【0135】(第7の実施形態)図8(a)〜(d)
は、本発明の第7の実施形態における窒化物半導体を用
いた半導体装置の製造方法を示す断面図である。
(Seventh Embodiment) FIGS. 8A to 8D.
FIG. 11A is a cross-sectional view showing the method for manufacturing the semiconductor device using the nitride semiconductor according to the seventh embodiment of the present invention.

【0136】まず、図8(a)に示す工程で、主面が
(0001)面であるサファイア基板1(ウエハ)の上
に、例えば有機金属気相成長法(MOCVD)を用い
て、厚み約0.5μmのn型Al0.1 Ga0.9 N層7を
形成する。ここでは、例えば500℃程度の低温で50
nm程度と薄いアモルファスAlNバッファ層を形成し
た後に、n型Al0.1 Ga0.9 N層7を形成してもよ
い。また、n型Al0.1 Ga 0.9 N層7とサファイア基
板1との間に半絶縁性GaN層がさらに設けられていて
もよい。続いて、n型Al0.1 Ga0.9 N層7の上に、
厚み0.2μmのp型GaN層8と、厚み約2μmのn
型GaN層9とを順次形成する。以上により、n型Al
0.1 Ga0.9 N層7,p型GaN層8及びn型GaN層
9からなる積層部11を形成する。
First, in the step shown in FIG. 8A, the main surface is
On the (0001) plane of the sapphire substrate 1 (wafer)
For example, using metal organic chemical vapor deposition (MOCVD)
N-type Al with a thickness of about 0.5 μm0.1 Ga0.9 N layer 7
Form. Here, for example, at a low temperature of 500 ° C.
Amorphous AlN buffer layer as thin as about nm is formed.
N-type Al after0.1 Ga0.9 You may form the N layer 7.
Yes. In addition, n-type Al0.1 Ga 0.9 N layer 7 and sapphire base
A semi-insulating GaN layer is further provided between the plate 1 and
Good. Then, n-type Al0.1 Ga0.9 On the N layer 7,
A p-type GaN layer 8 having a thickness of 0.2 μm and an n having a thickness of about 2 μm
The type GaN layer 9 is sequentially formed. From the above, n-type Al
0.1 Ga0.9 N layer 7, p-type GaN layer 8 and n-type GaN layer
A laminated portion 11 made of 9 is formed.

【0137】上記工程において、n型層の形成時にはS
iが、p型層の形成時にはMgが、それぞれドーパント
として添加されている。また、MOCVDによるエピタ
キシャル成長を行なう際には、キャリアガスとして水素
ガスを用いている。as-grownの状態では、p型InGa
AlN層2中においてMgが水素原子と結合しており
(活性化されていない)、その結果、p型InGaAl
N層2は高い電気抵抗を有している。
In the above process, when forming the n-type layer, S
i and Mg are added as dopants when the p-type layer is formed. In addition, hydrogen gas is used as a carrier gas when performing epitaxial growth by MOCVD. In the as-grown state, p-type InGa
Mg is bonded to hydrogen atoms (not activated) in the AlN layer 2, and as a result, p-type InGaAl
The N layer 2 has a high electric resistance.

【0138】次に、図8(b)に示す工程で、例えば張
り合わせ技術を用いて、主面が(001)面であるSi
基板5をn型GaN層9に接着する。
Next, in the step shown in FIG. 8B, Si having a (001) plane as the main surface is formed by using, for example, a bonding technique.
The substrate 5 is adhered to the n-type GaN layer 9.

【0139】次に、図8(c)に示す工程で、窒素雰囲
気下で、サファイア基板1の裏面からYAGレーザの第
三次高調波(波長355nm,エネルギー3.49eV
に相当)のビーム(光束)を、第1の実施形態と同様
に、出力及び時間を2段階に変化させて照射する。
Next, in the step shown in FIG. 8C, the third harmonic of the YAG laser (wavelength 355 nm, energy 3.49 eV) is applied from the back surface of the sapphire substrate 1 in a nitrogen atmosphere.
(Corresponding to (1)) (beam) is radiated by changing the output and the time in two steps, as in the first embodiment.

【0140】このとき、図2に示す第1段階に相当する
段階では、p型GaN層8における水素の脱離を生じさ
せて、p型GaN層8中のp型不純物を選択的に活性化
して低抵抗化する。Al0.1 Ga0.9 N層の禁制帯幅E
1は、3.57eVであるために、照射したレーザのエ
ネルギーはn型Al0.1 Ga0.9 N層7では吸収されず
に、禁制帯幅E0が約3.39eVであるp型GaN層
8によってほとんど吸収される。レーザの出力パワー
は、p型GaN層8における水素の脱離が生じるのに必
要な程度であり、第1の実施形態における図2に示す第
1段階と同様に、比較的低出力でパルス幅の大きいレー
ザを照射する。
At this time, in the stage corresponding to the first stage shown in FIG. 2, desorption of hydrogen in the p-type GaN layer 8 is caused to selectively activate the p-type impurities in the p-type GaN layer 8. To lower the resistance. Forbidden band width E of Al 0.1 Ga 0.9 N layer
Since 1 is 3.57 eV, the energy of the irradiated laser is not absorbed by the n-type Al 0.1 Ga 0.9 N layer 7 and is mostly absorbed by the p-type GaN layer 8 having a forbidden band width E0 of about 3.39 eV. Be absorbed. The output power of the laser is a level required for desorption of hydrogen in the p-type GaN layer 8, and is similar to the first step shown in FIG. 2 in the first embodiment, and has a relatively low output and a pulse width. A large laser.

【0141】続いて、第2段階で、エネルギーの大きな
KrFエキシマレーザ(248nm,エネルギー5eV
に相当))を用いて、第1段階よりもレーザのパワー密
度を上げ、パルス幅を小さくする。この第2段階におけ
るレーザの照射によって、n型Al0.1 Ga0.9 N層7
のうちサファイア基板1との界面領域で膜の分解が生じ
る。
Then, in the second step, a KrF excimer laser (248 nm, energy 5 eV) having large energy is used.
Equivalent to))) is used to increase the power density of the laser and to reduce the pulse width compared to the first step. By the laser irradiation in this second stage, the n-type Al 0.1 Ga 0.9 N layer 7 is formed.
Of these, the film is decomposed in the interface region with the sapphire substrate 1.

【0142】この工程において、レーザビーム(光束)
はウエハ面内をスキャンするように照射され、ウエハ全
体は、サファイア基板1,n型Al0.1 Ga0.9 N層
7,各GaN層8,9及びSi基板5の熱膨張係数の差
による膜中ストレスを緩和するために、500℃程度に
加熱されている。この加熱温度は、基板上の各層の特性
の劣化や大きな変形を招かない範囲でストレス緩和の機
能を発揮するためには、400℃以上750℃以下の範
囲にあることが好ましい。
In this step, the laser beam (light flux)
Is irradiated so as to scan the inside of the wafer surface, and the whole wafer is exposed to stress in the film due to the difference in thermal expansion coefficient between the sapphire substrate 1, the n-type Al 0.1 Ga 0.9 N layer 7, the GaN layers 8 and 9 and the Si substrate 5. Is heated to about 500 ° C. The heating temperature is preferably in the range of 400 ° C. or higher and 750 ° C. or lower in order to exert the stress relieving function in the range in which the characteristics of each layer on the substrate are not deteriorated or largely deformed.

【0143】そして、KrFレーザの照射により、図8
(d)に示すように、サファイア基板1が積層部11
(n型Al0.1 Ga0.9 N層7,各GaN層8,9及び
Si基板5)から分離される。つまり、Si基板5の上
に、n型GaN層9,p型GaN層8及びn型Al0.1
Ga0.9 N層7を順に積層してなる構造が得られる。
Then, by irradiation with the KrF laser, the result shown in FIG.
As shown in (d), the sapphire substrate 1 has the laminated portion 11
(N-type Al 0.1 Ga 0.9 N layer 7, GaN layers 8 and 9 and Si substrate 5). That is, on the Si substrate 5, the n-type GaN layer 9, the p-type GaN layer 8 and the n-type Al 0.1
A structure is obtained in which the Ga 0.9 N layers 7 are sequentially stacked.

【0144】その後、n型GaN層9をコレクタ領域と
し、p型GaN層8をベース領域とし、n型Al0.1
0.9 N層7をエミッタ領域とするヘテロ接合型バイポ
ーラトランジスタ(HBT)を形成するが、その工程で
は周知慣用の技術を用いることができる。
After that, the n-type GaN layer 9 is used as a collector region, the p-type GaN layer 8 is used as a base region, and n-type Al 0.1 G is used.
Although a heterojunction bipolar transistor (HBT) having the a 0.9 N layer 7 as an emitter region is formed, a well-known and common technique can be used in the process.

【0145】図9は、第7の実施形態の製造工程によっ
て形成されるヘテロ接合型バイポーラトランジスタの構
造を示す断面図である。
FIG. 9 is a sectional view showing the structure of a heterojunction bipolar transistor formed by the manufacturing process of the seventh embodiment.

【0146】同図に示すように、このヘテロ接合型バイ
ポーラトランジスタは、n型GaN層9(コレクタ層)
の下面に接触するTi膜及びこれを被覆するAl膜から
なる裏面電極21と、p型GaN層8(ベース層)の上
に形成され、p型GaN層8に接触するNi膜及びこれ
を被覆するAu膜からなるベース電極22と、n型Al
0.1 Ga0.9 N層7をパターニングして形成されたエミ
ッタ層23と、エミッタ層23の上に設けられ、エミッ
タ層23に接触するTi膜及びこれを被覆するAl膜か
らなるエミッタ電極24とを備えている。つまり、図9
に示す構造により、npn型のバイポーラトランジスタ
が構成されている。
As shown in the figure, this heterojunction bipolar transistor has an n-type GaN layer 9 (collector layer).
Of the back surface electrode 21 made of a Ti film and an Al film covering the lower surface of the p-type GaN layer 8 (base layer) and contacting the p-type GaN layer 8 with the Ni film and covering the same. Base electrode 22 made of Au film and n-type Al
The emitter layer 23 is formed by patterning the 0.1 Ga 0.9 N layer 7, and the emitter electrode 24 is provided on the emitter layer 23 and is in contact with the emitter layer 23. The emitter electrode 24 is made of an Al film covering the Ti film. ing. That is, FIG.
An npn-type bipolar transistor is constituted by the structure shown in FIG.

【0147】なお、図8(c)に示す工程の第1段階に
おいて照射される光を水銀灯の365nm輝線(エネル
ギー3.4eV相当)としても、同輝線はAl0.1 Ga
0.9N層7を通過して、p型GaN層8で吸収されるの
で、本実施形態と同様の効果が得られる。
Even if the light irradiated in the first step of the process shown in FIG. 8C is a 365 nm bright line (corresponding to energy of 3.4 eV) of a mercury lamp, the bright line is Al 0.1 Ga.
Since it passes through the 0.9 N layer 7 and is absorbed by the p-type GaN layer 8, the same effect as this embodiment can be obtained.

【0148】また、レーザ光の照射によってサファイア
基板1の分離を行なってから、Si基板5の接着を行な
ってもよい。
Alternatively, the sapphire substrate 1 may be separated by irradiation with laser light, and then the Si substrate 5 may be bonded.

【0149】本実施形態では、サファイア基板1の裏面
から照射したレーザによってp型GaN層8の低抵抗化
を図ることができる。このとき、照射するレーザのエネ
ルギーとパルス幅との調整によって、n型GaN層9が
高温に加熱されるのを回避することができるので、エミ
ッタ領域における不純物濃度プロファイルの急峻なヘテ
ロバイポーラトランジスタを実現することが可能とな
る。
In this embodiment, it is possible to reduce the resistance of the p-type GaN layer 8 by the laser emitted from the back surface of the sapphire substrate 1. At this time, it is possible to prevent the n-type GaN layer 9 from being heated to a high temperature by adjusting the energy of the laser to be applied and the pulse width, so that a hetero-bipolar transistor having a sharp impurity concentration profile in the emitter region is realized. It becomes possible to do.

【0150】また、Si基板5等の放熱の良好な基板を
n型GaN層9に接着することにより、ヘテロバイポー
ラトランジスタの高パワー動作が可能となる。
By adhering a substrate such as the Si substrate 5 having good heat dissipation to the n-type GaN layer 9, high power operation of the hetero bipolar transistor becomes possible.

【0151】さらに、本実施形態のヘテロ接合型バイポ
ーラトランジスタによると、ベース電極でのコンタクト
抵抗が低減し、ベース抵抗が小さく高周波特性の優れた
ヘテロ接合型バイポーラトランジスタが得られる。
Furthermore, according to the heterojunction bipolar transistor of this embodiment, a contact resistance at the base electrode is reduced, a base resistance is small, and a heterojunction bipolar transistor excellent in high frequency characteristics can be obtained.

【0152】(第8の実施形態)図11(a)〜(d)
は、本発明の第8の実施形態における窒化物半導体を用
いた半導体装置の製造方法を示す断面図である。
(Eighth Embodiment) FIGS. 11A to 11D.
FIG. 11A is a cross-sectional view showing the method for manufacturing the semiconductor device using the nitride semiconductor according to the eighth embodiment of the present invention.

【0153】まず、図11(a)に示す工程で、主面が
(0001)面であるサファイア基板1(ウエハ)の上
に、例えば有機金属気相成長法(MOCVD)を用い
て、組成が(Alx Ga1-xy In1-y N(0≦x≦
1、0≦y≦1)で表される厚み約3μmのn型InG
aAlN層4を形成する。ここでは、例えば500℃程
度の低温で50nm程度と薄いアモルファスAlNバッ
ファ層(又はGaNバッファ層)を形成した後に、n型
InGaAlN層2を形成してもよい。また、図示しな
いが、n型InGaAlN層4は、n型GaN層あるい
はn型AlGaNクラッド層を含んでいる。続いて、n
型InGaAlN層4の上に、組成が(Alx Ga
1-xy In1-y N(0≦x≦1、0≦y≦1)で表さ
れるアンドープのInGaAlN活性層3を形成する。
InGaAlN活性層3は、例えばInGaN量子井戸
構造を含んでおり、発光ダイオードや半導体レーザの場
合には、電流の注入に応じて青色あるいは青紫色の光を
発光する領域である。さらに続いて、InGaAlN活
性層3の上に、組成が(Alx Ga1-xy In1-y
(0≦x≦1、0≦y≦1)で表される厚み約0.5μ
mのp型InGaAlN層2を形成する。p型InGa
AlN層2は、p型AlGaNクラッド層あるいはp型
GaN層を含んでいる。以上により、p型InGaAl
N層2,InGaAlN活性層3及びn型InGaAl
N層4からなる積層部10を形成する。
First, in the step shown in FIG. 11A, the composition is changed on the sapphire substrate 1 (wafer) whose main surface is the (0001) plane by, for example, metal organic chemical vapor deposition (MOCVD). (Al x Ga 1-x ) y In 1-y N (0 ≦ x ≦
1, 0 ≦ y ≦ 1) n-type InG having a thickness of about 3 μm
The aAlN layer 4 is formed. Here, the n-type InGaAlN layer 2 may be formed after forming a thin amorphous AlN buffer layer (or GaN buffer layer) with a thickness of about 50 nm at a low temperature of about 500 ° C., for example. Although not shown, the n-type InGaAlN layer 4 includes an n-type GaN layer or an n-type AlGaN cladding layer. Then, n
On the type InGaAlN layer 4, the composition is (Al x Ga
An undoped InGaAlN active layer 3 represented by 1-x ) y In 1-y N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1) is formed.
The InGaAlN active layer 3 includes, for example, an InGaN quantum well structure, and in the case of a light emitting diode or a semiconductor laser, it is a region that emits blue or blue-violet light in response to current injection. Further subsequently, on the InGaAlN active layer 3, the composition is (Al x Ga 1-x) y In 1-y N
Thickness represented by (0 ≦ x ≦ 1, 0 ≦ y ≦ 1) about 0.5 μ
A p-type InGaAlN layer 2 of m is formed. p-type InGa
The AlN layer 2 includes a p-type AlGaN clad layer or a p-type GaN layer. From the above, p-type InGaAl
N layer 2, InGaAlN active layer 3 and n-type InGaAl
The laminated portion 10 including the N layer 4 is formed.

【0154】上記工程では、n型層の形成時にはSi
が、p型層の形成時にはMgが、それぞれドーパントと
して添加されている。また、MOCVDによるエピタキ
シャル成長を行なう際には、キャリアガスとして水素ガ
スを用いている。as-grownの状態では、p型InGaA
lN層2中においてMgが水素原子と結合しており(活
性化されていない)、その結果、p型InGaAlN層
2は高い電気抵抗を有している。
In the above process, Si is used when the n-type layer is formed.
However, Mg is added as a dopant in forming the p-type layer. In addition, hydrogen gas is used as a carrier gas when performing epitaxial growth by MOCVD. In the as-grown state, p-type InGaA
Mg is bonded to hydrogen atoms in the 1N layer 2 (not activated), and as a result, the p-type InGaAlN layer 2 has a high electric resistance.

【0155】次に、図11(b)に示す工程で、窒素雰
囲気下で、上方からp型InGaAlN層2にKrFエ
キシマレーザ(波長248nm)のビーム(光束)を照
射する。
Next, in the step shown in FIG. 11B, the p-type InGaAlN layer 2 is irradiated with a beam (light flux) of a KrF excimer laser (wavelength 248 nm) from above in a nitrogen atmosphere.

【0156】ここで、レーザのパワー密度,パルス幅
は、InGaAlN層2,3,4が分解しない程度と
し、第1の実施形態における図2に示す第1段階の照射
のみを行なう。つまり、比較的低出力でパルス幅の大き
いレーザを照射する。これにより、p型InGaAlN
層2はレーザを吸収して加熱され、同層内の水素が膜中
から脱離するので、p型InGaAlN層2が低抵抗化
される。
Here, the power density and pulse width of the laser are set so that the InGaAlN layers 2, 3 and 4 are not decomposed, and only the first stage irradiation shown in FIG. 2 in the first embodiment is performed. That is, a laser having a relatively low output and a large pulse width is emitted. Thereby, p-type InGaAlN
The layer 2 is heated by absorbing the laser, and hydrogen in the layer is released from the film, so that the resistance of the p-type InGaAlN layer 2 is reduced.

【0157】この工程において、レーザビーム(光束)
は、ウエハ面内をスキャンするように照射され、ウエハ
全体は、サファイア基板1,積層部10中の各層の熱膨
張係数の差による膜中ストレスを緩和するために、50
0℃程度に加熱されている。この加熱温度は、基板上の
各層の特性の劣化や大きな変形を招かない範囲でストレ
ス緩和の機能を発揮するためには、400℃以上750
℃以下の範囲にあることが好ましい。
In this step, the laser beam (light flux)
Is irradiated so as to scan the inside of the wafer surface, and the entire wafer is reduced to 50% in order to reduce the stress in the film due to the difference in the coefficient of thermal expansion of each layer in the sapphire substrate 1 and the laminated portion 10.
It is heated to about 0 ° C. This heating temperature is 400 ° C. or higher and 750 ° C. or higher in order to exert the stress relieving function within the range in which the characteristics of each layer on the substrate are not deteriorated or largely deformed.
It is preferably in the range of ℃ or less.

【0158】次に、図11(c)に示す工程で、p型I
nGaAlN層2,InGaAlN活性層3及びn型I
nGaAlN層4の各一部をエッチングして、n型In
GaAlN層4のうちn側オーミック電極に対するコン
タクト領域となる部分を露出させるとともに、p型In
GaAlN層2のうちp側オーミック電極に対するコン
タクト領域となる部分を他の部分よりも突出させるよう
にp型InGaAlN層2をパターニングする。
Next, in the step shown in FIG. 11C, p-type I
nGaAlN layer 2, InGaAlN active layer 3 and n-type I
By etching each part of the nGaAlN layer 4, n-type In
A portion of the GaAlN layer 4 which will be a contact region for the n-side ohmic electrode is exposed, and p-type In
The p-type InGaAlN layer 2 is patterned so that the portion of the GaAlN layer 2 that will be the contact region for the p-side ohmic electrode is projected more than the other portions.

【0159】次に、図11(d)に示す工程で、基板上
に、例えばNi/Au膜を堆積した後、Ni/Au膜を
パターニングしてp型InGaAlN層2のうち突出し
ている部分の上に、半導体レーザのp側オーミック電極
15を形成する。続いて、N 2 あるいはO2 雰囲気中で
600℃程度の温度での熱処理を行なうことにより、p
側オーミック電極15とp型InGaAlN層2とのコ
ンタクト抵抗を低減する。さらに、基板上に、例えばT
i/Al膜を堆積した後、Ti/Al膜をパターニング
して半導体レーザのn型InGaAlN層4のうち露出
している部分の上に、n側オーミック電極17を形成す
る。その後、チップ劈開工程などの周知慣用の技術を用
いて、半導体レーザを形成することができる。
Next, in the step shown in FIG. 11D, on the substrate
For example, after depositing the Ni / Au film, the Ni / Au film is deposited.
By patterning, the p-type InGaAlN layer 2 is projected.
On the p-side ohmic electrode of the semiconductor laser
Form 15. Then, N 2 Or O2 In the atmosphere
By performing heat treatment at a temperature of about 600 ° C., p
Side ohmic electrode 15 and p-type InGaAlN layer 2
Contact resistance is reduced. Furthermore, on the substrate, for example, T
Pattern the Ti / Al film after depositing the i / Al film
Exposed out of the n-type InGaAlN layer 4 of the semiconductor laser
The n-side ohmic electrode 17 is formed on the exposed portion.
It After that, use well-known and common techniques such as chip cleaving process.
Therefore, a semiconductor laser can be formed.

【0160】なお、図11(d)に示す積層部10中の
p型InGaAlN層2,InGaAlN活性層3及び
n型InGaAlN層4を利用して発光ダイオードを形
成することもできる。
A light emitting diode can be formed by utilizing the p-type InGaAlN layer 2, the InGaAlN active layer 3 and the n-type InGaAlN layer 4 in the laminated portion 10 shown in FIG. 11 (d).

【0161】従って、本実施形態では、レーザの照射に
よってp型InGaAlN層2の低抵抗化を図るととも
に、p型InGaAlN層2とp側オーミック電極15
とのコンタクト抵抗の低減を図ることができる。p型I
nGaAlN層2の低抵抗化の際には、照射するレーザ
のエネルギーとパルス幅との調整によって、積層部10
中の各層が高温に加熱されるのを回避することができ
る。したがって、積層部10中のドーパントの拡散を抑
制して、ドーパントプロファイルの急峻性を維持するこ
とができる。よって、オーミック電極とのコンタクト抵
抗の低減による消費電力の小さい、かつ、特性の良好な
デバイス(発光特性の良好な発光ダイオードや低しきい
値電流を有する半導体レーザなど)を実現することが可
能となる。
Therefore, in this embodiment, the resistance of the p-type InGaAlN layer 2 is reduced by laser irradiation, and the p-type InGaAlN layer 2 and the p-side ohmic electrode 15 are formed.
The contact resistance with can be reduced. p-type I
When reducing the resistance of the nGaAlN layer 2, the laminated portion 10 is adjusted by adjusting the energy and pulse width of the laser to be irradiated.
It is possible to avoid heating the layers therein to high temperatures. Therefore, it is possible to suppress the diffusion of the dopant in the stacked portion 10 and maintain the steepness of the dopant profile. Therefore, it is possible to realize a device having low power consumption and good characteristics (such as a light emitting diode having a good light emitting characteristic and a semiconductor laser having a low threshold current) by reducing the contact resistance with the ohmic electrode. Become.

【0162】(第9の実施形態)図12(a)〜(d)
は、本発明の第9の実施形態における窒化物半導体を用
いた半導体装置の製造方法を示す断面図である。
(Ninth Embodiment) FIGS. 12A to 12D.
FIG. 9A is a cross-sectional view showing the method for manufacturing the semiconductor device using the nitride semiconductor according to the ninth embodiment of the present invention.

【0163】まず、図12(a)に示す工程で、主面が
(0001)面であるサファイア基板1(ウエハ)の上
に、例えば有機金属気相成長法(MOCVD)を用い
て、組成が(Alx Ga1-xy In1-y N(0≦x≦
1、0≦y≦1)で表される厚み約3μmのn型InG
aAlN層4を形成する。ここでは、例えば500℃程
度の低温で50nm程度と薄いアモルファスAlNバッ
ファ層(又はGaNバッファ層)を形成した後に、n型
InGaAlN層4を形成してもよい。また、図示しな
いが、n型InGaAlN層4は、n型GaN層あるい
はn型AlGaNクラッド層を含んでいる。続いて、n
型InGaAlN層4の上に、組成が(Alx Ga
1-xy In1-y N(0≦x≦1、0≦y≦1)で表さ
れるアンドープのInGaAlN活性層3を形成する。
InGaAlN活性層3は、例えばInGaN量子井戸
構造を含んでおり、発光ダイオードや半導体レーザの場
合には、電流の注入に応じて青色あるいは青紫色の光を
発光する領域である。さらに続いて、InGaAlN活
性層3の上に、組成が(Alx Ga1-xy In1-y
(0≦x≦1、0≦y≦1)で表される厚み約0.5μ
mのp型InGaAlN層2を形成する。p型InGa
AlN層2は、p型AlGaNクラッド層あるいはp型
GaN層を含んでいる。以上により、p型InGaAl
N層2,InGaAlN活性層3及びn型InGaAl
N層4からなる積層部10を形成する。
First, in the step shown in FIG. 12A, the composition is changed on the sapphire substrate 1 (wafer) whose main surface is the (0001) plane by, for example, metal organic chemical vapor deposition (MOCVD). (Al x Ga 1-x ) y In 1-y N (0 ≦ x ≦
1, 0 ≦ y ≦ 1) n-type InG having a thickness of about 3 μm
The aAlN layer 4 is formed. Here, the n-type InGaAlN layer 4 may be formed after forming a thin amorphous AlN buffer layer (or GaN buffer layer) with a thickness of about 50 nm at a low temperature of about 500 ° C., for example. Although not shown, the n-type InGaAlN layer 4 includes an n-type GaN layer or an n-type AlGaN cladding layer. Then, n
On the type InGaAlN layer 4, the composition is (Al x Ga
An undoped InGaAlN active layer 3 represented by 1-x ) y In 1-y N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1) is formed.
The InGaAlN active layer 3 includes, for example, an InGaN quantum well structure, and in the case of a light emitting diode or a semiconductor laser, it is a region that emits blue or blue-violet light in response to current injection. Further subsequently, on the InGaAlN active layer 3, the composition is (Al x Ga 1-x) y In 1-y N
Thickness represented by (0 ≦ x ≦ 1, 0 ≦ y ≦ 1) about 0.5 μ
A p-type InGaAlN layer 2 of m is formed. p-type InGa
The AlN layer 2 includes a p-type AlGaN clad layer or a p-type GaN layer. From the above, p-type InGaAl
N layer 2, InGaAlN active layer 3 and n-type InGaAl
The laminated portion 10 including the N layer 4 is formed.

【0164】上記工程では、n型層の形成時にはSi
が、p型層の形成時にはMgが、それぞれドーパントと
して添加されている。また、MOCVDによるエピタキ
シャル成長を行なう際には、キャリアガスとして水素ガ
スを用いている。as-grownの状態では、p型InGaA
lN層2中においてMgが水素原子と結合しており(活
性化されていない)、その結果、p型InGaAlN層
2は高い電気抵抗を有している。
In the above process, Si is used when the n-type layer is formed.
However, Mg is added as a dopant in forming the p-type layer. In addition, hydrogen gas is used as a carrier gas when performing epitaxial growth by MOCVD. In the as-grown state, p-type InGaA
Mg is bonded to hydrogen atoms in the 1N layer 2 (not activated), and as a result, the p-type InGaAlN layer 2 has a high electric resistance.

【0165】次に、図12(b)に示す工程で、窒素雰
囲気下で、上方からp型InGaAlN層2にKrFエ
キシマレーザ(波長248nm)のビーム(光束)を照
射する。
Next, in the step shown in FIG. 12B, the p-type InGaAlN layer 2 is irradiated with a beam (light flux) of a KrF excimer laser (wavelength 248 nm) from above in a nitrogen atmosphere.

【0166】ここで、レーザのパワー密度,パルス幅
は、p型InGaAlN層2が分解又は変質する程度と
し、第1の実施形態における図2に示す第1段階及び第
2段階の照射を共に行なう。これにより、p型InGa
AlN層2はレーザを吸収して加熱され、同層内の水素
が膜中から脱離するとともに、p型InGaAlN層2
が分解され又は変質して、N組成率の小さい低抵抗Ga
N層16が形成される。また、低抵抗GaN層16の表
面部には、Nをほとんど含まない金属Ga層が薄く形成
されている。
Here, the power density and pulse width of the laser are set so that the p-type InGaAlN layer 2 is decomposed or altered, and the irradiation of the first step and the second step shown in FIG. 2 in the first embodiment is performed. . Thereby, p-type InGa
The AlN layer 2 is heated by absorbing a laser, hydrogen in the layer is desorbed from the film, and the p-type InGaAlN layer 2 is also released.
Is decomposed or deteriorated, and low resistance Ga with a small N composition ratio is obtained.
The N layer 16 is formed. Further, a metallic Ga layer containing almost no N is thinly formed on the surface of the low-resistance GaN layer 16.

【0167】この工程において、レーザビーム(光束)
は、ウエハ面内をスキャンするように照射され、ウエハ
全体は、サファイア基板1,積層部10中の各層の熱膨
張係数の差による膜中ストレスを緩和するために、50
0℃程度に加熱されている。この加熱温度は、基板上の
各層の特性の劣化や大きな変形を招かない範囲でストレ
ス緩和の機能を発揮するためには、400℃以上750
℃以下の範囲にあることが好ましい。
In this step, the laser beam (light flux)
Is irradiated so as to scan the inside of the wafer surface, and the entire wafer is reduced to 50% in order to reduce the stress in the film due to the difference in the coefficient of thermal expansion of each layer in the sapphire substrate 1 and the laminated portion 10.
It is heated to about 0 ° C. This heating temperature is 400 ° C. or higher and 750 ° C. or higher in order to exert the stress relieving function within the range in which the characteristics of each layer on the substrate are not deteriorated or largely deformed.
It is preferably in the range of ℃ or less.

【0168】次に、図12(c)に示す工程において、
HCl等の酸を用いて、低抵抗GaN層16の表面部を
エッチングする。つまり、図12(b)に示す工程で、
p型InGaAlN層2が分解又は変質して低抵抗Ga
N層16に変化する際に形成された比較的高抵抗の金属
Ga層を除去する。エッチング後の低抵抗GaN層16
には表面荒れが残っている。
Next, in the step shown in FIG.
The surface portion of the low resistance GaN layer 16 is etched using an acid such as HCl. That is, in the step shown in FIG.
The p-type InGaAlN layer 2 is decomposed or altered to have a low resistance Ga.
The metal Ga layer having a relatively high resistance formed when changing to the N layer 16 is removed. Low resistance GaN layer 16 after etching
The surface is still rough.

【0169】次に、図12(d)に示す工程で、低抵抗
GaN層16,InGaAlN活性層3及びn型InG
aAlN4の各一部をエッチングして、n型InGaA
lN層4のうちn側オーミック電極に対するコンタクト
領域となる部分を露出させるとともに、低抵抗GaN層
16のうちp側オーミック電極に対するコンタクト領域
となる部分を他の部分よりも突出させるように低抵抗G
aN層16をパターニングする。その後、周知慣用の技
術を用いて、半導体レーザや発光ダイオードを形成する
ことができる。
Next, in the step shown in FIG. 12D, the low resistance GaN layer 16, the InGaAlN active layer 3 and the n-type InG are formed.
By etching each part of aAlN4, n-type InGaA
A portion of the 1N layer 4 which becomes a contact region for the n-side ohmic electrode is exposed, and a portion of the low-resistance GaN layer 16 which becomes a contact region for the p-side ohmic electrode is made to have a low resistance G so as to protrude more than other portions.
The aN layer 16 is patterned. After that, a semiconductor laser or a light emitting diode can be formed by using a well-known and commonly used technique.

【0170】図13は、第9の実施形態の製造工程によ
って形成される半導体レーザの構造を示す断面図であ
る。この構造は、以下の処理によって形成される。
FIG. 13 is a sectional view showing the structure of a semiconductor laser formed by the manufacturing process of the ninth embodiment. This structure is formed by the following process.

【0171】図12(d)に示す工程の後で、基板上
に、例えばNi/Au膜を堆積した後、Ni/Au膜を
パターニングして低抵抗GaN層16のうち突出してい
る部分の上に、半導体レーザのp側オーミック電極15
を形成する。続いて、N2 あるいはO2 雰囲気中で60
0℃程度の温度での熱処理を行なうことにより、p側オ
ーミック電極15と低抵抗GaN層16とのコンタクト
抵抗を低減する。特に、低抵抗GaN層16に表面荒れ
が存在していることにより、低抵抗GaN層16とp側
オーミック電極15との接触面積が増大するので、コン
タクト抵抗の低減効果が顕著になる。
After the step shown in FIG. 12D, a Ni / Au film, for example, is deposited on the substrate, and then the Ni / Au film is patterned to form an upper portion of the low resistance GaN layer 16. And the p-side ohmic electrode 15 of the semiconductor laser
To form. Then, 60 in N 2 or O 2 atmosphere
By performing heat treatment at a temperature of about 0 ° C., the contact resistance between the p-side ohmic electrode 15 and the low resistance GaN layer 16 is reduced. In particular, the presence of surface roughness in the low-resistance GaN layer 16 increases the contact area between the low-resistance GaN layer 16 and the p-side ohmic electrode 15, so that the contact resistance reducing effect becomes remarkable.

【0172】さらに、基板上に、例えばTi/Al膜を
堆積した後、Ti/Al膜をパターニングしてn型In
GaAlN層4のうち露出している部分の上に、半導体
レーザのn側オーミック電極17を形成する。その後、
チップ劈開工程などの周知慣用の技術を用いて、半導体
レーザを形成することができる。
Further, after depositing, for example, a Ti / Al film on the substrate, the Ti / Al film is patterned to form an n-type In film.
The n-side ohmic electrode 17 of the semiconductor laser is formed on the exposed portion of the GaAlN layer 4. afterwards,
The semiconductor laser can be formed by using a well-known and commonly used technique such as a chip cleaving process.

【0173】なお、図13に示す低抵抗GaN層16,
InGaAlN活性層3及びn型InGaAlN層4を
利用して、発光ダイオードを形成することもできる。
The low resistance GaN layer 16 shown in FIG.
A light emitting diode may be formed using the InGaAlN active layer 3 and the n-type InGaAlN layer 4.

【0174】従って、本実施形態では、レーザの照射に
よってp型InGaAlN層2を分解又は変質させて低
抵抗GaN層16を形成しているので、オーミック電極
15とのコンタクト抵抗の低減を図ることができる。
Therefore, in this embodiment, since the p-type InGaAlN layer 2 is decomposed or altered by laser irradiation to form the low resistance GaN layer 16, the contact resistance with the ohmic electrode 15 can be reduced. it can.

【0175】p型InGaAlN層2の分解又は変質に
よって形成された低抵抗GaN層16とオーミック電極
との接触抵抗が小さい理由は、今のところ明確に把握さ
れているわけではない。しかし、この接触抵抗の低減作
用は以下のように推測することが可能である。第1に、
上述のように、低抵抗GaN層16の表面荒れによって
オーミック電極とのコンタクト面積が増大するためと考
えられる。第2に、GaN層の組成が化学量論的組成か
らずれることによって禁制帯幅(バンドギャップ)が小
さくなり、導体である電極とのオーミック接触における
抵抗が小さくなると考えられる。
The reason why the contact resistance between the low-resistance GaN layer 16 formed by decomposition or alteration of the p-type InGaAlN layer 2 and the ohmic electrode is small has not yet been clearly understood. However, the effect of reducing the contact resistance can be estimated as follows. First,
As described above, it is considered that the surface area of the low resistance GaN layer 16 increases the contact area with the ohmic electrode. Secondly, it is considered that the band gap (band gap) becomes smaller due to the composition of the GaN layer deviating from the stoichiometric composition, and the resistance in ohmic contact with the electrode as a conductor becomes smaller.

【0176】よって、オーミック電極とのコンタクト抵
抗の低減による消費電力の小さいデバイス(発光特性の
良好な発光ダイオードや低しきい値電流を有する半導体
レーザなど)を実現することが可能となる。
Therefore, it is possible to realize a device with low power consumption by reducing the contact resistance with the ohmic electrode (such as a light emitting diode having a good light emitting characteristic or a semiconductor laser having a low threshold current).

【0177】(第10の実施形態)図14(a)〜
(d)は、本発明の第10の実施形態における窒化物半
導体を用いた半導体装置の製造方法を示す断面図であ
る。
(Tenth Embodiment) FIG. 14A to FIG.
(D) is sectional drawing which shows the manufacturing method of the semiconductor device using the nitride semiconductor in the 10th Embodiment of this invention.

【0178】まず、図14(a)に示す工程で、主面が
(0001)面であるサファイア基板1(ウエハ)の上
に、例えば有機金属気相成長法(MOCVD)を用い
て、組成が(Alx Ga1-xy In1-y N(0≦x≦
1、0≦y≦1)で表される厚み約3μmのp型InG
aAlN層2を形成する。ここでは、例えば500℃程
度の低温で50nm程度と薄いアモルファスAlNバッ
ファ層(又はGaNバッファ層)を形成した後に、p型
InGaAlN層2を形成してもよい。また、図示しな
いが、p型InGaAlN層2は、p型GaN層あるい
はp型AlGaNクラッド層を含んでいる。 続いて、
p型InGaAlN層2の上に、組成が(Alx Ga
1-xy In1-y N(0≦x≦1、0≦y≦1)で表さ
れるアンドープのInGaAlN活性層3を形成する。
InGaAlN活性層3は、例えばInGaN量子井戸
構造を含んでおり、発光ダイオードや半導体レーザの場
合には、電流の注入に応じて青色あるいは青紫色の光を
発光する領域である。さらに続いて、InGaAlN活
性層3の上に、組成が(Alx Ga1-xy In1-y
(0≦x≦1、0≦y≦1)で表される厚み約0.5μ
mのn型InGaAlN層4を形成する。n型InGa
AlN層4は、n型AlGaNクラッド層あるいはn型
GaN層を含んでいる。以上により、p型InGaAl
N層2,InGaAlN活性層3及びn型InGaAl
N層4からなる積層部10を形成する。
First, in the step shown in FIG. 14A, the composition is changed on the sapphire substrate 1 (wafer) whose main surface is the (0001) plane by, for example, metal organic chemical vapor deposition (MOCVD). (Al x Ga 1-x ) y In 1-y N (0 ≦ x ≦
1, 0 ≦ y ≦ 1) p-type InG having a thickness of about 3 μm
The aAlN layer 2 is formed. Here, the p-type InGaAlN layer 2 may be formed after forming a thin amorphous AlN buffer layer (or GaN buffer layer) of about 50 nm at a low temperature of about 500 ° C., for example. Although not shown, the p-type InGaAlN layer 2 includes a p-type GaN layer or a p-type AlGaN cladding layer. continue,
On the p-type InGaAlN layer 2, the composition is (Al x Ga
An undoped InGaAlN active layer 3 represented by 1-x ) y In 1-y N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1) is formed.
The InGaAlN active layer 3 includes, for example, an InGaN quantum well structure, and in the case of a light emitting diode or a semiconductor laser, it is a region that emits blue or blue-violet light in response to current injection. Further subsequently, on the InGaAlN active layer 3, the composition is (Al x Ga 1-x) y In 1-y N
Thickness represented by (0 ≦ x ≦ 1, 0 ≦ y ≦ 1) about 0.5 μ
An n-type InGaAlN layer 4 of m is formed. n-type InGa
The AlN layer 4 includes an n-type AlGaN cladding layer or an n-type GaN layer. From the above, p-type InGaAl
N layer 2, InGaAlN active layer 3 and n-type InGaAl
The laminated portion 10 including the N layer 4 is formed.

【0179】上記工程において、n型層の形成時にはS
iが、p型層の形成時にはMgが、それぞれドーパント
として添加されている。また、MOCVDによるエピタ
キシャル成長を行なう際には、キャリアガスとして水素
ガスを用いている。as-grownの状態では、p型InGa
AlN層2中においてMgが水素原子と結合しており、
p型InGaAlN層2中のp型不純物が活性化されて
いないので、p型InGaAlN層2は高い電気抵抗を
有している。
In the above process, when forming the n-type layer, S
i and Mg are added as dopants when the p-type layer is formed. In addition, hydrogen gas is used as a carrier gas when performing epitaxial growth by MOCVD. In the as-grown state, p-type InGa
Mg is bonded to hydrogen atoms in the AlN layer 2,
Since the p-type impurities in the p-type InGaAlN layer 2 are not activated, the p-type InGaAlN layer 2 has a high electric resistance.

【0180】次に、図14(b)に示す工程で、窒素雰
囲気下で、サファイア基板1の裏面からKrFエキシマ
レーザ(波長248nm)のビーム(光束)を照射す
る。
Next, in the step shown in FIG. 14B, a KrF excimer laser beam (wavelength 248 nm) is emitted from the back surface of the sapphire substrate 1 in a nitrogen atmosphere.

【0181】ここで、レーザのパワー密度,パルス幅
は、p型InGaAlN層2が分解する程度とし、第1
の実施形態における図2に示す第1段階及び第2段階の
照射を共に行なう。これにより、p型InGaAlN層
2はレーザを吸収して加熱され、同層内の水素が膜中か
ら脱離するとともに、p型InGaAlN層2が分解さ
れ又は変質して、N組成率の小さい低抵抗GaN層16
が形成される。また、低抵抗GaN層16の表面部に
は、Nをほとんど含まない金属Ga層が薄く形成されて
いる。
Here, the laser power density and pulse width are set such that the p-type InGaAlN layer 2 is decomposed.
The first stage irradiation and the second stage irradiation shown in FIG. As a result, the p-type InGaAlN layer 2 is heated by absorbing the laser, hydrogen in the same layer is desorbed from the film, and the p-type InGaAlN layer 2 is decomposed or deteriorated to have a low N composition ratio. Resistive GaN layer 16
Is formed. Further, a metallic Ga layer containing almost no N is thinly formed on the surface of the low-resistance GaN layer 16.

【0182】この工程において、レーザビーム(光束)
は、ウエハ面内をスキャンするように照射され、ウエハ
全体は、サファイア基板1,積層部10中の各層の熱膨
張係数の差による膜中ストレスを緩和するために、50
0℃程度に加熱されている。この加熱温度は、基板上の
各層の特性の劣化や大きな変形を招かない範囲でストレ
ス緩和の機能を発揮するためには、400℃以上750
℃以下の範囲にあることが好ましい。
In this step, the laser beam (light flux)
Is irradiated so as to scan the inside of the wafer surface, and the entire wafer is reduced to 50% in order to reduce the stress in the film due to the difference in the coefficient of thermal expansion of each layer in the sapphire substrate 1 and the laminated portion 10.
It is heated to about 0 ° C. This heating temperature is 400 ° C. or higher and 750 ° C. or higher in order to exert the stress relieving function within the range in which the characteristics of each layer on the substrate are not deteriorated or largely deformed.
It is preferably in the range of ℃ or less.

【0183】そして、図14(c)に示す工程で、積層
部10(低抵抗GaN層16,InGaAlN活性層3
及びn型InGaAlN層4)からサファイア基板1を
分離させる(基板分離)。その後、HCl等の酸を用い
て低抵抗GaN層16の表面部をエッチングする。つま
り、図14(b)に示す工程で、p型InGaAlN層
2が分解又は変質して低抵抗GaN層16に変化する際
に形成された金属Ga層を除去する。エッチング後の低
抵抗GaN層16には表面荒れが残っている。
Then, in the step shown in FIG. 14C, the laminated portion 10 (low-resistance GaN layer 16, InGaAlN active layer 3) is formed.
Then, the sapphire substrate 1 is separated from the n-type InGaAlN layer 4) (substrate separation). After that, the surface portion of the low-resistance GaN layer 16 is etched using an acid such as HCl. That is, in the step shown in FIG. 14B, the metal Ga layer formed when the p-type InGaAlN layer 2 is decomposed or altered and changed into the low resistance GaN layer 16 is removed. Surface roughness remains on the low-resistance GaN layer 16 after etching.

【0184】次に、図14(d)に示す工程で、低抵抗
GaN層16の上に、例えばNi/Au膜を堆積した
後、Ni/Au膜をパターニングして、発光ダイオード
のp側オーミック電極15を形成する。続いて、N2
るいはO2 雰囲気中で600℃程度の温度での熱処理を
行なうことにより、p側オーミック電極15と低抵抗G
aN層16とのコンタクト抵抗を低減する。特に、低抵
抗GaN層16に表面荒れが存在していることにより、
低抵抗GaN層16とp側オーミック電極15との接触
面積が増大するので、コンタクト抵抗の低減効果が顕著
になる。
Next, in the step shown in FIG. 14D, after depositing, for example, a Ni / Au film on the low resistance GaN layer 16, the Ni / Au film is patterned to form a p-side ohmic contact of the light emitting diode. The electrode 15 is formed. Then, a heat treatment is performed at a temperature of about 600 ° C. in an N 2 or O 2 atmosphere, so that the p-side ohmic electrode 15 and the low resistance G are formed.
The contact resistance with the aN layer 16 is reduced. In particular, due to the presence of surface roughness in the low resistance GaN layer 16,
Since the contact area between the low-resistance GaN layer 16 and the p-side ohmic electrode 15 increases, the effect of reducing the contact resistance becomes remarkable.

【0185】さらに、n型InGaAlN層4の下面上
に、例えばTi/Al膜を堆積して、発光ダイオードの
n側オーミック電極17を形成する。
Further, for example, a Ti / Al film is deposited on the lower surface of the n-type InGaAlN layer 4 to form the n-side ohmic electrode 17 of the light emitting diode.

【0186】従って、本実施形態においても、第9の実
施形態と同様に、レーザの照射によってp型InGaA
lN層2を分解又は変質させて低抵抗GaN層16を形
成しているので、第9の実施形態と同様の作用により、
p側オーミック電極15とのコンタクト抵抗の低減を図
ることができる。よって、オーミック電極とのコンタク
ト抵抗の低減による消費電力の小さいデバイス(発光ダ
イオードや低しきい値電流を有する半導体レーザなど)
を実現することが可能となる。
Therefore, also in this embodiment, as in the ninth embodiment, the p-type InGaA is irradiated by the laser irradiation.
Since the low-resistance GaN layer 16 is formed by decomposing or degrading the 1N layer 2, the same operation as in the ninth embodiment is performed.
It is possible to reduce the contact resistance with the p-side ohmic electrode 15. Therefore, devices with low power consumption due to reduced contact resistance with ohmic electrodes (such as light emitting diodes and semiconductor lasers with low threshold current)
Can be realized.

【0187】(その他の実施形態)上記各実施形態で
は、単結晶基板としてサファイア基板を用いたが、本発
明における単結晶基板はこれに限定されるものではな
く、単結晶基板としてSiC基板,MgO基板,LiG
aO2 基板,LiGax Al1-x2 (0≦x≦1)混
晶基板,LiAlO2 基板などを用いることができる。
(Other Embodiments) In each of the above embodiments, the sapphire substrate was used as the single crystal substrate, but the single crystal substrate in the present invention is not limited to this, and a SiC substrate, MgO as the single crystal substrate is used. Substrate, LiG
An aO 2 substrate, a LiGa x Al 1-x O 2 (0 ≦ x ≦ 1) mixed crystal substrate, a LiAlO 2 substrate, or the like can be used.

【0188】また、転写用基板としては、Si基板の他
に、GaAs基板,GaP基板,InP基板などを用い
ることができる。
As the transfer substrate, a GaAs substrate, a GaP substrate, an InP substrate or the like can be used in addition to the Si substrate.

【0189】[0189]

【発明の効果】本発明の半導体装置の製造方法によれ
ば、単結晶基板上に、窒素を含むIII-V族化合物からな
る第1,第2の半導体層を有する積層膜を形成した後、
積層膜中のp型半導体層に光を照射することにより、水
素原子をp型層から脱離させる活性化処理を行なうよう
にしたので、積層膜中の不純物濃度プロファイルの急峻
性を維持しつつ、p型層の低抵抗化を図ることができ、
積層膜を用いて形成される半導体装置の特性の向上を図
ることができる。
According to the method for manufacturing a semiconductor device of the present invention, after a laminated film having first and second semiconductor layers made of a III-V group compound containing nitrogen is formed on a single crystal substrate,
By irradiating the p-type semiconductor layer in the laminated film with light, an activation treatment for desorbing hydrogen atoms from the p-type layer is performed, so that the steepness of the impurity concentration profile in the laminated film is maintained. , It is possible to reduce the resistance of the p-type layer,
It is possible to improve the characteristics of the semiconductor device formed using the stacked film.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)〜(c)は、本発明の第1の実施形態に
おける窒化物半導体を用いた半導体装置の製造方法を示
す断面図である。
1A to 1C are cross-sectional views showing a method for manufacturing a semiconductor device using a nitride semiconductor according to a first embodiment of the present invention.

【図2】本発明の第1の実施形態において照射するKr
Fエキシマレーザの出力の時間的変化を示す図である。
FIG. 2 shows the Kr irradiated in the first embodiment of the present invention.
It is a figure which shows the time change of the output of an F excimer laser.

【図3】(a)〜(d)は、本発明の第2の実施形態に
おける窒化物半導体を用いた半導体装置の製造方法を示
す断面図である。
3A to 3D are cross-sectional views showing a method for manufacturing a semiconductor device using a nitride semiconductor according to a second embodiment of the present invention.

【図4】(a)〜(c)は、本発明の第3の実施形態に
おける窒化物半導体を用いた半導体装置の製造方法を示
す断面図である。
4A to 4C are cross-sectional views showing a method for manufacturing a semiconductor device using a nitride semiconductor according to a third embodiment of the present invention.

【図5】(a)〜(f)は、本発明の第4の実施形態に
おける窒化物半導体を用いた半導体装置の製造方法を示
す断面図である。
5A to 5F are sectional views showing a method for manufacturing a semiconductor device using a nitride semiconductor according to a fourth embodiment of the present invention.

【図6】(a)〜(c)は、本発明の第5の実施形態に
おける窒化物半導体を用いた半導体装置の製造方法を示
す断面図である。
6A to 6C are cross-sectional views showing a method for manufacturing a semiconductor device using a nitride semiconductor according to a fifth embodiment of the present invention.

【図7】(a)〜(c)は、本発明の第6の実施形態に
おける窒化物半導体を用いた半導体装置の製造方法を示
す断面図である。
7A to 7C are cross-sectional views showing a method for manufacturing a semiconductor device using a nitride semiconductor according to a sixth embodiment of the present invention.

【図8】(a)〜(d)は、本発明の第7の実施形態に
おける窒化物半導体を用いた半導体装置の製造方法を示
す断面図である。
8A to 8D are cross-sectional views showing a method for manufacturing a semiconductor device using a nitride semiconductor according to a seventh embodiment of the present invention.

【図9】第7の実施形態の製造工程によって形成される
ヘテロ接合型バイポーラトランジスタの構造を示す断面
図である。
FIG. 9 is a cross-sectional view showing the structure of a heterojunction bipolar transistor formed by the manufacturing process of the seventh embodiment.

【図10】(a)〜(c)は、従来の窒化物半導体を用
いた半導体装置の製造方法を示す構成図である。
10A to 10C are configuration diagrams showing a conventional method for manufacturing a semiconductor device using a nitride semiconductor.

【図11】(a)〜(d)は、本発明の第8の実施形態
における窒化物半導体を用いた半導体装置の製造方法を
示す断面図である。
11A to 11D are cross-sectional views showing a method for manufacturing a semiconductor device using a nitride semiconductor according to an eighth embodiment of the present invention.

【図12】(a)〜(d)は、本発明の第9の実施形態
における窒化物半導体を用いた半導体装置の製造方法を
示す断面図である。
12A to 12D are cross-sectional views showing a method for manufacturing a semiconductor device using a nitride semiconductor according to a ninth embodiment of the present invention.

【図13】第9の実施形態の製造工程によって形成され
る半導体レーザの構造を示す断面図である。
FIG. 13 is a cross-sectional view showing the structure of a semiconductor laser formed by the manufacturing process of the ninth embodiment.

【図14】(a)〜(d)は、本発明の第10の実施形
態における窒化物半導体を用いた半導体装置の製造方法
を示す断面図である。
14A to 14D are cross-sectional views showing a method for manufacturing a semiconductor device using a nitride semiconductor according to a tenth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 サファイア基板 2 p型InGaAlN層 3 InGaAlN活性層 4 n型InGaAlN層 5 Si基板 6 酸化膜キャップ層 7 n型Al0.1 Ga0.9 N層 8 p型GaN層 9 n型GaN層 10 積層部 11 積層部 13 ZnO層 15 p側オーミック電極 16 低抵抗GaN層 17 n側オーミック電極 21 コレクタ電極 22 ベース電極 23 エミッタ層 24 エミッタ電極1 Sapphire substrate 2 p-type InGaAlN layer 3 InGaAlN active layer 4 n-type InGaAlN layer 5 Si substrate 6 oxide film cap layer 7 n-type Al 0.1 Ga 0.9 N layer 8 p-type GaN layer 9 n-type GaN layer 10 laminated portion 11 laminated portion 13 ZnO layer 15 p-side ohmic electrode 16 low resistance GaN layer 17 n-side ohmic electrode 21 collector electrode 22 base electrode 23 emitter layer 24 emitter electrode

Claims (32)

【特許請求の範囲】[Claims] 【請求項1】 単結晶基板からのエピタキシャル成長に
より形成された半導体層を有する半導体装置の製造方法
であって、 上記単結晶基板を覆うように、p型不純物がドープされ
た窒素を含むIII-V 族化合物からなる第1の半導体層
と、n型不純物がドープされた窒素を含むIII-V族化合
物からなるn型の第2の半導体層とを少なくとも有する
積層膜を形成する工程(a)と、 光を上記第1の半導体層に照射して、上記第1の半導体
層中のp型不純物を活性化する工程(b)とを含む半導
体装置の製造方法。
1. A method of manufacturing a semiconductor device having a semiconductor layer formed by epitaxial growth from a single crystal substrate, comprising III-V containing nitrogen doped with p-type impurities so as to cover the single crystal substrate. Forming a laminated film having at least a first semiconductor layer made of a group compound and an n-type second semiconductor layer made of a III-V group compound containing nitrogen doped with an n-type impurity; A step (b) of irradiating the first semiconductor layer with light to activate the p-type impurities in the first semiconductor layer.
【請求項2】 請求項1記載の半導体装置の製造方法に
おいて、 上記光は、上記第1の半導体層の少なくとも最下部の禁
制帯幅よりも大きいエネルギーを有することを特徴とす
る半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the light has an energy larger than at least a forbidden band width of at least a lowermost portion of the first semiconductor layer. Method.
【請求項3】 請求項1又は2記載の半導体装置の製造
方法において、 上記工程(a)では、上記第1の半導体層を上記第2の
半導体層の下方に形成しておいて、 上記工程(b)では、上記単結晶基板の裏面から上記第
1の半導体層に上記光を照射することを特徴とする半導
体装置の製造方法。
3. The method for manufacturing a semiconductor device according to claim 1 or 2, wherein in the step (a), the first semiconductor layer is formed below the second semiconductor layer. In (b), the method of manufacturing a semiconductor device, wherein the first semiconductor layer is irradiated with the light from the back surface of the single crystal substrate.
【請求項4】 請求項3記載の半導体装置の製造方法に
おいて、 上記工程(b)では、照射される光のパワー密度又はエ
ネルギーを少なくとも2種類に変化させることにより、
上記第1の半導体層中のp型不純物を活性化するととも
に、上記第1の半導体層と上記単結晶基板とを互いに分
離させることを特徴とする半導体装置の製造方法。
4. The method for manufacturing a semiconductor device according to claim 3, wherein in the step (b), the power density or energy of the irradiated light is changed to at least two types,
A method of manufacturing a semiconductor device, which comprises activating p-type impurities in the first semiconductor layer and separating the first semiconductor layer and the single crystal substrate from each other.
【請求項5】 請求項3又は4記載の半導体装置の製造
方法において、 上記積層体に転写用基板を固着させる工程をさらに含む
ことを特徴とする半導体装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 3, further comprising a step of fixing a transfer substrate to the stacked body.
【請求項6】 請求項3記載の半導体装置の製造方法に
おいて、 上記工程(b)では、上記第1の半導体層中のp型不純
物を活性化させるための第1段階の処理を行なった後、
光のパワー密度又はエネルギーを変化させて第1の半導
体層と上記単結晶基板とを互いに分離させるための第2
段階の処理を行なうことを特徴とする半導体装置の製造
方法。
6. The method of manufacturing a semiconductor device according to claim 3, wherein in the step (b), after performing a first-stage treatment for activating the p-type impurity in the first semiconductor layer. ,
Second for separating the first semiconductor layer and the single crystal substrate from each other by changing the power density or energy of light
A method of manufacturing a semiconductor device, which comprises performing a stepwise process.
【請求項7】 請求項6記載の半導体装置の製造方法に
おいて、 上記工程(b)における上記第1段階の処理の後、上記
第2段階の処理の前に、上記積層体の上に転写用基板を
固着させる工程をさらに含むことを特徴とする半導体装
置の製造方法。
7. The method for manufacturing a semiconductor device according to claim 6, wherein after the treatment of the first step in the step (b) and before the treatment of the second step, the transfer is performed on the laminate. A method of manufacturing a semiconductor device, further comprising the step of fixing a substrate.
【請求項8】 請求項3記載の半導体装置の製造方法に
おいて、 上記工程(b)では、上記第1の半導体層を分解又は変
質させて導体層を形成し、 上記工程(b)の後に、上記導体層の上に導体材料から
なるオーミック電極を形成する工程をさらに含むことを
特徴とする半導体装置の製造方法。
8. The method of manufacturing a semiconductor device according to claim 3, wherein in the step (b), the first semiconductor layer is decomposed or altered to form a conductor layer, and after the step (b), A method of manufacturing a semiconductor device, further comprising the step of forming an ohmic electrode made of a conductive material on the conductive layer.
【請求項9】 請求項8記載の半導体装置の製造方法に
おいて、 上記工程(b)の後で上記オーミック電極を形成する前
に、上記導体層の表面部をエッチングする工程をさらに
含むことを特徴とする半導体装置の製造方法。
9. The method of manufacturing a semiconductor device according to claim 8, further comprising a step of etching a surface portion of the conductor layer after the step (b) and before forming the ohmic electrode. And a method for manufacturing a semiconductor device.
【請求項10】 請求項3又は4記載の半導体装置の製
造方法において、 上記工程(a)の前に、上記単結晶基板の上に、禁制帯
幅が上記単結晶基板よりも小さいスペーサ層を形成する
工程をさらに備え、 上記工程(a)では、上記スペーサ層の上に上記積層膜
を形成し、 上記工程(b)では、上記第1の半導体層中のp型不純
物を活性化するとともに、上記スペーサ層と上記単結晶
基板とを互いに分離させることを特徴とする半導体装置
の製造方法。
10. The method for manufacturing a semiconductor device according to claim 3, wherein before the step (a), a spacer layer having a band gap smaller than that of the single crystal substrate is provided on the single crystal substrate. The method further includes a step of forming the laminated film on the spacer layer in the step (a), and activates the p-type impurity in the first semiconductor layer in the step (b). A method for manufacturing a semiconductor device, wherein the spacer layer and the single crystal substrate are separated from each other.
【請求項11】 請求項1又は2記載の半導体装置の製
造方法において、 上記工程(a)では、上記第1の半導体層を上記第2の
半導体層の上方に形成しておいて、 上記工程(b)では、上記第1の半導体層の上方から上
記第1の半導体層に上記光を照射することを特徴とする
半導体装置の製造方法。
11. The method of manufacturing a semiconductor device according to claim 1, wherein in the step (a), the first semiconductor layer is formed above the second semiconductor layer, and In (b), the method for manufacturing a semiconductor device is characterized in that the first semiconductor layer is irradiated with the light from above the first semiconductor layer.
【請求項12】 請求項11記載の半導体装置の製造方
法において、 上記工程(a)の後、上記積層部の上にキャップ層を形
成する工程をさらに備え、 上記工程(b)では、上記キャップ層の上方から上記第
1の半導体層に光を照射することを特徴とする半導体装
置の製造方法。
12. The method of manufacturing a semiconductor device according to claim 11, further comprising a step of forming a cap layer on the laminated portion after the step (a), and in the step (b), the cap is formed. A method of manufacturing a semiconductor device, characterized in that the first semiconductor layer is irradiated with light from above the layer.
【請求項13】 請求項12記載の半導体装置の製造方
法において、 上記工程(b)の後、上記キャップ層を除去する工程
と、 上記積層部の上に転写用基板を固着する工程と、 上記転写用基板を固着した後又は固着する前に、上記単
結晶基板の裏面から光を照射して、上記単結晶基板を上
記積層部から分離させる工程とをさらに含むことを特徴
とする半導体装置の製造方法。
13. The method of manufacturing a semiconductor device according to claim 12, wherein after the step (b), the step of removing the cap layer, the step of fixing the transfer substrate on the laminated portion, After or before fixing the transfer substrate, the step of irradiating light from the back surface of the single crystal substrate to separate the single crystal substrate from the laminated portion is further included. Production method.
【請求項14】 請求項13記載の半導体装置の製造方
法において、 上記工程(b)において上記積層部の上方から照射され
る光よりも、上記基板の裏面から照射される光のエネル
ギーが大きいことを特徴とする半導体装置の製造方法。
14. The method of manufacturing a semiconductor device according to claim 13, wherein the energy of light emitted from the back surface of the substrate is larger than the light emitted from above the laminated portion in the step (b). A method for manufacturing a semiconductor device, comprising:
【請求項15】 請求項11記載の半導体装置の製造方
法において、 上記工程(b)の後、上記第1の半導体層の上に、導体
材料からなるオーミック電極を形成する工程をさらに含
むことを特徴とする半導体装置の製造方法。
15. The method of manufacturing a semiconductor device according to claim 11, further comprising a step of forming an ohmic electrode made of a conductive material on the first semiconductor layer after the step (b). A method for manufacturing a characteristic semiconductor device.
【請求項16】 請求項11記載の半導体装置の製造方
法において、 上記工程(b)では、上記第1の半導体層を分解又は変
質させて導体層を形成し、 上記工程(b)の後に、上記導体層の上に導体材料から
なるオーミック電極を形成する工程をさらに含むことを
特徴とする半導体装置の製造方法。
16. The method of manufacturing a semiconductor device according to claim 11, wherein in the step (b), the first semiconductor layer is decomposed or altered to form a conductor layer, and after the step (b), A method of manufacturing a semiconductor device, further comprising the step of forming an ohmic electrode made of a conductive material on the conductive layer.
【請求項17】 請求項16記載の半導体装置の製造方
法において、 上記工程(b)の後で上記オーミック電極を形成する前
に、上記導体層の表面部をエッチングする工程をさらに
含むことを特徴とする半導体装置の製造方法。
17. The method of manufacturing a semiconductor device according to claim 16, further comprising a step of etching a surface portion of the conductor layer after the step (b) and before forming the ohmic electrode. And a method for manufacturing a semiconductor device.
【請求項18】 請求項1〜17のうちいずれか1つに
記載の半導体装置の製造方法において、 上記工程(a)では、上記第1の半導体層を挟んで上記
第2の半導体層に対向する,上記第1の半導体層とは禁
止帯幅が異なるn型の第3の半導体層をさらに有するよ
うに上記積層部を形成することを特徴とする半導体装置
の製造方法。
18. The method for manufacturing a semiconductor device according to claim 1, wherein in the step (a), the first semiconductor layer is sandwiched and the second semiconductor layer is opposed to the second semiconductor layer. A method of manufacturing a semiconductor device, further comprising: forming the laminated portion so as to further include an n-type third semiconductor layer having a bandgap different from that of the first semiconductor layer.
【請求項19】 請求項18記載の半導体装置の製造方
法において、 上記第3の半導体層の禁止帯幅は、上記第1の半導体層
よりも大きく、かつ上記光のエネルギーよりも大きいこ
とを特徴とする半導体装置の製造方法。
19. The method for manufacturing a semiconductor device according to claim 18, wherein the band gap of the third semiconductor layer is larger than that of the first semiconductor layer and larger than the energy of light. And a method for manufacturing a semiconductor device.
【請求項20】 請求項18又は19記載の半導体装置
の製造方法において、 上記第1の半導体層からバイポーラトランジスタのコレ
クタ領域を形成し、上記第2の半導体層からバイポーラ
トランジスタのベース領域を形成し、上記第3の半導体
層からバイポーラトランジスタのエミッタ領域を形成す
ることを特徴とする半導体装置の製造方法。
20. The method of manufacturing a semiconductor device according to claim 18, wherein a collector region of the bipolar transistor is formed from the first semiconductor layer, and a base region of the bipolar transistor is formed from the second semiconductor layer. A method for manufacturing a semiconductor device, comprising forming an emitter region of a bipolar transistor from the third semiconductor layer.
【請求項21】 請求項20記載の半導体装置の製造方
法において、 上記エミッタ領域の禁制帯幅を、上記ベース領域の禁制
帯幅よりも大きくすることを特徴とする半導体装置の製
造方法。
21. The method of manufacturing a semiconductor device according to claim 20, wherein the forbidden band width of the emitter region is larger than the forbidden band width of the base region.
【請求項22】 請求項1〜21のうちいずれか1つに
記載の半導体装置の製造方法において、 上記工程(c)は、不活性ガス雰囲気又は減圧雰囲気下
で行なわれることを特徴とする半導体装置の製造方法。
22. The method of manufacturing a semiconductor device according to claim 1, wherein the step (c) is performed in an inert gas atmosphere or a reduced pressure atmosphere. Device manufacturing method.
【請求項23】 請求項1〜22のうちいずれか1つに
記載の半導体装置の製造方法において、 上記光は、上記第1の半導体層中のp型不純物を活性化
させる際には、上記第2の半導体層の禁制帯幅より小さ
いエネルギーを有するものが用いられることを特徴とす
る半導体装置の製造方法。
23. The method of manufacturing a semiconductor device according to claim 1, wherein when the light activates a p-type impurity in the first semiconductor layer, A method of manufacturing a semiconductor device, wherein a material having energy smaller than the forbidden band width of the second semiconductor layer is used.
【請求項24】 請求項1〜23のうちいずれか1つに
記載の半導体装置の製造方法において、 上記光の光源が、パルス状に発振するレーザであること
を特徴とする半導体装置の製造方法。
24. The method of manufacturing a semiconductor device according to claim 1, wherein the light source of the light is a laser that oscillates in a pulse shape. .
【請求項25】 請求項1〜24のうちいずれか1つに
記載の半導体装置の製造方法において、 上記光は、上記第1の半導体層中のp型不純物を活性化
する際には、水銀灯の輝線が用いられることを特徴とす
る半導体装置の製造方法。
25. The method of manufacturing a semiconductor device according to claim 1, wherein the light activates a p-type impurity in the first semiconductor layer, and the light is a mercury lamp. The method for manufacturing a semiconductor device is characterized in that the bright line of the above is used.
【請求項26】 請求項1〜25のうちいずれか1つに
記載の半導体装置の製造方法において、 上記光を照射する際に、単結晶基板を加熱することを特
徴とする半導体の製造方法。
26. The method of manufacturing a semiconductor device according to claim 1, wherein the single crystal substrate is heated when the light is irradiated.
【請求項27】 請求項26記載の半導体装置の製造方
法において、 上記単結晶基板を加熱する際の加熱温度は、400℃以
上750℃以下であることを特徴とする請求項21記載
の半導体装置の製造方法。
27. The method of manufacturing a semiconductor device according to claim 26, wherein the heating temperature for heating the single crystal substrate is 400 ° C. or higher and 750 ° C. or lower. Manufacturing method.
【請求項28】 請求項1〜27のうちいずれか1つに
記載の半導体装置の製造方法において、 上記光は、光束を単結晶基板面内でスキャンさせるよう
に照射されることを特徴とする半導体装置の製造方法。
28. The method of manufacturing a semiconductor device according to claim 1, wherein the light is applied so as to scan the light flux within a plane of the single crystal substrate. Manufacturing method of semiconductor device.
【請求項29】 請求項1〜28のうちいずれか1つに
記載の半導体装置の製造方法において、 上記工程(a)では、上記第1の半導体層を形成する際
に、ドーパントとしてMgまたはBeを用いることを特
徴とする半導体装置の製造方法。
29. The method of manufacturing a semiconductor device according to claim 1, wherein in the step (a), Mg or Be is used as a dopant when forming the first semiconductor layer. A method for manufacturing a semiconductor device, comprising:
【請求項30】 請求項1〜29のうちいずれか1つに
記載の半導体装置の製造方法において、 上記工程(a)では、上記第1の半導体層を、水素を含
む雰囲気中で形成することを特徴とする半導体の製造方
法。
30. The method of manufacturing a semiconductor device according to claim 1, wherein in the step (a), the first semiconductor layer is formed in an atmosphere containing hydrogen. And a method for manufacturing a semiconductor.
【請求項31】 請求項1〜30のうちいずれか1つに
記載の半導体装置の製造方法において、 上記単結晶基板として、サファイア基板,SiC基板,
MgO基板,LiGaO2 基板,LiGax Al1-x
2 (0≦x≦1)混晶基板及びLiAlO2 基板の中か
ら選ばれる1つの基板を用いることを特徴とする半導体
装置の製造方法。
31. The method of manufacturing a semiconductor device according to claim 1, wherein the single crystal substrate is a sapphire substrate, a SiC substrate,
MgO substrate, LiGaO 2 substrate, LiGa x Al 1-x O
2. A method of manufacturing a semiconductor device, wherein one substrate selected from a 2 (0 ≦ x ≦ 1) mixed crystal substrate and a LiAlO 2 substrate is used.
【請求項32】 請求項5,6,8,9,13又は14
記載の半導体装置の製造方法において、 上記転写用基板として、Si基板,GaAs基板,Ga
P基板及びInP基板の中から選ばれる1つの基板を用
いることを特徴とする半導体装置の製造方法。
32. The method according to claim 5, 6, 8, 9, 13 or 14.
In the method for manufacturing a semiconductor device described above, as the transfer substrate, a Si substrate, a GaAs substrate, a Ga substrate
A method of manufacturing a semiconductor device, wherein one substrate selected from a P substrate and an InP substrate is used.
JP2002324991A 2001-11-13 2002-11-08 Manufacturing method of semiconductor device Expired - Fee Related JP4295489B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002324991A JP4295489B2 (en) 2001-11-13 2002-11-08 Manufacturing method of semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-346801 2001-11-13
JP2001346801 2001-11-13
JP2002324991A JP4295489B2 (en) 2001-11-13 2002-11-08 Manufacturing method of semiconductor device

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2005117447A Division JP4376821B2 (en) 2001-11-13 2005-04-14 Manufacturing method of semiconductor device
JP2006158989A Division JP4340274B2 (en) 2001-11-13 2006-06-07 Manufacturing method of semiconductor device

Publications (3)

Publication Number Publication Date
JP2003218052A true JP2003218052A (en) 2003-07-31
JP2003218052A5 JP2003218052A5 (en) 2005-09-22
JP4295489B2 JP4295489B2 (en) 2009-07-15

Family

ID=27667132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002324991A Expired - Fee Related JP4295489B2 (en) 2001-11-13 2002-11-08 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4295489B2 (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086469A (en) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd Semiconductor light-emitting device, illumination module, illuminator, and method of manufacturing the semiconductor light-emitting device
JP2006210564A (en) * 2005-01-27 2006-08-10 Matsushita Electric Ind Co Ltd Manufacturing method of bipolar transistor and bipolar transistor manufactured therewith
JP2006237339A (en) * 2005-02-25 2006-09-07 Sanyo Electric Co Ltd Manufacturing method of nitride-based semiconductor device
JP2007053373A (en) * 2005-08-12 2007-03-01 Samsung Electronics Co Ltd Single-crystal nitride-based semiconductor substrate and method of manufacturing high-quality nirtide-based light-emitting element using the same
JP2007173349A (en) * 2005-12-20 2007-07-05 Sanyo Electric Co Ltd Optical semiconductor element, and method of manufacturing same
JP2007258248A (en) * 2006-03-20 2007-10-04 Rohm Co Ltd MANUFACTURING METHOD OF GaN-BASED SEMICONDUCTOR ELEMENT, AND GaN-BASED SEMICONDUCTOR ELEMENT
JP2007281222A (en) * 2006-04-07 2007-10-25 Omron Corp Heating method and heating system
JP2008141187A (en) * 2006-11-09 2008-06-19 Matsushita Electric Ind Co Ltd Nitride semiconductor laser device
JP2011222969A (en) * 2010-03-26 2011-11-04 Ngk Insulators Ltd Method of manufacturing epitaxial substrate for semiconductor device, epitaxial substrate for semiconductor device, and semiconductor device
JP2014527709A (en) * 2011-07-13 2014-10-16 ユーリー・ゲオルギヴィッチ・シュレター Method of laser separating an epitaxial film or an epitaxial film layer from a growth substrate having an epitaxial semiconductor structure
JP2017037030A (en) * 2015-08-12 2017-02-16 日本電信電話株式会社 Semiconductor device and manufacturing method of the same
JP2017183600A (en) * 2016-03-31 2017-10-05 パナソニックIpマネジメント株式会社 Slice method and slice device
JP2020136305A (en) * 2019-02-13 2020-08-31 日機装株式会社 Hydrogen desorption method for nitride semiconductor

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086469A (en) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd Semiconductor light-emitting device, illumination module, illuminator, and method of manufacturing the semiconductor light-emitting device
JP2006210564A (en) * 2005-01-27 2006-08-10 Matsushita Electric Ind Co Ltd Manufacturing method of bipolar transistor and bipolar transistor manufactured therewith
JP2006237339A (en) * 2005-02-25 2006-09-07 Sanyo Electric Co Ltd Manufacturing method of nitride-based semiconductor device
JP2007053373A (en) * 2005-08-12 2007-03-01 Samsung Electronics Co Ltd Single-crystal nitride-based semiconductor substrate and method of manufacturing high-quality nirtide-based light-emitting element using the same
JP2007173349A (en) * 2005-12-20 2007-07-05 Sanyo Electric Co Ltd Optical semiconductor element, and method of manufacturing same
JP2007258248A (en) * 2006-03-20 2007-10-04 Rohm Co Ltd MANUFACTURING METHOD OF GaN-BASED SEMICONDUCTOR ELEMENT, AND GaN-BASED SEMICONDUCTOR ELEMENT
JP2007281222A (en) * 2006-04-07 2007-10-25 Omron Corp Heating method and heating system
JP2008141187A (en) * 2006-11-09 2008-06-19 Matsushita Electric Ind Co Ltd Nitride semiconductor laser device
JP2011222969A (en) * 2010-03-26 2011-11-04 Ngk Insulators Ltd Method of manufacturing epitaxial substrate for semiconductor device, epitaxial substrate for semiconductor device, and semiconductor device
JP2014527709A (en) * 2011-07-13 2014-10-16 ユーリー・ゲオルギヴィッチ・シュレター Method of laser separating an epitaxial film or an epitaxial film layer from a growth substrate having an epitaxial semiconductor structure
JP2017037030A (en) * 2015-08-12 2017-02-16 日本電信電話株式会社 Semiconductor device and manufacturing method of the same
JP2017183600A (en) * 2016-03-31 2017-10-05 パナソニックIpマネジメント株式会社 Slice method and slice device
JP2020136305A (en) * 2019-02-13 2020-08-31 日機装株式会社 Hydrogen desorption method for nitride semiconductor
JP7166188B2 (en) 2019-02-13 2022-11-07 日機装株式会社 Hydrogen desorption method for nitride semiconductor

Also Published As

Publication number Publication date
JP4295489B2 (en) 2009-07-15

Similar Documents

Publication Publication Date Title
JP3856750B2 (en) Semiconductor device and manufacturing method thereof
US7760785B2 (en) Group-III nitride semiconductor device
JP2872096B2 (en) Vapor phase growth method of low resistance p-type gallium nitride based compound semiconductor
US6635901B2 (en) Semiconductor device including an InGaAIN layer
JP5174327B2 (en) Polarization-reversed III-nitride light-emitting device
JP3924303B2 (en) Nitride semiconductor device and manufacturing method thereof
JP4451811B2 (en) Manufacturing method of nitride semiconductor device
JPH07273367A (en) Manufacture of semiconductor substrate and light-emitting device
US6881261B2 (en) Method for fabricating semiconductor device
JP4295489B2 (en) Manufacturing method of semiconductor device
JP2016058693A (en) Semiconductor device, semiconductor wafer, and method of manufacturing semiconductor device
JP2007116110A (en) Method for manufacturing nitride semiconductor device
JP2007180142A (en) Nitride-based semiconductor element and manufacturing method therefor
JP3361964B2 (en) Semiconductor light emitting device and method of manufacturing the same
JP3862602B2 (en) Manufacturing method of semiconductor device
JP2006287212A (en) Nitride semiconductor light emitting device and method of fabricating the same
JP3546634B2 (en) Selective etching method for nitride-based compound semiconductor and method for manufacturing semiconductor device
JP2007013191A (en) Semiconductor device and method for fabricating the same
JP4376821B2 (en) Manufacturing method of semiconductor device
JP4340274B2 (en) Manufacturing method of semiconductor device
JP2007019526A (en) Process for fabricating nitride semiconductor element
JP3693436B2 (en) Light emitting device grown on ZnSe substrate
JPH1140892A (en) Iii nitride semiconductor device and manufacture thereof
KR101136877B1 (en) Vertical-type zinc-oxide based light emitting diode and method of manufacturing the same
JPH10242520A (en) Gallium nitride compound semiconductor element and its manufacture

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060404

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060607

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060628

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090410

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140417

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees