JP2003209244A - 固体撮像装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 電荷転送領域に関して他のセンサ部からの漏
れ電荷を原因とする点欠陥を防止できるようにすると共
に、信号電荷の転送効率を向上できるようにする。 【解決手段】 チャネルストッパＣＳ１に沿って素子形
成領域に設けられた所定の幅の電荷転送領域Ｂ及びこの
領域Ｂに沿って配置された複数のセンサ部ＰＤｉｊと、
このセンサ部ＰＤｉｊによって発生される信号電荷ｑを
制御するために電荷転送方向に並設された電荷転送用及
び電荷読出し用の電極Ｇ１ｉ、Ｇ２ｉと、この電極Ｇ１
ｉの直下の電荷転送領域Ｂに沿って設けられると共にセ
ンサ部ＰＤｉｊの信号電荷読出し側に設けられたチャネ
ルピンチＣＰ１ｉｊと、このチャネルピンチＣＰ１ｉｊ
と対峙したチャネルストッパＣＳ１側であって、電極Ｇ
２ｉの直下のチャネルストッパＣＳ１に沿って設けられ
たチャネルピンチＣＰ２ｉｊとを備えるものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はフレームトランスフ
ァ方式、インターライントランスファ方式及びフレーム
インターライントランスファ方式の電荷結合撮像素子に
適用して好適な固体撮像装置及びその製造方法に関する
ものである。

【０００２】詳しくは、電荷転送領域や光電変換用の受
光素子を画定する複数の素子分離用障壁層を有した半導
体基板において、電荷転送領域に係る素子分離用障壁層
の配置構造を工夫して、一方の幅調整用障壁層から電荷
転送領域の一端に至る幅と、他方の幅調整用障壁層から
電荷転送領域の他端に至る幅とほぼ同一にできるように
すると共に、受光素子から水平転送レジスタ等に至る全
域に渡って均等な電荷転送領域幅を維持できるようにし
たものである。

【０００３】

【従来の技術】近年、学校、家庭や放送局などにおいて
ビデオカメラ及びデジタルスチルカメラが使用される場
合が多くなってきた。この種のカメラで不可欠なのが固
体撮像装置である。固体撮像装置は光電変換素子として
のＣＣＤ（Ｃharge ＣoupledＤevice：電荷結合素子）
撮像素子を二次元状に配置したものである。ここで、Ｃ
ＣＤ撮像素子とは、フォトダイオードやＭＯＳキャパシ
タなどからなる単位素子を規則正しく並べた構造の半導
体デバイスをいう。固体撮像装置は半導体基板表面に蓄
積されたある電荷のひとかたまりをＭＯＳキャパシタの
電極の並びに沿って移動する機能を有している。

【０００４】つまり、固体撮像装置は半導体基板上に複
数のフォトダイオード（以下で単にセンサ部という）、
ＭＯＳキャパシタ、垂直転送レジスタ、水平転送レジス
タ及び電荷検出アンプなどを有している。そして、光を
固体撮像装置の受光面に照射すると、その光がセンサ部
によって信号電荷に変換された後に、その信号電荷がＭ
ＯＳキャパシタに蓄積される。ＭＯＳキャパシタに蓄積
された信号電荷は、垂直転送レジスタや水平転送レジス
タによって転送され、最終段の電荷検出アンプで信号電
荷が検出されてアナログ撮像信号となって読み出され
る。

【０００５】図１１はこの種の固体撮像装置１０のセン
サ部の構造例を示す領域拡大上面図である。図１１に示
す固体撮像装置１０は半導体基板上にセンサ部ＰＤ３
１，ＰＤ３２、ＰＤ４１及びＰＤ４２を有している。こ
の半導体基板には複数のチャネルストッパ（バリア）Ｃ
Ｓ１、ＣＳ２・・・が設けられ、素子形成領域Ａを画定
するようになされる。

【０００６】チャネルストッパＣＳ１は列方向に沿って
行単位に設けられ、一方のチャネルストッパＣＳ１と他
方のチャネルストッパＣＳ２との間が行単位の素子形成
領域Ａとなっている。チャネルストッパＣＳ１，ＣＳ２
等はｐ＋型の不純物領域から構成され、列方向にライン
状に配置されている。

【０００７】この例で一方のチャネルストッパＣＳ１に
沿って幅ｗ２の電荷転送領域Ｂ’が設けられ、垂直転送
レジスタを構成するようになされる。電荷転送領域Ｂ’
はｎ型の不純物領域から構成されている。この電荷転送
領域Ｂ’に沿うようにしてセンサ部ＰＤ２２，ＰＤ３
２，ＰＤ４２等が並設されている。

【０００８】電荷転送領域Ｂ’と各々のセンサ部ＰＤ２
２，ＰＤ３２，ＰＤ４２等の一方の端部間は読出しゲー
ト部１５を構成し、これらのセンサ部ＰＤ２２，ＰＤ３
２，ＰＤ４２等の他方の端部は他のチャネルストッパＣ
Ｓ２に沿うようになされている。図１１においてＰ１は
信号電荷ｑの読出し方向であり、Ｐ２は信号電荷ｑの転
送方向である。

【０００９】この電荷転送領域Ｂ’上には電荷転送用及
び電荷読出し用の電極Ｇ１３，Ｇ１４，Ｇ２３、Ｇ２４
等が電荷転送方向Ｐ２に並ぶように設けられ、センサ部
ＰＤ２２，ＰＤ３２，ＰＤ４２等によって発生される信
号電荷ｑの読出し転送制御をするようになされる。電荷
読出し用の電極Ｇ２３，Ｇ２４は電荷転送時にも機能す
る。図１１おいて電荷読出し用の電極Ｇ２３，Ｇ２４は
２点鎖線で示し、電荷転送用の電極Ｇ１３，Ｇ１４は波
線で示している。

【００１０】また、センサ部ＰＤ２２，ＰＤ３２，ＰＤ
４２（以下でＰＤｉｊともいう）等の信号電荷読出し側
の電荷転送領域Ｂ’にはチャネルピンチＣＰ１３２やＣ
Ｐ１４２等が設けられる。例えば、チャネルピンチＣＰ
１３２は電荷転送用の電極Ｇ１３の直下の電荷転送領域
Ｂ’の内側に沿って設けられており、電荷転送時にセン
サ部ＰＤ３２からの信号電荷ｑの誤読出し及び電荷転送
時の電荷漏洩を防止するようになされる。

【００１１】チャネルピンチＣＰ１４２は電荷転送用の
電極Ｇ１４の直下の電荷転送領域ＢＢ’の内側に沿って
設けられており、電荷転送時にセンサ部ＰＤ４２からの
信号電荷ｑの誤読出し及び電荷転送時の電荷漏洩を防止
するようになされる。チャネルピンチ（以下で幅調整用
障壁層ともいう）ＣＰ１３２、ＣＰ１４２等はｐ＋型の
不純物領域から構成され、電荷転送領域Ｂ’内に孤島状
に配置されている。

【００１２】なお、図１２は図１１に示した固体撮像装
置１０の問題点を説明する構造例を示すＸ１−Ｘ２矢視
断面図である。図１２において、ｗ０はチャネルストッ
パＣＳ１の幅であり、ｗ２は電荷転送領域Ｂ’の幅であ
る。

【００１３】

【発明が解決しようとする課題】ところで、従来方式の
固体撮像装置１０によれば、以下のような問題がある。 固体撮像装置１０の小型化及び多画素化に伴い単位
素子自体も非常に小さく形成しなくてはならない。従っ
て、センサ部ＰＤｉｊ等の比例縮小化により益々、チャ
ネルストッパＣＳ１、ＣＳ２等により規定される素子形
成領域Ａを狭くせざるを得ない。

【００１４】 素子形成領域Ａが狭くなると電荷転送
領域Ｂ’も狭くせざるを得なくなる。一般に電荷転送領
域Ｂ’の幅ｗ２は広い方が電荷転送効率がよいことが知
られている。従って、素子形成領域Ａが狭くなる中で電
荷転送領域Ｂ’を最も広く確保するためには、チャネル
ストッパ自体の幅ｗ０を狭く（薄く）する方法が考えら
れる。

【００１５】しかしながら、図１２に示すチャネルスト
ッパ自体の幅ｗ０を狭くするとナローチャネル効果によ
り、例えば、センサ部ＰＤ３２の信号電荷読出し時に隣
接するセンサ部ＰＤ３１からの信号電荷の誤読出し原因
となる。ナローチャネル効果とはチャネルストッパ（バ
リア）等の薄膜（層）に電界が異常集中することによる
崩壊現象をいう。

【００１６】 従って、電荷転送領域Ｂ’の幅ｗ２を
何らの工夫無しに広げてしまうと、センサ部ＰＤ３２の
読出しゲート部１５に対峙するチャネルストッパ（以下
で素子分離用障壁層ともいう）自体の幅ｗ０が狭くなる
ことから、ナローチャネル効果により、点欠陥の発生原
因となる。点欠陥とは電荷の漏れを原因とし、一方は
暗、他方は明となる現象をいう。

【００１７】そこで、この発明はこのような従来の課題
を解決したものであって、電荷転送領域の素子分離用障
壁層の配置構造を工夫して他の受光素子からの漏れ電荷
を原因とする点欠陥を防止できるようにすると共に、信
号電荷の転送効率を向上できるようにした固体撮像装置
及びその製造方法を提供することを目的とする。

【００１８】

【課題を解決するための手段】上述した課題は、素子形
成領域を画定する複数の素子分離用障壁層を有した半導
体基板と、この半導体基板の素子分離用障壁層に沿って
素子形成領域に設けられた所定の幅の電荷転送領域及び
該電荷転送領域に沿って配置された複数の光電変換用の
受光素子と、この受光素子によって発生される信号電荷
を制御するために電荷転送方向に並設された電荷読出し
用及び電荷転送用の電極と、電荷転送用の電極の直下の
電荷転送領域に沿って設けられると共に受光素子の信号
電荷読出し側に設けられた第１の幅調整用障壁層と、こ
の第１の幅調整用障壁層と対峙した素子分離用障壁層側
であって、電荷読出し用の電極の直下の素子分離用障壁
層に沿って設けられた第２の幅調整用障壁層とを備える
ことを特徴とする固体撮像装置によって解決される。

【００１９】本発明に係る固体撮像装置によれば、電荷
転送領域や光電変換用の受光素子を画定する複数の素子
分離用障壁層を有した半導体基板において、第２の幅調
整用障壁層と第２の幅調整用障壁層の間で対峙する位置
に第１の幅調整用障壁層が配置され、第１の幅調整用障
壁層と第１の幅調整用障壁層の間で対峙する位置に第２
の幅調整用障壁層が配置された、素子分離用障壁層を基
準とする千鳥掛け状障壁層構造を採ることができる。

【００２０】従って、第１の幅調整用障壁層から電荷転
送領域の一端に至る幅と、第２の幅調整用障壁層から電
荷転送領域の他端に至る幅とほぼ同一にすることがで
き、受光素子から水平転送レジスタ等に至る全域に渡っ
て均等な電荷転送領域（垂直転送レジスタ）の幅を維持
することができる。信号電荷の転送効率が向上する。

【００２１】また、当該受光素子の読出しゲート部に対
峙する部分に関しては素子分離用障壁層＋第２の幅調整
用障壁層による二重構造の厚みを確保できるので、信号
読出し時に他の受光素子から電荷読出し用の電極下への
電荷の漏れを素子分離用障壁層＋第２の幅調整用障壁層
によって阻止することができる。他の受光素子からの漏
れ電荷を原因とする点欠陥を防止できる。もちろん、信
号読出し時に第１の幅調整用障壁層によって当該受光素
子から電荷転送用の電極下への電荷の漏れを阻止するこ
とができる。

【００２２】本発明に係る固体撮像装置の製造方法は半
導体基板に複数の素子分離用障壁層を形成して素子形成
領域を画定する工程と、半導体基板の素子分離用障壁層
に沿って素子形成領域に所定の幅の電荷転送領域を形成
する工程と、電荷転送領域に沿って複数の光電変換用の
受光素子を形成する工程と、受光素子の信号電荷読出し
側の所定の位置に第１の幅調整用障壁層を形成する工程
と、第１の幅調整用障壁層と対峙した素子分離用障壁層
側の所定の位置に第２の幅調整用障壁層を形成する工程
と、受光素子によって発生される信号電荷を制御するた
めの電荷読出し用及び電荷転送用の電極を電荷転送方向
に並べて形成する工程とを有し、予め電荷読出し用の電
極の形成領域直下の素子分離用障壁層に沿って第１の幅
調整用障壁層を配置し、かつ、電荷転送用の電極の形成
領域直下の電荷転送領域に沿わせて第２の幅調整用障壁
層を配置することを特徴とするものである。

【００２３】本発明に係る固体撮像装置の製造方法によ
れば、第２の幅調整用障壁層と第２の幅調整用障壁層の
間において対峙する位置に第１の幅調整用障壁層が配置
され、第１の幅調整用障壁層と第１の幅調整用障壁層の
間で対峙する位置において第２の幅調整用障壁層が配置
された、素子分離用障壁層を基準とする千鳥掛け状障壁
層構造の固体撮像装置を再現性良く製造することができ
る。これにより、信号電荷の転送効率をより一層向上可
能な高信頼度の固体撮像装置を提供することができる。

【００２４】

【発明の実施の形態】続いて、この発明に係る固体撮像
装置及びその製造方法の一実施の形態について、図面を
参照しながら説明をする。図１は本発明に係る実施形態
としての固体撮像装置１００の構成例を示す平面図であ
る。

【００２５】この実施形態では電荷転送領域や光電変換
用の受光素子を画定する複数の素子分離用障壁層を有し
た半導体基板において、電荷転送領域に係る素子分離用
障壁層の配置構造を工夫して、一方の幅調整用障壁層か
ら電荷転送領域の一端に至る幅と、他方の幅調整用障壁
層から電荷転送領域の他端に至る幅とほぼ同一にできる
ようにすると共に、受光素子から水平転送レジスタ等に
至る全域に渡って均等な電荷転送領域幅を維持できるよ
うにし、更に、他の受光素子からの漏れ電荷を原因とす
る点欠陥を防止できるようにすると共に、信号電荷の転
送効率を向上できるようにしたものである。

【００２６】図１に示す固体撮像装置１００は白黒及び
カラー画像を撮像するためのフレームトランスファ方
式、インターライントランスファ方式及びフレームイン
ターライントランスファ方式の電荷結合撮像素子等に適
用して極めて好適である。図１において、インターライ
ントランスファ方式（以下で単にＩＴ方式という）の固
体撮像装置１００は電荷結合撮像素子を構成するＨＡＤ
（Ｈole ＡccumulatedＤiode）型のセンサ部ＰＤｉｊ
（ｉ＝１〜６、ｊ＝１〜４）、４個の垂直転送レジスタ
Ｖｊ（ｊ＝１〜４）、１個の水平転送レジスタ１１、１
個の電荷検出アンプ１２を備えている。

【００２７】センサ部ＰＤｉｊは図示しない半導体基板
にマトリクス状に配置され、受けた光を検出し光電変換
して信号電荷を発生するようになされる。この例では図
を簡略化するためにセンサ部ＰＤｉｊに関しては４行×
６列の場合を示している。列方向に並んだ各々のセンサ
部ＰＤｉｊには垂直転送レジスタ（垂直ＣＣＤ）Ｖｊが
接合され、例えば２相のクロック信号φＶ１、φＶ２に
基づいて信号電荷をセンサ部ＰＤｉｊから読み出すと共
に、この信号電荷を結合して水平転送レジスタ（水平Ｃ
ＣＤ）１１の方向へ転送するようになされる。垂直転送
レジスタＶｊは行単位に設けられる。

【００２８】４個の垂直転送レジスタＶ１〜Ｖ４の各々
の終端部には水平転送レジスタ１１が接続され、各々の
垂直転送レジスタＶ１〜Ｖ４から転送されてくる信号電
荷を結合して電荷検出アンプ１２へ転送するようになさ
れる。水平転送レジスタ１１の終端部には電荷検出アン
プ１２（フローティングデフュージョンアンプ）が接続
されている。電荷検出アンプ１２はフローティングデフ
ュージョンＦＤと呼ばれるコンデンサＣfd及びｎ型の電
界効果トランジスタＴfdから成るソースフォロア回路１
２Ａを有している。電荷検出アンプ１２では水平転送レ
ジスタ１１から転送されてくる信号電荷をコンデンサＣ
fdに充電し、この充電電圧をソースフォロア回路１２Ａ
で検出しアナログ撮像信号Ｓoutとして出力するように
なされる。コンデンサＣfdに充電された信号電荷はリセ
ットされる。

【００２９】図２は図１に示した固体撮像装置１００の
センサ部ＰＤ３１，ＰＤ３２，ＰＤ４１及びＰＤ４２の
構成例を示す拡大上面図である。図２に示す固体撮像装
置１００は半導体基板２１を有している。この半導体基
板２１には素子分離用障壁層の一例となる複数のチャネ
ルストッパ（バリア）ＣＳ１、ＣＳ２・・・が設けら
れ、素子形成領域Ａ等を画定するようになされる。チャ
ネルストッパＣＳ１は列方向に沿って行単位に設けら
れ、一方のチャネルストッパＣＳ１と他方のチャネルス
トッパＣＳ２との間が行単位の素子形成領域Ａとなって
いる。

【００３０】これらのチャネルストッパＣＳ１，ＣＳ２
・・・等は列方向にライン状に配置され、垂直転送レジ
スタＶｊを構成する電荷転送領域からの信号電荷ｑがこ
ぼれないように電位的なガードレール（障壁層）を形成
する機能を有している。信号電荷ｑが電子であれば、チ
ャネルストッパＣＳ１，ＣＳ２・・・は濃いｐ＋型の不
純物領域で形成される。一般に垂直転送レジスタが約５
〜１５Ｖ程度の電位で動作するので、チャネルストッパ
ＣＳ１，ＣＳ２は接地ＧＮＤ電位に固定される。

【００３１】この例で一方のチャネルストッパＣＳ１に
沿って所定の幅の電荷転送領域Ｂが設けられ、図１で説
明した垂直転送レジスタＶｊを構成するようになされ
る。電荷転送領域Ｂはｎ型の不純物領域から構成され、
列方向に河川状に配置されている。この電荷転送領域Ｂ
に沿うようにして光電変換用の受光素子の一例となるセ
ンサ部ＰＤ２２，ＰＤ３２，ＰＤ４２等が並設されてい
る。

【００３２】電荷転送領域Ｂと各々のセンサ部ＰＤ２
２，ＰＤ３２，ＰＤ４２等の一方の端部間は読出しゲー
ト部１５を構成し、これらのセンサ部ＰＤ２２，ＰＤ３
２，ＰＤ４２等の他方の端部は他のチャネルストッパＣ
Ｓ２に沿うようになされている。図２においてＰ１は信
号電荷ｑの読出し方向であり、Ｐ２は信号電荷ｑの転送
方向である。

【００３３】この電荷転送領域Ｂ上には電荷転送用及び
電荷読出し用の電極Ｇ１ｉ，Ｇ２ｉ（ｉ＝１〜６）が電
荷転送方向に並ぶように設けられ、センサ部ＰＤ２２，
ＰＤ３２，ＰＤ４２等によって発生される信号電荷ｑの
読出し転送制御をするようになされる。電荷読出し用の
電極Ｇ２ｉは電荷転送時にも機能する。図２において電
荷読出し用の電極Ｇ２ｉは２点鎖線で示し、電荷転送用
の電極Ｇ１ｉは波線で示している。各々電極Ｇ１ｉ，Ｇ
２ｉは多結晶シリコン（ポリシリコン）に所定の不純物
を含有して構成され、多層構造を成している。この例で
は電荷転送用の電極Ｇ１ｉが一層目を成し、電荷読出し
用の電極Ｇ２ｉが２層目を成している。

【００３４】また、センサ部ＰＤ２２，ＰＤ３２，ＰＤ
４２等の信号電荷読出し側の電荷転送領域Ｂには第１の
幅調整用障壁層の一例となるチャネルピンチＣＰ１ｉｊ
（ｉ＝１〜６、ｊ＝１〜４）が設けられる。例えば、チ
ャネルピンチＣＰ１３２は電荷転送用の電極Ｇ１３の直
下の電荷転送領域Ｂに沿って設けられている。このよう
にしたのは電荷転送時にセンサ部ＰＤ３２からの信号電
荷ｑの誤読出し及び電荷転送時の電荷漏洩を防止するた
めである。

【００３５】チャネルピンチＣＰ１４２は電荷転送用の
電極Ｇ１４の直下の電荷転送領域Ｂに沿って設けられて
いる。このようにすると、電荷転送時にセンサ部ＰＤ４
２からの信号電荷ｑの誤読出し及び電荷転送時の電荷漏
洩をチャネルピンチＣＰ１４２によって防止できる。チ
ャネルピンチＣＰ１３２、ＣＰ１４２等はｐ＋型の不純
物領域から構成され、電荷転送領域Ｂ内に孤島状に配置
されている。

【００３６】このチャネルピンチＣＰ１３２と対峙した
チャネルストッパＣＳ１側には第２の幅調整用障壁層の
一例となるチャネルピンチＣＰ２ｉｊ（ｉ＝１〜６、ｊ
＝１〜４）が、電荷読出し用の電極Ｇ２３の直下のチャ
ネルストッパＣＳ１に沿って設けられている。

【００３７】例えば、チャネルピンチＣＰ２３１はセン
サ部ＰＤ３２からの信号電荷ｑの読出し時に、左隣りの
センサ部ＰＤ３１からの信号電荷ｑの誤読出し及び電荷
転送時の電荷漏洩を防止するためである。同様にして、
チャネルピンチＣＰ２２１はセンサ部ＰＤ２２からの信
号電荷ｑの読出し時に、左隣りのセンサ部ＰＤ２１から
の信号電荷ｑの誤読出し及び電荷転送時の電荷漏洩を防
止するためである。チャネルピンチＣＰ２２１やＣＰ２
３１はｐ＋型の不純物領域から構成され、チャネルスト
ッパＣＳ１に沿って出島状に配置されている。これらの
チャネルピンチＣＰ１３２、ＣＰ１４２、ＣＰ２２１、
ＣＰ２３１はポテンシャルに差を付けて信号電荷ｑを転
送し易くする機能を有している。

【００３８】また、図２において、ｗ１は電荷転送領域
Ｂの幅である。幅ｗ１１はチャネルピンチＣＰ１３１か
ら電荷転送領域Ｂの一端に至る幅である。幅ｗ１２はチ
ャネルピンチＣＰ２３１から電荷転送領域Ｂの他端に至
る幅である。この例では幅ｗ１１と幅ｗ１２とをほぼ同
一にすることができ、第１列目のセンサ部ＰＤ１１から
水平転送レジスタ１１に至る全域に渡って均等な電荷転
送領域Ｂの幅ｗ１が維持される。

【００３９】このことで従来方式に比べて信号電荷転送
量が増加し転送効率が向上する。転送効率とは信号電荷
ｑの転送に関してどれだけ完全に信号電荷ｑを水平転送
レジスタ１１等へ転送できるかを示す割合をいう。電荷
転送領域Ｂの幅ｗ１が狭かったり、転送電界が小さかっ
たり、ポテンシャルデイップを生じていると転送効率が
劣化する。信号電荷転送量とは垂直転送レジスタＶｊが
転送することの最大電荷量をいう。最大電荷量は電極面
積とポテンシャル井戸の深さに比例し、画素サイズが小
さくなると信号電荷転送量が減少する傾向にある。

【００４０】図３は図２に示したセンサ部ＰＤ３２の構
造例を示すＹ１−Ｙ２矢視断面図である。図３に示す固
体撮像装置１００は半導体基板の一例となるＮ型のシリ
コン基板（Ｎ−ｓｕｂ）２１を有している。このＮ型シ
リコン基板２１にはＰ型の埋め込み層（以下でＰ−ＷＥ
ＬＬという）２２が設けられる。Ｐ−ＷＥＬＬ２２はＮ
型シリコン基板２１に広範囲にｐ型の不純物を拡散して
形成したものである。

【００４１】このＰ−ＷＥＬＬ２２にはチャネルストッ
パＣＳ１，ＣＳ２・・・等が設けられ、素子形成領域Ａ
を画定するようになされる。この例で一方のチャネルス
トッパＣＳ１と他方のチャネルストッパＣＳ２との間が
行単位の素子形成領域Ａとなっている。チャネルストッ
パＣＳ１及びチャネルピンチＣＰ２３１等はｐ＋型の不
純物領域から構成されており、これらの不純物領域は接
地（ＧＮＤ）して使用される。

【００４２】チャネルピンチＣＰ２３１はチャネルスト
ッパＣＳ１から電荷転送領域Ｂへ食い込むように設けら
れ、センサ部ＰＤ３２の読出しゲート部１５の前面付近
に対峙するチャネルストッパＣＳ１の側壁に配置されて
いる。電荷転送領域Ｂは幅がｗ１である。従来例の電荷
転送領域Ｂの幅ｗ２に対してｗ１＞ｗ２とすることがで
きる。これはチャネルストッパＣＳ１を基準としたと
き、チャネルピンチＣＰ１３１とチャネルピンチＣＰ１
４２の間で対峙する位置に、チャネルストッパＣＳ１に
沿ってチャネルピンチＣＰ２３１が配置された千鳥掛け
状障壁層構造を採用しているからである。

【００４３】センサ部ＰＤ３２はＰ⁺ＮＰＮ接合素子
（フォトダイオード）を構成するために、Ｎ型シリコン
基板２１のＰ−ＷＥＬＬ２２にｎ型の不純物領域２３が
設けられ、このｎ型の不純物領域２３上にｐ＋型の不純
物領域２４が接合される。このｐ＋型の純物領域２４上
が受光窓部２５となされている。

【００４４】これらのセンサ部ＰＤ３２及び電荷転送領
域Ｂが設けられたＮ型シリコン基板２１上にはゲート絶
縁膜２６を介在して電荷読出し用の電極Ｇ２３が設けら
れている。電荷読出し用の電極Ｇ２３等の上部及び側部
はＳｉＯ２等の絶縁性の膜２７により絶縁される。これ
らの電極上には図示しない層間絶縁膜が設けられ、この
層間絶縁膜上にはアルミニウム等の遮光部材が覆われ、
スミアと呼ばれるノイズ発生を防止している。この遮光
部材を開口した部分によって上述の受光窓部２５が画定
されている。

【００４５】この受光窓部２５に光を照射すると、この
光がセンサＰＤ３２によって受光される。センサＰＤ３
２では受けた光をｎ型の不純物領域２３内で光電変換し
て信号電荷ｑを発生するようになされる。信号電荷ｑは
ｎ型の不純物領域２３の浅い部分に集まる。そして、電
荷読出し用の電極Ｇ２３にパルス信号が印加されると、
ｎ型の不純物領域２３から電荷転送領域Ｂ（垂直転送レ
ジスタ）へ信号電荷ｑが読み出される。余剰電荷はｎ型
の不純物領域２３からＰ−ＷＥＬＬ２２を通過してＮ型
シリコン基板２１に抜けるようになされる。

【００４６】次に、図４を参照して固体撮像装置１００
の動作原理を説明する。図４は固体撮像装置１００の信
号電荷読出し時の動作例を示すポテンシャル（Ｉ-II−I
II）特性図である。図４に示す横軸は基板水平方向や基
板深さ方向等の位置であり、図４中に境界線Ｌを定義し
たときに、その境界線Ｌの左側は基板水平方向であり、
その右側は基板深さ方向である。基板水平方向に関して
は、左からチャネルストップＣＳｊ＋チャネルピンチＣ
Ｐ２ｉｊ、垂直転送レジスタＶｊ、読出しゲート部１
５、センサ部ＰＤ３２であり、基板深さ方向に関しては
ｎ型の不純物領域２３、Ｐ−ＷＥＬＬ２２、シリコン基
板２１（Ｎ−Ｓｕｂ）を示している。縦軸はポテンシャ
ル（電位）である。ポテンシャル特性はＩ-II−IIIを結
ぶ線分で示している。

【００４７】図４に示す特性図によれば、Ｐ−ＷＥＬＬ
２２でポテンシャル特性線が隆起している。この極大点
が信号電荷ｑのオーバーフローを規定するＯＦＢポテン
シャルΦOFBである。また、ｎ型の不純物領域２３でポ
テンシャル特性線が凹状に落ち込んでいる。この極小点
が信号電荷ｑの検出を規定するセンサポテンシャルΦｓ
である。ｎ型の不純物領域２３のポテンシャル特性線の
左側の隆起部分は信号電荷ｑの読出しを規定するチャネ
ルポテンシャルΦROGである。

【００４８】この例で、図３に示したセンサＰＤ３２に
光を受けると、ポテンシャル特性線の極大点のΦOFBよ
り浅いところで発生した信号電荷（電子）ｑはｎ型の不
純物領域２３の極小点のΦｓに転がり落ち、ｎ型の不純
物領域２３内に蓄積される。このｎ型の不純物領域２３
内に蓄積された信号電荷ｑは電荷読出し用の電極Ｇ２３
の電位を高く（ハイ・レベルに）することで電荷転送領
域Ｂ（垂直転送レジスタＶｊ）へ読み出される（Ｒead
ｏut）。

【００４９】つまり、ハイ・レベルの読み出し電圧φＶ
２が電荷読出し用の電極Ｇ２３に印加されると、チャネ
ルポテンシャルΦROGが、センサ部ＰＤ３２のＮ−ＷＥ
ＬＬ２２の蓄積ポテンシャルΦｓより深くなり、いわゆ
る、チャネルが開いた状態になる。このチャネルオープ
ンによって、信号電荷ｑが電荷転送領域Ｂ（垂直転送レ
ジスタＶｊ）に読み出される。

【００５０】この例では当該センサ部ＰＤ３２の読出し
ゲート部１５に対峙する部分が、チャネルストッパＣＳ
１＋チャネルピンチＣＰ２３１による二重構造の障壁と
なされ、この部分を従来例と同等程度の厚みを確保でき
るので、信号読出し時に他のセンサ部ＰＤ３１から電荷
読出し用の電極Ｇ２３下への電荷の漏れを二重構造の障
壁によって阻止することができる。また、オーバーフロ
ーポテンシャルΦOFBと読み出しゲートのチャネルポテ
ンシャルΦROGとの関係ではΦOFB＞ΦROGを維持するよ
うに、Ｎ型シリコン基板２１に基板電圧Ｖsubが供給さ
れる。

【００５１】なお、垂直転送レジスタＶｊに読み出され
た信号電荷ｑは、信号電荷転送用の電極Ｇ１４を中間電
位φＶ１＝「Ｍｉｄ」（ミッド）レベルにしたり、それ
よりも低い電位φＶ１＝ロー・レベルにすることによ
り、図１に示した水平転送レジスタ１１の方向へ信号電
荷ｑが転送される。そして、その信号電荷ｑは図１に示
した水平転送レジスタ１１を通って電荷検出アンプ１２
に至り、この電荷検出アンプ１２で検出増幅された後
に、アナログ撮像信号Ｓoutとなって出力端子１３から
出力される（図１参照）。

【００５２】次に、本発明に係る固体撮像装置１００の
製造方法について説明をする。図５〜図１１は固体撮像
装置１００の形成例を示す工程図である。

【００５３】この例では千鳥掛け状障壁層を有するＩＴ
方式の固体撮像装置１００を製造する場合を想定する。
これを前提にして、まず、半導体基板の一例となる図５
Ａに示すようなＮ型シリコン基板２１にＰ−ＷＥＬＬ２
２を形成する。Ｐ−ＷＥＬＬ２２は次のように形成され
る。まず、Ｎ型シリコン基板２１をＬＯＣＯＳ法等によ
り素子分離してフィールド酸化膜（図示せず）及びゲー
ト酸化膜２６を形成する。

【００５４】その後、Ｎ型シリコン基板２１上に図示し
ないレジストを塗布し、その後、Ｐ−ＷＥＬＬ用の開口
部を有するマスクを使用してレジストを感光しパターニ
ングにする。そして、このレジストをマスクにし、イオ
ンインプラを使用して所定のエネルギーにより、砒素
（Ａｓ）やリン（Ｐ）等のＶ価の不純物イオンを所定ド
ーズ量だけＮ型シリコン基板２１に打ち込むようになさ
れる。これにより、Ｎ型シリコン基板２１にＰ−ＷＥＬ
Ｌ２２を形成することができる。

【００５５】その後、図５Ｂに示すＮ型シリコン基板２
１のＰ−ＷＥＬＬ２２に複数のチャネルストッパＣＳ１
を形成して素子形成領域Ａ，Ｂ，Ｃ・・・を画定する。
チャネルストッパＣＳ１は次のように形成される。ま
ず、Ｎ型シリコン基板２１上に図示しないレジストを塗
布し、チャネルストッパＣＳ１用の開口部を有するマス
クを使用してレジストを感光しパターニングにする。

【００５６】このレジストをマスクにして、イオンイン
プラを使用して所定のエネルギーによりＶ価の不純物イ
オンを所定ドーズ量だけ打ち込むようになされる。これ
により、Ｐ−ＷＥＬＬ２２で複数のチャネルストッパ用
のｐ＋型の不純物領域を形成することができ、このチャ
ネルストッパＣＳ１、ＣＳ２・・・等により区切られた
素子形成領域Ａ１，Ａ２，Ａ３・・・を画定することが
できる。

【００５７】その後、図６Ａに示すＰ−ＷＥＬＬ２２の
チャネルストッパＣＳ１に沿った素子形成領域Ａ１に所
定の幅ｗ１の電荷転送領域Ｂを形成する。電荷転送領域
Ｂは次のように形成される。まず、Ｎ型シリコン基板２
１上に図示しないレジストを塗布し、その後、電荷転送
領域用の開口部を有するマスクを使用してレジストを感
光しパターニングにする。このレジストをマスクにし
て、イオンインプラを使用して所定のエネルギーによ
り、ボロン（Ｂ）等のIII価の不純物イオンを所定ドー
ズ量だけ打ち込むようになされる。これにより、チャネ
ルストッパＣＳ１及びＣＳ２に区切られた素子形成領域
Ａ１等に電荷転送領域Ｂを形成することができる。

【００５８】そして、図６Ｂに示す電荷転送領域Ｂと、
チャネルストッパＣＳ２の間に沿って複数のセンサ部Ｐ
Ｄｉｊを形成する。電荷転送領域Ｂとセンサ部ＰＤｉｊ
との間には読出しゲート部１５を確保するようにする。
センサ部ＰＤ３２等は次のように形成される。まず、Ｎ
型シリコン基板２１上に図示しないレジストを塗布し、
その後、ＨＡＤセンサ用のマトリクス状の開口部を有す
るマスクを使用してレジストを感光しパターニングにす
る。

【００５９】このレジストをマスクにして、イオンイン
プラを使用して所定のエネルギーによりIII価の不純物
イオンを所定ドーズ量だけ打ち込むようになされる。こ
れにより、チャネルストッパＣＳ１，ＣＳ２に区切られ
た素子形成領域Ａ１等にセンサ部用のｎ型の不純物領域
２３を形成することができる。その後、ｎ型の不純物領
域２３にｐ＋型の不純物領域２４が形成される。これに
より、Ｐ⁺ＮＰＮ接合素子（フォトダイオード）を構成
するセンサ部ＰＤ３２が形成される。ｐ＋型の不純物領
域２４は以下のチャネルピンチＣＰ１ｉｊやＣＰ２ｉｊ
と同時に形成してもよい。

【００６０】図７Ａではセンサ部ＰＤｉｊの信号電荷読
出し側の所定の位置にチャネルピンチＣＰ１ｉｊを形成
する。このとき、予め図示しない電荷読出し用の電極Ｇ
２ｉの形成（予定）領域直下のチャネルストッパＣＳ１
に沿ってチャネルピンチＣＰ１ｉｊを配置するようにな
される。チャネルピンチＣＰ１ｉｊは次のように形成さ
れる。

【００６１】まず、Ｎ型シリコン基板２１上に図示しな
いレジストを塗布し、その後、第１のチャネルピンチ用
のマトリクス状の開口部を有するマスクを使用してレジ
ストを感光しパターニングにする。このレジストをマス
クにして、イオンインプラを使用して所定のエネルギー
によりＶ価の不純物イオンを所定ドーズ量だけ打ち込む
ようになされる。これにより、図７Ａで波線で示す電荷
転送領域Ｂの所定の位置にチャネルピンチＣＰ１ｉｊ用
のｐ＋型の不純物領域を形成することができる。

【００６２】そして、図７Ｂに示すチャネルピンチＣＰ
１ｉｊと対峙したチャネルストッパＣＳ１側の所定の位
置にチャネルピンチＣＰ２ｉｊを形成する。このとき、
図示しない電荷転送用の電極Ｇ１ｉの形成（予定）領域
直下の電荷転送領域Ｂに沿わせてチャネルピンチＣＰ２
ｉｊを配置するようになされる。チャネルピンチＣＰ２
ｉｊは次のように形成される。

【００６３】まず、Ｎ型シリコン基板２１上に図示しな
いレジストを塗布し、その後、第２のチャネルピンチ用
のマトリクス状の開口部を有するマスクを使用してレジ
ストを感光しパターニングにする。このレジストをマス
クにして、イオンインプラを使用して所定のエネルギー
によりＶ価の不純物イオンを所定ドーズ量だけ打ち込む
ようになされる。これにより、電荷転送領域Ｂでチャネ
ルストッパＣＳ１に沿った所定の位置にチャネルピンチ
ＣＰ２ｉｊ用のｐ＋型の型の不純物領域を形成すること
ができる。

【００６４】この時点で、図８に示すチャネルストッパ
ＣＳ１を基準とする千鳥掛け状障壁層構造を電荷転送領
域Ｂ内に有したＮ型シリコン基板２１が得られる。千鳥
掛け状障壁層はチャネルピンチＣＰ２ｉｊとチャネルピ
ンチＣＰ２ｉｊの間において対峙する位置にチャネルピ
ンチＣＰ１ｉｊが配置され、チャネルピンチＣＰ１ｉｊ
とチャネルピンチＣＰ１ｉｊの間で対峙する位置におい
てチャネルピンチＣＰ２ｉｊが配置された構造を有する
ものである。

【００６５】この例では、チャネルストッパＣＳ１、チ
ャネルピンチＣＰ１ｉｊ、チャネルピンチＣＰ２ｉｊを
各々分けて形成する場合について説明したが、これに限
られることはない。例えば、図９に示すようなチャネル
ストッパ用のライン状開口部２０１、第１のチャネルピ
ンチＣＰ１ｉｊ用の孤島状開口部２０２、第２のチャネ
ルピンチＣＰ２ｉｊ用の出島状開口部２０３を有する１
枚のマスク２００を予め準備し、このマスク２００を使
用して、所定のエネルギーによりＶ価の不純物イオンを
所定ドーズ量だけ打ち込むようにして、ライン状のチャ
ネルストッパＣＳ１，ＣＳ２・・・と、孤島状のチャネ
ルピンチＣＰ１ｉｊと、出島状のチャネルピンチＣＰ２
ｉｊとを同時に形成してもよい。

【００６６】その後、図１０に示すＮ型シリコン基板２
１に電荷読出し用及び電荷転送用の電極Ｇ１３，Ｇ１４
やＧ２３，Ｇ２４等を形成する。これらの電極Ｇ１３，
Ｇ１４，Ｇ２３，Ｇ２４は多結晶シリコンを使用して形
成する。電荷転送用の電極１３，Ｇ１４は次のように形
成する。まず、図１０に示すＮ型シリコン基板２１のゲ
ート酸化膜２６上に、ＣＶＤ装置等を使用して多結晶シ
リコン（第１層目）を堆積して所定の膜厚を得るように
なされる。

【００６７】そして、図示しない多結晶シリコン膜上に
レジストを塗布し、更に、電荷転送電極用の開口部を有
するマスクを使用してレジストを感光しパターニングに
する。このレジストをマスクにして、不要部分の多結晶
シリコン膜を除去する。その後、必要に応じてイオンイ
ンプラを使用して所定のエネルギーにより所望の不純物
イオンを所定ドーズ量だけ打ち込むようになされる。こ
れにより、電荷転送用の電極１３，Ｇ１４等を形成する
ことができる。

【００６８】その後、Ｎ型シリコン基板２１上に電荷読
出し用の電極Ｇ２３，Ｇ２４を形成する。電極Ｇ２３，
Ｇ２４は次のように形成する。まず、電荷転送用の電極
Ｇ１３，Ｇ１４等が形成されたＮ型シリコン基板２１の
ゲート酸化膜２６上に、ＣＶＤ装置等を使用して多結晶
シリコン（第２層目）を堆積し所定の膜厚を得るように
なされる。

【００６９】その後、図示しない多結晶シリコン膜上に
レジストを塗布し、更に、電荷読出し電極用の開口部を
有するマスクを使用してレジストを感光しパターニング
にする。このレジストをマスクにして、不要部分の多結
晶シリコン膜を除去する。その後、必要に応じてイオン
インプラを使用して所定のエネルギーにより不純物イオ
ンをドーズ量だけ打ち込むようになされる。

【００７０】これにより、電荷転送用及び電荷読出し用
の電極Ｇ１３，Ｇ１４，Ｇ２３，Ｇ２４を電荷転送方向
Ｐ２に並べて形成することができる。このような工程を
経ると千鳥掛け状障壁層構造を有する固体撮像装置１０
０を再現性良く製造することができる。なお、固体撮像
装置１００の動作時には電極Ｇ２３，Ｇ２４（Ｇ２ｉ）
に電荷読出し用のパルス信号φＶ２が供給され、電極Ｇ
１３，Ｇ１４（Ｇ１ｉ）には電荷転送用のパルス信号φ
Ｖ１が供給される。センサ部ＰＤｉｊによって発生され
る信号電荷ｑを制御するためである。

【００７１】このように、本発明に係る実施形態として
の固体撮像装置１００及びその製造方法によれば、電荷
転送領域Ｂやセンサ部ＰＤｉｊを画定する複数のチャネ
ルストッパＣＳ１，ＣＳ２・・・を有したＮ型シリコン
基板２１において、チャネルピンチＣＰ２２１とチャネ
ルピンチＣＰ２３１の間で対峙する位置にチャネルピン
チＣＰ１３２が配置され、チャネルピンチＣＰ１３２と
チャネルピンチＣＰ１４２の間で対峙する位置にチャネ
ルピンチＣＰ２３１が配置された、チャネルストッパＣ
Ｓ１を基準とする千鳥掛け状障壁層構造を採ることがで
きる。

【００７２】従って、チャネルピンチＣＰ１３２から電
荷転送領域Ｂの一端に至る幅ｗ１１と、チャネルピンチ
ＣＰ２３１から電荷転送領域Ｂの他端に至る幅ｗ１２と
ほぼ同一にすることができ、第１列目のセンサ部ＰＤ１
１から水平転送レジスタ１１等に至る全域に渡って均等
な電荷転送領域Ｂ（垂直転送レジスタ）の幅ｗ１を維持
することができる。

【００７３】しかも、この千鳥掛け状障壁層構造によっ
て垂直転送レジスタＶｊの幅ｗ１を従来方式に比べてｗ
１−ｗ２だけ広げることができたので、信号電荷ｑの転
送許容量が増加し、信号電荷ｑの転送効率を向上させる
ことができる。なお、信号電荷ｑの転送許容量が不足す
る場合はチャネルピンチＣＰ１ｉｊ、ＣＰ２ｉｊの幅や
比率を変更することで対応すればよい。これにより、水
平転送レジスタ１１において電荷蓄積容量を確保するこ
とができる。

【００７４】また、当該センサ部ＰＤ３２の読出しゲー
ト部１５に対峙する部分に関しては、チャネルストッパ
ＣＳ１＋チャネルピンチＣＰ２３１等による二重構造の
厚みを確保できるので、信号読出し時に他のセンサ部Ｐ
Ｄ３１から電荷読出し用の電極Ｇ２３下への電荷の漏れ
をチャネルストッパＣＳ１＋チャネルピンチＣＰ２３１
によって阻止することができる。換言すると、チャネル
ピンチＣＰ２３１でナローチャネル効果を防止すること
ができ、他のセンサ部ＰＤ３１等からの漏れ電荷を原因
とする点欠陥を防止できる。

【００７５】もちろん、信号読出し時にチャネルピンチ
ＣＰ１３２によって当該センサ部ＰＤ３２から電荷転送
用の電極Ｇ１３下への電荷の漏れを阻止することができ
る。このことでも信号電荷ｑの転送効率を向上させるこ
とができた。これにより、高信頼度の固体撮像装置１０
０を提供することができる。

【００７６】この実施形態ではインターライントランス
ファ方式の固体撮像装置１００の場合について説明した
が、これに限られることはなく、フレームトランスファ
方式やフレームインターライントランスファ方式の固体
撮像装置１００にも適用できることは言うまでもない。

【００７７】

【発明の効果】以上説明したように、本発明に係る固体
撮像装置によれば、電荷転送領域や光電変換用の受光素
子を画定する複数の素子分離用障壁層を有した半導体基
板において、電荷転送用の電極の直下の電荷転送領域に
沿って設けられると共に受光素子の信号電荷読出し側に
設けられた第１の幅調整用障壁層と、この第１の幅調整
用障壁層と対峙した素子分離用障壁層側であって、電荷
読出し用の電極の直下の素子分離用障壁層に沿って設け
られた第２の幅調整用障壁層とを備えるものである。

【００７８】この構造によって、第２の幅調整用障壁層
と第２の幅調整用障壁層の間において対峙する位置に第
１の幅調整用障壁層が配置され、第１の幅調整用障壁層
と第１の幅調整用障壁層の間で対峙する位置において第
２の幅調整用障壁層が配置された、素子分離用障壁層を
基準とする千鳥掛け状障壁層構造を採ることができる。
従って、第１の幅調整用障壁層から電荷転送領域の一端
に至る幅と、第２の幅調整用障壁層から電荷転送領域の
他端に至る幅とほぼ同一にすることができ、受光素子か
ら水平転送レジスタ等に至る電荷転送領域（垂直転送レ
ジスタ）全域に渡って均等な幅を維持することができ
る。信号電荷の転送効率が向上する。

【００７９】また、当該受光素子の読出しゲート部に対
峙する部分に関しては素子分離用障壁層＋第２の幅調整
用障壁層による二重構造の厚みを確保できるので、信号
読出し時に他の受光素子から電荷読出し用の電極下への
電荷の漏れを素子分離用障壁層＋第２の幅調整用障壁層
によって阻止することができる。他の受光素子からの漏
れ電荷を原因とする点欠陥を防止できる。もちろん、信
号読出し時に第１の幅調整用障壁層によって当該受光素
子から電荷転送用の電極下への電荷の漏れを阻止するこ
とができる。これにより、高信頼度の固体撮像装置を提
供できる。

【００８０】本発明に係る固体撮像装置の製造方法によ
れば、電荷転送領域に沿って複数の光電変換用の受光素
子を形成し、この受光素子の信号電荷読出し側の所定の
位置に第１の幅調整用障壁層を形成し、更に、第１の幅
調整用障壁層と対峙した素子分離用障壁層側の所定の位
置に第２の幅調整用障壁層を形成し、その後、受光素子
を制御するための電荷読出し用及び電荷転送用の電極を
電荷転送方向に並べて形成する際に、予め電荷読出し用
の電極の形成領域直下の素子分離用障壁層に沿って第１
の幅調整用障壁層を配置し、かつ、電荷転送用の電極の
形成領域直下の電荷転送領域に沿わせて第２の幅調整用
障壁層を配置するようになされる。

【００８１】この構成によって、第２の幅調整用障壁層
と第２の幅調整用障壁層の間において対峙する位置に第
１の幅調整用障壁層が配置され、第１の幅調整用障壁層
と第１の幅調整用障壁層の間で対峙する位置において第
２の幅調整用障壁層が配置された、素子分離用障壁層を
基準とする千鳥掛け状障壁層構造の固体撮像装置を再現
性良く製造することができる。これにより、信号電荷の
転送効率をより一層向上可能な高信頼度の固体撮像装置
を提供することができる。

【００８２】この発明はフレームトランスファ方式、イ
ンターライントランスファ方式及びフレームインターラ
イントランスファ方式の電荷結合撮像素子に適用して極
めて好適である。

【図面の簡単な説明】

【図１】本発明に係る実施形態としての固体撮像装置１
００の全体構成例を示す平面図である。

【図２】図１に示したセンサ部ＰＤ３１，ＰＤ３２，Ｐ
Ｄ４１及びＰＤ４２の構成例を示す拡大上面図である。

【図３】図２に示したセンサ部ＰＤ３２の構造例を示す
Ｙ１−Ｙ２矢視断面図である。

【図４】固体撮像装置１００の信号電荷読出し時の動作
例を示すポテンシャル（Ｉ-II−III）特性図である。

【図５】Ａ及びＢは固体撮像装置１００の形成例（その
１）を示す工程図である。

【図６】Ａ及びＢは固体撮像装置１００の形成例（その
２）を示す工程図である。

【図７】Ａ及びＢは固体撮像装置１００の形成例（その
３）を示す工程図である。

【図８】Ａ及びＢは固体撮像装置１００の形成例（その
４）を示す工程図である。

【図９】チャネルストッパやピンチ等の形成時のマスク
２００の構成例を示すイメージ図である。

【図１０】固体撮像装置１００の形成例（その５）を示
す断面図である。

【図１１】従来例に係る固体撮像装置１０の構造例を示
す上面図である。

【図１２】固体撮像装置１０の問題点を説明する構造例
を示すＸ１−Ｘ２矢視断面図である。

【符号の説明】

１１・・・水平転送レジスタ、１２・・・電荷検出アン
プ、２１・・・Ｎ型シリコン基板（半導体基板）、２２
・・・Ｐ−ＷＥＬＬ、２３・・・ｎ型の不純物領域、２
４・・・ｐ＋型の不純物領域、２５・・・受光窓部、２
６・・・ゲート酸化膜、２７・・・絶縁性の膜、ＰＤｉ
ｊ・・・センサ部（受光素子）、Ａ・・・素子形成領
域、Ｂ・・・電荷転送領域、Ｖｊ・・・垂直転送レジス
タ、ＣＳ１，ＣＳ２，ＣＳｊ・・・チャネルストッパ
（素子分離障壁層）、ＣＰ１３２，ＣＰ１４２，ＣＰ１
ｉｊ・・・チャネルピンチ（第１の幅調整用障壁層）、
ＣＰ２３１，ＣＰ１２４１，ＣＰ２ｉｊ・・・チャネル
ピンチ（第２の幅調整用障壁層）、Ｇ１３，Ｇ１４，Ｇ
１ｉ・・・電荷転送用の電極、Ｇ２３，Ｇ２４，Ｇ２ｉ
・・・電荷読出し用の電極、１００・・・固体撮像装置

Claims (4)

【特許請求の範囲】
1. 【請求項１】 素子形成領域を画定する複数の素子分離
   用障壁層を有した半導体基板と、 前記半導体基板の素子分離用障壁層に沿って前記素子形
   成領域に設けられた所定の幅の電荷転送領域及び該電荷
   転送領域に沿って配置された複数の光電変換用の受光素
   子と、 前記受光素子によって発生される信号電荷を制御するた
   めに電荷転送方向に並設された電荷読出し用及び電荷転
   送用の電極と、 前記電荷転送用の電極の直下の電荷転送領域に沿って設
   けられると共に前記受光素子の信号電荷読出し側に設け
   られた第１の幅調整用障壁層と、 前記第１の幅調整用障壁層と対峙した素子分離用障壁層
   側であって、前記電荷読出し用の電極の直下の素子分離
   用障壁層に沿って設けられた第２の幅調整用障壁層とを
   備えることを特徴とする固体撮像装置。
2. 【請求項２】 前記第２の幅調整用障壁層は、 当該受光素子の読出しゲート部に対峙した素子分離用障
   壁層側であって、前記電荷読出し用の電極の直下に設け
   られて成ることを特徴とする請求項１に記載の固体撮像
   装置。
3. 【請求項３】 半導体基板に複数の素子分離用障壁層を
   形成して素子形成領域を画定する工程と、 前記半導体基板の素子分離用障壁層に沿って前記素子形
   成領域に所定の幅の電荷転送領域を形成する工程と、 前記電荷転送領域に沿って複数の光電変換用の受光素子
   を形成する工程と、 前記受光素子の信号電荷読出し側の所定の位置に第１の
   幅調整用障壁層を形成する工程と、 前記第１の幅調整用障壁層と対峙した素子分離用障壁層
   側の所定の位置に第２の幅調整用障壁層を形成する工程
   と、 前記受光素子によって発生される信号電荷を制御するた
   めの電荷読出し用及び電荷転送用の電極を電荷転送方向
   に並べて形成する工程とを有し、 予め前記電荷読出し用の電極の形成領域直下の素子分離
   用障壁層に沿って前記第１の幅調整用障壁層を配置し、
   かつ、 前記電荷転送用の電極の形成領域直下の電荷転送領域に
   沿わせて前記第２の幅調整用障壁層を配置することを特
   徴とする固体撮像装置の製造方法。
4. 【請求項４】 前記素子分離用障壁層、第１及び第２の
   幅調整用障壁層に関して同一のマスクを使用して同時に
   形成することを特徴とする請求項３に記載の固体撮像装
   置の製造方法。