JP2003199111A - 予測装置、符号化装置、逆予測装置、復号装置、及び、演算装置 - Google Patents

予測装置、符号化装置、逆予測装置、復号装置、及び、演算装置

Info

Publication number
JP2003199111A
JP2003199111A JP2001396180A JP2001396180A JP2003199111A JP 2003199111 A JP2003199111 A JP 2003199111A JP 2001396180 A JP2001396180 A JP 2001396180A JP 2001396180 A JP2001396180 A JP 2001396180A JP 2003199111 A JP2003199111 A JP 2003199111A
Authority
JP
Japan
Prior art keywords
series
adjacent pixel
data
pixel data
prediction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001396180A
Other languages
English (en)
Inventor
Tetsushi Kajita
哲史 梶田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001396180A priority Critical patent/JP2003199111A/ja
Priority to EP20020026974 priority patent/EP1324590A3/en
Priority to CNB021584478A priority patent/CN1253013C/zh
Priority to US10/329,618 priority patent/US7099390B2/en
Publication of JP2003199111A publication Critical patent/JP2003199111A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/41—Bandwidth or redundancy reduction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/593—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial prediction techniques

Abstract

(57)【要約】 【課題】 演算ステップ数を抑制して、高い処理性能の
予測装置を提供する。 【解決手段】 隣接画素系列生成手段１３は、予測対象
ブロック記憶手段１２から隣接画素データＡ〜Ｄを入力
し、第１の隣接画素系列｛Ａ、Ｂ、Ｃ…｝をラインＬ１
に、第２の隣接画素系列｛Ｂ、Ｃ、Ｄ…｝をラインＬ２
に出力する。予測処理手段１４は、予測対象ブロック記
憶手段１２から予測対象画素データａ〜ｐを入力し、
「２」を乗算した結果から第１の隣接画素系列を減算し
て、この減算結果から、第２の隣接画素系列を減算し、
さらに、この減算結果を「２」で除算する。この除算結
果が予測結果画素データ｛ａ＃、ｂ＃、…｝として予測
結果ブロック記憶手段１５に記憶される。予測画素の生
成及び記憶を省略できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、画像データの符号
化に際して予測処理を実行する予測装置、及び、符号化
された画像データの復号に際して逆予測処理を実行する
逆予測装置、並びに、その関連技術に関する。
【０００２】
【従来の技術】国際電気通信連合（ＩＴＵ）で標準化活
動中である次世代動画像符号化方式として、Ｈ．２６Ｌ
符号化方式がある。
【０００３】このＨ．２６Ｌ符号化方式では、符号化効
率を向上させるために、フレームを小領域のブロックに
分割し、ブロック毎に周辺ブロックの隣接画素を用い
て、対象ブロックの予測処理を行い、残差情報に対して
エントロピー符号化を行う方式が採用されている。
【０００４】このＨ．２６Ｌ符号化方式による予測処理
を実現する従来の予測装置について、図面を参照しなが
ら説明する。
【０００５】まず、Ｈ．２６Ｌ符号化方式によるモード
Ａの予測処理を実現する従来の予測装置について、図面
を参照しながら説明する。
【０００６】図２７は、従来の予測装置のブロックであ
る。図２７に示すように、従来の予測装置は、予測対象
ブロック記憶手段８００、予測画素生成手段８０１、予
測画素ブロック記憶手段８０２、予測処理手段８０３、
及び、予測結果ブロック記憶手段８０４、を備える。
【０００７】予測対象ブロック記憶手段８００は、１６
個の予測対象画素データ｛ａ、…、ｐ｝からなる予測対
象ブロックＢ１、及び、予測対象ブロックＢ１に隣接す
る９個の隣接画素データ｛Ａ、…、Ｉ｝、を記憶する。
【０００８】予測画素生成手段８０１は、予測対象ブロ
ック記憶手段８００が出力した隣接画素データ「Ａ」、
「Ｂ」、「Ｃ」、「Ｄ」を用いて、１６個の予測画素デ
ータ｛Ａ♭、Ｂ♭、Ｃ♭、…、Ｄ、Ｄ、Ｄ｝を生成す
る。
【０００９】予測画素ブロック記憶手段８０２は、予測
画素生成手段８０１が生成した１６個の予測画素データ
からなる予測画素ブロックＢ２を記憶する。
【００１０】予測処理手段８０３は、予測対象ブロック
記憶手段８００から、１６個の予測対象画素データ
｛ａ、ｂ、ｃ、…、ｎ、ｏ、ｐ｝を順次入力するととも
に、予測画素ブロック記憶手段８０２から、１６個の予
測画素データ｛Ａ♭、Ｂ♭、Ｃ♭、…、Ｄ、Ｄ、Ｄ｝を
順次入力して、予測対象画素データから予測画素データ
を減算し、１６個の予測結果画素データ｛ａ−Ａ♭、ｂ
−Ｂ♭、ｃ−Ｃ♭、…、ｎ−Ｄ、ｏ−Ｄ、ｐ−Ｄ｝を生
成する。
【００１１】予測結果ブロック記憶手段８０４は、予測
処理手段８０３が出力した１６個の予測結果画素データ
｛ａ−Ａ♭、ｂ−Ｂ♭、ｃ−Ｃ♭、…、ｎ−Ｄ、ｏ−
Ｄ、ｐ−Ｄ｝からなる予測結果ブロックＢ３を記憶す
る。
【００１２】ここで、Ａ♭＝（Ａ＋Ｂ）／２、Ｂ♭＝
（Ｂ＋Ｃ）／２、Ｃ♭＝（Ｃ＋Ｄ）／２、である。
【００１３】さて、次に、上記した従来の予測装置によ
るモードＡの予測処理の詳細を説明する。
【００１４】図２８は、図２７の予測画素生成手段８０
１及び予測処理手段８０３の詳細なブロック図である。
なお、図２８において、図２７と同一の部分について
は、同一の符号を付して説明を適宜省略する。
【００１５】図２８（ａ）は、図２７の予測画素生成手
段８０１の詳細なブロック図、図２８（ｂ）は、図２７
の予測処理手段８０３の詳細なブロック図、である。
【００１６】図２８（ａ）に示すように、予測画素生成
手段８０１は、レジスタ８１０、８２０、８４０、加算
器８３０、及び、シフタ８５０、を含む。
【００１７】図２８（ｂ）に示すように、予測処理手段
８０３は、レジスタ８６０、８７０、８９０、減算器８
８０、及び、シフタ９００、を含む。
【００１８】図２７の予測対象画素データ「ａ」を例に
挙げて、予測処理を詳細に説明する。
【００１９】図２８（ａ）に示すように、予測対象ブロ
ック記憶手段８００から、レジスタ８１０、８２０に、
隣接画素データ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」が読み
出される。
【００２０】加算器８３０は、レジスタ８１０から入力
された隣接画素データ「Ａ」と、レジスタ８２０から入
力された隣接画素データ「Ｂ」と、を加算する。
【００２１】レジスタ８４０には、加算器８３０から、
加算結果データ「Ａ＋Ｂ」が入力される。シフタ８５０
は、レジスタ８４０から入力した加算結果データ「Ａ＋
Ｂ」を、「２」で除算し、予測画素データ「Ａ♭」を生
成する。
【００２２】予測画素ブロック記憶手段８０２は、シフ
タ８５０が出力した予測画素データ「Ａ♭」を記憶す
る。同様にして、予測画素データ「Ｂ♭」、「Ｃ♭」が
生成され、予測画素ブロック記憶手段８０２に、１６個
の予測画素データが記憶される。
【００２３】さて、次に、図２８（ｂ）に示すように、
レジスタ８６０には、予測画素ブロック記憶手段８０２
から、予測画素データ「Ａ♭」が入力される。
【００２４】レジスタ８７０には、予測対象ブロック記
憶手段８００から、予測対象画素データ「ａ」が入力さ
れる。
【００２５】減算器８８０は、レジスタ８７０が出力し
た予測対象画素データ「ａ」から、レジスタ８６０が出
力した予測画素データ「Ａ♭」を減算して、予測結果画
素データ「ａ−Ａ♭」を生成する。
【００２６】この予測結果画素データ「ａ−Ａ♭」は、
レジスタ８９０及びシフタ９００を通過して、予測結果
ブロック記憶手段８０４に記憶される。
【００２７】上記と同様にして、予測処理手段８０３
は、予測結果画素データ「ｂ−Ｂ♭」、…、「ｐ−Ｄ」
を、順次生成する。
【００２８】さて、次に、従来の予測装置によるモード
Ａの予測処理を行うための演算ステップ数を検討する。
【００２９】隣接画素データ「Ａ」、「Ｂ」、「Ｃ」、
「Ｄ」の読み出しに４ステップ必要である。予測画素生
成手段８０１による予測画素データ「Ａ♭」、「Ｂ
♭」、「Ｃ♭」の生成のために、加算が３ステップ、除
算が３ステップ、必要である。
【００３０】予測画素ブロック記憶手段８０２への１６
個の予測画素データの記憶に１６ステップ必要である。
予測処理手段８０３による予測処理に１８ステップ必要
である。
【００３１】従って、従来の予測装置によるモードＡの
予測処理を行うための演算ステップ数は、合計４４ステ
ップである。
【００３２】なお、予測処理手段８０３の減算器８８０
は、ベクトル命令をサポートする減算器であり、演算ス
テップ数は、（処理する画素数＋２）ステップである。
【００３３】さて、次に、Ｈ．２６Ｌ符号化方式による
モードＢの予測処理を実現する従来の予測装置につい
て、簡単に説明する。
【００３４】図２７の予測画素生成手段８０１を、１つ
の乗算器と、２つの加算器と、１つの除算器と、を有す
る予測画素生成手段に置き換えることにより、モードＢ
による予測処理を実現できる。
【００３５】つまり、モードＢでは、このような構成の
予測画素生成手段は、９個の隣接画素データ｛Ａ、…、
Ｉ｝を用いて、１６個の予測画素データ｛α、β、γ、
δ、ε、α、β、γ、ζ、ε、α、β、η、ζ、ε、
α｝を生成する。
【００３６】予測処理手段８０３は、１６個の予測結果
画素データ｛ａ−α、ｂ−β、ｃ−γ、ｄ−δ、ｅ−
ε、ｆ−α、ｇ−β、ｈ−γ、ｉ−ζ、ｊ−ε、ｋ−
α、ｌ−β、ｍ−η、ｎ−ζ、ｏ−ε、ｐ−α｝を生成
する。
【００３７】ここで、α＝（Ｅ＋２Ｉ＋Ａ）／／４、β
＝（Ｉ＋２Ａ＋Ｂ）／／４、γ＝（Ａ＋２Ｂ＋Ｃ）／／
４、δ＝（Ｂ＋２Ｃ＋Ｄ）／／４、ε＝（Ｆ＋２Ｅ＋
Ｉ）／／４、ζ＝（Ｇ＋２Ｆ＋Ｅ）／／４、η＝（Ｈ＋
２Ｇ＋Ｆ）／／４、である。なお、／／は、除算結果の
四捨五入を表す。
【００３８】さて、次に、従来の予測装置によるモード
Ｂの予測処理を行うための演算ステップ数を検討する。
【００３９】９個の隣接画素データ｛Ａ、…、Ｉ｝の読
み出しに９ステップ必要である。予測画素生成手段によ
る予測画素データ「α」、「β」、「γ」、「δ」、
「ε」、「ζ」、「η」の生成のために、加算が１４ス
テップ、乗算が７ステップ、除算が７ステップ、必要で
ある。
【００４０】予測画素ブロック記憶手段８０２への１６
個の予測画素データの記憶に１６ステップ必要である。
予測処理手段８０３による予測処理に１８ステップ必要
である。
【００４１】従って、従来の予測装置によるモードＢの
予測処理を行うための演算ステップ数は、合計７１ステ
ップである。
【００４２】
【発明が解決しようとする課題】以上のような従来の予
測装置では、予測対象の画素数が16画素であるが、モー
ドＡの予測処理に必要な演算ステップ数は、予測対象の
画素数の約３倍必要である。同様に、モードＡの逆予測
処理に必要な演算ステップ数は、逆予測対象の画素数の
約３倍必要である。
【００４３】また、従来の予測装置によるモードＢの予
測処理に必要な演算ステップ数は、予測対象の画素数の
約４倍必要である。同様に、モードＢの逆予測処理に必
要な演算ステップ数は、逆予測対象の画素数の約４倍必
要である。
【００４４】以上のように、従来の予測装置及び従来の
逆予測装置では、モードＡ又はモードＢのいずれの場合
でも、演算ステップ数が多く、処理性能が低いという問
題がある。
【００４５】そこで、本発明は、演算ステップ数を抑制
して、高い処理性能の予測装置、逆予測装置、及び、そ
の関連技術を提供することを目的とする。
【００４６】
【課題を解決するための手段】本発明に係る予測装置
は、複数の予測対象画素データからなる予測対象ブロッ
クに隣接する複数の隣接画素データ、及び、複数の予測
対象画素データ、を用いて、予め定められた代数式によ
り、予測処理を実行する予測装置であって、複数の隣接
画素データを入力して、その複数の隣接画素データの中
から、予め定められた代数式に含まれる代数に対応した
系列毎に、予測処理の演算が施される順番に従って選択
したデータを、系列毎に、予測処理の演算が施される順
番で出力する隣接画素系列生成手段と、複数の予測対象
画素データを、予測処理の演算が施される順番で入力
し、隣接画素系列生成手段が、系列毎に、予測処理の演
算が施される順番で出力したデータを入力して、予測処
理を実行する予測処理手段と、を備える。
【００４７】この構成により、複数の隣接画素データの
中から、予測処理の演算が施される順番に従って選択し
たデータが、系列毎に、予測処理の演算が施される順番
で、予測処理手段へ入力される。
【００４８】このため、予測画素データの生成及び記憶
という処理を省略できる。その結果、演算ステップ数を
抑制できて、高い処理性能の予測装置を実現できる。
【００４９】本発明に係る符号化装置では、複数の予測
対象画素データからなる予測対象ブロックに隣接する複
数の隣接画素データ、及び、複数の予測対象画素デー
タ、を用いて、予め定められた代数式により、予測処理
を実行する予測手段と、予測手段による予測結果画素デ
ータに対して、直交変換処理を施す直交変換手段と、直
交変換手段による直交変換データに対して、量子化処理
を施す量子化手段と、量子化手段による量子化データに
対して、可変長符号化を施す可変長符号化手段と、を備
え、予測手段は、複数の隣接画素データを入力して、そ
の複数の隣接画素データの中から、予め定められた代数
式に含まれる代数に対応した系列毎に、予測処理の演算
が施される順番に従って選択したデータを、系列毎に、
予測処理の演算が施される順番で出力する隣接画素系列
生成手段と、複数の予測対象画素データを、予測処理の
演算が施される順番で入力し、隣接画素系列生成手段
が、系列毎に、予測処理の演算が施される順番で出力し
たデータを入力して、予測処理を実行する予測処理手段
と、を含む。
【００５０】この構成により、複数の隣接画素データの
中から、予測処理の演算が施される順番に従って選択し
たデータが、系列毎に、予測処理の演算が施される順番
で、予測処理手段へ入力される。
【００５１】このため、予測手段による予測画素データ
の生成及び記憶という処理を省略できる。その結果、演
算ステップ数を抑制できて、高い処理性能の予測手段を
実現できる。ひいては、符号化装置の処理性能を向上で
きる。
【００５２】本発明に係る逆予測装置では、複数の逆予
測対象画素データからなる逆予測対象ブロックに隣接す
る複数の隣接画素データ、及び、複数の逆予測対象画素
データ、を用いて、予め定められた代数式により、逆予
測処理を実行する逆予測装置であって、複数の隣接画素
データを入力して、その複数の隣接画素データの中か
ら、予め定められた代数式に含まれる代数に対応した系
列毎に、逆予測処理の演算が施される順番に従って選択
したデータを、系列毎に、逆予測処理の演算が施される
順番で出力する隣接画素系列生成手段と、複数の逆予測
対象画素データを、逆予測処理の演算が施される順番で
入力し、隣接画素系列生成手段が、系列毎に、逆予測処
理の演算が施される順番で出力したデータを入力して、
逆予測処理を実行する逆予測処理手段と、を備える。
【００５３】この構成により、複数の隣接画素データの
中から、逆予測処理の演算が施される順番に従って選択
したデータが、系列毎に、逆予測処理の演算が施される
順番で、逆予測処理手段へ入力される。
【００５４】このため、逆予測画素データの生成及び記
憶という処理を省略できる。その結果、演算ステップ数
を抑制できて、高い処理性能の逆予測装置を実現でき
る。
【００５５】本発明に係る復号装置では、複数の逆予測
対象画素データからなる逆予測対象ブロックに隣接する
複数の隣接画素データ、及び、複数の逆予測対象画素デ
ータ、を用いて、予め定められた代数式により、逆予測
処理を実行して、符号化データを復号する復号装置であ
って、符号化データに対して、可変長復号を施す可変長
復号手段と、可変長復号手段による復号データに対し
て、逆量子化を施す逆量子化手段と、逆量子化手段によ
る逆量子化データに対して、逆直交変換を施す逆直交変
換手段と、逆直交変換手段による逆直交変換データであ
る逆予測対象画素データに対して、逆予測処理を施す逆
予測手段と、を備え、逆予測手段は、複数の隣接画素デ
ータを入力して、その複数の隣接画素データの中から、
予め定められた代数式に含まれる代数に対応した系列毎
に、逆予測処理の演算が施される順番に従って選択した
データを、系列毎に、逆予測処理の演算が施される順番
で出力する隣接画素系列生成手段と、複数の逆予測対象
画素データを、逆予測処理の演算が施される順番で入力
し、隣接画素系列生成手段が、系列毎に、逆予測処理の
演算が施される順番で出力したデータを入力して、逆予
測処理を実行する逆予測処理手段と、を含む。
【００５６】この構成により、複数の隣接画素データの
中から、逆予測処理の演算が施される順番に従って選択
したデータが、系列毎に、逆予測処理の演算が施される
順番で、逆予測処理手段へ入力される。
【００５７】このため、逆予測手段による逆予測画素デ
ータの生成及び記憶という処理を省略できる。その結
果、演算ステップ数を抑制できて、高い処理性能の逆予
測手段を実現できる。ひいては、復号装置の処理性能を
向上できる。
【００５８】本発明に係る演算装置では、予め定められ
た代数式に従った演算を実行する演算手段と、予め定め
られた代数式に含まれる代数に対応した系列毎にデータ
を出力する系列データ生成手段と、を備え、系列データ
生成手段は、入力された複数の第１のデータの中から、
系列毎に、演算が施される順番に従って選択したデータ
を、系列毎に、演算が施される順番で出力し、演算手段
は、演算が施される順番で入力された第２のデータと、
系列データ生成手段が系列毎に演算が施される順番で出
力したデータと、に対して演算を施す。
【００５９】この構成により、複数の第１のデータの中
から、演算が施される順番に従って選択したデータが、
系列毎に、演算が施される順番で、演算手段へ入力され
る。
【００６０】このため、演算ステップ数を抑制できて、
高い処理性能の演算装置を実現できる。
【００６１】
【発明の実施の形態】請求項１記載の予測装置は、複数
の予測対象画素データからなる予測対象ブロックに隣接
する複数の隣接画素データ、及び、複数の予測対象画素
データ、を用いて、予め定められた代数式により、予測
処理を実行する予測装置であって、複数の隣接画素デー
タを入力して、その複数の隣接画素データの中から、予
め定められた代数式に含まれる代数に対応した系列毎
に、予測処理の演算が施される順番に従って選択したデ
ータを、系列毎に、予測処理の演算が施される順番で出
力する隣接画素系列生成手段と、複数の予測対象画素デ
ータを、予測処理の演算が施される順番で入力し、隣接
画素系列生成手段が、系列毎に、予測処理の演算が施さ
れる順番で出力したデータを入力して、予測処理を実行
する予測処理手段と、を備える。
【００６２】この構成により、複数の隣接画素データの
中から、予測処理の演算が施される順番に従って選択し
たデータが、系列毎に、予測処理の演算が施される順番
で、予測処理手段へ入力される。
【００６３】このため、予測画素データの生成及び記憶
という処理を省略できる。その結果、演算ステップ数を
抑制できて、高い処理性能の予測装置を実現できる。
【００６４】請求項２記載の予測装置では、隣接画素系
列生成手段は、入力された複数の隣接画素データを記憶
する隣接画素記憶手段と、隣接画素記憶手段が並列に出
力する複数の隣接画素データの中から、系列毎に、予測
処理の演算が施される順番に従って選択したデータを、
対応する系列のラインに、予測処理の演算が施される順
番で出力する隣接画素選択手段と、を含み、予測処理手
段は、隣接画素選択手段が選択したデータを、各系列に
対応する各ラインから入力する。
【００６５】この構成により、隣接画素選択手段によっ
て、複数の隣接画素データの中から、予測処理の演算が
施される順番に従って選択されたデータが、系列毎に、
予測処理の演算が施される順番で、予測処理手段へ入力
される。
【００６６】このため、予測画素データの生成及び記憶
という処理を省略できる。その結果、演算ステップ数を
抑制できて、高い処理性能の予測装置を実現できる。
【００６７】請求項３記載の予測装置では、隣接画素系
列生成手段は、各隣接画素データに対応した各ライン
に、対応する隣接画素データを出力する隣接画素選択手
段と、系列毎に複数設けられ、対応する系列のデータと
して、ラインから入力される隣接画素データを、予め定
められた記憶位置に記憶する隣接画素系列記憶手段と、
を含み、ラインは、予測処理の演算が施される順番に従
って、予め定められた記憶位置に配線され、隣接画素系
列記憶手段は、対応する系列に対応するラインに、記憶
した隣接画素データを、予測処理の演算が施される順番
で出力し、予測処理手段は、隣接画素系列記憶手段が出
力した隣接画素データを、各系列に対応する各ラインか
ら入力する。
【００６８】この構成により、複数の隣接画素データの
中から、予測処理の演算が施される順番に従って選択さ
れたデータが、隣接画素系列記憶手段から系列毎に、予
測処理の演算が施される順番で、予測処理手段へ入力さ
れる。
【００６９】このため、予測画素データの生成及び記憶
という処理を省略できる。その結果、演算ステップ数を
抑制できて、高い処理性能の予測装置を実現できる。
【００７０】請求項４記載の予測装置では、系列には、
第１の系列と第２の系列とが存在し、予測処理手段は、
予測対象画素データを入力し、入力した予測対象画素デ
ータに対して、予め定められた第１の乗数を乗算する乗
算手段と、乗算手段から、乗算結果データを入力し、隣
接画素系列生成手段が選択して出力する第１の系列の隣
接画素データを入力して、入力した乗算結果データか
ら、入力した隣接画素データを減算する第１の減算手段
と、第１の減算手段から、第１の減算結果データを入力
し、隣接画素系列生成手段が選択して出力する第２の系
列の隣接画素データを入力して、入力した第１の減算結
果データから、入力した隣接画素データを減算する第２
の減算手段と、第２の減算手段から、第２の減算結果デ
ータを入力し、入力した第２の減算結果データを、予め
定められた第１の除数で除算する除算手段と、を含む。
【００７１】この構成により、Ｈ．２６Ｌ符号化方式の
モードＡの予測処理として想定される処理を、高速化で
きる。
【００７２】請求項５記載の予測装置では、系列は、第
１の系列と第２の系列とが存在し、予測処理手段は、予
測対象画素データを入力し、入力した予測対象画素デー
タに対して、予め定められた第１の乗数を乗算する乗算
手段と、乗算手段から、乗算結果データを入力し、隣接
画素系列生成手段が選択して出力する第１の系列の隣接
画素データを入力し、隣接画素系列生成手段が選択して
出力する第２の系列の隣接画素データを入力して、入力
した第１の系列の隣接画素データを、入力した乗算結果
データから減算して、第１の減算処理を実行し、入力し
た第２の系列の隣接画素データを、第１の減算処理の結
果データから減算して、第２の減算処理を実行する減算
手段と、減算手段から、第２の減算処理の結果データを
入力し、入力した第２の減算処理の結果データを、予め
定められた第１の除数で除算する除算手段と、を含む。
【００７３】この構成により、Ｈ．２６Ｌ符号化方式の
モードＡの予測処理として想定される処理を、高速化で
きる。
【００７４】また、３入力の減算手段により予測処理を
実行しているため、２入力の減算手段を２つ設けて、同
じ予測処理を実行する場合と比較して、レジスタを１つ
省略できる。
【００７５】その結果、２入力の減算手段を２つ設け
て、同じ予測処理を実行する場合と比較して、より演算
ステップ数を抑制でき、より処理性能の高い予測装置を
実現できる。
【００７６】請求項６記載の予測装置では、系列には、
第１の系列と第２の系列と第３の系列とが存在し、予測
処理手段は、予測対象画素データを入力し、入力した予
測対象画素データに対して、予め定められた第２の乗数
を乗算する第１の乗算手段と、第１の乗算手段から、第
１の乗算結果データを入力し、隣接画素系列生成手段が
選択して出力する第１の系列の隣接画素データを入力し
て、入力した第１の乗算結果データから、入力した隣接
画素データを減算する第１の減算手段と、隣接画素系列
生成手段が選択して出力する第２の系列の隣接画素デー
タに、予め定められた第３の乗数を乗算する第２の乗算
手段と、第１の減算手段から、第１の減算結果データを
入力し、第２の乗算手段から、第２の乗算結果データを
入力して、入力した第１の減算結果データから、入力し
た第２の乗算結果データを減算する第２の減算手段と、
第２の減算手段から、第２の減算結果データを入力し、
隣接画素系列生成手段が選択して出力する第３の系列の
隣接画素データを入力して、入力した第２の減算結果デ
ータから、入力した第３の系列の隣接画素データを減算
する第３の減算手段と、第３の減算手段から、第３の減
算結果データを入力し、入力した第３の減算結果データ
を、予め定められた第２の除数で除算する除算手段と、
を含む。
【００７７】この構成により、Ｈ．２６Ｌ符号化方式の
モードＢの予測処理として想定される処理を、高速化で
きる。
【００７８】請求項７記載の予測装置では、系列は、第
１の系列と第２の系列と第３の系列とが存在し、予測処
理手段は、予測対象画素データを入力し、入力した予測
対象画素データに対して、予め定められた第２の乗数を
乗算する第１の乗算手段と、
【００７９】隣接画素系列生成手段が選択して出力する
第２の系列の隣接画素データを入力し、入力した第２の
系列の隣接画素データに対して、予め定められた第３の
乗数を乗算する第２の乗算手段と、第１の乗算手段か
ら、第１の乗算結果データを入力し、隣接画素系列生成
手段が選択して出力する第１の系列の隣接画素データを
入力し、第２の乗算手段から、第２の乗算結果データを
入力し、隣接画素系列生成手段が選択して出力する第３
の系列の隣接画素データを入力して、入力した第１の乗
算結果データから、入力した第１の系列の隣接画素デー
タを減算して、第１の減算処理を実行し、第１の減算処
理の結果データから、入力した第２の乗算結果データを
減算して、第２の減算処理を実行し、第２の減算処理の
結果データから、入力した第３の系列の隣接画素データ
を減算して、第３の減算処理を実行する減算手段と、減
算手段から、第３の減算処理の結果データを入力し、入
力した第３の減算処理の結果データを、予め定められた
第２の除数で除算する除算手段と、を含む。
【００８０】この構成により、Ｈ．２６Ｌ符号化方式の
モードＢの予測処理として想定される処理を、高速化で
きる。
【００８１】また、４入力の減算手段により予測処理を
実行しているため、２入力の減算手段を３つ設けて、同
じ予測処理を実行する場合と比較して、レジスタを２つ
省略できる。
【００８２】その結果、２入力の減算手段を３つ設け
て、同じ予測処理を実行する場合と比較して、より演算
ステップ数を抑制でき、より処理性能の高い予測装置を
実現できる。
【００８３】請求項８記載の符号化装置では、複数の予
測対象画素データからなる予測対象ブロックに隣接する
複数の隣接画素データ、及び、複数の予測対象画素デー
タ、を用いて、予め定められた代数式により、予測処理
を実行する予測手段と、予測手段による予測結果画素デ
ータに対して、直交変換処理を施す直交変換手段と、直
交変換手段による直交変換データに対して、量子化処理
を施す量子化手段と、量子化手段による量子化データに
対して、可変長符号化を施す可変長符号化手段と、を備
え、予測手段は、複数の隣接画素データを入力して、そ
の複数の隣接画素データの中から、予め定められた代数
式に含まれる代数に対応した系列毎に、予測処理の演算
が施される順番に従って選択したデータを、系列毎に、
予測処理の演算が施される順番で出力する隣接画素系列
生成手段と、複数の予測対象画素データを、予測処理の
演算が施される順番で入力し、隣接画素系列生成手段
が、系列毎に、予測処理の演算が施される順番で出力し
たデータを入力して、予測処理を実行する予測処理手段
と、を含む。
【００８４】この構成により、複数の隣接画素データの
中から、予測処理の演算が施される順番に従って選択し
たデータが、系列毎に、予測処理の演算が施される順番
で、予測処理手段へ入力される。
【００８５】このため、予測手段による予測画素データ
の生成及び記憶という処理を省略できる。その結果、演
算ステップ数を抑制できて、高い処理性能の予測手段を
実現できる。ひいては、符号化装置の処理性能を向上で
きる。
【００８６】請求項９記載の逆予測装置では、複数の逆
予測対象画素データからなる逆予測対象ブロックに隣接
する複数の隣接画素データ、及び、複数の逆予測対象画
素データ、を用いて、予め定められた代数式により、逆
予測処理を実行する逆予測装置であって、複数の隣接画
素データを入力して、その複数の隣接画素データの中か
ら、予め定められた代数式に含まれる代数に対応した系
列毎に、逆予測処理の演算が施される順番に従って選択
したデータを、系列毎に、逆予測処理の演算が施される
順番で出力する隣接画素系列生成手段と、複数の逆予測
対象画素データを、逆予測処理の演算が施される順番で
入力し、隣接画素系列生成手段が、系列毎に、逆予測処
理の演算が施される順番で出力したデータを入力して、
逆予測処理を実行する逆予測処理手段と、を備える。
【００８７】この構成により、複数の隣接画素データの
中から、逆予測処理の演算が施される順番に従って選択
したデータが、系列毎に、逆予測処理の演算が施される
順番で、逆予測処理手段へ入力される。
【００８８】このため、逆予測画素データの生成及び記
憶という処理を省略できる。その結果、演算ステップ数
を抑制できて、高い処理性能の逆予測装置を実現でき
る。
【００８９】請求項１０記載の逆予測装置では、隣接画
素系列生成手段は、入力された複数の隣接画素データを
記憶する隣接画素記憶手段と、隣接画素記憶手段が並列
に出力する複数の隣接画素データの中から、系列毎に、
逆予測処理の演算が施される順番に従って選択したデー
タを、対応する系列のラインに、逆予測処理の演算が施
される順番で出力する隣接画素選択手段と、を含み、逆
予測処理手段は、隣接画素選択手段が選択したデータ
を、各系列に対応する各ラインから入力する。
【００９０】この構成により、隣接画素選択手段によっ
て、複数の隣接画素データの中から、逆予測処理の演算
が施される順番に従って選択されたデータが、系列毎
に、逆予測処理の演算が施される順番で、逆予測処理手
段へ入力される。
【００９１】このため、逆予測画素データの生成及び記
憶という処理を省略できる。その結果、演算ステップ数
を抑制できて、高い処理性能の逆予測装置を実現でき
る。
【００９２】請求項１１記載の逆予測装置では、隣接画
素系列生成手段は、各隣接画素データに対応した各ライ
ンに、対応する隣接画素データを出力する隣接画素選択
手段と、系列毎に複数設けられ、対応する系列のデータ
として、ラインから入力される隣接画素データを、予め
定められた記憶位置に記憶する隣接画素系列記憶手段
と、を含み、ラインは、逆予測処理の演算が施される順
番に従って、予め定められた記憶位置に配線され、隣接
画素系列記憶手段は、対応する系列に対応するライン
に、記憶した隣接画素データを、逆予測処理の演算が施
される順番で出力し、逆予測処理手段は、隣接画素系列
記憶手段が出力した隣接画素データを、各系列に対応す
る各ラインから入力する。
【００９３】この構成により、複数の隣接画素データの
中から、逆予測処理の演算が施される順番に従って選択
されたデータが、隣接画素系列記憶手段から系列毎に、
逆予測処理の演算が施される順番で、逆予測処理手段へ
入力される。
【００９４】このため、逆予測画素データの生成及び記
憶という処理を省略できる。その結果、演算ステップ数
を抑制できて、高い処理性能の逆予測装置を実現でき
る。
【００９５】請求項１２記載の逆予測装置では、系列に
は、第１の系列と第２の系列とが存在し、逆予測処理手
段は、逆予測対象画素データを入力し、入力した逆予測
対象画素データに対して、予め定められた第１の乗数を
乗算する乗算手段と、乗算手段から、乗算結果データを
入力し、隣接画素系列生成手段が選択して出力する第１
の系列の隣接画素データを入力して、入力した乗算結果
データと、入力した隣接画素データと、を加算する第１
の加算手段と、第１の加算手段から、第１の加算結果デ
ータを入力し、隣接画素系列生成手段が選択して出力す
る第２の系列の隣接画素データを入力して、入力した第
１の加算結果データと、入力した隣接画素データと、を
加算する第２の加算手段と、第２の加算手段から、第２
の加算結果データを入力し、入力した第２の加算結果デ
ータを、予め定められた第１の除数で除算する除算手段
と、を含む。
【００９６】この構成により、Ｈ．２６Ｌ符号化方式の
モードＡの予測処理として想定される処理に適合した逆
予測処理を、高速化できる。
【００９７】請求項１３記載の逆予測装置では、系列
は、第１の系列と第２の系列とが存在し、逆予測処理手
段は、逆予測対象画素データを入力し、入力した逆予測
対象画素データに対して、予め定められた第１の乗数を
乗算する乗算手段と、乗算手段から、乗算結果データを
入力し、隣接画素系列生成手段が選択して出力する第１
の系列の隣接画素データを入力し、隣接画素系列生成手
段が選択して出力する第２の系列の隣接画素データを入
力して、入力した第１の系列の隣接画素データと、入力
した乗算結果データとを加算して、第１の加算処理を実
行し、入力した第２の系列の隣接画素データと、第１の
加算処理の結果データとを加算して、第２の加算処理を
実行する加算手段と、加算手段から、第２の加算処理の
結果データを入力し、入力した第２の加算処理の結果デ
ータを、予め定められた第１の除数で除算する除算手段
と、を含む。
【００９８】この構成により、Ｈ．２６Ｌ符号化方式の
モードＡの予測処理として想定される処理に適合した逆
予測処理を、高速化できる。
【００９９】また、３入力の加算手段により逆予測処理
を実行しているため、２入力の加算手段を２つ設けて、
同じ逆予測処理を実行する場合と比較して、レジスタを
１つ省略できる。
【０１００】その結果、２入力の加算手段を２つ設け
て、同じ逆予測処理を実行する場合と比較して、より演
算ステップ数を抑制でき、より処理性能の高い逆予測装
置を実現できる。
【０１０１】請求項１４記載の逆予測装置では、系列に
は、第１の系列と第２の系列と第３の系列とが存在し、
逆予測処理手段は、逆予測対象画素データを入力し、入
力した逆予測対象画素データに対して、予め定められた
第２の乗数を乗算する第１の乗算手段と、第１の乗算手
段から、第１の乗算結果データを入力し、隣接画素系列
生成手段が選択して出力する第１の系列の隣接画素デー
タを入力して、入力した第１の乗算結果データと、入力
した隣接画素データと、を加算する第１の加算手段と、
隣接画素系列生成手段が選択して出力する第２の系列の
隣接画素データに、予め定められた第３の乗数を乗算す
る第２の乗算手段と、第１の加算手段から、第１の加算
結果データを入力し、第２の乗算手段から、第２の乗算
結果データを入力して、入力した第１の加算結果データ
と、入力した第２の乗算結果データと、を加算する第２
の加算手段と、第２の加算手段から、第２の加算結果デ
ータを入力し、隣接画素系列生成手段が選択して出力す
る第３の系列の隣接画素データを入力して、入力した第
２の加算結果データと、入力した第３の系列の隣接画素
データと、を加算する第３の加算手段と、第３の加算手
段から、第３の加算結果データを入力し、入力した第３
の加算結果データを、予め定められた第２の除数で除算
する除算手段と、を含む。
【０１０２】この構成により、Ｈ．２６Ｌ符号化方式の
モードＢの予測処理として想定される処理に適合した逆
予測処理を、高速化できる。
【０１０３】請求項１５記載の逆予測装置では、系列
は、第１の系列と第２の系列と第３の系列とが存在し、
逆予測処理手段は、逆予測対象画素データを入力し、入
力した逆予測対象画素データに対して、予め定められた
第２の乗数を乗算する第１の乗算手段と、隣接画素系列
生成手段が選択して出力する第２の系列の隣接画素デー
タを入力し、入力した第２の系列の隣接画素データに対
して、予め定められた第３の乗数を乗算する第２の乗算
手段と、第１の乗算手段から、第１の乗算結果データを
入力し、隣接画素系列生成手段が選択して出力する第１
の系列の隣接画素データを入力し、第２の乗算手段か
ら、第２の乗算結果データを入力し、隣接画素系列生成
手段が選択して出力する第３の系列の隣接画素データを
入力して、入力した第１の乗算結果データと、入力した
第１の系列の隣接画素データとを加算して、第１の加算
処理を実行し、第１の加算処理の結果データと、入力し
た第２の乗算結果データとを加算して、第２の加算処理
を実行し、第２の加算処理の結果データと、入力した第
３の系列の隣接画素データとを加算して、第３の加算処
理を実行する加算手段と、加算手段から、第３の加算処
理の結果データを入力し、入力した第３の加算処理の結
果データを、予め定められた第２の除数で除算する除算
手段と、を含む。
【０１０４】この構成により、Ｈ．２６Ｌ符号化方式の
モードＢの予測処理として想定される処理に適合した逆
予測処理を、高速化できる。
【０１０５】また、４入力の加算手段により逆予測処理
を実行しているため、２入力の加算手段を３つ設けて、
同じ逆予測処理を実行する場合と比較して、レジスタを
２つ省略できる。
【０１０６】その結果、２入力の加算手段を３つ設け
て、同じ逆予測処理を実行する場合と比較して、より演
算ステップ数を抑制でき、より処理性能の高い逆予測装
置を実現できる。
【０１０７】請求項１６記載の復号装置では、複数の逆
予測対象画素データからなる逆予測対象ブロックに隣接
する複数の隣接画素データ、及び、複数の逆予測対象画
素データ、を用いて、予め定められた代数式により、逆
予測処理を実行して、符号化データを復号する復号装置
であって、符号化データに対して、可変長復号を施す可
変長復号手段と、可変長復号手段による復号データに対
して、逆量子化を施す逆量子化手段と、逆量子化手段に
よる逆量子化データに対して、逆直交変換を施す逆直交
変換手段と、逆直交変換手段による逆直交変換データで
ある逆予測対象画素データに対して、逆予測処理を施す
逆予測手段と、を備え、逆予測手段は、複数の隣接画素
データを入力して、その複数の隣接画素データの中か
ら、予め定められた代数式に含まれる代数に対応した系
列毎に、逆予測処理の演算が施される順番に従って選択
したデータを、系列毎に、逆予測処理の演算が施される
順番で出力する隣接画素系列生成手段と、複数の逆予測
対象画素データを、逆予測処理の演算が施される順番で
入力し、隣接画素系列生成手段が、系列毎に、逆予測処
理の演算が施される順番で出力したデータを入力して、
逆予測処理を実行する逆予測処理手段と、を含む。
【０１０８】この構成により、複数の隣接画素データの
中から、逆予測処理の演算が施される順番に従って選択
したデータが、系列毎に、逆予測処理の演算が施される
順番で、逆予測処理手段へ入力される。
【０１０９】このため、逆予測手段による逆予測画素デ
ータの生成及び記憶という処理を省略できる。その結
果、演算ステップ数を抑制できて、高い処理性能の逆予
測手段を実現できる。ひいては、復号装置の処理性能を
向上できる。
【０１１０】請求項１７記載の演算装置では、予め定め
られた代数式に従った演算を実行する演算手段と、予め
定められた代数式に含まれる代数に対応した系列毎にデ
ータを出力する系列データ生成手段と、を備え、系列デ
ータ生成手段は、入力された複数の第１のデータの中か
ら、系列毎に、演算が施される順番に従って選択したデ
ータを、系列毎に、演算が施される順番で出力し、演算
手段は、演算が施される順番で入力された第２のデータ
と、系列データ生成手段が系列毎に演算が施される順番
で出力したデータと、に対して演算を施す。
【０１１１】この構成により、複数の第１のデータの中
から、演算が施される順番に従って選択したデータが、
系列毎に、演算が施される順番で、演算手段へ入力され
る。
【０１１２】このため、演算ステップ数を抑制できて、
高い処理性能の演算装置を実現できる。
【０１１３】以下、図面を参照して本発明の実施の形態
を説明する。 （実施の形態１）
【０１１４】実施の形態１では、Ｈ．２６Ｌ符号化方式
によるモードＡの予測処理を例に挙げて説明する。
【０１１５】図１は、本発明の実施の形態１における符
号化装置のブロック図である。図１に示すように、この
符号化装置は、予測手段１、直交変換手段２、量子化手
段３、及び、可変長符号化手段４、を具備する。
【０１１６】予測手段１は、複数の予測対象画素データ
からなる予測対象ブロックに隣接する複数の隣接画素デ
ータ、及び、複数の予測対象画素データ、を用いて、予
め定められた代数式により、予測処理を実行する。この
点は、後で詳細に説明する。
【０１１７】直交変換手段２は、予測手段１による予測
結果画素データに対して、直交変換処理を施す。この場
合の直交変換として、例えば、離散コサイン変換（ＤＣ
Ｔ）を採用する。
【０１１８】量子化手段３は、直交変換手段２による直
交変換データに対して、量子化処理を施す。
【０１１９】可変長符号化手段４は、量子化手段３によ
る量子化データに対して、可変長符号化を施す。
【０１２０】図２は、図１の予測手段１のブロック図で
ある。図２に示すように、予測手段１は、出力制御手段
１１、予測対象ブロック記憶手段１２、隣接画素系列生
成手段１３、予測処理手段１４、及び、予測結果ブロッ
ク記憶手段１５、を含む。
【０１２１】図３は、図２の各構成の動作の説明図であ
る。なお、図３において、図２と同一の部分について
は、同一の符号を付している。
【０１２２】以下、図２及び図３を用いて、図１の予測
手段１の動作を説明する。図３に示すように、予測対象
ブロック記憶手段１２は、１６個（４×４領域）の予測
対象画素データ｛ａ、ｂ、ｃ、ｄ、ｅ、ｆ、ｇ、ｈ、
ｉ、ｊ、ｋ、ｌ、ｍ、ｎ、ｏ、ｐ｝を記憶する。この１
６個の予測対象画素データは、予測対象ブロックＢ１を
構成する。
【０１２３】また、予測対象ブロック記憶手段１２は、
予測対象ブロックＢ１に隣接する９個の隣接画素データ
｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉ｝を記憶する。
【０１２４】この予測対象ブロック記憶手段１２は、図
２の出力制御手段１１から入力されたアドレス信号に従
って、記憶している予測対象画素データ又は隣接画素デ
ータを出力するメモリである。
【０１２５】より具体的には、予測対象ブロック記憶手
段１２は、出力制御手段１１からのアドレス信号に従っ
て、予測処理手段１４による演算が施される順番で、予
測対象画素データ｛ａ、ｂ、ｃ、ｄ、ｅ、ｆ、ｇ、ｈ、
ｉ、ｊ、ｋ、ｌ、ｍ、ｎ、ｏ、ｐ｝を、予測処理手段１
４へ出力する。
【０１２６】なお、予測対象画素データ「ａ」から順番
に、「ｂ」、「ｃ」、…、「ｐ」まで、予測処理手段１
４により演算が施される。
【０１２７】また、予測対象ブロック記憶手段１２は、
出力制御手段１１からのアドレス信号に従って、隣接画
素データ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」を、隣接画素
系列生成手段１３へ出力する。
【０１２８】隣接画素系列生成手段１３は、隣接画素デ
ータ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」を入力して、その
隣接画素データ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」の中か
ら、予め定められた代数式に含まれる代数に対応した系
列毎に、予測処理手段１４による演算が施される順番に
従って選択したデータを、系列毎に、予測処理手段１４
による演算が施される順番で出力する。
【０１２９】ここで、予め定められた代数式は、（２Ｘ
−Ｙ−Ｚ）／２、である。Ｘ、Ｙ、Ｚは、代数である。
【０１３０】また、この予め定められた代数式は、図３
の予測対象画素データ｛ａ、…、ｐ｝と隣接画素データ
「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」と、を用いて、図３の
予測結果画素データ｛ａ＃、…、ｐ−Ｄ｝を生成できる
ように設定される。
【０１３１】なお、図３の予測対象画素データ｛ａ、
…、ｐ｝と隣接画素データ「Ａ」、「Ｂ」、「Ｃ」、
「Ｄ」と、を用いて、図３の予測結果画素データ｛ａ
＃、…、ｐ−Ｄ｝を生成する予測処理は、Ｈ．２６Ｌ符
号化方式で採用される可能性のある予測処理（モード
Ａ）である。
【０１３２】さて、この代数式では、代数Ｙに対応する
系列（本実施の形態において、「第１の系列」と呼
ぶ。）と、代数Ｚに対応する系列（本実施の形態におい
て、「第２の系列」と呼ぶ。）と、がある。
【０１３３】従って、より具体的には、隣接画素系列生
成手段１３は、隣接画素データ「Ａ」、「Ｂ」、
「Ｃ」、「Ｄ」の中から、予測処理手段１４による第１
の系列に対する演算が施される順番に従って選択したデ
ータにより、第１の隣接画素系列｛Ａ、Ｂ、Ｃ、Ｄ、
Ｂ、Ｃ、Ｄ、Ｄ、Ｂ、Ｃ、Ｄ、Ｄ、Ｃ、Ｄ、Ｄ、Ｄ｝を
生成し、第１の系列に対応するラインＬ１に出力する。
【０１３４】なお、第１の系列では、第１の隣接画素系
列の隣接画素データ「Ａ」から順番に、「Ｂ」、
「Ｃ」、…、「Ｄ」まで、予測処理手段１４により、演
算が施される。
【０１３５】また、隣接画素系列生成手段１３は、隣接
画素データ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」の中から、
予測処理手段１４による第２の系列に対する演算が施さ
れる順番に従って選択したデータにより、第２の隣接画
素系列｛Ｂ、Ｃ、Ｄ、Ｄ、Ｂ、Ｃ、Ｄ、Ｄ、Ｃ、Ｄ、
Ｄ、Ｄ、Ｃ、Ｄ、Ｄ、Ｄ｝を生成し、第２の系列に対応
するラインＬ２に出力する。
【０１３６】なお、第２の系列では、第２の隣接画素系
列の隣接画素データ「Ｂ」から順番に、「Ｃ」、
「Ｄ」、…、「Ｄ」まで、予測処理手段１４により、演
算が施される。
【０１３７】予測処理手段１４は、上記した予め定めら
れた代数式により、予測処理を実行する。具体的には、
次の通りである。
【０１３８】予測処理手段１４は、予測対象画素データ
｛ａ、…、ｐ｝を、演算が施される順番で入力する。
【０１３９】また、予測処理手段１４は、第１の系列に
対応するラインＬ１から、第１の隣接画素系列｛Ａ、
…、Ｄ｝を、演算が施される順番で入力する。
【０１４０】また、予測処理手段１４は、第２の系列に
対応するラインＬ２から、第２の隣接画素系列｛Ｂ、
…、Ｄ｝を、演算が施される順番で入力する。
【０１４１】そして、予測処理手段１４は、予測対象画
素データに「２」を乗算した乗算結果データから、第１
の隣接画素系列の隣接画素データと、第２の隣接画素系
列の隣接画素データと、を減算し、この減算結果データ
を「２」で除算して、予測結果画素データ｛ａ＃、ｂ
＃、ｃ＃、ｄ−Ｄ、ｅ−Ｂ、ｆ−Ｃ、ｇ−Ｄ、ｈ−Ｄ、
ｉ＃、ｊ＃、ｋ−Ｄ、ｌ−Ｄ、ｍ−Ｃ、ｎ−Ｄ、ｏ−
Ｄ、ｐ−Ｄ｝を生成する。
【０１４２】この１６個の予測結果画素データ｛ａ＃、
…、ｐ−Ｄ｝は、予測結果ブロックＢ２を構成する。
【０１４３】予測結果ブロック記憶手段１５は、予測処
理手段１４が生成した予測結果ブロックＢ２を記憶す
る。この予測結果ブロック記憶手段１５は、レジスタ
群、又は、アドレス信号に従ってデータを出力するメモ
リ、である。
【０１４４】ここで、ａ＃＝ａ−（Ａ＋Ｂ）／２、ｂ＃
＝ｂ−（Ｂ＋Ｃ）／２、ｃ＃＝ｃ−（Ｃ＋Ｄ）／２、ｉ
＃＝ｉ−（Ｂ＋Ｃ）／２、ｊ＃＝ｊ−（Ｃ＋Ｄ）／２、
である。
【０１４５】さて、次に、図３の隣接画素系列生成手段
１３の詳細を説明する。まず、隣接画素系列生成手段１
３の第１の例を説明する。
【０１４６】図４は、図３の隣接画素系列生成手段１３
の第１の例示図である。なお、図４において、図３と同
一の部分については、同一の符号を付して適宜説明を省
略する。
【０１４７】図４に示すように、この隣接画素系列生成
手段１３は、隣接画素記憶手段１３０、及び、隣接画素
選択手段１３１、を含む。
【０１４８】この隣接画素選択手段１３１は、切替手段
１３２、及び、制御手段１３３、を含む。
【０１４９】隣接画素系列生成手段１３は、予測対象ブ
ロック記憶手段１２から、４個の隣接画素データ
「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」を順次入力する。
【０１５０】隣接画素記憶手段１３０は、順次入力され
た隣接画素データ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」を記
憶する。この隣接画素記憶手段１３０は、レジスタ群で
ある。
【０１５１】隣接画素記憶手段１３０は、隣接画素デー
タ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」を、切替手段１３２
へ並列に出力する。
【０１５２】切替手段１３２は、制御手段１３３の指示
に従い、隣接画素データ「Ａ」、「Ｂ」、「Ｃ」、
「Ｄ」が入力される４本のラインの中から、予測処理手
段１４による第１の系列に対する演算が施される順番に
従って選択したラインと、第１の系列に対応するライン
Ｌ１と、を接続する。
【０１５３】このようにすることで、第１の系列に対す
る演算が施される順番で、隣接画素データが、ラインＬ
１に出力される。
【０１５４】つまり、第１の系列に対する演算が施され
る順番に従って選択したデータにより、第１の隣接画素
系列｛Ａ、Ｂ、Ｃ、Ｄ、Ｂ、Ｃ、Ｄ、Ｄ、Ｂ、Ｃ、Ｄ、
Ｄ、Ｃ、Ｄ、Ｄ、Ｄ｝が生成され、第１の系列に対応す
るラインＬ１に出力される。また、切替手段１３２は、
制御手段１３３の指示に従い、隣接画素データ「Ａ」、
「Ｂ」、「Ｃ」、「Ｄ」が入力される４本のラインの中
から、予測処理手段１４による第２の系列に対する演算
が施される順番に従って選択したラインと、第２の系列
に対応するラインＬ２と、を接続する。
【０１５５】このようにすることで、第２の系列に対す
る演算が施される順番で、隣接画素データが、ラインＬ
２に出力される。
【０１５６】つまり、第２の系列に対する演算が施され
る順番に従って選択したデータにより、第２の隣接画素
系列｛Ｂ、Ｃ、Ｄ、Ｄ、Ｂ、Ｃ、Ｄ、Ｄ、Ｃ、Ｄ、Ｄ、
Ｄ、Ｃ、Ｄ、Ｄ、Ｄ｝が生成され、第２の系列に対応す
るラインＬ２に出力される。
【０１５７】なお、第１の隣接画素系列は、制御手段１
３３の制御により、遅延が施されて、切替手段１３２か
らラインＬ１へ出力される。この点は、後で詳しく説明
する。
【０１５８】また、第２の隣接画素系列は、制御手段１
３３の制御により、遅延が施されて、切替手段１３２か
らラインＬ２へ出力される。この点は、後で詳しく説明
する。
【０１５９】さて、次に、図３の隣接画素系列生成手段
１３の第２の例を説明する。
【０１６０】図５は、図３の隣接画素系列生成手段１３
の第２の例示図である。なお、図５において、図３と同
一の部分については、同一の符号を付して適宜説明を省
略する。
【０１６１】図５に示すように、この隣接画素系列生成
手段１３は、隣接画素選択手段１３４、及び、隣接画素
記憶手段１３７、を含む。
【０１６２】この隣接画素選択手段１３４は、切替手段
１３５、及び、制御手段１３６、を含む。
【０１６３】この隣接画素記憶手段１３７は、ラインＬ
１に対応した隣接画素系列記憶手段１３９と、ラインＬ
２に対応した隣接画素系列記憶手段１３８と、を含む。
【０１６４】隣接画素系列生成手段１３は、予測対象ブ
ロック記憶手段１２から、４個の隣接画素データ
「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」を順次入力する。
【０１６５】切替手段１３５は、制御手段１３６の指示
に従い、隣接画素データ「Ａ」が入力されるときは、隣
接画素データ「Ａ」が入力されるラインと、ラインＡＬ
と、を接続する。
【０１６６】また、切替手段１３５は、制御手段１３６
の指示に従い、隣接画素データ「Ｂ」が入力されるとき
は、隣接画素データ「Ｂ」が入力されるラインと、ライ
ンＢＬと、を接続する。
【０１６７】また、切替手段１３５は、制御手段１３６
の指示に従い、隣接画素データ「Ｃ」が入力されるとき
は、隣接画素データ「Ｃ」が入力されるラインと、ライ
ンＣＬと、を接続する。
【０１６８】また、切替手段１３５は、制御手段１３６
の指示に従い、隣接画素データ「Ｄ」が入力されるとき
は、隣接画素データ「Ｄ」が入力されるラインと、ライ
ンＤＬと、を接続する。
【０１６９】以上のようにして、切替手段１３５は、各
隣接画素データ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」に対応
した各ラインＡＬ、ＢＬ、ＣＬ、ＤＬに、対応する隣接
画素データ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」を出力す
る。
【０１７０】このラインＡＬ、ＢＬ、ＣＬ、ＤＬは、予
測処理手段１４による第１の系列に対する演算が施され
る順番に従って、第１の系列に対応する隣接画素系列記
憶手段１３９の予め定められた記憶位置に配線されると
ともに、予測処理手段１４による第２の系列に対する演
算が施される順番に従って、第２の系列に対応する隣接
画素系列記憶手段１３８の予め定められた記憶位置に配
線される。
【０１７１】従って、第１の系列に対応する隣接画素系
列記憶手段１３９には、第１の系列に対する演算が施さ
れる順番で、隣接画素データが記憶される。
【０１７２】つまり、第１の系列に対応する隣接画素系
列記憶手段１３９には、第１の系列に対する演算が施さ
れる順番で並んだ隣接画素データからなる第１の隣接画
素系列｛Ａ、Ｂ、Ｃ、Ｄ、Ｂ、Ｃ、Ｄ、Ｄ、Ｂ、Ｃ、
Ｄ、Ｄ、Ｃ、Ｄ、Ｄ、Ｄ｝が記憶される。
【０１７３】同様に、第２の系列に対応する隣接画素系
列記憶手段１３８には、第２の系列に対する演算が施さ
れる順番で、隣接画素データが記憶される。
【０１７４】つまり、第２の系列に対応する隣接画素系
列記憶手段１３８には、第２の系列に対する演算が施さ
れる順番で並んだ隣接画素データからなる第２の隣接画
素系列｛Ｂ、Ｃ、Ｄ、Ｄ、Ｂ、Ｃ、Ｄ、Ｄ、Ｃ、Ｄ、
Ｄ、Ｄ、Ｃ、Ｄ、Ｄ、Ｄ｝が記憶される。
【０１７５】なお、上記したようにラインＡＬ、ＢＬ、
ＣＬ、ＤＬを配線しているため、隣接画素データ「Ｂ」
は、隣接画素系列記憶手段１３８、１３９の対応する複
数の記憶位置に、同時に書き込まれる。隣接画素データ
「Ｃ」、「Ｄ」についても、同様である。
【０１７６】従って、隣接画素データ「Ｂ」を、隣接画
素系列記憶手段１３８、１３９の対応する複数の記憶位
置に、１ステップで書き込むことができる。隣接画素デ
ータ「Ａ」、「Ｃ」、「Ｄ」についても同様である。
【０１７７】さて、第１の系列に対応する隣接画素系列
記憶手段１３９は、第１の系列に対応するラインＬ１
に、記憶した隣接画素データを、予測処理が施される順
番で出力する。
【０１７８】つまり、第１の系列に対応する隣接画素系
列記憶手段１３９は、第１の系列に対応するラインＬ１
に、記憶した第１の隣接画素系列を出力する。
【０１７９】同様に、第２の系列に対応する隣接画素系
列記憶手段１３８は、第２の系列に対応するラインＬ２
に、記憶した隣接画素データを、予測処理が施される順
番で出力する。
【０１８０】つまり、第２の系列に対応する隣接画素系
列記憶手段１３８は、第２の系列に対応するラインＬ２
に、記憶した第２の隣接画素系列を出力する。
【０１８１】なお、第１の隣接画素系列は、制御手段１
３６の制御により、遅延が施されて、隣接画素系列記憶
手段１３９からラインＬ１へ出力される。この点は、後
で詳しく説明する。
【０１８２】また、第２の隣接画素系列は、制御手段１
３６の制御により、遅延が施されて、隣接画素系列記憶
手段１３８からラインＬ２へ出力される。この点は、後
で詳しく説明する。
【０１８３】さて、次に、図３の予測処理手段１４の詳
細を説明する。まず、図３の予測処理手段１４の第１の
例を説明する。この場合、予測処理の対象として、図３
の予測対象画素データ「ａ」を例に挙げる。
【０１８４】図６は、図３の予測処理手段１４の第１の
例示図である。なお、図６において、図３と同一の部分
については、同一の符号を付して説明を適宜省略する。
【０１８５】図６に示すように、この予測処理手段１４
は、シフタ１４０、レジスタ１４１、１４３、１４５、
２入力の減算器１４２、１４４、及び、シフタ１４６、
を含む。
【０１８６】図６に示すように、予測対象ブロック記憶
手段１２から、シフタ１４０に、予測対象画素データ
「ａ」が読み出される。
【０１８７】そして、シフタ１４０は、左に１ビットシ
フトして、予測対象画素データ「ａ」に「２」を乗算す
る。シフタ１４０は、乗算手段に相当する。なお、シフ
タ１４０は、左右にシフト可能なシフタである。
【０１８８】そして、シフタ１４０は、乗算結果データ
「２ａ」を、レジスタ１４１に出力する。
【０１８９】減算器１４２は、レジスタ１４１から、シ
フタ１４０による乗算結果データ「２ａ」を入力すると
ともに、第１の系列に対応するラインＬ１から、第１の
隣接画素系列の隣接画素データ「Ａ」を入力する。
【０１９０】この場合、第１の隣接画素系列は、予測対
象ブロック記憶手段１２からの予測対象画素データの出
力に対し、時間ｔだけ遅延させて、減算器１４２へ出力
される。このため、減算器１４２には、シフタ１４０に
よる乗算結果データ「２ａ」と、第１の隣接画素系列の
隣接画素データ「Ａ」と、が同時に入力される。
【０１９１】そして、減算器１４２は、シフタ１４０に
よる乗算結果データ「２ａ」から、第１の隣接画素系列
の隣接画素データ「Ａ」を減算する。
【０１９２】そして、減算器１４２は、減算結果データ
「２ａ−Ａ」を、レジスタ１４３に出力する。
【０１９３】減算器１４４は、レジスタ１４３から、減
算器１４２による減算結果データ「２ａ−Ａ」を入力す
るとともに、第２の系列に対応するラインＬ２から、第
２の隣接画素系列の隣接画素データ「Ｂ」を入力する。
【０１９４】この場合、第２の隣接画素系列は、減算器
１４２からの減算結果データの出力に対し、時間ｔだけ
遅延させて、減算器１４４へ出力される。このため、減
算器１４４には、減算器１４２による減算結果データ
「２ａ−Ａ」と、第２の隣接画素系列の隣接画素データ
「Ｂ」と、が同時に入力される。
【０１９５】そして、減算器１４４は、減算器１４２に
よる減算結果データ「２ａ−Ａ」から、第２の隣接画素
系列の隣接画素データ「Ｂ」を減算する。
【０１９６】そして、減算器１４４は、減算結果データ
「２ａ−Ａ−Ｂ」を、レジスタ１４５へ出力する。
【０１９７】シフタ１４６は、レジスタ１４５から、減
算器１４４による減算結果データ「２ａ−Ａ−Ｂ」を入
力する。
【０１９８】そして、シフタ１４６は、右に１ビットシ
フトして、減算器１４４による減算結果データ「２ａ−
Ａ−Ｂ」を、「２」で除算し、予測結果画素データ「ａ
−（Ａ＋Ｂ）／２」を生成する。シフタ１４６は、除算
手段に相当する。なお、シフタ１４６は、右のみにシフ
ト可能なシフタである。
【０１９９】そして、シフタ１４６は、予測結果画素デ
ータ「ａ−（Ａ＋Ｂ）／２」を、予測結果ブロック記憶
手段１５に出力する。
【０２００】上記と同様にして、予測処理手段１４は、
順次入力される予測対象画素データと、順次入力される
第１の隣接画素系列の隣接画素データと、順次入力され
る第２の隣接画素系列の隣接画素データと、に対して、
演算を施して、順次、予測結果画素データを生成する。
【０２０１】さて、次に、図３の予測処理手段１４の第
２の例を説明する。この場合、予測処理の対象として、
図３の予測対象画素データ「ａ」を例に挙げる。
【０２０２】図７は、図３の予測処理手段１４の第２の
例示図である。なお、図７において、図３又は図６と同
一の部分については、同一の符号を付して説明を適宜省
略する。
【０２０３】図７に示すように、この予測処理手段１４
は、シフタ１４０、レジスタ１４１、１４５、３入力の
減算器１４７、及び、シフタ１４６、を含む。
【０２０４】図７に示すように、減算器１４７は、レジ
スタ１４１から、シフタ１４０による乗算結果データ
「２ａ」を入力し、第１の系列に対応するラインＬ１か
ら、第１の隣接画素系列の隣接画素データ「Ａ」を入力
し、第２の系列に対応するラインＬ２から、第２の隣接
画素系列の隣接画素データ「Ｂ」を入力する。
【０２０５】この場合、第１及び第２の隣接画素系列
は、予測対象ブロック記憶手段１２からの予測対象画素
データの出力に対し、時間ｔたけ遅延させて、減算器１
４７に出力されるため、減算器１４７には、シフタ１４
０による乗算結果データ「２ａ」と、第１の隣接画素系
列の隣接画素データ「Ａ」と、第２の隣接画素系列の隣
接画素データ「Ｂ」と、が同時に入力される。
【０２０６】そして、減算器１４７は、シフタ１４０に
よる乗算結果データ「２ａ」から、第１の隣接画素系列
の隣接画素データ「Ａ」を減算し、この減算結果データ
「２ａ−Ａ」から、第２の隣接画素系列の隣接画素デー
タ「Ｂ」を減算して、最終的な減算結果データ「２ａ−
Ａ−Ｂ」を得る。
【０２０７】そして、減算器１４７は、最終的な減算結
果データ「２ａ−Ａ−Ｂ」を、レジスタ１４５に出力す
る。
【０２０８】シフタ１４６は、レジスタ１４５から、減
算器１４７による最終的な減算結果データ「２ａ−Ａ−
Ｂ」を入力する。
【０２０９】そして、シフタ１４６は、右に１ビットシ
フトして、減算器１４７による最終的な減算結果データ
「２ａ−Ａ−Ｂ」を、「２」で除算し、予測結果画素デ
ータ「ａ−（Ａ＋Ｂ）／２」を生成する。
【０２１０】そして、シフタ１４６は、予測結果画素デ
ータ「ａ−（Ａ＋Ｂ）／２」を、予測結果ブロック記憶
手段１５に出力する。
【０２１１】上記と同様にして、予測処理手段１４は、
順次入力される予測対象画素データと、順次入力される
第１の隣接画素系列の隣接画素データと、順次入力され
る第２の隣接画素系列の隣接画素データと、に対して、
演算を施して、順次、予測結果画素データを生成する。
【０２１２】さて、図６の予測処理手段１４を用いて予
測処理を行う場合（２入力の減算器を２つ用いる場合）
の演算ステップ数を検討する。
【０２１３】図４の予測対象ブロック記憶手段１２から
の隣接画素データ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」の読
み出しに４ステップ必要である。
【０２１４】図４の隣接画素記憶手段１３０への隣接画
素データ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」の記憶に４ス
テップ必要である。
【０２１５】図６の予測処理手段１４による予測処理に
１９ステップ必要である。
【０２１６】従って、図６の予測処理手段１４を用いた
図１の予測手段１によるモードＡの予測処理を行うため
の演算ステップ数は、合計２７ステップである。
【０２１７】なお、図６の予測処理手段１４の減算器１
４２、１４４は、ベクトル命令をサポートする減算器で
あり、演算ステップ数は、（処理する画素数＋３）ステ
ップである。
【０２１８】また、図４の隣接画素系列生成手段１３の
代わりに、図５の隣接画素系列生成手段１３を用いた場
合は、隣接画素系列記憶手段１３８、１３９への隣接画
素データ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」の記憶に４ス
テップ必要である。
【０２１９】その他、図４の隣接画素系列生成手段１３
を用いる場合と同様に、隣接画素データ「Ａ」、
「Ｂ」、「Ｃ」、「Ｄ」の読み出しに４ステップ、図６
の予測処理手段１４による予測処理に１９ステップ必要
である。
【０２２０】従って、図４の隣接画素系列生成手段１３
の代わりに、図５の隣接画素系列生成手段１３を用いた
場合でも、図６の予測処理手段１４を用いた図１の予測
手段１によるモードＡの予測処理を行うための演算ステ
ップ数は、合計２７ステップである。
【０２２１】一方、図２７の従来の予測装置によるモー
ドＡの予測処理には、合計４４ステップ必要であった。
【０２２２】これから明らかなように、本実施の形態で
は、モードＡの予測処理のための演算ステップ数を、大
幅に減らすことができ、処理性能が高い。
【０２２３】さて、次に、図７の予測処理手段１４を用
いて予測処理を行う場合（３入力の減算器を１つ用いる
場合）の演算ステップ数を検討する。
【０２２４】図４の予測対象ブロック記憶手段１２から
の隣接画素データ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」の読
み出しに４ステップ必要である。
【０２２５】図４の隣接画素記憶手段１３０への隣接画
素データ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」の記憶に４ス
テップ必要である。
【０２２６】図７の予測処理手段１４による予測処理に
１８ステップ必要である。
【０２２７】従って、図７の予測処理手段１４を用いた
図１の予測手段１によるモードＡの予測処理を行うため
の演算ステップ数は、合計２６ステップである。
【０２２８】なお、図７の予測処理手段１４のように、
３入力の減算器１４７を１つ用いると、演算ステップ数
は、（処理する画素数＋２）ステップとなる。
【０２２９】また、図４の隣接画素系列生成手段１３の
代わりに、図５の隣接画素系列生成手段１３を用いた場
合でも、図７の予測処理手段１４を用いた図１の予測手
段１によるモードＡの予測処理を行うための演算ステッ
プ数は、合計２６ステップである。
【０２３０】このように、予測処理手段１４による２段
の減算処理を実行するにあたり、２入力の減算器を２つ
用いる場合（図６）と比較して、３入力の減算器を１つ
用いる場合（図７）は、レジスタを１つ（図６のレジス
タ１４３）省略できるため、１ステップのステップ数削
減が可能となり、より処理性能を高くできる。
【０２３１】さて、以上のように、本実施の形態による
予測手段１では、隣接画素系列生成手段１３は、隣接画
素データ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」を入力して、
その隣接画素データ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」の
中から、予め定められた代数式（（２Ｘ−Ｙ−Ｚ）／
２）に含まれる代数Ｙ、Ｚに対応した系列（第１の系
列、第２の系列）毎に、演算が施される順番に従って選
択したデータを、系列毎に、演算が施される順番で出力
する。
【０２３２】つまり、隣接画素系列生成手段１３は、第
１の隣接画素系列と、第２の隣接画素系列と、を生成し
て、予測処理手段１４へ出力する。
【０２３３】そして、予測処理手段１４は、予測対象画
素データを、演算が施される順番で入力するとともに、
隣接画素系列生成手段１３が、系列毎に、演算が施され
る順番で出力したデータを入力して、演算を施す。
【０２３４】つまり、予測処理手段１４は、予測対象画
素データを、演算が施される順番で入力するとともに、
第１の隣接画素系列と、第２の隣接画素系列と、を入力
して、演算を施す。
【０２３５】このように、本実施の形態による予測手段
１では、第１の隣接画素系列と、第２の隣接画素系列
と、を生成して、予測処理を実行する。
【０２３６】このため、従来の予測装置が実行する予測
画素データの生成及び記憶という処理を省略できる。そ
の結果、演算ステップ数を抑制できて、高い処理性能の
予測手段１（予測装置）を実現できる。
【０２３７】図１の符号化装置が、この予測手段１を備
えることにより、処理性能の向上を図ることができる。
【０２３８】なお、上記では、隣接画素系列生成手段１
３に、隣接画素データ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」
を入力して、垂直方向からの予測処理を実行する例を挙
げたが、隣接画素系列生成手段１３に、隣接画素データ
「Ｅ」、「Ｆ」、「Ｇ」、「Ｈ」を入力して、水平方向
からの予測処理を実行することもできる。
【０２３９】また、上記では、図３の予測対象ブロック
記憶手段１２は、メモリとして説明したが、レジスタ群
で構成することもできる。
【０２４０】この場合は、図５においては、切替手段１
３５が不要となり、そのレジスタ群から読み出される隣
接画素データ「Ａ」の入力ラインがラインＡＬに接続さ
れ、隣接画素データ「Ｂ」の入力ラインがラインＢＬに
接続され、隣接画素データ「Ｃ」の入力ラインがライン
ＣＬに接続され、隣接画素データ「Ｄ」の入力ラインが
ラインＤＬに接続される。
【０２４１】また、上記では、図４の隣接画素記憶手段
１３０は、レジスタ群として説明したが、アドレス信号
に従って記憶しているデータを出力するメモリにより構
成することもできる。
【０２４２】この場合は、切替手段１３２の前段にレジ
スタ群を配置し、そのメモリから読み出した隣接画素デ
ータを、そのレジスタ群に保持する。そして、そのレジ
スタ群から、隣接画素データを切替手段１３２へ出力す
る。
【０２４３】また、上記では、５×５画素領域を予測対
象ブロック記憶手段１２に記憶して処理を行ったが、動
画像符号化の単位である１６×１６画素領域を処理する
ために、１７×１７画素領域を、予測対象ブロック記憶
手段１２に記憶して、処理を行っても同様の効果が得ら
れる。
【０２４４】また、上記では、予め定められた代数式と
して、（２Ｘ−Ｙ−Ｚ）／２、を例に挙げた。この代数
式は、Ｈ．２６Ｌ符号化方式で採用される可能性のある
予測処理（モードＡ）に適合するものとして、例に挙げ
たものである。
【０２４５】従って、Ｈ．２６Ｌ符号化方式で採用され
ることが確定した予測処理に適合するように、予め定め
られた代数式を設定できる。
【０２４６】また、予め定められた代数式は、Ｈ．２６
Ｌ符号化方式による予測処理に適合ものに限定されるも
のではない。
【０２４７】従って、予め定められた代数式は任意に設
定でき、それに応じて、代数式に含まれる代数に対応し
た系列を設定できる。
【０２４８】例えば、他の符号化方式で採用される予測
処理に適合するように、予め定められた代数式を設定で
きる。
【０２４９】また、予め定められた代数式の一例であ
る、（２Ｘ−Ｙ−Ｚ）／２、において、「Ｘ」に乗算す
る乗数「２」は、予め定められた第１の乗数の一例であ
り、除数「２」は、予め定められた第１の除数の一例で
ある。
【０２５０】（実施の形態２）実施の形態２では、Ｈ．
２６Ｌ符号化方式によるモードＢの予測処理を例に挙げ
て説明する。
【０２５１】本発明の実施の形態２における符号化装置
の全体構成は、図１に示した実施の形態１における符号
化装置の全体構成と同様である。
【０２５２】従って、以下では、図１の符号化装置を、
実施の形態２における符号化装置として、説明する。
【０２５３】図８は、実施の形態２における予測手段１
のブロック図である。なお、図８において、図２と同様
の部分については、同一の符号を付して説明を適宜省略
する。
【０２５４】図８に示すように、この予測手段１は、出
力制御手段１１、予測対象ブロック記憶手段１２、隣接
画素系列生成手段１３、予測処理手段１６、及び、予測
結果ブロック記憶手段１５、を含む。
【０２５５】図９は、図８の各構成の動作の説明図であ
る。なお、図９において、図８と同一の部分について
は、同一の符号を付している。
【０２５６】以下、図８及び図９を用いて、図１の予測
手段１の動作を説明する。図９に示すように、予測対象
ブロック記憶手段１２は、出力制御手段１１からのアド
レス信号に従って、予測処理手段１６による演算が施さ
れる順番で、予測対象画素データ｛ａ、ｂ、ｃ、ｄ、
ｅ、ｆ、ｇ、ｈ、ｉ、ｊ、ｋ、ｌ、ｍ、ｎ、ｏ、ｐ｝
を、予測処理手段１６へ出力する。
【０２５７】なお、予測対象画素データ「ａ」から順番
に、「ｂ」、「ｃ」、…、「ｐ」まで、予測処理手段１
６により演算が施される。
【０２５８】また、予測対象ブロック記憶手段１２は、
出力制御手段１１からのアドレス信号に従って、隣接画
素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉ｝を、
隣接画素系列生成手段１３へ出力する。
【０２５９】隣接画素系列生成手段１３は、隣接画素デ
ータ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉ｝を入力し
て、その隣接画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、
Ｇ、Ｈ、Ｉ｝の中から、予め定められた代数式に含まれ
る代数に対応した系列毎に、予測処理手段１６による演
算が施される順番に従って選択したデータを、系列毎
に、予測処理手段１６による演算が施される順番で出力
する。
【０２６０】ここで、予め定められた代数式は、（４Ｒ
−Ｘ−２Ｙ−Ｚ）／４、である。Ｒ、Ｘ、Ｙ、Ｚは、代
数である。
【０２６１】また、この予め定められた代数式は、図９
の予測対象画素データ｛ａ、…、ｐ｝と隣接画素データ
｛Ａ、…、Ｉ｝と、を用いて、図９の予測結果画素デー
タ｛ａ−Ａ＄、…、ｐ−Ａ＄｝を生成できるように設定
される。
【０２６２】なお、図９の予測対象画素データ｛ａ、
…、ｐ｝と隣接画素データ｛Ａ、…、Ｉ｝と、を用い
て、図９の予測結果画素データ｛ａ＃、…、ｐ−Ｄ｝を
生成する予測処理は、Ｈ．２６Ｌ符号化方式で採用され
る可能性のある予測処理（モードＢ）である。
【０２６３】さて、この代数式では、代数Ｘに対応する
系列（本実施の形態において、「第１の系列」と呼
ぶ。）と、代数Ｙに対応する系列（本実施の形態におい
て、「第２の系列」と呼ぶ。）と、代数Ｚに対応する系
列（本実施の形態において、「第３の系列」と呼ぶ。）
と、がある。
【０２６４】従って、より具体的には、隣接画素系列生
成手段１３は、隣接画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、
Ｆ、Ｇ、Ｈ、Ｉ｝の中から、予測処理手段１６による第
１の系列に対する演算が施される順番に従って選択した
データにより、第１の隣接画素系列｛Ｅ、Ｉ、Ａ、Ｂ、
Ｆ、Ｅ、Ｉ、Ａ、Ｇ、Ｆ、Ｅ、Ｉ、Ｈ、Ｇ、Ｆ、Ｅ｝を
生成し、第１の系列に対応するラインＬ１に出力する。
【０２６５】なお、第１の系列では、第１の隣接画素系
列の隣接画素データ「Ｅ」から順番に、「Ｉ」、
「Ａ」、…、「Ｅ」まで、予測処理手段１６により、演
算が施される。
【０２６６】また、隣接画素系列生成手段１３は、隣接
画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉ｝の
中から、予測処理手段１６による第２の系列に対する演
算が施される順番に従って選択したデータにより、第２
の隣接画素系列｛Ｉ、Ａ、Ｂ、Ｃ、Ｅ、Ｉ、Ａ、Ｂ、
Ｆ、Ｅ、Ｉ、Ａ、Ｇ、Ｆ、Ｅ、Ｉ｝を生成し、第２の系
列に対応するラインＬ２に出力する。
【０２６７】なお、第２の系列では、第２の隣接画素系
列の隣接画素データ「Ｉ」から順番に、「Ａ」、
「Ｂ」、…、「Ｉ」まで、予測処理手段１６により、演
算が施される。
【０２６８】また、隣接画素系列生成手段１３は、隣接
画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉ｝の
中から、予測処理手段１６による第３の系列に対する演
算が施される順番に従って選択したデータにより、第３
の隣接画素系列｛Ａ、Ｂ、Ｃ、Ｄ、Ｉ、Ａ、Ｂ、Ｃ、
Ｅ、Ｉ、Ａ、Ｂ、Ｆ、Ｅ、Ｉ、Ａ｝を生成し、第３の系
列に対応するラインＬ３に出力する。
【０２６９】なお、第３の系列では、第３の隣接画素系
列の隣接画素データ「Ａ」から順番に、「Ｂ」、
「Ｃ」、…、「Ａ」まで、予測処理手段１６により、演
算が施される。
【０２７０】予測処理手段１６は、上記した予め定めら
れた代数式により、予測処理を実行する。具体的には、
次の通りである。
【０２７１】予測処理手段１６は、予測対象画素データ
｛ａ、…、ｐ｝を、演算が施される順番で入力する。
【０２７２】また、予測処理手段１６は、第１の系列に
対応するラインＬ１から、第１の隣接画素系列｛Ｅ、
…、Ｅ｝を、演算が施される順番で入力する。
【０２７３】また、予測処理手段１６は、第２の系列に
対応するラインＬ２から、第２の隣接画素系列｛Ｉ、
…、Ｉ｝を、演算が施される順番で入力する。
【０２７４】また、予測処理手段１６は、第３の系列に
対応するラインＬ３から、第３の隣接画素系列｛Ａ、
…、Ａ｝を、演算が施される順番で入力する。
【０２７５】そして、予測処理手段１６は、予測対象画
素データに「４」を乗算した乗算結果データから、第１
の隣接画素系列の隣接画素データを減算する。
【０２７６】そして、予測処理手段１６は、この減算結
果データから、第２の隣接画素系列の隣接画素データに
「２」を乗算した乗算結果データを減算する。
【０２７７】そして、予測処理手段１６は、この減算結
果データから、第３の隣接画素系列の隣接画素データを
減算する。
【０２７８】そして、予測処理手段１６は、この減算結
果データを「４」で除算して、予測結果画素データ｛ａ
−Ａ＄、ｂ−Ｂ＄、ｃ−Ｃ＄、ｄ−Ｄ＄、ｅ−Ｅ＄、ｆ
−Ａ＄、ｇ−Ｂ＄、ｈ−Ｃ＄、ｉ−Ｆ＄、ｊ−Ｅ＄、ｋ
−Ａ＄、ｌ−Ｂ＄、ｍ−Ｇ＄、ｎ−Ｆ＄、ｏ−Ｅ＄、ｐ
−Ａ＄｝を生成する。
【０２７９】この１６個の予測結果画素データ｛ａ−Ａ
＄、…、ｐ−Ａ＄｝は、予測結果ブロックＢ３を構成す
る。
【０２８０】予測結果ブロック記憶手段１５は、予測処
理手段１６が生成した予測結果ブロックＢ３を記憶す
る。この予測結果ブロック記憶手段１５は、レジスタ
群、又は、アドレス信号に従ってデータを出力するメモ
リ、である。
【０２８１】ここで、Ｄ＄＝（Ｂ＋２Ｃ＋Ｄ）／／４、
Ｃ＄＝（Ａ＋２Ｂ＋Ｃ）／／４、Ｂ＄＝（Ｉ＋２Ａ＋
Ｂ）／／４、Ａ＄＝（Ｅ＋２Ｉ＋Ａ）／／４、Ｅ＄＝
（Ｆ＋２Ｅ＋Ｉ）／／４、Ｆ＄＝（Ｇ＋２Ｆ＋Ｅ）／／
４、Ｇ＄＝（Ｈ＋２Ｇ＋Ｆ）／／４、である。なお、／
／は、除算結果の四捨五入を表す。
【０２８２】さて、次に、図９の隣接画素系列生成手段
１３の詳細を説明する。まず、隣接画素系列生成手段１
３の第１の例を説明する。
【０２８３】図１０は、図９の隣接画素系列生成手段１
３の第１の例示図である。なお、図１０において、図９
と同一の部分については、同一の符号を付して適宜説明
を省略する。
【０２８４】図１０に示すように、この隣接画素系列生
成手段１３は、隣接画素記憶手段１３０、及び、隣接画
素選択手段１３１、を含む。
【０２８５】この隣接画素選択手段１３１は、切替手段
１３２、及び、制御手段１３３、を含む。
【０２８６】隣接画素系列生成手段１３は、予測対象ブ
ロック記憶手段１２から、９個の隣接画素データ｛Ａ、
Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉ｝を順次入力する。
【０２８７】隣接画素記憶手段１３０は、順次入力され
た隣接画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、
Ｉ｝を記憶する。この隣接画素記憶手段１３０は、レジ
スタ群である。
【０２８８】隣接画素記憶手段１３０は、隣接画素デー
タ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉ｝を、切替手
段１３２へ並列に出力する。
【０２８９】切替手段１３２は、制御手段１３３の指示
に従い、隣接画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、
Ｇ、Ｈ、Ｉ｝が入力される９本のラインの中から、予測
処理手段１６による第１の系列に対する演算が施される
順番に従って選択したラインと、第１の系列に対応する
ラインＬ１と、を接続する。
【０２９０】このようにすることで、第１の系列に対す
る演算が施される順番で、隣接画素データが、ラインＬ
１に出力される。
【０２９１】つまり、第１の系列に対する演算が施され
る順番に従って選択したデータにより、第１の隣接画素
系列｛Ｅ、…、Ｅ｝が生成され、第１の系列に対応する
ラインＬ１に出力される。
【０２９２】また、切替手段１３２は、制御手段１３３
の指示に従い、隣接画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、
Ｆ、Ｇ、Ｈ、Ｉ｝が入力される９本のラインの中から、
予測処理手段１６による第２の系列に対する演算が施さ
れる順番に従って選択したラインと、第２の系列に対応
するラインＬ２と、を接続する。
【０２９３】このようにすることで、第２の系列に対す
る演算が施される順番で、隣接画素データが、ラインＬ
２に出力される。
【０２９４】つまり、第２の系列に対する演算が施され
る順番に従って選択したデータにより、第２の隣接画素
系列｛Ｉ、…、Ｉ｝が生成され、第２の系列に対応する
ラインＬ２に出力される。
【０２９５】また、切替手段１３２は、制御手段１３３
の指示に従い、隣接画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、
Ｆ、Ｇ、Ｈ、Ｉ｝が入力される９本のラインの中から、
予測処理手段１６による第３の系列に対する演算が施さ
れる順番に従って選択したラインと、第３の系列に対応
するラインＬ３と、を接続する。
【０２９６】このようにすることで、第３の系列に対す
る演算が施される順番で、隣接画素データが、ラインＬ
３に出力される。
【０２９７】つまり、第３の系列に対する演算が施され
る順番に従って選択したデータにより、第３の隣接画素
系列｛Ａ、…、Ａ｝が生成され、第３の系列に対応する
ラインＬ３に出力される。
【０２９８】なお、第１、第２及び第３の隣接画素系列
は、制御手段１３３の制御により、遅延が施されて、切
替手段１３２からラインＬ１、Ｌ２、Ｌ３へ出力され
る。この点は、後で詳しく説明する。
【０２９９】さて、次に、図９の隣接画素系列生成手段
１３の第２の例を説明する。
【０３００】図１１は、図９の隣接画素系列生成手段１
３の第２の例示図である。なお、図１１において、図９
と同一の部分については、同一の符号を付して適宜説明
を省略する。
【０３０１】図１１に示すように、この隣接画素系列生
成手段１３は、隣接画素選択手段１３４、及び、隣接画
素記憶手段１３７、を含む。
【０３０２】この隣接画素選択手段１３４は、切替手段
１３５、及び、制御手段１３６、を含む。
【０３０３】この隣接画素記憶手段１３７は、ラインＬ
１に対応した隣接画素系列記憶手段１３９と、ラインＬ
２に対応した隣接画素系列記憶手段１３８と、ラインＬ
３に対応した隣接画素系列記憶手段１７０と、を含む。
【０３０４】切替手段１３５は、制御手段１３６の指示
に従い、隣接画素データ「Ａ」が入力されるときは、隣
接画素データ「Ａ」が入力されるラインと、ラインＡＬ
と、を接続する。
【０３０５】また、切替手段１３５は、制御手段１３６
の指示に従い、隣接画素データ「Ｂ」が入力されるとき
は、隣接画素データ「Ｂ」が入力されるラインと、ライ
ンＢＬと、を接続する。
【０３０６】また、切替手段１３５は、制御手段１３６
の指示に従い、隣接画素データ「Ｃ」が入力されるとき
は、隣接画素データ「Ｃ」が入力されるラインと、ライ
ンＣＬと、を接続する。
【０３０７】また、切替手段１３５は、制御手段１３６
の指示に従い、隣接画素データ「Ｄ」が入力されるとき
は、隣接画素データ「Ｄ」が入力されるラインと、ライ
ンＤＬと、を接続する。
【０３０８】また、切替手段１３５は、制御手段１３６
の指示に従い、隣接画素データ「Ｅ」が入力されるとき
は、隣接画素データ「Ｅ」が入力されるラインと、ライ
ンＥＬと、を接続する。
【０３０９】また、切替手段１３５は、制御手段１３６
の指示に従い、隣接画素データ「Ｆ」が入力されるとき
は、隣接画素データ「Ｆ」が入力されるラインと、ライ
ンＦＬと、を接続する。
【０３１０】また、切替手段１３５は、制御手段１３６
の指示に従い、隣接画素データ「Ｇ」が入力されるとき
は、隣接画素データ「Ｇ」が入力されるラインと、ライ
ンＧＬと、を接続する。
【０３１１】また、切替手段１３５は、制御手段１３６
の指示に従い、隣接画素データ「Ｈ」が入力されるとき
は、隣接画素データ「Ｈ」が入力されるラインと、ライ
ンＨＬと、を接続する。
【０３１２】また、切替手段１３５は、制御手段１３６
の指示に従い、隣接画素データ「Ｉ」が入力されるとき
は、隣接画素データ「Ｉ」が入力されるラインと、ライ
ンＩＬと、を接続する。
【０３１３】以上のようにして、切替手段１３５は、各
隣接画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、
Ｉ｝に対応した各ラインＡＬ〜ＩＬに、対応する隣接画
素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉ｝を出
力する。
【０３１４】このラインＡＬ〜ＩＬは、予測処理手段１
６による第１の系列に対する演算が施される順番に従っ
て、第１の系列に対応する隣接画素系列記憶手段１３９
の予め定められた記憶位置に配線され、予測処理手段１
６による第２の系列に対する演算が施される順番に従っ
て、第２の系列に対応する隣接画素系列記憶手段１３８
の予め定められた記憶位置に配線され、予測処理手段１
６による第３の系列に対する演算が施される順番に従っ
て、第３の系列に対応する隣接画素系列記憶手段１７０
の予め定められた記憶位置に配線される。
【０３１５】従って、第１の系列に対応する隣接画素系
列記憶手段１３９には、第１の系列に対する演算が施さ
れる順番で、隣接画素データが記憶される。
【０３１６】つまり、第１の系列に対応する隣接画素系
列記憶手段１３９には、第１の系列に対する演算が施さ
れる順番で並んだ隣接画素データからなる第１の隣接画
素系列｛Ｅ、…、Ｅ｝が記憶される。
【０３１７】同様に、第２の系列に対応する隣接画素系
列記憶手段１３８には、第２の系列に対する演算が施さ
れる順番で、隣接画素データが記憶される。
【０３１８】つまり、第２の系列に対応する隣接画素系
列記憶手段１３８には、第２の系列に対する演算が施さ
れる順番で並んだ隣接画素データからなる第２の隣接画
素系列｛Ｉ、…、Ｉ｝が記憶される。
【０３１９】同様に、第３の系列に対応する隣接画素系
列記憶手段１７０には、第３の系列に対する演算が施さ
れる順番で、隣接画素データが記憶される。
【０３２０】つまり、第３の系列に対応する隣接画素系
列記憶手段１７０には、第３の系列に対する演算が施さ
れる順番で並んだ隣接画素データからなる第３の隣接画
素系列｛Ａ、…、Ａ｝が記憶される。
【０３２１】なお、上記したようにラインＡＬ〜ＩＬを
配線しているため、隣接画素データ「Ａ」は、隣接画素
系列記憶手段１３８、１３９、１７０の対応する複数の
記憶位置に、同時に書き込まれる。他の隣接画素データ
についても、同様である。
【０３２２】従って、隣接画素データ「Ａ」を、隣接画
素系列記憶手段１３８、１３９、１７０の対応する複数
の記憶位置に、１ステップで書き込むことができる。他
の隣接画素データについても同様である。
【０３２３】さて、第１の系列に対応する隣接画素系列
記憶手段１３９は、第１の系列に対応するラインＬ１
に、記憶した隣接画素データを、予測処理が施される順
番で出力する。
【０３２４】つまり、第１の系列に対応する隣接画素系
列記憶手段１３９は、第１の系列に対応するラインＬ１
に、記憶した第１の隣接画素系列を出力する。
【０３２５】同様に、第２の系列に対応する隣接画素系
列記憶手段１３８は、第２の系列に対応するラインＬ２
に、記憶した隣接画素データを、予測処理が施される順
番で出力する。
【０３２６】つまり、第２の系列に対応する隣接画素系
列記憶手段１３８は、第２の系列に対応するラインＬ２
に、記憶した第２の隣接画素系列を出力する。
【０３２７】同様に、第３の系列に対応する隣接画素系
列記憶手段１７０は、第３の系列に対応するラインＬ３
に、記憶した隣接画素データを、予測処理が施される順
番で出力する。
【０３２８】つまり、第３の系列に対応する隣接画素系
列記憶手段１７０は、第３の系列に対応するラインＬ３
に、記憶した第３の隣接画素系列を出力する。
【０３２９】なお、第１、第２及び第３の隣接画素系列
は、制御手段１３６の制御により、遅延が施されて、隣
接画素系列記憶手段１３９、１３８、１７０からライン
Ｌ１、Ｌ２、Ｌ３へ出力される。この点は、後で詳しく
説明する。
【０３３０】さて、次に、図９の予測処理手段１６の詳
細を説明する。まず、図９の予測処理手段１６の第１の
例を説明する。この場合、予測処理の対象として、図９
の予測対象画素データ「ａ」を例に挙げる。
【０３３１】図１２は、図９の予測処理手段１６の第１
の例示図である。なお、図１２において、図９と同一の
部分については、同一の符号を付して説明を適宜省略す
る。
【０３３２】図１２に示すように、この予測処理手段１
６は、シフタ１４８、１５２、レジスタ１４９、１５
１、１５３、１５５、１５７、２入力の減算器１５０、
１５４、１５６、及び、シフタ１５８、を含む。
【０３３３】図１２に示すように、予測対象ブロック記
憶手段１２から、シフタ１４８に、予測対象画素データ
「ａ」が読み出される。
【０３３４】そして、シフタ１４８は、予測対象画素デ
ータ「ａ」に「４」を乗算する。シフタ１４８は、乗算
手段に相当する。なお、シフタ１４８は、左右にシフト
可能なシフタである。
【０３３５】そして、シフタ１４８は、乗算結果データ
「４ａ」を、レジスタ１４９に出力する。
【０３３６】減算器１５０は、レジスタ１４９から、シ
フタ１４８による乗算結果データ「４ａ」を入力すると
ともに、第１の系列に対応するラインＬ１から、第１の
隣接画素系列の隣接画素データ「Ｅ」を入力する。
【０３３７】この場合、第１の隣接画素系列は、予測対
象ブロック記憶手段１２からの予測対象画素データの出
力に対し、時間ｔだけ遅延させて、減算器１５０へ出力
される。このため、減算器１５０には、シフタ１４８に
よる乗算結果データ「４ａ」と、第１の隣接画素系列の
隣接画素データ「Ｅ」と、が同時に入力される。
【０３３８】そして、減算器１５０は、シフタ１４８に
よる乗算結果データ「４ａ」から、第１の隣接画素系列
の隣接画素データ「Ｅ」を減算する。
【０３３９】そして、減算器１５０は、減算結果データ
「４ａ−Ｅ」を、レジスタ１５１に出力する。
【０３４０】一方、シフタ１５２には、ラインＬ２か
ら、第２の隣接画素系列の隣接画素データ「Ｉ」が入力
される。
【０３４１】この場合、第２の隣接画素系列は、予測対
象ブロック記憶手段１２からの予測対象画素データの出
力に対し、時間ｔだけ遅延させて、シフタ１５２へ出力
される。
【０３４２】このため、減算器１５０へ第１の隣接画素
系列の隣接画素データ「Ｅ」が入力されると同時に、シ
フタ１５２に、第２の隣接画素系列の隣接画素データ
「Ｉ」が入力される。
【０３４３】そして、シフタ１５２は、入力された第２
の隣接画素系列の隣接画素データ「Ｉ」に、「２」を乗
算する。
【０３４４】そして、シフタ１５２は、乗算結果データ
「２Ｉ」を、レジスタ１５３に出力する。シフタ１５２
は、乗算手段に相当する。なお、シフタ１５２は、左右
にシフト可能なシフタである。
【０３４５】さて、減算器１５４は、レジスタ１５１か
ら、減算器１５０による減算結果データ「４ａ−Ｅ」
と、レジスタ１５３から、シフタ１５２による乗算結果
データ「２Ｉ」と、を同時に入力する。
【０３４６】そして、減算器１５４は、減算器１５０に
よる減算結果データ「４ａ−Ｅ」から、シフタ１５２に
よる乗算結果データ「２Ｉ」を減算する。
【０３４７】そして、減算器１５４は、減算結果データ
「４ａ−Ｅ−２Ｉ」を、レジスタ１５５へ出力する。
【０３４８】減算器１５６は、レジスタ１５５から、減
算器１５４による減算結果データ「４ａ−Ｅ−２Ｉ」を
入力するとともに、ラインＬ３から、第３の隣接画素系
列の隣接画素データ「Ａ」を入力する。
【０３４９】この場合、第３の隣接画素系列は、減算器
１５４からの減算結果データの出力に対し、時間ｔだけ
遅延させて、減算器１５６へ出力される。このため、減
算器１５６には、減算器１５４による減算結果データ
「４ａ−Ｅ−２Ｉ」と、第３の隣接画素系列の隣接画素
データ「Ａ」と、が同時に入力される。
【０３５０】そして、減算器１５６は、減算器１５４に
よる減算結果データ「４ａ−Ｅ−２Ｉ」から、第３の隣
接画素系列の隣接画素データ「Ａ」を減算する。
【０３５１】そして、減算器１５６は、減算結果データ
「４ａ−Ｅ−２Ｉ−Ａ」を、レジスタ１５７へ出力す
る。
【０３５２】シフタ１５８は、レジスタ１５７から、減
算器１５６による減算結果データ「４ａ−Ｅ−２Ｉ−
Ａ」を入力する。
【０３５３】そして、シフタ１５８は、減算器１５６に
よる減算結果データ「４ａ−Ｅ−２Ｉ−Ａ」を、「４」
で除算し、予測結果画素データ「ａ−（Ｅ＋２Ｉ＋Ａ）
／／４」を生成する。シフタ１５８は、除算手段に相当
する。なお、シフタ１５８は、右のみにシフト可能なシ
フタである。
【０３５４】そして、シフタ１５８は、予測結果画素デ
ータ「ａ−（Ｅ＋２Ｉ＋Ａ）／／４」を、予測結果ブロ
ック記憶手段１５に出力する。
【０３５５】上記と同様にして、予測処理手段１６は、
順次入力される予測対象画素データと、順次入力される
第１の隣接画素系列の隣接画素データと、順次入力され
る第２の隣接画素系列の隣接画素データと、順次入力さ
れる第３の隣接画素系列の隣接画素データと、に対し
て、演算を施して、順次、予測結果画素データを生成す
る。
【０３５６】さて、次に、図９の予測処理手段１６の第
２の例を説明する。この場合、予測処理の対象として、
図９の予測対象画素データ「ａ」を例に挙げる。
【０３５７】図１３は、図９の予測処理手段１６の第２
の例示図である。なお、図１３において、図９又は図１
２と同一の部分については、同一の符号を付して説明を
適宜省略する。
【０３５８】図１３に示すように、この予測処理手段１
６は、シフタ１４８、１５９、レジスタ１４９、１６
０、１５７、４入力の減算器１６１、及び、シフタ１５
８、を含む。
【０３５９】図１３に示すように、シフタ１４８へ予測
対象画素データ「ａ」が入力されるのと同時に、シフタ
１５９には、ラインＬ２から、第２の隣接画素系列の隣
接画素データ「Ｉ」が入力される。
【０３６０】そして、シフタ１５９は、第２の隣接画素
系列の隣接画素データ「Ｉ」に「２」を乗算する。
【０３６１】そして、シフタ１５９は、乗算結果データ
「２Ｉ」を、レジスタ１６０に出力する。シフタ１５９
は、乗算手段に相当する。なお、シフタ１５９は、左右
にシフト可能なシフタである。
【０３６２】さて、減算器１６１は、レジスタ１４９か
ら、シフタ１４８による乗算結果データ「４ａ」を入力
し、第１の系列に対応するラインＬ１から、第１の隣接
画素系列の隣接画素データ「Ｅ」を入力し、レジスタ１
６０から、シフタ１５９による乗算結果データ「２Ｉ」
を入力し、第３の系列に対応するラインＬ３から、第３
の隣接画素系列の隣接画素データ「Ａ」を入力する。
【０３６３】この場合、第１及び第３の隣接画素系列
は、予測対象ブロック記憶手段１２からの予測対象画素
データの出力に対し、時間ｔたけ遅延させて、減算器１
６１に出力されるため、減算器１６１には、シフタ１４
８による乗算結果データ「４ａ」と、第１の隣接画素系
列の隣接画素データ「Ｅ」と、シフタ１５９による乗算
結果データ「２Ｉ」と、第３の隣接画素系列の隣接画素
データ「Ａ」と、が同時に入力される。
【０３６４】そして、減算器１６１は、シフタ１４８に
よる乗算結果データ「４ａ」から、第１の隣接画素系列
の隣接画素データ「Ｅ」を減算し、この減算結果データ
「４ａ−Ｅ」から、シフタ１５９による乗算結果データ
「２Ｉ」を減算し、この減算結果データ「４ａ−Ｅ−２
Ｉ」から、第３の隣接画素系列の隣接画素データ「Ａ」
を減算して、最終的な減算結果データ「４ａ−Ｅ−２Ｉ
−Ａ」を得る。
【０３６５】そして、減算器１６１は、最終的な減算結
果データ「４ａ−Ｅ−２Ｉ−Ａ」を、レジスタ１５７に
出力する。
【０３６６】シフタ１５８は、レジスタ１５７から、減
算器１６１による最終的な減算結果データ「４ａ−Ｅ−
２Ｉ−Ａ」を入力する。
【０３６７】そして、シフタ１５８は、減算器１６１に
よる最終的な減算結果データ「４ａ−Ｅ−２Ｉ−Ａ」
を、「４」で除算し、予測結果画素データ「ａ−（Ｅ＋
２Ｉ＋Ａ）／／４」を生成する。
【０３６８】そして、シフタ１５８は、予測結果画素デ
ータ「ａ−（Ｅ＋２Ｉ＋Ａ）／／４」を、予測結果ブロ
ック記憶手段１５に出力する。
【０３６９】上記と同様にして、予測処理手段１６は、
順次入力される予測対象画素データと、順次入力される
第１の隣接画素系列の隣接画素データと、順次入力され
る第２の隣接画素系列の隣接画素データと、順次入力さ
れる第３の隣接画素系列の隣接画素データと、に対し
て、演算を施して、順次、予測結果画素データを生成す
る。
【０３７０】さて、図１２の予測処理手段１６を用いて
予測処理を行う場合（２入力の減算器を３つ用いる場
合）の演算ステップ数を検討する。
【０３７１】図１０の予測対象ブロック記憶手段１２か
らの隣接画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、
Ｈ、Ｉ｝の読み出しに９ステップ必要である。
【０３７２】図１０の隣接画素記憶手段１３０への隣接
画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉ｝の
記憶に９ステップ必要である。
【０３７３】図１２の予測処理手段１６による予測処理
に２０ステップ必要である。
【０３７４】従って、図１２の予測処理手段１６を用い
た図１の予測手段１によるモードＢの予測処理を行うた
めの演算ステップ数は、合計３８ステップである。
【０３７５】なお、図１２の予測処理手段１６の減算器
１５０、１５４、１５６は、ベクトル命令をサポートす
る減算器であり、演算ステップ数は、（処理する画素数
＋４）ステップである。
【０３７６】また、図１０の隣接画素系列生成手段１３
の代わりに、図１１の隣接画素系列生成手段１３を用い
た場合は、隣接画素系列記憶手段１３８、１３９、１７
０への隣接画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、
Ｈ、Ｉ｝の記憶に９ステップ必要である。
【０３７７】その他、図１０の隣接画素系列生成手段１
３を用いる場合と同様に、隣接画素データ｛Ａ、Ｂ、
Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉ｝の読み出しに９ステッ
プ、図１２の予測処理手段１６による予測処理に２０ス
テップ必要である。
【０３７８】従って、図１０の隣接画素系列生成手段１
３の代わりに、図１１の隣接画素系列生成手段１３を用
いた場合でも、図１２の予測処理手段１６を用いた図１
の予測手段１によるモードＢの予測処理を行うための演
算ステップ数は、合計３８ステップである。
【０３７９】一方、従来の予測装置によるモードＢの予
測処理には、合計７１ステップ必要であった。
【０３８０】これから明らかなように、本実施の形態で
は、モードＢの予測処理のための演算ステップ数を、大
幅に減らすことができ、処理性能が高い。
【０３８１】さて、次に、図１３の予測処理手段１６を
用いて予測処理を行う場合（４入力の減算器を１つ用い
る場合）の演算ステップ数を検討する。
【０３８２】図１０の予測対象ブロック記憶手段１２か
らの隣接画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、
Ｈ、Ｉ｝の読み出しに９ステップ必要である。
【０３８３】図１０の隣接画素記憶手段１３０への隣接
画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉ｝の
記憶に９ステップ必要である。
【０３８４】図１３の予測処理手段１６による予測処理
に１８ステップ必要である。
【０３８５】従って、図１３の予測処理手段１６を用い
た図１の予測手段１によるモードＢの予測処理を行うた
めの演算ステップ数は、合計３６ステップである。
【０３８６】なお、図１３の予測処理手段１６のよう
に、４入力の減算器１６１を１つ用いると、演算ステッ
プ数は、（処理する画素数＋２）ステップとなる。
【０３８７】また、図１０の隣接画素系列生成手段１３
の代わりに、図１１の隣接画素系列生成手段１３を用い
た場合でも、図１３の予測処理手段１６を用いた図１の
予測手段１によるモードＢの予測処理を行うための演算
ステップ数は、合計３６ステップである。
【０３８８】このように、予測処理手段１６による３段
の減算処理を実行するにあたり、２入力の減算器を３つ
用いる場合（図１２）と比較して、４入力の減算器を１
つ用いる場合（図１３）は、レジスタを２つ（図１２の
レジスタ１５１、１５５）省略できるため、２ステップ
のステップ数削減が可能となり、より処理性能を高くで
きる。
【０３８９】さて、以上のように、本実施の形態による
予測手段１では、隣接画素系列生成手段１３は、隣接画
素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉ｝を入
力して、その隣接画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、
Ｆ、Ｇ、Ｈ、Ｉ｝の中から、予め定められた代数式
（（４Ｒ−Ｘ−２Ｙ−Ｚ）／４）に含まれる代数Ｘ、
Ｙ、Ｚに対応した系列（第１の系列、第２の系列、第３
の系列）毎に、演算が施される順番に従って選択したデ
ータを、系列毎に、演算が施される順番で出力する。
【０３９０】つまり、隣接画素系列生成手段１３は、第
１の隣接画素系列と、第２の隣接画素系列と、第３の隣
接画素系列と、を生成して、予測処理手段１６へ出力す
る。
【０３９１】そして、予測処理手段１６は、予測対象画
素データを、演算が施される順番で入力するとともに、
隣接画素系列生成手段１３が、系列毎に、演算が施され
る順番で出力したデータを入力して、演算を施す。
【０３９２】つまり、予測処理手段１６は、予測対象画
素データを、演算が施される順番で入力するとともに、
第１の隣接画素系列と、第２の隣接画素系列と、第３の
隣接画素系列と、を入力して、演算を施す。
【０３９３】このように、本実施の形態による予測手段
１では、第１の隣接画素系列と、第２の隣接画素系列
と、第３の隣接画素系列と、を生成して、予測処理を実
行する。
【０３９４】このため、従来の予測装置が実行する予測
画素データの生成及び記憶という処理を省略できる。そ
の結果、演算ステップ数を抑制できて、高い処理性能の
予測手段１（予測装置）を実現できる。
【０３９５】図１の符号化装置が、この予測手段１を備
えることにより、処理性能の向上を図ることができる。
【０３９６】なお、上記では、図９の予測対象ブロック
記憶手段１２は、メモリとして説明したが、レジスタ群
で構成することもできる。
【０３９７】この場合は、図１１においては、切替手段
１３５が不要となり、そのレジスタ群から読み出される
隣接画素データ「Ａ」の入力ラインがラインＡＬに接続
され、隣接画素データ「Ｂ」の入力ラインがラインＢＬ
に接続され、隣接画素データ「Ｃ」の入力ラインがライ
ンＣＬに接続され、隣接画素データ「Ｄ」の入力ライン
がラインＤＬに接続され、隣接画素データ「Ｅ」の入力
ラインがラインＥＬに接続され、隣接画素データ「Ｆ」
の入力ラインがラインＦＬに接続され、隣接画素データ
「Ｇ」の入力ラインがラインＧＬに接続され、隣接画素
データ「Ｈ」の入力ラインがラインＨＬに接続され、隣
接画素データ「Ｉ」の入力ラインがラインＩＬに接続さ
れる。
【０３９８】また、上記では、図１０の隣接画素記憶手
段１３０は、レジスタ群として説明したが、アドレス信
号に従って記憶しているデータを出力するメモリにより
構成することもできる。
【０３９９】この場合は、切替手段１３２の前段にレジ
スタ群を配置し、そのメモリから読み出した隣接画素デ
ータを、そのレジスタ群に保持する。そして、そのレジ
スタ群から、隣接画素データを切替手段１３２へ出力す
る。
【０４００】また、上記では、５×５画素領域を予測対
象ブロック記憶手段１２に記憶して処理を行ったが、動
画像符号化の単位である１６×１６画素領域を処理する
ために、１７×１７画素領域を、予測対象ブロック記憶
手段１２に記憶して、処理を行っても同様の効果が得ら
れる。
【０４０１】また、図２の予測処理手段１４を設け、図
８の隣接画素系列生成手段１３に、実施の形態１のよう
な、第１の隣接画素系列と、第２の隣接画素系列と、を
生成させて、その予測処理手段１４へ出力させること
で、Ｈ．２６Ｌ符号化方式によるモードＡの予測処理を
実行できる。
【０４０２】また、上記では、予め定められた代数式と
して、（４Ｒ−Ｘ−２Ｙ−Ｚ）／４、を例に挙げた。こ
の代数式は、Ｈ．２６Ｌ符号化方式で採用される可能性
のある予測処理（モードＢ）に適合するものとして、例
に挙げたものである。
【０４０３】従って、Ｈ．２６Ｌ符号化方式で採用され
ることが確定した予測処理に適合するように、予め定め
られた代数式を設定できる。
【０４０４】また、予め定められた代数式は、Ｈ．２６
Ｌ符号化方式による予測処理に適合ものに限定されるも
のではない。
【０４０５】従って、予め定められた代数式は任意に設
定でき、それに応じて、代数式に含まれる代数に対応し
た系列を設定できる。
【０４０６】例えば、他の符号化方式で採用される予測
処理に適合するように、予め定められた代数式を設定で
きる。
【０４０７】また、予め定められた代数式の一例であ
る、（４Ｒ−Ｘ−２Ｙ−Ｚ）／４、において、「Ｒ」に
乗算する乗数「４」は、予め定められた第２の乗数の一
例であり、「Ｙ」に乗算する乗数「２」は、予め定めら
れた第３の乗数の一例であり、除数「４」は、予め定め
られた第２の除数の一例である。
【０４０８】（実施の形態３）実施の形態３では、実施
の形態１の予測処理（Ｈ．２６Ｌ符号化方式によるモー
ドＡの予測処理）により生成された予測結果画素データ
に対して、直交変換、量子化、及び、可変長符号化を施
して生成した符号化データを復号する復号装置を例に挙
げる。
【０４０９】図１４は、本発明の実施の形態３における
復号装置のブロック図である。図１４に示すように、こ
の復号装置は、可変長復号手段５、逆量子化手段６、逆
直交変換手段７、及び、逆予測手段８、を具備する。
【０４１０】可変長復号手段５は、符号化データに対し
て、可変長復号を施す。逆量子化手段６は、可変長復号
手段５による復号データに対して、逆量子化処理を施
す。
【０４１１】逆直交変換手段７は、逆量子化手段６によ
る逆量子化データに対して、逆直交変換処理を施す。こ
の場合の逆直交変換として、例えば、逆離散コサイン変
換（ＩＤＣＴ）を採用する。
【０４１２】逆予測手段８は、逆直交変換手段７による
逆直交変換データに対して、逆予測処理を施す。この逆
直交変換データが、逆予測対象画素データである。
【０４１３】図１５は、図１４の逆予測手段８のブロッ
ク図である。図１５に示すように、逆予測手段８は、出
力制御手段５０、逆予測対象ブロック記憶手段５１、隣
接画素系列生成手段５２、逆予測処理手段５３、及び、
逆予測結果ブロック記憶手段５４、を含む。
【０４１４】図１６は、図１５の各構成の動作の説明図
である。なお、図１６において、図１５と同一の部分に
ついては、同一の符号を付している。
【０４１５】以下、図１５及び図１６を用いて、図１４
の逆予測手段８の動作を説明する。図１６に示すよう
に、逆予測対象ブロック記憶手段５１は、１６個（４×
４領域）の逆予測対象画素データ｛ａ＃、ｂ＃、ｃ＃、
ｄ−Ｄ、ｅ−Ｂ、ｆ−Ｃ、ｇ−Ｄ、ｈ−Ｄ、ｉ＃、ｊ
＃、ｋ−Ｄ、ｌ−Ｄ、ｍ−Ｃ、ｎ−Ｄ、ｏ−Ｄ、ｐ−
Ｄ｝を記憶する。この１６個の逆予測対象画素データ
は、逆予測対象ブロックＢＢ１を構成する。
【０４１６】また、逆予測対象ブロック記憶手段５１
は、逆予測対象ブロックＢＢ１に隣接する９個の隣接画
素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉ｝を記
憶する。
【０４１７】この逆予測対象ブロック記憶手段５１は、
図１５の出力制御手段５０から入力されたアドレス信号
に従って、記憶している逆予測対象画素データ又は隣接
画素データを出力するメモリである。
【０４１８】より具体的には、逆予測対象ブロック記憶
手段５１は、出力制御手段５０からのアドレス信号に従
って、逆予測処理手段５３による演算が施される順番
で、逆予測対象画素データ｛ａ＃、ｂ＃、ｃ＃、ｄ−
Ｄ、ｅ−Ｂ、ｆ−Ｃ、ｇ−Ｄ、ｈ−Ｄ、ｉ＃、ｊ＃、ｋ
−Ｄ、ｌ−Ｄ、ｍ−Ｃ、ｎ−Ｄ、ｏ−Ｄ、ｐ−Ｄ｝を、
逆予測処理手段５３へ出力する。
【０４１９】なお、逆予測対象画素データ「ａ＃」から
順番に、「ｂ＃」、「ｃ＃」、…、「ｐ−Ｄ」まで、逆
予測処理手段５３により演算が施される。
【０４２０】また、逆予測対象ブロック記憶手段５１
は、出力制御手段５０からのアドレス信号に従って、隣
接画素データ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」を、隣接
画素系列生成手段５２へ出力する。
【０４２１】隣接画素系列生成手段５２は、隣接画素デ
ータ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」を入力して、その
隣接画素データ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」の中か
ら、予め定められた代数式に含まれる代数に対応した系
列毎に、逆予測処理手段５３による演算が施される順番
に従って選択したデータを、系列毎に、逆予測処理手段
５３による演算が施される順番で出力する。
【０４２２】ここで、予め定められた代数式は、（２Ｘ
＋Ｙ＋Ｚ）／２、である。Ｘ、Ｙ、Ｚは、代数である。
【０４２３】また、この予め定められた代数式は、図１
６の逆予測対象画素データ｛ａ＃、…、ｐ−Ｄ｝と隣接
画素データ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」と、を用い
て、図１６の逆予測結果画素データ｛ａ、…、ｐ｝を生
成できるように設定される。
【０４２４】なお、図１６の逆予測対象画素データ｛ａ
＃、…、ｐ−Ｄ｝と隣接画素データ「Ａ」、「Ｂ」、
「Ｃ」、「Ｄ」と、を用いて、図１６の逆予測結果画素
データ｛ａ、…、ｐ｝を生成する逆予測処理は、Ｈ．２
６Ｌ符号化方式で採用される可能性のある予測処理（モ
ードＡ）に適合した逆予測処理である。
【０４２５】さて、この代数式では、代数Ｙに対応する
系列（本実施の形態において、「第１の系列」と呼
ぶ。）と、代数Ｚに対応する系列（本実施の形態におい
て、「第２の系列」と呼ぶ。）と、がある。
【０４２６】従って、より具体的には、隣接画素系列生
成手段５２は、隣接画素データ「Ａ」、「Ｂ」、
「Ｃ」、「Ｄ」の中から、逆予測処理手段５３による第
１の系列に対する演算が施される順番に従って選択した
データにより、第１の隣接画素系列｛Ａ、Ｂ、Ｃ、Ｄ、
Ｂ、Ｃ、Ｄ、Ｄ、Ｂ、Ｃ、Ｄ、Ｄ、Ｃ、Ｄ、Ｄ、Ｄ｝を
生成し、第１の系列に対応するラインＬ１に出力する。
【０４２７】なお、第１の系列では、第１の隣接画素系
列の隣接画素データ「Ａ」から順番に、「Ｂ」、
「Ｃ」、…、「Ｄ」まで、逆予測処理手段５３により、
演算が施される。
【０４２８】また、隣接画素系列生成手段５２は、隣接
画素データ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」の中から、
逆予測処理手段５３による第２の系列に対する演算が施
される順番に従って選択したデータにより、第２の隣接
画素系列｛Ｂ、Ｃ、Ｄ、Ｄ、Ｂ、Ｃ、Ｄ、Ｄ、Ｃ、Ｄ、
Ｄ、Ｄ、Ｃ、Ｄ、Ｄ、Ｄ｝を生成し、第２の系列に対応
するラインＬ２に出力する。
【０４２９】なお、第２の系列では、第２の隣接画素系
列の隣接画素データ「Ｂ」から順番に、「Ｃ」、
「Ｄ」、…、「Ｄ」まで、逆予測処理手段５３により、
演算が施される。
【０４３０】逆予測処理手段５３は、上記した予め定め
られた代数式により、逆予測処理を実行する。具体的に
は、次の通りである。
【０４３１】逆予測処理手段５３は、逆予測対象画素デ
ータ｛ａ＃、…、ｐ−Ｄ｝を、演算が施される順番で入
力する。
【０４３２】また、逆予測処理手段５３は、第１の系列
に対応するラインＬ１から、第１の隣接画素系列｛Ａ、
…、Ｄ｝を、演算が施される順番で入力する。
【０４３３】また、逆予測処理手段５３は、第２の系列
に対応するラインＬ２から、第２の隣接画素系列｛Ｂ、
…、Ｄ｝を、演算が施される順番で入力する。
【０４３４】そして、逆予測処理手段５３は、逆予測対
象画素データに「２」を乗算した乗算結果データと、第
１の隣接画素系列の隣接画素データと、第２の隣接画素
系列の隣接画素データと、を加算し、この加算結果デー
タを「２」で除算して、逆予測結果画素データ｛ａ、
ｂ、ｃ、ｄ、ｅ、ｆ、ｇ、ｈ、ｉ、ｊ、ｋ、ｌ、ｍ、
ｎ、ｏ、ｐ｝を生成する。
【０４３５】この１６個の逆予測結果画素データ｛ａ、
…、ｐ｝は、逆予測結果ブロックＢＢ２を構成する。
【０４３６】逆予測結果ブロック記憶手段５４は、逆予
測処理手段５３が生成した逆予測結果ブロックＢＢ２を
記憶する。この逆予測結果ブロック記憶手段５４は、レ
ジスタ群、又は、アドレス信号に従ってデータを出力す
るメモリ、である。
【０４３７】ここで、ａ＃＝ａ−（Ａ＋Ｂ）／２、ｂ＃
＝ｂ−（Ｂ＋Ｃ）／２、ｃ＃＝ｃ−（Ｃ＋Ｄ）／２、ｉ
＃＝ｉ−（Ｂ＋Ｃ）／２、ｊ＃＝ｊ−（Ｃ＋Ｄ）／２、
である。
【０４３８】さて、次に、図１６の隣接画素系列生成手
段５２の詳細を説明する。まず、隣接画素系列生成手段
５２の第１の例を説明する。
【０４３９】図１７は、図１６の隣接画素系列生成手段
５２の第１の例示図である。なお、図１７において、図
１６と同一の部分については、同一の符号を付して適宜
説明を省略する。
【０４４０】図１７に示すように、この隣接画素系列生
成手段５２は、隣接画素記憶手段５２０、及び、隣接画
素選択手段５２１、を含む。
【０４４１】この隣接画素選択手段５２１は、切替手段
５２２、及び、制御手段５２３、を含む。
【０４４２】隣接画素系列生成手段５２は、逆予測対象
ブロック記憶手段５１から、４個の隣接画素データ
「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」を順次入力する。
【０４４３】隣接画素記憶手段５２０は、順次入力され
た隣接画素データ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」を記
憶する。この隣接画素記憶手段５２０は、レジスタ群で
ある。
【０４４４】隣接画素記憶手段５２０は、隣接画素デー
タ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」を、切替手段５２２
へ並列に出力する。
【０４４５】切替手段５２２は、制御手段５２３の指示
に従い、隣接画素データ「Ａ」、「Ｂ」、「Ｃ」、
「Ｄ」が入力される４本のラインの中から、逆予測処理
手段５３による第１の系列に対する演算が施される順番
に従って選択したラインと、第１の系列に対応するライ
ンＬ１と、を接続する。
【０４４６】このようにすることで、第１の系列に対す
る演算が施される順番で、隣接画素データが、ラインＬ
１に出力される。
【０４４７】つまり、第１の系列に対する演算が施され
る順番に従って選択したデータにより、第１の隣接画素
系列｛Ａ、Ｂ、Ｃ、Ｄ、Ｂ、Ｃ、Ｄ、Ｄ、Ｂ、Ｃ、Ｄ、
Ｄ、Ｃ、Ｄ、Ｄ、Ｄ｝が生成され、第１の系列に対応す
るラインＬ１に出力される。また、切替手段５２２は、
制御手段５２３の指示に従い、隣接画素データ「Ａ」、
「Ｂ」、「Ｃ」、「Ｄ」が入力される４本のラインの中
から、逆予測処理手段５３による第２の系列に対する演
算が施される順番に従って選択したラインと、第２の系
列に対応するラインＬ２と、を接続する。
【０４４８】このようにすることで、第２の系列に対す
る演算が施される順番で、隣接画素データが、ラインＬ
２に出力される。
【０４４９】つまり、第２の系列に対する演算が施され
る順番に従って選択したデータにより、第２の隣接画素
系列｛Ｂ、Ｃ、Ｄ、Ｄ、Ｂ、Ｃ、Ｄ、Ｄ、Ｃ、Ｄ、Ｄ、
Ｄ、Ｃ、Ｄ、Ｄ、Ｄ｝が生成され、第２の系列に対応す
るラインＬ２に出力される。
【０４５０】なお、第１の隣接画素系列は、制御手段５
２３の制御により、遅延が施されて、切替手段５２２か
らラインＬ１へ出力される。この点は、後で詳しく説明
する。
【０４５１】また、第２の隣接画素系列は、制御手段５
２３の制御により、遅延が施されて、切替手段５２２か
らラインＬ２へ出力される。この点は、後で詳しく説明
する。
【０４５２】さて、次に、図１６の隣接画素系列生成手
段５２の第２の例を説明する。
【０４５３】図１８は、図１６の隣接画素系列生成手段
５２の第２の例示図である。なお、図１８において、図
１６と同一の部分については、同一の符号を付して適宜
説明を省略する。
【０４５４】図１８に示すように、この隣接画素系列生
成手段５２は、隣接画素選択手段５２４、及び、隣接画
素記憶手段５２７、を含む。
【０４５５】この隣接画素選択手段５２４は、切替手段
５２５、及び、制御手段５２６、を含む。
【０４５６】この隣接画素記憶手段５２７は、ラインＬ
１に対応した隣接画素系列記憶手段５２９と、ラインＬ
２に対応した隣接画素系列記憶手段５２８と、を含む。
【０４５７】隣接画素系列生成手段５２は、逆予測対象
ブロック記憶手段５１から、４個の隣接画素データ
「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」を順次入力する。
【０４５８】切替手段５２５は、制御手段５２６の指示
に従い、隣接画素データ「Ａ」が入力されるときは、隣
接画素データ「Ａ」が入力されるラインと、ラインＡＬ
と、を接続する。
【０４５９】また、切替手段５２５は、制御手段５２６
の指示に従い、隣接画素データ「Ｂ」が入力されるとき
は、隣接画素データ「Ｂ」が入力されるラインと、ライ
ンＢＬと、を接続する。
【０４６０】また、切替手段５２５は、制御手段５２６
の指示に従い、隣接画素データ「Ｃ」が入力されるとき
は、隣接画素データ「Ｃ」が入力されるラインと、ライ
ンＣＬと、を接続する。
【０４６１】また、切替手段５２５は、制御手段５２６
の指示に従い、隣接画素データ「Ｄ」が入力されるとき
は、隣接画素データ「Ｄ」が入力されるラインと、ライ
ンＤＬと、を接続する。
【０４６２】以上のようにして、切替手段５２５は、各
隣接画素データ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」に対応
した各ラインＡＬ、ＢＬ、ＣＬ、ＤＬに、対応する隣接
画素データ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」を出力す
る。
【０４６３】このラインＡＬ、ＢＬ、ＣＬ、ＤＬは、逆
予測処理手段５３による第１の系列に対する演算が施さ
れる順番に従って、第１の系列に対応する隣接画素系列
記憶手段５２９の予め定められた記憶位置に配線される
とともに、逆予測処理手段５３による第２の系列に対す
る演算が施される順番に従って、第２の系列に対応する
隣接画素系列記憶手段５２８の予め定められた記憶位置
に配線される。
【０４６４】従って、第１の系列に対応する隣接画素系
列記憶手段５２９には、第１の系列に対する演算が施さ
れる順番で、隣接画素データが記憶される。
【０４６５】つまり、第１の系列に対応する隣接画素系
列記憶手段５２９には、第１の系列に対する演算が施さ
れる順番で並んだ隣接画素データからなる第１の隣接画
素系列｛Ａ、Ｂ、Ｃ、Ｄ、Ｂ、Ｃ、Ｄ、Ｄ、Ｂ、Ｃ、
Ｄ、Ｄ、Ｃ、Ｄ、Ｄ、Ｄ｝が記憶される。
【０４６６】同様に、第２の系列に対応する隣接画素系
列記憶手段５２８には、第２の系列に対する演算が施さ
れる順番で、隣接画素データが記憶される。
【０４６７】つまり、第２の系列に対応する隣接画素系
列記憶手段５２８には、第２の系列に対する演算が施さ
れる順番で並んだ隣接画素データからなる第２の隣接画
素系列｛Ｂ、Ｃ、Ｄ、Ｄ、Ｂ、Ｃ、Ｄ、Ｄ、Ｃ、Ｄ、
Ｄ、Ｄ、Ｃ、Ｄ、Ｄ、Ｄ｝が記憶される。
【０４６８】なお、上記したようにラインＡＬ、ＢＬ、
ＣＬ、ＤＬを配線しているため、隣接画素データ「Ｂ」
は、隣接画素系列記憶手段５２８、５２９の対応する複
数の記憶位置に、同時に書き込まれる。隣接画素データ
「Ｃ」、「Ｄ」についても、同様である。
【０４６９】従って、隣接画素データ「Ｂ」を、隣接画
素系列記憶手段５２８、５２９の対応する複数の記憶位
置に、１ステップで書き込むことができる。隣接画素デ
ータ「Ａ」、「Ｃ」、「Ｄ」についても同様である。
【０４７０】さて、第１の系列に対応する隣接画素系列
記憶手段５２９は、第１の系列に対応するラインＬ１
に、記憶した隣接画素データを、予測処理が施される順
番で出力する。
【０４７１】つまり、第１の系列に対応する隣接画素系
列記憶手段５２９は、第１の系列に対応するラインＬ１
に、記憶した第１の隣接画素系列を出力する。
【０４７２】同様に、第２の系列に対応する隣接画素系
列記憶手段５２８は、第２の系列に対応するラインＬ２
に、記憶した隣接画素データを、予測処理が施される順
番で出力する。
【０４７３】つまり、第２の系列に対応する隣接画素系
列記憶手段５２８は、第２の系列に対応するラインＬ２
に、記憶した第２の隣接画素系列を出力する。
【０４７４】なお、第１の隣接画素系列は、制御手段５
２６の制御により、遅延が施されて、隣接画素系列記憶
手段５２９からラインＬ１へ出力される。この点は、後
で詳しく説明する。
【０４７５】また、第２の隣接画素系列は、制御手段５
２６の制御により、遅延が施されて、隣接画素系列記憶
手段５２８からラインＬ２へ出力される。この点は、後
で詳しく説明する。
【０４７６】さて、次に、図１６の逆予測処理手段５３
の詳細を説明する。まず、図１６の逆予測処理手段５３
の第１の例を説明する。この場合、予測処理の対象とし
て、図１６の逆予測対象画素データ「ａ＃」を例に挙げ
る。
【０４７７】図１９は、図１６の逆予測処理手段５３の
第１の例示図である。なお、図１９において、図１６と
同一の部分については、同一の符号を付して説明を適宜
省略する。
【０４７８】図１９に示すように、この逆予測処理手段
５３は、シフタ５３０、レジスタ５３１、５３３、５３
５、２入力の加算器５３２、５３４、及び、シフタ５３
６、を含む。
【０４７９】図１９に示すように、逆予測対象ブロック
記憶手段５１から、シフタ５３０に、逆予測対象画素デ
ータ「ａ＃＝ａ−（Ａ＋Ｂ）／２」が読み出される。
【０４８０】そして、シフタ５３０は、左に１ビットシ
フトして、逆予測対象画素データ「ａ−（Ａ＋Ｂ）／
２」に「２」を乗算する。シフタ５３０は、乗算手段に
相当する。なお、シフタ５３０は、左右にシフト可能な
シフタである。
【０４８１】そして、シフタ５３０は、乗算結果データ
「２ａ−Ａ−Ｂ」を、レジスタ５３１に出力する。
【０４８２】加算器５３２は、レジスタ５３１から、シ
フタ５３０による乗算結果データ「２ａ−Ａ−Ｂ」を入
力するとともに、第１の系列に対応するラインＬ１か
ら、第１の隣接画素系列の隣接画素データ「Ａ」を入力
する。
【０４８３】この場合、第１の隣接画素系列は、逆予測
対象ブロック記憶手段５１からの逆予測対象画素データ
の出力に対し、時間ｔだけ遅延させて、加算器５３２へ
出力される。このため、加算器５３２には、シフタ５３
０による乗算結果データ「２ａ−Ａ−Ｂ」と、第１の隣
接画素系列の隣接画素データ「Ａ」と、が同時に入力さ
れる。
【０４８４】そして、加算器５３２は、シフタ５３０に
よる乗算結果データ「２ａ−Ａ−Ｂ」と、第１の隣接画
素系列の隣接画素データ「Ａ」と、を加算する。
【０４８５】そして、加算器５３２は、加算結果データ
「２ａ−Ｂ」を、レジスタ５３３に出力する。
【０４８６】加算器５３４は、レジスタ５３３から、加
算器５３２による加算結果データ「２ａ−Ｂ」を入力す
るとともに、第２の系列に対応するラインＬ２から、第
２の隣接画素系列の隣接画素データ「Ｂ」を入力する。
【０４８７】この場合、第２の隣接画素系列は、加算器
５３２からの加算結果データの出力に対し、時間ｔだけ
遅延させて、加算器５３４へ出力される。このため、加
算器５３４には、加算器５３２による加算結果データ
「２ａ−Ｂ」と、第２の隣接画素系列の隣接画素データ
「Ｂ」と、が同時に入力される。
【０４８８】そして、加算器５３４は、加算器５３２に
よる加算結果データ「２ａ−Ｂ」と、第２の隣接画素系
列の隣接画素データ「Ｂ」と、を加算する。
【０４８９】そして、加算器５３４は、加算結果データ
「２ａ」を、レジスタ５３５へ出力する。
【０４９０】シフタ５３６は、レジスタ５３５から、加
算器５３４による加算結果データ「２ａ」を入力する。
【０４９１】そして、シフタ５３６は、右に１ビットシ
フトして、加算器５３４による加算結果データ「２ａ」
を、「２」で除算し、逆予測結果画素データ「ａ」を生
成する。シフタ５３６は、除算手段に相当する。なお、
シフタ５３６は、右のみにシフト可能なシフタである。
【０４９２】そして、シフタ５３６は、逆予測結果画素
データ「ａ」を、逆予測結果ブロック記憶手段５４に出
力する。
【０４９３】上記と同様にして、逆予測処理手段５３
は、順次入力される逆予測対象画素データと、順次入力
される第１の隣接画素系列の隣接画素データと、順次入
力される第２の隣接画素系列の隣接画素データと、に対
して、演算を施して、順次、逆予測結果画素データを生
成する。
【０４９４】さて、次に、図１６の逆予測処理手段５３
の第２の例を説明する。この場合、予測処理の対象とし
て、図１６の逆予測対象画素データ「ａ＃」を例に挙げ
る。
【０４９５】図２０は、図１６の逆予測処理手段５３の
第２の例示図である。なお、図２０において、図１６又
は図１９と同一の部分については、同一の符号を付して
説明を適宜省略する。
【０４９６】図２０に示すように、この逆予測処理手段
５３は、シフタ５３０、レジスタ５３１、５３５、３入
力の加算器５３７、及び、シフタ５３６、を含む。
【０４９７】図２０に示すように、加算器５３７は、レ
ジスタ５３１から、シフタ５３０による乗算結果データ
「２ａ−Ａ−Ｂ」を入力し、第１の系列に対応するライ
ンＬ１から、第１の隣接画素系列の隣接画素データ
「Ａ」を入力し、第２の系列に対応するラインＬ２か
ら、第２の隣接画素系列の隣接画素データ「Ｂ」を入力
する。
【０４９８】この場合、第１及び第２の隣接画素系列
は、逆予測対象ブロック記憶手段５１からの逆予測対象
画素データの出力に対し、時間ｔたけ遅延させて、加算
器５３７に出力されるため、加算器５３７には、シフタ
５３０による乗算結果データ「２ａ＃」と、第１の隣接
画素系列の隣接画素データ「Ａ」と、第２の隣接画素系
列の隣接画素データ「Ｂ」と、が同時に入力される。
【０４９９】そして、加算器５３７は、シフタ５３０に
よる乗算結果データ「２ａ−Ａ−Ｂ」と、第１の隣接画
素系列の隣接画素データ「Ａ」と、を加算し、この加算
結果データ「２ａ−Ｂ」と、第２の隣接画素系列の隣接
画素データ「Ｂ」と、を加算して、最終的な加算結果デ
ータ「２ａ」を得る。
【０５００】そして、加算器５３７は、最終的な加算結
果データ「２ａ」を、レジスタ５３５に出力する。
【０５０１】シフタ５３６は、レジスタ５３５から、加
算器５３７による最終的な加算結果データ「２ａ」を入
力する。
【０５０２】そして、シフタ５３６は、右に１ビットシ
フトして、加算器５３７による最終的な加算結果データ
「２ａ」を、「２」で除算し、逆予測結果画素データ
「ａ」を生成する。
【０５０３】そして、シフタ５３６は、逆予測結果画素
データ「ａ」を、逆予測結果ブロック記憶手段５４に出
力する。
【０５０４】上記と同様にして、逆予測処理手段５３
は、順次入力される逆予測対象画素データと、順次入力
される第１の隣接画素系列の隣接画素データと、順次入
力される第２の隣接画素系列の隣接画素データと、に対
して、演算を施して、順次、逆予測結果画素データを生
成する。
【０５０５】さて、図１９の逆予測処理手段５３を用い
て予測処理を行う場合（２入力の加算器を２つ用いる場
合）の演算ステップ数を検討する。
【０５０６】図１７の逆予測対象ブロック記憶手段５１
からの隣接画素データ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」
の読み出しに４ステップ必要である。
【０５０７】図１７の隣接画素記憶手段５２０への隣接
画素データ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」の記憶に４
ステップ必要である。
【０５０８】図１９の逆予測処理手段５３による逆予測
処理に１９ステップ必要である。
【０５０９】従って、図１９の逆予測処理手段５３を用
いた図１４の逆予測手段８によるモードＡの逆予測処理
を行うための演算ステップ数は、合計２７ステップであ
る。
【０５１０】なお、図１９の逆予測処理手段５３の加算
器５３２、５３４は、ベクトル命令をサポートする加算
器であり、演算ステップ数は、（処理する画素数＋３）
ステップである。
【０５１１】また、図１７の隣接画素系列生成手段５２
の代わりに、図１８の隣接画素系列生成手段５２を用い
た場合は、隣接画素系列記憶手段５２８、５２９への隣
接画素データ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」の記憶に
４ステップ必要である。
【０５１２】その他、図１７の隣接画素系列生成手段５
２を用いる場合と同様に、隣接画素データ「Ａ」、
「Ｂ」、「Ｃ」、「Ｄ」の読み出しに４ステップ、図１
９の逆予測処理手段５３による逆予測処理に１９ステッ
プ必要である。
【０５１３】従って、図１７の隣接画素系列生成手段５
２の代わりに、図１８の隣接画素系列生成手段５２を用
いた場合でも、図１９の逆予測処理手段５３を用いた図
１４の逆予測手段８によるモードＡの逆予測処理を行う
ための演算ステップ数は、合計２７ステップである。
【０５１４】一方、従来の予測装置によるモードＡの予
測処理と同様に考えて、従来の逆予測装置によるモード
Ａの逆予測処理には、合計４４ステップ必要でる。
【０５１５】これから明らかなように、本実施の形態で
は、モードＡの逆予測処理のための演算ステップ数を、
大幅に減らすことができ、処理性能が高い。
【０５１６】さて、次に、図２０の逆予測処理手段５３
を用いて逆予測処理を行う場合（３入力の加算器を１つ
用いる場合）の演算ステップ数を検討する。
【０５１７】図１７の逆予測対象ブロック記憶手段５１
からの隣接画素データ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」
の読み出しに４ステップ必要である。
【０５１８】図１７の隣接画素記憶手段５２０への隣接
画素データ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」の記憶に４
ステップ必要である。
【０５１９】図２０の逆予測処理手段５３による逆予測
処理に１８ステップ必要である。
【０５２０】従って、図２０の逆予測処理手段５３を用
いた図１４の逆予測手段８によるモードＡの逆予測処理
を行うための演算ステップ数は、合計２６ステップであ
る。
【０５２１】なお、図２０の逆予測処理手段５３のよう
に、３入力の加算器５３７を１つ用いると、演算ステッ
プ数は、（処理する画素数＋２）ステップとなる。
【０５２２】また、図１７の隣接画素系列生成手段５２
の代わりに、図１８の隣接画素系列生成手段５２を用い
た場合でも、図２０の逆予測処理手段５３を用いた図１
４の逆予測手段８によるモードＡの逆予測処理を行うた
めの演算ステップ数は、合計２６ステップである。
【０５２３】このように、逆予測処理手段５３による２
段の加算処理を実行するにあたり、２入力の加算器を２
つ用いる場合（図１９）と比較して、３入力の加算器を
１つ用いる場合（図２０）は、レジスタを１つ（図１９
のレジスタ５３３）省略できるため、１ステップのステ
ップ数削減が可能となり、より処理性能を高くできる。
【０５２４】さて、以上のように、本実施の形態による
逆予測手段８では、隣接画素系列生成手段５２は、隣接
画素データ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」を入力し
て、その隣接画素データ「Ａ」、「Ｂ」、「Ｃ」、
「Ｄ」の中から、予め定められた代数式（（２Ｘ＋Ｙ＋
Ｚ）／２）に含まれる代数Ｙ、Ｚに対応した系列（第１
の系列、第２の系列）毎に、演算が施される順番に従っ
て選択したデータを、系列毎に、演算が施される順番で
出力する。
【０５２５】つまり、隣接画素系列生成手段５２は、第
１の隣接画素系列と、第２の隣接画素系列と、を生成し
て、逆予測処理手段５３へ出力する。
【０５２６】そして、逆予測処理手段５３は、逆予測対
象画素データを、演算が施される順番で入力するととも
に、隣接画素系列生成手段５２が、系列毎に、演算が施
される順番で出力したデータを入力して、演算を施す。
【０５２７】つまり、逆予測処理手段５３は、逆予測対
象画素データを、演算が施される順番で入力するととも
に、第１の隣接画素系列と、第２の隣接画素系列と、を
入力して、演算を施す。
【０５２８】このように、本実施の形態による逆予測手
段８では、第１の隣接画素系列と、第２の隣接画素系列
と、を生成して、逆予測処理を実行する。
【０５２９】このため、従来の逆予測装置が実行する逆
予測画素データの生成及び記憶という処理を省略でき
る。その結果、演算ステップ数を抑制できて、高い処理
性能の逆予測手段８（逆予測装置）を実現できる。
【０５３０】図１４の復号装置が、この逆予測手段８を
備えることにより、処理性能の向上を図ることができ
る。
【０５３１】なお、上記では、隣接画素系列生成手段５
２に、隣接画素データ「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」
を入力して、垂直方向からの逆予測処理を実行する例を
挙げたが、隣接画素系列生成手段５２に、隣接画素デー
タ「Ｅ」、「Ｆ」、「Ｇ」、「Ｈ」を入力して、水平方
向からの逆予測処理を実行することもできる。
【０５３２】また、上記では、図１６の逆予測対象ブロ
ック記憶手段５１は、メモリとして説明したが、レジス
タ群で構成することもできる。
【０５３３】この場合は、図１８においては、切替手段
５２５が不要となり、そのレジスタ群から読み出される
隣接画素データ「Ａ」の入力ラインがラインＡＬに接続
され、隣接画素データ「Ｂ」の入力ラインがラインＢＬ
に接続され、隣接画素データ「Ｃ」の入力ラインがライ
ンＣＬに接続され、隣接画素データ「Ｄ」の入力ライン
がラインＤＬに接続される。
【０５３４】また、上記では、図１７の隣接画素記憶手
段５２０は、レジスタ群として説明したが、アドレス信
号に従って記憶しているデータを出力するメモリにより
構成することもできる。
【０５３５】この場合は、切替手段５２２の前段にレジ
スタ群を配置し、そのメモリから読み出した隣接画素デ
ータを、そのレジスタ群に保持する。そして、そのレジ
スタ群から、隣接画素データを切替手段５２２へ出力す
る。
【０５３６】また、上記では、５×５画素領域を逆予測
対象ブロック記憶手段５１に記憶して処理を行ったが、
動画像符号化の単位である１６×１６画素領域を処理す
るために、１７×１７画素領域を、逆予測対象ブロック
記憶手段５１に記憶して、処理を行っても同様の効果が
得られる。
【０５３７】また、上記では、予め定められた代数式と
して、（２Ｘ＋Ｙ＋Ｚ）／２、を例に挙げた。この代数
式は、Ｈ．２６Ｌ符号化方式で採用される可能性のある
予測処理（モードＡ）に合致した逆予測処理に適合する
ものとして、例に挙げたものである。
【０５３８】従って、Ｈ．２６Ｌ符号化方式で採用され
ることが確定した予測処理に合致する逆予測処理に適合
するように、予め定められた代数式を設定できる。
【０５３９】また、予め定められた代数式は、Ｈ．２６
Ｌ符号化方式による予測処理に合致する逆予測処理に適
合するものに限定されるものではない。
【０５４０】従って、予め定められた代数式は任意に設
定でき、それに応じて、代数式に含まれる代数に対応し
た系列を設定できる。
【０５４１】例えば、他の符号化方式で採用される予測
処理に合致する逆予測処理に適合するように、予め定め
られた代数式を設定できる。
【０５４２】また、予め定められた代数式の一例であ
る、（２Ｘ＋Ｙ＋Ｚ）／２、において、「Ｘ」に乗算す
る乗数「２」は、予め定められた第１の乗数の一例であ
り、除数「２」は、予め定められた第１の除数の一例で
ある。
【０５４３】（実施の形態４）実施の形態４では、実施
の形態２の予測処理（Ｈ．２６Ｌ符号化方式によるモー
ドＢの予測処理）により生成された予測結果画素データ
に対して、直交変換、量子化、及び、可変長符号化を施
して生成した符号化データを復号する復号装置を例に挙
げる。
【０５４４】本発明の実施の形態４における復号装置の
全体構成は、図１４に示した実施の形態３における復号
装置の全体構成と同様である。
【０５４５】従って、以下では、図１４の復号装置を、
実施の形態４における復号装置として、説明する。
【０５４６】図２１は、実施の形態４における逆予測手
段８のブロック図である。なお、図２１において、図１
５と同様の部分については、同一の符号を付して説明を
適宜省略する。
【０５４７】図２１に示すように、この逆予測手段８
は、出力制御手段５０、逆予測対象ブロック記憶手段５
１、隣接画素系列生成手段５２、逆予測処理手段５８、
及び、逆予測結果ブロック記憶手段５４、を含む。
【０５４８】図２２は、図２１の各構成の動作の説明図
である。なお、図２２において、図２１と同一の部分に
ついては、同一の符号を付している。
【０５４９】以下、図２１及び図２２を用いて、実施の
形態４における図１４の逆予測手段８の動作を説明す
る。
【０５５０】図２２に示すように、逆予測対象ブロック
記憶手段５１は、１６個（４×４領域）の逆予測対象画
素データ｛ａ−Ａ＄、ｂ−Ｂ＄、ｃ−Ｃ＄、ｄ−Ｄ＄、
ｅ−Ｅ＄、ｆ−Ａ＄、ｇ−Ｂ＄、ｈ−Ｃ＄、ｉ−Ｆ＄、
ｊ−Ｅ＄、ｋ−Ａ＄、ｌ−Ｂ＄、ｍ−Ｇ＄、ｎ−Ｆ＄、
ｏ−Ｅ＄、ｐ−Ａ＄｝を記憶する。この１６個の逆予測
対象画素データは、逆予測対象ブロックＢＢ３を構成す
る。
【０５５１】また、逆予測対象ブロック記憶手段５１
は、逆予測対象ブロックＢＢ３に隣接する９個の隣接画
素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉ｝を記
憶する。
【０５５２】この逆予測対象ブロック記憶手段５１は、
図１５の出力制御手段５０から入力されたアドレス信号
に従って、記憶している逆予測対象画素データ又は隣接
画素データを出力するメモリである。
【０５５３】より具体的には、逆予測対象ブロック記憶
手段５１は、出力制御手段５０からのアドレス信号に従
って、逆予測処理手段５８による演算が施される順番
で、逆予測対象画素データ｛ａ−Ａ＄、ｂ−Ｂ＄、ｃ−
Ｃ＄、ｄ−Ｄ＄、ｅ−Ｅ＄、ｆ−Ａ＄、ｇ−Ｂ＄、ｈ−
Ｃ＄、ｉ−Ｆ＄、ｊ−Ｅ＄、ｋ−Ａ＄、ｌ−Ｂ＄、ｍ−
Ｇ＄、ｎ−Ｆ＄、ｏ−Ｅ＄、ｐ−Ａ＄｝を、逆予測処理
手段５８へ出力する。
【０５５４】なお、逆予測対象画素データ「ａ−Ａ＄」
から順番に、「ｂ−Ｂ＄」、「ｃ−Ｃ＄」、…、「ｐ−
Ａ＄」まで、逆予測処理手段５８により演算が施され
る。
【０５５５】また、逆予測対象ブロック記憶手段５１
は、出力制御手段５０からのアドレス信号に従って、隣
接画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉ｝
を、隣接画素系列生成手段５２へ出力する。
【０５５６】隣接画素系列生成手段５２は、隣接画素デ
ータ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉ｝を入力し
て、その隣接画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、
Ｇ、Ｈ、Ｉ｝の中から、予め定められた代数式に含まれ
る代数に対応した系列毎に、逆予測処理手段５８による
演算が施される順番に従って選択したデータを、系列毎
に、逆予測処理手段５８による演算が施される順番で出
力する。
【０５５７】ここで、予め定められた代数式は、（４Ｒ
＋Ｘ＋２Ｙ＋Ｚ）／４、である。Ｒ、Ｘ、Ｙ、Ｚは、代
数である。
【０５５８】また、この予め定められた代数式は、図２
２の逆予測対象画素データ｛ａ−Ａ＄、…、ｐ−Ａ＄｝
と隣接画素データ｛Ａ、…、Ｉ｝と、を用いて、図２２
の逆予測結果画素データ｛ａ、…、ｐ｝を生成できるよ
うに設定される。
【０５５９】なお、図２２の逆予測対象画素データ｛ａ
−Ａ＄、…、ｐ−Ａ＄｝と隣接画素データ｛Ａ、…、
Ｉ｝と、を用いて、図２２の逆予測結果画素データ
｛ａ、…、ｐ｝を生成する逆予測処理は、Ｈ．２６Ｌ符
号化方式で採用される可能性のある予測処理（モード
Ｂ）に適合する逆予測処理である。
【０５６０】さて、この代数式では、代数Ｘに対応する
系列（本実施の形態において、「第１の系列」と呼
ぶ。）と、代数Ｙに対応する系列（本実施の形態におい
て、「第２の系列」と呼ぶ。）と、代数Ｚに対応する系
列（本実施の形態において、「第３の系列」と呼ぶ。）
と、がある。
【０５６１】従って、より具体的には、隣接画素系列生
成手段５２は、隣接画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、
Ｆ、Ｇ、Ｈ、Ｉ｝の中から、逆予測処理手段５８による
第１の系列に対する演算が施される順番に従って選択し
たデータにより、第１の隣接画素系列｛Ｅ、Ｉ、Ａ、
Ｂ、Ｆ、Ｅ、Ｉ、Ａ、Ｇ、Ｆ、Ｅ、Ｉ、Ｈ、Ｇ、Ｆ、
Ｅ｝を生成し、第１の系列に対応するラインＬ１に出力
する。
【０５６２】なお、第１の系列では、第１の隣接画素系
列の隣接画素データ「Ｅ」から順番に、「Ｉ」、
「Ａ」、…、「Ｅ」まで、逆予測処理手段５８により、
演算が施される。
【０５６３】また、隣接画素系列生成手段５２は、隣接
画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉ｝の
中から、逆予測処理手段５８による第２の系列に対する
演算が施される順番に従って選択したデータにより、第
２の隣接画素系列｛Ｉ、Ａ、Ｂ、Ｃ、Ｅ、Ｉ、Ａ、Ｂ、
Ｆ、Ｅ、Ｉ、Ａ、Ｇ、Ｆ、Ｅ、Ｉ｝を生成し、第２の系
列に対応するラインＬ２に出力する。
【０５６４】なお、第２の系列では、第２の隣接画素系
列の隣接画素データ「Ｉ」から順番に、「Ａ」、
「Ｂ」、…、「Ｉ」まで、逆予測処理手段５８により、
演算が施される。
【０５６５】また、隣接画素系列生成手段５２は、隣接
画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉ｝の
中から、逆予測処理手段５８による第３の系列に対する
演算が施される順番に従って選択したデータにより、第
３の隣接画素系列｛Ａ、Ｂ、Ｃ、Ｄ、Ｉ、Ａ、Ｂ、Ｃ、
Ｅ、Ｉ、Ａ、Ｂ、Ｆ、Ｅ、Ｉ、Ａ｝を生成し、第３の系
列に対応するラインＬ３に出力する。
【０５６６】なお、第３の系列では、第３の隣接画素系
列の隣接画素データ「Ａ」から順番に、「Ｂ」、
「Ｃ」、…、「Ａ」まで、逆予測処理手段５８により、
演算が施される。
【０５６７】逆予測処理手段５８は、上記した予め定め
られた代数式により、逆予測処理を実行する。具体的に
は、次の通りである。
【０５６８】逆予測処理手段５８は、逆予測対象画素デ
ータ｛ａ−Ａ＄、…、ｐ−Ａ＄｝を、演算が施される順
番で入力する。
【０５６９】また、逆予測処理手段５８は、第１の系列
に対応するラインＬ１から、第１の隣接画素系列｛Ｅ、
…、Ｅ｝を、演算が施される順番で入力する。
【０５７０】また、逆予測処理手段５８は、第２の系列
に対応するラインＬ２から、第２の隣接画素系列｛Ｉ、
…、Ｉ｝を、演算が施される順番で入力する。
【０５７１】また、逆予測処理手段５８は、第３の系列
に対応するラインＬ３から、第３の隣接画素系列｛Ａ、
…、Ａ｝を、演算が施される順番で入力する。
【０５７２】そして、逆予測処理手段５８は、逆予測対
象画素データに「４」を乗算した乗算結果データと、第
１の隣接画素系列の隣接画素データと、を加算する。
【０５７３】そして、逆予測処理手段５８は、この加算
結果データと、第２の隣接画素系列の隣接画素データに
「２」を乗算した乗算結果データと、を加算する。
【０５７４】そして、逆予測処理手段５８は、この加算
結果データと、第３の隣接画素系列の隣接画素データ
と、を加算する。
【０５７５】そして、逆予測処理手段５８は、この加算
結果データを「４」で除算して、逆予測結果画素データ
｛ａ、ｂ、ｃ、ｄ、ｅ、ｆ、ｇ、ｈ、ｉ、ｊ、ｋ、ｌ、
ｍ、ｎ、ｏ、ｐ｝を生成する。
【０５７６】この１６個の逆予測結果画素データ｛ａ、
…、ｐ｝は、逆予測結果ブロックＢＢ２を構成する。
【０５７７】逆予測結果ブロック記憶手段５４は、逆予
測処理手段５８が生成した逆予測結果ブロックＢＢ２を
記憶する。この逆予測結果ブロック記憶手段５４は、レ
ジスタ群、又は、アドレス信号に従ってデータを出力す
るメモリ、である。
【０５７８】ここで、Ｄ＄＝（Ｂ＋２Ｃ＋Ｄ）／／４、
Ｃ＄＝（Ａ＋２Ｂ＋Ｃ）／／４、Ｂ＄＝（Ｉ＋２Ａ＋
Ｂ）／／４、Ａ＄＝（Ｅ＋２Ｉ＋Ａ）／／４、Ｅ＄＝
（Ｆ＋２Ｅ＋Ｉ）／／４、Ｆ＄＝（Ｇ＋２Ｆ＋Ｅ）／／
４、Ｇ＄＝（Ｈ＋２Ｇ＋Ｆ）／／４、である。なお、／
／は、除算結果の四捨五入を表す。
【０５７９】さて、次に、図２２の隣接画素系列生成手
段５２の詳細を説明する。まず、隣接画素系列生成手段
５２の第１の例を説明する。
【０５８０】図２３は、図２２の隣接画素系列生成手段
５２の第１の例示図である。なお、図２３において、図
２２と同一の部分については、同一の符号を付して適宜
説明を省略する。
【０５８１】図２３に示すように、この隣接画素系列生
成手段５２は、隣接画素記憶手段５２０、及び、隣接画
素選択手段５２１、を含む。
【０５８２】この隣接画素選択手段５２１は、切替手段
５２２、及び、制御手段５２３、を含む。
【０５８３】隣接画素系列生成手段５２は、逆予測対象
ブロック記憶手段５１から、９個の隣接画素データ
｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉ｝を順次入力す
る。
【０５８４】隣接画素記憶手段５２０は、順次入力され
た隣接画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、
Ｉ｝を記憶する。この隣接画素記憶手段５２０は、レジ
スタ群である。
【０５８５】隣接画素記憶手段５２０は、隣接画素デー
タ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉ｝を、切替手
段５２２へ並列に出力する。
【０５８６】切替手段５２２は、制御手段５２３の指示
に従い、隣接画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、
Ｇ、Ｈ、Ｉ｝が入力される９本のラインの中から、逆予
測処理手段５８による第１の系列に対する演算が施され
る順番に従って選択したラインと、第１の系列に対応す
るラインＬ１と、を接続する。
【０５８７】このようにすることで、第１の系列に対す
る演算が施される順番で、隣接画素データが、ラインＬ
１に出力される。
【０５８８】つまり、第１の系列に対する演算が施され
る順番に従って選択したデータにより、第１の隣接画素
系列｛Ｅ、…、Ｅ｝が生成され、第１の系列に対応する
ラインＬ１に出力される。
【０５８９】また、切替手段５２２は、制御手段５２３
の指示に従い、隣接画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、
Ｆ、Ｇ、Ｈ、Ｉ｝が入力される９本のラインの中から、
逆予測処理手段５８による第２の系列に対する演算が施
される順番に従って選択したラインと、第２の系列に対
応するラインＬ２と、を接続する。
【０５９０】このようにすることで、第２の系列に対す
る演算が施される順番で、隣接画素データが、ラインＬ
２に出力される。
【０５９１】つまり、第２の系列に対する演算が施され
る順番に従って選択したデータにより、第２の隣接画素
系列｛Ｉ、…、Ｉ｝が生成され、第２の系列に対応する
ラインＬ２に出力される。
【０５９２】また、切替手段５２２は、制御手段５２３
の指示に従い、隣接画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、
Ｆ、Ｇ、Ｈ、Ｉ｝が入力される９本のラインの中から、
逆予測処理手段５８による第３の系列に対する演算が施
される順番に従って選択したラインと、第３の系列に対
応するラインＬ３と、を接続する。
【０５９３】このようにすることで、第３の系列に対す
る演算が施される順番で、隣接画素データが、ラインＬ
３に出力される。
【０５９４】つまり、第３の系列に対する演算が施され
る順番に従って選択したデータにより、第３の隣接画素
系列｛Ａ、…、Ａ｝が生成され、第３の系列に対応する
ラインＬ３に出力される。
【０５９５】なお、第１、第２及び第３の隣接画素系列
は、制御手段５２３の制御により、遅延が施されて、切
替手段５２２からラインＬ１、Ｌ２、Ｌ３へ出力され
る。この点は、後で詳しく説明する。
【０５９６】さて、次に、図２２の隣接画素系列生成手
段５２の第２の例を説明する。
【０５９７】図２４は、図２２の隣接画素系列生成手段
５２の第２の例示図である。なお、図２４において、図
２２と同一の部分については、同一の符号を付して適宜
説明を省略する。
【０５９８】図２４に示すように、この隣接画素系列生
成手段５２は、隣接画素選択手段５２４、及び、隣接画
素記憶手段５２７、を含む。
【０５９９】この隣接画素選択手段５２４は、切替手段
５２５、及び、制御手段５２６、を含む。
【０６００】この隣接画素記憶手段５２７は、ラインＬ
１に対応した隣接画素系列記憶手段５２９と、ラインＬ
２に対応した隣接画素系列記憶手段５２８と、ラインＬ
３に対応した隣接画素系列記憶手段５７０と、を含む。
【０６０１】切替手段５２５は、制御手段５２６の指示
に従い、隣接画素データ「Ａ」が入力されるときは、隣
接画素データ「Ａ」が入力されるラインと、ラインＡＬ
と、を接続する。
【０６０２】また、切替手段５２５は、制御手段５２６
の指示に従い、隣接画素データ「Ｂ」が入力されるとき
は、隣接画素データ「Ｂ」が入力されるラインと、ライ
ンＢＬと、を接続する。
【０６０３】また、切替手段５２５は、制御手段５２６
の指示に従い、隣接画素データ「Ｃ」が入力されるとき
は、隣接画素データ「Ｃ」が入力されるラインと、ライ
ンＣＬと、を接続する。
【０６０４】また、切替手段５２５は、制御手段５２６
の指示に従い、隣接画素データ「Ｄ」が入力されるとき
は、隣接画素データ「Ｄ」が入力されるラインと、ライ
ンＤＬと、を接続する。
【０６０５】また、切替手段５２５は、制御手段５２６
の指示に従い、隣接画素データ「Ｅ」が入力されるとき
は、隣接画素データ「Ｅ」が入力されるラインと、ライ
ンＥＬと、を接続する。
【０６０６】また、切替手段５２５は、制御手段５２６
の指示に従い、隣接画素データ「Ｆ」が入力されるとき
は、隣接画素データ「Ｆ」が入力されるラインと、ライ
ンＦＬと、を接続する。
【０６０７】また、切替手段５２５は、制御手段５２６
の指示に従い、隣接画素データ「Ｇ」が入力されるとき
は、隣接画素データ「Ｇ」が入力されるラインと、ライ
ンＧＬと、を接続する。
【０６０８】また、切替手段５２５は、制御手段５２６
の指示に従い、隣接画素データ「Ｈ」が入力されるとき
は、隣接画素データ「Ｈ」が入力されるラインと、ライ
ンＨＬと、を接続する。
【０６０９】また、切替手段５２５は、制御手段５２６
の指示に従い、隣接画素データ「Ｉ」が入力されるとき
は、隣接画素データ「Ｉ」が入力されるラインと、ライ
ンＩＬと、を接続する。
【０６１０】以上のようにして、切替手段５２５は、各
隣接画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、
Ｉ｝に対応した各ラインＡＬ〜ＩＬに、対応する隣接画
素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉ｝を出
力する。
【０６１１】このラインＡＬ〜ＩＬは、逆予測処理手段
５８による第１の系列に対する演算が施される順番に従
って、第１の系列に対応する隣接画素系列記憶手段５２
９の予め定められた記憶位置に配線され、逆予測処理手
段５８による第２の系列に対する演算が施される順番に
従って、第２の系列に対応する隣接画素系列記憶手段５
２８の予め定められた記憶位置に配線され、逆予測処理
手段５８による第３の系列に対する演算が施される順番
に従って、第３の系列に対応する隣接画素系列記憶手段
５７０の予め定められた記憶位置に配線される。
【０６１２】従って、第１の系列に対応する隣接画素系
列記憶手段５２９には、第１の系列に対する演算が施さ
れる順番で、隣接画素データが記憶される。
【０６１３】つまり、第１の系列に対応する隣接画素系
列記憶手段５２９には、第１の系列に対する演算が施さ
れる順番で並んだ隣接画素データからなる第１の隣接画
素系列｛Ｅ、…、Ｅ｝が記憶される。
【０６１４】同様に、第２の系列に対応する隣接画素系
列記憶手段５２８には、第２の系列に対する演算が施さ
れる順番で、隣接画素データが記憶される。
【０６１５】つまり、第２の系列に対応する隣接画素系
列記憶手段５２８には、第２の系列に対する演算が施さ
れる順番で並んだ隣接画素データからなる第２の隣接画
素系列｛Ｉ、…、Ｉ｝が記憶される。
【０６１６】同様に、第３の系列に対応する隣接画素系
列記憶手段５７０には、第３の系列に対する演算が施さ
れる順番で、隣接画素データが記憶される。
【０６１７】つまり、第３の系列に対応する隣接画素系
列記憶手段５７０には、第３の系列に対する演算が施さ
れる順番で並んだ隣接画素データからなる第３の隣接画
素系列｛Ａ、…、Ａ｝が記憶される。
【０６１８】なお、上記したようにラインＡＬ〜ＩＬを
配線しているため、隣接画素データ「Ａ」は、隣接画素
系列記憶手段５２８、５２９、５７０の対応する複数の
記憶位置に、同時に書き込まれる。他の隣接画素データ
についても、同様である。
【０６１９】従って、隣接画素データ「Ａ」を、隣接画
素系列記憶手段５２８、５２９、５７０の対応する複数
の記憶位置に、１ステップで書き込むことができる。他
の隣接画素データについても同様である。
【０６２０】さて、第１の系列に対応する隣接画素系列
記憶手段５２９は、第１の系列に対応するラインＬ１
に、記憶した隣接画素データを、逆予測処理が施される
順番で出力する。
【０６２１】つまり、第１の系列に対応する隣接画素系
列記憶手段５２９は、第１の系列に対応するラインＬ１
に、記憶した第１の隣接画素系列を出力する。
【０６２２】同様に、第２の系列に対応する隣接画素系
列記憶手段５２８は、第２の系列に対応するラインＬ２
に、記憶した隣接画素データを、逆予測処理が施される
順番で出力する。
【０６２３】つまり、第２の系列に対応する隣接画素系
列記憶手段５２８は、第２の系列に対応するラインＬ２
に、記憶した第２の隣接画素系列を出力する。
【０６２４】同様に、第３の系列に対応する隣接画素系
列記憶手段５７０は、第３の系列に対応するラインＬ３
に、記憶した隣接画素データを、逆予測処理が施される
順番で出力する。
【０６２５】つまり、第３の系列に対応する隣接画素系
列記憶手段５７０は、第３の系列に対応するラインＬ３
に、記憶した第３の隣接画素系列を出力する。
【０６２６】なお、第１、第２及び第３の隣接画素系列
は、制御手段５２６の制御により、遅延が施されて、隣
接画素系列記憶手段５２９、５２８、５７０からライン
Ｌ１、Ｌ２、Ｌ３へ出力される。この点は、後で詳しく
説明する。
【０６２７】さて、次に、図２２の逆予測処理手段５８
の詳細を説明する。まず、図２２の逆予測処理手段５８
の第１の例を説明する。この場合、逆予測処理の対象と
して、図２２の逆予測対象画素データ「ａ−Ａ＄」を例
に挙げる。
【０６２８】図２５は、図２２の逆予測処理手段５８の
第１の例示図である。なお、図２５において、図２２と
同一の部分については、同一の符号を付して説明を適宜
省略する。
【０６２９】図２５に示すように、この逆予測処理手段
５８は、シフタ５３８、５４２、レジスタ５３９、５４
１、５４３、５４５、５４７、２入力の加算器５４０、
５４４、５４６、及び、シフタ５４８、を含む。
【０６３０】図２５に示すように、逆予測対象ブロック
記憶手段５１から、シフタ５３８に、逆予測対象画素デ
ータ「ａ−Ａ＄＝ａ−（Ｅ＋２Ｉ＋Ａ）／／４」が読み
出される。
【０６３１】そして、シフタ５３８は、逆予測対象画素
データ「ａ−（Ｅ＋２Ｉ＋Ａ）／／４」に「４」を乗算
する。シフタ５３８は、乗算手段に相当する。なお、シ
フタ５３８は、左右にシフト可能なシフタである。
【０６３２】そして、シフタ５３８は、乗算結果データ
「４ａ−Ｅ−２Ｉ−Ａ」を、レジスタ５３９に出力す
る。
【０６３３】加算器５４０は、レジスタ５３９から、シ
フタ５３８による乗算結果データ「４ａ−Ｅ−２Ｉ−
Ａ」を入力するとともに、第１の系列に対応するライン
Ｌ１から、第１の隣接画素系列の隣接画素データ「Ｅ」
を入力する。
【０６３４】この場合、第１の隣接画素系列は、逆予測
対象ブロック記憶手段５１からの逆予測対象画素データ
の出力に対し、時間ｔだけ遅延させて、加算器５４０へ
出力される。このため、加算器５４０には、シフタ５３
８による乗算結果データ「４ａ−Ｅ−２Ｉ−Ａ」と、第
１の隣接画素系列の隣接画素データ「Ｅ」と、が同時に
入力される。
【０６３５】そして、加算器５４０は、シフタ５３８に
よる乗算結果データ「４ａ−Ｅ−２Ｉ−Ａ」と、第１の
隣接画素系列の隣接画素データ「Ｅ」と、を加算する。
【０６３６】そして、加算器５４０は、加算結果データ
「４ａ−２Ｉ−Ａ」を、レジスタ５４１に出力する。
【０６３７】一方、シフタ５４２には、ラインＬ２か
ら、第２の隣接画素系列の隣接画素データ「Ｉ」が入力
される。
【０６３８】この場合、第２の隣接画素系列は、逆予測
対象ブロック記憶手段５１からの逆予測対象画素データ
の出力に対し、時間ｔだけ遅延させて、シフタ５４２へ
出力される。
【０６３９】このため、加算器５４０へ第１の隣接画素
系列の隣接画素データ「Ｅ」が入力されると同時に、シ
フタ５４２に、第２の隣接画素系列の隣接画素データ
「Ｉ」が入力される。
【０６４０】そして、シフタ５４２は、入力された第２
の隣接画素系列の隣接画素データ「Ｉ」に、「２」を乗
算する。
【０６４１】そして、シフタ５４２は、乗算結果データ
「２Ｉ」を、レジスタ５４３に出力する。シフタ５４２
は、乗算手段に相当する。なお、シフタ５４２は、左右
にシフト可能なシフタである。
【０６４２】さて、加算器５４４は、レジスタ５４１か
ら、加算器５４０による加算結果データ「４ａ−２Ｉ−
Ａ」と、レジスタ５４３から、シフタ５４２による乗算
結果データ「２Ｉ」と、を同時に入力する。
【０６４３】そして、加算器５４４は、加算器５４０に
よる加算結果データ「４ａ−２Ｉ−Ａ」と、シフタ５４
２による乗算結果データ「２Ｉ」と、を加算する。
【０６４４】そして、加算器５４４は、加算結果データ
「４ａ−Ａ」を、レジスタ５４５へ出力する。
【０６４５】加算器５４６は、レジスタ５４５から、加
算器５４４による加算結果データ「４ａ−Ａ」を入力す
るとともに、ラインＬ３から、第３の隣接画素系列の隣
接画素データ「Ａ」を入力する。
【０６４６】この場合、第３の隣接画素系列は、加算器
５４４からの加算結果データの出力に対し、時間ｔだけ
遅延させて、加算器５４６へ出力される。このため、加
算器５４６には、加算器５４４による加算結果データ
「４ａ−Ａ」と、第３の隣接画素系列の隣接画素データ
「Ａ」と、が同時に入力される。
【０６４７】そして、加算器５４６は、加算器５４４に
よる加算結果データ「４ａ−Ａ」と、第３の隣接画素系
列の隣接画素データ「Ａ」と、を加算する。
【０６４８】そして、加算器５４６は、加算結果データ
「４ａ」を、レジスタ５４７へ出力する。
【０６４９】シフタ５４８は、レジスタ５４７から、加
算器５４６による加算結果データ「４ａ」を入力する。
【０６５０】そして、シフタ５４８は、加算器５４６に
よる加算結果データ「４ａ」を、「４」で除算し、逆予
測結果画素データ「ａ」を生成する。シフタ５４８は、
除算手段に相当する。なお、シフタ５４８は、右のみに
シフト可能なシフタである。
【０６５１】そして、シフタ５４８は、逆予測結果画素
データ「ａ」を、逆予測結果ブロック記憶手段５４に出
力する。
【０６５２】上記と同様にして、逆予測処理手段５８
は、順次入力される逆予測対象画素データと、順次入力
される第１の隣接画素系列の隣接画素データと、順次入
力される第２の隣接画素系列の隣接画素データと、順次
入力される第３の隣接画素系列の隣接画素データと、に
対して、演算を施して、順次、逆予測結果画素データを
生成する。
【０６５３】さて、次に、図２２の逆予測処理手段５８
の第２の例を説明する。この場合、逆予測処理の対象と
して、図２２の逆予測対象画素データ「ａ−Ａ＄」を例
に挙げる。
【０６５４】図２６は、図２２の逆予測処理手段５８の
第２の例示図である。なお、図２６において、図２２又
は図２５と同一の部分については、同一の符号を付して
説明を適宜省略する。
【０６５５】図２６に示すように、この逆予測処理手段
５８は、シフタ５３８、５４９、レジスタ５３９、５５
０、５４７、４入力の加算器５５１、及び、シフタ５４
８、を含む。
【０６５６】図２６に示すように、シフタ５３８へ逆予
測対象画素データ「ａ−Ａ＄」が入力されるのと同時
に、シフタ５４９には、ラインＬ２から、第２の隣接画
素系列の隣接画素データ「Ｉ」が入力される。
【０６５７】そして、シフタ５４９は、第２の隣接画素
系列の隣接画素データ「Ｉ」に「２」を乗算する。
【０６５８】そして、シフタ５４９は、乗算結果データ
「２Ｉ」を、レジスタ５５０に出力する。シフタ５４９
は、乗算手段に相当する。なお、シフタ５４９は、左右
にシフト可能なシフタである。
【０６５９】さて、加算器５５１は、レジスタ５３９か
ら、シフタ５３８による乗算結果データ「４ａ−Ｅ−２
Ｉ−Ａ」を入力し、第１の系列に対応するラインＬ１か
ら、第１の隣接画素系列の隣接画素データ「Ｅ」を入力
し、レジスタ５５０から、シフタ５４９による乗算結果
データ「２Ｉ」を入力し、第３の系列に対応するライン
Ｌ３から、第３の隣接画素系列の隣接画素データ「Ａ」
を入力する。
【０６６０】この場合、第１及び第３の隣接画素系列
は、逆予測対象ブロック記憶手段５１からの逆予測対象
画素データの出力に対し、時間ｔたけ遅延させて、加算
器５５１に出力されるため、加算器５５１には、シフタ
５３８による乗算結果データ「４ａ−Ｅ−２Ｉ−Ａ」
と、第１の隣接画素系列の隣接画素データ「Ｅ」と、シ
フタ５４９による乗算結果データ「２Ｉ」と、第３の隣
接画素系列の隣接画素データ「Ａ」と、が同時に入力さ
れる。
【０６６１】そして、加算器５５１は、シフタ５３８に
よる乗算結果データ「４ａ−Ｅ−２Ｉ−Ａ」と、第１の
隣接画素系列の隣接画素データ「Ｅ」とを加算し、この
加算結果データ「４ａ−２Ｉ−Ａ」と、シフタ５４９に
よる乗算結果データ「２Ｉ」とを加算し、この加算結果
データ「４ａ−Ａ」と、第３の隣接画素系列の隣接画素
データ「Ａ」とを加算して、最終的な加算結果データ
「４ａ」を得る。
【０６６２】そして、加算器５５１は、最終的な加算結
果データ「４ａ」を、レジスタ５４７に出力する。
【０６６３】シフタ５４８は、レジスタ５４７から、加
算器５５１による最終的な加算結果データ「４ａ」を入
力する。
【０６６４】そして、シフタ５４８は、加算器５５１に
よる最終的な加算結果データ「４ａ」を、「４」で除算
し、逆予測結果画素データ「ａ」を生成する。
【０６６５】そして、シフタ５４８は、逆予測結果画素
データ「ａ」を、逆予測結果ブロック記憶手段５４に出
力する。
【０６６６】上記と同様にして、逆予測処理手段５８
は、順次入力される逆予測対象画素データと、順次入力
される第１の隣接画素系列の隣接画素データと、順次入
力される第２の隣接画素系列の隣接画素データと、順次
入力される第３の隣接画素系列の隣接画素データと、に
対して、演算を施して、順次、逆予測結果画素データを
生成する。
【０６６７】さて、図２５の逆予測処理手段５８を用い
て逆予測処理を行う場合（２入力の加算器を３つ用いる
場合）の演算ステップ数を検討する。
【０６６８】図２３の逆予測対象ブロック記憶手段５１
からの隣接画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、
Ｈ、Ｉ｝の読み出しに９ステップ必要である。
【０６６９】図２３の隣接画素記憶手段５２０への隣接
画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉ｝の
記憶に９ステップ必要である。
【０６７０】図２５の逆予測処理手段５８による逆予測
処理に２０ステップ必要である。
【０６７１】従って、図２５の逆予測処理手段５８を用
いた図１４の逆予測手段８によるモードＢの逆予測処理
を行うための演算ステップ数は、合計３８ステップであ
る。
【０６７２】なお、図２５の逆予測処理手段５８の加算
器５４０、５４４、５４６は、ベクトル命令をサポート
する加算器であり、演算ステップ数は、（処理する画素
数＋４）ステップである。
【０６７３】また、図２３の隣接画素系列生成手段５２
の代わりに、図２４の隣接画素系列生成手段５２を用い
た場合は、隣接画素系列記憶手段５２８、５２９、５７
０への隣接画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、
Ｈ、Ｉ｝の記憶に９ステップ必要である。
【０６７４】その他、図２３の隣接画素系列生成手段５
２を用いる場合と同様に、隣接画素データ｛Ａ、Ｂ、
Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉ｝の読み出しに９ステッ
プ、図２５の逆予測処理手段５８による逆予測処理に２
０ステップ必要である。
【０６７５】従って、図２３の隣接画素系列生成手段５
２の代わりに、図２４の隣接画素系列生成手段５２を用
いた場合でも、図２５の逆予測処理手段５８を用いた図
１４の逆予測手段８によるモードＢの逆予測処理を行う
ための演算ステップ数は、合計３８ステップである。
【０６７６】一方、従来の予測装置によるモードＢの予
測処理の場合と同様に考えて、従来の逆予測装置による
モードＢの逆予測処理には、合計７１ステップ必要で
る。
【０６７７】これから明らかなように、本実施の形態で
は、モードＢの逆予測処理のための演算ステップ数を、
大幅に減らすことができ、処理性能が高い。
【０６７８】さて、次に、図２６の逆予測処理手段５８
を用いて逆予測処理を行う場合（４入力の加算器を１つ
用いる場合）の演算ステップ数を検討する。
【０６７９】図２３の逆予測対象ブロック記憶手段５１
からの隣接画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、
Ｈ、Ｉ｝の読み出しに９ステップ必要である。
【０６８０】図２３の隣接画素記憶手段５２０への隣接
画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉ｝の
記憶に９ステップ必要である。
【０６８１】図２６の逆予測処理手段５８による逆予測
処理に１８ステップ必要である。
【０６８２】従って、図２６の逆予測処理手段５８を用
いた図１４の逆予測手段８によるモードＢの逆予測処理
を行うための演算ステップ数は、合計３６ステップであ
る。
【０６８３】なお、図２６の逆予測処理手段５８のよう
に、４入力の加算器５５１を１つ用いると、演算ステッ
プ数は、（処理する画素数＋２）ステップとなる。
【０６８４】また、図２３の隣接画素系列生成手段５２
の代わりに、図２４の隣接画素系列生成手段５２を用い
た場合でも、図２６の逆予測処理手段５８を用いた図１
４の逆予測手段８によるモードＢの逆予測処理を行うた
めの演算ステップ数は、合計３６ステップである。
【０６８５】このように、逆予測処理手段５８による３
段の加算処理を実行するにあたり、２入力の加算器を３
つ用いる場合（図２５）と比較して、４入力の加算器を
１つ用いる場合（図２６）は、レジスタを２つ（図２５
のレジスタ５４１、５４５）省略できるため、２ステッ
プのステップ数削減が可能となり、より処理性能を高く
できる。
【０６８６】さて、以上のように、本実施の形態による
逆予測手段８では、隣接画素系列生成手段５２は、隣接
画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉ｝を
入力して、その隣接画素データ｛Ａ、Ｂ、Ｃ、Ｄ、Ｅ、
Ｆ、Ｇ、Ｈ、Ｉ｝の中から、予め定められた代数式
（（４Ｒ＋Ｘ＋２Ｙ＋Ｚ）／４）に含まれる代数Ｘ、
Ｙ、Ｚに対応した系列（第１の系列、第２の系列、第３
の系列）毎に、演算が施される順番に従って選択したデ
ータを、系列毎に、演算が施される順番で出力する。
【０６８７】つまり、隣接画素系列生成手段５２は、第
１の隣接画素系列と、第２の隣接画素系列と、第３の隣
接画素系列と、を生成して、逆予測処理手段５８へ出力
する。
【０６８８】そして、逆予測処理手段５８は、逆予測対
象画素データを、演算が施される順番で入力するととも
に、隣接画素系列生成手段５２が、系列毎に、演算が施
される順番で出力したデータを入力して、演算を施す。
【０６８９】つまり、逆予測処理手段５８は、逆予測対
象画素データを、演算が施される順番で入力するととも
に、第１の隣接画素系列と、第２の隣接画素系列と、第
３の隣接画素系列と、を入力して、演算を施す。
【０６９０】このように、本実施の形態による逆予測手
段８では、第１の隣接画素系列と、第２の隣接画素系列
と、第３の隣接画素系列と、を生成して、逆予測処理を
実行する。
【０６９１】このため、従来の逆予測装置が実行する逆
予測画素データの生成及び記憶という処理を省略でき
る。その結果、演算ステップ数を抑制できて、高い処理
性能の逆予測手段８（逆予測装置）を実現できる。
【０６９２】図１４の復号装置が、この逆予測手段８を
備えることにより、処理性能の向上を図ることができ
る。
【０６９３】なお、上記では、図２２の逆予測対象ブロ
ック記憶手段５１は、メモリとして説明したが、レジス
タ群で構成することもできる。
【０６９４】この場合は、図２４においては、切替手段
５２５が不要となり、そのレジスタ群から読み出される
隣接画素データ「Ａ」の入力ラインがラインＡＬに接続
され、隣接画素データ「Ｂ」の入力ラインがラインＢＬ
に接続され、隣接画素データ「Ｃ」の入力ラインがライ
ンＣＬに接続され、隣接画素データ「Ｄ」の入力ライン
がラインＤＬに接続され、隣接画素データ「Ｅ」の入力
ラインがラインＥＬに接続され、隣接画素データ「Ｆ」
の入力ラインがラインＦＬに接続され、隣接画素データ
「Ｇ」の入力ラインがラインＧＬに接続され、隣接画素
データ「Ｈ」の入力ラインがラインＨＬに接続され、隣
接画素データ「Ｉ」の入力ラインがラインＩＬに接続さ
れる。
【０６９５】また、上記では、図２３の隣接画素記憶手
段５２０は、レジスタ群として説明したが、アドレス信
号に従って記憶しているデータを出力するメモリにより
構成することもできる。
【０６９６】この場合は、切替手段５２２の前段にレジ
スタ群を配置し、そのメモリから読み出した隣接画素デ
ータを、そのレジスタ群に保持する。そして、そのレジ
スタ群から、隣接画素データを切替手段５２２へ出力す
る。
【０６９７】また、上記では、５×５画素領域を逆予測
対象ブロック記憶手段５１に記憶して処理を行ったが、
動画像符号化の単位である１６×１６画素領域を処理す
るために、１７×１７画素領域を、逆予測対象ブロック
記憶手段５１に記憶して、処理を行っても同様の効果が
得られる。
【０６９８】また、図１５の逆予測処理手段５３を設
け、図２１の隣接画素系列生成手段５２に、実施の形態
３のような、第１の隣接画素系列と、第２の隣接画素系
列と、を生成させて、その逆予測処理手段５３へ出力さ
せることで、Ｈ．２６Ｌ符号化方式によるモードＡの逆
予測処理を実行できる。
【０６９９】また、上記では、予め定められた代数式と
して、（４Ｒ＋Ｘ＋２Ｙ＋Ｚ）／４、を例に挙げた。こ
の代数式は、Ｈ．２６Ｌ符号化方式で採用される可能性
のある予測処理（モードＢ）に合致した逆予測処理に適
合するものとして、例に挙げたものである。
【０７００】従って、Ｈ．２６Ｌ符号化方式で採用され
ることが確定した予測処理に合致する逆予測処理に適合
するように、予め定められた代数式を設定できる。
【０７０１】また、予め定められた代数式は、Ｈ．２６
Ｌ符号化方式による予測処理に合致する逆予測処理に適
合するものに限定されるものではない。
【０７０２】従って、予め定められた代数式は任意に設
定でき、それに応じて、代数式に含まれる代数に対応し
た系列を設定できる。
【０７０３】例えば、他の符号化方式で採用される予測
処理に合致する逆予測処理に適合するように、予め定め
られた代数式を設定できる。
【０７０４】また、予め定められた代数式の一例であ
る、（４Ｒ＋Ｘ＋２Ｙ＋Ｚ）／４、において、「Ｒ」に
乗算する乗数「４」は、予め定められた第２の乗数の一
例であり、「Ｙ」に乗算する乗数「２」は、予め定めら
れた第３の乗数の一例であり、除数「４」は、予め定め
られた第２の除数の一例である。
【０７０５】また、実施の形態１、２の予測手段１や、
実施の形態３、４の逆予測手段８は、演算装置として把
握することもできる。
【０７０６】この場合、隣接画素系列生成手段１３、５
２は、系列データ生成手段に相当し、予測処理手段１
４、１６や逆予測処理手段５３、５８は、演算手段に相
当する。
【０７０７】つまり、この演算手段は、予め定められた
代数式に従った演算を実行する。また、この系列データ
生成手段は、予め定められた代数式に含まれる代数に対
応した系列毎にデータを出力する。
【０７０８】具体的には、この系列データ生成手段は、
入力された複数の第１のデータの中から、系列毎に、演
算が施される順番に従って選択したデータを、系列毎
に、演算が施される順番で出力する。
【０７０９】そして、この演算手段は、演算が施される
順番で入力された第２のデータと、系列データ生成手段
が系列毎に演算が施される順番で出力したデータと、に
対して演算を施す。
【０７１０】このように、複数の第１のデータの中か
ら、演算が施される順番に従って選択したデータが、系
列毎に、演算が施される順番で、演算手段へ入力され
る。
【０７１１】このため、演算ステップ数を抑制できて、
高い処理性能の演算装置を実現できる。
【０７１２】
【発明の効果】請求項１記載の予測装置では、複数の隣
接画素データの中から、予測処理の演算が施される順番
に従って選択したデータが、系列毎に、予測処理の演算
が施される順番で、予測処理手段へ入力される。
【０７１３】このため、予測画素データの生成及び記憶
という処理を省略できる。その結果、演算ステップ数を
抑制できて、高い処理性能の予測装置を実現できる。
【０７１４】請求項２記載の予測装置では、隣接画素選
択手段によって、複数の隣接画素データの中から、予測
処理の演算が施される順番に従って選択されたデータ
が、系列毎に、予測処理の演算が施される順番で、予測
処理手段へ入力される。
【０７１５】このため、予測画素データの生成及び記憶
という処理を省略できる。その結果、演算ステップ数を
抑制できて、高い処理性能の予測装置を実現できる。
【０７１６】請求項３記載の予測装置では、複数の隣接
画素データの中から、予測処理の演算が施される順番に
従って選択されたデータが、隣接画素系列記憶手段から
系列毎に、予測処理の演算が施される順番で、予測処理
手段へ入力される。
【０７１７】このため、予測画素データの生成及び記憶
という処理を省略できる。その結果、演算ステップ数を
抑制できて、高い処理性能の予測装置を実現できる。
【０７１８】請求項４記載の予測装置では、Ｈ．２６Ｌ
符号化方式のモードＡの予測処理として想定される処理
を、高速化できる。
【０７１９】請求項５記載の予測装置では、Ｈ．２６Ｌ
符号化方式のモードＡの予測処理として想定される処理
を、高速化できる。
【０７２０】また、３入力の減算手段により予測処理を
実行しているため、２入力の減算手段を２つ設けて、同
じ予測処理を実行する場合と比較して、レジスタを１つ
省略できる。
【０７２１】その結果、２入力の減算手段を２つ設け
て、同じ予測処理を実行する場合と比較して、より演算
ステップ数を抑制でき、より処理性能の高い予測装置を
実現できる。
【０７２２】請求項６記載の予測装置では、Ｈ．２６Ｌ
符号化方式のモードＢの予測処理として想定される処理
を、高速化できる。
【０７２３】請求項７記載の予測装置では、Ｈ．２６Ｌ
符号化方式のモードＢの予測処理として想定される処理
を、高速化できる。
【０７２４】また、４入力の減算手段により予測処理を
実行しているため、２入力の減算手段を３つ設けて、同
じ予測処理を実行する場合と比較して、レジスタを２つ
省略できる。
【０７２５】その結果、２入力の減算手段を３つ設け
て、同じ予測処理を実行する場合と比較して、より演算
ステップ数を抑制でき、より処理性能の高い予測装置を
実現できる。
【０７２６】請求項８記載の符号化装置では、複数の隣
接画素データの中から、予測処理の演算が施される順番
に従って選択したデータが、系列毎に、予測処理の演算
が施される順番で、予測処理手段へ入力される。
【０７２７】このため、予測手段による予測画素データ
の生成及び記憶という処理を省略できる。その結果、演
算ステップ数を抑制できて、高い処理性能の予測手段を
実現できる。ひいては、符号化装置の処理性能を向上で
きる。
【０７２８】請求項９記載の逆予測装置では、複数の隣
接画素データの中から、逆予測処理の演算が施される順
番に従って選択したデータが、系列毎に、逆予測処理の
演算が施される順番で、逆予測処理手段へ入力される。
【０７２９】このため、逆予測画素データの生成及び記
憶という処理を省略できる。その結果、演算ステップ数
を抑制できて、高い処理性能の逆予測装置を実現でき
る。
【０７３０】請求項１０記載の逆予測装置では、隣接画
素選択手段によって、複数の隣接画素データの中から、
逆予測処理の演算が施される順番に従って選択されたデ
ータが、系列毎に、逆予測処理の演算が施される順番
で、逆予測処理手段へ入力される。
【０７３１】このため、逆予測画素データの生成及び記
憶という処理を省略できる。その結果、演算ステップ数
を抑制できて、高い処理性能の逆予測装置を実現でき
る。
【０７３２】請求項１１記載の逆予測装置では、複数の
隣接画素データの中から、逆予測処理の演算が施される
順番に従って選択されたデータが、隣接画素系列記憶手
段から系列毎に、逆予測処理の演算が施される順番で、
逆予測処理手段へ入力される。
【０７３３】このため、逆予測画素データの生成及び記
憶という処理を省略できる。その結果、演算ステップ数
を抑制できて、高い処理性能の逆予測装置を実現でき
る。
【０７３４】請求項１２記載の逆予測装置では、Ｈ．２
６Ｌ符号化方式のモードＡの予測処理として想定される
処理に適合した逆予測処理を、高速化できる。
【０７３５】請求項１３記載の逆予測装置では、Ｈ．２
６Ｌ符号化方式のモードＡの予測処理として想定される
処理に適合した逆予測処理を、高速化できる。
【０７３６】また、３入力の加算手段により逆予測処理
を実行しているため、２入力の加算手段を２つ設けて、
同じ逆予測処理を実行する場合と比較して、レジスタを
１つ省略できる。
【０７３７】その結果、２入力の加算手段を２つ設け
て、同じ逆予測処理を実行する場合と比較して、より演
算ステップ数を抑制でき、より処理性能の高い逆予測装
置を実現できる。
【０７３８】請求項１４記載の逆予測装置では、Ｈ．２
６Ｌ符号化方式のモードＢの予測処理として想定される
処理に適合した逆予測処理を、高速化できる。
【０７３９】請求項１５記載の逆予測装置では、Ｈ．２
６Ｌ符号化方式のモードＢの予測処理として想定される
処理に適合した逆予測処理を、高速化できる。
【０７４０】また、４入力の加算手段により逆予測処理
を実行しているため、２入力の加算手段を３つ設けて、
同じ逆予測処理を実行する場合と比較して、レジスタを
２つ省略できる。
【０７４１】その結果、２入力の加算手段を３つ設け
て、同じ逆予測処理を実行する場合と比較して、より演
算ステップ数を抑制でき、より処理性能の高い逆予測装
置を実現できる。
【０７４２】請求項１６記載の復号装置では、複数の隣
接画素データの中から、逆予測処理の演算が施される順
番に従って選択したデータが、系列毎に、逆予測処理の
演算が施される順番で、逆予測処理手段へ入力される。
【０７４３】このため、逆予測手段による逆予測画素デ
ータの生成及び記憶という処理を省略できる。その結
果、演算ステップ数を抑制できて、高い処理性能の逆予
測手段を実現できる。ひいては、復号装置の処理性能を
向上できる。
【０７４４】請求項１７記載の演算装置では、複数の第
１のデータの中から、演算が施される順番に従って選択
したデータが、系列毎に、演算が施される順番で、演算
手段へ入力される。
【０７４５】このため、演算ステップ数を抑制できて、
高い処理性能の演算装置を実現できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における符号化装置のブ
ロック図
【図２】図１の予測手段のブロック図
【図３】図１の予測手段の説明図
【図４】図２の隣接画素系列生成手段の例示図
【図５】図２の隣接画素系列生成手段の他の例示図
【図６】図２の予測処理手段の例示図
【図７】図２の予測処理手段の他の例示図
【図８】本発明の実施の形態２における予測手段のブロ
ック図
【図９】同予測手段の説明図
【図１０】図８の隣接画素系列生成手段の例示図
【図１１】図８の隣接画素系列生成手段の他の例示図
【図１２】図８の予測処理手段の例示図
【図１３】図８の予測処理手段の他の例示図
【図１４】本発明の実施の形態３における復号装置のブ
ロック図
【図１５】図１４の逆予測手段のブロック図
【図１６】図１４の逆予測手段の説明図
【図１７】図１５の隣接画素系列生成手段の例示図
【図１８】図１５の隣接画素系列生成手段の他の例示図
【図１９】図１５の逆予測処理手段の例示図
【図２０】図１５の逆予測処理手段の他の例示図
【図２１】本発明の実施の形態４における予測手段のブ
ロック図
【図２２】同予測手段の説明図
【図２３】図２１の隣接画素系列生成手段の例示図
【図２４】図２１の隣接画素系列生成手段の他の例示図
【図２５】図２１の逆予測処理手段の例示図
【図２６】図２１の逆予測処理手段の他の例示図
【図２７】従来の予測装置の説明図
【図２８】（ａ）従来の予測画素生成手段のブロック図 （ｂ）従来の予測処理手段のブロック図
【符号の説明】
１ 予測手段 ２ 直交変換手段 ３ 量子化手段 ４ 可変長符号化手段 ５ 可変長復号手段 ６ 逆量子化手段 ７ 逆直交変換手段 ８ 逆予測手段 １１、５０ 出力制御手段 １２、８００ 予測対象ブロック記憶手段 １３、５２ 隣接画素系列生成手段 １４、１６、８０３ 予測処理手段 １５、８０４ 予測結果ブロック記憶手段 ５１ 逆予測対象ブロック記憶手段 ５３、５８ 逆予測処理手段 ５４ 逆予測結果ブロック記憶手段 １３０、１３７、５２０、５２７ 隣接画素記憶手段 １３１、１３４、５２１、５２４ 隣接画素選択手段 １３２、１３５、５２２、５２５ 切替手段 １３３、１３６、５２３、５２６ 制御手段 １３８、１３９、１７０、５２８、５２９、５７０ 隣
接画素系列記憶手段 １４０、１４６、１４８、１５２、１５８、１５９、５
３０、５３６、５３８、５４２、５４８、５４９、８５
０、９００ シフタ １４１、１４３、１４５、１４９、１５１、１５３、１
５５、１５７、１６０、５３１、５３３、５３５、５３
９、５４１、５４３、５４５、５４７、８１０、８２
０、８４０、８６０、８７０、８９０ レジスタ １４２、１４４、１４７、１５０、１５４、１５６、１
６１、８８０ 減算器 ５３２、５３４、５３７、５４０、５４４、５４６、５
５１、８３０ 加算器 ８０１ 予測画素生成手段 ８０２ 予測画素ブロック記憶手段
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１４年１月７日（２００２．１．７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１７
【補正方法】変更
【補正内容】
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C059 KK06 KK15 MA00 MA21 MA23 MC11 MC38 ME01 TA21 TA30 TB08 TC02 TC42 TD16 UA02 UA05 UA33 5J064 AA02 BA09 BA16 BB01 BB03 BC01 BC04 BC08 BC09 BC16 BD02

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】複数の予測対象画素データからなる予測対
    象ブロックに隣接する複数の隣接画素データ、及び、前
    記複数の予測対象画素データ、を用いて、予め定められ
    た代数式により、予測処理を実行する予測装置であっ
    て、 前記複数の隣接画素データを入力して、その複数の隣接
    画素データの中から、前記予め定められた代数式に含ま
    れる代数に対応した系列毎に、予測処理の演算が施され
    る順番に従って選択したデータを、前記系列毎に、予測
    処理の演算が施される順番で出力する隣接画素系列生成
    手段と、 前記複数の予測対象画素データを、予測処理の演算が施
    される順番で入力し、前記隣接画素系列生成手段が、前
    記系列毎に、予測処理の演算が施される順番で出力した
    データを入力して、予測処理を実行する予測処理手段
    と、を備える、ことを特徴とする予測装置。
  2. 【請求項２】前記隣接画素系列生成手段は、 入力された前記複数の隣接画素データを記憶する隣接画
    素記憶手段と、 前記隣接画素記憶手段が並列に出力する前記複数の隣接
    画素データの中から、前記系列毎に、予測処理の演算が
    施される順番に従って選択したデータを、対応する前記
    系列のラインに、予測処理の演算が施される順番で出力
    する隣接画素選択手段と、を含み、 前記予測処理手段は、前記隣接画素選択手段が選択した
    前記データを、前記各系列に対応する前記各ラインから
    入力する、ことを特徴とする請求項１記載の予測装置。
  3. 【請求項３】前記隣接画素系列生成手段は、 前記各隣接画素データに対応した各ラインに、対応する
    前記隣接画素データを出力する隣接画素選択手段と、 前記系列毎に複数設けられ、対応する前記系列のデータ
    として、前記ラインから入力される前記隣接画素データ
    を、予め定められた記憶位置に記憶する隣接画素系列記
    憶手段と、を含み、 前記ラインは、予測処理の演算が施される順番に従っ
    て、前記予め定められた記憶位置に配線され、 前記隣接画素系列記憶手段は、対応する前記系列に対応
    するラインに、記憶した前記隣接画素データを、予測処
    理の演算が施される順番で出力し、 前記予測処理手段は、前記隣接画素系列記憶手段が出力
    した前記隣接画素データを、前記各系列に対応する前記
    各ラインから入力する、ことを特徴とする請求項１記載
    の予測装置。
  4. 【請求項４】前記系列には、第１の系列と第２の系列と
    が存在し、 前記予測処理手段は、 前記予測対象画素データを入力し、入力した前記予測対
    象画素データに対して、予め定められた第１の乗数を乗
    算する乗算手段と、 前記乗算手段から、乗算結果データを入力し、前記隣接
    画素系列生成手段が選択して出力する前記第１の系列の
    前記隣接画素データを入力して、入力した前記乗算結果
    データから、入力した前記隣接画素データを減算する第
    １の減算手段と、 前記第１の減算手段から、第１の減算結果データを入力
    し、前記隣接画素系列生成手段が選択して出力する前記
    第２の系列の前記隣接画素データを入力して、入力した
    前記第１の減算結果データから、入力した前記隣接画素
    データを減算する第２の減算手段と、 前記第２の減算手段から、第２の減算結果データを入力
    し、入力した前記第２の減算結果データを、予め定めら
    れた第１の除数で除算する除算手段と、を含む、ことを
    特徴とする請求項１記載の予測装置。
  5. 【請求項５】前記系列は、第１の系列と第２の系列とが
    存在し、 前記予測処理手段は、 前記予測対象画素データを入力し、入力した前記予測対
    象画素データに対して、予め定められた第１の乗数を乗
    算する乗算手段と、 前記乗算手段から、乗算結果データを入力し、前記隣接
    画素系列生成手段が選択して出力する前記第１の系列の
    前記隣接画素データを入力し、前記隣接画素系列生成手
    段が選択して出力する前記第２の系列の前記隣接画素デ
    ータを入力して、入力した前記第１の系列の前記隣接画
    素データを、入力した前記乗算結果データから減算し
    て、第１の減算処理を実行し、入力した前記第２の系列
    の前記隣接画素データを、第１の減算処理の結果データ
    から減算して、第２の減算処理を実行する減算手段と、 前記減算手段から、第２の減算処理の結果データを入力
    し、入力した第２の減算処理の結果データを、予め定め
    られた第１の除数で除算する除算手段と、を含む、こと
    を特徴とする請求項１記載の予測装置。
  6. 【請求項６】前記系列には、第１の系列と第２の系列と
    第３の系列とが存在し、 前記予測処理手段は、 前記予測対象画素データを入力し、入力した前記予測対
    象画素データに対して、予め定められた第２の乗数を乗
    算する第１の乗算手段と、 前記第１の乗算手段から、第１の乗算結果データを入力
    し、前記隣接画素系列生成手段が選択して出力する前記
    第１の系列の前記隣接画素データを入力して、入力した
    前記第１の乗算結果データから、入力した前記隣接画素
    データを減算する第１の減算手段と、 前記隣接画素系列生成手段が選択して出力する前記第２
    の系列の前記隣接画素データに、予め定められた第３の
    乗数を乗算する第２の乗算手段と、 前記第１の減算手段から、第１の減算結果データを入力
    し、前記第２の乗算手段から、第２の乗算結果データを
    入力して、入力した前記第１の減算結果データから、入
    力した前記第２の乗算結果データを減算する第２の減算
    手段と、 前記第２の減算手段から、第２の減算結果データを入力
    し、前記隣接画素系列生成手段が選択して出力する前記
    第３の系列の前記隣接画素データを入力して、入力した
    前記第２の減算結果データから、入力した前記第３の系
    列の前記隣接画素データを減算する第３の減算手段と、 前記第３の減算手段から、第３の減算結果データを入力
    し、入力した前記第３の減算結果データを、予め定めら
    れた第２の除数で除算する除算手段と、を含む、ことを
    特徴とする請求項１記載の予測装置。
  7. 【請求項７】前記系列は、第１の系列と第２の系列と第
    ３の系列とが存在し、 前記予測処理手段は、 前記予測対象画素データを入力し、入力した前記予測対
    象画素データに対して、予め定められた第２の乗数を乗
    算する第１の乗算手段と、 前記隣接画素系列生成手段が選択して出力する前記第２
    の系列の前記隣接画素データを入力し、入力した前記第
    ２の系列の前記隣接画素データに対して、予め定められ
    た第３の乗数を乗算する第２の乗算手段と、 前記第１の乗算手段から、第１の乗算結果データを入力
    し、前記隣接画素系列生成手段が選択して出力する前記
    第１の系列の前記隣接画素データを入力し、前記第２の
    乗算手段から、第２の乗算結果データを入力し、前記隣
    接画素系列生成手段が選択して出力する前記第３の系列
    の前記隣接画素データを入力して、入力した前記第１の
    乗算結果データから、入力した前記第１の系列の前記隣
    接画素データを減算して、第１の減算処理を実行し、前
    記第１の減算処理の結果データから、入力した前記第２
    の乗算結果データを減算して、第２の減算処理を実行
    し、前記第２の減算処理の結果データから、入力した前
    記第３の系列の前記隣接画素データを減算して、第３の
    減算処理を実行する減算手段と、 前記減算手段から、第３の減算処理の結果データを入力
    し、入力した第３の減算処理の結果データを、予め定め
    られた第２の除数で除算する除算手段と、を含む、こと
    を特徴とする請求項１記載の予測装置。
  8. 【請求項８】複数の予測対象画素データからなる予測対
    象ブロックに隣接する複数の隣接画素データ、及び、前
    記複数の予測対象画素データ、を用いて、予め定められ
    た代数式により、予測処理を実行する予測手段と、 前記予測手段による予測結果画素データに対して、直交
    変換処理を施す直交変換手段と、 前記直交変換手段による直交変換データに対して、量子
    化処理を施す量子化手段と、 前記量子化手段による量子化データに対して、可変長符
    号化を施す可変長符号化手段と、を備え、 前記予測手段は、 前記複数の隣接画素データを入力して、その複数の隣接
    画素データの中から、前記予め定められた代数式に含ま
    れる代数に対応した系列毎に、予測処理の演算が施され
    る順番に従って選択したデータを、前記系列毎に、予測
    処理の演算が施される順番で出力する隣接画素系列生成
    手段と、 前記複数の予測対象画素データを、予測処理の演算が施
    される順番で入力し、前記隣接画素系列生成手段が、前
    記系列毎に、予測処理の演算が施される順番で出力した
    データを入力して、予測処理を実行する予測処理手段
    と、を含む、ことを特徴とする符号化装置。
  9. 【請求項９】複数の逆予測対象画素データからなる逆予
    測対象ブロックに隣接する複数の隣接画素データ、及
    び、前記複数の逆予測対象画素データ、を用いて、予め
    定められた代数式により、逆予測処理を実行する逆予測
    装置であって、 前記複数の隣接画素データを入力して、その複数の隣接
    画素データの中から、前記予め定められた代数式に含ま
    れる代数に対応した系列毎に、逆予測処理の演算が施さ
    れる順番に従って選択したデータを、前記系列毎に、逆
    予測処理の演算が施される順番で出力する隣接画素系列
    生成手段と、 前記複数の逆予測対象画素データを、逆予測処理の演算
    が施される順番で入力し、前記隣接画素系列生成手段
    が、前記系列毎に、逆予測処理の演算が施される順番で
    出力したデータを入力して、逆予測処理を実行する逆予
    測処理手段と、を備える、ことを特徴とする逆予測装
    置。
  10. 【請求項１０】前記隣接画素系列生成手段は、 入力された前記複数の隣接画素データを記憶する隣接画
    素記憶手段と、 前記隣接画素記憶手段が並列に出力する前記複数の隣接
    画素データの中から、前記系列毎に、逆予測処理の演算
    が施される順番に従って選択したデータを、対応する前
    記系列のラインに、逆予測処理の演算が施される順番で
    出力する隣接画素選択手段と、を含み、 前記逆予測処理手段は、前記隣接画素選択手段が選択し
    た前記データを、前記各系列に対応する前記各ラインか
    ら入力する、ことを特徴とする請求項９記載の逆予測装
    置。
  11. 【請求項１１】前記隣接画素系列生成手段は、 前記各隣接画素データに対応した各ラインに、対応する
    前記隣接画素データを出力する隣接画素選択手段と、 前記系列毎に複数設けられ、対応する前記系列のデータ
    として、前記ラインから入力される前記隣接画素データ
    を、予め定められた記憶位置に記憶する隣接画素系列記
    憶手段と、を含み、 前記ラインは、逆予測処理の演算が施される順番に従っ
    て、前記予め定められた記憶位置に配線され、 前記隣接画素系列記憶手段は、対応する前記系列に対応
    するラインに、記憶した前記隣接画素データを、逆予測
    処理の演算が施される順番で出力し、 前記逆予測処理手段は、前記隣接画素系列記憶手段が出
    力した前記隣接画素データを、前記各系列に対応する前
    記各ラインから入力する、ことを特徴とする請求項９記
    載の逆予測装置。
  12. 【請求項１２】前記系列には、第１の系列と第２の系列
    とが存在し、 前記逆予測処理手段は、 前記逆予測対象画素データを入力し、入力した前記逆予
    測対象画素データに対して、予め定められた第１の乗数
    を乗算する乗算手段と、 前記乗算手段から、乗算結果データを入力し、前記隣接
    画素系列生成手段が選択して出力する前記第１の系列の
    前記隣接画素データを入力して、入力した前記乗算結果
    データと、入力した前記隣接画素データと、を加算する
    第１の加算手段と、 前記第１の加算手段から、第１の加算結果データを入力
    し、前記隣接画素系列生成手段が選択して出力する前記
    第２の系列の前記隣接画素データを入力して、入力した
    前記第１の加算結果データと、入力した前記隣接画素デ
    ータと、を加算する第２の加算手段と、 前記第２の加算手段から、第２の加算結果データを入力
    し、入力した前記第２の加算結果データを、予め定めら
    れた第１の除数で除算する除算手段と、を含む、ことを
    特徴とする請求項９記載の逆予測装置。
  13. 【請求項１３】前記系列は、第１の系列と第２の系列と
    が存在し、 前記逆予測処理手段は、 前記逆予測対象画素データを入力し、入力した前記逆予
    測対象画素データに対して、予め定められた第１の乗数
    を乗算する乗算手段と、 前記乗算手段から、乗算結果データを入力し、前記隣接
    画素系列生成手段が選択して出力する前記第１の系列の
    前記隣接画素データを入力し、前記隣接画素系列生成手
    段が選択して出力する前記第２の系列の前記隣接画素デ
    ータを入力して、入力した前記第１の系列の前記隣接画
    素データと、入力した前記乗算結果データとを加算し
    て、第１の加算処理を実行し、入力した前記第２の系列
    の前記隣接画素データと、第１の加算処理の結果データ
    とを加算して、第２の加算処理を実行する加算手段と、 前記加算手段から、第２の加算処理の結果データを入力
    し、入力した第２の加算処理の結果データを、予め定め
    られた第１の除数で除算する除算手段と、を含む、こと
    を特徴とする請求項９記載の逆予測装置。
  14. 【請求項１４】前記系列には、第１の系列と第２の系列
    と第３の系列とが存在し、 前記逆予測処理手段は、 前記逆予測対象画素データを入力し、入力した前記逆予
    測対象画素データに対して、予め定められた第２の乗数
    を乗算する第１の乗算手段と、 前記第１の乗算手段から、第１の乗算結果データを入力
    し、前記隣接画素系列生成手段が選択して出力する前記
    第１の系列の前記隣接画素データを入力して、入力した
    前記第１の乗算結果データと、入力した前記隣接画素デ
    ータと、を加算する第１の加算手段と、 前記隣接画素系列生成手段が選択して出力する前記第２
    の系列の前記隣接画素データに、予め定められた第３の
    乗数を乗算する第２の乗算手段と、 前記第１の加算手段から、第１の加算結果データを入力
    し、前記第２の乗算手段から、第２の乗算結果データを
    入力して、入力した前記第１の加算結果データと、入力
    した前記第２の乗算結果データと、を加算する第２の加
    算手段と、 前記第２の加算手段から、第２の加算結果データを入力
    し、前記隣接画素系列生成手段が選択して出力する前記
    第３の系列の前記隣接画素データを入力して、入力した
    前記第２の加算結果データと、入力した前記第３の系列
    の前記隣接画素データと、を加算する第３の加算手段
    と、 前記第３の加算手段から、第３の加算結果データを入力
    し、入力した前記第３の加算結果データを、予め定めら
    れた第２の除数で除算する除算手段と、を含む、ことを
    特徴とする請求項９記載の逆予測装置。
  15. 【請求項１５】前記系列は、第１の系列と第２の系列と
    第３の系列とが存在し、 前記逆予測処理手段は、 前記逆予測対象画素データを入力し、入力した前記逆予
    測対象画素データに対して、予め定められた第２の乗数
    を乗算する第１の乗算手段と、 前記隣接画素系列生成手段が選択して出力する前記第２
    の系列の前記隣接画素データを入力し、入力した前記第
    ２の系列の前記隣接画素データに対して、予め定められ
    た第３の乗数を乗算する第２の乗算手段と、 前記第１の乗算手段から、第１の乗算結果データを入力
    し、前記隣接画素系列生成手段が選択して出力する前記
    第１の系列の前記隣接画素データを入力し、前記第２の
    乗算手段から、第２の乗算結果データを入力し、前記隣
    接画素系列生成手段が選択して出力する前記第３の系列
    の前記隣接画素データを入力して、入力した前記第１の
    乗算結果データと、入力した前記第１の系列の前記隣接
    画素データとを加算して、第１の加算処理を実行し、前
    記第１の加算処理の結果データと、入力した前記第２の
    乗算結果データとを加算して、第２の加算処理を実行
    し、前記第２の加算処理の結果データと、入力した前記
    第３の系列の前記隣接画素データとを加算して、第３の
    加算処理を実行する加算手段と、 前記加算手段から、第３の加算処理の結果データを入力
    し、入力した第３の加算処理の結果データを、予め定め
    られた第２の除数で除算する除算手段と、を含む、こと
    を特徴とする請求項９記載の逆予測装置。
  16. 【請求項１６】複数の逆予測対象画素データからなる逆
    予測対象ブロックに隣接する複数の隣接画素データ、及
    び、前記複数の逆予測対象画素データ、を用いて、予め
    定められた代数式により、逆予測処理を実行して、符号
    化データを復号する復号装置であって、 前記符号化データに対して、可変長復号を施す可変長復
    号手段と、 前記可変長復号手段による復号データに対して、逆量子
    化を施す逆量子化手段と、 前記逆量子化手段による逆量子化データに対して、逆直
    交変換を施す逆直交変換手段と、 前記逆直交変換手段による逆直交変換データである前記
    逆予測対象画素データに対して、逆予測処理を施す逆予
    測手段と、を備え、 前記逆予測手段は、 前記複数の隣接画素データを入力して、その複数の隣接
    画素データの中から、前記予め定められた代数式に含ま
    れる代数に対応した系列毎に、逆予測処理の演算が施さ
    れる順番に従って選択したデータを、前記系列毎に、逆
    予測処理の演算が施される順番で出力する隣接画素系列
    生成手段と、 前記複数の逆予測対象画素データを、逆予測処理の演算
    が施される順番で入力し、前記隣接画素系列生成手段
    が、前記系列毎に、逆予測処理の演算が施される順番で
    出力したデータを入力して、逆予測処理を実行する逆予
    測処理手段と、を含む、ことを特徴とする復号装置。
  17. 【請求項１７】予め定められた代数式に従った演算を実
    行する演算手段と、 前記予め定められた代数式に含まれる代数に対応した系
    列毎にデータを出力する系列データ生成手段と、を備
    え、 前記系列データ生成手段は、入力された複数の第１のデ
    ータの中から、前記系列毎に、演算が施される順番に従
    って選択したデータを、前記系列毎に、演算が施される
    順番で出力し、 前記演算手段は、演算が施される順番で入力された第２
    のデータと、前記系列データ生成手段が前記系列毎に演
    算が施される順番で出力したデータと、に対して演算を
    施す、ことを特徴とする演算装置。この構成により、複
    数の第１のデータの中から、演算が施される順番に従っ
    て選択したデータが、系列毎に、演算が施される順番
    で、演算手段へ入力される。
JP2001396180A 2001-12-27 2001-12-27 予測装置、符号化装置、逆予測装置、復号装置、及び、演算装置 Pending JP2003199111A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001396180A JP2003199111A (ja) 2001-12-27 2001-12-27 予測装置、符号化装置、逆予測装置、復号装置、及び、演算装置
EP20020026974 EP1324590A3 (en) 2001-12-27 2002-12-04 Image coding apparatus
CNB021584478A CN1253013C (zh) 2001-12-27 2002-12-26 预测装置、编码装置、逆预测装置、解码装置
US10/329,618 US7099390B2 (en) 2001-12-27 2002-12-27 Prediction apparatus, encoding apparatus, inverse prediction apparatus, decoding apparatus, and computing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001396180A JP2003199111A (ja) 2001-12-27 2001-12-27 予測装置、符号化装置、逆予測装置、復号装置、及び、演算装置

Publications (1)

Publication Number Publication Date
JP2003199111A true JP2003199111A (ja) 2003-07-11

Family

ID=19189066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001396180A Pending JP2003199111A (ja) 2001-12-27 2001-12-27 予測装置、符号化装置、逆予測装置、復号装置、及び、演算装置

Country Status (4)

Country Link
US (1) US7099390B2 (ja)
EP (1) EP1324590A3 (ja)
JP (1) JP2003199111A (ja)
CN (1) CN1253013C (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005532768A (ja) * 2000-12-06 2005-10-27 リアルネットワークス・インコーポレイテッド ビデオ・データのイントラ符号化方法及び装置
JP2006173808A (ja) * 2004-12-13 2006-06-29 Matsushita Electric Ind Co Ltd 面内予測装置および面内予測方法
JP2007150728A (ja) * 2005-11-28 2007-06-14 Mitsubishi Electric Corp 動画像符号化装置
JP2007201880A (ja) * 2006-01-27 2007-08-09 Victor Co Of Japan Ltd 画像符号化装置および画像復号装置
JP2011023817A (ja) * 2009-07-13 2011-02-03 Fujitsu Ltd 画像符号化装置
WO2015045271A1 (ja) * 2013-09-30 2015-04-02 日本電気株式会社 イントラ予測回路およびイントラ予測方法
WO2015045272A1 (ja) * 2013-09-30 2015-04-02 日本電気株式会社 イントラ予測回路

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7672591B2 (en) * 2005-03-01 2010-03-02 Soto Alexander I System and method for a subscriber-powered network element
JP5053373B2 (ja) 2006-06-29 2012-10-17 トムソン ライセンシング 適応ピクセルベースのフィルタリング
JP5330246B2 (ja) 2006-09-29 2013-10-30 トムソン ライセンシング 適応ピクセルベースのフィルタリングのための自動パラメータ推定
KR100939917B1 (ko) 2008-03-07 2010-02-03 에스케이 텔레콤주식회사 움직임 예측을 통한 부호화 시스템 및 움직임 예측을 통한부호화 방법
US8249386B2 (en) * 2008-03-28 2012-08-21 Tektronix, Inc. Video bandwidth resolution in DFT-based spectrum analysis
TWI405158B (zh) * 2008-12-26 2013-08-11 Novatek Microelectronics Corp 可提高影像亮度並減少畫面失真之驅動方法及相關顯示裝置
US9648334B2 (en) 2011-03-21 2017-05-09 Qualcomm Incorporated Bi-predictive merge mode based on uni-predictive neighbors in video coding
JP2016195370A (ja) * 2015-04-01 2016-11-17 キヤノン株式会社 画像処理装置、画像処理方法及びプログラム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5737022A (en) * 1993-02-26 1998-04-07 Kabushiki Kaisha Toshiba Motion picture error concealment using simplified motion compensation
US5719630A (en) * 1993-12-10 1998-02-17 Nec Corporation Apparatus for compressive coding in moving picture coding device
KR0171146B1 (ko) * 1995-03-18 1999-03-20 배순훈 특징점을 이용한 움직임 벡터 검출 장치
US5751859A (en) * 1995-06-14 1998-05-12 Lucent Technologies Inc. Compression of text images by soft pattern matching
US6108039A (en) * 1996-05-23 2000-08-22 C-Cube Microsystems, Inc. Low bandwidth, two-candidate motion estimation for interlaced video
JP3694999B2 (ja) 1996-08-07 2005-09-14 富士ゼロックス株式会社 画像符号化装置および画像復号装置ならびにそれらの方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005532768A (ja) * 2000-12-06 2005-10-27 リアルネットワークス・インコーポレイテッド ビデオ・データのイントラ符号化方法及び装置
JP2006173808A (ja) * 2004-12-13 2006-06-29 Matsushita Electric Ind Co Ltd 面内予測装置および面内予測方法
JP4495580B2 (ja) * 2004-12-13 2010-07-07 パナソニック株式会社 面内予測装置および面内予測方法
US8472083B2 (en) 2004-12-13 2013-06-25 Panasonic Corporation Intra prediction apparatus and intra prediction method using first blocks obtained by dividing a picture and second blocks obtained by dividing the first block
JP2007150728A (ja) * 2005-11-28 2007-06-14 Mitsubishi Electric Corp 動画像符号化装置
JP4571069B2 (ja) * 2005-11-28 2010-10-27 三菱電機株式会社 動画像符号化装置
JP2007201880A (ja) * 2006-01-27 2007-08-09 Victor Co Of Japan Ltd 画像符号化装置および画像復号装置
JP2011023817A (ja) * 2009-07-13 2011-02-03 Fujitsu Ltd 画像符号化装置
WO2015045271A1 (ja) * 2013-09-30 2015-04-02 日本電気株式会社 イントラ予測回路およびイントラ予測方法
WO2015045272A1 (ja) * 2013-09-30 2015-04-02 日本電気株式会社 イントラ予測回路
JPWO2015045271A1 (ja) * 2013-09-30 2017-03-09 日本電気株式会社 イントラ予測回路およびイントラ予測方法
JPWO2015045272A1 (ja) * 2013-09-30 2017-03-09 日本電気株式会社 イントラ予測回路

Also Published As

Publication number Publication date
CN1429028A (zh) 2003-07-09
US7099390B2 (en) 2006-08-29
EP1324590A3 (en) 2006-01-18
EP1324590A2 (en) 2003-07-02
CN1253013C (zh) 2006-04-19
US20030123548A1 (en) 2003-07-03

Similar Documents

Publication Publication Date Title
US8218635B2 (en) Systolic-array based systems and methods for performing block matching in motion compensation
Vassiliadis et al. The sum-absolute-difference motion estimation accelerator
JP2003199111A (ja) 予測装置、符号化装置、逆予測装置、復号装置、及び、演算装置
US7342964B2 (en) Multi-standard variable block size motion estimation processor
KR950012222B1 (ko) 코사인 변환 회로
US8233537B2 (en) Efficient implementation of H.264 4 by 4 intra prediction on a VLIW processor
JP2001142678A (ja) 処理コアの操作方法および乗算実行方法
JP2001147804A (ja) パッケージデータのシフト方法および処理コア
JP2001147798A (ja) データ乗算方法および計算装置
TWI308842B (en) Method for fast satd estimation
US11790485B2 (en) Apparatus and method for efficient motion estimation
JPWO2005122590A1 (ja) 画像符号化装置および画像復号化装置、ならびにそれらで用いられる集積回路
KR20010072420A (ko) 이미지 프로세싱 동안에 2차원 변환을 실행하기 위한 회로및 방법
JP2001147799A (ja) データ移動方法および条件付転送論理ならびにデータの配列換え方法およびデータのコピー方法
GB2305798A (en) Spatial frequency domain video signal processing
JP4519807B2 (ja) 乗算器及びフィルタ処理装置
JP4516051B2 (ja) フィルタ処理装置、乗算器及び動き補償処理装置
US7756351B2 (en) Low power, high performance transform coprocessor for video compression
JP2008532335A (ja) 画像内挿方法及び画素内挿装置
Lee et al. SIMD optimization of the H. 264/SVC decoder with efficient data structure
TWI825751B (zh) 視訊編碼方法和裝置
JP4963194B2 (ja) フィルタ処理装置、乗算器及び動き補償処理装置
US8270478B2 (en) Method and apparatus for computing a sliding sum of absolute differences
Sihvo et al. H. 264/AVC interpolation optimization
KR100465156B1 (ko) 분산산술처리방식의 ｄｃｔ/ｉｄｃｔ 연산기에 있어서연산오차 및 연산시간 감소방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070202