CN1253013C - 预测装置、编码装置、逆预测装置、解码装置 - Google Patents

Abstract

预测对象块存储单元存储4×4的预测对象像素数据a～p和相邻像素数据A～D。相邻像素序列生成单元从预测对象块存储单元接收相邻像素数据A～D，将第1相邻像素序列{A、B、C…}输出到第1行，将第2相邻像素序列{B、C、D…}输出到第2行。预测处理单元从预测对象块存储单元接收预测对象像素数据a～p，从将该预测对象像素数据乘以“2”后的结果中减去第1相邻像素序列，从该减法结果中减去第2相邻像素序列，而且将该减法结果除以“2”。将该除法结果作为预测结果像素数据{a#、b#、…}存储在预测结果块存储单元中。可以省略预测像素的生成和存储。

Description

预测装置、编码装置、逆预测装置、解码装置

技术领域

本发明涉及图像数据的编码时执行预测处理的预测装置、编码后的图像数据的解码时执行逆预测处理的逆预测装置，以及其相关技术。

背景技术

作为国际电信联盟(ITU)标准化活动中的下一代动画图像编码方式，有H.26L编码方式。

在该H.26L编码方式中，为了提高编码效率，采用以下方式：将帧分割成小区域的块，在每个块中使用周边块的相邻像素来进行对象块的预测处理，对残差信息进行熵编码。

下面，参照附图说明实现基于该H.26L编码方式的预测处理的现有的预测装置。

首先，参照附图说明实现基于H.26L编码方式的模式A的预测处理的现有的预测装置。

图27是现有的预测装置的方框图。如图27所示，现有的预测装置包括预测对象块存储单元800、预测像素生成单元801、预测像素块存储单元802、预测处理单元803、以及预测结果块存储单元804。

预测对象块存储单元800存储16个预测对象像素数据{a、…、p}构成的预测对象块B1、以及与预测对象块B1相邻的9个相邻像素数据{A、…、I}。

预测像素生成单元801使用预测对象块存储单元800输出的相邻像素数据[A]、[B]、[C]、[D]来生成16个预测像素数据{Ab、Bb、Cb、…、D、D、D}。

预测像素块存储单元802存储预测像素生成单元801生成的16个预测像素数据构成的预测像素块B2。

预测处理单元803从预测对象块存储单元800中依次接收16个预测像素数据{a、b、c、…、n、o、p}，同时从预测像素块存储单元802中依次接收16个预测对象像素数据{Ab、Bb、Cb、…、D、D、D}，从预测对象像素数据中减去预测像素数据，生成16个预测结果像素数据{a-Ab、b-Bb、c-Cb、…、n-D、o-D、p-D}。

预测结果块存储单元804存储由预测处理单元803输出的16个预测结果像素数据{a-Ab、b-Bb、c-Cb、…、n-D、o-D、p-D}构成的预测结果块B3。

这里，Ab＝(A+B)/2、Bb＝(B+C)/2、Cb＝(C+D)/2。

下面，说明上述现有的预测装置的模式A的预测处理细节。

图28是图27的预测像素生成单元801及预测处理单元803的详细方框图。再有，在图28中，对与图27相同的部分附以相同的标号并省略相应说明。

图28(a)是图27的预测像素生成单元801的详细方框图，图28(b)是图27的预测处理单元803的详细方框图。

如图28(a)所示，预测像素生成单元801包括寄存器810、820、840、加法器830、以及移位器850。

如图28(b)所示，预测处理单元803包括寄存器860、870、890、减法器880、以及移位器900。

列举图27的预测对象像素数据‘a’来详细说明预测处理。

如图28(a)所示，从预测对象块存储单元800中，将相邻像素数据‘A’、‘B’、‘C’、‘D’读出到寄存器810、820中。

加法器830将从寄存器810输入的相邻像素数据‘A’和从寄存器820输入的相邻像素数据‘B’相加。

从加法器830将相加结果数据‘A+B’输入到寄存器840。移位器850将从寄存器840接收的相加结果数据‘A+B’除以‘2’，生成预测像素数据‘Ab’。

预测像素块存储单元802存储移位器850输出的预测像素数据‘Ab’。同样生成预测像素数据‘Bb’、‘Cb’，将16个预测像素数据存储在预测像素块存储单元802中。

接着，如图28(b)所示，将预测像素数据‘Ab’从预测像素块存储单元802输入到寄存器860。

将预测对象像素数据‘a’从预测对象块存储单元800输入到寄存器870。

减法器880从寄存器870输出的预测对象像素数据‘a’中减去从寄存器860输出的预测像素数据‘Ab’，生成预测结果像素数据‘a-Ab’。

该预测结果像素数据‘a-Ab’通过寄存器890和寄存器900被存储在预测结果块存储单元804中。

与上述同样，预测处理单元803依次生成预测结果像素数据‘b-Bb’、…、‘p-D’。

接着，研讨现有的预测装置的用于进行模式A的预测处理的运算步骤数。

在相邻像素数据‘A’、‘B’、‘C’、‘D’的读出中需要4个步骤。为了生成预测像素生成单元801的预测像素数据‘Ab’、‘Bb’、‘Cb’，加法需要3个步骤，除法需要3个步骤。在对预测像素块存储单元802的16个预测像素数据的存储中需要16个步骤。在预测处理单元803的预测处理中需要18个步骤。

因此，现有的预测装置的用于进行模式A的预测处理的运算步骤数合计为44个步骤。

再有，预测处理单元803的减法器880是支持向量命令的减法器，运算步骤数是(要处理的像素数+2)个步骤。

下面，简单地说明实现基于H.26L编码方式的模式B的预测处理的现有的预测装置。

通过将图27的预测像素生成单元801置换为具有1个乘法器、2个加法器、1个除法器的预测像素生成单元，可以实现模式B的预测处理。

即，在模式B中，这样构成的预测像素生成单元使用9个相邻像素数据{A、…、I}来生成16个预测像素数据{α、β、γ、δ、ε、α、β、γ、ζ、ε、α、β、η、ζ、ε、α}。

预测处理单元803生成16个预测结果像素数据{a-α、b-β、c-γ、d-δ、e-ε、f-α、g-β、h-γ、i-ζ、j-ε、k-α、l-β、m-η、n-ζ、o-ε、p-α}。

这里，α＝(E+2I+A)//4、β＝(I+2A+B)//4、γ＝(A+2B+C)//4、δ＝(B+2C+D)//4、ε＝(F+2E+I)//4、ζ＝(G+2F+E)//4、η＝(H+2G+F)//4。再有，//表示除法结果的四舍五入。

下面，研讨现有的预测装置的用于进行模式B的预测处理的运算步骤数。

在9个相邻像素数据{A、…、I}的读出中需要9个步骤。为了由预测像素生成单元生成预测像素数据‘α’、‘β’、‘γ’、‘δ’、‘ε’、‘ζ’、‘η’，加法需要14个步骤，乘法需要7个步骤，除法需要7个步骤。

在对预测像素块存储单元802的16个预测像素数据的存储中需要16个步骤。在预测处理单元803的预测处理中需要18个步骤。

因此，现有的预测装置的用于进行模式B的预测处理的运算步骤合计为71个步骤。

在以上现有的预测装置中，预测对象的像素数为16个像素，而模式A的预测处理中需要的运算步骤数需要为预测对象的像素数的约3倍。同样，模式A的逆预测处理上需要的运算步骤数需要为逆预测对象的像素数的约3倍。

此外，现有的预测装置的模式B的预测处理上需要的运算步骤数需要为预测对象的像素数的约4倍。同样，模式B的逆预测处理上需要的运算步骤数需要为逆预测对象的像素数的约4倍。

如上所述，在现有的预测装置及现有的逆预测装置中，无论模式A或模式B哪种情况，都存在运算步骤数多，处理性能低的问题。

发明内容

因此，本发明的目的在于提供可抑制运算步骤数、处理性能高的预测装置、逆预测装置以及其相关技术。

第1发明的预测装置，使用与多个预测对象像素数据构成的预测对象块相邻的多个相邻像素数据和多个预测对象像素数据，根据预定的代数式来执行预测处理，其特征在于，该预测装置包括：预测对象块存储单元，存储预测对象像素数据和相邻像素数据；相邻像素序列生成单元，从预测对象块存储单元接收的多个相邻像素数据中，按照与预定的代数式中包含的代数对应的每个序列，将根据实施预测处理的运算的顺序所选择的数据按照每个序列实施预测处理的运算的顺序来输出；以及预测处理单元，使用以实施预测处理的运算的顺序从预测对象块存储单元接收的多个预测对象像素数据、以及相邻像素序列生成单元按照每个序列以实施预测处理的运算的顺序输出的数据，来执行预测处理。

根据该结构，从多个相邻像素数据中，将根据实施预测处理的运算的顺序所选择的数据按照每个序列以实施预测处理的运算的顺序输出到预测处理单元。

因此，可以省略预测像素数据的生成和存储的处理。其结果，可以抑制运算步骤数，可以实现处理性能高的预测装置。

在第2发明的预测装置中，除了第1发明以外，相邻像素序列生成单元包括：相邻像素存储单元，存储接收的多个相邻像素数据；以及相邻像素选择单元，从相邻像素存储单元并行输出的多个相邻像素数据中，按照每个序列，将根据实施预测处理的运算的顺序所选择的数据以实施预测处理的运算的顺序输出到对应的序列的行；预测处理单元从对应于各序列的各行接收相邻像素选择单元选择的数据。

根据该结构，由相邻像素选择单元从多个相邻像素数据中，将根据实施预测处理的运算的顺序所选择的数据按照每个序列以实施预测处理的运算的顺序输入到预测处理单元。

因此，可以省略预测像素数据的生成和存储的处理。其结果，可以抑制运算步骤数，可以实现处理性能高的预测装置。

在第3发明的预测装置中，除了第1发明以外，相邻像素序列生成单元包括：相邻像素选择单元，将对应的相邻像素数据输出到对应于各相邻像素数据的各行；以及相邻像素序列存储单元，将其按照每个序列来设置多个；各个相邻像素序列存储单元将从行输入的相邻像素数据作为对应的序列的数据存储在预定的存储位置上；将行根据实施预测处理的运算的顺序布线在预定的存储位置上；各个相邻像素序列存储单元将存储的相邻像素数据以实施预测处理的运算的顺序输出到与对应的序列对应的行；预测处理单元从对应于各序列的各行接收相邻像素序列存储单元输出的相邻像素数据。

根据该结构，从多个相邻像素数据中，将根据实施预测处理的运算的顺序所选择的数据按照每个序列以实施预测处理的运算的顺序输入到预测处理单元。

因此，可以省略预测像素数据的生成和存储的处理。其结果，可以抑制运算步骤数，可以实现处理性能高的预测装置。

在第4发明的预测装置中，除了第1发明以外，在序列中存在第1序列和第2序列；预测处理单元包括：乘法单元，对接收的预测对象像素数据乘以预定的乘数；第1减法单元，从乘法单元接收的乘法结果数据中减去相邻像素序列生成单元输出的第1序列的相邻像素数据；第2减法单元，从第1减法单元接收的第1减法结果数据中减去相邻像素序列生成单元输出的第2序列的相邻像素数据；以及除法单元，将从第2减法单元接收的第2减法结果数据除以规定的除数。

根据该结构，可以使作为H.26L编码方式的模式A的预测处理所假设的处理高速化。

在第5发明的预测装置中，除了第1发明以外，序列存在第1序列和第2序列；预测处理单元包括：乘法单元，对接收的预测对象像素数据乘以预定的乘数；减法单元，从乘法单元接收的乘法结果数据中减去相邻像素序列生成单元输出的第1序列的相邻像素数据，从该减法结果数据中减去从相邻像素序列生成单元输出的第2序列的相邻像素数据，并输出该减法结果数据；以及除法单元，将从减法单元输出的减法结果数据除以规定的除数。

根据该结构，可以使作为H.26L编码方式的模式A的预测处理所假设的处理高速化。

此外，由三输入减法单元执行预测处理，所以与设置两个双输入减法单元，执行相同的预测处理的情况相比，可以省略一个寄存器。

其结果，与设置两个双输入减法单元，执行相同的预测处理的情况相比，可以进一步抑制运算步骤数，可以实现处理性能更高的预测装置。

在第6发明的预测装置中，除了第1发明以外，在序列中存在第1序列、第2序列和第3序列；预测处理单元包括：第1乘法单元，对接收的预测对象像素数据乘以预定的第1乘数；第1减法单元，从第1乘法单元接收的第1乘法结果数据中减去相邻像素序列生成单元输出的第1序列的相邻像素数据；第2乘法单元，将相邻像素序列生成单元输出的第2序列的相邻像素数据乘以预定的第2乘数；第2减法单元，从第1减法单元接收的第1减法结果数据中减去所从述第2乘法单元接收的第2乘法结果数据；第3减法单元，第2减法单元接收的第2减法结果数据中减去相邻像素序列生成单元输出的第3序列的相邻像素数据；以及除法单元，将从第3减法单元接收的第3减法结果数据除以规定的除数。

根据该结构，可以使作为H.26L编码方式的模式B的预测处理所假设的处理高速化。

在第7发明的预测装置中，除了第1发明以外，序列存在第1序列、第2序列和第3序列；预测处理单元包括：第1乘法单元，对接收的预测对象像素数据乘以预定的第1乘数；第2乘法单元，将相邻像素序列生成单元输出的第2序列的相邻像素数据乘以预定的第2乘数；减法单元，从第1乘法单元接收的第1乘法结果数据中减去相邻像素序列生成单元输出的第1序列的相邻像素数据，从该减法结果数据中减去从第2乘法单元接收的第2乘法结果数据，从该减法结果数据中减去相邻像素序列生成单元输出的第3序列的相邻像素数据，并输出该减法结果数据；以及除法单元，将减法单元输出的减法结果数据除以规定的除数。

根据该结构，可以使作为H.26L编码方式的模式B的预测处理所假设的处理高速化。

此外，由四输入减法单元执行预测处理，所以与设置三个双输入减法单元，执行相同的预测处理的情况相比，可以省略两个寄存器。

其结果，与设置3个双输入减法单元，执行相同的预测处理的情况相比，可以进一步抑制运算步骤数，可以实现处理性能更高的预测装置。

在第8发明的编码装置中，包括：预测对象块存储单元，存储预测对象像素数据和相邻像素数据；预测单元，使用与多个预测对象像素数据构成的预测对象块相邻的多个相邻像素数据和多个预测对象像素数据，根据预定的代数式来执行预测处理；正交变换单元，对预测单元的预测结果像素数据实施正交变换处理；量化单元，对正交变换单元的正交变换数据实施量化处理；以及可变长度编码单元，对量化单元的量化数据实施可变长度编码；预测单元包括：相邻像素序列生成单元，从预测对象块存储单元接收的多个相邻像素数据中，按照与预定的代数式中包含的代数对应的每个序列，将根据实施预测处理的运算的顺序所选择的数据按照每个序列以实施预测处理的运算的顺序输出；以及预测处理单元，使用以实施预测处理的运算的顺序从预测对象块存储单元接收的多个预测对象像素数据、以及相邻像素序列生成单元按照每个序列以实施预测处理的运算的顺序输出的数据，来执行预测处理。

根据该结构，从多个相邻像素数据中，将根据实施预测处理的运算的顺序所选择的数据按照每个序列以实施预测处理的运算的顺序输入到预测处理单元。

因此，可以省略预测单元的预测像素数据的生成和存储的处理。其结果，可以抑制运算步骤数，可以实现处理性能高的预测单元。并且，可以提高编码装置的处理性能。

在第9发明的逆预测装置中，使用与多个逆预测对象像素数据构成的逆预测对象块相邻的多个相邻像素数据、以及多个逆预测对象像素数据，根据预定的代数式，执行逆预测处理，其中，该装置包括：预测对象块存储单元，存储预测对象像素数据和相邻像素数据；相邻像素序列生成单元，从接收的多个相邻像素数据中，按照与预定的代数式中包含的代数对应的每个序列，将根据实施逆预测处理的运算的顺序所选择的数据按照每个序列以实施逆预测处理的运算的顺序输出；以及逆预测处理单元，使用以实施逆预测处理的运算的顺序从预测对象块存储单元接收的多个逆预测对象像素数据、以及相邻像素序列生成单元按照每个序列以实施逆预测处理的运算的顺序输出的数据，来执行逆预测处理。

根据该结构，从多个相邻像素数据中，将根据实施逆预测处理的运算的顺序所选择的数据按照每个序列以实施逆预测处理的运算的顺序输入到逆预测处理单元。

因此，可以省略逆预测像素数据的生成和存储的处理。其结果，可以抑制运算步骤数，可以实现处理性能高的逆预测装置。

在第10发明的逆预测装置中，除了第9发明以外，相邻像素序列生成单元包括：相邻像素存储单元，存储接收的多个相邻像素数据；以及相邻像素选择单元，从相邻像素存储单元并行输出的多个相邻像素数据中，按照每个序列，将根据实施预测处理的运算的顺序所选择的数据以实施逆预测处理的运算的顺序输出到对应的序列的行；逆预测处理单元从对应于各序列的各行接收相邻像素选择单元选择的数据。

根据该结构，由相邻像素选择单元从多个相邻像素数据中，将根据实施逆预测处理的运算的顺序所选择的数据按照每个序列以实施逆预测处理的运算的顺序输入到逆预测处理单元。

因此，可以省略逆预测像素数据的生成和存储的处理。其结果，可以抑制运算步骤数，可以实现处理性能高的逆预测装置。

在第11发明的逆预测装置中，除了第9发明以外，相邻像素序列生成单元包括：相邻像素选择单元，将对应的相邻像素数据输出到对应于各相邻像素数据的各行；以及相邻像素序列存储单元，将其按照每个序列来设置多个；各个相邻像素序列存储单元将从行输入的相邻像素数据作为对应的序列的数据存储在预定的存储位置上；将行根据实施逆预测处理的运算的顺序布线在预定的存储位置上；各个相邻像素序列存储单元将存储的相邻像素数据以实施逆预测处理的运算的顺序输出到与对应的序列对应的行；逆预测处理单元从对应于各序列的各行接收相邻像素序列存储单元输出的相邻像素数据。

根据该结构，从多个相邻像素数据中，将根据实施逆预测处理的运算的顺序所选择的数据按照每个序列以实施逆预测处理的运算的顺序输入到逆预测处理单元。

因此，可以省略逆预测像素数据的生成和存储的处理。其结果，可以抑制运算步骤数，可以实现处理性能高的逆预测装置。

在第12发明的逆预测装置中，除了第9发明以外，在序列中存在第1序列和第2序列；逆预测处理单元包括：乘法单元，对接收的逆预测对象像素数据乘以预定的乘数；第1加法单元，将乘法单元接收的乘法结果数据和相邻像素序列生成单元输出的第1序列的相邻像素数据相加；第2加法单元，将第1加法单元接收的第1加法结果数据和相邻像素序列生成单元输出的第2序列的相邻像素数据相加；以及除法单元，将从第2加法单元接收的第2加法结果数据除以规定的除数。

根据该结构，可以使适合于作为H.26L编码方式的模式A的预测处理所假设的处理的逆预测处理高速化。

在第13发明的逆预测装置中，除了第9发明以外，在序列中存在第1序列和第2序列；逆预测处理单元包括：乘法单元，对接收的逆预测对象像素数据乘以预定的乘数；加法单元，将乘法单元接收的乘法结果数据和相邻像素序列生成单元输出的第1序列的相邻像素数据相加，将该加法结果数据和相邻像素序列生成单元输出的第2序列的相邻像素数据相加，并输出该加法结果数据；以及除法单元，将从加法单元输出的加法结果数据除以规定的除数。

根据该结构，可以使适合于作为H.26L编码方式的模式A的预测处理所假设的处理的逆预测处理高速化。

此外，由三输入加法单元执行逆预测处理，所以与设置两个双输入加法单元，执行相同的预测处理的情况相比，可以省略一个寄存器。

其结果，与设置两个双输入加法单元，执行相同的预测处理的情况相比，可以进一步抑制运算步骤数，可以实现处理性能更高的预测装置。

在第14发明的逆预测装置中，除了第9发明以外，在序列中存在第1序列、第2序列和第3序列；逆预测处理单元包括：第1乘法单元，对接收的逆预测对象像素数据乘以预定的第1乘数；第1加法单元，将从第1乘法单元接收的第1乘法结果数据和相邻像素序列生成单元输出的第1序列的相邻像素数据相加；第2乘法单元，将相邻像素序列生成单元输出的第2序列的相邻像素数据乘以预定的第2乘数；第2加法单元，将从第1加法单元接收的第1加法结果数据和所从述第2乘法单元接收的第2乘法结果数据相加；第3加法单元，将从第2加法单元接收的第2加法结果数据和相邻像素序列生成单元输出的第3序列的相邻像素数据相加；以及除法单元，将从第3加法单元接收的第3加法结果数据除以规定的除数。

根据该结构，可以使适合于作为H.26L编码方式的模式B的预测处理所假设的处理的逆预测处理高速化。

在第15发明的逆预测装置中，除了第9发明以外，序列存在第1序列、第2序列和第3序列；逆预测处理单元包括：第1乘法单元，对接收的逆预测对象像素数据乘以预定的第1乘数；第2乘法单元，将相邻像素序列生成单元输出的第2序列的相邻像素数据乘以预定的第2乘数；加法单元，将第1乘法单元接收的第1乘法结果数据和相邻像素序列生成单元输出的第1序列的相邻像素数据相加，将该加法结果数据和从第2乘法单元接收的第2乘法结果数据相加，将该加法结果数据和相邻像素序列生成单元输出的第3序列的相邻像素数据相加，并输出该加法结果数据；以及除法单元，将加法单元输出的加法结果数据除以规定的除数。

根据该结构，可以使适合于作为H.26L编码方式的模式B的预测处理所假设的处理的逆预测处理高速化。

此外，由四输入加法单元执行逆预测处理，所以与设置三个双输入加法单元，执行相同的预测处理的情况相比，可以省略两个寄存器。

其结果，与设置3个双输入加法单元，执行相同的预测处理的情况相比，可以进一步抑制运算步骤数，可以实现处理性能更高的预测装置。

在第16发明的解码装置中，使用与多个逆预测对象像素数据构成的逆预测对象块相邻的多个相邻像素数据、以及多个逆预测对象像素数据，根据预定的代数式，执行逆预测处理，对编码数据进行解码，其中，该解码装置包括：可变长度解码单元，对编码数据实施可变长度解码；逆量化单元，对可变长度解码单元的解码数据实施逆量化；逆正交变换单元，对逆量化单元的逆量化数据实施逆正交变换；以及逆预测单元，对逆正交变换单元的逆正交变换数据的逆预测对象像素数据实施逆预测处理；逆预测单元包括：相邻像素序列生成单元，从接收的多个相邻像素数据中，按照与预定的代数式中包含的代数对应的每个序列，将根据实施逆预测处理的运算的顺序所选择的数据按照每个序列以实施逆预测处理的运算的顺序输出；以及逆预测处理单元，使用以实施逆预测处理的运算的顺序接收的多个预测对象像素数据、以及相邻像素序列生成单元按照每个序列以实施逆预测处理的运算的顺序输出的数据，来执行逆预测处理。

根据该结构，从多个相邻像素数据中，将根据实施逆预测处理的运算的顺序所选择的数据按照每个序列以实施逆预测处理的运算的顺序输入到逆预测单元。

因此，可以省略逆预测单元的逆预测像素数据的生成和存储的处理。其结果，可以抑制运算步骤数，可以实现处理性能高的逆预测单元。而且，可以提高解码装置的处理性能。

在第17发明的运算装置中，包括：运算单元，执行按活动图像编码方式规定的预测处理运算；以及序列数据生成单元，按照与预测处理的运算式对应的每个序列来输出数据，其中，序列数据生成单元从预测处理中的第m项的数据中，按照每个序列，将根据实施运算的顺序所选择的数据按照每个序列实施运算的顺序输出；运算单元对以实施运算的顺序输入的预测处理中必要的第n项的数据、以及序列数据生成单元按照每个序列以实施运算的顺序输出的数据实施运算。

根据该结构，从多个第1数据中，将根据实施运算的顺序所选择的数据按照每个序列以实施运算的顺序输入到运算单元。

因此，可以抑制运算步骤数，可以实现处理性能高的运算装置。

附图说明

图1是本发明实施例1的优选编码装置的方框图。

图2是图1的优选的预测单元的方框图。

图3是图1的优选的预测单元的说明图。

图4是图2的相邻像素序列生成单元的优选例示图。

图5是图2的相邻像素序列生成单元的另一优选例示图。

图6是图2的预测处理单元的优选例示图。

图7是图2的预测处理单元的另一优选例示图。

图8是本发明实施例2的优选预测单元的方框图。

图9是该预测单元的说明图。

图10是图8的相邻像素序列生成单元的优选例示图。

图11是图8的相邻像素序列生成单元的另一优选例示图。

图12是图8的预测处理单元的优选例示图。

图13是图8的预测处理单元的另一优选例示图。

图14是本发明实施例3的优选的解码装置的方框图。

图15是图14的优选的逆预测单元的方框图。

图16是图14的优选的逆预测单元的说明图。

图17是图15的相邻像素序列生成单元的优选例示图。

图18是图15的相邻像素序列生成单元的另一优选例示图。

图19是图15的逆预测处理单元的优选例示图。

图20是图15的逆预测处理单元的另一优选例示图。

图21是本发明实施例4的优选的预测单元的方框图。

图22是该预测单元的说明图。

图23是图21的相邻像素序列生成单元的优选例示图。

图24是图21的相邻像素序列生成单元的另一优选例示图。

图25是图21的逆预测处理单元的优选例示图。

图26是图21的逆预测处理单元的另一优选例示图。

图27是现有的预测装置的说明图。

图28(a)是现有的预测像素生成单元的方框图。

图28(b)是现有的预测处理单元的方框图。

具体实施方式

以下，参照附图来说明本发明的实施例。

(实施例1)

在实施例1中，举例说明基于H.26L编码方式的模式A的预测处理。

图1是本发明实施例1的优选的编码装置的方框图。如图1所示，该编码装置包括预测单元1、正交变换单元2、量化单元3、以及可变长度编码单元4。

预测单元1使用与多个预测对象像素数据构成的预测对象块相邻的多个相邻像素数据、以及多个预测对象像素数据，根据预先确定的代数式来执行预测处理。有关这一点，将在后面详细说明。

正交变换单元2对预测单元1的预测结果像素数据实施正交变换处理。作为这种情况下的正交变换，例如采用离散余弦变换(DCT)。

量化单元3对正交变换2的正交变换数据实施量化处理。

可变长度编码单元4对量化单元3的量化数据实施可变长度编码。

图2是图1的优选的预测单元1的方框图。如图2所示，预测单元1包括输出控制单元11、预测对象块存储单元12、相邻像素序列生成单元13、预测处理单元14、以及预测结果块存储单元15。

图3是图2的优选的各结构的工作的说明图。再有，在图3中，对与图2相同的部分附以相同的标号。

以下，使用图2和图3来说明图1的预测单元1的工作。

如图3所示，预测对象块存储单元12存储16个(4×4区域)的预测对象像素数据{a、b、c、d、e、f、g、h、i、j、k、l、m、n、o、p}。这16个预测对象像素数据构成预测对象块B1。

此外，该预测对象块存储单元12存储与预测对象块B1相邻的9个相邻像素数据{A、B、C、D、E、F、G、H、I}。

该预测对象块存储单元12是根据从图2的输出控制单元11输入的地址信号，输出存储的预测对象像素数据或相邻像素数据的存储器。

更具体地说，预测对象块存储单元12根据来自输出控制单元11的地址信号，将预测对象像素数据{a、b、c、d、e、f、g、h、i、j、k、l、m、n、o、p}按预测处理单元14实施运算的顺序输出到预测处理单元14。

再有，由预测处理单元14从预测对象像素数据‘a’至‘b’、‘c’、…、‘p’依次实施运算。

此外，预测对象块存储单元12根据来自输出控制单元11的地址信号，将相邻像素数据‘A’、‘B’、‘C’、‘D’输出到相邻像素序列生成单元13。

相邻像素序列生成单元13接收相邻像素数据‘A’、‘B’、‘C’、‘D’，从该相邻像素数据‘A’、‘B’、‘C’、‘D’中，按照与预先确定的代数式中包含的代数对应的每个序列，将根据预测处理单元14实施运算的顺序选择的数据按照每个序列以预测处理单元14实施运算的顺序输出。

这里，预先确定的代数式为(2X-Y-Z)/2。X、Y、Z是代数。

此外，该预先确定的代数式使用图3的预测对象像素数据{a、…、p}和相邻像素数据‘A’、‘B，、‘C’、‘D’来设定，以便可以生成图3的预测结果像素数据{a#、…、p-D}。

再有，使用图3的预测对象像素数据{a、…、p}和相邻像素数据‘A’、‘B’、‘C’、‘D’来生成图3的预测结果像素数据{a#、…、p-D}的预测处理是可采用H.26L编码方式的某个预测处理(模式A)。

该代数式是对应于代数Y的序列(在本实施例中称为‘第1序列’)和对应于代数Z的序列(在本实施例中称为‘第2序列’)。

因此，更具体地说，相邻像素序列生成单元13从相邻像素数据‘A’、‘B’、‘C’、‘D’中，根据预测处理单元14对第1序列实施运算的顺序所选择的数据，来生成第1相邻像素序列{A、B、C、D、B、C、D、D、B、C、D、D、C、D、D、D}，输出到与第1序列对应的L1行。

再有，在第1序列中，从第1相邻像素序列的相邻像素数据‘A’顺序至‘B’、‘C’、…、‘D’，由预测处理单元14实施运算。

此外，相邻像素序列生成单元13从相邻像素数据‘A’、‘B’、‘C’、‘D’中，根据预测处理单元14对第2序列实施运算的顺序所选择的数据，来生成第2相邻像素序列{B、C、D、D、B、C、D、D、C、D、D、D、C、D、D、D}，输出到与第2序列对应的行L2。

再有，在第2序列中，从第2相邻像素序列的相邻像素数据‘B’顺序至‘C’、‘D’、…、‘D’，由预测处理单元14实施运算。

预测处理单元14根据上述预定的代数式来执行预测处理。具体地说，可如下进行。

预测处理单元14按实施运算的顺序接收预测对象像素数据{a、…、p}。

预测处理单元14从与第1序列对应的L1行中，以实施运算的顺序接收第1相邻像素序列{A、…、D}。

预测处理单元14从与第2序列对应的行L2中，以实施运算的顺序接收第2相邻像素序列{B、…、D}。

然后，预测处理单元14从预测对象像素数据乘以‘2’后的乘法结果数据中减去第1相邻像素序列的相邻像素数据和第2相邻像素序列的相邻像素数据，将该减法结果数据除以‘2’，生成预测结果像素数据{a#、b#、c#、d-D、e-B、f-C、g-D、h-D、i#、j#、k-D、l-D、m-C、n-D、o-D、p-D}。

这16个预测结果像素数据{a#、…、p-D}构成预测结果块B2。

预测结果块存储单元15存储预测处理单元14生成的预测结果块B2。该预测结果块存储单元15是寄存器组或是根据地址信号输出数据的存储器。

这里，a#＝a-(A+B)/2、b#＝b-(B+C)/2、c#＝c-(C+D)/2、i#＝i-(B+C)/2、j#＝j-(C+D)/2。

下面说明图3的相邻像素序列生成单元13的细节。首先，说明相邻像素序列生成单元13的第1例。

图4是图3的相邻像素序列生成单元13的优选的第1例示图。再有，在图4中，对与图3相同的部分附以相同的标号并省略相应说明。

如图4所示，该相邻像素序列生成单元13包括相邻像素存储单元130和相邻像素选择单元131。

该相邻像素选择单元131包括切换单元132和控制单元133。

相邻像素序列生成单元13从预测对象块存储单元12中依次接收4个相邻像素数据‘A’、‘B’、‘C’、‘D’。

相邻像素存储单元130存储依次输入的相邻像素数据‘A’、‘B’、‘C’、‘D’。该相邻像素存储单元130是寄存器组。

相邻像素存储单元130将相邻像素数据‘A’、‘B’、‘C’、‘D’并行输出到切换单元132。

切换单元132根据控制单元133的指示，从输入相邻像素数据‘A’、‘B’、‘C’、‘D’的四行中，将根据预测处理单元14对第1序列实施运算的顺序所选择的行和对应于第1序列的L1行相连接。

由此，按对第1序列实施运算的顺序将相邻像素数据输出到L1行。

即，根据对第1序列实施运算的顺序所选择的数据，来生成第1相邻像素序列{A、B、C、D、B、C、D、D、B、C、D、D、C、D、D、D}，并输出到对应于第1序列的L1行。

此外，切换单元132根据控制单元133的指示，从输入相邻像素数据‘A’、‘B’、‘C’、‘D’的四行中，将根据预测处理单元14对第2序列实施运算的顺序所选择的行和对应于第2序列的行L2相连接。

由此，按对第2序列实施运算的顺序将相邻像素数据输出到L2行。

即，根据对第2序列实施运算的顺序所选择的数据，来生成第2相邻像素序列{B、C、D、D、B、C、D、D、C、D、D、D、C、D、D、D}，并输出到对应于第2序列的L2行。

再有，第1相邻像素序列受控制单元133的控制而被实施延迟，从切换单元132输出到L1行。关于这一点，将在后面详细说明。

此外，第2相邻像素序列受控制单元133的控制而被实施延迟，从切换单元132输出到L2行。关于这一点，将在后面详细说明。

下面，说明图3的相邻像素序列生成单元13的第2例。

图5是图3的相邻像素序列生成单元13的优选的第2例示图。再有，在图5中，对与图3相同的部分附以相同的标号并省略相应说明。

如图5所示，该相邻像素序列生成单元13包括相邻像素选择单元134和相邻像素存储单元137。

该相邻像素选择单元134包括切换单元135和控制单元136。

该相邻像素存储单元137包括对应于L1行的相邻像素序列存储单元139和对应于L2行的相邻像素序列存储单元138。

相邻像素序列生成单元13从预测对象块存储单元12依次接收四个相邻像素数据‘A’、‘B’、‘C’、‘D’。

切换单元135根据控制单元136的指示，在输入相邻像素数据‘A’时，将输入相邻像素数据‘A’的行和AL行相连接。

此外，切换单元135根据控制单元136的指示，在输入相邻像素数据‘B’时，将输入相邻像素数据‘B’的行和BL行相连接。

此外，切换单元135根据控制单元136的指示，在输入相邻像素数据‘C’时，将输入相邻像素数据‘C’的行和CL行相连接。

此外，切换单元135根据控制单元136的指示，在输入相邻像素数据‘D’时，将输入相邻像素数据‘D’的行和DL行相连接。

如上那样，切换单元135将对应的相邻像素数据‘A’、‘B’、‘C’、‘D’输出到对应于各相邻像素数据‘A’、‘B’、‘C’、‘D’的各行AL、BL、CL、DL。

按照预测处理单元14对第1序列实施运算的顺序，将这些行AL、BL、CL、DL布线在对应于第1序列的相邻像素序列存储单元139的预定存储位置，同时按照预测处理单元14对第2序列实施运算的顺序，将其布线在对应于第2序列的相邻像素序列存储单元138的预定存储位置。

因此，在对应于第1序列的相邻像素序列存储单元139中，按照对第1序列实施运算的顺序来存储相邻像素数据。

即，在对应于第1序列的相邻像素序列存储单元139中，存储按对第1序列实施运算的顺序排列的相邻像素数据构成的第1相邻像素序列{A、B、C、D、B、C、D、D、B、C、D、D、C、D、D、D}。

同样，在第2序列对应的相邻像素序列存储单元138中，按对第2序列实施运算的顺序来存储相邻像素数据。

即，在对应于第2序列的相邻像素序列存储单元138中，按照对第2序列实施运算的顺序存储由并列的相邻像素数据构成的第2相邻像素序列{B、C、D、D、B、C、D、D、C、D、D、D、C、D、D、D}。

再有，如上所述那样对AL、BL、CL、DL行进行布线，所以将相邻像素数据‘B’同时写入对应于相邻像素序列存储单元138、139的多个存储位置。对于相邻像素数据‘C’、‘D’也是同样。

因此，可以用一个步骤将相邻像素数据‘B’写入相邻像素序列存储单元138、139的对应的多个存储位置。对于相邻像素数据‘A’、‘C’、‘D’也是同样。

而且，对应于第1序列的相邻像素序列存储单元139以实施预测处理的顺序将存储的相邻像素数据输出到对应于第1序列的L1行。

即，对应于第1序列的相邻像素序列存储单元139将存储的第1相邻像素序列输出到对应于第1序列的L1行。

同样，对应于第2序列的相邻像素序列存储单元138以实施预测处理的顺序将存储的相邻像素数据输出到对应于第2序列的L2行。

即，对应于第2序列的相邻像素序列存储单元138将存储的第2相邻像素序列输出到对应于第2序列的L2行。

再有，第1相邻像素序列通过控制单元136的控制被实施延迟，从相邻像素序列存储单元139输出到L1行。这点将在后面详细说明。

再有，第2相邻像素序列受控制单元136的控制而被实施延迟，从相邻像素序列存储单元138输出到L2行。关于这一点，将在后面详细说明。

下面，说明图3的预测处理单元14的细节。首先，说明图3的预测处理单元14的第1例。这种情况下，作为预测处理的对象，举例说明图3的预测对象像素数据‘a’。

图6是图3的预测处理单元14的优选的第1例示图。再有，在图6中，对与图3相同的部分附以相同的标号，并省略相应说明。

如图6所示，该预测处理单元14包括移位器140、寄存器141、143、145、双输入的减法器142、144、以及移位器146。

如图6所示，将预测对象像素数据‘a’从预测对象块存储单元12读出到移位器140。

然后，移位器140向左移1位，将预测对象像素数据‘a’乘以‘2’。移位器140相当于乘法单元。再有，移位器140是可左右移位的移位器。

然后，移位器140将乘法结果数据‘2a’输出到寄存器141。

减法器142从寄存器141接收移位器140的乘法结果数据‘2a’，同时从对应于第1序列的L1行接收第1相邻像素序列的相邻像素数据‘A’。

这种情况下，第1相邻像素序列相对于预测对象块存储单元12的预测对象像素数据的输出被延迟时间t后，输出到减法器142。因此，在减法器142中，同时输入移位器140的乘法结果数据‘2a’和第1相邻像素序列的相邻像素数据‘A’。

然后，减法器142从移位器140的乘法结果数据‘2a’中减去第1相邻像素序列的相邻像素数据‘A’。

然后，减法器142将减法结果数据‘2a-A’输出到寄存器143。

减法器144从寄存器143接收减法器142的减法结果数据‘2a-A’，同时从对应于第2序列的L2行接收第2相邻像素序列的相邻像素数据‘B’。

这种情况下，第2相邻像素序列相对于减法器142的减法结果数据的输出被延迟时间t后，输出到减法器144。因此，在减法器144中，同时输入减法器142的减法结果数据‘2a-A’和第2相邻像素序列的相邻像素数据‘B’。

然后，减法器144从减法器142的减法结果数据‘2a-A’中减去第2相邻像素序列的相邻像素数据‘B’。

然后，减法器144将减法结果数据‘2a-A-B’输出到寄存器145。

移位器146从寄存器145接收减法器144的减法结果数据‘2a-A-B’。

然后，移位器146向右移1位，将减法器144的减法结果数据‘2a-A-B’除以‘2’，生成预测结果像素数据‘[a-(A+B)]/2’。移位器146相当于除法单元。再有，移位器146是仅可右移的移位器。

然后，移位器146将预测结果像素数据‘[a-(A+B)]/2’输出到预测结果块存储单元15。

与上述同样，预测处理单元14对于依次输入的预测对象像素数据、依次输入的第1相邻像素序列的相邻像素数据、依次输入的第2相邻像素序列的相邻像素数据实施运算，依次生成预测结果像素数据。

下面，说明图3的预测处理单元14的第2例。这种情况下，作为预测处理的对象，举例说明图3的预测对象像素数据‘a’。

图7是图3的预测处理单元14的优选的第2例示图。再有，在图7中，对与图3和图6相同的部分附以相同的标号，并省略相应说明。

如图7所示，该预测处理单元14包括移位器140、寄存器141、145、三输入的减法器147、以及移位器146。

如图7所示，减法器147从寄存器141接收移位器140的乘法结果数据‘2a’，从对应于第1序列的L1行接收第1相邻像素序列的相邻像素数据‘A’，从对应于第2序列的L2行接收第2相邻像素序列的相邻像素数据‘B’。

这种情况下，第1及第2相邻像素序列相对于预测对象块存储单元12的预测对象像素数据的输出被延迟时间t，并输出到减法器147，所以在减法器147中同时输入移位器140的乘法结果数据‘2a’、第1相邻像素序列的相邻像素数据‘A’、以及第2相邻像素序列的相邻像素数据‘B’。

然后，减法器147从移位器140的乘法结果数据‘2a’中减去第1相邻像素序列的相邻像素数据‘A’，从该减法结果数据‘2a-A’中减去第2相邻像素序列的相邻像素数据‘B’，获得最终减法结果数据‘2a-A-B’。

然后，减法器147将最终减法结果数据‘2a-A-B’输出到寄存器145。

移位器146从寄存器145接收减法器147的最终减法结果数据‘2a-A-B’。

然后，移位器146向右移1位，将减法器147的最终减法结果数据‘2a-A-B’除以‘2’，生成预测结果像素数据‘[a-(A+B)]/2’。

然后，移位器146将预测结果像素数据‘[a-(A+B)]/2’输出到预测结果块存储单元15。

与上述同样，预测处理单元14对依次输入的预测对象像素数据、依次输入的第1相邻像素序列的相邻像素数据、依次输入的第2相邻像素序列的相邻像素数据实施运算，依次生成预测结果像素数据。

而且，研讨使用图6的预测处理单元14进行预测处理时(使用两个双输入减法器时)的运算步骤数。

在图4的预测对象块存储单元12的相邻像素数据‘A’、‘B’、‘C’、‘D’的读出中需要4个步骤。

在对图4的相邻像素存储单元130的相邻像素数据‘A’、‘B’、‘C’、‘D’的存储中需要4个步骤。

在图6的预测处理单元14的预测处理中需要19个步骤。

因此，使用图6的预测处理单元14来进行图1的预测单元1的模式A的预测处理的运算步骤数合计为27个步骤。

再有，图6的预测处理单元14的减法器142、144是支持向量命令的减法器，运算步骤数是(要处理的像素数+3)个步骤。

此外，在使用图5的相邻像素序列生成单元13取代图4的相邻像素序列生成单元13时，在对相邻像素序列存储单元138、139的相邻像素数据‘A’、‘B’、‘C’、‘D’的存储中需要4个步骤。

另外，与使用图4的相邻像素序列生成单元13的情况同样，在相邻像素数据‘A’、‘B’、‘C’、‘D’的读出中需要4个步骤，在图6的预测处理单元14的预测处理中需要19个步骤。

因此，即使在使用图5的相邻像素序列生成单元13取代图4的相邻像素序列生成单元13时，使用图6的预测处理单元14进行图1的预测单元1的模式A的预测处理的运算步骤数合计为27个步骤。

另一方面，在图27的现有的预测装置的模式A的预测处理中，需要合计44个步骤。

从上可知，在本实施例中，可以大幅度地减少用于模式A的预测处理的运算步骤数，处理性能提高。

下面，研讨使用图7的预测处理单元14进行预测处理时(使用一个三输入减法器时)的运算步骤数。

在图4的预测对象块存储单元12的相邻像素数据‘A’、‘B’、‘C’、‘D’的读出中需要4个步骤。

在对图4的相邻像素存储单元130的相邻像素数据‘A’、‘B’、‘C’、‘D’的存储中需要4个步骤。

在图7的预测处理单元14的预测处理中需要18个步骤。

因此，使用图7的预测处理单元14来进行图1的预测单元1的模式A的预测处理的运算步骤数合计为26个步骤。

再有，如图7的预测处理单元14那样，如果使用一个三输入减法器147，则运算步骤数为(要处理的像素数+2)。

此外，即使在使用图5的相邻像素序列生成单元取代图4的相邻像素序列生成单元13时，使用图7的预测处理单元14进行图1的预测单元1的模式A的预测处理的运算步骤数也合计为26个步骤。

这样，在执行预测处理单元14的2级减法处理时，与使用两个双输入的减法器的情况(图6)相比较，使用一个三输入减法器时(图7)，可以省略一个寄存器(图6的寄存器143)，所以可以削减1个步骤的步骤数，可以进一步提高处理性能。

如上所述，在本实施例的预测单元1中，相邻像素序列生成单元13接收相邻像素数据‘A’、‘B’、‘C’、‘D’，从该相邻像索数据‘A’、‘B’、‘C’、‘D’中，按照对应于预定的代数式((2X-Y-Z)/2)中包含的代数Y、Z的每个序列(第1序列、第2序列)，将根据实施运算的顺序选择的数据按照每个序列以实施运算的顺序输出。

即，相邻像素序列生成单元13生成第1相邻像素序列和第2相邻像素序列，并输出到预测处理单元14。

然后，预测处理单元14以实施运算的顺序接收预测对象像素数据，同时相邻像素序列生成单元13按照每个序列以实施运算的顺序接收输出的数据，实施运算。

即，预测处理单元14以实施运算的顺序接收预测对象像素数据，同时接收第1相邻像素序列和第2相邻像素序列，并实施运算。

这样，本实施例的预测单元1生成第1相邻像素序列和第2相邻像素序列，执行预测处理。

因此，可以省略现有的预测装置执行的预测像素数据的生成和存储处理。其结果，可以抑制运算步骤数，可以实现处理性能高的预测单元1(预测装置)。

图1的编码装置通过配置该预测单元1，可以提高处理性能。

再有，在上述中，列举了将相邻像素数据‘A’、‘B’、‘C’、‘D’输入到相邻像素序列生成单元13，沿垂直方向执行预测处理的例子，但也可以将相邻像素数据‘E’、‘F’、‘G’、‘H’输入到相邻像素序列生成单元13，沿水平方向执行预测处理。

此外，在上述中，说明了图3的预测对象块存储单元12由存储器构成的情况，但也可以由寄存器组构成。

这种情况下，在图5中，不需要切换单元135，将从该寄存器组读出的相邻像素数据‘A’的输入行连接到AL行，将相邻像素数据‘B’的输入行连接到BL行，将相邻像素数据‘C’的输入行连接到CL行，相邻像素数据‘D’的输入行连接到DL行。

此外，在上述中，说明了图4的相邻像素存储单元130由寄存器组构成的情况，但也可以由根据地址信号输出存储的数据的存储器构成。

这种情况下，在切换单元132的前级配置寄存器组，将从该存储器读出的相邻像素数据保持在该寄存器组中。然后，将相邻像素数据从该寄存器组输出到切换单元132。

在上述中，将5×5像素区域存储在预测对象块存储单元12中并进行处理，但为了处理作为动画图像编码单位的16×16像素区域，即使将17×17像素区域存储预测对象块存储单元12中并进行处理，也可以获得同样的效果。

在上述中，作为预定的代数式，举例说明了(2X-Y-Z)/2。该代数式是举例的代数式，作为适合于可采用H.26L编码方式的某个预测处理(模式A)的代数式。

因此，可以设定预定的代数式，以便适合于采用H.26L编码方式的确定的预测处理。

此外，预定的代数式不限定于适合基于H.26L编码方式的预测处理的代数式。

因此，可以任意地设定预定的代数式，根据该代数式，可以设定与代数式中包含的代数对应的序列。

例如，可以设定预定的代数式，以便适合于可采用其他编码方式的预测处理。

此外，在作为预定的代数式一例的(2X-Y-Z)/2中，与‘X’相乘的乘数‘2’是预定的乘数的一例，除数‘2’是预定的除数的一例。

(实施例2)

在实施例2中，举例说明基于H.26L编码方式的模式B的预测处理。

本发明实施例2的编码装置的整体结构与图1所示的实施例1的编码装置的整体结构相同。

因此，以下将图1的编码装置作为实施例2的编码装置来说明。

图8是实施例2的优选的预测单元1的方框图。再有，在图8中，对与图2相同的部分附以相同的标号并省略相应说明。

如图8所示，该预测单元1包括输出控制单元11、预测对象块存储单元12、相邻像素序列生成单元13、预测处理单元16、以及预测结果块存储单元15。

图9是图8的优选的各结构的工作说明图。再有，在图9中，对与图8相同的部分附以相同的标号。

以下，使用图8和图9来说明图1的预测单元1的工作。

如图9所示，预测对象块存储单元12根据来自输出控制单元11的地址信号，将预测对象像素数据{a、b、c、d、e、f、g、h、i、j、k、l、m、n、o、p}以预测处理单元16实施运算的顺序输出到预测处理单元16。

再有，从预测对象像素数据‘a’顺序地至‘b’、‘c’、…、‘p’，由预测处理单元16实施运算。

此外，预测对象块存储单元12根据来自输出控制单元11的地址信号，将相邻像素数据{A、B、C、D、E、F、G、H、I}输出到相邻像素序列生成单元13。

相邻像素序列生成单元13接收相邻像素数据{A、B、C、D、E、F、G、H、I}，从该相邻像素数据{A、B、C、D、E、F、G、H、I}中，按照与预定的代数式中包含的代数对应的每个序列，将根据预测处理单元16实施运算的顺序所选择的数据按照每个序列以预测处理单元16实施运算的顺序输出。

这里，预定的代数式为(4R-X-2Y-Z)/4。R、X、Y、Z是代数。

此外，该预定的代数式使用图9的预测对象像素数据{a、…、p}和相邻像素数据{A、…、I}来设定，以便可生成图9的预测结果像素数据{a-A$、…、p-A$}。

再有，使用图9的预测对象像素数据{a、…、p}和相邻像素数据{A、…、I}，生成图9的预测结果像素数据{a#、…、p-D}的预测处理是可采用H.26L编码方式的某个预测处理(模式B)。

在该代数式中，有对应于代数X的序列(在本实施例中，称为‘第1序列’)、对应于代数Y的序列(在本实施例中，称为‘第2序列’)、以及对应于代数Z的序列(在本实施例中，称为‘第3序列’)。

因此，更具体地说，相邻像素序列生成单元13从相邻像素数据{A、B、C、D、E、F、G、H、I}中，根据预测处理单元16对第1序列实施运算的顺序所选择的数据，来生成第1相邻像素序列{E、I、A、B、F、E、I、A、G、F、E、I、H、G、F、E}，并输出到对应于第1序列的L1行。

再有，在第1序列中，从第1相邻像素序列的相邻像素数据‘E’顺序地至‘I’、‘A’、…、‘E’，由预测处理单元16实施运算。

此外，相邻像素序列生成单元13从相邻像素数据{A、B、C、D、E、F、G、H、I}中，根据预测处理单元16对第2序列实施运算的顺序所选择的数据，来生成第2相邻像素序列{I、A、B、C、E、I、A、B、F、E、I、A、G、F、E、I}，并输出到对应于第2序列的L2行。

再有，在第2序列中，从第2相邻像素序列的相邻像素数据‘I’顺序地至‘A’、‘B’、…、‘I’，由预测处理单元16实施运算。

此外，相邻像素序列生成单元13从相邻像素数据{A、B、C、D、E、F、G、H、I}中，根据预测处理单元16对第3序列实施运算的顺序所选择的数据，来生成第3相邻像素序列{A、B、C、D、I、A、B、C、E、I、A、B、F、E、I、A}，并输出到对应于第3序列的L3行。

再有，在第3序列中，从第3相邻像素序列的相邻像素数据‘A’顺序地至‘B’、‘C’、…、‘A’，由预测处理单元16实施运算。

预测处理单元16根据上述预定的代数式来执行预测处理。具体地说，如下进行。

预测处理单元16以实施运算的顺序来接收预测对象像素数据{a、…、p}。

此外，预测处理单元16从对应于第1序列的L1行以实施运算的顺序来接收第1相邻像素序列{E、…、E}。

此外，预测处理单元16从对应于第2序列的L2行以实施运算的顺序来接收第2相邻像素序列{I、…、I}。

此外，预测处理单元16从对应于第3序列的L3行以实施运算的顺序来接收第3相邻像素序列{A、…、A}。

然后，预测处理单元16从将预测对象像素数据乘以‘4’后的乘法结果数据中减去第1相邻像素序列的相邻像素数据。

然后，预测处理单元16从该减法结果数据中减去将第2相邻像素序列的相邻像素数据乘以‘2’后的乘法结果数据。

然后，预测处理单元16从该减法结果数据中减去第3相邻像素序列的相邻像素数据。

然后，预测处理单元16将该减法结果数据除以‘4’，生成预测结果像素数据{a-A$、b-B$、c-C$、d-D$、e-E$、f-A$、g-B$、h-C$、i-F$、j-E$、k-A$、l-B$、m-G$、n-F$、o-E$、p-A$}。

该16个预测结果像素数据{a-A$、…、p-A$}构成预测结果块B3。

预测结果块存储单元15存储预测处理单元16生成的预测结果块B3。该预测结果块存储单元15是寄存器组或是根据地址信号输出数据的存储器。

这里，D$＝(B+2C+D)//4、C$＝(A+2B+C)//4、B$＝(I+2A+B)//4、A$＝(E+2I+A)//4、E$＝(F+2E+I)//4、F$＝(G+2F+E)//4、G$＝(H+2G+F)//4。再有，//表示除法结果的四舍五入。

下面，说明图9的相邻像素序列生成单元13的细节。首先，说明相邻像素序列生成单元13的第1例。

图10是图9的相邻像素序列生成单元13的优选的第1例示图。再有，在图10中，对与图9相同的部分附以相同的标号并省略相应说明。

如图10所示，该相邻像素序列生成单元13包括相邻像素存储单元130、以及相邻像素选择单元131。

该相邻像素选择单元131包括切换单元132、以及控制单元133。

相邻像素序列生成单元13从预测对象块存储单元12依次接收9个相邻像素数据{A、B、C、D、E、F、G、H、I}。

相邻像索存储单元130存储依次输入的相邻像素数据{A、B、C、D、E、F、G、H、I}。该相邻像素存储单元130是寄存器组。

相邻像素存储单元130将相邻像素数据{A、B、C、D、E、F、G、H、I}并行输出到切换单元132。

切换单元132根据控制单元133的指示，从输入的相邻像素数据{A、B、C、D、E、F、G、H、I}的9行中，将根据预测处理单元16对第1序列实施运算的顺序所选择的行和对应于第1序列的L1行相连接。

由此，以对第1序列实施运算的顺序将相邻像素数据输出到L1行。

即，根据对第1序列实施运算的顺序所选择的数据，来生成第1相邻像素序列{E、…、E}，并输出到对应于第1序列的L1行。

此外，切换单元132根据控制单元133的指示，从输入的相邻像素数据{A、B、C、D、E、F、G、H、I}的9行中，将根据预测处理单元16对第2序列实施运算的顺序所选择的行和对应于第2序列的L2行相连接。

由此，以对第2序列实施运算的顺序将相邻像素数据输出到L2行。

即，根据对第2序列实施运算的顺序所选择的数据，来生成第2相邻像素序列{I、…、I}，并输出到对应于第2序列的L2行。

此外，切换单元132根据控制单元133的指示，从输入的相邻像素数据{A、B、C、D、E、F、G、H、I}的9行中，将根据预测处理单元16对第3序列实施运算的顺序所选择的行和对应于第3序列的L3行相连接。

由此，以对第3序列实施运算的顺序将相邻像素数据输出到L3行。

即，根据对第3序列实施运算的顺序所选择的数据，来生成第3相邻像素序列{A、…、A}，并输出到对应于第3序列的L3行。

再有，第1、第2及第3相邻像素序列受控制单元133的控制被实施延迟，从切换单元132输出到L1、L2、L3行。有关这一点，将在后面说明。

下面，说明图9的相邻像素序列生成单元13的第2例。

图11是图9的相邻像素序列生成单元13的优选的第2例示图。再有，在图11中，对与图9相同的部分附以相同的标号，并省略相应说明。

如图11所示，该相邻像素序列生成单元13包括相邻像素选择单元134、以及相邻像素存储单元137。

该相邻像素选择单元134包括切换单元135、以及控制单元136。

该相邻像素存储单元137包括对应于L1行的相邻像素序列存储单元139、对应于L2行的相邻像素序列存储单元138、以及对应于L3行的相邻像素序列存储单元170。

切换单元135根据控制单元136的指示，在输入相邻像素数据‘A’时，将输入相邻像素数据‘A’的行和AL行相连接。

此外，切换单元135根据控制单元136的指示，在输入相邻像素数据‘B’时，将输入相邻像素数据‘B’的行和BL行相连接。

此外，切换单元135根据控制单元136的指示，在输入相邻像素数据‘C’时，将输入相邻像素数据‘C’的行和CL行相连接。

此外，切换单元135根据控制单元136的指示，在输入相邻像素数据‘D’时，将输入相邻像素数据‘D’的行和DL行相连接。

此外，切换单元135根据控制单元136的指示，在输入相邻像素数据‘E’时，将输入相邻像素数据‘E’的行和EL行相连接。

此外，切换单元135根据控制单元136的指示，在输入相邻像素数据‘F’时，将输入相邻像素数据‘F’的行和FL行相连接。

此外，切换单元135根据控制单元136的指示，在输入相邻像素数据‘G’时，将输入相邻像素数据‘G’的行和GL行相连接。

此外，切换单元135根据控制单元136的指示，在输入相邻像素数据‘H’时，将输入相邻像素数据‘H’的行和HL行相连接。

此外，切换单元135根据控制单元136的指示，在输入相邻像素数据‘I’时，将输入相邻像素数据‘I’的行和IL行相连接。

如以上这样，切换单元135将对应的相邻像素数据{A、B、C、D、E、F、G、H、I}输出到对应于各相邻像素数据{A、B、C、D、E、F、G、H、I}的各AL～IL行。

根据预测处理单元16对第1序列实施运算的顺序，将该AL～IL行布线在对应于第1序列的相邻像素序列存储单元139的预定存储位置上，根据预测处理单元16对第2序列实施运算的顺序，将AL～IL行布线在对应于第2序列的相邻像素序列存储单元138的预定存储位置上，根据预测处理单元16对第3序列实施运算的顺序，将AL～IL行布线在对应于第3序列的相邻像素序列存储单元170的预定存储位置上。

因此，在对应于第1序列的相邻像素序列存储单元139中，以对第1序列实施运算的顺序来存储相邻像素数据。

即，在对应于第1序列的相邻像素序列存储单元139中，以对第1序列实施运算的顺序来存储由排列的相邻像素数据构成的第1相邻像素序列{E、…、E}。

同样，在对应于第2序列的相邻像素序列存储单元138中，以对第2序列实施运算的顺序来存储相邻像素数据。

即，在对应于第2序列的相邻像素序列存储单元138中，以对第2序列实施运算的顺序来存储由排列的相邻像素数据构成的第2相邻像素序列{I、…、I}。

同样，在对应于第3序列的相邻像素序列存储单元170中，以对第3序列实施运算的顺序来存储相邻像素数据。

即，在对应于第3序列的相邻像素序列存储单元170中，以对第3序列实施运算的顺序来存储由排列的相邻像素数据构成的第3相邻像素序列{A、…、A}。

再有，如上所述，对AL～IL行进行布线，所以将相邻像素数据‘A’同时写入与相邻像素序列存储单元138、139、170对应的多个存储位置。对于其他相邻像素数据也是同样。

因此，可以将相邻像素数据‘A’用一个步骤写入与相邻像素序列存储单元138、139、170对应的多个存储位置。对于其他相邻像素数据也是同样。

而且，对应于第1序列的相邻像素序列存储单元139将存储的相邻像素数据以实施预测处理的顺序输出到对应于第1序列的L1行。

即，对应于第1序列的相邻像素序列存储单元139将存储的第1相邻像素序列输出到对应于第1序列的L1行。

同样，对应于第2序列的相邻像素序列存储单元138将存储的相邻像素数据以实施预测处理的顺序输出到对应于第2序列的L2行。

即，对应于第2序列的相邻像素序列存储单元138将存储的第2相邻像素序列输出到对应于第2序列的L2行。

同样，对应于第3序列的相邻像素序列存储单元170将存储的相邻像素数据以实施预测处理的顺序输出到对应于第3序列的L3行。

即，对应于第3序列的相邻像素序列存储单元170将存储的第3相邻像素序列输出到对应于第3序列的L3行。

再有，第1、第2及第3相邻像素序列受控制单元136的控制被实施延迟，从相邻像素序列存储单元139、138、170输出到L1、L2、L3行。有关这一点，将在后面说明。

下面，说明图9的预测处理单元16的细节。首先，说明图9的预测处理单元16的第1例。这种情况下，作为预测处理对象，举例说明图9的预测对象像素数据‘a’。

图12是图9的预测处理单元16的优选的第1例示图。再有，在图12中，对与图9相同的部分附以相同的标号，并省略相应说明。

如图12所示，该预测处理单元16包括移位器148、152、寄存器149、151、153、155、157、双输入减法器150、154、156、以及移位器158。

如图12所示，将相邻像素数据‘a’从预测对象块存储单元12读出到移位器148。

然后，移位器148将预测对象像素数据‘a’乘以‘4’。移位器148相当于乘法单元。再有，移位器148是可左右移位的移位器。

然后，移位器148将乘法结果数据‘4a’输出到寄存器149。

减法器150从寄存器149接收移位器148的乘法结果数据‘4a’，同时从对应于第1序列的L1行接收第1相邻像素序列的相邻像素数据‘E’。

这种情况下，使第1相邻像素序列相对于来自预测对象块存储单元12的预测对象像素数据的输出被延迟时间t后，输出到减法器150。因此，在减法器150中，同时输入移位器148的乘法结果数据‘4a’和第1相邻像素序列的相邻像素数据‘E’。

然后，减法器150从移位器148的乘法结果数据‘4a’中减去第1相邻像素序列的相邻像素数据‘E’。

然后，减法器150将减法结果数据‘4a-E’输出到寄存器151。

另一方面，将第2相邻像素序列的相邻像素数据‘I’从L2行输出到寄存器152。

这种情况下，使第2相邻像素序列相对于来自预测对象块存储单元12的预测对象像素数据的输出被延迟时间t后，输出到移位器152。

因此，在对减法器150输入第1相邻像素序列的相邻像素数据‘E’的同时，将第2相邻像素序列的相邻像素数据‘I’输入到移位器152。

然后，移位器152将输入的第2相邻像素序列的相邻像素数据‘I’乘以‘2’。

然后，移位器152将乘法结果数据‘2I’输出到寄存器153。移位器152相当于乘法单元。再有，移位器152是可左右移位的移位器。

减法器154同时接收来自寄存器151的减法器150的减法结果数据‘4a-E’和来自寄存器153的移位器152的乘法结果数据‘2I’。

然后，减法器154从减法器150的减法结果数据‘4a-E’中减去移位器152的乘法结果数据‘2I’。

然后，减法器154将减法结果数据‘4a-E-2I’输出到寄存器155。

减法器156接收来自寄存器155的减法器154的减法结果数据‘4a-E-2I’，同时从L3行接收第3相邻像素序列的相邻像素数据‘A’。

这种情况下，第3相邻像素序列相对于来自减法器154的减法结果数据的输出被延迟时间t后，输出到减法器156。因此，在减法器156中，同时输入减法器154的减法结果数据‘4a-E-2I’和第3相邻像素序列的相邻像素数据‘A’。

然后，减法器156从减法器154的减法结果数据‘4a-E-2I’中减去第3相邻像素序列的相邻像素数据‘A’。

然后，减法器156将减法结果数据‘4a-E-2I-A’输出到寄存器157。

移位器158从寄存器157接收减法器156的减法结果数据‘4a-E-2I-A’。

然后，移位器158将减法器156的减法结果数据‘4a-E-2I-A’除以‘4’，并生成预测结果像素数据‘(a-(E+2I+A))//4’。移位器158相当于除法单元。再有，移位器158是仅可向右移位的移位器。

然后，移位器158将预测结果像素数据‘(a-(E+2I+A))//4’输出到预测结果块存储单元15。

与上述同样，预测处理单元16对于依次输入的预测对象像素数据、依次输入的第1相邻像素序列的相邻像素数据、依次输入的第2相邻像素序列的相邻像素数据、以及依次输入的第3相邻像素序列的相邻像素数据实施运算，依次生成预测结果像素数据。

下面，说明图9的预测处理单元16的第2例。这种情况下，作为预测处理的对象，举例说明图9的预测对象像素数据‘a’。

图13是图9的预测处理单元16的优选的第2例示图。再有，在图13中，对与图9或图12相同的部分附以相同的标号，并省略相应说明。

如图13所示，该预测处理单元16包括移位器148、159、寄存器149、160、157、四输入减法器161、以及移位器158。

如图13所示，在对移位器148输入预测对象像素数据‘a’的同时，将第2相邻像素序列的相邻像素数据‘I’从L2行输入到移位器159。

然后，移位器159将第2相邻像素序列的相邻像素数据‘I’乘以‘2’。

然后，移位器159将乘法结果数据‘2I’输出到寄存器160。移位器159相当于乘法单元。再有，移位器159是可向左右移位的移位器。

减法器161从寄存器149接收移位器148的乘法结果数据‘4a’，从对应于第1序列的L1行接收第1相邻像素序列的相邻像素数据‘E’，从寄存器160接收移位器159的乘法结果数据‘2I’，从对应于第3序列的L3行接收第3相邻像素序列的相邻像素数据‘A’。

这种情况下，使第1及第3相邻像素序列相对于来自预测对象块存储单元12的预测对象像素数据的输出被延迟时间t后，输出到减法器161，所以在减法器161中，同时输入移位器148的乘法结果数据‘4a’、第1相邻像素序列的相邻像素数据‘E’、移位器159的乘法结果数据‘2I’、以及第3相邻像素序列的相邻像素数据‘A’。

然后，减法器161从移位器148的乘法结果数据‘4a’中减去第1相邻像素序列的相邻像素数据‘E’，从该减法结果数据‘4a-E’中减去移位器159的乘法结果数据‘2I’，从该减法结果数据‘4a-E-2I’中减去第3相邻像素序列的相邻像素数据‘A’，得到最终的减法结果数据‘4a-E-2I-A’。

然后，减法器161将最终的减法结果数据‘4a-E-2I-A’输出到寄存器157。

移位器158从寄存器157接收减法器161的最终的减法结果数据‘4a-E-2I-A’。

然后，移位器158将减法器161的最终的减法结果数据‘4a-E-2I-A’除以‘4’，并生成预测结果像素数据‘(a-(E+2I+A))//4’。

然后，移位器158将像素数据‘(a-(E+2I+A))//4’输出到预测结果块存储单元15。

与上述同样，预测处理单元16对依次输入的预测对象像素数据、依次输入的第1相邻像素序列的相邻像素数据、依次输入的第2相邻像素序列的相邻像素数据、以及依次输入的第3相邻像素序列的相邻像素数据实施运算，依次生成预测结果像素数据。

下面，研讨使用图12的预测处理单元16进行预测处理时(使用3个双输入减法器时)的运算步骤数。

在读出来自图10的预测对象块存储单元12的相邻像素数据{A、B、C、D、E、F、G、H、I}中需要9个步骤。

在存储对图10的相邻像素存储单元130的相邻像素数据{A、B、C、D、E、F、G、H、I}中需要9个步骤。

在图12的预测处理单元16的预测处理中需要20个步骤。

因此，使用图12的预测处理单元16进行图1的预测单元1的模式B的预测处理的运算步骤数合计为38个步骤。

再有，图12的预测处理单元16的减法器150、154、156是支持向量命令的减法器，运算步骤数为(要处理的像素数+4)个步骤。

此外，在使用图11的相邻像素序列生成单元13取代图10的相邻像素序列生成单元13时，在存储对相邻像素序列存储单元138、139、170的相邻像素数据{A、B、C、D、E、F、G、H、I}中需要9个步骤。

另外，与使用图10的相邻像素序列生成单元13时同样，在读出相邻像素数据{A、B、C、D、E、F、G、H、I}中需要9个步骤，在图12的预测处理单元16的预测处理中需要20个步骤。

因此，即使在使用图11的相邻像素序列生成单元13取代图10的相邻像素序列生成单元13时，使用图12的预测处理单元16进行图1的预测单元1的模式B的预测处理的运算步骤数也合计为38个步骤。

另一方面，在现有的预测装置的模式B的预测处理中，需要合计71个步骤。

从以上可知，在本实施例中，可以大幅度地减少用于模式B的预测处理的运算步骤数，处理性能提高。

下面，研讨使用图13的预测处理单元16进行预测处理时(使用一个四输入减法器时)的运算步骤数。

在读出来自图10的预测对象块存储单元12的相邻像素数据{A、B、C、D、E、F、G、H、I}中需要9个步骤。

在存储对图10的相邻像素序列生成单元130的相邻像素数据{A、B、C、D、E、F、G、H、I}中需要9个步骤。

在图13的预测处理单元16的预测处理中需要18个步骤。

因此，使用图13的预测处理单元16进行图1的预测单元1的模式B的预测处理的运算步骤数合计为36个步骤。

再有，如图13的预测处理单元16那样，如果使用一个四输入减法器161，则运算步骤数为(要处理的像素数+2)个步骤。

此外，即使在使用图11的相邻像素序列生成单元13取代图10的相邻像素序列生成单元13时，使用图13的预测处理单元16进行图1的预测单元1的模式B的预测处理的运算步骤数也为合计为36个步骤。

这样，在由预测处理单元16执行3级减法处理时，与使用三个双输入减法器的情况(图12)相比，使用一个四输入减法器的情况(图13)可以省略两个寄存器(图12的寄存器151、155)，所以可削减两个步骤的步骤数，可以进一步提高处理性能。

如上所述，在本实施例的预测单元1中，相邻像素序列生成单元13接收相邻像素数据{A、B、C、D、E、F、G、H、I}，从该相邻像素数据{A、B、C、D、E、F、G、H、I}中，按照与预定的代数式((4R-X-2Y-Z)/4)中包含的代数X、Y、Z对应的每个序列(第1序列、第2序列、第3序列)，将根据实施运算顺序所选择的数据按照每个序列以实施运算的顺序输出。

即，相邻像素序列生成单元13生成第1相邻像素序列、第2相邻像素序列、以及第3相邻像素序列，并输出到预测处理单元16。

然后，预测处理单元16以实施运算的顺序接收预测对象像素数据，同时相邻像素序列生成单元13按照每个序列接收以实施运算顺序输出的数据，并实施运算。

即，预测处理单元16以实施运算的顺序接收预测对象像素数据，同时接收第1相邻像素序列、第2相邻像素序列、以及第3相邻像素序列，并实施运算。

于是，本实施例的预测单元1生成第1相邻像素序列、第2相邻像素序列、以及第3相邻像素序列，并执行预测处理。

因此，可以省略现有的预测装置执行的预测像素数据的生成和存储的处理。其结果，可以抑制运算步骤数，可以实现处理性能高的预测单元1(预测装置)。

图1的编码装置通过配有该预测单元1，可以提高处理性能。

再有，在上述中，说明了图9的预测对象块存储单元12由存储器构成的情况，但也可以由寄存器组构成。

这种情况下，在图11中，不需要切换单元135，将从该寄存器组读出的相邻像素数据‘A’的输入行连接到AL行，将相邻像素数据‘B’的输入行连接到BL行，将相邻像素数据‘C’的输入行连接到CL行，相邻像素数据‘D’的输入行连接到DL行，将相邻像素数据‘E’的输入行连接到EL行，将相邻像素数据‘F’的输入行连接到FL行，将相邻像素数据‘G’的输入行连接到GL行，将相邻像素数据‘H’的输入行连接到HL行，将相邻像素数据‘I’的输入行连接到行IL。

此外，在上述中，说明了图10的相邻像素存储单元130由寄存器组构成的情况，但也可以由根据地址信号输出存储的数据的存储器构成。

这种情况下，在切换单元132的前级配置寄存器组，将从该存储器读出的相邻像素数据保持在该寄存器组中。然后，将相邻像素数据从该寄存器组输出到切换单元132。

在上述中，将5×5像素区域存储在预测对象块存储单元12中并进行处理，但为了处理作为动画图像编码单位的16×16像素区域，即使将17×17像素区域存储预在测对象块存储单元12中并进行处理，也可以获得同样的效果。

此外，通过设置图2的预测处理单元14，在图8的相邻像素序列生成单元13中生成实施例1那样的第1相邻像素序列和第2相邻像素序列，并输出到该预测处理单元14，可以执行基于H.26L编码方式的模式A的预测处理。

在上述中，作为预定的代数式，举例说明了(4R-X-2Y-Z)/4。该代数式是举例的代数式，作为适合于可采用H.26L编码方式的某个预测处理(模式B)的代数式。

因此，可以设定预定的代数式，以便适合于采用H.26L编码方式的确定的预测处理。

此外，预定的代数式不限定于适合基于H.26L编码方式的预测处理的代数式。

因此，可以任意地设定预定的代数式，根据该代数式，可以设定与代数式中包含的代数对应的序列。

例如，可以设定预定的代数式，以便适合于可采用其他编码方式的预测处理。

此外，在作为预定的代数式一例的(4R-X-2Y-Z)/4中，与‘R’相乘的乘数‘4’是预定的第1乘数的一例，与‘Y’相乘的乘数‘2’是预定的第2乘数的一例，除数‘4’是预定的除数的一例。

(实施例3)

在实施例3中，举例说明对于通过实施例1的预测处理(基于H.26L编码方式的模式A的预测处理)生成的预测结果像素数据，实施正交变换、量化、及可变长度编码，并对生成的编码数据进行解码的解码装置。

图14是本发明实施例3的优选的解码装置方框图。如图14所示，该解码装置包括可变长度解码单元5、逆量化单元6、逆正交变换单元7、以及逆预测单元8。

可变长度解码单元5对编码数据实施可变长度解码。逆量化单元6对于可变长度解码单元5的解码数据实施逆量化处理。

逆正交变换单元7对于逆量化单元6的逆量化数据实施逆正交变换处理。作为这种情况下的逆正交变换，例如采用解离散余弦变换(IDCT)。

逆预测单元8对于逆正交变换单元7的逆正交变换数据实施逆预测处理。该逆正交变换数据是逆预测对象像素数据。

图15是图14的优选的逆预测单元8的方框图。如图15所示，逆预测单元8包括输出控制单元50、逆预测对象块存储单元51、相邻像素序列生成单元52、逆预测处理单元53、以及逆预测结果块存储单元54。

图16是图15的优选的各结构的工作说明图。再有，在图16中，对与图15相同的部分附以相同的标号。

以下，使用图15和图16来说明图14的逆预测单元8的工作。

如图16所示，逆预测对象块存储单元51存储16个(4×4区域)的逆预测对象像素数据{a#、b#、c#、d-D、e-B、f-C、g-D、h-D、i#、j#、k-D、l-D、m-C、n-D、o-D、p-D}。该16个逆预测对象像素数据构成逆预测对象块BB1。

此外，逆预测对象块存储单元51存储与逆预测对象块BB1相邻的9个相邻像素数据{A、B、C、D、E、F、G、H、I}。

该逆预测对象块存储单元51是根据从图15的输出控制单元50输入的地址信号，输出存储的逆预测对象像素数据或相邻像素数据的存储器。

更具体地说，逆预测对象块存储单元51根据来自输出控制单元50的地址信号，将逆预测对象像素数据{a#、b#、c#、d-D、e-B、f-C、g-D、h-D、i#、j#、k-D、l-D、m-C、n-D、o-D、p-D}以逆预测处理单元53实施运算的顺序输出到逆预测处理单元53。

再有，从逆预测对象像素数据‘a#’顺序地至‘b#’、‘c#’、…、‘p-D’，由逆预测处理单元53实施运算。

此外，逆预测对象块存储单元51根据来自输出控制单元50的地址信号，将相邻像素数据‘A’、‘B’、‘C’、‘D’输出到相邻像素序列生成单元52。

相邻像素序列生成单元52接收相邻像素数据‘A’、‘B’、‘C’、‘D’，从该相邻像素数据‘A’、‘B’、‘C’、‘D’中，按照与预定的代数式中包含的代数对应的每个序列，将根据逆预测处理单元53实施运算的顺序所选择的数据按照每个序列以逆预测处理单元53实施运算的顺序输出。

这里，预定的代数式为(2X+Y+Z)/2。X、Y、Z为代数。

此外，设定该预定的代数式，以便使用图16的逆预测对象像素数据{a#、…、p-D}和相邻像素数据‘A’、‘B’、‘C’、‘D’可生成图16的逆预测结果像素数据{a、…、p}。

再有，使用图16的逆预测对象像素数据{a#、…、p-D}和相邻像素数据‘A’、‘B’、‘C’、‘D’来生成图16的逆预测结果像素数据{a、…、p}的逆预测处理是适合可采用H.26L编码方式的预测处理(模式A)的逆预测处理。

在该代数式中，有对应于代数Y的序列(在本实施例中，称为‘第1序列’)和对应于代数Z的序列(在本实施例中，称为‘第2序列’)。

因此，更具体地说，相邻像素序列生成单元52从相邻像素数据‘A’、‘B’、‘C’、‘D’中，根据逆预测处理单元53对第1序列实施运算的顺序所选择的数据，来生成第1相邻像素序列{A、B、C、D、B、C、D、D、B、C、D、D、C、D、D、D}，并输出到对应于第1序列的L1行。

再有，在第1序列中，从第1相邻像素序列的相邻像素数据‘A’顺序地至‘B’、‘C’、…、‘D’，由逆预测处理单元53实施运算。

此外，相邻像素序列生成单元52从相邻像素数据‘A’、‘B’、‘C’、‘D’中，根据逆预测处理单元53对第2序列实施运算的顺序所选择的数据，来生成第2相邻像素序列{B、C、D、D、B、C、D、D、C、D、D、D、C、D、D、D}，并输出到对应于第2序列的L2行。

再有，在第2序列中，从第2相邻像素序列的相邻像素数据‘B’顺序地至‘C’、‘D’、…、‘D’，由逆预测处理单元53实施运算。

逆预测处理单元53根据上述预定的代数式来执行逆预测处理。具体地说，如下进行该处理。

逆预测处理单元53以实施运算的顺序接收逆预测对象像素数据{a#、…、p-D}。

此外，逆预测处理单元53从对应于第1序列的L1行以实施运算的顺序接收第1相邻像素数据{A、…、D}。

此外，逆预测处理单元53从对应于第2序列的L2行以实施运算的顺序接收第1相邻像素数据{B、…、D}。

然后，逆预测处理单元53将逆预测对象像素数据乘以‘2’后的乘法结果数据、第1相邻像素序列的相邻像素数据、第2相邻像素序列的相邻像素数据相加，将该加法结果数据除以‘2’，生成逆预测结果像素数据{a、b、c、d、e、f、g、h、i、j、k、l、m、n、o、p}。

这16个逆预测结果像素数据{a、…、p}构成逆预测结果块BB2。

逆预测结果块存储单元54存储逆预测处理单元53生成的逆预测结果块BB2。该逆预测结果块存储单元54是寄存器组或是根据地址信号输出数据的存储器。

这里，a#＝a-(A+B)/2、b#＝b-(B+C)/2、c#＝c-(C+D)2、i#＝i-(B+C)/2、j#＝j-(C+D)/2。

下面，说明图16的相邻像素序列生成单元52的细节。首先，说明相邻像素序列生成单元52的第1例。

图17是图16的相邻像素序列生成单元52的优选的第1例示图。再有，在图17中，对与图16相同的部分附以相同的标号，并省略相应说明。

如图17所示，该相邻像素序列生成单元52包括相邻像素存储单元520和相邻像素选择单元521。

该相邻像素选择单元521包括切换单元522和控制单元523。

相邻像素序列生成单元52从逆预测对象块存储单元51依次接收四个相邻像素数据‘A’、‘B’、‘C’、‘D’。相邻像素存储单元520存储依次输入的相邻像素数据‘A’、‘B’、‘C’、‘D’。该相邻像素存储单元520是寄存器组。

相邻像素存储单元520将相邻像素数据‘A’、‘B’、‘C’、‘D’并行输出到切换单元522。

切换单元522根据控制单元523的指示，从输入相邻像素数据‘A’、‘B’、‘C’、‘D’的四行中，将逆预测处理单元53根据对第1序列实施运算的顺序所选择的行和对应于第1序列的L1行相连接。

由此，将相邻像素数据以对第1序列实施运算的顺序输出到L1行。

即，根据对第1序列实施运算的顺序所选择的数据，来生成第1相邻像素序列{A、B、C、D、B、C、D、D、B、C、D、D、C、D、D、D}，并输出到对应于第1序列的L1行。

此外，切换单元522根据控制单元523的指示，从输入相邻像素数据‘A’、‘B’、‘C’、‘D’的四行中，将逆预测处理单元53根据对第2序列实施运算的顺序所选择的行和对应于第2序列的L2行相连接。

由此，将相邻像素数据以对第2序列实施运算的顺序输出到L2行。

即，根据对第2序列实施运算的顺序所选择的数据，来生成第2相邻像素序列{B、C、D、D、B、C、D、D、C、D、D、D、C、D、D、D}，并输出到对应于第2序列的L2行。

再有，第1相邻像素序列受控制单元523控制而被实施延迟，并从切换单元522输出到L1行。有关这点，将在后面说明。

此外，第2相邻像素序列受控制单元523控制而被实施延迟，并从切换单元522输出到L2行。有关这点，将在后面说明。

下面，说明图16的相邻像素序列生成单元52的第2例。

图18是图16的相邻像素序列生成单元52的优选的第2例示图。再有，在图18中，对与图16相同的部分附以系统的标号，并省略相应说明。

如图18所示，该相邻像素序列生成单元52包括相邻像素选择单元524和相邻像素存储单元527。

该相邻像素选择单元524包括切换单元525和控制单元526。

该相邻像素存储单元527包括对应于L1行的相邻像素序列存储单元529和对应于L2行的相邻像素序列存储单元528。

相邻像素序列生成单元52从逆预测结果块存储单元51依次接收四个相邻像素数据‘A’、‘B’、‘C’、‘D’。

切换单元525根据控制单元526的指示，在输入相邻像素数据‘A’时，将输入相邻像素数据‘A’的行和AL行相连接。

此外，切换单元525根据控制单元526的指示，在输入相邻像素数据‘B’时，将输入相邻像素数据‘B’的行和BL行相连接。

此外，切换单元525根据控制单元526的指示，在输入相邻像素数据‘C’时，将输入相邻像素数据‘C’的行和CL行相连接。

此外，切换单元525根据控制单元526的指示，在输入相邻像素数据‘D’时，将输入相邻像素数据‘D’的行和DL行相连接。

如上所述，切换单元525将对应的相邻像素数据‘A’、‘B’、‘C’、‘D’输出到对应于各相邻像素数据‘A’、‘B’、‘C’、‘D’的各AL、BL、CL、DL行。

按照逆预测处理单元53对第1序列实施运算的顺序，将这些行AL、BL、CL、DL布线在对应于第1序列的相邻像素序列存储单元529的预定存储位置，同时按照逆预测处理单元53对第2序列实施运算的顺序，将其布线在对应于第2序列的相邻像素序列存储单元528的预定存储位置。

因此，在对应于第1序列的相邻像素序列存储单元529中，按照对第1序列实施运算的顺序来存储相邻像素数据。

即，在对应于第1序列的相邻像素序列存储单元529中，按照对第1序列实施运算的顺序存储由并列的相邻像素数据构成的第1相邻像素序列{A、B、C、D、B、C、D、D、B、C、D、D、C、D、D、D}。

同样，在对应于第2序列的相邻像素序列存储单元528中，按照对第2序列实施运算的顺序来存储相邻像素数据。

即，在对应于第2序列的相邻像素序列存储单元528中，按照对第2序列实施运算的顺序存储由并列的相邻像素数据构成的第2相邻像素序列{B、C、D、D、B、C、D、D、C、D、D、D、C、D、D、D}。

再有，如上所述，对AL、BL、CL、DL行进行布线，所以将相邻像素数据‘B’同时写入对应于相邻像素序列存储单元528、529的多个存储位置。对于相邻像素数据‘C’、‘D’也是同样。

因此，可以用一个步骤将相邻像素数据‘B’写入相邻像素序列存储单元528、529的对应的多个存储位置。对于相邻像素数据‘A’、‘C’、‘D’也是同样。

而且，对应于第1序列的相邻像素序列存储单元529以实施预测处理的顺序将存储的相邻像素数据输出到对应于第1序列的L1行。

即，对应于第1序列的相邻像素序列存储单元529将存储的第1相邻像素序列输出到对应于第1序列的L1行。

同样，对应于第2序列的相邻像素序列存储单元528以实施预测处理的顺序将存储的相邻像素数据输出到对应于第2序列的L2行。

即，对应于第2序列的相邻像素序列存储单元528将存储的第2相邻像素序列输出到对应于第2序列的L2行。

再有，第1相邻像素序列受控制单元526控制而被延迟，并从相邻像素序列存储单元529输出到L1行。有关这一点，将在后面详细说明。

此外，第2相邻像素序列受控制单元526控制而被延迟，并从相邻像素序列存储单元528输出到L2行。有关这一点，将在后面详细说明。

下面，说明图16的逆预测处理单元53的细节。首先，说明图16的逆预测处理单元53的第1例。这种情况下，作为预测处理的对象，举例说明图16的逆预测对象像素数据‘a#’。

图19是图16的逆预测处理单元53的优选的第1例示图。再有，在图19中，对与图16相同的部分附以相同的标号，并省略相应说明。

如图19所示，该逆预测处理单元53包括移位器530、寄存器531、533、535、双输入加法器532、534、以及移位器536。

如图19所示，将逆预测对象像素数据‘a#＝a-(A+B)/2’从逆预测对象块存储单元51读出到移位器530。

然后，移位器530向左移1位，将逆预测对象像素数据‘a#＝a-(A+B)/2’乘以‘2’。移位器530相当于乘法单元。再有，移位器530是可向左右移位的移位器。

然后，移位器530将乘法结果数据‘2a-A-B’输出到寄存器531。

加法器532从寄存器531接收移位器530的乘法结果数据‘2a-A-B’，同时从对应于第1序列的L1行接收第1相邻像素序列的相邻像素数据‘A’。

这种情况下，第1相邻像素序列相对于逆预测对象块存储单元51的逆预测对象像素数据的输出被延迟时间t后，输出到加法器532。因此，在加法器532中，同时输入移位器530的乘法结果数据‘2a-A-B’和第1相邻像素序列的相邻像素数据‘A’。

然后，加法器532将移位器530的乘法结果数据‘2a-A-B’和第1相邻像素序列的相邻像素数据‘A’相加。

然后，加法器532将加法结果数据‘2a-B’输出到寄存器533。

加法器534从寄存器533接收加法器532的加法结果数据‘2a-B’，同时从对应于第2序列的L2行接收第2相邻像素序列的相邻像素数据‘B’。

这种情况下，第2相邻像素序列相对于加法器532的加法结果数据的输出被延迟时间t后，输出到加法器534。因此，在加法器534中，同时输入加法器532的加法结果数据‘2a-B’和第2相邻像素序列的相邻像素数据‘B’。

然后，加法器534将加法器532的加法结果数据‘2a-B’和第2相邻像素序列的相邻像素数据‘B’相加。

然后，加法器534将加法结果数据‘2a’输出到寄存器535。

移位器536从寄存器535接收加法器534的加法结果数据‘2a’。

然后，移位器536向右移1位，将加法器534的加法结果数据除以‘2’，生成逆预测结果像素数据‘a’。移位器536相当于除法单元。再有，移位器536是仅可向右移位的移位器。

然后，移位器536将逆预测结果像素数据‘a’输出到逆预测结果块存储单元54。

与上述同样，逆预测处理单元53对依次输入的逆预测对象像素数据、依次输入的第1相邻像素序列的相邻像素数据、依次输入的第2相邻像素序列的相邻像素数据实施运算，依次生成逆预测结果像素数据。

下面，说明图16的逆预测处理单元53的第2例。这种情况下，作为预测处理的对象，举例说明图16的逆预测对象像素数据‘a#’。

图20是图16的逆预测处理单元53的优选的第2例示图。再有，在图20中，对与图16和图19相同的部分附以相同的标号，并省略相应说明。

如图20所示，该逆预测处理单元53包括移位器530、寄存器531、535、三输入加法器537、以及移位器536。

如图20所示，加法器537从寄存器531接收移位器530的乘法结果数据‘2a-A-B’，从对应于第1序列的L1行接收第1相邻像素序列的相邻像素数据‘A’，从对应于第2序列的L2行接收第2相邻像素序列的相邻像素数据‘B’。

这种情况下，使第1及第2相邻像素序列相对于逆预测对象块存储单元51的逆预测对象像素数据的输出被延迟时间t后，输出到加法器537，所以在加法器537中，同时输入移位器530的乘法结果数据‘2a#’、第1相邻像素序列的相邻像素数据‘A’、以及第2相邻像素序列的相邻像素数据‘B’。

然后，加法器537将移位器530的乘法结果数据‘2a-A-B’和第1相邻像素序列的相邻像素数据‘A’相加，并将该加法结果数据‘2a-B’和第2相邻像素序列的相邻像素数据‘B’相加，得到最终的加法结果数据‘2a’。

然后，加法器537将最终的加法结果数据‘2a’输出到寄存器535。

移位器536从寄存器535接收加法器537的最终的加法结果数据‘2a’。

然后，移位器536向右移1位，将加法器537的最终加法结果数据‘2a’除以‘2’，并生成逆预测结果像素数据‘a’。

然后，移位器536将逆预测结果像素数据‘a’输出到逆预测结果块存储单元54。

与上述同样，逆预测处理单元53对依次输入的逆预测对象像素数据、依次输入的第1相邻像素序列的相邻像素数据、依次输入的第2相邻像素序列的相邻像素数据实施运算，依次生成逆预测结果像素数据。

下面，研讨使用图19的逆预测处理单元53进行预测处理时(使用两个双输入加法器时)的运算步骤数。

在读出来自图17的逆预测对象块存储单元51的相邻像素数据‘A’、‘B’、‘C’、‘D’中需要4个步骤。

在存储对图17的相邻像素存储单元520的相邻像素数据‘A’、‘B’、‘C’、‘D’中需要4个步骤。

在图19的逆预测处理单元53的逆预测处理中需要19个步骤。

因此，使用图19的逆预测处理单元53进行图14的逆预测单元8的模式A的逆预测处理的运算步骤数合计为27个步骤。

再有，图19的逆预测处理单元53的加法器532、534是支持向量命令的加法器，运算步骤数为(要处理的像素数+3)个步骤。

此外，在使用图18的相邻像素序列生成单元52取代图17的相邻像素序列生成单元52时，在存储对相邻像素序列存储单元528、529的相邻像素数据‘A’、‘B’、‘C’、‘D’中需要4个步骤。

另外，与使用图17的相邻像素序列生成单元52的情况相同，在读出相邻像素数据‘A’、‘B’、‘C’、‘D’中需要4个步骤，在图19的逆预测处理单元53的逆预测处理中需要19个步骤。

因此，即使在使用图18的相邻像素序列生成单元52取代图17的相邻像素序列生成单元52时，使用图19的逆预测处理单元53进行图14的逆预测单元8的模式A的逆预测处理的运算步骤数仍合计为27个步骤。

另一方面，同样考虑现有的预测装置的模式A的预测处理，在现有的逆预测装置的模式A的逆预测处理中，需要合计44个步骤。

从上可知，在本实施例中，可以大幅度地减少用于模式A的逆预测处理的运算步骤数，处理性能提高。

下面，研讨使用图20的逆预测处理单元53进行逆预测处理时(使用一个三输入减法器时)的运算步骤数。

在读出图17的逆预测对象块存储单元51的相邻像素数据‘A’、‘B’、‘C’、‘D’中需要4个步骤。

在存储对图17的相邻像素存储单元520的相邻像素数据‘A’、‘B’、‘C’、‘D’中需要4个步骤。

在图20的逆预测处理单元53的逆预测处理中需要18个步骤。

因此，使用图20的逆预测处理单元53进行图14的逆预测单元8的模式A的逆预测处理的运算步骤数合计为26个步骤。

再有，如图20的逆预测处理单元53那样，如果使用一个三输入加法器537，则运算步骤数被(要处理的像素数+2)个步骤。

此外，即使在使用图18的相邻像素序列生成单元52取代图17的相邻像素序列生成单元52时，使用图20的逆预测处理单元53进行图14的逆预测单元8的模式A的逆预测处理的运算步骤数仍合计为26个步骤。

这样，在由逆预测处理单元53执行两级加法处理时，与使用两个双输入加法器的情况(图19)相比，使用一个三输入加法器的情况(图20)可以省略一个寄存器(图19的寄存器533)，所以可削减一个步骤的步骤数，可以进一步提高处理性能。

如上所述，在本实施例的逆预测单元8中，相邻像素序列生成单元52接收相邻像素数据‘A’、‘B’、‘C’、‘D’，从该相邻像素数据‘A’、‘B’、‘C’、‘D’中，按照与预定的代数式((2X+Y+Z)/2)中包含的代数Y、Z对应的每个序列(第1序列、第2序列)，将根据实施运算的顺序所选择的数据按照每个序列以实施运算的顺序输出。

即，相邻像素序列生成单元52生成第1相邻像素序列、第2相邻像素序列，并输出到逆预测处理单元53。

然后，逆预测处理单元53以实施运算的顺序接收逆预测对象像素数据，同时相邻像素序列生成单元52按照每个序列接收以实施运算的顺序输出的数据，并实施运算。

即，逆预测处理单元53以实施运算的顺序接收逆预测对象像素数据，同时接收第1相邻像素序列和第2相邻像素序列，并实施运算。

这样，本实施例的逆预测单元8生成第1相邻像素序列和第2相邻像素序列，并执行逆预测处理。

因此，可以省略现有的逆预测装置执行的逆预测像素数据的生成和存储处理。其结果，可以抑制运算步骤数，可以实现处理性能高的逆预测单元8(逆预测装置)。

图14的解码装置通过配有该逆预测单元8，可以提高处理性能。

再有，在上述中，列举了将相邻像素数据‘A’、‘B’、‘C’、‘D’输入到相邻像素序列生成单元52，沿垂直方向执行逆预测处理的例子，但也可以将相邻像素数据‘E’、‘F’、‘G’、‘H’输入到相邻像素序列生成单元52，沿水平方向执行逆预测处理。

此外，在上述中，说明了图16的逆预测对象块存储单元51由存储器构成的情况，但也可以由寄存器组构成。

这种情况下，在图18中，不需要切换单元525，将从该寄存器组读出的相邻像素数据‘A’的输入行连接到AL行，将相邻像素数据‘B’的输入行连接到BL行，将相邻像素数据‘C’的输入行连接到CL行，相邻像素数据‘D’的输入行连接到DL行。

此外，在上述中，说明了图17的相邻像素存储单元520由寄存器组构成的情况，但也可以由根据地址信号输出存储的数据的存储器构成。

这种情况下，在切换单元522的前级配置寄存器组，将从该存储器读出的相邻像素数据保持在该寄存器组中。然后，将相邻像素数据从该寄存器组输出到切换单元522。

在上述中，将5×5像素区域存储在逆预测对象块存储单元12中并进行处理，但为了处理作为动画图像编码单位的16×16像素区域，即使将17×17像素区域存储在预测对象块存储单元12中并进行处理，也可以获得同样的效果。

在上述中，作为预定的代数式，举例说明了(2X+Y+Z)/2。该代数式是举例的代数式，作为适合于可采用H.26L编码方式的某个预测处理(模式A)的代数式。

因此，可以设定预定的代数式，以便适合于采用H.26L编码方式的确定的预测处理。

此外，预定的代数式不限定于适合基于H.26L编码方式的预测处理的代数式。

因此，可以任意地设定预定的代数式，根据该代数式，可以设定与代数式中包含的代数对应的序列。

例如，可以设定预定的代数式，以便适合于可采用其他编码方式的逆预测处理。

此外，在作为预定的代数式一例的(2X+Y+Z)/2中，与‘X’相乘的乘数‘2’是预定的乘数的一例，除数‘2’是预定的除数的一例。

(实施例4)

在实施例4中，举例说明对于通过实施例2的预测处理(基于H.26L编码方式的模式B的预测处理)生成的预测结果像素数据，实施正交变换、量化、及可变长度编码，并对生成的编码数据进行解码的解码装置。

本发明实施例4的解码装置的整体结构与图14所示的实施例3的解码装置的整体结构相同。

因此，以下，将图14的解码装置作为实施例4的解码装置来说明。

图21是实施例4的优选的逆预测单元8的方框图。再有，在图21中，对与图15相同的部分附以相同的标号，并省略相应说明。

如图21所示，该逆预测单元8包括输出控制单元50、逆预测对象块存储单元51、相邻像素序列生成单元52、逆预测处理单元58、以及逆预测结果块存储单元54。

图22是图21的优选的各结构的工作的说明图。再有，在图22中，对与图21相同的部分附以相同的标号。

以下，使用图21及图22来说明实施例4的图14的逆预测单元8的工作。

如图22所示，逆预测对象块存储单元51存储16个(4×4区域)的逆预测对象像素数据{a-A$、b-B$、c-C$、d-D$、e-E$、f-A$、g-B$、h-C$、i-F$、j-E$、k-A$、l-B$、m-G$、n-F$、o-E$、p-A$}。这16个逆预测对象像素数据构成逆预测对象块BB3。

此外，逆预测对象块存储单元51存储与逆预测对象块BB3相邻的9个相邻像素数据{A、B、C、D、E、F、G、H、I}。

该逆预测对象块存储单元51是根据从图15的输出控制单元50输入的的地址信号，输出存储的逆预测对象像素数据或相邻像素数据的存储器。

更具体地说，逆预测对象块存储单元51根据来自输出控制单元50的地址信号，将逆预测对象像素数据{a-A$、b-B$、c-C$、d-D$、e-E$、f-A$、g-B$、h-C$、i-F$、j-E$、k-A$、1-B$、m-G$、n-F$、o-E$、p-A$}以逆预测处理单元58实施运算的顺序输出到逆预测处理单元58。

再有，从逆预测对象像素数据‘a-A$’顺序地至‘b-B$’、‘c-C$’、…、‘p-A$’，由逆预测处理单元58实施运算。

此外，逆预测对象块存储单元51根据来自输出控制单元50的地址信号，将相邻像素数据{A、B、C、D、E、F、G、H、I}输出到相邻像素序列生成单元52。

相邻像素序列生成单元52接收相邻像素数据{A、B、C、D、E、F、G、H、I}，从该相邻像素数据{A、B、C、D、E、F、G、H、I}中，按照与预定的代数式中包含的代数对应的每个序列，将根据逆预测处理单元58实施运算的顺序所选择的数据按照每个序列以逆预测处理单元58实施运算的顺序输出。

这里，预定的代数式是(4R+X+2Y+Z)/4。R、X、Y、Z是代数。

此外，设定该预定的代数式，以便使用图22的逆预测对象像素数据{a-A$、…、p-A$}，可以生成图22的逆预测结果像素数据{a、…、p}。

再有，使用图22的逆预测对象像素数据{a-A$、…、p-A$}和相邻像素数据{A、…、I}，生成图22的预测结果像素数据{a、…、p}的逆预测处理是适合于可采用H.26L编码方式的某个预测处理(模式B)的逆预测处理。

在该代数式中，有对应于代数X的序列(在本实施例中，称为‘第1序列’)、对应于代数Y的序列(在本实施例中，称为‘第2序列’)、以及对应于代数Z的序列(在本实施例中，称为‘第3序列’)。

因此，更具体地说，相邻像素序列生成单元52从相邻像素数据{A、B、C、D、E、F、G、H、I}中，根据逆预测处理单元58对第1序列实施运算的顺序所选择的数据，来生成第1相邻像素序列{E、I、A、B、F、E、I、A、G、F、E、I、H、G、F、E}，并输出到对应于第1序列的L1行。

再有，在第1序列中，从第1相邻像素序列的相邻像素数据‘E’顺序地至‘I’、‘A’、…、‘E’，由逆预测处理单元58实施运算。

此外，相邻像素序列生成单元52从相邻像素数据{A、B、C、D、E、F、G、H、I}中，根据逆预测处理单元58对第2序列实施运算的顺序所选择的数据，来生成第2相邻像素序列{I、A、B、C、E、I、A、B、F、E、I、A、G、F、E、I}，并输出到对应于第2序列的L2行。

再有，在第2序列中，从第2相邻像素序列的相邻像素数据‘I’顺序地至‘A’、‘B’、…、‘I’，由逆预测处理单元58实施运算。

此外，相邻像素序列生成单元52从相邻像素数据{A、B、C、D、E、F、G、H、I}中，根据逆预测处理单元58对第3序列实施运算的顺序所选择的数据，来生成第3相邻像素序列{A、B、C、D、I、A、B、C、E、I、A、B、F、E、I、A}，并输出到对应于第3序列的L3行。

再有，在第3序列中，从第3相邻像素序列的相邻像素数据‘A’顺序地至‘B’、‘C’、…、‘A’，由逆预测处理单元58实施运算。

逆预测处理单元58根据上述预定的代数式来执行逆预测处理。具体地说，如下进行。

逆预测处理单元58以实施运算的顺序来接收预测对象像素数据{a-A$、…、p-A$}。

此外，逆预测处理单元58从对应于第1序列的L1行以实施运算的顺序来接收第1相邻像素序列{E、…、E}。

此外，逆预测处理单元58从对应于第2序列的L2行以实施运算的顺序来接收第2相邻像素序列{I、…、I}。

此外，逆预测处理单元58从对应于第3序列的L3行以实施运算的顺序来接收第3相邻像素序列{A、…、A}。

然后，逆预测处理单元58将逆预测对象像素数据乘以‘4’后的乘法结果数据和第1相邻像素序列的相邻像素数据进行相加。

然后，逆预测处理单元58将该加法结果数据和第2相邻像素序列的相邻像素数据乘以‘2’后的乘法结果数据进行相加。

然后，逆预测处理单元58将该加法结果数据和第3相邻像素序列的相邻像素数据相加。

然后，逆预测处理单元58将该加法结果数据除以‘4’，生成逆预测结果像素数据{a、b、c、d、e、f、g、h、i、j、k、l、m、n、o、p}。

这16个逆预测结果像素数据{a、…、p}构成逆预测结果块BB2。

逆预测结果块存储单元54存储逆预测处理单元58生成的逆预测结果块BB2。该逆预测结果块存储单元54是寄存器组或是根据地址信号输出数据的存储器。

这里，D$＝(B+2C+D)//4、C$＝(A+2B+C)//4、B$＝(I+2A+B)//4、A$＝(E+2I+A)//4、E$＝(F+2F+I)//4、F$＝(G+2F+E)//4、G$＝(H+2G+F)//4。再有，//表示除法结果的四舍五入。

下面，说明图22的相邻像素序列生成单元52的细节。首先，说明相邻像素序列生成单元52的第1例。

图23是图22的相邻像素序列生成单元52的优选的第1例示图。再有，在图23中，对与图22相同的部分附以相同的标号并省略相应说明。

如图23所示，该相邻像素序列生成单元52包括相邻像素存储单元520、以及相邻像素选择单元521。

该相邻像素选择单元521包括切换单元522、以及控制单元523。

相邻像素序列生成单元52从逆预测对象块存储单元51依次接收9个相邻像素数据{A、B、C、D、E、F、G、H、I}。

相邻像素存储单元520存储依次输入的相邻像素数据{A、B、C、D、E、F、G、H、I}。该相邻像素存储单元520是寄存器组。

相邻像素存储单元520将相邻像素数据{A、B、C、D、E、F、G、H、I}并行输出到切换单元522。

切换单元522根据控制单元523的指示，从输入的相邻像素数据{A、B、C、D、E、F、G、H、I}的9行中，将根据逆预测处理单元58对第1序列实施运算的顺序所选择的行和对应于第1序列的L1行相连接。

由此，以对第1序列实施运算的顺序将相邻像素数据输出到L1行。

即，根据对第1序列实施运算的顺序所选择的数据，来生成第1相邻像素序列{E、…、E}，并输出到对应于第1序列的L1行。

此外，切换单元522根据控制单元523的指示，从输入的相邻像素数据{A、B、C、D、E、F、G、H、I}的9行中，将根据逆预测处理单元58对第2序列实施运算的顺序所选择的行和对应于第2序列的L2行相连接。

由此，以对第2序列实施运算的顺序将相邻像素数据输出到L2行。

即，根据对第2序列实施运算的顺序所选择的数据，来生成第2相邻像素序列{I、…、I}，并输出到对应于第2序列的L2行。

此外，切换单元522根据控制单元523的指示，从输入的相邻像素数据{A、B、C、D、E、F、G、H、I}的9行中，将根据逆预测处理单元58对第3序列实施运算的顺序所选择的行和对应于第3序列的L3行相连接。

由此，以对第3序列实施运算的顺序将相邻像素数据输出到L3行。

即，根据对第3序列实施运算的顺序所选择的数据，来生成第3相邻像素序列{A、…、A}，并输出到对应于第3序列的L3行。

再有，第1、第2及第3相邻像素序列受控制单元523的控制被实施延迟，从切换单元522输出到L1、L2、L3行。有关这一点，将在后面说明。

下面，说明图22的相邻像素序列生成单元52的第2例。

图24是图23的相邻像素序列生成单元52的优选的第2例示图。再有，在图24中，对与图22相同的部分附以相同的标号，并省略相应说明。

如图24所示，该相邻像素序列生成单元52包括相邻像素选择单元524、以及相邻像素存储单元527。

该相邻像素选择单元524包括切换单元525、以及控制单元526。

该相邻像素存储单元527包括对应于L1行的相邻像素序列存储单元529、对应于L2行的相邻像素序列存储单元528、以及对应于L3行的相邻像素序列存储单元570。

切换单元525根据控制单元526的指示，在输入相邻像素数据‘A’时，将输入相邻像素数据‘A’的行和AL行相连接。

此外，切换单元525根据控制单元526的指示，在输入相邻像素数据‘B’时，将输入相邻像素数据‘B’的行和BL行相连接。

此外，切换单元525根据控制单元526的指示，在输入相邻像素数据‘C’时，将输入相邻像素数据‘C’的行和CL行相连接。

此外，切换单元525根据控制单元526的指示，在输入相邻像素数据‘D’时，将输入相邻像素数据‘D’的行和DL行相连接。

此外，切换单元525根据控制单元526的指示，在输入相邻像素数据‘E’时，将输入相邻像素数据‘E’的行和EL行相连接。

此外，切换单元525根据控制单元526的指示，在输入相邻像素数据‘F’时，将输入相邻像素数据‘F’的行和FL行相连接。

此外，切换单元525根据控制单元526的指示，在输入相邻像素数据‘G’时，将输入相邻像素数据‘G’的行和GL行相连接。

此外，切换单元525根据控制单元526的指示，在输入相邻像素数据‘H’时，将输入相邻像素数据‘H’的行和HL行相连接。

此外，切换单元525根据控制单元526的指示，在输入相邻像素数据‘I’时，将输入相邻像素数据‘I’的行和IL行相连接。

如以上这样，切换单元525将对应的相邻像素数据{A、B、C、D、E、F、G、H、I}输出到对应于各相邻像素数据{A、B、C、D、E、F、G、H、I}的各AL～IL行。

根据逆预测处理单元58对第1序列实施运算的顺序，将该AL～IL行布线在对应于第1序列的相邻像素序列存储单元529的预定存储位置上，根据逆预测处理单元58对第2序列实施运算的顺序，将AL～IL行布线在对应于第2序列的相邻像素序列存储单元528的预定存储位置上，根据逆预测处理单元58对第3序列实施运算的顺序，将AL～IL行布线在对应于第3序列的相邻像素序列存储单元570的预定存储位置上。

因此，在对应于第1序列的相邻像素序列存储单元529中，以对第1序列实施运算的顺序来存储相邻像素数据。

即，在对应于第1序列的相邻像素序列存储单元529中，以对第1序列实施运算的顺序来存储由排列的相邻像素数据构成的第1相邻像素序列{E、…、E}。

同样，在对应于第2序列的相邻像素序列存储单元528中，以对第2序列实施运算的顺序来存储相邻像素数据。

即，在对应于第2序列的相邻像素序列存储单元528中，以对第2序列实施运算的顺序来存储由排列的相邻像素数据构成的第2相邻像素序列{I、…、I}。

同样，在对应于第3序列的相邻像素序列存储单元570中，以对第3序列实施运算的顺序来存储相邻像素数据。

即，在对应于第3序列的相邻像素序列存储单元570中，以对第3序列实施运算的顺序来存储由排列的相邻像素数据构成的第3相邻像素序列{A、…、A}。

再有，如上所述，对AL～IL行进行布线，所以将相邻像素数据‘A’同时写入与相邻像素序列存储单元528、529、570对应的多个存储位置。对于其他相邻像素数据也是同样。

因此，可以将相邻像素数据‘A’用一个步骤写入与相邻像素序列存储单元528、529、570对应的多个存储位置。对于其他相邻像素数据也是同样。

而且，对应于第1序列的相邻像素序列存储单元529将存储的相邻像素数据以实施逆预测处理的顺序输出到对应于第1序列的L1行。

即，对应于第1序列的相邻像素序列存储单元529将存储的第1相邻像素序列输出到对应于第1序列的L1行。

同样，对应于第2序列的相邻像素序列存储单元528将存储的相邻像素数据以实施逆预测处理的顺序输出到对应于第2序列的L2行。

即，对应于第2序列的相邻像素序列存储单元528将存储的第2相邻像素序列输出到对应于第2序列的L2行。

同样，对应于第3序列的相邻像素序列存储单元570将存储的相邻像素数据以实施逆预测处理的顺序输出到对应于第3序列的L3行。

即，对应于第3序列的相邻像素序列存储单元570将存储的第3相邻像素序列输出到对应于第3序列的L3行。

再有，第1、第2及第3相邻像素序列受控制单元526的控制被实施延迟，从相邻像素序列存储单元529、528、570输出到L1、L2、L3行。有关这一点，将在后面说明。

下面，说明图22的逆预测处理单元58的细节。首先，说明图22的逆预测处理单元58的第1例。这种情况下，作为逆预测处理对象，举例说明图22的逆预测对象像素数据‘a-$’。

图25是图22的逆预测处理单元58的优选的第1例示图。再有，在图25中，对与图22相同的部分附以相同的标号，并省略相应说明。

如图25所示，该逆预测处理单元58包括移位器538、542、寄存器539、541、543、545、547、双输入加法器540、544、546、以及移位器548。

如图25所示，将逆预测对象像素数据‘a-A$＝a-(E+2I+A)//4’从逆预测对象块存储单元51读出到移位器538。

然后，移位器538将逆预测对象像素数据‘a-(E+2I+A)//4’乘以‘4’。移位器538相当于乘法单元。再有，移位器538是可左右移位的移位器。

然后，移位器538将乘法结果数据‘4a-E-2I-A’输出到寄存器539。

加法器540从寄存器539接收移位器538的乘法结果数据‘4a-E-2I-A’，同时从对应于第1序列的L1行接收第1相邻像素序列的相邻像素数据‘E’。

这种情况下，使第1相邻像素序列相对于来自逆预测对象块存储单元51的逆预测对象像素数据的输出被延迟时间t后，输出到加法器540。因此，在加法器540中，同时输入移位器538的乘法结果数据‘4a-E-2I-A’和第1相邻像素序列的相邻像素数据‘E’。

然后，加法器540将移位器538的乘法结果数据‘4a-E-2I-A’和第1相邻像素序列的相邻像素数据‘E’相加。

然后，加法器540将加法结果数据‘4a-2I-A’输出到寄存器541。

另一方面，将第2相邻像素序列的相邻像素数据‘I’从L2行输出到寄存器542。

这种情况下，使第2相邻像素序列相对于来自逆预测对象块存储单元51的逆预测对象像素数据的输出被延迟时间t后，输出到移位器542。

因此，在对加法器540输入第1相邻像素序列的相邻像素数据‘E’的同时，将第2相邻像素序列的相邻像素数据‘I’输入到移位器542。

然后，移位器542将输入的第2相邻像素序列的相邻像素数据‘I’乘以‘2’。

然后，移位器542将乘法结果数据‘2I’输出到寄存器543。移位器542相当于乘法单元。再有，移位器542是可左右移位的移位器。

加法器544同时接收来自寄存器541的加法器540的加法结果数据‘4a-2I-A’和来自寄存器543的移位器542的乘法结果数据‘2I’。

然后，加法器544将加法器540的加法结果数据‘4a-2I-A’和移位器542的乘法结果数据‘2I’相加。

然后，加法器544将加法结果数据‘4a-A’输出到寄存器545。

加法器546接收来自寄存器545的加法器544的加法结果数据‘4a-A’，同时从L3行接收第3相邻像素序列的相邻像素数据‘A’。

这种情况下，第3相邻像素序列相对于来自加法器544的加法结果数据的输出被延迟时间t后，输出到加法器546。因此，在加法器546中，同时输入加法器544的加法结果数据‘4a-A’和第3相邻像素序列的相邻像素数据‘A’。

然后，加法器546将加法器544的加法结果数据‘4a-A’和第3相邻像素序列的相邻像素数据‘A’相加。

然后，加法器546将加法结果数据‘4a’输出到寄存器547。

移位器548从寄存器547接收加法器546的加法结果数据‘4a’。

然后，移位器548将加法器546的加法结果数据‘4a’除以‘4’，并生成逆预测结果像素数据‘a’。移位器548相当于除法单元。再有，移位器548是仅可向右移位的移位器。

然后，移位器548将逆预测结果像素数据‘a’输出到逆预测结果块存储单元54。

与上述同样，逆预测处理单元58对于依次输入的逆预测对象像素数据、依次输入的第1相邻像素序列的相邻像素数据、依次输入的第2相邻像素序列的相邻像素数据、以及依次输入的第3相邻像素序列的相邻像素数据实施运算，依次生成逆预测结果像素数据。

下面，说明图22的逆预测处理单元58的第2例。这种情况下，作为逆预测处理的对象，举例说明图22的逆预测对象像素数据‘a-A$’。

图26是图22的逆预测处理单元58的优选的第2例示图。再有，在图26中，对与图22或图25相同的部分附以相同的标号，并省略相应说明。

如图26所示，该逆预测处理单元58包括移位器538、549、寄存器539、550、547、四输入加法器551、以及移位器548。

如图26所示，在对移位器538输入逆预测对象像素数据‘a-A$’的同时，将第2相邻像素序列的相邻像素数据‘I’从L2行输入到移位器549。

然后，移位器549将第2相邻像素序列的相邻像素数据‘I’乘以‘2’。

然后，移位器549将乘法结果数据‘2I’输出到寄存器550。移位器549相当于乘法单元。再有，移位器549是可向左右移位的移位器。

加法器551从寄存器539接收移位器548的乘法结果数据‘4a-E-2I-A’，从对应于第1序列的L1行接收第1相邻像素序列的相邻像素数据‘E’，从寄存器550接收移位器549的乘法结果数据‘2I’，从对应于第3序列的L3行接收第3相邻像素序列的相邻像素数据‘A’。

这种情况下，使第1及第3相邻像素序列相对于来自逆预测对象块存储单元51的逆预测对象像素数据的输出被延迟时间t后，输出到加法器551，所以在加法器551中，同时输入移位器538的乘法结果数据‘4a-E-2I-A’、第1相邻像素序列的相邻像素数据‘E’、移位器549的乘法结果数据‘2I’、以及第3相邻像素序列的相邻像素数据‘A’。

然后，加法器551将移位器538的乘法结果数据‘4a-E-2I-A’和第1相邻像素序列的相邻像素数据‘E’相加，将该加法结果数据‘4a-2I-A’和移位器549的乘法结果数据‘2I’相加，将该加法结果数据‘4a-A’和第3相邻像素序列的相邻像素数据‘A’相加，得到最终的加法结果数据‘4a’。

然后，加法器551将最终的加法结果数据‘4a’输出到寄存器547。

移位器548从寄存器547接收加法器551的最终的加法结果数据‘4a’。

然后，移位器548将加法器551的最终的加法结果数据‘4a’除以‘4’，并生成逆预测结果像素数据‘a’。

然后，移位器548将逆预测结果像素数据‘a’输出到逆预测结果块存储单元54。

与上述同样，逆预测处理单元58对依次输入的逆预测对象像素数据、依次输入的第1相邻像素序列的相邻像素数据、依次输入的第2相邻像素序列的相邻像素数据、以及依次输入的第3相邻像素序列的相邻像素数据实施运算，依次生成逆预测结果像素数据。

下面，研讨使用图25的逆预测处理单元58进行预测处理时(使用3个双输入加法器时)的运算步骤数。

在读出来自图23的逆预测对象块存储单元51的相邻像素数据{A、B、C、D、E、F、G、H、I}中需要9个步骤。

在存储对图23的相邻像素存储单元520的相邻像素数据{A、B、C、D、E、F、G、H、I}中需要9个步骤。

在图25的逆预测处理单元25的逆预测处理中需要20个步骤。

因此，使用图25的逆预测处理单元58进行图14的逆预测单元8的模式B的逆预测处理的运算步骤数合计为38个步骤。

再有，图25的逆预测处理单元58的加法器540、544、546是支持向量命令的加法器，运算步骤数为(要处理的像素数+4)个步骤。

此外，在使用图24的相邻像素序列生成单元52取代图23的相邻像素序列生成单元52时，在存储对相邻像素序列存储单元528、529、570的相邻像素数据{A、B、C、D、E、F、G、H、I}中需要9个步骤。

另外，与使用图23的相邻像素序列生成单元52时同样，在读出相邻像素数据{A、B、C、D、E、F、G、H、I}中需要9个步骤，在图25的逆预测处理单元58的逆预测处理中需要20个步骤。

因此，即使在使用图24的相邻像素序列生成单元52取代图23的相邻像素序列生成单元52时，使用图25的逆预测处理单元58进行图14的逆预测单元8的模式B的逆预测处理的运算步骤数也合计为38个步骤。

另一方面，与考虑现有的预测装置的模式B的预测处理的情况同样，在现有的逆预测装置的模式B的预测处理中，需要合计71个步骤。

从以上可知，在本实施例中，可以大幅度地减少用于模式B的逆预测处理的运算步骤数，处理性能提高。

下面，研讨使用图26的逆预测处理单元58进行逆预测处理时(使用一个四输入加法器时)的运算步骤数。

在读出来自图23的逆预测对象块存储单元51的相邻像素数据{A、B、C、D、E、F、G、H、I}中需要9个步骤。

在存储对图23的相邻像素序列生成单元520的相邻像素数据{A、B、C、D、E、F、G、H、I}中需要9个步骤。

在图26的逆预测处理单元58的逆预测处理中需要18个步骤。

因此，使用图26的逆预测处理单元58进行图14的逆预测单元8的模式B的逆预测处理的运算步骤数合计为36个步骤。

再有，如图26的逆预测处理单元58那样，如果使用一个四输入加法器551，则运算步骤数为(要处理的像素数+2)个步骤。

此外，即使在使用图24的相邻像素序列生成单元52取代图23的相邻像素序列生成单元52时，使用图26的逆预测处理单元58进行图14的逆预测单元8的模式B的逆预测处理的运算步骤数也为合计为36个步骤。

这样，在由逆预测处理单元58执行3级加法处理时，与使用三个双输入加法器的情况(图25)相比，使用一个四输入加法器的情况(图26)可以省略两个寄存器(图25的寄存器541、545)，所以可削减两个步骤的步骤数，可以进一步提高处理性能。

如上所述，在本实施例的逆预测单元8中，相邻像素序列生成单元52接收相邻像素数据{A、B、C、D、E、F、G、H、I}，从该相邻像素数据{A、B、C、D、E、F、G、H、I}中，按照与预定的代数式((4R+X+2Y+Z)/4)中包含的代数X、Y、Z对应的每个序列(第1序列、第2序列、第3序列)，将根据实施运算顺序所选择的数据按照每个序列以实施运算的顺序输出。

即，相邻像素序列生成单元52生成第1相邻像素序列、第2相邻像素序列、以及第3相邻像素序列，并输出到逆预测处理单元58。

然后，逆预测处理单元58以实施运算的顺序接收逆预测对象像素数据，同时相邻像素序列生成单元52按照每个序列接收以实施运算顺序输出的数据，并实施运算。

即，逆预测处理单元58以实施运算的顺序接收逆预测对象像素数据，同时接收第1相邻像素序列、第2相邻像素序列、以及第3相邻像素序列，并实施运算。

于是，本实施例的逆预测单元8生成第1相邻像素序列、第2相邻像素序列、以及第3相邻像素序列，并执行逆预测处理。

因此，可以省略现有的逆预测装置执行的逆预测像素数据的生成和存储的处理。其结果，可以抑制运算步骤数，可以实现处理性能高的逆预测单元8(逆预测装置)。

图14的解码装置通过配有该逆预测单元8，可以提高处理性能。

再有，在上述中，说明了图22的逆预测对象块存储单元51由存储器构成的情况，但也可以由寄存器组构成。

这种情况下，在图24中，不需要切换单元525，将从该寄存器组读出的相邻像素数据‘A’的输入行连接到AL行，将相邻像素数据‘B’的输入行连接到BL行，将相邻像素数据‘C’的输入行连接到CL行，相邻像素数据‘D’的输入行连接到DL行，将相邻像素数据‘E’的输入行连接到EL行，将相邻像素数据‘F’的输入行连接到FL行，将相邻像素数据‘G’的输入行连接到GL行，将相邻像素数据‘H’的输入行连接到HL行，将相邻像素数据‘I’的输入行连接到行IL。

此外，在上述中，说明了图23的相邻像素存储单元520由寄存器组构成的情况，但也可以由根据地址信号输出存储的数据的存储器构成。

这种情况下，在切换单元522的前级配置寄存器组，将从该存储器读出的相邻像素数据保持在该寄存器组中。然后，将相邻像素数据从该寄存器组输出到切换单元522。

在上述中，将5×5像素区域存储在逆预测对象块存储单元51中并进行处理，但为了处理作为动画图像编码单位的16×16像素区域，即使将17×17像素区域存储在逆预测对象块存储单元51中并进行处理，也可以获得同样的效果。

此外，通过设置图15的逆预测处理单元53，在图21的相邻像素序列生成单元52中生成实施例3那样的第1相邻像素序列和第2相邻像素序列，并输出到该逆预测处理单元53，可以执行基于H.26L编码方式的模式A的逆预测处理。

在上述中，作为预定的代数式，举例说明了(4R+X+2Y+Z)/4。该代数式是举例的代数式，作为适合于可采用H.26L编码方式的某个逆预测处理(模式B)的代数式。

因此，可以设定预定的代数式，以便适合于采用H.26L编码方式的确定的逆预测处理。

此外，预定的代数式不限定于适合基于H.26L编码方式的预测处理的代数式。

因此，可以任意地设定预定的代数式，根据该代数式，可以设定与代数式中包含的代数对应的序列。

例如，可以设定预定的代数式，以便适合于可采用其他编码方式的逆预测处理。

此外，在作为预定的代数式一例的(4R+X+2Y+Z)/4中，与‘R’相乘的乘数‘4’是预定的第1乘数的一例，与‘Y’相乘的乘数‘2’是预定的第2乘数的一例，除数‘4’是预定的除数的一例。

此外，实施例1、2的预测单元1、实施例3、4的逆预测单元8也可以作为运算装置来掌握。

这种情况下，相邻像素序列生成单元13、52相当于序列数据生成单元，预测处理单元14、16和逆预测处理单元53、58相当于运算单元。

即，该运算单元执行依据预定的代数式的运算。此外，该序列数据生成单元按照与预定的代数式中包含的代数对应的每个序列输出数据。

具体地说，该序列数据生成单元从输入的多个第1数据中，按照每个序列，将根据实施运算的顺序所选择的数据按照每个序列以实施运算的顺序输出。

然后，该运算单元对以实施运算的顺序输入的第2数据、以及序列生成单元按照每个序列以实施运算的顺序输出的数据实施运算。

这样，从多个第1数据中，将根据实施运算的顺序所选择的数据按照每个序列以实施运算的顺序输入到运算单元。

因此，可以抑制运算步骤数，可以实现处理性能高的运算装置。

Claims (16)

1.一种预测装置，使用与多个预测对象像素数据构成的预测对象块相邻的多个相邻像素数据和所述多个预测对象像素数据，根据预定的代数式来执行预测处理，其特征在于，该预测装置包括：

预测对象块存储单元，存储所述预测对象像素数据和相邻像素数据；

相邻像素序列生成单元，从所述预测对象块存储单元接收的所述多个相邻像素数据中，按照与所述预定的代数式中包含的代数对应的每个序列，将根据实施预测处理的运算的顺序所选择的数据按照每个序列实施预测处理的运算的顺序来输出；以及

预测处理单元，使用以实施预测处理的运算的顺序从所述预测对象块存储单元接收的所述多个预测对象像素数据、以及所述相邻像素序列生成单元按照每个所述序列以实施预测处理的运算的顺序输出的数据，来执行预测处理。

2.如权利要求1所述的预测装置，其特征在于，所述相邻像素序列生成单元包括：

相邻像素存储单元，存储接收的所述多个相邻像素数据；以及

相邻像素选择单元，从所述相邻像素存储单元并行输出的所述多个相邻像素数据中，按照每个所述序列，将根据实施预测处理的运算的顺序所选择的数据以实施预测处理的运算的顺序输出到对应的所述序列的行；

所述预测处理单元从对应于所述各序列的所述各行接收所述相邻像素选择单元选择的所述数据。

3.如权利要求1所述的预测装置，其特征在于，所述相邻像素序列生成单元包括：

相邻像素选择单元，将对应的所述相邻像素数据输出到对应于所述各相邻像素数据的各行；以及

相邻像素序列存储单元，将其按照每个所述序列设置多个；

各个所述相邻像素序列存储单元将从所述行输入的所述相邻像素数据作为对应的所述序列的数据存储在预定的存储位置上；

将所述行根据实施预测处理的运算的顺序布线在所述预定的存储位置上；

各个所述相邻像素序列存储单元将存储的所述相邻像素数据以实施预测处理的运算的顺序输出到与对应的所述序列对应的行；

所述预测处理单元从对应于所述各序列的所述各行接收所述相邻像素序列存储单元输出的所述相邻像素数据。

4.如权利要求1所述的预测装置，其特征在于，

在所述序列中存在第1序列和第2序列；

所述预测处理单元包括：

乘法单元，对接收的所述预测对象像素数据乘以预定的乘数；

第1减法单元，从所述乘法单元接收的乘法结果数据中减去所述相邻像素序列生成单元输出的所述第1序列的所述相邻像素数据；

第2减法单元，从所述第1减法单元接收的第1减法结果数据中减去所述相邻像素序列生成单元输出的所述第2序列的所述相邻像素数据；以及

除法单元，将从所述第2减法单元接收的第2减法结果数据除以规定的除数。

5.如权利要求1所述的预测装置，其特征在于，

在所述序列中存在第1序列和第2序列；

所述预测处理单元包括：

乘法单元，对接收的所述预测对象像素数据乘以预定的乘数；

减法单元，从所述乘法单元接收的乘法结果数据中减去所述相邻像素序列生成单元输出的所述第1序列的所述相邻像素数据，从该减法结果数据中减去从所述相邻像素序列生成单元输出的所述第2序列的所述相邻像素数据，并输出该减法结果数据；以及

除法单元，将从所述减法单元输出的所述减法结果数据除以规定的除数。

6.如权利要求1所述的预测装置，其特征在于，

在所述序列中存在第1序列、第2序列和第3序列；

所述预测处理单元包括：

第1乘法单元，对接收的所述预测对象像素数据乘以预定的第1乘数；

第1减法单元，从所述第1乘法单元接收的第1乘法结果数据中减去所述相邻像素序列生成单元输出的所述第1序列的所述相邻像素数据；

第2乘法单元，将所述相邻像素序列生成单元输出的所述第2序列的所述相邻像素数据乘以预定的第2乘数；

第2减法单元，从所述第1减法单元接收的第1减法结果数据中减去所从述第2乘法单元接收的第2乘法结果数据；

第3减法单元，从所述第2减法单元接收的第2减法结果数据中减去所述相邻像素序列生成单元输出的所述第3序列的所述相邻像素数据；以及

除法单元，将从所述第3减法单元接收的第3减法结果数据除以规定的除数。

7.如权利要求1所述的预测装置，其特征在于，

所述序列存在第1序列、第2序列和第3序列；

所述预测处理单元包括：

第1乘法单元，对接收的所述预测对象像素数据乘以预定的第1乘数；

第2乘法单元，将所述相邻像素序列生成单元输出的所述第2序列的所述相邻像素数据乘以预定的第2乘数；

减法单元，从所述第1乘法单元接收的第1乘法结果数据中减去所述相邻像素序列生成单元输出的所述第1序列的所述相邻像素数据，从该减法结果数据中减去从所述第2乘法单元接收的第2乘法结果数据，从该减法结果数据中减去所述相邻像素序列生成单元输出的所述第3序列的所述相邻像素数据，并输出该减法结果数据；以及

除法单元，将所述减法单元输出的所述减法结果数据除以规定的除数。

8.一种编码装置，其特征在于，它包括：

预测对象块存储单元，存储预测对象像素数据和相邻像素数据；

预测单元，使用与多个预测对象像素数据构成的预测对象块相邻的多个相邻像素数据和所述多个预测对象像素数据，根据预定的代数式来执行预测处理；

正交变换单元，对所述预测单元的预测结果像素数据实施正交变换处理；

量化单元，对所述正交变换单元的正交变换数据实施量化处理；以及

可变长度编码单元，对所述量化单元的量化数据实施可变长度编码；

所述预测单元包括：

相邻像素序列生成单元，从所述预测对象块存储单元接收的所述多个相邻像素数据中，按照与所述预定的代数式中包含的代数对应的每个序列，将根据实施预测处理的运算的顺序所选择的数据按照每个序列以实施预测处理的运算的顺序输出；以及

预测处理单元，使用以实施预测处理的运算的顺序从所述预测对象块存储单元接收的所述多个预测对象像素数据、以及所述相邻像素序列生成单元按照每个所述序列以实施预测处理的运算的顺序输出的数据，来执行预测处理。

9.一种逆预测装置，使用与多个逆预测对象像素数据构成的逆预测对象块相邻的多个相邻像素数据、以及所述逆预测对象像素数据，根据预定的代数式，执行逆预测处理，其特征在于，该装置包括：

逆预测对象块存储单元，存储逆预测对象像素数据和相邻像素数据；

相邻像素序列生成单元，从所述逆预测对象块存储单元接收的所述多个相邻像素数据中，按照与所述预定的代数式中包含的代数对应的每个序列，将根据实施逆预测处理的运算的顺序所选择的数据按照每个序列以实施逆预测处理的运算的顺序输出；以及

逆预测处理单元，使用以实施逆预测处理的运算的顺序从逆预测对象块存储单元接收的所述多个逆预测对象像素数据、以及所述相邻像素序列生成单元按照每个所述序列以实施逆预测处理的运算的顺序输出的数据，来执行逆预测处理。

10.如权利要求9所述的逆预测装置，其特征在于，所述相邻像素序列生成单元包括：

相邻像素存储单元，存储接收的所述多个相邻像素数据；以及

相邻像素选择单元，从所述相邻像素存储单元并行输出的所述多个相邻像素数据中，按照每个所述序列，将根据实施预测处理的运算的顺序所选择的数据以实施逆预测处理的运算的顺序输出到对应的所述序列的行；

所述逆预测处理单元从对应于所述各序列的所述各行接收所述相邻像素选择单元选择的所述数据。

11.如权利要求9所述的逆预测装置，其特征在于，所述相邻像素序列生成单元包括：

相邻像素选择单元，将对应的所述相邻像素数据输出到对应于所述各相邻像素数据的各行；以及

相邻像素序列存储单元，将其按照每个所述序列设置多个；

各个所述相邻像素序列存储单元将从所述行输入的所述相邻像素数据作为对应的所述序列的数据存储在预定的存储位置上；

将所述行根据实施逆预测处理的运算的顺序布线在所述预定的存储位置上；

各个所述相邻像素序列存储单元将存储的所述相邻像素数据以实施逆预测处理的运算的顺序输出到与对应的所述序列对应的行；

所述逆预测处理单元从对应于所述各序列的所述各行接收所述相邻像素序列存储单元输出的所述相邻像素数据。

12.如权利要求9所述的逆预测装置，其特征在于，

在所述序列中存在第1序列和第2序列；

所述逆预测处理单元包括：

乘法单元，对接收的所述逆预测对象像素数据乘以预定的乘数；

第1加法单元，将所述乘法单元接收的乘法结果数据和所述相邻像素序列生成单元输出的所述第1序列的所述相邻像素数据相加；

第2加法单元，将所述第1加法单元接收的第1加法结果数据和所述相邻像素序列生成单元输出的所述第2序列的所述相邻像素数据相加；以及

除法单元，将从所述第2加法单元接收的第2加法结果数据除以规定的除数。

13.如权利要求9所述的逆预测装置，其特征在于，

在所述序列中存在第1序列和第2序列；

所述逆预测处理单元包括：

乘法单元，对接收的所述逆预测对象像素数据乘以预定的乘数；

加法单元，将所述乘法单元接收的乘法结果数据和所述相邻像素序列生成单元输出的所述第1序列的所述相邻像素数据相加，将该加法结果数据和所述相邻像素序列生成单元输出的所述第2序列的所述相邻像素数据相加，并输出该加法结果数据；以及

除法单元，将从所述加法单元输出的所述加法结果数据除以规定的除数。

14.如权利要求9所述的逆预测装置，其特征在于，

在所述序列中存在第1序列、第2序列和第3序列；

所述逆预测处理单元包括：

第1乘法单元，对接收的所述逆预测对象像素数据乘以预定的第1乘数；

第1加法单元，将从所述第1乘法单元接收的第1乘法结果数据和所述相邻像素序列生成单元输出的所述第1序列的所述相邻像素数据相加；

第2乘法单元，将所述相邻像素序列生成单元输出的所述第2序列的所述相邻像素数据乘以预定的第2乘数；

第2加法单元，将从所述第1加法单元接收的第1加法结果数据和所从述第2乘法单元接收的第2乘法结果数据相加；

第3加法单元，将从所述第2加法单元接收的第2加法结果数据和所述相邻像素序列生成单元输出的所述第3序列的所述相邻像素数据相加；以及

除法单元，将从所述第3加法单元接收的第3加法结果数据除以规定的除数。

15.如权利要求9所述的逆预测装置，其特征在于，

所述序列存在第1序列、第2序列和第3序列；

所述逆预测处理单元包括：

第1乘法单元，对接收的所述逆预测对象像素数据乘以预定的第1乘数；

第2乘法单元，将所述相邻像素序列生成单元输出的所述第2序列的所述相邻像素数据乘以预定的第2乘数；

加法单元，将所述第1乘法单元接收的第1乘法结果数据和所述相邻像素序列生成单元输出的所述第1序列的所述相邻像素数据相加，将该加法结果数据和从所述第2乘法单元接收的第2乘法结果数据相加，将该加法结果数据和所述相邻像素序列生成单元输出的所述第3序列的所述相邻像素数据相加，并输出该加法结果数据；以及

除法单元，将所述加法单元输出的所述加法结果数据除以规定的除数。

16.一种解码装置，使用与多个逆预测对象像素数据构成的逆预测对象块相邻的多个相邻像素数据、以及所述多个逆预测对象像素数据，根据预定的代数式，执行逆预测处理，对编码数据进行解码，其特征在于，该解码装置包括：

可变长度解码单元，对所述编码数据实施可变长度解码；

逆量化单元，对所述可变长度解码单元的解码数据实施逆量化；

逆正交变换单元，对所述逆量化单元的逆量化数据实施逆正交变换；以及

逆预测单元，对所述逆正交变换单元的逆正交变换数据的所述逆预测对象像素数据实施逆预测处理；

所述逆预测单元包括：

逆预测对象块存储单元，存储逆预测对象像素数据和相邻像素数据；

相邻像素序列生成单元，从所述逆预测对象块存储单元接收的所述多个相邻像素数据中，按照与所述预定的代数式中包含的代数对应的每个序列，将根据实施逆预测处理的运算的顺序所选择的数据按照每个序列以实施逆预测处理的运算的顺序输出；以及

逆预测处理单元，使用以实施逆预测处理的运算的顺序从所述逆预测对象块存储单元接收的所述多个逆预测对象像素数据、以及所述相邻像素序列生成单元按照每个所述序列以实施逆预测处理的运算的顺序输出的数据，来执行逆预测处理。

Images