JP2003198269A - 増幅装置及びそれを用いた通信装置 - Google Patents
増幅装置及びそれを用いた通信装置Info
- Publication number
- JP2003198269A JP2003198269A JP2001400662A JP2001400662A JP2003198269A JP 2003198269 A JP2003198269 A JP 2003198269A JP 2001400662 A JP2001400662 A JP 2001400662A JP 2001400662 A JP2001400662 A JP 2001400662A JP 2003198269 A JP2003198269 A JP 2003198269A
- Authority
- JP
- Japan
- Prior art keywords
- active element
- constant current
- resistor
- drain
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
に影響されず、ゲイン及び消費電力を一定の範囲内に収
束するように制御する。 【解決手段】 高周波信号を電力増幅する第1の能動素
子であるFET1を備えた増幅回路10と、FET1の
ドレイン−ソース間に定電流を流すように負帰還をかけ
る第2の能動素子であるPNPトランジスタ2を備えた
定電流回路11とを備える。PNPトランジスタ2のベ
ースは、接続点Rでダイオード20のカソードが接続さ
れている。このカソードには、片側が接地された抵抗2
2と、スイッチング素子25,26を介して片側が接地
された抵抗23,24とがそれぞれ接続されている。ダ
イオード20のアノードには、片側が電源Vccに接続さ
れた可変抵抗21が接続されている。
Description
等における高周波信号を電力増幅するための増幅装置及
びそれを用いた通信装置に関する。
例として、図5に示すものが存在している。図5に示す
増幅器は定電流をFET100のドレインDに供給する
定電流回路を備えており、前記ドレインに流入する電流
量に応じて、ドレインD側の接続点Pからゲート側の接
続点Qに負帰還をかけることにより、前記ゲート電圧を
自動的に調整して、ゲインおよび消費電力を可変にして
いる。定電流回路に含まれる負帰還回路にはPNPトラ
ンジスタ102が備えられており、接続点Pにはエミッ
タが、接続点Qにはコレクタが接続されている。さら
に、ベースの接続点Rには、電源電圧Vccを抵抗分割
するための抵抗103,104が接続されている。
04による抵抗分割で得られるトランジスタ102との
接続点Rの電圧Vrを、トランジスタ102のベースと
エミッタ間の電位差によりレベルシフトを行い、抵抗1
01に接続される電源Vccおよび接続点Pの電圧Vpの
電位差より、定電流をFET100のドレインに供給し
ている。
は、抵抗値が固定された抵抗103および抵抗104
が、定電流回路の電流値を決定する電圧Vrを発生させ
ている。従って、定電流回路の電流が固定であり、電力
増幅器のゲイン及び消費電力を制御することが不可能で
ある。
NPトランジスタ102のベースとエミッタ間の電位差
Vbeのばらつきにより定電流回路の電流値がばらつくの
で、出力電力を一定範囲に収束させるためには、前記2
つの抵抗とトランジスタおよび電力増幅器等の部品の選
別が製造段階で必要になり、製造コストと信頼性に問題
がある。また、PNPトランジスタ102のVbeは−2
mV/℃の温度特性をもつので、温度が変化した場合
に、定電流回路の電流値も変化を生じるという、問題が
ある。
温度特性による変動に影響されず、ゲイン及び消費電力
を一定の範囲内に収束するように制御することができる
増幅装置及びそれを用いた通信装置を提供することにあ
る。
電力増幅する第1の能動素子を備えた増幅回路と、前記
第1の能動素子のコレクタ−エミッタ間あるいはドレイ
ン−ソース間に定電流を流すように、前記第1の能動素
子のコレクタ−ベース間あるいはドレイン−ゲート間に
負帰還をかける第2の能動素子を備えた定電流回路とを
備えた増幅装置であって、前記定電流回路は、前記第2
の能動素子のベースあるいはゲートに接続する可変抵抗
を備え、前記第2の能動素子のバイアス電圧を可変可能
にすることを特徴とする。
の能動素子を備えた増幅回路と、前記第1の能動素子の
コレクタ−エミッタ間あるいはドレイン−ソース間に定
電流を流すように、前記第1の能動素子のコレクタ−ベ
ース間あるいはドレイン−ゲート間に負帰還をかける第
2の能動素子を備えた定電流回路とを備えた増幅装置で
あって、前記定電流回路は、前記第2の能動素子のベー
スあるいはゲートに複数の抵抗を並列に備え、且つ少な
くとも一つの抵抗に直列に切換手段を備え、前記第2の
能動素子のバイアス電圧を可変可能にすることを特徴と
する。
の能動素子を備えた増幅回路と、前記第1の能動素子の
コレクタ−エミッタ間あるいはドレイン−ソース間に定
電流を流すように、前記第1の能動素子のコレクタ−ベ
ース間あるいはドレイン−ゲート間に負帰還をかける第
2の能動素子を備えた定電流回路とを備えた増幅装置で
あって、前記定電流回路は、前記第2の能動素子のベー
スあるいはゲートに接続するダイオードを備え、該ダイ
オードは、前記第2の能動素子と同一の温度特性を有す
ることを特徴とする。
た通信装置である。
て図1から図4に基づいて詳細に説明する。
増幅器の構成の一例を示したものである。図1におい
て、増幅器は、高周波信号を電力増幅する第1の能動素
子であるFET1を備えた増幅回路10と、FET1の
ドレイン−ソース間に定電流を流すように負帰還をかけ
る第2の能動素子であるPNPトランジスタ2を備えた
定電流回路11とを備えた構成である。
ス素子3を介して電源Vccに接続されたインピーダン
ス素子4と、信号の出力インピーダンスを調整するため
の出力整合回路8が接続されている。FET1のゲート
Gは信号源の入力インピーダンスを調整するための入力
整合回路7に接続され、FET1のソースはグランドに
接地されている。また、入力整合回路7は入力端子IN
とインピーダンス素子5に接続され、インピーダンス素
子5はインピーダンス素子6を介してゲート電源Vgに
接続されている。また、出力整合回路8は出力端子OU
Tに接続されている。
ンス素子4の間の接続点PにPNPトランジスタ2のエ
ミッタが接続されている。さらに、インピーダンス素子
5とインピーダンス素子6の間の接続点QにPNPトラ
ンジスタ2のコレクタが接続されている。
Rでダイオード20のカソードが接続されている。この
カソードには、片側が接地された抵抗22と、スイッチ
ング素子25,26を介して片側が接地された抵抗2
3,24とがそれぞれ接続されている。ダイオード20
のアノードには、片側が電源Vccに接続された可変抵抗
21が接続されている。抵抗23に接続するスイッチン
グ素子25は、制御信号V1によりオンオフされ、抵抗
24に接続するスイッチング素子26は、制御信号V2
によりオンオフされる。
増幅器の回路動作について、述べる。ここでは、図1を
さらに具体化した回路により説明を行う。図2は、増幅
回路10a、定電流回路11aで構成され、図1の構成
を具体化した増幅器の回路図である。
り、FET1のソースSはグランドに接地されており、
FET1のドレインDはインダクタ4aと出力信号の直
流成分をカットするためのコンデンサ8aに接続され、
FET1のゲートGは入力信号の直流成分をカットする
ためのコンデンサ7aとインダクタ7bに接続されてい
る。
回路10aの入力インピーダンスの調整を行っている。
コンデンサ7aのもう一方の端子は入力端子INに接続
され、高周波信号が入力される。また、コンデンサ8a
の一方の端子には、出力端子OUTが接続され、増幅さ
れた信号が出力される。
源Vccが接続されている。インダクタ4aと抵抗3aの
間の接続点Pには、PNPトランジスタ2のエミッタが
接続されている。また、インダクタ7bに接続される抵
抗5aはFET2のゲートを保護するための素子であ
り、抵抗6aを介して電源Vgに接続されている。抵抗
5aと抵抗6aの間の接続点Qには、PNPトランジス
タ2のコレクタが接続されている。入力信号の大小によ
り変化するFET1のドレイン−ソース間電流Idsを一
定にするように、PNPトランジスタ2を用いてドレイ
ン−ゲートに負帰還回路を構成して、FET1のゲート
電圧を調整する。
けられた接続点Rには、ダイオード20のカソードと、
一方がグランドに接地されている抵抗22と、MOSF
ET25a,26aのドレインDが接続されている。ダ
イオード20のカソードには、可変抵抗21を介して電
源Vccが接続されている。
は、一方が接地されている抵抗23に接続され、MOS
FET25aのゲートGには、制御信号V1が入力され
る。MOSFET26aのソースSには、一方が接地さ
れている抵抗24が接続され、MOSFET25aのゲ
ートGには制御信号V2が入力される。
のベース−エミッタ間電圧Vbeの温度変化を補償するた
めの素子であり、PNPトランジスタ2のVbeと同一の
温度特性をもつので、Vbeが上がるとダイオード20の
順方向電圧Vfも同じだけ上昇する。前記可変抵抗21
は抵抗分割により、接続点Rに電圧を与えるための素子
であり、抵抗値を可変にすることにより、PNPトラン
ジタ2、ダイオード20、その他回路素子のばらつきに
よるIdsのばらつきを調整し、定電流回路11aの電流
値を所望の値にセットする働きをもつ。
り、MOSFET25aはV1がハイレベルVccでオン
し、ローレベル0Vでオフし、MOSFET26aはV
2がハイレベルVccでオンし、ローレベル0Vでオフす
る。制御信号により、MOSFET25a,26aをオ
ンオフすることで抵抗値を調節し、接続点Rに与える電
圧を変化させることにより、FET1のIdsを制御する
ことが可能になる。
電源Vgに与える電圧と定電流の設定範囲に応じて、負
帰還が適切に働くような値に設定する。例えば、Idsが
大きくなった場合は接続点Pの電圧Vpは下降するが、
接続点Rの電圧Vrは定電圧なので、結果としてPNP
トランジスタ2のVbeが小さくなり、抵抗6aに流入す
る電流も小さくなり、接続点Qの電圧Vqが下降する。
一方、FET1のゲートはハイインピーダンスなので抵
抗5aにpAオーダーの電流しか流れず、抵抗5aの抵
抗値が数10Ωのオーダーであれば抵抗5aの電圧降下
はほとんど無視できる。FET1のゲート電圧が下がる
ことにより、Idsは小さくなり、やがて一定電流に収束
する。さらに、Idsが小さくなった場合は、Idsが大き
くなった場合とは逆の動作をして、FETのゲート電圧
が上がり、結果として前記Idsが大きくなり、やがて前
記Idsは一定電流に収束する。
いて説明する。接続点Rは、電源電圧Vccからダイオー
ド20の順方向降下電圧Vfを減じた電圧値に可変抵抗
21と抵抗22、抵抗23、抵抗24の抵抗値を並列合
成した値Rgの分圧比により与えられる。ただし、MO
SFET25aがオフ状態の場合には抵抗23はRgに
含まず、MOSFET26aがオフ状態の場合には抵抗
24はRgに含まず、MOSFET25aおよびMOS
FET26aがともにオフ状態の場合にはRgは抵抗2
2の値そのものである。
続点Rの電圧Vrは、 Vr=(Vcc−Vf)×(Rg/(Rv+Rg))………(式1) となる。
Pの電圧Vpは、VrがPNPトランジタ2のベースと
エミッタの間の電圧差Vbeだけレベルシフトされたも
の、つまり、 Vp=Vr+Vbe………(式2) が与えられる。
FET1のドレイン−ソース間の電流Idsは、 Ids=(Vcc−Vp)/R10………(式3) となる。
1aの電流値の与え方について説明をする。電源Vccが
5V、電源Vgが−3V、PNPトランジタ2のVbeが
0.7V、ダイオード20のVdが0.7Vであるとす
る。ここで、増幅回路10aの抗14を10Ωに、定電
流回路11aの抵抗10を1Ω、抵抗6aを820Ωに
設定し、可変抵抗21を1kΩ、抵抗22を43kΩ、
抵抗23を30kΩ、抵抗24を17kΩに設定する。
レベルのときは、合成抵抗Rgは抵抗22の値であり、
43kΩとなるので、前記式1、式2、式3より、Vr
は4.20V、Vpは4.90Vになり、100mAの
電流Idsを増幅回路に供給する。
ルで、V2がハイレベルのときは、合成抵抗Rgは抵抗
22と抵抗24を並列に合成したものとなり、前記Rg
は12.2kΩとなり、前記式1、式2、式3より、V
rは3.97V、Vpは4.67Vになり、330mA
の電流Idsを増幅回路に供給する。
用いているので、4通りの定電流値の設定が可能であ
り、スイッチング素子を増加させ、制御ビット数を多く
することにより、さらに電流設定値の数を増やすことが
可能になる。
回路を備えた増幅器の構成の一例を示したものであり、
接続点Rに与えるバイアス電圧を発生させる回路構成が
図1の増幅器とは異なっている。図3の接続点Rはダイ
オード20のカソードと可変抵抗53に接続され、ダイ
オード20のアノードは一方が電源Vccに接続された抵
抗50とスイッチング素子54,55に接続されてい
る。
記スイッチング素子54は、一方が電源Vccに接続され
ている抵抗51に接続され、制御信号V2により制御さ
れる前記スイッチング素子55は、一方が電源Vccに接
続されている抵抗52に接続されている。
別の定電流回路を備えた増幅器の構成の一例を示したも
のであり、接続点Rに与えるバイアス電圧を発生させる
回路構成が前記図1、図3とは異なっている。
位置が異なることである。すなわち、図4の抵抗22は
抵抗値が固定であり、一方がダイオード20のカソード
に接続され、もう一方がグランドに接続されている。可
変抵抗21はダイオード20のアノードに接続され、も
う片側が電源Vccに接続されている。
できる定電流回路を設け、定電流回路の第2の能動素子
のベースあるいはゲートに可変抵抗を接続したり、切換
手段付きの複数の抵抗を並列接続したりして、前記第2
の能動素子のバイアス電圧を可変可能にするので、回路
素子の性能ばらつきにより発生する定電流回路の電流値
のばらつきを抑える調整が容易に可能になり、増幅器の
ゲインおよび消費電力を一定範囲内に収束させることが
できる。
ベース−エミッタ間の電圧温度特性を補償するダイオー
ドを設けたので、温度変化に対する電流値の変化を抑制
できる。
ードに搭載される無線を使用した通信装置のような消費
電力の上限が規定されている用途に上記増幅器を使用す
るので、低消費電力化に効果がある。
図である。
路図である。
す回路図である。
Claims (4)
- 【請求項1】 高周波信号を電力増幅する第1の能動素
子を備えた増幅回路と、前記第1の能動素子のコレクタ
−エミッタ間あるいはドレイン−ソース間に定電流を流
すように、前記第1の能動素子のコレクタ−ベース間あ
るいはドレイン−ゲート間に負帰還をかける第2の能動
素子を備えた定電流回路とを備えた増幅装置であって、 前記定電流回路は、前記第2の能動素子のベースあるい
はゲートに接続する可変抵抗を備え、前記第2の能動素
子のバイアス電圧を可変可能にすることを特徴とする増
幅装置。 - 【請求項2】 高周波信号を電力増幅する第1の能動素
子を備えた増幅回路と、前記第1の能動素子のコレクタ
−エミッタ間あるいはドレイン−ソース間に定電流を流
すように、前記第1の能動素子のコレクタ−ベース間あ
るいはドレイン−ゲート間に負帰還をかける第2の能動
素子を備えた定電流回路とを備えた増幅装置であって、 前記定電流回路は、前記第2の能動素子のベースあるい
はゲートに複数の抵抗を並列に備え、且つ少なくとも一
つの抵抗に直列に切換手段を備え、前記第2の能動素子
のバイアス電圧を可変可能にすることを特徴とする増幅
装置。 - 【請求項3】 高周波信号を電力増幅する第1の能動素
子を備えた増幅回路と、前記第1の能動素子のコレクタ
−エミッタ間あるいはドレイン−ソース間に定電流を流
すように、前記第1の能動素子のコレクタ−ベース間あ
るいはドレイン−ゲート間に負帰還をかける第2の能動
素子を備えた定電流回路とを備えた増幅装置であって、 前記定電流回路は、前記第2の能動素子のベースあるい
はゲートに接続するダイオードを備え、該ダイオード
は、前記第2の能動素子と同一の温度特性を有すること
を特徴とする増幅装置。 - 【請求項4】 請求項1〜3のいずれかに記載の増幅器
を備えた通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001400662A JP2003198269A (ja) | 2001-12-28 | 2001-12-28 | 増幅装置及びそれを用いた通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001400662A JP2003198269A (ja) | 2001-12-28 | 2001-12-28 | 増幅装置及びそれを用いた通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003198269A true JP2003198269A (ja) | 2003-07-11 |
Family
ID=27605113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001400662A Pending JP2003198269A (ja) | 2001-12-28 | 2001-12-28 | 増幅装置及びそれを用いた通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003198269A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10290129A (ja) * | 1997-04-11 | 1998-10-27 | Sony Corp | 高周波増幅器 |
JP2001237655A (ja) * | 2000-02-23 | 2001-08-31 | Japan Radio Co Ltd | Fetバイアス回路 |
-
2001
- 2001-12-28 JP JP2001400662A patent/JP2003198269A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10290129A (ja) * | 1997-04-11 | 1998-10-27 | Sony Corp | 高周波増幅器 |
JP2001237655A (ja) * | 2000-02-23 | 2001-08-31 | Japan Radio Co Ltd | Fetバイアス回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100824561B1 (ko) | 고전력 증폭기용 정지 전류 제어 회로 | |
EP0942524A2 (en) | Radio frequency amplifiers | |
US6549076B2 (en) | High-output amplifier | |
US5343164A (en) | Operational amplifier circuit with slew rate enhancement | |
US7564230B2 (en) | Voltage regulated power supply system | |
KR100547236B1 (ko) | 전력증폭기에서의 바이어스 안정화 회로 | |
JP2004343244A (ja) | 高周波増幅回路 | |
US7612613B2 (en) | Self regulating biasing circuit | |
US7649411B2 (en) | Segmented power amplifier | |
KR20020064784A (ko) | 고주파수 증폭기 회로 및 바이어스 회로 | |
US6486739B1 (en) | Amplifier with self-bias boosting using an enhanced wilson current mirror biasing scheme | |
US7057462B2 (en) | Temperature compensated on-chip bias circuit for linear RF HBT power amplifiers | |
US7113041B2 (en) | Operational amplifier | |
US7501893B2 (en) | Variable gain amplifier circuit | |
US6486724B2 (en) | FET bias circuit | |
US5654672A (en) | Precision bias circuit for a class AB amplifier | |
KR987001154A (ko) | 증폭기 | |
US6664856B2 (en) | Circuit configuration for setting the operating point of a radiofrequency transistor and amplifier circuit | |
KR100556192B1 (ko) | 달링톤 증폭기의 온도 보상 회로 | |
EP0703661A2 (en) | An apparatus for biasing a fet with a single voltage supply | |
JP2003273660A (ja) | 高周波増幅器 | |
US5570064A (en) | Automatic gain control amplifier for use in radio transmitter-receiver | |
US6812740B2 (en) | Low-voltage drive circuit and method for the same | |
US5973564A (en) | Operational amplifier push-pull output stage with low quiescent current | |
JP2003198269A (ja) | 増幅装置及びそれを用いた通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060602 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061024 |