JP2003198269A - 増幅装置及びそれを用いた通信装置 - Google Patents
増幅装置及びそれを用いた通信装置Info
- Publication number
- JP2003198269A JP2003198269A JP2001400662A JP2001400662A JP2003198269A JP 2003198269 A JP2003198269 A JP 2003198269A JP 2001400662 A JP2001400662 A JP 2001400662A JP 2001400662 A JP2001400662 A JP 2001400662A JP 2003198269 A JP2003198269 A JP 2003198269A
- Authority
- JP
- Japan
- Prior art keywords
- active element
- constant current
- resistor
- drain
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 各部品の特性ばらつきや温度特性による変動
に影響されず、ゲイン及び消費電力を一定の範囲内に収
束するように制御する。 【解決手段】 高周波信号を電力増幅する第１の能動素
子であるＦＥＴ１を備えた増幅回路１０と、ＦＥＴ１の
ドレイン−ソース間に定電流を流すように負帰還をかけ
る第２の能動素子であるＰＮＰトランジスタ２を備えた
定電流回路１１とを備える。ＰＮＰトランジスタ２のベ
ースは、接続点Ｒでダイオード２０のカソードが接続さ
れている。このカソードには、片側が接地された抵抗２
２と、スイッチング素子２５，２６を介して片側が接地
された抵抗２３，２４とがそれぞれ接続されている。ダ
イオード２０のアノードには、片側が電源Ｖccに接続さ
れた可変抵抗２１が接続されている。
に影響されず、ゲイン及び消費電力を一定の範囲内に収
束するように制御する。 【解決手段】 高周波信号を電力増幅する第１の能動素
子であるＦＥＴ１を備えた増幅回路１０と、ＦＥＴ１の
ドレイン−ソース間に定電流を流すように負帰還をかけ
る第２の能動素子であるＰＮＰトランジスタ２を備えた
定電流回路１１とを備える。ＰＮＰトランジスタ２のベ
ースは、接続点Ｒでダイオード２０のカソードが接続さ
れている。このカソードには、片側が接地された抵抗２
２と、スイッチング素子２５，２６を介して片側が接地
された抵抗２３，２４とがそれぞれ接続されている。ダ
イオード２０のアノードには、片側が電源Ｖccに接続さ
れた可変抵抗２１が接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は、無線通信システム
等における高周波信号を電力増幅するための増幅装置及
びそれを用いた通信装置に関する。
等における高周波信号を電力増幅するための増幅装置及
びそれを用いた通信装置に関する。
【０００２】
【従来の技術】従来、高周波信号を増幅する増幅器の一
例として、図５に示すものが存在している。図５に示す
増幅器は定電流をＦＥＴ１００のドレインＤに供給する
定電流回路を備えており、前記ドレインに流入する電流
量に応じて、ドレインＤ側の接続点Ｐからゲート側の接
続点Ｑに負帰還をかけることにより、前記ゲート電圧を
自動的に調整して、ゲインおよび消費電力を可変にして
いる。定電流回路に含まれる負帰還回路にはＰＮＰトラ
ンジスタ１０２が備えられており、接続点Ｐにはエミッ
タが、接続点Ｑにはコレクタが接続されている。さら
に、ベースの接続点Ｒには、電源電圧Ｖｃｃを抵抗分割
するための抵抗１０３，１０４が接続されている。
例として、図５に示すものが存在している。図５に示す
増幅器は定電流をＦＥＴ１００のドレインＤに供給する
定電流回路を備えており、前記ドレインに流入する電流
量に応じて、ドレインＤ側の接続点Ｐからゲート側の接
続点Ｑに負帰還をかけることにより、前記ゲート電圧を
自動的に調整して、ゲインおよび消費電力を可変にして
いる。定電流回路に含まれる負帰還回路にはＰＮＰトラ
ンジスタ１０２が備えられており、接続点Ｐにはエミッ
タが、接続点Ｑにはコレクタが接続されている。さら
に、ベースの接続点Ｒには、電源電圧Ｖｃｃを抵抗分割
するための抵抗１０３，１０４が接続されている。
【０００３】図５の定電流回路は、抵抗１０３と抵抗１
０４による抵抗分割で得られるトランジスタ１０２との
接続点Ｒの電圧Ｖｒを、トランジスタ１０２のベースと
エミッタ間の電位差によりレベルシフトを行い、抵抗１
０１に接続される電源Ｖccおよび接続点Ｐの電圧Ｖｐの
電位差より、定電流をＦＥＴ１００のドレインに供給し
ている。
０４による抵抗分割で得られるトランジスタ１０２との
接続点Ｒの電圧Ｖｒを、トランジスタ１０２のベースと
エミッタ間の電位差によりレベルシフトを行い、抵抗１
０１に接続される電源Ｖccおよび接続点Ｐの電圧Ｖｐの
電位差より、定電流をＦＥＴ１００のドレインに供給し
ている。
【０００４】
【発明が解決しようとする課題】図５に示す従来例で
は、抵抗値が固定された抵抗１０３および抵抗１０４
が、定電流回路の電流値を決定する電圧Ｖｒを発生させ
ている。従って、定電流回路の電流が固定であり、電力
増幅器のゲイン及び消費電力を制御することが不可能で
ある。
は、抵抗値が固定された抵抗１０３および抵抗１０４
が、定電流回路の電流値を決定する電圧Ｖｒを発生させ
ている。従って、定電流回路の電流が固定であり、電力
増幅器のゲイン及び消費電力を制御することが不可能で
ある。
【０００５】さらに、抵抗１０３と抵抗１０４およびＰ
ＮＰトランジスタ１０２のベースとエミッタ間の電位差
Ｖbeのばらつきにより定電流回路の電流値がばらつくの
で、出力電力を一定範囲に収束させるためには、前記２
つの抵抗とトランジスタおよび電力増幅器等の部品の選
別が製造段階で必要になり、製造コストと信頼性に問題
がある。また、ＰＮＰトランジスタ１０２のＶbeは−２
ｍＶ／℃の温度特性をもつので、温度が変化した場合
に、定電流回路の電流値も変化を生じるという、問題が
ある。
ＮＰトランジスタ１０２のベースとエミッタ間の電位差
Ｖbeのばらつきにより定電流回路の電流値がばらつくの
で、出力電力を一定範囲に収束させるためには、前記２
つの抵抗とトランジスタおよび電力増幅器等の部品の選
別が製造段階で必要になり、製造コストと信頼性に問題
がある。また、ＰＮＰトランジスタ１０２のＶbeは−２
ｍＶ／℃の温度特性をもつので、温度が変化した場合
に、定電流回路の電流値も変化を生じるという、問題が
ある。
【０００６】本発明の目的は、各部品の特性ばらつきや
温度特性による変動に影響されず、ゲイン及び消費電力
を一定の範囲内に収束するように制御することができる
増幅装置及びそれを用いた通信装置を提供することにあ
る。
温度特性による変動に影響されず、ゲイン及び消費電力
を一定の範囲内に収束するように制御することができる
増幅装置及びそれを用いた通信装置を提供することにあ
る。
【０００７】
【課題を解決するための手段】本発明は、高周波信号を
電力増幅する第１の能動素子を備えた増幅回路と、前記
第１の能動素子のコレクタ−エミッタ間あるいはドレイ
ン−ソース間に定電流を流すように、前記第１の能動素
子のコレクタ−ベース間あるいはドレイン−ゲート間に
負帰還をかける第２の能動素子を備えた定電流回路とを
備えた増幅装置であって、前記定電流回路は、前記第２
の能動素子のベースあるいはゲートに接続する可変抵抗
を備え、前記第２の能動素子のバイアス電圧を可変可能
にすることを特徴とする。
電力増幅する第１の能動素子を備えた増幅回路と、前記
第１の能動素子のコレクタ−エミッタ間あるいはドレイ
ン−ソース間に定電流を流すように、前記第１の能動素
子のコレクタ−ベース間あるいはドレイン−ゲート間に
負帰還をかける第２の能動素子を備えた定電流回路とを
備えた増幅装置であって、前記定電流回路は、前記第２
の能動素子のベースあるいはゲートに接続する可変抵抗
を備え、前記第２の能動素子のバイアス電圧を可変可能
にすることを特徴とする。
【０００８】本発明は、高周波信号を電力増幅する第１
の能動素子を備えた増幅回路と、前記第１の能動素子の
コレクタ−エミッタ間あるいはドレイン−ソース間に定
電流を流すように、前記第１の能動素子のコレクタ−ベ
ース間あるいはドレイン−ゲート間に負帰還をかける第
２の能動素子を備えた定電流回路とを備えた増幅装置で
あって、前記定電流回路は、前記第２の能動素子のベー
スあるいはゲートに複数の抵抗を並列に備え、且つ少な
くとも一つの抵抗に直列に切換手段を備え、前記第２の
能動素子のバイアス電圧を可変可能にすることを特徴と
する。
の能動素子を備えた増幅回路と、前記第１の能動素子の
コレクタ−エミッタ間あるいはドレイン−ソース間に定
電流を流すように、前記第１の能動素子のコレクタ−ベ
ース間あるいはドレイン−ゲート間に負帰還をかける第
２の能動素子を備えた定電流回路とを備えた増幅装置で
あって、前記定電流回路は、前記第２の能動素子のベー
スあるいはゲートに複数の抵抗を並列に備え、且つ少な
くとも一つの抵抗に直列に切換手段を備え、前記第２の
能動素子のバイアス電圧を可変可能にすることを特徴と
する。
【０００９】本発明は、高周波信号を電力増幅する第１
の能動素子を備えた増幅回路と、前記第１の能動素子の
コレクタ−エミッタ間あるいはドレイン−ソース間に定
電流を流すように、前記第１の能動素子のコレクタ−ベ
ース間あるいはドレイン−ゲート間に負帰還をかける第
２の能動素子を備えた定電流回路とを備えた増幅装置で
あって、前記定電流回路は、前記第２の能動素子のベー
スあるいはゲートに接続するダイオードを備え、該ダイ
オードは、前記第２の能動素子と同一の温度特性を有す
ることを特徴とする。
の能動素子を備えた増幅回路と、前記第１の能動素子の
コレクタ−エミッタ間あるいはドレイン−ソース間に定
電流を流すように、前記第１の能動素子のコレクタ−ベ
ース間あるいはドレイン−ゲート間に負帰還をかける第
２の能動素子を備えた定電流回路とを備えた増幅装置で
あって、前記定電流回路は、前記第２の能動素子のベー
スあるいはゲートに接続するダイオードを備え、該ダイ
オードは、前記第２の能動素子と同一の温度特性を有す
ることを特徴とする。
【００１０】本発明は、上記の増幅器のいずれかを備え
た通信装置である。
た通信装置である。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図１から図４に基づいて詳細に説明する。
て図１から図４に基づいて詳細に説明する。
【００１２】図１は本発明における定電流回路を備えた
増幅器の構成の一例を示したものである。図１におい
て、増幅器は、高周波信号を電力増幅する第１の能動素
子であるＦＥＴ１を備えた増幅回路１０と、ＦＥＴ１の
ドレイン−ソース間に定電流を流すように負帰還をかけ
る第２の能動素子であるＰＮＰトランジスタ２を備えた
定電流回路１１とを備えた構成である。
増幅器の構成の一例を示したものである。図１におい
て、増幅器は、高周波信号を電力増幅する第１の能動素
子であるＦＥＴ１を備えた増幅回路１０と、ＦＥＴ１の
ドレイン−ソース間に定電流を流すように負帰還をかけ
る第２の能動素子であるＰＮＰトランジスタ２を備えた
定電流回路１１とを備えた構成である。
【００１３】ＦＥＴ１のドレインＤには、インピーダン
ス素子３を介して電源Ｖｃｃに接続されたインピーダン
ス素子４と、信号の出力インピーダンスを調整するため
の出力整合回路８が接続されている。ＦＥＴ１のゲート
Ｇは信号源の入力インピーダンスを調整するための入力
整合回路７に接続され、ＦＥＴ１のソースはグランドに
接地されている。また、入力整合回路７は入力端子ＩＮ
とインピーダンス素子５に接続され、インピーダンス素
子５はインピーダンス素子６を介してゲート電源Ｖｇに
接続されている。また、出力整合回路８は出力端子ＯＵ
Ｔに接続されている。
ス素子３を介して電源Ｖｃｃに接続されたインピーダン
ス素子４と、信号の出力インピーダンスを調整するため
の出力整合回路８が接続されている。ＦＥＴ１のゲート
Ｇは信号源の入力インピーダンスを調整するための入力
整合回路７に接続され、ＦＥＴ１のソースはグランドに
接地されている。また、入力整合回路７は入力端子ＩＮ
とインピーダンス素子５に接続され、インピーダンス素
子５はインピーダンス素子６を介してゲート電源Ｖｇに
接続されている。また、出力整合回路８は出力端子ＯＵ
Ｔに接続されている。
【００１４】また、インピーダンス素子３とインピーダ
ンス素子４の間の接続点ＰにＰＮＰトランジスタ２のエ
ミッタが接続されている。さらに、インピーダンス素子
５とインピーダンス素子６の間の接続点ＱにＰＮＰトラ
ンジスタ２のコレクタが接続されている。
ンス素子４の間の接続点ＰにＰＮＰトランジスタ２のエ
ミッタが接続されている。さらに、インピーダンス素子
５とインピーダンス素子６の間の接続点ＱにＰＮＰトラ
ンジスタ２のコレクタが接続されている。
【００１５】ＰＮＰトランジスタ２のベースは、接続点
Ｒでダイオード２０のカソードが接続されている。この
カソードには、片側が接地された抵抗２２と、スイッチ
ング素子２５，２６を介して片側が接地された抵抗２
３，２４とがそれぞれ接続されている。ダイオード２０
のアノードには、片側が電源Ｖccに接続された可変抵抗
２１が接続されている。抵抗２３に接続するスイッチン
グ素子２５は、制御信号Ｖ１によりオンオフされ、抵抗
２４に接続するスイッチング素子２６は、制御信号Ｖ２
によりオンオフされる。
Ｒでダイオード２０のカソードが接続されている。この
カソードには、片側が接地された抵抗２２と、スイッチ
ング素子２５，２６を介して片側が接地された抵抗２
３，２４とがそれぞれ接続されている。ダイオード２０
のアノードには、片側が電源Ｖccに接続された可変抵抗
２１が接続されている。抵抗２３に接続するスイッチン
グ素子２５は、制御信号Ｖ１によりオンオフされ、抵抗
２４に接続するスイッチング素子２６は、制御信号Ｖ２
によりオンオフされる。
【００１６】次に、本発明における定電流回路を備えた
増幅器の回路動作について、述べる。ここでは、図１を
さらに具体化した回路により説明を行う。図２は、増幅
回路１０ａ、定電流回路１１ａで構成され、図１の構成
を具体化した増幅器の回路図である。
増幅器の回路動作について、述べる。ここでは、図１を
さらに具体化した回路により説明を行う。図２は、増幅
回路１０ａ、定電流回路１１ａで構成され、図１の構成
を具体化した増幅器の回路図である。
【００１７】ＦＥＴ１は電力増幅を行う能動素子であ
り、ＦＥＴ１のソースＳはグランドに接地されており、
ＦＥＴ１のドレインＤはインダクタ４ａと出力信号の直
流成分をカットするためのコンデンサ８ａに接続され、
ＦＥＴ１のゲートＧは入力信号の直流成分をカットする
ためのコンデンサ７ａとインダクタ７ｂに接続されてい
る。
り、ＦＥＴ１のソースＳはグランドに接地されており、
ＦＥＴ１のドレインＤはインダクタ４ａと出力信号の直
流成分をカットするためのコンデンサ８ａに接続され、
ＦＥＴ１のゲートＧは入力信号の直流成分をカットする
ためのコンデンサ７ａとインダクタ７ｂに接続されてい
る。
【００１８】コンデンサ７ａとインダクタ７ｂは、増幅
回路１０ａの入力インピーダンスの調整を行っている。
コンデンサ７ａのもう一方の端子は入力端子ＩＮに接続
され、高周波信号が入力される。また、コンデンサ８ａ
の一方の端子には、出力端子ＯＵＴが接続され、増幅さ
れた信号が出力される。
回路１０ａの入力インピーダンスの調整を行っている。
コンデンサ７ａのもう一方の端子は入力端子ＩＮに接続
され、高周波信号が入力される。また、コンデンサ８ａ
の一方の端子には、出力端子ＯＵＴが接続され、増幅さ
れた信号が出力される。
【００１９】インダクタ４ａには、抵抗３ａを介して電
源Ｖccが接続されている。インダクタ４ａと抵抗３ａの
間の接続点Ｐには、ＰＮＰトランジスタ２のエミッタが
接続されている。また、インダクタ７ｂに接続される抵
抗５ａはＦＥＴ２のゲートを保護するための素子であ
り、抵抗６ａを介して電源Ｖｇに接続されている。抵抗
５ａと抵抗６ａの間の接続点Ｑには、ＰＮＰトランジス
タ２のコレクタが接続されている。入力信号の大小によ
り変化するＦＥＴ１のドレイン−ソース間電流Ｉdsを一
定にするように、ＰＮＰトランジスタ２を用いてドレイ
ン−ゲートに負帰還回路を構成して、ＦＥＴ１のゲート
電圧を調整する。
源Ｖccが接続されている。インダクタ４ａと抵抗３ａの
間の接続点Ｐには、ＰＮＰトランジスタ２のエミッタが
接続されている。また、インダクタ７ｂに接続される抵
抗５ａはＦＥＴ２のゲートを保護するための素子であ
り、抵抗６ａを介して電源Ｖｇに接続されている。抵抗
５ａと抵抗６ａの間の接続点Ｑには、ＰＮＰトランジス
タ２のコレクタが接続されている。入力信号の大小によ
り変化するＦＥＴ１のドレイン−ソース間電流Ｉdsを一
定にするように、ＰＮＰトランジスタ２を用いてドレイ
ン−ゲートに負帰還回路を構成して、ＦＥＴ１のゲート
電圧を調整する。
【００２０】また、ＰＮＰトランジスタ２のベースに設
けられた接続点Ｒには、ダイオード２０のカソードと、
一方がグランドに接地されている抵抗２２と、ＭＯＳＦ
ＥＴ２５ａ，２６ａのドレインＤが接続されている。ダ
イオード２０のカソードには、可変抵抗２１を介して電
源Ｖccが接続されている。
けられた接続点Ｒには、ダイオード２０のカソードと、
一方がグランドに接地されている抵抗２２と、ＭＯＳＦ
ＥＴ２５ａ，２６ａのドレインＤが接続されている。ダ
イオード２０のカソードには、可変抵抗２１を介して電
源Ｖccが接続されている。
【００２１】加えて、ＭＯＳＦＥＴ２５ａのソースＳに
は、一方が接地されている抵抗２３に接続され、ＭＯＳ
ＦＥＴ２５ａのゲートＧには、制御信号Ｖ１が入力され
る。ＭＯＳＦＥＴ２６ａのソースＳには、一方が接地さ
れている抵抗２４が接続され、ＭＯＳＦＥＴ２５ａのゲ
ートＧには制御信号Ｖ２が入力される。
は、一方が接地されている抵抗２３に接続され、ＭＯＳ
ＦＥＴ２５ａのゲートＧには、制御信号Ｖ１が入力され
る。ＭＯＳＦＥＴ２６ａのソースＳには、一方が接地さ
れている抵抗２４が接続され、ＭＯＳＦＥＴ２５ａのゲ
ートＧには制御信号Ｖ２が入力される。
【００２２】ダイオード２０は、ＰＮＰトランジスタ２
のベース−エミッタ間電圧Ｖbeの温度変化を補償するた
めの素子であり、ＰＮＰトランジスタ２のＶbeと同一の
温度特性をもつので、Ｖbeが上がるとダイオード２０の
順方向電圧Ｖｆも同じだけ上昇する。前記可変抵抗２１
は抵抗分割により、接続点Ｒに電圧を与えるための素子
であり、抵抗値を可変にすることにより、ＰＮＰトラン
ジタ２、ダイオード２０、その他回路素子のばらつきに
よるＩdsのばらつきを調整し、定電流回路１１ａの電流
値を所望の値にセットする働きをもつ。
のベース−エミッタ間電圧Ｖbeの温度変化を補償するた
めの素子であり、ＰＮＰトランジスタ２のＶbeと同一の
温度特性をもつので、Ｖbeが上がるとダイオード２０の
順方向電圧Ｖｆも同じだけ上昇する。前記可変抵抗２１
は抵抗分割により、接続点Ｒに電圧を与えるための素子
であり、抵抗値を可変にすることにより、ＰＮＰトラン
ジタ２、ダイオード２０、その他回路素子のばらつきに
よるＩdsのばらつきを調整し、定電流回路１１ａの電流
値を所望の値にセットする働きをもつ。
【００２３】制御信号Ｖ１，Ｖ２は２ビット信号であ
り、ＭＯＳＦＥＴ２５ａはＶ１がハイレベルＶccでオン
し、ローレベル０Ｖでオフし、ＭＯＳＦＥＴ２６ａはＶ
２がハイレベルＶccでオンし、ローレベル０Ｖでオフす
る。制御信号により、ＭＯＳＦＥＴ２５ａ，２６ａをオ
ンオフすることで抵抗値を調節し、接続点Ｒに与える電
圧を変化させることにより、ＦＥＴ１のＩdsを制御する
ことが可能になる。
り、ＭＯＳＦＥＴ２５ａはＶ１がハイレベルＶccでオン
し、ローレベル０Ｖでオフし、ＭＯＳＦＥＴ２６ａはＶ
２がハイレベルＶccでオンし、ローレベル０Ｖでオフす
る。制御信号により、ＭＯＳＦＥＴ２５ａ，２６ａをオ
ンオフすることで抵抗値を調節し、接続点Ｒに与える電
圧を変化させることにより、ＦＥＴ１のＩdsを制御する
ことが可能になる。
【００２４】抵抗６ａは数百Ωから数ｋΩの値をとり、
電源Ｖｇに与える電圧と定電流の設定範囲に応じて、負
帰還が適切に働くような値に設定する。例えば、Ｉdsが
大きくなった場合は接続点Ｐの電圧Ｖｐは下降するが、
接続点Ｒの電圧Ｖｒは定電圧なので、結果としてＰＮＰ
トランジスタ２のＶbeが小さくなり、抵抗６ａに流入す
る電流も小さくなり、接続点Ｑの電圧Ｖｑが下降する。
一方、ＦＥＴ１のゲートはハイインピーダンスなので抵
抗５ａにｐＡオーダーの電流しか流れず、抵抗５ａの抵
抗値が数１０Ωのオーダーであれば抵抗５ａの電圧降下
はほとんど無視できる。ＦＥＴ１のゲート電圧が下がる
ことにより、Ｉdsは小さくなり、やがて一定電流に収束
する。さらに、Ｉdsが小さくなった場合は、Ｉdsが大き
くなった場合とは逆の動作をして、ＦＥＴのゲート電圧
が上がり、結果として前記Ｉdsが大きくなり、やがて前
記Ｉdsは一定電流に収束する。
電源Ｖｇに与える電圧と定電流の設定範囲に応じて、負
帰還が適切に働くような値に設定する。例えば、Ｉdsが
大きくなった場合は接続点Ｐの電圧Ｖｐは下降するが、
接続点Ｒの電圧Ｖｒは定電圧なので、結果としてＰＮＰ
トランジスタ２のＶbeが小さくなり、抵抗６ａに流入す
る電流も小さくなり、接続点Ｑの電圧Ｖｑが下降する。
一方、ＦＥＴ１のゲートはハイインピーダンスなので抵
抗５ａにｐＡオーダーの電流しか流れず、抵抗５ａの抵
抗値が数１０Ωのオーダーであれば抵抗５ａの電圧降下
はほとんど無視できる。ＦＥＴ１のゲート電圧が下がる
ことにより、Ｉdsは小さくなり、やがて一定電流に収束
する。さらに、Ｉdsが小さくなった場合は、Ｉdsが大き
くなった場合とは逆の動作をして、ＦＥＴのゲート電圧
が上がり、結果として前記Ｉdsが大きくなり、やがて前
記Ｉdsは一定電流に収束する。
【００２５】次に、定電流回路の電流値の設定方法につ
いて説明する。接続点Ｒは、電源電圧Ｖccからダイオー
ド２０の順方向降下電圧Ｖfを減じた電圧値に可変抵抗
２１と抵抗２２、抵抗２３、抵抗２４の抵抗値を並列合
成した値Ｒｇの分圧比により与えられる。ただし、ＭＯ
ＳＦＥＴ２５ａがオフ状態の場合には抵抗２３はＲｇに
含まず、ＭＯＳＦＥＴ２６ａがオフ状態の場合には抵抗
２４はＲｇに含まず、ＭＯＳＦＥＴ２５ａおよびＭＯＳ
ＦＥＴ２６ａがともにオフ状態の場合にはＲｇは抵抗２
２の値そのものである。
いて説明する。接続点Ｒは、電源電圧Ｖccからダイオー
ド２０の順方向降下電圧Ｖfを減じた電圧値に可変抵抗
２１と抵抗２２、抵抗２３、抵抗２４の抵抗値を並列合
成した値Ｒｇの分圧比により与えられる。ただし、ＭＯ
ＳＦＥＴ２５ａがオフ状態の場合には抵抗２３はＲｇに
含まず、ＭＯＳＦＥＴ２６ａがオフ状態の場合には抵抗
２４はＲｇに含まず、ＭＯＳＦＥＴ２５ａおよびＭＯＳ
ＦＥＴ２６ａがともにオフ状態の場合にはＲｇは抵抗２
２の値そのものである。
【００２６】可変抵抗２１の抵抗値をＶｒとすると、接
続点Ｒの電圧Ｖｒは、 Ｖｒ＝（Ｖcc−Ｖｆ）×（Ｒg／（Ｒｖ＋Ｒｇ））………（式１） となる。
続点Ｒの電圧Ｖｒは、 Ｖｒ＝（Ｖcc−Ｖｆ）×（Ｒg／（Ｒｖ＋Ｒｇ））………（式１） となる。
【００２７】さらに抵抗３ａとインダクタ４ａの接続点
Ｐの電圧Ｖｐは、ＶｒがＰＮＰトランジタ２のベースと
エミッタの間の電圧差Ｖbeだけレベルシフトされたも
の、つまり、 Ｖｐ＝Ｖｒ＋Ｖbe………（式２） が与えられる。
Ｐの電圧Ｖｐは、ＶｒがＰＮＰトランジタ２のベースと
エミッタの間の電圧差Ｖbeだけレベルシフトされたも
の、つまり、 Ｖｐ＝Ｖｒ＋Ｖbe………（式２） が与えられる。
【００２８】よって、抵抗３ａの値をＲ１０とすると、
ＦＥＴ１のドレイン−ソース間の電流Ｉdsは、 Ｉds＝（Ｖcc−Ｖｐ）／Ｒ１０………（式３） となる。
ＦＥＴ１のドレイン−ソース間の電流Ｉdsは、 Ｉds＝（Ｖcc−Ｖｐ）／Ｒ１０………（式３） となる。
【００２９】次に、具体的な値を用いて、定電流回路１
１ａの電流値の与え方について説明をする。電源Ｖccが
５Ｖ、電源Ｖｇが−３Ｖ、ＰＮＰトランジタ２のＶbeが
０．７Ｖ、ダイオード２０のＶｄが０．７Ｖであるとす
る。ここで、増幅回路１０ａの抗１４を１０Ωに、定電
流回路１１ａの抵抗１０を１Ω、抵抗６ａを８２０Ωに
設定し、可変抵抗２１を１ｋΩ、抵抗２２を４３ｋΩ、
抵抗２３を３０ｋΩ、抵抗２４を１７ｋΩに設定する。
１ａの電流値の与え方について説明をする。電源Ｖccが
５Ｖ、電源Ｖｇが−３Ｖ、ＰＮＰトランジタ２のＶbeが
０．７Ｖ、ダイオード２０のＶｄが０．７Ｖであるとす
る。ここで、増幅回路１０ａの抗１４を１０Ωに、定電
流回路１１ａの抵抗１０を１Ω、抵抗６ａを８２０Ωに
設定し、可変抵抗２１を１ｋΩ、抵抗２２を４３ｋΩ、
抵抗２３を３０ｋΩ、抵抗２４を１７ｋΩに設定する。
【００３０】例えば、制御信号Ｖ１，Ｖ２がともにロー
レベルのときは、合成抵抗Ｒｇは抵抗２２の値であり、
４３ｋΩとなるので、前記式１、式２、式３より、Ｖｒ
は４．２０Ｖ、Ｖｐは４．９０Ｖになり、１００ｍＡの
電流Ｉdsを増幅回路に供給する。
レベルのときは、合成抵抗Ｒｇは抵抗２２の値であり、
４３ｋΩとなるので、前記式１、式２、式３より、Ｖｒ
は４．２０Ｖ、Ｖｐは４．９０Ｖになり、１００ｍＡの
電流Ｉdsを増幅回路に供給する。
【００３１】また別の例では、制御信号Ｖ１がローレベ
ルで、Ｖ２がハイレベルのときは、合成抵抗Ｒｇは抵抗
２２と抵抗２４を並列に合成したものとなり、前記Ｒｇ
は１２．２ｋΩとなり、前記式１、式２、式３より、Ｖ
ｒは３．９７Ｖ、Ｖｐは４．６７Ｖになり、３３０ｍＡ
の電流Ｉdsを増幅回路に供給する。
ルで、Ｖ２がハイレベルのときは、合成抵抗Ｒｇは抵抗
２２と抵抗２４を並列に合成したものとなり、前記Ｒｇ
は１２．２ｋΩとなり、前記式１、式２、式３より、Ｖ
ｒは３．９７Ｖ、Ｖｐは４．６７Ｖになり、３３０ｍＡ
の電流Ｉdsを増幅回路に供給する。
【００３２】図２の回路例では、２ビットの制御信号を
用いているので、４通りの定電流値の設定が可能であ
り、スイッチング素子を増加させ、制御ビット数を多く
することにより、さらに電流設定値の数を増やすことが
可能になる。
用いているので、４通りの定電流値の設定が可能であ
り、スイッチング素子を増加させ、制御ビット数を多く
することにより、さらに電流設定値の数を増やすことが
可能になる。
【００３３】図３は本発明における図１とは別の定電流
回路を備えた増幅器の構成の一例を示したものであり、
接続点Ｒに与えるバイアス電圧を発生させる回路構成が
図１の増幅器とは異なっている。図３の接続点Ｒはダイ
オード２０のカソードと可変抵抗５３に接続され、ダイ
オード２０のアノードは一方が電源Ｖccに接続された抵
抗５０とスイッチング素子５４，５５に接続されてい
る。
回路を備えた増幅器の構成の一例を示したものであり、
接続点Ｒに与えるバイアス電圧を発生させる回路構成が
図１の増幅器とは異なっている。図３の接続点Ｒはダイ
オード２０のカソードと可変抵抗５３に接続され、ダイ
オード２０のアノードは一方が電源Ｖccに接続された抵
抗５０とスイッチング素子５４，５５に接続されてい
る。
【００３４】さらに、制御信号Ｖ１により制御される前
記スイッチング素子５４は、一方が電源Ｖccに接続され
ている抵抗５１に接続され、制御信号Ｖ２により制御さ
れる前記スイッチング素子５５は、一方が電源Ｖccに接
続されている抵抗５２に接続されている。
記スイッチング素子５４は、一方が電源Ｖccに接続され
ている抵抗５１に接続され、制御信号Ｖ２により制御さ
れる前記スイッチング素子５５は、一方が電源Ｖccに接
続されている抵抗５２に接続されている。
【００３５】図４は本発明における前記図１、図３とは
別の定電流回路を備えた増幅器の構成の一例を示したも
のであり、接続点Ｒに与えるバイアス電圧を発生させる
回路構成が前記図１、図３とは異なっている。
別の定電流回路を備えた増幅器の構成の一例を示したも
のであり、接続点Ｒに与えるバイアス電圧を発生させる
回路構成が前記図１、図３とは異なっている。
【００３６】図４と図１の具体的な相違点は可変抵抗の
位置が異なることである。すなわち、図４の抵抗２２は
抵抗値が固定であり、一方がダイオード２０のカソード
に接続され、もう一方がグランドに接続されている。可
変抵抗２１はダイオード２０のアノードに接続され、も
う片側が電源Ｖccに接続されている。
位置が異なることである。すなわち、図４の抵抗２２は
抵抗値が固定であり、一方がダイオード２０のカソード
に接続され、もう一方がグランドに接続されている。可
変抵抗２１はダイオード２０のアノードに接続され、も
う片側が電源Ｖccに接続されている。
【００３７】
【発明の効果】本発明によれば、増幅器に電流値を制御
できる定電流回路を設け、定電流回路の第２の能動素子
のベースあるいはゲートに可変抵抗を接続したり、切換
手段付きの複数の抵抗を並列接続したりして、前記第２
の能動素子のバイアス電圧を可変可能にするので、回路
素子の性能ばらつきにより発生する定電流回路の電流値
のばらつきを抑える調整が容易に可能になり、増幅器の
ゲインおよび消費電力を一定範囲内に収束させることが
できる。
できる定電流回路を設け、定電流回路の第２の能動素子
のベースあるいはゲートに可変抵抗を接続したり、切換
手段付きの複数の抵抗を並列接続したりして、前記第２
の能動素子のバイアス電圧を可変可能にするので、回路
素子の性能ばらつきにより発生する定電流回路の電流値
のばらつきを抑える調整が容易に可能になり、増幅器の
ゲインおよび消費電力を一定範囲内に収束させることが
できる。
【００３８】また、本発明によれば、第２の能動素子の
ベース−エミッタ間の電圧温度特性を補償するダイオー
ドを設けたので、温度変化に対する電流値の変化を抑制
できる。
ベース−エミッタ間の電圧温度特性を補償するダイオー
ドを設けたので、温度変化に対する電流値の変化を抑制
できる。
【００３９】また、本発明によれば、パソコンのＰＣカ
ードに搭載される無線を使用した通信装置のような消費
電力の上限が規定されている用途に上記増幅器を使用す
るので、低消費電力化に効果がある。
ードに搭載される無線を使用した通信装置のような消費
電力の上限が規定されている用途に上記増幅器を使用す
るので、低消費電力化に効果がある。
【図１】本発明に係わる増幅器の一実施形態を示す回路
図である。
図である。
【図２】図１の増幅器の具体例を示す回路図である。
【図３】本発明に係わる増幅器の他の実施形態を示す回
路図である。
路図である。
【図４】本発明に係わる増幅器の更に他の実施形態を示
す回路図である。
す回路図である。
【図５】従来の増幅器を示す回路図である。
１ ＦＥＴ（電界効果トランジスタ）
２ ＰＮＰトランジスタ
３，４，５，６ インピーダンス素子
７ 入力整合回路
８ 出力整合回路
２０ ダイオード
２１ 可変抵抗
２２，２３，２４ 抵抗
２５，２６ スイッチング素子
Ｐ，Ｑ，Ｒ 接続点
Ｄ ドレイン
Ｇ ゲート
Ｓ ソース
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5J090 AA01 AA41 CA02 CA14 CN01
FA18 FN10 HA02 HA09 HA18
HA19 HA25 HA26 HA29 HA33
HA39 KA29 MA13 MA21
5J500 AA01 AA41 AC02 AC14 AF18
AH02 AH09 AH18 AH19 AH25
AH26 AH29 AH33 AH39 AK29
AM13 AM21 NC01 NF10
Claims (4)
- 【請求項１】 高周波信号を電力増幅する第１の能動素
子を備えた増幅回路と、前記第１の能動素子のコレクタ
−エミッタ間あるいはドレイン−ソース間に定電流を流
すように、前記第１の能動素子のコレクタ−ベース間あ
るいはドレイン−ゲート間に負帰還をかける第２の能動
素子を備えた定電流回路とを備えた増幅装置であって、 前記定電流回路は、前記第２の能動素子のベースあるい
はゲートに接続する可変抵抗を備え、前記第２の能動素
子のバイアス電圧を可変可能にすることを特徴とする増
幅装置。 - 【請求項２】 高周波信号を電力増幅する第１の能動素
子を備えた増幅回路と、前記第１の能動素子のコレクタ
−エミッタ間あるいはドレイン−ソース間に定電流を流
すように、前記第１の能動素子のコレクタ−ベース間あ
るいはドレイン−ゲート間に負帰還をかける第２の能動
素子を備えた定電流回路とを備えた増幅装置であって、 前記定電流回路は、前記第２の能動素子のベースあるい
はゲートに複数の抵抗を並列に備え、且つ少なくとも一
つの抵抗に直列に切換手段を備え、前記第２の能動素子
のバイアス電圧を可変可能にすることを特徴とする増幅
装置。 - 【請求項３】 高周波信号を電力増幅する第１の能動素
子を備えた増幅回路と、前記第１の能動素子のコレクタ
−エミッタ間あるいはドレイン−ソース間に定電流を流
すように、前記第１の能動素子のコレクタ−ベース間あ
るいはドレイン−ゲート間に負帰還をかける第２の能動
素子を備えた定電流回路とを備えた増幅装置であって、 前記定電流回路は、前記第２の能動素子のベースあるい
はゲートに接続するダイオードを備え、該ダイオード
は、前記第２の能動素子と同一の温度特性を有すること
を特徴とする増幅装置。 - 【請求項４】 請求項１〜３のいずれかに記載の増幅器
を備えた通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001400662A JP2003198269A (ja) | 2001-12-28 | 2001-12-28 | 増幅装置及びそれを用いた通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001400662A JP2003198269A (ja) | 2001-12-28 | 2001-12-28 | 増幅装置及びそれを用いた通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003198269A true JP2003198269A (ja) | 2003-07-11 |
Family
ID=27605113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001400662A Pending JP2003198269A (ja) | 2001-12-28 | 2001-12-28 | 増幅装置及びそれを用いた通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003198269A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10290129A (ja) * | 1997-04-11 | 1998-10-27 | Sony Corp | 高周波増幅器 |
| JP2001237655A (ja) * | 2000-02-23 | 2001-08-31 | Japan Radio Co Ltd | Ｆｅｔバイアス回路 |
-
2001
- 2001-12-28 JP JP2001400662A patent/JP2003198269A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10290129A (ja) * | 1997-04-11 | 1998-10-27 | Sony Corp | 高周波増幅器 |
| JP2001237655A (ja) * | 2000-02-23 | 2001-08-31 | Japan Radio Co Ltd | Ｆｅｔバイアス回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100824561B1 (ko) | 고전력 증폭기용 정지 전류 제어 회로 | |
| EP0942524A2 (en) | Radio frequency amplifiers | |
| US6549076B2 (en) | High-output amplifier | |
| US5343164A (en) | Operational amplifier circuit with slew rate enhancement | |
| US7564230B2 (en) | Voltage regulated power supply system | |
| KR100547236B1 (ko) | 전력증폭기에서의 바이어스 안정화 회로 | |
| JP2004343244A (ja) | 高周波増幅回路 | |
| US7612613B2 (en) | Self regulating biasing circuit | |
| US7649411B2 (en) | Segmented power amplifier | |
| KR20020064784A (ko) | 고주파수 증폭기 회로 및 바이어스 회로 | |
| US6486739B1 (en) | Amplifier with self-bias boosting using an enhanced wilson current mirror biasing scheme | |
| US7113041B2 (en) | Operational amplifier | |
| US20050264363A1 (en) | Temperature compensated on-chip bias circuit for linear RF HBT power amplifiers | |
| US6486724B2 (en) | FET bias circuit | |
| US5654672A (en) | Precision bias circuit for a class AB amplifier | |
| KR987001154A (ko) | 증폭기 | |
| US6664856B2 (en) | Circuit configuration for setting the operating point of a radiofrequency transistor and amplifier circuit | |
| US5483191A (en) | Apparatus for biasing a FET with a single voltage supply | |
| JP2003273660A (ja) | 高周波増幅器 | |
| US5570064A (en) | Automatic gain control amplifier for use in radio transmitter-receiver | |
| KR100556192B1 (ko) | 달링톤 증폭기의 온도 보상 회로 | |
| US6812740B2 (en) | Low-voltage drive circuit and method for the same | |
| US5973564A (en) | Operational amplifier push-pull output stage with low quiescent current | |
| JP2003198269A (ja) | 増幅装置及びそれを用いた通信装置 | |
| US6535067B1 (en) | Power saturation control of class C bipolar amplifiers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060602 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061024 |