JP2003197924A - Semiconductor element and method for manufacturing the same - Google Patents

Semiconductor element and method for manufacturing the same

Info

Publication number
JP2003197924A
JP2003197924A JP2001400012A JP2001400012A JP2003197924A JP 2003197924 A JP2003197924 A JP 2003197924A JP 2001400012 A JP2001400012 A JP 2001400012A JP 2001400012 A JP2001400012 A JP 2001400012A JP 2003197924 A JP2003197924 A JP 2003197924A
Authority
JP
Japan
Prior art keywords
metal layer
metal
semiconductor substrate
layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001400012A
Other languages
Japanese (ja)
Other versions
JP3858693B2 (en
Inventor
Hisanaga Takano
久永 高野
Nobuyuki Ito
信之 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2001400012A priority Critical patent/JP3858693B2/en
Priority to TW91137668A priority patent/TW586226B/en
Publication of JP2003197924A publication Critical patent/JP2003197924A/en
Application granted granted Critical
Publication of JP3858693B2 publication Critical patent/JP3858693B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a convenient and highly reliable semiconductor element equipped with a shot key barrier electrode and a semiconductor element. <P>SOLUTION: A first metallic layer 19 made of Pd silicide is formed so as to be exposed in a contact opening 18 of an insulating film 17 in the surface area of a semiconductor substrate 12. A second metallic layer 20 made of Ti silicide is formed on the surface of the first metallic layer and the insulating film 17. Then, a third metallic layer made of Al is formed on the second metallic layer so that a shot key barrier electrode 13 made of three metallic layers 19, 20, and 21 can be formed. In this case, the first metallic layer 19 is formed by the thermal diffusion of the Pd to the surface area of the semiconductor substrate 12 through the second metallic layer 20. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、ショットキバリア
電極を備えた半導体素子の製造方法および半導体素子に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device having a Schottky barrier electrode and a semiconductor device.

【0002】[0002]

【従来の技術】スイッチング素子等として、ショットキ
接合を用いるショットキバリアダイオードが広く使用さ
れている。ショットキバリアダイオードは、半導体基板
と、半導体基板の一面上に開口を有して形成されたシリ
コン系絶縁膜と、開口を介して半導体基板の一面に電気
的に接続されたアノード電極(ショットキバリア電極)
と、半導体基板の他面上に設けられて半導体基板にオー
ミック接触するカソード電極と、を備える。
2. Description of the Related Art A Schottky barrier diode using a Schottky junction is widely used as a switching element or the like. The Schottky barrier diode includes a semiconductor substrate, a silicon-based insulating film having an opening on one surface of the semiconductor substrate, and an anode electrode (Schottky barrier electrode) electrically connected to the one surface of the semiconductor substrate through the opening. )
And a cathode electrode provided on the other surface of the semiconductor substrate and in ohmic contact with the semiconductor substrate.

【0003】ショットキバリア電極は、半導体基板の一
面との界面に所定のバリアハイトを有するショットキ障
壁を形成する。ショットキ障壁のバリアハイトは、ショ
ットキバリア電極を構成する金属膜の材料によってその
大きさが決定される。従って、ショットキバリア電極を
構成する金属材料は、所望するバリアハイトの大きさに
応じて適宜選択される。
The Schottky barrier electrode forms a Schottky barrier having a predetermined barrier height at the interface with one surface of the semiconductor substrate. The size of the barrier height of the Schottky barrier is determined by the material of the metal film forming the Schottky barrier electrode. Therefore, the metal material forming the Schottky barrier electrode is appropriately selected according to the desired size of the barrier height.

【0004】ここで、所望のバリアハイトを有するショ
ットキ障壁を形成するため、例えば、パラジウム(P
d)等のシリコン系絶縁膜との密着性が低い材料を用い
る場合がある。このような場合、図4に示すような、シ
ョットキバリア電極を複数の金属膜から構成する構造が
採用される。
Here, in order to form a Schottky barrier having a desired barrier height, for example, palladium (P
In some cases, a material such as d) having low adhesion to the silicon-based insulating film is used. In such a case, a structure in which the Schottky barrier electrode is composed of a plurality of metal films as shown in FIG. 4 is adopted.

【0005】図4に示すショットキバリアダイオード1
00のショットキバリア電極101は、絶縁膜102の
コンタクト開口103内で半導体基板104に接する薄
膜の金属膜(バリア金属膜105)と、バリア金属膜1
05の表面を含む半導体基板104の一面上に形成され
た金属膜(オーバーオキサイド膜106)と、オーバー
オキサイド膜106上に形成された金属膜(電極金属膜
107)と、から構成される。
The Schottky barrier diode 1 shown in FIG.
The Schottky barrier electrode 101 of 00 has a thin metal film (barrier metal film 105) in contact with the semiconductor substrate 104 in the contact opening 103 of the insulating film 102, and the barrier metal film 1
05, a metal film (overoxide film 106) formed on one surface of the semiconductor substrate 104 and a metal film (electrode metal film 107) formed on the overoxide film 106.

【0006】図4に示す構成では、オーバーオキサイド
膜106は、絶縁膜102(シリコン酸化膜)と密着性
が高い金属、例えば、チタン(Ti)から構成される。
また、電極金属膜107は、ワイヤボンディング等が良
好に行える金属、例えば、アルミニウム(Al)から構
成される。オーバーオキサイド膜106は、金属である
Alとの密着性も高く、これにより、ショットキバリア
電極101全体として、絶縁膜に対する高い密着性が得
られる。
In the structure shown in FIG. 4, the overoxide film 106 is made of a metal having a high adhesiveness with the insulating film 102 (silicon oxide film), for example, titanium (Ti).
Further, the electrode metal film 107 is made of a metal capable of favorably performing wire bonding or the like, for example, aluminum (Al). The overoxide film 106 also has high adhesion to Al, which is a metal, and as a result, the Schottky barrier electrode 101 as a whole has high adhesion to the insulating film.

【0007】上述したようなショットキバリア電極を構
成するバリア金属膜は、例えば、リフトオフ法あるいは
超音波剥離法を用いて形成される。リフトオフ法を用い
る場合、まず、半導体基板を用意し、その一面上にコン
タクト開口を備える絶縁膜を形成する。次いで、半導体
基板の一面上にレジスト膜を形成し、コンタクト開口と
通じる開口を形成する。さらに、半導体基板に一面上に
バリア金属膜を構成するPd等の金属膜を形成する。最
後に、レジスト膜上に形成された金属膜をレジスト膜と
ともに除去する。これにより、コンタクト開口内に選択
的にバリア金属膜が形成される。
The barrier metal film forming the Schottky barrier electrode as described above is formed by using, for example, the lift-off method or the ultrasonic peeling method. When the lift-off method is used, first, a semiconductor substrate is prepared, and an insulating film having a contact opening is formed on one surface of the semiconductor substrate. Then, a resist film is formed on one surface of the semiconductor substrate, and an opening communicating with the contact opening is formed. Further, a metal film such as Pd forming a barrier metal film is formed on one surface of the semiconductor substrate. Finally, the metal film formed on the resist film is removed together with the resist film. As a result, the barrier metal film is selectively formed in the contact opening.

【0008】また、超音波剥離法によれば、まず、半導
体基板を用意し、その一面上にコンタクト開口を備える
絶縁膜を形成する。次いで、半導体基板の一面上にバリ
ア電極を構成する金属膜を形成する。続いて、半導体基
板を水または有機溶媒中に浸積させ、超音波振動を印加
する。超音波振動の印加により、絶縁膜と半導体基板と
に対する密着性の違いから、絶縁膜との密着性が低い絶
縁膜上の電極膜が剥離し、除去される。これにより、コ
ンタクト開口内に選択的にバリア金属膜が形成される。
According to the ultrasonic peeling method, first, a semiconductor substrate is prepared, and an insulating film having a contact opening is formed on one surface of the semiconductor substrate. Next, a metal film forming a barrier electrode is formed on one surface of the semiconductor substrate. Then, the semiconductor substrate is immersed in water or an organic solvent, and ultrasonic vibration is applied. By applying ultrasonic vibration, the electrode film on the insulating film, which has low adhesiveness to the insulating film, is peeled and removed due to the difference in adhesiveness between the insulating film and the semiconductor substrate. As a result, the barrier metal film is selectively formed in the contact opening.

【0009】[0009]

【発明が解決しようとする課題】上記したような複数の
金属膜が積層されたショットキバリア電極を形成する方
法には、以下のような問題がある。例えば、上記した方
法は超音波装置を使用するなど、一般に工程が煩雑とな
る。また、リフトオフ法を用いる場合、レジスト膜上に
金属膜の成膜を行うため、成膜装置の内部が汚染されや
すく、処理の信頼性が低下するおそれがある。また、超
音波剥離法を用いる場合、超音波処理によって絶縁膜か
ら剥離した金属粒子が半導体基板や金属膜上に再付着等
して、処理の信頼性が低下する場合がある。
The method of forming the Schottky barrier electrode in which a plurality of metal films are laminated as described above has the following problems. For example, the above method generally requires complicated steps such as using an ultrasonic device. Further, when the lift-off method is used, since the metal film is formed on the resist film, the inside of the film forming apparatus is easily contaminated, and the reliability of the process may be reduced. Further, when the ultrasonic peeling method is used, the metal particles peeled from the insulating film by the ultrasonic treatment may be redeposited on the semiconductor substrate or the metal film, which may reduce the reliability of the treatment.

【0010】このように、従来、絶縁膜との密着性が低
いバリア電極を備えたショットキバリア電極を有する半
導体素子の製造方法は、工程が煩雑であり、また、信頼
性の高い半導体素子が得られない場合があった。
As described above, in the conventional method for manufacturing a semiconductor element having a Schottky barrier electrode having a barrier electrode having low adhesion to an insulating film, the steps are complicated and a highly reliable semiconductor element is obtained. I couldn't do it.

【0011】上記事情を鑑みて、本発明は、簡便かつ信
頼性の高い、ショットキ電極を備えた半導体素子の製造
方法および半導体素子を提供することを目的とする。
In view of the above circumstances, it is an object of the present invention to provide a method for manufacturing a semiconductor device having a Schottky electrode, which is simple and highly reliable, and a semiconductor device.

【0012】[0012]

【課題を解決するための手段】上記目的を解決するた
め、本発明の第1の観点に係る半導体素子の製造方法
は、シリコンを含む半導体基板の一面と接触するように
設けられ、前記半導体基板の一面との間にショットキ障
壁を形成するショットキバリア電極を備えた半導体素子
の製造方法であって、前記半導体基板の一面上に、開口
を有するシリコン系絶縁膜を形成する工程と、前記絶縁
膜上に、第1の金属を含む第1の金属層と、第2の金属
を含む第2の金属層と、を順に形成する工程と、前記第
2の金属層に含まれる前記第2の金属を、前記第1の金
属層を介して前記半導体基板の表面領域に熱拡散させ、
前記開口を介して前記第1の金属層と接し、前記第2の
金属のシリサイドを含む第3の金属層を形成する熱拡散
工程と、熱拡散後の前記半導体基板の一面上に、外部電
極に接続される、第3の金属を含む第4の金属層を形成
する工程と、を備えたことを特徴とする。
In order to solve the above-mentioned object, a method of manufacturing a semiconductor device according to a first aspect of the present invention is provided so as to be in contact with one surface of a semiconductor substrate containing silicon. A method of manufacturing a semiconductor device having a Schottky barrier electrode for forming a Schottky barrier between the insulating film and a surface of the semiconductor substrate, the method comprising: forming a silicon-based insulating film having an opening on one surface of the semiconductor substrate; A step of sequentially forming a first metal layer containing a first metal and a second metal layer containing a second metal thereon; and the second metal contained in the second metal layer. Is thermally diffused to the surface region of the semiconductor substrate through the first metal layer,
A thermal diffusion step of contacting the first metal layer through the opening to form a third metal layer containing a silicide of the second metal; and an external electrode on one surface of the semiconductor substrate after thermal diffusion. Forming a fourth metal layer containing a third metal, which is connected to the.

【0013】上記構成の方法によれば、ショットキバリ
ア電極のバリア金属層(第3の金属層)を、第1の金属
層を介した半導体基板の表面領域への熱拡散により形成
している。このように第1の金属層を介して拡散させる
ことにより、汚染等が防がれた、信頼性の高いバリア金
属層が得られる。
According to the method of the above configuration, the barrier metal layer (third metal layer) of the Schottky barrier electrode is formed by thermal diffusion to the surface region of the semiconductor substrate via the first metal layer. By thus diffusing through the first metal layer, a highly reliable barrier metal layer in which contamination and the like are prevented can be obtained.

【0014】上記構成において、前記熱拡散工程では、
前記第3の金属層を形成すると同時に、前記半導体基板
に含まれるシリコンを前記第1の金属層へ拡散させても
よい。すなわち、第1の金属層をシリサイド化すること
により、処理工程における第1の金属層、例えば、チタ
ン層の酸化は防がれ、酸化による電気抵抗を増大を低減
させることができる。さらに、シリサイド化により、第
1の金属層と、絶縁膜との密着性が向上される。
In the above structure, in the heat diffusion step,
At the same time that the third metal layer is formed, silicon contained in the semiconductor substrate may be diffused into the first metal layer. That is, by siliciding the first metal layer, the oxidation of the first metal layer, for example, the titanium layer in the processing step can be prevented, and the increase in electrical resistance due to the oxidation can be reduced. Further, the silicidation improves the adhesion between the first metal layer and the insulating film.

【0015】上記目的を達成するため、本発明の第2の
観点に係る半導体素子は、シリコンを含む半導体基板の
一面と接触するように設けられ、前記半導体基板の一面
との間にショットキ障壁を形成するショットキバリア電
極を備えた半導体素子であって、前記半導体基板上に、
開口を有して形成されたシリコン系絶縁膜と、前記半導
体基板の表面領域に形成され、第1の金属のシリサイド
を含む第1の金属層と、前記第1の金属層と前記開口を
介して接するように前記絶縁膜上に形成され、第2の金
属を含む第2の金属層と、前記第2の金属層上に形成さ
れ、第3の金属を含み、外部電極に接続される第3の金
属層と、を備え、前記第1の金属のシリサイドは、前記
第2の金属層を介して熱拡散した前記第1の金属と、前
記半導体基板に含まれるシリコンと、が反応して形成さ
れる、ことを特徴とする。
In order to achieve the above object, a semiconductor device according to a second aspect of the present invention is provided so as to contact one surface of a semiconductor substrate containing silicon, and a Schottky barrier is provided between the semiconductor element and the one surface. A semiconductor device having a Schottky barrier electrode to be formed, wherein:
A silicon-based insulating film having an opening, a first metal layer formed in a surface region of the semiconductor substrate and containing a silicide of a first metal, the first metal layer and the opening. A second metal layer formed on the insulating film so as to be in contact with each other and containing a second metal, and a second metal layer formed on the second metal layer and containing a third metal, the third metal layer being connected to an external electrode. A metal layer of No. 3 and the silicide of the first metal reacts between the first metal thermally diffused through the second metal layer and silicon contained in the semiconductor substrate. It is formed.

【0016】上記構成の半導体素子において、ショット
キバリア電極のバリア金属層(第1の金属層)は、第2
の金属層を介した半導体基板の表面領域への熱拡散によ
り形成されている。このように第2の金属層を介して拡
散させることにより、形成されたバリア金属層は、汚染
等が防がれた、信頼性の高いものとなる。
In the semiconductor device having the above structure, the barrier metal layer (first metal layer) of the Schottky barrier electrode is the second metal layer.
Is formed by thermal diffusion to the surface region of the semiconductor substrate through the metal layer of. By thus diffusing through the second metal layer, the barrier metal layer thus formed becomes highly reliable with prevention of contamination and the like.

【0017】上記構成において、前記第2の金属層は、
前記半導体基板から熱拡散したシリコンと前記第2の金
属とが反応して形成された第2の金属のシリサイドを含
むことが望ましい。すなわち、シリサイド化された第2
の金属層は、処理工程における第2の金属層、例えば、
チタン層の酸化を防ぎ、酸化による電気抵抗を増大を低
減させる。さらに、第2の金属層と、シリコン系絶縁膜
との高い密着性が得られる。
In the above structure, the second metal layer is
It is desirable to include a silicide of the second metal formed by the reaction of the second metal with the silicon thermally diffused from the semiconductor substrate. That is, the second silicided
Is a second metal layer in the process step, for example,
It prevents oxidation of the titanium layer and reduces the increase in electrical resistance due to oxidation. Further, high adhesion between the second metal layer and the silicon-based insulating film can be obtained.

【0018】前記第2の金属は、例えば、チタンから構
成される。チタンは、シリコン系膜との密着性が良好で
あり、信頼性の高い半導体素子が得られる。また、前記
第1の金属は、例えば、パラジウムから構成される。パ
ラジウムは、特有のバリアハイトが得られる反面、シリ
コン系膜との密着性が低い。このため、上記構成のよう
に、絶縁膜と密着しないように形成し、例えば、チタン
からなる第2の金属層で絶縁膜とともに被覆することに
より、密着性の高い、より信頼性の高い半導体素子が得
られる。
The second metal is composed of, for example, titanium. Titanium has good adhesion to the silicon-based film, and a highly reliable semiconductor element can be obtained. The first metal is composed of palladium, for example. Palladium provides a unique barrier height, but has low adhesion to silicon-based films. For this reason, as in the above-described structure, the semiconductor element is formed so as not to adhere to the insulating film, and is covered with the insulating film by, for example, the second metal layer made of titanium, so that the semiconductor element having high adhesiveness and higher reliability is obtained. Is obtained.

【0019】[0019]

【発明の実施の形態】本発明の実施の形態にかかる半導
体素子について、以下図面を参照して説明する。本実施
の形態では、本発明をショットキバリアダイオードに適
用した例について説明する。
BEST MODE FOR CARRYING OUT THE INVENTION A semiconductor device according to an embodiment of the present invention will be described below with reference to the drawings. In this embodiment, an example in which the present invention is applied to a Schottky barrier diode will be described.

【0020】図1は、本実施の形態にかかる半導体素子
11の断面図を示す。図1に示すように、半導体素子1
1は、半導体基板12と、半導体基板12の一面に設け
られ、アノード電極を構成するショットキバリア電極1
3と、半導体基板12の他面に設けられたカソード電極
14と、を備える。
FIG. 1 shows a sectional view of a semiconductor device 11 according to this embodiment. As shown in FIG. 1, the semiconductor device 1
Reference numeral 1 denotes a semiconductor substrate 12 and a Schottky barrier electrode 1 which is provided on one surface of the semiconductor substrate 12 and constitutes an anode electrode.
3 and the cathode electrode 14 provided on the other surface of the semiconductor substrate 12.

【0021】半導体基板12は、例えば、略方形のシリ
コン単結晶基板から構成され、半導体基板12の一面を
構成する相対的に不純物濃度の低いN型の第1半導体領
域15と、半導体基板12の他面を構成する相対的に不
純物濃度の高いN型の第2半導体領域16と、から構成
されている。ここで、第2半導体領域16は、シリコン
単結晶基板から構成される第1半導体領域15上に、エ
ピタキシャル成長により形成しても良い。
The semiconductor substrate 12 is formed of, for example, a substantially rectangular silicon single crystal substrate, and the N-type first semiconductor region 15 forming a surface of the semiconductor substrate 12 and having a relatively low impurity concentration, and the semiconductor substrate 12. And an N-type second semiconductor region 16 having a relatively high impurity concentration which constitutes the other surface. Here, the second semiconductor region 16 may be formed by epitaxial growth on the first semiconductor region 15 composed of a silicon single crystal substrate.

【0022】半導体基板12の一面上には絶縁膜17が
形成されている。絶縁膜17はシリコン系膜から構成さ
れ、例えば、熱酸化等によって形成されたシリコン酸化
膜から構成される。絶縁膜17は、半導体基板12の略
中央に、その内側に第1半導体領域15が露出するよう
に形成されたコンタクト開口18を有する。
An insulating film 17 is formed on one surface of the semiconductor substrate 12. The insulating film 17 is made of a silicon-based film, for example, a silicon oxide film formed by thermal oxidation or the like. The insulating film 17 has a contact opening 18 formed substantially in the center of the semiconductor substrate 12 so that the first semiconductor region 15 is exposed inside thereof.

【0023】ショットキバリア電極13は、第1金属層
19と、第2金属層20と、第3金属層21と、から構
成される。
The Schottky barrier electrode 13 comprises a first metal layer 19, a second metal layer 20 and a third metal layer 21.

【0024】第1金属層19は、パラジウム(Pd)シ
リサイドを主成分として構成されている。第1金属層1
9は、コンタクト開口18内に露出するように、第1半
導体領域15の表面領域に形成されている。第1金属層
19は、後述するように、シリコン半導体基板12(第
1半導体領域15)の表面領域へのPdの熱拡散によっ
て形成される。
The first metal layer 19 is mainly composed of palladium (Pd) silicide. First metal layer 1
9 is formed in the surface region of the first semiconductor region 15 so as to be exposed in the contact opening 18. The first metal layer 19 is formed by thermal diffusion of Pd into the surface region of the silicon semiconductor substrate 12 (first semiconductor region 15) as described later.

【0025】第1金属層19は、半導体基板12と電気
的に接続され、半導体基板12表面との界面にショット
キ障壁を形成するバリア金属層として機能する。ショッ
トキ障壁のバリアハイトは、第1金属層19の厚さを調
製することにより、所望の大きさとされる。第1金属層
19は、例えば、20nm程度の厚さで設けられてい
る。このように、第1金属層19は極薄の膜であり、パ
ラジウムシリサイドを含む「拡散領域」とも呼べるもの
である。
The first metal layer 19 is electrically connected to the semiconductor substrate 12 and functions as a barrier metal layer forming a Schottky barrier at the interface with the surface of the semiconductor substrate 12. The barrier height of the Schottky barrier is adjusted to a desired value by adjusting the thickness of the first metal layer 19. The first metal layer 19 is provided with a thickness of, for example, about 20 nm. As described above, the first metal layer 19 is an extremely thin film and can be called a “diffusion region” containing palladium silicide.

【0026】第2金属層20は、チタン(Ti)シリサ
イドを主成分として構成されている。第2金属層20
は、絶縁膜17の表面およびコンタクト開口18内の第
1金属層19の表面を含む、半導体基板12の一面上に
設けられている。第2金属層20はコンタクト開口18
を介して第1金属層19に接触し、電気的に接続されて
いる。
The second metal layer 20 is mainly composed of titanium (Ti) silicide. Second metal layer 20
Is provided on one surface of the semiconductor substrate 12 including the surface of the insulating film 17 and the surface of the first metal layer 19 in the contact opening 18. The second metal layer 20 has contact openings 18
Is in contact with and electrically connected to the first metal layer 19.

【0027】第2金属層20は、Pdを含んで構成され
る第1金属層19のシリコン系絶縁膜17との低い密着
性を補完するために設けられている。Tiを含む第2金
属層20は、金属膜およびシリコン系膜と密着性が高
い。第2金属層20は、第1金属層19の表面と、少な
くとも第1金属層19の周囲の絶縁膜の表面と、を被覆
し、双方に高い密着性で密着する。
The second metal layer 20 is provided to complement the low adhesion of the first metal layer 19 containing Pd to the silicon-based insulating film 17. The second metal layer 20 containing Ti has high adhesion to the metal film and the silicon-based film. The second metal layer 20 covers the surface of the first metal layer 19 and at least the surface of the insulating film around the first metal layer 19, and adheres to both surfaces with high adhesion.

【0028】第2金属層20は、後述するように、半導
体基板12に含まれるシリコン(Si)のTi層への熱
拡散によって形成される。ここで、熱拡散は、第2金属
層20のシリサイド化が、絶縁膜17上のTi層におい
ても可能な程度で行われる。
The second metal layer 20 is formed by thermal diffusion of silicon (Si) contained in the semiconductor substrate 12 into the Ti layer, as described later. Here, the thermal diffusion is performed to the extent that the silicidation of the second metal layer 20 is possible even in the Ti layer on the insulating film 17.

【0029】第2金属層20の形成(Tiシリサイドの
形成)は、上述した第1金属層19の形成(Pdシリサ
イドの形成)と同一の熱処理(熱拡散)工程で行われ
る。具体的には、熱処理は、半導体基板12の一面上に
形成されたTi層上にPd層を積層した後に行われる。
このとき、PdはTi層を通過して半導体基板12に向
かい、一方、半導体基板12のSiがTi層へと向か
う。このようにして、Ti層におけるシリサイドの形成
(第2金属層20の形成)と、半導体基板12の表面領
域におけるPdシリサイド領域の形成(第1金属層19
の形成)と、が同時に進行する。ここで、熱処理後の第
2金属層20はPdをほとんど含んでいない。
The formation of the second metal layer 20 (formation of Ti silicide) is performed in the same heat treatment (thermal diffusion) process as the formation of the first metal layer 19 (formation of Pd silicide) described above. Specifically, the heat treatment is performed after the Pd layer is stacked on the Ti layer formed on the one surface of the semiconductor substrate 12.
At this time, Pd goes through the Ti layer toward the semiconductor substrate 12, while Si of the semiconductor substrate 12 goes toward the Ti layer. Thus, formation of silicide in the Ti layer (formation of the second metal layer 20) and formation of Pd silicide region in the surface region of the semiconductor substrate 12 (first metal layer 19).
Formation), and at the same time. Here, the second metal layer 20 after the heat treatment contains almost no Pd.

【0030】第3金属層21はアルミニウムから構成さ
れている。第3金属層21は、第2金属層20上に真空
蒸着等により形成される。第3金属層21は、第1金属
層19および第2金属層20を介して半導体基板12に
電気的に接続される。第2金属層20を構成するTi
は、シリコン系絶縁膜17との密着性は高いものの、ワ
イヤボンディングに適する材料ではない。第3金属層2
1は、これを補完するために設けられ、ワイヤボンディ
ングに適した材料(アルミニウム)から形成されてい
る。第3金属層21の表面には、ワイヤボンディング等
により端子等が接続される。ここで、Tiシリサイドと
して形成される第2金属層20は、通常のTi層より
も、シリコン系膜に対する高い密着性を有する。
The third metal layer 21 is made of aluminum. The third metal layer 21 is formed on the second metal layer 20 by vacuum vapor deposition or the like. The third metal layer 21 is electrically connected to the semiconductor substrate 12 via the first metal layer 19 and the second metal layer 20. Ti forming the second metal layer 20
Although it has high adhesion to the silicon-based insulating film 17, it is not a material suitable for wire bonding. Third metal layer 2
1 is provided to complement this, and is formed of a material (aluminum) suitable for wire bonding. Terminals and the like are connected to the surface of the third metal layer 21 by wire bonding or the like. Here, the second metal layer 20 formed as Ti silicide has higher adhesion to the silicon-based film than the ordinary Ti layer.

【0031】以上のように第1〜第3金属層19〜21
を積層して構成することにより、所望のバリアハイトを
有するとともに、絶縁膜17との高い密着性を有し、か
つ、信頼性の高いボンディングの可能なショットキバリ
ア電極13が得られる。すなわち、シリコン系膜との密
着性が低いPdを用いた場合でも、ショットキバリア電
極13全体の半導体基板12および絶縁膜17に対する
高い密着性が得られ、ワイヤボンディング等に適した信
頼性の高い半導体素子11が得られる。
As described above, the first to third metal layers 19 to 21
By stacking the layers, the Schottky barrier electrode 13 having a desired barrier height, high adhesiveness with the insulating film 17, and highly reliable bonding can be obtained. That is, even when Pd, which has low adhesion to the silicon-based film, is used, high adhesion to the semiconductor substrate 12 and the insulating film 17 of the entire Schottky barrier electrode 13 is obtained, and a highly reliable semiconductor suitable for wire bonding or the like. The element 11 is obtained.

【0032】カソード電極14は、チタン、ニッケル、
パラジウムおよび銀を順次積層して構成される。カソー
ド電極14は、第2半導体領域16上に真空蒸着等によ
り形成される。カソード電極14には、外部電極端子等
がはんだ付けされる。
The cathode electrode 14 is made of titanium, nickel,
It is composed by sequentially stacking palladium and silver. The cathode electrode 14 is formed on the second semiconductor region 16 by vacuum vapor deposition or the like. External electrode terminals and the like are soldered to the cathode electrode 14.

【0033】以下、本実施の形態の半導体素子11の製
造方法について、図2(a)〜(d)、図3(e)およ
び(f)を参照して説明する。
Hereinafter, a method of manufacturing the semiconductor element 11 of the present embodiment will be described with reference to FIGS. 2 (a) to 2 (d), 3 (e) and 3 (f).

【0034】まず、一面に相対的に不純物濃度の低いN
型半導体領域15と、他面に相対的に不純物濃度の高い
N型半導体領域16と、を備えた半導体基板12を用意
する。次いで、熱酸化等によって半導体基板12の他面
にシリコン酸化膜からなる絶縁膜17を形成する。絶縁
膜17は、例えば、1μm程度の厚さで形成される。さ
らに、絶縁膜17をパターニングして、図2(a)に示
すように、コンタクト開口18を形成する。
First, N having a relatively low impurity concentration on one side is
A semiconductor substrate 12 including a type semiconductor region 15 and an N-type semiconductor region 16 having a relatively high impurity concentration on the other surface is prepared. Next, the insulating film 17 made of a silicon oxide film is formed on the other surface of the semiconductor substrate 12 by thermal oxidation or the like. The insulating film 17 is formed with a thickness of, for example, about 1 μm. Further, the insulating film 17 is patterned to form a contact opening 18 as shown in FIG.

【0035】続いて、図2(b)に示すように、真空蒸
着等により、絶縁膜17を含む半導体基板12の他面上
にTi層22を形成する。Ti層22は、例えば、50
nm〜150nmの厚さで形成する。次に、図2(c)
に示すように、Ti層22上にPd層23を真空蒸着等
により形成する。Pd層23は、例えば、500nm〜
1000nm程度の厚さで設けられる。
Subsequently, as shown in FIG. 2B, a Ti layer 22 is formed on the other surface of the semiconductor substrate 12 including the insulating film 17 by vacuum vapor deposition or the like. The Ti layer 22 is, for example, 50
It is formed with a thickness of nm to 150 nm. Next, FIG. 2 (c)
As shown in, the Pd layer 23 is formed on the Ti layer 22 by vacuum deposition or the like. The Pd layer 23 has, for example, 500 nm or more.
It is provided with a thickness of about 1000 nm.

【0036】続いて、Ti層22と、Pd層23と、が
積層された半導体基板12に、例えば、600℃程度の
温度で、例えば、40分程度の時間、熱処理を施す。こ
のとき、Ti層22上のPd層23から、PdがTi層
22を通って半導体基板12の表面領域まで拡散する。
Pdは、半導体基板12の表面領域のシリコン(Si)
と反応し、これにより、コンタクト開口18内の、Ti
層22と半導体基板12表面との間にPdシリサイド層
(第1金属層19)が形成される。また、これと同時
に、半導体基板12中のSiがTi層22中に拡散し、
Ti層22はTiシリサイド層(第2金属層20)に変
化する。なお、絶縁膜17の端部の幅は、Ti層22が
その端部においてもシリサイド化されるように、十分に
小さく設定されている。但し、絶縁膜17上のTi層2
0上では、Pdシリサイド層19上のTi層20に比べ
てシリサイド化の程度は低い。
Subsequently, the semiconductor substrate 12 in which the Ti layer 22 and the Pd layer 23 are laminated is subjected to heat treatment at a temperature of about 600 ° C. for a time of about 40 minutes, for example. At this time, Pd diffuses from the Pd layer 23 on the Ti layer 22 to the surface region of the semiconductor substrate 12 through the Ti layer 22.
Pd is silicon (Si) in the surface region of the semiconductor substrate 12.
Reacting with Ti, which causes Ti in the contact opening 18 to react.
A Pd silicide layer (first metal layer 19) is formed between the layer 22 and the surface of the semiconductor substrate 12. At the same time, Si in the semiconductor substrate 12 diffuses into the Ti layer 22,
The Ti layer 22 changes to a Ti silicide layer (second metal layer 20). The width of the end of the insulating film 17 is set to be sufficiently small so that the Ti layer 22 is also silicidized at the end. However, the Ti layer 2 on the insulating film 17
On 0, the degree of silicidation is lower than that on the Ti layer 20 on the Pd silicide layer 19.

【0037】ここで、熱処理は、Pd層23のほぼ全体
が半導体基板12側に拡散し、Ti層22上のPd層2
3が実質的に残存しないように行われる。熱処理の結
果、図2(d)に示すように、Pd層23は実質的に消
失し、半導体基板12の他面上に、Pdシリサイド層
(第1金属層19)と、Tiシリサイド層(第2金属層
20)と、が積層された状態が得られる。なお、熱処理
後に、Ti層22上にPd層23が残存していてもよ
い。
Here, in the heat treatment, almost the entire Pd layer 23 is diffused to the semiconductor substrate 12 side, and the Pd layer 2 on the Ti layer 22 is
3 is carried out such that 3 does not substantially remain. As a result of the heat treatment, as shown in FIG. 2D, the Pd layer 23 substantially disappears, and the Pd silicide layer (first metal layer 19) and the Ti silicide layer (first layer) are formed on the other surface of the semiconductor substrate 12. A state in which the two metal layers 20) are laminated is obtained. The Pd layer 23 may remain on the Ti layer 22 after the heat treatment.

【0038】次いで、図3(e)に示すように、Tiシ
リサイド層の上にAl層を真空蒸着等により形成する。
Al層(第3金属層21)は、例えば、1μm程度の厚
さで設けられる。以上のようにして、Pdシリサイドを
含む第1金属層19と、Tiシリサイドを含む第2金属
層20と、Alを含む第3金属層21と、からなるショ
ットキバリア電極13が形成される。
Next, as shown in FIG. 3E, an Al layer is formed on the Ti silicide layer by vacuum vapor deposition or the like.
The Al layer (third metal layer 21) is provided with a thickness of, for example, about 1 μm. As described above, the Schottky barrier electrode 13 including the first metal layer 19 containing Pd silicide, the second metal layer 20 containing Ti silicide, and the third metal layer 21 containing Al is formed.

【0039】次に、半導体基板12の他面上に、例え
ば、Ti、Ni、PdおよびAgを順次真空蒸着等によ
り積層して形成する。これにより、カソード電極14が
形成される。なお、カソード電極14の形成はショット
キバリア電極13の形成の前に行っても良い。以上で、
製造工程は終了し、図3(f)に示す半導体素子11が
形成される。
Next, on the other surface of the semiconductor substrate 12, for example, Ti, Ni, Pd and Ag are sequentially laminated by vacuum vapor deposition or the like. Thereby, the cathode electrode 14 is formed. The cathode electrode 14 may be formed before the Schottky barrier electrode 13 is formed. Above,
The manufacturing process ends, and the semiconductor element 11 shown in FIG. 3F is formed.

【0040】以上説明したように、本実施の形態では、
Ti層22上に積層されたPd層23を、熱処理により
その実質的に全体を下方に拡散させ、Ti層22下の半
導体基板12の表面領域にPdシリサイドからなるバリ
ア金属層(第1金属層19)を形成している。
As described above, in the present embodiment,
The Pd layer 23 stacked on the Ti layer 22 is substantially entirely diffused downward by heat treatment, and a barrier metal layer (first metal layer) made of Pd silicide is formed on the surface region of the semiconductor substrate 12 below the Ti layer 22. 19) is formed.

【0041】第1金属層19の形成(Pdシリサイドの
形成)は熱処理によるため、レジストを用いるリフトオ
フ法、あるいは、超音波を用いる超音波剥離法のよう
に、煩雑かつ品質の低下を招きやすい工程は必要ではな
く、バリア金属層の形成を、簡便に、かつ、信頼性高く
行うことができる。
Since the formation of the first metal layer 19 (formation of Pd silicide) is performed by a heat treatment, a complicated and easily deteriorated process such as a lift-off method using a resist or an ultrasonic peeling method using an ultrasonic wave. Is not necessary, and the barrier metal layer can be easily formed with high reliability.

【0042】また、この第1金属層19の形成は、Ti
層22を介した半導体領域への熱拡散によって行われ
る。このため、第1金属層19の形成は、エッチング処
理、平坦化処理等を必要とせず、短い工程で、エッチン
グ残さ等による汚染が実質的に無い状態で行うことがで
きる。従って、簡便に、かつ、高い信頼性でショットキ
バリア電極13を備えた半導体素子11を製造すること
ができる。
The formation of the first metal layer 19 is performed by using Ti
This is done by thermal diffusion through the layer 22 into the semiconductor region. Therefore, the formation of the first metal layer 19 does not require etching treatment, planarization treatment, or the like, and can be performed in a short step with substantially no contamination due to etching residues or the like. Therefore, the semiconductor element 11 including the Schottky barrier electrode 13 can be easily manufactured with high reliability.

【0043】さらに、Ti層22のシリサイド化により
形成される第2金属層20は、その後の第3金属層21
等の成膜時において、通常のTiよりも酸化しづらい。
このため、酸化膜の形成による抵抗の増大等は防がれ
る。
Further, the second metal layer 20 formed by siliciding the Ti layer 22 is the third metal layer 21 thereafter.
It is harder to oxidize than normal Ti when forming a film such as.
Therefore, increase in resistance and the like due to the formation of the oxide film can be prevented.

【0044】本発明は、上記実施の形態に限られず、種
々の変形、応用が可能である。以下、本発明に適用可能
な上記実施の形態の変形態様について、説明する。
The present invention is not limited to the above embodiment, but various modifications and applications are possible. Hereinafter, modifications of the above-described embodiment applicable to the present invention will be described.

【0045】N型の第2半導体領域16に、P型の半導
体領域によって構成される、いわゆるガードリングを設
けてもよい。これにより、逆方向電圧の印加時にPN接
合から形成される空乏層により、高い逆方向耐圧が得ら
れる。
A so-called guard ring formed of a P-type semiconductor region may be provided in the N-type second semiconductor region 16. As a result, a high reverse breakdown voltage can be obtained by the depletion layer formed from the PN junction when the reverse voltage is applied.

【0046】上記実施の形態では、ワイヤボンディング
等が行われる第3金属層21は、アルミニウムから構成
されるものとした。しかし、これに限らず、ワイヤボン
ディング等を良好に行うことのできる他の金属材料、例
えば、AlCu等を用いることができる
In the above embodiment, the third metal layer 21 on which wire bonding or the like is performed is made of aluminum. However, the present invention is not limited to this, and other metal materials capable of favorably performing wire bonding or the like, such as AlCu, can be used.

【0047】上記実施の形態では、バリア金属層(第1
金属層19)は、Pdを含む、Pdシリサイドとして構
成されるものとした。しかし、バリア金属層を構成する
金属材料は、これに限らず、白金、ニッケル、コバルト
等の他の金属材料であってもよい。また、上記例では、
第2金属層20として、Tiを用いたが、これに限ら
ず、バナジウム、クロム、モリブデン、タンタル、タン
グステン等の、シリコン系膜との密着性の良好な他の金
属材料であってもよい。
In the above embodiment, the barrier metal layer (first
The metal layer 19) was configured as Pd silicide containing Pd. However, the metal material forming the barrier metal layer is not limited to this, and may be another metal material such as platinum, nickel, or cobalt. Also, in the above example,
Although Ti is used as the second metal layer 20, the present invention is not limited to this, and other metal materials such as vanadium, chromium, molybdenum, tantalum, and tungsten that have good adhesion to the silicon-based film may be used.

【0048】上記実施の形態では、N型の半導体基板を
用いる構成とした。しかし、これに限らず、P形の半導
体基板を用いる構成であってもよい。さらに、炭素化シ
リコンや、シリコンを含有するゲルマニウム等の他の半
導体基板を用いることができる。
In the above embodiment, the N-type semiconductor substrate is used. However, the configuration is not limited to this, and a P-type semiconductor substrate may be used. Further, another semiconductor substrate such as silicon carbide or germanium containing silicon can be used.

【0049】また、上記実施の形態では、本発明をショ
ットキバリアダイオードに適用した例を示した。しか
し、上記例に限らず、電界効果トランジスタ等の素子
や、LSI(大規模集積回路)やイメージングセンサの
構成素子等として基板上にショットキダイオードを形成
する場合に本発明を適用できることはいうまでもない。
Further, in the above embodiment, an example in which the present invention is applied to a Schottky barrier diode has been shown. However, needless to say, the present invention can be applied to the case where the Schottky diode is formed on the substrate as an element such as a field effect transistor, a constituent element of an LSI (Large Scale Integrated Circuit) or an imaging sensor, etc. Absent.

【0050】[0050]

【発明の効果】以上説明したように、本発明によれば、
簡便かつ信頼性の高い、ショットキバリア電極を備えた
半導体素子の製造方法および半導体素子が提供される。
As described above, according to the present invention,
Provided are a simple and highly reliable method for manufacturing a semiconductor device including a Schottky barrier electrode and a semiconductor device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態にかかる半導体素子の断面
構成を示す図である。
FIG. 1 is a diagram showing a cross-sectional structure of a semiconductor element according to an embodiment of the present invention.

【図2】図1に示す半導体素子の製造工程を示す図であ
る。
FIG. 2 is a diagram showing a manufacturing process of the semiconductor device shown in FIG.

【図3】図1に示す半導体素子の製造工程を示す図であ
る。
FIG. 3 is a diagram showing a manufacturing process of the semiconductor device shown in FIG. 1;

【図4】従来のショットキバリア電極の構成を示す図で
ある。
FIG. 4 is a diagram showing a configuration of a conventional Schottky barrier electrode.

【符号の説明】[Explanation of symbols]

11 半導体素子 12 半導体基板 13 ショットキバリア電極 14 カソード電極 15 第1半導体領域 16 第2半導体領域 17 絶縁膜 18 コンタクト開口 19 第1金属層 20 第2金属層 21 第3金属層 11 Semiconductor element 12 Semiconductor substrate 13 Schottky barrier electrode 14 Cathode electrode 15 First semiconductor region 16 Second semiconductor region 17 Insulating film 18 Contact opening 19 First metal layer 20 Second metal layer 21 Third Metal Layer

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M104 AA01 AA03 BB14 BB20 BB21 BB22 BB23 CC03 DD78 DD83 DD84 FF13 GG03 GG12    ─────────────────────────────────────────────────── ─── Continued front page    F term (reference) 4M104 AA01 AA03 BB14 BB20 BB21                       BB22 BB23 CC03 DD78 DD83                       DD84 FF13 GG03 GG12

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】シリコンを含む半導体基板の一面と接触す
るように設けられ、前記半導体基板の一面との間にショ
ットキ障壁を形成するショットキバリア電極を備えた半
導体素子の製造方法であって、 前記半導体基板の一面上に、開口を有するシリコン系絶
縁膜を形成する工程と、 前記絶縁膜上に、第1の金属を含む第1の金属層と、第
2の金属を含む第2の金属層と、を順に形成する工程
と、 前記第2の金属層に含まれる前記第2の金属を、前記第
1の金属層を介して前記半導体基板の表面領域に熱拡散
させ、前記開口を介して前記第1の金属層と接し、前記
第2の金属のシリサイドを含む第3の金属層を形成する
熱拡散工程と、 熱拡散後の前記半導体基板の一面上に、外部電極に接続
される、第3の金属を含む第4の金属層を形成する工程
と、 を備えたことを特徴とする半導体素子の製造方法。
1. A method of manufacturing a semiconductor device, comprising a Schottky barrier electrode which is provided in contact with one surface of a semiconductor substrate containing silicon and forms a Schottky barrier with the one surface of the semiconductor substrate. Forming a silicon-based insulating film having an opening on one surface of a semiconductor substrate; a first metal layer containing a first metal and a second metal layer containing a second metal on the insulating film; And a step of sequentially forming the second metal contained in the second metal layer into the surface region of the semiconductor substrate by thermal diffusion through the first metal layer, and through the opening. A thermal diffusion step of forming a third metal layer in contact with the first metal layer and containing a silicide of the second metal; and an external electrode connected to one surface of the semiconductor substrate after the thermal diffusion. Process for forming a fourth metal layer containing a third metal A method of manufacturing a semiconductor device, comprising:
【請求項2】前記熱拡散工程では、前記第3の金属層を
形成すると同時に、前記半導体基板に含まれるシリコン
を前記第1の金属層へ拡散させる、ことを特徴とする請
求項1に記載の半導体素子の製造方法。
2. The thermal diffusion step, wherein the silicon contained in the semiconductor substrate is diffused into the first metal layer at the same time when the third metal layer is formed. Of manufacturing a semiconductor device of.
【請求項3】シリコンを含む半導体基板の一面と接触す
るように設けられ、前記半導体基板の一面との間にショ
ットキ障壁を形成するショットキバリア電極を備えた半
導体素子であって、 前記半導体基板上に、開口を有して形成されたシリコン
系絶縁膜と、 前記半導体基板の表面領域に形成され、第1の金属のシ
リサイドを含む第1の金属層と、 前記第1の金属層と前記開口を介して接するように前記
絶縁膜上に形成され、 第2の金属を含む第2の金属層と、 前記第2の金属層上に形成され、第3の金属を含み、外
部電極に接続される第3の金属層と、を備え、 前記第1の金属のシリサイドは、前記第2の金属層を介
して熱拡散した前記第1の金属と、前記半導体基板に含
まれるシリコンと、が反応して形成される、ことを特徴
とする半導体素子。
3. A semiconductor device comprising a Schottky barrier electrode which is provided in contact with one surface of a semiconductor substrate containing silicon and forms a Schottky barrier with the one surface of the semiconductor substrate. A silicon-based insulating film having an opening, a first metal layer formed in a surface region of the semiconductor substrate and containing a silicide of a first metal, the first metal layer and the opening. A second metal layer that is formed on the insulating film and includes a second metal, and a third metal that is formed on the second metal layer and is in contact with the external electrode. And a third metal layer, wherein the silicide of the first metal reacts with the first metal thermally diffused through the second metal layer and silicon contained in the semiconductor substrate. Formed by Body element.
【請求項4】前記第2の金属層は、前記半導体基板から
熱拡散したシリコンと前記第2の金属とが反応して形成
された第2の金属のシリサイドを含む、ことを特徴とす
る請求項3に記載の半導体素子。
4. The second metal layer includes a silicide of a second metal formed by a reaction between silicon thermally diffused from the semiconductor substrate and the second metal. Item 5. The semiconductor device according to item 3.
【請求項5】前記第2の金属はチタンから構成される、
ことを特徴とする請求項3または4に記載の半導体素
子。
5. The second metal comprises titanium.
The semiconductor device according to claim 3, wherein the semiconductor device is a semiconductor device.
【請求項6】前記第1の金属はパラジウムから構成され
る、ことを特徴とする請求項3乃至5のいずれか1項に
記載の半導体素子。
6. The semiconductor device according to claim 3, wherein the first metal is composed of palladium.
JP2001400012A 2001-12-28 2001-12-28 Manufacturing method of semiconductor device Expired - Fee Related JP3858693B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001400012A JP3858693B2 (en) 2001-12-28 2001-12-28 Manufacturing method of semiconductor device
TW91137668A TW586226B (en) 2001-12-28 2002-12-27 Manufacturing method of semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001400012A JP3858693B2 (en) 2001-12-28 2001-12-28 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2003197924A true JP2003197924A (en) 2003-07-11
JP3858693B2 JP3858693B2 (en) 2006-12-20

Family

ID=27604801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001400012A Expired - Fee Related JP3858693B2 (en) 2001-12-28 2001-12-28 Manufacturing method of semiconductor device

Country Status (2)

Country Link
JP (1) JP3858693B2 (en)
TW (1) TW586226B (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2412787A (en) * 2004-03-30 2005-10-05 Texas Instruments Inc Dual metal schottky diode
JP2010062518A (en) * 2008-08-05 2010-03-18 Fuji Electric Systems Co Ltd Schottky barrier diode, and method of manufacturing the same
JP2016197753A (en) * 2010-10-21 2016-11-24 ヴィシェイ ジェネラル セミコンダクター,エルエルシーVishay General Semiconductor,Llc Improved Schottky rectifier
CN115799065A (en) * 2022-11-17 2023-03-14 扬州国宇电子有限公司 Preparation method of TiSi potential barrier

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2412787A (en) * 2004-03-30 2005-10-05 Texas Instruments Inc Dual metal schottky diode
GB2412787B (en) * 2004-03-30 2009-03-18 Texas Instruments Inc Dual metal schottky diode
JP2010062518A (en) * 2008-08-05 2010-03-18 Fuji Electric Systems Co Ltd Schottky barrier diode, and method of manufacturing the same
JP2016197753A (en) * 2010-10-21 2016-11-24 ヴィシェイ ジェネラル セミコンダクター,エルエルシーVishay General Semiconductor,Llc Improved Schottky rectifier
CN115799065A (en) * 2022-11-17 2023-03-14 扬州国宇电子有限公司 Preparation method of TiSi potential barrier

Also Published As

Publication number Publication date
TW586226B (en) 2004-05-01
TW200401447A (en) 2004-01-16
JP3858693B2 (en) 2006-12-20

Similar Documents

Publication Publication Date Title
US3617824A (en) Mos device with a metal-silicide gate
JP2967743B2 (en) Contact electrode of n-type gallium nitride based semiconductor and method of forming the same
JP2003243323A (en) Semiconductor element and its manufacturing method
JPS6226593B2 (en)
JP2006024880A (en) Semiconductor device and its manufacturing method
JPS61142739A (en) Manufacture of semiconductor device
JP2021511683A (en) Method for Forming Gate Structure of Group III-V Field Effect Transistor
WO2008023687A1 (en) SiC SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
JP2005286197A (en) Semiconductor device and manufacturing method thereof
JPS6190445A (en) Semiconductor device
JP4091931B2 (en) SiC semiconductor device and method of manufacturing SiC semiconductor device
JP5593619B2 (en) Schottky barrier diode and manufacturing method thereof
JPH0661177A (en) Semiconductor integrated circuit device and manufacture thereof
JP3023853B2 (en) Method for manufacturing semiconductor device
JP3858693B2 (en) Manufacturing method of semiconductor device
JPS62113421A (en) Manufacture of semiconductor device
US6815326B2 (en) Method of manufacturing semiconductor electrode and semiconductor device provided with electrodes manufactured by the method
JP3823826B2 (en) Manufacturing method of semiconductor device
JP5655642B2 (en) Manufacturing method of semiconductor device
JP2003197925A (en) Method for manufacturing semiconductor element
JPH10261658A (en) Manufacture of semiconductor device
JP2002261044A (en) Semiconductor device and method of manufacturing the same
JP2822382B2 (en) Semiconductor device and manufacturing method thereof
JPS5830170A (en) Compound semiconductor element and forming method of its electrode
JPS5848459A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060911

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130929

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees