JP2003197806A - Manufacturing method for wiring base board and wiring base board - Google Patents

Manufacturing method for wiring base board and wiring base board

Info

Publication number
JP2003197806A
JP2003197806A JP2001390061A JP2001390061A JP2003197806A JP 2003197806 A JP2003197806 A JP 2003197806A JP 2001390061 A JP2001390061 A JP 2001390061A JP 2001390061 A JP2001390061 A JP 2001390061A JP 2003197806 A JP2003197806 A JP 2003197806A
Authority
JP
Japan
Prior art keywords
insulating resin
resin film
base material
wiring board
resin base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001390061A
Other languages
Japanese (ja)
Inventor
Minoru Ogawa
稔 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001390061A priority Critical patent/JP2003197806A/en
Publication of JP2003197806A publication Critical patent/JP2003197806A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83194Lateral distribution of the layer connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To efficiently manufacture a wiring base board, improved in adhesiveness between the base board and a semiconductor chip while capable of obtaining stabilized adhesive strength as well as electric connection. <P>SOLUTION: Wiring circuits 12a, 12b and connection electrodes 13a, 13b for connecting a veer are formed on an insulating resin film 11 containing a thermoplastic resin. Further, an inflated part 11e is formed on the surface of the mounting part of an IC bare chip 14 on the resin film 11. The IC bare chip 14 is adhered to the resin film 11 through hot pressing from this condition. Air will not be bitten between the IC bare chip 14 and the resin film 11 by forming the inflated part 11e whereby the adhesiveness between them is improved. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、絶縁樹脂基材上に
配線回路および半導体チップが設けられた配線基板の製
造方法、およびその配線基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a wiring board in which a wiring circuit and a semiconductor chip are provided on an insulating resin base material, and the wiring board.

【0002】[0002]

【従来の技術】配線回路が形成された基板上にICチッ
プをベア実装する場合、従来では、例えばエポキシ系樹
脂等の熱硬化型樹脂の基板を用い、この樹脂基板上にC
u配線を形成した後、熱硬化性接着剤等を用いてICチ
ップを固着するのが一般的な方法であった。
2. Description of the Related Art When an IC chip is barely mounted on a substrate on which a wiring circuit is formed, conventionally, for example, a thermosetting resin substrate such as epoxy resin is used, and C is mounted on the resin substrate.
After forming the u wiring, it is a general method to fix the IC chip using a thermosetting adhesive or the like.

【0003】例えば、樹脂基板上の所定位置にICチッ
プを搭載した後、このICチップの下面と樹脂基板との
間に設けられた空間に、液状の樹脂接着剤を充填する方
法が、特開平11−345918号公報に開示されてい
る。また、この他に、熱硬化性を有する絶縁性の樹脂接
着剤を樹脂基板上の所定位置に供給した後、この位置に
ICチップを熱圧着して樹脂接着剤を硬化させ、固着さ
せる方法等が知られている。
For example, a method of mounting an IC chip at a predetermined position on a resin substrate and then filling a space provided between the lower surface of the IC chip and the resin substrate with a liquid resin adhesive is disclosed in Japanese Patent Application Laid-Open No. Hei 10-19990 No. 11-345918. In addition to this, after supplying a thermosetting insulating resin adhesive to a predetermined position on the resin substrate, thermocompression bonding the IC chip to this position to cure and fix the resin adhesive, etc. It has been known.

【0004】[0004]

【発明が解決しようとする課題】しかし、上記のよう
に、熱硬化性の樹脂基板にICチップを搭載する場合に
は、ICチップを固着するために接着剤が使用されるた
め、材料コストが高く、この接着剤の注入工程が必要な
ために生産効率が悪い。
However, as described above, when an IC chip is mounted on a thermosetting resin substrate, an adhesive is used to fix the IC chip, which reduces the material cost. It is expensive, and the production efficiency is poor because the adhesive injection process is required.

【0005】また、ICチップと樹脂基板との間に、樹
脂接着剤等の介在物がある場合は、環境温度の変化に対
する接着強度の信頼性が低下する場合があり得る。特
に、ICチップと熱硬化性樹脂による樹脂基板、および
その間の熱硬化性接着剤という組み合わせでは、各材料
間の熱的特性が複雑に絡み合い、使用環境の温度変化に
よって生じる機械的ストレスにより、接着強度の信頼性
の低下を招く可能性が高くなる。
If there is an inclusion such as a resin adhesive between the IC chip and the resin substrate, the reliability of the adhesive strength with respect to changes in the environmental temperature may be reduced. In particular, in the combination of an IC chip and a resin substrate made of a thermosetting resin, and a thermosetting adhesive between them, the thermal characteristics of each material are intricately entangled with each other, and the mechanical stress caused by the temperature change of the use environment causes adhesion. There is a high possibility that the reliability of strength will be reduced.

【0006】さらに、一般に熱硬化性の樹脂接着剤は、
例えば熱可塑性樹脂と比較して吸湿性が高く、柔軟性も
低い。このため、上記の材料系で、樹脂基板内にICチ
ップを内蔵した多層基板構造を実現しようとする場合、
例えばはんだリフローによる部品実装時のような急激な
温度変化に耐えることができず、ふくれやクラック等に
よる不良品の発生率が高くなる可能性がある。従って、
最近ではICチップの固定用接着剤として熱可塑性樹脂
を用いることが考えられている。
Further, in general, thermosetting resin adhesives are
For example, it has higher hygroscopicity and lower flexibility than thermoplastic resins. Therefore, in order to realize a multilayer substrate structure in which an IC chip is built in a resin substrate with the above material system,
For example, it is not possible to withstand a rapid temperature change such as when mounting a component due to solder reflow, and there is a possibility that the rate of occurrence of defective products due to blistering, cracking, etc. may increase. Therefore,
Recently, it has been considered to use a thermoplastic resin as an adhesive for fixing an IC chip.

【0007】一方、近年では、熱可塑性樹脂を基板の材
料として用いることが注目されている。熱可塑性樹脂で
は、配線パターン等の成型が容易であり、また熱による
再融着性を有することから、樹脂基板とICチップ、お
よび樹脂基板同士を、接着剤を使用せずに強固に固着す
ることが可能となる。
On the other hand, in recent years, attention has been paid to using a thermoplastic resin as a material for a substrate. The thermoplastic resin facilitates molding of the wiring pattern and the like and has a re-fusion property due to heat. Therefore, the resin substrate, the IC chip, and the resin substrates are firmly fixed to each other without using an adhesive. It becomes possible.

【0008】しかしながら、基板として熱可塑性樹脂を
使用した場合には、高温度下でICチップを圧着させる
際に、弾性率の低下に伴って樹脂基板が変形しやすくな
り、ICチップの下部に空気を噛み込むことがある。こ
の場合には、ICチップと樹脂基板との間に空気だまり
が発生して、樹脂基板とICチップとの接着面積が低下
し、またICチップが傾いて固着する場合がある。例え
ば軟質導体材料が固化されてなる接続電極が樹脂基板上
に設けられている場合には、この接続電極とICチップ
のスタッドバンプとの密着性が低下することがある。こ
のように、電気的および機械的な接続安定性が低下し
て、生産歩留まりが低下することが問題となっていた。
However, when a thermoplastic resin is used as the substrate, when the IC chip is pressure-bonded at a high temperature, the resin substrate is apt to be deformed due to a decrease in elastic modulus, and air is blown below the IC chip. May bite. In this case, air pockets may occur between the IC chip and the resin substrate, the adhesive area between the resin substrate and the IC chip may be reduced, and the IC chip may be inclined and fixed. For example, when a connection electrode formed by solidifying a soft conductor material is provided on a resin substrate, the adhesion between the connection electrode and the stud bump of the IC chip may deteriorate. Thus, there has been a problem that the electrical and mechanical connection stability is lowered and the production yield is lowered.

【0009】本発明はこのような課題に鑑みてなされた
ものであり、基板と半導体チップとの密着性が向上し
て、安定的な接着力および電気的接続が得られた配線基
板を効率よく製造することが可能な、配線基板の製造方
法を提供することを目的とする。
The present invention has been made in view of the above problems, and it is possible to efficiently provide a wiring board in which the adhesion between the board and the semiconductor chip is improved and stable adhesive force and electrical connection are obtained. An object of the present invention is to provide a method for manufacturing a wiring board that can be manufactured.

【0010】[0010]

【課題を解決するための手段】本発明では上記課題を解
決するために、絶縁樹脂基材上に配線回路および1つま
たは複数の半導体チップが設けられた配線基板の製造方
法において、前記絶縁樹脂基材は、熱可塑性樹脂を含有
する材料によってなり、前記半導体チップの搭載位置の
表面が膨出するように前記絶縁樹脂基材を形成し、前記
搭載位置に前記半導体チップを熱圧着する、ことを特徴
とする配線基板の製造方法が提供される。
In order to solve the above-mentioned problems, the present invention provides a method of manufacturing a wiring board in which a wiring circuit and one or more semiconductor chips are provided on an insulating resin base material. The base material is made of a material containing a thermoplastic resin, the insulating resin base material is formed so that the surface of the mounting position of the semiconductor chip swells, and the semiconductor chip is thermocompression bonded to the mounting position. A method for manufacturing a wiring board is provided.

【0011】このような配線基板の製造方法では、熱可
塑性樹脂を含有する絶縁樹脂基材を使用したことによ
り、半導体チップは絶縁樹脂基材に熱圧着により搭載さ
れる。このとき、半導体チップの搭載位置の表面が膨出
するように絶縁樹脂基材が形成されていることにより、
半導体チップと絶縁樹脂基材との間に空気を噛み込ま
ず、これらの密着性が高まる。
In such a wiring board manufacturing method, since the insulating resin base material containing the thermoplastic resin is used, the semiconductor chip is mounted on the insulating resin base material by thermocompression bonding. At this time, since the insulating resin base material is formed so that the surface of the mounting position of the semiconductor chip swells,
Air is not trapped between the semiconductor chip and the insulating resin base material, and the adhesion between them is enhanced.

【0012】[0012]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1は、本発明の配線基板の実施
形態例を示す断面図である。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a cross-sectional view showing an embodiment example of a wiring board of the present invention.

【0013】図1に示す配線基板1は、樹脂フィルム1
1上に、配線回路12aおよび12bと、ベア接続用の
接続電極13aおよび13bと、ICベアチップ14と
が搭載された構成をなす。このような配線基板1は、一
般にユニット基板と呼ばれる。
The wiring board 1 shown in FIG. 1 is a resin film 1.
Wiring circuits 12a and 12b, connection electrodes 13a and 13b for bare connection, and an IC bare chip 14 are mounted on the substrate 1. Such a wiring board 1 is generally called a unit board.

【0014】樹脂フィルム11は、熱可塑性樹脂を含有
する材料により、例えば50〜200μmの厚さのフィ
ルム状に形成された絶縁性の基材である。この材料とし
ては、例えば、PEEK(ポリエーテルエーテルケト
ン)、PEK(ポリエーテルケトン)、PEI(ポリエ
ーテルイミド)、PPS(ポリフェニレンサルファイ
ド)等の比較的高耐熱な熱可塑性樹脂材料が単体で使用
される。あるいは、FR4、FR5といったガラスエポ
キシプリプレグ材等の熱硬化性樹脂の中に、上記の熱可
塑性樹脂材料を混合したもの等でもよい。また、後述す
るように、ガラス転移温度以上で融点未満の温度領域に
熱融着温度域を有する材料が望ましい。
The resin film 11 is an insulating base material formed of a material containing a thermoplastic resin into a film shape having a thickness of, for example, 50 to 200 μm. As this material, for example, a relatively high heat-resistant thermoplastic resin material such as PEEK (polyether ether ketone), PEK (polyether ketone), PEI (polyether imide), PPS (polyphenylene sulfide) is used alone. It Alternatively, a thermosetting resin such as a glass epoxy prepreg material such as FR4 or FR5 mixed with the above thermoplastic resin material may be used. Further, as described later, a material having a heat fusion temperature range in a temperature range not lower than the glass transition temperature and lower than the melting point is desirable.

【0015】配線回路12aおよび12bは、樹脂フィ
ルム11上に形成されたパターン溝11aおよび11b
に、導電性ペーストが充填されることによって形成され
る。また、接続電極13aおよび13bは、樹脂フィル
ム11を貫通するビア穴11cおよび11dが形成され
た後、このビア穴11cおよび11dに導電性ペースト
が充填されることによって形成される。導電性ペースト
としては、例えば、Ag粒子やCu粒子等の高導電性フ
ィラーを含有した熱可塑性バインダが望ましい。
The wiring circuits 12a and 12b have pattern grooves 11a and 11b formed on the resin film 11, respectively.
Are filled with a conductive paste. The connection electrodes 13a and 13b are formed by forming via holes 11c and 11d penetrating the resin film 11 and then filling the via holes 11c and 11d with a conductive paste. As the conductive paste, for example, a thermoplastic binder containing a highly conductive filler such as Ag particles or Cu particles is desirable.

【0016】ICベアチップ14は、下面の図示しない
電極パッドに、配線回路12aおよび12bとの配線の
ためのスタッドバンプ14aおよび14bを具備してい
る。このICベアチップ14は、樹脂フィルム11上に
熱圧着により固着されている。また、スタッドバンプ1
4aおよび14bは、それぞれ対応する配線回路12a
および12bに突き刺さって、電気的に接続している。
The IC bare chip 14 has stud bumps 14a and 14b for wiring to the wiring circuits 12a and 12b on electrode pads (not shown) on the lower surface. The IC bare chip 14 is fixed on the resin film 11 by thermocompression bonding. Also, stud bump 1
4a and 14b are corresponding wiring circuits 12a
And 12b, and are electrically connected.

【0017】この配線基板1では、熱可塑性樹脂を含有
する絶縁性の樹脂材料により、樹脂フィルム11を形成
している。従って、熱可塑性樹脂のハイサイクルな熱成
形性を利用することで、配線回路12aおよび12bの
パターン溝11aおよび11bや、ビア穴11cおよび
11dを、容易に形成することが可能となる。また、こ
れとともに、ICベアチップ14を樹脂フィルム11に
対して熱圧着により固着することが可能となる。さら
に、この配線基板1を、同じ材料の樹脂フィルムによっ
てなる他の配線基板と積層する場合には、樹脂フィルム
同士を熱融着により接合することが可能となる。
In this wiring board 1, the resin film 11 is formed of an insulating resin material containing a thermoplastic resin. Therefore, by utilizing the high cycle thermoformability of the thermoplastic resin, the pattern grooves 11a and 11b of the wiring circuits 12a and 12b and the via holes 11c and 11d can be easily formed. At the same time, the IC bare chip 14 can be fixed to the resin film 11 by thermocompression bonding. Furthermore, when this wiring board 1 is laminated with another wiring board made of a resin film of the same material, the resin films can be joined together by heat fusion.

【0018】このように、配線基板1では、熱可塑性樹
脂の熱融着性を利用することで、ICベアチップ14の
搭載時や樹脂フィルム11の積層時に、接着剤を使用す
る必要がなくなり、材料コストが抑制されるとともに、
製造効率が高まる。また、接着剤で固着する場合と比較
して、固着部の環境温度に対する信頼性が高められる。
As described above, in the wiring board 1, by utilizing the heat-sealing property of the thermoplastic resin, it is not necessary to use an adhesive when mounting the IC bare chip 14 or laminating the resin film 11, and the material can be used. The cost is suppressed and
Manufacturing efficiency increases. Further, as compared with the case of fixing with an adhesive, the reliability of the fixing portion with respect to the environmental temperature is improved.

【0019】ところで、樹脂フィルム11に対してIC
ベアチップ14を熱圧着する際には、弾性率の低下に伴
って樹脂フィルム11が変形しやすくなり、樹脂フィル
ム11とICベアチップ14との間に空気を噛み込む場
合がある。このため、本発明では、樹脂フィルム11上
におけるICベアチップ14の搭載位置の表面をあらか
じめ膨出させておき、この上にICベアチップ14を圧
着する。
By the way, an IC is applied to the resin film 11.
When the bare chip 14 is thermocompression bonded, the resin film 11 is likely to be deformed due to a decrease in elastic modulus, and air may be trapped between the resin film 11 and the IC bare chip 14. Therefore, in the present invention, the surface of the mounting position of the IC bare chip 14 on the resin film 11 is bulged in advance, and the IC bare chip 14 is pressure-bonded onto the surface.

【0020】ここで、図2は、樹脂フィルム11に対す
るICベアチップ14の固着方法を説明するための断面
図である。ICベアチップ14の搭載工程の前には、図
2に示すように、樹脂フィルム11上には配線回路12
aおよび12bと、接続電極13aおよび13bを形成
しておく。このとき、ICベアチップ14を搭載する位
置の表面に、膨出部11eを形成しておく。
Here, FIG. 2 is a cross-sectional view for explaining a method of fixing the IC bare chip 14 to the resin film 11. Before the mounting process of the IC bare chip 14, the wiring circuit 12 is formed on the resin film 11 as shown in FIG.
a and 12b and connection electrodes 13a and 13b are formed in advance. At this time, the bulging portion 11e is formed on the surface where the IC bare chip 14 is mounted.

【0021】この状態で、樹脂フィルム11を、例えば
樹脂フィルム11の材料のガラス転移温度を上回る高温
下に置き、弾性率を低下させる。そして、ICベアチッ
プ14を膨出部11e上に直接、圧着する。この熱圧着
は、例えば、樹脂フィルム11およびICベアチップ1
4を、上下から熱盤で挟み込んでプレスすることによっ
て行われる。これにより、膨出部11eの樹脂材はその
中心部から周囲に徐々に広がりながら、ICベアチップ
14の下面に接触していく。従って、ICベアチップ1
4と樹脂フィルム11との間の空気が効率よく吐き出さ
れ、空気だまりが形成されずに、樹脂材がICベアチッ
プ14の下部の全面に接触して固着する。また、これと
ともに、スタッドバンプ14aおよび14bがそれぞれ
配線回路12aおよび12bに突き刺さり、接続され
る。
In this state, the resin film 11 is placed at a high temperature above the glass transition temperature of the material of the resin film 11, for example, to lower the elastic modulus. Then, the IC bare chip 14 is directly pressure-bonded onto the bulging portion 11e. This thermocompression bonding is performed by, for example, the resin film 11 and the IC bare chip 1
4 is sandwiched by hot plates from above and below and pressed. As a result, the resin material of the bulging portion 11e gradually contacts the lower surface of the IC bare chip 14 while gradually spreading from the center portion to the periphery. Therefore, the IC bare chip 1
4 is efficiently discharged between the resin film 11 and the resin film 11, and the resin material contacts and adheres to the entire lower surface of the IC bare chip 14 without forming an air pocket. At the same time, the stud bumps 14a and 14b are pierced and connected to the wiring circuits 12a and 12b, respectively.

【0022】以上の方法により、ICベアチップ14と
樹脂フィルム11との密着性が高まり、これらが確実に
接着される。また、スタッドバンプ14aおよび14b
が配線回路12aおよび12bに対して正確な位置に確
実に突き刺さるため、これらの間の電気的な接続安定性
が向上する。従って、高品質な配線基板1を低コストで
効率的に作製することが可能となる。
By the above method, the adhesion between the IC bare chip 14 and the resin film 11 is enhanced, and these are surely bonded. Also, the stud bumps 14a and 14b
Pierces the wiring circuits 12a and 12b at a correct position with reliability, so that the electrical connection stability between them is improved. Therefore, the high-quality wiring board 1 can be efficiently manufactured at low cost.

【0023】次に、図3、図4、図5および図6を用い
て、本発明の配線基板の具体的な製造工程の例について
説明する。ここでは、1枚の樹脂フィルム上に複数の半
導体チップが搭載される場合を例に挙げて説明する。
Next, with reference to FIGS. 3, 4, 5, and 6, an example of a specific manufacturing process of the wiring board of the present invention will be described. Here, a case where a plurality of semiconductor chips are mounted on one resin film will be described as an example.

【0024】図3は、樹脂フィルム上に配線回路とビア
接続用の接続電極を形成する工程を示す断面図である。
なお、図3では、樹脂フィルムの一部についてのみ示し
ている。
FIG. 3 is a cross-sectional view showing a step of forming a wiring circuit and a connection electrode for via connection on a resin film.
Note that FIG. 3 shows only a part of the resin film.

【0025】まず、熱可塑性樹脂を含有する絶縁性の樹
脂材料を用いて、例えば厚さ100μmの平坦なフィル
ム状の樹脂フィルム21を形成する。この樹脂フィルム
21は、上述したように、比較的高耐熱な単体の熱可塑
性樹脂材料を使用するか、あるいはガラスエポキシプリ
プレグ材等の熱硬化性樹脂の中に、上記の熱可塑性樹脂
材料を混合したもの等が使用される。また、高耐熱、高
剛性で、等方性を有する材料が好ましく、さらに、加熱
成形時の樹脂収縮を抑制するための補強フィラーを含有
する材料がより好ましい。
First, an insulating resin material containing a thermoplastic resin is used to form a flat film-like resin film 21 having a thickness of 100 μm, for example. As the resin film 21, as described above, a single thermoplastic resin material having a relatively high heat resistance is used, or a thermosetting resin such as a glass epoxy prepreg material is mixed with the above thermoplastic resin material. Those that have been used are used. Further, a material having high heat resistance, high rigidity and isotropic property is preferable, and further, a material containing a reinforcing filler for suppressing resin shrinkage during heat molding is more preferable.

【0026】次に、この樹脂フィルム21に対して、配
線回路を形成するための各パターン溝21aおよび21
bや、ビア接続用の接続電極形成のためのビア穴21c
および21dを、熱成形によって形成する。このために
例えば、耐熱ガラス等によってなり、ケミカルエッチン
グ等により上記のパターン溝21aおよび21b、ビア
穴21cおよび21dの反転形状が形成された転写治具
を用い、樹脂フィルム21のガラス転移温度を上回る高
温度下で、この転写治具で樹脂フィルム21をプレスす
る。
Next, on the resin film 21, pattern grooves 21a and 21 for forming a wiring circuit are formed.
b or via hole 21c for forming a connection electrode for via connection
And 21d are formed by thermoforming. For this purpose, for example, a transfer jig, which is made of heat-resistant glass or the like and in which the inverted shapes of the pattern grooves 21a and 21b and the via holes 21c and 21d are formed by chemical etching or the like, is used, and the glass transition temperature of the resin film 21 is exceeded. The resin film 21 is pressed by this transfer jig at a high temperature.

【0027】なお、樹脂フィルム21に対するビア穴2
1cおよび21dの形成は、パターン溝21aおよび2
1bのみの熱転写を行った後、従来の穴あけ手法である
レーザやドリルを使用して形成してもよい。
The via hole 2 for the resin film 21
1c and 21d are formed by pattern grooves 21a and 2d.
After thermal transfer of only 1b, it may be formed by using a laser or a drill which is a conventional drilling method.

【0028】本実施例では、パターン溝21aおよび2
1bの形成のための転写治具における凸部の段差を40
μmとし、樹脂フィルム21への転写圧力を25kg/
cm 2とした。これにより、樹脂フィルム21は塑性変
形を起こして、パターン溝21aおよび21bとビア穴
21cおよび21dの形状が転写される。また、この後
に例えばガラス転移温度を下回るまで冷却し、転写治具
を取り外した後、ドリル加工によりビア穴21cおよび
21dを形成した。このときの樹脂フィルム21の状態
が、図3(A)に示されている。
In this embodiment, the pattern grooves 21a and 2a are formed.
The step of the convex portion in the transfer jig for forming 1b is 40
μm, and transfer pressure to the resin film 21 is 25 kg /
cm 2And As a result, the resin film 21 is plastically deformed.
Shape the pattern grooves 21a and 21b and the via holes.
The shapes of 21c and 21d are transferred. Also after this
For example, cool to below the glass transition temperature, and transfer jig
After removing, the via hole 21c and
21d was formed. State of resin film 21 at this time
Is shown in FIG.

【0029】以上のように、樹脂フィルム21として熱
可塑性樹脂を含有する材料を使用したことにより、熱転
写によって配線回路22aおよび22bや、接続電極2
3aおよび23bを設けるためのパターン溝21aおよ
び21b、ビア穴21cおよび21d等を容易に形成す
ることが可能となる。
As described above, since the material containing the thermoplastic resin is used as the resin film 21, the wiring circuits 22a and 22b and the connection electrode 2 are formed by thermal transfer.
Pattern grooves 21a and 21b for providing 3a and 23b, via holes 21c and 21d, etc. can be easily formed.

【0030】次に、図3(B)に示すように、樹脂フィ
ルム21に転写されたパターン溝21aおよび21bと
ビア穴21cおよび21dに、導電性ペースト25を例
えばスキージ26を用いて充填する。そして、例えば、
80度の温度下で乾燥させた後、150度の熱処理を施
すことで固化させる。導電性ペースト25は、熱可塑性
樹脂を含有するバインダ材に、Ag粒子あるいはCu粒
子等の高導電性フィラーを含有する材料が好ましい。
Next, as shown in FIG. 3B, the pattern grooves 21a and 21b and the via holes 21c and 21d transferred to the resin film 21 are filled with a conductive paste 25 using, for example, a squeegee 26. And, for example,
After being dried at a temperature of 80 degrees, it is solidified by heat treatment at 150 degrees. The conductive paste 25 is preferably a material containing a binder material containing a thermoplastic resin and a highly conductive filler such as Ag particles or Cu particles.

【0031】この工程により、樹脂フィルム21に配線
回路22aおよび22bと接続電極23aおよび23b
が形成される。なお、図3(B)において、例えば接続
電極23aおよび23bの中間部が、ICベアチップの
搭載位置24aとなる。
By this step, the wiring circuits 22a and 22b and the connection electrodes 23a and 23b are formed on the resin film 21.
Is formed. Note that, in FIG. 3B, for example, an intermediate portion of the connection electrodes 23a and 23b is the IC bare chip mounting position 24a.

【0032】しかし、この状態では、パターン溝21a
および21bやビア穴21cおよび21dに埋まりきら
ない余剰分の導電性ペースト25が、樹脂フィルム21
の表面に付着している。従って、導電性ペースト25の
固化後に、樹脂フィルム21の表面を研磨して、余分な
導電性ペースト25を除去するとともに、樹脂フィルム
21の表面を平坦化する必要がある。
However, in this state, the pattern groove 21a is formed.
And 21b and the via holes 21c and 21d, the excess conductive paste 25 is filled with the resin film 21.
Adheres to the surface of. Therefore, after the conductive paste 25 is solidified, it is necessary to polish the surface of the resin film 21 to remove the excess conductive paste 25 and flatten the surface of the resin film 21.

【0033】樹脂フィルム21の表面研磨を行う工程で
は、例えば、樹脂フィルム21を吸着させて固定する吸
着ステージが従来より用いられている。本実施形態例で
は、この吸着ステージを用いて表面研磨を行うととも
に、ICベアチップの固着時に樹脂フィルム21との密
着性を高めるための、樹脂フィルム21上の膨出部を同
時に形成する。
In the step of polishing the surface of the resin film 21, for example, an adsorption stage for adsorbing and fixing the resin film 21 has been conventionally used. In this embodiment, surface polishing is performed using this suction stage, and a bulge portion on the resin film 21 is formed at the same time to improve the adhesion with the resin film 21 when the IC bare chip is fixed.

【0034】図4は、樹脂フィルム21の表面研磨を行
うための吸着ステージの構成を示す図である。図4
(A)は、吸着ステージの平面図、(B)は(A)中の
X−X線に沿った断面図をそれぞれ示している。なお、
図4では、樹脂フィルム21上に形成された配線回路2
2aおよび22bと接続電極23aおよび23bについ
ては省略している。
FIG. 4 is a view showing the structure of a suction stage for polishing the surface of the resin film 21. Figure 4
(A) is a plan view of the suction stage, and (B) is a sectional view taken along line XX in (A). In addition,
In FIG. 4, the wiring circuit 2 formed on the resin film 21.
2a and 22b and connection electrodes 23a and 23b are omitted.

【0035】吸着ステージ27は、例えば金属によって
なり、図4に示すように、上面が補助シート28を介し
て樹脂フィルム21を載置するための平坦面となってお
り、内部が中空となっている。吸着ステージ27の上面
には、載置された樹脂フィルム21を吸引するための貫
通穴27aが複数設けられ、また、例えば側面には外部
から吸着ステージ27の内部を脱圧するための脱圧穴2
7bが設けられている。
The suction stage 27 is made of metal, for example, and has a flat upper surface for mounting the resin film 21 via the auxiliary sheet 28 and a hollow interior as shown in FIG. There is. A plurality of through holes 27a for sucking the placed resin film 21 are provided on the upper surface of the suction stage 27, and, for example, a depressurizing hole 2 for depressurizing the inside of the suction stage 27 from the outside on the side surface, for example.
7b is provided.

【0036】補助シート28は、ゴム等の弾性を有する
材料によってなり、吸着ステージ27の上面に貼付され
る。また、補助シート28には、吸着ステージ27の貫
通穴27aの形成位置に合致させて設けられた貫通穴2
8aと、これに関係なく設けられたその他の貫通穴28
bとがそれぞれ設けられている。樹脂フィルム21が補
助シート28上に載置されると、吸着ステージ27の内
部より貫通穴27aおよび補助シート28の貫通穴28
aを通じて吸引されることにより、樹脂フィルム21は
補助シート28に吸着固定される。
The auxiliary sheet 28 is made of an elastic material such as rubber and is attached to the upper surface of the suction stage 27. Further, the auxiliary sheet 28 has a through hole 2 which is provided so as to match the position of the through hole 27 a of the suction stage 27.
8a and other through holes 28 provided irrespective of this
and b are provided respectively. When the resin film 21 is placed on the auxiliary sheet 28, the through holes 27 a and the through holes 28 of the auxiliary sheet 28 are introduced from the inside of the suction stage 27.
The resin film 21 is adsorbed and fixed to the auxiliary sheet 28 by being sucked through a.

【0037】ところで、図4(A)に示すように、樹脂
フィルム21上には、後に複数のICベアチップを搭載
すべき搭載位置24aが決められている。このとき、補
助シート28上に樹脂フィルム21が載置された状態
で、吸着ステージ27上の貫通穴27aが、いずれかの
ICベアチップの搭載位置24aにおける中心部に位置
するように形成される。また、同様に、補助シート28
上の貫通穴28aも、いずれかの搭載位置24aの中心
部に位置するように形成される。さらに、補助シート2
8上の他の貫通穴28bは、樹脂フィルム21上の他の
搭載位置24aの中心部に一致するように形成される。
By the way, as shown in FIG. 4A, a mounting position 24a on which a plurality of IC bare chips are to be mounted later is determined on the resin film 21. At this time, with the resin film 21 placed on the auxiliary sheet 28, the through hole 27a on the suction stage 27 is formed so as to be located at the center of any IC bare chip mounting position 24a. Similarly, the auxiliary sheet 28
The upper through hole 28a is also formed so as to be located at the center of any of the mounting positions 24a. In addition, auxiliary sheet 2
The other through hole 28b on 8 is formed so as to coincide with the center of another mounting position 24a on the resin film 21.

【0038】これにより、樹脂フィルム21上のICベ
アチップの搭載位置24aのすべてについて、その直下
には貫通穴28aおよび28bのいずれかが必ず位置し
ていることになる。従って、吸着ステージ27および補
助シート28は、固定する樹脂フィルム21上のICベ
アチップの搭載位置24aに応じて形成される必要があ
る。
As a result, at all the mounting positions 24a of the IC bare chips on the resin film 21, any of the through holes 28a and 28b must be positioned immediately below. Therefore, the suction stage 27 and the auxiliary sheet 28 need to be formed according to the mounting position 24a of the IC bare chip on the resin film 21 to be fixed.

【0039】次に、図5は、吸着ステージ27上での樹
脂フィルム21の表面研磨工程について説明するための
断面図である。吸着ステージ27上に補助シート28を
介して樹脂フィルム21を載置し、下部から吸引して吸
着固定した後、樹脂フィルム21の表面を研磨する。こ
の表面研磨は、図5に示すように、例えば、フレキシブ
ルな研磨フィルム29aに対して、回転ローラ29bを
介して樹脂フィルム21に圧力を加え、回転ローラ29
bを回転させながら研磨フィルム29aを樹脂フィルム
21上で平行移動させる方法で行うことが望ましい。研
磨フィルム29aとしては、例えば#400番〜#20
00番のホワイトアランダム砥粒がコーティングされた
ものが望ましい。
Next, FIG. 5 is a sectional view for explaining the surface polishing step of the resin film 21 on the suction stage 27. The resin film 21 is placed on the suction stage 27 via the auxiliary sheet 28, sucked from below and sucked and fixed, and then the surface of the resin film 21 is polished. For this surface polishing, as shown in FIG. 5, for example, a pressure is applied to the flexible polishing film 29a to the resin film 21 through the rotating roller 29b to rotate the rotating roller 29b.
It is desirable that the polishing film 29a is moved in parallel on the resin film 21 while rotating b. As the polishing film 29a, for example, # 400 to # 20
The one coated with No. 00 white alundum abrasive is desirable.

【0040】このような機構により、樹脂フィルム21
の表面に圧力を加えながら研磨を行い、表面に付着して
いる余分な導電性ペースト25を除去するとともに、樹
脂フィルム21自体の表面を平坦化する。このとき、樹
脂フィルム21上では、直下に貫通穴28aまたは28
bが位置している部分が研磨圧力により下方にたわむた
め、この部分のみ研磨が進まない。その結果、たわみが
元に戻った状態では、樹脂フィルム21上における貫通
穴28aまたは28bの上の部分のみ、すなわち、IC
ベアチップの搭載位置24aの中止付近でのみ、樹脂フ
ィルム21の表面が盛り上がった形状となる。
With such a mechanism, the resin film 21
The surface of the resin film 21 is polished while applying pressure to remove the excess conductive paste 25 adhering to the surface and to flatten the surface of the resin film 21 itself. At this time, on the resin film 21, the through hole 28a or 28 is formed immediately below.
Since the portion where b is located bends downward due to the polishing pressure, polishing does not proceed only in this portion. As a result, when the deflection is restored, only the portion above the through hole 28a or 28b on the resin film 21, that is, the IC
Only near the stop of the bare chip mounting position 24a, the surface of the resin film 21 has a raised shape.

【0041】例えば、補助シート28がゴム硬度が75
度程度の弾性体によってなり、また、吸着ステージ27
上の貫通穴27a、補助シート28上の貫通穴28aお
よび28bが、すべて直径1mmの円形状に形成された
場合、樹脂フィルム21上のICベアチップの搭載位置
24aには、直径1.10mm、隆起高さ5〜8μmの
膨出部が形成された。
For example, the auxiliary sheet 28 has a rubber hardness of 75.
It is made of an elastic body of a degree, and the suction stage 27
When the upper through hole 27a and the through holes 28a and 28b on the auxiliary sheet 28 are all formed in a circular shape having a diameter of 1 mm, the IC bare chip mounting position 24a on the resin film 21 has a diameter of 1.10 mm and a protrusion. A bulge having a height of 5 to 8 μm was formed.

【0042】なお、この樹脂フィルム21に対する表面
研磨は、補助シート28を使用せずに、吸着ステージ2
7上に樹脂フィルム21を直接固定して行ってもよい。
ただし、弾性を有する補助シート28を介して樹脂フィ
ルム21を固定した場合、補助シート28の硬度を調整
することで、膨出部の形状を制御することが可能とな
る。例えば、硬度を高くすると膨出部の駆け上がりが急
峻になり、逆に硬度を低くすると緩やかになる。
The surface of the resin film 21 is polished without using the auxiliary sheet 28.
Alternatively, the resin film 21 may be directly fixed onto the surface 7.
However, when the resin film 21 is fixed via the elastic auxiliary sheet 28, the shape of the bulging portion can be controlled by adjusting the hardness of the auxiliary sheet 28. For example, when the hardness is increased, the bulge of the bulging portion becomes steep, and conversely, when the hardness is decreased, the bulge portion becomes gentle.

【0043】次に、図6は、樹脂フィルム21に対する
ICベアチップの搭載工程を説明するための断面図であ
る。なお、図6では、樹脂フィルム21の一部について
のみ示している。
Next, FIG. 6 is a sectional view for explaining the mounting process of the IC bare chip on the resin film 21. Note that FIG. 6 shows only a part of the resin film 21.

【0044】上記の吸着ステージ27から取り出された
樹脂フィルム21には、図6(A)に示すように、配線
回路22aおよび22b、接続電極23aおよび23b
が形成され、さらに、接続電極23aおよび23bの間
の、ICベアチップの搭載位置24aには、樹脂フィル
ム21の膨出部21eが形成されている。従って、この
後、例えば樹脂フィルム21のガラス転移温度を上回る
温度に加熱されて、図6(B)に示すように、ICベア
チップ24が搭載される。
As shown in FIG. 6A, the resin film 21 taken out of the suction stage 27 has wiring circuits 22a and 22b and connection electrodes 23a and 23b.
Further, a bulged portion 21e of the resin film 21 is formed at the IC bare chip mounting position 24a between the connection electrodes 23a and 23b. Therefore, thereafter, the IC bare chip 24 is mounted by being heated to a temperature higher than the glass transition temperature of the resin film 21, for example, as shown in FIG. 6 (B).

【0045】このとき、樹脂フィルム21上にICベア
チップ24が配置された後、例えば熱盤による上下から
挟まれることにより、ICベアチップ24が樹脂フィル
ム21に熱圧着される。また、これとともに、ICベア
チップ24の下面に設けられたスタッドバンプ24bお
よび24cが、対応する配線回路22aおよび22bに
突き刺さり、これらが電気的に接続する。
At this time, after the IC bare chip 24 is placed on the resin film 21, the IC bare chip 24 is thermocompression-bonded to the resin film 21 by being sandwiched from above and below by, for example, a heating plate. At the same time, the stud bumps 24b and 24c provided on the lower surface of the IC bare chip 24 pierce the corresponding wiring circuits 22a and 22b, and these are electrically connected.

【0046】ICベアチップ24の搭載位置24aに膨
出部21eが形成されたことにより、ICベアチップ2
4の熱圧着の際には、上述したように、ICベアチップ
24と樹脂フィルム21との間の空気が効率よく吐き出
される。これにより、樹脂フィルム21がICベアチッ
プ24の下部の全面に接触して、確実に固着される。ま
た、ICベアチップ24と樹脂フィルム21との間に空
気だまりが形成されないので、ICベアチップ24が設
計通りの位置に固着し、スタッドバンプ24bおよび2
4cが対応する配線回路22aおよび22bに確実に接
続する。
Since the bulging portion 21e is formed at the mounting position 24a of the IC bare chip 24, the IC bare chip 2
In the thermocompression bonding of No. 4, as described above, the air between the IC bare chip 24 and the resin film 21 is efficiently discharged. As a result, the resin film 21 comes into contact with the entire lower surface of the IC bare chip 24 and is securely fixed. Further, since no air pocket is formed between the IC bare chip 24 and the resin film 21, the IC bare chip 24 is fixed at the designed position, and the stud bumps 24b and 2
4c is surely connected to the corresponding wiring circuits 22a and 22b.

【0047】この後、同様の方法で形成された配線基板
が積層される場合は、樹脂フィルム21同士の熱融着に
より、各配線基板の間を接着することが可能である。と
ころで、上記の方法により、ICベアチップ24と樹脂
フィルム21との密着性を高めるためには、膨出部21
eを構成する樹脂材料が、ICベアチップ24の下面に
効率よく、かつその全域に一様に広がるようにする必要
がある。このためには、ICベアチップ24の形状に応
じて、形成される膨出部21eの形状を工夫することが
望ましい。この膨出部21eの形状は、吸着ステージ2
7の貫通穴27aと、補助シート28の貫通穴28aお
よび28bの各形状に応じて形成される。
After that, when wiring boards formed by the same method are laminated, it is possible to bond the respective wiring boards by heat-sealing the resin films 21 to each other. By the way, in order to enhance the adhesion between the IC bare chip 24 and the resin film 21 by the above method, the bulging portion 21
It is necessary that the resin material forming e be efficiently spread on the lower surface of the IC bare chip 24 and uniformly spread over the entire area. For this purpose, it is desirable to devise the shape of the bulged portion 21e to be formed according to the shape of the IC bare chip 24. The shape of the bulging portion 21e is the suction stage 2
The through holes 27a of No. 7 and the through holes 28a and 28b of the auxiliary sheet 28 are formed in accordance with each shape.

【0048】図7は、これらの貫通穴の形状例を示す図
である。図7(A)では、ICベアチップ24の搭載位
置24aの中心部に、長円形の貫通穴281が設けられ
た例を示している。この場合、ICベアチップ24の有
する長方形形状に沿って樹脂材料が広がるが、最も隅の
部分には樹脂材料が届かず、または届いた場合には樹脂
材料が搭載位置24aの枠内をはみ出すことがある。
FIG. 7 is a diagram showing an example of the shape of these through holes. FIG. 7A shows an example in which an oval through hole 281 is provided at the center of the mounting position 24a of the IC bare chip 24. In this case, the resin material spreads along the rectangular shape of the IC bare chip 24, but the resin material does not reach the most corners, or when it reaches the resin material, the resin material may stick out of the frame of the mounting position 24a. is there.

【0049】そこで、図7(B)の例では、比較的細い
帯状の貫通穴282が、前後左右方向と、各対角方向に
向いて形成されている。この場合では、図7(A)の例
と比較して、ICベアチップ24の下面の全域により効
率よく樹脂材料を行き渡らせることが可能となる。
Therefore, in the example of FIG. 7 (B), a relatively thin strip-shaped through hole 282 is formed facing the front, rear, left and right directions and the diagonal directions. In this case, compared with the example of FIG. 7A, the resin material can be more efficiently spread over the entire lower surface of the IC bare chip 24.

【0050】これらの貫通穴281または282の形状
は、吸着ステージ27の貫通穴27aと、補助シート2
8の貫通穴28aおよび28bとの双方に適用されるこ
とが望ましいが、補助シート28側の貫通穴28aおよ
び28bにのみ適用された場合でも、ある程度の効果が
得られる。この場合には、樹脂フィルム21の研磨工程
の際に、ICベアチップ24の形状に応じて、補助シー
ト28のみを交換することで、形成される膨出部21e
の形状を変化させることが可能となり、製造コストをよ
り抑制することができる。
The shapes of these through holes 281 or 282 are the same as the through holes 27a of the suction stage 27 and the auxiliary sheet 2.
8 is preferably applied to both the through holes 28a and 28b, but even when applied to only the through holes 28a and 28b on the auxiliary sheet 28 side, some effects can be obtained. In this case, when the resin film 21 is polished, only the auxiliary sheet 28 is replaced according to the shape of the IC bare chip 24, so that the bulged portion 21e formed.
The shape can be changed, and the manufacturing cost can be further suppressed.

【0051】以上の配線基板の製造方法では、熱可塑性
樹脂の有する熱成形性により、配線回路22aおよび2
2bを形成するためのパターン溝21aおよび21b
や、ビア接続用の接続電極23aおよび23bを形成す
るためのビア穴21cおよび21dを、熱転写により容
易に形成することができる。また、熱可塑性樹脂の有す
る熱融着性により、樹脂フィルム21へのICベアチッ
プ24の接着や、樹脂フィルム21同士の積層時に、接
着剤を使用する必要がなくなるため、材料コストが抑制
され、製造効率が高められる。
In the above wiring board manufacturing method, the wiring circuits 22a and 2a are formed due to the thermoformability of the thermoplastic resin.
Pattern grooves 21a and 21b for forming 2b
Alternatively, the via holes 21c and 21d for forming the connection electrodes 23a and 23b for via connection can be easily formed by thermal transfer. In addition, due to the heat-sealing property of the thermoplastic resin, it is not necessary to use an adhesive when adhering the IC bare chip 24 to the resin film 21 or laminating the resin films 21 together, so that the material cost is suppressed, and the manufacturing Efficiency is improved.

【0052】このように、製造効率が向上されながら、
さらに、吸着ステージ27を使用した樹脂フィルム21
の研磨工程において、樹脂フィルム21上の膨出部21
eを同時に形成することにより、特別な工程を要するこ
となく、また低コストで膨出部21eを形成することが
できる。従って、ICベアチップ24と樹脂フィルム2
1とが確実に接着され、かつ、ICベアチップ24と配
線回路22aおよび22bとの電気的な接続安定性が向
上した配線基板を、低コストで効率的に作製することが
可能となる。
Thus, while the manufacturing efficiency is improved,
Further, the resin film 21 using the suction stage 27
In the polishing step of
By forming e simultaneously, the bulging portion 21e can be formed at low cost without requiring a special process. Therefore, the IC bare chip 24 and the resin film 2
It is possible to efficiently manufacture the wiring board in which the IC chip 1 and the IC bare chip 24 are reliably bonded and the electrical connection stability between the IC bare chip 24 and the wiring circuits 22a and 22b is improved at low cost.

【0053】なお、上記の配線基板の製造工程では、樹
脂フィルム21へのパターン溝21aおよび21bやビ
ア穴21cおよび21dの熱成形時と、ICベアチップ
24の熱圧着時の2回に渡って加熱が行われる。また、
この配線基板を積層する場合には、この後にさらに、樹
脂フィルム21の熱融着が行われる場合もある。従っ
て、熱履歴による樹脂フィルム21の融着性低下を防止
するためには、熱成形やICベアチップ24の熱圧着時
は、樹脂フィルム21の弾性力が低下し始める、材料樹
脂のガラス転移温度をわずかに上回る温度下で行い、そ
の後の熱融着等の最終工程では、より融点に近い温度下
で行うことが望ましい。
In the manufacturing process of the wiring board described above, heating is performed twice, at the time of thermoforming the pattern grooves 21a and 21b and the via holes 21c and 21d in the resin film 21, and at the time of thermocompression bonding of the IC bare chip 24. Is done. Also,
When this wiring board is laminated, the resin film 21 may be further heat-sealed thereafter. Therefore, in order to prevent the fusion property of the resin film 21 from decreasing due to heat history, the elastic force of the resin film 21 starts to decrease during thermoforming or thermocompression bonding of the IC bare chip 24. It is desirable to carry out at a temperature slightly above, and to carry out at a temperature closer to the melting point in the subsequent final step such as heat fusion.

【0054】しかしながら、積層された樹脂フィルム2
1の有する接着強度は、耐熱性が高いことが望ましい。
このためには、パターン溝21aおよび21b等の熱成
形前における平坦な樹脂フィルムの状態で非晶性を有
し、かつ融点未満の温度で結晶化するような材料を、樹
脂フィルム21として使用することがより望ましい。こ
のような材料を使用した場合、ガラス転移温度以上、結
晶化温度未満の温度下で、熱成形や熱圧着の工程を行
い、最終工程の積層工程を結晶化温度以上融点未満の温
度下で行う。これによって、積層して樹脂フィルム21
のそれぞれが一体化される際に結晶化が進むため、完成
した多層配線基板の耐熱性がより高められる。
However, the laminated resin film 2
It is desirable that the adhesive strength of 1 has high heat resistance.
For this purpose, a material that is amorphous in the state of a flat resin film before thermoforming, such as the pattern grooves 21a and 21b, and that crystallizes at a temperature below the melting point is used as the resin film 21. Is more desirable. When such a material is used, the steps of thermoforming and thermocompression bonding are performed at a temperature not lower than the glass transition temperature and lower than the crystallization temperature, and the final lamination step is performed at a temperature not lower than the crystallization temperature and lower than the melting point. . As a result, the resin film 21 is laminated.
Since the crystallization progresses when these are integrated, the heat resistance of the completed multilayer wiring board is further enhanced.

【0055】[0055]

【発明の効果】以上説明したように、本発明の配線基板
の製造方法では、熱可塑性樹脂を含有する絶縁樹脂基材
の使用により、接着剤を使用せずに熱圧着により半導体
チップを固着することが可能となる。また、半導体チッ
プを固着する前に、半導体チップの搭載位置の表面が膨
出するように絶縁樹脂基材をあらかじめ形成しておくこ
とにより、圧着時に半導体チップと絶縁樹脂基材との間
に空気を噛み込まず、これらの密着性が高まる。従っ
て、半導体チップと絶縁樹脂基材とが確実に接着され、
かつ、半導体チップと配線回路との電気的な接続安定性
が向上した配線基板を、低コストで効率的に作製するこ
とができる。
As described above, in the method of manufacturing a wiring board according to the present invention, the use of the insulating resin base material containing the thermoplastic resin allows the semiconductor chip to be fixed by thermocompression bonding without using an adhesive. It becomes possible. In addition, before fixing the semiconductor chip, the insulating resin base material is formed in advance so that the surface of the mounting position of the semiconductor chip swells, so that the air gap between the semiconductor chip and the insulating resin base material during pressure bonding. The adhesiveness of these is increased without biting. Therefore, the semiconductor chip and the insulating resin base material are securely bonded,
Moreover, a wiring board having improved electrical connection stability between the semiconductor chip and the wiring circuit can be efficiently manufactured at low cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の配線基板の実施形態例を示す断面図で
ある。
FIG. 1 is a sectional view showing an example of an embodiment of a wiring board of the present invention.

【図2】樹脂フィルムに対するICベアチップの固着方
法を説明するための断面図である。
FIG. 2 is a cross-sectional view for explaining a method of fixing an IC bare chip to a resin film.

【図3】樹脂フィルム上に配線回路とビア接続用の接続
電極を形成する工程を示す断面図である。
FIG. 3 is a cross-sectional view showing a step of forming a wiring circuit and a connection electrode for via connection on a resin film.

【図4】樹脂フィルムの表面研磨を行うための吸着ステ
ージの構成を示す図である。
FIG. 4 is a diagram showing the structure of an adsorption stage for polishing the surface of a resin film.

【図5】吸着ステージ上での樹脂フィルムの表面研磨工
程について説明するための断面図である。
FIG. 5 is a cross-sectional view for explaining a surface polishing process of a resin film on a suction stage.

【図6】樹脂フィルムに対するICベアチップの搭載工
程を説明するための断面図である。
FIG. 6 is a cross-sectional view illustrating a step of mounting an IC bare chip on a resin film.

【図7】吸着ステージおよび補助シート上に形成される
貫通穴の形状例を示す図である。
FIG. 7 is a diagram showing a shape example of a through hole formed on a suction stage and an auxiliary sheet.

【符号の説明】[Explanation of symbols]

1……配線基板、11……樹脂フィルム、11a、11
b……パターン溝、11c、11d……ビア穴、11e
……膨出部、12a、12b……配線回路、13a、1
3b……接続電極、14……ICベアチップ、14a、
14b……スタッドバンプ
1 ... Wiring board, 11 ... Resin film, 11a, 11
b ... pattern groove, 11c, 11d ... via hole, 11e
... Swelling parts, 12a, 12b ... Wiring circuit, 13a, 1
3b ... connection electrode, 14 ... IC bare chip, 14a,
14b ... Stud bump

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 絶縁樹脂基材上に配線回路および1つま
たは複数の半導体チップが設けられた配線基板の製造方
法において、 前記絶縁樹脂基材は、熱可塑性樹脂を含有する材料によ
ってなり、 前記半導体チップの搭載位置の表面が膨出するように前
記絶縁樹脂基材を形成し、 前記搭載位置に前記半導体チップを熱圧着する、 ことを特徴とする配線基板の製造方法。
1. A method of manufacturing a wiring board in which a wiring circuit and one or more semiconductor chips are provided on an insulating resin base material, wherein the insulating resin base material is made of a material containing a thermoplastic resin, A method of manufacturing a wiring board, comprising: forming the insulating resin base material so that a surface of a mounting position of the semiconductor chip bulges, and thermocompression-bonding the semiconductor chip to the mounting position.
【請求項2】 平坦なフィルム状に形成された前記絶縁
樹脂基材上に、前記配線回路のパターンに対応するパタ
ーン溝を形成し、 前記パターン溝に導電性ペーストを充填し、 吸着のための貫通穴を具備するステージ上に、前記パタ
ーン溝の形成面を上にし、前記半導体チップの搭載位置
が前記貫通穴上に位置するように前記絶縁樹脂基材を載
置し、前記貫通穴から吸引して前記絶縁樹脂基材を吸着
固定し、 前記絶縁樹脂基材の前記パターン溝の形成面を加圧しな
がら研磨して、前記パターン溝以外の余分な部分に付着
した前記導電性ペーストを除去した後、 前記搭載位置に前記半導体チップを熱圧着する、 ことを特徴とする請求項1記載の配線基板の製造方法。
2. A pattern groove corresponding to the pattern of the wiring circuit is formed on the insulating resin base material formed in a flat film shape, and the pattern groove is filled with a conductive paste for adsorption. On the stage having a through hole, the surface of the pattern groove is faced up, the insulating resin base material is placed so that the mounting position of the semiconductor chip is located on the through hole, and suction is performed from the through hole. Then, the insulating resin base material is adsorbed and fixed, and the surface of the insulating resin base material on which the pattern groove is formed is polished while being pressed to remove the conductive paste adhering to an extra portion other than the pattern groove. After that, the semiconductor chip is thermocompression-bonded to the mounting position, and the method of manufacturing a wiring board according to claim 1.
【請求項3】 前記導電性ペーストは、前記パターン溝
にスキージ充填されることを特徴とする請求項2記載の
配線基板の製造方法。
3. The method for manufacturing a wiring board according to claim 2, wherein the conductive paste fills the pattern groove with a squeegee.
【請求項4】 前記貫通穴の形状は、前記絶縁樹脂基板
における前記搭載位置に形成するべき膨出部分の形状に
応じて決定されることを特徴とする請求項2記載の配線
基板の製造方法。
4. The method of manufacturing a wiring board according to claim 2, wherein the shape of the through hole is determined according to the shape of a bulged portion to be formed at the mounting position in the insulating resin substrate. .
【請求項5】 前記半導体チップが複数搭載される場合
に、 平坦なフィルム状に形成された前記絶縁樹脂基材上に、
前記配線回路のパターンに対応するパターン溝を形成
し、 前記パターン溝に導電性ペーストを充填し、 吸着のための第1の貫通穴を具備するステージ上に、複
数の第2の貫通穴を具備し、複数のうちの一部の前記第
2の貫通穴が前記第1の貫通穴の形成位置上に位置する
ように設けられた補助シートを配設して、前記補助シー
ト上に、前記パターン溝の形成面を上にし、前記各半導
体チップの搭載位置がいずれかの前記第2の貫通穴の上
に位置するように前記絶縁樹脂基材を載置し、前記第1
の貫通穴から吸引して前記絶縁樹脂基材を吸着固定し、 前記絶縁樹脂基材の前記パターン溝の形成面を加圧しな
がら研磨して、前記パターン溝以外の余分な部分に付着
した前記導電性ペーストを除去した後、前記搭載位置に
前記半導体チップを熱圧着する、 ことを特徴とする請求項1記載の配線基板の製造方法。
5. When a plurality of the semiconductor chips are mounted, on the insulating resin base material formed in a flat film shape,
A pattern groove corresponding to the pattern of the wiring circuit is formed, the pattern groove is filled with a conductive paste, and a plurality of second through holes are provided on a stage having a first through hole for adsorption. Then, an auxiliary sheet provided so that a part of the second through holes is located above the formation position of the first through hole is arranged, and the pattern is formed on the auxiliary sheet. The insulating resin base material is placed such that the surface on which the groove is formed faces upward and the mounting position of each semiconductor chip is located above any of the second through holes.
The insulating resin base material is sucked and fixed by suction through the through hole, and the surface of the insulating resin base material on which the pattern groove is formed is polished while being pressed, and the conductive material adhered to an extra portion other than the pattern groove. The method for manufacturing a wiring board according to claim 1, wherein the semiconductor chip is thermocompression bonded to the mounting position after the conductive paste is removed.
【請求項6】 前記導電性ペーストは、前記パターン溝
にスキージ充填されることを特徴とする請求項5記載の
配線基板の製造方法。
6. The method for manufacturing a wiring board according to claim 5, wherein the conductive paste fills the pattern groove with a squeegee.
【請求項7】 前記第2の貫通穴の形状は、前記絶縁樹
脂基板における前記搭載位置に形成するべき膨出部分の
形状に応じて決定されることを特徴とする請求項5記載
の配線基板の製造方法。
7. The wiring board according to claim 5, wherein the shape of the second through hole is determined according to the shape of a bulge portion to be formed at the mounting position in the insulating resin board. Manufacturing method.
【請求項8】 前記補助シートは弾性を有することを特
徴とする請求項5記載の配線基板の製造方法。
8. The method of manufacturing a wiring board according to claim 5, wherein the auxiliary sheet has elasticity.
【請求項9】 絶縁樹脂基材上に配線回路および半導体
チップが搭載された配線基板において、 前記絶縁樹脂基材は熱可塑性樹脂を含有する材料によっ
てなり、 前記絶縁樹脂基材は、前記半導体チップの搭載位置の表
面が膨出するように形成され、 前記半導体チップは、前記搭載位置に熱圧着される、こ
とを特徴とする配線基板。
9. A wiring board having a wiring circuit and a semiconductor chip mounted on an insulating resin base material, wherein the insulating resin base material is made of a material containing a thermoplastic resin, and the insulating resin base material is the semiconductor chip. The wiring board is formed so that the surface of the mounting position is bulged, and the semiconductor chip is thermocompression bonded to the mounting position.
JP2001390061A 2001-12-21 2001-12-21 Manufacturing method for wiring base board and wiring base board Pending JP2003197806A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001390061A JP2003197806A (en) 2001-12-21 2001-12-21 Manufacturing method for wiring base board and wiring base board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001390061A JP2003197806A (en) 2001-12-21 2001-12-21 Manufacturing method for wiring base board and wiring base board

Publications (1)

Publication Number Publication Date
JP2003197806A true JP2003197806A (en) 2003-07-11

Family

ID=27598096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001390061A Pending JP2003197806A (en) 2001-12-21 2001-12-21 Manufacturing method for wiring base board and wiring base board

Country Status (1)

Country Link
JP (1) JP2003197806A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007138975A1 (en) 2006-05-31 2007-12-06 Asahi Glass Company, Limited Polishing composition and polishing method
US8178957B2 (en) 2009-02-18 2012-05-15 Shinko Electric Industries Co., Ltd. Electronic component device, and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007138975A1 (en) 2006-05-31 2007-12-06 Asahi Glass Company, Limited Polishing composition and polishing method
US8178957B2 (en) 2009-02-18 2012-05-15 Shinko Electric Industries Co., Ltd. Electronic component device, and method of manufacturing the same

Similar Documents

Publication Publication Date Title
WO2001086716A1 (en) Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
JP2005191156A (en) Wiring plate containing electric component, and its manufacturing method
JPH09199635A (en) Multilayer film for forming circuit substrate, multilayer circuit substrate using it, and package for semiconductor device
JP2958692B2 (en) Ball grid array semiconductor package member, method of manufacturing the same, and method of manufacturing ball grid array semiconductor package
JP4621595B2 (en) Manufacturing method of semiconductor device
JP3438711B2 (en) Piezoelectric device and method of manufacturing the same
JP4151136B2 (en) Substrate, semiconductor device and manufacturing method thereof
JP2000277649A (en) Semiconductor and manufacture of the same
JP4967467B2 (en) Flexible wiring board bonding method and wiring board
JP3269390B2 (en) Semiconductor device
JP2008288490A (en) Process for producing built-in chip substrate
JP4849926B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2002151853A (en) Multilayer printed wiring board and manufacturing method thereof
JP2008235840A (en) Method and apparatus for manufacturing semiconductor device, and semiconductor module
JP2003197806A (en) Manufacturing method for wiring base board and wiring base board
JPH07111379A (en) Multi-chip module packaging type printed wiring board
JP2002246745A (en) Three-dimensional mounting package and its manufacturing method, and adhesive therefor
JP3963620B2 (en) Semiconductor chip and manufacturing method thereof
JP2005340317A (en) Semiconductor package, and manufacturing method and apparatus thereof
JP4016557B2 (en) Electronic component mounting structure and mounting method
JP3637438B2 (en) Wiring board manufacturing method
JP2010251527A (en) Electronic component, and method of manufacturing electronic component
JP4003593B2 (en) Multilayer printed circuit board
JP2986466B2 (en) Circuit board flattening method and semiconductor device manufacturing method
JP2001185580A (en) Method for mounting electronic component to circuit board