JP2003188413A - Optical semiconductor device - Google Patents
Optical semiconductor deviceInfo
- Publication number
- JP2003188413A JP2003188413A JP2001388068A JP2001388068A JP2003188413A JP 2003188413 A JP2003188413 A JP 2003188413A JP 2001388068 A JP2001388068 A JP 2001388068A JP 2001388068 A JP2001388068 A JP 2001388068A JP 2003188413 A JP2003188413 A JP 2003188413A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- optical semiconductor
- single crystal
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、光半導体素子に関
する。TECHNICAL FIELD The present invention relates to an optical semiconductor device.
【0002】[0002]
【従来の技術】従来から、この種の素子は例えば、特開
平6−268259号公報に示されている。この公報に
よれば、図5の断面図に示す様に、サファイア基板11
1上にバッファ層112と、コンタクト層113と、ク
ラッド層114と、発光層115と、クラッド層116
と、コンタクト層117と、P電極118とが設けられ
ている。コンタクト層113を構成する低い位置の表面
上にN電極119が設けられている。これらの層によ
り、光半導体素子120が構成されている。2. Description of the Related Art Conventionally, an element of this type is disclosed in, for example, Japanese Patent Laid-Open No. 6-268259. According to this publication, as shown in the sectional view of FIG.
1, a buffer layer 112, a contact layer 113, a clad layer 114, a light emitting layer 115, and a clad layer 116.
And a contact layer 117 and a P electrode 118. An N electrode 119 is provided on the lower surface of the contact layer 113. The optical semiconductor element 120 is configured by these layers.
【0003】[0003]
【発明が解決しようとする課題】しかし、上記光半導体
素子120では、サファイア基板111とバッファ層1
12は各々、格子定数が大きく異なる。その結果、サフ
ァイア基板111から上方へ向かって、転位(格子定数
の違いによる歪み)が移動する。移動する転位密度は約
1010cm-2程度と大きい。この転位部分には不純物が
集まり易い。その結果、発光層115に不純物が侵入
し、光出力が劣化する第1の欠点が有る。However, in the above optical semiconductor device 120, the sapphire substrate 111 and the buffer layer 1 are used.
12 has a greatly different lattice constant. As a result, dislocations (strains due to differences in lattice constants) move upward from the sapphire substrate 111. The moving dislocation density is as large as about 10 10 cm -2 . Impurities are likely to collect at this dislocation portion. As a result, there is a first drawback that impurities penetrate into the light emitting layer 115 and the light output deteriorates.
【0004】また、上記光半導体素子120では、外形
に段差が有るので、素子の外形サイズが大きくなる、第
2の欠点が有る。更に、P電極118およびN電極11
9が共に表面側にあるので、2個のワイヤーで接続し、
配線に手間がかかる第3の欠点が有る。Further, the optical semiconductor element 120 has a second defect that the outer size of the element becomes large because the outer shape has a step. Furthermore, the P electrode 118 and the N electrode 11
Since 9 is on the front side, connect with 2 wires,
There is a third drawback that wiring is troublesome.
【0005】そこで、本発明はこの様な従来の欠点を考
慮し、基板から他の層への転位の移動が少ない、素子サ
イズが小さい、配線作業が容易な光半導体素子を提供す
る。In view of the above-mentioned conventional drawbacks, the present invention provides an optical semiconductor device in which dislocation migration from the substrate to other layers is small, the device size is small, and wiring work is easy.
【0006】[0006]
【課題を解決するための手段】上記課題を解決するため
に、請求項1の本発明では、Siの単結晶から成る基板
と、前記基板上に設けられ、Alの単結晶から成る阻止
層と、隙間を置いて互いに離れて位置し、前記阻止層上
にストライプ状に設けられた複数の絶縁層と、前記隙間
および前記絶縁層を覆う様に設けられ、3族窒化化合物
から成る成長層と、前記成長層の上方に設けられた発光
層とを具備した。In order to solve the above problems, according to the present invention of claim 1, a substrate made of a single crystal of Si, and a blocking layer provided on the substrate and made of a single crystal of Al are provided. A plurality of insulating layers which are spaced apart from each other and are provided in stripes on the blocking layer; and a growth layer which is provided so as to cover the gap and the insulating layer and which is made of a group III nitride compound. And a light emitting layer provided above the growth layer.
【0007】請求項2の本発明では、前記隙間を覆う様
に、前記隙間の上方に位置し、前記成長層内に設けられ
たマスク層を備えた。According to the second aspect of the present invention, the mask layer is provided above the gap so as to cover the gap and is provided in the growth layer.
【0008】請求項3の本発明では、第1ドーパントを
添加されたSi又は第2ドーパントを添加されたGaA
sから成る基板と、前記基板上に設けられ、Alの単結
晶から成る阻止層と、隙間を置いて互いに離れて位置
し、前記阻止層上にストライプ状に設けられた複数の絶
縁層と、前記隙間および前記絶縁層を覆う様に設けられ
3族窒化化合物から成る成長層と、前記成長層の上方に
設けられた発光層とを具備した。According to the present invention of claim 3, Si doped with a first dopant or GaA doped with a second dopant.
a substrate made of s, a blocking layer formed on the substrate and made of an Al single crystal, a plurality of insulating layers that are spaced apart from each other and are provided in stripes on the blocking layer, A growth layer made of a Group III nitride compound is provided so as to cover the gap and the insulating layer, and a light emitting layer is provided above the growth layer.
【0009】請求項4の本発明では、前記基板の裏面に
裏面電極を設けた。According to the present invention of claim 4, a back electrode is provided on the back surface of the substrate.
【0010】請求項5の本発明では、前記成長層は、G
aAlNの単結晶から成る。In the present invention of claim 5, the growth layer is G
It consists of a single crystal of aAlN.
【0011】[0011]
【発明の実施の形態】次に、図1の断面図に従い、本発
明の実施の形態1に係る光半導体素子1を説明する。図
1に於て、単結晶のSiの塊りをスライスしたウエハを
所定の大きさに分割したものが、基板2である。即ち、
基板2はSiの単結晶から成る。BEST MODE FOR CARRYING OUT THE INVENTION Next, an optical semiconductor element 1 according to a first embodiment of the present invention will be described with reference to the sectional view of FIG. In FIG. 1, a substrate 2 is a wafer obtained by slicing a lump of single crystal Si into a predetermined size. That is,
The substrate 2 is made of a single crystal of Si.
【0012】阻止層3は例えば、基板2の表面全体に設
けられ、Alの単結晶から成る。例えば、基板2上に熱
活性化CVD装置により、トリイソブチルアルミは、ア
ルゴンをキャリアガスとして、バブラーで熱気化され
る。そして、GTC(GasTemperature
Controller、ガス温度制御部)で熱的に活性
化される。その後、上記活性化されたものは、加熱され
た基板2上で、アルミニウムの単結晶の層3となる。The blocking layer 3 is provided, for example, on the entire surface of the substrate 2 and is made of a single crystal of Al. For example, triisobutylaluminum is thermally vaporized by a bubbler using argon as a carrier gas by a heat activated CVD apparatus on the substrate 2. And GTC (GasTemperature)
It is thermally activated by the controller (gas temperature control unit). Then, the activated material becomes a single crystal layer 3 of aluminum on the heated substrate 2.
【0013】基板2を構成するSiの格子定数は5.4
3オングストローム、阻止層3を構成するAlの格子定
数は4.05オングストロームであり、格子不整合率は
少ない。The lattice constant of Si constituting the substrate 2 is 5.4.
3 angstroms, the lattice constant of Al forming the blocking layer 3 is 4.05 angstroms, and the lattice mismatch rate is small.
【0014】絶縁層4は例えばSiO2等から成り、隙
間5を置いて互いに離れて位置し、阻止層3上にストラ
イプ状に、複数個形成されたものである。The insulating layer 4 is made of, for example, SiO 2 or the like, is spaced apart from each other with a gap 5, and is formed in plural stripes on the blocking layer 3.
【0015】成長層6は、上記隙間5および絶縁層4を
覆う様に設けられ、3族窒化化合物(例えば、GaAl
Nの単結晶等)から成る。The growth layer 6 is provided so as to cover the gap 5 and the insulating layer 4, and is provided with a Group III nitride compound (for example, GaAl).
N single crystal, etc.).
【0016】成長層6は例えばMOCVD法にて形成さ
れ、初めに、絶縁層4同士の隙間5に形成され、次に、
横方向に成長し、絶縁層4の上を覆う様に、形成される
(成長する)。The growth layer 6 is formed by MOCVD, for example, and is first formed in the gap 5 between the insulating layers 4 and then,
It is formed (grown) so as to grow laterally and cover the insulating layer 4.
【0017】コンタクト層7は例えば、N型GaNから
成り、断面形状が略凸状であり、成長層6の上に形成さ
れている。発光層8は例えばInGaNから成り、コン
タクト層7の表面上に形成されている。The contact layer 7 is made of, for example, N-type GaN, has a substantially convex cross section, and is formed on the growth layer 6. The light emitting layer 8 is made of, for example, InGaN, and is formed on the surface of the contact layer 7.
【0018】クラッド層9は例えばP型GaAlNから
成り、発光層8の上に形成されている。コンタクト層1
0は例えばP型GaNから成り、クラッド層9上に形成
されている。The cladding layer 9 is made of P-type GaAlN, for example, and is formed on the light emitting layer 8. Contact layer 1
0 is made of P-type GaN, for example, and is formed on the cladding layer 9.
【0019】P電極11は金等から成り、コンタクト層
10上に形成されている。この様に発光層8は、成長層
6の上方に形成されている。The P electrode 11 is made of gold or the like and is formed on the contact layer 10. Thus, the light emitting layer 8 is formed above the growth layer 6.
【0020】N電極12は、コンタクト層7に形成され
た、位置が低い表面上に形成されている。以上の層によ
り、この光半導体素子(発光ダイオード)1は構成され
ている。The N electrode 12 is formed on the lower surface of the contact layer 7. The optical semiconductor element (light emitting diode) 1 is composed of the above layers.
【0021】この光半導体素子1に於て、上述した様
に、基板2のSi単結晶と、阻止層3のAl単結晶と
は、格子不整合は少ない。これに対して、従来の光半導
体素子120において、サファイア基板111とバッフ
ァ層112との格子不整合は大きい。その結果として、
基板2と阻止層3との格子不整合率は、従来の約1/2
倍となる。In the optical semiconductor device 1, as described above, the lattice mismatch between the Si single crystal of the substrate 2 and the Al single crystal of the blocking layer 3 is small. On the other hand, in the conventional optical semiconductor device 120, the lattice mismatch between the sapphire substrate 111 and the buffer layer 112 is large. As a result,
The lattice mismatch rate between the substrate 2 and the blocking layer 3 is about half that of the conventional one.
Doubled.
【0022】また、絶縁層4の上部は横方向へ成長した
成長層6で覆われており、基板2から阻止層3を介して
上方へ向かう転位の移動は、絶縁層4により阻止され
る。The upper part of the insulating layer 4 is covered with the growth layer 6 grown in the lateral direction, and the movement of dislocations upward from the substrate 2 via the blocking layer 3 is blocked by the insulating layer 4.
【0023】従って、絶縁層4同士の隙間5を介しての
み、転位が移動する。その結果として、基板2から成長
層6への転位の移動は、約3×106cm-2となり、従
来の1010cm-2に比べ、格段に小さい。Therefore, dislocations move only through the gaps 5 between the insulating layers 4. As a result, the movement of dislocations from the substrate 2 to the growth layer 6 is about 3 × 10 6 cm -2 , which is significantly smaller than the conventional 10 10 cm -2 .
【0024】更に、印加電圧により、P電極11、コン
タクト層10、クラッド層9、発光層8、コンタクト層
7、N電極12へと、電流が流れるので、電流経路に問
題はない。Furthermore, since a current flows through the P electrode 11, the contact layer 10, the cladding layer 9, the light emitting layer 8, the contact layer 7, and the N electrode 12 by the applied voltage, there is no problem in the current path.
【0025】次に、図2の断面図に従い、本発明の実施
の形態2に係る光半導体素子13を説明する。図2に於
て、マスク層14は例えばSiO2等から成り、絶縁層
4同士の隙間5を覆う様に、隙間5の上方に位置し、成
長層6a内に形成されている。Next, the optical semiconductor element 13 according to the second embodiment of the present invention will be described with reference to the sectional view of FIG. In FIG. 2, the mask layer 14 is made of, for example, SiO 2, and is located above the gap 5 so as to cover the gap 5 between the insulating layers 4 and is formed in the growth layer 6a.
【0026】即ち、第2の隙間15を置いて、互いに離
れて位置し、隙間5の上方にストライプ状に、マスク層
73は形成されている。That is, the mask layer 73 is formed in stripes above the gap 5 and spaced apart from each other with the second gap 15 in between.
【0027】また、基板2は図1と同じく、Siの単結
晶から成る。成長層6aはGaAlNの単結晶から成
る。図1に示した部品番号と同じ部品番号(図2に於
て)の層は、同一の物である事を示す。The substrate 2 is made of a single crystal of Si, as in FIG. The growth layer 6a is made of a GaAlN single crystal. Layers having the same part number (in FIG. 2) as the part numbers shown in FIG. 1 indicate the same thing.
【0028】この様に、隙間5を覆う様に、マスク層1
4を設ける事により、隙間5を移動する転位は、マスク
層14により、その移動を阻止される。その結果、成長
層6aでは、転位密度が2×105cm-2に軽減され
る。In this way, the mask layer 1 is formed so as to cover the gap 5.
By providing 4, dislocations moving in the gap 5 are blocked by the mask layer 14. As a result, in the growth layer 6a, the dislocation density is reduced to 2 × 10 5 cm -2 .
【0029】印加電圧により、P電極11、コンタクト
層10、クラッド層9、発光層8、コンタクト層7、N
電極12へ電流が流れるので、電流経路に問題はない。Depending on the applied voltage, the P electrode 11, the contact layer 10, the cladding layer 9, the light emitting layer 8, the contact layer 7, and the N layer.
Since current flows to the electrode 12, there is no problem in the current path.
【0030】次に、図3の断面図に従い、本発明の実施
の形態3に係る光半導体素子16を説明する。図3に於
て、第1ドーパント(例えば燐)が添加された単結晶の
Siの塊りをスライスしたウエハを、所定の大きさに分
割したものが、基板17である。即ち、基板17は第1
ドーパントが添加されたN型Siから成る。Next, the optical semiconductor element 16 according to the third embodiment of the present invention will be described with reference to the sectional view of FIG. In FIG. 3, a substrate 17 is a wafer obtained by slicing a lump of single crystal Si to which a first dopant (for example, phosphorus) is added and dividing the wafer into predetermined sizes. That is, the substrate 17 is the first
It is composed of N-type Si doped with a dopant.
【0031】阻止層18は、例えば、基板17の表面全
体に設けられ、Alの単結晶から成る。例えば、基板1
7上に熱活性化CVD装置により、トリイソブチルアル
ミはアルゴンをキャリアガスとして、バブラーで熱気化
される。そして、GTC(Gas Temperatu
re Controller、ガス温度制御部)で熱的
に活性化される。その後、上記活性化されたものは、加
熱された基板17上でアルミニウム(Al)の単結晶の
層(阻止層)18となる。The blocking layer 18 is provided on the entire surface of the substrate 17, for example, and is made of a single crystal of Al. For example, substrate 1
Triisobutylaluminum is thermally vaporized by a bubbler using argon as a carrier gas by a heat activated CVD apparatus. And GTC (Gas Temperature)
It is thermally activated by a re controller (gas temperature control unit). After that, the activated material becomes a single crystal layer (blocking layer) 18 of aluminum (Al) on the heated substrate 17.
【0032】基板17を構成するN型Siの格子定数は
5.43オングストローム、阻止層18を構成するAl
の格子定数は4.05オングストロームであり、格子不
整合はない。The lattice constant of N-type Si forming the substrate 17 is 5.43 Å, and Al forming the blocking layer 18 is
Has a lattice constant of 4.05 angstroms and there is no lattice mismatch.
【0033】絶縁層19は例えばSiO2等から成り、
隙間20を置いて互いに離れて位置し阻止層18上にス
トライプ状に、複数個形成されたものである。The insulating layer 19 is made of, for example, SiO 2 or the like,
A plurality of stripes are formed on the blocking layer 18 and are spaced apart from each other with a gap 20 therebetween.
【0034】成長層21は例えばMOCVD法にて形成
され、初めに、絶縁層19同士の隙間20に形成され、
次に、横方向に成長し、絶縁層19の上を覆う様に、形
成される(成長する)。The growth layer 21 is formed by MOCVD, for example, and is first formed in the gap 20 between the insulating layers 19,
Next, it grows in the lateral direction and is formed (grown) so as to cover the insulating layer 19.
【0035】この様に、成長層21は、上記隙間20お
よび絶縁層19を覆う様に設けられ3族窒化化合物(例
えば、GaAlNの単結晶等)から成る。As described above, the growth layer 21 is formed so as to cover the gap 20 and the insulating layer 19 and is made of a group III nitride compound (for example, GaAlN single crystal).
【0036】コンタクト層22は例えば、N型GaNか
ら成り、断面形状が略長方形状であり、成長層21の表
面上に形成されている。発光層23は例えばInGaN
から成り、コンタクト層22の表面上に形成されてい
る。The contact layer 22 is made of, for example, N-type GaN, has a substantially rectangular cross section, and is formed on the surface of the growth layer 21. The light emitting layer 23 is, for example, InGaN
And is formed on the surface of the contact layer 22.
【0037】クラッド層24は例えばP型GaAlNか
ら成り、発光層23の上に形成されている。コンタクト
層25は例えばP型GaNから成り、クラッド層24上
に形成されている。The cladding layer 24 is made of, for example, P-type GaAlN, and is formed on the light emitting layer 23. The contact layer 25 is made of P-type GaN, for example, and is formed on the clad layer 24.
【0038】表面電極26は金等から成り、コンタクト
層25上に形成されている。この様に、発光層23は、
成長層21の上方に形成されている。The surface electrode 26 is made of gold or the like and is formed on the contact layer 25. In this way, the light emitting layer 23 is
It is formed above the growth layer 21.
【0039】裏面電極27は、基板17の裏面に形成さ
れている。以上の層により、この光半導体素子(発光ダ
イオード)16は構成されている。The back electrode 27 is formed on the back surface of the substrate 17. The optical semiconductor element (light emitting diode) 16 is composed of the above layers.
【0040】この光半導体素子16に於て、上述した様
に、基板17のN型Si単結晶と、阻止層18のAl単
結晶とは、格子不整合は少ない。これに対して、従来の
光半導体素子120に於て、サファイア基板111とバ
ッファ層112との格子不整合は大きい。その結果、基
板17と阻止層18との格子不整合率は、従来の約1/
2倍となる。In the optical semiconductor element 16, as described above, the lattice mismatch between the N-type Si single crystal of the substrate 17 and the Al single crystal of the blocking layer 18 is small. On the other hand, in the conventional optical semiconductor device 120, the lattice mismatch between the sapphire substrate 111 and the buffer layer 112 is large. As a result, the lattice mismatch rate between the substrate 17 and the blocking layer 18 is about 1 / the conventional value.
Doubled.
【0041】また、絶縁層19の上部は、横方向へ成長
した成長層21で覆われており、基板17から阻止層1
8を介して上方へ向かう転位の移動は、絶縁層19によ
り阻止される。The upper part of the insulating layer 19 is covered with the growth layer 21 grown in the lateral direction, and the insulating layer 19 is covered with the blocking layer 1 from the substrate 17.
The movement of the dislocations upwards via 8 is blocked by the insulating layer 19.
【0042】従って、絶縁層19同士の隙間20を介し
てのみ、転位が移動する。その結果として、基板17か
ら成長層21への転位の移動は約3×106cm-2とな
り、従来の1010cm-2に比べ、格段に小さい。Therefore, dislocations move only through the gaps 20 between the insulating layers 19. As a result, the movement of dislocations from the substrate 17 to the growth layer 21 is about 3 × 10 6 cm -2 , which is much smaller than the conventional 10 10 cm -2 .
【0043】更に、印加電圧により、表面電極26、コ
ンタクト層25、クラッド層24、発光層23、コンタ
クト層22、成長層21、隙間20、阻止層18、基板
17と裏面電極27へと、電流が流れるので、電流経路
に問題はない。Further, the applied voltage causes a current to flow to the front surface electrode 26, the contact layer 25, the cladding layer 24, the light emitting layer 23, the contact layer 22, the growth layer 21, the gap 20, the blocking layer 18, the substrate 17 and the back surface electrode 27. , There is no problem in the current path.
【0044】また、この様に、上部に表面電極26と、
下部に裏面電極27を設けるので、この光半導体素子1
6は、従来の発光ダイオード(GaP、GaAs等)用
の生産設備により、生産できる。Further, in this way, the surface electrode 26 is provided on the upper part,
Since the back surface electrode 27 is provided in the lower portion, this optical semiconductor element 1
6 can be produced by conventional production equipment for light emitting diodes (GaP, GaAs, etc.).
【0045】また、この光半導体素子16では、外形に
段差がないので、段差が有る従来の発光ダイオード(図
5参照)に比べ、素子の外形サイズを小さくできる。Further, since the optical semiconductor element 16 has no step in the outer shape, the outer size of the element can be made smaller than that of the conventional light emitting diode having the step (see FIG. 5).
【0046】更に、従来の発光ダイオード(図5参照)
では、P電極118およびN電極119が共に表面側に
設けてあるので、2個のワイヤーで接続する手間が有っ
た。Further, a conventional light emitting diode (see FIG. 5)
However, since both the P electrode 118 and the N electrode 119 are provided on the front surface side, it takes time and effort to connect with two wires.
【0047】これに対して、この光半導体素子16で
は、裏面電極27を基板17の裏面に設けるので、裏面
電極27をダイボンドする事ができる。その結果、表面
電極26に対し、1個のワイヤーで接続すれば良く、配
線作業が容易となる。On the other hand, in this optical semiconductor element 16, since the back electrode 27 is provided on the back surface of the substrate 17, the back electrode 27 can be die-bonded. As a result, it suffices to connect the surface electrode 26 with one wire, which facilitates the wiring work.
【0048】次に、図4の断面図に従い、本発明の実施
の形態4に係る光半導体素子28を説明する。図4に於
て、第2ドーパント(例えば燐)が添加された単結晶の
GaAsの塊りをスライスしたウエハを、所定の大きさ
に分割したものが、基板29である。即ち、基板29
は、第2ドーパントが添加されたGaAsから成る。Next, the optical semiconductor element 28 according to the fourth embodiment of the present invention will be described with reference to the sectional view of FIG. In FIG. 4, a substrate 29 is a wafer obtained by slicing a lump of single crystal GaAs to which a second dopant (for example, phosphorus) is added and dividing the wafer into a predetermined size. That is, the substrate 29
Consists of GaAs doped with a second dopant.
【0049】その他の層の材質および構成は、図3のも
のと同じである。即ち、図3に示した部品番号と同じ部
品番号(図4に於て)の層は、同一の物である事を示
す。The materials and structures of the other layers are the same as those in FIG. That is, the layers having the same part numbers (in FIG. 4) as the part numbers shown in FIG. 3 are the same.
【0050】即ち、光半導体素子28に於て、第2ドー
パントを添加されたGaAsから成る基板29と、基板
29上に設けられ、Alの単結晶から成る阻止層18
と、隙間20を置いて互いに離れて位置し、阻止層18
上にストライプ状に設けられた複数の絶縁層19と、隙
間20および絶縁層19を覆う様に設けられ、3族窒化
化合物から成る成長層21と、成長層21の上方に設け
られた発光層23とが備えられている。That is, in the optical semiconductor element 28, the substrate 29 made of GaAs doped with the second dopant, and the blocking layer 18 made of Al single crystal provided on the substrate 29.
And spaced apart from each other with a gap 20 in between, and blocking layer 18
A plurality of insulating layers 19 provided on the upper side in a stripe shape, a growth layer 21 made of a Group III nitride compound and provided so as to cover the gap 20 and the insulating layer 19, and a light emitting layer provided above the growth layer 21. And 23 are provided.
【0051】また、基板29の裏面には、裏面電極27
が設けられている。そして、成長層21は例えば、Ga
AlNの単結晶から成る。On the back surface of the substrate 29, the back electrode 27
Is provided. The growth layer 21 is formed of, for example, Ga.
It consists of a single crystal of AlN.
【0052】図3に示した光半導体素子16と同様にし
て、この光半導体素子28において基板29から成長層
21への転位の移動は、約3×106cm-2となり、従
来の1010cm-2に比べ、格段に小さい。Similar to the optical semiconductor device 16 shown in FIG. 3, in this optical semiconductor device 28, the movement of dislocations from the substrate 29 to the growth layer 21 is about 3 × 10 6 cm -2 , which is 10 10 of the conventional one. It is significantly smaller than cm -2 .
【0053】更に、印加電圧により、表面電極26、コ
ンタクト層25、クラッド層24、発光層23、コンタ
クト層22、成長層21、隙間20、阻止層18、基板
29と裏面電極27へと電流が流れるので、電流経路に
問題はない。Further, a current is applied to the front surface electrode 26, the contact layer 25, the cladding layer 24, the light emitting layer 23, the contact layer 22, the growth layer 21, the gap 20, the blocking layer 18, the substrate 29 and the back surface electrode 27 by the applied voltage. Since it flows, there is no problem in the current path.
【0054】また、この光半導体素子28は光半導体素
子16と同様に、従来の発光ダイオード(GaP、Ga
As等)用の生産設備により、生産できる。The optical semiconductor element 28 is similar to the optical semiconductor element 16 in the conventional light emitting diodes (GaP, Ga).
It can be produced by a production facility for As and the like.
【0055】また、この光半導体素子28では、外形に
段差がないので、段差が有る従来の発光ダイオード(図
5参照)に比べ、素子の外形サイズを小さくできる。Further, since the optical semiconductor element 28 has no step in the outer shape, the outer size of the element can be made smaller than that of the conventional light emitting diode having the step (see FIG. 5).
【0056】従来の発光ダイオード(図5参照)では、
P電極118およびN電極119が共に表面側に設けて
あるので、2個のワイヤーで接続する手間が有った。In the conventional light emitting diode (see FIG. 5),
Since both the P electrode 118 and the N electrode 119 are provided on the front surface side, it takes time and effort to connect them with two wires.
【0057】これに対して、この光半導体素子28で
は、裏面電極27を基板29の裏面に設けるので、裏面
電極27をダイボンドする事ができる。その結果、表面
電極26に対し、1個のワイヤーで接続すれば良く、配
線作業が容易となる。On the other hand, in this optical semiconductor element 28, since the back electrode 27 is provided on the back surface of the substrate 29, the back electrode 27 can be die-bonded. As a result, it suffices to connect the surface electrode 26 with one wire, which facilitates the wiring work.
【0058】[0058]
【発明の効果】請求項1の本発明では、Siの単結晶か
ら成る基板と、前記基板上に設けられAlの単結晶から
成る阻止層と、隙間を置いて互いに離れて位置し、前記
阻止層上にストライプ状に設けられた複数の絶縁層と、
前記隙間および前記絶縁層を覆う様に設けられ、3族窒
化化合物から成る成長層と、前記成長層の上方に設けら
れた発光層とを具備した。この様に、基板のSi単結晶
と阻止層のAl単結晶とは、格子不整合率は従来の約1
/2倍となる。また、基板から阻止層を介して上方へ向
かう転位の移動は、絶縁層により阻止される。その結
果、基板から成長層への転位の移動は例えば、約3×1
06cm-2となり、従来の1010cm-3に比べ格段に小
さい。故に、転位部分に集まる不純物は、発光層へ殆ん
ど侵入しないので、光出力が劣化する事を防止できる。According to the present invention of claim 1, a substrate made of a single crystal of Si, a blocking layer made of a single crystal of Al provided on the substrate, and a blocking layer located apart from each other with a gap, A plurality of insulating layers provided in stripes on the layer,
A growth layer provided so as to cover the gap and the insulating layer and made of a Group III nitride compound, and a light emitting layer provided above the growth layer. Thus, the lattice mismatch rate between the Si single crystal of the substrate and the Al single crystal of the blocking layer is about 1 of the conventional one.
/ 2 times. Further, the movement of dislocations upward from the substrate through the blocking layer is blocked by the insulating layer. As a result, the movement of dislocations from the substrate to the growth layer is, for example, about 3 × 1.
It is 0 6 cm -2 , which is significantly smaller than the conventional 10 10 cm -3 . Therefore, the impurities gathered in the dislocation portion hardly penetrate into the light emitting layer, so that the deterioration of the light output can be prevented.
【0059】請求項2の本発明では、前記隙間を覆う様
に、前記隙間の上方に位置し、前記成長層内に設けられ
たマスク層を備えた。絶縁層同士の隙間を覆う様に、マ
スク層を設ける事により、隙間を移動する転位は、マス
ク層により、その移動を阻止される。その結果、成長層
では、転位密度が例えば、約2×105cm-2に軽減さ
れる。According to the second aspect of the present invention, the mask layer is provided above the gap so as to cover the gap and is provided in the growth layer. By providing the mask layer so as to cover the gap between the insulating layers, dislocations moving in the gap are blocked by the mask layer. As a result, the dislocation density in the grown layer is reduced to, for example, about 2 × 10 5 cm -2 .
【0060】請求項3の本発明では、第1ドーパントを
添加されたSi又は第2ドーパントを添加されたGaA
sから成る基板と、前記基板上に設けられ、Alの単結
晶から成る阻止層と、隙間を置いて互いに離れて位置
し、前記阻止層上にストライプ状に設けられた複数の絶
縁層と、前記隙間および前記絶縁層を覆う様に設けられ
3族窒化化合物から成る成長層と、前記成長層の上方に
設けられた発光層とを具備した。基板を構成する、第1
ドーパントを添加されたSi又は第2ドーパントを添加
されたGaAsと、阻止層のAl単結晶とは、格子不整
合率は従来の約1/2倍となる。また、基板から阻止層
を介して上方へ向かう転位の移動は、絶縁層により阻止
される。その結果、基板から成長層への転位の移動は、
従来と比べ格段に少なくなる。According to the present invention of claim 3, Si doped with the first dopant or GaA doped with the second dopant.
a substrate made of s, a blocking layer provided on the substrate and made of an Al single crystal, and a plurality of insulating layers which are spaced apart from each other and are provided in stripes on the blocking layer, A growth layer made of a Group III nitride compound is provided so as to cover the gap and the insulating layer, and a light emitting layer is provided above the growth layer. The first, which constitutes the substrate
The lattice mismatch ratio between Si doped with a dopant or GaAs doped with a second dopant and the Al single crystal of the blocking layer is about ½ of the conventional value. Further, the movement of dislocations upward from the substrate through the blocking layer is blocked by the insulating layer. As a result, the migration of dislocations from the substrate to the grown layer is
It is significantly less than before.
【0061】請求項4の本発明では、前記基板の裏面に
裏面電極を設けた。上記構成により表面に表面電極、裏
面に裏面電極を設ける事により、通常の発光ダイオード
(GaP等)用の生産設備による生産ができる。また、
従来の様に、外形に段差がないので、段差が有る従来の
発光ダイオードに比べ、素子の外形サイズを小さくでき
る。また、裏面電極をダイボンドする事により、表面電
極に対し、1個のワイヤーで接続すれば良く、配線作業
が容易となる。In the present invention of claim 4, a back electrode is provided on the back surface of the substrate. By providing the front surface electrode on the front surface and the back surface electrode on the back surface with the above configuration, it is possible to perform production by a general production facility for light emitting diodes (GaP etc.). Also,
Since there is no step in the outer shape as in the conventional case, the outer size of the element can be reduced as compared with the conventional light emitting diode having the step. Further, by die-bonding the back surface electrode, it suffices to connect the front surface electrode with one wire, which facilitates the wiring work.
【0062】請求項5の本発明では、前記成長層は、G
aAlNの単結晶から成る。成長層にGaAlNを用い
る事により、絶縁層同士の隙間に形成された成長層は、
横方向に成長し易い。その結果、絶縁層上に成長層が形
成され易くなる。In the present invention of claim 5, the growth layer is G
It consists of a single crystal of aAlN. By using GaAlN for the growth layer, the growth layer formed in the gap between the insulating layers is
Easy to grow laterally. As a result, the growth layer is easily formed on the insulating layer.
【図1】本発明の実施の形態1に係る光半導体素子1の
断面図である。FIG. 1 is a sectional view of an optical semiconductor device 1 according to a first embodiment of the present invention.
【図2】本発明の実施の形態2に係る光半導体素子13
の断面図である。FIG. 2 is an optical semiconductor device 13 according to a second embodiment of the present invention.
FIG.
【図3】本発明の実施の形態3に係る光半導体素子16
の断面図である。FIG. 3 is an optical semiconductor device 16 according to a third embodiment of the present invention.
FIG.
【図4】本発明の実施の形態4に係る光半導体素子28
の断面図である。FIG. 4 is an optical semiconductor element 28 according to Embodiment 4 of the present invention.
FIG.
【図5】従来の光半導体素子120の断面図である。FIG. 5 is a sectional view of a conventional optical semiconductor element 120.
2 基板 3 阻止層 4 絶縁層 5 隙間 6 成長層 8 発光層 2 substrates 3 blocking layer 4 insulating layers 5 gap 6 Growth layer 8 Light emitting layer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高須 広海 鳥取県鳥取市南吉方3丁目201番地 鳥取 三洋電機株式会社内 Fターム(参考) 5F041 AA03 AA40 AA43 AA44 CA04 CA34 CA40 CA49 CA65 CA67 CB05 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Hiromi Takasu 3-201 Minamiyoshikata, Tottori City, Tottori Prefecture Tottori Sanyo Electric Co., Ltd. F-term (reference) 5F041 AA03 AA40 AA43 AA44 CA04 CA34 CA40 CA49 CA65 CA67 CB05
Claims (5)
上に設けられ、Alの単結晶から成る阻止層と、隙間を
置いて互いに離れて位置し、前記阻止層上にストライプ
状に設けられた複数の絶縁層と、前記隙間および前記絶
縁層を覆う様に設けられ、3族窒化化合物から成る成長
層と、前記成長層の上方に設けられた発光層とを具備し
た事を特徴とする光半導体素子。1. A substrate made of a Si single crystal, a blocking layer provided on the substrate and made of an Al single crystal, spaced apart from each other, and provided in stripes on the blocking layer. A plurality of insulating layers, a growth layer made of a Group III nitride compound and provided so as to cover the gap and the insulation layer, and a light emitting layer provided above the growth layer. Optical semiconductor device.
位置し、前記成長層内に設けられたマスク層を備えた事
を特徴とする請求項1の光半導体素子。2. The optical semiconductor element according to claim 1, further comprising a mask layer which is located above the gap and is provided in the growth layer so as to cover the gap.
2ドーパントを添加されたGaAsから成る基板と、前
記基板上に設けられ、Alの単結晶から成る阻止層と、
隙間を置いて互いに離れて位置し、前記阻止層上にスト
ライプ状に設けられた複数の絶縁層と、前記隙間および
前記絶縁層を覆う様に設けられ、3族窒化化合物から成
る成長層と、前記成長層の上方に設けられた発光層とを
具備した事を特徴とする光半導体素子。3. A substrate made of Si doped with a first dopant or GaAs doped with a second dopant, and a blocking layer provided on the substrate and made of an Al single crystal.
A plurality of insulating layers that are spaced apart from each other and are provided in stripes on the blocking layer; and a growth layer that is provided so as to cover the gaps and the insulating layer and is made of a Group III nitride compound, An optical semiconductor device comprising a light emitting layer provided above the growth layer.
特徴とする請求項3の光半導体素子。4. The optical semiconductor element according to claim 3, wherein a back electrode is provided on the back surface of the substrate.
成る事を特徴とする請求項1又は請求項2又は請求項3
の光半導体素子。5. The growth layer is made of a single crystal of GaAlN, wherein the growth layer is a single crystal of GaAlN.
Optical semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001388068A JP2003188413A (en) | 2001-12-20 | 2001-12-20 | Optical semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001388068A JP2003188413A (en) | 2001-12-20 | 2001-12-20 | Optical semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003188413A true JP2003188413A (en) | 2003-07-04 |
Family
ID=27596711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001388068A Pending JP2003188413A (en) | 2001-12-20 | 2001-12-20 | Optical semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003188413A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005235989A (en) * | 2004-02-19 | 2005-09-02 | Fujitsu Ltd | Semiconductor device, uv light emitting element using semiconductor structure therein, and their manufacturing method |
KR100638880B1 (en) | 2005-08-18 | 2006-10-27 | 삼성전기주식회사 | Semiconductor laminated structure and method of manufacturing nitride semiconductor crystal substrate and nitride semiconductor device |
CN105405944A (en) * | 2010-01-15 | 2016-03-16 | 皇家飞利浦电子股份有限公司 | Iii-v Light Emitting Device Including A Light Extracting Structure |
-
2001
- 2001-12-20 JP JP2001388068A patent/JP2003188413A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005235989A (en) * | 2004-02-19 | 2005-09-02 | Fujitsu Ltd | Semiconductor device, uv light emitting element using semiconductor structure therein, and their manufacturing method |
KR100638880B1 (en) | 2005-08-18 | 2006-10-27 | 삼성전기주식회사 | Semiconductor laminated structure and method of manufacturing nitride semiconductor crystal substrate and nitride semiconductor device |
CN105405944A (en) * | 2010-01-15 | 2016-03-16 | 皇家飞利浦电子股份有限公司 | Iii-v Light Emitting Device Including A Light Extracting Structure |
JP2016167607A (en) * | 2010-01-15 | 2016-09-15 | コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. | Semiconductor light-emitting device including light extraction structure, and method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6635901B2 (en) | Semiconductor device including an InGaAIN layer | |
JP3760997B2 (en) | Semiconductor substrate | |
US8664687B2 (en) | Nitride semiconductor light-emitting device and process for producing the same | |
US9324908B2 (en) | Nitride semiconductor light-emitting element | |
US6979844B2 (en) | Light-emitting semiconductor device and method of fabrication | |
US20080191191A1 (en) | Light Emitting Diode of a Nanorod Array Structure Having a Nitride-Based Multi Quantum Well | |
US7163876B2 (en) | Method for manufacturing group-III nitride compound semiconductor, and group-III nitride compound semiconductor device | |
JP2008205514A (en) | Iii-v nitride semiconductor device | |
JP6472459B2 (en) | Optoelectronic semiconductor chip manufacturing method and optoelectronic semiconductor chip | |
JP2001313259A (en) | Method for producing iii nitride based compound semiconductor substrate and semiconductor element | |
JP2000323417A (en) | Manufacture for iii group nitride semiconductor and light emitting element thereof | |
JPH11135832A (en) | Gallium nitride group compound semiconductor and manufacture therefor | |
JPH08139361A (en) | Compound semiconductor light emitting device | |
US6606333B2 (en) | Semiconductor photonic device | |
JP3545197B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2007036174A (en) | Gallium nitride-based light emitting diode | |
JP3718329B2 (en) | GaN compound semiconductor light emitting device | |
JP2003060234A (en) | Semiconductor light-emitting element and manufacturing method therefor | |
JP4329166B2 (en) | Group III nitride semiconductor optical device | |
JP3182346B2 (en) | Blue light emitting device and method of manufacturing the same | |
JP2003188413A (en) | Optical semiconductor device | |
JP2002299252A (en) | Production method for group iii nitride compound semiconductor and group iii nitride compound semiconductor device | |
JP3978581B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP2004214500A (en) | Nitride semiconductor growth substrate and nitride semiconductor device using same | |
JP4277361B2 (en) | Method for manufacturing group III nitride semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040412 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060822 |