JP2003188362A - Soi substrate and its manufacturing method - Google Patents

Soi substrate and its manufacturing method

Info

Publication number
JP2003188362A
JP2003188362A JP2001389004A JP2001389004A JP2003188362A JP 2003188362 A JP2003188362 A JP 2003188362A JP 2001389004 A JP2001389004 A JP 2001389004A JP 2001389004 A JP2001389004 A JP 2001389004A JP 2003188362 A JP2003188362 A JP 2003188362A
Authority
JP
Japan
Prior art keywords
box
device wafer
wafer
soi substrate
nitriding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001389004A
Other languages
Japanese (ja)
Inventor
Akira Mizumura
章 水村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001389004A priority Critical patent/JP2003188362A/en
Publication of JP2003188362A publication Critical patent/JP2003188362A/en
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To make it possible to finely adjust the performance of an SOI (Silicon On Insulator) transistor. <P>SOLUTION: An SOI substrate 10, on which a handle wafer 11 composed of Si, a BOX 12 composed of SiO2, and a device wafer 13 composed of Si are stacked, is provided with a nitride layer 12a whose nitrogen peak concentration exists in the vicinity of the boundary face of the BOX 12 with the device wafer 13. Because the nitride layer 12a is provided in the vicinity of the Si boundary face of SiO2 of the BOX 12, it is possible to suppress the boron atoms implanted into the body by heat treatment from moving into the BOX when the SOI transistor is manufactured using the SOI substrate 10. As the concentration of boron to be implanted into the body can be low, a fine adjustment of the SOI transistor performance is possible. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、SOI(sili
con on insulator)トランジスタの製
造に使用するSOI基板およびその作成法に関する。
TECHNICAL FIELD The present invention relates to an SOI (sili)
The present invention relates to an SOI substrate used for manufacturing a con on insulator transistor and a manufacturing method thereof.

【0002】[0002]

【従来の技術】従来SOI基板は、図5(a)に示すよ
うにハンドルウエハ(Si基板)11、BOX(SiO
2膜)12、デバイスウエハ(Si層)13の三層構造
となっている。SOI基板10を用いて作成されるSO
Iトランジスタは、図5(b)に示すようにSOI基板
10のデバイスウェハ13に不純物を導入してソース3
1、ドレイン32及びボディ部33を設け、ボディ部3
3の上にゲート絶縁膜34を介してゲート35を設けた
構成となっている。なお、デバイスウエハ13の素子領
域(31〜33)の外側部分は酸化して素子分離領域3
6としている。
2. Description of the Related Art Conventional SOI substrates include a handle wafer (Si substrate) 11 and a BOX (SiO 2) as shown in FIG.
It has a three-layer structure of two films) 12 and a device wafer (Si layer) 13. SO created using the SOI substrate 10
As shown in FIG. 5B, the I-transistor is formed by introducing impurities into the device wafer 13 of the SOI substrate 10 to form the source 3
1, the drain 32 and the body portion 33 are provided, and the body portion 3
3, a gate 35 is provided on top of the gate insulating film 34 via the gate insulating film 34. In addition, the outer portion of the element region (31 to 33) of the device wafer 13 is oxidized to form the element isolation region 3
6 is set.

【0003】[0003]

【発明が解決しようとする課題】SOIトランジスタ1
0ではボディ部33に不純物として、例えば、ボロン
(硼素)を導入する際、バルク(Bulk)トランジス
タに比べて高濃度のボロンを打ち込まないとバルクトラ
ンジスタと同様の効果が得られなかった。これは以下の
ように考えることができる。
[Problems to be Solved by the Invention] SOI transistor 1
In the case of 0, when introducing boron (boron) as an impurity into the body portion 33, for example, the same effect as that of the bulk transistor cannot be obtained unless a higher concentration of boron is implanted as compared with the bulk transistor. This can be thought of as follows.

【0004】ボディ部に打ち込まれたボロン原子がトラ
ンジスタ生成の熱処理によりBOX中に移動してしてい
き、ボディ部のボロン濃度が薄くなる。このため、バル
クトランジスタでは低濃度のボロンイオン注入によりト
ランジスタ性能の微調整が可能にも関わらず、SOIト
ランジスタでは困難であった。
Boron atoms implanted in the body part move into the BOX due to the heat treatment for transistor formation, and the boron concentration in the body part becomes thin. For this reason, although it is possible to finely adjust the transistor performance by implanting low-concentration boron ions in the bulk transistor, it is difficult in the SOI transistor.

【0005】本発明は、かかる課題に鑑みてなされたも
のであり、ボディ部に導入したボロン原子がトランジス
タ生成の熱処理によりBOX中に移動することのないS
OI基板およびその作成法を提供することを目的とす
る。
The present invention has been made in view of the above problems, and the boron atom introduced into the body does not move into the BOX due to the heat treatment for transistor formation.
It is an object to provide an OI substrate and a method for making the same.

【0006】[0006]

【課題を解決するための手段】本発明は、ジュアルゲー
ト構造のSOIトランジスタにおいて使用されているP
+ゲート中のボロンがゲート酸化膜を突き抜けてチャネ
ル部に拡散する現象を抑える技術を使う。通常このボロ
ンの突き抜け現象はゲート酸化膜を窒化することで抑え
ることができる。本発明は、この技術を応用しBOXを
窒化することでボロンのチャネル部からBOXへの突き
抜け現象を抑制する。BOX(SiO2)の窒化は窒素濃
度のピークがSiO2中のSi層界面近傍にくるように窒
化する。このときの窒化量は概ね0.5〜10atm%
程度のピーク濃度になるようにする。
The present invention relates to a P transistor used in a dual gate structure SOI transistor.
+ Uses technology that suppresses the phenomenon that boron in the gate penetrates the gate oxide film and diffuses into the channel. Usually, this phenomenon of boron penetration can be suppressed by nitriding the gate oxide film. The present invention suppresses the phenomenon of boron penetration from the channel portion to the BOX by applying this technique and nitriding the BOX. The BOX (SiO2) is nitrided so that the peak of nitrogen concentration is near the interface of the Si layer in SiO2. The nitriding amount at this time is approximately 0.5 to 10 atm%.
Adjust the peak concentration to about the same level.

【0007】本発明は、前記の課題を解決すべくなされ
たものであり、SOI基板に関する請求項1記載の発明
は、シリコンからなるハンドルウエハの上に、シリコン
酸化膜からなるBOXとシリコンからなるデバイスウエ
ハとが積層されたSOI基板において、前記BOXのデ
バイスウエハ界面近傍に窒素濃度ピークのある窒化部を
設けたことを特徴とする。
The present invention has been made to solve the above problems, and the invention according to claim 1 relating to an SOI substrate comprises a BOX made of a silicon oxide film and silicon on a handle wafer made of silicon. In an SOI substrate in which a device wafer is laminated, a nitriding part having a nitrogen concentration peak is provided in the vicinity of the interface of the device wafer of the BOX.

【0008】また、SOI基板の作成方法に関する請求
項2記載の発明は、デバイスウエハの上面を酸化してデ
バイスウエハに所定厚みのBOXを形成するデバイスウ
エハ酸化工程と、前記デバイスウエハに形成されたBO
Xを該BOX中の酸化シリコンのシリコン界面近傍に窒
素のピーク濃度が位置するように窒化するBOX窒化工
程と、前記窒化されたBOXを有するデバイスウエハの
BOX面をハンドルウエハに貼り合わせるウエハ貼り合
わせ工程と、前記貼り合わせたウエハのデバイスウエハ
を研削・研磨して前記SOI基板を完成させるデバイス
ウエハ研削・研磨行程とからなることを特徴とする。
The invention according to claim 2 relating to the method for producing an SOI substrate is formed on the device wafer by a device wafer oxidation step of oxidizing the upper surface of the device wafer to form a BOX of a predetermined thickness on the device wafer. BO
BOX nitriding step for nitriding X so that the peak concentration of nitrogen is located near the silicon interface of silicon oxide in the BOX, and wafer bonding for bonding the BOX surface of the device wafer having the nitrided BOX to the handle wafer And a device wafer grinding / polishing step of grinding / polishing the bonded device wafer to complete the SOI substrate.

【0009】また、SOI基板の作成方法に関する請求
項3記載の発明は、デバイスウエハの上面を酸化して前
記SOI基板のBOXより十分薄いBOXを作るデバイ
スウエハ酸化工程と、前記デバイスウエハ上面の薄いB
OXをBOX中の酸化シリコンのシリコン界面近傍に窒
素のピーク濃度が位置するように窒化するBOX窒化工
程と、ハンドルウエハの上面を酸化して前記デバイスウ
エハの薄いBOXと重ねると所定の厚みとなる厚さのB
OXを形成するハンドルウエハ酸化工程と、前記ハンド
ルウエハに形成されたBOX面に、前記デバイスウエハ
の窒化された薄いBOX面を貼り合わせるウエハ貼り合
わせ工程と、前記貼り合わせたデバイスウエハ部材を所
定の厚みに研削・研磨して前記SOI基板を完成させる
デバイスウエハ部材研削・研磨行程とからなることを特
徴とする。
According to a third aspect of the present invention relating to a method of forming an SOI substrate, a device wafer oxidizing step of oxidizing the upper surface of a device wafer to form a BOX which is sufficiently thinner than the BOX of the SOI substrate, and a thin upper surface of the device wafer. B
A BOX nitriding step of nitriding the OX so that the peak concentration of nitrogen is located near the silicon interface of the silicon oxide in the BOX, and an upper surface of the handle wafer is oxidized to overlap with a thin BOX of the device wafer to obtain a predetermined thickness. Thickness B
A step of oxidizing a handle wafer for forming an OX, a step of attaching a nitrided thin BOX surface of the device wafer to a BOX surface formed on the handle wafer, and a step of attaching the attached device wafer member to each other in a predetermined manner. A device wafer member grinding / polishing process for finishing the SOI substrate by grinding / polishing to a thickness.

【0010】また、請求項4記載の発明は、請求項2又
は3に記載の発明において、前記BOXの窒化を、BO
X表面から窒素イオンをイオンインプラテーションによ
り打ち込んで窒化することを特徴とする。
The invention according to claim 4 is the same as the invention according to claim 2 or 3, wherein nitriding of the BOX is performed by
It is characterized in that nitrogen ions are implanted from the X surface by ion implantation for nitriding.

【0011】また、請求項5記載の発明は、請求項2又
は3に記載の発明において、前記BOXの窒化を、高温
の窒素を含む雰囲気中でアニールして窒化することを特
徴とする。
The invention according to claim 5 is characterized in that, in the invention according to claim 2 or 3, the BOX is nitrided by annealing in an atmosphere containing high temperature nitrogen.

【0012】なお、高温の窒素を含むガス雰囲気中でア
ニールして窒化する場合、例えば、以下の方法等を使用
する。 1)SiO2をNH3雰囲気中で窒化する。 2)SiO2をN2O雰囲気中で窒化する。 2)SiO2をNO雰囲気中で窒化する。
When annealing and nitriding in a gas atmosphere containing high temperature nitrogen, for example, the following method is used. 1) Nitrogen SiO2 in an NH3 atmosphere. 2) Nitriding SiO2 in N2O atmosphere. 2) Nitriding SiO2 in NO atmosphere.

【0013】[0013]

【発明の実施の形態】本発明の実施形態について図面を
用いて説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described with reference to the drawings.

【0014】実施形態1 図1に本発明に係るSOI基板の断面構造を示す。この
SOI基板10Aは、Siからなるハンドルウエハ11
と、SiO2膜からなりデバイスウエハ13との界面近
傍に窒化部12aを有するBOX12と、Siからなる
デバイスウエハ13とにより構成されている。
Embodiment 1 FIG. 1 shows a sectional structure of an SOI substrate according to the present invention. The SOI substrate 10A is a handle wafer 11 made of Si.
And a BOX 12 made of a SiO 2 film and having a nitrided portion 12 a near the interface with the device wafer 13, and a device wafer 13 made of Si.

【0015】以下に、図2を用いて実施形態1に係るS
OI基板10Aの作成法を説明する。
The S according to the first embodiment will be described below with reference to FIG.
A method of making the OI substrate 10A will be described.

【0016】まず、図2(a)に示すようにSiからな
るデバイスウエハ13Aの上面を酸化させて、上面に厚
み100nm程度のSiO2膜からなるB0X12が形
成されたデバイスウェハ13Aとする。(このB0X1
2が形成されたデバイスウェハ13Aは既製のものでも
良い。)そして、図2(b)のように上方からBOX1
2に窒素イオンをイオンインプラテーションにて打ち込
んで、BOX12中のSiO2のSi界面近傍に窒素の
ピーク濃度が位置するようにBOX12を窒化して窒化
部12aを形成する。窒化量は概ね0.5〜10atm
%程度のピーク濃度になるようにする。この時のイオン
インプラテーションの条件(一例)は、エネルギー=4
5keV、線量(Dose)=2.5E20〜5E21
atom/cm3である。
First, as shown in FIG. 2A, the upper surface of a device wafer 13A made of Si is oxidized to form a device wafer 13A having a B0X12 made of a SiO2 film with a thickness of about 100 nm formed on the upper surface. (This B0X1
The device wafer 13A on which 2 is formed may be a ready-made product. ) Then, as shown in FIG.
Nitrogen ions are implanted into 2 by ion implantation, and the BOX 12 is nitrided so that the peak concentration of nitrogen is located near the Si interface of SiO 2 in the BOX 12 to form the nitrided portion 12a. Nitriding amount is approximately 0.5 to 10 atm
Adjust the peak concentration to about%. The condition (one example) of ion implantation at this time is energy = 4
5 keV, Dose = 2.5E20-5E21
atom / cm3.

【0017】次に、この窒化層12aを有するBOX1
2が上面に形成されたデバイスウエハ13Aを裏返えし
て図2(c)に示すハンドルウエハ11の上面にBOX
12面を貼り合わせる。この貼り合わせは、公知のSO
Iウェハの基板張り合わせ技術を用いて行う。この貼り
合わせにより、図2(d)のようにハンドルウエハ11
の上面に窒化部12aを有するBOX12とデバイスウ
エハ部材13Aが積層されたウエハ21が得られる。上
記イオンインプラテーションで打ち込まれた窒素原子は
アニールして活性化しなければならないが、上記貼り合
わせの際に加わるアニール(1100℃)で活性化され
る。しかして、積層されたウエハ21におけるデバイス
ウエハ13Aを所定の厚みとなるように研削・研磨する
ことにより、図2(e)のようにBOX12のSi界面
近傍に窒素濃度ピークのある窒化層12aを有するSO
I基板10Aを得ることができる。
Next, the BOX 1 having the nitride layer 12a
2 is turned upside down on the device wafer 13A formed on the upper surface, and the BOX is formed on the upper surface of the handle wafer 11 shown in FIG.
12 surfaces are pasted together. This bonding is performed using a known SO
This is performed by using the substrate bonding technique for the I wafer. As a result of this bonding, as shown in FIG. 2D, the handle wafer 11
A wafer 21 is obtained in which the BOX 12 having the nitrided portion 12a on the upper surface thereof and the device wafer member 13A are laminated. The nitrogen atom implanted by the ion implantation must be annealed and activated, but the nitrogen atom added at the time of bonding (1100 ° C.) is activated. Then, by grinding and polishing the device wafer 13A in the stacked wafers 21 so as to have a predetermined thickness, the nitride layer 12a having a nitrogen concentration peak near the Si interface of the BOX 12 is formed as shown in FIG. 2 (e). SO to have
The I substrate 10A can be obtained.

【0018】このSOI基板10Aを用いてSOIトラ
ンジスタ図5(b)を作成すると、ボロン原子をボディ
部33に打ち込んだ後熱処理をしてもボディ部33に打
ち込まれたボロンのBOX12側への移動は、BOX1
2のSi界面近傍に設けられた窒化層12aにより抑制
される。そのためボディ部33に打ち込むボロン濃度を
低濃度とすることができトランジスタ性能の微調整が可
能となる。
When an SOI transistor shown in FIG. 5B is produced using this SOI substrate 10A, even if the boron atoms are implanted in the body portion 33 and then heat treatment is performed, the boron implanted in the body portion 33 moves to the BOX 12 side. Is BOX1
This is suppressed by the nitride layer 12a provided in the vicinity of the Si interface of 2. Therefore, the boron concentration to be implanted in the body portion 33 can be made low, and the transistor performance can be finely adjusted.

【0019】実施形態2 図3を用いて実施形態2に係るSOI基板10Aの作成
法を説明する。
Embodiment 2 A method of manufacturing an SOI substrate 10A according to Embodiment 2 will be described with reference to FIG.

【0020】まず、図3(a)に示すようにSiからな
るデバイスウエハ13Aの上面を酸化させて、SiO2
膜からなる薄いB0X12Aが形成されたデバイスウェ
ハ13Aを形成する。B0X12Aの膜厚は、窒化した
ときに窒素のピーク濃度が所望のSi界面近傍位置にき
やすいように20nm程度(数nm〜数十nm程度でも
よい)とする。そして、図3(b)に示すように上方か
らBOX12Aに窒素イオンをイオンインプラテーショ
ンにて打ち込んで、BOX12A中のSiO2のSi界
面近傍に窒素のピーク濃度が位置するようにBOX12
Aを窒化して窒化部12aを形成する。窒化量は概ね
0.5〜10atm%程度のピーク濃度になるようにす
る。SOI基板の作成方法は、を20nm程度の厚さの
とした場合のイオンインプラテーションの条件(一例)
は、エネルギー=10keV、線量(Dose)=2.
5E20〜5E21atom/cm3である。この時の
窒素原子の深さ方向のばらつきは、窒化するB0X12
Aを薄くしたことにより実施形態1の約1/3に低減す
る。
First, as shown in FIG. 3A, the upper surface of the device wafer 13A made of Si is oxidized to form SiO2.
A device wafer 13A on which a thin B0X12A film is formed is formed. The film thickness of B0X12A is set to about 20 nm (may be about several nm to several tens of nm) so that the peak concentration of nitrogen is easily located near the desired Si interface when nitrided. Then, as shown in FIG. 3B, nitrogen ions are implanted into the BOX 12A from above by ion implantation so that the peak concentration of nitrogen is located near the Si interface of SiO 2 in the BOX 12A.
A is nitrided to form a nitrided portion 12a. The nitriding amount is set to a peak concentration of about 0.5 to 10 atm%. The method for producing the SOI substrate is based on the condition of ion implantation when the thickness is about 20 nm (example)
, Energy = 10 keV, dose (Dose) = 2.
It is 5E20-5E21 atom / cm3. The variation in the depth direction of nitrogen atoms at this time is due to nitriding B0X12.
By making A thin, it is reduced to about 1/3 of that of the first embodiment.

【0021】また、図3(c)に示すようにハンドルウ
エハ11の上面を酸化して上面にB0X12Bが形成さ
れたハンドルウエハ11とする。このB0X12Bの厚
みは、デバイスウエハ13Aに形成された薄いB0X1
2Aと重ねると所定の厚み(例えば100nm)となる
ように80nm程度の厚さに形成する。
Further, as shown in FIG. 3C, the upper surface of the handle wafer 11 is oxidized to form the handle wafer 11 having B0X12B formed on the upper surface. The thickness of this B0X12B is the thin B0X1 formed on the device wafer 13A.
It is formed to a thickness of about 80 nm so as to have a predetermined thickness (for example, 100 nm) when overlapped with 2A.

【0022】次に、図3(b)の窒化部12aを有する
BOX12Aが形成されたデバイスウエハ13Aを裏返
して図3(c)のようにBOX12A面をハンドルウエ
ハ11に形成されたBOX12B面に貼り合わせる。こ
の貼り合わせは、公知のSOIウェハの基板張り合わせ
技術を用いて行う。
Next, the device wafer 13A on which the BOX 12A having the nitrided portion 12a of FIG. 3B is formed is turned over, and the BOX 12A surface is attached to the BOX 12B surface formed on the handle wafer 11 as shown in FIG. 3C. To match. This bonding is performed by using a known SOI wafer substrate bonding technique.

【0023】この張り合わせにより、図2(d)のよう
にハンドルウエハ11の上に、Si界面近傍に窒化層1
2aが形成されたBOX12と厚いデバイスウエハ13
Aが順に重なったウエハ22が得られる。上記イオンイ
ンプラテーションで打ち込まれた窒素原子はアニールし
て活性化しなければならないが、貼り合わせの際に加わ
るアニール(1100℃)で活性化される。しかして、
このウエハ25におけるデバイスウエハ13Aを図2
(d)のように所定の厚みのデバイスウエハ13となる
ように研削・研磨することによりBOX12のSi界面
近傍に窒化層12aを有するSOI基板10Aを得るこ
とができる。
By this bonding, as shown in FIG. 2D, the nitride layer 1 is formed on the handle wafer 11 near the Si interface.
BOX 12 having 2a formed thereon and a thick device wafer 13
A wafer 22 in which A is sequentially overlapped is obtained. The nitrogen atoms implanted by the ion implantation must be annealed and activated, but they are activated by the annealing (1100 ° C.) applied during bonding. Then,
The device wafer 13A on this wafer 25 is shown in FIG.
As shown in (d), the SOI substrate 10A having the nitride layer 12a in the vicinity of the Si interface of the BOX 12 can be obtained by grinding and polishing the device wafer 13 having a predetermined thickness.

【0024】実施形態3 上記実施形態1では、のデバイスウェハ13A上面のB
OX12の窒化を、窒素イオンのイオンインプラテーシ
ョンで行っている(図2(b))。実施形態3は、窒素
イオンのイオンインプラテーションに代えて、図4
(a)のデバイスウェハ13A上面のBOX12を図4
(b)のように900℃のNO雰囲気中でアニールして
窒化する。窒化はデバイスウェハ13AがNO雰囲気で
窒化されないように表面処理して行う。上記窒化により
ダングボンドの多いデバイスウエハ/BOX界面に窒素
が図4(b)のように偏析する。この窒化されたBOX
を有するデバイスウェハ13Aを実施形態1と同様に、
ハンドウウエハ11に貼付け、デバイスウェハ13Aを
研削・研磨してSOI基板10Aを作成する。
Embodiment 3 In Embodiment 1 described above, B on the upper surface of the device wafer 13A
Nitriding of OX12 is performed by ion implantation of nitrogen ions (FIG. 2 (b)). In the third embodiment, instead of the ion implantation of nitrogen ions, as shown in FIG.
The BOX 12 on the upper surface of the device wafer 13A in FIG.
As shown in (b), it is annealed and nitrided in a NO atmosphere at 900 ° C. The nitriding is performed by surface treatment so that the device wafer 13A is not nitrided in the NO atmosphere. Due to the nitriding, nitrogen segregates at the device wafer / BOX interface with many dang bonds as shown in FIG. 4B. This nitrided BOX
A device wafer 13A having
The device wafer 13A is attached to the hand-wafer 11 and the device wafer 13A is ground and polished to form the SOI substrate 10A.

【0025】上記では窒化を900℃のNO雰囲気中で
行っているが、950℃のN2O雰囲気などで行うこと
ができる。また、上記Nを含む雰囲気中で行う窒化は、
実施形態2のBOX12Aの窒化にも適用できる。
Although nitriding is performed in a NO atmosphere at 900 ° C. in the above, it can be performed in an N 2 O atmosphere at 950 ° C. Further, the nitriding performed in the atmosphere containing N is
It can also be applied to nitriding the BOX 12A of the second embodiment.

【0026】[0026]

【発明の効果】本発明によるSOI基板は、BOXのS
i界面近傍に窒化部が設けられているので、S0Iトラ
ンジスタを作成する際の熱処理によるボディ部に打ち込
まれたボロン原子のBOX中への移動を抑制できる。そ
のためボディ部に打ち込むボロンを低濃度とすることが
できるので、S0Iトランジスタ性能の微調整が可能と
なる。
As described above, the SOI substrate according to the present invention is
Since the nitriding portion is provided in the vicinity of the i interface, it is possible to suppress the movement of boron atoms implanted in the body portion into the BOX due to the heat treatment when forming the S0I transistor. Therefore, the concentration of boron to be implanted in the body portion can be made low, so that the S0I transistor performance can be finely adjusted.

【0027】また、本発明のSOI基板作成方法によれ
ば、BOXのSi界面近傍に窒化層を設けたSOI基板
を容易に作成できる。
Further, according to the SOI substrate producing method of the present invention, an SOI substrate having a nitride layer provided near the Si interface of the BOX can be easily produced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係るSOI基板の断面構造説明図。FIG. 1 is an explanatory view of a sectional structure of an SOI substrate according to the present invention.

【図2】本発明の実施形態1に係るSOI基板作成手順
説明図。
FIG. 2 is an explanatory diagram of an SOI substrate making procedure according to the first embodiment of the present invention.

【図3】本発明の実施形態2に係るSOI基板作成手順
説明図。
FIG. 3 is an explanatory diagram of an SOI substrate manufacturing procedure according to the second embodiment of the present invention.

【図4】本発明の実施形態3に係るSOI基板作成手順
説明図。
FIG. 4 is an explanatory diagram of an SOI substrate creation procedure according to the third embodiment of the present invention.

【図5】(a)及び(b)は従来のSOI基板及びSO
Iトランジスタの断面構造説明図。
5A and 5B are a conventional SOI substrate and SO.
FIG. 3 is a cross-sectional structure explanatory diagram of an I transistor.

【符号の説明】[Explanation of symbols]

10…SOI基板 11…シリコン基板、ハンドルウエハ 12、12A、12B…BOX、シリコン酸化膜 12a…窒化層 13、13A…シリコン層、デバイスウエハ 10 ... SOI substrate 11 ... Silicon substrate, handle wafer 12, 12A, 12B ... BOX, silicon oxide film 12a ... Nitriding layer 13, 13A ... Silicon layer, device wafer

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 シリコンからなるハンドルウエハの上
に、シリコン酸化膜からなるBOXとシリコンからなる
デバイスウエハとが積層されたSOI基板において、 前記BOXのデバイスウエハ界面近傍に窒素濃度ピーク
のある窒化部を設けたことを特徴とするSOI基板。
1. An SOI substrate in which a BOX made of a silicon oxide film and a device wafer made of silicon are stacked on a handle wafer made of silicon, and a nitriding part having a nitrogen concentration peak near the interface of the BOX device wafer. An SOI substrate characterized by being provided with.
【請求項2】 デバイスウエハの上面を酸化してデバイ
スウエハに所定厚みのBOXを形成するデバイスウエハ
酸化工程と、 前記デバイスウエハに形成されたBOXを該BOX中の
酸化シリコンのシリコン界面近傍に窒素のピーク濃度が
位置するように窒化するBOX窒化工程と、 前記窒化されたBOXを有するデバイスウエハのBOX
面をハンドルウエハに貼り合わせるウエハ貼り合わせ工
程と、 前記貼り合わせたウエハのデバイスウエハを研削・研磨
して前記SOI基板を完成させるデバイスウエハ研削・
研磨行程と、からなることを特徴とするSOI基板の作
成方法。
2. A device wafer oxidizing step of oxidizing a top surface of a device wafer to form a BOX having a predetermined thickness on the device wafer, and the BOX formed on the device wafer is filled with nitrogen in the vicinity of a silicon interface of silicon oxide in the BOX. BOX nitriding step of nitriding so that the peak concentration of the BOX is located, and BOX of the device wafer having the nitrided BOX
Wafer bonding step of bonding the surface to the handle wafer, and device wafer grinding for grinding and polishing the device wafer of the bonded wafer to complete the SOI substrate
A method of manufacturing an SOI substrate, comprising: a polishing step.
【請求項3】 デバイスウエハの上面を酸化して前記S
OI基板のBOXより十分薄いBOXを作るデバイスウ
エハ酸化工程と、 前記デバイスウエハ上面の薄いBOXをBOX中の酸化
シリコンのシリコン界面近傍に窒素のピーク濃度が位置
するように窒化するBOX窒化工程と、 ハンドルウエハの上面を酸化して前記デバイスウエハの
薄いBOXと重ねると所定の厚みとなる厚さのBOXを
形成するハンドルウエハ酸化工程と、 前記ハンドルウエハに形成されたBOX面に、前記デバ
イスウエハの窒化された薄いBOX面を貼り合わせるウ
エハ貼り合わせ工程と、 前記貼り合わせたデバイスウエハ部材を所定の厚みに研
削・研磨して前記SOI基板を完成させるデバイスウエ
ハ部材研削・研磨行程と、からなることを特徴とするS
OI基板の作成方法。
3. The upper surface of a device wafer is oxidized to form the S
A device wafer oxidation step for making a BOX sufficiently thinner than the BOX of the OI substrate, and a BOX nitriding step for nitriding the thin BOX on the upper surface of the device wafer so that the peak concentration of nitrogen is located near the silicon interface of the silicon oxide in the BOX, A handle wafer oxidation step of oxidizing the upper surface of the handle wafer to form a BOX having a predetermined thickness when superposed on the thin BOX of the device wafer, and a BOX surface formed on the handle wafer, A wafer bonding step for bonding the thin nitrided BOX surfaces, and a device wafer member grinding / polishing step for grinding and polishing the bonded device wafer member to a predetermined thickness to complete the SOI substrate. Characterized by S
How to make an OI substrate.
【請求項4】 前記BOXの窒化は、BOX表面から窒
素イオンをイオンインプラテーションにより窒化するこ
とを特徴とする請求項2又は3記載のSOI基板の作成
方法。
4. The method for producing an SOI substrate according to claim 2, wherein the BOX is nitrided by nitriding nitrogen ions from the surface of the BOX by ion implantation.
【請求項5】 前記BOXの窒化は、高温の窒素を含む
雰囲気中でアニールして窒化することを特徴とする請求
項2又は3記載のSOI基板の作成方法。
5. The method of manufacturing an SOI substrate according to claim 2, wherein the BOX is nitrided by annealing in a high temperature nitrogen-containing atmosphere.
JP2001389004A 2001-12-21 2001-12-21 Soi substrate and its manufacturing method Pending JP2003188362A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001389004A JP2003188362A (en) 2001-12-21 2001-12-21 Soi substrate and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001389004A JP2003188362A (en) 2001-12-21 2001-12-21 Soi substrate and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2003188362A true JP2003188362A (en) 2003-07-04

Family

ID=27597339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001389004A Pending JP2003188362A (en) 2001-12-21 2001-12-21 Soi substrate and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2003188362A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268460A (en) * 2004-03-18 2005-09-29 Air Water Inc SINGLE CRYSTAL SiC SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME
JP2010024137A (en) * 2008-07-19 2010-02-04 Heraeus Quarzglas Gmbh & Co Kg Nitrogen-doped quartz glass crucible, and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268460A (en) * 2004-03-18 2005-09-29 Air Water Inc SINGLE CRYSTAL SiC SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME
JP4713089B2 (en) * 2004-03-18 2011-06-29 エア・ウォーター株式会社 Method for producing single crystal SiC substrate
JP2010024137A (en) * 2008-07-19 2010-02-04 Heraeus Quarzglas Gmbh & Co Kg Nitrogen-doped quartz glass crucible, and method of manufacturing the same

Similar Documents

Publication Publication Date Title
TW406426B (en) Method for fabricating semiconductor wafers
TWI297171B (en) Method for fabricating a germanium on insulator (geoi) type wafer
US7087965B2 (en) Strained silicon CMOS on hybrid crystal orientations
US8097516B2 (en) Dual trench isolation for CMOS with hybrid orientations
US7883990B2 (en) High resistivity SOI base wafer using thermally annealed substrate
US7491964B2 (en) Nitridation of STI fill oxide to prevent the loss of STI fill oxide during manufacturing process
US7977747B2 (en) Composite substrate and method of fabricating the same
US7253034B2 (en) Dual SIMOX hybrid orientation technology (HOT) substrates
US7253080B1 (en) Silicon-on-insulator semiconductor wafer
JP2005203756A (en) Strained silicon on insulator produced by film movement and relaxation caused by hydrogen implantation
US5360752A (en) Method to radiation harden the buried oxide in silicon-on-insulator structures
US7759772B2 (en) Method to form Si-containing SOI and underlying substrate with different orientations
US6242320B1 (en) Method for fabricating SOI wafer
EP1225625A1 (en) A method of manufacturing an SOI (Silicon On Insulator) wafer
JP3412470B2 (en) Method for manufacturing SOI substrate
US7384857B2 (en) Method to fabricate completely isolated silicon regions
US8389380B2 (en) Method for making a substrate of the semiconductor on insulator type with an integrated ground plane
JP4328708B2 (en) Manufacturing method of CMOS device and structure including CMOS device
TWI244726B (en) Spacer approach for CMOS device
JP2003188362A (en) Soi substrate and its manufacturing method
JP2007173694A (en) Method of manufacturing semiconductor substrate
JPH07226433A (en) Manufacture of semiconductor device
US7029991B2 (en) Method for making a SOI semiconductor substrate with thin active semiconductor layer
JP2001053257A (en) Formation of laminated soi substrate
KR20020037420A (en) Method for forming isolation layer in semiconductor device