JP2003188042A - Electronic component and manufacturing method thereof - Google Patents
Electronic component and manufacturing method thereofInfo
- Publication number
- JP2003188042A JP2003188042A JP2001387166A JP2001387166A JP2003188042A JP 2003188042 A JP2003188042 A JP 2003188042A JP 2001387166 A JP2001387166 A JP 2001387166A JP 2001387166 A JP2001387166 A JP 2001387166A JP 2003188042 A JP2003188042 A JP 2003188042A
- Authority
- JP
- Japan
- Prior art keywords
- sheet
- laminated
- electronic component
- external terminal
- stacked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、例えば、超小型多
層構造モジュールを実現する電子部品およびその製造方
法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic component that realizes a microminiature multilayer structure module and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】近年、携帯電話機、携帯端末等の電子機
器は、高い性能を維持しながら、さらなる小型軽量化の
要求に応えるべく開発が行われている。それに伴って、
これらの機器に使用する電子部品も、その容積を小さく
したり、実装に要する面積を最小に抑える等、小型化の
ための設計が行われている。2. Description of the Related Art In recent years, electronic devices such as mobile phones and mobile terminals have been developed to meet the demand for smaller size and lighter weight while maintaining high performance. Along with that,
Electronic components used in these devices are also designed for miniaturization, such as reducing the volume and minimizing the area required for mounting.
【０００３】多層構造のモジュール、特に面実装型の超
小型多層モジュールとしての電子部品も、上述した機器
の小型化の要請を受けて開発されたものである。図６
は、従来の多層モジュールの構造を図示したものであ
り、（ａ）は、その外観斜視図、（ｂ）は側面を、
（ｃ）は底面を、そして、（ｄ）は平面をそれぞれ示し
ている。同図に示すモジュールは、サイドスルーホール
による８個の外部端子１０１を有する構造になってい
る。An electronic component as a module having a multilayer structure, in particular, a surface-mounting type ultra-compact multilayer module, was also developed in response to the above-mentioned demand for miniaturization of equipment. Figure 6
FIG. 1 shows a structure of a conventional multi-layer module. (A) is an external perspective view thereof, (b) is a side view,
(C) shows a bottom surface, and (d) shows a plane surface. The module shown in the figure has a structure having eight external terminals 101 by side through holes.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、図６に
示す従来の多層モジュールは、そのサイドスルーホール
が多層基板１０５の内層部に食い込む（内層領域を侵食
する）構造になっている。つまり、従来の多層モジュー
ルは、サイドスルーホールによる外部端子の高さが一律
で、積層基板１０５の厚さと等しくなる構造を有するた
め、電子部品としての構造設計領域を確保できず、それ
が部品の小型化への障害となるという問題がある。However, the conventional multilayer module shown in FIG. 6 has a structure in which the side through holes dig into the inner layer portion of the multilayer substrate 105 (ie, erode the inner layer region). That is, since the conventional multilayer module has a structure in which the height of the external terminals by the side through holes is uniform and equal to the thickness of the laminated substrate 105, it is not possible to secure a structural design area as an electronic component, which is There is a problem that it becomes an obstacle to miniaturization.
【０００５】そこで、サイドスルーホールが内層部に食
い込まない構造を有するものとして、例えば、図７に示
す多層モジュールが考案されている。同図に示すモジュ
ールは、互いに外形寸法の違う層、すなわち、外部端子
１１５のある層１２０と外部端子のない層１１０とが積
層する構成になっている。具体的には、上部基板１１０
よりも一回り程度、寸法の小さいサイドスルーホール基
板１２０を貼り合わせた構造を有する。Therefore, for example, a multilayer module shown in FIG. 7 has been devised as a structure having a structure in which the side through holes do not penetrate into the inner layer portion. The module shown in the figure has a structure in which layers having different external dimensions, that is, a layer 120 having external terminals 115 and a layer 110 having no external terminals are laminated. Specifically, the upper substrate 110
It has a structure in which side through-hole substrates 120 each having a size smaller than that of the other side are bonded together.
【０００６】しかし、図７に示す多層モジュールも、下
側に位置する基板１２０が、スルーホールによって必要
以上に内層部の領域が削られてしまい、内部電極構造に
利用できる体積が小さくなる。しかも、外部端子のたて
寸法が一律に決まってしまうため、小型化のための最適
設計ができず、部品の高周波化の傾向にも対応できない
という問題がある。However, in the multilayer module shown in FIG. 7 as well, the substrate 120 located on the lower side has its inner layer region unnecessarily cut off by the through holes, and the volume available for the internal electrode structure is reduced. Moreover, since the vertical dimensions of the external terminals are uniformly determined, there is a problem that the optimum design for downsizing cannot be performed and the trend toward higher frequencies of components cannot be coped with.
【０００７】さらに、図７に示す多層モジュールは、外
部端子を下側の基板１２０だけに配しているため、上部
基板内部の領域を最大限確保できても、高周波信号回路
の接地（グランド）等については、ビアホールを下面部
まで延ばして端子に接続する必要がある。そのため、不
要なインダクタンス成分が生じ、部品の高周波特性を劣
化させてしまうという問題がある。Further, in the multi-layer module shown in FIG. 7, since the external terminals are arranged only on the lower substrate 120, even if the maximum internal area of the upper substrate can be secured, the high frequency signal circuit is grounded. For the above, it is necessary to extend the via hole to the lower surface and connect it to the terminal. Therefore, there is a problem that an unnecessary inductance component is generated and the high frequency characteristics of the component are deteriorated.
【０００８】一方、サイドスルーホールを用いずに、外
部電極を塗布して形成する方法では、部品の外観からは
内層パターンの積層ずれを確認できず、最終の特性検査
工程まで不良品と良品の区別ができないことから、品質
と製造の両方においてコストが上がるという問題があ
る。また、積層後にスルーホールをあけてダイシング
し、サイドスルーホールを形成しても、上記と同様、内
層パターンの積層ずれを外観からは確認できない。On the other hand, in the method of forming the external electrodes by coating without using the side through holes, it is not possible to confirm the stacking deviation of the inner layer pattern from the external appearance of the parts, and it is possible to determine whether the inner layer patterns are defective or non-defective until the final characteristic inspection step. Since it cannot be distinguished, there is a problem that the cost is increased in both quality and manufacturing. Further, even if the through holes are formed after the lamination and dicing is performed to form the side through holes, the lamination deviation of the inner layer pattern cannot be confirmed from the external appearance, as in the above case.
【０００９】[0009]
【課題を解決するための手段】本発明は、上述した課題
に鑑みてなされたもので、その目的とするところは、多
層構造の基板内部の体積を最大限に利用できる電子部品
およびその製造方法を提供することである。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and an object thereof is to provide an electronic component capable of maximally utilizing the internal volume of a substrate having a multi-layer structure and a method of manufacturing the same. Is to provide.
【００１０】また、本発明の他の目的は、多層基板に形
成された外部端子の長さを調整できる電子部品およびそ
の製造方法を提供することである。Another object of the present invention is to provide an electronic component capable of adjusting the length of external terminals formed on a multi-layer substrate and a method of manufacturing the same.
【００１１】かかる目的を達成し、上述した課題を解決
する一手段として、例えば、以下の構成を備える。すな
わち、多層構造を有する電子部品において、側面より内
側に形成された外部端子を有する第１の積層部と、上記
第１の積層部と同一の平面寸法を有するが外部端子を有
しない第２の積層部とを備え、上記第１の積層部の上部
に上記第２の積層部を積載して当該電子部品の積層基板
を形成することで、上記外部端子の上記積層方向の長さ
が上記積層基板の厚さよりも短くなるようにしたことを
特徴とする。As one means for achieving the above object and solving the above-mentioned problems, for example, the following configuration is provided. That is, in an electronic component having a multilayer structure, a first laminated portion having an external terminal formed inside a side surface and a second laminated portion having the same plane dimension as the first laminated portion but having no external terminal. A laminated portion, and by stacking the second laminated portion on top of the first laminated portion to form a laminated substrate of the electronic component, the length of the external terminal in the laminating direction is laminated. It is characterized in that it is made shorter than the thickness of the substrate.
【００１２】例えば、上記第１の積層部は、端部に１あ
るいはそれ以上のビアホールが配された１あるいはそれ
以上の第１のシート状部材を積層してなり、また、上記
第２の積層部は、１あるいはそれ以上の第２のシート状
部材を積層してなり、上記第１のシート状部材の積層に
よる上記ビアホールの重なりによって、上記第１の積層
部に上記外部端子が形成されることを特徴とする。For example, the first laminated portion is formed by laminating one or more first sheet-like members having one or more via holes arranged at the ends, and the second laminated portion. The portion is formed by laminating one or more second sheet-shaped members, and the external terminals are formed in the first laminated portion by the overlapping of the via holes due to the lamination of the first sheet-shaped members. It is characterized by
【００１３】また、例えば、上記第１および第２の積層
部の平面寸法に等しい寸法で区切られた複数のブロック
の境界線上にビアホールを配した絶縁性シートを、上記
ビアホールを分断しながら上記境界線に沿って切断する
ことで上記第１のシート状部材を生成することを特徴と
する。Further, for example, an insulating sheet in which via holes are arranged on the boundary line of a plurality of blocks divided by a dimension equal to the plane size of the first and second laminated portions is divided into the above-mentioned boundaries while dividing the via holes. It is characterized in that the first sheet-like member is produced by cutting along the line.
【００１４】例えば、上記外部端子の上記積層方向の長
さは、上記第１の積層部を形成する上記第１のシート状
部材の積層数によって上記外部端子ごとに調整できるこ
とを特徴とする。For example, the length of the external terminals in the stacking direction can be adjusted for each of the external terminals by the number of stacked first sheet-like members forming the first stacking portion.
【００１５】また、上述した課題を解決する他の手段と
して、例えば、以下の構成を備える。すなわち、多層構
造を有する電子部品の製造方法において、側面より内側
に形成された外部端子を有する第１の積層部の上部に、
上記第１の積層部と同一の平面寸法を有するが外部端子
のない第２の積層部を重ねることで上記電子部品の積層
基板を形成して、上記外部端子の上記積層方向の長さが
上記積層基板の厚さよりも短くなるようにしたことを特
徴とする。As another means for solving the above-mentioned problems, for example, the following structure is provided. That is, in the method of manufacturing an electronic component having a multi-layered structure, on the upper part of the first laminated portion having the external terminal formed inside the side surface,
A second laminated portion having the same plane size as the first laminated portion but having no external terminal is stacked to form a laminated substrate of the electronic component, and the length of the external terminal in the laminating direction is the above. It is characterized in that it is made shorter than the thickness of the laminated substrate.
【００１６】例えば、端部に１あるいはそれ以上のビア
ホールが配された１あるいはそれ以上の第１のシート状
部材を積層して上記第１の積層部を形成し、また、１あ
るいはそれ以上の第２のシート状部材を積層して上記第
２の積層部を形成し、上記第１のシート状部材を積層し
て上記ビアホールを積み重ねることによって、上記第１
の積層部に上記外部端子を形成することを特徴とする。For example, one or more first sheet-like members having one or more via holes arranged at the ends are laminated to form the first laminated portion, and one or more of the first laminated portions are formed. The second sheet-shaped member is laminated to form the second laminated portion, and the first sheet-shaped member is laminated to stack the via hole to form the first
The external terminal is formed in the laminated portion of the above.
【００１７】また、例えば、上記第１の積層部を形成す
る上記第１のシート状部材の積層数によって、上記外部
端子の上記積層方向の長さを上記外部端子ごとに調整す
ることを特徴とする。Further, for example, the length of the external terminal in the stacking direction is adjusted for each of the external terminals by the number of stacked first sheet-like members forming the first stacked portion. To do.
【００１８】さらに、上記の目的を達成し、上述した課
題を解決する一手段として、例えば、多層構造を有する
電子部品の積層基板の平面寸法に等しい寸法で、絶縁性
シートを複数のブロックに区切り、かつ、上記複数のブ
ロックの境界線上にビアホールを配した後、上記ビアホ
ールを分断しながら上記境界線に沿って上記絶縁性シー
トを切断することで上記積層基板に使用するシート状部
材を生成することを特徴とする。Further, as one means for achieving the above object and solving the above-mentioned problems, for example, the insulating sheet is divided into a plurality of blocks with a size equal to the plane size of the laminated substrate of the electronic component having a multilayer structure. And, after arranging a via hole on the boundary line of the plurality of blocks, the sheet-like member used for the laminated substrate is generated by cutting the insulating sheet along the boundary line while dividing the via hole. It is characterized by
【００１９】[0019]
【発明の実施の形態】以下、添付図面を参照して、本発
明に係る実施の形態例を詳細に説明する。図１は、本実
施の形態例に係る、面実装型の小型電子部品としての多
層モジュールの構造を示す分解図である。同図に示す多
層モジュール１は、端部にビアホールが配された層とビ
アホールのない層（これらの層をシート層とも呼ぶ）と
が積層され、それらの層が一体となって１つのモジュー
ルを構成している。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below with reference to the accompanying drawings. FIG. 1 is an exploded view showing the structure of a multilayer module as a surface-mount type small electronic component according to the present embodiment. The multi-layer module 1 shown in the figure has a layer in which a via hole is arranged at the end and a layer without a via hole (these layers are also referred to as a sheet layer), and these layers are integrated into one module. I am configuring.
【００２０】なお、本実施の形態例に係る多層モジュー
ルは、例えば、アンテナスイッチモジュール等の高周波
モジュール、バンドパス（帯域通過）フィルタ等の高周
波デバイス、その他、多層小型モジュールに使用するこ
とができる。The multilayer module according to this embodiment can be used, for example, in a high-frequency module such as an antenna switch module, a high-frequency device such as a bandpass (bandpass) filter, and other small-sized multilayer modules.
【００２１】多層モジュール１の複数の層のうち、ａ1
〜ａ3層は、寸法が縦Ｌ1×横Ｗ1であり、ビアホールを
持たないシート層１１〜１３で構成され、ｂ1層は、縦
Ｌ2×横Ｗ2の寸法で、２個のビアホール２１ａ，２１ｂ
を有するシート層１４からなり、また、ｃ1，ｃ2層は、
縦Ｌ3×横Ｗ3の寸法を有するシート層１５，１６によっ
て構成され、それらのシート層は、互いの同一位置に５
個のビアホール２２ａ，２２ｂ，２３ａ等を持ってい
る。Of the plurality of layers of the multi-layer module 1, a 1
The layer a to a 3 has a size of length L 1 × width W 1 , and is composed of the sheet layers 11 to 13 having no via hole, and the b 1 layer has a size of length L 2 × width W 2 and includes two pieces. Via holes 21a, 21b
And the c 1 and c 2 layers are
It is constituted by sheet layers 15 and 16 having dimensions of length L 3 x width W 3 , which sheet layers are arranged in the same position as each other.
It has individual via holes 22a, 22b, 23a and the like.
【００２２】ｄ1〜ｄn層は、その寸法が縦Ｌ4×横Ｗ
4で、互いの同一位置に８個のビアホール２４ａ，２４
ｂ等を持つ、ｎ枚のシート層１７，１８により構成され
ている。そして、これらのシート層１１〜１８を、それ
らの端部を揃えて積層することによって、積層型の多層
モジュールを形成する。なお、ここでは、簡単のため、
各層における内部電極パターンの図示は省略してある。The dimensions of the d 1 to d n layers are vertical L 4 × horizontal W.
4 , 8 via holes 24a, 24 at the same position as each other
It is composed of n sheet layers 17 and 18 having b and the like. Then, these sheet layers 11 to 18 are laminated with their ends aligned to form a laminated type multilayer module. Here, for simplicity,
Illustration of the internal electrode pattern in each layer is omitted.
【００２３】上述したシート層１１〜１８は、例えば、
低温焼成のセラミックスからなる絶縁性のシートであ
り、その外形寸法は全て同じである。すなわち、図１に
おいて、Ｌ1＝Ｌ2＝Ｌ3＝Ｌ4、かつ、Ｗ1＝Ｗ2＝Ｗ3＝
Ｗ4である。そして、各々のシートは、以下に説明する
ように、同一形状ブロックの多数個取りによって得られ
る。The above-mentioned sheet layers 11 to 18 are, for example,
It is an insulating sheet made of low-temperature fired ceramics and has the same outer dimensions. That is, in FIG. 1, L 1 = L 2 = L 3 = L 4 and W 1 = W 2 = W 3 =
It is W 4 . Then, each sheet is obtained by taking a large number of blocks of the same shape, as described below.
【００２４】図２は、積層基板用シートの面取りの一例
を示している。同図は、各々が同じ位置に８個のビアホ
ールを持つシートを、多数個取りする方法に対応する。
ここでは、縦横に走る実線で示す切断線３５，３７（隣
接ブロックとの境界を示す）上の所定位置に所望の数の
ビアホール３０を形成した後、これらのビアホールを２
分割するように、切断線３５，３７に従ってダイシング
することで、所定寸法で分断された、ビアホールを有す
るシートが得られる。FIG. 2 shows an example of chamfering of a laminated substrate sheet. The figure corresponds to a method of taking a large number of sheets each having eight via holes at the same position.
Here, after forming a desired number of via holes 30 at predetermined positions on cutting lines 35 and 37 (indicating boundaries with adjacent blocks) shown by solid lines running in the vertical and horizontal directions, these via holes are divided into two.
By dicing along the cutting lines 35 and 37 so as to be divided, a sheet having via holes, which is divided into predetermined dimensions, is obtained.
【００２５】上記以外のビアホール数（例えば、図１に
示すように２個、あるいは５個等）を持つシート層につ
いても、上記と同様な方法によるシートの分断によって
得ることができる。なお、図２等に示す例では、ビアホ
ール３０の形状が円形で、外部端子は半円形になってい
るが、形状はこれらに限定されず、例えば、ビアホール
の形状が楕円形や四角形でもよい。A sheet layer having a number of via holes other than the above (for example, two or five as shown in FIG. 1) can be obtained by dividing the sheet by the same method as described above. In the example shown in FIG. 2 and the like, the via hole 30 has a circular shape and the external terminal has a semicircular shape, but the shape is not limited to these, and the via hole may have an elliptical shape or a quadrangular shape, for example.
【００２６】図３は、本実施の形態例に係る多層モジュ
ールの外観構造を示している。同図の（ａ）は、多層モ
ジュール１の外観斜視図、（ｂ）は側面図、（ｃ）は底
面図、（ｄ）は平面図である。この多層モジュール１
は、各シート層に設けたサイドスルーホール（ビアホー
ル）により形成された８個の外部端子３１を有するが、
その構造は、以下に説明する技術的な特徴を持ってい
る。FIG. 3 shows the external structure of the multilayer module according to this embodiment. 1A is an external perspective view of the multilayer module 1, FIG. 1B is a side view, FIG. 1C is a bottom view, and FIG. This multi-layer module 1
Has eight external terminals 31 formed by side through holes (via holes) provided in each sheet layer,
Its structure has the technical features described below.
【００２７】図１に示すシート層１１〜１８は、各層
（ａ層，ｂ層，ｃ層，ｄ層）によって、ビアホールが設
けられていなかったり、あるいは、ビアホールがあって
も、その個数が異なっている。また、図１に示すｂ1層
のビアホール２１ａと、ｃ1層のビアホール２２ａと、
ｃ2層のビアホール２３ａと、ｄ1層のビアホール２４ａ
と、ｄn層のビアホール２５ａとが、各シートにおいて
同一位置にある。このため、これらのシート層を積層す
ると、ビアホール相互の重なり合いが生じる。その結
果、図３の（ａ）あるいは（ｂ）に示すように、積層基
板１に高さｈ1の外部端子３１ａが形成される。The sheet layers 11 to 18 shown in FIG. 1 are not provided with via holes or have different numbers of via holes depending on the layers (a layer, b layer, c layer, d layer). ing. In addition, a b 1 layer via hole 21a and a c 1 layer via hole 22a shown in FIG.
c 2 layer via hole 23a and d 1 layer via hole 24a
And the via hole 25a of the d n layer are at the same position in each sheet. Therefore, when these sheet layers are laminated, the via holes overlap each other. As a result, as shown in FIG. 3A or 3B, the external terminal 31a having the height h 1 is formed on the laminated substrate 1.
【００２８】他の外部端子についても同様であり、ｄ1
〜ｄn層の積層によって、ビアホール２４ｂ，２５ｂが
高さｈ3の外部端子３１ｂを形成し、また、ｃ1層のビア
ホール２２ｂと、ｃ2層のビアホール２３ｂと、ｄ1層の
ビアホール２４ｃと、ｄn層のビアホール２５ｃの重な
り合いによって、高さｈ2の外部端子３１ｃが形成され
る。The same applies to the other external terminals, d 1
By stacking up to dn layers, the via holes 24b and 25b form the external terminal 31b having the height h 3 , and the c 1 layer via hole 22b, the c 2 layer via hole 23b, and the d 1 layer via hole 24c are formed. , D n layers of via holes 25c are overlapped to form an external terminal 31c having a height h 2 .
【００２９】また、ａ層〜ｄ層の各シート層は、その厚
さが同じであるため、積層基板に形成された上記の外部
端子３１ａ〜３１ｃの高さｈ1〜ｈ3は、ビアホールを有
するシート層の積層数で決まることになる。すなわち、
図３に示す例では、外部端子３１ａ〜３１ｃの高さにつ
いて、ｈ1＞ｈ2＞ｈ3の関係が成立する。Since the sheet layers a to d have the same thickness, the heights h 1 to h 3 of the external terminals 31a to 31c formed on the laminated substrate are via holes. It depends on the number of laminated sheet layers. That is,
In the example shown in FIG. 3, the relationship of h 1 > h 2 > h 3 holds for the heights of the external terminals 31 a to 31 c.
【００３０】また、本実施の形態例に係る多層モジュー
ルは、ビアホールを持たないシート層と、ビアホールを
有するシート層とを積層しているため、図３に示すよう
に、それにより形成された外部端子３１ａ〜３１ｃの高
さ寸法（ｈ1〜ｈ3）は、いずれも積層基板の厚さｔより
も短い。このように、本実施の形態例に係る多層モジュ
ールは、全ての層に渡って一律に外部端子を設ける構造
としないことにより、図６に示す従来の多層モジュール
よりも、内部電極構造に有効な体積（容積）を大きくと
れる。In addition, since the multilayer module according to the present embodiment is formed by laminating the sheet layer having no via hole and the sheet layer having a via hole, as shown in FIG. height of the terminal 31a~31c (h 1 ~h 3) are all shorter than the thickness t of the laminated substrate. As described above, the multilayer module according to the present embodiment is more effective for the internal electrode structure than the conventional multilayer module shown in FIG. 6 because the external terminals are not uniformly provided over all the layers. Large volume can be obtained.
【００３１】次に、モジュールの内部電極構造の容積に
ついて簡単に説明する。図４は、従来例との比較におけ
る内部電極構造の容積の大小を示している。同図の
（ａ）は、本実施の形態例に係る多層モジュールの断面
図であり、（ｂ）は、従来の多層モジュールの断面図で
ある。Next, the volume of the internal electrode structure of the module will be briefly described. FIG. 4 shows the volume of the internal electrode structure in comparison with the conventional example. (A) of the figure is a cross-sectional view of the multilayer module according to the present embodiment, and (b) is a cross-sectional view of a conventional multilayer module.
【００３２】図４に示すモジュールにおいて、それぞれ
の外部端子３１，１０１以外の白抜き部分（有効体積）
４１，４３を比較した場合、本実施の形態例に係る多層
モジュールでは、外部端子３１が全多層基板の内層部に
食い込んでいない。そのため、本実施の形態例に係る多
層モジュールの方が、従来のモジュールよりも内部電極
構造に有効な体積が大きいことが分かる。In the module shown in FIG. 4, white portions (effective volume) other than the external terminals 31 and 101, respectively.
When comparing 41 and 43, in the multilayer module according to the present embodiment, the external terminal 31 does not cut into the inner layer portion of the entire multilayer substrate. Therefore, it can be seen that the multilayer module according to the present embodiment has a larger effective volume for the internal electrode structure than the conventional module.
【００３３】図５は、積層構造をとる多層モジュールに
おける積層ずれの様子を示している。図５に示す多層モ
ジュール５１は、複数枚のシート層を積層してなるが、
その一部が積層ずれを起こした場合、同図に示すよう
に、他のシート層より突出した部分５３と窪んだ部分５
５を有した形で積層される。本実施の形態例に係る多層
モジュールは、上述したように、外部電極を塗布する方
法をとらないため、目視によって、図５に示すような内
層パターンの積層ずれを確認できる。FIG. 5 shows a state of stacking deviation in a multilayer module having a stacking structure. The multilayer module 51 shown in FIG. 5 is formed by stacking a plurality of sheet layers,
When a part of the sheet is misaligned, as shown in FIG.
5 is laminated in the form having. As described above, the multilayer module according to the present embodiment does not employ the method of applying the external electrodes, and therefore the misalignment of the inner layer patterns as shown in FIG. 5 can be visually confirmed.
【００３４】以上説明したように、本実施の形態例によ
れば、外形寸法が同じ複数枚のシート層のうち、ビアホ
ールが形成されたシート層とビアホールを持たないシー
ト層を積層して多層モジュールとし、それによって形成
される外部端子のたて寸法をモジュールの積層基板の厚
さよりも短くすることで、外部端子によって必要以上に
内部電極構造部が削減されることがなくなり、モジュー
ルの内部回路と外部端子の最適設計が可能となる。よっ
て、回路を内蔵する多層構造部の有効体積を最大限に利
用できることになり、多層モジュールの超小型化も可能
になる。As described above, according to the present embodiment, among a plurality of sheet layers having the same outer dimensions, a sheet layer having a via hole and a sheet layer having no via hole are laminated to form a multilayer module. And by making the vertical dimension of the external terminal formed thereby smaller than the thickness of the laminated substrate of the module, the external terminal does not reduce the internal electrode structure more than necessary, and the internal circuit of the module Optimum design of external terminals is possible. Therefore, it is possible to maximize the effective volume of the multi-layered structure containing the circuit, and it is possible to miniaturize the multi-layered module.
【００３５】さらには、各シート層のビアホールの位置
と積層するシート層の枚数とを適宜、変えることによっ
て、多層モジュールの外部端子のモジュール底面からの
たて寸法を、各端子ごとに自由度を持たせて設定でき
る。また、各シート層の内部電極作成工程におけるビア
ホール作成によって外部端子を形成できるので、従来の
工程と製造コストは変わることがない。Furthermore, by appropriately changing the position of the via hole of each sheet layer and the number of sheet layers to be laminated, the vertical dimension of the external terminals of the multilayer module from the module bottom surface can be adjusted freely for each terminal. You can set it. Further, since the external terminal can be formed by forming a via hole in the step of forming the internal electrode of each sheet layer, the manufacturing cost is the same as the conventional process.
【００３６】また、本実施の形態例に係る多層モジュー
ルは、高周波信号回路において重要なグランド端子部
等、すぐ下層に外部端子を設けることができるため、利
得の悪化や寄生発振等の影響を回避でき、高周波特性に
優れたモジュールの実現が可能となる。Further, in the multilayer module according to the present embodiment, the external terminals can be provided immediately below the ground terminal portion, which is important in the high-frequency signal circuit, so that the influence of deterioration of gain and parasitic oscillation can be avoided. Therefore, it is possible to realize a module having excellent high frequency characteristics.
【００３７】さらには、多層モジュールの外部端子部分
の外観を目視できる構造とすることで、モジュールの最
終の特性検査工程に至る前段階で、内層パターン（内部
電極）の積層ずれを容易に確認でき、品質管理も容易に
なるため、品質コストと製造コストの両方を抑えること
ができる。Furthermore, by adopting a structure in which the external terminal portion of the multilayer module can be visually observed, it is possible to easily confirm the stacking deviation of the inner layer pattern (internal electrode) before the final characteristic inspection process of the module. Since quality control is also facilitated, both quality cost and manufacturing cost can be suppressed.
【００３８】[0038]
【発明の効果】以上説明したように、本発明によれば、
外部端子による内部電極構造部の侵食がなく、多層構造
の基板内部の体積を最大限に利用できる。さらに、多層
基板に形成された外部端子の長さを調整できる。As described above, according to the present invention,
The internal electrode structure is not eroded by the external terminal, and the volume inside the multilayer substrate can be utilized to the maximum. Furthermore, the length of the external terminals formed on the multilayer substrate can be adjusted.
【００３９】また、絶縁性シートに配したビアホールと
ともに複数のブロックに区切ったそのシートを分断する
ことで、モジュールの積層基板に使用するシート状部材
を容易に生成できる。Further, by dividing the sheet divided into a plurality of blocks together with the via holes arranged in the insulating sheet, it is possible to easily produce a sheet-like member used for the laminated substrate of the module.
【図１】本発明の実施の形態例に係る、面実装型の多層
モジュールの分解構造を示す図である。FIG. 1 is a diagram showing an exploded structure of a surface-mount type multilayer module according to an embodiment of the present invention.
【図２】実施の形態例に係る積層基板用シートの面取り
の一例を示す図である。FIG. 2 is a diagram showing an example of chamfering of a laminated substrate sheet according to an embodiment.
【図３】実施の形態例に係る多層モジュールの外観構造
を示す図である。FIG. 3 is a diagram showing an external structure of a multilayer module according to an embodiment.
【図４】従来例との比較における内部電極構造の容積の
大小を示す図である。FIG. 4 is a diagram showing the size of a volume of an internal electrode structure in comparison with a conventional example.
【図５】多層モジュールにおける積層ずれの様子を示す
図である。FIG. 5 is a diagram showing a state of stacking deviation in a multilayer module.
【図６】従来の多層モジュールの構造を示す図である。FIG. 6 is a diagram showing a structure of a conventional multilayer module.
【図７】多層モジュールの他の従来例を示す図である。FIG. 7 is a diagram showing another conventional example of a multilayer module.
１，５１ 多層モジュール
１１〜１８ シート層
２１ａ，２１ｂ，２２ａ，２２ｂ，２３ａ，２３ｂ，２
４ａ，２４ｂ，２４ｃ，２４ｄ，２５ａ，２５ｂ，２５
ｃ，３０ ビアホール
３１，３１ａ〜３１ｃ 外部端子
３５，３７ 切断線
４１ 有効体積1,51 Multi-layer module 11-18 Sheet layers 21a, 21b, 22a, 22b, 23a, 23b, 2
4a, 24b, 24c, 24d, 25a, 25b, 25
c, 30 via hole 31, 31a to 31c external terminal 35, 37 cutting line 41 effective volume
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E082 AA01 AB02 BB01 BB07 BC14 DD07 EE04 EE35 FF05 FG04 GG10 JJ21 JJ27 MM13 MM22 ─────────────────────────────────────────────────── ─── Continued front page F-term (reference) 5E082 AA01 AB02 BB01 BB07 BC14 DD07 EE04 EE35 FF05 FG04 GG10 JJ21 JJ27 MM13 MM22
Claims (8)
部と、 前記第１の積層部と同一の平面寸法を有するが外部端子
を有しない第２の積層部とを備え、 前記第１の積層部の上部に前記第２の積層部を積載して
当該電子部品の積層基板を形成することで、前記外部端
子の前記積層方向の長さが前記積層基板の厚さよりも短
くなるようにしたことを特徴とする電子部品。1. In an electronic component having a multi-layer structure, a first laminated portion having an external terminal formed inside a side surface, and a planar dimension that is the same as that of the first laminated portion but having no external terminal. A second laminated portion, wherein the second laminated portion is stacked on the first laminated portion to form a laminated substrate of the electronic component, and thereby the length of the external terminal in the laminating direction is increased. Is smaller than the thickness of the laminated substrate.
それ以上のビアホールが配された１あるいはそれ以上の
第１のシート状部材を積層してなり、また、前記第２の
積層部は、１あるいはそれ以上の第２のシート状部材を
積層してなり、前記第１のシート状部材の積層による前
記ビアホールの重なりによって、前記第１の積層部に前
記外部端子が形成されることを特徴とする請求項１記載
の電子部品。2. The first laminated portion is formed by laminating one or more first sheet-shaped members having one or more via holes arranged at an end thereof, and the second laminated portion. The part is formed by stacking one or more second sheet-shaped members, and the external terminals are formed in the first stacked part by overlapping the via holes by stacking the first sheet-shaped members. The electronic component according to claim 1, wherein:
に等しい寸法で区切られた複数のブロックの境界線上に
ビアホールを配した絶縁性シートを、前記ビアホールを
分断しながら前記境界線に沿って切断することで前記第
１のシート状部材を生成することを特徴とする請求項２
記載の電子部品。3. An insulating sheet in which via holes are arranged on a boundary line of a plurality of blocks sectioned by a dimension equal to a plane size of the first and second laminated portions is formed on the boundary line while dividing the via hole. 3. The first sheet-shaped member is produced by cutting along the line.
Electronic components listed.
前記第１の積層部を形成する前記第１のシート状部材の
積層数によって前記外部端子ごとに調整できることを特
徴とする請求項２記載の電子部品。4. The length of the external terminal in the stacking direction is
The electronic component according to claim 2, wherein it is possible to adjust each of the external terminals by adjusting the number of layers of the first sheet-like member forming the first layered portion.
おいて、 側面より内側に形成された外部端子を有する第１の積層
部の上部に、前記第１の積層部と同一の平面寸法を有す
るが外部端子のない第２の積層部を重ねることで前記電
子部品の積層基板を形成して、前記外部端子の前記積層
方向の長さが前記積層基板の厚さよりも短くなるように
したことを特徴とする電子部品の製造方法。5. A method of manufacturing an electronic component having a multi-layer structure, wherein a top surface of a first laminated portion having an external terminal formed inside a side surface has the same plane dimension as that of the first laminated portion. A laminated substrate of the electronic component is formed by stacking a second laminated portion having no external terminal so that the length of the external terminal in the laminating direction is shorter than the thickness of the laminated substrate. And a method of manufacturing an electronic component.
が配された１あるいはそれ以上の第１のシート状部材を
積層して前記第１の積層部を形成し、また、１あるいは
それ以上の第２のシート状部材を積層して前記第２の積
層部を形成し、前記第１のシート状部材を積層して前記
ビアホールを積み重ねることによって、前記第１の積層
部に前記外部端子を形成することを特徴とする請求項５
記載の電子部品の製造方法。6. The first laminated portion is formed by laminating one or more first sheet-shaped members having one or more via holes arranged at an end thereof, and one or more A second sheet-shaped member is stacked to form the second stacked portion, and the first sheet-shaped member is stacked to stack the via hole, thereby forming the external terminal in the first stacked portion. 6. The method according to claim 5, wherein
A method for manufacturing the described electronic component.
シート状部材の積層数によって、前記外部端子の前記積
層方向の長さを前記外部端子ごとに調整することを特徴
とする請求項６記載の電子部品の製造方法。7. The length of the external terminal in the stacking direction is adjusted for each of the external terminals depending on the number of stacked first sheet-like members forming the first stacked portion. Item 7. A method for manufacturing an electronic component according to Item 6.
平面寸法に等しい寸法で、絶縁性シートを複数のブロッ
クに区切り、かつ、前記複数のブロックの境界線上にビ
アホールを配した後、前記ビアホールを分断しながら前
記境界線に沿って前記絶縁性シートを切断することで前
記積層基板に使用するシート状部材を生成する方法。8. The via hole after dividing an insulating sheet into a plurality of blocks and arranging a via hole on a boundary line of the plurality of blocks with a size equal to a plane size of a laminated substrate of an electronic component having a multilayer structure. A method for producing a sheet-like member used for the laminated substrate by cutting the insulating sheet along the boundary line while dividing the sheet.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001387166A JP3971607B2 (en) | 2001-12-20 | 2001-12-20 | Electronic component and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001387166A JP3971607B2 (en) | 2001-12-20 | 2001-12-20 | Electronic component and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003188042A true JP2003188042A (en) | 2003-07-04 |
| JP3971607B2 JP3971607B2 (en) | 2007-09-05 |
Family
ID=27596086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001387166A Expired - Fee Related JP3971607B2 (en) | 2001-12-20 | 2001-12-20 | Electronic component and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3971607B2 (en) |
-
2001
- 2001-12-20 JP JP2001387166A patent/JP3971607B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3971607B2 (en) | 2007-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4458296B2 (en) | Dielectric resonator, dielectric filter, and characteristic adjustment method thereof | |
| US20050168917A1 (en) | Method for manufacturing ceramic multilayer substrate | |
| JP2012015493A (en) | Coil component and manufacturing method thereof | |
| KR20180080611A (en) | Flexible printed circuit board | |
| JP2004072006A (en) | Laminated common-mode noise filter | |
| JP2004172561A (en) | Ceramic multilayer substrate and its manufacturing method | |
| JP4845503B2 (en) | Duplexer and portable communication device | |
| JP4059085B2 (en) | High frequency laminated component and manufacturing method thereof | |
| JP6620885B2 (en) | Circuit board with composite parts and composite parts | |
| WO2007029505A1 (en) | Module | |
| JP2001308538A (en) | Multilayer wiring board with built-in inductor | |
| JP2003188042A (en) | Electronic component and manufacturing method thereof | |
| JP2005005664A (en) | Ceramic package and its manufacturing method | |
| JP2010016141A (en) | Ceramic board with built-in part and its manufacturing method | |
| JP2008078184A (en) | Multilayer wiring board for mounting high-frequency chip, and high-frequency circuit module | |
| JPH06204075A (en) | Stacked ceramic electronic component for high frequency and its manufacture | |
| US20050029008A1 (en) | Surface mounted electronic circuit module | |
| JP3215684B2 (en) | Multilayer electronic component, its mounting structure and manufacturing method | |
| US20060001181A1 (en) | Terminal structure of multi-layer substrate and method for forming the same | |
| JP2004153023A (en) | Multilayer circuit board for high frequency wave | |
| JP2001237619A (en) | Laminated dielectric resonator | |
| JP2005051322A (en) | Filter element and electronic module | |
| JPH11103013A (en) | Chip-part mounting circuit board and manufacturing method therefor | |
| JPH066112A (en) | Microwave isolator and manufacture thereof | |
| JP2005167624A (en) | Laminated electronic component and radio apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070413 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070522 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070608 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3971607 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313632 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |