JP2008078184A - Multilayer wiring board for mounting high-frequency chip, and high-frequency circuit module - Google Patents
Multilayer wiring board for mounting high-frequency chip, and high-frequency circuit module Download PDFInfo
- Publication number
- JP2008078184A JP2008078184A JP2006252546A JP2006252546A JP2008078184A JP 2008078184 A JP2008078184 A JP 2008078184A JP 2006252546 A JP2006252546 A JP 2006252546A JP 2006252546 A JP2006252546 A JP 2006252546A JP 2008078184 A JP2008078184 A JP 2008078184A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- frequency chip
- mounting
- wiring board
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、高周波チップ搭載用多層配線板および高周波回路モジュールに係り、特に、ベアチップ化された高周波チップをフリップチップ実装により搭載する際に好適に利用することができる高周波チップ搭載用多層配線板ならびにその高周波チップ搭載用多層配線板に高周波チップを搭載させて得た高周波回路モジュールに関する。 The present invention relates to a high-frequency chip mounting multilayer wiring board and a high-frequency circuit module, and more particularly to a high-frequency chip mounting multilayer wiring board that can be suitably used for mounting a bare chip high-frequency chip by flip-chip mounting, and The present invention relates to a high frequency circuit module obtained by mounting a high frequency chip on the multilayer wiring board for mounting the high frequency chip.
携帯電話機や無線LANシステムなどの無線通信機器においては、近年の集積化技術の向上により、従来においては外付けであった発振器(VCO)やLNA/MIX部のインダクタをもRF部の高周波チップ(高周波チップとは、高周波帯域の通信信号を利用する半導体集積回路の総称をいう。)の内部に形成されるようになってきている。このインダクタは高周波チップの表面においてマイクロストリップラインによりコイル状にパターン形成されている。 In wireless communication devices such as mobile phones and wireless LAN systems, due to recent improvements in integration technology, an oscillator (VCO) and an inductor in the LNA / MIX part, which were conventionally externally attached, are also used in the RF part of the RF part ( A high-frequency chip is a general term for semiconductor integrated circuits that use communication signals in a high-frequency band.) This inductor is patterned in a coil shape by a microstrip line on the surface of the high-frequency chip.
ここで、一般的な高周波チップはその高周波チップを搭載する機器を薄型化して携帯性や省スペース性を向上させるためにベアチップ化されている。そして、図4および図5に示すように、そのベアチップ化された高周波チップ2のインダクタ形成面2bには多層配線板103と電気的に接続させるためのバンプ2cが形成されており、そのバンプ2cを多層配線板103の接続端子104aに対向させることにより、高周波チップ2を多層配線板103にフリップチップ実装させている。
Here, a general high-frequency chip is formed as a bare chip in order to reduce the thickness of a device on which the high-frequency chip is mounted and improve portability and space saving. As shown in FIGS. 4 and 5,
その一方、高周波チップ2の搭載先となる従来の多層配線板103においては、最上層となる第一層104の表面に回路部品と電気的に接続させるための接続端子104aが形成されているとともに、その下層となる第二層106の表面のほぼ全面に金属製のグランド面106aが形成されていた。このグランド面106aがいわゆるシールド効果を発揮するため、従来の多層配線板103においては、その第三層以下の層107、108、110、111の表面上に形成された配線パターン107a、108aが原因となって高周波チップ2に不要なデジタルノイズが発生してしまうことを防止している。
On the other hand, in the conventional
以上より、多層配線板103に高周波チップ2を搭載して得られる従来の高周波回路モジュール101は、ノイズの影響を受けることなく安定した動作を得ることができるようになっていた(特許文献1を参照)。
As described above, the conventional high-
しかしながら、従来の高周波回路モジュール101を内蔵する無線通信機器の厚さは日々少しずつ薄型になってきており、それに伴って従来の多層配線板103の厚さも一層あたり0.1mm(100μm)程度もしくはそれ以下の厚さに形成しなければならなくなった。その結果、従来の多層配線板103に高周波チップ2がフリップチップ実装された場合、高周波チップ2の回路要素、例えばインダクタ2aが多層配線板103の第2層のグランド面106aと近接し、インダクタ2aとグランド面106aとの間の静電容量が大きくなるので、その静電容量とインダクタ2aが共振現象を起こしてインダクタ2aのインピーダンスが低下してしまうという問題があった。
However, the thickness of the wireless communication device incorporating the conventional high-
インダクタ2aのインピーダンスが低下するとそのインダクタンスが小さくなり、インダクタ2aのQ(quality-factor)が低下してしまう。例えばこのインダクタ2aが発振器に用いられる場合、そのインダクタンスが小さくなると発振周波数が高周波数側にずれてしまう原因になる。また、インダクタ2aのQの低下によりVCOの位相雑音特性も劣化してしまう。
When the impedance of the
そこで、本発明はこれらの点に鑑みてなされたものであり、フリップチップ実装された高周波チップの回路要素の特性、特にインダクタのQを低下させずに薄く形成することができる高周波チップ搭載用多層配線板を提供することをその目的としている。 Therefore, the present invention has been made in view of these points, and a multilayer for mounting a high-frequency chip that can be formed thin without reducing the characteristics of circuit elements of a high-frequency chip mounted on a flip chip, in particular, the Q of an inductor. The object is to provide a wiring board.
また、本発明は、高周波チップを高周波チップ搭載用多層配線板にフリップチップ実装しても高周波チップの回路要素の特性、特にインダクタのQが低下してしまうことを防止することができる高周波回路モジュールを提供することを本発明の目的としている。 In addition, the present invention provides a high-frequency circuit module that can prevent the characteristics of the circuit elements of the high-frequency chip, particularly the Q of the inductor, from being deteriorated even if the high-frequency chip is flip-chip mounted on the multilayer wiring board for high-frequency chip mounting. It is an object of the present invention to provide
前述した目的を達成するため、本発明の高周波チップ搭載用多層配線板は、その第1の態様として、回路要素およびバンプが表面に形成された高周波チップをフリップチップ実装する際に前記バンプに接続させる接続端子を有する表面層と、前記表面層の下方において前記回路要素から前記回路要素の特性劣化が生じない距離だけ離隔させずに積層されているとともに、前記回路要素と対向する位置に開口部を有する第1のグランド面を有している中間層と、前記中間層の下方において前記回路要素から前記回路要素の特性劣化が生じない距離だけ離隔させて積層されているとともに、前記開口部と対向する位置に前記開口部と同等もしくは前記開口部よりも大きな面積を有する第2のグランド面を有している下層とを備えていることを特徴としている。 In order to achieve the above-described object, a multilayer wiring board for mounting a high-frequency chip according to the present invention has, as a first aspect, connected to a bump when a high-frequency chip having circuit elements and bumps formed on the surface is flip-chip mounted. A surface layer having connection terminals to be laminated, and an opening at a position opposite to the circuit element, the layer being laminated without being separated from the circuit element by a distance that does not cause deterioration of characteristics of the circuit element below the surface layer. An intermediate layer having a first ground plane, and a layer below the intermediate layer and separated from the circuit element by a distance that does not cause characteristic deterioration of the circuit element, and the opening. And a lower layer having a second ground plane having an area equal to or larger than that of the opening at the facing position. It is.
本発明の第1の態様の高周波チップ搭載用多層配線板によれば、中間層に第1のグランド面が形成されており、その第1のグランド面に開口部が形成されているので、各層を薄く形成しても回路要素と第1のグランド面との間の距離が近づいてその容量が大きくなり特性劣化が生じてしまうことを防止することができる。また、回路要素から前記回路要素の特性劣化が生じない距離だけ離隔した位置に第2のグランド面が形成されているので、下層もしくはその下層よりも下方に積層された層に形成されている配線パターンが原因となって不要なデジタルノイズが高周波チップに生じてしまうことを防止することができる。 According to the high-frequency chip mounting multilayer wiring board of the first aspect of the present invention, the first ground plane is formed in the intermediate layer, and the opening is formed in the first ground plane. Even if the thickness is made thin, it is possible to prevent the distance between the circuit element and the first ground plane from approaching and the capacitance from increasing, resulting in deterioration of characteristics. In addition, since the second ground plane is formed at a position separated from the circuit element by a distance that does not cause the characteristic deterioration of the circuit element, the wiring formed in the lower layer or a layer stacked below the lower layer It is possible to prevent unnecessary digital noise from occurring in the high-frequency chip due to the pattern.
本発明の第2の態様の高周波チップ搭載用多層配線板は、第1の態様の高周波チップ搭載用多層配線板において、前記中間層は、1枚のグランド層および少なくとも1枚の配線層からなり、前記グランド層は前記配線層よりも前記表面層に近接して積層されているとともに前記第1のグランド面を有しており、前記配線層は前記開口部および前記第2のグランド面に挟まれる位置に配線パターンおよびグランド面を有していないことを特徴としている。 The multilayer wiring board for mounting a high-frequency chip according to a second aspect of the present invention is the multilayer wiring board for mounting a high-frequency chip according to the first aspect, wherein the intermediate layer is composed of one ground layer and at least one wiring layer. The ground layer is laminated closer to the surface layer than the wiring layer and has the first ground surface, and the wiring layer is sandwiched between the opening and the second ground surface. It is characterized in that it does not have a wiring pattern and a ground plane at the position.
本発明の第2の態様の高周波チップ搭載用多層配線板によれば、前記配線層において配線パターンおよびグランド面が前記開口部および前記第2のグランド面に挟まれる位置に形成されていないので、高周波チップが実装された際に回路要素の特性劣化を防止することができるとともに、高周波チップの回路要素にデジタルノイズの悪影響を及ぼすことを防止することができる。 According to the multilayer wiring board for mounting a high-frequency chip of the second aspect of the present invention, the wiring pattern and the ground plane are not formed at the positions sandwiched between the opening and the second ground plane in the wiring layer. When the high frequency chip is mounted, it is possible to prevent the deterioration of the characteristics of the circuit elements, and it is possible to prevent the digital noise from adversely affecting the circuit elements of the high frequency chip.
本発明の第3の態様の高周波チップ搭載用多層配線板は、第1または第2の態様の高周波チップ搭載用多層配線板において、前記回路要素はマイクロストリップラインを用いて形成されたコイル状のインダクタであり、前記開口部は前記インダクタが占める大きさと同等の大きさだけ開口していることを特徴としている。 A multilayer wiring board for mounting a high-frequency chip according to a third aspect of the present invention is the multilayer wiring board for mounting a high-frequency chip according to the first or second aspect, wherein the circuit element is a coil-shaped element formed using a microstrip line. It is an inductor, and the opening is opened by a size equivalent to the size occupied by the inductor.
本発明の第3の態様の高周波チップ搭載用多層配線板によれば、マイクロストリップラインを用いてコイル状に形成されたインダクタは表面に露出しているためにグランド面との間の容量が大きくなりやすく、それに伴ってインピーダンスが低下しやすくなってしまうが、そのインダクタに対して第1のグランド面に開口部を形成し、その開口部を最小限の大きさに限って開口することにより、インピーダンスの低下を防止しつつ、デジタルノイズが生じてしまうことを最小限に抑えることができる。 According to the multilayer wiring board for mounting a high-frequency chip of the third aspect of the present invention, the inductor formed in a coil shape using the microstrip line is exposed on the surface, so that the capacitance with the ground plane is large. The impedance tends to decrease along with this, but by forming an opening in the first ground plane for the inductor and opening the opening to a minimum size, It is possible to minimize the occurrence of digital noise while preventing a decrease in impedance.
本発明の第4の態様の高周波チップ搭載用多層配線板は、第1から第3のいずれか1の態様の高周波チップ搭載用多層配線板において、前記開口部は、前記第1のグランド面と前記第2のグランド面を電気的に接続させるスルーホールとして形成されていることを特徴としている。 The multilayer wiring board for mounting a high-frequency chip according to a fourth aspect of the present invention is the multilayer wiring board for mounting a high-frequency chip according to any one of the first to third aspects, wherein the opening is formed with the first ground plane. It is characterized by being formed as a through hole for electrically connecting the second ground plane.
本発明の第4の態様の高周波チップ搭載用多層配線板によれば、第1のグランド面と第2のグランド面との間に筒状の金属膜が形成され、その金属膜が第1のグランド面と第2のグランド面との間に形成された隙間を隔てているので、第1のグランド面と第2のグランド面との間からデジタルノイズが進入してしまうことを防止することができる。 According to the multilayer wiring board for mounting a high-frequency chip of the fourth aspect of the present invention, a cylindrical metal film is formed between the first ground surface and the second ground surface, and the metal film is the first metal film. Since the gap formed between the ground plane and the second ground plane is separated, it is possible to prevent digital noise from entering between the first ground plane and the second ground plane. it can.
本発明の第5の態様の高周波チップ搭載用多層配線板は、第1から第4のいずれか1の態様の高周波チップ搭載用多層配線板において、前記前記回路要素の特性劣化が生じない距離は200μm以上離れた距離であることを特徴としている。 The multilayer wiring board for mounting a high-frequency chip according to a fifth aspect of the present invention is the above-described multilayer wiring board for mounting a high-frequency chip according to any one of the first to fourth aspects. It is characterized by a distance of 200 μm or more.
本発明の第5の態様の高周波チップ搭載用多層配線板によれば、高周波チップの回路要素をグランド面から200μm以上の距離だけ離隔させることにより、高周波チップの回路要素が特性劣化してしまうこと、たとえばインダクタのQが低下してしまうことを防止することができる。 According to the multilayer wiring board for mounting a high-frequency chip according to the fifth aspect of the present invention, the circuit element of the high-frequency chip is deteriorated in characteristics by separating the circuit element of the high-frequency chip by a distance of 200 μm or more from the ground plane. For example, it is possible to prevent the Q of the inductor from being lowered.
また、本発明の高周波回路モジュールは、第1から第5の態様のいずれか1の態様の高周波チップ搭載用多層配線板と、回路要素およびバンプを表面に有しているとともに、前記バンプを前記高周波チップ搭載用多層配線板の接続端子に電気的に接続させながらフリップチップ実装されている高周波チップとを備えていることを特徴としている。 The high-frequency circuit module of the present invention has a multilayer wiring board for mounting a high-frequency chip according to any one of the first to fifth aspects, a circuit element, and a bump on the surface, and the bump is disposed on the surface. And a high-frequency chip that is flip-chip mounted while being electrically connected to a connection terminal of the multilayer wiring board for mounting the high-frequency chip.
本発明の高周波回路モジュールによれば、高周波チップが搭載される高周波チップ搭載用多層配線板の中間層に第1のグランド面が形成されており、その第1のグランド面に開口部が形成されているので、表面層および中間層を薄く形成しても回路要素と第1のグランド面との間の距離が近づいてその容量が大きくなり特性劣化が生じてしまうことを防止することができる。また、回路要素から前記回路要素の特性劣化が生じない距離だけ離隔した位置に第2のグランド面が形成されているので、下層もしくはその下層よりも下方に積層された層に形成されている配線パターンが原因となって不要なデジタルノイズが高周波チップに生じてしまうことを防止することができる。 According to the high frequency circuit module of the present invention, the first ground plane is formed in the intermediate layer of the multilayer wiring board for high frequency chip mounting on which the high frequency chip is mounted, and the opening is formed in the first ground plane. Therefore, even if the surface layer and the intermediate layer are formed thin, it is possible to prevent the distance between the circuit element and the first ground plane from approaching and the capacitance from increasing, resulting in deterioration of characteristics. In addition, since the second ground plane is formed at a position separated from the circuit element by a distance that does not cause the characteristic deterioration of the circuit element, the wiring formed in the lower layer or a layer stacked below the lower layer It is possible to prevent unnecessary digital noise from occurring in the high-frequency chip due to the pattern.
本発明の高周波チップ搭載用多層配線板および高周波回路モジュールによれば、高周波チップの回路要素に近接する第1のグランド面に開口部を有しつつ、その開口部の対向位置に第2のグランド面を有していることから、各層を薄く形成させつつ回路要素(例えばインダクタ)とグランド面との対向距離を前記回路要素の特性劣化が生じない距離だけ離隔させることができるので、高周波チップの回路要素の特性、特にインダクタのQを劣化させずに高周波チップ搭載用多層配線板を薄く形成することができるという効果を奏する。 According to the multilayer wiring board for mounting a high-frequency chip and the high-frequency circuit module according to the present invention, the first ground plane close to the circuit element of the high-frequency chip has the opening, and the second ground is positioned opposite the opening. Therefore, the opposing distance between the circuit element (for example, the inductor) and the ground plane can be separated by a distance that does not cause deterioration of the characteristics of the circuit element while forming each layer thin. There is an effect that a multilayer wiring board for mounting a high-frequency chip can be thinly formed without deteriorating the characteristics of circuit elements, particularly the Q of the inductor.
以下、図1および図2を用いて、本発明の高周波チップ搭載用多層配線板および高周波回路モジュールをその一実施形態により説明する。ここで、図1は、本実施形態の高周波回路モジュール1を示す分解斜視図であり、図2は図1の2−2矢視断面図である。
Hereinafter, a multilayer wiring board for mounting a high frequency chip and a high frequency circuit module according to the present invention will be described with reference to FIGS. Here, FIG. 1 is an exploded perspective view showing the high-
本実施形態の高周波回路モジュール1は、図1および図2に示すように、高周波チップ2および本実施形態の高周波チップ搭載用多層配線板3を備えている。
As shown in FIGS. 1 and 2, the high-
高周波チップ2は高周波帯域の通信信号を利用する半導体集積回路であり、コンデンサ、インダクタなどの無線通信機器に必要な回路要素2aを有している。また、この高周波チップ2はベアチップ化されており、フリップチップ実装される際に高周波チップ搭載用多層配線板3と対向するその表面2b上に前述した回路要素2aおよびバンプ2cが形成されている。この回路要素2aはマイクロストリップラインを用いて形成されている。例えば、回路要素2aのうちの1つとなるインダクタはマイクロストリップラインを用いてコイル状に形成されている。また、バンプ2cはAuやAlなどの良導電性金属を用いて形成されている。
The high-
また、図1および図2に示すように、本実施形態の高周波チップ搭載用多層配線板3は、表面層4、中間層5および下層8からなる。これら表面層4、中間層5および下層8は、表面層4、中間層5および下層8の順に上方(高周波チップ2に近接する方向)から積層されている。
As shown in FIGS. 1 and 2, the
表面層4は、絶縁基板4gの表面上にCu、Al、Agなどの良導電性金属を用いて形成された複数の接続端子4aを有しており、高周波チップ2に最も近接する位置に配設されている。この接続端子4aは高周波チップ2をフリップチップ実装する際に高周波チップ2のバンプ2cに当接するため、バンプ2cの形成位置に対応させて配置されている。また、この表面層4およびその他の各層6、7、8、9は高周波チップ搭載用多層配線板3を薄型化させるために100μm程度の厚さに形成されている。
The surface layer 4 has a plurality of
中間層5は表面層4の下方に積層されている。本実施形態においてこの中間層5は1枚のグランド層6および1枚の配線層7を積層させることにより形成されている。
The
グランド層6は、前記配線層7よりも前記表面層4に近接して積層されており、絶縁基板6gの表面上にCu、Al、Agなどの良導電性金属を用いて形成された前記第1のグランド面6aを有している。前述したように表面層4の厚さが100μm程度であるため、このグランド層6は高周波チップ2から少なくとも約100μm程度離れた位置に積層されている。
The ground layer 6 is laminated closer to the surface layer 4 than the wiring layer 7, and is formed on the surface of the insulating
また、グランド層6の第1のグランド面6aは回路要素2aと対向する位置に開口部6bを有している。高周波チップ2に内在する全ての回路要素2aのうち、グランド面と近接したときに最も大きな特性劣化を示すのはインダクタであるため、本実施形態の開口部6bは図1に示すようにインダクタが占める大きさと同等の大きさだけ開口している。インダクタの配設位置が特定できない場合や他の回路要素2aの特性劣化も考慮する場合、開口部6bの大きさは高周波チップ2が占める大きさと同等の大きさだけ開口されていることが好ましい。
The
前記配線層7は、絶縁基板7gの表面上にCu、Al、Agなどの良導電性金属を用いて形成された配線パターン7aおよびグランド面7bを有している(図1および図2の配線パターン7aおよびグランド面7bは単なる例示である。)。ただし、配線層7の表面上であって開口部6bの下方には配線パターン7aおよびグランド面7bは形成されていない。言い換えると、開口部6bを介して高周波チップ2に対向する配線パターン7aおよびグランド面7bは配線層7に存在していない。
The wiring layer 7 has a
下層8は、前記中間層5の下方に積層されている。ここで、本実施形態の中間層5はグランド層6および配線層7からなり、各層が100μm程度、合計200μm程度の厚さになっているとともに、表面層4が100μm程度の厚さになっているため、この下層8は高周波チップ2の回路要素2aから少なくとも300μm程度離隔させて積層されている。
The lower layer 8 is laminated below the
また、この下層8は、前記開口部6bと対向する位置に前記開口部6bと同等もしくは前記開口部6bよりも大きな面積を有する第2のグランド面8aを絶縁基板8gの表面上に有している。この第2のグランド面8aはCu、Al、Agなどの良導電性金属を用いて形成されており、図1に示すように下層8の表面の一部分に形成されている。ただし、この第2のグランド面8aは図示はしないが下層8の表面の全面に形成されていてもよい。
Further, the lower layer 8 has a
さらに、図2に示すように、この第2のグランド面8aは、第1のグランド面6aの開口部6bから下方に穿設されたスルーホール9を用いて第1のグランド面6aに電気的に接続されていることが好ましい。開口部6bをスルーホール9として用いることにより、第1のグランド面6aおよび第2のグランド面8aはグランド層6の開口部6bを利用して形成されたスルーホール9の側面を覆う筒状の金属膜9aによって連続的に接続される。
Further, as shown in FIG. 2, the
なお、この下層8の下方には配線層10やグランド面11aを有するグランド層11を積層させてもよい。
Note that a
次に、図1から図3を用いて、本実施形態の高周波チップ搭載用多層配線板3および高周波回路モジュール1の作用を説明する。ここで、図3は、インダクタの特性劣化を示すグラフである。
Next, the operation of the high-frequency chip mounting
本実施形態の高周波チップ搭載用多層配線板3は、図1および図2に示すように、表面層4、中間層5および下層8からなっている。表面層4を第1層と称すると、中間層5のグランド層6は第2層となり、その第2層たるグランド層6に第1のグランド面6aが形成されている。また、各層の厚さは均一に作られるため、高周波チップ搭載用多層配線板3の厚さが薄くなれば、表面層4、中間層5および下層8もそれぞれ均一に薄くなる。そのため、各層が薄くなると高周波チップ2の回路要素2a、特にインダクタの特性劣化が顕著に現れるほどに高周波チップ2が第1のグランド面6aに近接してしまう事態が生じる。
The high-frequency chip mounting
そこで、本実施形態のグランド層6の第1のグランド面6aには、高周波チップ2の回路要素2a、特にインダクタと対向する位置に開口部6bが形成されている。そのため、各層を薄く形成して高周波チップ2の配設位置と第1のグランド面6aとの間の距離が近づいてしまったとしても、その高周波チップ2の回路要素2aを第1のグランド面6aから遠ざけることができる。これにより、本実施形態の高周波チップ搭載用多層配線板3は、高周波チップ2がフリップチップ実装された際にその回路要素2a、特にインダクタと第1のグランド面6aとの間の距離が近づいてしまい、インダクタにに生じる不要な静電容量が大きくなってインダクタの特性劣化が生じてしまうことを防止することができる。
Therefore, an
また、本実施形態においては、高周波チップ2がフリップチップ実装された際に下層8が回路要素2aから回路要素2aの特性劣化が生じない距離(この距離については後に詳細に記載する。)だけ離隔した位置に積層されており、その下層8において第1のグランド面6aの開口部6bと対向する位置に前記開口部6bと同等もしくは前記開口部6bよりも大きな面積を有する第2のグランド面8aが形成されている。そのため、第1のグランド面6aおよび第2のグランド面8a全体としてのシールド効果は開口部6bを有しない第1のグランド面6aのシールド効果と同程度になり、開口部6bの形成によってシールド効果が劣化することはない。したがって、本実施形態の高周波チップ搭載用多層配線板3に高周波チップ2がフリップチップ実装された際、下層8もしくはその下層8よりも下方に積層された層に形成された配線パターン8cが原因となって不要なデジタルノイズが高周波チップ2に生じてしまうことを防止することができる。
In the present embodiment, when the high-
もっとも、前記開口部6bおよび前記第2のグランド面8aに挟まれる位置に前記配線層7の配線パターン7aまたはグランド面7bが形成されてしまえば、それら配線パターン7aまたはグランド面7bと高周波チップ2の回路要素2aとが結合し、回路要素2aの特性劣化につながってしまう。また、仮に配線層7が回路要素2aの特性劣化が生じない距離だけ離れて積層されていたとしても、配線パターン7aが開口部6bを介して高周波チップ2と対向位置に形成されていれば、高周波チップ2の回路要素2aにデジタルノイズの悪影響を与えてしまう。そのため、本実施形態の配線層7においては、開口部6bおよび前記第2のグランド面8aに挟まれる位置に配線パターン7aおよびグランド面7bが配置されないように形成されている。これにより、回路要素2aの特性劣化を防止することができるとともに、高周波チップ2の回路要素2aにデジタルノイズの影響を与えることを防止することができる。
However, if the
ここで、第2のグランド面8aを有する下層8を高周波チップ2の回路要素2aからどれだけ離隔させて積層させるかは、第2のグランド面8aにより回路要素2aが特性劣化するか否か、すなわち前記回路要素2aの特性劣化が生じない距離をもって決定される。高周波チップ2の回路要素2aのうちグランド面(本実施形態においては第2のグランド面8a)と近接させることにより特性劣化が最も生じやすいのはインダクタである。図3に示すように、グランド面との距離が0〜200μm程度である場合、インダクタはインダクタ−グランド間の容量が大きくなってその発信周波数が大きく変化するため、インダクタのQが低下する原因となることが知られている。しかし、グランド面との距離が200μm以上離れてしまえばその発信周波数はあまり変化しないことも知られている。したがって、本実施形態においては、回路要素2aの特性劣化が生じない距離を200μm以上の距離に設定することにより、高周波チップ2の回路要素2aが特性劣化してしまうこと、たとえばインダクタのQが低下してしまうことを防止することができる。
Here, how far the lower layer 8 having the
そして、前述した回路要素2aの特性劣化が生じない距離は、下層8よりも上方に積層させる表面層4ならびに中間層5のグランド層6および配線層7の厚さにより調節されている。本実施形態においては、各層の厚さが100μm程度であり、回路要素2aから少なくとも300μm程度離れるため、前述した200μm以上の距離の条件を満たす。もし各層が薄く形成されることにより表面層4および中間層5の合計厚さが200μm以下の厚さになってしまう場合、中間層5のグランド層6と下層8との間に他の配線層7やダミー層を積層させて200μm以上の距離の条件を満たすように調整する。
The distance at which the characteristic deterioration of the
ただし、図1に示すように、第1のグランド面6aと第2のグランド面8aとの間に配線層7がある場合、配線層7の配線パターン7aが開口部6bを介して高周波チップ2の対向位置に形成されていなくとも、配線層7の配線パターン7aから生じたデジタルノイズが開口部6bから進入することも考えられる。そのため、本実施形態の開口部6bは高周波チップ2のインダクタが占める大きさと同等の大きさだけ開口している。インダクタは高周波チップ2の表面2b上においてマイクロストリップラインを用いてコイル状に形成されているため、グランド面との間の容量が大きくなると共振現象を起こしてインピーダンスが低下しやすくなる。したがって、特性劣化が特に生じやすいインダクタの大きさにあわせて第1のグランド面6aに開口部6bを形成することにより、インピーダンスの低下を防止することができるとともに、デジタルノイズが進入してしまうことを最小限に抑えることができる。
However, as shown in FIG. 1, when there is a wiring layer 7 between the
もちろん、図2に示すように、第1のグランド面6aに形成された開口部6bを第2のグランド面8aと接続させるスルーホール9として形成することが最も好ましい。つまり、本実施形態においては、開口部6bをスルーホール9として用いることにより、第1のグランド面6aと第2のグランド面8aとの間に筒状の金属膜9aが形成され、その筒状の金属膜9aにより第1のグランド面6aと第2のグランド面8aとの間に形成された隙間を隔てることができる。これにより、第1のグランド面6aおよび第2のグランド面8aが開口部6bに形成されたスルーホール9を介して連続的に形成されるので、第1のグランド面6aと第2のグランド面8aとの間からデジタルノイズが進入してしまうことを防止することができる。
Of course, as shown in FIG. 2, the
また、本実施形態の高周波回路モジュール1は、前述した本実施形態の高周波チップ搭載用多層配線板3に高周波チップ2をフリップチップ実装することにより得られる。高周波チップ2をフリップチップ実装すると、回路要素2aが形成される高周波チップ2の表面2bが高周波チップ搭載用多層配線板3の表面層4に対峙し、回路要素2aが表面層4に近接しやすくなる。そのため、本実施形態の高周波回路モジュール1においては、前述の通り、高周波チップ搭載用多層配線板3の中間層5に第1のグランド面6aが形成されており、その第1のグランド面6aに開口部6bが形成されているので、フリップチップ実装された高周波チップ2の回路要素2aが特性劣化してしまうことを防止することができる。
The high-
また、本実施形態の高周波回路モジュール1においては、回路要素2aから回路要素2aの特性劣化が生じない距離だけ離隔した位置に第2のグランド面8aが形成されているので、デジタルノイズが高周波チップ2に生じてしまうことを防止することができる。
In the high
すなわち、本実施形態の高周波チップ搭載用多層配線板3および高周波回路モジュール1によれば、高周波チップ2の回路要素2aに近接する第1のグランド面6aに開口部6bを有しつつ、その開口部6bの対向位置に第2のグランド面8aを有していることから、各層を薄く形成させつつ回路要素2a(例えばインダクタ)とグランド面との対向距離を前記回路要素2aの特性劣化が生じない距離だけ離隔させることができるので、高周波チップ2の回路要素2aの特性、特にインダクタを劣化させずに高周波チップ搭載用多層配線板3を薄く形成することができるという効果を奏する。
That is, according to the
なお、本発明は、前述した実施形態などに限定されるものではなく、必要に応じて種々の変更が可能である。 In addition, this invention is not limited to embodiment mentioned above etc., A various change is possible as needed.
例えば、中間層5の配線層7は2枚以上積層されていても良いし、1枚も配線層7を積層させずにグランド層6のみによって中間層5を形成しても良い。
For example, two or more wiring layers 7 of the
また、本実施形態においては開口部6bがスルーホール9となるように形成されているが、他の実施形態においては、第1のグランド面6aのみに穴を設けて開口部6bを形成し、他の部分において第1のグランド面6aと第2のグランド面8aとを接続するスルーホール(図示せず)を形成してもよい。
In the present embodiment, the
1 高周波回路モジュール
2 高周波チップ
3 高周波チップ搭載用多層配線板
4 表面層
5 中間層
6 グランド層
6a 第1のグランド面
6b 開口部
7 配線層
8 下層
8a 第2のグランド面
9 スルーホール
9a 金属膜
DESCRIPTION OF
Claims (6)
前記表面層の下方において前記回路要素から前記回路要素の特性劣化が生じない距離だけ離隔させずに積層されているとともに、前記回路要素と対向する位置に開口部を有する第1のグランド面を有している中間層と、
前記中間層の下方において前記回路要素から前記回路要素の特性劣化が生じない距離だけ離隔させて積層されているとともに、前記開口部と対向する位置に前記開口部と同等もしくは前記開口部よりも大きな面積を有する第2のグランド面を有している下層と
を備えていることを特徴とする高周波チップ搭載用多層配線板。 A surface layer having connection terminals to be connected to the bumps when flip-chip mounting a high-frequency chip having circuit elements and bumps formed on the surface;
A first ground plane having an opening at a position facing the circuit element is provided below the surface layer without being separated from the circuit element by a distance that does not cause deterioration of characteristics of the circuit element. Intermediate layer,
Below the intermediate layer, the circuit elements are stacked apart from the circuit element by a distance that does not cause deterioration in characteristics of the circuit element, and are equal to or larger than the opening at a position facing the opening. A multilayer wiring board for mounting a high-frequency chip, comprising: a lower layer having a second ground plane having an area.
前記グランド層は、前記配線層よりも前記表面層に近接して積層されているとともに、前記第1のグランド面を有しており、
前記配線層は、前記開口部および前記第2のグランド面に挟まれる位置に配線パターンおよびグランド面を有していない
ことを特徴とする請求項1に記載の高周波チップ搭載用多層配線板。 The intermediate layer is composed of one ground layer and at least one wiring layer,
The ground layer is laminated closer to the surface layer than the wiring layer, and has the first ground surface.
2. The multilayer wiring board for mounting a high frequency chip according to claim 1, wherein the wiring layer does not have a wiring pattern and a ground surface at a position sandwiched between the opening and the second ground surface.
前記開口部は前記インダクタが占める大きさと同等の大きさだけ開口している
ことを特徴とする請求項1または請求項2に記載の高周波チップ搭載用多層配線板。 The circuit element is a coiled inductor formed using a microstrip line,
The multilayer wiring board for mounting a high-frequency chip according to claim 1 or 2, wherein the opening is opened by a size equivalent to a size occupied by the inductor.
ことを特徴とする請求項1から請求項3のいずれか1項に記載の高周波チップ搭載用多層配線板。 The said opening part is formed as a through-hole which electrically connects a said 1st ground surface and a said 2nd ground surface, The any one of Claims 1-3 characterized by the above-mentioned. Multi-layer wiring board for mounting high frequency chips.
ことを特徴とする請求項1から請求項4のいずれか1項に記載の高周波チップ搭載用多層配線板。 5. The multilayer wiring board for mounting a high-frequency chip according to claim 1, wherein the distance at which the characteristic deterioration of the circuit element does not occur is a distance of 200 μm or more.
回路要素およびバンプを表面に有しているとともに、前記バンプを前記高周波チップ搭載用多層配線板の接続端子に電気的に接続させながらフリップチップ実装されている高周波チップと
を備えていることを特徴とする高周波回路モジュール。 A multilayer wiring board for mounting a high-frequency chip according to any one of claims 1 to 5,
A circuit element and a bump are provided on the surface, and a high-frequency chip that is flip-chip mounted while electrically connecting the bump to a connection terminal of the multilayer wiring board for mounting the high-frequency chip. High frequency circuit module.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006252546A JP2008078184A (en) | 2006-09-19 | 2006-09-19 | Multilayer wiring board for mounting high-frequency chip, and high-frequency circuit module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006252546A JP2008078184A (en) | 2006-09-19 | 2006-09-19 | Multilayer wiring board for mounting high-frequency chip, and high-frequency circuit module |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008078184A true JP2008078184A (en) | 2008-04-03 |
Family
ID=39349987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006252546A Withdrawn JP2008078184A (en) | 2006-09-19 | 2006-09-19 | Multilayer wiring board for mounting high-frequency chip, and high-frequency circuit module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008078184A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011151367A (en) * | 2009-12-25 | 2011-08-04 | Sony Corp | Circuit board laminated module and electronic device |
JP2013251303A (en) * | 2012-05-30 | 2013-12-12 | Canon Inc | Semiconductor package and lamination type semiconductor package |
JP2015213151A (en) * | 2014-04-16 | 2015-11-26 | 株式会社村田製作所 | Semiconductor package and semiconductor module including the same |
-
2006
- 2006-09-19 JP JP2006252546A patent/JP2008078184A/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011151367A (en) * | 2009-12-25 | 2011-08-04 | Sony Corp | Circuit board laminated module and electronic device |
JP2013251303A (en) * | 2012-05-30 | 2013-12-12 | Canon Inc | Semiconductor package and lamination type semiconductor package |
JP2015213151A (en) * | 2014-04-16 | 2015-11-26 | 株式会社村田製作所 | Semiconductor package and semiconductor module including the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100917508B1 (en) | High-frequency module board device | |
US7978031B2 (en) | High frequency module provided with power amplifier | |
US6914500B2 (en) | Filter circuit device and method of manufacturing the same | |
US6822534B2 (en) | Laminated electronic component, laminated duplexer and communication device | |
US6707685B2 (en) | Multi-layer wiring board | |
US9648794B2 (en) | Wiring board and electronic apparatus | |
WO2009082003A1 (en) | Electromagnetic band gap element, and antenna and filter using the same | |
JP6168943B2 (en) | EBG structure, semiconductor device and circuit board | |
KR20030041951A (en) | High-frequency module device | |
JP2003264348A (en) | High frequency module | |
JP2006074014A (en) | Multilayer printed board, and method for controlling impedance of microstrip line | |
KR20040002389A (en) | High-frequency module and its manufacturing method | |
JP4492708B2 (en) | High frequency module | |
JP2008078184A (en) | Multilayer wiring board for mounting high-frequency chip, and high-frequency circuit module | |
US10950381B2 (en) | Surface-mounted LC device | |
JP4967241B2 (en) | Capacitor-embedded wiring board, manufacturing method thereof, and electronic device | |
JP4671333B2 (en) | Multilayer printed circuit board and electronic equipment | |
JP3081786B2 (en) | High frequency semiconductor device | |
JP2007165579A (en) | Semiconductor device | |
JP3798978B2 (en) | Multilayer wiring board | |
JP3935638B2 (en) | Multilayer wiring board | |
JP3796104B2 (en) | Multilayer wiring board | |
JP4328761B2 (en) | Electronic equipment | |
JP2005191411A (en) | High frequency integrated circuit device | |
JP2000277928A (en) | Multilayer wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20091201 |