JP2003179004A - Method for manufacturing semiconductor device and dicing device usable for the method - Google Patents

Method for manufacturing semiconductor device and dicing device usable for the method

Info

Publication number
JP2003179004A
JP2003179004A JP2001378711A JP2001378711A JP2003179004A JP 2003179004 A JP2003179004 A JP 2003179004A JP 2001378711 A JP2001378711 A JP 2001378711A JP 2001378711 A JP2001378711 A JP 2001378711A JP 2003179004 A JP2003179004 A JP 2003179004A
Authority
JP
Japan
Prior art keywords
substrate
resin
wiring
dicing
blade
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001378711A
Other languages
Japanese (ja)
Inventor
Masayuki Suzuki
雅之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Yonezawa Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Yonezawa Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP2001378711A priority Critical patent/JP2003179004A/en
Publication of JP2003179004A publication Critical patent/JP2003179004A/en
Pending legal-status Critical Current

Links

Landscapes

  • Polishing Bodies And Polishing Tools (AREA)
  • Dicing (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve the quality of semiconductor workpiece surfaces. <P>SOLUTION: A blade 10 is built of different materials suitable for dealing with different materials of the workpiece, and has a three-layer structure with a wire-dealing layer 10b at the middle sandwiched in between resin-dealing layers 10a on both sides. In a substrate 7 mounted with a multiplicity of elements, a base material 2h is provided for instance made of a glass-containing epoxy resin, an en-bloc molding 8 is formed thereon, and also power-feeding wires 2d to be copper-plated are provided on the dicing line. During the dicing process after the en-bloc molding process, the resin section of the substrate 7, the molding 8, and the wires 2d may be diced by one and the same blade 10 because the blade 10 is built of materials for properly dealing with the different materials of the workpiece, and this improves semiconductor device quality. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、一括モールド後のダイシングにおける品質
向上に適用して有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing technique, and more particularly to a technique effective when applied to quality improvement in dicing after collective molding.

【0002】[0002]

【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
2. Description of the Related Art The techniques described below are for studying the present invention,
The present invention was studied by the present inventors upon completion, and its outline is as follows.

【0003】樹脂封止形の半導体装置のうち、配線基板
などの基板に半導体チップを搭載し、これを樹脂モール
ドによって封止する半導体装置において、その製造効率
を向上させるために一括モールドと呼ばれるモールド方
法が考案されている。
Among resin-encapsulated semiconductor devices, a semiconductor device in which a semiconductor chip is mounted on a substrate such as a wiring substrate and encapsulated by a resin mold is called a collective mold in order to improve its manufacturing efficiency. A method has been devised.

【0004】前記一括モールドは、例えば、デバイス領
域(1つの半導体装置を形成する領域)が複数個区画形
成された多数個取り基板(配線基板)を用い、多数個取
り基板上の複数のデバイス領域それぞれに半導体チップ
を搭載した後、モールド金型の1つのキャビティによっ
て複数のデバイス領域を一括に覆った状態で樹脂モール
ドするものである。
The collective mold uses, for example, a multi-cavity substrate (wiring substrate) in which a plurality of device regions (regions for forming one semiconductor device) are formed, and a plurality of device regions on the multi-cavity substrate. After mounting a semiconductor chip on each of them, resin molding is performed with a plurality of device regions being collectively covered by one cavity of a molding die.

【0005】一括モールド後は、モールドによって形成
された樹脂部である一括封止部をダイシング装置を用い
てデバイス領域ごとにダイシングして個片化して半導体
装置となる。
After the collective molding, the collective sealing portion, which is the resin portion formed by the molding, is diced into individual device regions by using a dicing device to be individualized into a semiconductor device.

【0006】したがって、一括モールド後のダイシング
では、例えば、多数個取り基板が樹脂基板である場合、
多数個取り基板の樹脂部と、銅などからなる配線部と、
封止用樹脂からなる一括封止部とを切断用のブレードに
よって一緒に切断することになる。
Therefore, in dicing after batch molding, for example, when the multi-piece substrate is a resin substrate,
The resin part of the multi-piece board, the wiring part made of copper, etc.
The collective sealing portion made of the sealing resin is cut together with the cutting blade.

【0007】その結果、異なった複数の材質の部材を1
つのブレードによって一緒に切断するため、異なった複
数の材質の部材に対して中間的に相性の良い材質のブレ
ードを用いることになる。
As a result, one member made of a plurality of different materials is used.
Since the blades are cut together by one blade, a blade made of a material having a good compatibility is used for a plurality of members made of different materials.

【0008】なお、一括封止とその後のダイシング技術
については、例えば、特開2000−124163号公
報にその記載がある。
The collective sealing and the subsequent dicing technique are described in, for example, Japanese Patent Laid-Open No. 2000-124163.

【0009】[0009]

【発明が解決しようとする課題】ところが、前記技術の
ダイシングでは、異なった複数の材質の部材に対して中
間的に相性の良い材質のブレードで切断しているため、
個々の材質に対しては、最適な条件でダイシングできな
い。
However, in the dicing of the above technique, the blades made of a material having a good compatibility with each other are used for cutting the members made of a plurality of different materials.
Dicing cannot be performed under optimum conditions for individual materials.

【0010】したがって、刃物寿命や切削速度などのダ
イシングの加工条件に制約が付くことが問題となる。
Therefore, there is a problem that the dicing processing conditions such as the tool life and the cutting speed are restricted.

【0011】さらに、ダイシングによる被加工面やその
品質が不安定になることが問題である。
Another problem is that the surface to be processed and its quality become unstable due to dicing.

【0012】例えば、銅などからなる配線部を有した一
括モールド後の樹脂基板をダイシングする場合、銅は粘
り気を有しているため、被加工面に銅の配線部のバリな
どが突出することがあり、半導体装置の品質を低下させ
ることが問題である。
For example, when dicing a resin substrate having a wiring portion made of copper or the like after being collectively molded, since copper has a stickiness, burrs or the like of the wiring portion of copper should be projected on the surface to be processed. Therefore, there is a problem that the quality of the semiconductor device is deteriorated.

【0013】本発明の目的は、被加工面の品質向上を図
る半導体装置の製造方法およびそれに用いられるダイシ
ング装置を提供することにある。
An object of the present invention is to provide a semiconductor device manufacturing method for improving the quality of a surface to be processed and a dicing apparatus used for the same.

【0014】また、本発明のその他の目的は、ダイシン
グにおける刃物の寿命を向上させる半導体装置の製造方
法およびそれに用いられるダイシング装置を提供するこ
とにある。
Another object of the present invention is to provide a method of manufacturing a semiconductor device and a dicing apparatus used for the same for improving the life of a cutting tool in dicing.

【0015】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0016】[0016]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
Among the inventions disclosed in the present application, a brief description will be given to the outline of typical ones.
It is as follows.

【0017】すなわち、本発明は、異なった複数の材料
を有する基板を用いて組み立てられるものであり、それ
ぞれの材料に対応した複数の異なった特性の材料からな
る切断用のブレードによって前記基板を切断するもので
ある。
That is, the present invention is assembled using substrates having a plurality of different materials, and the substrates are cut by a cutting blade made of a plurality of materials having different characteristics corresponding to each material. To do.

【0018】また、本発明は、異なった複数の材料を有
する基板を切断するブレードが設けられたものであり、
それぞれの材料に対応した複数の異なった特性の材料か
らなる切断用の前記ブレードを有するものである。
Further, the present invention is provided with a blade for cutting a substrate having a plurality of different materials,
The blade for cutting is made of a plurality of materials having different characteristics corresponding to each material.

【0019】[0019]

【発明の実施の形態】以下の実施の形態では特に必要な
とき以外は同一または同様な部分の説明を原則として繰
り返さない。
BEST MODE FOR CARRYING OUT THE INVENTION In the following embodiments, the description of the same or similar parts will not be repeated in principle unless particularly necessary.

【0020】さらに、以下の実施の形態では便宜上その
必要があるときは、複数のセクションまたは実施の形態
に分割して説明するが、特に明示した場合を除き、それ
らはお互いに無関係なものではなく、一方は他方の一部
または全部の変形例、詳細、補足説明などの関係にあ
る。
Further, in the following embodiments, when there is a need for convenience, the description will be divided into a plurality of sections or embodiments, but unless otherwise specified, they are not unrelated to each other. The one is in a relationship such as a partial or whole modification of the other, details, and supplementary explanation.

【0021】また、以下の実施の形態において、要素の
数など(個数、数値、量、範囲などを含む)に言及する
場合、特に明示した場合および原理的に明らかに特定の
数に限定される場合などを除き、その特定の数に限定さ
れるものではなく、特定の数以上でも以下でも良いもの
とする。
Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, amount, range, etc.), it is limited to a specific number when explicitly stated and in principle. The number is not limited to the specific number except the case, and may be a specific number or more or less.

【0022】以下、本発明の実施の形態を図面に基づい
て詳細に説明する。なお、実施の形態を説明するための
全図において、同一の機能を有する部材には同一の符号
を付し、その繰り返しの説明は省略する。
Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for explaining the embodiments, members having the same function are designated by the same reference numerals, and the repeated description thereof will be omitted.

【0023】図1は本発明の実施の形態の半導体装置の
製造方法によって組み立てられるBGAの構造の一例を
示す外観斜視図、図2は図1に示すBGAの構造を示す
断面図、図3は本発明の半導体装置の製造方法で用いら
れるダイシング装置の主要部の基本構造の一例を示す構
成概念図、図4は図3に示すダイシング装置に設けられ
たブレードの構造の一例を示す斜視図、図5は図4に示
すA部の構造を示す部分拡大斜視図、図6は図5に示す
ブレードによる基板切断状態の一例を示す断面図、図7
は図1に示すBGAの組み立てにおける一括モールド後
のダイシング工程でのブレードの移動軌跡の一例を示す
平面図、図8は図7に示すブレードの移動軌跡の一例を
示す側面図、図9は図1に示すBGAの組み立てにおけ
る開始時の基板の構造の一例を示す断面図、図10は図
1に示すBGAの組み立てにおけるダイボンド時の基板
の構造の一例を示す断面図、図11は図1に示すBGA
の組み立てにおけるワイヤボンド時の基板の構造の一例
を示す断面図、図12は図1に示すBGAの組み立てに
おける基板清浄時の基板の構造の一例を示す断面図、図
13は図1に示すBGAの組み立てにおける一括モール
ド時の基板の構造の一例を示す部分断面図、図14は図
1に示すBGAの組み立てにおけるボール搭載時の基板
の構造の一例を示す断面図、図15は図1に示すBGA
の組み立てにおけるボール洗浄時の基板の構造の一例を
示す断面図、図16は図1に示すBGAの組み立てにお
けるダイシング時の基板の構造の一例を示す断面図、図
17は図16に示すダイシングによって個片化されたB
GAの構造の一例を示す斜視図である。
FIG. 1 is an external perspective view showing an example of the structure of a BGA assembled by the semiconductor device manufacturing method according to the embodiment of the present invention, FIG. 2 is a sectional view showing the structure of the BGA shown in FIG. 1, and FIG. FIG. 4 is a structural conceptual view showing an example of a basic structure of a main part of a dicing device used in the method for manufacturing a semiconductor device of the present invention, FIG. 4 is a perspective view showing an example of a structure of a blade provided in the dicing device shown in FIG. 5 is a partially enlarged perspective view showing the structure of the portion A shown in FIG. 4, FIG. 6 is a sectional view showing an example of a substrate cutting state by the blade shown in FIG. 5, and FIG.
FIG. 8 is a plan view showing an example of the locus of movement of the blade in the dicing process after collective molding in the assembly of the BGA shown in FIG. 1, FIG. 8 is a side view showing an example of the locus of movement of the blade shown in FIG. 7, and FIG. 1 is a cross-sectional view showing an example of the structure of the substrate at the start of assembly of the BGA shown in FIG. 1, FIG. 10 is a cross-sectional view showing an example of the structure of the substrate at the time of die bonding in the assembly of the BGA shown in FIG. 1, and FIG. 11 is shown in FIG. BGA to show
12 is a sectional view showing an example of the structure of the substrate at the time of wire bonding in the assembly of FIG. 12, FIG. 12 is a sectional view showing an example of the structure of the substrate at the time of cleaning the substrate of the BGA shown in FIG. 1, and FIG. 13 is the BGA shown in FIG. 14 is a partial cross-sectional view showing an example of the structure of the substrate at the time of collective molding in the assembly of FIG. 14, FIG. 14 is a cross-sectional view showing an example of the structure of the substrate at the time of ball mounting in the assembly of BGA shown in FIG. 1, and FIG. 15 is shown in FIG. BGA
16 is a cross-sectional view showing an example of the structure of the substrate at the time of ball cleaning in the assembly of FIG. 16, FIG. 16 is a cross-sectional view showing an example of the structure of the substrate at the time of dicing in the assembly of BGA shown in FIG. 1, and FIG. 17 is the dicing shown in FIG. Individualized B
It is a perspective view which shows an example of a structure of GA.

【0024】図1、図2に示す本実施の形態の半導体装
置の製造方法によって組み立てられる半導体装置は、B
GA(Ball Grid Array)9と呼ばれ、その外部接続用の
電極である複数の半田バンプ3が、パッケージ基板2の
裏面2b上に複数行/複数列によって構成されるアレイ
状に配列されているものである。
The semiconductor device assembled by the method for manufacturing a semiconductor device of the present embodiment shown in FIGS.
A plurality of solder bumps 3 which are called GA (Ball Grid Array) 9 and which are electrodes for external connection are arranged on the back surface 2b of the package substrate 2 in an array formed by a plurality of rows / a plurality of columns. It is a thing.

【0025】また、BGA9は、図7に示すような複数
のデバイス領域7aと、複数のデバイス領域7aを隔て
るダイシングライン7bとが形成された基板である多数
個取り基板(配線基板)7を用いて、ダイシングライン
7bによって区画形成された複数のデバイス領域7aを
一括に覆う状態で樹脂モールドし(以降、これを一括モ
ールドという)、これによって形成された図6に示す一
括モールド部(一括封止部)8と多数個取り基板7とを
モールド後にダイシングして個片化したものである。
Further, the BGA 9 uses a multi-cavity substrate (wiring substrate) 7 which is a substrate on which a plurality of device regions 7a and dicing lines 7b separating the plurality of device regions 7a are formed as shown in FIG. Then, resin molding is performed in a state of collectively covering the plurality of device regions 7a defined by the dicing lines 7b (hereinafter, this is referred to as collective molding), and the collective molding portion (collective sealing) formed by this shown in FIG. The part 8 and the multi-piece substrate 7 are diced into individual pieces after molding.

【0026】その際、図4および図5に示す多層構造の
ブレード10を用いてダイシングが行われたものであ
る。
At this time, dicing was performed using the multi-layered blade 10 shown in FIGS. 4 and 5.

【0027】また、図2に示すように、BGA9では、
パッケージ基板2のチップ搭載面である主面2aとその
反対側の裏面2bとの両面に、例えば、ポリイミド樹脂
などからなるソルダレジスト2gが形成されており、か
つ、パッケージ基板2は、その内部にもガラス入りエポ
キシ樹脂などの基材2hを有している。
Further, as shown in FIG. 2, in the BGA9,
A solder resist 2g made of, for example, a polyimide resin is formed on both surfaces of the main surface 2a which is the chip mounting surface of the package substrate 2 and the back surface 2b on the opposite side thereof, and the package substrate 2 is provided inside thereof. Also has a base material 2h such as an epoxy resin containing glass.

【0028】BGA9の構造について説明すると、半導
体チップ1が搭載されたパッケージ基板2と、半導体チ
ップ1の主面1bに形成された表面電極であるパッド1
aとこれに対応するパッケージ基板2の接続端子(端
子)2cとを接続するボンディングワイヤ4と、半導体
チップ1およびボンディングワイヤ4を封止し、かつパ
ッケージ基板2の主面2a側に形成された樹脂封止体6
と、パッケージ基板2の裏面2bに外部電極としてアレ
イ状に配列されて設けられた複数の半田バンプ3とから
構成されている。
The structure of the BGA 9 will be described. The package substrate 2 on which the semiconductor chip 1 is mounted and the pad 1 which is a surface electrode formed on the main surface 1b of the semiconductor chip 1.
The bonding wire 4 for connecting a and the corresponding connection terminal (terminal) 2c of the package substrate 2, the semiconductor chip 1 and the bonding wire 4 are sealed, and formed on the main surface 2a side of the package substrate 2. Resin sealing body 6
And a plurality of solder bumps 3 arranged in an array on the back surface 2b of the package substrate 2 as external electrodes.

【0029】なお、樹脂封止工程で、一括モールドに用
いられるモールド樹脂は、例えば、熱硬化性のエポキシ
樹脂などであり、これによって図6に示す一括モールド
部8が形成され、さらに、その後のダイシングによって
個片化されて樹脂封止体6が形成される。
The molding resin used for the collective molding in the resin sealing step is, for example, a thermosetting epoxy resin, which forms the collective molding section 8 shown in FIG. The resin sealing body 6 is formed by dicing into individual pieces.

【0030】また、パッケージ基板2には、その裏面2
b上に、半田バンプ3が取り付けられる電極である複数
のバンプランド2eが形成され、さらに、内部の基材2
hにはこのバンプランド2eに対応してビアホール2f
が形成されている。
The package substrate 2 has a back surface 2
A plurality of bump lands 2e, which are electrodes to which the solder bumps 3 are attached, are formed on the surface b, and the base material 2 inside
The via hole 2f corresponds to the bump land 2e in h.
Are formed.

【0031】さらに、パッケージ基板2には、その主面
2a側の接続端子2cと接続されるとともに銅箔などか
らなる複数の配線(配線部)2dが形成され、さらに、
この配線2dの一部を覆う絶縁層であるソルダレジスト
2gが形成されている。
Further, the package substrate 2 is formed with a plurality of wirings (wiring portions) 2d made of copper foil or the like and connected to the connection terminals 2c on the main surface 2a side thereof.
A solder resist 2g which is an insulating layer is formed to cover a part of the wiring 2d.

【0032】また、図2に示すように、半導体チップ1
は、例えば、シリコンなどによって形成され、かつその
主面1bに半導体集積回路が形成されるとともに、主面
1bの周縁部には外部電極である複数のパッド1aが形
成されている。
Further, as shown in FIG. 2, the semiconductor chip 1
Are formed of, for example, silicon, a semiconductor integrated circuit is formed on the main surface 1b, and a plurality of pads 1a which are external electrodes are formed on the peripheral portion of the main surface 1b.

【0033】さらに、半導体チップ1は、接着材である
ダイボンド材5によってパッケージ基板2の主面2aの
ほぼ中央付近に固着されている。
Further, the semiconductor chip 1 is fixed to the package substrate 2 near the center of the main surface 2a by a die bond material 5 which is an adhesive material.

【0034】また、ワイヤボンディングによって接続さ
れるボンディングワイヤ4は、例えば、金線などであ
り、半導体チップ1のパッド1aとこれに対応するパッ
ケージ基板2の接続端子2cとを接続している。
The bonding wire 4 connected by wire bonding is, for example, a gold wire, and connects the pad 1a of the semiconductor chip 1 and the corresponding connection terminal 2c of the package substrate 2 to each other.

【0035】さらに、外部接続用の電極である複数の半
田バンプ3が、パッケージ基板2の裏面2bの各バンプ
ランド2eに取り付けられ、その中央部を除いた状態で
複数行/複数列によって構成されてアレイ状に配列され
ている。
Further, a plurality of solder bumps 3 which are electrodes for external connection are attached to each bump land 2e on the back surface 2b of the package substrate 2, and are formed by a plurality of rows / a plurality of columns except the central portion thereof. Are arranged in an array.

【0036】次に、図3に示す本実施の形態の半導体装
置の製造方法で用いられるダイシング装置11について
説明する。
Next, the dicing apparatus 11 used in the method of manufacturing the semiconductor device of the present embodiment shown in FIG. 3 will be described.

【0037】図3に示すダイシング装置11は、例え
ば、一括モールドタイプのBGA9を組み立てる際の一
括モールド後のダイシング工程で使用されるものであ
り、異なった複数の材料を有する配線基板である多数個
取り基板7をダイシングするものである。
The dicing apparatus 11 shown in FIG. 3 is used, for example, in a dicing process after collective molding when assembling a collective mold type BGA 9, and is a wiring board having a plurality of different materials. The dicing substrate 7 is diced.

【0038】本実施の形態では、基材2hやソルダレジ
スト2gなどの樹脂部と、給電ラインなどの金属の配線
(配線部)2dと、一括モールド部8を形成する封止用
樹脂からなる他の樹脂部とを一緒にダイシングするもの
であり、したがって、一括モールド部8を含む多数個取
り基板7のそれぞれの材料に対応した複数の異なった特
性の材料からなる切断用のブレード10が設けられてい
る。
In this embodiment, a resin portion such as the base material 2h and the solder resist 2g, a metal wiring (wiring portion) 2d such as a power supply line, and a sealing resin forming the collective molding portion 8 are used. Therefore, the cutting blade 10 made of a plurality of materials having different characteristics corresponding to the respective materials of the multi-cavity substrate 7 including the collective molding portion 8 is provided. ing.

【0039】なお、基材2hやソルダレジスト2gなど
の樹脂部と、一括モールド部8を形成する封止用樹脂か
らなる他の樹脂部は、ほぼ同等の樹脂部と見なし、した
がって、本実施の形態のダイシング装置11のブレード
10は、図5に示すように、前記樹脂部および前記他の
樹脂部に対応した特性の材料の樹脂対応層10aを表裏
面に有し、両側の樹脂対応層10aに挟まれて配線対応
層10bが形成されている。
The resin portion such as the base material 2h and the solder resist 2g and the other resin portion made of the sealing resin forming the collective molding portion 8 are regarded as substantially the same resin portion, and therefore, in the present embodiment. As shown in FIG. 5, the blade 10 of the dicing apparatus 11 of the embodiment has resin corresponding layers 10a made of a material having characteristics corresponding to the resin portion and the other resin portions on the front and back surfaces, and the resin corresponding layers 10a on both sides are provided. The wiring corresponding layer 10b is formed so as to be sandwiched between.

【0040】つまり、ブレード10は、その表裏面に配
置された樹脂対応層10aと、両側の樹脂対応層10a
に挟まれた配線対応層10bとによって構成された3層
構造のものであり、隣り合ったそれぞれの層が貼り付け
られてブレード10を構成している。
In other words, the blade 10 has a resin-corresponding layer 10a disposed on the front and back surfaces thereof and resin-corresponding layers 10a on both sides.
It has a three-layer structure composed of the wiring corresponding layer 10b sandwiched between the two layers, and the adjacent layers are attached to form the blade 10.

【0041】ここで、図6を用いてブレード10の詳細
の特徴を具体例で説明する。
Here, detailed features of the blade 10 will be described with reference to FIG.

【0042】図6に示す多数個取り基板7は、主に、基
材2hが、ガラス入りエポキシ樹脂などからなり、そこ
に、熱硬化性樹脂などからなる一括モールド部8が形成
されているとともに、さらに、ダイシングライン7b
(図7参照)上に銅めっき用の給電ラインであり、かつ
難切削材料である配線2dが形成されており、したがっ
て、一括モールド後のダイシングの際には、多数個取り
基板7の樹脂部と、一括モールド部8である他の樹脂部
と、配線2dとを一緒にダイシングすることになる。
In the multi-cavity substrate 7 shown in FIG. 6, the base material 2h is mainly made of glass-filled epoxy resin or the like, and the collective mold portion 8 made of thermosetting resin or the like is formed thereon. , Further dicing line 7b
(See FIG. 7) A wiring 2d which is a power supply line for copper plating and which is a difficult-to-cut material is formed on the upper surface. Therefore, at the time of dicing after batch molding, the resin portion of the multi-cavity substrate 7 is formed. Then, the other resin portion which is the collective molding portion 8 and the wiring 2d are diced together.

【0043】そこで、ブレード10は、被加工物のそれ
ぞれの材料に対応して異なった特性の材料からなり、中
央部に配線対応層10bが形成され、かつその両側に樹
脂対応層10aが形成された3層構造のものとなる。
Therefore, the blade 10 is made of a material having different characteristics corresponding to each material of the workpiece, the wiring corresponding layer 10b is formed in the central portion, and the resin corresponding layer 10a is formed on both sides thereof. It has a three-layer structure.

【0044】なお、ブレード10を構成する材料の特性
は、砥粒の材質、砥粒の大きさ、砥粒の密度および砥粒
保持材の脆性度などによって決定される。
The characteristics of the material forming the blade 10 are determined by the material of the abrasive grains, the size of the abrasive grains, the density of the abrasive grains and the brittleness of the abrasive grain holding material.

【0045】例えば、前記砥粒の材質は、ダイヤモンド
やナイトライドなどであり、また、前記砥粒保持材は、
樹脂系の接着材などである。
For example, the material of the abrasive grains is diamond or nitride, and the abrasive grain holding material is
Resin-based adhesives and the like.

【0046】そこで、図6に示すブレード10の場合、
砥粒の材質として、例えば、配線対応層10bおよび樹
脂対応層10aともダイヤモンドを使用し、その際、砥
粒の粒の大きさは、配線2dを削る配線対応層10bで
は樹脂対応層10aより粒の小さなダイヤモンドを使用
する。
Therefore, in the case of the blade 10 shown in FIG.
As the material of the abrasive grains, for example, diamond is used for both the wiring corresponding layer 10b and the resin corresponding layer 10a. At that time, the size of the abrasive grains is larger than that of the resin corresponding layer 10a in the wiring corresponding layer 10b for cutting the wiring 2d. Use a small diamond.

【0047】さらに、砥粒の密度は、樹脂対応層10a
を大きく、配線対応層10bを小さくする。
Further, the density of the abrasive grains is determined by the resin corresponding layer 10a.
Is made larger and the wiring corresponding layer 10b is made smaller.

【0048】すなわち、比較的硬質の配線対応層10b
で主に配線2dを削り、配線対応層10bより軟質な樹
脂対応層10aで主に樹脂部を削る。
That is, the relatively hard wiring corresponding layer 10b
The wiring 2d is mainly shaved, and the resin portion is shaved mainly by the resin corresponding layer 10a which is softer than the wiring corresponding layer 10b.

【0049】また、砥粒保持材である接着材としては、
樹脂対応層10aと配線対応層10bとで同じ程度の脆
性度のものを用いる。これは、ブレード10における配
線対応層10bと樹脂対応層10aの摩耗の度合いを同
じにするためである。
Further, as the adhesive as the abrasive grain holding material,
The resin corresponding layer 10a and the wiring corresponding layer 10b having the same degree of brittleness are used. This is for equalizing the degree of wear of the wiring corresponding layer 10b and the resin corresponding layer 10a in the blade 10.

【0050】このようにして形成された図6に示すブレ
ード10の幅は、例えば、250〜300μm程度であ
り、その直径は、2インチまたは3インチ程度である
が、ブレード10の幅や直径は、これらに限定されるも
のではない。
The width of the blade 10 shown in FIG. 6 thus formed is, for example, about 250 to 300 μm, and the diameter thereof is about 2 inches or 3 inches. However, the present invention is not limited to these.

【0051】また、配線対応層10bや樹脂対応層10
aのそれぞれの幅は、それぞれがダイシングする被加工
物の大きさや幅によって決まるものである。
In addition, the wiring corresponding layer 10b and the resin corresponding layer 10
The width of each a is determined by the size and width of the workpiece to be diced.

【0052】したがって、多数個取り基板7や一括モー
ルド部8などのそれぞれの部材は、それぞれの前記部材
に対応した材料からなる配線対応層10bや樹脂対応層
10a、または、それぞれの前記部材の位置に対応した
位置に配置される配線対応層10bや樹脂対応層10a
によって切断する。
Therefore, the respective members such as the multi-piece substrate 7 and the collective molding section 8 are the wiring corresponding layer 10b and the resin corresponding layer 10a made of the materials corresponding to the respective members, or the positions of the respective members. Wiring corresponding layer 10b and resin corresponding layer 10a arranged at positions corresponding to
Disconnect by.

【0053】例えば、多数個取り基板7に形成された給
電ラインなどの配線2dは、ブレード10の配線対応層
10bによって切断し、また、配線2dの切断と一緒
に、基材2hや一括モールド部8などの樹脂部もブレー
ド10の樹脂対応層10aによって切断する。
For example, the wiring 2d such as a power supply line formed on the multi-piece substrate 7 is cut by the wiring corresponding layer 10b of the blade 10, and the base material 2h and the collective molding part are cut together with the cutting of the wiring 2d. The resin portion such as 8 is also cut by the resin corresponding layer 10a of the blade 10.

【0054】これにより、配線2dを含んだ領域はブレ
ード10の配線対応層10bによって切断するため、多
数個取り基板7の被加工面に銅の配線2dのバリなどが
突出することを防止でき、その結果、BGA9のダイシ
ング(個片化)による品質の低下を阻止することができ
る。
As a result, the region including the wiring 2d is cut by the wiring corresponding layer 10b of the blade 10, so that it is possible to prevent the burr of the copper wiring 2d from protruding from the processed surface of the multi-cavity substrate 7. As a result, it is possible to prevent the quality of the BGA 9 from being degraded by dicing (individualization).

【0055】次に、本実施の形態における半導体装置
(BGA9)の製造方法について説明する。
Next, a method of manufacturing the semiconductor device (BGA 9) in this embodiment will be described.

【0056】なお、本実施の形態のBGA9の製造方法
は、複数のデバイス領域7aがマトリクス配置で繋がっ
て形成された図7、図9に示す配線基板である多数個取
り基板7を用い、この多数個取り基板7に区画形成され
た複数の同サイズのデバイス領域7aを一括に覆う状態
で樹脂モールドして、その後、ダイシングによって個片
化してBGA9を製造するものである。
The method of manufacturing the BGA 9 of this embodiment uses the multi-cavity substrate 7 which is a wiring substrate shown in FIGS. 7 and 9 in which a plurality of device regions 7a are connected in a matrix arrangement. The BGA 9 is manufactured by resin-molding a plurality of device regions 7a of the same size, which are partitioned and formed on the multi-piece substrate 7, in a state that they are collectively covered, and then diced into individual pieces.

【0057】まず、基材2hなどの樹脂部と金属の配線
(配線部)2dとを有するとともに、複数のデバイス領
域7aが形成された基板である図9に示す多数個取り基
板(配線基板)7を準備する。
First, a multi-piece substrate (wiring substrate) shown in FIG. 9 which is a substrate having a resin portion such as a base material 2h and a metal wiring (wiring portion) 2d and formed with a plurality of device regions 7a. Prepare 7.

【0058】その後、多数個取り基板7のデバイス領域
7aに半導体チップ1を搭載する図10に示すチップマ
ウントを行う。
After that, the chip mounting shown in FIG. 10 for mounting the semiconductor chip 1 on the device region 7a of the multi-piece substrate 7 is performed.

【0059】すなわち、主面1b上に複数のパッド1a
を有する半導体チップ1を多数個取り基板7の各々のデ
バイス領域7a上に配置して、図2に示すように、半導
体チップ1の裏面1cとそれぞれのデバイス領域7aに
塗布されたダイボンド材5とを接合する。
That is, a plurality of pads 1a are formed on the main surface 1b.
A plurality of semiconductor chips 1 having the above are arranged on each device region 7a of the multi-piece substrate 7, and as shown in FIG. 2, the back surface 1c of the semiconductor chip 1 and the die-bonding material 5 applied to each device region 7a. To join.

【0060】続いて、図11に示すワイヤボンディング
を行う。
Subsequently, wire bonding shown in FIG. 11 is performed.

【0061】その際、半導体チップ1のパッド1aとこ
れに対応する多数個取り基板7における各パッケージ基
板2の接続端子2cとを金線などのボンディングワイヤ
4によってワイヤボンディングして両者を電気的に接続
する。
At this time, the pads 1a of the semiconductor chip 1 and the corresponding connection terminals 2c of each package substrate 2 on the multi-piece substrate 7 are wire-bonded by a bonding wire 4 such as a gold wire to electrically connect them. Connecting.

【0062】その後、図12に示すように、多数個取り
基板7の清浄化を図る。
Thereafter, as shown in FIG. 12, the multi-piece substrate 7 is cleaned.

【0063】ここでは、多数個取り基板7のパッケージ
基板2の主に主面2aをプラズマクリーニング(プラズ
マエッチング)によって清浄する。
Here, mainly the main surface 2a of the package substrate 2 of the multi-piece substrate 7 is cleaned by plasma cleaning (plasma etching).

【0064】その際、チャンバ20内にワイヤボンディ
ング済みの多数個取り基板7を配置し、例えば、Arガ
スなどを用いてプラズマクリーニングを行う。
At this time, the multi-piece substrate 7 that has been wire-bonded is placed in the chamber 20, and plasma cleaning is performed using, for example, Ar gas.

【0065】その後、図13に示すように、モールド金
型21の上金型21aと下金型21bとによって樹脂封
止を行う。
After that, as shown in FIG. 13, resin molding is performed by the upper mold 21a and the lower mold 21b of the mold 21.

【0066】なお、モールド金型21の上金型21aに
は(下金型21bでもよい)、多数個取り基板7の複数
のデバイス領域7aにそれぞれ搭載された複数の半導体
チップ1を一括で覆う大きなキャビティ21cが形成さ
れている。
The upper die 21a of the molding die 21 (or the lower die 21b may be covered) collectively covers the plurality of semiconductor chips 1 mounted in the plurality of device regions 7a of the multi-cavity substrate 7. A large cavity 21c is formed.

【0067】そこで、図13に示すように、モールド金
型21の上金型21aと下金型21bとの間に、それぞ
れのデバイス領域7aに半導体チップ1が搭載された多
数個取り基板7をセットし、1つのキャビティ21cに
よって複数のデバイス領域7aを一括に覆った後、上金
型21aと下金型21bとによって多数個取り基板7を
クランプする。
Therefore, as shown in FIG. 13, between the upper die 21a and the lower die 21b of the molding die 21, the multi-piece substrate 7 on which the semiconductor chips 1 are mounted in the respective device regions 7a is provided. After setting and covering a plurality of device regions 7a collectively by one cavity 21c, the multi-cavity substrate 7 is clamped by the upper mold 21a and the lower mold 21b.

【0068】続いて、この状態でキャビティ21cに封
止用樹脂を供給して複数の半導体チップ1やボンディン
グワイヤ4などを一括モールドする。
Subsequently, in this state, a sealing resin is supplied to the cavity 21c to collectively mold the plurality of semiconductor chips 1, bonding wires 4 and the like.

【0069】なお、前記封止用樹脂として、例えば、エ
ポキシ系の熱硬化性樹脂などを用いる。
As the sealing resin, for example, an epoxy thermosetting resin or the like is used.

【0070】これによって、複数の半導体チップ1を一
体で覆った図8に示す一括モールド部8を形成する。
As a result, the collective mold portion 8 shown in FIG. 8 that integrally covers the plurality of semiconductor chips 1 is formed.

【0071】その後、図14に示すように、半田バンプ
3の搭載を行う。
After that, as shown in FIG. 14, the solder bumps 3 are mounted.

【0072】ここでは、多数個取り基板7におけるパッ
ケージ基板2の裏面2b側を上方に向け、複数の半田バ
ンプ3を真空吸着保持したボール搭載用治具22をその
上方に配置し、これによって、多数個取り基板7の上方
から各パッケージ基板2の裏面2b上の複数のバンプラ
ンド2eの上に半田バンプ電極を形成する。
Here, the back surface 2b side of the package substrate 2 in the multi-cavity substrate 7 faces upward, and the ball mounting jig 22 holding the plurality of solder bumps 3 by vacuum suction is arranged above it. Solder bump electrodes are formed on the plurality of bump lands 2e on the back surface 2b of each package substrate 2 from above the multi-piece substrate 7.

【0073】その際、半田バンプ3を、各バンプランド
2eに、例えば、赤外線リフローなどによって溶融させ
て取り付ける。
At that time, the solder bumps 3 are attached to the respective bump lands 2e by being melted by, for example, infrared reflow.

【0074】なお、半田バンプ3の取り付けについて
は、一括モールド後のダイシング前に行ってもよいし、
あるいは、ダイシング後に行ってもよい。
The solder bumps 3 may be attached before the dicing after the collective molding,
Alternatively, it may be performed after dicing.

【0075】続いて、図15に示すように、半田バンプ
3の洗浄を行う。
Then, as shown in FIG. 15, the solder bumps 3 are washed.

【0076】その後、図16に示すように、ダイシング
装置11(図3参照)の切断用のブレード10を用いて
ダイシングを行う。
Thereafter, as shown in FIG. 16, dicing is performed using the cutting blade 10 of the dicing device 11 (see FIG. 3).

【0077】ここでは、樹脂封止によって形成された一
括モールド部8と多数個取り基板7とを、デバイス領域
7a単位に図4、図5に示すブレード10を用いて分割
して個片化する。
Here, the collective molding portion 8 formed by resin sealing and the multi-cavity substrate 7 are divided into individual device regions 7a by using the blade 10 shown in FIGS. 4 and 5. .

【0078】なお、図3に示すダイシング装置11のブ
レード10は、多数個取り基板7の基材2hなどの樹脂
部や一括モールド部8を形成する封止用樹脂である他の
樹脂部と、多数個取り基板7の配線2dとの両者にそれ
ぞれ対応した2つの異なった特性の材料からなるもので
ある。
The blade 10 of the dicing machine 11 shown in FIG. 3 includes a resin portion such as the base material 2h of the multi-piece substrate 7 and another resin portion which is a sealing resin forming the collective molding portion 8, It is made of a material having two different characteristics corresponding to both the wiring 2d of the multi-cavity substrate 7.

【0079】すなわち、ブレード10は、封止用樹脂や
多数個取り基板7の基材2hなどの樹脂材に対応した樹
脂対応層10aと、配線2dなどの金属材に対応した配
線対応層10bとからなり、例えば、その厚さ方向の中
央部に配線対応層10bが配置され、その両側に樹脂対
応層10aが配置された3層構造のものである。
That is, the blade 10 includes a resin corresponding layer 10a corresponding to a resin material such as a sealing resin and a base material 2h of the multi-piece substrate 7 and a wiring corresponding layer 10b corresponding to a metal material such as a wiring 2d. For example, it has a three-layer structure in which the wiring corresponding layer 10b is arranged in the center portion in the thickness direction and the resin corresponding layer 10a is arranged on both sides thereof.

【0080】多数個取り基板7のダイシング時には、図
3に示すように、まず、支持プレート13に貼り付けら
れたダイシングシート15上に、多数個取り基板7上に
形成された一括モールド部8の表面(天井面)側を固定
して、これをダイシング装置11のステージ12上に配
置して、多数個取り基板7の外部端子取り付け面側から
ブレード10を進入させてダイシングを行う。
At the time of dicing the multi-cavity substrate 7, as shown in FIG. 3, first, the batch molding section 8 formed on the multi-cavity substrate 7 is formed on the dicing sheet 15 attached to the support plate 13. The front surface (ceiling surface) side is fixed, this is arranged on the stage 12 of the dicing device 11, and the blade 10 is inserted from the external terminal mounting surface side of the multi-piece substrate 7 to perform dicing.

【0081】なお、図7は、多数個取り基板7における
ブレード10の走行軌跡14を示すものであるが、その
うち、2点鎖線部は切断を行っていない空送り走行16
を示している。
Incidentally, FIG. 7 shows the traveling locus 14 of the blade 10 on the multi-piece substrate 7, of which the two-dot chain line part is the idle feed traveling 16 which is not cut.
Is shown.

【0082】さらに、図7では、まず、多数個取り基板
7の長手方向に平行な方向に切断を行い、その後、多数
個取り基板7の幅方向の切断を行う場合を示している。
Further, FIG. 7 shows a case where first, the multi-cavity substrate 7 is cut in a direction parallel to the longitudinal direction, and then the multi-cavity substrate 7 is cut in the width direction.

【0083】また、図8に示すように、ここでのダイシ
ング方式は、ブレード10の回転方向と多数個取り基板
7との関係が、常にダウンカット方式となるように、切
断を行っている。
Further, as shown in FIG. 8, in the dicing method here, cutting is performed so that the relationship between the rotating direction of the blade 10 and the multi-piece substrate 7 is always a down-cut method.

【0084】ただし、図7に示すブレード10の走行軌
跡14は、これに限定されるものではなく、さらに、多
数個取り基板7の長手方向と幅方向の切断順序において
もいずれを先に行ってもよい。
However, the running locus 14 of the blade 10 shown in FIG. 7 is not limited to this, and further, in the cutting order of the multi-piece substrate 7 in the longitudinal direction and the width direction, either one is performed first. Good.

【0085】また、ダウンカット方式についてもこれに
限定されるものではなく、ダウンカット方式と反対の関
係になるアッパーカット方式で行ってもよく、さらに、
ダウンカット方式とアッパーカット方式とを組み合わせ
て行ってもよい。
The down-cut method is not limited to this, and the upper-cut method, which has the opposite relationship to the down-cut method, may be used.
The down-cut method and the upper-cut method may be combined.

【0086】なお、切断時のブレード10の回転数およ
び走行速度は、例えば、ブレード10の直径が3インチ
の場合、回転数が20000rpmで、かつ走行速度
は、100mm/sec程度であるが、これらの加工条
件は、被加工物の厚さや材質(例えば、多数個取り基板
7の厚さや材質、さらに、一括モールド部8の厚さや材
質など)、あるいは、ブレード10の大きさなどによっ
て種々変更可能なものである。
When the blade 10 has a diameter of 3 inches, the rotational speed and the running speed of the blade 10 at the time of cutting are 20000 rpm and the running speed is about 100 mm / sec. The processing conditions of can be variously changed depending on the thickness and material of the workpiece (for example, the thickness and material of the multi-cavity substrate 7 and the thickness and material of the collective molding portion 8) or the size of the blade 10. It is something.

【0087】以上により、ブレード10によって多数個
取り基板7がデバイス領域7aごとに切断されて図1お
よび図17に示すBGA9を製造できる。
As described above, the multi-cavity substrate 7 is cut into the device regions 7a by the blade 10 and the BGA 9 shown in FIGS. 1 and 17 can be manufactured.

【0088】本実施の形態の半導体装置(BGA9)の
製造方法では、一括モールド後のダイシング工程におい
て、異なった複数の材料を有する基板を切断する際に、
それぞれの材料に対応した複数の異なった特性の材料か
らなるブレード10によって切断することにより、それ
ぞれの異なった材料に適した状態で切断を行うことがで
きる。
In the method of manufacturing the semiconductor device (BGA 9) of the present embodiment, when dicing a substrate having a plurality of different materials in the dicing step after the collective molding,
By cutting with the blade 10 made of a plurality of materials having different characteristics corresponding to each material, the cutting can be performed in a state suitable for each different material.

【0089】したがって、ブレード10によって切断さ
れた被加工面の品質を向上させることができる。
Therefore, the quality of the processed surface cut by the blade 10 can be improved.

【0090】つまり、基板の前記被加工面における切断
バリやチッピングの発生を防ぐことができ、その結果、
前記被加工面の品質を安定化して良好な状態にすること
ができる。
That is, it is possible to prevent cutting burrs and chipping from occurring on the surface of the substrate to be processed, and as a result,
It is possible to stabilize the quality of the surface to be processed and bring it into a good state.

【0091】例えば、本実施の形態のように、前記基板
が、その基材2hなどの樹脂部と、銅からなる配線2d
とを有する多数個取り基板7であり、さらに、この多数
個取り基板7と封止用樹脂からなる他の樹脂部である一
括モールド部8とを一緒に切断する際に、その被加工面
に銅などの切断バリが突出して形成されることを防げ
る。
For example, as in this embodiment, the substrate has a resin portion such as the base material 2h and the wiring 2d made of copper.
And a multi-cavity substrate 7 having a plurality of multi-cavity substrates 7 and a collective molding portion 8 which is another resin portion made of a sealing resin. It is possible to prevent cutting burrs such as copper from protruding.

【0092】また、それぞれの異なった材料に適した状
態で多数個取り基板7を切断することができるため、ブ
レード10(刃物)の寿命や切削速度などのダイシング
時の加工条件の制約を付けることなく、多数個取り基板
7の加工を行うことができる。
Further, since it is possible to cut the multi-piece substrate 7 in a state suitable for each different material, it is necessary to limit the processing conditions during dicing such as the life of the blade 10 (cutting tool) and the cutting speed. Instead, the multi-piece substrate 7 can be processed.

【0093】これによって、一括モールド後のダイシン
グの作業性を向上できる。
As a result, the workability of dicing after collective molding can be improved.

【0094】また、一括モールド部8を含む多数個取り
基板7のそれぞれの異なった材料に適した状態のブレー
ド10を用いて多数個取り基板7および一括モールド部
8を切断するため、ブレード10の寿命を向上させるこ
とができる。
Further, in order to cut the multi-cavity substrate 7 and the batch molding part 8 by using the blade 10 in a state suitable for each different material of the multi-cavity substrate 7 including the batch molding part 8, the blade 10 is cut. The life can be improved.

【0095】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
Although the invention made by the present inventor has been specifically described based on the embodiment of the invention, the invention is not limited to the embodiment of the invention, and does not depart from the gist of the invention. It goes without saying that various changes can be made with.

【0096】例えば、前記実施の形態で説明したワイヤ
ボンディング後の多数個取り基板7の清浄工程は、プラ
ズマクリーニング以外の方法であってもよく、また、必
ずしも行わなくてもよい。
For example, the cleaning step of the multi-cavity substrate 7 after wire bonding described in the above embodiment may be a method other than plasma cleaning, or may not be necessarily performed.

【0097】また、前記実施の形態では、ブレード10
が3層構造の場合を説明したが、ブレード10は、多数
個取り基板7などの被加工物を構成する部材の材質のそ
れぞれに対応した特性の材質から成る2層以上の構造の
ものであれば、その層数などは特に限定されるものでは
ない。
Further, in the above embodiment, the blade 10
Although the blade 10 has a three-layer structure, the blade 10 may have a structure of two or more layers made of materials having characteristics corresponding to the materials of the members forming the workpiece such as the multi-cavity substrate 7. However, the number of layers is not particularly limited.

【0098】さらに、前記実施の形態においては、半導
体装置がBGA9の場合を説明したが、前記半導体装置
は、ダイシング時に多層構造のブレード10を用いて切
断が行われて組み立てられるものであれば、LGA(La
nd Grid Array)などの他の半導体装置であってもよい。
Further, in the above-described embodiment, the case where the semiconductor device is the BGA 9 has been described. However, if the semiconductor device is assembled by cutting using the blade 10 having a multi-layer structure during dicing, LGA (La
Other semiconductor devices such as a nd grid array) may be used.

【0099】また、前記実施の形態においては、ブレー
ド10によってダイシングされる基板が配線基板である
多数個取り基板7の場合を説明したが、前記基板は、ダ
イシング領域にテストパターンが形成された半導体基板
(半導体ウェハ)であってもよい。
Further, in the above embodiment, the case where the substrate to be diced by the blade 10 is the multi-cavity substrate 7 which is the wiring substrate has been described. However, the substrate is a semiconductor having a test pattern formed in the dicing area. It may be a substrate (semiconductor wafer).

【0100】すなわち、シリコンとアルミニウムなどの
配線2dとを有した半導体基板に対してそれらに対応し
た特性の材質の部材からなるブレード10を使用して、
半導体チップ1を取得するダイシング工程で前記半導体
基板のダイシング(個片化)を行うことも可能である。
That is, using a blade 10 made of a member having a characteristic corresponding to a semiconductor substrate having silicon and wiring 2d such as aluminum,
It is also possible to perform dicing (individualization) of the semiconductor substrate in the dicing step of obtaining the semiconductor chip 1.

【0101】[0101]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.
It is as follows.

【0102】異なった複数の材料を有する基板を切断す
る際に、それぞれの材料に対応した複数の異なった特性
の材料からなるブレードによって切断することにより、
被加工面の品質を向上させて半導体装置の品質向上を図
ることができる。
When cutting a substrate having a plurality of different materials, a blade made of a plurality of materials having different characteristics corresponding to each material is used.
The quality of the surface to be processed can be improved and the quality of the semiconductor device can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態の半導体装置の製造方法に
よって組み立てられるBGAの構造の一例を示す外観斜
視図である。
FIG. 1 is an external perspective view showing an example of the structure of a BGA assembled by a semiconductor device manufacturing method according to an embodiment of the present invention.

【図2】図1に示すBGAの構造を示す断面図である。2 is a cross-sectional view showing the structure of the BGA shown in FIG.

【図3】本発明の半導体装置の製造方法で用いられるダ
イシング装置の主要部の基本構造の一例を示す構成概念
図である。
FIG. 3 is a structural conceptual diagram showing an example of a basic structure of a main part of a dicing device used in the method for manufacturing a semiconductor device of the present invention.

【図4】図3に示すダイシング装置に設けられたブレー
ドの構造の一例を示す斜視図である。
FIG. 4 is a perspective view showing an example of a structure of a blade provided in the dicing device shown in FIG.

【図5】図4に示すA部の構造を示す部分拡大斜視図で
ある。
5 is a partially enlarged perspective view showing a structure of a portion A shown in FIG.

【図6】図5に示すブレードによる基板切断状態の一例
を示す断面図である。
6 is a cross-sectional view showing an example of a substrate cut state by the blade shown in FIG.

【図7】図1に示すBGAの組み立てにおける一括モー
ルド後のダイシング工程でのブレードの移動軌跡の一例
を示す平面図である。
7 is a plan view showing an example of a locus of movement of a blade in a dicing process after collective molding in assembling the BGA shown in FIG. 1. FIG.

【図8】図7に示すブレードの移動軌跡の一例を示す側
面図である。
FIG. 8 is a side view showing an example of the movement trajectory of the blade shown in FIG.

【図9】図1に示すBGAの組み立てにおける開始時の
基板の構造の一例を示す断面図である。
9 is a cross-sectional view showing an example of the structure of the substrate at the start of assembly of the BGA shown in FIG.

【図10】図1に示すBGAの組み立てにおけるダイボ
ンド時の基板の構造の一例を示す断面図である。
10 is a cross-sectional view showing an example of a structure of a substrate at the time of die bonding in assembling the BGA shown in FIG.

【図11】図1に示すBGAの組み立てにおけるワイヤ
ボンド時の基板の構造の一例を示す断面図である。
11 is a cross-sectional view showing an example of the structure of the substrate at the time of wire bonding in the assembly of the BGA shown in FIG.

【図12】図1に示すBGAの組み立てにおける基板清
浄時の基板の構造の一例を示す断面図である。
12 is a cross-sectional view showing an example of the structure of the substrate at the time of cleaning the substrate in the assembly of the BGA shown in FIG.

【図13】図1に示すBGAの組み立てにおける一括モ
ールド時の基板の構造の一例を示す部分断面図である。
13 is a partial cross-sectional view showing an example of the structure of the substrate at the time of collective molding in assembling the BGA shown in FIG.

【図14】図1に示すBGAの組み立てにおけるボール
搭載時の基板の構造の一例を示す断面図である。
FIG. 14 is a cross-sectional view showing an example of the structure of a substrate when balls are mounted in the assembly of the BGA shown in FIG.

【図15】図1に示すBGAの組み立てにおけるボール
洗浄時の基板の構造の一例を示す断面図である。
15 is a cross-sectional view showing an example of the structure of a substrate at the time of cleaning balls in assembling the BGA shown in FIG.

【図16】図1に示すBGAの組み立てにおけるダイシ
ング時の基板の構造の一例を示す断面図である。
16 is a cross-sectional view showing an example of a structure of a substrate at the time of dicing in assembling the BGA shown in FIG.

【図17】図16に示すダイシングによって個片化され
たBGAの構造の一例を示す斜視図である。
17 is a perspective view showing an example of a structure of a BGA diced into individual pieces by the dicing shown in FIG.

【符号の説明】[Explanation of symbols]

1 半導体チップ 1a パッド(表面電極) 1b 主面 1c 裏面 2 パッケージ基板 2a 主面 2b 裏面 2c 接続端子(端子) 2d 配線(配線部) 2e バンプランド 2f ビアホール 2g ソルダレジスト 2h 基材(樹脂部) 3 半田バンプ 4 ボンディングワイヤ 5 ダイボンド材 6 樹脂封止体 7 多数個取り基板(配線基板) 7a デバイス領域 7b ダイシングライン 8 一括モールド部(一括封止部) 9 BGA(半導体装置) 10 ブレード 10a 樹脂対応層 10b 配線対応層 11 ダイシング装置 12 ステージ 13 支持プレート 14 走行軌跡 15 ダイシングシート 16 空送り走行 20 チャンバ 21 モールド金型 21a 上金型 21b 下金型 21c キャビティ 22 ボール搭載用治具 1 semiconductor chip 1a Pad (surface electrode) 1b Main surface 1c back side 2 Package substrate 2a Main surface 2b back side 2c connection terminal (terminal) 2d wiring (wiring part) 2e Bump Land 2f beer hall 2g solder resist 2h Base material (resin part) 3 Solder bump 4 Bonding wire 5 Die bond material 6 resin encapsulation 7 Multi-piece board (wiring board) 7a Device area 7b Dicing line 8 Collective molding part (collective sealing part) 9 BGA (semiconductor device) 10 blades 10a Resin compatible layer 10b Wiring layer 11 Dicing equipment 12 stages 13 Support plate 14 Running locus 15 Dicing sheet 16 Jump feed 20 chambers 21 Mold 21a Upper mold 21b Lower mold 21c cavity 22 ball mounting jig

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 異なった複数の材料を有する基板を用い
て組み立てられる半導体装置の製造方法であって、それ
ぞれの前記材料に対応した複数の異なった特性の材料か
らなる切断用のブレードによって前記基板を切断するこ
とを特徴とする半導体装置の製造方法。
1. A method of manufacturing a semiconductor device assembled by using substrates having a plurality of different materials, wherein the substrate is formed by a cutting blade made of a plurality of materials having different characteristics corresponding to the respective materials. A method of manufacturing a semiconductor device, comprising:
【請求項2】 異なった複数の材料を有する基板を用い
て組み立てられる半導体装置の製造方法であって、 樹脂部と金属の配線部とを有する基板である配線基板を
準備する工程と、 前記樹脂部と前記配線部の両者にそれぞれ対応した2つ
の異なった特性の材料からなる切断用のブレードによっ
て前記配線基板を切断する工程とを有することを特徴と
する半導体装置の製造方法。
2. A method of manufacturing a semiconductor device assembled by using substrates having a plurality of different materials, the step of preparing a wiring substrate which is a substrate having a resin portion and a metal wiring portion; And a wiring part corresponding to both the wiring part and the wiring part, respectively, and a step of cutting the wiring board by a cutting blade made of a material having different characteristics.
【請求項3】 異なった複数の材料を有する基板を用い
て組み立てられる半導体装置の製造方法であって、 樹脂部と金属の配線部とを有する基板である配線基板を
準備する工程と、 前記樹脂部と前記配線部の両者にそれぞれ対応した2つ
の異なった特性の材料からなる切断用のブレードによっ
て前記配線基板を切断する工程とを有し、 前記ブレードを構成する材料の特性は、砥粒の材質、砥
粒の大きさ、砥粒の密度および砥粒保持材の脆性度によ
って決まることを特徴とする半導体装置の製造方法。
3. A method of manufacturing a semiconductor device assembled by using substrates having a plurality of different materials, the step of preparing a wiring substrate having a resin portion and a metal wiring portion, and the resin. Section and the wiring section respectively corresponding to each of the two different characteristics and a step of cutting the wiring board by a cutting blade made of a material having different characteristics, the characteristics of the material forming the blade is A method of manufacturing a semiconductor device, which is characterized by being determined by a material, an abrasive grain size, an abrasive grain density, and a brittleness of an abrasive grain holding material.
【請求項4】 異なった複数の材料を有する基板を用い
て組み立てられる半導体装置の製造方法であって、 樹脂部と金属の配線部とを有するとともに、複数のデバ
イス領域が形成された基板である配線基板を準備する工
程と、 前記配線基板のデバイス領域に半導体チップを搭載する
工程と、 前記半導体チップの表面電極とこれに対応する前記配線
基板の端子とを接続する工程と、 モールド金型のキャビティによって前記配線基板の前記
複数のデバイス領域を一括に覆う工程と、 前記キャビティによって前記複数のデバイス領域を一括
に覆った状態で前記キャビティに封止用樹脂を供給して
前記半導体チップを樹脂封止する工程と、 前記樹脂封止によって形成された他の樹脂部である一括
封止部と前記配線基板とを、前記樹脂部または前記他の
樹脂部と前記配線部との両者にそれぞれ対応した2つの
異なった特性の材料からなる切断用のブレードを用い
て、前記デバイス領域単位に切断する工程とを有するこ
とを特徴とする半導体装置の製造方法。
4. A method of manufacturing a semiconductor device, which is assembled using substrates having a plurality of different materials, wherein the substrate has a resin portion and a metal wiring portion and a plurality of device regions are formed. A step of preparing a wiring board; a step of mounting a semiconductor chip on a device region of the wiring board; a step of connecting a surface electrode of the semiconductor chip and a terminal of the wiring board corresponding thereto; A step of collectively covering the plurality of device regions of the wiring board with a cavity; and a step of supplying a sealing resin to the cavity with the plurality of device regions covered with the cavity at the same time to seal the semiconductor chip with a resin. The step of stopping, the collective sealing part, which is another resin part formed by the resin sealing, and the wiring board, the resin part or the other part. Of the semiconductor device, using a cutting blade made of a material having two different characteristics corresponding to both the resin portion and the wiring portion, respectively. Production method.
【請求項5】 異なった複数の材料を有する基板を切断
するブレードが設けられたダイシング装置であって、そ
れぞれの前記材料に対応した複数の異なった特性の材料
からなる切断用の前記ブレードを有することを特徴とす
るダイシング装置。
5. A dicing device provided with blades for cutting substrates having a plurality of different materials, the blade having cutting blades made of a plurality of materials having different characteristics corresponding to the respective materials. A dicing device characterized by the above.
JP2001378711A 2001-12-12 2001-12-12 Method for manufacturing semiconductor device and dicing device usable for the method Pending JP2003179004A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001378711A JP2003179004A (en) 2001-12-12 2001-12-12 Method for manufacturing semiconductor device and dicing device usable for the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001378711A JP2003179004A (en) 2001-12-12 2001-12-12 Method for manufacturing semiconductor device and dicing device usable for the method

Publications (1)

Publication Number Publication Date
JP2003179004A true JP2003179004A (en) 2003-06-27

Family

ID=19186354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001378711A Pending JP2003179004A (en) 2001-12-12 2001-12-12 Method for manufacturing semiconductor device and dicing device usable for the method

Country Status (1)

Country Link
JP (1) JP2003179004A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251416A (en) * 2009-04-13 2010-11-04 Disco Abrasive Syst Ltd Method of manufacturing semiconductor device
JP2018065206A (en) * 2016-10-18 2018-04-26 株式会社ディスコ Cutting blade
CN108780183A (en) * 2016-03-29 2018-11-09 日东电工株式会社 Polarizing coating and image display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251416A (en) * 2009-04-13 2010-11-04 Disco Abrasive Syst Ltd Method of manufacturing semiconductor device
CN108780183A (en) * 2016-03-29 2018-11-09 日东电工株式会社 Polarizing coating and image display device
CN108780183B (en) * 2016-03-29 2021-01-05 日东电工株式会社 Polarizing film and image display device
US11181676B2 (en) 2016-03-29 2021-11-23 Nitto Denko Corporation Polarizing film and image display device
JP2018065206A (en) * 2016-10-18 2018-04-26 株式会社ディスコ Cutting blade

Similar Documents

Publication Publication Date Title
US7960841B2 (en) Through-hole via on saw streets
JP5723153B2 (en) Packaged integrated circuit device with through-body conductive vias and method of manufacturing the same
US6649448B2 (en) Method of manufacturing a semiconductor device having flexible wiring substrate
JP3446825B2 (en) Semiconductor device and manufacturing method thereof
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
JP3339838B2 (en) Semiconductor device and method of manufacturing the same
US20080272470A1 (en) Same Size Through-Hole Via Die Stacked Package
KR20080098333A (en) Package-on-package using through-hole via die on saw streets
US8062929B2 (en) Semiconductor device and method of stacking same size semiconductor die electrically connected through conductive via formed around periphery of the die
JP2006261485A (en) Semiconductor device and manufacturing method therefor
JP2011035302A (en) Method of manufacturing semiconductor device
JP2003273279A (en) Semiconductor device and its manufacturing method
US6716675B2 (en) Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
US7056768B2 (en) Cutting method and method of manufacturing semiconductor device
JP2001044229A (en) Resin-sealed semiconductor device and its manufacture
KR20010051976A (en) Semiconductor device manufactured by package group molding and dicing method
JP2001267470A (en) Semiconductor device and its manufacturing method
JP2006344827A (en) Method for manufacturing semiconductor device
JP2003179004A (en) Method for manufacturing semiconductor device and dicing device usable for the method
JP5286303B2 (en) Manufacturing method of semiconductor device
JP2014165388A (en) Semiconductor device manufacturing method
JP2000150557A5 (en)
JP2017183511A (en) Semiconductor device manufacturing method
JP2002261193A (en) Method for manufacturing semiconductor device
JP4477976B2 (en) Manufacturing method of semiconductor device