JP2003173327A

JP2003173327A - 半導体集積回路

Info

Publication number: JP2003173327A
Application number: JP2001373594A
Authority: JP
Inventors: Akio Kitamura; 晃男北村; Hideo Kubota; 秀男久保田; Takanaga Yamazaki; 尊永山崎
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2001-12-07
Filing date: 2001-12-07
Publication date: 2003-06-20

Abstract

(57)【要約】【課題】プログラムコード量の削減を図る。【解決手段】所定のプログラムを実行可能な中央処理
装置（１３）と、この中央処理装置をリセットさせるた
めのリセット信号を取り込み可能なリセット端子（１
５）と、拡張機能を選択的に実現可能な拡張機能部とを
含んで半導体集積回路（１００）が構成されるとき、上
記リセット信号によって上記中央処理装置がリセットさ
れている期間に、拡張機能設定情報に基づいて上記拡張
機能部の設定を行う拡張機能設定回路（１）を設け、上
記リセット信号によって上記中央処理装置がリセットさ
れている期間に、拡張機能設定情報に基づいて上記拡張
機能部の設定を行うことで、中央処理装置での処理を削
減し、プログラムコード量の削減を達成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路に
関し、例えばマイクロコンピュータに適用して有効な技
術に関する。

【０００２】

【従来の技術】マイクロコンピュータに代表されるシス
テムＬＳＩは、ＣＰＵ（中央処理装置）本来の機能とは
別に、様々な拡張機能を有する。例えば端子機能設定、
通信機能設定、システムバス設定、タイマ設定等は、Ｃ
ＰＵ外の拡張機能の一例とされる。端子機能をはじめと
するＣＰＵ外の拡張機能の設定は、次のようにＣＰＵが
リセットされることによって実行される初期化プログラ
ムによって行われる。

【０００３】例えばＣＰＵのリセット端子にシステムリ
セット信号が加えられると、モード制御端子で与えられ
る動作モードを取り込み、ＣＰＵはリセット状態にされ
る。動作モードは、内蔵ＲＯＭの有効／無効、アドレス
空間を１６Ｍバイトまたは１Ｍバイト、データバス幅の
初期値を８ビット又は１６ビットの何れにするかなどを
決定する。必要に応じてモード制御端子は複数端子とさ
れ、これらの端子への入力状態の組合せで動作モードが
決定される。リセット状態を解除すると、ＣＰＵは、ス
タートアドレスをリードして、このスタートアドレスか
ら命令のリードを開始するリセット例外処理を行なう。
上記スタートアドレスは、例えば０番地から始まる領域
に格納されている。その後、ＣＰＵは上記スタートアド
レスから順次命令を実行する。この命令実行により、通
信機能やシステムバスの設定、タイマ設定等の各種拡張
機能の設定が行われる。

【０００４】尚、マイクロコンピュータについて記載さ
れた文献の例としては、特開昭６２−１０７５００号公
報がある。

【０００５】

【発明が解決しようとする課題】近年、拡張機能は増加
する傾向にあり、それに伴い、リセット例外処理プログ
ラムのコード量が増加されている。それについて本願発
明者が検討したところ、以下のような不都合を生ずるこ
とが見いだされた。

【０００６】すなわち、テスタにかけるテストパターン
を作成する際、最初に各端子の機能をＣＰＵに対する命
令によって設定しなければならない。各端子機能の設定
に必要となるＣＰＵに対する命令数は、端子数に比例し
て多くなり、テストパターンのステップ数が大きくなる
傾向にある。そのため、テスト時間が不所望に長くなっ
てしまう。

【０００７】顧客基板設計において、リセット直後か
ら、端子機能設定が終了する前にシステムＬＳＩが暴走
しないようにプルアップ抵抗を挿入しなくてはならない
端子が存在する。例えばＩ／Ｏ（入出力）端子は、デフ
ォルトでは入力端子として機能するため、当該端子の論
理をプルアップ抵抗を介してハイレベルに論理固定、も
しくはプルダウン抵抗を介してローレベルに論理固定す
る必要がある。特に汎用品では、システムＬＳＩにおけ
るほとんどの端子に複数の機能が割り当てられているた
め、上記プルアップ抵抗やプルダウン抵抗の数が多く必
要とされ、その分、システムＬＳＩを搭載する顧客基板
の製造コストの上昇を招いている。

【０００８】汎用のシステムＬＳＩであっても、特定シ
ステムに組み込まれた状態では、拡張機能部分は特定の
設定で使用されることが多く、そのような設定のための
命令でプログラムコードを増大させるのは無駄である。
特にプログラム内蔵型のシステムＬＳＩでは、プログラ
ムコード量への制限が厳しいため、プログラムコード量
を削減することが重要とされる。

【０００９】本発明の目的は、拡張機能設定のためのプ
ログラムコード量を削減するための技術を提供すること
にある。

【００１０】本発明の上記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【００１１】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【００１２】すなわち、所定のプログラムを実行可能な
中央処理装置と、上記中央処理装置をリセットさせるた
めのリセット信号を取り込み可能なリセット端子と、拡
張機能を選択的に実現可能な拡張機能部とを含んで半導
体集積回路が構成されるとき、上記リセット信号によっ
て上記中央処理装置がリセットされている期間に、拡張
機能設定情報に基づいて上記拡張機能部の設定を行う拡
張機能設定回路を設ける。

【００１３】上記の手段によれば、拡張機能設定回路
は、上記リセット信号によって上記中央処理装置がリセ
ットされている期間に、拡張機能設定情報に基づいて上
記拡張機能部の設定を行う。このことが、中央処理装置
での処理を削減することができ、拡張機能設定のための
プログラムコード量の削減を達成する。

【００１４】このとき、中央処理装置のリセット期間以
外でも内部拡張機能部の設定を可能とするため、トリガ
信号を取り込むためのトリガ端子を設け、上記トリガ端
子を介して入力されるトリガ信号又は上記拡張機能部か
らのイベント信号によって上記拡張機能設定回路が起動
されるように構成することができる。

【００１５】また、拡張機能設定情報を記憶する不揮発
性メモリを設け、上記拡張機能設定回路は、上記不揮発
性メモリに記憶されている拡張機能設定情報に基づいて
上記拡張機能部の設定を可能に構成することができる。

【００１６】さらに上記拡張機能設定回路は、上記リセ
ット信号又は上記イベント信号に基づいてイベントトリ
ガを検出可能なイベント検出回路と、設定値読み出し信
号を生成するための設定値読み出し信号生成回路と、設
定値書き込み信号を生成するための設定値書き込み信号
生成回路と、設定終了信号を生成するための設定終了信
号生成回路と、上記イベント検出回路での検出結果に基
づいて上記設定値書き込み信号生成回路、及び設定終了
信号生成回路の動作を制御するための設定値転送シーケ
ンス制御下回路とを含んで構成することができる。

【００１７】そして、上記内部拡張機能部は、上記拡張
機能設定回路によってモード端子の機能を設定可能なピ
ンファンクションコントローラと、上記拡張機能設定回
路によって上記中央処理装置の動作モードを決定するた
めの第１モード信号を保持可能なモードレジスタと、上
記ピンファンクションコントローラを介して伝達される
第２モード信号と、上記モードレジスタからの第１モー
ド信号とを選択的に上記中央処理装置に伝達可能なセレ
クタとを含んで構成することができる。

【００１８】

【発明の実施の形態】図１には本発明にかかる半導体集
積回路の一例であるマイクロコンピュータが適用された
マイクロコンピュータ応用システムが示される。このマ
イクロコンピュータ応用システム１は、特に制限されな
いが、マイクロコンピュータ１００、外部拡張機能部
３、及び外部メモリ５が、外部バス１０によって互いに
信号のやり取りが可能に結合されている。

【００１９】上記マイクロコンピュータ１００は、特に
制限されないが、拡張機能設定回路１、内部拡張機能部
２、内部不揮発性メモリ４、ＣＰＵ（中央処理装置）１
３、及びバスコントローラ１４を含み、公知の半導体集
積回路製造技術により単結晶シリコン基板などの一つの
半導体基板に形成される。内部不揮発性メモリ４及びバ
スコントローラ１４は、内部バス１２を介して互いに信
号のやり取りが可能に結合される。

【００２０】内部拡張機能部２は、拡張周辺機能バス１
１を介してバスコントローラ１４に結合され、端子の機
能選択、シリアル通信や光通信のための通信機能選択、
バス幅などのバス機能選択、そしてタイマ選択等の内部
拡張機能の選択が可能とされる。

【００２１】拡張機能設定回路１は、信号線８を介して
内部不揮発性メモリ４に結合されるとともに、信号線７
及び端子６を介して外部バス１０に結合され、また、信
号線９を介して内部拡張機能部２に結合される。拡張機
能設定回路１は、上記内蔵不揮発性メモリ４に格納され
ているデータに従って内部拡張機能部２の機能設定を行
ったり、外部メモリ５に格納されているデータに従って
外部拡張機能部３の機能設定を行う。一般的にはリセッ
ト例外処理プログラムがＣＰＵ１３で実行されることに
よって内部拡張機能部２や外部拡張機能部３の設定が行
われるが、本例では、ＣＰＵ１３とは別に設けられた拡
張機能設定回路１によって行われる。すなわち、拡張機
能設定回路１による機能設定は、特に制限されないが、
リセット端子１５システムリセット信号が加えられるこ
とでＣＰＵ１３がリセットされる期間を利用して、上記
ＣＰＵ１３の介在無しで行われる。

【００２２】内部不揮発性メモリ４は、特に制限されな
いが、フラッシュメモリとされ、拡張機能設定のための
データが保持されている。上記拡張機能設定回路１によ
る拡張機能設定において、この内部不揮発性メモリ４の
保持データが参照される。

【００２３】バスコントローラ１４は、ＣＰＵ１３から
のステータス信号をデコードし、それぞれのバスサイク
ルに応じたコマンド信号や、各種制御信号を発生する。

【００２４】上記の構成において、リセット端子１５を
介してリセット信号が印加されている最中に、拡張機能
設定回路１は、内蔵不揮発性メモリ４から信号線８経由
で、あるいは外部メモリ５から外部バス１０、端子６、
信号線７経由で拡張機能設定値を示すデータを読み出
す。このデータは、ＣＰＵ１３が解読できる命令コード
である必要はない。データの読み出しに必要なアクセス
信号は、拡張機能設定回路１が生成する。尚、図示され
てはいないが、拡張機能設定回路１から出力される信号
を使ってバスコントローラ１４を起動することでデータ
読み出しのためのアクセスを行ってもよい。

【００２５】拡張機能設定回路１は、読み出した設定値
を内部拡張機能部２内における所定の設定値記憶素子に
書き込む。このデータ転送と書き込みに必要なアクセス
信号の生成を拡張機能設定回路１が行う場合、バスコン
トローラ１４は、拡張周辺機能バス１１を用いずに行う
ことができる。すなわち、図１には示されないが、拡張
機能設定回路１から出力する信号を使って、バスコント
ローラ１４を起動してアクセスを行っても良い。

【００２６】内部拡張機能部２の他にマイクロコンピュ
ータ１００の外部に接続された外部拡張機能部３の設定
を行う場合、拡張機能設定回路は、信号線７、端子６、
外部バス１０を経由して外部拡張機能部３内の設定記憶
素子に書き込む。書き込みに必要なアクセス信号は拡張
機能設定回路１が直接生成する。図１には示されない
が、拡張機能設定回路１から出力する信号を使って、バ
スコントローラ１４を起動してアクセスしても良い。

【００２７】内部拡張機能部２は、マイクロコンピュー
タ１００のデフォルトの初期設定に関係なく、拡張機能
設定回路１によって設定された設定値に従って動作す
る。

【００２８】外部拡張機能部３は、外部拡張機能部３の
デフォルトの初期設定に関係なく、拡張機能設定回路１
によって設定された設定値に従って動作する。

【００２９】尚、従来のシステムと同様に、内部拡張機
能部２や外部拡張機能部３は、内部バス１２及びバスコ
ントローラ１４を介してＣＰＵ１３によって設定するこ
ともできる。

【００３０】図２には、上記マイクロコンピュータ１０
０の別の構成例が示される。

【００３１】図２に示される構成が図１に示されるのと
大きく相違するのは、トリガ信号を取り込むためのトリ
ガ端子１７が設けられ、このトリガ端子１７を介して外
部から取り込まれたトリガ信号に基づいて、拡張機能設
定回路１において拡張機能が起動される点である。ま
た、図２に示される拡張機能設定回路１においては、内
部拡張機能の割り込み信号などの内部のイベント信号１
６などによっても拡張機能を起動することができる。

【００３２】図３には、上記拡張機能設定回路１の構成
例が示される。

【００３３】図３に示されるように拡張機能設定回路１
は、特に制限されないが、イベント検出回路２０、設定
値読み出し信号生成回路２１、設定値書き込み信号生成
回路２２、設定値転送シーケンス制御回路２３、設定値
バッファ２４、及び設定終了信号生成回路２５を含む。

【００３４】イベントトリガ端子２８は、上記リセット
端子１５やトリガ端子１７や内部のイベント信号１６を
伝播する信号線に接続される。イベントトリガ端子２８
に印加された信号は、その信号の印加仕様に従ってイベ
ント検出回路２０で検出する。イベント検出回路２０は
イベント検出後、信号３３をアクティブにして設定値転
送シーケンス制御回路２３を起動する。また、設定終了
信号生成回路２５から出力される信号３４によって、検
出したイベントをクリアし、信号３３を取り下げて、設
定値転送シーケンス制御回路２３の動作を停止させる。

【００３５】設定値読み出し信号生成回路２１は、拡張
機能設定回路１内の設定値読み出し信号を生成する。設
定値書き込み信号生成回路２２は、設定値書き込み信号
を生成する。

【００３６】設定値転送シーケンス制御回路２３は、設
定値読み出し信号生成回路２１、設定値書き込み信号生
成回路２２などのアクセス制御信号生成回路と設定終了
信号生成回路２５を複数の信号線３５を介して制御す
る。設定値読み出し信号生成回路２１は、設定値読み出
制御信号端子２９を経由して、内蔵不揮発性メモリ４や
外部メモリ５への読み出アクセス信号を生成し、それを
出力する。設定値読み出制御信号端子２９を直接、内蔵
不揮発性メモリ４や外部メモリ５に接続するように構成
することもできるし、バスコントローラ１４に接続して
アクセス信号を間接的に生成して出力するように構成し
ても良い。

【００３７】設定値書き込み信号生成回路２２は、設定
値書込制御信号端子３０を経由して、内蔵拡張機能２や
外部拡張機能部３への書込アクセス信号を生成し、それ
を出力する。設定値書込み制御信号端子３０を直接、内
蔵拡張機能２や外部拡張機能部３に接続するように構成
することもできるし、バスコントローラ１４に接続して
アクセス信号を間接的に生成出力するように構成しても
良い。

【００３８】内蔵不揮発性メモリ４や外部メモリ５から
の読み出しデータは、読み出しデータ端子２６を経由し
て拡張機能設定回路１に読み出される。また、内蔵拡張
機能２や外部拡張機能部３に書込まれるデータは、書込
データ端子２７を経由して拡張機能設定回路１から出力
される。読み出しデータ端子２６と書込データ端子２７
とは、データバス３２を経由して直接接続させる構成
と、設定値バッファ２４を経由して接続させる構成の何
れを採用しても良い。

【００３９】設定値バッファ２４を用いる場合、設定値
バッファをＦＩＦＯ（先入れ先出し）構成にすることに
よってスループットを向上させたり、圧縮されている読
み出しデータを展開して書き出すなどの演算機能をもた
せたりすることも可能である。

【００４０】図４には、図３における設定値転送シーケ
ンス制御回路２３の構成例が示される。

【００４１】設定値転送シーケンス制御回路２３は、設
定値の転送を実現するために必要なデータを格納し、算
出する制御回路を有する。特に制限されないが、設定値
転送シーケンス制御回路２３は、転送回数制御回路４
０、転送元アドレス制御回路４１、及び転送先アドレス
制御回路４２を含む。転送回数制御回路４０、転送元ア
ドレス制御回路４１、転送先アドレス制御回路４２は、
制御信号出力端子４３を経由して、信号線３５に接続さ
れ、設定値読み出し信号生成回路２１、設定値書き込み
信号生成回路２２、設定値終了信号生成回路２５を制御
する。

【００４２】転送回数制御回路４０、転送元アドレス制
御回路４１、転送先アドレス制御回路４２は、１回の転
送ごとに内容を変更することができる。

【００４３】１回の転送は１ステートで実現するとは限
らないため、１回の転送内の動作を管理する状態機械で
ある１転送シーケンス生成回路４６を用いて制御する。
１転送シーケンス生成回路４６は、図３に示される信号
線３３に接続されるトリガ入力端子４５の状態によって
動作される。また、１転送シーケンス生成回路４６は、
複数の信号線４７を用いて、転送回数制御回路４０、転
送元アドレス制御回路４１、転送先アドレス制御回路４
２を制御する。

【００４４】転送回数制御回路４０、転送元アドレス制
御回路４１、転送先アドレス制御回路４２は記憶素子を
有するが、図１に示される例では、デフォルトの初期値
に初期化されるものとする。

【００４５】転送回数制御回路４０、転送元アドレス制
御回路４１、転送先アドレス制御回路４２は記憶素子を
有するが、図２に示される例では、デフォルトの初期値
に初期化される構成と、データ入力端子４４を用いて動
的に初期値を変更する構成を採用することができる。

【００４６】データ入力端子４４を経由して転送回数制
御回路４０、転送元アドレス制御回路４１、転送先アド
レス制御回路４２の記憶情報を更新する方式としては、
ＣＰＵ１３、内部バス１２、バスコントローラ１４など
を経由してソフト的に行う第１方式と、割り込みや、転
送回数制御回路４０、転送元アドレス制御回路４１、転
送先アドレス制御回路４２の設定値を拡張機能設定回路
１自身が読み出して自動設定する第２方式とが考えられ
る。後者の場合、起動イベントの種類によって、同じ設
定対象に対して異なる設定を行うことが可能になる。こ
の場合、イベント検出回路２０で種類別のイベント検出
を行う。

【００４７】ＣＰＵを用いて拡張機能を設定するには、
先ず、プログラムメモリから命令を読み込み、その命令
をデコードして実行後、ＣＰＵが扱えるデータサイズの
範囲の設定を行う必要がある。従って、一つの機能設定
には、一つ以上のＣＰＵに対する命令、一つ以上のデー
タが必要となり、設定に必要なステップ数も命令の取り
込み、デコード、実行、データ取り込み設定など、多く
のステップが必要となる。これに対して本例では、拡張
機能設定回路１により、内蔵不揮発性メモリ４からのデ
ータ読み出しと、その設定が行われることで、内部拡張
機能部２の設定が可能とされ、その分、ＣＰＵ１３での
処理が削減される。この処理の削減により、ＣＰＵ１３
で実行されるプログラムの規模を縮小することができ
る。

【００４８】上記の例によれば、以下の作用効果を得る
ことができる。

【００４９】（１）ＣＰＵ１３のリセット期間を利用し
て、拡張機能設定回路１により、内蔵不揮発性メモリ４
からのデータ読み出しと、その設定が行われることで、
内部拡張機能部２の設定が行われるため、ＣＰＵ１３で
の処理を削減することができ、その分、ＣＰＵ１３で実
行されるプログラムの規模を縮小することができる。

【００５０】（２）トリガ端子１７を介して入力される
トリガ信号及び内部拡張機能部２からのイベント信号１
６によって拡張機能設定回路１を起動することができる
ため、ＣＰＵ１３のリセット期間以外でも内部拡張機能
部２の設定を行うことができ、内部拡張機能部２の設定
の自由度を増すことができる。

【００５１】次に、別の構成例について説明する。

【００５２】機能設定の対象を、チップ内の全記憶素子
に変更することができる。このような変形を行うことに
よって以下のような効果が得られる。従来のスキャンチ
ェーンを使用したテストでは、スキャンイン、スキャン
アウトでの並列度はスキャンチェーンの本数以上にはあ
げられない。それに対して本発明の方式を用いると、ス
キャンチェーンの本数よりも高い並列度で、リセット印
加中にスキャンチェーン全体にテスト値を設定すること
が可能である。これによりスキャンチェーンへの情報設
定を短時間で行うことができるので、テストの効率向上
を図ることができる。

【００５３】また、別の構成例としては、あるテストモ
ードで有効になる端子制御レジスタで端子状態を任意に
変更できる装置と、本発明にかかる半導体集積回路とを
組み合わせたものが考えられる。すなわち、本発明にか
かる半導体集積回路を用いて、端子制御レジスタをリセ
ット期間中に設定し、任意の端子状態を実現することに
よって、基板デバッグで必要なバウンダリスキャンと同
じ機能を実現可能である。

【００５４】結線情報や論理機能などの回路機能を定義
する回路データをメモりセルなどに記憶させ、必要な回
路機能をプログラミングできるようにしたプログラマブ
ル回路が知られている。このようなプログラマブル回路
は、回路データを書き換えることにより回路機能の変更
が可能であり、特に論理回路などのディジタル回路を設
計する際に試作を繰り返すことなく容易に回路機能の変
更が可能となる。そのようなプログラマブル回路として
は、ＰＬＤ(Programable Logic Device)や、ＰＧＡ(Pro
gramable Gate Array)が知られている。ＦＰＧＡ(Field
Programable Gate Array)はＰＧＡの一例とされる。こ
のようなプログラマブル回路を搭載するマイクロコンピ
ュータにおいて上記プログラマブル回路の回路機能の変
更は、ＣＰＵのリセット期間を利用して拡張機能設定回
路１によって行うことができる。このとき、上記プログ
ラマブル回路は、内部拡張機能部２の一例とされる。上
記プログラマブル回路の回路機能の変更を拡張機能設定
回路１によって行うことにより、プログラマブル回路の
機能情報を格納するための読み出し専用メモリや、機能
情報を転送するための各種データ転送インタフェースを
基板上に搭載する必要がなくなるから、その分、基板コ
ストを削減できる。

【００５５】図５には、マイクロコンピュータ１００の
別の構成例が示される。

【００５６】図５に示されるマイクロコンピュータ１０
０では、ＣＰＵ１３の動作モードを決定するためのモー
ド信号を取り込むためのモード端子５４と、セレクト信
号を取り込むためのセレクト端子５５が設けられてい
る。また、内部拡張機能部２は、ピンファンクションコ
ントローラ（ＰＦＣ）５１、セレクタ５２、モードレジ
スタ５３を含む。ピンファンクションコントローラ５１
は、上記モード端子５４に結合されることで、外部から
上記モード端子５４介して供給されるモード信号が伝達
される。ピンファンクションコントローラ５１は、上記
拡張機能設定回路１によってモード端子の機能設定を可
能とし、それぞれｎ（ｎは正の整数）ビット構成の出力
端子５０１及び入出力端子５０２とを有する。出力端子
５０１は、セレクタ５２を介してＣＰＵ１３のモード信
号入力端子に結合され、入出力端子５０２は上記セレク
タ５２を介すること無しにＣＰＵ１３のＩ／Ｏ端子に結
合される。モードレジスタ５３は、ＣＰＵ１３の動作モ
ードを決定するためのモード信号を保持する。モード信
号はｎビット構成とされる。モードレジスタ５３の保持
内容は、拡張機能設定回路１によって更新可能とされ
る。セレクタ５２は、セレクト端子５５を介して取り込
まれたセレクト信号に基づいて、上記モードレジスタ５
３からの第１モード信号と、ピンファンクションコント
ローラ５１からの第２モード信号とを選択的にＣＰＵ１
３に伝達する。

【００５７】上記セレクト端子５５を介して取り込まれ
たセレクト信号に基づいてモードレジスタ５３からのモ
ード信号が選択的にＣＰＵ１３に伝達されるとき、モー
ド端子５４は、ピンファンクションコントローラ５１の
ピンファンクション制御によりＣＰＵ１３に導通するＩ
／Ｏ端子として機能させることができる。これにより、
顧客システムにおいては、モード端子５４をモード信号
の取り込み以外の他の機能に割り当てることが可能にな
る。上記モードレジスタ５３の更新やピンファンクショ
ンコントローラ５１の設定は、ＣＰＵ１３がリセットさ
れている期間を利用して拡張機能設定回路１によって行
われる。

【００５８】以上本発明者によってなされた発明を具体
的に説明したが、本発明はそれに限定されるものではな
く、その要旨を逸脱しない範囲で種々変更可能であるこ
とはいうまでもない。

【００５９】例えば、図５において、セレクタ５２の選
択信号は、セレクト端子５５の状態で決まる構成以外
に、拡張機能設定回路１から９を経由して設定可能な１
ビットの記憶素子の状態でセレクタ５２の選択状態を決
める構成が可能である。この場合、セレクト端子５５が
必要なくなり、顧客システムに利用可能な端子をさらに
増やすことができる。

【００６０】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるマイク
ロコンピュータに適用した場合について説明したが、本
発明はそれに限定されるものではなく、各種半導体集積
回路に適用することができる。

【００６１】本発明は、少なくとも拡張機能を選択的に
実現可能な拡張機能部を含むことを条件に適用すること
ができる。

【００６２】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００６３】すなわち、リセット信号によって中央処理
装置がリセットされている期間に、拡張機能設定情報に
基づいて拡張機能部の設定を行うことにより、中央処理
装置での処理を削減することができ、プログラムコード
量の削減を図ることができる。

【図面の簡単な説明】

【図１】本発明にかかる半導体集積回路の一例であるマ
イクロコンピュータを含むマイクロコンピュータ応用シ
ステムの構成例ブロック図である。

【図２】上記マイクロコンピュータ応用システムの別の
構成例ブロック図である。

【図３】上記マイクロコンピュータに含まれる拡張機能
設定回路の構成例ブロック図である。

【図４】上記拡張機能設定回路に含まれる設定値転送シ
ーケンス制御回路の構成例ブロック図である。

【図５】上記マイクロコンピュータの別の構成例ブロッ
ク図である。

【符号の説明】

１拡張機能設定回路３外部拡張機能部４内蔵不揮発性メモリ５外部メモリ１３ＣＰＵ１４バスコントローラ１５リセット端子１７トリガ端子２０イベント検出回路２１設定値読み出し信号生成回路２２設定値書き込み信号生成回路２３設定値転送シーケンス制御回路２４設定値バッファ２５設定値終了信号生成回路４０転送回数制御回路４１転送元アドレス制御回路４２転送先アドレス制御回路４６１転送シーケンス生成回路１００マイクロコンピュータ

───────────────────────────────────────────────────── フロントページの続き (72)発明者山崎尊永東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体グループ内Ｆターム(参考） 5B054 AA01 BB20 CC04 CC05 5B062 DD10 GG02 GG10 HH08

Claims

【特許請求の範囲】

【請求項１】所定のプログラムを実行可能な中央処理
装置と、上記中央処理装置をリセットさせるためのリセ
ット信号を取り込み可能なリセット端子と、拡張機能を
選択的に実現可能な拡張機能部と、を含む半導体集積回
路であって、上記リセット信号によって上記中央処理装置がリセット
されている期間に、拡張機能設定情報に基づいて上記拡
張機能部の設定を行う拡張機能設定回路を含むことを特
徴とする半導体集積回路。
【請求項２】トリガ信号を取り込むためのトリガ端子
を含み、上記拡張機能設定回路は、上記トリガ端子を介
して入力されるトリガ信号又は上記拡張機能部からのイ
ベント信号によって起動される請求項１記載の半導体集
積回路。
【請求項３】拡張機能設定情報を記憶する不揮発性メ
モリを有し、上記拡張機能設定回路は、上記不揮発性メ
モリに記憶されている拡張機能設定情報に基づいて上記
拡張機能部の設定を行う請求項１又は２記載の半導体集
積回路。
【請求項４】上記拡張機能設定回路は、上記リセット
信号又は上記イベント信号に基づいてイベントトリガを
検出可能なイベント検出回路と、設定値読み出し信号を生成するための設定値読み出し信
号生成回路と、設定値書き込み信号を生成するための設定値書き込み信
号生成回路と、設定終了信号を生成するための設定終了信号生成回路
と、上記イベント検出回路での検出結果に基づいて上記
設定値書き込み信号生成回路、及び設定終了信号生成回
路の動作を制御するための設定値転送シーケンス制御回
路と、を含んで成る１又は２記載の半導体集積回路。
【請求項５】上記内部拡張機能部は、上記拡張機能設
定回路によってモード端子の機能を設定可能なピンファ
ンクションコントローラと、上記拡張機能設定回路によって上記中央処理装置の動作
モードを決定するための第１モード信号を保持可能なモ
ードレジスタと、上記ピンファンクションコントローラを介して伝達され
る第２モード信号と、上記モードレジスタからの第１モ
ード信号とを選択的に上記中央処理装置に伝達可能なセ
レクタと、を含んで成る請求項１乃至４の何れか１項記
載の半導体集積回路。