JP2003168934A - Bias circuit - Google Patents
Bias circuitInfo
- Publication number
- JP2003168934A JP2003168934A JP2001364988A JP2001364988A JP2003168934A JP 2003168934 A JP2003168934 A JP 2003168934A JP 2001364988 A JP2001364988 A JP 2001364988A JP 2001364988 A JP2001364988 A JP 2001364988A JP 2003168934 A JP2003168934 A JP 2003168934A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- high frequency
- inductance
- capacitor
- bias circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は通信機等の高周波信
号を扱う回路において、高周波信号の入力レベルの低下
を防止するための技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for preventing a decrease in the input level of a high frequency signal in a circuit such as a communication device that handles a high frequency signal.
【0002】[0002]
【従来の技術】通信機器や通信技術を利用した電子機器
では、通常、アンテナに高周波信号を給電する前に信号
レベル(電力)の増幅を行う。その際、高周波増幅回路
を構成するトランジスタには、前記高周波信号と一緒に
動作点設定のためのバイアスが供給される。図4には、
従来における高周波増幅回路の一部と、トランジスタの
動作点を設定するためのバイアス回路の構成の一例を示
した。2. Description of the Related Art In a communication device or an electronic device using communication technology, a signal level (electric power) is usually amplified before feeding a high frequency signal to an antenna. At this time, a bias for setting an operating point is supplied together with the high frequency signal to the transistors forming the high frequency amplifier circuit. In Figure 4,
An example of the configuration of a part of a conventional high frequency amplifier circuit and a bias circuit for setting an operating point of a transistor is shown.
【0003】図4において、QAは増幅回路を構成する
トランジスタ、1は高周波信号Si供給用の信号入力端
子、2はバイアス供給点としての配線端子をそれぞれ示
している。ここでトランジスタQAのベースはカップリ
ングコンデンサCCを介して信号入力端子1に接続さ
れ、さらにトランジスタQAのベースは電流制限抵抗R
Bを介して配線端子2に接続される。そして配線端子2
とグランドとの間には、内部抵抗rを有する電圧源VB
からなるバイアス回路BCが接続されている。なお、図
4中で配線端子2とグランドとの間に存在する容量素子
(CS)は、カップリングコンデンサCCからバイアス
回路BCに至る回路部分やバイアス回路BCの内部、等
に分布定数的に生じた浮遊容量を、等価的に1つの集中
定数的な浮遊容量として示したものである。In FIG. 4, QA is a transistor forming an amplifier circuit, 1 is a signal input terminal for supplying a high frequency signal Si, and 2 is a wiring terminal as a bias supply point. Here, the base of the transistor QA is connected to the signal input terminal 1 via the coupling capacitor CC, and the base of the transistor QA is the current limiting resistor R.
It is connected to the wiring terminal 2 via B. And wiring terminal 2
Between the ground and the ground, a voltage source VB having an internal resistance r
Is connected to the bias circuit BC. The capacitive element (CS) existing between the wiring terminal 2 and the ground in FIG. 4 is distributed-constantly generated in the circuit portion from the coupling capacitor CC to the bias circuit BC, inside the bias circuit BC, and the like. The stray capacitance is equivalently shown as one lumped constant stray capacitance.
【0004】[0004]
【発明が解決しようとする課題】図4の回路が扱う高周
波信号Siは基本的には交流信号である。このため、ト
ランジスタQAのベースに供給されるべき高周波信号S
iの一部は漏れ電流iLの形で浮遊容量CSを介して漏
出する。ここで高周波信号Siの信号周波数fiが高い
場合、具体的には数百MHzの高周波であるような場
合、高周波信号Siに対する浮遊容量CSのインピーダ
ンスは低くなり、浮遊容量CSを通過する漏れ電流iL
は大きくなる。すると、トランジスタQAのベースに供
給される高周波信号Siの信号レベルが低下するという
現象を生じ、トランジスタQAを含む増幅回路の高周波
領域における特性は悪化する。The high frequency signal Si handled by the circuit of FIG. 4 is basically an AC signal. Therefore, the high frequency signal S to be supplied to the base of the transistor QA
Part of i leaks through stray capacitance CS in the form of leakage current i L. Here, when the signal frequency fi of the high frequency signal Si is high, specifically, when the high frequency is several hundred MHz, the impedance of the stray capacitance CS with respect to the high frequency signal Si becomes low, and the leakage current i passing through the stray capacitance CS is reduced. L
Grows. Then, a phenomenon occurs in which the signal level of the high frequency signal Si supplied to the base of the transistor QA decreases, and the characteristics of the amplifier circuit including the transistor QA in the high frequency region deteriorate.
【0005】従来は、このような問題に対し、実体回路
において電流制限抵抗RBの一端とトランジスタQAの
ベースとの間の配線距離が最も短くなるように各素子を
配置し、なおかつ電流制限抵抗RBの抵抗値を大きくす
るという対策を採っていた。しかしこのような対策では
浮遊容量CSによって起こる悪影響を充分に排除でき
ず、高周波信号Siの信号レベルの低下防止、高周波領
域における増幅回路の特性の改善は限定的であった。ま
た、電流制限抵抗RBの抵抗値を高くすると、その弊害
として、電圧源VBの供給電圧を本来必要とする電圧値
以上の高い値に設定しなければならないといった別の問
題も生じていた。そこで本発明は、高周波回路の特性を
改善でき、また供給電圧の低電圧化が可能なバイアス回
路を提供することを目的とする。Conventionally, in order to solve such a problem, each element is arranged so that the wiring distance between one end of the current limiting resistor RB and the base of the transistor QA becomes the shortest in the actual circuit, and the current limiting resistor RB is still present. The measure was taken to increase the resistance value of. However, such a measure cannot sufficiently eliminate the adverse effect caused by the stray capacitance CS, and thus the reduction of the signal level of the high frequency signal Si and the improvement of the characteristics of the amplifier circuit in the high frequency region are limited. In addition, if the resistance value of the current limiting resistor RB is increased, another problem such as the disadvantage that the supply voltage of the voltage source VB has to be set to a higher value than the originally required voltage value has occurred. Therefore, an object of the present invention is to provide a bias circuit capable of improving the characteristics of a high frequency circuit and reducing the supply voltage.
【0006】[0006]
【課題を解決するための手段】以上に説明したような課
題を解決するための本発明によるバイアス回路は、高周
波信号が入力される能動素子に所定のバイアスを供給す
るためのバイアス回路であって、 電圧源と、 電圧源
と能動素子の高周波信号の入力端子との間に接続された
インダクタンス素子と、インダクタンス素子の能動素子
側の一端とグランドとの間に接続されたコンデンサとを
有し、能動素子の入力端子とグランドとの間に出現する
浮遊容量とコンデンサとの合成静電容量値とインダクタ
ンス素子のインダクタンス値から導かれる同調周波数が
ほぼ高周波信号の周波数に等しい同調回路と、 を具備
することを特徴とする。A bias circuit according to the present invention for solving the above-mentioned problems is a bias circuit for supplying a predetermined bias to an active element to which a high frequency signal is input. A voltage source, an inductance element connected between the voltage source and an input terminal for high frequency signals of the active element, and a capacitor connected between one end of the inductance element on the active element side and the ground, A tuning circuit in which the tuning frequency derived from the combined capacitance value of the stray capacitance and the capacitor appearing between the input terminal of the active element and the ground and the inductance value of the inductance element is substantially equal to the frequency of the high-frequency signal; It is characterized by
【0007】[0007]
【発明の実施の形態】電圧源と能動素子の高周波信号が
印加される入力端子との間にインダクタンス素子と電流
制限抵抗を直列に接続する。インダクタンス素子の能動
素子側の一端とグランドとの間にコンデンサを接続し、
インダクタンス素子の他端とグランドとの間にバイパス
コンデンサを接続する。ここでバイパスコンデンサは、
能動素子の入力端子とグランドとの間に出現する浮遊容
量と前記コンデンサの各静電容量を合わせた合成静電容
量値よりもはるかに大きな静電容量値を持つものとす
る。また、浮遊容量とコンデンサの合成静電容量値とイ
ンダクタンス素子のインダクタンス値から導かれる同調
周波数が、能動素子に入力される高周波信号の周波数と
ほぼ等しくなるようにする。BEST MODE FOR CARRYING OUT THE INVENTION An inductance element and a current limiting resistor are connected in series between a voltage source and an input terminal to which a high frequency signal of an active element is applied. Connect a capacitor between the active element side of the inductance element and the ground,
A bypass capacitor is connected between the other end of the inductance element and the ground. Where the bypass capacitor is
It is assumed that the stray capacitance appearing between the input terminal of the active element and the ground has a capacitance value much larger than the combined capacitance value obtained by combining the capacitances of the capacitors. Further, the tuning frequency derived from the combined electrostatic capacitance value of the stray capacitance and the capacitor and the inductance value of the inductance element is made substantially equal to the frequency of the high frequency signal input to the active element.
【0008】このような構成としたバイアス回路では、
高周波信号が入力された時、静電容量値の大なるバイパ
スコンデンサは短絡と同等の状態と考えることができ
る。すると、交流的に見た場合、浮遊容量を含むバイア
ス回路の等価回路は、実質的にLC並列回路による同調
回路の構成となる。同調回路の一部を構成している浮遊
容量は同調周波数とほぼ同じ周波数を持つ高周波信号に
対して高いインピーダンスを示す。このため、漏れ電流
は流れ難くなり、高周波回路の特性の改善と供給電圧の
低電圧化が可能となる。In the bias circuit having such a structure,
When a high-frequency signal is input, the bypass capacitor having a large capacitance value can be considered to be in a state equivalent to a short circuit. Then, when viewed in terms of alternating current, the equivalent circuit of the bias circuit including the stray capacitance is substantially the configuration of the tuning circuit of the LC parallel circuit. The stray capacitance forming a part of the tuning circuit exhibits a high impedance for a high frequency signal having a frequency substantially the same as the tuning frequency. Therefore, it becomes difficult for leakage current to flow, and it is possible to improve the characteristics of the high frequency circuit and lower the supply voltage.
【0009】[0009]
【実施例】高周波増幅回路の高周波領域の特性を改善で
きる本発明によるバイアス回路の第1の実施例の構成を
図1に示した。図1において、本発明によるバイアス回
路BCは次のような構成とした。配線端子2とグランド
との間にインダクタンスLT、電流制限抵抗RBおよび
内部抵抗rを有する電圧源VBを直列に接続する。イン
ダクタンスLTの配線端子2側の一端とグランドとの間
にコンデンサCTを接続し、インダクタンスLTの他端
とグランドとの間にバイパスコンデンサCPを接続す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows the configuration of a first embodiment of a bias circuit according to the present invention capable of improving the characteristics of a high frequency amplifier circuit in the high frequency region. In FIG. 1, the bias circuit BC according to the present invention has the following configuration. A voltage source VB having an inductance LT, a current limiting resistance RB and an internal resistance r is connected in series between the wiring terminal 2 and the ground. A capacitor CT is connected between one end of the inductance LT on the wiring terminal 2 side and the ground, and a bypass capacitor CP is connected between the other end of the inductance LT and the ground.
【0010】バイアス回路BCの構成と、電流制限抵抗
RBがバイアス回路BCのインダクタンスLTと電圧源
VBの間に設けられたことを除けば、図1に示す回路は
図4とほぼ同一の構成となっている。なお、図1中の浮
遊容量CSは、図4中の浮遊容量CSとは若干異なり、
カップリングコンデンサCCからインダクタンスLTに
至る回路部分に分布定数的に生じた浮遊容量を等価的に
1つの集中定数的な浮遊容量として示したものである。
この浮遊容量CSは、回路構成上、トランジスタQAの
ベースとグランドとの間に現れるとも見なせる。The circuit shown in FIG. 1 has substantially the same configuration as that of FIG. 4 except that the configuration of the bias circuit BC and the current limiting resistor RB are provided between the inductance LT of the bias circuit BC and the voltage source VB. Has become. The stray capacitance CS in FIG. 1 is slightly different from the stray capacitance CS in FIG.
The stray capacitance generated in a distributed constant manner in the circuit portion from the coupling capacitor CC to the inductance LT is equivalently shown as one lumped constant stray capacitance.
It can be considered that the stray capacitance CS appears between the base of the transistor QA and the ground due to the circuit configuration.
【0011】ここで、バイパス回路BCを構成する際
に、バイパスコンデンサCPの静電容量値CPは、浮遊
容量CSとコンデンサCTの合成静電容量値(CS+
CT)よりもはるかに大きな値とする。また、浮遊容量
CSとコンデンサCTの合成静電容量値(CS+CT)と
インダクタンスLTのインダクタンス値LTから導かれ
る共振周波数(同調周波数)が高周波信号Siの信号周
波数fiとほぼ同じになるようにする。換言すると、バ
イパスコンデンサCP、コンデンサCT、インダクタン
スLTに次の条件式が満たされるような各素子を選択す
る。[0011] Here, when configuring the bypass circuit BC, the capacitance value C P of the bypass capacitor CP is combined capacitance value of the stray capacitance CS and a capacitor CT (C S +
The value is much larger than C T ). Further, the resonance frequency (tuning frequency) derived from the combined electrostatic capacitance value (C S + C T ) of the stray capacitance CS and the capacitor CT and the inductance value L T of the inductance LT becomes substantially the same as the signal frequency fi of the high frequency signal Si. To do so. In other words, the bypass capacitor CP, the capacitor CT, and the inductance LT are selected such that the following conditional expressions are satisfied.
【0012】[0012]
【数1】 [Equation 1]
【0013】このような接続関係と特性値を満たすよう
にして構成したバイアス回路BCと浮遊容量CSは、交
流的には図2に示すような等価回路を構成する。すなわ
ち、インダクタンスLTとバイパスコンデンサCPの直
列回路と、その直列回路に並列接続された合成容量素子
(CS+CT)とからなるLC回路網である。なお、合
成容量素子(CS+CT)は、便宜上、並列接続の関係
に有るコンデンサCTと浮遊容量CSを一体にしたもの
である。The bias circuit BC and the stray capacitance CS, which are constructed so as to satisfy the above connection relationship and characteristic values, form an equivalent circuit as shown in FIG. That is, it is an LC circuit network including a series circuit of the inductance LT and the bypass capacitor CP, and a combined capacitance element (CS + CT) connected in parallel to the series circuit. Note that the combined capacitive element (CS + CT) is a unit in which a capacitor CT and a stray capacitance CS, which are in a parallel connection relationship, are integrated for convenience.
【0014】この図2の等価回路に信号周波数fiを持
つ交流信号を供給した時、合成容量素子(CS+CT)
よりもはるかに大きい静電容量値を持つバイパスコンデ
ンサCPは短絡と同等の状態になる。このため、図2の
回路は、実質的にLC並列回路による同調回路を形成し
ていると考えることができる。周知のように、LC並列
回路による同調回路は、同調周波数と同じ周波数を持つ
信号に対しては並列共振動作によりインピーダンスを高
くする。このため、信号周波数fiを持つ高周波信号S
iに対しては、同調回路の一部を構成する浮遊容量CS
のインピーダンスは見掛け上高くなる。すると漏れ電流
iLは流れ難くなり、高周波信号Siの信号レベルの低
下が防止される。その結果、浮遊容量の影響を大幅に排
除でき、高周波増幅回路の特性を改善できる。When an AC signal having a signal frequency fi is supplied to the equivalent circuit of FIG. 2, the combined capacitive element (CS + CT)
The bypass capacitor CP having a much larger capacitance value is in a state equivalent to a short circuit. Therefore, it can be considered that the circuit of FIG. 2 substantially forms a tuning circuit of the LC parallel circuit. As is well known, a tuning circuit using an LC parallel circuit raises impedance by a parallel resonance operation for a signal having the same frequency as the tuning frequency. Therefore, the high frequency signal S having the signal frequency fi
For i, stray capacitance CS that forms part of the tuning circuit
The impedance of is apparently high. Then, the leakage current i L becomes difficult to flow, and the decrease in the signal level of the high frequency signal Si is prevented. As a result, the influence of the stray capacitance can be largely eliminated, and the characteristics of the high frequency amplifier circuit can be improved.
【0015】また、浮遊容量CSを同調回路の一部とす
ることで漏れ電流iLが流れるのを防止しているため、
図1のバイアス回路BCでは電流制限抵抗RBの抵抗値
を大きくする必要が無い。電圧源VBとトランジスタQ
Aのベースとの間にはインダクタンスLTも存在する
が、周知のようにインダクタンス素子の直流信号に対す
るインピーダンスは低い。このため本発明のバイアス回
路によれば、電圧源の供給電圧を低くすることも可能で
ある。Since the stray capacitance CS is part of the tuning circuit to prevent the leakage current i L from flowing,
In the bias circuit BC of FIG. 1, it is not necessary to increase the resistance value of the current limiting resistance RB. Voltage source VB and transistor Q
Although an inductance LT exists between the base of A and the base of A, as is well known, the impedance of the inductance element with respect to a DC signal is low. Therefore, according to the bias circuit of the present invention, it is possible to lower the supply voltage of the voltage source.
【0016】なお、同調周波数と異なる周波数を持つ信
号に対しては同調回路のインピーダンスは低くなる。こ
のため、信号周波数fiと異なる周波数を持つノイズや
高調波の一部は浮遊容量CSおよびバイアス回路BCを
介してグランドに流出する。その結果、高周波信号Si
の信号レベルはほとんど低下しないのに対してノイズ性
の信号や高調波の信号レベルは低下し、高周波増幅回路
の特性の改善に寄与する。また、浮遊容量CSを同調回
路の一部として使用することによってその悪影響を排除
するため、インダクタンスLT(従来例では電流制限抵
抗RB)を無理してトランジスタQAのベース近くに配
置しなくても良い。このため、回路の設計の自由度が向
上するという付帯的な効果も得られる。The impedance of the tuning circuit is low for signals having a frequency different from the tuning frequency. Therefore, part of noise and harmonics having a frequency different from the signal frequency fi flows to the ground via the stray capacitance CS and the bias circuit BC. As a result, the high frequency signal Si
While the signal level of 1 is hardly reduced, the signal level of noise and the signal level of harmonics are reduced, which contributes to the improvement of the characteristics of the high frequency amplifier circuit. Further, since the stray capacitance CS is used as a part of the tuning circuit to eliminate its adverse effect, the inductance LT (current limiting resistor RB in the conventional example) does not have to be forcibly placed near the base of the transistor QA. . Therefore, there is an additional effect that the degree of freedom in circuit design is improved.
【0017】ところで、電流制限抵抗RBに依らずに回
路保護ができ、なおかつ交流的に内部抵抗rが極めて低
い電圧源VBも存在し得る。このような電圧源VBを使
用する場合には、図1に示された電流制限抵抗RBおよ
びバイパスコンデンサCPは回路から省略できる。図3
には、電流制限抵抗RBおよびバイパスコンデンサCP
を省略した本発明によるバイアス回路の第2の実施例を
示した。この図3の回路も、交流的に見るとインダクタ
ンスLTとコンデンサCTと浮遊容量CSがLC並列回
路による同調回路を構成する。このため、図3の回路で
も図1の回路と同様の作用効果が得られるのは言うまで
も無い。By the way, there may be a voltage source VB which can protect the circuit without depending on the current limiting resistor RB and has an extremely low internal resistance r in terms of AC. When using such a voltage source VB, the current limiting resistor RB and the bypass capacitor CP shown in FIG. 1 can be omitted from the circuit. Figure 3
Includes a current limiting resistor RB and a bypass capacitor CP.
A second embodiment of the bias circuit according to the present invention in which is omitted is shown. Also in the circuit of FIG. 3, the inductance LT, the capacitor CT, and the stray capacitance CS form a tuning circuit by an LC parallel circuit when viewed in terms of AC. Therefore, it goes without saying that the circuit of FIG. 3 can also obtain the same operational effect as the circuit of FIG.
【0018】[0018]
【発明の効果】以上に説明したように本発明によるバイ
アス回路は、電圧源と能動素子の高周波信号の入力端子
との間にインダクタンス素子を接続し、インダクタンス
素子の能動素子側の一端とグランドとの間にコンデンサ
を接続する。必要に応じてインダクタンス素子の他端と
グランドとの間にバイパスコンデンサを接続する。そし
て、能動素子の入力端子とグランドとの間に出現する浮
遊容量と前記コンデンサの各静電容量を合わせた合成静
電容量値と前記インダクタンス素子のインダクタンス値
から導かれる同調周波数が、高周波信号の周波数とほぼ
等しくなるようにすることを特徴としている。As described above, in the bias circuit according to the present invention, the inductance element is connected between the voltage source and the high-frequency signal input terminal of the active element, and one end of the inductance element on the active element side and the ground are connected. Connect a capacitor between. If necessary, a bypass capacitor is connected between the other end of the inductance element and the ground. The stray capacitance appearing between the input terminal of the active element and the ground and the tuning frequency derived from the combined capacitance value of the capacitances of the capacitors and the inductance value of the inductance element are The feature is that it is set to be almost equal to the frequency.
【0019】このような本発明によれば、バイアス回路
と浮遊容量が同調回路を構成する。同調回路の一部を構
成する浮遊容量は、同調周波数とほぼ同じ周波数を持つ
高周波信号に対してはインピーダンスを高くし、逆に同
調周波数と異なるノイズや高調波に対してはインピーダ
ンスを低くする。すると、高周波信号の信号レベルの低
下が防止される一方で、ノイズや高調波の信号レベルは
低減される。これにより、高周波増幅回路の特性を改善
することができる。また、電流制限抵抗に関係無く浮遊
容量の悪影響が排除できるため、電流制限抵抗の抵抗値
を低くでき、電圧源の供給電圧を低くできる。従って本
発明によれば、高周波回路の特性を改善でき、また供給
電圧の低電圧化が可能なバイアス回路を提供することが
できる。According to the present invention, the bias circuit and the stray capacitance form a tuning circuit. The stray capacitance forming a part of the tuning circuit has a high impedance for a high frequency signal having a frequency substantially the same as the tuning frequency and, on the contrary, a low impedance for noise and harmonics different from the tuning frequency. Then, the signal level of the high-frequency signal is prevented from being lowered, while the signal level of noise and harmonics is reduced. As a result, the characteristics of the high frequency amplifier circuit can be improved. Further, since the adverse effect of the stray capacitance can be eliminated regardless of the current limiting resistance, the resistance value of the current limiting resistance can be lowered and the supply voltage of the voltage source can be lowered. Therefore, according to the present invention, it is possible to provide a bias circuit capable of improving the characteristics of a high frequency circuit and reducing the supply voltage.
【図1】 高周波増幅回路の一部と、本発明によるバイ
アス回路の第1の実施例の回路図。FIG. 1 is a circuit diagram of a part of a high frequency amplifier circuit and a first embodiment of a bias circuit according to the present invention.
【図2】 図1のバイアス回路と浮遊容量の等価回路。FIG. 2 is an equivalent circuit of the bias circuit and the stray capacitance of FIG.
【図3】 高周波増幅回路の一部と、本発明によるバイ
アス回路の第2の実施例の回路図。FIG. 3 is a circuit diagram of a part of a high frequency amplifier circuit and a bias circuit according to a second embodiment of the present invention.
【図4】 高周波増幅回路の一部と、従来におけるトラ
ンジスタの動作点を設定するためのバイアス回路の一例
の回路図。。FIG. 4 is a circuit diagram of a part of a high frequency amplifier circuit and an example of a bias circuit for setting an operating point of a conventional transistor. .
1:信号入力端子 2:配線端子 BC:バイ
アス回路 CC:カップリングコンデンサ C
P:バイパスコンデンサ CS:浮遊容量
CT:コンデンサ LT:インダクタンス Q
A:トランジスタ(能動素子) r:電圧源の内部
抵抗 RB:電流制限抵抗 VB:電圧源1: Signal input terminal 2: Wiring terminal BC: Bias circuit CC: Coupling capacitor C
P: Bypass capacitor CS: Stray capacitance CT: Capacitor LT: Inductance Q
A: Transistor (active element) r: Internal resistance of voltage source RB: Current limiting resistance VB: Voltage source
フロントページの続き (72)発明者 冨塚 淑人 埼玉県鶴ヶ島市大字五味ヶ谷18番地 東光 株式会社埼玉事業所内 Fターム(参考) 5J092 AA01 AA58 CA35 CA37 CA41 FA20 HA02 HA25 HA29 HA32 HA33 KA12 KA14 SA13 VL08 5J500 AA01 AA58 AC35 AC37 AC41 AF20 AH02 AH25 AH29 AH32 AH33 AK12 AK14 AS13 LV08Continued front page (72) Inventor Yoshito Tomizuka 18 Tomi, Gomigaya, Tsurugashima City, Saitama Prefecture Saitama Office Co., Ltd. F term (reference) 5J092 AA01 AA58 CA35 CA37 CA41 FA20 HA02 HA25 HA29 HA32 HA33 KA12 KA14 SA13 VL08 5J500 AA01 AA58 AC35 AC37 AC41 AF20 AH02 AH25 AH29 AH32 AH33 AK12 AK14 AS13 LV08
Claims (3)
のバイアスを供給するためのバイアス回路であって、 電圧源と、 該電圧源と該能動素子の該高周波信号の入力端子との間
に接続されたインダクタンス素子と、該インダクタンス
素子の該能動素子側の一端とグランドとの間に接続され
たコンデンサとを有し、ここで、該能動素子の入力端子
とグランドとの間に出現する浮遊容量と該コンデンサと
の合成静電容量値と該インダクタンス素子のインダクタ
ンス値から導かれる同調周波数がほぼ該高周波信号の周
波数に等しい同調回路と、を具備することを特徴とする
バイアス回路。1. A bias circuit for supplying a predetermined bias to an active element to which a high frequency signal is input, the bias circuit comprising: a voltage source; and a voltage source and an input terminal of the high frequency signal of the active element. A connected inductance element and a capacitor connected between one end of the inductance element on the active element side and the ground, where a floating appearing between the input terminal of the active element and the ground A bias circuit comprising: a tuning circuit having a tuning frequency derived from a combined capacitance value of the capacitor and the capacitor and an inductance value of the inductance element and substantially equal to the frequency of the high frequency signal.
間に直列接続された電流制限抵抗と、 前記合成静電容量値よりもはるかに大きな静電容量値を
有し、該電流制限抵抗と該電圧源の直列回路に対して並
列接続されたバイパスコンデンサと、を具備することを
特徴とする、請求項1に記載したバイアス回路。2. A current limiting resistor connected in series between the voltage source and the inductance element, and a capacitance value that is much larger than the combined capacitance value. And a bypass capacitor connected in parallel to the series circuit of the source, the bias circuit according to claim 1.
るトランジスタであることを特徴とする、請求項1ある
いは請求項2に記載したバイアス回路。3. The bias circuit according to claim 1, wherein the active element is a transistor forming a high frequency amplifier circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001364988A JP2003168934A (en) | 2001-11-29 | 2001-11-29 | Bias circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001364988A JP2003168934A (en) | 2001-11-29 | 2001-11-29 | Bias circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003168934A true JP2003168934A (en) | 2003-06-13 |
Family
ID=19175088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001364988A Pending JP2003168934A (en) | 2001-11-29 | 2001-11-29 | Bias circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003168934A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008004557A1 (en) * | 2006-07-03 | 2008-01-10 | Hitachi Metals, Ltd. | Branch circuit, high frequency circuit and high frequency module |
-
2001
- 2001-11-29 JP JP2001364988A patent/JP2003168934A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008004557A1 (en) * | 2006-07-03 | 2008-01-10 | Hitachi Metals, Ltd. | Branch circuit, high frequency circuit and high frequency module |
US8183956B2 (en) | 2006-07-03 | 2012-05-22 | Hitachi Metals, Ltd. | Diplexer circuit, high-frequency circuit and high-frequency module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2225683A (en) | High frequency amplifier prevents parametric oscillations | |
EP1111777B1 (en) | A circuit for interfacing a balanced radio frequency power amplifier with an unbalanced load | |
US7538630B2 (en) | Voltage controlled oscillator | |
JP2007174054A (en) | Field transmission system | |
JP3638075B2 (en) | circuit | |
US20060049884A1 (en) | Oscillator circuit for generating a high-frequency electromagnetic oscillation | |
TW200843330A (en) | Radio frequency voltage controlled oscillator and method for designing thereof | |
JP2003168934A (en) | Bias circuit | |
JP2004534468A (en) | Oscillator circuit and method for frequency synchronizing a first differential oscillator to a second differential oscillator | |
JPH036107A (en) | Voltage controlled oscillator | |
JP2000353784A (en) | Integrated circuit device containing inductor with high characteristics factor | |
US7109814B2 (en) | Piezoelectric oscillator | |
JP3129704B2 (en) | Broadband amplifier circuit | |
JP2004064283A (en) | Tuner circuit | |
JP2000332602A (en) | Pll circuit | |
JPS60146509A (en) | Mixer stage | |
US6664862B2 (en) | Oscillator with constant output level over oscillation frequency range | |
JP4432224B2 (en) | Oscillator and communication device | |
JP7141841B2 (en) | Frequency divider input circuit and PLL circuit | |
JP5714865B2 (en) | Oscillator circuit | |
JP2002198798A (en) | Output circuit | |
EP1432116A1 (en) | Oscillation circuit for television tuner | |
JP3004817B2 (en) | Crystal oscillation circuit | |
JP4547833B2 (en) | Integrated circuit device | |
JPH0685551A (en) | Wide band amplifier circuit |