JPH0685551A - Wide band amplifier circuit - Google Patents

Wide band amplifier circuit

Info

Publication number
JPH0685551A
JPH0685551A JP4236696A JP23669692A JPH0685551A JP H0685551 A JPH0685551 A JP H0685551A JP 4236696 A JP4236696 A JP 4236696A JP 23669692 A JP23669692 A JP 23669692A JP H0685551 A JPH0685551 A JP H0685551A
Authority
JP
Japan
Prior art keywords
transistor
electrode
terminal
amplifier circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4236696A
Other languages
Japanese (ja)
Other versions
JP3129531B2 (en
Inventor
Yuji Sano
勇司 佐野
Sadao Tsuruga
貞雄 鶴賀
Koji Kito
浩二 木藤
Michitaka Osawa
通孝 大沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP04236696A priority Critical patent/JP3129531B2/en
Priority to US08/114,612 priority patent/US5546048A/en
Priority to KR1019930017736A priority patent/KR0133839B1/en
Publication of JPH0685551A publication Critical patent/JPH0685551A/en
Application granted granted Critical
Publication of JP3129531B2 publication Critical patent/JP3129531B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To provide the wide band amplifier circuit which can output a large amplitude wide band signal without increasing power consumption. CONSTITUTION:Since the charge/discharge of a capacitor 21 for peaking can be accelerated by driving the capacitor 21 for peaking in the amplifier circuit with a push/pull circuit composed of transistors 4 and 22, the power consumption can be reduced by decreasing a bias current. When a feedback impedance 7 is connected to the emitter of a transistor 9, the output signal can be fed back to the input part of the amplifier circuit as a current signal over the frequency range of a wide band, thereby the large output wide band amplifier circuit can be constituted.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、広帯域増幅回路に関
し、特に大振幅広帯域信号の出力を必要とする受像管駆
動回路に用いて好適な大出力低消費電力増幅回路に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wide-band amplifier circuit, and more particularly to a large-output low-power consumption amplifier circuit suitable for use in a picture tube drive circuit that needs to output a large-amplitude wide-band signal.

【0002】[0002]

【従来の技術】近年、表示装置(ディスプレイ)の高解
像度化に伴って受像管駆動回路の周波数帯域は、ますま
す広帯域化している。特にCAD/CAM用のコンピュ
ータディスプレイ等においては、50MHzから300
MHz程度の帯域が必要になってきている。また、駆動
信号の電圧振幅はモノクローム受像管で30V程度、カ
ラー受像管では50V程度が要求され、最近の表示画面
の大型化に伴って更なる大振幅化が進んでいる。
2. Description of the Related Art In recent years, the frequency band of a picture tube drive circuit has become wider than ever with the increase in resolution of display devices. Especially for computer displays for CAD / CAM, etc., from 50 MHz to 300 MHz
A band of about MHz is needed. Further, the voltage amplitude of the drive signal is required to be about 30 V for a monochrome picture tube and about 50 V for a color picture tube, and the amplitude is further increased with the recent enlargement of the display screen.

【0003】この結果、上記駆動回路の消費電力の増大
とそれに伴う回路部品の大型大重量化が問題となってい
る。この問題点を考慮して、特公昭57−20724号
公報に記載されている、従来の受像管や陰極線管等の容
量性負荷駆動回路を、図2に示す。
As a result, there is a problem that the power consumption of the drive circuit is increased and the circuit components are increased in size and weight. In consideration of this problem, FIG. 2 shows a conventional capacitive load drive circuit such as a picture tube or a cathode ray tube disclosed in Japanese Patent Publication No. 57-20724.

【0004】図2に示す従来の容量性負荷駆動回路にお
いては、信号源1から入力端子2に加えられた広帯域信
号を、低周波成分と高周波成分に分けて増幅して、容量
性負荷6を駆動する構成となっている。上記の低周波成
分は、入力抵抗27と帰還抵抗7と周波数特性補償用コ
ンデンサ28から成る帰還経路を備えたトランジスタ2
5から構成される並列帰還増幅回路により、温度ドリフ
トや歪を抑制しつつ増幅される。
In the conventional capacitive load driving circuit shown in FIG. 2, a wide band signal applied from the signal source 1 to the input terminal 2 is divided into a low frequency component and a high frequency component to be amplified and a capacitive load 6 is obtained. It is configured to be driven. The low-frequency component is a transistor 2 having a feedback path composed of an input resistor 27, a feedback resistor 7 and a frequency characteristic compensating capacitor 28.
The parallel feedback amplification circuit composed of 5 amplifies while suppressing temperature drift and distortion.

【0005】ここで、バイアス用の定電流回路を構成す
るトランジスタ4のコレクタ電流を抑えることにより、
増幅回路の消費電力も抑制できる。上記の高周波成分
は、帰還抵抗31とピーキング用コンデンサ32の接続
されたトランジスタ26から成る直列帰還増幅回路によ
り増幅される。その際、上記の両方の周波数成分は、ベ
ース接地構成のトランジスタ3のエミッタにおいて合成
されて出力端子5に送られる。
Here, by suppressing the collector current of the transistor 4 forming the constant current circuit for bias,
The power consumption of the amplifier circuit can also be suppressed. The high frequency component is amplified by the series feedback amplifier circuit including the transistor 26 to which the feedback resistor 31 and the peaking capacitor 32 are connected. At that time, both of the above frequency components are combined at the emitter of the base-grounded transistor 3 and sent to the output terminal 5.

【0006】[0006]

【発明が解決しようとする課題】上記の従来技術には、
広帯域信号を十分に大きな信号振幅にまで増幅できない
という問題点がある。すなわち、図2に示した容量性負
荷駆動回路を用いて高周波信号を大振幅にまで増幅しよ
うした場合、回路の消費電力を抑えつつコンデンサ32
を用いてピーキングを施すことによる副作用でトランジ
スタ26が遮断して、十分な出力振幅が得られないこと
が多い。さらに詳しい説明を以下に加える。
DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention
There is a problem that a wideband signal cannot be amplified to a sufficiently large signal amplitude. That is, when a high frequency signal is amplified to a large amplitude by using the capacitive load driving circuit shown in FIG. 2, the capacitor 32 is suppressed while suppressing the power consumption of the circuit.
It is often the case that a sufficient output amplitude cannot be obtained because the transistor 26 is cut off due to the side effect of performing peaking using the. A more detailed description is added below.

【0007】入力信号が立ち下がる際にはピーキング用
コンデンサ32を放電して、トランジスタ26のエミッ
タの電圧波形を入力信号に追随させる必要がある。しか
し、ピーキング用コンデンサ32の上記の放電電流の最
大値は、トランジスタ26のバイアス電流の値に抑えら
れている。従って、回路の消費電力を抑えるべくトラン
ジスタ26のバイアス電流を抑制した状態においては、
入力信号が大きな振幅で極めて短い遷移時間の間に立ち
下がる際には、ピーキング用コンデンサ32を放電しき
れずトランジスタ26の遮断を招くことになる。
When the input signal falls, it is necessary to discharge the peaking capacitor 32 so that the voltage waveform of the emitter of the transistor 26 follows the input signal. However, the maximum value of the discharge current of the peaking capacitor 32 is suppressed to the value of the bias current of the transistor 26. Therefore, in the state where the bias current of the transistor 26 is suppressed in order to suppress the power consumption of the circuit,
When the input signal has a large amplitude and falls during an extremely short transition time, the peaking capacitor 32 cannot be fully discharged and the transistor 26 is cut off.

【0008】また、従来技術には帰還系の周波数特性の
影響により、増幅回路の特性が劣化するという問題点も
ある。例えば、帰還回路網において生じる位相遅延の影
響により増幅回路の安定性が損なわれ、周波数帯域を十
分に確保できなくなることがある。また、帰還回路網の
周波数帯域を十分に確保できない場合には、増幅回路の
過渡応答に過大のシュートを生じたり、上記と同様に増
幅回路の周波数帯域をも十分に確保できなくなることが
ある。
The prior art also has a problem that the characteristics of the amplifier circuit deteriorate due to the influence of the frequency characteristics of the feedback system. For example, the stability of the amplifier circuit may be impaired due to the influence of the phase delay generated in the feedback network, and the frequency band may not be sufficiently secured. Further, if the frequency band of the feedback circuit network cannot be sufficiently secured, an excessive shoot may occur in the transient response of the amplifier circuit, or the frequency band of the amplifier circuit may not be sufficiently secured as in the above case.

【0009】さらには、帰還回路網の負荷効果により、
増幅回路の大振幅広帯域出力能力が損なわれる場合もあ
る。図2においても、入力抵抗27と帰還抵抗7と周波
数特性補償用コンデンサ28の帰還回路素子やトランジ
スタ25の寄生容量や寄生インダクタンスに起因して、
増幅回路に上記のような特性劣化を生じる。また、周波
数特性補償用コンデンサ28は、増幅回路の過渡応答特
性改善の為に用いられているものの、増幅回路への負荷
効果により大振幅出力時の周波数帯域が狭まるという問
題点がある。
Further, due to the load effect of the feedback network,
The large-amplitude wide-band output capability of the amplifier circuit may be impaired. Also in FIG. 2, due to the feedback circuit elements of the input resistor 27, the feedback resistor 7, the frequency characteristic compensating capacitor 28, and the parasitic capacitance and parasitic inductance of the transistor 25,
The characteristic deterioration as described above occurs in the amplifier circuit. Further, although the frequency characteristic compensating capacitor 28 is used to improve the transient response characteristic of the amplifier circuit, there is a problem that the frequency band at the time of large amplitude output is narrowed due to the load effect on the amplifier circuit.

【0010】本発明の目的は、消費電力を増大すること
なく大振幅広帯域信号の出力が可能な広帯域増幅回路を
提供することにある。
An object of the present invention is to provide a wide band amplifier circuit capable of outputting a large amplitude wide band signal without increasing power consumption.

【0011】[0011]

【課題を解決するための手段】上記の目的を達成するた
め、本発明の広帯域増幅回路においては、第1の手段と
して、ピーキング用コンデンサをプッシュプル回路の通
常の出力側(本発明では出力側として用いているのでは
なく、ゲイン設定のために使用する側としているのだ
が)に接続する。
In order to achieve the above object, in a wide band amplifier circuit of the present invention, as a first means, a peaking capacitor is used as a normal output side (in the present invention, output side of a push-pull circuit). I'm not using it as, but I'm supposed to use it for gain setting).

【0012】また、上記の目的を達成するための第2の
手段として、出力信号の帰還インピーダンスを能動素子
の低インピーダンス端子に接続することにより、帰還回
路網を構成する。さらに、第3の手段として、高インピ
ーダンスを示す出力信号検出部に帰還インピーダンスを
接続する。続いて、第4の手段として、プッシュプル回
路を構成する駆動素子に電流信号の分配回路を接続す
る。そして、第5の手段として、信号経路に接続される
能動素子の交流的接地端子に、もう一方の信号経路の一
部分を接続する。最後に、第6の手段として、ピーキン
グ素子と出力抵抗をコンデンサを介して接続する。
As a second means for achieving the above object, a feedback network is constructed by connecting the feedback impedance of the output signal to the low impedance terminal of the active element. Further, as a third means, a feedback impedance is connected to the output signal detecting section exhibiting high impedance. Subsequently, as a fourth means, a current signal distribution circuit is connected to the drive element forming the push-pull circuit. Then, as a fifth means, a part of the other signal path is connected to the AC ground terminal of the active element connected to the signal path. Finally, as a sixth means, the peaking element and the output resistor are connected via a capacitor.

【0013】[0013]

【作用】上記の本発明の広帯域増幅回路を実現するため
の第1の手段において、ピーキング用コンデンサは増幅
回路の周波数特性を改善する作用を有する。プッシュプ
ル回路は上記のピーキング用コンデンサの充放電を促進
させる。以上の作用により、上記の本発明の目的は達成
される。
In the first means for realizing the wide band amplifier circuit of the present invention, the peaking capacitor has the function of improving the frequency characteristic of the amplifier circuit. The push-pull circuit promotes charging and discharging of the peaking capacitor. With the above operation, the above object of the present invention is achieved.

【0014】上記の第2の手段において、帰還インピー
ダンスは出力信号を電流信号として帰還する作用を有す
る。インピーダンスの接続される低インピーダンス端子
を有する能動素子は、出力信号を広帯域の周波数範囲に
渡って、増幅回路の入力部に帰還する作用を有する。上
記の帰還インピーダンスと能動素子により帰還回路網を
構成することによって、上記の本発明の目的は達成され
る。
In the above-mentioned second means, the feedback impedance has a function of feeding back the output signal as a current signal. The active element having the low impedance terminal to which the impedance is connected has a function of returning the output signal to the input portion of the amplifier circuit over a wide frequency range. By constructing a feedback network with the above feedback impedance and active elements, the above object of the present invention is achieved.

【0015】上記の第3の手段において、高インピーダ
ンスを示す出力信号検出部は、検出端子に出力信号を導
く働きがある。帰還インピーダンスは上記の出力信号検
出部のインピーダンスを低減して時定数を抑制しつつ、
出力信号を増幅回路の入力部に帰還する作用を有する。
以上の作用により、上記の本発明の目的は達成される。
In the above-mentioned third means, the output signal detection section exhibiting high impedance has a function of guiding the output signal to the detection terminal. The feedback impedance reduces the impedance of the above output signal detection unit and suppresses the time constant,
The output signal is fed back to the input section of the amplifier circuit.
With the above operation, the above object of the present invention is achieved.

【0016】上記の第4の手段において、プッシュプル
回路を構成する駆動素子は、相補的に動作することによ
り消費電力を増大することなく大振幅広帯域信号を出力
する働きを有する。電流信号の分配回路は、直流成分か
ら高周波成分までの広帯域の周波数範囲に渡り、電流信
号を分配することにより上記の駆動素子を駆動する。以
上の作用により、上記の本発明の目的は達成される。
In the fourth means, the driving element forming the push-pull circuit has a function of outputting a large-amplitude wide-band signal without increasing power consumption by operating complementarily. The current signal distribution circuit drives the drive element by distributing the current signal over a wide frequency range from the DC component to the high frequency component. With the above operation, the above object of the present invention is achieved.

【0017】上記の第5の手段において、信号経路に接
続される能動素子は信号を増幅する。また、もう一方の
信号経路は、その一部分を上記の交流的接地端子に接続
することにより、上記の信号経路に接続される能動素子
の寄生インピーダンスを相殺する作用を有する。以上の
作用により、上記の本発明の目的は達成される。
In the fifth means, the active element connected to the signal path amplifies the signal. The other signal path has a function of canceling the parasitic impedance of the active element connected to the signal path by connecting a part thereof to the AC ground terminal. With the above operation, the above object of the present invention is achieved.

【0018】上記の第6の手段において、ピーキング素
子は、増幅回路の周波数特性を改善する作用を有する。
出力抵抗は増幅回路のゲインを決める働きと上記のピー
キング素子のダンピング素子としての作用を有する。ま
た、上記のピーキング素子と出力抵抗との間に接続する
上記のコンデンサは、上記のダンピングの必要となる周
波数において、両者を接続する。以上の作用により、上
記の本発明の目的は達成される。
In the above-mentioned sixth means, the peaking element has a function of improving the frequency characteristic of the amplifier circuit.
The output resistance has a function of determining the gain of the amplifier circuit and a function of the peaking element as a damping element. Further, the capacitor connected between the peaking element and the output resistor connects the two at the frequency at which the damping is required. With the above operation, the above object of the present invention is achieved.

【0019】以上の作用により、消費電力を増大するこ
となく大振幅広帯域信号の出力が可能な広帯域増幅回路
を提供することができる。
With the above operation, it is possible to provide a wide band amplifier circuit capable of outputting a large amplitude wide band signal without increasing power consumption.

【0020】[0020]

【実施例】図1は、本発明の広帯域増幅回路の基本的な
実施例を示す回路図である。図1においては、信号増幅
の過程を次のように考えることができる。
1 is a circuit diagram showing a basic embodiment of a wide band amplifier circuit according to the present invention. In FIG. 1, the process of signal amplification can be considered as follows.

【0021】即ち、信号源1の電圧信号は入力インピー
ダンス8を介して電流信号に変換された後、増幅回路の
入力端子2に流れ込む。トランジスタ9以降の素子から
成る増幅回路の電流ゲインは極めて大きいと考えられる
ので、上記の入力電流信号は帰還インピーダンス7を介
して再び増幅された電圧信号に変換されて、出力端子5
を経由して容量性負荷6に加えられる。
That is, the voltage signal of the signal source 1 is converted into a current signal via the input impedance 8 and then flows into the input terminal 2 of the amplifier circuit. Since it is considered that the current gain of the amplifier circuit including the elements after the transistor 9 is extremely large, the above-mentioned input current signal is converted again into the amplified voltage signal via the feedback impedance 7, and the output terminal 5
To the capacitive load 6 via.

【0022】この時、出力電圧信号は帰還インピーダン
ス7を介して帰還電流信号に変換され、ベース接地構成
のトランジスタ9において上記の入力電流信号と差引き
され、インピーダンス11を介して誤差電圧信号に変換
される。この誤差電圧信号は、エミッタ接地構成のトラ
ンジスタ12により反転増幅され、シングルエンデッド
プッシュプル回路(以下、SEPPと記す)を構成する
トランジスタ15と16に加えられる。
At this time, the output voltage signal is converted into a feedback current signal via the feedback impedance 7, subtracted from the input current signal by the transistor 9 having a grounded base, and converted into an error voltage signal via the impedance 11. To be done. This error voltage signal is inverted and amplified by the transistor 12 having a grounded-emitter configuration and applied to the transistors 15 and 16 which form a single-ended push-pull circuit (hereinafter referred to as SEPP).

【0023】その後、上記の誤差電圧信号は、相補的に
プッシュプル動作するベース接地構成のトランジスタ3
と4を介して電圧増幅されて出力信号となる。その際、
回路を構成する各インピ−ダンス8と7と11,13と
14,ベース接地回路の入力インピーダンスである18
及び20と21の直列合成インピーダンスのそれぞれ
は、受動素子から成る各種合成インピーダンスを用いる
ことができることは言うまでもない。
After that, the above-mentioned error voltage signal is complemented by a push-pull operation transistor 3 having a base-grounded structure.
The voltage is amplified via 4 and 4 and becomes an output signal. that time,
Impedances 8 and 7 and 11 and 13 and 14 constituting the circuit, and an input impedance of the grounded base circuit 18
It goes without saying that each of the series synthetic impedances of 20 and 21 can use various synthetic impedances composed of passive elements.

【0024】例えば、増幅回路の周波数特性の高域にピ
ーキングを施すべく、帰還インピーダンス7を抵抗とコ
イルの直列合成インピーダンスから構成しても良い。ま
た、トランジスタの熱的時定数の影響による増幅回路の
過渡応答の遅延を改善すべく、帰還インピーダンス7を
抵抗とコンデンサの並列合成インピーダンスを含む回路
網により構成することもできる。
For example, the feedback impedance 7 may be composed of a series combined impedance of a resistor and a coil in order to perform peaking in the high frequency region of the amplifier circuit. Further, in order to improve the delay of the transient response of the amplifier circuit due to the influence of the thermal time constant of the transistor, the feedback impedance 7 can be configured by a circuit network including a parallel combined impedance of a resistor and a capacitor.

【0025】続いて、上述した本発明を実現するための
各手段のうち、図1に示した実施例に適用されているも
のについて説明する。上記のベース接地回路の入力イン
ピーダンスを成すコンデンサ21はピーキング用コンデ
ンサともみなせる。従来技術においては、コンデンサ2
1に接続したトランジスタ4の遮断により出力信号の大
振幅広帯域化が阻まれていた。
Next, of the respective means for realizing the present invention described above, the means applied to the embodiment shown in FIG. 1 will be described. The capacitor 21 forming the input impedance of the above-described grounded base circuit can also be regarded as a peaking capacitor. In the prior art, the capacitor 2
The interruption of the transistor 4 connected to 1 prevents the output signal from having a large amplitude and wide band.

【0026】しかし、本実施例においては、トランジス
タ22を用いることでベース接地回路をプッシュプル構
成化して、トランジスタ4の遮断にもかかわらずピーキ
ング用コンデンサ21の充放電を促進している。電圧源
23により設定し得るトランジスタ4及び22のバイア
ス条件としては、回路動作上、低周波信号入力時にトラ
ンジスタ4の遮断しないAB級動作が好ましい。
However, in the present embodiment, the grounded base circuit is formed into a push-pull configuration by using the transistor 22 to promote the charging / discharging of the peaking capacitor 21 despite the interruption of the transistor 4. As a bias condition of the transistors 4 and 22 that can be set by the voltage source 23, class AB operation in which the transistor 4 is not interrupted when a low frequency signal is input is preferable in terms of circuit operation.

【0027】しかし、電源24の陽極とトランジスタ4
のコレクタを抵抗等を介して接続するなどして、トラン
ジスタ9のエミッタに向かって流れ込む帰還インピーダ
ンス7のバイアス電流経路さえ設けておけば、B級やC
級動作等の任意の設定が可能である。また、SEPPを
構成するトランジスタ15と16についても、ピーキン
グ用コンデンサ21の充放電を促進する作用を有してお
り、バイアス条件についてもトランジスタ4及び22と
同様のことが言える。
However, the anode of the power supply 24 and the transistor 4
If the bias current path of the feedback impedance 7 that flows toward the emitter of the transistor 9 is provided by connecting the collector of the resistor via a resistor or the like, class B or C
Any setting such as class operation is possible. Further, the transistors 15 and 16 forming the SEPP also have the action of promoting the charging and discharging of the peaking capacitor 21, and the bias conditions are similar to those of the transistors 4 and 22.

【0028】次に、帰還インピーダンス7の一方の端子
は、信号電圧振幅の抑えられた低インピーダンス端子で
あるトランジスタ9のエミッタに接続され、上述したよ
うに帰還信号を電流信号として伝送している。低インピ
ーダンス端子においては、上記のように信号電圧振幅が
抑えられているため、この端子及び端子に接続された各
素子の寄生容量への信号電流のバイパスが抑えられる。
Next, one terminal of the feedback impedance 7 is connected to the emitter of the transistor 9 which is a low impedance terminal in which the signal voltage amplitude is suppressed, and the feedback signal is transmitted as a current signal as described above. Since the signal voltage amplitude is suppressed at the low impedance terminal as described above, the bypass of the signal current to the parasitic capacitance of this terminal and each element connected to the terminal is suppressed.

【0029】従って、帰還信号を電流信号として伝送す
ることにより、寄生容量の影響による帰還回路網の周波
数特性の劣化が抑えられ、増幅回路の大出力広帯域化を
図ることができる。さらには、上記の低インピーダンス
端子においては時定数が低減されているため、帰還イン
ピーダンス7を十分に高い値に設定でき、上述の増幅回
路への負荷効果を抑制することができる。
Therefore, by transmitting the feedback signal as the current signal, the deterioration of the frequency characteristic of the feedback circuit network due to the influence of the parasitic capacitance can be suppressed, and the wide output band of the amplifier circuit can be achieved. Further, since the time constant is reduced in the low impedance terminal, the feedback impedance 7 can be set to a sufficiently high value, and the load effect on the amplifier circuit can be suppressed.

【0030】帰還インピーダンス7のもう一方の端子
は、トランジスタ3と4のそれぞれのコレクタの接続点
である高インピーダンスを示す出力信号検出部(出力端
子5)に接続されている。帰還インピーダンス7を並列
接続することにより、上記の出力信号検出部のインピー
ダンスは低減される。その結果、上記の出力信号検出部
の時定数を抑制して増幅回路の開ループゲインの周波数
帯域を拡大し、閉ループゲインの周波数特性の平坦性を
向上することができる。
The other terminal of the feedback impedance 7 is connected to an output signal detection section (output terminal 5) showing a high impedance which is a connection point of the collectors of the transistors 3 and 4. By connecting the feedback impedances 7 in parallel, the impedance of the output signal detecting section is reduced. As a result, it is possible to suppress the time constant of the output signal detection unit, expand the frequency band of the open loop gain of the amplifier circuit, and improve the flatness of the frequency characteristic of the closed loop gain.

【0031】以上、図1を用いて本発明の広帯域増幅回
路の基本的な実施例について説明した。これ以降は、上
述した本発明を実現するための各手段を用いた各種の実
施例について詳細に説明していく。その際、図1に示し
たものと同様の構成要素には同一の符号を用いて示す。
The basic embodiment of the broadband amplifier circuit of the present invention has been described above with reference to FIG. Hereinafter, various embodiments using each means for realizing the above-described present invention will be described in detail. In that case, the same components as those shown in FIG. 1 are designated by the same reference numerals.

【0032】先ず始めに、上述の第1の手段を用いた最
も構成素子の少ない実施例を図3に示す。図3において
は、エミッタ抵抗31と出力インピーダンス33の比に
より直流ゲインが定まり、ピーキングコンデンサ32の
容量値と容量性負荷6の容量値の比により高周波ゲイン
が設定されると考えられる。しかし、信号源1から入力
端子2に加えられる入力信号の振幅が大きくなったり周
波数が高くなった際には、上述のようにトランジスタ1
6の遮断によりピーキングコンデンサ32の充放電が阻
害される。
First, FIG. 3 shows an embodiment using the above-mentioned first means and having the least number of constituent elements. In FIG. 3, it is considered that the DC gain is determined by the ratio of the emitter resistance 31 and the output impedance 33, and the high frequency gain is set by the ratio of the capacitance value of the peaking capacitor 32 and the capacitance value of the capacitive load 6. However, when the amplitude or frequency of the input signal applied from the signal source 1 to the input terminal 2 increases, as described above, the transistor 1
The interruption of 6 hinders the charging and discharging of the peaking capacitor 32.

【0033】特に、増幅回路の低消費電力化を図るべく
トランジスタ16のバイアス電流を抑制している場合に
は、トランジスタ16の遮断傾向は益々助長される。上
記の本実施例においては、トランジスタ15を付加する
ことによりピーキングコンデンサ32の充放電を促進
し、エミッタピーキングの強力な印加を可能とすること
により増幅回路の大出力広帯域化を図っている。
In particular, when the bias current of the transistor 16 is suppressed in order to reduce the power consumption of the amplifier circuit, the tendency of the transistor 16 to be cut off is further promoted. In this embodiment described above, the transistor 15 is added to accelerate the charging / discharging of the peaking capacitor 32, and the strong application of the emitter peaking is made possible so that the amplifier circuit has a wide output wide band.

【0034】図3において、トランジスタ16は無信号
時にバイアス電流の流れるAB級バイアス、トランジス
タ15は信号振幅等がある程度以上に大きくならないと
電流の流れないC級バイアスに設定されている。しか
し、ピーキングコンデンサ32の充放電を促進し得る範
囲であれば、トランジスタ15と16のベース間には任
意のバイアス電圧やバイアス電流の設定回路を設けるこ
とができる。また、ピーキングコンデンサ32には、必
要以上のピーキング効果を抑えて安定化を図るべく直列
抵抗を挿入するなどした任意の回路網を用いることがで
きることは言うまでもない。
In FIG. 3, the transistor 16 is set to the class AB bias in which the bias current flows when there is no signal, and the transistor 15 is set to the class C bias in which the current does not flow unless the signal amplitude or the like becomes larger than a certain level. However, an arbitrary bias voltage or bias current setting circuit can be provided between the bases of the transistors 15 and 16 as long as the charging and discharging of the peaking capacitor 32 can be accelerated. It is needless to say that the peaking capacitor 32 may be any circuit network in which a series resistor is inserted to suppress the peaking effect more than necessary and stabilize the peaking effect.

【0035】さらに、一層の大出力広帯域化を図るべ
く、トランジスタ16のコレクタにベース接地回路を設
けてカスコード構成としたり、出力端子5の手前にSE
PPやエミッタフォロワ回路を設けることも可能なこと
は言うまでもない。
Further, in order to further increase the wide band of the output, a grounded base circuit is provided in the collector of the transistor 16 to form a cascode structure, or SE is provided in front of the output terminal 5.
It goes without saying that a PP or emitter follower circuit can be provided.

【0036】なお、図3において、トランジスタを電界
効果形トランジスタFET(MOS形或いは接合形)に
置き換え得ることも明らかであろう。図47に、各極性
のトランジスタと電界効果形トランジスタFETとの対
応した回路図を示したので参照されたい。
It will be apparent that the transistor in FIG. 3 can be replaced by a field effect transistor FET (MOS type or junction type). Please refer to FIG. 47 for a corresponding circuit diagram of the transistors of each polarity and the field effect transistor FET.

【0037】続いて、上述の第1の手段を用いて増幅回
路の過渡応答の対称性を向上した実施例を図4に示す。
図4においては、ピーキング用コンデンサ37を負荷と
するトランジスタ35と36から成るSEPPを結合コ
ンデンサ34を介して駆動することにより、増幅回路の
プッシュプル化を実現している。
Next, FIG. 4 shows an embodiment in which the symmetry of the transient response of the amplifier circuit is improved by using the above-mentioned first means.
In FIG. 4, a push-pull amplifier circuit is realized by driving a SEPP, which is composed of transistors 35 and 36 having a peaking capacitor 37 as a load, through a coupling capacitor 34.

【0038】従って、出力端子5にトランジスタ35の
コレクタから信号電流を出力することができ、出力電圧
の立ち下がり時間のみならず立上り時間をも短縮可能と
なる。また、各トランジスタのエミッタ抵抗39から4
2は、ピーキングコンデンサ32と37の容量性負荷に
起因するSEPPの不安定性を抑える働きと、バイアス
電圧回路23と38の電圧を用いて各トランジスタのバ
イアス電流を設定する働きを併せもつ。
Therefore, a signal current can be output from the collector of the transistor 35 to the output terminal 5, and the rise time as well as the fall time of the output voltage can be shortened. In addition, the emitter resistance 39 to 4 of each transistor
2 has a function of suppressing the instability of SEPP caused by the capacitive load of the peaking capacitors 32 and 37, and a function of setting the bias current of each transistor using the voltages of the bias voltage circuits 23 and 38.

【0039】従って、エミッタ抵抗39から42は短絡
して削除することも、各トランジスタのベース側に直列
挿入することもできる。同様に、バイアス電圧回路23
と38を短絡して削除することもでき、トランジスタ3
5のエミッタを抵抗等を介して電源24の陽極に接続す
ることによりバイアス設定を行うことも可能である。ま
た、トランジスタ35のバイアス電流を確保することに
より、図1に示したような負帰還経路等を設けて出力電
圧の安定化を図りさえすれば、出力インピーダンス33
抵抗を排除して回路規模と負荷容量を削減することがで
きる。
Therefore, the emitter resistors 39 to 42 can be short-circuited and removed, or can be inserted in series on the base side of each transistor. Similarly, the bias voltage circuit 23
And 38 can be short-circuited and removed, transistor 3
It is also possible to set the bias by connecting the emitter of No. 5 to the anode of the power supply 24 via a resistor or the like. Further, if the bias current of the transistor 35 is secured and the output voltage is stabilized by providing the negative feedback path as shown in FIG.
The resistance can be eliminated to reduce the circuit scale and load capacity.

【0040】ここで、図3に示した実施例と同様に、カ
スコード構成としたり、出力端子5の手前にSEPPや
エミッタフォロワ回路を設けることもできることは言う
までもない。また、トランジスタ16のベースに接続さ
れた結合コンデンサ34の一方の端子を、トランジスタ
16のエミッタに接続することによっても、同様の効果
が得られる。
Needless to say, as in the case of the embodiment shown in FIG. 3, a cascode configuration can be used, and a SEPP or emitter follower circuit can be provided before the output terminal 5. The same effect can be obtained by connecting one terminal of the coupling capacitor 34 connected to the base of the transistor 16 to the emitter of the transistor 16.

【0041】次に、回路素子数を削減して上述の第1の
手段を実現した本発明の基本実施例を図5、図6及び図
7にそれぞれ示す。これらの基本実施例を実用的な増幅
回路として示したのが図8の回路図である。
Next, basic embodiments of the present invention in which the number of circuit elements is reduced to realize the above-mentioned first means are shown in FIGS. 5, 6 and 7, respectively. A circuit diagram of FIG. 8 shows these basic embodiments as a practical amplifier circuit.

【0042】図8においては、SEPPを構成するトラ
ンジスタ15のコレクタに流れる信号電流を直接に接地
点に捨てることなく、ベース接地構成のトランジスタ4
を介して出力端子5に流すことにより、増幅回路のプッ
シュプル出力化を図っている。このように構成すること
により、トランジスタ4に新たにトランジスタを接続し
てSEPPを構成しなくとも、増幅回路の過渡応答の対
称性を向上させることができる。
In FIG. 8, the transistor 4 having the base-grounded structure is provided without directly discarding the signal current flowing in the collector of the transistor 15 forming the SEPP to the ground point.
By passing the signal to the output terminal 5 via the, the amplifier circuit is designed as a push-pull output. With this configuration, the symmetry of the transient response of the amplifier circuit can be improved without connecting a new transistor to the transistor 4 to configure SEPP.

【0043】また、図8の回路において、入力信号は、
単一のSEPPを駆動するのみで済むため、信号源1の
内部インピーダンスに起因する入力信号の特性劣化を低
減することができる。ここで、バイパスコンデンサ50
はトランジスタ16の駆動インピーダンスの低減に、バ
イアス抵抗47とダイオード48及び49はトランジス
タ15及び16のバイアス設定に用いられている。
In the circuit of FIG. 8, the input signal is
Since it is only necessary to drive a single SEPP, it is possible to reduce the characteristic deterioration of the input signal due to the internal impedance of the signal source 1. Here, the bypass capacitor 50
Is used to reduce the driving impedance of the transistor 16, and the bias resistor 47 and the diodes 48 and 49 are used to set the bias of the transistors 15 and 16.

【0044】従って、上記のダイオード48及び49か
ら成る回路網は、ダイオードをさらに多数用いても、或
いは両端を短絡して削除するなどしてもよいことは言う
までもない。また、トランジスタ3はトランジスタ4と
同様にベース接地構成となり、トランジスタ16と共に
カスコード回路を構成している。バイアス抵抗51及び
53と29、温度補償用ダイオード52は、トランジス
タ4のバイアス電流を設定し、コンデンサ54は接地イ
ンピーダンスを低減する。
Therefore, it goes without saying that the circuit network consisting of the above-mentioned diodes 48 and 49 may use a larger number of diodes, or may be short-circuited at both ends to be eliminated. Further, the transistor 3 has a grounded base structure like the transistor 4, and forms a cascode circuit together with the transistor 16. The bias resistors 51 and 53 and 29 and the temperature compensating diode 52 set the bias current of the transistor 4, and the capacitor 54 reduces the ground impedance.

【0045】また、トランジスタ15のコレクタに流れ
る信号電流をトランジスタ4のエミッタに流し込むため
に用いられる、インピーダンス46と定電圧回路45
は、それぞれ図9に示した各種の素子及び回路に置き換
えることができる。
Further, the impedance 46 and the constant voltage circuit 45 used for flowing the signal current flowing through the collector of the transistor 15 into the emitter of the transistor 4.
Can be replaced with various elements and circuits shown in FIG. 9, respectively.

【0046】定電圧回路45は、図9の(a)に示すツ
ェナーダイオード55や同図の(b)に示すトランジス
タ56から成る定電圧回路を代替回路として用いること
ができる。さらには、定電圧回路45を同図の(b)中
に示されるバイパスコンデンサ60のみに、或いは抵抗
や電池等の単一素子のみに置き換えることができる。同
様にインピーダンス46も、図9の(c)に示す定電流
回路61や同図の(d)に示すコイル63とインピーダ
ンス62の直列合成インピーダンスとすることができ
る。図9の(d)に示したようなインピーダンス回路網
を用いることにより、適当な周波数におけるピーキング
効果を向上することもできる。
As the constant voltage circuit 45, a constant voltage circuit including a Zener diode 55 shown in FIG. 9A and a transistor 56 shown in FIG. 9B can be used as an alternative circuit. Further, the constant voltage circuit 45 can be replaced with only the bypass capacitor 60 shown in FIG. 7B or only a single element such as a resistor or a battery. Similarly, the impedance 46 can be a constant current circuit 61 shown in FIG. 9C or a series combined impedance of the coil 63 and the impedance 62 shown in FIG. 9D. By using the impedance network as shown in FIG. 9D, the peaking effect at an appropriate frequency can be improved.

【0047】続いて、上述の第1の手段を用いて本発明
を受像管駆動回路に適用した場合の基本実施例(骨格)
を図10に示し、さらにその実用的な回路を図11に示
す。図11においては、電圧バッファ68とベース接地
回路とSEPPを用いて増幅された出力信号を、カソー
ド電流検出回路を介して受像管78に加える。
Subsequently, a basic embodiment (skeleton) in the case where the present invention is applied to a picture tube drive circuit by using the above-mentioned first means
Is shown in FIG. 10, and its practical circuit is shown in FIG. In FIG. 11, the output signal amplified by using the voltage buffer 68, the grounded base circuit, and SEPP is applied to the picture tube 78 via the cathode current detection circuit.

【0048】増幅過程においては、一般に能動素子の性
能を有効に活用して良好な周波数特性を得ることが容易
な電圧バッファ68とベース接地回路を用いているた
め、増幅回路のコスト低減が容易となる。本実施例の回
路動作を以下に詳述する。入力信号電圧はエミッタフォ
ロワ回路やSEPP等の低出力インピーダンス回路から
成る電圧バッファ68を介して、インピーダンス72と
ピーキング用コンデンサ71の直列合成インピーダンス
及び、インピーダンス69とピーキング用コンデンサ7
0の並列合成インピーダンスに加えられる。
In the amplifying process, generally, the voltage buffer 68 and the grounded base circuit, which can easily obtain the good frequency characteristic by effectively utilizing the performance of the active element, are used. Therefore, the cost of the amplifying circuit can be easily reduced. Become. The circuit operation of this embodiment will be described in detail below. The input signal voltage is passed through a voltage buffer 68 including a low output impedance circuit such as an emitter follower circuit or SEPP, and a series combined impedance of an impedance 72 and a peaking capacitor 71 and an impedance 69 and a peaking capacitor 7 are connected.
Added to 0 parallel combined impedance.

【0049】これらの合成インピーダンスのもう一方の
端子は、それぞれベース接地構成のトランジスタ4及び
3のエミッタに接続されているため、上記の信号電圧は
電流に変換されてピーキングコイル74の直列接続され
た出力インピーダンス33に流れ込み、広帯域に増幅さ
れた電圧信号として出力される。増幅の際、たとえ低電
力化のためバイアス電流が削減されていてトランジスタ
3と4の遮断が頻繁に繰り返されても、付加したトラン
ジスタ73と22とのプッシュプル動作の効果により、
上記のピーキング用コンデンサ70と71の充放電は促
進される。
Since the other terminals of these combined impedances are connected to the emitters of the transistors 4 and 3 having the grounded base respectively, the signal voltage is converted into a current and connected to the peaking coil 74 in series. It flows into the output impedance 33 and is output as a voltage signal amplified in a wide band. At the time of amplification, even if the bias current is reduced to reduce the power and the transistors 3 and 4 are frequently cut off, the effect of the push-pull operation of the added transistors 73 and 22 causes
The charging and discharging of the peaking capacitors 70 and 71 are accelerated.

【0050】トランジスタ22と4、3と73のバイア
ス条件は、各トランジスタのエミッタ抵抗39から42
と温度補償用ダイオード48と49、84と85によっ
て設定される。また、コンデンサ50と83、86と5
4は、それぞれ交流的接地点のインピーダンス低減用の
バイパスコンデンサである。同様にバイアス用インピー
ダンス91とエミッタインピ−ダンス95と96、温度
補償用ダイオード90と92によって、トランジスタ7
5と76のバイアス条件は設定される。
The bias conditions for the transistors 22, 4, 3 and 73 are as follows:
And temperature compensating diodes 48 and 49, 84 and 85. Also, capacitors 50 and 83, 86 and 5
Reference numerals 4 are bypass capacitors for reducing impedance at AC grounding points. Similarly, the bias impedance 91, the emitter impedances 95 and 96, and the temperature compensating diodes 90 and 92 allow the transistor 7 to operate.
Bias conditions of 5 and 76 are set.

【0051】受像管駆動回路に用いる場合、上記のエミ
ッタインピーダンス95と96は受像管78の管内放電
時の保護素子としての働きも兼ねる。トランジスタ77
から成る上記のカソード電流検出回路は、受像管78の
発光輝度を制御すべく、輝度に相当するカソード79の
端子電流を検出する。トランジスタ77はエミッタフォ
ロワ回路として上記の出力信号を受像管78に伝送する
と同時に、エミッタに流れ込むカソード電流をコレクタ
に接続された検出抵抗99を介して電圧変換して検出出
力端子100に出力する。
When used in a picture tube drive circuit, the above-mentioned emitter impedances 95 and 96 also function as protective elements when the picture tube 78 is discharged in the tube. Transistor 77
The above-described cathode current detection circuit consisting of detects the terminal current of the cathode 79 corresponding to the luminance in order to control the emission luminance of the picture tube 78. The transistor 77, as an emitter follower circuit, transmits the above output signal to the picture tube 78, and at the same time, converts the cathode current flowing into the emitter into a voltage through the detection resistor 99 connected to the collector and outputs the voltage to the detection output terminal 100.

【0052】コンデンサ97は、トランジスタ77から
成るエミッタフォロワ回路の過渡応答の非対称性を補償
するバイパスコンデンサである。ダイオード98は、ト
ランジスタ77の逆耐圧を保証する保護素子である。ま
た、インピーダンス101はトランジスタ77の寄生容
量と接地間に直列に挿入され、増幅回路の負荷容量の増
加を防ぐ。コイル102とダンピング抵抗103は直列
ピーキング用素子であり、インピーダンス104は上記
の管内放電に対する増幅回路の保護回路である。
The capacitor 97 is a bypass capacitor that compensates for the asymmetry of the transient response of the emitter follower circuit including the transistor 77. The diode 98 is a protection element that guarantees the reverse breakdown voltage of the transistor 77. Further, the impedance 101 is inserted in series between the parasitic capacitance of the transistor 77 and the ground to prevent the load capacitance of the amplifier circuit from increasing. The coil 102 and the damping resistor 103 are elements for series peaking, and the impedance 104 is a protection circuit of the amplification circuit against the above-mentioned in-tube discharge.

【0053】さらに、上述の第1の手段を用いて本発明
を受像管駆動回路に適用した場合の別の実施例の骨格を
図12に示し、その実用的な回路例を図13に示す。図
13においては、図12により分かり易く示されている
ように、カレントミラー回路CM1,CM2を用いるこ
とにより、ピーキング用コンデンサに流れる充放電電流
を両成分ともに負荷側に供給して、増幅回路の過渡応答
の対称性を向上している。
Further, FIG. 12 shows the skeleton of another embodiment in which the present invention is applied to a picture tube drive circuit using the above-mentioned first means, and FIG. 13 shows a practical circuit example thereof. In FIG. 13, as clearly shown in FIG. 12, by using the current mirror circuits CM1 and CM2, both the charging and discharging currents flowing in the peaking capacitors are supplied to the load side, and the amplifier circuit The symmetry of the transient response is improved.

【0054】図13において、信号源1からの入力信号
はエミッタフォロワ回路を構成するトランジスタ109
と110を介してSEPPを構成するトランジスタ15
と16に加えられる。この場合、互いに異極性であるト
ランジスタ109と110は、トランジスタ15と16
のバイアス電圧源を兼ね備え、トランジスタ15と16
から成るSEPPとの合成回路は「ダイヤモンド回路」
と呼ばれ多用されている。
In FIG. 13, an input signal from the signal source 1 is a transistor 109 which constitutes an emitter follower circuit.
Transistor 15 that constitutes SEPP through 110 and 110
And 16 are added. In this case, the transistors 109 and 110, which have different polarities, are replaced by the transistors 15 and 16
And the transistors 15 and 16
"Diamond circuit" is a synthetic circuit composed of SEPP
Is often used.

【0055】ピーキング用コンデンサ32に流れる充放
電電流のうちトランジスタ15に流れる電流成分は、ト
ランジスタ113と114と115から成るカレントミ
ラー回路とトランジスタ120と121と122から成
る電源24の陽極側のカレントミラー回路を介して、S
EPPを構成するトランジスタ75と76のベースに供
給される。
Of the charging / discharging current flowing through the peaking capacitor 32, the current component flowing through the transistor 15 is the current mirror circuit composed of the transistors 113, 114 and 115 and the current mirror on the anode side of the power supply 24 composed of the transistors 120, 121 and 122. S through the circuit
It is supplied to the bases of the transistors 75 and 76 forming the EPP.

【0056】上記の充放電電流のうちトランジスタ16
に流れる電流成分は、上記のトランジスタ122のコレ
クタ電流に対して相補的にトランジスタ75と76のベ
ースに供給される。出力端子5の電圧は、トランジスタ
75ベース電圧を帰還インピーダンス7と入力インピー
ダンス27を介した負帰還により制御することで安定化
される。
Of the above charging / discharging current, the transistor 16
The current component flowing in the transistor is supplied to the bases of the transistors 75 and 76 complementarily to the collector current of the transistor 122. The voltage of the output terminal 5 is stabilized by controlling the base voltage of the transistor 75 by negative feedback via the feedback impedance 7 and the input impedance 27.

【0057】以上のようにカレントミラー回路を用いた
ことにより、トランジスタ15のコレクタ電流が流れる
広い周波数帯域内において、出力の過渡応答特性を改善
できる。その際、トランジスタ121にも上記の充放電
電流が流れることによる消費電力の増加は、上記の各カ
レントミラー回路の入出力電流比を決めるインピーダン
ス116と118、123と125のそれぞれ比を適当
に設定することで抑制できる。
By using the current mirror circuit as described above, the transient response characteristic of the output can be improved in a wide frequency band in which the collector current of the transistor 15 flows. At that time, the increase in power consumption due to the charging / discharging current flowing through the transistor 121 also causes the ratios of the impedances 116 and 118, 123 and 125, which determine the input / output current ratios of the current mirror circuits, to be set appropriately. It can be suppressed by doing.

【0058】また、トランジスタ120の消費電力低減
のため、そのコレクタには抵抗126を接続する。さら
に、トランジスタ120のベース側にミラー効果による
悪影響を及ぼさぬよう、抵抗126と並列にバイパスコ
ンデンサ127を付加する。ベース接地構成のトランジ
スタ3と4と119は、それぞれ前段との間でのカスコ
ード回路を構成してミラー効果を抑える働きをする。
Further, in order to reduce the power consumption of the transistor 120, a resistor 126 is connected to its collector. Further, a bypass capacitor 127 is added in parallel with the resistor 126 so that the base side of the transistor 120 is not adversely affected by the Miller effect. The base-grounded transistors 3, 4 and 119 each form a cascode circuit between them and the preceding stage, and serve to suppress the Miller effect.

【0059】そして、ダイオード90によりAB級にバ
イアスされたトランジスタ76のコレクタ電流から、抵
抗99を介して端子100よりカソード電流を検出する
ことができる。コンデンサ128は、上記の127と同
様のバイパスコンデンサである。また、上記の入力イン
ピーダンス27と並列に抵抗105とコンデンサ106
の直列合成回路を付加することにより、増幅回路の周波
数帯域を拡大できる。図8において、各トランジスタの
ベース抵抗93と94、107と108、111と11
2は、寄生発振を抑える安定化抵抗である。
Then, the cathode current can be detected from the terminal 100 via the resistor 99 from the collector current of the transistor 76 biased to the AB class by the diode 90. The capacitor 128 is a bypass capacitor similar to 127 described above. Further, the resistor 105 and the capacitor 106 are connected in parallel with the input impedance 27.
The frequency band of the amplifier circuit can be expanded by adding the serial combination circuit of. In FIG. 8, the base resistors 93 and 94, 107 and 108, 111 and 11 of the respective transistors are shown.
Reference numeral 2 is a stabilizing resistor that suppresses parasitic oscillation.

【0060】以上、プッシュプル回路を用いてピーキン
グ用コンデンサの充放電を促進することにより広帯域化
を図った本発明の実施例について説明した。しかし、上
述したピーキング用の各コンデンサを、100MHzに
も至る高周波信号に適用したり、高ゲインの容量性負荷
駆動回路に適用すべく容量値を増加する場合には、素子
自体の直列共振が問題となる。共振周波数前後での周波
数特性の急変に起因して、信号波形に歪を生じてしまう
からである。
The embodiment of the present invention in which the push-pull circuit is used to promote charging / discharging of the peaking capacitor to achieve a wider band has been described above. However, when the above-mentioned respective capacitors for peaking are applied to a high frequency signal up to 100 MHz or the capacitance value is increased to be applied to a high gain capacitive load drive circuit, series resonance of the element itself is a problem. Becomes This is because the signal waveform is distorted due to the sudden change in the frequency characteristics around the resonance frequency.

【0061】本発明に用いるピーキング用コンデンサと
して好適なコンデンサの実施例を図14に示す。図14
の(a)に示す回路を用いることにより、複数の直列共
振周波数の高い小容量のコンデンサ131から133を
並列接続して得られる端子129と130の間の並列合
成容量を、上記のピーキング用コンデンサとして用いる
ことができる。
FIG. 14 shows an example of a capacitor suitable as a peaking capacitor used in the present invention. 14
(A) is used, the parallel combined capacitance between the terminals 129 and 130 obtained by connecting in parallel a plurality of small-capacity capacitors 131 to 133 having a high series resonance frequency is used as the peaking capacitor. Can be used as

【0062】また、図14の(b)に示す貫通コンデン
サ134の取付け金具を端子129に、リード線端子1
36と137を短絡して端子130に接続することによ
り上記のピーキング用コンデンサとして用いることがで
きる。なお貫通コンデンサというのは、パイプにリード
線を貫通させ、そのリード線とパイプとの間で容量を持
たせたものである。
Further, the fitting of the feedthrough capacitor 134 shown in FIG. 14B is attached to the terminal 129 and the lead wire terminal 1
By short-circuiting 36 and 137 and connecting them to the terminal 130, they can be used as the above-mentioned peaking capacitor. The feedthrough capacitor is a pipe in which a lead wire penetrates and a capacitance is provided between the lead wire and the pipe.

【0063】一般に貫通コンデンサはリード線の削減に
より、直列共振周波数が極めて高いという特徴を示す
が、図示したようにリード線を短絡することにより、さ
らに共振周波数を高めることができる。また、リード端
子側と取付け金具側のどちらの端子を交流接地点側に用
いてもよい。
Generally, a feedthrough capacitor has a characteristic that the series resonance frequency is extremely high due to the reduction of the lead wire, but the resonance frequency can be further increased by shorting the lead wire as shown in the figure. Further, either the lead terminal side or the fitting side may be used as the AC ground point side.

【0064】さらには、図14の(a)に示したように
並列合成容量を用いてもよく、後述の図14の(c),
(d)に示すように更なる高周波化も可能である。ま
た、貫通コンデンサを3端子コンデンサに置き換えて、
貫通コンデンサに対してと同様に、導通している端子間
を短絡した2端子回路をピーキング用コンデンサとして
用いた場合にも共振周波数を高めることができる。
Further, as shown in FIG. 14 (a), a parallel combination capacitor may be used.
Further higher frequency is possible as shown in (d). Also, replace the feedthrough capacitor with a three-terminal capacitor,
Similar to the feedthrough capacitor, the resonance frequency can be increased when a two-terminal circuit in which conductive terminals are short-circuited is used as a peaking capacitor.

【0065】次に、直列共振周波数の近傍まで有効にピ
ーキングコンデンサとして動作させるためには、図14
の(c)に示すように、直列抵抗139を挿入して共振
の影響を抑えることができる。また、ピーキングを更に
高周波まで有効に施すためには、図14の(d)に示す
ように、コンデンサ140よりも共振周波数の高いコン
デンサ142を並列に付加する。
Next, in order to effectively operate as a peaking capacitor up to near the series resonance frequency, FIG.
As shown in (c) of FIG. 11, the series resistor 139 can be inserted to suppress the influence of resonance. Further, in order to more effectively perform peaking up to a higher frequency, a capacitor 142 having a higher resonance frequency than the capacitor 140 is added in parallel as shown in FIG.

【0066】さらに、貫通コンデンサの導通する二端子
の一方の端子と上記の導通する二端子以外の端子との間
に、上記の図14の(c)や(d)の回路か或いはコン
デンサを接続し、上記の二端子のもう一方の端子と上記
の導通する二端子以外の端子との間の容量をピーキング
コンデンサとして用いた場合にも、上記と同様の効果が
得られる。
Further, the circuit of (c) or (d) of FIG. 14 or the capacitor is connected between one terminal of the two terminals of the feedthrough capacitor which conducts and the terminal other than the two terminals which conduct. However, also when the capacitance between the other terminal of the above two terminals and the terminals other than the above two terminals which conducts is used as a peaking capacitor, the same effect as the above can be obtained.

【0067】この場合のピーキングコンデンサの実施例
を図15に示す。図16もピーキングコンデンサの別の
実施例を示す回路図であるので参照されたい。図16で
TECは3端子コンデンサを示す。
An example of the peaking capacitor in this case is shown in FIG. Please also refer to FIG. 16, which is a circuit diagram showing another embodiment of the peaking capacitor. In FIG. 16, TEC indicates a three-terminal capacitor.

【0068】続いて、上述の第2の手段を用いて、帰還
インピーダンスを能動素子の低インピーダンス端子に接
続することにより、出力信号を電流信号として広帯域に
帰還可能とした実施例を図17に示す。
Next, FIG. 17 shows an embodiment in which the feedback impedance is connected to the low impedance terminal of the active element by using the above-mentioned second means so that the output signal can be fed back in a wide band as a current signal. .

【0069】図17においては、トランジスタ9のエミ
ッタに帰還インピーダンス7を接続することにより、出
力信号を広帯域電流信号としてトランジスタ9のコレク
タから正相で取り出すことができる。これは、トランジ
スタ9のエミッタのような低インピーダンス端子におい
ては、各種の寄生容量の影響による時定数の増大が抑え
られるからである。
In FIG. 17, by connecting the feedback impedance 7 to the emitter of the transistor 9, the output signal can be taken out in the positive phase from the collector of the transistor 9 as a broadband current signal. This is because at a low impedance terminal such as the emitter of the transistor 9, an increase in time constant due to the influence of various parasitic capacitances can be suppressed.

【0070】また、端子2からトランジスタ9のベース
に入力された信号は、上記の帰還された広帯域電流信号
から差引きされてトランジスタ9のコレクタから逆相に
取り出すことができる。トランジスタ9のコレクタから
得られた合成信号は、反転アンプ143にて増幅され端
子5から出力される。
Further, the signal input from the terminal 2 to the base of the transistor 9 can be subtracted from the fed-back wide band current signal and can be taken out in the opposite phase from the collector of the transistor 9. The combined signal obtained from the collector of the transistor 9 is amplified by the inverting amplifier 143 and output from the terminal 5.

【0071】特に、反転アンプ143の出力形式が、出
力抵抗を用いずに相補型能動素子によるプッシュプル回
路のみから成るダイナミック負荷形式の場合に、本実施
例は好適である。なぜならば、後述するように、ダイナ
ミック負荷形式とすることにより高インピーダンスとな
った出力点に帰還インピーダンス7を接続することで、
さらなる広帯域化も可能となるからである。
In particular, this embodiment is suitable when the output form of the inverting amplifier 143 is a dynamic load form consisting of a push-pull circuit with complementary active elements without using an output resistor. Because, as will be described later, by connecting the feedback impedance 7 to the output point that has become a high impedance due to the dynamic load type,
This is because a wider band can be achieved.

【0072】次に、図17に示した上述の第2の手段
を、プッシュプル回路を備えた反転アンプを用いて実現
した実施例を図18に示す。図18において、反転アン
プはベースをコンデンサ34を介して相互結合されたト
ランジスタ16と35から成るエミッタ接地回路より構
成され、その出力がトランジスタ75と76から成るS
EPPを介して端子5から出力される。
Next, FIG. 18 shows an embodiment in which the above-mentioned second means shown in FIG. 17 is realized by using an inverting amplifier having a push-pull circuit. In FIG. 18, the inverting amplifier is composed of a grounded-emitter circuit composed of transistors 16 and 35 whose bases are mutually coupled through a capacitor 34, and the output of which is an S composed of transistors 75 and 76.
It is output from the terminal 5 via the EPP.

【0073】その際、帰還インピーダンス7を介した負
帰還により出力は安定する。図18においては、出力電
圧検出のための帰還インピーダンス7の接続点をトラン
ジスタ35のコレクタに設けて後述するように広帯域化
を図っているが、出力電圧の現れる個所であれば帰還イ
ンピーダンス7の接続点はトランジスタ75のエミッタ
や端子5なども可能である。
At this time, the output is stabilized by the negative feedback via the feedback impedance 7. In FIG. 18, the connection point of the feedback impedance 7 for detecting the output voltage is provided in the collector of the transistor 35 to achieve a wider band as described later. However, if the output voltage appears, the connection of the feedback impedance 7 is performed. The point can be the emitter of the transistor 75, the terminal 5, or the like.

【0074】また、トランジスタ9のエミッタと、交流
的接地点等と言った上記の出力電圧検出のための帰還イ
ンピーダンス7の接続点以外の個所との間に新たに信号
電流増強用インピーダンスを付加することにより、回路
全体の電圧ゲインを増加させることができる。バイパス
コンデンサ144は、トランジスタ75と76のベース
を強力に駆動するために、信号電流をバイアスインピー
ダンス91を介さずに供給する。
Further, a new signal current enhancing impedance is added between the emitter of the transistor 9 and a portion other than the connection point of the feedback impedance 7 for detecting the output voltage, such as an AC ground point. As a result, the voltage gain of the entire circuit can be increased. Bypass capacitor 144 supplies the signal current without bias impedance 91 to strongly drive the bases of transistors 75 and 76.

【0075】続いて、上述の第2の手段を用いてさらな
る広帯域化を可能とする実施例を図19に示す。図19
においては、帰還インピーダンス7の接続される能動素
子9の低インピーダンス端子に、信号電流源145から
端子2を介して電流信号を入力している。電流入力形式
とすることにより、上記の低インピーダンス端子におい
ては時定数が小さいという特徴をから、信号入力経路に
おける周波数帯域をも拡大できる。
Next, FIG. 19 shows an embodiment in which further widening of the band is possible by using the above-mentioned second means. FIG. 19
In, the current signal is input from the signal current source 145 to the low impedance terminal of the active element 9 to which the feedback impedance 7 is connected via the terminal 2. By adopting the current input type, the frequency band in the signal input path can be expanded because of the characteristic that the low impedance terminal has a small time constant.

【0076】さらに、図19においては、トランジスタ
9がベース接地形式により用いられていることから、入
力端子2に現れるミラー効果の影響を抑えることができ
る。また、図19に示すように、信号電流源145を用
いた信号源146には、信号源インピーダンスを考慮す
るか、或いは電圧電流変換用の入力インピーダンス8を
直列挿入することにより、信号電圧源1を用いた信号源
147を適用できることは言うまでもない。反転アンプ
143には任意の方式の回路を適用可能であることも言
うまでもない。
Further, in FIG. 19, since the transistor 9 is used in the base-grounded form, the influence of the Miller effect appearing at the input terminal 2 can be suppressed. Further, as shown in FIG. 19, in the signal source 146 using the signal current source 145, the signal source impedance is taken into consideration, or the input impedance 8 for voltage-current conversion is inserted in series, so that the signal voltage source 1 It goes without saying that the signal source 147 using is applicable. It goes without saying that a circuit of any system can be applied to the inverting amplifier 143.

【0077】図19に示した実施例に各種のピーキング
を施し、さらなる広帯域化を可能としたことを特徴とす
る実施例の骨格を図20に示し、その実用的な回路を図
21に示す。図20において、143は反転アンプであ
り、図10に示す回路を含む反転アンプから成ってい
る。
FIG. 20 shows a skeleton of an embodiment characterized in that various peaking is applied to the embodiment shown in FIG. 19 to enable a wider band, and its practical circuit is shown in FIG. 20, reference numeral 143 denotes an inverting amplifier, which is composed of an inverting amplifier including the circuit shown in FIG.

【0078】図21においては、図1に示した実施例の
動作と同様に、入力信号がトランジスタ148と入力イ
ンピーダンス8を介して電流変換された後、後段のアン
プの負帰還作用により帰還インピーダンス7を介して増
幅された電圧に逆変換されて出力される。
In FIG. 21, similarly to the operation of the embodiment shown in FIG. 1, after the input signal is converted into a current through the transistor 148 and the input impedance 8, the feedback impedance 7 is generated by the negative feedback action of the amplifier in the subsequent stage. The voltage is inversely converted into an amplified voltage via the.

【0079】図示された各種のピーキングについて説明
する。コンデンサ149と抵抗150は上記の電流変換
の際に高域の周波数成分増強し、コイル152はトラン
ジスタ9と12等の寄生容量に起因する帯域劣化を抑え
るための並列ピーキング素子である。同様に、コンデン
サ21と138、159もピーキングコンデンサであ
る。コイル166と168及びダンピング抵抗167と
169は、トランジスタ75と76の寄生容量に起因す
る帯域劣化を抑えるための直列ピーキング素子である。
The various types of peaking shown will be described. The capacitor 149 and the resistor 150 enhance a high frequency component in the above current conversion, and the coil 152 is a parallel peaking element for suppressing band deterioration caused by parasitic capacitances of the transistors 9 and 12. Similarly, the capacitors 21 and 138, 159 are also peaking capacitors. The coils 166 and 168 and the damping resistors 167 and 169 are series peaking elements for suppressing the band deterioration caused by the parasitic capacitance of the transistors 75 and 76.

【0080】次に、各種のバイアス用ダイオードについ
て説明する。ダイオード153はトランジスタ12のバ
イアス用であると同時に、バイパスコンデンサ154を
併用することにより抵抗11の抵抗値抑制により時定数
を削減し、広帯域化を図る効果もある。ツェナーダイオ
ード155は、バイパスコンデンサ157との相互作用
により、トランジスタ9のベースを交流的に接地する。
ダイオード160から162は、バイパスコンデンサ1
63との相互作用により、トランジスタ15と16をA
B級にバイアスする。
Next, various biasing diodes will be described. The diode 153 is used for biasing the transistor 12, and at the same time, it has an effect of reducing the time constant by suppressing the resistance value of the resistor 11 by using the bypass capacitor 154 together, thereby achieving a wider band. The Zener diode 155 grounds the base of the transistor 9 in an AC manner by the interaction with the bypass capacitor 157.
Diodes 160 to 162 are bypass capacitors 1
The interaction with 63 causes transistors 15 and 16 to
B-class bias.

【0081】SEPPを構成するトランジスタ15と1
6に十分なバイアス電流を流すことにより、両トランジ
スタのスイッチングを高速化して、後段のベース接地ト
ランジスタ3と4の駆動能力の向上を図っている。ダイ
オード84と85及びバイアス抵抗170の働きによ
り、トランジスタ4はAB級にトランジスタ22はC級
にバイアスされる。
Transistors 15 and 1 constituting SEPP
By supplying a sufficient bias current to the transistor 6, the switching speed of both transistors is increased to improve the drive capability of the base-grounded transistors 3 and 4 in the subsequent stage. Due to the functions of the diodes 84 and 85 and the bias resistor 170, the transistor 4 is biased to class AB and the transistor 22 is biased to class C.

【0082】ベース接地トランジスタ22は、上述した
ようにピーキングコンデンサ21の充放電を促進し、強
度のピーキングを可能とする。バイパスコンデンサ54
と86はトランジスタを交流的に接地する。ダイオード
90と92及びバイアス抵抗91は、上述したようにト
ランジスタ75と76をAB級にバイアスする。
The grounded base transistor 22 accelerates charging and discharging of the peaking capacitor 21 as described above, and enables strong peaking. Bypass capacitor 54
And 86 ground the transistor in alternating current. The diodes 90 and 92 and the bias resistor 91 bias the transistors 75 and 76 to class AB as described above.

【0083】続いて、高インピ−ダンスを示す出力信号
検出部に帰還インピ−ダンスを接続した、上述の第3の
手段の実施例の骨格を図22に、その実用的な回路を図
23に示す。図22において、CAはインピーダンス変
換アンプであり、図23におけるトランジスタ75,7
6,抵抗95,96などから成るものである。
Next, FIG. 22 shows the skeleton of the embodiment of the above-mentioned third means in which the feedback impedance is connected to the output signal detector showing a high impedance, and FIG. 23 shows its practical circuit. Show. In FIG. 22, CA is an impedance conversion amplifier, and the transistors 75 and 7 in FIG.
6, resistors 95, 96 and the like.

【0084】図23においては、出力信号が現れると共
に、高インピ−ダンスを示すトランジスタ16と35の
コレクタの相互接続点に帰還インピーダンス7を接続
し、トランジスタ75と76から成るSEPPを介して
端子5の出力インピーダンスを低減している。
In FIG. 23, as the output signal appears, the feedback impedance 7 is connected to the interconnection point of the collectors of the transistors 16 and 35 exhibiting high impedance, and the terminal 5 is connected through the SEPP including the transistors 75 and 76. The output impedance of is reduced.

【0085】従来の増幅回路においては、帰還インピー
ダンスの負荷効果を抑えるべく、図23中の破線配線に
示すように、上記の帰還インピーダンス7を排除した後
に低インピーダンスの出力端子5に帰還インピーダンス
174を接続することが一般的であった。しかし、従来
のように高インピ−ダンスを示す出力点を残した場合に
増幅回路の開ループゲインの周波数特性は、その出力点
における極めて大きい時定数の影響により、図24の
(a)の実線175に示すように低周波域のゲインが過
剰に増大してしまう。
In the conventional amplifier circuit, in order to suppress the load effect of the feedback impedance, as shown by the broken line in FIG. 23, the feedback impedance 174 is eliminated and then the feedback impedance 174 is provided to the low impedance output terminal 5. It was common to connect. However, when the output point showing the high impedance is left as in the conventional case, the frequency characteristic of the open loop gain of the amplifier circuit is affected by the extremely large time constant at the output point, and the solid line in FIG. As indicated by 175, the gain in the low frequency range excessively increases.

【0086】このように開ループゲインの高低差が著し
く大きい場合には、いかに負帰還を施してゲインの平坦
化を図ろうとも、図24の(a)の破線176に示すよ
うに閉ループゲインの低周波域における増大は抑えきれ
ない。ところが本発明の実施例のように、高インピ−ダ
ンスを示す出力点に帰還インピーダンスを接続した場合
の開ループゲインの周波数特性は、その出力点における
時定数を適度に削減することができるため、図24の
(b)の実線177に示すように、低周波域のゲインを
必要最小限の大きさに抑制できる。
In this way, when the height difference of the open loop gain is extremely large, no matter how negative feedback is applied to flatten the gain, as shown by a broken line 176 in FIG. The increase in the low frequency range cannot be suppressed. However, as in the embodiment of the present invention, the frequency characteristic of the open loop gain when the feedback impedance is connected to the output point exhibiting high impedance, since the time constant at the output point can be appropriately reduced, As indicated by the solid line 177 in FIG. 24B, the gain in the low frequency range can be suppressed to the necessary minimum level.

【0087】従って、負帰還を施してゲインのさらなる
平坦化を図ることにより、図24の(b)の破線178
に示すように閉ループゲインの周波数特性は平坦化して
増幅回路の広帯域化が可能となる。
Therefore, by performing the negative feedback to further flatten the gain, the broken line 178 of FIG.
As shown in (4), the frequency characteristic of the closed loop gain is flattened, and the band of the amplifier circuit can be widened.

【0088】また、図23においては、トランジスタ7
5と76から成るSEPPを用いて端子5の出力インピ
ーダンスを低減しているが、本発明においては上記のS
EPPを用いなくとも、電流増幅作用を有するエミッタ
フォロワ等のバッファアンプであれば適用可能であるこ
とは言うまでもない。さらに、上記のバッファアンプに
相当する手段を用いずに、帰還インピーダンスを接続す
る以前は高インピ−ダンスを示していた上記の出力点を
出力端子5に直接に接続しても良い。その場合に増幅回
路の出力インピーダンスは、負帰還の作用で低減する。
Further, in FIG. 23, the transistor 7
Although the output impedance of the terminal 5 is reduced by using SEPP composed of 5 and 76, in the present invention, the above S
It goes without saying that a buffer amplifier such as an emitter follower having a current amplification function can be applied without using the EPP. Further, the output point, which had a high impedance before connecting the feedback impedance, may be directly connected to the output terminal 5 without using the means corresponding to the buffer amplifier. In that case, the output impedance of the amplifier circuit is reduced by the action of negative feedback.

【0089】以上のように高インピ−ダンスを示す出力
信号検出部に帰還インピ−ダンスを接続した実施例は、
既に図13と図18、図21においても示した。本発明
を適用すると共に、ピーキングを強化した正相アンプの
実施例の骨格を図25に、その実用的な回路を図26に
示す。図25において、CAはインピーダンス変換アン
プであり、143は反転アンプである。
As described above, the embodiment in which the feedback impedance is connected to the output signal detector showing the high impedance is as follows.
It has already been shown in FIGS. 13, 18 and 21. FIG. 25 shows a skeleton of an embodiment of a positive phase amplifier in which the present invention is applied and the peaking is strengthened, and FIG. 26 shows a practical circuit thereof. In FIG. 25, CA is an impedance conversion amplifier and 143 is an inverting amplifier.

【0090】図26においては、帰還インピーダンス7
を介してトランジスタ16のエミッタに直列帰還を施し
ているため、増幅回路の入力インピーダンスを高くする
ことができる。また、コンデンサ21には、負帰還の安
定化のために周波数帯域を制限する働きがある。
In FIG. 26, the feedback impedance 7
Since the emitter of the transistor 16 is series-fed back via the, the input impedance of the amplifier circuit can be increased. Further, the capacitor 21 has a function of limiting the frequency band in order to stabilize the negative feedback.

【0091】本実施例の直流ゲインは抵抗179と帰還
インピーダンス27の抵抗比により定まる。コンデンサ
37とコイル166と168も上述した素子と同様にピ
ーキングのために用いられている。
The DC gain of this embodiment is determined by the resistance ratio of the resistor 179 and the feedback impedance 27. Capacitor 37 and coils 166 and 168 are also used for peaking, similar to the elements described above.

【0092】続いて、少ない素子数の回路構成を用い
て、電流信号を直流領域からプッシュプル形式で伝送す
ることによりに広帯域化を可能とした実施例の骨格を図
27に、その実用的な回路を図28に示す。
Next, FIG. 27 shows a skeleton of an embodiment in which a wide band can be achieved by transmitting a current signal from the DC region in a push-pull format by using a circuit configuration with a small number of elements. The circuit is shown in FIG.

【0093】図28においては、入力端子2に現れた信
号電圧が直流領域からトランジスタ16のベースに加え
られると共に、インピーダンス181を介してトランジ
スタ35のベースにも加えられ、出力トランジスタの2
素子を用いるのみでプッシュプル動作が可能となる。
In FIG. 28, the signal voltage appearing at the input terminal 2 is applied from the DC region to the base of the transistor 16 and also to the base of the transistor 35 via the impedance 181 to reduce the output voltage of the output transistor 2.
Push-pull operation is possible only by using the element.

【0094】この場合、入力信号の電流成分がインピー
ダンス回路網を介して、トランジスタ16と35のそれ
ぞれのベースに分流するとも考えられる。さらに、入力
端子2に現れた上記の信号電圧の高周波成分は、バイパ
スコンデンサ34を介することにより、上記の直流成分
よりも強調されてトランジスタ35のベースに加えられ
る。
In this case, it is considered that the current component of the input signal is shunted to the bases of the transistors 16 and 35 via the impedance network. Further, the high-frequency component of the signal voltage appearing at the input terminal 2 is added to the base of the transistor 35 by being emphasized more than the DC component by passing through the bypass capacitor 34.

【0095】また、上記の出力トランジスタ16と35
のベース駆動電圧は、入力信号が電圧信号である場合の
ように振幅制限を被らない。従って、回路の開ループゲ
インのゲイン周波数帯域幅積は増加する。結果的に、信
号電流源145からの電流信号は帰還インピーダンス7
を介して広帯域に電圧変換されて出力端子5に現れる。
コンデンサ32と37はピーキング用素子であるが、削
除可能なことは言うまでもない。同様に、バイパスコン
デンサ34を削除しても本発明の効果は得られることも
言うまでもない。
The output transistors 16 and 35 described above are also provided.
The base drive voltage of is not subject to amplitude limits as when the input signal is a voltage signal. Therefore, the gain frequency bandwidth product of the open loop gain of the circuit increases. As a result, the current signal from the signal current source 145 is fed back into the feedback impedance 7
The voltage is converted into a wide band voltage via and appears at the output terminal 5.
The capacitors 32 and 37 are peaking elements, but needless to say, can be deleted. Similarly, it goes without saying that the effect of the present invention can be obtained even if the bypass capacitor 34 is deleted.

【0096】さらに、図19に示したように、信号電流
源145は入力インピーダンスを直列に接続した信号電
圧源に置き換えることもできる。また、電流信号を直流
領域から高周波領域まで効率良くプッシュプル形式で伝
送することにより、さらなる広帯域化を可能とした実用
的な実施例の骨格を図29、図30、図31、図32及
び図33に示し、それらの実用的な回路を図34に示
す。図33において、183は集積回路を示す。
Furthermore, as shown in FIG. 19, the signal current source 145 can be replaced with a signal voltage source whose input impedance is connected in series. 29, FIG. 30, FIG. 31, FIG. 29, and FIG. 29 are schematic views of a practical embodiment that enables a wider band by efficiently transmitting a current signal from a DC region to a high frequency region in a push-pull format. 33 and their practical circuit is shown in FIG. In FIG. 33, reference numeral 183 denotes an integrated circuit.

【0097】図34においては、電源10が比較的に低
電圧の集積回路183の端子191に入力された電圧信
号を電流信号に変換後、ベース接地トランジスタ184
を介して電源電圧の高い増幅回路部に入力する。従っ
て、高電圧部との間にトランジスタ184を介在させる
事で、広帯域特性実現の容易な半導体集積回路183等
を耐電圧超過による破壊の心配なく使用できる。
In FIG. 34, the power supply 10 converts the voltage signal input to the terminal 191 of the integrated circuit 183 having a relatively low voltage into a current signal, and then the grounded base transistor 184.
Input to the amplifier circuit section having a high power supply voltage. Therefore, by interposing the transistor 184 between the high voltage section and the high voltage section, it is possible to use the semiconductor integrated circuit 183 or the like, which can easily realize wide band characteristics, without fear of destruction due to excess withstand voltage.

【0098】増幅回路部においては、図28と同様に、
上記の電流信号が帰還インピーダンス7を介して出力電
圧信号に変換される。その際に上記の電流信号が、高周
波で増大する出力トランジスタ16と35のベース駆動
電流として浪費されることなく、効率的に帰還インピー
ダンス7に供給されるようにトランジスタ185と18
6から成るSEPPを用いている。
In the amplifier circuit section, as in FIG. 28,
The current signal is converted into an output voltage signal via the feedback impedance 7. At this time, the above-mentioned current signal is not wasted as the base drive current of the output transistors 16 and 35 that increase at high frequencies, but is efficiently supplied to the feedback impedance 7 so that the transistors 185 and 18 are provided.
SEPP consisting of 6 is used.

【0099】上記のSEPPのバイアスを設定するため
にダイオード48と49及び抵抗198と199を用い
ると共に、上記の信号電流をバイパスして安定したバイ
アス電圧を得るためにコンデンサ50を用いる。また、
トランジスタ185と186から成るSEPPの出力電
圧を、インピーダンス180と187及び182と18
9を介して分圧することにより、出力トランジスタ16
と35のそれぞれのベース駆動電圧を得ている。
Diodes 48 and 49 and resistors 198 and 199 are used to set the bias of the SEPP, and a capacitor 50 is used to bypass the signal current and obtain a stable bias voltage. Also,
The output voltage of the SEPP composed of the transistors 185 and 186 is converted into impedances 180 and 187 and 182 and 18
By dividing the voltage via 9, the output transistor 16
And 35 are obtained as base driving voltages.

【0100】バイパスコンデンサ188と190は、高
周波における上記のベース駆動電圧を増強する。各トラ
ンジスタのベースに直列挿入されている抵抗195と1
96と197、112、200、93、94が発振防止
のための安定化抵抗であることは言うまでもない。
Bypass capacitors 188 and 190 enhance the above base drive voltage at high frequencies. Resistors 195 and 1 inserted in series at the base of each transistor
It goes without saying that 96 and 197, 112, 200, 93, and 94 are stabilizing resistors for preventing oscillation.

【0101】次に、上述の図13にも示した「ダイヤモ
ンド回路」を広帯域信号に適用可能とする実施例を図3
5に示す。図35中のトランジスタ202と203は後
段のトランジスタ75と76から成るSEPPを駆動す
るエミッタフォロワ回路であると同時に、トランジスタ
75と76のバイアス設定回路の働きを兼ね備える。
Next, FIG. 3 shows an embodiment in which the "diamond circuit" shown in FIG. 13 can be applied to wideband signals.
5 shows. The transistors 202 and 203 in FIG. 35 are an emitter follower circuit for driving the SEPP which is composed of the transistors 75 and 76 in the subsequent stage, and at the same time have the functions of a bias setting circuit for the transistors 75 and 76.

【0102】しかし、従来の「ダイヤモンド回路」にお
いては図13に示した前段のエミッタフォロワ回路を構
成するトランジスタ109と110のそれぞれのベース
・コレクタ間寄生容量の和が入力容量となり、高周波に
おいてはバッファアンプとして本来必要な高入力インピ
ーダンスが得られなくなる。
However, in the conventional "diamond circuit", the sum of the base-collector parasitic capacitances of the transistors 109 and 110 which form the former stage emitter follower circuit shown in FIG. The high input impedance originally required for an amplifier cannot be obtained.

【0103】特に「ダイヤモンド回路」の前段がダイナ
ミック負荷形式に代表されるような比較的に出力インピ
ーダンスの高い回路の場合には、負荷が重くなることに
より十分な周波数帯域が確保できなくなることが多い。
本実施例を示す図35においては、前段のエミッタフォ
ロワ回路を構成するトランジスタ202と203のそれ
ぞれのコレクタを後段のSEPPの出力に接続すること
により、バッファアンプとして本来必要な高入力インピ
ーダンスを確保している。
In particular, in the case where the preceding stage of the "diamond circuit" is a circuit having a relatively high output impedance as represented by a dynamic load type, it is often impossible to secure a sufficient frequency band due to the heavy load. .
In FIG. 35 showing the present embodiment, by connecting the collectors of the transistors 202 and 203 constituting the emitter-follower circuit of the preceding stage to the output of SEPP of the succeeding stage, a high input impedance originally required as a buffer amplifier is secured. ing.

【0104】つまり、前段のエミッタフォロワ回路を構
成するトランジスタのコレクタに、ベースに入力された
信号とほぼ等しい信号を加えることにより、それらのベ
ース・コレクタ間寄生容量に流れる電流を抑制して入力
容量を低減している。また、図35に示した実施例の特
徴としては、バイアス用電圧源201とエミッタ抵抗9
5と96の作用により、後段のSEPPをA級或いはA
B級にバイアスして構成トランジスタ75と76に十分
なバイアス電流を流すことができ、高速広帯域化が可能
なことである。
That is, by applying a signal substantially equal to the signal input to the base to the collector of the transistor which constitutes the emitter follower circuit of the previous stage, the current flowing in the parasitic capacitance between the base and collector is suppressed and the input capacitance is reduced. Has been reduced. The feature of the embodiment shown in FIG. 35 is that the bias voltage source 201 and the emitter resistor 9
By the action of 5 and 96, the SEPP of the latter stage is classified as A grade or A
That is, it is possible to apply a sufficient bias current to the constituent transistors 75 and 76 by biasing to the class B, and to realize a high speed and wide band.

【0105】また、逆にバイアス用電圧源201の極性
を反転して後段のSEPPをC級にバイアスし、回路の
消費電力を削減することもできる。上記のバイアス設定
の精度向上や安定化を図るためには、図示したようにト
ランジスタ202と203を定電流源204と205に
よってバイアスすることが好ましい。しかし、上記の定
電流源204と205が抵抗やその他のインピーダンス
に置き換え可能であることは言うまでもない。
On the contrary, the polarity of the bias voltage source 201 may be reversed to bias the SEPP in the subsequent stage to class C, thereby reducing the power consumption of the circuit. In order to improve the accuracy and stabilize the bias setting, it is preferable that the transistors 202 and 203 are biased by the constant current sources 204 and 205 as illustrated. However, it goes without saying that the constant current sources 204 and 205 described above can be replaced with resistors or other impedances.

【0106】また、大振幅動作時や静電気放電時、負荷
の受像管の管内放電時などにトランジスタ75と76、
202、203のベース・エミッタ間に耐圧を越える逆
電圧が印加されぬように、各トランジスタのベース・エ
ミッタ間に保護ダイオードを並列付加できることも言う
までもない。
Further, the transistors 75 and 76, when the large amplitude operation, the electrostatic discharge, the discharge of the load picture tube, etc.
It goes without saying that a protection diode can be added in parallel between the base and emitter of each transistor so that a reverse voltage exceeding the breakdown voltage is not applied between the base and emitter of 202 and 203.

【0107】図36は、図35の実施例の変形であるの
で参照されたい。次に本発明の「ダイヤモンド回路」を
増幅回路の終段のバッファアンプに適用した実施例を図
37に示す。
Please refer to FIG. 36, which is a modification of the embodiment of FIG. Next, FIG. 37 shows an embodiment in which the "diamond circuit" of the present invention is applied to the buffer amplifier at the final stage of the amplifier circuit.

【0108】図37においても、回路の負帰還動作によ
り、端子2に入力された電流信号は帰還インピーダンス
7を介して出力電圧信号に変換される。図37において
も前段のエミッタフォロワ回路を構成するトランジスタ
202と203のそれぞれのコレクタを、後段のSEP
Pの出力であるトランジスタ76と75のエミッタにそ
れぞれ接続している。
Also in FIG. 37, the current signal input to the terminal 2 is converted into the output voltage signal via the feedback impedance 7 by the negative feedback operation of the circuit. Also in FIG. 37, the collectors of the transistors 202 and 203 constituting the emitter follower circuit of the former stage are connected to the SEP of the latter stage.
The output of P is connected to the emitters of transistors 76 and 75, respectively.

【0109】また、図37に示す実施例の特徴は、トラ
ンジスタ202と203のそれぞれのエミッタをコンデ
ンサ206を介して接続することにより、後段のSEP
Pを構成するトランジスタ76と75の駆動能力を向上
していることである。トランジスタ76と75のベース
は両者ともに、出力電圧信号の立上り時と立ち下がり時
にはそれぞれトランジスタ203と202によって駆動
される。
The feature of the embodiment shown in FIG. 37 is that the emitters of the transistors 202 and 203 are connected via a capacitor 206, so that the SEP in the subsequent stage is connected.
That is, the drive capability of the transistors 76 and 75 forming P is improved. Both bases of transistors 76 and 75 are driven by transistors 203 and 202, respectively, at the rising and falling edges of the output voltage signal.

【0110】また、安定化抵抗207をコンデンサ20
6に直列接続することにより、トランジスタ202と2
03のエミッタを結合したことによる発振は抑えられ
る。同様に、ベース抵抗212と213もトランジスタ
202と203の発振を抑える。また、図35に示した
実施例に関する説明と同様に、ダイオード210と21
1はトランジスタ202と203を保護するために用い
られている。さらに、後段のSEPPを構成するトラン
ジスタ76と75のバイアス用抵抗91は、ダイオード
等の定電圧素子や回路に置き換えたり、バイパスコンデ
ンサを並列に付加できることも言うまでもない。
Further, the stabilizing resistor 207 is connected to the capacitor 20.
By connecting in series with 6, the transistors 202 and 2
Oscillation due to the coupling of the 03 emitter is suppressed. Similarly, the base resistors 212 and 213 also suppress the oscillation of the transistors 202 and 203. Also, as in the description of the embodiment shown in FIG.
1 is used to protect the transistors 202 and 203. Further, it goes without saying that the biasing resistance 91 of the transistors 76 and 75 which form the SEPP in the latter stage can be replaced with a constant voltage element such as a diode or a circuit, or a bypass capacitor can be added in parallel.

【0111】図38は、図37の実施例の骨格を示す回
路図であるので参照されたい。続いて、さらなる広帯域
化の可能な本発明の「ダイヤモンド回路」の実施例を図
39に示す。
Please refer to FIG. 38, which is a circuit diagram showing the skeleton of the embodiment shown in FIG. Next, FIG. 39 shows an embodiment of the "diamond circuit" of the present invention capable of further widening the band.

【0112】図39においては、前段のエミッタフォロ
ワ回路を構成するトランジスタ202と203のベース
間をバイアス用電圧源を介さずに接続できる。従って、
「ダイヤモンド回路」の入力端子に接続される素子数を
最大限に削減できるため、バッファアンプとして本来必
要な高入力インピーダンスが得られる。
In FIG. 39, the bases of the transistors 202 and 203 forming the emitter follower circuit of the preceding stage can be connected to each other without a bias voltage source. Therefore,
Since the number of elements connected to the input terminals of the "diamond circuit" can be reduced to the maximum, the high input impedance originally required for a buffer amplifier can be obtained.

【0113】その上、コイル214とダンピング抵抗2
15から成る単一のピーキング回路を用いることにより
さらなる広帯域化が図れる。また、エミッタフォロワ回
路を構成するトランジスタ202と203のそれぞれの
コレクタには、バイパスコンデンサ220とトランジス
タ221及びバイパスコンデンサ217とトランジスタ
218を介して入力にほぼ等しい信号を加えることによ
り、入力インピーダンスの増加を図っている。
In addition, the coil 214 and the damping resistor 2
A wider band can be achieved by using a single peaking circuit consisting of 15. Further, by adding a signal substantially equal to the input to the collectors of the transistors 202 and 203 that form the emitter follower circuit through the bypass capacitor 220 and the transistor 221, the bypass capacitor 217 and the transistor 218, respectively, the input impedance is increased. I am trying.

【0114】その際、バイアス用インピーダンス216
と219のそれぞれに電流源204と205の電流を流
してトランジスタ202と203のベース・コレクタ間
のバイアス電圧を設定することにより、トランジスタ2
02と203の飽和を防ぐとともに寄生容量自体の低減
とトランジェント周波数の高周波化を図る。上記の電流
源204と205は、バイアス電流さえ流せるものであ
れば抵抗等の任意の素子や回路に代替可能である。
At this time, the bias impedance 216
And 219 respectively, the currents of the current sources 204 and 205 are applied to set the bias voltage between the base and collector of the transistors 202 and 203, respectively.
The saturation of 02 and 203 is prevented, the parasitic capacitance itself is reduced, and the transient frequency is increased. The current sources 204 and 205 can be replaced with arbitrary elements or circuits such as resistors as long as they can pass a bias current.

【0115】同様に、バイアス用インピーダンス216
と219もバイアス電圧を発生できるものであればダイ
オードや電圧源回路等の任意の素子や回路に代替可能で
ある。また、後段のSEPPを構成するトランジスタ7
5と76のそれぞれのベースを、トランジスタ218と
221のどちらかのベースにそれぞれ接続することによ
り、上記のトランジスタ75と76のバイアス電流を任
意に設定可能であることは言うまでもない。
Similarly, the bias impedance 216
As for 219 and 219, any element or circuit such as a diode or a voltage source circuit can be substituted as long as it can generate a bias voltage. In addition, the transistor 7 that constitutes the SEPP in the subsequent stage
It goes without saying that the bias currents of the transistors 75 and 76 can be arbitrarily set by connecting the bases of 5 and 76 to the bases of either of the transistors 218 and 221 respectively.

【0116】さらなる高速広帯域化を可能とした、本発
明の「ダイヤモンド回路」の実施例を図40に示す。本
実施例においては、前段のエミッタフォロワ回路を構成
するトランジスタのそれぞれのエミッタを、後段のSE
PPを構成するトランジスタのうちそれぞれに同極性の
素子のベースに接続することにより、負荷の駆動能力を
向上している。
FIG. 40 shows an embodiment of the "diamond circuit" of the present invention, which enables higher speed and wider bandwidth. In this embodiment, the emitters of the transistors forming the emitter follower circuit in the former stage are connected to the SE in the latter stage.
The drive capability of the load is improved by connecting the bases of the elements of the same polarity to the respective transistors forming the PP.

【0117】図40中の上記の前段のエミッタフォロワ
回路を構成するトランジスタ202と203のエミッタ
は、それぞれに結合コンデンサ222と223を介して
同極性のトランジスタ76と75に接続されている。そ
れぞれのベース抵抗94と93は、上述のごとく安定化
抵抗であるため比較的に低い値に抑えられている。上記
の縦続接続された2組の同極性トランジスタ202と7
6及び203と75においては、それぞれに信号電圧の
立ち下がり時と立上り時に両者のエミッタ電流を順方向
に増大させることにより、負荷の駆動速度を最大限に高
めることができる。
The emitters of the transistors 202 and 203 forming the above-mentioned former emitter follower circuit in FIG. 40 are connected to transistors 76 and 75 of the same polarity through coupling capacitors 222 and 223, respectively. Since the base resistances 94 and 93 are stabilizing resistances as described above, they are suppressed to a relatively low value. Two sets of the same polarity transistors 202 and 7 connected in cascade as described above.
In Nos. 6 and 203 and 75, the drive speed of the load can be maximized by increasing the emitter currents of both of them at the fall and rise of the signal voltage in the forward direction.

【0118】ここで、トランジスタ202と203のエ
ミッタ間の結合は直流伝達用のインピーダンス224と
225を介在させることにより、後段の駆動能力に支障
を来すことなく抑制できる。また、図39に示した実施
例と同様に、本実施例においても入力端子に接続される
素子数を最大限に削減できるため、バッファアンプとし
て本来必要な高入力インピーダンスが得られる。
Here, the coupling between the emitters of the transistors 202 and 203 can be suppressed without interfering with the driving capability of the subsequent stage by interposing the impedances 224 and 225 for transmitting DC. Further, similarly to the embodiment shown in FIG. 39, in this embodiment as well, the number of elements connected to the input terminals can be reduced to the maximum, so that the high input impedance originally necessary for the buffer amplifier can be obtained.

【0119】また、インピーダンス216と226及び
219と227が、トランジスタ75と76のバイアス
電流設定とトランジスタ203と202のコレクタバイ
アス電圧設定のために用いられていることは言うまでも
ない。さらに、バイパスコンデンサ217と220が削
除可能なことも言うまでもない。
It goes without saying that the impedances 216 and 226 and 219 and 227 are used for setting the bias currents of the transistors 75 and 76 and the collector bias voltage of the transistors 203 and 202. Further, it goes without saying that the bypass capacitors 217 and 220 can be deleted.

【0120】また、図40においては、トランジスタ2
02のコレクタをトランジスタ76のエミッタから外し
て接地点等の交流的接地点に接続して、トランジスタ2
03のコレクタをトランジスタ75のエミッタから外し
て電源24の陽極等の交流的接地点に接続しても、上記
の高速化効果が得られることは言うまでもない。図41
は、かかる実施例を示す回路図である。また図42は、
図39の実施例の骨格を示す回路図であるので参照され
たい。
Further, in FIG. 40, the transistor 2
The collector of 02 is removed from the emitter of the transistor 76 and is connected to an AC grounding point such as a grounding point to connect the transistor 2
Needless to say, even if the collector of 03 is removed from the emitter of the transistor 75 and connected to an AC grounding point such as the anode of the power supply 24, the above-described speed-up effect can be obtained. Figure 41
FIG. 3 is a circuit diagram showing such an embodiment. In addition, FIG.
Please refer to FIG. 39, which is a circuit diagram showing the skeleton of the embodiment.

【0121】最後に、コイルを用いた直並列ピーキング
回路を使用した本発明の実施例を図44及び図45にそ
れぞれに示す。本実施例の特徴は、従来は電力消費を伴
う抵抗を新たに付加することで施されていたダンピング
を、コンデンサを介して既存の出力抵抗を用いて施すよ
うにすることで広帯域化を可能とした点にある。
Finally, FIGS. 44 and 45 show embodiments of the present invention using a serial-parallel peaking circuit using a coil, respectively. The feature of this embodiment is that the damping, which was conventionally performed by newly adding a resistor that consumes power, is performed by using the existing output resistor via the capacitor, thereby enabling a wider band. There is a point.

【0122】図43は、従来のエミッタ接地増幅回路を
示す回路図であるが、このエミッタ接地増幅回路の出力
周波数帯域は、出力抵抗33と負荷容量6を含むトラン
ジスタ16のコレクタ側の容量から求まる出力側の時定
数に反比例することにより制限される。そこで、上記の
出力周波数帯域を拡大すべく上記のコレクタ側容量との
間で並列共振を生じる並列ピーキング用コイル74と、
直列共振を生じる直列ピーキング用コイル102を図示
したように挿入することが、従来は一般的であった。
FIG. 43 is a circuit diagram showing a conventional grounded-emitter amplifier circuit. The output frequency band of this grounded-emitter amplifier circuit is obtained from the capacitance on the collector side of the transistor 16 including the output resistor 33 and the load capacitance 6. It is limited by being inversely proportional to the time constant on the output side. Therefore, a parallel peaking coil 74 that causes parallel resonance with the collector-side capacitance in order to expand the output frequency band,
It has been common in the past to insert the series peaking coil 102 that causes series resonance as shown.

【0123】直列ピーキング用コイル102は、図中の
回路から一度外した後に、コイル74の出力抵抗33に
接続されていない方の端子にトランジスタ16のコレク
タを接続して、トランジスタ16のコレクタと出力端子
5との間に直列挿入することもできる。増幅回路の周波
数特性の平坦化を図る際には、上記のコイル74の共振
に対しては出力抵抗33によるダンピングがおのずと働
くためインダクタンスを調整するのみで済むが、コイル
102に対してはダンピング抵抗103を並列に付加す
る必要がある。
The series peaking coil 102 is once removed from the circuit in the figure, and then the collector of the transistor 16 is connected to the output of the transistor 16 by connecting the collector of the transistor 16 to the terminal of the coil 74 which is not connected to the output resistor 33. It can also be inserted in series with the terminal 5. In order to flatten the frequency characteristic of the amplifier circuit, damping by the output resistance 33 naturally works against the resonance of the coil 74, so that it is only necessary to adjust the inductance, but for the coil 102, damping resistance. It is necessary to add 103 in parallel.

【0124】しかし、上記の周波数特性の平坦化と帯域
拡大を両立させた場合には、上記の抵抗103における
共振エネルギー消費の影響から共振のQを低減して出力
周波数帯域を十分に拡大することができない。図44に
示す本発明の実施例においては、相互に接続した並列ピ
ーキング用のコイル74と直列ピーキング用のコイル1
02の、上記の相互接続されていない方の端子間に結合
用のコンデンサ228を並列接続する。
However, when both the flattening of the frequency characteristic and the band expansion are made compatible with each other, the Q of resonance should be reduced to sufficiently expand the output frequency band due to the influence of the resonance energy consumption in the resistor 103. I can't. In the embodiment of the present invention shown in FIG. 44, the coil 74 for parallel peaking and the coil 1 for series peaking are connected to each other.
A coupling capacitor 228 is connected in parallel between the above-mentioned non-interconnected terminals of No. 02.

【0125】コンデンサ228を介して既存の出力抵抗
33にトランジスタ16の出力信号電流を流せることに
加え、上記の直列共振のダンピングにも出力抵抗33を
併用できることから、本実施例においては広帯域化が可
能となる。また、直列ピーキング用のコイル102は図
43の場合と同様に、図中の回路から一度外した後に、
コイル74の出力抵抗33に接続されていない方の端子
にトランジスタ16のコレクタを接続して、トランジス
タ16のコレクタと出力端子5との間に直列挿入するこ
ともできる。
In addition to allowing the output signal current of the transistor 16 to flow through the existing output resistor 33 via the capacitor 228, the output resistor 33 can also be used for damping the series resonance described above. It will be possible. Further, the coil 102 for series peaking is removed from the circuit in the drawing once, as in the case of FIG.
It is also possible to connect the collector of the transistor 16 to the terminal of the coil 74 that is not connected to the output resistor 33 and insert the transistor 16 in series between the collector of the transistor 16 and the output terminal 5.

【0126】この場合にも、相互に接続した並列ピーキ
ング用のコイル74と直列ピーキング用のコイル102
の、上記の相互接続されていない方の端子間に結合用の
コンデンサ228を並列接続することにより、上記と同
様の効果が得られる。
Also in this case, the coil 74 for parallel peaking and the coil 102 for series peaking connected to each other.
By connecting the coupling capacitor 228 in parallel between the terminals not connected to each other, the same effect as described above can be obtained.

【0127】さらには、図44に示した回路構成に加え
て、コイル74と102の接続点と出力端子5の間にも
う一つの直列ピーキング用コイルを直列に挿入すること
ができる。その場合は、直列ピーキング用コイルを分割
することに相当し、トランジスタ16のコレクタ側の寄
生容量と負荷容量の比率に対応したピーキングの最適化
が可能となる。
Further, in addition to the circuit configuration shown in FIG. 44, another series peaking coil can be inserted in series between the connection point of the coils 74 and 102 and the output terminal 5. In that case, this corresponds to dividing the series peaking coil, and the peaking can be optimized corresponding to the ratio of the parasitic capacitance and the load capacitance on the collector side of the transistor 16.

【0128】また図45に見られるように、ベースを交
流的に接地してエミッタに信号を入力するベース接地ト
ランジスタ3を、トランジスタ16の後段に挿入して
も、同様の効果が得られることは述べるまでもない。
As shown in FIG. 45, the same effect can be obtained even if the grounded base transistor 3 for grounding the base in AC and inputting a signal to the emitter is inserted in the subsequent stage of the transistor 16. Not to mention.

【0129】図46は、図27の実施例において、広帯
域増幅回路の周辺を導体板LPにより遮蔽して、広帯域
増幅回路からの不要輻射を抑制するようにした実施例を
示す回路図であるので参照されたい。
FIG. 46 is a circuit diagram showing an embodiment in which the periphery of the wide band amplifier circuit is shielded by the conductor plate LP in the embodiment of FIG. 27 to suppress unnecessary radiation from the wide band amplifier circuit. Please refer.

【0130】以上、能動素子にトランジスタを用いて実
施例を説明してきたがFET等の半導体素子や真空管等
の任意の能動素子も適用可能であることは言うまでもな
い。また、各能動素子や電圧源、電流源の極性も反転可
能であることも言うまでもない。
Although the embodiments have been described using transistors as active elements, it goes without saying that semiconductor elements such as FETs and any active elements such as vacuum tubes can also be applied. It goes without saying that the polarities of the active elements, the voltage sources, and the current sources can be reversed.

【0131】負荷に受像管を想定した場合には、モノク
ロ−ムディスプレイや投写形ディスプレイ、オシロスコ
−プに用いられる単色管や、カラ−ディスプレイ等に用
いられ複数の駆動電極を有するカラ−受像管、或いはプ
ラズマ表示板や液晶表示板等の任意の表示素子の使用が
可能である。
When a picture tube is assumed as the load, a monochrome picture display, a projection type display, a monochromatic tube used for an oscilloscope, and a color picture tube having a plurality of drive electrodes used for a color display or the like. Alternatively, any display element such as a plasma display panel or a liquid crystal display panel can be used.

【0132】また、駆動電極としては、カソ−ドや各グ
リッド、アノ−ド等の信号の入力されるあらゆる種類の
電極が考えられる。さらに、本発明の実施例は、受像管
に限らず任意の負荷を駆動する一般の広帯域信号増幅回
路や信号を扱う任意の信号処理回路への適用が可能であ
る。
Further, as the driving electrodes, all kinds of electrodes to which signals such as a cathode, each grid and an anode are inputted can be considered. Further, the embodiments of the present invention can be applied not only to the picture tube but also to a general wide band signal amplifying circuit which drives an arbitrary load and an arbitrary signal processing circuit which handles a signal.

【0133】[0133]

【発明の効果】以上に述べたように、本発明によれば、
消費電力を増大することなく大振幅広帯域信号の出力が
可能な広帯域増幅回路を提供することができる。従っ
て、本発明を用いることにより、CAD/CAM用のコ
ンピュタディスプレイ等に適用可能な帯域50MHzか
ら300MHz程度、出力振幅30Vから50V程度の
広帯域大振幅な受像管駆動回路を、消費電力を抑えた小
規模の回路形態により実現することができる。そのた
め、増幅回路全体のシールド板で覆い遮蔽することが容
易となり、不要輻射の低減が図れる。
As described above, according to the present invention,
It is possible to provide a wideband amplifier circuit capable of outputting a large-amplitude wideband signal without increasing power consumption. Therefore, by using the present invention, a wide-band, large-amplitude picture tube drive circuit having a bandwidth of about 50 MHz to 300 MHz and an output amplitude of about 30 V to 50 V applicable to a computer display for CAD / CAM, etc. It can be realized by a circuit form of a scale. Therefore, it becomes easy to cover and shield with the shield plate of the entire amplifier circuit, and unnecessary radiation can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の広帯域増幅回路の基本的な実施例を示
す回路図である。
FIG. 1 is a circuit diagram showing a basic embodiment of a wideband amplifier circuit of the present invention.

【図2】従来の容量性負荷駆動回路を示す回路図であ
る。
FIG. 2 is a circuit diagram showing a conventional capacitive load drive circuit.

【図3】本発明の別の実施例を示す回路図である。FIG. 3 is a circuit diagram showing another embodiment of the present invention.

【図4】本発明の他の実施例を示す回路図である。FIG. 4 is a circuit diagram showing another embodiment of the present invention.

【図5】本発明の別の基本実施例を示す回路図である。FIG. 5 is a circuit diagram showing another basic embodiment of the present invention.

【図6】本発明の他の基本実施例を示す回路図である。FIG. 6 is a circuit diagram showing another basic embodiment of the present invention.

【図7】本発明の更に別の基本実施例を示す回路図であ
る。
FIG. 7 is a circuit diagram showing still another basic embodiment of the present invention.

【図8】本発明の実用的な実施例を示す回路図である。FIG. 8 is a circuit diagram showing a practical embodiment of the present invention.

【図9】本発明の実施例に用い得る各種の素子及び回路
を示す回路図である。
FIG. 9 is a circuit diagram showing various elements and circuits that can be used in an embodiment of the present invention.

【図10】本発明の更に他の実施例の骨格を示す回路図
である。
FIG. 10 is a circuit diagram showing a skeleton of still another embodiment of the present invention.

【図11】本発明の実用的な実施例を示す回路図であ
る。。
FIG. 11 is a circuit diagram showing a practical embodiment of the present invention. .

【図12】本発明の別の実施例の骨格を示す回路図であ
る。
FIG. 12 is a circuit diagram showing a skeleton of another embodiment of the present invention.

【図13】本発明の実用的な実施例を示す回路図であ
る。
FIG. 13 is a circuit diagram showing a practical embodiment of the present invention.

【図14】本発明の広帯域増幅回路において用いるピー
キング用コンデンサの実施例を示す回路図である。
FIG. 14 is a circuit diagram showing an embodiment of a peaking capacitor used in the broadband amplifier circuit of the present invention.

【図15】本発明の広帯域増幅回路において用いる別の
ピーキング用コンデンサの実施例を示す回路図である。
FIG. 15 is a circuit diagram showing an embodiment of another peaking capacitor used in the broadband amplifier circuit of the present invention.

【図16】本発明の広帯域増幅回路において用いる他の
ピーキング用コンデンサの実施例を示す回路図である。
FIG. 16 is a circuit diagram showing an embodiment of another peaking capacitor used in the broadband amplifier circuit of the present invention.

【図17】本発明の他の実施例を示す回路図である。FIG. 17 is a circuit diagram showing another embodiment of the present invention.

【図18】本発明の実用的な実施例を示す回路図であ
る。
FIG. 18 is a circuit diagram showing a practical embodiment of the present invention.

【図19】本発明の別の実施例を示す回路図である。FIG. 19 is a circuit diagram showing another embodiment of the present invention.

【図20】本発明の他の実施例の骨格を示す回路図であ
る。
FIG. 20 is a circuit diagram showing a skeleton of another embodiment of the present invention.

【図21】本発明の実用的な実施例を示す回路図であ
る。
FIG. 21 is a circuit diagram showing a practical embodiment of the present invention.

【図22】本発明の別の実施例の骨格を示す回路図であ
る。
FIG. 22 is a circuit diagram showing a skeleton of another embodiment of the present invention.

【図23】本発明の実用的な実施例を示す回路図であ
る。
FIG. 23 is a circuit diagram showing a practical embodiment of the present invention.

【図24】本発明の実施例の効果を示す特性図である。FIG. 24 is a characteristic diagram showing the effect of the embodiment of the present invention.

【図25】本発明の他の実施例の骨格を示す回路図であ
る。
FIG. 25 is a circuit diagram showing a skeleton of another embodiment of the present invention.

【図26】本発明の実用的な実施例を示す回路図であ
る。
FIG. 26 is a circuit diagram showing a practical embodiment of the present invention.

【図27】本発明の更に別の実施例の骨格を示す回路図
である。
FIG. 27 is a circuit diagram showing a skeleton of still another embodiment of the present invention.

【図28】本発明の実用的な実施例を示す回路図であ
る。
FIG. 28 is a circuit diagram showing a practical embodiment of the present invention.

【図29】本発明の更に他の実施例の骨格を示す回路図
である。
FIG. 29 is a circuit diagram showing a skeleton of still another embodiment of the present invention.

【図30】本発明の更に他の実施例の骨格を示す回路図
である。
FIG. 30 is a circuit diagram showing a skeleton of still another embodiment of the present invention.

【図31】本発明の更に他の実施例の骨格を示す回路図
である。
FIG. 31 is a circuit diagram showing a skeleton of still another embodiment of the present invention.

【図32】本発明の更に他の実施例の骨格を示す回路図
である。
FIG. 32 is a circuit diagram showing a skeleton of still another embodiment of the present invention.

【図33】本発明の更に他の実施例の骨格を示す回路図
である。
FIG. 33 is a circuit diagram showing a skeleton of still another embodiment of the present invention.

【図34】本発明の実用的な実施例を示す回路図であ
る。
FIG. 34 is a circuit diagram showing a practical example of the present invention.

【図35】本発明の更に別の実施例の骨格を示す回路図
である。
FIG. 35 is a circuit diagram showing a skeleton of still another embodiment of the present invention.

【図36】本発明の更に別の実施例の骨格を示す回路図
である。
FIG. 36 is a circuit diagram showing a skeleton of still another embodiment of the present invention.

【図37】本発明の実用的な実施例の骨格を示す回路図
である。
FIG. 37 is a circuit diagram showing a skeleton of a practical example of the present invention.

【図38】本発明の別の実施例の骨格を示す回路図であ
る。
FIG. 38 is a circuit diagram showing a skeleton of another embodiment of the present invention.

【図39】本発明の実用的な実施例を示す回路図であ
る。
FIG. 39 is a circuit diagram showing a practical embodiment of the present invention.

【図40】本発明の実用的な実施例を示す回路図であ
る。
FIG. 40 is a circuit diagram showing a practical embodiment of the present invention.

【図41】本発明のなお更に別の実施例の骨格を示す回
路図である。
FIG. 41 is a circuit diagram showing a skeleton of still another embodiment of the present invention.

【図42】本発明のなお更に別の実施例の骨格を示す回
路図である。
FIG. 42 is a circuit diagram showing a skeleton of still another embodiment of the present invention.

【図43】従来のエミッタ接地増幅回路を示す回路図で
ある。
FIG. 43 is a circuit diagram showing a conventional grounded-emitter amplifier circuit.

【図44】本発明の実施例を示す回路図である。FIG. 44 is a circuit diagram showing an example of the present invention.

【図45】本発明の実施例を示す回路図である。FIG. 45 is a circuit diagram showing an embodiment of the present invention.

【図46】本発明の他の実施例を示す回路図である。FIG. 46 is a circuit diagram showing another embodiment of the present invention.

【図47】各極性のトランジスタとFETとの対応した
回路を示す回路図である。
FIG. 47 is a circuit diagram showing a circuit in which a transistor of each polarity and an FET correspond to each other.

【符号の説明】[Explanation of symbols]

1…信号電圧源、2…入力端子、3…出力トランジスタ
(NPN)、4…出力トランジスタ(PNP)、5…出
力端子、6…負荷容量、7…帰還インピーダンス
1 ... Signal voltage source, 2 ... input terminal, 3 ... output transistor (NPN), 4 ... output transistor (PNP), 5 ... output terminal, 6 ... load capacitance, 7 ... feedback impedance

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大沢 通孝 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所映像メディア研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Michitaka Osawa, 292 Yoshida-cho, Totsuka-ku, Yokohama, Kanagawa Prefecture

Claims (28)

【特許請求の範囲】[Claims] 【請求項1】 プッシュプル回路を含む増幅回路におい
て、該プッシュプル回路を構成する二つの能動素子(1
5,16)の各電極同士の相互接続点二つのうち、一方
を入力側(2)とし、他方をゲイン設定のために使用す
る端子としてピーキング用コンデンサ(32)を接続
し、相互接続されていない残り二つの電極のうち、少な
くとも何れか一方を出力側(5)としたことを特徴とす
る広帯域増幅回路(図3)。
1. An amplifier circuit including a push-pull circuit, comprising two active elements (1
5, 16), two of the interconnection points of the electrodes are connected to each other by connecting one to the input side (2) and the other to the peaking capacitor (32) used as a terminal for gain setting. A broadband amplifier circuit (FIG. 3) characterized in that at least one of the remaining two electrodes is the output side (5).
【請求項2】 プッシュプル回路を含む増幅回路におい
て、該プッシュプル回路を構成する第1及び第2の、二
つのトランジスタ(16,15)につき、該トランジス
タのべース又はゲートを第1の電極、エミッタ又はソー
スを第2の電極、コレクタ又はドレインを第3の電極と
するとき、 入力側(2)にその第1の電極を接続した第1のトラン
ジスタ(16)の第2の電極に、ピーキング用コンデン
サ(32)を接続すると共に、前記第1のトランジスタ
(16)と逆極性の第2のトランジスタ(15)の第2
の電極を接続し、前記第2のトランジスタ(15)の第
1の電極を前記入力側(2)に接続し、かつ前記第1の
トランジスタ(16)の第3の電極を出力側(5)に接
続して成ることを特徴とする広帯域増幅回路(図3)。
2. In an amplifier circuit including a push-pull circuit, the first and second two transistors (16, 15) forming the push-pull circuit have a first base or a gate of the transistor. When the electrode, the emitter or the source is the second electrode and the collector or the drain is the third electrode, it is connected to the second electrode of the first transistor (16) having the first electrode connected to the input side (2). , A peaking capacitor (32) is connected, and a second transistor (15) having a polarity opposite to that of the first transistor (16) is connected to the second transistor (15).
Of the second transistor (15), the first electrode of the second transistor (15) is connected to the input side (2), and the third electrode of the first transistor (16) is connected to the output side (5). Wideband amplifier circuit (Fig. 3) characterized by being connected to.
【請求項3】 プッシュプル回路を含む増幅回路におい
て、該プッシュプル回路を構成する第1及び第2の、二
つのトランジスタ(16,15)につき、該トランジス
タのべース又はゲートを第1の電極、エミッタ又はソー
スを第2の電極、コレクタ又はドレインを第3の電極と
するとき、 入力側(2)にその第1の電極を接続した第1のトラン
ジスタ(16)の第2の電極に、ピーキング用コンデン
サ(32)を接続すると共に、前記第1のトランジスタ
(16)と逆極性の第2のトランジスタ(15)の第2
の電極を接続し、前記第2のトランジスタ(15)の第
1の電極を前記入力側(2)に接続し、かつ前記第1の
トランジスタ(16)の第3の電極を出力側(5)に接
続し、 かつ前記第2のトランジスタ(15)の第3の電極に第
1のカレントミラー回路(CM1)の入力端子(I)を
接続し、該第1のカレントミラー回路(CM1)の出力
端子(O)に第2のカレントミラー回路(CM2)の入
力端子(I)を接続し、前記第2のカレントミラー回路
(CM2)の出力端子(O)に前記出力側(5)接続し
て成ることを特徴とする広帯域増幅回路(図12)。
3. An amplifier circuit including a push-pull circuit, wherein for each of the first and second two transistors (16, 15) forming the push-pull circuit, the base or gate of the transistor is the first. When the electrode, the emitter or the source is the second electrode and the collector or the drain is the third electrode, it is connected to the second electrode of the first transistor (16) having the first electrode connected to the input side (2). , A peaking capacitor (32) is connected, and a second transistor (15) having a polarity opposite to that of the first transistor (16) is connected to the second transistor (15).
Of the second transistor (15), the first electrode of the second transistor (15) is connected to the input side (2), and the third electrode of the first transistor (16) is connected to the output side (5). And an input terminal (I) of the first current mirror circuit (CM1) to the third electrode of the second transistor (15), and the output of the first current mirror circuit (CM1). The input terminal (I) of the second current mirror circuit (CM2) is connected to the terminal (O), and the output side (5) is connected to the output terminal (O) of the second current mirror circuit (CM2). A wide-band amplifier circuit characterized by being formed (FIG. 12).
【請求項4】 プッシュプル回路を含む増幅回路におい
て、該プッシュプル回路を構成する第3及び第4の、二
つのトランジスタ(3,73)につき、該トランジスタ
のべース又はゲートを第1の電極、エミッタ又はソース
を第2の電極、コレクタ又はドレインを第3の電極とす
るとき、 入力側(2)にピーキング用コンデンサ(70)の一方
の端子を接続し、該ピーキング用コンデンサ(70)の
他方の端子を第3のトランジスタ(3)の第2の電極に
接続すると共に、前記ピーキング用コンデンサ(70)
の他側を前記第3のトランジスタ(3)と逆極性の第4
のトランジスタ(73)の第2の電極に接続し、前記第
3のトランジスタ(3)の第1の電極と前記第4のトラ
ンジスタ(73)の第1の電極とを相互に接続し、前記
第3のトランジスタ(3)の第3の電極を出力側(5)
に接続して成ることを特徴とする広帯域増幅回路(図1
0)。
4. In an amplifier circuit including a push-pull circuit, a base or a gate of the transistor is provided as a first with respect to two third and fourth transistors (3, 73) forming the push-pull circuit. When the electrode, the emitter or the source is the second electrode and the collector or the drain is the third electrode, one terminal of the peaking capacitor (70) is connected to the input side (2), and the peaking capacitor (70) is connected. The other terminal of the peaking capacitor is connected to the second electrode of the third transistor (3), and the peaking capacitor (70) is connected.
The other side of the third transistor (3) has a polarity opposite to that of the fourth transistor (3).
The second electrode of the third transistor (73), the first electrode of the third transistor (3) and the first electrode of the fourth transistor (73) are connected to each other, and The third electrode of the third transistor (3) is connected to the output side (5).
A wide-band amplifier circuit (Fig. 1)
0).
【請求項5】 プッシュプル回路を含む増幅回路におい
て、該プッシュプル回路を構成する第1及び第2の、二
つのトランジスタ(16,15)のほかに第5のトラン
ジスタ(4)を設け、これらのトランジスタにつき、該
トランジスタのべース又はゲートを第1の電極、エミッ
タ又はソースを第2の電極、コレクタ又はドレインを第
3の電極とするとき、 入力側(2)にその第1の電極を接続した第1のトラン
ジスタ(16)の第2の電極に、ピーキング用コンデン
サ(32)を接続すると共に、前記第1のトランジスタ
(16)と逆極性の第2のトランジスタ(15)の第2
の電極を接続し、前記第2のトランジスタ(15)の第
1の電極を前記入力側(2)に接続し、かつ前記第1の
トランジスタ(16)の第3の電極を出力側(5)に接
続し、 更に前記第2のトランジスタ(15)の第3の電極をコ
ンデンサ(60)を介して第5のトランジスタ(4)の
第2の電極に接続し、該第5のトランジスタ(4)の第
3の電極を前記第1のトランジスタ(16)の第3の電
極に接続して成ることを特徴とする広帯域増幅回路(図
5)。
5. An amplifier circuit including a push-pull circuit, wherein a fifth transistor (4) is provided in addition to the first and second two transistors (16, 15) forming the push-pull circuit. When the base or gate of the transistor is the first electrode, the emitter or the source is the second electrode, and the collector or the drain is the third electrode, the first electrode is connected to the input side (2). The peaking capacitor (32) is connected to the second electrode of the first transistor (16) connected to the second transistor (15) and the second transistor (15) having the opposite polarity to the first transistor (16).
Of the second transistor (15), the first electrode of the second transistor (15) is connected to the input side (2), and the third electrode of the first transistor (16) is connected to the output side (5). Further, the third electrode of the second transistor (15) is connected to the second electrode of the fifth transistor (4) via the capacitor (60), and the fifth transistor (4) is connected to the third electrode of the fifth transistor (4). And a third electrode of the first transistor (16) connected to the third electrode of the broadband amplifier circuit (FIG. 5).
【請求項6】 プッシュプル回路を含む増幅回路におい
て、該プッシュプル回路を構成する第1及び第2の、二
つのトランジスタ(16,15)のほかに第5のトラン
ジスタ(4)を設け、これらのトランジスタにつき、該
トランジスタのべース又はゲートを第1の電極、エミッ
タ又はソースを第2の電極、コレクタ又はドレインを第
3の電極とするとき、 入力側(2)にその第1の電極を接続した第1のトラン
ジスタ(16)の第2の電極に、ピーキング用コンデン
サ(32)を接続すると共に、前記第1のトランジスタ
(16)と逆極性の第2のトランジスタ(15)の第2
の電極を接続し、前記第2のトランジスタ(15)の第
1の電極を前記入力側(2)に接続し、かつ前記第1の
トランジスタ(16)の第3の電極を出力側(5)に接
続し、 更に前記第2のトランジスタ(15)の第3の電極を定
電圧回路又は素子(45)を介して第5のトランジスタ
(4)の第2の電極に接続し、該第5のトランジスタ
(4)の第3の電極を前記第1のトランジスタ(16)
の第3の電極に接続して成ることを特徴とする広帯域増
幅回路(図6)。
6. An amplifier circuit including a push-pull circuit, wherein a fifth transistor (4) is provided in addition to the first and second two transistors (16, 15) forming the push-pull circuit. When the base or gate of the transistor is the first electrode, the emitter or the source is the second electrode, and the collector or the drain is the third electrode, the first electrode is connected to the input side (2). The peaking capacitor (32) is connected to the second electrode of the first transistor (16) connected to the second transistor (15) and the second transistor (15) having the opposite polarity to the first transistor (16).
Of the second transistor (15), the first electrode of the second transistor (15) is connected to the input side (2), and the third electrode of the first transistor (16) is connected to the output side (5). Further, the third electrode of the second transistor (15) is connected to the second electrode of the fifth transistor (4) through a constant voltage circuit or element (45), The third electrode of the transistor (4) is connected to the first transistor (16).
A wide-band amplifier circuit (FIG. 6), characterized in that it is connected to the third electrode of FIG.
【請求項7】 プッシュプル回路を含む増幅回路におい
て、該プッシュプル回路を構成する第1及び第2の、二
つのトランジスタ(16,15)のほかに第5のトラン
ジスタ(4)を設け、これらのトランジスタにつき、該
トランジスタのべース又はゲートを第1の電極、エミッ
タ又はソースを第2の電極、コレクタ又はドレインを第
3の電極とするとき、 入力側(2)にその第1の電極を接続した第1のトラン
ジスタ(16)の第2の電極に、ピーキング用コンデン
サ(32)を接続すると共に、前記第1のトランジスタ
(16)と逆極性の第2のトランジスタ(15)の第2
の電極を接続し、前記第2のトランジスタ(15)の第
1の電極を前記入力側(2)に接続し、かつ前記第1の
トランジスタ(16)の第3の電極を出力側(5)に接
続し、 更に前記第2のトランジスタ(15)の第3の電極をコ
ンデンサ(60)を介して第5のトランジスタ(4)の
第2の電極に接続し、該第5のトランジスタ(4)の第
3の電極を前記第1のトランジスタ(16)の第3の電
極に接続し、かつ前記第2のトランジスタ(15)の第
3の電極に定電流回路やコイル等の如き高インピーダン
スを実現可能な回路(46)を接続して成ることを特徴
とする広帯域増幅回路(図7)。
7. An amplifier circuit including a push-pull circuit, wherein a fifth transistor (4) is provided in addition to the first and second two transistors (16, 15) forming the push-pull circuit. When the base or gate of the transistor is the first electrode, the emitter or the source is the second electrode, and the collector or the drain is the third electrode, the first electrode is connected to the input side (2). The peaking capacitor (32) is connected to the second electrode of the first transistor (16) connected to the second transistor (15) and the second transistor (15) having the opposite polarity to the first transistor (16).
Of the second transistor (15), the first electrode of the second transistor (15) is connected to the input side (2), and the third electrode of the first transistor (16) is connected to the output side (5). Further, the third electrode of the second transistor (15) is connected to the second electrode of the fifth transistor (4) via the capacitor (60), and the fifth transistor (4) is connected to the third electrode of the fifth transistor (4). The third electrode of the first transistor (16) is connected to the third electrode of the first transistor (16), and the third electrode of the second transistor (15) has a high impedance such as a constant current circuit or a coil. A wideband amplifier circuit (Fig. 7), characterized in that it comprises possible circuits (46).
【請求項8】 パイプと、該パイプ内を貫通するリード
線と、の間で容量を持たせる貫通コンデンサ(134)
において、パイプ内を貫通する前記リード線の両端(1
36,137)をパイプ外で短絡接続して第1の端子
(130)とし、前記パイプ側を第2の端子(135)
として、両端子からコンデンサ容量を取り出すことを特
徴とするコンデンサ(図14のb)。
8. A feedthrough capacitor having a capacitance between the pipe and a lead wire penetrating the pipe.
At both ends of the lead wire (1
36, 137) is short-circuited outside the pipe to form the first terminal (130), and the pipe side is the second terminal (135).
As a capacitor, the capacitor capacity is taken out from both terminals (b in FIG. 14).
【請求項9】 パイプと、該パイプ内を貫通するリード
線と、の間で容量を持たせる貫通コンデンサ(134)
において、パイプ内を貫通する前記リード線の両端(1
36,137)の何れか一方(136)を第1の端子
(130)とし、前記リード線の両端(136,13
7)の残りの他方(137)と、前記パイプ側の端子
(135)との間にコンデンサ(142)を接続し、前
記パイプ側の端子(135)を第2の端子(129)と
し、前記第1の端子(130)と第2の端子(129)
の間から容量を取り出すことを特徴とするコンデンサ
(図15)。
9. A feedthrough capacitor having a capacitance between a pipe and a lead wire penetrating the pipe.
At both ends of the lead wire (1
36, 137) is used as the first terminal (130) of either (136) and both ends (136, 13) of the lead wire.
A capacitor (142) is connected between the other end (137) of 7) and the pipe side terminal (135), and the pipe side terminal (135) is used as a second terminal (129). First terminal (130) and second terminal (129)
A capacitor characterized in that the capacitance is taken out from between (FIG. 15).
【請求項10】 コンデンサ容量を取り出す二つの端子
のうち、一方の端子を分岐して二つの端子(136,1
37)とすることにより三端子構成とした3端子コンデ
ンサ(TEC)において、分岐して二つの端子となった
該二端子(136,137)をリード線により短絡接続
して第1の端子(130)とし、前記コンデンサ容量を
取り出す二つの端子のうちの他方の端子(135)を第
2の端子(129)とし、前記第1の端子(130)と
第2の端子(129)の間から容量を取り出すことを特
徴とするコンデンサ(図16)。
10. Out of the two terminals for taking out the capacitance of the capacitor, one terminal is branched to form two terminals (136, 1).
37), a three-terminal capacitor (TEC) having a three-terminal configuration is obtained by short-circuiting and connecting the two terminals (136, 137) that are branched into two terminals with a lead wire. ), And the other terminal (135) of the two terminals for taking out the capacitance of the capacitor is a second terminal (129), and a capacitance from between the first terminal (130) and the second terminal (129). To take out the capacitor (FIG. 16).
【請求項11】 第6のトランジスタ(9)を含む増幅
回路において、該トランジスタのべース又はゲートを第
1の電極、エミッタ又はソースを第2の電極、コレクタ
又はドレインを第3の電極とするとき、 入力側(2)にその第1の電極を接続した前記第6のト
ランジスタ(9)の第2の電極に帰還インピーダンス
(7)の一方の端子を接続し、前記帰還インピーダンス
(7)のもう一方の端子を出力側(5)に接続すると共
に、反転アンプ(143)の出力側にも接続し、前記反
転アンプ(143)の入力側を前記第6のトランジスタ
(9)の第3の電極に接続して成ることを特徴とする広
帯域増幅回路(図17)。
11. An amplifier circuit including a sixth transistor (9), wherein the base or gate of the transistor is a first electrode, the emitter or source is a second electrode, and the collector or drain is a third electrode. In this case, one terminal of the feedback impedance (7) is connected to the second electrode of the sixth transistor (9) whose first electrode is connected to the input side (2), and the feedback impedance (7) is connected. The other terminal of the inverting amplifier (143) is connected to the output side (5), and the input side of the inverting amplifier (143) is connected to the third side of the sixth transistor (9). A wide-band amplifier circuit (Fig. 17) characterized by being connected to the electrodes of.
【請求項12】 第6のトランジスタ(9)を含む増幅
回路において、該トランジスタのべース又はゲートを第
1の電極、エミッタ又はソースを第2の電極、コレクタ
又はドレインを第3の電極とするとき、 前記第6のトランジスタ(9)の第2の電極に入力側
(2)を接続すると共に帰還インピーダンス(7)の一
方の端子を接続し、前記帰還インピーダンス(7)のも
う一方の端子を出力側(5)に接続すると共に、反転ア
ンプ(143)の出力側に接続し、前記反転アンプ(1
43)の入力側に前記第6のトランジスタ(9)の第3
の電極を接続して成ることを特徴とする広帯域増幅回路
(図19)。
12. An amplifier circuit including a sixth transistor (9), wherein the base or gate of the transistor is a first electrode, the emitter or source is a second electrode, and the collector or drain is a third electrode. In this case, the input side (2) is connected to the second electrode of the sixth transistor (9) and one terminal of the feedback impedance (7) is connected, and the other terminal of the feedback impedance (7) is connected. Is connected to the output side (5) and is also connected to the output side of the inverting amplifier (143).
43) the third side of the sixth transistor (9) is connected to the input side.
A wide-band amplifier circuit (Fig. 19) characterized in that the electrodes of are connected.
【請求項13】 請求項12に記載の広帯域増幅回路に
おいて、前記反転アンプ(143)が請求項4に記載の
広帯域増幅回路を含むことを特徴とする広帯域増幅回路
(図20)。
13. The wideband amplifier circuit according to claim 12, wherein the inverting amplifier (143) includes the wideband amplifier circuit according to claim 4.
【請求項14】 帰還インピーダンス(7)を反転アン
プ(143)の入力端子と出力端子との間に接続し、前
記反転アンプ(143)の出力端子をインピーダンス変
換アンプ(CA)を介して出力側に接続し、前記反転ア
ンプ(143)の入力端子を入力側として成ることを特
徴とする広帯域増幅回路(図22)。
14. A feedback impedance (7) is connected between an input terminal and an output terminal of an inverting amplifier (143), and an output terminal of the inverting amplifier (143) is output side via an impedance conversion amplifier (CA). And an input terminal of the inverting amplifier (143) on the input side, the wide band amplifier circuit (FIG. 22).
【請求項15】 第7のトランジスタ(16)を含む増
幅回路において、該トランジスタのべース又はゲートを
第1の電極、エミッタ又はソースを第2の電極、コレク
タ又はドレインを第3の電極とするとき、 入力側(2)にその第1の電極を接続した前記第7のト
ランジスタ(16)の第2の電極に帰還インピーダンス
(7)の一方の端子を接続し、前記第7のトランジスタ
(16)の第3の電極に、反転アンプ(143)を介し
て、前記帰還インピーダンス(7)の他方の端子を接続
し、前記帰還インピーダンス(7)の他方の端子にイン
ピーダンス変換アンプ(CA)の入力端子を接続し、前
記インピーダンス変換アンプ(CA)の出力端子を出力
側(5)に接続して成ることを特徴とする広帯域増幅回
路(図25)。
15. An amplifier circuit including a seventh transistor (16), wherein the base or gate of the transistor is a first electrode, the emitter or source is a second electrode, and the collector or drain is a third electrode. Then, one terminal of the feedback impedance (7) is connected to the second electrode of the seventh transistor (16) whose first electrode is connected to the input side (2), and the seventh transistor (16) The other terminal of the feedback impedance (7) is connected to the third electrode of 16) via the inverting amplifier (143), and the other terminal of the feedback impedance (7) is connected to the impedance conversion amplifier (CA). A wide-band amplifier circuit (FIG. 25) characterized in that an input terminal is connected and an output terminal of the impedance conversion amplifier (CA) is connected to an output side (5).
【請求項16】 第8のトランジスタ(16)と第9の
トランジスタ(35)を含む増幅回路において、該トラ
ンジスタのべース又はゲートを第1の電極、エミッタ又
はソースを第2の電極、コレクタ又はドレインを第3の
電極とするとき、 入力側(2)に、第8のトランジスタ(16)の第1の
電極を接続し、かつ前記第8のトランジスタ(16)と
逆極性の第9のトランジスタ(35)の第1の電極を接
続すると共に、帰還インピーダンス(7)の一方の端子
をも接続し、前記第8のトランジスタ(16)の第3の
電極と前記第9のトランジスタ(35)の第3電極とを
相互に接続すると共に、前記帰還インピーダンス(7)
の他方の端子をも接続し、前記第8のトランジスタ(1
6)の第3の電極と前記第9のトランジスタ(35)の
第3の電極と前記帰還インピーダンス(7)の他方の端
子との相互接続点を出力側(5)に接続して成ることを
特徴とする広帯域増幅回路(図27)。
16. An amplifier circuit comprising an eighth transistor (16) and a ninth transistor (35), the base or gate of the transistor being the first electrode, the emitter or source being the second electrode, and the collector. Alternatively, when the drain is the third electrode, the first electrode of the eighth transistor (16) is connected to the input side (2), and the ninth electrode having a polarity opposite to that of the eighth transistor (16) is used. The first electrode of the transistor (35) is connected, and also one terminal of the feedback impedance (7) is connected, and the third electrode of the eighth transistor (16) and the ninth transistor (35) are connected. And the feedback impedance (7).
The other terminal of the eighth transistor (1
The interconnection point between the third electrode of 6), the third electrode of the ninth transistor (35) and the other terminal of the feedback impedance (7) is connected to the output side (5). Characteristic wideband amplifier circuit (Fig. 27).
【請求項17】 第8のトランジスタ(16)と第9の
トランジスタ(35)を含む増幅回路において、該トラ
ンジスタのべース又はゲートを第1の電極、エミッタ又
はソースを第2の電極、コレクタ又はドレインを第3の
電極とするとき、 入力側(2)と、第8のトランジスタ(16)の第1の
電極と、の間を抵抗等から成る第1の直流結合回路(1
89)を介して接続し、かつ入力側(2)と、前記第8
のトランジスタ(16)と逆極性の第9のトランジスタ
(35)の第1の電極と、の間を抵抗等から成る第2の
直流結合回路(187)を介して接続すると共に、帰還
インピーダンス(7)の一方の端子を入力側(2)に接
続し、前記第8のトランジスタ(16)の第3の電極と
前記第9のトランジスタ(35)の第3電極とを相互に
接続すると共に、前記帰還インピーダンス(7)の他方
の端子をも接続し、前記第8のトランジスタ(16)の
第3の電極と前記第9のトランジスタ(35)の第3の
電極と前記帰還インピーダンス(7)の他方の端子との
相互接続点を出力側(5)に接続して成ることを特徴と
する広帯域増幅回路(図29)。
17. An amplifier circuit comprising an eighth transistor (16) and a ninth transistor (35), the base or gate of the transistor being the first electrode, the emitter or source being the second electrode, and the collector. Alternatively, when the drain is the third electrode, the first DC coupling circuit (1) including a resistor or the like is provided between the input side (2) and the first electrode of the eighth transistor (16).
89) and is connected to the input side (2) and the eighth
Is connected to the first electrode of the ninth transistor (35) having the opposite polarity via the second DC coupling circuit (187) including a resistor and the feedback impedance (7). 1) is connected to the input side (2), the third electrode of the eighth transistor (16) and the third electrode of the ninth transistor (35) are connected to each other, and The other terminal of the feedback impedance (7) is also connected to the third electrode of the eighth transistor (16), the third electrode of the ninth transistor (35) and the other terminal of the feedback impedance (7). A broadband amplifier circuit (FIG. 29), characterized in that an interconnection point with the terminal of is connected to the output side (5).
【請求項18】 第8のトランジスタ(16)と第9の
トランジスタ(35)を含む増幅回路において、該トラ
ンジスタのべース又はゲートを第1の電極、エミッタ又
はソースを第2の電極、コレクタ又はドレインを第3の
電極とするとき、 入力側(2)と、第8のトランジスタ(16)の第1の
電極と、の間をバッファアンプ(BA)と抵抗等から成
る第1の直流結合回路(189)を介して接続し、かつ
入力側(2)と、前記第8のトランジスタ(16)と逆
極性の第9のトランジスタ(35)の第1の電極と、の
間を前記バッファアンプ(BA)と抵抗等から成る第2
の直流結合回路(187)を介して接続すると共に、帰
還インピーダンス(7)の一方の端子を入力側(2)に
接続し、前記第8のトランジスタ(16)の第3の電極
と前記第9のトランジスタ(35)の第3電極とを相互
に接続すると共に、前記帰還インピーダンス(7)の他
方の端子をも接続し、前記第8のトランジスタ(16)
の第3の電極と前記第9のトランジスタ(35)の第3
の電極と前記帰還インピーダンス(7)の他方の端子と
の相互接続点を出力側(5)に接続して成ることを特徴
とする広帯域増幅回路(図30)。
18. An amplifier circuit comprising an eighth transistor (16) and a ninth transistor (35), the base or gate of the transistor being the first electrode, the emitter or source being the second electrode, and the collector. Alternatively, when the drain is the third electrode, the first direct-current coupling including the buffer amplifier (BA) and the resistor is provided between the input side (2) and the first electrode of the eighth transistor (16). The buffer amplifier connected between the input side (2) and the first electrode of the ninth transistor (35) having a polarity opposite to that of the eighth transistor (16) and connected via a circuit (189). Second consisting of (BA) and resistance
Of the feedback impedance (7) and the third electrode of the eighth transistor (16) and the ninth electrode of the eighth transistor (16). The third electrode of the transistor (35) of the second transistor (35) is connected to each other, and the other terminal of the feedback impedance (7) is also connected to the eighth transistor (16).
The third electrode of the third transistor of the ninth transistor (35)
A wide-band amplifier circuit (FIG. 30), characterized in that an interconnection point between the electrode of (1) and the other terminal of the feedback impedance (7) is connected to the output side (5).
【請求項19】 請求項18に記載の広帯域増幅回路に
おいて、前記入力側(2)に信号電流源(145)を接
続したことを特徴とする広帯域増幅回路(図31)。
19. The wide band amplifier circuit according to claim 18, wherein a signal current source (145) is connected to the input side (2).
【請求項20】 請求項19に記載の広帯域増幅回路に
おいて、前記信号電流源(145)を、第1の電極を接
地する構成とした第10のトランジスタ(184)を介
して、前記入力側(2)に接続することを特徴とする広
帯域増幅回路(図32)。
20. The broadband amplifier circuit according to claim 19, wherein the signal current source (145) is connected to the input side (10) via a tenth transistor (184) having a first electrode grounded. Wideband amplifier circuit (Fig. 32) characterized by being connected to 2).
【請求項21】 請求項20に記載の広帯域増幅回路に
おいて、前記信号電流源が集積回路(183)により構
成されたことを特徴とする広帯域増幅回路(図33)。
21. The wide band amplifier circuit according to claim 20, wherein the signal current source is constituted by an integrated circuit (183).
【請求項22】 第11のトランジスタ(202)と第
12のトランジスタ(203)と第13のトランジスタ
(75)と第14のトランジスタ(76)とを含む増幅
回路において、該トランジスタのべース又はゲートを第
1の電極、エミッタ又はソースを第2の電極、コレクタ
又はドレインを第3の電極とするとき、 入力側(2)に前記第11のトランジスタ(202)の
第1の電極を接続すると共に、前記第11のトランジス
タ(202)と逆極性の第12のトランジスタ(20
3)の第1の電極を接続し、前記第11のトランジスタ
(202)の第2の電極に、前記第11のトランジスタ
(202)と逆極性の第13のトランジスタ(75)の
第1の電極を接続し、 前記第12のトランジスタ(203)の第2の電極に、
前記第12のトランジスタ(203)と逆極性の第14
のトランジスタ(76)の第1の電極を接続し、前記第
11のトランジスタ(202)の第3の電極に、前記第
14のトランジスタ(76)の第2の電極を接続し、前
記第12のトランジスタ(203)の第3の電極に前記
第13のトランジスタ(75)の第2の電極を接続し、 前記第13のトランジスタ(75)の第2の電極と前記
第14のトランジスタ(76)の第2の電極とをそれぞ
れ出力側(5)に接続して成ることを特徴とする広帯域
増幅回路(図36)。
22. An amplifier circuit comprising an eleventh transistor (202), a twelfth transistor (203), a thirteenth transistor (75) and a fourteenth transistor (76), the base or When the gate is the first electrode, the emitter or source is the second electrode, and the collector or drain is the third electrode, the first electrode of the eleventh transistor (202) is connected to the input side (2). At the same time, a twelfth transistor (20) having a polarity opposite to that of the eleventh transistor (202).
3) The first electrode is connected to the second electrode of the eleventh transistor (202), and the first electrode of the thirteenth transistor (75) having a polarity opposite to that of the eleventh transistor (202). Is connected to the second electrode of the twelfth transistor (203),
A fourteenth transistor having a polarity opposite to that of the twelfth transistor (203).
Connected to the first electrode of the transistor (76), connected to the third electrode of the eleventh transistor (202) to the second electrode of the fourteenth transistor (76), The second electrode of the thirteenth transistor (75) is connected to the third electrode of the transistor (203), and the second electrode of the thirteenth transistor (75) and the fourteenth transistor (76) are connected. A wide-band amplifier circuit (FIG. 36), characterized in that the second electrode and the second electrode are respectively connected to the output side (5).
【請求項23】 第11のトランジスタ(202)と第
12のトランジスタ(203)と第13のトランジスタ
(75)と第14のトランジスタ(76)とを含む増幅
回路において、該トランジスタのべース又はゲートを第
1の電極、エミッタ又はソースを第2の電極、コレクタ
又はドレインを第3の電極とするとき、 入力側(2)に第12のトランジスタ(203)の第1
の電極を接続すると共に、該第12のトランジスタ(2
03)とは逆極性の前記第11のトランジスタ(20
2)の第1の電極と、前記第12のトランジスタ(20
3)の第1の電極と、の間にバイアス電圧発生回路(2
01)を接続し、前記第11のトランジスタ(202)
の第2の電極に、前記第11のトランジスタ(202)
と逆極性の第13のトランジスタ(75)の第1の電極
を接続し、 前記第12のトランジスタ(203)の第2の電極に、
前記第12のトランジスタ(203)と逆極性の第14
のトランジスタ(76)の第1の電極を接続し、前記第
11のトランジスタ(202)の第3の電極に、前記第
14のトランジスタ(76)の第2の電極を接続し、前
記第12のトランジスタ(203)の第3の電極に前記
第13のトランジスタ(75)の第2の電極を接続し、 前記第13のトランジスタ(75)の第2の電極と前記
第14のトランジスタ(76)の第2の電極とをそれぞ
れインピーダンス素子(95,96)を介して出力側
(5)に接続して成ることを特徴とする広帯域増幅回路
(図35)。
23. An amplifier circuit comprising an eleventh transistor (202), a twelfth transistor (203), a thirteenth transistor (75) and a fourteenth transistor (76), the base or When the gate is the first electrode, the emitter or source is the second electrode, and the collector or drain is the third electrode, the first side of the twelfth transistor (203) is provided on the input side (2).
Of the twelfth transistor (2
03) and the eleventh transistor (20
2) the first electrode and the twelfth transistor (20
Bias voltage generating circuit (2
01) is connected to the eleventh transistor (202)
The eleventh transistor (202) on the second electrode of the
To the second electrode of the twelfth transistor (203), the first electrode of the thirteenth transistor (75) having the opposite polarity to
A fourteenth transistor having a polarity opposite to that of the twelfth transistor (203).
Connected to the first electrode of the transistor (76), connected to the third electrode of the eleventh transistor (202) to the second electrode of the fourteenth transistor (76), The second electrode of the thirteenth transistor (75) is connected to the third electrode of the transistor (203), and the second electrode of the thirteenth transistor (75) and the fourteenth transistor (76) are connected. A wide band amplifier circuit (FIG. 35), characterized in that the second electrode is connected to the output side (5) via impedance elements (95, 96), respectively.
【請求項24】 第11のトランジスタ(202)と第
12のトランジスタ(203)と第13のトランジスタ
(75)と第14のトランジスタ(76)とを含む増幅
回路において、該トランジスタのべース又はゲートを第
1の電極、エミッタ又はソースを第2の電極、コレクタ
又はドレインを第3の電極とするとき、 入力側(2)に前記第11のトランジスタ(202)の
第1の電極を接続すると共に、前記第11のトランジス
タ(202)と逆極性の第12のトランジスタ(20
3)の第1の電極をも接続し、前記第11のトランジス
タ(202)の第2の電極に、前記第11のトランジス
タ(202)と逆極性の第13のトランジスタ(75)
の第1の電極を接続し、 前記第12のトランジスタ(203)の第2の電極に、
前記第12のトランジスタ(203)と逆極性の第14
のトランジスタ(76)の第1の電極を接続し、前記第
11のトランジスタ(202)の第3の電極に、前記第
14のトランジスタ(76)の第2の電極を接続し、前
記第12のトランジスタ(203)の第3の電極に前記
第13のトランジスタ(75)の第2の電極を接続し、 前記第11のトランジスタ(202)の第2の電極をコ
ンデンサ(223)を介して前記第14のトランジスタ
(76)の第1の電極に接続し、前記第12のトランジ
スタ(203)の第2の電極をコンデンサ(222)を
介して前記第13のトランジスタ(75)の第1の電極
に接続し、 前記第13のトランジスタ(75)の第2の電極と前記
第14のトランジスタ(76)の第2の電極とをそれぞ
れ出力側(5)に接続して成ることを特徴とする広帯域
増幅回路(図38)。
24. An amplifier circuit comprising an eleventh transistor (202), a twelfth transistor (203), a thirteenth transistor (75) and a fourteenth transistor (76), the base or When the gate is the first electrode, the emitter or source is the second electrode, and the collector or drain is the third electrode, the first electrode of the eleventh transistor (202) is connected to the input side (2). At the same time, a twelfth transistor (20) having a polarity opposite to that of the eleventh transistor (202).
3) is also connected to the first electrode, and the second electrode of the eleventh transistor (202) has a thirteenth transistor (75) having a polarity opposite to that of the eleventh transistor (202).
To the second electrode of the twelfth transistor (203),
A fourteenth transistor having a polarity opposite to that of the twelfth transistor (203).
Connected to the first electrode of the transistor (76), connected to the third electrode of the eleventh transistor (202) to the second electrode of the fourteenth transistor (76), The second electrode of the thirteenth transistor (75) is connected to the third electrode of the transistor (203), and the second electrode of the eleventh transistor (202) is connected to the third electrode via a capacitor (223). 14 transistors (76) connected to the first electrode, and the twelfth transistor (203) second electrode to the first electrode of the thirteenth transistor (75) via a capacitor (222). And a second electrode of the thirteenth transistor (75) and a second electrode of the fourteenth transistor (76) respectively connected to the output side (5). Road (Fig. 38).
【請求項25】 第11のトランジスタ(202)と第
12のトランジスタ(203)と第13のトランジスタ
(75)と第14のトランジスタ(76)とを含む増幅
回路において、該トランジスタのべース又はゲートを第
1の電極、エミッタ又はソースを第2の電極、コレクタ
又はドレインを第3の電極とするとき、 入力側(2)に前記第11のトランジスタ(202)の
第1の電極を接続すると共に、前記第11のトランジス
タ(202)と逆極性の第12のトランジスタ(20
3)の第1の電極をも接続し、前記第11のトランジス
タ(202)の第2の電極に、前記第11のトランジス
タ(202)と逆極性の第13のトランジスタ(75)
の第1の電極を、抵抗(224)を介して接続し、 前記第12のトランジスタ(203)の第2の電極に、
前記第12のトランジスタ(203)と逆極性の第14
のトランジスタ(76)の第1の電極を、抵抗(22
5)を介して接続し、前記第11のトランジスタ(20
2)の第3の電極を第1の交流的接地点に接続し、前記
第12のトランジスタ(203)の第3の電極を第2の
交流的接地点に接続し、 前記第11のトランジスタ(202)の第2の電極を前
記の第14のトランジスタ(76)の第1の電極にコン
デンサ(223)を介して接続し、前記第12のトラン
ジスタ(203)の第2の電極を前記第13のトランジ
スタ(75)の第1の電極にコンデンサ(222)を介
して接続し、 前記第13のトランジスタ(75)の第2の電極と前記
第14のトランジスタ(76)の第2の電極とをそれぞ
れ出力側(5)に接続して成ることを特徴とする広帯域
増幅回路(図41)。
25. In an amplifier circuit including an eleventh transistor (202), a twelfth transistor (203), a thirteenth transistor (75) and a fourteenth transistor (76), the base or When the gate is the first electrode, the emitter or source is the second electrode, and the collector or drain is the third electrode, the first electrode of the eleventh transistor (202) is connected to the input side (2). At the same time, a twelfth transistor (20) having a polarity opposite to that of the eleventh transistor (202).
3) is also connected to the first electrode, and the second electrode of the eleventh transistor (202) has a thirteenth transistor (75) having a polarity opposite to that of the eleventh transistor (202).
To the second electrode of the twelfth transistor (203) by connecting the first electrode of
A fourteenth transistor having a polarity opposite to that of the twelfth transistor (203).
The first electrode of the transistor (76) of
5) and the eleventh transistor (20
The second electrode of (2) is connected to the first AC ground point, the third electrode of the twelfth transistor (203) is connected to the second AC ground point, and the eleventh transistor ( 202) is connected to the first electrode of the fourteenth transistor (76) via a capacitor (223), and the second electrode of the twelfth transistor (203) is connected to the thirteenth electrode. Connected to the first electrode of the transistor (75) via a capacitor (222), and connecting the second electrode of the thirteenth transistor (75) and the second electrode of the fourteenth transistor (76). A wide-band amplifier circuit (Fig. 41) characterized by being connected to the output side (5) respectively.
【請求項26】 第15のトランジスタ(202)と第
16のトランジスタ(203)と第17のトランジスタ
(75)と第18のトランジスタ(76)とを含む増幅
回路において、該トランジスタのべース又はゲートを第
1の電極、エミッタ又はソースを第2の電極、コレクタ
又はドレインを第3の電極とするとき、 入力側(2)に前記第15のトランジスタ(202)の
第1の電極を接続すると共に、前記第15のトランジス
タ(202)と逆極性の第16のトランジスタ(20
3)の第1の電極を接続し、前記第15のトランジスタ
(202)の第2の電極に、前記第15のトランジスタ
(202)と逆極性の第17のトランジスタ(75)の
第1の電極を接続し、 前記第16のトランジスタ(203)の第2の電極に、
前記第16のトランジスタ(203)と逆極性の第18
のトランジスタ(76)の第1の電極を接続し、前記第
15のトランジスタ(202)の第3の電極に前記第1
6のトランジスタ(203)の第2の電極を接続し、 前記第16のトランジスタ(203)の第3の電極に前
記第15のトランジスタ(202)の第2の電極を接続
し、前記第17のトランジスタ(75)の第2の電極と
前記第18のトランジスタ(76)の第2の電極とをそ
れぞれ出力側(5)に接続して成ることを特徴とする広
帯域増幅回路(図42)。
26. An amplifier circuit comprising a fifteenth transistor (202), a sixteenth transistor (203), a seventeenth transistor (75) and an eighteenth transistor (76), the base or When the gate is the first electrode, the emitter or source is the second electrode, and the collector or drain is the third electrode, the first electrode of the fifteenth transistor (202) is connected to the input side (2). At the same time, a sixteenth transistor (20) having a polarity opposite to that of the fifteenth transistor (202).
3) the first electrode is connected, and the second electrode of the fifteenth transistor (202) is connected to the first electrode of a seventeenth transistor (75) having a polarity opposite to that of the fifteenth transistor (202). Is connected to the second electrode of the 16th transistor (203),
An eighteenth electrode having a polarity opposite to that of the sixteenth transistor (203)
The first electrode of the transistor (76) of the first transistor is connected to the third electrode of the fifteenth transistor (202) of the first transistor.
The second electrode of the sixteenth transistor (203) is connected, the second electrode of the fifteenth transistor (202) is connected to the third electrode of the sixteenth transistor (203), and the seventeenth electrode of the seventeenth transistor (203) is connected. A wide band amplifier circuit (FIG. 42), characterized in that the second electrode of the transistor (75) and the second electrode of the eighteenth transistor (76) are connected to the output side (5), respectively.
【請求項27】 第19のトランジスタ(16又は3)
を含む増幅回路において、該トランジスタのべース又は
ゲートを第1の電極、エミッタ又はソースを第2の電
極、コレクタ又はドレインを第3の電極とするとき、 その第1の電極か又は第2の電極の少なくとも一方が入
力側(2)に接続された第19のトランジスタ(16又
は3)の第3の電極に第1のコイル(102)の一方の
端子とコンデンサ(228)の一方の端子とを接続し、
第2のコイル(74)の一方の端子と前記第1のコイル
(102)の他方の端子とを出力側(5)に接続し、前
記第2のコイル(74)の他方の端子と前記コンデンサ
(228)の他方の端子とを接続して成ることを特徴と
する広帯域増幅回路(図44,図45)。
27. Nineteenth transistor (16 or 3)
In the amplifier circuit including, when the base or gate of the transistor is the first electrode, the emitter or source is the second electrode, and the collector or drain is the third electrode, the first electrode or the second electrode is used. One terminal of the first coil (102) and one terminal of the capacitor (228) are connected to the third electrode of the nineteenth transistor (16 or 3), at least one of which is connected to the input side (2). Connect and
One terminal of the second coil (74) and the other terminal of the first coil (102) are connected to the output side (5), and the other terminal of the second coil (74) and the capacitor are connected. A wideband amplifier circuit (FIGS. 44 and 45) characterized by being connected to the other terminal of (228).
【請求項28】 請求項16に記載の広帯域増幅回路に
おいて、広帯域増幅回路の周辺を導体板(LP)により
遮蔽することにより、広帯域増幅回路からの不要輻射を
抑制することを特徴とする広帯域増幅回路(図46)。
28. The wideband amplification circuit according to claim 16, wherein unnecessary radiation from the wideband amplification circuit is suppressed by shielding the periphery of the wideband amplification circuit with a conductor plate (LP). Circuit (Figure 46).
JP04236696A 1992-09-04 1992-09-04 Broadband amplifier circuit Expired - Fee Related JP3129531B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP04236696A JP3129531B2 (en) 1992-09-04 1992-09-04 Broadband amplifier circuit
US08/114,612 US5546048A (en) 1992-09-04 1993-08-31 Amplifier and display apparatus employing the same
KR1019930017736A KR0133839B1 (en) 1992-09-04 1993-09-04 Wide band amplifier and display apparatus employing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04236696A JP3129531B2 (en) 1992-09-04 1992-09-04 Broadband amplifier circuit

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP10341209A Division JP3129704B2 (en) 1998-12-01 1998-12-01 Broadband amplifier circuit

Publications (2)

Publication Number Publication Date
JPH0685551A true JPH0685551A (en) 1994-03-25
JP3129531B2 JP3129531B2 (en) 2001-01-31

Family

ID=17004419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04236696A Expired - Fee Related JP3129531B2 (en) 1992-09-04 1992-09-04 Broadband amplifier circuit

Country Status (1)

Country Link
JP (1) JP3129531B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4811155A (en) * 1987-01-10 1989-03-07 Mitsubishi Denki Kabushiki Kaisha Protection circuit for a semiconductor integrated circuit having bipolar transistors
JP2011191223A (en) * 2010-03-16 2011-09-29 Mitsutoyo Corp Capacity-change displacement gauge

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4811155A (en) * 1987-01-10 1989-03-07 Mitsubishi Denki Kabushiki Kaisha Protection circuit for a semiconductor integrated circuit having bipolar transistors
JP2011191223A (en) * 2010-03-16 2011-09-29 Mitsutoyo Corp Capacity-change displacement gauge

Also Published As

Publication number Publication date
JP3129531B2 (en) 2001-01-31

Similar Documents

Publication Publication Date Title
US4118731A (en) Video amplifier with suppressed radio frequency radiation
CA1069209A (en) Video amplifier
KR0133839B1 (en) Wide band amplifier and display apparatus employing the same
JP3161721B2 (en) Amplifier circuit and display device
US5352992A (en) Amplifier circuit
JP3129704B2 (en) Broadband amplifier circuit
US3991381A (en) Linear high power transistor amplifier
JPH0685551A (en) Wide band amplifier circuit
US4622498A (en) Dynamic focus system cascode amplifier
CN1110192C (en) Kinescope driver apparatus
US6861909B1 (en) High voltage-wide band amplifier
JP3348754B2 (en) Amplifier circuit, cathode ray tube driving device and display device
US4263563A (en) Amplifier output stage distortion reduction
JP3233107B2 (en) Bias generation circuit and mixer
KR100465919B1 (en) Display driver apparatus
US6400229B1 (en) Low noise, low distortion RF amplifier topology
CN1182701C (en) Display driver apparatus
CA1123066A (en) Video amplifier with suppressed radio frequency radiation
JP2796348B2 (en) Output circuit
JP2848390B2 (en) Output circuit
JP2002043855A (en) Power amplifier and communication terminal provided with the same
JPH0450700Y2 (en)
JPS6210906A (en) Transistor amplifier
JPH0712153B2 (en) FM receiver
JPS5936015Y2 (en) Speed modulation amplifier

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees