JP2003168708A - Lsiウェハ裏面を用いたバーンイン配線方法 - Google Patents
Lsiウェハ裏面を用いたバーンイン配線方法Info
- Publication number
- JP2003168708A JP2003168708A JP2001365876A JP2001365876A JP2003168708A JP 2003168708 A JP2003168708 A JP 2003168708A JP 2001365876 A JP2001365876 A JP 2001365876A JP 2001365876 A JP2001365876 A JP 2001365876A JP 2003168708 A JP2003168708 A JP 2003168708A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- burn
- wafer
- lsi
- rear surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ウェハバーンインの実施には高精度のシート
が複数枚必要であり、コストがかかる。またウェハとの
接続時に位置ずれしやすく、シート全体で均一な圧力で
の針当てが必要だが困難である。 【解決手段】 バーンイン時に接続の必要なLSI端子
のパッドからウェハ裏面まで導通させる配線を施し、ウ
ェハ裏面で各LSIの各端子への配線を拡散工程におい
て行う。この時配線はバーンイン時のウェハ全体での消
費電力がバーンイン装置の電源供給能力を超えないよう
いくつかのブロックに分割する事を可能とする。不良チ
ップに対しては配線をカットし、バーンイン後は配線を
取り除くことができる。
が複数枚必要であり、コストがかかる。またウェハとの
接続時に位置ずれしやすく、シート全体で均一な圧力で
の針当てが必要だが困難である。 【解決手段】 バーンイン時に接続の必要なLSI端子
のパッドからウェハ裏面まで導通させる配線を施し、ウ
ェハ裏面で各LSIの各端子への配線を拡散工程におい
て行う。この時配線はバーンイン時のウェハ全体での消
費電力がバーンイン装置の電源供給能力を超えないよう
いくつかのブロックに分割する事を可能とする。不良チ
ップに対しては配線をカットし、バーンイン後は配線を
取り除くことができる。
Description
【0001】
【発明の属する技術分野】本発明は、ウェハバーンイン
を行う際にバーンインのための配線をウェハ裏面に拡散
工程において配線を施して行い、不良チップに対しては
配線をカットし、またバーンイン後は配線パターンを除
去することが可能なバーンイン用のパターン配線方法に
関する。
を行う際にバーンインのための配線をウェハ裏面に拡散
工程において配線を施して行い、不良チップに対しては
配線をカットし、またバーンイン後は配線パターンを除
去することが可能なバーンイン用のパターン配線方法に
関する。
【0002】
【従来の技術】ウェハバーンイン時には、各LSIのパ
ッドへの配線を施したシートを複数枚作成し、シート上
のプローブをLSIのパッドに当ててバーンインを行っ
ている。
ッドへの配線を施したシートを複数枚作成し、シート上
のプローブをLSIのパッドに当ててバーンインを行っ
ている。
【0003】
【発明が解決しようとする課題】従来の方法では高精度
のシートが複数枚必要となり、コストがかかってしま
う。またウェハとの接続時に位置ずれしやすく、シート
全体で均一な圧力での針当てが困難であるという問題点
があった。
のシートが複数枚必要となり、コストがかかってしま
う。またウェハとの接続時に位置ずれしやすく、シート
全体で均一な圧力での針当てが困難であるという問題点
があった。
【0004】本発明はかかる点を解決するものであり、
バーンイン用の配線を拡散工程でウェハ裏面に施すこと
でシート無しでのバーンインを可能とし、シート分のコ
スト削減と位置ずれの問題改善を目的とする。
バーンイン用の配線を拡散工程でウェハ裏面に施すこと
でシート無しでのバーンインを可能とし、シート分のコ
スト削減と位置ずれの問題改善を目的とする。
【0005】
【課題を解決するための手段】本発明は、バーンイン用
の配線を拡散工程でウェハ裏面に施すことでシート無し
でのバーンインを可能とし、シート分のコスト削減と位
置ずれの問題改善を図るものである。
の配線を拡散工程でウェハ裏面に施すことでシート無し
でのバーンインを可能とし、シート分のコスト削減と位
置ずれの問題改善を図るものである。
【0006】
【発明の実施の形態】本発明の第1の態様は、ウェハ基
板上に形成された複数のLSIチップのバーンイン用配
線パターンを前記ウェハ基板裏面に施し、前記複数のL
SIチップのパッドと接続する配線方法の態様をとる。
板上に形成された複数のLSIチップのバーンイン用配
線パターンを前記ウェハ基板裏面に施し、前記複数のL
SIチップのパッドと接続する配線方法の態様をとる。
【0007】この構成により、前記ウェハ基板上の前記
複数のLSIチップへの電源、グランド、信号配線が可
能となる。
複数のLSIチップへの電源、グランド、信号配線が可
能となる。
【0008】本発明の第2の態様は第1の態様におい
て、前記ウェハ基板上にウェハ表面と裏面のコンタクト
配線を施し、前記複数のLSIチップのパッドと前記バ
ーンイン用配線パターンを接続した配線方法の態様をと
る。
て、前記ウェハ基板上にウェハ表面と裏面のコンタクト
配線を施し、前記複数のLSIチップのパッドと前記バ
ーンイン用配線パターンを接続した配線方法の態様をと
る。
【0009】この構成により、前記ウェハ基板の裏面で
自由にレイアウトした前記バーンイン用配線パターンと
表面の回路を接続し、バーンインが可能となる。
自由にレイアウトした前記バーンイン用配線パターンと
表面の回路を接続し、バーンインが可能となる。
【0010】本発明の第3の態様は、第1の態様または
第2の態様において、前記ウェハ基板上の前記複数のL
SIチップの配線を一つまたは複数のブロックに分ける
事が可能な配線方法の態様をとる。
第2の態様において、前記ウェハ基板上の前記複数のL
SIチップの配線を一つまたは複数のブロックに分ける
事が可能な配線方法の態様をとる。
【0011】この構成により、バーンイン装置の電源供
給能力に応じて前記ウェハ基板上の一部または全体での
バーンインが可能になる。
給能力に応じて前記ウェハ基板上の一部または全体での
バーンインが可能になる。
【0012】本発明の第4の態様は、第1の態様乃至第
3の態様いずれかにおいて、事前のプローブ検査で不良
判定されたチップに対する前記バーンイン用配線パター
ンをレーザーで切断することが可能な配線方法の態様を
とる。
3の態様いずれかにおいて、事前のプローブ検査で不良
判定されたチップに対する前記バーンイン用配線パター
ンをレーザーで切断することが可能な配線方法の態様を
とる。
【0013】この構成により、不良チップへの電源供
給、信号供給を遮断することが出来、過電流などの不具
合を防ぐことができる。
給、信号供給を遮断することが出来、過電流などの不具
合を防ぐことができる。
【0014】本発明の第5の態様は、第1の態様乃至第
4の態様いずれかにおいて前記バーンイン後、前記バー
ンイン用配線パターンを除去する工程を有することを特
徴とする配線方法の態様をとる。
4の態様いずれかにおいて前記バーンイン後、前記バー
ンイン用配線パターンを除去する工程を有することを特
徴とする配線方法の態様をとる。
【0015】この構成により、前記バーンイン後の前記
ウェハ基板は通常のウェハと同様に扱うことが出来るよ
うになる。
ウェハ基板は通常のウェハと同様に扱うことが出来るよ
うになる。
【0016】(実施の形態)図1は、本発明の実施の形
態1に係るウェハ裏面の配線を示す図である。
態1に係るウェハ裏面の配線を示す図である。
【0017】ウェハ裏面1と、ウェハ表面と裏面のコン
タクト配線2、バーンイン用配線3、スクライブレーン
4、配線ブロック5から構成されている。
タクト配線2、バーンイン用配線3、スクライブレーン
4、配線ブロック5から構成されている。
【0018】複数のLSIチップの結線を行うバーンイ
ン用配線3は、LSIの消費電流とバーンイン装置の電
流供給能力に応じてウェハ裏面1でLSIチップごとに
1つ以上の複数の配線ブロック5に分けて配線してお
く。ウェハ表面の回路との接続は、スクライブレーン4
上に表面と裏面のコンタクト配線2を施しておき、この
配線はバーンイン後ダイシングの際に取り除かれ、表面
と裏面の接点は完全になくなる。
ン用配線3は、LSIの消費電流とバーンイン装置の電
流供給能力に応じてウェハ裏面1でLSIチップごとに
1つ以上の複数の配線ブロック5に分けて配線してお
く。ウェハ表面の回路との接続は、スクライブレーン4
上に表面と裏面のコンタクト配線2を施しておき、この
配線はバーンイン後ダイシングの際に取り除かれ、表面
と裏面の接点は完全になくなる。
【0019】図2は、本発明の実施の形態2に係るパッ
ドからウェハ裏面までの配線を示す図である。
ドからウェハ裏面までの配線を示す図である。
【0020】ウェハ基板7と、コンタクト配線2、LS
Iのパッド6、パッド6とコンタクト配線2間の切断用
配線8、ウェハ裏面1のバーンイン用配線3から構成さ
れている。
Iのパッド6、パッド6とコンタクト配線2間の切断用
配線8、ウェハ裏面1のバーンイン用配線3から構成さ
れている。
【0021】ウェハ表面のパッド6からコンタクト配線
2まで配線を施す。バーンイン前のプローブ検査時に電
源ショートなど過電流の流れる恐れのある不良チップを
チェックしておき、不良チップの配線はバーンイン前に
レーザー9でカットするようにする。良品チップはコン
タクト配線2を通じて裏面でバーンイン用配線を施しバ
ーンインを実施する。
2まで配線を施す。バーンイン前のプローブ検査時に電
源ショートなど過電流の流れる恐れのある不良チップを
チェックしておき、不良チップの配線はバーンイン前に
レーザー9でカットするようにする。良品チップはコン
タクト配線2を通じて裏面でバーンイン用配線を施しバ
ーンインを実施する。
【0022】
【発明の効果】以上説明したように、ウェハレベルバー
ンインを行う際に、バーンイン用の配線を拡散工程でウ
ェハ裏面に施すことでシートを使わずにバーンイン実施
を可能とし、シート分のコスト削減と位置ずれの問題改
善を図ることが可能となる。
ンインを行う際に、バーンイン用の配線を拡散工程でウ
ェハ裏面に施すことでシートを使わずにバーンイン実施
を可能とし、シート分のコスト削減と位置ずれの問題改
善を図ることが可能となる。
【図1】ウェハ裏面の配線を示す図
【図2】パッドからウェハ裏面までの配線を示す図
1 ウェハ裏面
2 コンタクト配線
3 バーンイン用配線
4 スクライブレーン
5 配線ブロック
6 パッド
7 ウェハ基板
8 切断用配線
9 レーザー
─────────────────────────────────────────────────────
フロントページの続き
Fターム(参考) 2G132 AB04 AK07 AL31
4M106 AA01 AD22 AD23 CA27
5F038 CA12 CD20 DT15 EZ19 EZ20
Claims (5)
- 【請求項1】ウェハ基板上に形成された複数のLSIチ
ップと、前記ウェハ基板裏面に前記複数のLSIチップ
のバーンイン用配線パターンを拡散工程で施す配線方
法。 - 【請求項2】請求項1記載の配線方法において、前記ウ
ェハ基板上にウェハ表面と裏面のコンタクト配線を施
し、前記複数のLSIチップのパッドと前記バーンイン
用配線パターンを接続した配線方法。 - 【請求項3】請求項1または請求項2記載の配線方法に
おいて、前記ウェハ基板上の前記複数のLSIチップの
配線を一つまたは複数のブロックに分ける事が可能な配
線方法。 - 【請求項4】請求項1または請求項2または請求項3記
載の配線方法において、不良チップに対する前記バーン
イン用配線パターンをレーザーで切断することが可能な
配線方法。 - 【請求項5】請求項1または請求項2または請求項3ま
たは請求項4記載の配線方法において、前記バーンイン
後、前記バーンイン用配線パターンを除去する工程を有
することを特徴とする配線方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001365876A JP2003168708A (ja) | 2001-11-30 | 2001-11-30 | Lsiウェハ裏面を用いたバーンイン配線方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001365876A JP2003168708A (ja) | 2001-11-30 | 2001-11-30 | Lsiウェハ裏面を用いたバーンイン配線方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003168708A true JP2003168708A (ja) | 2003-06-13 |
Family
ID=19175852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001365876A Pending JP2003168708A (ja) | 2001-11-30 | 2001-11-30 | Lsiウェハ裏面を用いたバーンイン配線方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003168708A (ja) |
-
2001
- 2001-11-30 JP JP2001365876A patent/JP2003168708A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4359576B2 (ja) | 第2の基板上に第1の基板のチップを配置する方法 | |
US20040221451A1 (en) | Method for packaging circuits and packaged circuits | |
TW543133B (en) | Semiconductor device having TEG elements | |
TWI571642B (zh) | 使用單一探針測試晶片的多個連接墊的測試裝置及方法 | |
JPH02211648A (ja) | 半導体装置 | |
US6448801B2 (en) | Method and device for supporting flip chip circuitry in analysis | |
JP2003168708A (ja) | Lsiウェハ裏面を用いたバーンイン配線方法 | |
TWI329895B (en) | Method for fabricating a semiconductor wafer | |
JPH11243120A (ja) | 半導体装置およびその製造方法 | |
JP2001189424A (ja) | 半導体装置およびその製造方法 | |
WO2002093203A3 (en) | Integrated optical/electronic circuits and associated methods of simultaneous generation thereof | |
JP2000349128A (ja) | プローバ装置のプローバ側とテスタ側との接続方法及びその構造 | |
JP2004301713A (ja) | 電子回路装置及びその試験方法 | |
JPH05299484A (ja) | 半導体ウェハ | |
JP2000031223A (ja) | バーンイン処理に対応した半導体装置 | |
KR100686810B1 (ko) | 웨이퍼 소잉 방법 | |
JPH02241046A (ja) | 半導体集積回路の製造方法 | |
JPH02184063A (ja) | 半導体装置及びその製造方法 | |
JPH10173015A (ja) | 半導体装置およびその製造方法 | |
JPH08204137A (ja) | 半導体装置及びバーンイン方法 | |
KR100641471B1 (ko) | 반도체 소자의 입력 ic 구조 | |
JPH01239950A (ja) | 半導体ウエハ | |
JPH11345851A (ja) | 半導体装置およびそれを用いた半導体装置の検査方法 | |
JPH08241916A (ja) | 半導体集積回路の検査方法 | |
JPH01225138A (ja) | 半導体集積回路装置の短絡モニタ |