JP2003157142A - 位相ディジタイザ - Google Patents

Abstract

(57)【要約】 【課題】入力アナログ信号の位相を表すディジタル位相
データを高精度に生成する位相ディジタル化手段を提供
する。 【解決手段】振幅、周波数及び位相オフセットが未知の
準正弦波アナログ信号の特性パラメータをディジタル化
するシステム及び方法(200または300)は、第１のサンプ
リングレートでアナログ信号をディジタル化するステッ
プ(202または302)を含み、それによって、複数組のディ
ジタル信号波形サンプルを生成する。ディジタル信号波
形サンプルの連続する組をディジタル的に処理して(204
-226または304-340)、準正弦波アナログ信号の挙動特性
を表す、連続的に更新されるディジタル特性パラメータ
を生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般に、アナログ
信号の位相をディジタル化するためのシステム及び方法
に関するものである。本発明は、とりわけ、準正弦波信
号の波形のディジタル・サンプルに基づいてその信号の
累算位相進みを連続して正確にディジタル化するための
システム及び方法に関するものである。

【０００２】

【従来の技術】多くの既存の位相検出器は、本質的にア
ナログであり、ダイナミック・レンジが制限されてい
る。一般に、こうした位相検出器は、周波数が近い２つ
の振動間の位相差を表した出力電圧を発生する。出力電
圧の極性は、どちらの振動がもう一方の振動より先かを
表している。出力電圧の大きさは、位相差に比例する傾
向がある。こうした位相検出器のダイナミック・レンジ
は、一般に、各方向毎に１サイクルに制限される。ディ
ジタル位相検出は、一般に、ダイナミック・レンジが１
または２サイクルより広い位相検出にとって望ましい。

【０００３】ＤＩＧＩＴＡＬ ＰＨＡＳＥ ＤＥＴＥＣ
ＴＯＲと題するＣｈｕ及びＳｏｍｍｅｒによる米国特許
第５，６６３，６６６号には、ダイナミック・レンジが
極めて広い位相をディジタル化する先行技術による方法
の記載がある。こうした方法は、水晶発振器からの信号
のように、例えば１００ｐｐｍといった極めて狭い周波
数帯域範囲内で動作する信号に対してしか使用すること
ができない。

【０００４】先行技術によるもう１つの位相ディジタル
化方法では、“Ｐｈａｓｅ Ｄｉｇｉｔｉｚｉｎｇ Ｓ
ｈａｒｐｅｎｓ Ｔｉｍｉｎｇ Ｍｅａｓｕｒｅｍｅｎ
ｔｓ，”Ｄａｖｉｄ Ｃｈｕ，ＩＥＥＥ Ｓｐｅｃｔｒ
ｕｍ，Ｊｕｌｙ １９８８，ｐｐ．２８−３２に記載の
ように、信号のゼロ交差にタイムスタンピングを施すこ
とが必要とされる。正確な結果を得るため、こうした方
法では、通常、ＰＩＣＯＳＥＣＯＮＤ ＥＶＥＮＴ Ｔ
ＩＭＥＲと題するＣｈｕ及びＫｎｏｔｔｓによる米国特
許第５，１６６，９５９号に記載のようなカスタム時間
ディジタイザ回路が必要とされる。信号のゼロ交差にタ
イムスタンピングを施す必要のある位相ディジタル化技
法は、信号周波数が急激に突如として変化する可能性の
ある高周波数のすばやい信号により適しており、タイム
スタンプ・データを生成するために、多数のゼロ交差を
利用することが可能である。こうした広帯域アプローチ
の不利な点は、ノイズである。

【０００５】干渉計装置の場合、ノイズは、通常、変動
するビーム・アライメント、乱流、フォトダイオード、
電子増幅、及び、光源自体から発生する。ノイズのある
環境では、同じ信号エッジの複数トリガリングによって
予期せぬスプリアス・ゼロ交差が発生し、それまでの位
相ディジタル化プロセスに壊滅的な障害を生じさせる可
能性がある。

【０００６】移動物体の計測学において、信号は、一般
に、準正弦波であり、物体の物理的慣性がモニタされる
ことに起因して、機敏性が制限される。周波数は、モニ
タされる物体の速度に比例し、位相は、進行距離に比例
する。物理的物体は、ある速度から大きく異なる速度に
瞬時に移行することはできないので、信号の周波数変化
は、比較的緩やかである。

【０００７】信号の周波数は、緩やかに変化するが、測
定に利用可能なゼロ交差の数が限られている場合がある
極めて低い周波数を含む、広範囲にわたって移動する可
能性がある。また、ゼロ交差の発生は、一般に不均一で
ある。この不均一性によって、事象の発生とその測定デ
ータの提示との間の時間である、「データ・エイジ」の
確認がさらに困難になる可能性がある。これらの要因に
よって、ゼロ交差アプローチは、インターフェロメトリ
ー（光学干渉計の使用法や構成法）のための位相ディジ
タル化にとって最適な技法ではない。

【特許文献１】米国特許第５，６６３，６６６号明細書

【非特許文献１】David Chu,「Phase Digitizing Sharp
ens Timing Measurements」,IEEE Spectrum, 1988年7
月, p.28-32

【特許文献２】米国特許第５，１６６，９５９号明細書

【０００８】

【発明が解決しようとする課題】本発明の目的は、従来
の位相ディジタル化技法の欠点を被ることなく、ディジ
タル信号処理を用いて、入力アナログ信号の位相を表す
ディジタル位相データを連続的に生成する、位相ディジ
タル化システム及び方法を提供することにある。

【０００９】

【課題を解決するための手段】本発明の形態の１つによ
れば、振幅、周波数、及び、位相オフセットが未知であ
る準正弦波アナログ信号の特性パラメータをディジタル
化する方法が得られる。アナログ信号は、第１のサンプ
リング・レートでディジタル化され、その結果、複数の
組をなすディジタル信号波形サンプルが発生する。連続
する組をなすディジタル信号波形サンプルをディジタル
処理して、準正弦波アナログ信号の特性挙動を表す、連
続的に更新されるディジタル特性パラメータが生成され
る。

【００１０】

【発明の実施の形態】望ましい実施態様に関する以下の
詳細な説明においては、本発明の実施が可能な特定の実
施態様を例示した、実施形態の一部を形成する添付の図
面が参照される。もちろん、他の実施態様を利用するこ
とができるし、本発明の範囲を逸脱することなく、構造
上の変更または論理的変更を加えることも可能である。
下記の詳細な説明は、従って、限定を意味するものと解
釈すべきではない。本発明の範囲は、特許請求の範囲に
よって画定される。

【００１１】I．変位測定インターフェロメトリーシス
テム 本発明の位相ディジタル化システム及び方法について、
変位測定インターフェロメトリー（干渉法）システムに
関連して述べることにする。しかし、本明細書に開示の
位相ディジタル化技法は、入力アナログ信号の位相を表
すディジタル位相データを連続して生成することが望ま
しい、他の任意の用途に適用することも可能である。

【００１２】典型的な変位測定干渉計システムは、周波
数安定化レーザ光源、干渉計光学素子、及び、測定電子
装置から構成されている。ホモダイン干渉法に基づく計
測では、位相進み関数φ（ｔ）は、通常、λ／４のファ
クタで、時間ｔにおける物体の変位に正比例する。すな
わち、１単位間隔（ＵＩ）の変化は、光波の１／４波長
の物体移動を表している。１ＵＩは、光の干渉縞の１サ
イクル、すなわち、２πラジアンに相当する。ヘテロダ
イン干渉法に基づく計測では、２つのチャネルが存在す
る、すなわち、一方は、ドップラ・シフトを生じるチャ
ネル（測定チャネル）であり、もう一方は、シフトを生
じないチャネル（基準チャネル）である。２つのチャネ
ルにおける２つの位相進み関数φ_Ｒ（ｔ）とφ_Ｍ（ｔ）
の差は、任意定数内への物体の変位に比例する。両チャ
ネルの位相進み関数は、時間とともに単調に増大する。

【００１３】図１は、先行技術によるヘテロダイン変位
測定干渉計システム１００を例示したブロック図であ
る。干渉計システム１００には、レーザ１０２、干渉計
１０８、測定及び処理電子装置１１２、及び、光ファイ
バ・ピックアップ（またはファイバオプティック・ピッ
クアップ）１１４が含まれている。干渉計１０８には、
固定式逆反射体（または固定式再帰反射器）１０４、偏
光ビーム・スプリッタ（ＰＢＳ）１０６、及び、可動式
逆反射体（または可動式再帰反射器）１１０が含まれて
いる。

【００１４】レーザ１０２は、強度が等しく、基準周波
数であるＦ_Ｒだけ周波数が異なる、異なる周波数Ｆ_１及
びＦ_２を備えた、１対の共直線性直交偏光ビームを発生
する。光ビームは、干渉計１０８を通過する。偏光ビー
ム・スプリッタ１０６は、入射光のうち一方の偏光を固
定式逆反射体１０４に向かって反射し、入射光のうちも
う一方の偏光を可動式逆反射体１１０へと通過させる。
逆反射体１０４及び１１０は、光を偏光ビーム・スプリ
ッタ１０６に戻し、そこで、一方のビームは透過され、
もう一方のビームは反射されるので、２つのビームは再
び共直線的になる。可動式逆反射体１１０の直線運動に
よって、２つのビーム間の位相差に対応する変化が生じ
ることになる。干渉計１０８からの出力ビームは、光フ
ァイバ・ピックアップ１１４に達する。光ファイバ・ピ
ックアップ１１４において、干渉計１０８からの出力ビ
ームは、混合され、混合ビームが、光ファイバ１１３に
結合される。混合ビームは、測定信号と呼ばれ、混合は
下記の式Ｉによって表される。式Ｉ

【数１】 ここで、

【数２】 は、混合演算を表しており、Ｆ_１の下線は、信号にドッ
プラ・シフトが生じたことを表している。

【００１５】測定及び処理電子装置１１２には、光測定
信号に対応する電気測定信号を生成する光ファイバ受信
機が含まれている。測定信号は、基準周波数Ｆ_Ｒにドッ
プラ・シフト周波数を加えた値に等しい周波数を有す
る。式II Ｆ_Ｍ＝Ｆ_Ｒ＋ｎν／λ ここで、νは、その位置が測定されている干渉計素子の
速度であり（νの符号は進行方向を表す）、λは、レー
ザ１０２から発せられた光の波長である。ｎは、光が干
渉計１０８を通過する回数によって決まる数であり、
２、４等に等しい。本発明の実施態様では、ｎ＝４であ
る。

【００１６】図１のシステム例では、逆反射体１１０が
移動すると、ドップラ・シフトが生じ、ｎが２に等しく
なる。レーザ１０２は、測定及び処理電子装置１１２の
光ファイバ受信機に至る光ファイバ・ケーブル１１１を
介して、基準周波数（Ｆ_Ｒ）の基準信号も出力する。基
準信号は、レーザ１０２からの２つのビーム（Ｆ_１及び
Ｆ_２）を混合することによって生じるが、これは、下記
の式IIIによって表される。式III

【数３】

【００１７】測定及び処理電子装置１１２には、光基準
信号に対応する電気基準信号を生成する光ファイバ受信
機が含まれている。基準信号の周波数は、基準周波数Ｆ
_Ｒに等しい。

【００１８】測定及び処理電子装置１１２は、基準信号
と測定信号の位相差を測定して、累算し、その差を処理
して、位置及び速度出力を提供する。

【００１９】位相情報を判定し、処理するための従来の
方法では、信号のゼロ交差のタイム・スタンピングを必
要とするアナログ技法またはディジタル技法、あるい
は、周波数範囲に制限のある技法が用いられた。本発明
の実施態様は、図１に示すような干渉法（インターフェ
ロメトリー）用途、並びに、入力アナログ信号の瞬時位
相を表したディジタル位相データを生成するのが望まし
い他の任意の用途のためにディジタル化位相情報を生成
する、より有効な技法を提供する。

【００２０】本発明の実施態様の１つは、準正弦波信号
の波形のディジタル・サンプルに基づいてその信号の位
相進みを連続して正確にディジタル化する方法である。
信号が、移動物体から反射したドップラ・シフトした光
波から生じ、場合によっては、干渉計によってダウン・
コンバートされ、信号の位相は、物体位置に正比例す
る。従って、連続して信号位相をモニタすることは、光
の波長の何分の一かまで正確に物体の位置を連続してモ
ニタすることに相当する。

【００２１】本発明の形態の１つでは、周波数、位相、
及び振幅が未知で変化する準正弦波信号が、信号の帯域
幅の２倍を超える一定のレートで、アナログ・ディジタ
ル変換器（ＡＤＣ）によってディジタル化される。ディ
ジタル化されたデータは、２５６のサンプル・セグメン
トを単位として分析される。各２５６サンプル・セグメ
ント毎に、Ｖ×ｃｏｓ［２π（Ｆｒｅｑ×ｉ−θ）］
（または、Ｖ*ｃｏｓ［２π（Ｆｒｅｑ*ｉ−θ）］とも
表記される）の形式の信号の「最も良好に適合（ベスト
フィット）」する推定値が求められるが、ここで、ｉ
は、セグメント内における連続ディジタル信号サンプル
を識別するための指標であり、Ｖは、振幅推定値を表
し、Ｆｒｅｑは、周波数推定値を表し、θは、位相オフ
セット推定値を表している。

【００２２】本明細書では、位相ディジタル化に関する
２つの実施態様について説明する。「最も良好に適合
（ベストフィット）」に関するブロック回帰の実施態様
（図２に例示）は、より実施が容易であり、高速でデー
タの乗算を行う必要がない。ブロック回帰の実施態様で
は、ディジタル信号波形サンプルの選択された和に対し
て線形回帰処理が施される。ポイント回帰の実施態様
（図３に例示）では、最小二乗誤差検知において数学的
に最高の正確度が得られるが、２つの高速デジタル乗算
器が用いられる。ポイント回帰の実施態様では、個々の
ディジタル信号波形サンプルに対して線形回帰処理が施
される。

【００２３】II．ブロック回帰位相ディジタル化の実施
態様 図２は、本発明による位相ディジタイザ２００の第１の
実施態様を例示した電気ブロック図である。位相ディジ
タイザ２００は、ブロック回帰技法（block regression
technique）を利用して、定常状態において位相ディジ
タル化を行う。図２には、１つのチャネル（例えば、測
定または基準チャネル）に対する位相ディジタル化だけ
しか示されていない。ヘテロダイン・システムにおける
両チャネルとも、同様の動作をし、同様にディジタル化
することが可能である。

【００２４】位相ディジタイザ２００には、アナログ・
ディジタル変換器（ＡＤＣ）２０２、位相累算器２０
４、（三角関数ルックアップテーブルの１つである）コ
サイン・テーブル２０６、論理演算装置（ＡＬＵ）２０
８Ａ〜２０８Ｆ（集合的にＡＬＵ２０８と呼ぶ）、位相
補正及び周波数更新状態マシン２１０、（三角関数ルッ
クアップテーブルの１つである）サイン・テーブル２１
２、インバータ２１４及び２１６、位相補正及び周波数
更新処理ブロック２１８、カウンタ２２０、ラッチ２２
２、インバータ２２４、及び、レジスタ２２６が含まれ
ている。実施態様の１つでは、図２に示すディジタル回
路は、８０ＭＨｚの速度でクロック同期して動作する。
本発明の説明を単純化するため、クロッキング回路は図
２から省略されている。図２に示すように、８０ＭＨｚ
でデータの乗算を行うための高速乗算回路は用いられて
いない。

【００２５】１２ビットＡＤＣ２０２は、振幅、周波
数、及び位相が未知の入力ＡＣ結合信号を８０ＭＨｚで
ディジタル化する。代替実施態様では、他のサンプリン
グ速度を利用することも可能である。ＡＤＣ２０２の出
力は、２つのＡＬＵ２０８Ａ及び２０８Ｂによって同時
にモニタされる。

【００２６】４２ビットの位相累算器２０４は、入力ア
ナログ信号の信号位相進みφ（ｔ_ｉ）の近似値を求め
る。ここで、添え字「ｉ」は、クロック・カウント値を
表している。連続するｔ_ｉは、８０ＭＨｚの周期である
τだけ離隔している。位相累算器２０４の最上位の２５
ビットは、φ（ｔ_ｉ）における整数ＵＩを表しており、
残りの１７ビットは、φ（ｔ_ｉ）における分数ＵＩを表
している。位相累算器２０４のインクリメント値Ｆｒｅ
ｑは、ＵＩ／τで表される信号周波数の最新の推定値で
ある。初期のシードであるＦｒｅｑの値を使用して、位
相ディジタル化操作が開始されるが、これについては後
述する。

【００２７】位相累算器２０４の分数出力の最上位の８
ビットは、コサイン・ルックアップ・テーブル２０６及
びサイン・ルックアップ・テーブル２１２をアドレス指
定するために使用される。ルックアップ・テーブル２０
６及び２１２は、それぞれ、８ビット・アドレス空間に
おける１つの完全な周期にわたっている。したがって、
各テーブル２０６及び２１２毎に１周期にわたる２５６
のエントリが存在する。テーブル２０６及び２１２の各
エントリは、１０ビット幅である。コサイン・テーブル
２０６の出力は、ＡＬＵ２０８Ｃ及び２０８Ｄに供給さ
れる。サイン・テーブル２１２の出力は、ＡＬＵ２０８
Ｅ及び２０８Ｆに供給される。

【００２８】位相累算器２０４の出力の分数部分におけ
る最上位の２ビットは、６つのＡＬＵ２０８の動作を制
御し、それらをイネーブル（使用可能）またはディスエ
ーブル（使用禁止）にし、下記の表１に示すように、イ
ネーブルにされたＡＬＵに累算の極性を割り当てる。

【００２９】

【表１】

【００３０】ＡＬＵ２０８の論理制御は、それぞれ、６
つのＡＬＵ２０８の極性（ＳＧＮ）入力とクロックイネ
ーブル（ＣＥ）入力に対して配線された、インバータ２
１４と２１６を用いることによって実施される。位相累
算器２０４の出力の分数部分における最上位の２ビット
のうち、最上位ビットは、ＡＬＵ２０８のＳＧＮ入力を
制御し、最下位ビットは、ＡＬＵ２０８のＣＥ入力を制
御する。

【００３１】実施態様の１つにおいて、ＡＤＣ２０２か
らのディジタル化データが、２５６のサンプルセグメン
ト単位で分析される。モジューロ２５６カウンタ２２０
が、各２５６クロック・セグメント毎に事象の順序づけ
をする。カウンタ２２０は、インバータ２２４を介して
Ｐｈｓ（ｊ）ラッチ２２２に結合されており、レジスタ
２２６にも結合されている。あるセグメントへのカウン
タ２２０の負の遷移の途中で、位相累算器２０４の出力
の１６ビット（整数ＵＩの６ビット及び分数ＵＩの１０
ビット）が、Ｐｈｓ（ｊ）ラッチ２２２によってラッチ
される。ラッチされた値は、一時的な中間（すなわち中
央部の）セグメント値Ｐｈｓ（ｊ）を表しており、セグ
メントの終わりで修正するために保持される。文字
「ｊ」は、セグメントを識別するための添え字である。

【００３２】セグメントの終端のカウンタ２２０の正の
遷移において、６つのＡＬＵの出力は、６つのレジスタ
２２６にラッチされ、４つの最下位ビットが省略され
る。ラッチされた値は、Ｖ_１３、Ｖ_２４、Ｃ_１３、Ｃ
_２４、Ｓ_１３、及びＳ_２４であり、それぞれ、ＡＬＵ２
０８Ｂ、２０８Ａ、２０８Ｄ、２０８Ｃ、２０８Ｆ、及
び、２０８Ｅに関連している。これらの値のラッチ直後
に、６つのＡＬＵ２０８の全てがゼロにリセットされ
（リセット回路は不図示）、次のセグメントに対するＡ
ＬＵ２０８の準備が整うことになる。

【００３３】６つのＡＬＵ２０８のラッチされた値は、
下記の式IV〜IXに示すように、位相補正及び周波数更新
処理ブロック２１８によってディジタル処理が施され
る。式IV Ａ＝Ｖ_１３・Ｓ_２４−Ｖ_２４・Ｓ_１３ 式V Ｂ＝−Ｖ_１３・Ｃ_２４＋Ｖ_２４・Ｃ_１３

【００３４】次に、理想的には、位相補正値θ_ｃｏｒが
下記のように計算される。式VI θ_ｃｏｒ＝Ａｒｃｔａｎｇｅｎｔ（Ｂ／Ａ）／２π （Ａｒｃｔａｎｇｅｎｔは、アークタンジェントのこ
と）

【００３５】しかし、定常状態条件下では、商Ｂ／Ａ
は、一般に小さく、Ａｒｃｔａｎｇｅｎｔ（Ｂ／Ａ）
は、ほぼＢ／Ａに等しい。従って、式VII

【数４】 となる。

【００３６】常に１／２より非常に小さい位相補正値θ
_ｃｏｒは、１２ビットの精度にされる。

【００３７】Ｐｈｓ（ｊ）ラッチ２２２によってラッチ
された一時的な中間セグメント値Ｐｈｓ（ｊ）が、この
時点で、θ_ｃｏｒによって下記のように補正される。式VIII Ｐｈｓ（ｊ）＝Ｐｈｓ（ｊ）−θ_ｃｏｒ

【００３８】補正されたＰｈｓ（ｊ）は、以前のセグメ
ントからの３２０の値と共に、メモリに記憶され、測定
された位相進み値としてエクスポートされる。定常状態
下における更新周波数値Ｆｒｅｑが、現在値Ｐｈｓ
（ｊ）と、それぞれ、２つ前のセグメント及び４つ前の
セグメントとして記録された他の２つの履歴値Ｐｈｓ
（ｊ−２）及びＰｈｓ（ｊ−４）から導き出される。新
しい定常状態に対する公式化の実施態様の１つでは、Ｆ
ｒｅｑは次の通りである。式IX Ｆｒｅｑ＝［２・Ｐｈｓ（ｊ）−３・Ｐｈｓ（ｊ−２）
＋Ｐｈｓ（ｊ−４）］／５１２

【００３９】本発明の形態の１つでは、位相補正及び周
波数更新処理ブロック２１８は、フィールド・プログラ
マブル・ゲート・アレイ（ＦＰＧＡ）として実施され
る。代替実施態様では、ブロック２１８は、ＤＳＰプロ
セッサとして実施される。

【００４０】実施態様の１つでは、位相補正及び周波数
更新処理ブロック２１８によるθ_{ｃ ｏｒ}及びＦｒｅｑ値
の計算が完了するとすぐに、位相補正及び周波数更新状
態マシン２１０によって、位相累算器２０４のインクリ
メント値が、１クロック・サイクルについてＦｒｅｑ−
θ_ｃｏｒに修正され、さらに、次の２５５クロック・サ
イクルについてＦｒｅｑに修正される。常に１／２以下
であるＦｒｅｑの値は、１７ビットの分数精度にすべき
である。

【００４１】以上のプロセスは、さらに、次の２５６の
サンプル・セグメントについて繰り返される。プロセス
全体を通じて、クロッキングされる（すなわち、クロッ
クに同期して動作する）位相累算器２０４の出力φ（ｔ
_ｉ）は、２５ビットの整数及び１０ビットの分数への入
力アナログ信号の位相進みについての良好なディジタル
化表現となる。

【００４２】III．ポイント回帰位相ディジタル化の実
施態様 図３は、本発明による位相ディジタイザ３００の第２の
実施態様を例示した電気ブロック図である。位相ディジ
タイザ３００は、ポイント回帰技法（point regression
technique。または点回帰技法）を利用して、定常状態
における位相ディジタル化を行う。図２の場合と同様、
図３には、１つのチャネル（例えば、測定チャネルまた
は基準チャネル）だけに関する位相ディジタル化が示さ
れている。

【００４３】位相ディジタイザ３００には、アナログ・
ディジタル変換器（ＡＤＣ）３０２、ディジタル乗算器
３０４、累算器３０６、位相累算器３０８、サイン・テ
ーブル３１０、ディジタル乗算器３１２、累算器３１
４、位相補正及び周波数更新状態マシン３１６、コサイ
ン・テーブル３１８、（三角関数ルックアップテーブル
の１つである）サイン^２テーブル３２０、累算器３２
２、（三角関数ルックアップテーブルの１つである）コ
サイン^２テーブル３２４、累算器３２６、（三角関数ル
ックアップテーブルの１つである）コサイン・サイン・
テーブル３２８、累算器３３０、位相補正及び周波数更
新処理ブロック３３２、カウンタ３３４、インバータ３
３６、ラッチ３３８、及び、レジスタ３４０が含まれて
いる。実施態様の１つでは、図３に示すディジタル回路
は、８０ＭＨｚの速度で同期して動作する。本発明の説
明を単純化するために、クロッキング回路は図３から省
略されている。

【００４４】１２ビットＡＤＣ３０２が、振幅、周波
数、及び、位相が未知の入力ＡＣ結合信号を８０ＭＨｚ
でディジタル化する。代替実施態様では、他のサンプリ
ングレートを利用することも可能である。ＡＤＣ３０２
の出力は、ディジタル乗算器３０４及び３１２に供給さ
れる。

【００４５】４２ビットの位相累算器３０８は、入力ア
ナログ信号の信号位相進みφ（ｔ_ｉ）の近似値を求め
る。ここで、添え字「ｉ」は、クロック・カウント値を
表している。連続するｔ_ｉは、８０ＭＨｚの周期である
τだけ離隔している。位相累算器３０８の最上位の２５
ビットは、φ（ｔ_ｉ）における整数ＵＩを表しており、
残りの１７ビットは、φ（ｔ_ｉ）における分数ＵＩを表
している。位相累算器３０８のインクリメント値Ｆｒｅ
ｑは、ＵＩ／τで表される信号周波数の最新の推定値で
ある。初期のシードであるＦｒｅｑの値を使用して、位
相ディジタル化操作が開始されるが、これについては後
述する。

【００４６】位相累算器３０８の分数出力の最上位の８
ビットは、５つのルックアップ・テーブル（すなわち、
サイン・テーブル３１０、コサイン・テーブル３１８、
サイン^２・テーブル３２０、コサイン^２・テーブル３２
４、及び、コサイン・サイン・テーブル３２８）をアド
レス指定するために使用される。ルックアップ・テーブ
ル３１０、３１８、３２０、３２４、及び、３２８は、
それぞれ、８ビット・アドレス空間における１つの完全
な周期にわたっている。従って、各テーブル３１０、３
１８、３２０、３２４、及び、３２８毎に１周期にわた
る２５６のエントリが存在する。テーブル３１０、３１
８、３２０、３２４、及び、３２８の各エントリは、９
ビット幅である。サインテーブル３１０の出力は、９×
１２ディジタル乗算器３０４に供給される。コサイン・
テーブル３１８の出力は、９×１２ディジタル乗算器３
１２に供給される。乗算器３０４及び３１２の１２ビッ
ト入力は、ＡＤＣ３０２に結合されている。

【００４７】乗算器３０４及び３１２の出力、及び、テ
ーブル３２０、３２４、及び３２８の出力は、それぞ
れ、クロック・パルス毎にインクリメントするように設
定された、累算器３０６、３１４、３２２、３２６、及
び、３３０によって累算される。

【００４８】実施態様の１つでは、ＡＤＣ３０２からの
ディジタル化データは、２５６のサンプル・セグメント
単位で分析される。モジューロ２５６カウンタ３３４
が、各２５６クロック・セグメント毎に事象の順序づけ
をする。カウンタ３３４は、インバータ３３６を介して
Ｐｈｓ（ｊ）ラッチ３３８に結合されており、レジスタ
３４０にも結合されている。あるセグメントへのカウン
タ３３４の負の遷移の途中で、位相累算器３０８の出力
の１６ビット（整数ＵＩの６ビット及び分数ＵＩの１０
ビット）が、Ｐｈｓ（ｊ）ラッチ３３８によってラッチ
される。ラッチされた値は、一時的な中間（すなわち中
央部の）セグメント値Ｐｈｓ（ｊ）を表しており、セグ
メントのおわりで修正するために保持される。文字
「ｊ」は、セグメントを識別するための添え字である。

【００４９】セグメントの終端のカウンタ３３４の正の
遷移において、累算器３０６、３１４、３２２、３２
６、及び、３３０の出力は、５つのレジスタ３４０にラ
ッチされ、３つの最下位ビットが省略される。ラッチさ
れた値は、Ｓ_ＶＳ、Ｓ_ＶＣ、Ｓ _ＳＳ、Ｓ_ＣＣ、及び、Ｓ
_ＣＳであり、それぞれ、累算器３０６、３１４、３２
２、３２６、及び３３０に関連している。これらの値の
ラッチ直後に、５つの累算器３０６、３１４、３２２、
３２６、及び３３０の全てがゼロにリセットされ（リセ
ット回路は不図示）、次のセグメントに対する累算器の
準備が整うことになる。

【００５０】５つの累算器３０６、３１４、３２２、３
２６、及び３３０のラッチされた値は、下記の式X〜XV
に示すように、位相補正及び周波数更新処理ブロック３
３２によってディジタル処理される。式Ｘ Ａ＝Ｓ_ＳＳ・Ｓ_ＶＣ−Ｓ_ＣＳ・Ｓ_ＶＳ 式XI Ｂ＝−Ｓ_ＣＳ・Ｓ_ＶＣ＋Ｓ_ＣＣ・Ｓ_ＶＳ

【００５１】この時点以降、位相ディジタル化処理は、
図２に関連して上述した技法と同様である。

【００５２】次に、理想的には、位相補正値θ_ｃｏｒが
下記のように計算される。式XII θ_ｃｏｒ＝Ａｒｃｔａｎｇｅｎｔ（Ｂ／Ａ）／２π

【００５３】しかし、定常状態条件下では、商Ｂ／Ａ
は、一般に小さく、Ａｒｃｔａｎｇｅｎｔ（Ｂ／Ａ）
は、ほぼＢ／Ａに等しい。従って、式XIII

【数５】 となる。

【００５４】常に１／２より非常に小さい位相補正値θ
_ｃｏｒは、１２ビットの精度にすべきである。

【００５５】Ｐｈｓ（ｊ）ラッチ３３８によってラッチ
された一時的な中間セグメント値Ｐｈｓ（ｊ）が、この
時点で、θ_ｃｏｒによって下記のように補正される。式XIV Ｐｈｓ（ｊ）＝Ｐｈｓ（ｊ）−θ_ｃｏｒ

【００５６】補正されたＰｈｓ（ｊ）は、以前のセグメ
ントからの３２０の値と共に記憶され、測定された位相
値としてエクスポートされる。定常状態下における更新
周波数値Ｆｒｅｑが、現在値Ｐｈｓ（ｊ）と、それぞ
れ、２つ前のセグメント及び４つ前のセグメントとして
記録された他の２つの履歴値Ｐｈｓ（ｊ−２）及びＰｈ
ｓ（ｊ−４）から導き出される。新しい定常状態に対す
る公式化の実施態様の１つでは、Ｆｒｅｑは次の通りで
ある。式XV Ｆｒｅｑ＝［２・Ｐｈｓ（ｊ）−３・Ｐｈｓ（ｊ−２）
＋Ｐｈｓ（ｊ−４）］／５１２

【００５７】本発明の形態の１つでは、位相補正及び周
波数更新処理ブロック３３２は、ＦＰＧＡとして実施さ
れる。代替実施態様では、ブロック３３２は、ＤＳＰプ
ロセッサとして実施される。

【００５８】実施態様の１つでは、位相補正及び周波数
更新処理ブロック３３２によるθ_{ｃ ｏｒ}及びＦｒｅｑ値
の計算が完了するとすぐに、位相補正及び周波数更新状
態マシン３１６によって、位相累算器３０８のインクリ
メント値が、１クロック・サイクルについてＦｒｅｑ−
θ_ｃｏｒに修正され、さらに、次の２５５クロック・サ
イクルについてＦｒｅｑに修正される。常に１／２以下
であるＦｒｅｑの値は、１７ビットの分数精度にすべき
である。

【００５９】以上のプロセスは、さらに、次の２５６の
サンプル・セグメントについて繰り返される。プロセス
全体を通じて、クロッキングされる位相累算器３０８の
出力φ（ｔ_ｉ）は、２５ビットの整数及び１０ビットの
分数への入力アナログ信号の位相進みについての良好な
ディジタル化近似となる。

【００６０】IV．ブロック回帰及びポイント回帰の実施
態様に関する初期位相ディジタル化 位相ディジタル化プロセスの開始時において、さしあた
り、初期のＦｒｅｑ値は、真の（ただし、未知の）Ｆｒ
ｅｑ値から１／５１２未満だけ外れているのが望まし
い。こうしたＦｒｅｑの初期値を得るための実施態様の
１つは、１組のディジタル信号波形サンプルにディジタ
ル・フーリエ変換を施すことである。次に、位相ディジ
タル化処理が入力アナログ信号の周波数に「ロック・オ
ン」するまで（すなわち、定常状態に達するまで）、後
述のように、いくつかのセグメントが処理される。

【００６１】Ａ．初期周波数値（Ｆｒｅｑ）の決定 図４は、位相ディジタル化プロセスを開始するために初
期Ｆｒｅｑ値を決定するプロセス４００を例示した流れ
図である。本発明の形態の１つでは、ステップ４０２に
おいて、入力アナログ信号波形の２０４８のサンプル
が、ＡＤＣ２０２または３０２を使用して８０ＭＨｚの
クロックレートで抽出される。ステップ４０４では、デ
ータ・セットに対して、高速フーリエ変換（ＦＦＴ）に
よって都合よく実施されるディジタル・フーリエ変換
（ＤＦＴ）が施される。ステップ４０６では、変換の最
初の１０２４の要素内において、最大の変換係数を含む
セルが識別される。各セル毎に二乗された変換係数は、
セルの実数部及び虚数部の二乗和である。ステップ４０
８では、値ｋ／２０４８が、位相累算器２０４または３
０８に対する初期Ｆｒｅｑ値として使用される。ここ
で、「ｋ」は、最大変換係数が二乗されたセルのセル番
号を表す。整数ｋは、０〜１０２３の範囲内にある。

【００６２】Ｂ．定常状態前の初期位相ディジタル化 実施態様の１つでは、位相ディジタイザ２００及び３０
０による最初の６つの２５６のサンプル・セグメントの
処理は、下記の表ＩＩに示すように、定常状態の処理と
は異なる（７番目のセグメントによって、定常状態に達
する）。

【００６３】

【表２】

【００６４】代替実施態様では、±１／４において厳し
い制限のある関数（Ｂ／Ａ）を利用して、最初の２つの
セグメントに用いられるアークタンジェント関数を近似
することができる。実際の信号周波数への収束は、アー
クタンジェント関数より、Ｂ／Ａを用いるほうが遅くな
る可能性がある。

【００６５】V．ヘテロダインインターフェロメトリー
システムにおける位相ディジタル化 本発明の位相ディジタル化システムが、ヘテロダインイ
ンターフェロメトリー（ヘテロダイン干渉法）に基づく
方法で利用される場合、図２及び３に示されたハードウ
ェアは、２つのチャネルの一方、すなわち、測定チャネ
ルまたは基準チャネルの位相ディジタル化に使用され
る。実施態様の１つでは、第１のハードウェア・セット
とほぼ同様の第２のハードウェア・セットが、第２のチ
ャネルの位相ディジタル化に使用される。測定チャネル
では、移動物体からの反射によって、信号にドップラ・
シフトが生じる。測定チャネルの場合、位相累算器２０
４または３０８の出力は、φ_Ｍ（ｔ_ｉ）であり、ここ
で、添え字「Ｍ」は、測定チャネルを表す。基準チャネ
ルでは、信号にドップラ・シフトは生じない。基準チャ
ネルに対する位相累算器２０４または３０８の出力は、
φ_Ｒ（ｔ_ｉ）であり、ここで、添え字「Ｒ」は、基準チ
ャネルを表す。

【００６６】任意の時間ｔ_ｉにおける、任意の定数ｓ
（０）内への移動物体のディジタル化変位Ｓ（ｔ_ｉ）
は、２つの位相進み間の差に光波の１／４波長を掛ける
ことによって得られる。式XVI ｓ（ｔ_ｉ）−ｓ（０）＝［φ_Ｍ（ｔ_ｉ）−φ
_Ｒ（ｔ_ｉ）］・（λ／４）

【００６７】Ａ．ブロック回帰実施態様における信号振
幅の推定 信号振幅が十分であれば、変位の測定に必要なのは位相
ディジタル化だけである。予期しない信号のドロップ・
アウトを検出するため、信号の振幅をモニタするのが望
ましい。図２に示す実施態様を使用して、ｊ番目のセグ
メントについての振幅Ｖ（ｊ）は、下記の式XVII及びXV
IIIに示すように、そのセグメントについてＡＬＵ２０
８からのラッチされた６つのデータ・ワードＶ_２４、Ｖ
_１３、Ｃ _２４、Ｃ_１３、Ｓ_２４、及びＳ_１３から計算す
ることが可能である。式XVII ｄｅｔ＝Ｃ_１３・Ｓ_２４−Ｃ_２４・Ｓ_１３ 式XVIII Ｖ（ｊ）＝（Ａ^２＋Ｂ^２）^１／２／ｄｅｔ

【００６８】変数Ａ及びＢは、位相ディジタル化に用い
られるものと同じであり、それぞれ、式XIX Ａ＝Ｖ_１３・Ｓ_２４−Ｖ_２４・Ｓ_１３ 式XX Ｂ＝−Ｖ_１３・Ｃ_２４＋Ｖ_２４・Ｃ_１３ である。

【００６９】Ｂ．ポイント回帰実施態様における信号振
幅の推定 図３に示す実施態様を使用して、ｊ番目のセグメントに
ついての振幅Ｖ（ｊ）は、下記の式XXI及びXXIIに示す
ように、５つの累算器３０６、３１４、３２２、３２
６、及び３３０からのラッチされた５つのデータ・ワー
ドＳ_ＶＳ、Ｓ_ＶＣ、Ｓ_ＳＳ、Ｓ_ＣＣ、及びＳ_ＣＳから計
算することが可能である。式XXI ｄｅｔ＝Ｓ_ＣＣ・Ｓ_ＳＳ−Ｓ_ＣＳ・Ｓ_ＣＳ 式XXII Ｖ（ｊ）＝（Ａ^２＋Ｂ^２）^１／２／ｄｅｔ

【００７０】変数Ａ及びＢは、位相ディジタル化に用い
られるものと同じであり、それぞれ、式XXIII Ａ＝Ｓ_ＳＳ・Ｓ_ＶＣ−Ｓ_ＣＳ・Ｓ_ＶＳ 式XXIV Ｂ＝−Ｓ_ＣＳ・Ｓ_ＶＣ＋Ｓ_ＣＣ・Ｓ_ＶＳ である。

【００７１】定常状態では、Ｖ（ｊ）は、（Ａ／ｄｅ
ｔ）で良好に近似され、さらに、必要があれば、計算が
単純化される。

【００７２】本明細書に記載の位相ディジタル化システ
ム及び方法の実施態様は、予め設定されたサンプリング
周波数で、かつ、いくつかの制限内において、実際の信
号周波数とは関係なく行われる信号波形のサンプリング
に基づくものである。信号位相をディジタル化するため
に、同じ数のデータ・ポイントが使用される。必要な結
果を生じさせる最小数のポイントよりもさらに多くのポ
イントが存在する。線形回帰では、この冗長性を利用し
て、存在するノイズを「平均化して除去」し、これによ
って、精度を上げる。「決定論理」（トリガリング）を
使用しないので、ノイズが増大しても、壊滅的な結果で
はなく、性能の緩やかな劣化が生じるだけである。この
方法の実施態様では、ディジタル信号処理だけしか利用
されず、アナログ・ディジタル変換後のアナログ回路要
素はない。

【００７３】望ましい実施態様を説明するため、本明細
書では、特定の実施態様について図示し説明してきた
が、当業者には明らかなように、本発明の範囲を逸脱す
ることなく、図示し、説明した特定の実施態様の代わり
に、多種多様な代替及び／または同等の実施態様を用い
ることが可能である。化学、機械、電気機械、電気、及
び、コンピュータ分野の技術者には容易に明らかなよう
に、本発明は、多種多様な実施態様において実施可能で
ある。本発明は、本明細書で論じられた望ましい実施態
様のいかなる改変または変更をも包含するように意図さ
れている。従って、本発明は、特許請求の範囲及びその
同等物によってのみ限定されることが明確に意図されて
いる。

【００７４】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施態様を示す。 １．振幅、周波数、及び位相オフセットが未知の準正弦
波アナログ信号の特性パラメータをディジタル化する方
法であって、第１のサンプリングレートでアナログ信号
をディジタル化することによって、複数組のディジタル
信号波形サンプルを発生するステップと、連続するディ
ジタル信号波形サンプルの組をディジタル的に処理し
て、準正弦波アナログ信号の特性挙動を表す、連続的に
更新されるディジタル特性パラメータを生成するステッ
プを含む、方法。 ２．前記ディジタル特性パラメータに、前記アナログ信
号の累算位相進みが含まれる、上項１に記載の方法。 ３．前記ディジタル特性パラメータに、前記アナログ信
号の位相オフセット補正が含まれる、上項１に記載の方
法。 ４．前記ディジタル特性パラメータに、前記アナログ信
号の振幅推定値が含まれる、上項１に記載の方法。 ５．前記ディジタル特性パラメータに、前記アナログ信
号の周波数推定値が含まれる、上項１に記載の方法。 ６．ディジタル信号波形サンプルの各組に、２５６のサ
ンプルが含まれる、上項１に記載の方法。 ７．前記第１のサンプリングレートが８０ＭＨｚであ
る、上項１に記載の方法。 ８．連続する組をディジタル的に処理する前記ステップ
が、ディジタル信号波形サンプルの各組について、アナ
ログ信号の最も良好に適合する推定値を生成するステッ
プを含む、上項１に記載の方法。 ９．前記アナログ信号の最も良好に適合する推定値が、
Ｖ×ｃｏｓ［２π（Ｆｒｅｑ×ｉ−θ）］の形式であ
り、この場合において、ｉは、ある組内における連続す
るディジタル信号波形サンプルを識別するための指標で
あり、Ｖは、振幅推定値を表し、Ｆｒｅｑは、周波数推
定値を表し、θは、位相オフセット推定値を表すことか
らなる、上項８に記載の方法。 １０．連続する組をディジタル的に処理する前記ステッ
プが、ブロック回帰技法に基づくものであり、ディジタ
ル信号波形サンプルの選択された和に線形回帰処理が適
用されることからなる、上項１に記載の方法。 １１．連続する組をディジタル的に処理する前記ステッ
プが、ポイント回帰技法に基づくものであり、個々のデ
ィジタル信号波形サンプルに線形回帰処理が適用される
ことからなる、上項１に記載の方法。 １２．入力アナログ信号に基づいてディジタル信号波形
サンプルの複数のセグメントを生成するためのアナログ
・ディジタル変換器と、ディジタル位相累算器と、前記
アナログ・ディジタル変換器及び前記位相累算器に結合
されて、前記位相累算器の出力と共に、前記ディジタル
信号波形サンプルの各セグメントをディジタル的に処理
して、ディジタル位相データを連続的に生成するディジ
タル信号プロセッサであって、前記ディジタル位相デー
タに基づいて、前記ディジタル位相累算器にインクリメ
ント値を供給し、これにより、前記ディジタル位相累算
器の出力が、前記入力アナログ信号の瞬時位相を表すよ
うにするよう構成されるディジタル信号プロセッサを備
える、位相ディジタル化システム。 １３．前記ディジタル位相データに位相補正値が含まれ
る、上項１２に記載の位相ディジタル化システム。 １４．前記ディジタル位相データに、周波数更新値が含
まれる、上項１２に記載の位相ディジタル化システム。 １５．前記ディジタル位相データに、前記入力アナログ
信号の振幅推定値が含まれる、上項１２に記載の位相デ
ィジタル化システム。 １６．ディジタル信号波形サンプルの各セグメントに、
２５６のサンプルが含まれる、上項１２に記載の位相デ
ィジタル化システム。 １７．前記アナログ・ディジタル変換器が、８０ＭＨｚ
でディジタル信号波形サンプルを発生することからな
る、上項１２に記載の位相ディジタル化システム。 １８．前記ディジタル位相データに、１組のディジタル
信号波形サンプルにフーリエ変換を施すことによって得
られる入力アナログ信号の初期周波数推定値が含まれ
る、上項１２に記載の位相ディジタル化システム。 １９．前記ディジタル位相累算器が、現在の周波数値及
び現在の位相補正値に基づいて複数のディジタル位相進
み値を生成するように構成され、各ディジタル位相進み
値に、整数部分と分数部分が含まれる、上項１２に記載
の位相ディジタル化システム。 ２０．前記ディジタル信号プロセッサが、前記ディジタ
ル位相累算器に結合されて、前記ディジタル位相進み値
の分数部分に対応するコサイン値を提供するためのコサ
イン・ルックアップ・テーブルと、前記ディジタル位相
累算器に結合されて、前記ディジタル位相進み値の分数
部分に対応するサイン値を提供するためのサイン・ルッ
クアップ・テーブルと、前記コサイン値及び前記サイン
値に演算処理を施すための第１の複数の論理演算装置
（ＡＬＵ）であって、それぞれの論理演算装置が、前記
演算処理に基づく結果値を出力するように構成される、
第１の複数の論理演算装置と、前記アナログ・ディジタ
ル変換器に結合されて、前記ディジタル信号波形サンプ
ルに演算処理を施すための第２の複数の論理演算装置
（ＡＬＵ）であって、それぞれの論理演算装置が、前記
演算処理に基づく結果値を出力するように構成される、
第２の複数の論理演算装置を備え、前記ディジタル信号
プロセッサが、前記第１及び第２の複数のＡＬＵによっ
て出力される前記結果値に基づいて、前記現在の位相補
正値を生成するように構成され、かつ、現在のディジタ
ル位相値及び複数の以前のディジタル位相値に基づい
て、現在の各周波数値を生成するように構成されること
からなる、上項１９に記載の位相ディジタル化システ
ム。 ２１．前記ディジタル信号プロセッサが、さらに、前記
ＡＬＵに結合されて、前記結果値を記憶するための複数
のレジスタを含む、上項２０に記載の位相ディジタル化
システム。 ２２．前記ディジタル信号プロセッサが、さらに、前記
位相累算器に結合されて、ディジタル位相進み値をラッ
チするためのラッチを含む、上項２１に記載の位相ディ
ジタル化システム。 ２３．前記ディジタル信号プロセッサが、さらに、複数
の前記レジスタ及び前記ラッチに結合されたカウンタを
備え、該カウンタが、前記レジスタに、ディジタル信号
波形サンプルの各セグメントの終わりにおいて前記結果
値を記憶させるように構成され、かつ、前記ラッチに、
ディジタル信号波形サンプルの各セグメントのほぼ中央
近くにおいて位相進み値をラッチさせるように構成され
ることからなる、上項２２に記載の位相ディジタル化シ
ステム。 ２４．前記ディジタル信号プロセッサが、前記ラッチさ
れた位相進み値から現在の位相補正値を引くことによっ
て、現在の各ディジタル位相値を生成するように構成さ
れる、上項２３に記載の位相ディジタル化システム。 ２５．前記ディジタル信号プロセッサが、前記位相累算
器に結合されて、前記ディジタル位相進み値の分数部分
に対応する三角関数値を提供するための第１及び第２の
複数の三角関数ルックアップ・テーブルと、前記第１の
複数の三角関数ルックアップ・テーブルの１つ、及び、
前記アナログ・ディジタル変換器に結合された第１のデ
ィジタル乗算器であって、前記ルックアップ・テーブル
によって提供される三角関数値に前記アナログ・ディジ
タル変換器によって生成されるディジタル信号波形サン
プルを掛けて、結果値を出力するように構成される、第
１のディジタル乗算器と、前記第１の複数の三角関数ル
ックアップ・テーブルの１つ、及び、前記アナログ・デ
ィジタル変換器に結合された第２のディジタル乗算器で
あって、前記ルックアップ・テーブルによって提供され
る三角関数値に前記アナログ・ディジタル変換器によっ
て生成されるディジタル信号波形サンプルを掛けて、結
果値を出力するように構成される、第２のディジタル乗
算器と、前記第１及び第２のディジタル乗算器に結合さ
れて、前記乗算器によって出力される結果値を累算し、
累算結果を出力するための第１の複数の累算器と、前記
第２の複数の三角関数ルック・アップ・テーブルに結合
されて、前記第２の複数の三角関数ルックアップ・テー
ブルによって提供される三角関数値を累算し、累算結果
を出力するための第２の複数の累算器を備え、前記ディ
ジタル信号プロセッサが、前記第１及び第２の複数の累
算器によって出力される前記累算結果に基づいて、前記
現在の位相補正値を生成するように構成され、かつ、現
在のディジタル位相値及び複数の以前のディジタル位相
値に基づいて現在の各周波数値を生成するように構成さ
れることからなる、上項１９に記載の位相ディジタル化
システム。 ２６．前記ディジタル信号プロセッサが、さらに、前記
第１及び第２の複数の累算器に結合されて、前記累算結
果を記憶するための複数のレジスタを含む、上項２５に
記載の位相ディジタル化システム。 ２７．前記ディジタル信号プロセッサが、さらに、前記
位相累算器に結合されて、ディジタル位相進み値をラッ
チするためのラッチを含む、上項２６に記載の位相ディ
ジタル化システム。 ２８．前記ディジタル信号プロセッサが、さらに、複数
の前記レジスタ及び前記ラッチに結合されたカウンタを
備え、該カウンタが、前記レジスタに、ディジタル信号
波形サンプルの各セグメントの終わりにおいて前記累積
結果を記憶させるように構成され、かつ、前記ラッチ
に、ディジタル信号波形サンプルの各セグメントのほぼ
中央近くにおいて位相進み値をラッチさせるように構成
されることからなる、上項２７に記載の位相ディジタル
化システム。 ２９．前記ディジタル信号プロセッサが、前記ラッチさ
れた位相進み値から現在の位相補正値を引くことによっ
て、現在の各ディジタル位相値を生成するように構成さ
れる、上項２８に記載の位相ディジタル化システム。 ３０．変位測定インターフェロメトリーシステムであっ
て、少なくとも１つの光ビームを発生するための光源
と、前記少なくとも１つの光ビームに基づいて光測定信
号を発生するための干渉計と、前記光測定信号及び光基
準信号を受信して、前記光測定信号に基づいてアナログ
測定信号を発生するように構成され、かつ、前記光基準
信号に基づいてアナログ基準信号を発生するように構成
された受信機と、前記アナログ測定信号に基づいて、複
数組のディジタル測定信号波形サンプルを生成し、前記
アナログ基準信号に基づいて複数組のディジタル基準信
号波形サンプルを生成するように構成された、少なくと
も１つのアナログ・ディジタル変換器と、前記少なくと
も１つのアナログ・ディジタル変換器に結合されて、前
記ディジタル測定信号波形サンプル及び前記ディジタル
基準信号波形サンプルの各組をディジタル的に処理する
ための少なくとも１つのディジタル信号プロセッサであ
って、前記アナログ測定信号の瞬時位相を表すディジタ
ル測定位相データを生成するように構成され、かつ、前
記アナログ基準信号の瞬時位相を表すディジタル基準位
相データを生成するように構成される、少なくとも１つ
のディジタル信号プロセッサを備える、変位測定インタ
ーフェロメトリーシステム。 ３１．前記ディジタル信号プロセッサが、前記ディジタ
ル測定位相データ及び前記ディジタル基準位相データに
基づいて、ディジタル位相差データを生成するように構
成され、前記ディジタル位相差データが、前記アナログ
測定信号と前記アナログ基準信号の瞬時位相の差を表す
ことからなる、上項３０に記載の変位測定インターフェ
ロメトリーシステム。 ３２．前記ディジタル測定位相データが、前記アナログ
測定信号の位相進みを表し、前記ディジタル基準位相デ
ータが、前記アナログ基準信号の位相進みを表すことか
らなる、上項３０に記載の変位測定インターフェロメト
リーシステム。 ３３．前記ディジタル信号プロセッサによって実施され
る前記ディジタル処理が、ブロック回帰技法に基づくも
のであり、線形回帰処理が、ディジタル信号波形サンプ
ルの和に対して実施されることからなる、上項３０に記
載の変位測定インターフェロメトリーシステム。 ３４．前記ディジタル信号プロセッサによって実施され
る前記ディジタル処理が、ポイント回帰技法に基づくも
のであり、線形回帰処理が、個々のディジタル信号波形
サンプルに対して実施されることからなる、上項３０に
記載の変位測定インターフェロメトリーシステム。

【００７５】本発明による、振幅、周波数及び位相オフ
セットが未知の準正弦波アナログ信号の特性パラメータ
をディジタル化するシステム及び方法(200または300)
は、第１のサンプリングレートでアナログ信号をディジ
タル化するステップ(202または302)を含み、それによっ
て、複数組のディジタル信号波形サンプルを生成する。
ディジタル信号波形サンプルの連続する組をディジタル
的に処理して(204-226または304-340)、準正弦波アナロ
グ信号の挙動特性を表す、連続的に更新されるディジタ
ル特性パラメータを生成する。

【００７６】

【発明の効果】本発明によれば、入力アナログ信号の位
相を表すディジタル位相データを、従来の手段よりも精
度良く連続的に生成する位相ディジタル化手段が得られ
る。

【図面の簡単な説明】

【図１】先行技術によるヘテロダイン変位測定干渉計シ
ステムを例示したブロック図である。

【図２】本発明による位相ディジタイザの第１の実施態
様を例示した電気ブロック図である。

【図３】本発明による位相ディジタイザの第２の実施態
様を例示した電気ブロック図である。

【図４】位相ディジタル化プロセスを開始するために初
期周波数値を決定するプロセスの実施態様の１つを例示
した流れ図である。

【符号の説明】

２００、３００ 位相ディジタイザ ２０２、３０２ アナログ・ディジタル変換器 ２０４ 位相累算器 ２０６、３１８ コサイン・テーブル ２０８Ａ〜２０８Ｆ 論理演算装置（ＡＬＵ） ２１０、３１６ 位相補正及び周波数更新状態マシン ２１２ サイン・テーブル ２１８、３３２ 位相補正及び周波数更新処理ブロック

───────────────────────────────────────────────────── フロントページの続き (72)発明者 デイビッド・シー・チュ アメリカ合衆国カリフォルニア州94303, パロアルト，ステリング・ドライブ・3158 Ｆターム(参考） 5B068 BB18 BD09

Claims (34)

【特許請求の範囲】
1. 【請求項１】振幅、周波数、及び位相オフセットが未知
   の準正弦波アナログ信号の特性パラメータをディジタル
   化する方法であって、 第１のサンプリングレートでアナログ信号をディジタル
   化することによって、複数組のディジタル信号波形サン
   プルを発生するステップと、 連続するディジタル信号波形サンプルの組をディジタル
   的に処理して、準正弦波アナログ信号の特性挙動を表
   す、連続的に更新されるディジタル特性パラメータを生
   成するステップを含む、方法。
2. 【請求項２】前記ディジタル特性パラメータに、前記ア
   ナログ信号の累算位相進みが含まれる、請求項１に記載
   の方法。
3. 【請求項３】前記ディジタル特性パラメータに、前記ア
   ナログ信号の位相オフセット補正が含まれる、請求項１
   に記載の方法。
4. 【請求項４】前記ディジタル特性パラメータに、前記ア
   ナログ信号の振幅推定値が含まれる、請求項１に記載の
   方法。
5. 【請求項５】前記ディジタル特性パラメータに、前記ア
   ナログ信号の周波数推定値が含まれる、請求項１に記載
   の方法。
6. 【請求項６】ディジタル信号波形サンプルの各組に、２
   ５６のサンプルが含まれる、請求項１に記載の方法。
7. 【請求項７】前記第１のサンプリングレートが８０ＭＨ
   ｚである、請求項１に記載の方法。
8. 【請求項８】連続する組をディジタル的に処理する前記
   ステップが、 ディジタル信号波形サンプルの各組について、アナログ
   信号の最も良好に適合する推定値を生成するステップを
   含む、請求項１に記載の方法。
9. 【請求項９】前記アナログ信号の最も良好に適合する推
   定値が、Ｖ×ｃｏｓ［２π（Ｆｒｅｑ×ｉ−θ）］の形
   式であり、この場合において、ｉは、ある組内における
   連続するディジタル信号波形サンプルを識別するための
   指標であり、Ｖは、振幅推定値を表し、Ｆｒｅｑは、周
   波数推定値を表し、θは、位相オフセット推定値を表す
   ことからなる、請求項８に記載の方法。
10. 【請求項１０】連続する組をディジタル的に処理する前
    記ステップが、ブロック回帰技法に基づくものであり、
    ディジタル信号波形サンプルの選択された和に線形回帰
    処理が適用されることからなる、請求項１に記載の方
    法。
11. 【請求項１１】連続する組をディジタル的に処理する前
    記ステップが、ポイント回帰技法に基づくものであり、
    個々のディジタル信号波形サンプルに線形回帰処理が適
    用されることからなる、請求項１に記載の方法。
12. 【請求項１２】入力アナログ信号に基づいてディジタル
    信号波形サンプルの複数のセグメントを生成するための
    アナログ・ディジタル変換器と、 ディジタル位相累算器と、 前記アナログ・ディジタル変換器及び前記位相累算器に
    結合されて、前記位相累算器の出力と共に、前記ディジ
    タル信号波形サンプルの各セグメントをディジタル的に
    処理して、ディジタル位相データを連続的に生成するデ
    ィジタル信号プロセッサであって、前記ディジタル位相
    データに基づいて、前記ディジタル位相累算器にインク
    リメント値を供給し、これにより、前記ディジタル位相
    累算器の出力が、前記入力アナログ信号の瞬時位相を表
    すようにするよう構成されるディジタル信号プロセッサ
    を備える、位相ディジタル化システム。
13. 【請求項１３】前記ディジタル位相データに位相補正値
    が含まれる、請求項１２に記載の位相ディジタル化シス
    テム。
14. 【請求項１４】前記ディジタル位相データに、周波数更
    新値が含まれる、請求項１２に記載の位相ディジタル化
    システム。
15. 【請求項１５】前記ディジタル位相データに、前記入力
    アナログ信号の振幅推定値が含まれる、請求項１２に記
    載の位相ディジタル化システム。
16. 【請求項１６】ディジタル信号波形サンプルの各セグメ
    ントに、２５６のサンプルが含まれる、請求項１２に記
    載の位相ディジタル化システム。
17. 【請求項１７】前記アナログ・ディジタル変換器が、８
    ０ＭＨｚでディジタル信号波形サンプルを発生すること
    からなる、請求項１２に記載の位相ディジタル化システ
    ム。
18. 【請求項１８】前記ディジタル位相データに、１組のデ
    ィジタル信号波形サンプルにフーリエ変換を施すことに
    よって得られる入力アナログ信号の初期周波数推定値が
    含まれる、請求項１２に記載の位相ディジタル化システ
    ム。
19. 【請求項１９】前記ディジタル位相累算器が、現在の周
    波数値及び現在の位相補正値に基づいて複数のディジタ
    ル位相進み値を生成するように構成され、各ディジタル
    位相進み値に、整数部分と分数部分が含まれる、請求項
    １２に記載の位相ディジタル化システム。
20. 【請求項２０】前記ディジタル信号プロセッサが、 前記ディジタル位相累算器に結合されて、前記ディジタ
    ル位相進み値の分数部分に対応するコサイン値を提供す
    るためのコサイン・ルックアップ・テーブルと、 前記ディジタル位相累算器に結合されて、前記ディジタ
    ル位相進み値の分数部分に対応するサイン値を提供する
    ためのサイン・ルックアップ・テーブルと、 前記コサイン値及び前記サイン値に演算処理を施すため
    の第１の複数の論理演算装置（ＡＬＵ）であって、それ
    ぞれの論理演算装置が、前記演算処理に基づく結果値を
    出力するように構成される、第１の複数の論理演算装置
    と、 前記アナログ・ディジタル変換器に結合されて、前記デ
    ィジタル信号波形サンプルに演算処理を施すための第２
    の複数の論理演算装置（ＡＬＵ）であって、それぞれの
    論理演算装置が、前記演算処理に基づく結果値を出力す
    るように構成される、第２の複数の論理演算装置を備
    え、 前記ディジタル信号プロセッサが、前記第１及び第２の
    複数のＡＬＵによって出力される前記結果値に基づい
    て、前記現在の位相補正値を生成するように構成され、
    かつ、現在のディジタル位相値及び複数の以前のディジ
    タル位相値に基づいて、現在の各周波数値を生成するよ
    うに構成されることからなる、請求項１９に記載の位相
    ディジタル化システム。
21. 【請求項２１】前記ディジタル信号プロセッサが、さら
    に、 前記ＡＬＵに結合されて、前記結果値を記憶するための
    複数のレジスタを含む、請求項２０に記載の位相ディジ
    タル化システム。
22. 【請求項２２】前記ディジタル信号プロセッサが、さら
    に、 前記位相累算器に結合されて、ディジタル位相進み値を
    ラッチするためのラッチを含む、請求項２１に記載の位
    相ディジタル化システム。
23. 【請求項２３】前記ディジタル信号プロセッサが、さら
    に、複数の前記レジスタ及び前記ラッチに結合されたカ
    ウンタを備え、 該カウンタが、前記レジスタに、ディジタル信号波形サ
    ンプルの各セグメントの終わりにおいて前記結果値を記
    憶させるように構成され、かつ、前記ラッチに、ディジ
    タル信号波形サンプルの各セグメントのほぼ中央近くに
    おいて位相進み値をラッチさせるように構成されること
    からなる、請求項２２に記載の位相ディジタル化システ
    ム。
24. 【請求項２４】前記ディジタル信号プロセッサが、前記
    ラッチされた位相進み値から現在の位相補正値を引くこ
    とによって、現在の各ディジタル位相値を生成するよう
    に構成される、請求項２３に記載の位相ディジタル化シ
    ステム。
25. 【請求項２５】前記ディジタル信号プロセッサが、 前記位相累算器に結合されて、前記ディジタル位相進み
    値の分数部分に対応する三角関数値を提供するための第
    １及び第２の複数の三角関数ルックアップ・テーブル
    と、 前記第１の複数の三角関数ルックアップ・テーブルの１
    つ、及び、前記アナログ・ディジタル変換器に結合され
    た第１のディジタル乗算器であって、前記ルックアップ
    ・テーブルによって提供される三角関数値に前記アナロ
    グ・ディジタル変換器によって生成されるディジタル信
    号波形サンプルを掛けて、結果値を出力するように構成
    される、第１のディジタル乗算器と、 前記第１の複数の三角関数ルックアップ・テーブルの１
    つ、及び、前記アナログ・ディジタル変換器に結合され
    た第２のディジタル乗算器であって、前記ルックアップ
    ・テーブルによって提供される三角関数値に前記アナロ
    グ・ディジタル変換器によって生成されるディジタル信
    号波形サンプルを掛けて、結果値を出力するように構成
    される、第２のディジタル乗算器と、 前記第１及び第２のディジタル乗算器に結合されて、前
    記乗算器によって出力される結果値を累算し、累算結果
    を出力するための第１の複数の累算器と、 前記第２の複数の三角関数ルック・アップ・テーブルに
    結合されて、前記第２の複数の三角関数ルックアップ・
    テーブルによって提供される三角関数値を累算し、累算
    結果を出力するための第２の複数の累算器を備え、 前記ディジタル信号プロセッサが、前記第１及び第２の
    複数の累算器によって出力される前記累算結果に基づい
    て、前記現在の位相補正値を生成するように構成され、
    かつ、現在のディジタル位相値及び複数の以前のディジ
    タル位相値に基づいて現在の各周波数値を生成するよう
    に構成されることからなる、請求項１９に記載の位相デ
    ィジタル化システム。
26. 【請求項２６】前記ディジタル信号プロセッサが、さら
    に、 前記第１及び第２の複数の累算器に結合されて、前記累
    算結果を記憶するための複数のレジスタを含む、請求項
    ２５に記載の位相ディジタル化システム。
27. 【請求項２７】前記ディジタル信号プロセッサが、さら
    に、 前記位相累算器に結合されて、ディジタル位相進み値を
    ラッチするためのラッチを含む、請求項２６に記載の位
    相ディジタル化システム。
28. 【請求項２８】前記ディジタル信号プロセッサが、さら
    に、複数の前記レジスタ及び前記ラッチに結合されたカ
    ウンタを備え、 該カウンタが、前記レジスタに、ディジタル信号波形サ
    ンプルの各セグメントの終わりにおいて前記累積結果を
    記憶させるように構成され、かつ、前記ラッチに、ディ
    ジタル信号波形サンプルの各セグメントのほぼ中央近く
    において位相進み値をラッチさせるように構成されるこ
    とからなる、請求項２７に記載の位相ディジタル化シス
    テム。
29. 【請求項２９】前記ディジタル信号プロセッサが、前記
    ラッチされた位相進み値から現在の位相補正値を引くこ
    とによって、現在の各ディジタル位相値を生成するよう
    に構成される、請求項２８に記載の位相ディジタル化シ
    ステム。
30. 【請求項３０】変位測定インターフェロメトリーシステ
    ムであって、 少なくとも１つの光ビームを発生するための光源と、 前記少なくとも１つの光ビームに基づいて光測定信号を
    発生するための干渉計と、 前記光測定信号及び光基準信号を受信して、前記光測定
    信号に基づいてアナログ測定信号を発生するように構成
    され、かつ、前記光基準信号に基づいてアナログ基準信
    号を発生するように構成された受信機と、 前記アナログ測定信号に基づいて、複数組のディジタル
    測定信号波形サンプルを生成し、前記アナログ基準信号
    に基づいて複数組のディジタル基準信号波形サンプルを
    生成するように構成された、少なくとも１つのアナログ
    ・ディジタル変換器と、 前記少なくとも１つのアナログ・ディジタル変換器に結
    合されて、前記ディジタル測定信号波形サンプル及び前
    記ディジタル基準信号波形サンプルの各組をディジタル
    的に処理するための少なくとも１つのディジタル信号プ
    ロセッサであって、前記アナログ測定信号の瞬時位相を
    表すディジタル測定位相データを生成するように構成さ
    れ、かつ、前記アナログ基準信号の瞬時位相を表すディ
    ジタル基準位相データを生成するように構成される、少
    なくとも１つのディジタル信号プロセッサを備える、変
    位測定インターフェロメトリーシステム。
31. 【請求項３１】前記ディジタル信号プロセッサが、前記
    ディジタル測定位相データ及び前記ディジタル基準位相
    データに基づいて、ディジタル位相差データを生成する
    ように構成され、前記ディジタル位相差データが、前記
    アナログ測定信号と前記アナログ基準信号の瞬時位相の
    差を表すことからなる、請求項３０に記載の変位測定イ
    ンターフェロメトリーシステム。
32. 【請求項３２】前記ディジタル測定位相データが、前記
    アナログ測定信号の位相進みを表し、前記ディジタル基
    準位相データが、前記アナログ基準信号の位相進みを表
    すことからなる、請求項３０に記載の変位測定インター
    フェロメトリーシステム。
33. 【請求項３３】前記ディジタル信号プロセッサによって
    実施される前記ディジタル処理が、ブロック回帰技法に
    基づくものであり、線形回帰処理が、ディジタル信号波
    形サンプルの和に対して実施されることからなる、請求
    項３０に記載の変位測定インターフェロメトリーシステ
    ム。
34. 【請求項３４】前記ディジタル信号プロセッサによって
    実施される前記ディジタル処理が、ポイント回帰技法に
    基づくものであり、線形回帰処理が、個々のディジタル
    信号波形サンプルに対して実施されることからなる、請
    求項３０に記載の変位測定インターフェロメトリーシス
    テム。