JP2003152075A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2003152075A
JP2003152075A JP2001344955A JP2001344955A JP2003152075A JP 2003152075 A JP2003152075 A JP 2003152075A JP 2001344955 A JP2001344955 A JP 2001344955A JP 2001344955 A JP2001344955 A JP 2001344955A JP 2003152075 A JP2003152075 A JP 2003152075A
Authority
JP
Japan
Prior art keywords
contact hole
aluminum
oxide film
etching
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001344955A
Other languages
Japanese (ja)
Inventor
Narifumi Uchizono
成文 内薗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001344955A priority Critical patent/JP2003152075A/en
Publication of JP2003152075A publication Critical patent/JP2003152075A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device wherein aluminum is stacked without closing an aperture of a small-sized contact whole when aluminum is stacked on a contact hole formed on an oxide film on a substrate, and a superior aluminum electrode can be formed. SOLUTION: A pattern is formed on an oxide film 2 stacked on a semiconductor substrate 1 by using a resist 6, and etching is performed as far as halfway to the oxide film 2 by isotropic dry etching. Etching is performed further until reaching a semiconductor substrate 1 by anisotropic etching, and a contact hole 3 is formed. Aluminum 7 is stacked in order on the contact hole 3, an aluminum electrode 4 is formed, and an overcoat film 5 is formed further on the aluminum electrode 4.

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、半導体基板上の酸
化膜を貫通して電極を形成するためのコンタクトホール
を備えた半導体装置の製造方法に関する。 【0002】 【従来の技術】半導体装置の高集積化が進むにつれ、半
導体基板上に形成されるコンタクトホールも小さくなっ
てきた。コンタクトホールは、半導体基板上に形成され
た酸化膜を貫通して、電極を設置するためのものであ
る。 【0003】このようなコンタクトホールは、一般に、
ウェットエッチングやドライエッチングによって形成さ
れる。しかしながら、ウェットエッチングでは形成する
コンタクトホールのサイズの制御が困難であるため、1
μm以下程度の断面を有する小型のコンタクトホール
の形成には異方性ドライエッチングが用いられる。 【0004】図3に従来の異方性ドライエッチングによ
る半導体装置の製造工程を示す。同図(a)に示すよう
に、半導体基板1上に形成された酸化膜2に対し、レジ
スト6によってコンタクトパターンを施し、同図(b)
に示すように、異方性ドライエッチングを行った後、同
図(c)に示すようにレジスト6を除去する。異方性ド
ライエッチングでは、一方向(図3の下方向)にのみエ
ッチングが進行するため、酸化膜2に形成されるコンタ
クトホールの壁面は半導体基板1に対して垂直となる。 【0005】こうして、酸化膜2にコンタクトホール8
を形成後、同図(d),(e),(f)に示すように、
アルミニウムスパッタまたはアルミニウム蒸着によりア
ルミニウム9を積層してアルミニウム電極10を形成
し、さらにこのアルミニウム電極10の腐食を防止する
ためプラズマSiNによってオーバーコート膜11を形
成する。 【0006】 【発明が解決しようとする課題】ところが、上記のよう
に壁面が垂直に形成されたコンタクトホール8に対して
アルミニウム9を積層する場合、アルミニウム9はこの
垂直なコンタクトホールの壁面に付着しにくく、酸化膜
2の上面とコンタクトホール8の底面に多く積層する。
特に、酸化膜2上面のコンタクトホール8の周縁には、
図3(d)〜(f)に示すようにアルミニウム9がオー
バーハングするように積層していく。 【0007】そして、このアルミニウム9のオーバーハ
ングが進行して、同図(f)に示すようにコンタクトホ
ール8の開口が狭まってしまうと、同図(g)に示すよ
うに、オーバーコート膜11がコンタクトホール8内に
積層されにくくなってしまう。このように、オーバーコ
ート膜11が十分にアルミニウム電極10上に積層され
ず、膜厚が薄くなると、この膜厚の薄い部分からアルミ
ニウム電極10が腐食してしまう恐れがある。特に、半
導体装置の高集積化に伴って小型化したコンタクトホー
ルでは、このような現象が非常に起こりやすい。 【0008】そこで、本発明では、基板上の酸化膜に形
成したコンタクトホールにアルミニウムを積層するに際
し、小型のコンタクトホールの開口を塞ぐことなくアル
ミニウムを積層し、良好なアルミニウム電極を形成する
ことが可能な半導体装置の製造方法を提供することを目
的とする。 【0009】 【課題を解決するための手段】本発明の半導体装置の製
造方法は、基板上に積層した酸化膜を貫通して設けたコ
ンタクトホール内にアルミニウム電極を形成し、さらに
このアルミニウム電極上にオーバーコート膜を配置した
半導体装置の製造方法において、酸化膜上にレジストパ
ターンを形成した後、等方性ドライエッチングにより酸
化膜の途中までエッチングし、さらに異方性ドライエッ
チングにより基板に達するまでエッチングすることによ
りコンタクトホールを形成し、コンタクトホール上にア
ルミニウムを積層するものである。 【0010】本発明によれば、等方性ドライエッチング
により酸化膜の途中まで二方向のエッチングが行われる
ことでコンタクトホールの上部にテーパ部が施され、そ
の後の異方性ドライエッチングによりこのテーパ部から
基板に垂直に達するコンタクトホールが酸化膜に形成さ
れる。そして、上部にテーパが施されたコンタクトホー
ル上にアルミニウムをスパッタリングすることで、アル
ミニウムは酸化膜上面のコンタクトホールの周縁にオー
バーハングすることなく、コンタクトホールの内部へテ
ーパ状に積層することが可能となる。 【0011】 【発明の実施の形態】図1は本発明の実施の形態におけ
る半導体装置の断面図である。図1において、本発明の
実施の形態における半導体装置は、半導体基板1上に積
層された酸化膜2を貫通する小型のコンタクトホール3
を備える。コンタクトホール3は、半導体基板1と接す
る部分は半導体基板1に対して垂直に形成されており、
その上方はコンタクトホール3が拡大するようなテーパ
状に形成されている。このコンタクトホールの半導体基
板1と接する部分の面積は、1μm以下である。半導
体装置は、このコンタクトホール3を介して半導体基板
と電気的に接続されるアルミニウム電極4を備える。ア
ルミニウム電極4上には、このアルミニウム電極4の腐
食を防止するため、SiNやSiO等のオーバーコート
膜5が形成されている。 【0012】図2は図1の半導体装置の製造方法を示す
工程図である。まず、図2(a)に示すように、半導体
基板1上に形成された酸化膜2に対し、レジスト6によ
って図1のコンタクトホール3を形成するためのパター
ンを施す。次に、同図(b)に示すように、等方性ドラ
イエッチングにより酸化膜2の途中までエッチングす
る。等方性エッチングでは、レジスト6の開口面6aに
対して垂直方向と平行方向の二方向のエッチングが行わ
れるため、図示のようにコンタクトホール3の上部に
は、レジスト6に近い方が拡大するようなテーパ部3a
が形成される。 【0013】さらに、同図(c)に示すように、異方性
ドライエッチングにより半導体基板1に達するまでエッ
チングする。異方性エッチングでは、レジスト6の開口
面6aに対して垂直方向にのみエッチングが行われるた
め、図示のようにコンタクトホール3の下部は、テーパ
部3から半導体基板1に対して垂直に接するような垂直
壁部3bが形成される。そして、レジスト6を除去する
と、同図(d)に示すような上部にテーパ部3aが形成
され、下部に垂直壁部3bが形成されたコンタクトホー
ル3が完成する。 【0014】続いて、同図(e),(f),(g)に示
すように、コンタクトホール3が形成された酸化膜2上
にアルミニウム7をスパッタリングすることによって順
次積層していく。このとき、酸化膜2の上部にテーパ部
3aが形成されていることによって、アルミニウム7は
テーパ部3aに沿ってテーパ状に積層されていく。した
がって、アルミニウム電極4は部分的に薄膜化すること
がなく、薄膜化による断線やエレクトロマイグレーショ
ンによる断線を防止することができる。また、アルミニ
ウム7はテーパ部3aに沿ってテーパ状に積層されてい
くため、酸化膜2上面のコンタクトホール3の周縁から
オーバーハングすることなく、従来のようにコンタクト
ホール3の開口を塞ぐことがない。 【0015】こうして、アルミニウム7を積層すること
によって形成されたアルミニウム電極4上から、同図
(h)に示すようにオーバーコート膜5をプラズマによ
って形成する。このとき、コンタクトホール3の開口は
アルミニウム電極4の上方に向かって拡大するように確
保されていることから、オーバーコート膜5は部分的に
薄膜化することがなく、アルミニウム電極4を完全に覆
うように形成される。したがって、オーバーコート膜5
が部分的に薄くなることによる耐湿性の悪化やアルミニ
ウム電極4の腐食による半導体装置の信頼性の不良を防
止することができる。 【0016】 【発明の効果】本発明によれば、酸化膜上にレジストパ
ターンを形成した後、等方性ドライエッチングにより酸
化膜の途中までエッチングし、さらに異方性ドライエッ
チングにより基板に達するまでエッチングすることによ
りコンタクトホールを形成し、コンタクトホール上にア
ルミニウムを積層することで、コンタクトホールの上部
に形成されたテーパ部によってアルミニウムがテーパ状
に積層され、アルミニウム電極の部分的薄膜化による断
線やエレクトロマイグレーションによる断線を防止する
ことができる。また、コンタクトホールの周縁にアルミ
ニウムがオーバーハングするのを防止することができる
ため、小型のコンタクトホールの開口を塞ぐことなくア
ルミニウムを積層してさらにオーバーコート膜を良好に
形成することができ、アルミニウム電極の腐食を防止し
て半導体装置の信頼性を向上することができる。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device having a contact hole for forming an electrode through an oxide film on a semiconductor substrate. 2. Description of the Related Art As semiconductor devices have become more highly integrated, the size of contact holes formed on a semiconductor substrate has been reduced. The contact hole is for arranging an electrode through an oxide film formed on the semiconductor substrate. [0003] Such contact holes are generally
It is formed by wet etching or dry etching. However, it is difficult to control the size of a contact hole to be formed by wet etching.
Anisotropic dry etching is used to form a small contact hole having a cross section of about μm 2 or less. FIG. 3 shows a process of manufacturing a semiconductor device by conventional anisotropic dry etching. As shown in FIG. 1A, a contact pattern is formed on an oxide film 2 formed on a semiconductor substrate 1 by using a resist 6, and FIG.
After performing anisotropic dry etching as shown in FIG. 2C, the resist 6 is removed as shown in FIG. In the anisotropic dry etching, since the etching proceeds only in one direction (downward in FIG. 3), the wall surfaces of the contact holes formed in the oxide film 2 are perpendicular to the semiconductor substrate 1. Thus, contact hole 8 is formed in oxide film 2.
After the formation, as shown in (d), (e) and (f) of FIG.
An aluminum electrode 10 is formed by laminating aluminum 9 by aluminum sputtering or aluminum evaporation, and an overcoat film 11 is formed by plasma SiN to prevent corrosion of the aluminum electrode 10. However, when aluminum 9 is laminated on contact hole 8 whose wall surface is formed vertically as described above, aluminum 9 adheres to the wall surface of this vertical contact hole. It is difficult to perform the process, and many layers are formed on the top surface of the oxide film 2 and the bottom surface of the contact hole 8.
In particular, at the periphery of the contact hole 8 on the upper surface of the oxide film 2,
As shown in FIGS. 3D to 3F, the aluminum 9 is laminated so as to overhang. When the overhang of the aluminum 9 progresses and the opening of the contact hole 8 is narrowed as shown in FIG. 1F, as shown in FIG. Is difficult to be stacked in the contact hole 8. As described above, when the overcoat film 11 is not sufficiently laminated on the aluminum electrode 10 and the film thickness is reduced, the aluminum electrode 10 may be corroded from the thin portion. In particular, such a phenomenon is very likely to occur in a contact hole which has been miniaturized due to the high integration of a semiconductor device. Therefore, according to the present invention, when laminating aluminum in a contact hole formed in an oxide film on a substrate, aluminum is laminated without closing an opening of a small contact hole to form a good aluminum electrode. It is an object of the present invention to provide a possible method for manufacturing a semiconductor device. According to a method of manufacturing a semiconductor device of the present invention, an aluminum electrode is formed in a contact hole penetrating an oxide film laminated on a substrate, and an aluminum electrode is formed on the aluminum electrode. In a method for manufacturing a semiconductor device in which an overcoat film is disposed, after forming a resist pattern on an oxide film, the oxide film is etched halfway by isotropic dry etching, and further until the substrate reaches by anisotropic dry etching. A contact hole is formed by etching, and aluminum is laminated on the contact hole. According to the present invention, a two-way etching is performed halfway through the oxide film by isotropic dry etching to form a tapered portion above the contact hole. A contact hole extending vertically from the portion to the substrate is formed in the oxide film. By sputtering aluminum on the contact hole with a tapered upper part, aluminum can be stacked in a tapered shape inside the contact hole without overhanging on the periphery of the contact hole on the top surface of the oxide film. It becomes. FIG. 1 is a sectional view of a semiconductor device according to an embodiment of the present invention. In FIG. 1, a semiconductor device according to an embodiment of the present invention includes a small contact hole 3 penetrating an oxide film 2 laminated on a semiconductor substrate 1.
Is provided. The contact hole 3 is formed so that a portion in contact with the semiconductor substrate 1 is perpendicular to the semiconductor substrate 1.
The upper part is formed in a tapered shape such that the contact hole 3 is enlarged. The area of the contact hole in contact with the semiconductor substrate 1 is 1 μm 2 or less. The semiconductor device includes an aluminum electrode 4 electrically connected to the semiconductor substrate via the contact hole 3. On the aluminum electrode 4, an overcoat film 5 of SiN, SiO or the like is formed in order to prevent corrosion of the aluminum electrode 4. FIG. 2 is a process chart showing a method of manufacturing the semiconductor device of FIG. First, as shown in FIG. 2A, a pattern for forming the contact hole 3 of FIG. 1 is formed on the oxide film 2 formed on the semiconductor substrate 1 by using a resist 6. Next, as shown in FIG. 2B, the oxide film 2 is etched partway by isotropic dry etching. In the isotropic etching, etching is performed in two directions, that is, a direction perpendicular and a direction parallel to the opening surface 6a of the resist 6, so that a portion closer to the resist 6 is enlarged above the contact hole 3 as shown in the figure. Taper 3a
Is formed. Further, as shown in FIG. 1C, etching is performed by anisotropic dry etching until the semiconductor substrate 1 is reached. In the anisotropic etching, the etching is performed only in the direction perpendicular to the opening surface 6a of the resist 6, so that the lower portion of the contact hole 3 is vertically in contact with the semiconductor substrate 1 from the tapered portion 3 as shown. Vertical wall 3b is formed. Then, when the resist 6 is removed, a contact hole 3 in which a tapered portion 3a is formed in an upper portion and a vertical wall portion 3b is formed in a lower portion as shown in FIG. Subsequently, as shown in FIGS. 1E, 1F, and 1G, aluminum 7 is sequentially laminated on the oxide film 2 in which the contact holes 3 are formed by sputtering. At this time, since the tapered portion 3a is formed on the upper portion of the oxide film 2, the aluminum 7 is stacked in a tapered shape along the tapered portion 3a. Therefore, the aluminum electrode 4 is not partially thinned, and disconnection due to thinning and disconnection due to electromigration can be prevented. In addition, since the aluminum 7 is laminated in a tapered shape along the tapered portion 3a, the opening of the contact hole 3 can be blocked as in the related art without overhanging from the periphery of the contact hole 3 on the upper surface of the oxide film 2. Absent. As shown in FIG. 1H, an overcoat film 5 is formed on the aluminum electrode 4 formed by laminating the aluminum 7 by plasma. At this time, since the opening of the contact hole 3 is secured so as to expand toward the upper side of the aluminum electrode 4, the overcoat film 5 does not partially become thinner, but completely covers the aluminum electrode 4. It is formed as follows. Therefore, the overcoat film 5
Can be prevented from deteriorating the moisture resistance due to the partial thinning and the reliability of the semiconductor device from being corroded by the aluminum electrode 4. According to the present invention, after a resist pattern is formed on an oxide film, it is etched to the middle of the oxide film by isotropic dry etching, and further until it reaches the substrate by anisotropic dry etching. By forming a contact hole by etching, and laminating aluminum on the contact hole, aluminum is laminated in a tapered shape by a tapered portion formed on the upper part of the contact hole, and disconnection due to partial thinning of the aluminum electrode and Disconnection due to electromigration can be prevented. Further, since overhang of aluminum at the periphery of the contact hole can be prevented, aluminum can be laminated without blocking the opening of the small contact hole, and an overcoat film can be formed more favorably. The reliability of the semiconductor device can be improved by preventing electrode corrosion.

【図面の簡単な説明】 【図1】 本発明の実施の形態における半導体装置の断
面図である。 【図2】 図1の半導体装置の製造方法を示す工程図で
ある。 【図3】 従来の異方性ドライエッチングによる半導体
装置の製造工程を示す図である。 【符号の説明】 1 半導体基板 2 酸化膜 3 コンタクトホール 3a テーパ部 3b 垂直壁部 4 アルミニウム電極 5 オーバーコート膜 6 レジスト 7 アルミニウム
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a cross-sectional view of a semiconductor device according to an embodiment of the present invention. FIG. 2 is a process chart showing a method for manufacturing the semiconductor device of FIG. 1; FIG. 3 is a diagram showing a process of manufacturing a semiconductor device by conventional anisotropic dry etching. [Description of Signs] 1 Semiconductor substrate 2 Oxide film 3 Contact hole 3a Tapered portion 3b Vertical wall portion 4 Aluminum electrode 5 Overcoat film 6 Resist 7 Aluminum

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M104 BB02 CC01 DD08 DD12 DD16 DD37 EE05 EE16 EE17 FF07 HH01 HH13 HH20 5F004 AA12 DB03 EA29 EB01 5F033 HH08 JJ01 JJ08 KK01 NN32 PP15 QQ09 QQ11 QQ16 QQ22 RR04 RR06 SS15 XX02 XX05 XX18    ────────────────────────────────────────────────── ─── Continuation of front page    F-term (reference) 4M104 BB02 CC01 DD08 DD12 DD16                       DD37 EE05 EE16 EE17 FF07                       HH01 HH13 HH20                 5F004 AA12 DB03 EA29 EB01                 5F033 HH08 JJ01 JJ08 KK01 NN32                       PP15 QQ09 QQ11 QQ16 QQ22                       RR04 RR06 SS15 XX02 XX05                       XX18

Claims (1)

【特許請求の範囲】 【請求項1】 基板上に積層した酸化膜を貫通して設け
たコンタクトホール内にアルミニウム電極を形成し、さ
らにこのアルミニウム電極上にオーバーコート膜を配置
した半導体装置の製造方法において、 前記酸化膜上にレジストパターンを形成した後、 等方性ドライエッチングにより前記酸化膜の途中までエ
ッチングし、 さらに異方性ドライエッチングにより前記基板に達する
までエッチングすることにより前記コンタクトホールを
形成し、 前記コンタクトホール上にアルミニウムを積層すること
を特徴とする半導体装置の製造方法。
Claims: 1. Manufacturing a semiconductor device in which an aluminum electrode is formed in a contact hole penetrating an oxide film laminated on a substrate, and an overcoat film is disposed on the aluminum electrode. In the method, after forming a resist pattern on the oxide film, the contact hole is etched by etching to the middle of the oxide film by isotropic dry etching and further by anisotropic dry etching until reaching the substrate. Forming a layer of aluminum on the contact hole.
JP2001344955A 2001-11-09 2001-11-09 Method for manufacturing semiconductor device Pending JP2003152075A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001344955A JP2003152075A (en) 2001-11-09 2001-11-09 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001344955A JP2003152075A (en) 2001-11-09 2001-11-09 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2003152075A true JP2003152075A (en) 2003-05-23

Family

ID=19158396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001344955A Pending JP2003152075A (en) 2001-11-09 2001-11-09 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2003152075A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8227323B2 (en) 2009-06-18 2012-07-24 Fuji Electric Co., Ltd. Method for manufacturing semiconductor device
WO2012172904A1 (en) * 2011-06-15 2012-12-20 シャープ株式会社 Power device, and method for producing power device
US9123561B2 (en) 2011-10-21 2015-09-01 Fuji Electric Co., Ltd. Superjunction semiconductor device
US9362373B2 (en) 2011-10-28 2016-06-07 Fuji Electric Co., Ltd. Semiconductor device and the method of manufacturing the same
WO2020121804A1 (en) * 2018-12-14 2020-06-18 株式会社村田製作所 Piezoelectric thin-film element and method for producing same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8227323B2 (en) 2009-06-18 2012-07-24 Fuji Electric Co., Ltd. Method for manufacturing semiconductor device
WO2012172904A1 (en) * 2011-06-15 2012-12-20 シャープ株式会社 Power device, and method for producing power device
JP2013004691A (en) * 2011-06-15 2013-01-07 Sharp Corp Power device
US9123561B2 (en) 2011-10-21 2015-09-01 Fuji Electric Co., Ltd. Superjunction semiconductor device
US9362373B2 (en) 2011-10-28 2016-06-07 Fuji Electric Co., Ltd. Semiconductor device and the method of manufacturing the same
WO2020121804A1 (en) * 2018-12-14 2020-06-18 株式会社村田製作所 Piezoelectric thin-film element and method for producing same

Similar Documents

Publication Publication Date Title
US10504839B2 (en) Semiconductor device and manufacturing method of the same
JPH0982804A (en) Semiconductor device and manufacture thereof
JP3214475B2 (en) Method of forming dual damascene wiring
US7737027B2 (en) Method of manufacturing a semiconductor device
JP2003152075A (en) Method for manufacturing semiconductor device
JP3239843B2 (en) Method for manufacturing semiconductor device
JP2003110108A (en) Method of manufacturing semiconductor device and structure thereof
JPS59155128A (en) Manufacture of semiconductor device
JP3132557B2 (en) Method for manufacturing semiconductor device
JP2001267269A (en) Sputtering method and method for manufacturing semiconductor device using the same
JPH1074838A (en) Multilayer interconnection semiconductor device and manufacture thereof
TWI449439B (en) Micromechanical sensor and its manufacturing method
JP2007027234A (en) Semiconductor device and its manufacturing method
JPH06204345A (en) Semiconductor device
JP4018954B2 (en) Manufacturing method of semiconductor device
JP2659285B2 (en) Method for manufacturing semiconductor device
JP2000182989A (en) Semiconductor device
JP2000208620A (en) Production of semiconductor device
JPH10144787A (en) Semiconductor device and fabrication thereof
JPH07326668A (en) Manufacture of semiconductor device
JPH04109654A (en) Semiconductor device and manufacture thereof
JPH04303943A (en) Manufacture of semiconductor device
JPH0415925A (en) Manufacture of semiconductor device
JPH11265934A (en) Forming method of connecting part
JPH02111052A (en) Formation of multilayer interconnection

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040817