JP2003151427A - Manufacturing method for field emission type electron emitting element - Google Patents

Manufacturing method for field emission type electron emitting element

Info

Publication number
JP2003151427A
JP2003151427A JP2001346917A JP2001346917A JP2003151427A JP 2003151427 A JP2003151427 A JP 2003151427A JP 2001346917 A JP2001346917 A JP 2001346917A JP 2001346917 A JP2001346917 A JP 2001346917A JP 2003151427 A JP2003151427 A JP 2003151427A
Authority
JP
Japan
Prior art keywords
cathode
substrate
manufacturing
gate electrode
field emission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001346917A
Other languages
Japanese (ja)
Other versions
JP3525924B2 (en
Inventor
Kazuo Kikuchi
一夫 菊地
Shinji Kubota
紳治 久保田
Takenobu Urazono
丈展 浦園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001346917A priority Critical patent/JP3525924B2/en
Publication of JP2003151427A publication Critical patent/JP2003151427A/en
Application granted granted Critical
Publication of JP3525924B2 publication Critical patent/JP3525924B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method for a field emission type electron emitting element capable of reducing element defects caused by short-circuit and occurrence of a leakage current, and substantially cutting down a leakage current value. SOLUTION: This manufacturing method includes an element forming process S11 to form the field emission type electron emitting element structured by forming a cathode electrode, an insulating film, and a gate electrode on a base in a laminated condition, by forming a cavity in the insulating film through an opening formed in the gate electrode, and by forming a cathode in the cavity, a cleaning process S12 to clean the base on which the element is formed by the element forming process S11 by oxygen plasma or ozone, and an oxide removing process S13 to remove an oxide produced on the base by the cleaning process S12.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電界電子放出現象
を利用した平面型表示装置(FPD;Flat Panel Display)に
係り、特に、平面型表示装置において多数配列される電
界放出型電子放出素子の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display (FPD) utilizing a field electron emission phenomenon, and more particularly to a field emission type electron-emitting device arranged in a large number in a flat panel display device. It relates to a manufacturing method.

【0002】[0002]

【従来の技術】電界放出型電子放出素子は、絶縁膜を介
して交差するゲート配線とカソード電極との間に電圧を
印加することにより、カソードの先鋭部に電界を集中さ
せ、これによるトンネル効果によって電子が障壁を突き
抜けて真空中に放出される現象、即ち電界放出(Field E
mission)現象を利用して電子を放出するものである。
2. Description of the Related Art In a field emission type electron-emitting device, a voltage is applied between a gate electrode and a cathode electrode crossing each other through an insulating film to concentrate an electric field on a sharpened portion of the cathode, which causes a tunnel effect. The phenomenon that electrons are emitted into the vacuum through the barrier by the
mission) phenomenon is used to emit electrons.

【0003】電界放出型電子放出素子(以下、FE素子
と略称)を利用した平面型表示装置として、FED(Fie
ld Emission Display)が知られている。また、FEDに
おけるFE素子のカソード構造として、コーン形状と呼
ばれる円錐型(スピント型)のカソードが知られてい
る。図6は円錐型のカソードを用いたFE素子の構成を
示す断面図である。図6においては、ベースとなるガラ
ス等の基板10上に、カソード電極11、絶縁膜12及
びゲート電極13が順に積層状態で形成されている。ゲ
ート電極13には開口部(ゲートホール)14が形成さ
れ、この開口部14に通じる絶縁膜12のキャビティ
(空洞)15内に円錐型のカソード16が形成されてい
る。
As a flat-panel display device using a field emission electron-emitting device (hereinafter abbreviated as FE device), an FED (Fie
ld Emission Display) is known. Further, as a cathode structure of an FE element in an FED, a conical (Spindt-type) cathode called a cone shape is known. FIG. 6 is a cross-sectional view showing the structure of an FE element using a conical cathode. In FIG. 6, a cathode electrode 11, an insulating film 12, and a gate electrode 13 are sequentially formed in a laminated state on a substrate 10 such as glass serving as a base. An opening (gate hole) 14 is formed in the gate electrode 13, and a conical cathode 16 is formed in a cavity (cavity) 15 of the insulating film 12 which communicates with the opening 14.

【0004】上記構成のFE素子を製造するにあたって
は、先ず、基板10の片側全面にカソード電極材料とな
る金属膜を成膜した後、その金属膜をパターニングする
ことにより、複数のカソードラインを構成するカソード
電極11を形成する。基板10の材料としては、例えば
無アルカリガラス、低アルカリガラス、石英ガラス等の
ほか、アルミナ等のセラミック系材料を用いることがで
きる。
In manufacturing the FE element having the above structure, first, a metal film serving as a cathode electrode material is formed on the entire surface of one side of the substrate 10, and then the metal film is patterned to form a plurality of cathode lines. The cathode electrode 11 is formed. As the material of the substrate 10, for example, non-alkali glass, low-alkali glass, quartz glass and the like, as well as ceramic materials such as alumina can be used.

【0005】次いで、基板10上の全面にカソード電極
11を覆う状態でSiO2からなる絶縁膜12を成膜
し、さらにその絶縁膜12上にゲート電極材料となる金
属膜を成膜した後、当該金属膜をパターニングすること
により、複数のゲートラインを構成するゲート電極13
を形成する。このとき、基板10上においては、カソー
ド電極11のラインに対して、ゲート電極13のライン
が絶縁膜12を介して交差する状態に形成され、これに
よってカソードラインとゲートラインがマトリクス状に
配置される。カソード電極11及びゲート電極13の電
極材料としては、アルミニウム(Al)、チタン(T
i)、窒化チタン(TiN)、モリブデン(Mo)、マ
ンガン(Mn)、タングステン(W)、クロム(C
r)、タンタル(Ta)などを用いることができる。ま
た、カソード電極11及びゲート電極13の各ライン幅
(配線幅)は、平面型表示装置等の大きさにより、例え
ば数十〜数百μm程度の範囲で適宜設定される。
Next, an insulating film 12 made of SiO 2 is formed on the entire surface of the substrate 10 so as to cover the cathode electrode 11, and a metal film to be a gate electrode material is further formed on the insulating film 12. By patterning the metal film, the gate electrode 13 forming a plurality of gate lines
To form. At this time, on the substrate 10, the line of the gate electrode 13 is formed to intersect with the line of the cathode electrode 11 with the insulating film 12 interposed therebetween, whereby the cathode lines and the gate lines are arranged in a matrix. It As the electrode material of the cathode electrode 11 and the gate electrode 13, aluminum (Al), titanium (T
i), titanium nitride (TiN), molybdenum (Mo), manganese (Mn), tungsten (W), chromium (C)
r), tantalum (Ta), etc. can be used. The line width (wiring width) of each of the cathode electrode 11 and the gate electrode 13 is appropriately set within a range of, for example, several tens to several hundreds of μm depending on the size of the flat panel display device or the like.

【0006】こうして基板10上にカソード電極11、
絶縁膜12及びゲート電極13を積層状態で形成した
ら、これに続いて図7(A)に示すように、ゲート電極
13に例えば直径1μm程度の開口部14を形成した
後、この開口部14を通して絶縁膜12をウエットエッ
チングすることにより、キャビティ15を形成する。こ
のとき、ゲート電極13の開口部14と絶縁膜12のキ
ャビティ15とは、カソードラインとゲートラインとが
交差する位置に形成される。続いて、基板10上のゲー
ト電極13に対して、基板10を回転させながら、図7
(B)に示すように、斜め方向からアルミニウム等を蒸
着することにより、ゲート電極13とその開口端面を覆
う(オーバーハング)する状態で剥離層17を形成す
る。
In this way, the cathode electrode 11,
After the insulating film 12 and the gate electrode 13 are formed in a laminated state, subsequently, as shown in FIG. 7A, after forming an opening 14 having a diameter of, for example, about 1 μm in the gate electrode 13, through this opening 14. The cavity 15 is formed by wet etching the insulating film 12. At this time, the opening 14 of the gate electrode 13 and the cavity 15 of the insulating film 12 are formed at the position where the cathode line and the gate line intersect. Then, while rotating the substrate 10 with respect to the gate electrode 13 on the substrate 10, as shown in FIG.
As shown in (B), the peeling layer 17 is formed in a state of covering (overhanging) the gate electrode 13 and its opening end face by vapor-depositing aluminum or the like from an oblique direction.

【0007】その後、図7(C)に示すように、剥離層
17の上からカソード材料18を蒸着して堆積させるこ
とにより、絶縁膜12のキャビティ15内にカソード1
6を形成する。このとき、ゲート電極13の開口部14
ではカソード材料18が横方向にも成長するため、開口
部14による口径がカソード材料18の堆積とともに徐
々に小さくなり、最終的に完全に閉じられる。その結
果、絶縁膜12のキャビティ15内には、ゲート電極1
3上での口径の縮小にしたがって円錐型のカソード16
が形成される。カソード材料18としてはモリブデンな
どの高融点金属を用いることができる。また、モリブデ
ン以外にも、上記カソード電極11及びゲート電極13
の電極材料として挙げた金属材料の中から、タングステ
ンなどの高融点金属を適宜選択して用いることができ
る。
After that, as shown in FIG. 7C, a cathode material 18 is vapor-deposited and deposited on the peeling layer 17 to form the cathode 1 in the cavity 15 of the insulating film 12.
6 is formed. At this time, the opening 14 of the gate electrode 13
Since the cathode material 18 also grows in the lateral direction, the diameter of the opening 14 gradually decreases with the deposition of the cathode material 18, and is finally completely closed. As a result, in the cavity 15 of the insulating film 12, the gate electrode 1
3 Conical cathode 16 according to the reduction of the diameter on 3
Is formed. A refractory metal such as molybdenum can be used as the cathode material 18. In addition to molybdenum, the cathode electrode 11 and the gate electrode 13 may be used.
A refractory metal such as tungsten can be appropriately selected and used from the metal materials mentioned as the electrode material of 1.

【0008】次いで、図7(D)に示すように、ゲート
電極13上の不要なカソード材料18を剥離層17とと
もに除去する。その後、ゲート電極13の開口部14や
キャビティ15内の側壁等に付着している有機系や金属
系の残留物を、絶縁膜14の表層部とともにフッ酸処理
によって除去する。以上の製造プロセスにより、円錐型
のカソードを用いたFE素子が得られる。
Next, as shown in FIG. 7D, the unnecessary cathode material 18 on the gate electrode 13 is removed together with the peeling layer 17. After that, the organic and metallic residues attached to the openings 14 of the gate electrode 13 and the sidewalls of the cavity 15 are removed by hydrofluoric acid treatment together with the surface layer of the insulating film 14. Through the above manufacturing process, an FE element using a conical cathode can be obtained.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、上記従
来のFE素子の製造方法においては、不要なカソード材
料18を剥離層17とともに除去した後で、フッ酸処理
により残留物を除去する工程を設けているものの、絶縁
膜12の側壁などに残留物が強固に付着している場合
は、この残留物をフッ酸で十分に除去できないという不
具合があった。こうした理由から、FED等の平面型表
示装置では、残留物が原因とされる短絡(ショート)等
の素子欠陥が少なからず発生している。また、短絡等の
素子結果に至らないまでも、カソード電極11とゲート
電極13との間では微小なリーク電流(漏洩電流)が発
生している。
However, in the above-mentioned conventional method for manufacturing an FE element, a step of removing the residue by hydrofluoric acid treatment after removing the unnecessary cathode material 18 together with the release layer 17 is provided. However, if the residue is firmly adhered to the side wall of the insulating film 12 or the like, there is a problem that the residue cannot be sufficiently removed with hydrofluoric acid. For these reasons, in flat-panel display devices such as FEDs, element defects such as short circuits caused by residues have occurred in a considerable amount. Further, a minute leak current (leakage current) is generated between the cathode electrode 11 and the gate electrode 13 even if the element result such as a short circuit is not reached.

【0010】こうした短絡やリーク電流は、カソード電
極11とゲート電極13間に電圧を印加した際に必ず発
生するため、平面型表示装置の消費電流を増大させる要
因になる。また、残留物の除去に用いられるフッ酸は薬
液としての反応性が高いため、例えば残留物の除去効果
を上げるためにフッ酸による薬液処理の処理時間や処理
回数を増やすと、FE素子自身へのダメージが起こりや
すくなる。そのため、現状では処理時間や処理回数の制
限から、フッ酸処理によるリーク電流の改善率が初期値
の10〜20%程度にとどまり、十分に満足のいく効果
が得られていない。
Since such a short circuit or a leak current is always generated when a voltage is applied between the cathode electrode 11 and the gate electrode 13, it becomes a factor of increasing the current consumption of the flat panel display device. Further, since the hydrofluoric acid used for removing the residue has high reactivity as a chemical solution, for example, if the treatment time or the number of times of the chemical solution treatment with hydrofluoric acid is increased in order to improve the effect of removing the residue, the FE element itself is Damage is likely to occur. Therefore, at present, due to the limitation of the treatment time and the number of treatments, the improvement rate of the leak current due to the hydrofluoric acid treatment is only about 10 to 20% of the initial value, and a sufficiently satisfactory effect is not obtained.

【0011】本発明は、上記課題を解決するためになさ
れたもので、その目的とするところは、短絡による素子
欠陥やリーク電流の発生を低減し、かつリーク電流値を
大幅に削減することができるFE素子の製造方法を提供
することにある。
The present invention has been made to solve the above problems, and an object of the present invention is to reduce the occurrence of element defects and leakage current due to a short circuit and to greatly reduce the leakage current value. An object of the present invention is to provide a method of manufacturing an FE element that can be used.

【0012】[0012]

【課題を解決するための手段】本発明に係る電界放出型
電子放出素子の製造方向は、基板上にカソード電極、絶
縁膜及びゲート電極を積層状態で形成するとともに、ゲ
ート電極に形成した開口部を通して絶縁膜にキャビティ
を形成し、かつキャビティ内にカソードを形成してなる
電界放出型電子放出素子を形成する素子形成工程と、こ
の素子形成工程によって素子形成がなされた基板を酸素
プラズマ又はオゾンによって洗浄する洗浄工程と、この
洗浄工程によって基板に生じた酸化物を除去する酸化物
除去工程とを含むものである。
The field-emission electron-emitting device according to the present invention is manufactured in such a manner that a cathode electrode, an insulating film and a gate electrode are formed in a stacked state on a substrate and an opening formed in the gate electrode. A device forming step of forming a field emission type electron-emitting device by forming a cavity in the insulating film and forming a cathode in the cavity through a substrate formed by the device forming step by oxygen plasma or ozone. It includes a cleaning step of cleaning and an oxide removing step of removing oxides generated on the substrate by the cleaning step.

【0013】上記電界放出型電子放出素子の製造方法に
おいては、素子形成工程によって素子形成がなされた基
板を洗浄工程で酸素プラズマ又はオゾンにより洗浄する
ことにより、基板表面に残留する不要な有機化合物が酸
素プラズマ又はオゾンとの酸化反応によって除去される
一方、ゲート電極やカソードを形成する金属の表面が不
要な金属系残留物とともに酸化される。また、洗浄工程
によって基板に生じた酸化物、即ちゲート電極やカソー
ドを形成する金属表面の酸化膜や不要な金属系残留物に
よる残留金属酸化物などは酸化物除去工程で除去され
る。
In the above-described method for manufacturing a field emission type electron-emitting device, the substrate on which the device is formed in the device forming process is cleaned with oxygen plasma or ozone in the cleaning process, whereby unnecessary organic compounds remaining on the substrate surface are removed. While being removed by oxidation reaction with oxygen plasma or ozone, the surface of the metal forming the gate electrode and the cathode is oxidized together with unnecessary metal-based residues. In addition, the oxide generated on the substrate by the cleaning process, that is, the oxide film on the metal surface forming the gate electrode and the cathode, and the residual metal oxide due to unnecessary metal-based residue are removed in the oxide removing process.

【0014】[0014]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。なお、本実施形態
においては、上記従来技術で挙げた構成要素と同様の部
分に同じ符号を付して説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below in detail with reference to the drawings. In addition, in the present embodiment, the same parts as those in the above-described conventional art will be described with the same reference numerals.

【0015】図1は本発明に係るFE素子の製造方法を
用いて得られる平面型表示装置の構成を説明するもの
で、(A)はその外観図、(B)はその表示部を拡大し
た図、(C)は表示部の1画素エリアを拡大した図、
(D)は1画素エリアにおけるFE素子の拡大断面図で
ある。
FIG. 1 illustrates the structure of a flat-panel display device obtained by using the method for manufacturing an FE element according to the present invention. (A) is an external view thereof, and (B) is an enlarged display portion thereof. Figure, (C) is an enlarged view of one pixel area of the display unit,
FIG. 3D is an enlarged cross-sectional view of the FE element in the 1-pixel area.

【0016】先ず、平面型表示装置1の外観は、図1
(A)に示すように、装置筐体2の正面に表示部3を配
置した構成となっている。表示部3は、図1(B)に示
すように、マトリクス状をなす2つの配線ライン4,5
の交差部に、例えば0.3mm角程度の画素を規則的に
配列した構成となっている。また、各々の画素(1画
素)は、赤(R),緑(G),青(B)の各色に対応し
た3つのサブ領域によって構成されている。各々のサブ
領域には、図1(C)に示すように、2つの配線ライン
4,5の交差部(直交部分)に位置して多数の孔6,…
が設けられている。
First, the appearance of the flat panel display device 1 is shown in FIG.
As shown in (A), the display unit 3 is arranged in front of the device housing 2. As shown in FIG. 1B, the display unit 3 includes two wiring lines 4 and 5 forming a matrix.
For example, pixels having a size of about 0.3 mm square are regularly arranged at the intersections of. Each pixel (one pixel) is composed of three sub-regions corresponding to each color of red (R), green (G), and blue (B). In each sub-region, as shown in FIG. 1C, a large number of holes 6, ... Are located at the intersections (orthogonal portions) of the two wiring lines 4, 5.
Is provided.

【0017】これらの孔6,…は、図1(D)に示すF
E素子において、ゲート電極13に設けられた開口部1
4とこれに通じるキャビティ15に対応するものであ
る。キャビティ15内には円錐型のカソード16が形成
されている。このカソード16は、平面型表示装置1の
表示部3の大きさにもよるが、一般的に1画素当たり数
千個以上必要とされている。また、上述した2つの配線
ライン4,5のうち、一方の配線ライン4はカソード電
極11による配線ライン(カソードライン)に対応し、
他方の配線ライン5はゲート電極13による配線ライン
(ゲートライン)に対応するものである。カソード電極
11とゲート電極13とは絶縁膜12を介して交差し、
この交差部分にカソード16が形成されている。また、
カソード電極11、絶縁膜12及びゲート電極13は、
基板10上に順に積層されている。このFE素子におい
ては、真空中でゲート電極13に正(+)の電圧を印加
すると、カソード16の先端部に電界が集中し、これに
伴うトンネル効果によってカソード16の先端部から電
子が放出される。ちなみに、FE素子の構成に関しては
先の従来技術で述べた内容と同様である。
These holes 6, ... Are F shown in FIG.
In the E element, the opening 1 provided in the gate electrode 13
4 and the cavity 15 communicating therewith. A conical cathode 16 is formed in the cavity 15. Although the cathode 16 depends on the size of the display unit 3 of the flat-panel display device 1, generally, several thousand cathodes 16 or more are required for each pixel. Further, one of the two wiring lines 4 and 5 described above corresponds to a wiring line (cathode line) formed by the cathode electrode 11,
The other wiring line 5 corresponds to a wiring line (gate line) formed by the gate electrode 13. The cathode electrode 11 and the gate electrode 13 intersect with each other through the insulating film 12,
The cathode 16 is formed at this intersection. Also,
The cathode electrode 11, the insulating film 12 and the gate electrode 13 are
They are sequentially stacked on the substrate 10. In this FE element, when a positive (+) voltage is applied to the gate electrode 13 in vacuum, an electric field is concentrated at the tip of the cathode 16 and electrons are emitted from the tip of the cathode 16 due to the tunneling effect. It Incidentally, the configuration of the FE element is the same as that described in the prior art.

【0018】図2は本発明の実施形態に係るFE素子の
製造方法を示すフローチャートである。先ず、素子形成
工程S11では、先の従来技術で説明した製造プロセス
(図7参照)にしたがってFE素子を形成する。ただ
し、この素子形成工程S11は、ゲート電極13上に堆
積した不要なカソード材料18を除去するまでの処理を
含み、その後の処理として記述したフッ酸処理は含まな
い。
FIG. 2 is a flow chart showing a method of manufacturing the FE element according to the embodiment of the present invention. First, in the element forming step S11, an FE element is formed according to the manufacturing process (see FIG. 7) described in the prior art. However, this element forming step S11 includes a process until the unnecessary cathode material 18 deposited on the gate electrode 13 is removed, and does not include the hydrofluoric acid process described as the subsequent process.

【0019】次に、洗浄工程S12では、素子形成工程
S11によって素子形成がなされた基板10を酸素プラ
ズマ又はオゾンによって洗浄する。この洗浄工程12に
おいては、レジスト除去などに用いられるプラズマアッ
シング装置を利用可能で、その処理型式としては、バレ
ル型と呼ばれるバッチ処理式のアッシング装置を利用可
能である。また、これ以外にも、アッシング処理室にオ
ゾンを導入するタイプのオゾンアッシング装置なども利
用可能である。
Next, in the cleaning step S12, the substrate 10 on which the elements have been formed in the element forming step S11 is cleaned with oxygen plasma or ozone. In the cleaning step 12, a plasma ashing device used for resist removal or the like can be used, and as a processing type thereof, a batch processing type ashing device called a barrel type can be used. In addition to this, an ozone ashing device of the type that introduces ozone into the ashing chamber can also be used.

【0020】上記洗浄工程S12において、例えばプラ
ズマアッシング装置を用いて基板10の表面に酸素プラ
ズマを照射した場合は、図3に示すように、キャビティ
15内に残留している不要な有機化合物100が酸化反
応して水と炭酸ガスに分解され、基板10の表面から除
去される。また、図示はしないがオゾンによる洗浄で
も、オゾンとの酸化反応によって有機化合物が水と炭酸
ガスに分解されて基板10の表面から除去される。
In the cleaning step S12, when the surface of the substrate 10 is irradiated with oxygen plasma using, for example, a plasma ashing device, unnecessary organic compounds 100 remaining in the cavity 15 are removed as shown in FIG. It is oxidized and decomposed into water and carbon dioxide, and is removed from the surface of the substrate 10. Further, although not shown, even in cleaning with ozone, the organic compound is decomposed into water and carbon dioxide gas by the oxidation reaction with ozone and removed from the surface of the substrate 10.

【0021】その際、基板10の表面が酸素プラズマや
オゾンに晒されると、キャビティ15内の不要な金属系
残留物200とともに、ゲート電極13やカソード16
などを形成する金属表面も酸化され、これによって金属
表面に酸化膜300が形成されることになる。ただし、
洗浄工程12での処理時間としては、おおむね数分程度
で十分な洗浄効果が得られることから、金属表面に形成
される酸化膜300の厚さは5〜10nm程度に抑えら
れる。
At that time, when the surface of the substrate 10 is exposed to oxygen plasma or ozone, the gate electrode 13 and the cathode 16 as well as the unnecessary metallic residue 200 in the cavity 15 are exposed.
The metal surface forming the metal oxide is also oxidized, and the oxide film 300 is formed on the metal surface. However,
As the processing time in the cleaning step 12 is about several minutes, a sufficient cleaning effect can be obtained, so that the thickness of the oxide film 300 formed on the metal surface can be suppressed to about 5 to 10 nm.

【0022】また、洗浄工程S12においては、酸素プ
ラズマ又はオゾンによる洗浄効果を高めるために、例え
ば、ヒータ等で熱を加えたり、RIE(リアクティブ・
イオン・エッチング)のようにイオン衝撃を加えたりし
てもよい。また、酸素ガスにアルゴン(Ar)などのガ
ス(例えば、添加率50%以上)を加えてもよい。特
に、残留有機化合物100が強固に付着している場合
は、熱やイオン性の付与によって残留有機化合物100
の酸化反応を促し、高い洗浄効果を得ることができる。
Further, in the cleaning step S12, in order to enhance the cleaning effect by oxygen plasma or ozone, for example, heat is applied by a heater or the like, or RIE (reactive
Ion bombardment such as ion etching) may be applied. Further, a gas such as argon (Ar) (for example, an addition rate of 50% or more) may be added to the oxygen gas. In particular, when the residual organic compound 100 is strongly adhered, the residual organic compound 100 is heated by applying heat or ionicity.
The oxidation reaction can be promoted and a high cleaning effect can be obtained.

【0023】続いて、酸化物除去工程S13では、洗浄
工程S12によって基板10に生じた酸化物を除去す
る。除去対象となる酸化物には、洗浄工程S12で酸化
された金属系残留物200のほか、ゲート電極13やカ
ソード16などの金属表面に形成された酸化膜300な
どが含まれる。
Subsequently, in the oxide removing step S13, the oxide generated on the substrate 10 by the cleaning step S12 is removed. The oxides to be removed include the metal-based residue 200 oxidized in the cleaning step S12, the oxide film 300 formed on the metal surface of the gate electrode 13, the cathode 16, and the like.

【0024】上記酸化物除去工程S13においては、ア
ルカリ系の水溶液を用いたウェット洗浄装置を利用可能
である。このウェット洗浄装置を利用する場合は、図4
に示すように、アルカリ系の水溶液7を貯溜した洗浄槽
8の中に素子形成済みの基板10を浸漬させる。アルカ
リ系の水溶液7としては、例えば温度管理された低濃度
のアンモニア水を用いることができる。このとき、水溶
液7の液温は常温でよく、アルカリ濃度も数%以下の濃
度で構わない。また、処理時間としても数分程度でよ
い。さらに、水溶液7の管理項目としても調合日時や処
理回数などを管理するだけよい。よって、非常に簡便で
かつ安全に基板10の洗浄処理が行える。
In the oxide removing step S13, a wet cleaning apparatus using an alkaline aqueous solution can be used. When using this wet cleaning device, see FIG.
As shown in, the substrate 10 on which the element is formed is immersed in the cleaning tank 8 in which the alkaline aqueous solution 7 is stored. As the alkaline aqueous solution 7, for example, temperature-controlled low-concentration ammonia water can be used. At this time, the liquid temperature of the aqueous solution 7 may be room temperature, and the alkali concentration may be several% or less. The processing time may be several minutes. Further, as the management item of the aqueous solution 7, it is sufficient to manage the mixing date and time, the number of treatments, and the like. Therefore, the cleaning process of the substrate 10 can be performed very easily and safely.

【0025】ここで、上記図4に示すように、洗浄槽8
の液中に基板10を浸漬させると、先の洗浄工程S12
で酸化された金属系残留物200や、ゲート電極13及
びカソード16の金属表面に形成された酸化膜300な
どが剥離する。そして、これらの金属系残留物200や
酸化膜300が他の残留化合物400とともに基板10
の表面から除去される。このとき、ゲート電極13やカ
ソード16の表面ではこれを覆う酸化膜300だけが剥
離し、その下層の金属が反応することはない。よって、
ゲート電極13やカソード16の表面から酸化膜300
だけを選択的に剥離/除去することができる。また、ゲ
ート電極13やカソード16の金属表面に形成される酸
化膜300は上述のように厚さ5〜10nm程度と非常
に薄いため、アルカリ系の水溶液7で容易に除去するこ
とができる。
Here, as shown in FIG. 4, the cleaning tank 8
When the substrate 10 is dipped in the above liquid,
The metal-based residue 200 that has been oxidized in step 1, the oxide film 300 formed on the metal surfaces of the gate electrode 13 and the cathode 16, and the like are peeled off. Then, the metal-based residue 200 and the oxide film 300 together with other residual compounds 400 are added to the substrate 10.
Are removed from the surface of. At this time, only the oxide film 300 covering the surfaces of the gate electrode 13 and the cathode 16 is peeled off, and the metal in the underlying layer does not react. Therefore,
From the surface of the gate electrode 13 and the cathode 16 to the oxide film 300
Only can be selectively stripped / removed. Further, since the oxide film 300 formed on the metal surface of the gate electrode 13 and the cathode 16 is very thin with a thickness of about 5 to 10 nm as described above, it can be easily removed by the alkaline aqueous solution 7.

【0026】その後、処理回数と規定回数nとを比較し
(S14)、処理回数が規定回数nに満たない場合は上
記洗浄工程S12と酸化物除去工程S13を繰り返す。
規定回数nは複数回、さらに詳しくは数回程度(例え
ば、n=3)に設定される。これにより、洗浄工程S1
2と酸化物除去工程S13による組み合わせ処理が、複
数回にわたって繰り返し行われる。
Thereafter, the number of treatments is compared with the prescribed number n (S14), and if the number of treatments is less than the prescribed number n, the cleaning step S12 and the oxide removing step S13 are repeated.
The specified number of times n is set to a plurality of times, more specifically, a few times (for example, n = 3). Thereby, the cleaning step S1
The combination process of 2 and the oxide removing step S13 is repeatedly performed a plurality of times.

【0027】その後、処理回数が規定回数nに達する
と、FE素子におけるカソード電極11とゲート電極1
3間の短絡やリーク電流に関する電気的試験を行って、
その良否を判定する(S15)。この電気的試験では、
カソード電極11とゲート電極との間に、実動作時(カ
ソード16から電子を放出させるとき)と正負を逆にし
た測定電圧(逆バイアス)を印加し、その間のリーク電
流値を測定する。そして、測定によって得られたリーク
電流値と予め設定された許容電流値とを比較し、その比
較結果に基づいて、リーク電流値が許容電流値以下の場
合は“良(OK)”、許容電流値を超えていた場合は
“不良(NG)”と判定する。
After that, when the number of treatments reaches the prescribed number n, the cathode electrode 11 and the gate electrode 1 in the FE element are
Conduct an electrical test for short circuit and leakage current between 3
The quality is judged (S15). In this electrical test,
A measurement voltage (reverse bias) whose positive and negative values are reversed is applied between the cathode electrode 11 and the gate electrode during actual operation (when electrons are emitted from the cathode 16), and the leak current value during that time is measured. Then, the leak current value obtained by the measurement is compared with a preset allowable current value, and based on the comparison result, when the leak current value is equal to or less than the allowable current value, “OK”, the allowable current value is determined. If it exceeds the value, it is determined to be "defective (NG)".

【0028】上記電気的試験の測定結果において、“不
良”と判定された場合は先の洗浄工程S12に戻って上
記同様の処理を繰り返し、“良”と判定された場合はそ
の時点で一連の処理を終了し、次工程に進む。
In the measurement result of the electrical test, if it is determined to be "defective", the process returns to the previous cleaning step S12 and the same process is repeated, and if it is determined to be "good", a series of steps is performed at that time. The process ends and the process proceeds to the next step.

【0029】このように本発明の実施形態に係るFE素
子の製法方法では、素子形成工程S11後の洗浄工程S
12で基板10を酸素プラズマ又はオゾンにより洗浄す
ることにより残留有機化合物100を基板10の表面か
ら除去するとともに、その洗浄工程S12によって生じ
た酸化物(200,300)を酸化物除去工程S13で
のウェット洗浄処理で除去することにより、基板10の
表面に付着する残留物、特に、絶縁膜12のキャビティ
15内に残留する不要な有機化合物や金属粒子などを効
果的に除去することができる。これにより、カソード電
極11とゲート電極13間での短絡による素子欠陥やリ
ーク電流の発生を大幅に低減することができるととも
に、それらの電極11,13間に発生するリーク電流値
を大幅に削減することができる。その結果、平面型表示
装置では、FE素子の素子欠陥やリーク電流による電力
損失を低減し、省電力化を実現することが可能となる。
As described above, in the FE element manufacturing method according to the embodiment of the present invention, the cleaning step S after the element forming step S11 is performed.
In step 12, the residual organic compound 100 is removed from the surface of the substrate 10 by cleaning the substrate 10 with oxygen plasma or ozone, and the oxide (200, 300) generated in the cleaning step S12 is removed in the oxide removing step S13. By removing it by the wet cleaning treatment, it is possible to effectively remove the residue attached to the surface of the substrate 10, especially unnecessary organic compounds and metal particles remaining in the cavity 15 of the insulating film 12. As a result, the occurrence of element defects and leakage current due to a short circuit between the cathode electrode 11 and the gate electrode 13 can be significantly reduced, and the leakage current value generated between the electrodes 11 and 13 can be significantly reduced. be able to. As a result, in the flat-panel display device, it is possible to reduce the power loss due to the element defect of the FE element and the leak current and realize the power saving.

【0030】また、上記洗浄工程S12において、酸素
プラズマを用いた場合は、基板10に残留する有機化合
物を均一性良く酸化反応させて除去することができる。
さらに、酸素プラズマの照射によって基板10表面の濡
れ性が改善され、その後の酸化物除去工程(S13)で
酸化物と薬液(アルカリ系水溶液)との親和性が上がる
ため、基板10表面における酸化物の剥離効果を高める
ことができる。さらに、洗浄工程S12で使用するガス
(酸素)や酸化物除去工程S13で使用する薬液(アル
カリ系水溶液)は反応性が低いため、FE素子自身への
ダメージを小さく抑えることができる。
Further, in the cleaning step S12, when oxygen plasma is used, the organic compound remaining on the substrate 10 can be oxidized and removed with good uniformity.
Furthermore, the wettability of the surface of the substrate 10 is improved by the irradiation of oxygen plasma, and the affinity between the oxide and the chemical liquid (alkaline-based aqueous solution) is increased in the subsequent oxide removal step (S13). The peeling effect of can be enhanced. Furthermore, since the gas (oxygen) used in the cleaning step S12 and the chemical solution (alkali-based aqueous solution) used in the oxide removal step S13 have low reactivity, it is possible to suppress damage to the FE element itself.

【0031】なお、上記実施形態においては、洗浄工程
S12と酸化物除去工程S13による組み合わせ処理を
複数回繰り返して行うとしたが、本発明はこれに限ら
ず、規定回数nを1回として、その都度、短絡/リーク
電流の試験を行い、その試験結果から必要に応じて上記
組み合わせ処理を複数回行うようにしてもよい。
In the above embodiment, the combination process of the cleaning step S12 and the oxide removing step S13 is repeated a plurality of times, but the present invention is not limited to this, and the specified number of times n is one, A short circuit / leakage current test may be performed each time, and the above combination processing may be performed a plurality of times as necessary based on the test results.

【0032】ちなみに、本発明者らによる実験では次の
ような顕著な効果が得られている。先ず、実験条件とし
て、素子形成工程S11では、カソード材料としてタン
グステンを用い、円錐型のカソード16を形成した。ま
た、洗浄工程S12では、バレル型のプラズマアッシン
グ装置を用い、圧力;133Pa、出力;1kW、反応
性ガス;酸素(02)100%、温度;50〜60℃、
処理時間:3分の条件で、素子形成済みの基板10を酸
素プラズマにより洗浄処理した。また、酸化物除去工程
13では、0.5%濃度のアンモニア水を使用し、その
中に基板10を3分浸漬した。そうしたところ、1画素
中の1サブ領域における平均リーク電流値が、処理前の
平均リーク電流値との相対比で1/10以下に減少し、
さらに洗浄工程12と酸化物除去工程13による組み合
わせ処理を数回繰り返したところ、平均リーク電流値が
1/100以下まで減少した。以上の結果から、洗浄工
程S12と酸化物除去工程13の組み合わせが、素子形
成後の基板10から残留有機化合物や金属系残留物を除
去するのに非常に有効で、リーク電流の低減に多大な効
果を発揮することが確認された。
By the way, the following remarkable effects have been obtained in the experiments by the present inventors. First, as an experimental condition, in the element forming step S11, a conical cathode 16 was formed by using tungsten as a cathode material. In the cleaning step S12, a barrel-type plasma ashing device is used, pressure: 133 Pa, output: 1 kW, reactive gas: oxygen (0 2 ) 100%, temperature: 50-60 ° C.
Treatment time: Under the condition of 3 minutes, the element-formed substrate 10 was washed with oxygen plasma. In addition, in the oxide removing step 13, ammonia water having a concentration of 0.5% was used, and the substrate 10 was immersed therein for 3 minutes. As a result, the average leak current value in one sub-region in one pixel is reduced to 1/10 or less in the relative ratio to the average leak current value before processing,
Further, when the combination process including the cleaning process 12 and the oxide removing process 13 was repeated several times, the average leak current value decreased to 1/100 or less. From the above results, the combination of the cleaning step S12 and the oxide removal step 13 is very effective in removing the residual organic compound and the metal-based residue from the substrate 10 after the element formation, and greatly reduces the leakage current. It was confirmed that the effect was exhibited.

【0033】また、本発明者らによる実験では、上記洗
浄工程S12及び酸化物除去工程S13を経たFE素子
を熱処理(加熱)したときに、その処理前後でリーク電
流値に若干の変化が現れることも判明した。即ち、熱処
理前に比較して熱処理後のリーク電流値が若干上昇する
ことが確認された。この理由は、上記洗浄工程S12及
び酸化物除去工程S13による処理で完全に除去しきれ
なかった余分な残留物が熱処理によって基板10の表面
に現れるためと考えられる。
Further, in an experiment conducted by the present inventors, when the FE element that has undergone the cleaning step S12 and the oxide removing step S13 is heat-treated (heated), a slight change in the leakage current value appears before and after the treatment. Was also found. That is, it was confirmed that the leakage current value after the heat treatment was slightly higher than that before the heat treatment. The reason for this is considered to be that an extra residue, which cannot be completely removed by the cleaning process S12 and the oxide removing process S13, appears on the surface of the substrate 10 by the heat treatment.

【0034】そこで、本発明の他の実施形態において
は、図5に示すフローチャートにしたがってFE素子を
製造することとした。先ず、図中の素子形成工程S21
〜処理回数の判定工程S24までの処理は、上記実施形
態における素子形成工程S11〜処理回数の判定工程S
14までの処理と同様に行われる。
Therefore, in another embodiment of the present invention, the FE element is manufactured according to the flow chart shown in FIG. First, the element forming step S21 in the figure
The processes up to the process count determination step S24 are the element forming process S11 to the process count determination process S in the above embodiment.
The process up to 14 is performed.

【0035】次いで、基板10の加熱処理が済んでいる
か否かを確認し(S25)、済んでいない場合は加熱工
程S26で基板10を加熱する。この加熱工程S26で
は真空加熱炉などを利用可能である。また、処理温度は
400℃以下(例えば、300〜400℃)、処理時間
は数時間以内でよい。加熱工程S26では一度に大量の
基板10を加熱炉に投入して処理する、いわゆるバッチ
処理が可能であるため、単位個数当たりの処理時間とし
ては短くなる。この加熱工程S26での熱処理により、
基板10の表面に余分な残留物が現れると考えられる。
Next, it is confirmed whether or not the heat treatment of the substrate 10 is completed (S25), and if not, the substrate 10 is heated in the heating step S26. In this heating step S26, a vacuum heating furnace or the like can be used. The treatment temperature may be 400 ° C. or lower (for example, 300 to 400 ° C.), and the treatment time may be within several hours. In the heating step S26, so-called batch processing is possible, in which a large number of substrates 10 are put into the heating furnace at one time for processing, so the processing time per unit number is shortened. By the heat treatment in this heating step S26,
It is considered that extra residue appears on the surface of the substrate 10.

【0036】そこで、その後の表層部除去工程S27で
は、上述した加熱処理により生じる余分な残留物を絶縁
膜12の表層部とともに除去する。この表層部除去工程
S27においては、フッ酸水溶液を用いたウェット洗浄
装置を利用可能である。このウェット洗浄装置を利用す
る場合は、フッ酸水溶液を貯溜した洗浄槽の中に基板1
0を浸漬させる。フッ酸水溶液の液温は常温でよく、フ
ッ酸濃度も数%以下の濃度で構わない。また、処理時間
も1分程度でよい。このフッ酸処理により、絶縁膜12
の表層部のSiO2が薄く溶解される。そのため、絶縁
膜12の表面に付着している残留物を、当該絶縁膜12
の表層部ごと除去することができる。
Therefore, in the subsequent surface layer removing step S27, the excess residue generated by the above heat treatment is removed together with the surface layer of the insulating film 12. In this surface layer removal step S27, a wet cleaning device using a hydrofluoric acid aqueous solution can be used. When using this wet cleaning device, the substrate 1 is placed in a cleaning tank that stores a hydrofluoric acid aqueous solution.
Soak 0. The liquid temperature of the hydrofluoric acid aqueous solution may be room temperature, and the concentration of hydrofluoric acid may be several% or less. Further, the processing time may be about 1 minute. By this hydrofluoric acid treatment, the insulating film 12
SiO 2 in the surface layer portion of is dissolved thinly. Therefore, the residue adhering to the surface of the insulating film 12 is removed by the insulating film 12 concerned.
The entire surface layer can be removed.

【0037】続いて、FE素子におけるカソード電極1
1とゲート電極13間の短絡やリーク電流に関する電気
的試験を行って、その良否を判定する(S28)。この
電気的試験による判定処理は、先の実施形態における判
定処理(S15)と同様に行われる。
Then, the cathode electrode 1 in the FE element
An electrical test for a short circuit between 1 and the gate electrode 13 and a leakage current is performed to determine the quality (S28). The determination process by this electrical test is performed in the same manner as the determination process (S15) in the above embodiment.

【0038】上記電気的試験の判定結果において、“不
良”と判定された場合は先の洗浄工程S22に戻って同
様の処理を繰り返し、“良”と判定された場合はその時
点で一連の処理を終了し、次工程に進む。ちなみに、図
5に示す製造フローにおいて電気的試験で“不良”と判
定され、洗浄工程S22に戻った場合は、それ以前の段
階で基板10の加熱処理が済んでいるため、加熱工程S
26と表層部除去工程S27が繰り返し行われることは
ない。ただし、電気的試験の判定でリーク電流が2度以
上にわたって“不良”と判定された場合などでは、必要
に応じて、加熱工程S26と表層部除去工程S27によ
る組み合わせ処理を複数回行い、これによって残留物の
除去効果を上げるようにしてもよい。
If the result of the electrical test is "defective", the process returns to the previous cleaning step S22 and the same process is repeated. If "good" is determined, a series of processes is performed at that time. Is completed and the process proceeds to the next step. By the way, in the manufacturing flow shown in FIG. 5, when it is judged as “defective” by the electrical test and the process returns to the cleaning step S22, the heating process of the substrate 10 has been completed at the stage before that, so the heating process S
26 and the surface layer removing step S27 are not repeated. However, when the leakage current is judged to be “defective” twice or more in the electric test, the combination process of the heating step S26 and the surface layer removing step S27 is performed a plurality of times as necessary, and thus, You may make it improve the removal effect of a residue.

【0039】このように本発明の他の実施形態に係るF
E素子の製造方法では、先の実施形態と同様に洗浄工程
S22及び酸化物除去工程S23による有機系、金属系
の残留物除去効果に加えて、加熱工程S26と表層部除
去工程27による残留物の除去効果が得られるため、熱
処理によるリーク電流の変化(増加)を確実に防止する
ことができる。
Thus, the F according to another embodiment of the present invention
In the method for manufacturing the E element, in addition to the effect of removing the organic and metal residues by the cleaning step S22 and the oxide removing step S23 as in the previous embodiment, the residue by the heating step S26 and the surface layer removing step 27 is added. As a result, the change (increase) in the leak current due to the heat treatment can be reliably prevented.

【0040】また、FE素子を用いた平面型表示装置の
製造工程には、上記基板10をベースに構成されたカソ
ード基板とこれに対向するアノード基板を真空状態に封
止する封止工程があり、この封止工程で排気(脱ガス)
のための熱処理が加えられるが、その前の素子製造段階
で上述のように基板10を加熱し、これによって現れる
余分な残留物を除去しておくことにより、封止工程での
熱処理によるリーク電流の上昇やFE素子の特性変動を
未然に防止することができる。
Further, in the manufacturing process of the flat-panel display device using the FE element, there is a sealing process for sealing the cathode substrate constituted of the substrate 10 and the anode substrate facing the cathode substrate in a vacuum state. Exhaust (degas) in this sealing process
The substrate 10 is heated as described above in the element manufacturing stage before that, and the excess residue that appears due to this is removed, so that the leakage current due to the heat treatment in the sealing process is increased. It is possible to prevent an increase in the power consumption and a change in the characteristics of the FE element.

【0041】[0041]

【発明の効果】以上説明したように本発明によれば、素
子形成工程で素子形成がなされた基板を洗浄工程で酸素
プラズマ又はオゾンにより洗浄した後、その洗浄工程で
の酸化反応により基板に生じた酸化物を酸化物除去工程
で除去することにより、素子形成段階で基板に残留する
不要な有機化合物や金属粒子等の付着物を基板表面から
効率良く除去することができる。これにより、電界放出
型電子放出素子を製造するにあたって、カソード電極と
ゲート電極間での短絡による素子欠陥やリーク電流の発
生を低減し、かつリーク電流値を大幅に削減することが
可能となる。
As described above, according to the present invention, a substrate on which elements are formed in the element forming step is washed with oxygen plasma or ozone in the washing step, and then is generated on the substrate by an oxidation reaction in the washing step. By removing the oxides in the oxide removing step, it is possible to efficiently remove unnecessary deposits such as organic compounds and metal particles remaining on the substrate from the substrate surface during the element formation stage. This makes it possible to reduce the occurrence of element defects and leakage current due to a short circuit between the cathode electrode and the gate electrode and to significantly reduce the leakage current value when manufacturing the field emission electron-emitting device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る電界放出型電子放出素子の製造方
法を用いて得られる平面型表示装置の構成を説明する図
である。
FIG. 1 is a diagram illustrating a configuration of a flat-panel display device obtained by using a method for manufacturing a field emission electron-emitting device according to the present invention.

【図2】本発明の実施形態に係るFE素子の製造手順を
示すフローチャートである。
FIG. 2 is a flowchart showing a manufacturing procedure of the FE element according to the embodiment of the present invention.

【図3】洗浄工程での素子状態を説明する模式図であ
る。
FIG. 3 is a schematic diagram illustrating an element state in a cleaning process.

【図4】酸化物除去工程での素子状態を説明する模式図
である。
FIG. 4 is a schematic diagram illustrating an element state in an oxide removing step.

【図5】本発明の他の実施形態に係るFE素子の製造方
法を示すフローチャートである。
FIG. 5 is a flowchart showing a method of manufacturing an FE element according to another embodiment of the present invention.

【図6】電界放出型電子放出素子の構成を構成を示す断
面図である。
FIG. 6 is a cross-sectional view showing a structure of a field emission electron-emitting device.

【図7】電界放出型電子放出素子の製造プロセスを説明
する図である。
FIG. 7 is a diagram illustrating a manufacturing process of the field emission electron-emitting device.

【符号の説明】[Explanation of symbols]

10…基板、11…カソード電極、12…絶縁膜、13
…ゲート電極、14…開口部、15…キャビティ、16
…カソード
10 ... Substrate, 11 ... Cathode electrode, 12 ... Insulating film, 13
... gate electrode, 14 ... opening, 15 ... cavity, 16
… Cathode

フロントページの続き (72)発明者 浦園 丈展 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 5C031 DD17 DD19 Continued front page    (72) Inventor Takeshi Urazono             6-735 Kita-Shinagawa, Shinagawa-ku, Tokyo Soni             -Inside the corporation F-term (reference) 5C031 DD17 DD19

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 基板上にカソード電極、絶縁膜及びゲー
ト電極を積層状態で形成するとともに、前記ゲート電極
に形成した開口部を通して前記絶縁膜にキャビティを形
成し、かつ前記キャビティ内にカソードを形成してなる
電界放出型電子放出素子を形成する素子形成工程と、 前記素子形成工程によって素子形成がなされた前記基板
を酸素プラズマ又はオゾンによって洗浄する洗浄工程
と、 前記洗浄工程によって前記基板に生じた酸化物を除去す
る酸化物除去工程とを含むことを特徴とする電界放出型
電子放出素子の製造方法。
1. A cathode electrode, an insulating film and a gate electrode are formed in a stacked state on a substrate, a cavity is formed in the insulating film through an opening formed in the gate electrode, and a cathode is formed in the cavity. An element forming step of forming a field emission type electron-emitting device formed by: a cleaning step of cleaning the substrate on which the element is formed by the element forming step with oxygen plasma or ozone; and a cleaning step generated on the substrate. A method of manufacturing a field emission electron-emitting device, comprising: an oxide removing step of removing oxide.
【請求項2】 前記洗浄工程と前記酸化物除去工程によ
る組み合わせ処理を複数回行うことを特徴とする請求項
1記載の電界放出型電子放出素子の製造方法。
2. The method of manufacturing a field emission electron-emitting device according to claim 1, wherein the combination process including the cleaning process and the oxide removing process is performed a plurality of times.
【請求項3】 前記酸化物除去工程の後に前記基板を加
熱する加熱工程と、前記加熱工程の後に前記絶縁膜の表
層部を取り除く表層部除去工程とを含むことを特徴とす
る請求項1記載の電界放出型電子放出素子の製造方法。
3. The method according to claim 1, further comprising a heating step of heating the substrate after the oxide removing step and a surface layer removing step of removing a surface layer portion of the insulating film after the heating step. Of manufacturing a field emission type electron-emitting device of.
【請求項4】 前記素子形成工程において前記キャビテ
ィ内に形成されるカソードが円錐型カソードであること
を特徴とする請求項1記載の電界放出型電子放出素子の
製造方法。
4. The method of manufacturing a field emission electron-emitting device according to claim 1, wherein the cathode formed in the cavity in the device forming step is a conical cathode.
【請求項5】 前記加熱工程と前記表層部除去工程によ
る組み合わせ処理を複数回行うことを特徴とする請求項
3記載の電界放出型電子放出素子の製造方法。
5. The method of manufacturing a field emission electron-emitting device according to claim 3, wherein the combination process of the heating step and the surface layer removing step is performed a plurality of times.
JP2001346917A 2001-11-13 2001-11-13 Method of manufacturing field emission electron-emitting device Expired - Fee Related JP3525924B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001346917A JP3525924B2 (en) 2001-11-13 2001-11-13 Method of manufacturing field emission electron-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001346917A JP3525924B2 (en) 2001-11-13 2001-11-13 Method of manufacturing field emission electron-emitting device

Publications (2)

Publication Number Publication Date
JP2003151427A true JP2003151427A (en) 2003-05-23
JP3525924B2 JP3525924B2 (en) 2004-05-10

Family

ID=19159996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001346917A Expired - Fee Related JP3525924B2 (en) 2001-11-13 2001-11-13 Method of manufacturing field emission electron-emitting device

Country Status (1)

Country Link
JP (1) JP3525924B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006092827A (en) * 2004-09-22 2006-04-06 Canon Inc Manufacturing method of electron beam apparatus, and the electron beam apparatus
KR100683789B1 (en) 2005-06-27 2007-02-20 삼성에스디아이 주식회사 Method for preparing an emitter, an emitter prepared by the method and an electron emission device employing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006092827A (en) * 2004-09-22 2006-04-06 Canon Inc Manufacturing method of electron beam apparatus, and the electron beam apparatus
JP4579630B2 (en) * 2004-09-22 2010-11-10 キヤノン株式会社 Electron beam apparatus manufacturing method and electron beam apparatus
KR100683789B1 (en) 2005-06-27 2007-02-20 삼성에스디아이 주식회사 Method for preparing an emitter, an emitter prepared by the method and an electron emission device employing the same

Also Published As

Publication number Publication date
JP3525924B2 (en) 2004-05-10

Similar Documents

Publication Publication Date Title
US20040043219A1 (en) Pattern forming method for carbon nanotube, and field emission cold cathode and method of manufacturing the cold cathode
EP0871211A2 (en) Plasma treatment method and manufacturing method of semiconductor device
US6540898B2 (en) Method and system for manufacture of field emission display
JP2002140979A (en) Field electron emitting device and its manufacturing method
JP2733452B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
EP0998597B1 (en) Field emitter fabrication using open circuit electrochemical lift off
KR20020003709A (en) Field Emission Display Device and Method for fabricating the same
JP3525924B2 (en) Method of manufacturing field emission electron-emitting device
JP3079352B2 (en) Vacuum hermetic element using NbN electrode
JP2001143608A (en) Method of forming carbon thin film, method of fabricating cold cathode field emission element, and method of manufacturing image display using it
JP2004288547A (en) Field emission type electron source, its manufacturing method, and image display device
JP2008078161A (en) Cold-cathode flat panel display
JP2009146751A (en) Electron emission device, electron source, and image display apparatus
JP2001023505A (en) Inspection of cathode panel for cold cathode field electron emission display
JP4214617B2 (en) Inspection method of cathode panel for cold cathode field emission display
JP3669291B2 (en) Manufacturing method of field emission electron source
JP4235058B2 (en) Manufacturing method of display device
JP4886173B2 (en) Manufacturing method of electron source
JP2004178839A (en) Forming method of auxiliary electrode
JPH05160078A (en) Dry etching method
JP2003249162A (en) Cold cathode field electron emission element and method for manufacturing the same, and cold cathode field electron emission display device
KR0163483B1 (en) Manufacturing method for diamond tip field emitter with molding technology
CN114879455A (en) Method for removing photoresist
JP2005078850A (en) Carbon ultra fine cold cathode and its manufacturing method
JPH07273430A (en) Manufacture of electric wiring board

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees