JP2001023505A - Inspection of cathode panel for cold cathode field electron emission display - Google Patents

Inspection of cathode panel for cold cathode field electron emission display

Info

Publication number
JP2001023505A
JP2001023505A JP19183299A JP19183299A JP2001023505A JP 2001023505 A JP2001023505 A JP 2001023505A JP 19183299 A JP19183299 A JP 19183299A JP 19183299 A JP19183299 A JP 19183299A JP 2001023505 A JP2001023505 A JP 2001023505A
Authority
JP
Japan
Prior art keywords
gate electrode
electrode
cathode
material layer
electron emission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP19183299A
Other languages
Japanese (ja)
Inventor
Koyo Kamiide
幸洋 上出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP19183299A priority Critical patent/JP2001023505A/en
Publication of JP2001023505A publication Critical patent/JP2001023505A/en
Abandoned legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02WCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO WASTEWATER TREATMENT OR WASTE MANAGEMENT
    • Y02W30/00Technologies for solid waste management
    • Y02W30/50Reuse, recycling or recovery technologies
    • Y02W30/82Recycling of waste of electrical or electronic equipment [WEEE]

Abstract

PROBLEM TO BE SOLVED: To provide a method of inspecting a cathode panel of a cold cathode field electron emission display (a method of eliminating/correcting short circuits) which can substantially and surely eliminate defective field emission elements. SOLUTION: In this inspection method, a voltage is applied between an electron emission part 26 and a gate electrode 24 of a cathode panel where a plurality of cold cathode field electron emission elements composed of the electron emission parts 26 and the gate electrodes 24 are formed on a support 21. When the electron emission part 26 and the gate electrode 24 are short-circuited, the short circuit 24, 26, 30 is vaporized or evaporated by the heat generated, and thus the short circuit between the electron emission part 26 and the gate electrode 24 is made nonconductive.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、冷陰極電界電子放
出表示装置用のカソード・パネルの検査方法に関する。
The present invention relates to a method for inspecting a cathode panel for a cold cathode field emission display.

【0002】[0002]

【従来の技術】現在主流の陰極線管(CRT)に代わる
画像表示装置として、平面型(フラットパネル形式)の
表示装置が種々検討されている。このような平面型の表
示装置として、液晶表示装置(LCD)、エレクトロル
ミネッセンス表示装置(ELD)、プラズマ表示装置
(PDP)を例示することができる。また、熱的励起に
よらず固体から真空中に電子を放出することが可能な冷
陰極電界電子放出表示装置、所謂フィールド・エミッシ
ョン・ディスプレイ(FED)も提案されており、高解
像度、高輝度のカラー表示、及び低消費電力の観点から
注目を集めている。
2. Description of the Related Art Various types of flat-panel (flat-panel) display devices have been studied as image display devices to replace the current mainstream cathode ray tube (CRT). Examples of such a flat display device include a liquid crystal display device (LCD), an electroluminescence display device (ELD), and a plasma display device (PDP). Also, a cold cathode field emission display (FED) capable of emitting electrons from a solid into a vacuum without thermal excitation has been proposed. Attention has been paid to color display and low power consumption.

【0003】冷陰極電界電子放出表示装置(以下、表示
装置と略称する場合がある)は、一般に、2次元マトリ
クス状に配列された各画素に対応して電子放出領域が形
成された冷陰極電界電子放出表示装置用のカソード・パ
ネル(以下、カソード・パネルと略称する場合がある)
と、電子放出領域から放出された電子との衝突により励
起されて発光する蛍光体層を有するアノード・パネルと
が、真空層を介して対向配置された構成を有する。カソ
ード・パネル上に形成された各電子放出領域は、通常、
1つあるいは複数の冷陰極電界電子放出素子(以下、電
界放出素子と略称する場合がある)から構成されてい
る。
[0003] A cold cathode field emission display (hereinafter sometimes abbreviated as a display) is generally a cold cathode field emission display in which an electron emission region is formed corresponding to each pixel arranged in a two-dimensional matrix. Cathode panel for electron emission display (hereinafter sometimes abbreviated as cathode panel)
And an anode panel having a phosphor layer that emits light when excited by collision with electrons emitted from the electron emission region, and is arranged to face each other via a vacuum layer. Each electron emission region formed on the cathode panel is usually
It comprises one or more cold cathode field emission devices (hereinafter sometimes abbreviated as field emission devices).

【0004】電界放出素子は、一般に、スピント型、エ
ッジ型及び平面型に分類することができる。
[0004] In general, field emission devices can be classified into Spindt type, edge type and planar type.

【0005】一例として、スピント型電界放出素子を適
用した表示装置の概念図を図1に示し、カソード・パネ
ル10及びアノード・パネル60の一部分の模式的な分
解斜視図を図2に示す。かかる表示装置を構成するスピ
ント型電界放出素子は、支持体21に形成されたカソー
ド電極22と、絶縁層23と、絶縁層23上に形成され
たゲート電極24と、ゲート電極24及び絶縁層23を
貫通して設けられた開口部25内に形成された円錐形の
電子放出電極(エミッタ電極)26から構成されてい
る。電子放出電極26が所定数、2次元マトリクス状に
配列されて、1画素を構成する電子放出領域12が構成
される。カソード電極22は、第1の方向に延びるスト
ライプ状であり、ゲート電極24は、第1の方向とは異
なる第2の方向に延びるストライプ状である(図2参
照)。ストライプ状のカソード電極22とストライプ状
のゲート電極24とが重複する領域が、電子放出領域1
2に相当する。カソード・パネル10は、支持体21、
及び、かかる複数の電子放出領域12から構成されてい
る。
As an example, FIG. 1 is a conceptual diagram of a display device to which a Spindt-type field emission device is applied, and FIG. 2 is a schematic exploded perspective view of a part of a cathode panel 10 and an anode panel 60. A Spindt-type field emission device constituting such a display device includes a cathode electrode 22 formed on a support 21, an insulating layer 23, a gate electrode 24 formed on the insulating layer 23, a gate electrode 24 and the insulating layer 23. And a conical electron emission electrode (emitter electrode) 26 formed in an opening 25 provided therethrough. A predetermined number of the electron emission electrodes 26 are arranged in a two-dimensional matrix to form the electron emission region 12 forming one pixel. The cathode electrode 22 has a stripe shape extending in a first direction, and the gate electrode 24 has a stripe shape extending in a second direction different from the first direction (see FIG. 2). The region where the striped cathode electrode 22 and the striped gate electrode 24 overlap is the electron emission region 1
Equivalent to 2. The cathode panel 10 includes a support 21,
And, it is composed of the plurality of electron emission regions 12.

【0006】一方、アノード・パネル60は、基板61
上に所定のパターンを有する蛍光体層62(具体的に
は、図2に示すように、赤色を発光する蛍光体層62
B、緑色を発光する蛍光体層62G、及び、青色を発光
する蛍光体層62B)が形成され、蛍光体層62がアノ
ード電極63で覆われた構造を有する。尚、これらの蛍
光体層62R,62G,62Bの間は、カーボン等の光
吸収性材料から成るブラック・マトリクス64で埋め込
まれており、表示画像の色濁りが防止されている。基板
61上における蛍光体層62とアノード電極63の積層
順を上記と逆にしても構わないが、この場合には、表示
装置の観察面側から見てアノード電極63が蛍光体層6
2の手前に来るため、アノード電極63をITO(イン
ジウム・錫酸化物)等の透明導電材料にて構成する必要
がある。
On the other hand, the anode panel 60 comprises a substrate 61
The phosphor layer 62 having a predetermined pattern thereon (specifically, as shown in FIG. 2, the phosphor layer 62 emitting red light)
B, a phosphor layer 62G that emits green light, and a phosphor layer 62B that emits blue light) are formed, and the phosphor layer 62 is covered with an anode electrode 63. The phosphor layers 62R, 62G, and 62B are buried with a black matrix 64 made of a light-absorbing material such as carbon to prevent a displayed image from being turbid. The stacking order of the phosphor layer 62 and the anode electrode 63 on the substrate 61 may be reversed, but in this case, the anode electrode 63 is
Since it comes before the anode 2, the anode electrode 63 needs to be made of a transparent conductive material such as ITO (indium tin oxide).

【0007】走査回路からカソード電極22に電圧を印
加し、制御回路からゲート電極24に電圧を印加し、カ
ソード電極22とゲート電極24との間の電位差により
生じた電界によって電子放出部に相当する電子放出電極
26の先端から電子が量子トンネル効果に基づき放出さ
れる。そして、電子は、アノード・パネル60に設けら
れたアノード電極63に引き付けられ、アノード電極6
3と透明基板61との間に形成された発光体層である蛍
光体層62に衝突する。尚、アノード電極63には加速
電源から正の電位が加えられる。その結果、蛍光体層6
2が励起されて発光し、所望の画像を得ることができ
る。電界放出素子の動作は、基本的に、ゲート電極24
に印加される電圧によって制御される。
[0007] A voltage is applied to the cathode electrode 22 from the scanning circuit, a voltage is applied to the gate electrode 24 from the control circuit, and the field corresponds to an electron emission portion by an electric field generated by a potential difference between the cathode electrode 22 and the gate electrode 24. Electrons are emitted from the tip of the electron emission electrode 26 based on the quantum tunnel effect. Then, the electrons are attracted to the anode 63 provided on the anode panel 60, and the anode 6
It collides with a phosphor layer 62 which is a light emitting layer formed between the transparent substrate 3 and the transparent substrate 61. Note that a positive potential is applied to the anode electrode 63 from an acceleration power supply. As a result, the phosphor layer 6
2 is excited to emit light, and a desired image can be obtained. The operation of the field emission device basically depends on the gate electrode 24.
Is controlled by the voltage applied to

【0008】図1及び図2に示した表示装置におけるス
ピント型電界放出素子の製造方法の概要を、以下、支持
体等の模式的な一部端面図である図7及び図8を参照し
ながら説明する。この製造方法は、基本的には、円錐形
の電子放出電極26を金属材料の垂直蒸着により形成す
る方法である。即ち、開口部25に対して蒸着粒子は垂
直に入射するが、開口端付近に形成されるオーバーハン
グ状の堆積物による遮蔽効果を利用して、開口部25の
底部に到達する蒸着粒子の量を漸減させ、円錐形の堆積
物である電子放出電極26を自己整合的に形成する。こ
こでは、不要なオーバーハング状の堆積物の除去を容易
とするために、ゲート電極24上に剥離層27を予め形
成しておく方法について、図7及び図8を参照して説明
する。
An outline of a method of manufacturing a Spindt-type field emission device in the display device shown in FIGS. 1 and 2 will be described below with reference to FIGS. 7 and 8 which are schematic partial end views of a support and the like. explain. This manufacturing method is basically a method of forming the conical electron emission electrode 26 by vertical vapor deposition of a metal material. That is, the vapor deposition particles enter the opening 25 perpendicularly, but the amount of the vapor deposition particles reaching the bottom of the opening 25 by utilizing the shielding effect of the overhanging deposit formed near the opening end. Is gradually reduced, and the electron emission electrode 26 which is a conical deposit is formed in a self-aligned manner. Here, a method of forming a release layer 27 on the gate electrode 24 in advance to facilitate removal of unnecessary overhang-like deposits will be described with reference to FIGS.

【0009】[工程−100]先ず、例えばガラス基板
から成る支持体21の上に、例えばポリシリコンから成
るカソード電極用導電材料層をプラズマCVD法にて製
膜した後、リソグラフィ技術及びドライエッチング技術
に基づきカソード電極用導電材料層をパターニングして
カソード電極22を形成する。パターニングされたカソ
ード電極用導電材料層22Aはストライプ形状を有す
る。その後、全面にSiO2から成る絶縁層23をCV
D法にて、ゲート電極用導電材料層(例えば、アルミニ
ウム層)をスパッタ法にて、順次製膜し、次いで、ゲー
ト電極用導電材料層をリソグラフィ技術及びドライエッ
チング技術にてパターニングすることによって、ゲート
電極用導電材料層から成り、開口部25を有するゲート
電極24を形成する。具体的には、ゲート電極24はア
ルミニウムから構成されている。パターニングされたゲ
ート電極用導電材料層24Aはストライプ形状を有す
る。その後、ゲート電極24をエッチング用マスクとし
て用いて、絶縁層23に、例えば直径1μm程度の開口
部25を形成する(図7の(A)参照)。尚、ストライ
プ状のカソード電極用導電材料層22Aは第1の方向に
延び、ストライプ状のゲート電極用導電材料層24Aは
第1の方向とは異なる第2の方向に延び、例えば、第1
の方向と第2の方向とは直角の関係にある。
[Step-100] First, a conductive material layer for a cathode electrode made of, for example, polysilicon is formed on a support 21 made of, for example, a glass substrate by a plasma CVD method, and then a lithography technique and a dry etching technique are used. The cathode electrode 22 is formed by patterning the cathode electrode conductive material layer based on the above. The patterned conductive material layer for cathode electrode 22A has a stripe shape. After that, the insulating layer 23 made of SiO 2 is
In method D, a conductive material layer for a gate electrode (for example, an aluminum layer) is sequentially formed by a sputtering method, and then, the conductive material layer for a gate electrode is patterned by a lithography technique and a dry etching technique. A gate electrode 24 made of a conductive material layer for a gate electrode and having an opening 25 is formed. Specifically, gate electrode 24 is made of aluminum. The patterned gate electrode conductive material layer 24A has a stripe shape. Thereafter, using the gate electrode 24 as an etching mask, an opening 25 having a diameter of, for example, about 1 μm is formed in the insulating layer 23 (see FIG. 7A). The stripe-shaped conductive material layer for cathode electrode 22A extends in the first direction, and the stripe-shaped conductive material layer for gate electrode 24A extends in a second direction different from the first direction.
And the second direction are in a right angle relationship.

【0010】[工程−110]次に、支持体21を回転
させながらゲート電極24上を含む絶縁層23上にニッ
ケル(Ni)を斜め蒸着することにより、剥離層27を
形成する(図7の(B)参照)。このとき、支持体21
の法線に対する蒸着粒子の入射角を十分に大きく選択す
ることにより(例えば、入射角65度〜85度)、開口
部25の底部にニッケルを殆ど堆積させることなく、ゲ
ート電極24の上に剥離層27を形成することができ
る。剥離層27は、開口部25の開口端から庇状に張り
出しており、これによって開口部25が実質的に縮径さ
れる。
[Step-110] Next, nickel (Ni) is obliquely vapor-deposited on the insulating layer 23 including the gate electrode 24 while rotating the support 21 to form a peeling layer 27 (see FIG. 7). (B)). At this time, the support 21
By selecting a sufficiently large incident angle of the vapor deposition particles with respect to the normal line (for example, an incident angle of 65 to 85 degrees), the nickel is hardly deposited on the bottom of the opening 25 and peeled off on the gate electrode 24. Layer 27 can be formed. The release layer 27 projects from the opening end of the opening 25 in an eaves-like manner, whereby the diameter of the opening 25 is substantially reduced.

【0011】[工程−120]次に、全面に例えば導電
材料としてモリブデン(Mo)を垂直蒸着する(入射角
3度〜10度)。このとき、図8の(A)に示すよう
に、剥離層27上でオーバーハング形状を有する導電材
料層28が成長するに伴い、開口部25の実質的な直径
が次第に縮小されるので、開口部25の底部において堆
積に寄与する蒸着粒子は、次第に開口部25の中央付近
を通過するものに限られるようになる。その結果、開口
部25の底部には円錐形の堆積物が形成され、この円錐
形の堆積物が電子放出電極26となる。
[Step-120] Next, for example, molybdenum (Mo) is vertically deposited as a conductive material on the entire surface (incident angle: 3 to 10 degrees). At this time, as shown in FIG. 8A, as the conductive material layer 28 having the overhang shape grows on the separation layer 27, the substantial diameter of the opening 25 is gradually reduced. The deposition particles contributing to deposition at the bottom of the portion 25 gradually become limited to those passing near the center of the opening 25. As a result, a conical deposit is formed at the bottom of the opening 25, and the conical deposit becomes the electron emission electrode 26.

【0012】[工程−130]その後、リフト・オフ法
にて剥離層27をゲート電極24の表面から剥離し、ゲ
ート電極24の上方の導電材料層28を選択的に除去す
る(図8の(B)参照)。こうして、複数のスピント型
電界放出素子が形成されたカソード・パネルを得ること
ができる。
[Step-130] Thereafter, the peeling layer 27 is peeled off from the surface of the gate electrode 24 by the lift-off method, and the conductive material layer 28 above the gate electrode 24 is selectively removed ((FIG. 8) B)). Thus, a cathode panel on which a plurality of Spindt-type field emission devices are formed can be obtained.

【0013】[0013]

【発明が解決しようとする課題】ところで、大型の表示
装置を製造するためには、極めて清浄な処理と高い加工
精度が要求される。例えば、38万画素のカラー表示装
置を製造するためには114万の電子放出領域を形成す
る必要がある。また、スピント型電界放出素子から表示
装置を構成する場合には、1つの電子放出領域を数十乃
至千個程度のスピント型電界放出素子から構成しなけれ
ばならない。従って、数μm未満にそれぞれが近接した
数千万以上の微細な電界放出素子を作製する必要があ
る。
By the way, in order to manufacture a large-sized display device, extremely clean processing and high processing accuracy are required. For example, in order to manufacture a color display device having 380,000 pixels, it is necessary to form 1.14 million electron emission regions. Further, when a display device is composed of Spindt-type field emission devices, one electron emission region must be composed of about several tens to 1,000 Spindt-type field emission devices. Therefore, it is necessary to fabricate tens of millions or more of fine field emission devices, each of which is close to less than several μm.

【0014】然るに、上述のスピント型電界放出素子の
製造工程においては、大面積の表示装置を製造するため
に大面積の支持体(例えば、ガラス基板)全体に亙って
剥離層27の剥離を行う必要があるが、かかる剥離層2
7の剥離は電界放出素子の欠陥発生の原因となる。ま
た、ドライプロセスにおいても、大面積の支持体の加工
に際して反応生成物の蓄積量が増加し、パーティクルに
より電界放出素子に欠陥が発生し易くなる。ゲート電極
24と電子放出電極26との間に導電性異物が存在する
と、ゲート電極24と電子放出電極26とが短絡する結
果、電界放出素子から電子が放出されなくなり、表示装
置においては暗点(滅点)が出現する。カソード・パネ
ルにおいては、通常、複数の電子放出領域が1次元的
(ストライプ状)に配列された電子放出領域列が複数並
置されているので、電界放出素子の短絡が発生すると、
かかる電界放出素子を含むストライプ状の電子放出領域
列の一列全体の完全なる表示が出来なくなる場合もあ
る。
However, in the manufacturing process of the above-mentioned Spindt-type field emission device, in order to manufacture a large-area display device, the exfoliation layer 27 is peeled over a large-area support (for example, a glass substrate). It is necessary to perform such release layer 2
The peeling of 7 causes a defect of the field emission device. Further, also in the dry process, the amount of accumulated reaction products increases when processing a large-area support, and particles tend to cause defects in the field emission device. If a conductive foreign substance is present between the gate electrode 24 and the electron emission electrode 26, the gate electrode 24 and the electron emission electrode 26 are short-circuited, so that electrons are not emitted from the field emission element, and a dark spot ( A dark spot) appears. In a cathode panel, usually, a plurality of electron emission region rows in which a plurality of electron emission regions are arranged one-dimensionally (stripes) are juxtaposed.
In some cases, complete display of the entire row of the stripe-shaped electron emission region including the field emission element cannot be performed.

【0015】電界放出素子製造後の異物の除去は、現
在、2−(2アミノエトキシ)エタノールを主成分とす
る清浄剤を用いた支持体全体の洗浄、純水を用いた超音
波清浄、ブラシスクラブ法等によって行われているが、
異物の完全なる除去は困難である。
At present, foreign substances are removed after the field emission device is manufactured by cleaning the entire support using a cleaning agent containing 2- (2-aminoethoxy) ethanol as a main component, ultrasonic cleaning using pure water, and brushing. It is performed by the scrub law etc.,
Complete removal of foreign matter is difficult.

【0016】また、開口部25の側面に剥離層27やそ
の剥離残渣、導電材料層28が付着したままの状態にな
ると、ゲート電極24と電子放出電極26とが短絡する
結果、電界放出素子から電子が放出されなくなり、表示
装置においては暗点(滅点)が出現する。
If the peeling layer 27, the peeling residue thereof, and the conductive material layer 28 remain attached to the side surface of the opening 25, the gate electrode 24 and the electron emitting electrode 26 are short-circuited. Electrons are not emitted, and a dark spot (dark spot) appears on the display device.

【0017】尚、以下、ゲート電極24と電子放出部
(例えば、電子放出電極26)との間に導電性異物が存
在し、ゲート電極24と電子放出部とが短絡している状
態の電界放出素子、及び、開口部25の側面に剥離層2
7やその剥離残渣、導電材料層28が付着したままの状
態になり、ゲート電極24と電子放出部とが短絡してい
る状態の電界放出素子を総称して、欠陥電界放出素子と
呼び、短絡状態を構成する部分を短絡箇所と呼ぶ。
Hereinafter, there will be described a field emission in a state where a conductive foreign substance exists between the gate electrode 24 and the electron emission portion (for example, the electron emission electrode 26) and the gate electrode 24 and the electron emission portion are short-circuited. The element and the release layer 2 on the side surface of the opening 25
7, the field emission element in which the gate electrode 24 and the electron emission portion are short-circuited with the conductive material layer 28 remaining attached and the conductive material layer 28 are collectively referred to as a defective field emission element. The part constituting the state is called a short-circuited part.

【0018】従って、本発明の目的は、欠陥電界放出素
子を、実質的に且つ確実に除去することを可能とする冷
陰極電界電子放出表示装置用のカソード・パネルの検査
方法(短絡箇所除去・修正方法)を提供することにあ
る。
Accordingly, an object of the present invention is to provide a method of inspecting a cathode panel for a cold cathode field emission display device (a method of removing a short-circuited portion, which can substantially and reliably remove defective field emission devices). Correction method).

【0019】[0019]

【課題を解決するための手段】上記の目的を達成するた
めの本発明の第1の態様に係る冷陰極電界電子放出表示
装置用のカソード・パネルの検査方法(以下、本発明の
第1の態様に係る短絡箇所除去方法と呼ぶ)は、支持体
上に電子放出部及びゲート電極から成る冷陰極電界電子
放出素子が複数形成されたカソード・パネルの電子放出
部とゲート電極との間に電圧を印加し、電子放出部とゲ
ート電極との間が短絡状態にあるとき、発生した熱に基
づき短絡箇所を蒸発あるいは気化させ、以て、電子放出
部とゲート電極との間を不導電状態とすることを特徴と
する。
According to a first aspect of the present invention, there is provided a method of inspecting a cathode panel for a cold cathode field emission display according to the first aspect of the present invention (hereinafter referred to as the first aspect of the present invention). The method is referred to as a method of removing a short-circuit portion according to the aspect), in which a voltage is applied between an electron-emitting portion and a gate electrode of a cathode panel in which a plurality of cold cathode field emission devices each including an electron-emitting portion and a gate electrode are formed on a support. Is applied, and when the electron-emitting portion and the gate electrode are in a short-circuit state, the short-circuited portion is evaporated or vaporized based on the generated heat, whereby the electron-emitting portion and the gate electrode are brought into a non-conductive state. It is characterized by doing.

【0020】尚、本明細書では、「蒸発」を、物質が他
の物質と反応を伴わない状態で該物質が固相から気相に
転移する現象と定義し、「気化」を、物質が他の物質と
反応しながら該物質が固相から気相に転移する現象と定
義する。
In this specification, “evaporation” is defined as a phenomenon in which a substance changes from a solid phase to a gaseous phase without reacting with another substance. It is defined as a phenomenon in which a substance changes from a solid phase to a gas phase while reacting with another substance.

【0021】本発明の第1の態様に係る短絡箇所除去方
法においては、10Pa以下の圧力の雰囲気中にカソー
ド・パネルを置き、電子放出部とゲート電極との間が短
絡状態にあるとき、発生した熱に基づき短絡箇所を蒸発
させることが望ましい。このように雰囲気の圧力を10
Pa以下とすることによって、短絡箇所の蒸発を促進す
ることができる。この場合、電子放出部とゲート電極と
の間が短絡状態にあるとき、発生した熱に基づきゲート
電極の一部を蒸発させることが望ましい。言い換えれ
ば、電子放出部とゲート電極との間が短絡状態にあると
き、発生した熱に基づきゲート電極の一部が蒸発するよ
うな材料からゲート電極を構成することが望ましい。か
かるゲート電極を構成する材料が蒸発する温度は、電子
放出部を構成する材料が蒸発する温度よりも低いことが
望ましい。具体的には、ゲート電極を構成する材料とし
て、アルミニウム(Al)やその合金、インジウム(I
n)やその合金を例示することができる。また、電子放
出部を構成する材料として、タングステン(W)、ニオ
ブ(Nb)、タンタル(Ta)、チタン(Ti)、モリ
ブデン(Mo)、クロム(Cr)、銅(Cu)等の金属
又はこれらの金属元素を含む合金や化合物(例えばTi
N等の窒化物や、WSi2、MoSi2、TiSi2、T
aSi2等のシリサイド)、あるいはダイヤモンド等の
半導体を例示することができる。
In the method for removing a short-circuit portion according to the first aspect of the present invention, when the cathode panel is placed in an atmosphere having a pressure of 10 Pa or less and the short-circuit occurs between the electron-emitting portion and the gate electrode, the short-circuit occurs. It is desirable to evaporate the short-circuited portion based on the generated heat. Thus, the pressure of the atmosphere is set to 10
By setting it to Pa or less, evaporation of the short-circuited portion can be promoted. In this case, when the electron emitting portion and the gate electrode are in a short-circuit state, it is desirable to evaporate a part of the gate electrode based on the generated heat. In other words, it is desirable that the gate electrode be made of a material in which a part of the gate electrode evaporates based on the generated heat when the electron emitting portion and the gate electrode are in a short circuit state. It is desirable that the temperature at which the material forming the gate electrode evaporates is lower than the temperature at which the material forming the electron-emitting portion evaporates. Specifically, aluminum (Al), its alloy, indium (I)
n) and alloys thereof. Further, as a material constituting the electron emitting portion, a metal such as tungsten (W), niobium (Nb), tantalum (Ta), titanium (Ti), molybdenum (Mo), chromium (Cr), copper (Cu) or the like Alloys and compounds (eg Ti
Nitrides such as N, WSi 2 , MoSi 2 , TiSi 2 , T
a silicide such as aSi 2 ) or a semiconductor such as diamond.

【0022】あるいは又、本発明の第1の態様に係る短
絡箇所除去方法においては、エッチング用ガスを含む雰
囲気中にカソード・パネルを置き、電子放出部とゲート
電極との間に電圧を印加し、電子放出部とゲート電極と
の間が短絡状態にあるとき、発生した熱及びエッチング
用ガスに基づき短絡箇所をエッチングすることによって
気化させることが望ましい。このようにエッチング用ガ
スのアシストによって欠陥個所を気化させれば、欠陥個
所を蒸発させるよりも欠陥個所を低い温度にて除去する
ことが可能となり、隣接する冷陰極電界電子放出素子に
悪影響を及ぼすことが無いし、蒸発した欠陥個所を構成
する材料が電子放出部あるいはゲート電極に付着し、欠
陥個所が再び発生する虞がない。この場合、電子放出部
とゲート電極との間が短絡状態にあるとき、発生した熱
及びエッチング用ガスに基づきゲート電極の一部を気化
させることが望ましい。言い換えれば、電子放出部とゲ
ート電極との間が短絡状態にあるとき、発生した熱及び
エッチング用ガスに基づきゲート電極の一部が気化する
ような材料からゲート電極を構成することが望ましい。
即ち、エッチング用ガスに対するかかるゲート電極を構
成する材料のエッチング速度が、電子放出部を構成する
材料のエッチング速度よりも早いことが望ましい。具体
的には、ゲート電極を構成する材料として、アルミニウ
ム(Al)及びチタン(Ti)、並びに、これらの合金
や化合物を例示することができる。これらの材料は、塩
素系ガス中あるいは塩素系ガスを含む雰囲気中で気化し
得る材料である。この場合、塩素系ガス中あるいは塩素
系ガスを含む雰囲気中で気化しない材料から電子放出部
を構成することが好ましく、具体的には、電子放出部を
構成する材料として、タングステン(W)、ニオブ(N
b)、タンタル(Ta)、モリブデン(Mo)、クロム
(Cr)、銅(Cu)等の金属又はこれらの金属元素を
含む合金や化合物を例示することができる。また、ゲー
ト電極を構成する材料として、タングステン(W)、そ
の合金や化合物、シリコン(Si)やその化合物を例示
することができる。これらの材料は、フッ素系ガス中あ
るいはフッ素系ガスを含む雰囲気中で気化し得る材料で
ある。この場合、フッ素系ガス中あるいはフッ素系ガス
を含む雰囲気中で気化しない材料から電子放出部を構成
することが好ましく、具体的には、電子放出部を構成す
る材料として、ニオブ(Nb)、タンタル(Ta)、モ
リブデン(Mo)、クロム(Cr)、銅(Cu)等の金
属又はこれらの金属元素を含む合金や化合物を例示する
ことができる。
Alternatively, in the method for removing short-circuit portions according to the first aspect of the present invention, the cathode panel is placed in an atmosphere containing an etching gas, and a voltage is applied between the electron-emitting portion and the gate electrode. When the electron emitting portion and the gate electrode are in a short-circuit state, it is desirable that the short-circuited portion is vaporized by etching based on generated heat and an etching gas. If the defect is vaporized by the assist of the etching gas in this manner, the defect can be removed at a lower temperature than when the defect is vaporized, which adversely affects the adjacent cold cathode field emission device. In addition, there is no possibility that the material forming the evaporated defect portion adheres to the electron emission portion or the gate electrode, and the defect portion is generated again. In this case, when the electron emitting portion and the gate electrode are in a short-circuit state, it is desirable to vaporize a part of the gate electrode based on the generated heat and the etching gas. In other words, it is desirable that the gate electrode be made of a material that partially vaporizes the gate electrode based on the generated heat and the etching gas when the electron emitting portion and the gate electrode are in a short circuit state.
That is, it is desirable that the etching rate of the material forming the gate electrode with respect to the etching gas is higher than the etching rate of the material forming the electron emission portion. Specifically, examples of a material forming the gate electrode include aluminum (Al) and titanium (Ti), and alloys and compounds thereof. These materials are materials that can be vaporized in a chlorine-based gas or an atmosphere containing a chlorine-based gas. In this case, it is preferable that the electron-emitting portion be made of a material that does not vaporize in a chlorine-based gas or in an atmosphere containing a chlorine-based gas. (N
b), metals such as tantalum (Ta), molybdenum (Mo), chromium (Cr), and copper (Cu), or alloys and compounds containing these metal elements. Examples of a material forming the gate electrode include tungsten (W), an alloy and a compound thereof, and silicon (Si) and a compound thereof. These materials are materials that can be vaporized in a fluorine-based gas or an atmosphere containing a fluorine-based gas. In this case, it is preferable that the electron-emitting portion be made of a material that does not vaporize in a fluorine-based gas or in an atmosphere containing a fluorine-based gas. Examples thereof include metals such as (Ta), molybdenum (Mo), chromium (Cr), and copper (Cu), and alloys and compounds containing these metal elements.

【0023】上記の目的を達成するための本発明の第2
の態様に係る冷陰極電界電子放出表示装置用のカソード
・パネルの検査方法(以下、本発明の第2の態様に係る
短絡箇所除去方法と呼ぶ)は、支持体上に電子放出部及
びゲート電極から成る冷陰極電界電子放出素子が形成さ
れたカソード・パネルを不導電の液体中に浸漬した状態
で、電子放出部とゲート電極との間に電圧を印加し、電
子放出部とゲート電極との間が導電性異物によって短絡
状態にあるとき、発生した熱によって液体を蒸発させ、
その結果生じた気泡により導電性異物を除去し、以て、
電子放出部とゲート電極との間を不導電状態とすること
を特徴とする。かかる液体として液化窒素(液体窒素)
を例示することができる。
The second object of the present invention for achieving the above object.
The method for inspecting a cathode panel for a cold cathode field emission display according to the aspect (hereinafter referred to as a method for removing a short-circuit portion according to the second aspect of the present invention) includes an electron-emitting portion and a gate electrode on a support. A voltage is applied between the electron-emitting portion and the gate electrode while the cathode panel on which the cold-cathode field electron-emitting device is formed is immersed in a nonconductive liquid. When the space is in a short-circuit state due to conductive foreign matter, the generated heat evaporates the liquid,
The conductive bubbles are removed by the resulting bubbles,
A non-conductive state is provided between the electron-emitting portion and the gate electrode. Liquid nitrogen (liquid nitrogen) as such liquid
Can be exemplified.

【0024】冷陰極電界電子放出素子(以下、電界放出
素子と略称する)として、(A)支持体上に形成された
カソード電極、(B)カソード電極上を含む支持体上に
形成された絶縁層、(C)絶縁層上に形成されたゲート
電極、(D)ゲート電極及び絶縁層を貫通した開口部、
並びに、(E)開口部の底部に位置するカソード電極上
に形成された錐状形状を有する電子放出電極から構成さ
れ、電子放出電極が電子放出部に相当する、スピント型
電界放出素子を例示することができるが、かかる電界放
出素子に限定されるものではなく、所謂エッジ型電界放
出素子や平面型電界放出素子とすることもできる。
As cold cathode field emission devices (hereinafter abbreviated as field emission devices), (A) a cathode electrode formed on a support, and (B) an insulating film formed on a support including the cathode electrode. A layer, (C) a gate electrode formed on the insulating layer, (D) an opening penetrating the gate electrode and the insulating layer,
And (E) a Spindt-type field emission element which is composed of a conical electron emission electrode formed on the cathode electrode located at the bottom of the opening, and wherein the electron emission electrode corresponds to the electron emission portion. However, the present invention is not limited to such a field emission device, and may be a so-called edge type field emission device or a flat type field emission device.

【0025】本発明においては、電子放出部とゲート電
極との間が短絡状態にあるとき、発生した熱に基づき短
絡箇所を蒸発あるいは気化させ、以て、電子放出部とゲ
ート電極との間を不導電状態し、あるいは又、電子放出
部とゲート電極との間が導電性異物によって短絡状態に
あるとき、発生した熱によって液体を蒸発させ、その結
果生じた気泡により導電性異物を除去し、以て、電子放
出部とゲート電極との間を不導電状態とする。それ故、
短絡箇所(欠陥電界放出素子)が実質的に除去される結
果、かかる欠陥電界放出素子を含む電子放出部あるいは
ストライプ状の電子放出部列の一列全体の完全なる表示
が出来なくなるといった問題の発生を回避することがで
きる。そして、電界放出素子から電子が放出されなくな
る結果、冷陰極電界電子放出表示装置(以下、表示装置
と略称する)において暗点(滅点)が出現するといった
現象の発生を確実に防止することができる。
In the present invention, when the electron emitting portion and the gate electrode are in a short-circuit state, the short-circuited portion is evaporated or vaporized based on the generated heat, so that the distance between the electron-emitting portion and the gate electrode is reduced. When it is in a non-conductive state, or when the electron emitting portion and the gate electrode are in a short-circuit state by a conductive foreign matter, the generated heat evaporates the liquid, and the resulting bubbles remove the conductive foreign matter, Thus, the space between the electron-emitting portion and the gate electrode is brought into a non-conductive state. Therefore,
As a result of the substantial removal of the short-circuit portion (defective field emission device), it is impossible to completely display the electron emission portion including the defect field emission device or the entire row of the stripe-shaped electron emission portion row. Can be avoided. In addition, as a result of no longer emitting electrons from the field emission device, it is possible to reliably prevent the occurrence of a phenomenon that a dark spot (dark spot) appears in a cold cathode field emission display (hereinafter, simply referred to as a display). it can.

【0026】[0026]

【発明の実施の形態】以下、図面を参照して、発明の実
施の形態(以下、実施の形態と略称する)に基づき本発
明を説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings based on embodiments of the present invention (hereinafter, abbreviated as embodiments).

【0027】(実施の形態1)実施の形態1は、本発明
の第1の態様に係る短絡箇所除去方法に関する。実施の
形態1においては、カソード・パネル10は、支持体2
1上に電子放出部(より具体的には、電子放出電極26
が該当する)及びゲート電極24から成る冷陰極電界電
子放出素子が複数形成されて成る。1つの電子放出領域
12は、複数(例えば、数十乃至千個程度)のスピント
型電界放出素子から構成されている。この表示装置の概
念図、及びカソード・パネル10及びアノード・パネル
60の一部分の模式的な分解斜視図は、図1及び図2に
示したとおりである。また、カソード・パネル10の模
式的な部分的斜視図を図3の(A)に示し、カソード電
極22、ゲート電極24、電子放出電極26等の配置を
示すための分解斜視図を図3の(B)に示す。尚、図3
の(B)においては、支持体や絶縁層等の図示を省略し
ている。
(Embodiment 1) Embodiment 1 relates to a method for removing a short-circuit portion according to the first aspect of the present invention. In the first embodiment, the cathode panel 10 is
1 on the electron emission portion (more specifically, the electron emission electrode 26
And a plurality of cold cathode field emission devices comprising the gate electrode 24 are formed. One electron emission region 12 is composed of a plurality (for example, about several tens to 1,000) of Spindt-type field emission devices. A conceptual diagram of this display device and a schematic exploded perspective view of a part of the cathode panel 10 and the anode panel 60 are as shown in FIGS. FIG. 3A is a schematic partial perspective view of the cathode panel 10, and FIG. It is shown in (B). FIG.
In (B), illustration of a support, an insulating layer, and the like is omitted.

【0028】スピント型電界放出素子の構造は、図8の
(B)に示したとおりである。即ち、スピント型電界放
出素子は、(A)支持体21上に形成されたカソード電
極22、(B)カソード電極22上を含む支持体21上
に形成された絶縁層23、(C)絶縁層23上に形成さ
れたゲート電極24、(D)ゲート電極24及び絶縁層
23を貫通した開口部25、並びに、(E)開口部25
の底部に位置するカソード電極22上に形成された錐状
形状を有する電子放出電極26、から構成されており、
電子放出電極26が電子放出部に相当する。即ち、電子
放出電極26の先端部から電子が放出される。スピント
型電界放出素子の基本的な製造方法は、図7及び図8を
参照して、[工程−100]〜[工程−130]にて先
に説明したとおりである。
The structure of the Spindt-type field emission device is as shown in FIG. That is, the Spindt-type field emission device includes (A) a cathode electrode 22 formed on a support 21, (B) an insulating layer 23 formed on the support 21 including the cathode electrode 22, and (C) an insulating layer. A gate electrode 24 formed on the gate electrode 23, (D) an opening 25 penetrating the gate electrode 24 and the insulating layer 23, and (E) an opening 25.
An electron emission electrode 26 having a conical shape formed on the cathode electrode 22 located at the bottom of the
The electron emission electrode 26 corresponds to an electron emission part. That is, electrons are emitted from the tip of the electron emission electrode 26. The basic manufacturing method of the Spindt-type field emission device is as described above in [Step-100] to [Step-130] with reference to FIGS.

【0029】ストライプ状にパターニングされたカソー
ド電極用導電材料層22A(図3の(A)には1つのみ
を点線で示す)に、電子放出領域12を構成するスピン
ト型電界放出素子のカソード電極22が所望の数だけ存
在している。具体的には、ストライプ状のカソード電極
用導電材料層22Aそれ自体がカソード電極22に相当
し、開口部25の底部に位置するカソード電極用導電材
料層22Aの領域がカソード電極22に該当する。ま
た、ストライプ状にパターニングされたゲート電極用導
電材料層24Aに、電子放出領域12を構成するスピン
ト型電界放出素子のゲート電極24が所望の数だけ存在
している。具体的には、ストライプ状のゲート電極用導
電材料層24Aそれ自体がゲート電極24に相当し、開
口部25の近傍に位置するゲート電極用導電材料層24
Aの領域がゲート電極24に該当する。そして、ストラ
イプ状のカソード電極用導電材料層22Aとストライプ
状のゲート電極用導電材料層24Aとが重複する領域
が、各電子放出領域12に相当する。ストライプ状のカ
ソード電極用導電材料層22Aの延びる方向(第1の方
向とする)と、ストライプ状のゲート電極用導電材料層
24Aの延びる方向(第2の方向とする)とは異なる。
第2の方向は、第1の方向に対して直角であることが好
ましい。
A cathode electrode of a Spindt-type field emission device constituting the electron emission region 12 is formed on a cathode electrode conductive material layer 22A patterned in a stripe shape (only one is shown by a dotted line in FIG. 3A). 22 are present in a desired number. Specifically, the stripe-shaped conductive material layer for cathode electrode 22A itself corresponds to the cathode electrode 22, and the region of the conductive material layer for cathode electrode 22A located at the bottom of the opening 25 corresponds to the cathode electrode 22. In addition, a desired number of gate electrodes 24 of the Spindt-type field emission device constituting the electron emission region 12 are present in the gate electrode conductive material layer 24A patterned in a stripe shape. Specifically, the conductive material layer for gate electrode 24A in the form of a stripe corresponds to the gate electrode 24 itself, and the conductive material layer for gate electrode 24A located near the opening 25.
The region A corresponds to the gate electrode 24. A region where the stripe-shaped cathode electrode conductive material layer 22A and the stripe-shaped gate electrode conductive material layer 24A overlap with each other corresponds to each electron emission region 12. The direction in which the stripe-shaped cathode electrode conductive material layer 22A extends (referred to as a first direction) is different from the direction in which the stripe-shaped gate electrode conductive material layer 24A extends (referred to as a second direction).
Preferably, the second direction is perpendicular to the first direction.

【0030】図4の(A)に示すように、電子放出部に
相当する電子放出電極26とゲート電極24との間が短
絡状態にある電界放出素子が存在するとする。即ち、電
子放出電極26とゲート電極24との間に導電性異物3
0が介在する電界放出素子が存在するとする。このよう
な場合、複数の電子放出領域が1次元的(ストライプ
状)に配列されているので、即ち、電界放出素子があた
かも並列に接続された状態となっているので、カソード
電極22とゲート電極24との間が短絡状態にあると、
最悪の場合、かかる電界放出素子を含むストライプ状の
電子放出領域列の一列全体の完全なる表示が出来なくな
る場合がある。
As shown in FIG. 4A, it is assumed that there is a field emission device in which the electron emission electrode 26 corresponding to the electron emission portion and the gate electrode 24 are in a short-circuit state. That is, the conductive foreign matter 3 is located between the electron emission electrode 26 and the gate electrode 24.
It is assumed that there is a field emission element with 0 interposed. In such a case, since the plurality of electron emission regions are arranged one-dimensionally (striped), that is, since the field emission elements are connected in parallel, the cathode electrode 22 and the gate electrode 24 is short-circuited,
In the worst case, complete display of the entire row of the stripe-shaped electron emission region including the field emission element may not be performed.

【0031】実施の形態1においては、カソード・パネ
ル10の電子放出部に相当する電子放出電極26とゲー
ト電極24との間に電圧を印加する(より具体的には、
電子放出電極26が接続されたカソード電極22とゲー
ト電極24との間に電圧を印加する)。電子放出部に相
当する電子放出電極26とゲート電極24との間が、図
4の(A)に模式的に示すように、導電性異物30の介
在によって短絡状態にある場合には、発生した熱に基づ
き短絡箇所が蒸発する。より具体的には、ゲート電極2
4の一部が蒸発する(図4の(B)参照)。これによっ
て、電子放出部(具体的には、電子放出電極26)とゲ
ート電極24との間を不導電状態にする。尚、図4の
(B)中、参照番号24Bはゲート電極24の蒸発した
部分を示す。
In the first embodiment, a voltage is applied between the electron emission electrode 26 corresponding to the electron emission portion of the cathode panel 10 and the gate electrode 24 (more specifically, a voltage is applied).
A voltage is applied between the cathode electrode 22 to which the electron emission electrode 26 is connected and the gate electrode 24). As shown schematically in FIG. 4A, a short circuit occurred between the electron emission electrode 26 corresponding to the electron emission portion and the gate electrode 24 due to the presence of the conductive foreign matter 30 as shown in FIG. The short circuit point evaporates due to heat. More specifically, the gate electrode 2
4 evaporates (see FIG. 4B). As a result, the space between the electron emission portion (specifically, the electron emission electrode 26) and the gate electrode 24 is rendered non-conductive. In FIG. 4B, reference numeral 24B indicates a portion where the gate electrode 24 has evaporated.

【0032】実施の形態1においては、例えば、図38
に示す検査装置100を使用する。この試験装置100
は、真空槽として機能するハウジング101を具備す
る。ハウジング101内には、検査台102が配設され
ており、検査台102の下には検査台昇降シリンダー1
03が取り付けられている。検査台昇降シリンダー10
3は、図示しない移動台座に乗せられており、検査台1
02ごと図38の紙面垂直方向に移動可能である。検査
台102の下には、更に、ピン昇降シリンダー104が
取り付けられており、ピン昇降シリンダー104の作動
によって検査台102を貫通した孔内をピン105が上
下する。ハウジング101は、バルブ107を介して真
空ポンプ(図示せず)に繋がれており、ハウジング10
1の雰囲気を高真空にすることができる。ハウジング1
01内には、更に、ストライプ状のカソード電極用導電
材料層22Aの端部及びストライプ状のゲート電極用導
電材料層24Aの端部に接触し得る構造の検査電圧印加
針109が、例えば、ストライプ状のカソード電極用導
電材料層22A及びストライプ状のゲート電極用導電材
料層24Aの数だけ配置されている。検査電圧印加針1
09は、シリンダー108によって昇降可能である。検
査電圧印加針109は、高・低電圧切替ボックス112
に接続されている。高・低電圧切替ボックス112は、
低電圧走査電源・電流モニター110及び高電圧走査電
源・電流モニター111に接続されている。
In the first embodiment, for example, FIG.
The inspection apparatus 100 shown in FIG. This test apparatus 100
Includes a housing 101 functioning as a vacuum chamber. An inspection table 102 is provided in the housing 101, and the inspection table elevating cylinder 1 is provided below the inspection table 102.
03 is attached. Inspection table elevating cylinder 10
3 is mounted on a movable pedestal (not shown),
38 can be moved in the direction perpendicular to the plane of FIG. A pin elevating cylinder 104 is further attached below the inspection table 102, and the pin 105 moves up and down in a hole penetrating the inspection table 102 by the operation of the pin elevating cylinder 104. The housing 101 is connected to a vacuum pump (not shown) via a valve 107.
1 atmosphere can be made high vacuum. Housing 1
01, an inspection voltage application needle 109 having a structure capable of contacting the end of the stripe-shaped conductive material layer 22A for the cathode electrode and the end of the conductive material layer 24A for the gate electrode is formed, for example, by a stripe. The cathode electrode conductive material layers 22A and the stripe-shaped gate electrode conductive material layers 24A are arranged in the same number. Inspection voltage application needle 1
09 can be moved up and down by a cylinder 108. The inspection voltage application needle 109 is connected to the high / low voltage switching box 112.
It is connected to the. The high / low voltage switching box 112
It is connected to a low voltage scanning power supply / current monitor 110 and a high voltage scanning power supply / current monitor 111.

【0033】カソード・パネル10の検査に際しては、
ハウジング101に設けられた扉(図示せず)を介し
て、検査台102に載置されたカソード・パネル10を
ハウジング101内に搬入した後、ハウジング101内
を真空ポンプによって所定の圧力(例えば、10Pa)
とする。
When inspecting the cathode panel 10,
After the cathode panel 10 placed on the inspection table 102 is carried into the housing 101 through a door (not shown) provided in the housing 101, the inside of the housing 101 is subjected to a predetermined pressure (for example, by a vacuum pump). 10Pa)
And

【0034】ハウジング101内が所望の雰囲気となっ
たならば、検査台昇降シリンダー103を作動させて検
査台102を上昇させ、且つ、シリンダー108を動作
させて、ストライプ状のカソード電極用導電材料層22
Aの端部及びストライプ状のゲート電極用導電材料層2
4Aの端部に検査電圧印加針109を接触させる。そし
て、低電圧走査電源・電流モニター110から高・低電
圧切替ボックス112、検査電圧印加針109を介し
て、カソード電極22とゲート電極24との間に例えば
50ボルトの電圧を印加し、カソード電極22とゲート
電極24との間に電流が流れるか否かを低電圧走査電源
・電流モニター110によって測定する。具体的には、
例えば1つのストライプ状のカソード電極用導電材料層
22Aの一端に電圧を印加した状態で、ゲート電極用導
電材料層24Aに順次、電圧を印加し、全てのゲート電
極用導電材料層24Aに対して係る操作が終わったなら
ば、次のカソード電極用導電材料層22Aに電圧を印加
した状態で、ゲート電極用導電材料層24Aに順次、電
圧を印加し、全てのゲート電極用導電材料層24Aに対
して係る操作が終わったならば、次のカソード電極用導
電材料層22Aに電圧を印加するといった操作を、全て
のカソード電極用導電材料層22Aに対して繰り返す。
尚、これとは逆に、例えば、1つにゲート電極用導電材
料層24Aに電圧を印加した状態で、カソード電極用導
電材料層22Aに順次、電圧を印加し、全てのカソード
電極用導電材料層22Aに対して係る操作が終わったな
らば、次のゲート電極用導電材料層24Aに電圧を印加
した状態で、カソード電極用導電材料層22Aに順次、
電圧を印加し、全てのカソード電極用導電材料層22A
に対して係る操作が終わったならば、次のゲート電極用
導電材料層24Aに電圧を印加するといった操作を、全
てのゲート電極用導電材料層24Aに対して繰り返して
もよい。
When the inside of the housing 101 has a desired atmosphere, the inspection table elevating cylinder 103 is operated to raise the inspection table 102 and the cylinder 108 is operated to form a striped conductive material layer for a cathode electrode. 22
A end and conductive material layer 2 for stripe-shaped gate electrode
The inspection voltage application needle 109 is brought into contact with the end of 4A. Then, a voltage of, for example, 50 volts is applied between the cathode electrode 22 and the gate electrode 24 from the low-voltage scanning power supply / current monitor 110 via the high / low voltage switching box 112 and the inspection voltage application needle 109, Whether a current flows between the gate electrode 22 and the gate electrode 24 is measured by the low-voltage scanning power supply / current monitor 110. In particular,
For example, in a state where a voltage is applied to one end of one stripe-shaped conductive material layer for cathode electrode 22A, a voltage is sequentially applied to the conductive material layer for gate electrode 24A, and the voltage is applied to all the conductive material layers for gate electrode 24A. When such an operation is completed, a voltage is sequentially applied to the gate electrode conductive material layer 24A while a voltage is applied to the next cathode electrode conductive material layer 22A, and a voltage is applied to all the gate electrode conductive material layers 24A. When such an operation is completed, an operation of applying a voltage to the next conductive material layer for cathode electrode 22A is repeated for all the conductive material layers for cathode electrode 22A.
Conversely, for example, in a state where a voltage is applied to one gate electrode conductive material layer 24A, a voltage is sequentially applied to the cathode electrode conductive material layer 22A, and all the cathode electrode conductive materials are applied. After the operation on the layer 22A is completed, the voltage is applied to the next conductive material layer 24A for the gate electrode, and then the conductive material layer 22A for the cathode electrode is sequentially applied.
A voltage is applied, and all the conductive material layers 22A for cathode electrodes are applied.
After the above operation, the operation of applying a voltage to the next gate electrode conductive material layer 24A may be repeated for all the gate electrode conductive material layers 24A.

【0035】カソード電極22とゲート電極24との間
に電流が流れなければ、電子放出部である電子放出電極
26とゲート電極24との間は短絡状態にない。一方、
低電圧走査電源・電流モニター110にて、例えば、5
0nAの電流が流れたことが検出されたならば、ストラ
イプ状のカソード電極用導電材料層22A及びストライ
プ状のゲート電極用導電材料層24Aの交差する電子放
出領域を構成する電界放出素子のいずれかが短絡状態に
あると判断する。このような場合には、高・低電圧切替
ボックス112を切り替え、高電圧走査電源・電流モニ
ター111から高・低電圧切替ボックス112、検査電
圧印加針109を介して、カソード電極22とゲート電
極24との間に、例えば0ボルト〜10キロボルトまで
の電圧を徐々に印加する。これによって、短絡箇所、よ
り具体的にはゲート電極24の一部が発熱する。その結
果、アルミニウムから成るゲート電極24の一部、より
具体的には、導電性異物30の近傍のゲート電極24の
一部が約500゜Cとなり、かかる部分が蒸発する。こ
の状態を、模式的に図6の(A)に示す。尚、図6にお
いては、導電性異物30を明示するために、導電性異物
30に斜線を付した。その後、高・低電圧切替ボックス
112を切り替え、低電圧走査電源・電流モニター11
0から高・低電圧切替ボックス112、検査電圧印加針
109を介して、カソード電極22とゲート電極24と
の間に、例えば50ボルトの電圧を再び印加し、低電圧
走査電源・電流モニター110にて、電流が流れないこ
とを確認する。
If no current flows between the cathode electrode 22 and the gate electrode 24, there is no short circuit between the electron emission electrode 26, which is an electron emission portion, and the gate electrode 24. on the other hand,
In the low-voltage scanning power supply / current monitor 110, for example, 5
If it is detected that a current of 0 nA flows, one of the field emission elements constituting the electron emission region where the stripe-shaped cathode electrode conductive material layer 22A and the stripe-shaped gate electrode conductive material layer 24A intersect. Is determined to be in a short circuit state. In such a case, the high / low voltage switching box 112 is switched, and the cathode electrode 22 and the gate electrode 24 are switched from the high voltage scanning power supply / current monitor 111 via the high / low voltage switching box 112 and the inspection voltage application needle 109. , A voltage of, for example, 0 to 10 kV is gradually applied. As a result, the short-circuit portion, more specifically, a part of the gate electrode 24 generates heat. As a result, a part of the gate electrode 24 made of aluminum, more specifically, a part of the gate electrode 24 near the conductive foreign matter 30 has a temperature of about 500 ° C., and such a part evaporates. This state is schematically shown in FIG. In FIG. 6, the conductive foreign matter 30 is hatched to clearly show the conductive foreign matter 30. After that, the high / low voltage switching box 112 is switched, and the low voltage scanning power supply / current monitor 11 is switched.
From 0, a voltage of, for example, 50 volts is again applied between the cathode electrode 22 and the gate electrode 24 via the high / low voltage switching box 112 and the inspection voltage application needle 109, and the low voltage scanning power supply / current monitor 110 Check that no current flows.

【0036】以上の操作により、電子放出電極26とゲ
ート電極24との間の短絡状態が解消され、短絡箇所が
実質的に除去される結果、かかる電界放出素子を含むス
トライプ状の電子放出領域列の一列全体の完全なる表示
が出来なくなるといった問題の発生を回避することがで
きる。尚、電子放出電極26あるいはゲート電極24の
どちらが蒸発するか、若しくは両方が蒸発するかは、更
には、電子放出電極26やゲート電極24がどの程度、
蒸発するかは、電子放出電極26とゲート電極24を構
成する材料、カソード電極用導電材料層22A及びゲー
ト電極用導電材料層24Aに印加する電圧等の条件に依
存する。
By the above operation, the short-circuit state between the electron emission electrode 26 and the gate electrode 24 is eliminated, and the short-circuited portion is substantially removed. It is possible to avoid the problem that the complete display of the entire row cannot be performed. Whether the electron emission electrode 26 or the gate electrode 24 evaporates or both of them evaporates further depends on the degree of the electron emission electrode 26 and the gate electrode 24.
Whether it evaporates depends on conditions such as a material constituting the electron emission electrode 26 and the gate electrode 24, a voltage applied to the conductive material layer 22A for the cathode electrode, and the conductive material layer 24A for the gate electrode.

【0037】検査の完了後、ハウジング101内の雰囲
気を大気雰囲気とし、検査台昇降シリンダー103を作
動させて、検査台102を下降させ、カソード・パネル
10が載置された検査台102をハウジング101から
搬出する。
After the completion of the inspection, the atmosphere in the housing 101 is set to the atmosphere, the inspection table elevating cylinder 103 is operated, the inspection table 102 is lowered, and the inspection table 102 on which the cathode panel 10 is mounted is moved to the housing 101. Remove from

【0038】一方、アノード・パネル60は、例えばガ
ラスから成る基板61の表面に、コントラスト向上のた
めに、カーボン等の光吸収性材料から成るブラック・マ
トリクス64を形成した後、蛍光体層62を所定のパタ
ーンに従って塗布する。次いで、次の工程で製膜される
アノード電極の平滑化のために、例えばラッカーから成
る中間膜を全面に塗布する。その後、中間膜の上にアル
ミニウムから成るアノード電極(反射膜あるいはメタル
バックとも呼ばれる)63を蒸着する。次いで、約44
0゜C、30分の熱処理を行うことによって中間膜を焼
き飛ばす。こうして、アノード電極63及び蛍光体層6
2が設けられたアノード・パネル60を得ることができ
る。
On the other hand, in the anode panel 60, a black matrix 64 made of a light-absorbing material such as carbon is formed on the surface of a substrate 61 made of, for example, glass to improve the contrast, and then the phosphor layer 62 is formed. It is applied according to a predetermined pattern. Next, an intermediate film made of, for example, lacquer is applied to the entire surface to smooth the anode electrode formed in the next step. Thereafter, an anode electrode (also referred to as a reflective film or a metal back) 63 made of aluminum is deposited on the intermediate film. Then, about 44
The intermediate film is burned off by performing a heat treatment at 0 ° C. for 30 minutes. Thus, the anode electrode 63 and the phosphor layer 6
2 can be obtained.

【0039】そして、カソード・パネル10の周辺部に
フリット・ガラスを塗布し、仮焼成する。また、アノー
ド・パネル60の周辺部と、ガラスや石英等の絶縁材か
ら成るフレームとを、フリット・ガラスを用いて仮接着
する。更に、カソード・パネル10と対向するフレーム
の面にもフリット・ガラスを塗布し、仮焼成しておく。
そして、カソード・パネル10とアノード・パネル60
とを図示しない真空室内に搬入し、真空室内を真空状態
とした後、フリット・ガラスを約450゜Cで10〜3
0分焼成することによって、カソード・パネル10とア
ノード・パネル60とをそれらの周辺部で接合し、併せ
てカソード・パネル10とアノード・パネル60とによ
って挟まれた空間を10-4Pa程度の真空にする。こう
して、表示装置を得ることができる。尚、以下に説明す
るエッジ型電界放出素子あるいは平面型電界放出素子を
組み込んだカソード・パネルとアノード・パネルとに対
しても同様の工程を実行することによって、表示装置を
得ることができる。
Then, frit glass is applied to the peripheral portion of the cathode panel 10 and pre-baked. In addition, a peripheral portion of the anode panel 60 and a frame made of an insulating material such as glass or quartz are temporarily bonded using frit glass. Further, frit glass is also applied to the surface of the frame facing the cathode panel 10 and preliminarily baked.
Then, the cathode panel 10 and the anode panel 60
Is carried into a vacuum chamber (not shown), and the vacuum chamber is evacuated.
By baking for 0 minutes, the cathode panel 10 and the anode panel 60 are joined at their peripheral portions, and the space between the cathode panel 10 and the anode panel 60 is reduced to about 10 −4 Pa. Apply vacuum. Thus, a display device can be obtained. It should be noted that a display device can be obtained by performing the same steps on a cathode panel and an anode panel incorporating an edge type field emission device or a flat type field emission device described below.

【0040】あるいは又、カソード・パネル10とアノ
ード・パネル60とをそれらの周辺部で接合した後、カ
ソード・パネル10とアノード・パネル60とによって
挟まれた空間を真空にしてもよい。この場合、カソード
・パネル10あるいはアノード・パネル60にチップ管
を取り付けておき、カソード・パネル10とアノード・
パネル60とをそれらの周辺部で接合した後、チップ管
を介してカソード・パネル10とアノード・パネル60
とによって挟まれた空間を真空にし、所望の真空度に空
間が達した後、チップ管を熱溶着すればよい。
Alternatively, after the cathode panel 10 and the anode panel 60 are joined at their peripheral portions, the space between the cathode panel 10 and the anode panel 60 may be evacuated. In this case, a tip tube is attached to the cathode panel 10 or the anode panel 60, and the cathode panel 10 and the anode panel are connected.
After joining the panel 60 at the periphery thereof, the cathode panel 10 and the anode panel 60 are connected via a chip tube.
The space sandwiched between the above is evacuated, and after the space reaches a desired degree of vacuum, the tip tube may be thermally welded.

【0041】場合によっては、図5の(A)に模式的に
示すように、開口部25の側面に剥離層やその剥離残
渣、導電材料層が付着したままの状態になっている場合
がある。尚、図5の(A)においては、これらを導電性
薄膜31で表す。このような状態にあっても、ゲート電
極24と電子放出電極26とが短絡状態となる。この場
合にも、電子放出電極26が接続されたカソード電極2
2とゲート電極24との間に電圧を印加すると、電子放
出電極26とゲート電極24との間が短絡状態にある電
界放出素子にあっては電流が流れる結果、電子放出電極
26及び/又はゲート電極24(場合によっては導電性
薄膜31)が発熱して蒸発し、電子放出電極26及び/
又はゲート電極24は不導電状態となる。この状態を図
5の(B)に模式的に示す。以上の結果、電子放出電極
26とゲート電極24との間の短絡状態が解消され、短
絡箇所が実質的に除去される結果、かかる電界放出素子
を含むストライプ状の電子放出領域列の一列全体の完全
なる表示が出来なくなるといった問題の発生を回避する
ことができる。
In some cases, as shown schematically in FIG. 5A, a release layer, a release residue thereof, and a conductive material layer may remain on the side surface of the opening 25. . In FIG. 5A, these are represented by a conductive thin film 31. Even in such a state, the gate electrode 24 and the electron emission electrode 26 are short-circuited. Also in this case, the cathode electrode 2 to which the electron emission electrode 26 is connected is connected.
When a voltage is applied between the electron emission electrode 26 and the gate electrode 24, a current flows in the field emission device in which the electron emission electrode 26 and the gate electrode 24 are in a short-circuit state. The electrode 24 (in some cases, the conductive thin film 31) generates heat and evaporates, and the electron emission electrode 26 and / or
Alternatively, the gate electrode 24 becomes non-conductive. This state is schematically shown in FIG. As a result, the short-circuit state between the electron emission electrode 26 and the gate electrode 24 is eliminated, and the short-circuit portion is substantially removed. As a result, the entire row of the stripe-shaped electron emission region row including the field emission element is removed. It is possible to avoid the problem that complete display cannot be performed.

【0042】(実施の形態2)実施の形態1において
は、電子放出部とゲート電極との間が短絡状態にあると
き、発生した熱に基づきゲート電極24の一部を蒸発さ
せる。このとき、場合によっては、隣接する電界放出素
子のゲート電極の一部が蒸発し、かかる隣接する電界放
出素子が正常に機能しなくなる虞がある。また、蒸発し
たゲート電極24を構成する材料(例えば、アルミニウ
ム)が他の電界放出素子に付着し、かかる電界放出素子
が短絡状態になる虞もある。
(Embodiment 2) In Embodiment 1, when the electron emitting portion and the gate electrode are in a short-circuit state, a part of the gate electrode 24 is evaporated based on generated heat. At this time, in some cases, a part of the gate electrode of the adjacent field emission device may evaporate, and the adjacent field emission device may not function normally. Further, the material (for example, aluminum) forming the evaporated gate electrode 24 may adhere to another field emission device, and the field emission device may be short-circuited.

【0043】実施の形態2は実施の形態1の変形であ
る。実施の形態2が実施の形態1と相違する点は、エッ
チング用ガスを含む雰囲気中にカソード・パネルを置
き、電子放出部とゲート電極との間に電圧を印加し、電
子放出部とゲート電極との間が短絡状態にあるとき、発
生した熱及びエッチング用ガスに基づき短絡箇所をエッ
チングする(より具体的には、ゲート電極の一部を気化
させる)点にある。実施の形態2においては、エッチン
グ用ガスのアシストによって欠陥個所を気化させるの
で、欠陥個所を蒸発させるよりも欠陥個所を低い温度に
て除去することが可能となる。従って、隣接する冷陰極
電界電子放出素子に悪影響を及ぼすことが無いし、蒸発
した欠陥個所を構成する材料が電子放出部あるいはゲー
ト電極に付着し、欠陥個所が再び発生する虞がない。
The second embodiment is a modification of the first embodiment. The second embodiment is different from the first embodiment in that the cathode panel is placed in an atmosphere containing an etching gas, a voltage is applied between the electron-emitting portion and the gate electrode, and the electron-emitting portion and the gate electrode are separated. Is in a short-circuited state, and the short-circuited portion is etched (more specifically, a part of the gate electrode is vaporized) based on the generated heat and the etching gas. In the second embodiment, since the defect portion is vaporized by the assist of the etching gas, the defect portion can be removed at a lower temperature than when the defect portion is evaporated. Therefore, there is no adverse effect on the adjacent cold cathode field emission devices, and there is no possibility that the material forming the evaporated defect portion adheres to the electron emission portion or the gate electrode and the defect portion is generated again.

【0044】実施の形態2においてカソード・パネル1
0を検査する場合、図38に示したハウジング101に
設けられた扉(図示せず)を介して、検査台102に載
置されたカソード・パネル10をハウジング101内に
搬入した後、ハウジング101内を真空ポンプによって
所定の圧力(例えば、10Pa)とする。
In the second embodiment, the cathode panel 1
In order to inspect 0, the cathode panel 10 placed on the inspection table 102 is carried into the housing 101 via a door (not shown) provided on the housing 101 shown in FIG. The inside is set to a predetermined pressure (for example, 10 Pa) by a vacuum pump.

【0045】そして、ハウジング101内が所望の雰囲
気となったならば、検査台昇降シリンダー103を作動
させて検査台102を上昇させ、且つ、シリンダー10
8を動作させて、ストライプ状のカソード電極用導電材
料層22Aの端部及びストライプ状のゲート電極用導電
材料層24Aの端部に検査電圧印加針109を接触させ
る。そして、低電圧走査電源・電流モニター110から
高・低電圧切替ボックス112、検査電圧印加針109
を介して、カソード電極22とゲート電極24との間に
例えば50ボルトの電圧を印加し、カソード電極22と
ゲート電極24との間に電流が流れるか否かを低電圧走
査電源・電流モニター110によって測定する。具体的
には、実施の形態1と同様の操作を行えばよい。
Then, when the inside of the housing 101 has a desired atmosphere, the inspection table elevating cylinder 103 is operated to raise the inspection table 102, and the cylinder 10
8, the inspection voltage applying needle 109 is brought into contact with the end of the stripe-shaped cathode electrode conductive material layer 22A and the end of the stripe-shaped gate electrode conductive material layer 24A. Then, from the low voltage scanning power supply / current monitor 110 to the high / low voltage switching box 112, the inspection voltage applying needle 109
, A voltage of, for example, 50 volts is applied between the cathode electrode 22 and the gate electrode 24 to determine whether a current flows between the cathode electrode 22 and the gate electrode 24 or not. Measured by Specifically, the same operation as in Embodiment 1 may be performed.

【0046】カソード電極22とゲート電極24との間
に電流が流れなければ、電子放出部である電子放出電極
26とゲート電極24との間は短絡状態にない。一方、
低電圧走査電源・電流モニター110にて、例えば、5
0nAの電流が流れたことが検出されたならば、ストラ
イプ状のカソード電極用導電材料層22A及びストライ
プ状のゲート電極用導電材料層24Aの交差する電子放
出領域を構成する電界放出素子のいずれかが短絡状態に
あると判断する。このような場合には、ハウジング10
1内に塩素ガスを導入する。
If no current flows between the cathode electrode 22 and the gate electrode 24, there is no short circuit between the electron emission electrode 26, which is an electron emission portion, and the gate electrode 24. on the other hand,
In the low-voltage scanning power supply / current monitor 110, for example, 5
If it is detected that a current of 0 nA flows, one of the field emission elements constituting the electron emission region where the stripe-shaped cathode electrode conductive material layer 22A and the stripe-shaped gate electrode conductive material layer 24A intersect. Is determined to be in a short circuit state. In such a case, the housing 10
1 introduces chlorine gas.

【0047】そして、高・低電圧切替ボックス112を
切り替え、高電圧走査電源・電流モニター111から高
・低電圧切替ボックス112、検査電圧印加針109を
介して、カソード電極22とゲート電極24との間に、
例えば0ボルト〜1キロボルトまでの電圧を徐々に印加
する。これによって、短絡箇所で発熱が生じ、その結
果、活性化した塩素によって、アルミニウムから成るゲ
ート電極24の一部、より具体的には、導電性異物30
の近傍のゲート電極24の一部がエッチングされ、かか
る部分がAlCl3として気化する。この状態を、模式
的に図6の(B)に示す。以上の操作を、短絡状態の全
ての電界放出素子に対して行う。尚、AlCl3は蒸気
圧が高いので、電子放出部やゲート電極に再付着する可
能性が小さく、他の電界放出素子に対する悪影響が少な
い。
Then, the high / low voltage switching box 112 is switched, and the cathode electrode 22 and the gate electrode 24 are connected from the high voltage scanning power supply / current monitor 111 via the high / low voltage switching box 112 and the inspection voltage applying needle 109. Between,
For example, a voltage from 0 volt to 1 kilovolt is gradually applied. As a result, heat is generated at the short-circuited portion, and as a result, a part of the gate electrode 24 made of aluminum, more specifically, the conductive foreign matter 30 is formed by the activated chlorine.
Is partially etched in the vicinity of the gate electrode 24, and such a portion is vaporized as AlCl 3 . This state is schematically shown in FIG. The above operation is performed for all the short-circuited field emission devices. Since AlCl 3 has a high vapor pressure, the possibility of redeposition on the electron-emitting portion and the gate electrode is small, and there is little adverse effect on other field emission devices.

【0048】その後、ハウジング101内を真空ポンプ
によって所定の圧力(例えば、10Pa)とした後、高
・低電圧切替ボックス112を切り替え、低電圧走査電
源・電流モニター110から高・低電圧切替ボックス1
12、検査電圧印加針109を介して、カソード電極2
2とゲート電極24との間に、例えば50ボルトの電圧
を再び印加し、低電圧走査電源・電流モニター110に
て、電流が流れないことを確認する。
After the interior of the housing 101 is set to a predetermined pressure (for example, 10 Pa) by a vacuum pump, the high / low voltage switching box 112 is switched, and the high / low voltage switching box 1 is switched from the low voltage scanning power supply / current monitor 110.
12, the cathode electrode 2 via the inspection voltage applying needle 109
A voltage of, for example, 50 volts is applied again between the gate electrode 2 and the gate electrode 24, and the low-voltage scanning power supply / current monitor 110 confirms that no current flows.

【0049】以上の結果、電子放出電極26とゲート電
極24との間の短絡状態が解消され、短絡箇所が実質的
に除去される結果、かかる電界放出素子を含むストライ
プ状の電子放出領域列の一列全体の完全なる表示が出来
なくなるといった問題の発生を回避することができる。
尚、電子放出電極26あるいはゲート電極24のどちら
が気化するか、若しくは両方が気化するかは、更には、
電子放出電極26やゲート電極24がどの程度、気化す
るかは、電子放出電極26とゲート電極24を構成する
材料、カソード電極用導電材料層22A及びゲート電極
用導電材料層24Aに印加する電圧等の条件に依存す
る。
As a result, the short-circuit state between the electron-emitting electrode 26 and the gate electrode 24 is eliminated, and the short-circuited portion is substantially removed. As a result, the stripe-shaped electron-emitting region row including the field-emission element is formed. It is possible to avoid a problem that a complete display of an entire row cannot be performed.
It should be noted that which of the electron emission electrode 26 and the gate electrode 24 is vaporized, or whether both are vaporized,
The degree to which the electron emission electrode 26 and the gate electrode 24 are vaporized depends on the materials constituting the electron emission electrode 26 and the gate electrode 24, the voltage applied to the conductive material layer 22A for the cathode electrode and the conductive material layer 24A for the gate electrode, and the like. Depends on the conditions.

【0050】検査の完了後、ハウジング101内の雰囲
気を大気雰囲気とし、検査台昇降シリンダー103を作
動させて、検査台102を下降させ、カソード・パネル
10が載置された検査台102をハウジング101から
搬出する。
After the completion of the inspection, the atmosphere in the housing 101 is set to the atmospheric atmosphere, the inspection table elevating cylinder 103 is operated, the inspection table 102 is lowered, and the inspection table 102 on which the cathode panel 10 is mounted is moved to the housing 101. Remove from

【0051】(実施の形態3)実施の形態3は、本発明
の第2の態様に係る短絡箇所除去方法に関する。実施の
形態3においても、実施の形態1と同様に、カソード・
パネル10は、支持体21上に電子放出部及びゲート電
極24から成る冷陰極電界電子放出素子が複数形成され
て成る。1つの電子放出領域12は、複数(例えば、数
十乃至千個程度)のスピント型電界放出素子から構成さ
れている。この表示装置の概念図、及びカソード・パネ
ル10及びアノード・パネル60の一部分の模式的な分
解斜視図は、図1及び図2に示したとおりである。
(Embodiment 3) Embodiment 3 relates to a method of removing a short-circuit portion according to a second aspect of the present invention. In the third embodiment, as in the first embodiment, the cathode
The panel 10 includes a support 21 on which a plurality of cold cathode field emission devices including an electron emission portion and a gate electrode 24 are formed. One electron emission region 12 is composed of a plurality (for example, about several tens to 1,000) of Spindt-type field emission devices. A conceptual diagram of this display device and a schematic exploded perspective view of a part of the cathode panel 10 and the anode panel 60 are as shown in FIGS.

【0052】実施の形態3においては、例えば、図39
に示す検査装置120を使用する。この試験装置120
は、液化窒素槽として機能するハウジング121を具備
する。ハウジング121内には、検査台122が配設さ
れており、検査台122には検査台昇降シリンダー12
3が取り付けられており、検査台122は図39の上下
方向に移動可能である。ハウジング121内には、更
に、ストライプ状のカソード電極用導電材料層22Aの
端部及びストライプ状のゲート電極用導電材料層24A
の端部に接触し得る構造の検査電圧印加針126が、例
えば、ストライプ状のカソード電極用導電材料層22A
及びストライプ状のゲート電極用導電材料層24Aの数
だけ配置されている。検査電圧印加針126は、シリン
ダー124によって昇降可能である。シリンダー124
は支柱125に取り付けられており、支柱125は検査
台122に取り付けられている。また、検査電圧印加針
126は電圧源・電流モニター127に接続されてい
る。
In the third embodiment, for example, FIG.
The inspection device 120 shown in FIG. This test device 120
Has a housing 121 that functions as a liquefied nitrogen tank. An inspection table 122 is provided in the housing 121. The inspection table 122 has an inspection table elevating cylinder 12.
The inspection table 122 is movable in the vertical direction in FIG. In the housing 121, further, an end portion of the striped conductive material layer 22A for the cathode electrode and a striped conductive material layer 24A for the gate electrode are formed.
The inspection voltage applying needle 126 having a structure capable of contacting the end portion of the conductive material layer 22A is, for example, a stripe-shaped cathode electrode conductive material layer 22A.
In addition, the same number of stripe-shaped gate electrode conductive material layers 24A are provided. The inspection voltage application needle 126 can be moved up and down by the cylinder 124. Cylinder 124
Is attached to a support 125, and the support 125 is attached to an inspection table 122. The inspection voltage application needle 126 is connected to a voltage source / current monitor 127.

【0053】カソード・パネル10の検査に際しては、
検査台昇降シリンダー123を作動させて、検査台10
2に載置されたカソード・パネル10を液化窒素が張ら
れたハウジング121内に沈める。即ち、支持体上に電
子放出部及びゲート電極から成る冷陰極電界電子放出素
子が形成されたカソード・パネルを不導電の液体(実施
の形態3にあっては液化窒素)中に浸漬する。
When inspecting the cathode panel 10,
By operating the inspection table elevating cylinder 123, the inspection table 10
2 is submerged in the housing 121 filled with liquefied nitrogen. That is, a cathode panel having a cold cathode field emission device including an electron emission portion and a gate electrode formed on a support is immersed in a non-conductive liquid (liquefied nitrogen in the third embodiment).

【0054】そして、シリンダー124を動作させて、
ストライプ状のカソード電極用導電材料層22Aの端部
及びストライプ状のゲート電極用導電材料層24Aの端
部に検査電圧印加針126を接触させる。次いで、電圧
源・電流モニター127から検査電圧印加針126を介
して、カソード電極22とゲート電極24との間に例え
ば200ボルトの電圧を印加し、カソード電極22とゲ
ート電極24との間に電流が流れるか否かを電圧源・電
流モニター127によって測定する。具体的には、実施
の形態1と同様の操作を行えばよい。
Then, by operating the cylinder 124,
The inspection voltage applying needle 126 is brought into contact with an end of the stripe-shaped conductive material layer for cathode electrode 22A and an end of the striped conductive material layer for gate electrode 24A. Next, a voltage of, for example, 200 volts is applied between the cathode electrode 22 and the gate electrode 24 from the voltage source / current monitor 127 via the inspection voltage application needle 126, and a current is applied between the cathode electrode 22 and the gate electrode 24. Is measured by the voltage source / current monitor 127. Specifically, the same operation as in Embodiment 1 may be performed.

【0055】カソード電極22とゲート電極24との間
に電流が流れなければ、電子放出部である電子放出電極
26とゲート電極24との間は短絡状態にない。一方、
カソード電極22とゲート電極24との間に電流が流れ
ると、短絡箇所で発熱が生じ、その結果、発生した熱に
よって液化窒素が蒸発し始める。そして、その結果生じ
た気泡により導電性異物が除去され(図6の(C)の模
式図参照)、電子放出部とゲート電極との間が不導電状
態となる。その後、電圧源・電流モニター127にて、
電流が流れないことを確認する。
If no current flows between the cathode electrode 22 and the gate electrode 24, there is no short circuit between the electron emission electrode 26, which is an electron emission portion, and the gate electrode 24. on the other hand,
When a current flows between the cathode electrode 22 and the gate electrode 24, heat is generated at a short-circuited portion, and as a result, liquefied nitrogen starts to evaporate due to the generated heat. Then, the conductive foreign matter is removed by the resulting bubbles (see the schematic diagram of FIG. 6C), and the space between the electron-emitting portion and the gate electrode is rendered non-conductive. Then, on the voltage source / current monitor 127,
Check that no current flows.

【0056】検査の完了後、検査台昇降シリンダー10
3を作動させて、検査台102を上昇させ、カソード・
パネル10が載置された検査台102をハウジング10
1から搬出する。
After the inspection is completed, the inspection table elevating cylinder 10
3 to raise the inspection table 102,
The inspection table 102 on which the panel 10 is mounted is moved to the housing 10.
Remove from 1

【0057】以上の結果、電子放出電極26とゲート電
極24との間の短絡状態が解消され、短絡箇所が実質的
に除去される結果、かかる電界放出素子を含むストライ
プ状の電子放出領域列の一列全体の完全なる表示が出来
なくなるといった問題の発生を回避することができる。
尚、実施の形態1あるいは実施の形態2と異なり、短絡
状態が解消された電界放出素子は正常な電界放出素子と
して機能する。
As a result, the short-circuit state between the electron emission electrode 26 and the gate electrode 24 is eliminated, and the short-circuited portion is substantially removed. It is possible to avoid occurrence of a problem that complete display of an entire row cannot be performed.
Note that, unlike the first and second embodiments, the field emission device in which the short-circuit state has been eliminated functions as a normal field emission device.

【0058】以下、実施の形態4〜実施の形態11にお
いて、スピント型電界放出素子、エッジ型電界放出素子
及び平面型電界放出素子について説明するが、これらの
電界放出素子が形成されたカソード・パネルに対して、
実施の形態1〜実施の形態3にて説明した本発明の短絡
箇所除去方法を適用することができる。
Hereinafter, the Spindt-type field emission device, the edge-type field emission device, and the flat-type field emission device will be described in the fourth to eleventh embodiments. Against
The method for removing a short-circuit portion according to the present invention described in the first to third embodiments can be applied.

【0059】(実施の形態4)実施の形態4は実施の形
態1の変形であり、スピント型電界放出素子の構造及び
製造工程が、実施の形態1における電界放出素子と異な
っている。実施の形態4におけるスピント型電界放出素
子の構造は、図9に模式的な一部端面図を示すように、
密着層40が形成されている点を除き、実質的に実施の
形態1のスピント型電界放出素子と同じである。尚、表
示装置用のカソード・パネルの検査方法に関しては、実
質的に実施の形態1〜実施の形態3と同様とすることが
できるので、詳細な説明は省略する。
(Fourth Embodiment) A fourth embodiment is a modification of the first embodiment. The structure and manufacturing process of the Spindt-type field emission device are different from those of the first embodiment. The structure of the Spindt-type field emission device according to Embodiment 4 is as shown in FIG.
Except that an adhesion layer 40 is formed, it is substantially the same as the Spindt-type field emission device of the first embodiment. Note that the method of inspecting the cathode panel for the display device can be substantially the same as in the first to third embodiments, and a detailed description thereof will be omitted.

【0060】図9に示したスピント型電界放出素子の製
造方法を、以下、支持体等の模式的な一部端面図である
図10〜図12を参照して説明するが、このスピント型
電界放出素子は、基本的には、以下の工程に基づき作製
される。即ち、 (a)支持体21上にカソード電極22を形成する工程 (b)カソード電極22上を含む支持体21上に絶縁層
23を形成する工程 (c)絶縁層23上にゲート電極24を形成する工程 (d)底部にカソード電極22が露出した開口部25
を、少なくとも絶縁層23に形成する工程 (e)開口部25内を含む全面に電子放出電極形成用の
導電材料層41を形成する工程 (f)開口部25の中央部に位置する導電材料層41の
領域を遮蔽するように、マスク材料層42を導電材料層
41上に形成する工程 (g)導電材料層41の支持体21に対して垂直な方向
におけるエッチング速度がマスク材料層42の支持体に
対して垂直な方向におけるエッチング速度よりも速くな
る異方性エッチング条件下で導電材料層41とマスク材
料層42とをエッチングすることにより、導電材料層4
1から成り、先端部が錐状形状を有する電子放出電極2
6(電子放出部に相当する)を開口部25内に形成する
工程
A method of manufacturing the Spindt-type field emission device shown in FIG. 9 will be described below with reference to FIGS. 10 to 12 which are schematic partial end views of a support and the like. The emission element is basically manufactured based on the following steps. (A) Step of forming cathode electrode 22 on support 21 (b) Step of forming insulating layer 23 on support 21 including on cathode electrode 22 (c) Forming gate electrode 24 on insulating layer 23 Step of Forming (d) Opening 25 with Cathode Electrode 22 Exposed at Bottom
(E) a step of forming a conductive material layer 41 for forming electron emission electrodes on the entire surface including the inside of the opening 25 (f) a conductive material layer located at the center of the opening 25 Forming a mask material layer 42 on the conductive material layer 41 so as to cover the region 41; (g) the etching rate of the conductive material layer 41 in the direction perpendicular to the support 21 By etching the conductive material layer 41 and the mask material layer 42 under anisotropic etching conditions that are faster than the etching rate in the direction perpendicular to the body, the conductive material layer 4
1, an electron emission electrode 2 having a conical tip.
Step of forming 6 (corresponding to an electron emitting portion) in the opening 25

【0061】[工程−400]先ず、例えばガラス基板
上に厚さ約0.6μmのSiO2層を形成して成る支持
体21上に、クロム(Cr)から成るカソード電極22
を設ける。具体的には、支持体21上に、例えばスパッ
タ法やCVD法にてクロムから成るカソード電極用導電
材料層を堆積させ、かかるカソード電極用導電材料層を
パターニングすることによって、複数のカソード電極2
2を含む、行方向に平行に延びるストライプ状のカソー
ド電極用導電材料層を形成することができる。カソード
電極用導電材料層の幅を例えば50μm、カソード電極
用導電材料層間スペースを例えば30μmとする。その
後、カソード電極22上及びカソード電極用導電材料層
上を含む支持体21上に、SiO2から成る厚さ約1μ
mの絶縁層23を、原料ガスとしてTEOS(テトラエ
トキシシラン)を使用したプラズマCVD法にて形成す
る。次に、絶縁層23上の全面にアルミニウムから成る
ゲート電極用導電材料層をスパッタ法にて製膜し、ゲー
ト電極用導電材料層のパターニングを行う。これによっ
て、複数のゲート電極24を含む、列方向、即ちカソー
ド電極用導電材料層と直交する方向に平行に延びるスト
ライプ状のゲート電極用導電材料層を得ることができ
る。
[Step-400] First, a cathode electrode 22 made of chromium (Cr) is placed on a support 21 having a SiO 2 layer having a thickness of about 0.6 μm formed on a glass substrate, for example.
Is provided. Specifically, the cathode electrode conductive material layer made of chromium is deposited on the support 21 by, for example, a sputtering method or a CVD method, and the cathode electrode conductive material layer is patterned to form a plurality of cathode electrodes 2.
2, a stripe-shaped conductive material layer for a cathode electrode extending in parallel with the row direction can be formed. The width of the conductive material layer for the cathode electrode is, for example, 50 μm, and the space between the conductive material layers for the cathode electrode is, for example, 30 μm. Then, on the support 21 including the cathode electrode 22 and the cathode electrode conductive material layer above, a thickness of about consisting SiO 2 1 [mu]
The m insulating layer 23 is formed by a plasma CVD method using TEOS (tetraethoxysilane) as a source gas. Next, a gate electrode conductive material layer made of aluminum is formed on the entire surface of the insulating layer 23 by a sputtering method, and the gate electrode conductive material layer is patterned. Thereby, a stripe-shaped conductive material layer for the gate electrode including the plurality of gate electrodes 24 and extending in the column direction, that is, the direction perpendicular to the conductive material layer for the cathode electrode, can be obtained.

【0062】次に、カソード電極用導電材料層とゲート
電極用導電材料層との重複領域、即ち、1画素領域にお
いて、ゲート電極用導電材料層と絶縁層23とを貫通す
る開口部25を形成する。開口部25の平面形状は、例
えば、直径0.3μmの円形である。開口部25は、通
常、1画素領域に数百乃至千個程度形成される。開口部
25を形成するには、通常のフォトリソグラフィ技術に
より形成されたレジスト層をマスクとして、先ず、塩素
系のエッチングガスを用いたRIE(反応性イオン・エ
ッチング)法によりゲート電極用導電材料層に開口部を
形成し、続いて、フルオロカーボン系のエッチングガス
を用いたRIE法により絶縁層23に開口部を形成す
る。RIE終了後、レジスト層をアッシングにより除去
する。このようにして、図10の(A)に示す構造を得
ることができる。
Next, an opening 25 penetrating through the gate electrode conductive material layer and the insulating layer 23 is formed in an overlapping region of the cathode electrode conductive material layer and the gate electrode conductive material layer, that is, in one pixel region. I do. The planar shape of the opening 25 is, for example, a circle having a diameter of 0.3 μm. Usually, about several hundred to one thousand openings 25 are formed in one pixel region. In order to form the opening 25, using a resist layer formed by ordinary photolithography as a mask, first, a conductive material layer for a gate electrode is formed by RIE (reactive ion etching) using a chlorine-based etching gas. Then, an opening is formed in the insulating layer 23 by RIE using a fluorocarbon-based etching gas. After the RIE, the resist layer is removed by ashing. Thus, the structure shown in FIG. 10A can be obtained.

【0063】[工程−410]次に、全面に密着層40
をスパッタ法にて形成する(図10の(B)参照)。こ
の密着層40は、ゲート電極用導電材料層の非形成部や
開口部25の側壁面に露出している絶縁層23と、次の
工程で全面的に製膜される導電材料層41との間の密着
性を高めるために設けられる層である。導電材料層41
をタングステンで形成することを前提とし、タングステ
ンから成る密着層40をDCスパッタ法により0.07
μmの厚さに形成する。
[Step-410] Next, the adhesion layer 40 is formed on the entire surface.
Is formed by a sputtering method (see FIG. 10B). The adhesion layer 40 is formed between the insulating layer 23 exposed on the non-formed portion of the gate electrode conductive material layer and the side wall surface of the opening 25 and the conductive material layer 41 entirely formed in the next step. This is a layer provided to enhance the adhesion between the layers. Conductive material layer 41
Is formed on the basis of tungsten.
It is formed to a thickness of μm.

【0064】[工程−420]次に、開口部25内を含
む全面に、厚さ約0.6μmのタングステンから成る電
子放出電極形成用の導電材料層41を水素還元減圧CV
D法により形成する(図11の(A)参照)。製膜され
た導電材料層41の表面には、開口部25の上端面と底
面との間の段差を反映した凹部41Aが形成される。
[Step-420] Next, a conductive material layer 41 for forming an electron emission electrode made of tungsten having a thickness of about 0.6 μm is formed on the entire surface including the inside of the opening 25 by hydrogen reduction pressure reduction CV.
It is formed by a method D (see FIG. 11A). On the surface of the formed conductive material layer 41, a concave portion 41A reflecting a step between the upper end surface and the bottom surface of the opening 25 is formed.

【0065】[工程−430]次に、開口部25の中央
部に位置する導電材料層41の領域(具体的には凹部4
1A)を遮蔽するようにマスク材料層42を形成する。
具体的には、先ず、スピンコート法により厚さ0.35
μmのレジスト層をマスク材料層42として導電材料層
41の上に形成する(図11の(B)参照)。マスク材
料層42は、導電材料層41の凹部41Aを吸収し、ほ
ぼ平坦な表面となる。次に、マスク材料層42を酸素系
ガスを用いたRIE法によりエッチングする。エッチン
グを、導電材料層41の平坦面が露出した時点で終了す
る。これにより、導電材料層41の凹部41Aを平坦に
埋め込むようにマスク材料層42が残る(図12の
(A)参照)。
[Step-430] Next, a region of the conductive material layer 41 located at the center of the opening 25 (specifically, the recess 4
The mask material layer 42 is formed so as to shield 1A).
Specifically, first, a thickness of 0.35
A μm resist layer is formed as a mask material layer 42 on the conductive material layer 41 (see FIG. 11B). The mask material layer 42 absorbs the concave portion 41A of the conductive material layer 41 and has a substantially flat surface. Next, the mask material layer 42 is etched by RIE using an oxygen-based gas. The etching is completed when the flat surface of the conductive material layer 41 is exposed. As a result, the mask material layer 42 remains so as to bury the recess 41A of the conductive material layer 41 flat (see FIG. 12A).

【0066】[工程−440]次に、導電材料層41と
マスク材料層42と密着層40とをエッチングし、円錐
形状の電子放出電極26を形成する(図12の(B)参
照)。これらの層のエッチングは、導電材料層41のエ
ッチング速度がマスク材料層42のエッチング速度より
も速くなる異方性エッチング条件下で行う。エッチング
条件を以下の表1に例示する。
[Step-440] Next, the conductive material layer 41, the mask material layer 42, and the adhesion layer 40 are etched to form a conical electron emission electrode 26 (see FIG. 12B). These layers are etched under anisotropic etching conditions in which the etching rate of the conductive material layer 41 is higher than the etching rate of the mask material layer 42. The etching conditions are illustrated in Table 1 below.

【0067】[表1] [導電材料層41等のエッチング条件] SF6流量 :150SCCM O2流量 :30SCCM Ar流量 :90SCCM 圧力 :35Pa RFパワー:0.7kW(13.56MHz)[Table 1] [Etching conditions for conductive material layer 41 etc.] SF 6 flow rate: 150 SCCM O 2 flow rate: 30 SCCM Ar flow rate: 90 SCCM Pressure: 35 Pa RF power: 0.7 kW (13.56 MHz)

【0068】[工程−450]その後、等方的なエッチ
ング条件にて開口部25の内部において絶縁層23に設
けられた開口部の側壁面を後退させると、図9に示した
電界放出素子を完成することができる。等方的なエッチ
ングは、ケミカルドライエッチングのようにラジカルを
主エッチング種として利用するドライエッチング、ある
いは、エッチング液を利用するウェットエッチングによ
り行うことができる。エッチング液として、例えば49
%フッ酸水溶液と純水の1:100(容積比)混合液を
用いることができる。
[Step-450] After that, when the side wall surface of the opening provided in the insulating layer 23 inside the opening 25 is receded under isotropic etching conditions, the field emission device shown in FIG. Can be completed. The isotropic etching can be performed by dry etching using radicals as a main etching species, such as chemical dry etching, or wet etching using an etchant. As an etching solution, for example, 49
% Hydrofluoric acid aqueous solution and a 1: 100 (volume ratio) mixed solution of pure water can be used.

【0069】ここで、[工程−440]において、電子
放出部に相当する電子放出電極26が形成される機構に
ついて、図13を参照して説明する。図13の(A)
は、エッチングの進行に伴って、被エッチング物の表面
プロファイルが一定時間毎にどのように変化するかを示
す模式図であり、図13の(B)は、エッチング時間と
開口部中心における被エッチング物の厚さとの関係を示
すグラフである。開口部中心におけるマスク材料層の厚
さをhp、開口部中心における電子放出電極26の高さ
をheとする。
Here, the mechanism of forming the electron-emitting electrode 26 corresponding to the electron-emitting portion in [Step-440] will be described with reference to FIG. (A) of FIG.
FIG. 13B is a schematic diagram showing how the surface profile of the object to be etched changes at regular time intervals as the etching progresses. FIG. 13B shows the etching time and the etching target at the center of the opening. It is a graph which shows the relationship with the thickness of an object. The thickness of the mask material layer in the aperture center h p, the height of the electron-emitting electrode 26 at the aperture center to h e.

【0070】表1に示したエッチング条件では、レジス
ト材料から成るマスク材料層42のエッチング速度より
も、導電材料層41のエッチング速度の方が当然速い。
マスク材料層42が存在しない領域では、導電材料層4
1が直ぐにエッチングされ始め、被エッチング物の表面
が速やかに下降してゆく。これに対して、マスク材料層
42が存在する領域では、最初にマスク材料層42が除
去されないとその下の導電材料層41のエッチングが始
まらないので、マスク材料層42がエッチングされてい
る間は被エッチング物の厚さの減少速度は遅く(hp
少区間)、マスク材料層42が消失した時点で初めて、
被エッチング物の厚さの減少速度がマスク材料層42の
存在しない領域と同様に速くなる(he減少区間)。hp
減少区間の開始時期は、マスク材料層42が厚さが最大
となる開口部25の中心で最も遅く、マスク材料層42
の薄い開口部25の周辺に向かって早くなる。このよう
にして、円錐形状の電子放出電極26が形成される。
Under the etching conditions shown in Table 1, the etching rate of the conductive material layer 41 is naturally higher than the etching rate of the mask material layer 42 made of the resist material.
In a region where the mask material layer 42 does not exist, the conductive material layer 4
1 immediately starts to be etched, and the surface of the object to be etched quickly descends. On the other hand, in the region where the mask material layer 42 is present, the etching of the conductive material layer 41 thereunder does not start unless the mask material layer 42 is first removed. rate of decrease in the thickness of the object to be etched is slow (h p decreasing segment), the first time when the mask material layer 42 is lost,
Rate of decrease in the thickness of the object to be etched is increased similarly to the nonexistent areas of the mask material layer 42 (h e decreasing segment). h p
The start time of the decreasing section is the latest at the center of the opening 25 where the mask material layer 42 has the maximum thickness, and the mask material layer 42
Of the opening 25 having a small thickness. Thus, a conical electron emission electrode 26 is formed.

【0071】レジスト材料から成るマスク材料層42の
エッチング速度に対する導電材料層41のエッチング速
度の比を、便宜上、「対レジスト選択比」と呼ぶ。この
対レジスト選択比が、電子放出電極26の高さと形状を
決定する重要な因子であることを、図14を参照して説
明する。図14の(A)は、対レジスト選択比が相対的
に小さい場合、図14の(C)は、対レジスト選択比が
相対的に大きい場合、図14の(B)はこれらの中間で
ある場合の、電子放出電極26の形状を示している。対
レジスト選択比が大きいほど、マスク材料層42の膜減
りに比べて導電材料層41の膜減りが激しくなるので、
電子放出電極26はより高く、且つ鋭くなることが判
る。対レジスト選択比は、SF6流量に対するO2流量の
割合を高めると低下する。また、基板バイアスを併用し
てイオンの入射エネルギーを変化させることが可能なエ
ッチング装置を用いる場合には、RFバイアスパワーを
高めたり、バイアス印加用の交流電源の周波数を下げる
ことで、対レジスト選択比を下げることができる。対レ
ジスト選択比の値は1.5以上、好ましくは2以上、よ
り好ましくは3以上に選択される。
The ratio of the etching rate of the conductive material layer 41 to the etching rate of the mask material layer 42 made of a resist material is referred to as a “resist selectivity” for convenience. The fact that the resist-to-resist selectivity is an important factor in determining the height and shape of the electron emission electrode 26 will be described with reference to FIG. FIG. 14A shows the case where the resist selectivity is relatively small, and FIG. 14C shows the case where the resist selectivity is relatively large, and FIG. In this case, the shape of the electron emission electrode 26 is shown. The larger the selectivity ratio with respect to the resist, the more the film thickness of the conductive material layer 41 is reduced compared to the film thickness of the mask material layer 42.
It can be seen that the electron emission electrode 26 is higher and sharper. The resist selectivity decreases as the ratio of the O 2 flow rate to the SF 6 flow rate increases. When using an etching apparatus that can change the incident energy of ions by using the substrate bias, the resist bias can be selected by increasing the RF bias power or decreasing the frequency of the AC power supply for bias application. The ratio can be reduced. The value of the resist selectivity is selected to be 1.5 or more, preferably 2 or more, and more preferably 3 or more.

【0072】尚、上記のエッチングにおいては当然、ゲ
ート電極24やカソード電極22に対して高い選択比を
確保する必要があるが、表1に示した条件で全く問題は
ない。なぜなら、ゲート電極24を構成するアルミニウ
ムやカソード電極22を構成するクロムは、フッ素系の
エッチング種では殆どエッチングされず、上記の条件で
あれば、概ね10以上の対クロム選択比が得られるから
である。
In the above-described etching, it is naturally necessary to ensure a high selectivity with respect to the gate electrode 24 and the cathode electrode 22, but there is no problem at all under the conditions shown in Table 1. This is because aluminum constituting the gate electrode 24 and chromium constituting the cathode electrode 22 are hardly etched by the fluorine-based etching species, and under the above conditions, a selectivity to chromium of about 10 or more can be obtained. is there.

【0073】(実施の形態5)実施の形態5は実施の形
態4の変形である。実施の形態5においては、マスク材
料層により遮蔽される導電材料層の領域を、実施の形態
4における製造方法におけるよりも狭くすることが可能
である。即ち、実施の形態5のスピント型電界放出素子
の製造方法においては、開口部の上端面と底面との間の
段差を反映して、柱状部とこの柱状部の上端に連通する
拡大部とから成る略漏斗状の凹部を導電材料層の表面に
生成させ、工程(f)において、導電材料層の全面にマ
スク材料層を形成した後、マスク材料層と導電材料層と
を支持体の表面に対して平行な面内で除去することによ
り、柱状部にマスク材料層を残す。尚、表示装置用のカ
ソード・パネルの検査方法に関しては、実質的に実施の
形態1〜実施の形態3と同様とすることができるので、
詳細な説明は省略する。
(Fifth Embodiment) A fifth embodiment is a modification of the fourth embodiment. In the fifth embodiment, the region of the conductive material layer shielded by the mask material layer can be narrower than in the manufacturing method in the fourth embodiment. That is, in the method for manufacturing the Spindt-type field emission device according to the fifth embodiment, the columnar portion and the enlarged portion communicating with the upper end of the columnar portion reflect the step between the upper end surface and the bottom surface of the opening. A substantially funnel-shaped concave portion is formed on the surface of the conductive material layer. In step (f), after forming a mask material layer on the entire surface of the conductive material layer, the mask material layer and the conductive material layer are formed on the surface of the support. By removing the mask material in a plane parallel to the surface, a mask material layer is left on the columnar portion. Note that the inspection method of the cathode panel for the display device can be substantially the same as in the first to third embodiments.
Detailed description is omitted.

【0074】以下、実施の形態5におけるスピント型電
界放出素子の製造方法を、支持体等の模式的な一部端面
図である図15〜図17を参照して説明する。
Hereinafter, a method of manufacturing the Spindt-type field emission device according to the fifth embodiment will be described with reference to FIGS. 15 to 17, which are schematic partial end views of a support and the like.

【0075】[工程−500]先ず、支持体21上にカ
ソード電極22を形成する。カソード電極22を含むカ
ソード電極用導電材料層は、例えば、DCスパッタ法に
より、TiN層(厚さ0.1μm)、Ti層(厚さ5n
m)、Al−Cu層(厚さ0.4μm)、Ti層(厚さ
5nm)、TiN層(厚さ0.02μm)及びTi層
(0.02μm)をこの順に積層して積層膜を形成し、
続いてこの積層膜をパターニングして形成する。尚、図
ではカソード電極22を単層として表した。次に、支持
体21とカソード電極22の上に、厚さ0.7μmの絶
縁層23を、TEOS(テトラエトキシシラン)を原料
ガスとするプラズマCVD法に基づき形成する。次い
で、絶縁層23の上に厚さ0.1μmのアルミニウム層
をスパッタ法により形成した後、アルミニウム層をパタ
ーニングすることによって、ゲート電極用導電材料層を
含むゲート電極24を形成することができる。
[Step-500] First, the cathode electrode 22 is formed on the support 21. The conductive material layer for the cathode electrode including the cathode electrode 22 is made of, for example, a TiN layer (0.1 μm in thickness) and a Ti layer (5 n in thickness) by DC sputtering.
m), an Al—Cu layer (0.4 μm in thickness), a Ti layer (5 nm in thickness), a TiN layer (0.02 μm in thickness), and a Ti layer (0.02 μm) in this order to form a laminated film And
Subsequently, this laminated film is formed by patterning. In the drawing, the cathode electrode 22 is shown as a single layer. Next, an insulating layer 23 having a thickness of 0.7 μm is formed on the support 21 and the cathode electrode 22 by a plasma CVD method using TEOS (tetraethoxysilane) as a source gas. Next, after a 0.1 μm-thick aluminum layer is formed over the insulating layer 23 by a sputtering method, the aluminum layer is patterned, whereby the gate electrode 24 including the gate electrode conductive material layer can be formed.

【0076】更に、全面に例えば SiO2から成る厚さ
0.2μmのエッチング停止層43を形成する。エッチ
ング停止層43は、電界放出素子の機能上不可欠な部材
ではなく、後工程で行われる導電材料層41のエッチン
グ時に、ゲート電極24を保護する役割を果たす。尚、
導電材料層41のエッチング条件に対してゲート電極2
4が十分に高いエッチング耐性を持ち得る場合には、エ
ッチング停止層43を省略しても構わない。その後、R
IE法により、エッチング停止層43、ゲート電極2
4、絶縁層23を貫通し、底部にカソード電極22が露
出した開口部25を形成する。このようにして、図15
の(A)に示す状態が得られる。
Further, an etching stopper layer 43 made of, for example, SiO 2 and having a thickness of 0.2 μm is formed on the entire surface. The etching stop layer 43 is not an indispensable member for the function of the field emission device, and plays a role of protecting the gate electrode 24 when the conductive material layer 41 is etched in a later step. still,
The etching conditions for the conductive material layer 41 correspond to the gate electrode 2.
4 can have a sufficiently high etching resistance, the etching stop layer 43 may be omitted. Then, R
According to the IE method, the etching stopper layer 43, the gate electrode 2
4. An opening 25 penetrating the insulating layer 23 and exposing the cathode electrode 22 at the bottom is formed. Thus, FIG.
(A) is obtained.

【0077】[工程−510]次に、開口部25内を含
む全面に、例えば厚さ0.03μmのタングステンから
成る密着層40を形成する(図15の(B)参照)。次
いで、開口部25内を含む全面に電子放出電極形成用の
導電材料層41を形成する。但し、実施の形態5におけ
る導電材料層41は、実施の形態4で述べた凹部41A
よりも深い凹部41Aが表面に生成されるように、導電
材料層41の厚さを選択する。即ち、導電材料層41の
厚さを適切に設定することによって、開口部25の上端
面と底面との間の段差を反映して、柱状部41Bとこの
柱状部41Bの上端に連通する拡大部41Cとから成る
略漏斗状の凹部41Aを導電材料層41の表面に生成さ
せることができる。
[Step-510] Next, an adhesion layer 40 made of tungsten, for example, having a thickness of 0.03 μm is formed on the entire surface including the inside of the opening 25 (see FIG. 15B). Next, a conductive material layer 41 for forming an electron emission electrode is formed on the entire surface including the inside of the opening 25. However, the conductive material layer 41 in the fifth embodiment is different from the recess 41A described in the fourth embodiment.
The thickness of the conductive material layer 41 is selected such that a deeper concave portion 41A is formed on the surface. That is, by appropriately setting the thickness of the conductive material layer 41, the stepped portion between the upper end surface and the bottom surface of the opening 25 is reflected, and the columnar portion 41B and the enlarged portion communicating with the upper end of the columnar portion 41B are reflected. A substantially funnel-shaped concave portion 41A composed of 41C and 41C can be formed on the surface of the conductive material layer 41.

【0078】[工程−520]次に、導電材料層41の
全面に、例えば無電解メッキ法により、厚さ約0.5μ
mの銅(Cu)から成るマスク材料層42を形成する
(図16の(A)参照)。無電解メッキ条件を以下の表
2に例示する。
[Step-520] Next, the entire surface of the conductive material layer 41 is formed to a thickness of about 0.5 μm by, for example, electroless plating.
A mask material layer 42 of m (Cu) is formed (see FIG. 16A). The electroless plating conditions are illustrated in Table 2 below.

【0079】 [表2] メッキ液 :硫酸銅(CuSO4・5H2O) 7g/リットル ホルマリン(37%HCHO) 20ml/リットル 水酸化ナトリウム(NaOH) 10g/リットル 酒石酸ナトリウムカリウム 20g/リットル メッキ浴温度:50゜C[0079] [Table 2] Plating liquid: copper sulfate (CuSO 4 · 5H 2 O) 7g / liter Formalin (37% HCHO) 20ml / l sodium hydroxide (NaOH) 10 g / l sodium potassium tartrate 20 g / l plating bath temperature : 50 ℃

【0080】[工程−530]次に、マスク材料層42
と導電材料層41とを支持体21の表面に対して平行な
面内で除去することにより、柱状部41Bにマスク材料
層42を残す(図16の(B)参照)。この除去は化学
的機械的研磨法(CMP法)により行うことができる。
[Step-530] Next, the mask material layer 42
By removing the and the conductive material layer 41 in a plane parallel to the surface of the support 21, the mask material layer 42 is left on the columnar portion 41B (see FIG. 16B). This removal can be performed by a chemical mechanical polishing method (CMP method).

【0081】[工程−540]次に、導電材料層41と
密着層40のエッチング速度がマスク材料層42のエッ
チング速度よりも速くなる異方性エッチング条件下で、
導電材料層41とマスク材料層42と密着層40とをエ
ッチングする。その結果、開口部25内に錐状形状を有
する電子放出電極26(電子放出部に相当する)が形成
される(図17の(A)参照)。尚、電子放出電極26
の先端部にマスク材料層42が残存する場合には、希フ
ッ酸水溶液を用いたウェットエッチングによりマスク材
料層42を除去することができる。
[Step-540] Next, under anisotropic etching conditions in which the etching rate of the conductive material layer 41 and the adhesion layer 40 is higher than the etching rate of the mask material layer 42,
The conductive material layer 41, the mask material layer 42, and the adhesion layer 40 are etched. As a result, an electron-emitting electrode 26 (corresponding to an electron-emitting portion) having a conical shape is formed in the opening 25 (see FIG. 17A). The electron emission electrode 26
When the mask material layer 42 remains at the tip of the mask material layer 42, the mask material layer 42 can be removed by wet etching using a dilute hydrofluoric acid aqueous solution.

【0082】[工程−550]その後、等方的なエッチ
ング条件で開口部25の内部において絶縁層23に設け
られた開口部の側壁面を後退させると、図17の(B)
に示す電界放出素子が完成される。かかる電界放出素子
を用いて、実施の形態1で述べたと同様に表示装置を構
成することができる。
[Step-550] After that, when the side wall surface of the opening provided in the insulating layer 23 inside the opening 25 is receded under isotropic etching conditions, FIG.
Is completed. Using such a field emission device, a display device can be formed in the same manner as described in Embodiment 1.

【0083】ところで、実施の形態5で形成された電子
放出電極26においては、実施の形態4で形成された電
子放出電極26に比べ、より鋭い錐状形状が達成されて
いる。これは、マスク材料層42の形状と、マスク材料
層42のエッチング速度に対する導電材料層41のエッ
チング速度の比の違いに起因する。この違いについて、
図18を参照しながら説明する。図18は、被エッチン
グ物の表面プロファイルが一定時間毎にどのように変化
するかを示す図であり、図18の(A)は銅から成るマ
スク材料層42を用いた場合、図18の(B)はレジス
ト材料から成るマスク材料層42を用いた場合をそれぞ
れ示す。尚、簡略化のために導電材料層41のエッチン
グ速度と密着層40のエッチング速度とをそれぞれ等し
いものと仮定し、図18においては密着層40の図示を
省略する。
Incidentally, in the electron emission electrode 26 formed in the fifth embodiment, a sharper conical shape is achieved as compared with the electron emission electrode 26 formed in the fourth embodiment. This is due to the difference between the shape of the mask material layer 42 and the ratio of the etching rate of the conductive material layer 41 to the etching rate of the mask material layer 42. About this difference,
This will be described with reference to FIG. FIG. 18 is a diagram showing how the surface profile of the object to be etched changes at regular intervals. FIG. 18A shows a case where a mask material layer 42 made of copper is used. B) shows the case where a mask material layer 42 made of a resist material is used. For simplicity, it is assumed that the etching rate of the conductive material layer 41 and the etching rate of the adhesion layer 40 are equal to each other, and the illustration of the adhesion layer 40 is omitted in FIG.

【0084】銅から成るマスク材料層42を用いた場合
(図18の(A)参照)は、マスク材料層42のエッチ
ング速度が導電材料層41のエッチング速度に比べて十
分に遅いために、エッチング中にマスク材料層42が消
失することがなく、従って、先端部の鋭い電子放出電極
26を形成することができる。これに対して、レジスト
材料から成るマスク材料層42を用いた場合(図18の
(B)参照)は、マスク材料層42のエッチング速度が
導電材料層41のエッチング速度に比べてそれ程遅くな
いために、エッチング中にマスク材料層42が消失し易
く、従って、マスク材料層消失後の電子放出電極26の
錐状形状が鈍化する傾向がある。
When the mask material layer 42 made of copper is used (see FIG. 18A), the etching rate of the mask material layer 42 is sufficiently lower than the etching rate of the conductive material layer 41. The mask material layer 42 does not disappear therein, and therefore, the electron emission electrode 26 having a sharp tip can be formed. In contrast, when the mask material layer 42 made of a resist material is used (see FIG. 18B), the etching rate of the mask material layer 42 is not so slow as compared with the etching rate of the conductive material layer 41. In addition, the mask material layer 42 tends to disappear during the etching, so that the conical shape of the electron emission electrode 26 after the disappearance of the mask material layer tends to be blunted.

【0085】また、柱状部41Bに残るマスク材料層4
2には、柱状部41Bの深さが多少変化しても、電子放
出電極26の形状は変化し難いというメリットもある。
即ち、柱状部41Bの深さは、導電材料層41の厚さや
ステップカバレージのばらつきによって変化し得るが、
柱状部41Bの幅は深さによらずほぼ一定なので、マス
ク材料層42の幅もほぼ一定となり、最終的に形成され
る電子放出電極26の形状には大差が生じない。これに
対して、凹部41Aに残るマスク材料層42において
は、凹部41Aが浅い場合と深い場合とでマスク材料層
の幅も変化してしまうため、凹部41Aが浅くマスク材
料層42の厚さが薄い場合ほど、より早期に電子放出電
極26の錐状形状の鈍化が始まる。電界放出素子の電子
放出効率は、ゲート電極とカソード電極との間の電位
差、ゲート電極とカソード電極との間の距離、電子放出
部の構成材料の仕事関数の他、電子放出部の先端部の形
状によっても変化する。このため、必要に応じて上述の
ようにマスク材料層の形状やエッチング速度を選択する
ことが好ましい。
The mask material layer 4 remaining on the columnar portion 41B
2 has an advantage that the shape of the electron-emitting electrode 26 is hard to change even if the depth of the columnar portion 41B slightly changes.
That is, the depth of the columnar portion 41B can vary due to the thickness of the conductive material layer 41 and variations in step coverage.
Since the width of the columnar portion 41B is substantially constant irrespective of the depth, the width of the mask material layer 42 is also substantially constant, and there is no great difference in the shape of the finally formed electron emission electrode 26. On the other hand, in the mask material layer 42 remaining in the concave portion 41A, the width of the mask material layer also changes between the case where the concave portion 41A is shallow and the case where the concave portion 41A is deep. The thinner the thinner, the earlier the blunting of the conical shape of the electron emission electrode 26 begins. The electron emission efficiency of the field emission device is determined by the potential difference between the gate electrode and the cathode electrode, the distance between the gate electrode and the cathode electrode, the work function of the constituent materials of the electron emission portion, and the tip of the electron emission portion. It also changes depending on the shape. For this reason, it is preferable to select the shape and etching rate of the mask material layer as described above as necessary.

【0086】(実施の形態6)実施の形態6は、実施の
形態5のスピント型電界放出素子の製造方法の変形であ
る。実施の形態6においては、工程(e)において、開
口部の上端面と底面との間の段差を反映して、柱状部と
この柱状部の上端に連通する拡大部とから成る略漏斗状
の凹部を導電材料層の表面に生成させ、工程(f)にお
いて、導電材料層の全面にマスク材料層を形成した後、
導電材料層上と拡大部内のマスク材料層を除去すること
により、柱状部にマスク材料層を残す。尚、表示装置用
のカソード・パネルの検査方法に関しては、実質的に実
施の形態1〜実施の形態3と同様とすることができるの
で、詳細な説明は省略する。以下、実施の形態6におけ
るスピント型電界放出素子の製造方法を、支持体等の模
式的な一部端面図である図19及び図20を参照して説
明する。
(Embodiment 6) Embodiment 6 is a modification of the Spindt-type field emission device manufacturing method of Embodiment 5. In the sixth embodiment, in the step (e), a substantially funnel-like shape including a columnar portion and an enlarged portion communicating with the upper end of the columnar portion reflecting a step between the upper end surface and the bottom surface of the opening portion. After forming a recess on the surface of the conductive material layer and forming a mask material layer on the entire surface of the conductive material layer in step (f),
By removing the mask material layer on the conductive material layer and in the enlarged portion, the mask material layer remains on the columnar portion. Note that the method of inspecting the cathode panel for the display device can be substantially the same as in the first to third embodiments, and a detailed description thereof will be omitted. Hereinafter, a method of manufacturing the Spindt-type field emission device according to the sixth embodiment will be described with reference to FIGS. 19 and 20, which are schematic partial end views of a support and the like.

【0087】[工程−600]先ず、図16の(A)に
示したマスク材料層42の形成までを実施の形態5の
[工程−500]〜[工程−520]と同様に行った
後、導電材料層41上と拡大部41C内のマスク材料層
42のみを除去することにより、柱状部41Bにマスク
材料層42を残す(図19の(A)参照)。このとき、
例えば希フッ酸水溶液を用いたウェットエッチングを行
うことにより、タングステンから成る導電材料層41を
除去することなく、銅から成るマスク材料層42のみを
選択的に除去することができる。柱状部41B内に残る
マスク材料層42の高さは、エッチング時間に依存する
が、このエッチング時間は、拡大部41Cに埋め込まれ
たマスク材料層42の部分が十分に除去される限りにお
いて、それ程の厳密さを要しない。なぜなら、マスク材
料層42の高低に関する議論は、図18の(A)を参照
しながら前述した柱状部41Bの浅深に関する議論と実
質的に同じであり、マスク材料層42の高低は最終的に
形成される電子放出電極26の形状に大きな影響を及ぼ
さないからである。
[Step-600] First, the steps up to the formation of the mask material layer 42 shown in FIG. 16A are performed in the same manner as in [Step-500] to [Step-520] of the fifth embodiment. By removing only the mask material layer 42 on the conductive material layer 41 and in the enlarged portion 41C, the mask material layer 42 is left on the columnar portion 41B (see FIG. 19A). At this time,
For example, by performing wet etching using a diluted hydrofluoric acid aqueous solution, only the mask material layer 42 made of copper can be selectively removed without removing the conductive material layer 41 made of tungsten. Although the height of the mask material layer 42 remaining in the columnar portion 41B depends on the etching time, this etching time is not so long as the portion of the mask material layer 42 embedded in the enlarged portion 41C is sufficiently removed. Does not require strictness. This is because the discussion regarding the height of the mask material layer 42 is substantially the same as the discussion regarding the shallow depth of the columnar portion 41B described above with reference to FIG. This is because the shape of the formed electron emission electrode 26 is not significantly affected.

【0088】[工程−610]次に、導電材料層41と
マスク材料層42と密着層40のエッチングを、実施の
形態5と同様に行い、図19の(B)に示すような電子
放出電極26を形成する。この電子放出電極26は、図
17の(A)に示したように全体が錐状形状を有してい
ても勿論構わないが、図19の(B)には先端部のみが
錐状形状を有する変形例を示した。かかる形状は、柱状
部41Bに埋め込まれたマスク材料層42の高さが低い
か、若しくは、マスク材料層42のエッチング速度が比
較的速い場合に生じ得るが、電子放出電極26としての
機能に何ら支障はない。
[Step-610] Next, the conductive material layer 41, the mask material layer 42, and the adhesive layer 40 are etched in the same manner as in the fifth embodiment, and the electron emission electrode as shown in FIG. 26 is formed. As a matter of course, the electron emission electrode 26 may have a conical shape as shown in FIG. 17A, but only the tip portion has a conical shape in FIG. 19B. Modified examples are shown. Such a shape may occur when the height of the mask material layer 42 buried in the columnar portion 41B is low or the etching rate of the mask material layer 42 is relatively high. No problem.

【0089】[工程−620]その後、等方的なエッチ
ング条件で開口部25の内部において絶縁層23に設け
られた開口部の側壁面を後退させると、図20に示す電
界放出素子が完成される。等方的なエッチングについて
は、実施の形態4で説明したと同様とすればよい。かか
る電界放出素子を用いて、実施の形態1で述べたと同様
に表示装置を構成することができる。
[Step-620] Thereafter, the side wall surface of the opening provided in the insulating layer 23 inside the opening 25 is receded under isotropic etching conditions to complete the field emission device shown in FIG. You. The isotropic etching may be the same as that described in Embodiment 4. Using such a field emission device, a display device can be formed in the same manner as described in Embodiment 1.

【0090】(実施の形態7)実施の形態7のスピント
型電界放出素子は、実施の形態4における電界放出素子
の変形である。実施の形態7の電界放出素子の模式的な
一部端面図を図21に示す。実施の形態7の電界放出素
子が実施の形態4の態様の電界放出素子と異なる点は、
電子放出部が、基部50と、基部50上に積層された錐
状の電子放出電極26とから構成されている点にある。
ここで、基部50と電子放出電極26とは異なる導電材
料から構成されている。具体的には、基部50は、電子
放出電極26とゲート電極24の開口端部との間の距離
を調節するための部材であり、不純物を含有するポリシ
リコン層から構成されている。電子放出部に相当する電
子放出電極26はタングステンから構成されており、錐
状形状、より具体的には円錐形状を有する。尚、基部5
0と電子放出電極26との間には、TiNから成る密着
層40が形成されている。尚、密着層40は、電子放出
部の機能上不可欠な構成要素ではなく、製造上の理由で
形成されている。絶縁層23がゲート電極24の直下か
ら基部50の上端部にかけてえぐられることにより、開
口部25が形成されている。
(Embodiment 7) The Spindt-type field emission device of Embodiment 7 is a modification of the field emission device of Embodiment 4. FIG. 21 shows a schematic partial end view of the field emission device of the seventh embodiment. The difference between the field emission device of the seventh embodiment and the field emission device of the fourth embodiment is that
The electron emission portion is configured by a base 50 and a conical electron emission electrode 26 stacked on the base 50.
Here, the base 50 and the electron emission electrode 26 are made of different conductive materials. Specifically, the base 50 is a member for adjusting the distance between the electron emission electrode 26 and the opening end of the gate electrode 24, and is made of a polysilicon layer containing impurities. The electron emission electrode 26 corresponding to the electron emission portion is made of tungsten, and has a conical shape, more specifically, a conical shape. The base 5
An adhesion layer 40 made of TiN is formed between 0 and the electron emission electrode 26. Note that the adhesion layer 40 is not a component essential for the function of the electron emission portion, but is formed for manufacturing reasons. The opening 25 is formed by digging the insulating layer 23 from directly below the gate electrode 24 to the upper end of the base 50.

【0091】尚、表示装置用のカソード・パネルの検査
方法に関しては、実質的に実施の形態1〜実施の形態3
と同様とすることができるので、詳細な説明は省略す
る。以下、実施の形態7に係る電界放出素子の製造方法
を、支持体等の模式的な一部端面図である図22〜図2
4を参照して説明する。
Incidentally, with respect to the inspection method of the cathode panel for the display device, the first to third embodiments are substantially applied.
Therefore, detailed description is omitted. Hereinafter, the method for manufacturing the field emission device according to the seventh embodiment will be described with reference to FIGS.
This will be described with reference to FIG.

【0092】[工程−700]先ず、開口部25の形成
までを、実施の形態4の[工程−400]と同様に行
う。続いて、開口部25内を含む全面に基部形成用の導
電材料層50Aを形成する。導電材料層50Aは、例え
ば、不純物として燐(P)を1015/cm3のオーダー
で含むポリシリコン層から構成され、プラズマCVD法
により形成することができる。次いで、全面に、スピン
コート法にてレジスト層から成る平坦化層51を表面が
略平坦となるように形成する(図22の(A)参照)。
次に、平坦化層51と導電材料層50Aのエッチング速
度が共に略等しくなる条件で両層をエッチングし、開口
部25の底部を上面が平坦な基部50で埋め込む(図2
2の(B)参照)。エッチングは、塩素系ガスと酸素系
ガスとを含むエッチングガスを用いたRIE法により行
うことができる。導電材料層50Aの表面を平坦化層5
1で一旦平坦化してからエッチングを行っているので、
基部50の上面が平坦となる。
[Step-700] First, the steps up to the formation of the opening 25 are performed in the same manner as in [Step-400] of the fourth embodiment. Subsequently, a conductive material layer 50A for forming a base is formed on the entire surface including the inside of the opening 25. The conductive material layer 50A is composed of, for example, a polysilicon layer containing phosphorus (P) as an impurity on the order of 10 15 / cm 3 , and can be formed by a plasma CVD method. Next, a flattening layer 51 made of a resist layer is formed on the entire surface by spin coating so that the surface is substantially flat (see FIG. 22A).
Next, both layers are etched under conditions that the etching rates of the planarization layer 51 and the conductive material layer 50A are both substantially equal, and the bottom of the opening 25 is buried with the base 50 having a flat upper surface (FIG. 2).
2 (B)). Etching can be performed by an RIE method using an etching gas containing a chlorine-based gas and an oxygen-based gas. The surface of the conductive material layer 50A is planarized
Since etching is performed after flattening in step 1,
The upper surface of the base 50 becomes flat.

【0093】[工程−710]次に、開口部25の残部
を含む全面に密着層40を製膜し、更に、開口部25の
残部を含む全面に電子放出電極形成用の導電材料層41
を製膜し、開口部25の残部を導電材料層41で埋め込
む(図23の(A)参照)。密着層40は、スパッタ法
により形成される厚さ0.07μmのTiN層であり、
導電材料層41は減圧CVD法により形成される厚さ
0.6μmのタングステン層である。導電材料層41の
表面には、開口部25の上端面と底面との間の段差を反
映して凹部41Aが形成されている。
[Step-710] Next, the adhesion layer 40 is formed on the entire surface including the remaining portion of the opening 25, and further, the conductive material layer 41 for forming an electron emission electrode is formed on the entire surface including the remaining portion of the opening 25.
Is formed, and the remaining portion of the opening 25 is embedded with the conductive material layer 41 (see FIG. 23A). The adhesion layer 40 is a TiN layer having a thickness of 0.07 μm formed by a sputtering method.
The conductive material layer 41 is a 0.6 μm thick tungsten layer formed by a low pressure CVD method. On the surface of the conductive material layer 41, a concave portion 41A is formed reflecting a step between the upper end surface and the bottom surface of the opening 25.

【0094】[工程−720]次に、導電材料層41の
全面に、スピンコート法によりレジスト層から成るマス
ク材料層42を表面が略平坦となるように形成する(図
23の(B)参照)。マスク材料層42は、導電材料層
41の表面の凹部41Aを吸収して平坦な表面となって
いる。次に、マスク材料層42を酸素系ガスを用いたR
IE法によりエッチングする(図24の(A)参照)。
エッチングを導電材料層41の平坦面が露出した時点で
終了する。これにより、導電材料層41の凹部41Aに
マスク材料層42が平坦に残され、マスク材料層42
は、開口部25の中央部に位置する導電材料層41の領
域を遮蔽するように形成されている。
[Step-720] Next, a mask material layer 42 made of a resist layer is formed on the entire surface of the conductive material layer 41 by spin coating so that the surface is substantially flat (see FIG. 23B). ). The mask material layer 42 has a flat surface by absorbing the recess 41A on the surface of the conductive material layer 41. Next, the mask material layer 42 is made of R using an oxygen-based gas.
Etching is performed by the IE method (see FIG. 24A).
The etching is completed when the flat surface of the conductive material layer 41 is exposed. As a result, the mask material layer 42 is left flat in the recess 41A of the conductive material layer 41, and the mask material layer 42
Is formed so as to shield the region of the conductive material layer 41 located at the center of the opening 25.

【0095】[工程−730]次に、実施の形態4の
[工程−440]と同様にして、導電材料層41、マス
ク材料層42及び密着層40を共にエッチングすると、
前述の機構に基づき対レジスト選択比の大きさに応じた
円錐形状を有する電子放出電極26と密着層40とが形
成され、電子放出部が完成される(図24の(B)参
照)。その後、開口部25の内部において絶縁層23に
設けられた開口部の側壁面を後退させると、図21に示
した電界放出素子を得ることができる。
[Step-730] Next, the conductive material layer 41, the mask material layer 42, and the adhesion layer 40 are etched together in the same manner as in [Step-440] of the fourth embodiment.
Based on the mechanism described above, the electron emission electrode 26 having a conical shape corresponding to the magnitude of the resist selection ratio and the adhesion layer 40 are formed, and the electron emission portion is completed (see FIG. 24B). Thereafter, when the side wall surface of the opening provided in the insulating layer 23 inside the opening 25 is receded, the field emission device shown in FIG. 21 can be obtained.

【0096】(実施の形態8)実施の形態8のスピント
型電界放出素子は、実施の形態5における電界放出素子
の変形である。実施の形態8の電界放出素子の模式的な
一部端面図を図26の(B)に示す。実施の形態8の電
界放出素子が実施の形態5の態様の電界放出素子と異な
る点は、電子放出部が、実施の形態7の電界放出素子と
同様に、基部50と、基部50上に積層された錐状の電
子放出電極26とから構成されている点にある。ここ
で、基部50と電子放出電極26とは異なる導電材料か
ら構成されている。具体的には、基部50は、電子放出
電極26とゲート電極24の開口端部との間の距離を調
節するための部材であり、不純物を含有するポリシリコ
ン層から構成されている。電子放出電極26はタングス
テンから構成されており、錐状形状、より具体的には円
錐形状を有する。尚、基部50と電子放出電極26との
間には、TiNから成る密着層40が形成されている。
尚、密着層40は、電子放出部の機能上不可欠な構成要
素ではなく、製造上の理由で形成されている。絶縁層2
3がゲート電極24の直下から基部50の上端部にかけ
てえぐられることにより、開口部25が形成されてい
る。
(Eighth Embodiment) A Spindt-type field emission device according to the eighth embodiment is a modification of the field emission device according to the fifth embodiment. FIG. 26B is a schematic partial end view of the field emission device according to the eighth embodiment. The field emission device according to the eighth embodiment is different from the field emission device according to the mode of the fifth embodiment in that an electron emission portion is stacked on the base 50 and the base 50 similarly to the field emission device according to the seventh embodiment. And a conical electron emission electrode 26 formed as described above. Here, the base 50 and the electron emission electrode 26 are made of different conductive materials. Specifically, the base 50 is a member for adjusting the distance between the electron emission electrode 26 and the opening end of the gate electrode 24, and is made of a polysilicon layer containing impurities. The electron emission electrode 26 is made of tungsten and has a conical shape, more specifically, a conical shape. Note that an adhesion layer 40 made of TiN is formed between the base 50 and the electron emission electrode 26.
Note that the adhesion layer 40 is not a component essential for the function of the electron emission portion, but is formed for manufacturing reasons. Insulating layer 2
An opening 25 is formed by excavating 3 from immediately below the gate electrode 24 to the upper end of the base 50.

【0097】尚、表示装置用のカソード・パネルの検査
方法に関しては、実質的に実施の形態1〜実施の形態3
と同様とすることができるので、詳細な説明は省略す
る。以下、実施の形態8に係る電界放出素子の製造方法
を、支持体等の模式的な一部端面図である図25及び図
26を参照して説明する。
It should be noted that the inspection method of the cathode panel for the display device is substantially the same as the first to third embodiments.
Therefore, detailed description is omitted. Hereinafter, a method for manufacturing a field emission device according to the eighth embodiment will be described with reference to FIGS. 25 and 26 which are schematic partial end views of a support and the like.

【0098】[工程−800]先ず、開口部25の形成
までを、実施の形態4の[工程−400]と同様に行
う。次に、開口部25内を含む全面に基部形成用の導電
材料層を形成し、導電材料層をエッチングすることによ
って、開口部25の底部を埋め込む基部50を形成する
ことができる。尚、図示される基部50は平坦化された
表面を有しているが、表面が窪んでいてもよい。尚、平
坦化された表面を有する基部50は、実施の形態7の
[工程−700]と同様のプロセスによって形成可能で
ある。更に、開口部25の残部を含む全面に、密着層4
0、及び電子放出電極形成用の導電材料層41を順次形
成する。このとき、開口部25の残部の上端面と底面と
の間の段差を反映した柱状部41Bとこの柱状部41B
の上端に連通する拡大部41Cとから成る略漏斗状の凹
部41Aが導電材料層41の表面に生成されるように、
導電材料層41の厚さを選択する。次に、導電材料層4
1上にマスク材料層42を形成する。このマスク材料層
42は、例えば銅を用いて形成する。図25の(A)
は、ここまでのプロセスが終了した状態を示している。
[Step-800] First, the steps up to the formation of the opening 25 are performed in the same manner as in [Step-400] of the fourth embodiment. Next, a conductive material layer for forming a base is formed on the entire surface including the inside of the opening 25, and the conductive material layer is etched, so that the base 50 filling the bottom of the opening 25 can be formed. Although the illustrated base 50 has a flattened surface, the surface may be concave. The base 50 having a flattened surface can be formed by the same process as [Step-700] in the seventh embodiment. Further, the adhesive layer 4 is formed on the entire surface including the remaining portion of the opening 25.
0 and a conductive material layer 41 for forming an electron emission electrode are sequentially formed. At this time, the columnar portion 41B reflecting the step between the upper end surface and the bottom surface of the remaining portion of the opening 25 and the columnar portion 41B
A substantially funnel-shaped concave portion 41A composed of an enlarged portion 41C communicating with the upper end of the conductive material layer 41 is formed on the surface of the conductive material layer 41.
The thickness of the conductive material layer 41 is selected. Next, the conductive material layer 4
A mask material layer 42 is formed on 1. This mask material layer 42 is formed using, for example, copper. (A) of FIG.
Indicates that the process up to this point has been completed.

【0099】[工程−810]次に、マスク材料層42
と導電材料層41とを支持体21の表面に対して平行な
面内で除去することにより、柱状部41Bにマスク材料
層42を残す(図25の(B)参照)。この除去は、実
施の形態5の[工程−530]と同様に、化学的機械的
研磨法(CMP法)により行うことができる。
[Step-810] Next, the mask material layer 42
And the conductive material layer 41 are removed in a plane parallel to the surface of the support 21 to leave the mask material layer 42 on the columnar portion 41B (see FIG. 25B). This removal can be performed by a chemical mechanical polishing method (CMP method) as in [Step-530] of the fifth embodiment.

【0100】[工程−820]次に、導電材料層41と
マスク材料層42と密着層40とをエッチングすると、
前述の機構に基づき対レジスト選択比の大きさに応じた
円錐形状を有する電子放出電極26が形成される。これ
らの層のエッチングは、実施の形態5の[工程−54
0]と同様に行うことができる。電子放出電極26と基
部50、及び、電子放出電極26と基部50の間に残存
する密着層40とによって、電子放出部が形成される。
電子放出部は、全体が錐状形状を有していても勿論構わ
ないが、図26の(A)には基部50の一部が開口部2
5の底部を埋め込むように残存した状態を示した。かか
る形状は、柱状部41Bに埋め込まれたマスク材料層4
2の高さが低いか、若しくは、マスク材料層42のエッ
チング速度が比較的速い場合に生じ得るが、電子放出部
としての機能に何ら支障はない。
[Step-820] Next, when the conductive material layer 41, the mask material layer 42, and the adhesion layer 40 are etched,
The electron emission electrode 26 having a conical shape corresponding to the magnitude of the resist selectivity is formed based on the above-described mechanism. The etching of these layers is performed according to [Step-54 of Embodiment 5].
0]. An electron emission portion is formed by the electron emission electrode 26 and the base 50, and the adhesion layer 40 remaining between the electron emission electrode 26 and the base 50.
Of course, the electron emitting portion may have a conical shape as a whole. However, FIG.
5 shows a state in which the bottom portion is left to be embedded. This shape corresponds to the mask material layer 4 embedded in the columnar portion 41B.
2 may be low or the etching rate of the mask material layer 42 may be relatively high, but this does not hinder the function as the electron emitting portion.

【0101】[工程−830]その後、等方的なエッチ
ング条件で開口部25の内部において絶縁層23の側壁
面を後退させると、図26の(B)に示した電界放出素
子が完成される。等方的なエッチング条件は、実施の形
態4で説明したと同様とすればよい。かかる電界放出素
子を用いて、実施の形態1で述べたと同様に表示装置を
構成することができる。
[Step-830] Then, when the side wall surface of the insulating layer 23 is retreated inside the opening 25 under isotropic etching conditions, the field emission device shown in FIG. 26B is completed. . The isotropic etching conditions may be the same as those described in Embodiment 4. Using such a field emission device, a display device can be formed in the same manner as described in Embodiment 1.

【0102】(実施の形態9)実施の形態9は、実施の
形態6のスピント型電界放出素子の製造方法の変形であ
る。実施の形態9の電界放出素子が実施の形態6の態様
の電界放出素子と異なる点は、電子放出部が、実施の形
態7の電界放出素子と同様に、基部50と、基部50上
に積層された錐状の電子放出電極26とから構成されて
いる点にある。以下、実施の形態9におけるスピント型
電界放出素子の製造方法を、支持体等の模式的な一部端
面図である図27を参照して説明する。
Ninth Embodiment A ninth embodiment is a modification of the Spindt-type field emission device manufacturing method of the sixth embodiment. The field emission device according to the ninth embodiment is different from the field emission device according to the sixth embodiment in that the electron emission section is stacked on the base 50 and the base 50 similarly to the field emission device according to the seventh embodiment. And a conical electron emission electrode 26. Hereinafter, a method of manufacturing the Spindt-type field emission device according to the ninth embodiment will be described with reference to FIG. 27 which is a schematic partial end view of a support and the like.

【0103】[工程−900]マスク材料層42の形成
までを実施の形態8の[工程−800]と同様に行う。
その後、導電材料層41上と拡大部41B内のマスク材
料層42のみを除去することにより、柱状部41Bにマ
スク材料層42を残す(図27参照)。例えば希フッ酸
水溶液を用いたウェットエッチングを行い、タングステ
ンから成る導電材料層41を除去することなく、銅から
成るマスク材料層42のみを選択的に除去することがで
きる。この後の導電材料層41とマスク材料層42のエ
ッチング、絶縁層23の等方的なエッチング等のプロセ
スは、全て実施の形態8と同様に行うことができる。
[Step-900] The steps up to the formation of the mask material layer 42 are performed in the same manner as in [Step-800] of the eighth embodiment.
After that, only the mask material layer 42 on the conductive material layer 41 and in the enlarged portion 41B is removed, thereby leaving the mask material layer 42 on the columnar portion 41B (see FIG. 27). For example, by performing wet etching using a diluted hydrofluoric acid aqueous solution, only the mask material layer 42 made of copper can be selectively removed without removing the conductive material layer 41 made of tungsten. Subsequent processes such as etching of the conductive material layer 41 and the mask material layer 42 and isotropic etching of the insulating layer 23 can be performed in the same manner as in the eighth embodiment.

【0104】(実施の形態10)実施の形態10におい
ては、電界放出素子の構造及び製造工程が、実施の形態
1における電界放出素子と異なっている。実施の形態1
0におけるエッジ型電界放出素子は、図28の(A)に
模式的な一部端面図を示すように、(A)支持体71上
に形成された第1絶縁層73、(B)第1絶縁層73上
に形成された電子放出層74、(C)電子放出層74上
を含む第1絶縁層73上に形成された第2絶縁層75、
(D)第2絶縁層75上に形成されたゲート電極76、
並びに、(E)少なくとも、ゲート電極76、第2絶縁
層75及び電子放出層74を貫通した開口部78、から
成り、開口部78の壁面から突出した電子放出層74の
端部74A(電子放出部に相当する)から電子が放出さ
れる。尚、このような構成のエッジ型電界放出素子を、
便宜上、第1の構造のエッジ型電界放出素子と呼ぶ。1
つの電子放出領域12は、複数(例えば、数十乃至数百
個程度)のエッジ型電界放出素子から構成することがで
きる。
(Embodiment 10) In Embodiment 10, the structure and manufacturing process of the field emission device are different from those of Embodiment 1. Embodiment 1
As shown in FIG. 28A, a schematic partial end view of the edge type field emission device at (0), (A) a first insulating layer 73 formed on a support 71, (B) a first insulating layer 73, An electron emitting layer 74 formed on the insulating layer 73, (C) a second insulating layer 75 formed on the first insulating layer 73 including the electron emitting layer 74,
(D) a gate electrode 76 formed on the second insulating layer 75,
(E) At least an end portion 74 </ b> A (electron emission) of the electron emission layer 74, which includes at least an opening 78 penetrating the gate electrode 76, the second insulating layer 75 and the electron emission layer 74, and protrudes from a wall surface of the opening 78. (Corresponding to a part). In addition, the edge type field emission device having such a configuration is
For convenience, it is called an edge type field emission device having the first structure. 1
One electron emission region 12 can be composed of a plurality (for example, about several tens to several hundreds) of edge-type field emission devices.

【0105】第1の構造のエッジ型電界放出素子にあっ
ては、電子放出層74とゲート電極76との間に電圧を
印加し、電子放出層74の端部74Aとゲート電極76
との間が短絡状態にあるとき、発生した熱に基づき短絡
箇所を蒸発あるいは気化させ、以て、電子放出部とゲー
ト電極との間を不導電状態とする。蒸発あるいは気化
は、ゲート電極76のみに発生してもよいし、電子放出
層74Aの端部74Aのみに発生してもよいし、ゲート
電極76と電子放出層74の端部74Aの両方に発生し
てもよい。あるいは又、カソード・パネルを不導電の液
体中に浸漬した状態で、電子放出層74とゲート電極7
6との間に電圧を印加し、電子放出層74の端部74A
とゲート電極76との間が導電性異物によって短絡状態
にあるとき、発生した熱によって液体を蒸発させ、その
結果生じた気泡により導電性異物を除去し、以て、電子
放出部とゲート電極との間を不導電状態とする。
In the edge-type field emission device having the first structure, a voltage is applied between the electron-emitting layer 74 and the gate electrode 76, and the end 74A of the electron-emitting layer 74 and the gate electrode 76.
Is short-circuited, the short-circuited portion is evaporated or vaporized based on the generated heat, so that the electron-emitting portion and the gate electrode are rendered non-conductive. Evaporation or vaporization may occur only at the gate electrode 76, only at the end 74A of the electron emission layer 74A, or at both the gate electrode 76 and the end 74A of the electron emission layer 74. May be. Alternatively, with the cathode panel immersed in a non-conductive liquid, the electron emission layer 74 and the gate electrode 7
6 is applied to the end 74A of the electron emission layer 74.
And the gate electrode 76 are in a short-circuit state due to the conductive foreign matter, the generated heat evaporates the liquid, and the resulting bubbles remove the conductive foreign matter. Is in a non-conductive state.

【0106】あるいは又、エッジ型電界放出素子の変形
例の模式的な一部端面図を、図28の(B)に示す。こ
のエッジ型電界放出素子は、(A)支持体71上に形成
された第1ゲート電極72、(B)第1ゲート電極72
上を含む支持体71上に形成された第1絶縁層73、
(C)第1絶縁層73上に形成された電子放出層74、
(D)電子放出層74上を含む第1絶縁層73上に形成
された第2絶縁層75、(E)第2絶縁層75上に形成
された第2ゲート電極77、並びに、(F)第2ゲート
電極77、第2絶縁層75、電子放出層74及び第1絶
縁層73を貫通し、底部に第1ゲート電極72の表面が
露出した開口部78、から成り、開口部78の壁面から
突出した電子放出層74の端部74A(電子放出部に相
当する)から電子が放出される。ゲート電極は、第1ゲ
ート電極72と第2ゲート電極77から構成される。開
口部78近傍の支持体71等を一部切断して露出させた
模式的な斜視図を図29に示す。ここで、図28の
(B)に示した模式的な一部端面図は、図29の線A−
Aに沿った端面図である。このような構成のエッジ型電
界放出素子を、便宜上、第2の構造のエッジ型電界放出
素子と呼ぶ。第2の構造のエッジ型電界放出素子におい
ては、電子放出層74の下方に第1ゲート電極72が設
けられているので、第1の構造のエッジ型電界放出素子
と比較して、開口部78の壁面から突出した電子放出層
74の端部74Aの近傍に一層高強度の電界を形成する
ことができる。尚、1つの電子放出領域12は、複数
(例えば、数十乃至数百個程度)のエッジ型電界放出素
子から構成することができる。
Alternatively, FIG. 28B is a schematic partial end view of a modification of the edge-type field emission device. The edge-type field emission device includes (A) a first gate electrode 72 formed on a support 71, and (B) a first gate electrode 72.
A first insulating layer 73 formed on a support 71 including the
(C) an electron emission layer 74 formed on the first insulating layer 73;
(D) a second insulating layer 75 formed on the first insulating layer 73 including the electron emitting layer 74, (E) a second gate electrode 77 formed on the second insulating layer 75, and (F) An opening 78 penetrating through the second gate electrode 77, the second insulating layer 75, the electron emission layer 74, and the first insulating layer 73, and having a bottom exposed at the surface of the first gate electrode 72; Electrons are emitted from an end portion 74A (corresponding to an electron emission portion) of the electron emission layer 74 protruding from. The gate electrode includes a first gate electrode 72 and a second gate electrode 77. FIG. 29 is a schematic perspective view in which the support 71 and the like near the opening 78 are partially cut and exposed. Here, the schematic partial end view shown in FIG. 28B is a line A-
It is an end elevation along A. The edge-type field emission device having such a configuration is referred to as an edge-type field emission device having a second structure for convenience. In the edge type field emission device having the second structure, since the first gate electrode 72 is provided below the electron emission layer 74, the opening 78 is compared with the edge type field emission device having the first structure. An electric field with a higher intensity can be formed in the vicinity of the end 74A of the electron emission layer 74 protruding from the wall surface. One electron emission region 12 can be composed of a plurality (for example, about several tens to several hundreds) of edge type field emission devices.

【0107】第2の構造のエッジ型電界放出素子にあっ
ては、電子放出層74と第1ゲート電極72、第2ゲー
ト電極77との間に電圧を印加し、電子放出層74の端
部74Aと第1ゲート電極72、第2ゲート電極77と
の間が短絡状態にあるとき、具体的には、電子放出層7
4と第1ゲート電極72の間で短絡状態になる場合、電
子放出層74と第2ゲート電極77の間で短絡状態にな
る場合、あるいは、第1ゲート電極72と第2ゲート電
極77の間で短絡状態になる場合、発生した熱に基づき
短絡箇所を蒸発あるいは気化させ、以て、電子放出部と
ゲート電極との間を不導電状態とする。蒸発あるいは気
化は、電子放出部とゲート電極との間が不導電状態とな
るように、第2ゲート電極77、電子放出層74Aの端
部74A、第1ゲート電極72の少なくとも1つの発生
すればよい。あるいは又、カソード・パネルを不導電の
液体中に浸漬した状態で、電子放出層74と第1ゲート
電極72、第2ゲート電極77との間に電圧を印加し、
電子放出層74の端部74Aと第1ゲート電極72、第
2ゲート電極77との間が導電性異物によって短絡状態
にあるとき、発生した熱によって液体を蒸発させ、その
結果生じた気泡により導電性異物を除去し、以て、電子
放出部とゲート電極との間を不導電状態とする。
In the edge type field emission device having the second structure, a voltage is applied between the electron emission layer 74 and the first gate electrode 72 and the second gate electrode 77, and the edge of the electron emission layer 74 is removed. When the short circuit occurs between the first gate electrode 74A and the first gate electrode 72 and the second gate electrode 77, specifically, the electron emission layer 7
4 and the first gate electrode 72, a short circuit between the electron emission layer 74 and the second gate electrode 77, or between the first gate electrode 72 and the second gate electrode 77. When the short circuit occurs, the short-circuited portion is evaporated or vaporized based on the generated heat, so that the gap between the electron emitting portion and the gate electrode is rendered non-conductive. The evaporation or vaporization is performed if at least one of the second gate electrode 77, the end 74A of the electron emission layer 74A, and the first gate electrode 72 is generated so that the gap between the electron emission portion and the gate electrode is rendered non-conductive. Good. Alternatively, while the cathode panel is immersed in a non-conductive liquid, a voltage is applied between the electron emission layer 74 and the first gate electrode 72 and the second gate electrode 77,
When the end 74A of the electron emission layer 74 is short-circuited between the first gate electrode 72 and the second gate electrode 77 by a conductive foreign substance, the generated heat causes the liquid to evaporate, and the resulting bubbles cause the liquid to evaporate. The conductive foreign matter is removed, so that the space between the electron-emitting portion and the gate electrode is rendered non-conductive.

【0108】図28(A)に示した構造を有するエッジ
型電界放出素子から構成された1つの電子放出領域12
においては、ストライプ状にパターニングされた電子放
出層用導電材料層に、電子放出領域12を構成するエッ
ジ型電界放出素子の電子放出層74が所望の数だけ存在
している。具体的には、ストライプ状の電子放出層用導
電材料層それ自体が電子放出層74に相当し、開口部7
8の近傍に位置する電子放出層用導電材料層の領域が電
子放出層74に該当する。更には、ストライプ状にパタ
ーニングされたゲート電極用導電材料層に、電子放出領
域12を構成するエッジ型電界放出素子のゲート電極7
6が所望の数だけ存在している。具体的には、ストライ
プ状のゲート電極用導電材料層それ自体がゲート電極7
6に相当し、開口部78の近傍に位置するゲート電極用
導電材料層の領域がゲート電極76に該当する。そし
て、ストライプ状のカソード電極用導電材料層とストラ
イプ状のゲート電極用導電材料層とが重複する領域が、
各電子放出領域12に相当する。ストライプ状の電子放
出層用導電材料層の延びる方向(第1の方向とする)
と、ストライプ状のゲート電極用導電材料層の延びる方
向(第2の方向とする)とは異なる。第2の方向は、第
1の方向に対して直角であることが好ましい。
One electron emission region 12 composed of an edge type field emission device having the structure shown in FIG.
In (2), a desired number of the electron emission layers 74 of the edge-type field emission device constituting the electron emission region 12 are present in the conductive material layer for the electron emission layer patterned in a stripe shape. Specifically, the conductive material layer for the electron-emitting layer in a stripe shape itself corresponds to the electron-emitting layer 74, and the opening 7.
The region of the conductive material layer for the electron emission layer located near 8 corresponds to the electron emission layer 74. Further, the gate electrode 7 of the edge type field emission device constituting the electron emission region 12 is provided on the gate electrode conductive material layer patterned in a stripe shape.
There are as many 6 as desired. Specifically, the conductive material layer for the gate electrode in the form of a stripe is the gate electrode 7 itself.
6, a region of the gate electrode conductive material layer located near the opening 78 corresponds to the gate electrode 76. Then, a region where the stripe-shaped cathode electrode conductive material layer and the stripe-shaped gate electrode conductive material layer overlap,
It corresponds to each electron emission region 12. The direction in which the stripe-shaped conductive material layer for the electron emission layer extends (referred to as a first direction)
Is different from the direction in which the stripe-shaped conductive material layer for a gate electrode extends (referred to as a second direction). Preferably, the second direction is perpendicular to the first direction.

【0109】更には、図28の(B)に示した構造を有
するエッジ型電界放出素子から構成された1つの電子放
出領域12においては、ストライプ状にパターニングさ
れた第1ゲート電極用導電材料層に、電子放出領域12
を構成するエッジ型電界放出素子の第1ゲート電極72
が所望の数だけ存在している。具体的には、ストライプ
状の第1ゲート電極用導電材料層それ自体が第1ゲート
電極72に相当し、開口部78の底部に位置する第1ゲ
ート電極用導電材料層の領域が第1ゲート電極72に該
当する。また、ストライプ状にパターニングされた電子
放出層用導電材料層に、電子放出領域12を構成するエ
ッジ型電界放出素子の電子放出層74が所望の数だけ存
在している。具体的には、ストライプ状の電子放出層用
導電材料層それ自体が電子放出層74に相当し、開口部
78の近傍に位置する電子放出層用導電材料層の領域が
電子放出層74に該当する。更には、ストライプ状にパ
ターニングされた第2ゲート電極用導電材料層に、電子
放出領域12を構成するエッジ型電界放出素子の第2ゲ
ート電極77が所望の数だけ存在している。具体的に
は、ストライプ状の第2ゲート電極用導電材料層それ自
体が第2ゲート電極77に相当し、開口部78の近傍に
位置する第2ゲート電極用導電材料層の領域が第2ゲー
ト電極77に該当する。ストライプ状の電子放出層用導
電材料層の延びる方向と(第1の方向とする)と、スト
ライプ状の第1ゲート電極用導電材料層の延びる方向
(第2の方向とする)とは異なる。第2の方向は、第1
の方向に対して直角であることが好ましい。ストライプ
状の第2ゲート電極用導電材料層の延びる方向は、第1
の方向であってもよいし、第2の方向であってもよい
が、構成の簡素化の面からは、第1の方向に延びている
ことが好ましい。
Further, in one electron emission region 12 composed of the edge type field emission device having the structure shown in FIG. 28B, the first gate electrode conductive material layer patterned in a stripe shape. The electron emission region 12
Gate electrode 72 of edge type field emission device constituting
Are present in a desired number. Specifically, the conductive material layer for the first gate electrode in a stripe shape itself corresponds to the first gate electrode 72, and the region of the conductive material layer for the first gate electrode located at the bottom of the opening 78 is the first gate electrode 72. This corresponds to the electrode 72. In addition, a desired number of the electron emission layers 74 of the edge type field emission device constituting the electron emission region 12 are present in the conductive material layer for the electron emission layer patterned in a stripe shape. Specifically, the conductive material layer for an electron emission layer in a stripe shape itself corresponds to the electron emission layer 74, and the region of the conductive material layer for the electron emission layer located near the opening 78 corresponds to the electron emission layer 74. I do. Further, a desired number of the second gate electrodes 77 of the edge type field emission device constituting the electron emission region 12 are present in the conductive material layer for the second gate electrode patterned in a stripe shape. Specifically, the stripe-shaped conductive material layer for the second gate electrode itself corresponds to the second gate electrode 77, and the region of the conductive material layer for the second gate electrode located near the opening 78 is the second gate electrode 77. This corresponds to the electrode 77. The direction in which the striped conductive material layer for an electron emission layer extends (referred to as a first direction) is different from the direction in which the striped conductive material layer for a first gate electrode extends (referred to as a second direction). The second direction is the first
Is preferably perpendicular to the direction. The extending direction of the stripe-shaped second gate electrode conductive material layer is the first direction.
Or the second direction, but preferably extends in the first direction from the viewpoint of simplification of the configuration.

【0110】表示装置用のカソード・パネルの検査方法
に関しては、実質的に実施の形態1〜実施の形態3と同
様とすることができるので、詳細な説明は省略する。図
28の(B)に示したエッジ型電界放出素子の製造方法
を、以下、支持体等の模式的な一部端面図である図30
〜図32を参照して説明する。
The method of inspecting a cathode panel for a display device can be substantially the same as in the first to third embodiments, and therefore, detailed description is omitted. The method of manufacturing the edge-type field emission device shown in FIG. 28B is described below with reference to FIG.
This will be described with reference to FIGS.

【0111】[工程−1000]先ず、例えばガラス基
板から成る支持体71の上に、スパッタ法にて厚さ約
0.2μmのタングステンから成る第1ゲート電極用導
電材料層を成膜し、リソグラフィ技術及びドライエッチ
ング技術により第1ゲート電極用導電材料層をパターニ
ングして、第1ゲート電極72を形成する(図30の
(A)参照)。パターニングされた第1ゲート電極用導
電材料層はストライプ形状を有する。
[Step-1000] First, a conductive material layer for a first gate electrode made of tungsten having a thickness of about 0.2 μm is formed on a support 71 made of, for example, a glass substrate by sputtering, and then lithography is performed. The first gate electrode 72 is formed by patterning the first gate electrode conductive material layer by the technique and the dry etching technique (see FIG. 30A). The patterned first gate electrode conductive material layer has a stripe shape.

【0112】[工程−1010]次に、全面に、例えば
約0.3μmの厚さのSiO2から成る第1絶縁層73
を形成する。更に、この第1絶縁層23の上にタングス
テンから成る電子放出層用導電材料層を0.2μmの厚
さに形成した後、所定の形状にパターニングし、電子放
出層74を形成する(図30の(B)参照)。パターニ
ングされた電子放出層用導電材料層はストライプ形状を
有する。
[Step-1010] Next, a first insulating layer 73 made of, for example, SiO 2 having a thickness of about 0.3 μm is formed on the entire surface.
To form Further, a conductive material layer for an electron emission layer made of tungsten is formed on the first insulating layer 23 to a thickness of 0.2 μm, and then patterned into a predetermined shape to form an electron emission layer 74 (FIG. 30). (B)). The patterned conductive material layer for an electron emission layer has a stripe shape.

【0113】[工程−1020]次に、全面に例えばS
iO2から成る第2絶縁層75を例えば約0.7μmの
厚さに形成する。更に、この第2絶縁層75の上に厚さ
約0.2μmのアルミニウムから成る第2ゲート電極用
導電材料層を形成し、所定のパターニングを行うことに
よって、第2ゲート電極77を得ることができる(図3
0の(C)参照)。パターニングされた第2ゲート電極
用導電材料層はストライプ形状を有する。
[Step-1020] Next, for example, S
A second insulating layer 75 made of iO 2 is formed to a thickness of, for example, about 0.7 μm. Further, a second gate electrode conductive material layer made of aluminum having a thickness of about 0.2 μm is formed on the second insulating layer 75, and the second gate electrode 77 is obtained by performing a predetermined patterning. Yes (Figure 3
0 (C)). The patterned second gate electrode conductive material layer has a stripe shape.

【0114】[工程−1030]その後、全面にレジス
ト層79を形成し、更にこのレジスト層79に、第2ゲ
ート電極77の表面を一部露出させるようにレジスト開
口部79Aを形成する。レジスト開口部79Aの平面形
状は矩形であり、矩形の長辺はおおよそ100μm、短
辺は数μm〜10μmである。続いて、レジスト開口部
79Aの底面に露出した第2ゲート電極77を例えばR
IE(反応性イオン・エッチング)法により異方的にエ
ッチングし、開口部78Aを形成する(図31の(A)
参照)。
[Step-1030] Thereafter, a resist layer 79 is formed on the entire surface, and a resist opening 79A is formed in the resist layer 79 so as to partially expose the surface of the second gate electrode 77. The planar shape of the resist opening 79A is rectangular, and the long side of the rectangular is approximately 100 μm, and the short side is several μm to 10 μm. Subsequently, the second gate electrode 77 exposed at the bottom of the resist opening 79A is
An opening 78A is formed by anisotropic etching by an IE (reactive ion etching) method (FIG. 31A).
reference).

【0115】[工程−1040]次に、開口部78Aの
底面に露出した第2絶縁層75を等方的にエッチング
し、開口部78Bを形成する(図31の(B)参照)。
第2絶縁層をSiO2を用いて形成しているので、緩衝
化フッ酸水溶液を用いたウェットエッチングを行う。開
口部78Bの壁面は、開口部78Aの開口端面よりも後
退するが、このときの後退量はエッチング時間の長短に
より制御することができる。開口部78Bの下端が開口
部78Aの開口端面よりも後退するまで、ウェットエッ
チングを行う。
[Step-1040] Next, the second insulating layer 75 exposed at the bottom of the opening 78A is isotropically etched to form an opening 78B (see FIG. 31B).
Since the second insulating layer is formed using SiO 2 , wet etching using a buffered hydrofluoric acid aqueous solution is performed. The wall surface of the opening 78B recedes from the end face of the opening 78A. The amount of retreat at this time can be controlled by the length of the etching time. Wet etching is performed until the lower end of the opening 78B is retracted from the end face of the opening 78A.

【0116】[工程−1050]次に、開口部78Bの
底面に露出した電子放出層74を、イオンを主エッチン
グ種とする条件によりドライエッチングする(図32の
(A)参照)。イオンを主エッチング種とするドライエ
ッチングでは、被エッチング物へのバイアス電圧の印加
やプラズマと磁界との相互作用を利用して荷電粒子であ
るイオンを加速することができるため、一般には異方性
エッチングが進行し、被エッチング物の加工面は垂直壁
となる。しかし、この[工程−1050]では、プラズ
マ中の主エッチング種の中にも垂直以外の角度を有する
入射成分が若干存在すること、及び開口部78Aの端部
における散乱によってもこの斜め入射成分が生ずること
により、電子放出層74の露出面の中で、本来であれば
開口部78Aによって遮蔽されてイオンが到達しないは
ずの領域にも、ある程度の確率で主エッチング種が入射
する。このとき、電子放出層74の法線に対する入射角
の小さい主エッチング種ほど入射確率は高く、入射角の
大きい主エッチング種ほど入射確率は低い。従って、電
子放出層74に形成された開口部78Cの上端部の位置
は開口部78Bの下端部とほぼ揃っているものの、開口
部78Cの下端部の位置はその上端部よりも突出した状
態となる。つまり、電子放出層74の厚さが、突出方向
の先端部に向けて薄くなり、端部が先鋭化される。エッ
チング・ガスとしてSF6を用いることにより、電子放
出層74の良好な加工を行うことができる。
[Step-1050] Next, the electron emission layer 74 exposed on the bottom surface of the opening 78B is dry-etched under the condition of using ions as a main etching species (see FIG. 32A). In dry etching using ions as a main etching species, charged particles can be accelerated by applying a bias voltage to an object to be etched or by using an interaction between a plasma and a magnetic field. As the etching proceeds, the processed surface of the object to be etched becomes a vertical wall. However, in this [Step-1050], a slight incident component having an angle other than vertical exists in the main etching species in the plasma, and the oblique incident component is also scattered at the end of the opening 78A. As a result, the main etching species enters the exposed surface of the electron-emitting layer 74 at a certain probability into a region where ions should not reach due to being blocked by the opening 78A. At this time, the main etching species having a smaller incident angle with respect to the normal line of the electron emission layer 74 has a higher incidence probability, and the main etching species having a larger incident angle has a lower incidence probability. Therefore, although the position of the upper end of the opening 78C formed in the electron emission layer 74 is substantially aligned with the lower end of the opening 78B, the position of the lower end of the opening 78C is projected from the upper end. Become. That is, the thickness of the electron emission layer 74 becomes thinner toward the tip in the protruding direction, and the end is sharpened. By using SF 6 as an etching gas, favorable processing of the electron emission layer 74 can be performed.

【0117】[工程−1060]次に、開口部78Cの
底面に露出した第1絶縁層73を等方的にエッチング
し、開口部78Dを形成し、開口部78を完成させる
(図32の(B)参照)。上述の第2絶縁層75の場合
と同様に、緩衝化フッ酸水溶液を用いたウェットエッチ
ングを行う。開口部78Dの壁面は開口部78Cの下端
部よりも後退する。このときの後退量はエッチング時間
の長短により制御可能である。このとき、先に形成され
た開口部78Bの壁面は更に後退する。尚、開口部78
の完成後にレジスト層79を除去すると、図28の
(B)に示した構造を有するエッジ型電界放出素子が形
成されたカソード・パネルを得ることができる。
[Step-1060] Next, the first insulating layer 73 exposed on the bottom surface of the opening 78C is isotropically etched to form an opening 78D, thereby completing the opening 78 ((FIG. 32) B)). As in the case of the above-described second insulating layer 75, wet etching using a buffered hydrofluoric acid aqueous solution is performed. The wall surface of the opening 78D is retracted from the lower end of the opening 78C. The amount of retreat at this time can be controlled by the length of the etching time. At this time, the wall surface of the previously formed opening 78B further retreats. The opening 78
When the resist layer 79 is removed after the completion of the above, a cathode panel having an edge-type field emission device having the structure shown in FIG. 28B can be obtained.

【0118】(実施の形態11)平面型電界放出素子の
模式的な一部端面図を、図33に示す。この平面型電界
放出素子は、(A)支持体81上に形成された電子放出
層84、(B)電子放出層84上を含む支持体81上に
形成された絶縁層85、(C)絶縁層85上に形成され
たゲート電極86、並びに、(D)ゲート電極86及び
絶縁層85を貫通し、底部に電子放出層84の表面が露
出した開口部88、から成り、開口部88の底部に露出
した電子放出層84の表面(電子放出部に相当する)か
ら電子が放出される。1つの電子放出領域12は、1つ
若しくは複数の平面型電界放出素子から構成することが
できる。
(Embodiment 11) FIG. 33 is a schematic partial end view of a flat field emission device. This planar type field emission device includes (A) an electron emitting layer 84 formed on a support 81, (B) an insulating layer 85 formed on the support 81 including the electron emitting layer 84, and (C) an insulating layer 85 formed on the support 81. A gate electrode 86 formed on the layer 85; and (D) an opening 88 that penetrates through the gate electrode 86 and the insulating layer 85 and exposes the surface of the electron emission layer 84 at the bottom. Electrons are emitted from the surface (corresponding to the electron emission portion) of the electron emission layer 84 exposed to the light. One electron emission region 12 can be composed of one or a plurality of planar field emission devices.

【0119】図33に示した構造を有する平面型電界放
出素子から構成された1つの電子放出領域12において
は、ストライプ状にパターニングされた電子放出層用導
電材料層に、電子放出領域12を構成する平面型電界放
出素子の電子放出層84が所望の数だけ存在している。
具体的には、ストライプ状の電子放出層用導電材料層そ
れ自体が電子放出層84に相当し、開口部88の底部に
位置する電子放出層用導電材料層の領域が電子放出層8
4に該当する。更には、ストライプ状にパターニングさ
れたゲート電極用導電材料層に、電子放出領域12を構
成するエッジ型電界放出素子のゲート電極86が所望の
数だけ存在している。具体的には、ストライプ状のゲー
ト電極用導電材料層それ自体がゲート電極86に相当
し、開口部88の近傍に位置するゲート電極用導電材料
層の領域がゲート電極86に該当する。ストライプ状の
電子放出層用導電材料層の延びる方向(第1の方向とす
る)と、ストライプ状のゲート電極用導電材料層の延び
る方向(第2の方向とする)とは異なる。第2の方向
は、第1の方向に対して直角であることが好ましい。
In one electron emission region 12 composed of a flat field emission device having the structure shown in FIG. 33, the electron emission region 12 is formed on a conductive material layer for an electron emission layer patterned in a stripe shape. The desired number of the electron emission layers 84 of the planar field emission device are present.
Specifically, the conductive material layer for the electron emission layer in the form of a stripe corresponds to the electron emission layer 84 itself, and the region of the conductive material layer for the electron emission layer located at the bottom of the opening 88 corresponds to the electron emission layer 8.
This corresponds to 4. Furthermore, a desired number of gate electrodes 86 of the edge-type field emission device constituting the electron emission region 12 are present in the gate electrode conductive material layer patterned in a stripe shape. Specifically, the stripe-shaped conductive material layer for the gate electrode itself corresponds to the gate electrode 86, and the region of the conductive material layer for the gate electrode located near the opening 88 corresponds to the gate electrode 86. The direction in which the striped conductive material layer for an electron emission layer extends (referred to as a first direction) is different from the direction in which the striped conductive material layer for a gate electrode extends (referred to as a second direction). Preferably, the second direction is perpendicular to the first direction.

【0120】平面型電界放出素子にあっては、カソード
・パネルの電子放出層84とゲート電極86との間に電
圧を印加し、電子放出層84とゲート電極86との間が
短絡状態にあるとき、発生した熱に基づき短絡箇所を蒸
発あるいは気化させ、以て、電子放出部とゲート電極と
の間を不導電状態とする。蒸発あるいは気化は、開口部
88の底部に露出した電子放出層84の表面のみに生じ
てもよいし、ゲート電極24のみに生じてもよいし、両
方に生じてもよい。あるいは又、カソード・パネルを不
導電の液体中に浸漬した状態で、電子放出層84とゲー
ト電極86との間に電圧を印加し、電子放出層84とゲ
ート電極86との間が導電性異物によって短絡状態にあ
るとき、発生した熱によって液体を蒸発させ、その結果
生じた気泡により導電性異物を除去し、以て、電子放出
部とゲート電極との間を不導電状態とする。
In the flat field emission device, a voltage is applied between the electron emission layer 84 and the gate electrode 86 of the cathode panel, and the electron emission layer 84 and the gate electrode 86 are short-circuited. At this time, the short-circuited portion is evaporated or vaporized based on the generated heat, so that the gap between the electron-emitting portion and the gate electrode is rendered non-conductive. Evaporation or vaporization may occur only on the surface of the electron emission layer 84 exposed at the bottom of the opening 88, may occur only on the gate electrode 24, or may occur on both. Alternatively, while the cathode panel is immersed in a non-conductive liquid, a voltage is applied between the electron emitting layer 84 and the gate electrode 86, and a conductive foreign substance is applied between the electron emitting layer 84 and the gate electrode 86. When in a short-circuit state, the generated heat causes the liquid to evaporate, and the resulting air bubbles to remove conductive foreign substances, thereby bringing the gap between the electron-emitting portion and the gate electrode into a non-conductive state.

【0121】表示装置用のカソード・パネルの検査方法
に関しては、実質的に実施の形態1〜実施の形態3と同
様とすることができるので、詳細な説明は省略する。図
33に示した平面型電界放出素子の製造方法を、以下、
支持体等の模式的な一部端面図である図34を参照して
説明する。
The method of inspecting a cathode panel for a display device can be substantially the same as in the first to third embodiments, and therefore, detailed description is omitted. The manufacturing method of the flat field emission device shown in FIG.
This will be described with reference to FIG. 34 which is a schematic partial end view of a support and the like.

【0122】[工程−1100]先ず、例えばガラス基
板から成る支持体81の上に、スパッタ法により厚さ約
0.2μmのタングステンから成る電子放出層用導電材
料層を製膜し、電子放出層用導電材料層をパターニング
し、電子放出層84を形成する。パターニングされた電
子放出層用導電材料層はストライプ形状を有する。次
に、電子放出層84上を含む支持体81上に絶縁層85
を形成する。例えばTEOS(テトラエトキシシラン)
原料ガスとして用いるCVD法により、SiO2層を約
1μmの厚さに形成する。更に、この絶縁層85の上
に、例えば厚さ約0.2μmのアルミニウムから成るゲ
ート電極用導電材料層を製膜し、パターニングしてゲー
ト電極86を形成する。パターニングされたゲート電極
用導電材料層はストライプ形状を有する。ここまでのプ
ロセスが終了した状態を、図34の(A)に示す。
[Step-1100] First, a conductive material layer for an electron emitting layer made of tungsten having a thickness of about 0.2 μm is formed on a support 81 made of, for example, a glass substrate by sputtering. The conductive material layer is patterned to form an electron emission layer 84. The patterned conductive material layer for an electron emission layer has a stripe shape. Next, the insulating layer 85 is formed on the support 81 including the electron emitting layer 84.
To form For example, TEOS (tetraethoxysilane)
An SiO 2 layer is formed to a thickness of about 1 μm by a CVD method used as a source gas. Further, a gate electrode conductive material layer made of, for example, aluminum having a thickness of about 0.2 μm is formed on the insulating layer 85 and patterned to form a gate electrode 86. The patterned gate electrode conductive material layer has a stripe shape. FIG. 34A shows a state in which the processes up to this point have been completed.

【0123】[工程−1110]次に、全面にレジスト
層89を形成し、更にこのレジスト層89に、ゲート電
極86の表面を一部露出させるようにレジスト開口部8
9Aを形成する。レジスト開口部89Aの平面形状は、
例えば円形である。続いて、レジスト開口部89Aの底
部に露出したゲート電極86を例えばRIE法により異
方的にエッチングする。
[Step-1110] Next, a resist layer 89 is formed on the entire surface, and a resist opening 8 is formed on the resist layer 89 so as to partially expose the surface of the gate electrode 86.
9A is formed. The planar shape of the resist opening 89A is:
For example, it is circular. Subsequently, the gate electrode 86 exposed at the bottom of the resist opening 89A is anisotropically etched by, eg, RIE.

【0124】[工程−1120]次に、レジスト開口部
89Aの内部に露出した絶縁層85を等方的にエッチン
グし、開口部88を形成する(図34の(C)参照)。
絶縁層85をSiO2を用いて形成しているので、緩衝
化フッ酸水溶液を用いたウェットエッチングを行う。絶
縁層85の壁面は、ゲート電極86の先端部よりも後退
するが、このときの後退量はエッチング時間の長短によ
り制御することができる。こうして、図33に示す平面
型電界放出素子が形成されたカソード・パネルを得るこ
とができる。
[Step-1120] Next, the insulating layer 85 exposed inside the resist opening 89A is isotropically etched to form an opening 88 (see FIG. 34C).
Since the insulating layer 85 is formed using SiO 2 , wet etching using a buffered hydrofluoric acid aqueous solution is performed. The wall surface of the insulating layer 85 recedes from the tip of the gate electrode 86, and the amount of retreat at this time can be controlled by the length of the etching time. Thus, a cathode panel on which the flat field emission device shown in FIG. 33 is formed can be obtained.

【0125】以上、本発明を、発明の実施の形態に基づ
き説明したが、本発明はこれらに限定されるものではな
い。
The present invention has been described based on the embodiments of the present invention, but the present invention is not limited to these embodiments.

【0126】スピント型電界放出素子における電子放出
電極26(電子放出部に相当する)は、タングステン
(W)、ニオブ(Nb)、タンタル(Ta)、チタン
(Ti)、モリブデン(Mo)、クロム(Cr)、アル
ミニウム(Al)、銅(Cu)等の金属又はこれらの金
属元素を含む合金や化合物を用いて形成することができ
るが、中でも所謂高融点金属あるいはその合金を用いて
形成することが好ましい。電子放出電極26は、例え
ば、蒸着法やスパッタ法によって形成することができ
る。スピント型電界放出素子における密着層40や基部
50は、タングステン(W)、チタン(Ti)、モリブ
デン(Mo)、タンタル(Ta)、ハフニウム(Hf)
といった所謂高融点金属又はこれらの金属元素を含む合
金や化合物、不純物を含有したシリコン(例えば、アモ
ルファスシリコンあるいはポリシリコン)を用いて形成
することができるが、中でも所謂高融点金属あるいはそ
の合金、若しくは不純物を含有したアモルファスシリコ
ンあるいはポリシリコンを用いて形成することが好まし
い。尚、電子放出電極26を構成する材料よりも密着層
40や基部50を構成する材料の方が、酸化され易いこ
とが好ましい。
The electron emission electrode 26 (corresponding to an electron emission portion) in the Spindt-type field emission device is composed of tungsten (W), niobium (Nb), tantalum (Ta), titanium (Ti), molybdenum (Mo), chromium ( It can be formed using a metal such as Cr), aluminum (Al), copper (Cu), or an alloy or compound containing these metal elements. Among them, it can be formed using a so-called high melting point metal or an alloy thereof. preferable. The electron emission electrode 26 can be formed by, for example, an evaporation method or a sputtering method. The adhesion layer 40 and the base 50 in the Spindt-type field emission device are made of tungsten (W), titanium (Ti), molybdenum (Mo), tantalum (Ta), and hafnium (Hf).
Can be formed by using a so-called high melting point metal or an alloy or compound containing these metal elements, or silicon containing impurities (for example, amorphous silicon or polysilicon). Among them, a so-called high melting point metal or an alloy thereof, or It is preferable to use amorphous silicon or polysilicon containing impurities. It is preferable that the material forming the adhesion layer 40 and the base 50 be more easily oxidized than the material forming the electron emission electrode 26.

【0127】エッジ型電界放出素子あるいは平面型電界
放出素子における電子放出層74,84は、典型的に
は、タングステン(W)やタンタル(Ta)、チタン
(Ti)、モリブデン(Mo)、クロム(Cr)、ある
いはこれらの合金や化合物(例えばTiN等の窒化物
や、WSi2、MoSi2、TiSi2、TaSi2等のシ
リサイド)、あるいはダイヤモンド等の半導体から構成
することができる。電子放出層74,84の形成方法と
して、蒸着法、スパッタ法、CVD法、イオン・プレー
ティング法、印刷法、メッキ法等、通常の薄膜作製プロ
セスを利用できる。電子放出層74,84の厚さは、お
およそ0.05〜0.5μm、好ましくは0.1〜0.
3μmの範囲とすることが望ましいが、かかる範囲に限
定するものではない。電子放出層74,84を構成する
材料は、ゲート電極を構成する材料と同じであっても、
異なっていてもよい。
The electron emission layers 74 and 84 in the edge type field emission device or the flat type field emission device are typically made of tungsten (W), tantalum (Ta), titanium (Ti), molybdenum (Mo), chromium ( Cr), or an alloy or compound thereof (for example, a nitride such as TiN, or a silicide such as WSi 2 , MoSi 2 , TiSi 2 , or TaSi 2 ), or a semiconductor such as diamond. As a method for forming the electron emission layers 74 and 84, a normal thin film manufacturing process such as a vapor deposition method, a sputtering method, a CVD method, an ion plating method, a printing method, and a plating method can be used. The thickness of the electron emission layers 74 and 84 is approximately 0.05 to 0.5 μm, preferably 0.1 to 0.5 μm.
It is desirable to set the range to 3 μm, but it is not limited to such a range. Even if the material forming the electron emission layers 74 and 84 is the same as the material forming the gate electrode,
It may be different.

【0128】スピント型電界放出素子におけるカソード
電極22、ゲート電極24、エッジ型電界放出素子にお
けるゲート電極76、若しくは、第1ゲート電極72、
第2ゲート電極77、平面型電界放出素子におけるゲー
ト電極86を構成する材料として、アルミニウム(A
l)やその合金、インジウム(In)やその合金を例示
することができる。また、電子放出電極や電子放出層を
構成する材料との組合せにも依存するが、タングステン
(W)、ニオブ(Nb)、タンタル(Ta)、モリブデ
ン(Mo)、クロム(Cr)、銅(Cu)等の金属、こ
れらの金属元素を含む合金あるいは化合物、あるいはシ
リコン(Si)等の半導体やダイヤモンド、カーボンを
例示することができる。尚、これらの電極を構成する材
料を、同一の材料としてもよいし、同種材料としてもよ
いし、異種の材料としてもよい。これらの電極の形成方
法として、蒸着法、スパッタ法、CVD法、イオン・プ
レーティング法、印刷法、メッキ法等、通常の薄膜作製
プロセスを利用できる。
The cathode electrode 22 and the gate electrode 24 in the Spindt field emission device, the gate electrode 76 or the first gate electrode 72 in the edge field emission device,
Aluminum (A) is used as a material for forming the second gate electrode 77 and the gate electrode 86 in the planar field emission device.
l) and its alloys, indium (In) and its alloys can be exemplified. Further, depending on the combination with the material constituting the electron emission electrode or the electron emission layer, tungsten (W), niobium (Nb), tantalum (Ta), molybdenum (Mo), chromium (Cr), copper (Cu) ), Alloys or compounds containing these metal elements, semiconductors such as silicon (Si), diamond, and carbon. The materials constituting these electrodes may be the same material, the same material, or different materials. As a method for forming these electrodes, an ordinary thin film production process such as a vapor deposition method, a sputtering method, a CVD method, an ion plating method, a printing method, a plating method, or the like can be used.

【0129】絶縁層23、第1絶縁層73、第2絶縁層
75、絶縁層85の構成材料としては、SiO2、Si
N、SiON、ガラス・ペースト硬化物を単独あるいは
適宜積層して使用することができ、製膜には、CVD
法、塗布法、スパッタ法、印刷法等の公知のプロセスが
利用できる。
The constituent materials of the insulating layer 23, the first insulating layer 73, the second insulating layer 75, and the insulating layer 85 are SiO 2 , Si
N, SiON, or cured glass paste can be used alone or appropriately laminated.
Known processes such as a method, a coating method, a sputtering method, and a printing method can be used.

【0130】支持体21,71,81は、少なくとも表
面が絶縁性を有する材料から構成されていればよく、ガ
ラス基板、表面に絶縁膜が形成されたガラス基板、石英
基板、表面に絶縁膜が形成された石英基板、表面に絶縁
膜が形成された半導体基板を挙げることができる。アノ
ード・パネル60を構成する基板61としても、少なく
とも表面が絶縁性を有する材料から構成されていればよ
く、ガラス基板、表面に絶縁膜が形成されたガラス基
板、石英基板、表面に絶縁膜が形成された石英基板、表
面に絶縁膜が形成された半導体基板を挙げることがで
き、表示装置の構成に依っては、透明性が要求される。
The supports 21, 71 and 81 need only be made of a material having an insulating property at least on the surface. A glass substrate, a glass substrate having an insulating film formed on the surface, a quartz substrate, and an insulating film formed on the surface are provided. Examples include a quartz substrate formed and a semiconductor substrate having an insulating film formed on a surface thereof. The substrate 61 that constitutes the anode panel 60 also needs to have at least the surface made of a material having an insulating property, and includes a glass substrate, a glass substrate having an insulating film formed on the surface, a quartz substrate, and an insulating film formed on the surface. A formed quartz substrate and a semiconductor substrate having an insulating film formed on its surface can be given, and transparency is required depending on the configuration of the display device.

【0131】本発明においては、ゲート電極や第2ゲー
ト電極上を含む全面に更に層間絶縁層を形成し、かかる
層間絶縁層上にフォーカス電極を形成する構成とするこ
ともできる。例えば、第2の構造のエッジ型電界放出素
子に、フォーカス電極を組み込んだ例を、図35の模式
的な一部端面図に示す。この電界放出素子においては、
第2ゲート電極77上を含む全面に更に層間絶縁層94
が形成され、かかる層間絶縁層94上にフォーカス電極
95が形成されている。層間絶縁層94には開口部78
に連通する第2開口部96が設けられている。尚、フォ
ーカス電極95は、必ずしも各電界放出素子毎に設ける
必要はなく、例えば、電界放出素子の所定の配列方向に
沿って配設することにより、複数の電界放出素子に共通
の収束効果を及ぼすこともできる。従って、層間絶縁層
94に設けられる第2開口部96は、必ずしもフォーカ
ス電極95を構成する材料層に設けられている必要はな
い。また、フォーカス電極95の電位は、通常、電子放
出層74の電位と近似あるいは同一であるため、フォー
カス電極95の開口端部が第2開口部96の内部に向け
て突出していると、フォーカス電極95から第1ゲート
電極72や第2ゲート電極77へ向かって電子放出が生
ずる虞がある。従って、フォーカス電極95は第2開口
部96内へ突出しないように設けられていることが特に
望ましい。尚、第2ゲート電極77の先端部を層間絶縁
層94から突出させることが、電子放出層74の開口部
78から突出した端部74A近傍の電界強度を高める観
点から特に好ましい。第2開口部96の平面形状は、フ
ォーカス電極95の構成に依り、開口部78の平面形状
と合同又は相似としてもよいし、異なっていてもよい。
In the present invention, an interlayer insulating layer may be further formed on the entire surface including the gate electrode and the second gate electrode, and a focus electrode may be formed on the interlayer insulating layer. For example, an example in which a focus electrode is incorporated in an edge type field emission device having the second structure is shown in a schematic partial end view of FIG. In this field emission device,
An interlayer insulating layer 94 is further formed on the entire surface including on the second gate electrode 77.
Are formed, and a focus electrode 95 is formed on the interlayer insulating layer 94. The opening 78 is formed in the interlayer insulating layer 94.
Is provided with a second opening 96 that communicates with the second opening 96. Note that the focus electrode 95 does not necessarily need to be provided for each field emission device. For example, by disposing the focus electrode 95 along a predetermined arrangement direction of the field emission devices, a common convergence effect is provided for a plurality of field emission devices. You can also. Therefore, the second opening 96 provided in the interlayer insulating layer 94 does not necessarily need to be provided in the material layer forming the focus electrode 95. Since the potential of the focus electrode 95 is generally similar to or the same as the potential of the electron emission layer 74, if the opening end of the focus electrode 95 protrudes toward the inside of the second opening 96, the focus electrode 95 Electron emission may occur from 95 toward the first gate electrode 72 or the second gate electrode 77. Therefore, it is particularly desirable that the focus electrode 95 be provided so as not to protrude into the second opening 96. It is particularly preferable that the tip of the second gate electrode 77 protrude from the interlayer insulating layer 94 from the viewpoint of increasing the electric field strength near the end 74A protruding from the opening 78 of the electron emission layer 74. The planar shape of the second opening 96 may be congruent, similar to, or different from the planar shape of the opening 78 depending on the configuration of the focus electrode 95.

【0132】電界放出素子を、図36の(A)に模式的
な一部端面図を示し、図36の(B)に模式的な分解斜
視図を示すように、所謂シャント構造を有する幹配線2
2C,22Dを備えた構成とすることもできる。即ち、
[工程−100]において、例えばガラス基板から成る
支持体21の上に、例えばポリシリコンから成るカソー
ド電極用導電材料層をプラズマCVD法にて製膜した
後、リソグラフィ技術及びドライエッチング技術に基づ
きカソード電極用導電材料層をパターニングして、平面
形状が矩形のカソード電極群、枝配線22B及び幹配線
22Cを形成する。その後、全面にSiO2から成る絶
縁層23’をCVD法にて製膜し、幹配線22Cの上方
の絶縁層23’に孔部を形成する。その後、孔部内を含
む絶縁層23’上に例えばアルミニウム系合金層をスパ
ッタ法にて製膜し、かかるアルミニウム系合金層をパタ
ーニングすることによって、絶縁層23’上にも幹配線
22Dを形成する。かかる幹配線22Dは、孔部及び孔
部に充填されたアルミニウム系合金層(これらを総称し
てコンタクトホールと呼ぶ)によって幹配線22Cと電
気的に接続されている。次いで、全面に絶縁層53”を
形成し、ゲート電極用導電材料層(例えば、アルミニウ
ム層)をスパッタ法にて、順次製膜し、次いで、ゲート
電極用導電材料層をリソグラフィ技術及びドライエッチ
ング技術にてパターニングすることによってストライプ
状のゲート電極用導電材料層から成り、開口部25を有
するゲート電極群を形成する。その後、ゲート電極群を
エッチング用マスクとして用いて、絶縁層23”,2
3’に、例えば直径1μm程度の開口部25を形成す
る。
As shown in FIG. 36A, a schematic partial end view of the field emission device, and FIG. 36B, a schematic exploded perspective view, show a main wiring having a so-called shunt structure. 2
A configuration including 2C and 22D may be employed. That is,
In [Step-100], a cathode conductive material layer made of, for example, polysilicon is formed on a support 21 made of, for example, a glass substrate by a plasma CVD method, and then the cathode is formed based on a lithography technique and a dry etching technique. The electrode conductive material layer is patterned to form a cathode electrode group having a rectangular planar shape, a branch wiring 22B, and a main wiring 22C. Thereafter, an insulating layer 23 'made of SiO 2 is formed on the entire surface by a CVD method, and a hole is formed in the insulating layer 23' above the main wiring 22C. Thereafter, for example, an aluminum-based alloy layer is formed on the insulating layer 23 'including the inside of the hole by a sputtering method, and the aluminum-based alloy layer is patterned to form the main wiring 22D also on the insulating layer 23'. . The main wiring 22D is electrically connected to the main wiring 22C by a hole and an aluminum-based alloy layer filling the hole (these are collectively referred to as contact holes). Next, an insulating layer 53 ″ is formed on the entire surface, and a conductive material layer for a gate electrode (for example, an aluminum layer) is sequentially formed by a sputtering method. Then, the conductive material layer for a gate electrode is formed by a lithography technique and a dry etching technique. A gate electrode group formed of a stripe-shaped conductive material for a gate electrode and having an opening 25 is formed by patterning the insulating layer 23 ″, 2 using the gate electrode group as an etching mask.
An opening 25 having a diameter of, for example, about 1 μm is formed in 3 ′.

【0133】このようにシャント構造を有する幹配線2
2C,22Dを採用することによって、信号の遅れ等の
発生を回避することができる。かかるシャント構造は、
エッジ型電界放出素子や平面型電界放出素子から構成さ
れた電子放出領域12を備えたカソード・パネルに対し
ても適用することができる。
The trunk wiring 2 having the shunt structure as described above
By employing 2C and 22D, it is possible to avoid occurrence of signal delay and the like. Such a shunt structure is
The present invention can also be applied to a cathode panel having an electron emission region 12 composed of an edge type field emission device or a flat type field emission device.

【0134】また、図37の(A)に模式的な一部端面
図を示し、図37の(B)に模式的な分解斜視図を示す
ように、支持体21上に幹配線22Cを形成せずに、絶
縁層23’上にのみ幹配線22Dを形成し、コンタクト
ホールを介して、支持体21上に形成された枝配線22
Bと幹配線22Dとを接続する構造とすることもでき
る。
Further, as shown in a schematic partial end view in FIG. 37A and a schematic exploded perspective view in FIG. 37B, a main wiring 22C is formed on the support 21. Instead, the trunk wiring 22D is formed only on the insulating layer 23 ', and the branch wiring 22D formed on the support 21 is formed via the contact hole.
B and the main wiring 22D may be connected.

【0135】[0135]

【発明の効果】本発明においては、短絡箇所が存在する
場合には電子放出部とゲート電極との間に電流が流れる
結果、電子放出部とゲート電極との間が不導電状態とな
るので、欠陥電界放出素子を実質的に除去し、あるいは
又、復旧できる結果、かかる欠陥電界放出素子を含む電
子放出領域あるいはストライプ状の電子放出領域列の一
列全体の完全なる表示が出来なくなるといった問題の発
生を回避することができる。その結果、冷陰極電界電子
放出表示装置用のカソード・パネルあるいは冷陰極電界
電子放出表示装置の製造歩留や生産性の向上を図ること
ができる。また、電界放出素子やカソード・パネルを特
別な清浄度の環境内で製造する必要が無くなるし、特別
な清浄装置や電界放出素子の補修装置等も不要となる。
According to the present invention, when a short-circuit portion exists, a current flows between the electron-emitting portion and the gate electrode, so that the gap between the electron-emitting portion and the gate electrode becomes non-conductive. As a result of substantially removing or restoring the defective field emission device, a problem arises in that a complete display of the entire electron emission region including the defective field emission device or the entire row of the stripe-shaped electron emission region cannot be performed. Can be avoided. As a result, it is possible to improve the production yield and the productivity of the cathode panel for the cold cathode field emission display or the cold cathode field emission display. Further, it is not necessary to manufacture the field emission device and the cathode panel in an environment with a special cleanliness, and a special cleaning device and a repair device for the field emission device are not required.

【図面の簡単な説明】[Brief description of the drawings]

【図1】スピント型電界放出素子を適用した冷陰極電界
電子放出表示装置の概念図である。
FIG. 1 is a conceptual diagram of a cold cathode field emission display to which a Spindt-type field emission device is applied.

【図2】スピント型電界放出素子を適用した冷陰極電界
電子放出表示装置におけるカソード・パネル及びアノー
ド・パネルの一部分の模式的な分解斜視図である。
FIG. 2 is a schematic exploded perspective view of a part of a cathode panel and an anode panel in a cold cathode field emission display to which a Spindt-type field emission device is applied.

【図3】カソード・パネルの模式的な部分的斜視図、及
び、カソード電極、ゲート電極、電子放出電極等の配置
を示すための分解斜視図である。
FIG. 3 is a schematic partial perspective view of a cathode panel, and an exploded perspective view showing an arrangement of a cathode electrode, a gate electrode, an electron emission electrode, and the like.

【図4】電子放出部とゲート電極との間が短絡状態にあ
る電界放出素子の模式図、及び、電子放出部及びゲート
電極が不導電状態となった電界放出素子の模式図であ
る。
FIG. 4 is a schematic diagram of a field emission device in which an electron emission portion and a gate electrode are in a short-circuit state, and a schematic diagram of a field emission device in which the electron emission portion and the gate electrode are in a non-conductive state.

【図5】電子放出部とゲート電極との間が短絡状態にあ
る電界放出素子の模式図、及び、電子放出部及びゲート
電極が不導電状態となった電界放出素子の模式図であ
る。
FIG. 5 is a schematic diagram of a field emission device in which an electron emission portion and a gate electrode are in a short-circuit state, and a schematic diagram of a field emission device in which the electron emission portion and the gate electrode are in a non-conductive state.

【図6】発明の実施の形態1における短絡箇所除去方法
により、ゲート電極の一部が蒸発した状態を模式的に示
す図である。
FIG. 6 is a diagram schematically showing a state in which a part of the gate electrode has been evaporated by the method of removing a short-circuit portion according to the first embodiment of the present invention;

【図7】スピント型電界放出素子の製造方法を説明する
ための支持体等の模式的な一部端面図である。
FIG. 7 is a schematic partial end view of a support and the like for describing a method for manufacturing a Spindt-type field emission device.

【図8】図7に引き続き、スピント型電界放出素子の製
造方法を説明するための支持体等の模式的な一部端面図
である。
FIG. 8 is a schematic partial end view of a support and the like for explaining the method for manufacturing the Spindt-type field emission device, following FIG. 7;

【図9】発明の実施の形態4におけるスピント型電界放
出素子を示す模式的な一部端面図である。
FIG. 9 is a schematic partial end view showing a Spindt-type field emission device according to Embodiment 4 of the present invention.

【図10】図9に示したスピント型電界放出素子の製造
方法を説明するための支持体等の模式的な一部端面図で
ある。
FIG. 10 is a schematic partial end view of a support and the like for describing a method of manufacturing the Spindt-type field emission device shown in FIG. 9;

【図11】図10に引き続き、図9に示したスピント型
電界放出素子の製造方法を説明するための支持体等の模
式的な一部端面図である。
11 is a schematic partial end view of a support and the like for explaining the method for manufacturing the Spindt field emission device shown in FIG. 9 following FIG. 10;

【図12】図11に引き続き、図9に示したスピント型
電界放出素子の製造方法を説明するための支持体等の模
式的な一部端面図である。
12 is a schematic partial end view of a support and the like for explaining the method for manufacturing the Spindt field emission device shown in FIG. 9, following FIG. 11;

【図13】円錐形状の電子放出電極が形成される機構を
説明するための図である。
FIG. 13 is a view for explaining a mechanism for forming a conical electron emission electrode.

【図14】対レジスト選択比と、電子放出電極の高さと
形状の関係を模式的に示す図である。
FIG. 14 is a diagram schematically showing a relationship between a resist selectivity and the height and shape of an electron emission electrode.

【図15】発明の実施の形態5におけるスピント型電界
放出素子の製造方法を説明するための支持体等の模式的
な一部端面図である。
FIG. 15 is a schematic partial end view of a support and the like for describing a method for manufacturing a Spindt-type field emission device according to a fifth embodiment of the present invention.

【図16】図15に引き続き、発明の実施の形態5にお
けるスピント型電界放出素子の製造方法を説明するため
の支持体等の模式的な一部端面図である。
FIG. 16 is a schematic partial end view of a support and the like for explaining the method for manufacturing the Spindt-type field emission device according to the fifth embodiment of the present invention, following FIG.

【図17】図16に引き続き、発明の実施の形態5にお
けるスピント型電界放出素子の製造方法を説明するため
の支持体等の模式的な一部端面図である。
FIG. 17 is a schematic partial end view of the support and the like for explaining the method for manufacturing the Spindt-type field emission device according to the fifth embodiment of the present invention, following FIG. 16;

【図18】被エッチング物の表面プロファイルが一定時
間毎にどのように変化するかを示す図である。
FIG. 18 is a diagram showing how a surface profile of an object to be etched changes at regular intervals.

【図19】発明の実施の形態6におけるスピント型電界
放出素子の製造方法を説明するための支持体等の模式的
な一部端面図である。
FIG. 19 is a schematic partial end view of a support and the like for describing a method for manufacturing a Spindt-type field emission device according to Embodiment 6 of the present invention.

【図20】図19に引き続き、発明の実施の形態6にお
けるスピント型電界放出素子の製造方法を説明するため
の支持体等の模式的な一部端面図である。
FIG. 20 is a schematic partial end view of a support and the like for explaining the method for manufacturing the Spindt-type field emission device according to the sixth embodiment of the present invention, following FIG. 19;

【図21】発明の実施の形態7におけるスピント型電界
放出素子の製造方法を説明するための支持体等の模式的
な一部端面図である。
FIG. 21 is a schematic partial end view of a support and the like for describing a method for manufacturing a Spindt-type field emission device according to Embodiment 7 of the present invention.

【図22】図21に引き続き、発明の実施の形態7にお
けるスピント型電界放出素子の製造方法を説明するため
の支持体等の模式的な一部端面図である。
FIG. 22 is a schematic partial end view of the support and the like for explaining the method for manufacturing the Spindt-type field emission device according to the seventh embodiment of the present invention, following FIG. 21;

【図23】図22に引き続き、発明の実施の形態7にお
けるスピント型電界放出素子の製造方法を説明するため
の支持体等の模式的な一部端面図である。
FIG. 23 is a schematic partial end view of a support and the like for explaining the method for manufacturing the Spindt-type field emission device according to the seventh embodiment of the present invention, following FIG. 22;

【図24】図23に引き続き、発明の実施の形態7にお
けるスピント型電界放出素子の製造方法を説明するため
の支持体等の模式的な一部端面図である。
FIG. 24 is a schematic partial end view of the support and the like for describing the method for manufacturing the Spindt-type field emission device according to the seventh embodiment of the present invention, following FIG. 23;

【図25】発明の実施の形態8におけるスピント型電界
放出素子の製造方法を説明するための支持体等の模式的
な一部端面図である。
FIG. 25 is a schematic partial end view of a support and the like for describing a method for manufacturing a Spindt-type field emission device according to Embodiment 8 of the present invention.

【図26】図25に引き続き、発明の実施の形態8にお
けるスピント型電界放出素子の製造方法を説明するため
の支持体等の模式的な一部端面図である。
FIG. 26 is a schematic partial end view of the support and the like for explaining the method for manufacturing the Spindt-type field emission device according to the eighth embodiment of the invention, following FIG. 25;

【図27】発明の実施の形態9におけるスピント型電界
放出素子の製造方法を説明するための支持体等の模式的
な一部端面図である。
FIG. 27 is a schematic partial end view of a support and the like for describing a method for manufacturing a Spindt-type field emission device according to Embodiment 9 of the present invention.

【図28】発明の実施の形態10におけるエッジ型電界
放出素子を示す模式的な一部端面図である。
FIG. 28 is a schematic partial end view showing an edge-type field emission device according to Embodiment 10 of the present invention.

【図29】発明の実施の形態10におけるエッジ型電界
放出素子を示す模式的な一部斜視図である。
FIG. 29 is a schematic partial perspective view showing an edge-type field emission device according to Embodiment 10 of the present invention.

【図30】発明の実施の形態10におけるエッジ型電界
放出素子の製造方法を説明するための支持体等の模式的
な一部端面図である。
FIG. 30 is a schematic partial end view of a support and the like for describing a method of manufacturing an edge-type field emission device according to Embodiment 10 of the present invention.

【図31】図30に引き続き、発明の実施の形態10に
おけるエッジ型電界放出素子の製造方法を説明するため
の支持体等の模式的な一部端面図である。
FIG. 31 is a schematic partial end view of the support and the like for explaining the method of manufacturing the edge-type field emission device according to the tenth embodiment of the invention, following FIG. 30;

【図32】図31に引き続き、発明の実施の形態10に
おけるエッジ型電界放出素子の製造方法を説明するため
の支持体等の模式的な一部端面図である。
FIG. 32 is a schematic partial end view of the support and the like for explaining the method of manufacturing the edge-type field emission device according to the tenth embodiment of the invention, following FIG. 31;

【図33】発明の実施の形態11における平面型電界放
出素子を示す模式的な一部端面図である。
FIG. 33 is a schematic partial end view showing a planar type field emission device according to Embodiment 11 of the present invention.

【図34】発明の実施の形態11における平面型電界放
出素子の製造方法を説明するための支持体等の模式的な
一部端面図である。
FIG. 34 is a schematic partial end view of a support and the like for describing a method of manufacturing a planar field emission device according to Embodiment 11 of the present invention.

【図35】第2の構造のエッジ型電界放出素子に、フォ
ーカス電極を組み込んだ電界放出素子の模式的な一部端
面図である。
FIG. 35 is a schematic partial end view of a field emission device in which a focus electrode is incorporated in an edge type field emission device having a second structure.

【図36】シャント構造を有する幹配線を備えたカソー
ド・パネルの模式的な一部端面図及び模式的な分解斜視
図である。
FIG. 36 is a schematic partial end view and a schematic exploded perspective view of a cathode panel provided with a main wiring having a shunt structure.

【図37】幹配線の構造の変形例を示す模式的な一部端
面図及び模式的な分解斜視図である。
FIG. 37 is a schematic partial end view and a schematic exploded perspective view showing a modification of the structure of the trunk wiring.

【図38】発明の実施の形態1の実施に適した検査装置
の概念図である。
FIG. 38 is a conceptual diagram of an inspection apparatus suitable for implementing the first embodiment of the present invention.

【図39】発明の実施の形態3の実施に適した検査装置
の概念図である。
FIG. 39 is a conceptual diagram of an inspection apparatus suitable for carrying out Embodiment 3 of the present invention.

【符号の説明】[Explanation of symbols]

10・・・カソード・パネル、12・・・電子放出領
域、21支持体、22・・・カソード電極、22A・・
・カソード電極用導電材料層、23・・・絶縁層、24
・・・ゲート電極、24A・・・ゲート電極用導電材料
層、24B・・・ゲート電極の酸化された部分、25・
・・開口部、26・・・電子放出電極、26A・・・酸
化された電子放出電極、27・・・剥離層、28・・・
導電材料層、30・・・導電性異物、31・・・導電性
薄膜、40・・・密着層、41・・・導電材料層、42
・・・マスク材料層、43・・・エッチング停止層、5
0・・・基部、51・・・平坦化層、60・・・アノー
ド・パネル、61・・・基板、62,62R,62G,
62B・・・蛍光体層、63・・・アノード電極、64
・・・ブラック・マトリクス、71・・・支持体、72
・・・第1ゲート電極、73・・・第1絶縁層、74・
・・電子放出層、75・・・第2絶縁層、76・・・ゲ
ート電極、77・・・第2ゲート電極、78,78A,
78B,78C,78D・・・開口部、79・・・レジ
スト層、79A・・・レジスト開口部、81・・・支持
体、84・・・電子放出層、85・・・絶縁層、86・
・・ゲート電極、88・・・開口部、89・・・レジス
ト層、89A・・・レジスト開口部
DESCRIPTION OF SYMBOLS 10 ... Cathode panel, 12 ... Electron emission area, 21 support body, 22 ... Cathode electrode, 22A ...
・ Conductive material layer for cathode electrode, 23 ... insulating layer, 24
... Gate electrode, 24A ... Conducting material layer for gate electrode, 24B ... Oxidized portion of gate electrode, 25
..Opening part, 26 ... Emission electrode, 26A ... Oxidized electron emission electrode, 27 ... Release layer, 28 ...
Conductive material layer, 30: conductive foreign matter, 31: conductive thin film, 40: adhesion layer, 41: conductive material layer, 42
... Mask material layer, 43 ... Etching stop layer, 5
0: base, 51: flattening layer, 60: anode panel, 61: substrate, 62, 62R, 62G,
62B: phosphor layer, 63: anode electrode, 64
... Black matrix, 71 ... Support, 72
... First gate electrode, 73 ... First insulating layer, 74
..Electron emission layer, 75... Second insulating layer, 76... Gate electrode, 77... Second gate electrode, 78, 78A,
78B, 78C, 78D: opening, 79: resist layer, 79A: resist opening, 81: support, 84: electron emission layer, 85: insulating layer, 86
..Gate electrode, 88 opening, 89 resist layer, 89A resist opening

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】支持体上に電子放出部及びゲート電極から
成る冷陰極電界電子放出素子が複数形成されたカソード
・パネルの電子放出部とゲート電極との間に電圧を印加
し、 電子放出部とゲート電極との間が短絡状態にあるとき、
発生した熱に基づき短絡箇所を蒸発あるいは気化させ、
以て、電子放出部とゲート電極との間を不導電状態とす
ることを特徴とする冷陰極電界電子放出表示装置用のカ
ソード・パネルの検査方法。
A voltage is applied between an electron-emitting portion and a gate electrode of a cathode panel in which a plurality of cold-cathode field electron-emitting devices each including an electron-emitting portion and a gate electrode are formed on a support, When there is a short circuit between the gate electrode and
Evaporate or vaporize the short circuit based on the generated heat,
Thus, a method for inspecting a cathode panel for a cold cathode field emission display device, wherein a portion between the electron emitting portion and the gate electrode is rendered non-conductive.
【請求項2】10Pa以下の圧力の雰囲気中にカソード
・パネルを置き、電子放出部とゲート電極との間が短絡
状態にあるとき、発生した熱に基づき短絡箇所を蒸発さ
せることを特徴とする請求項1に記載の冷陰極電界電子
放出表示装置用のカソード・パネルの検査方法。
2. The method according to claim 1, wherein the cathode panel is placed in an atmosphere having a pressure of 10 Pa or less, and when the electron emitting portion and the gate electrode are in a short-circuit state, the short-circuit portion is evaporated based on generated heat. A method for inspecting a cathode panel for a cold cathode field emission display according to claim 1.
【請求項3】電子放出部とゲート電極との間が短絡状態
にあるとき、発生した熱に基づきゲート電極の一部を蒸
発させることを特徴とする請求項2に記載の冷陰極電界
電子放出表示装置用のカソード・パネルの検査方法。
3. A cold cathode field emission device according to claim 2, wherein when the electron emission portion and the gate electrode are in a short-circuit state, a part of the gate electrode is evaporated based on generated heat. Inspection method of cathode panel for display device.
【請求項4】エッチング用ガスを含む雰囲気中にカソー
ド・パネルを置き、電子放出部とゲート電極との間に電
圧を印加し、 電子放出部とゲート電極との間が短絡状態にあるとき、
発生した熱及びエッチング用ガスに基づき短絡箇所をエ
ッチングすることによって気化させることを特徴とする
請求項1に記載の冷陰極電界電子放出表示装置用のカソ
ード・パネルの検査方法。
4. A method according to claim 1, wherein the cathode panel is placed in an atmosphere containing an etching gas, and a voltage is applied between the electron-emitting portion and the gate electrode.
2. The method for inspecting a cathode panel for a cold cathode field emission display according to claim 1, wherein the short-circuit portion is vaporized by etching based on generated heat and an etching gas.
【請求項5】電子放出部とゲート電極との間が短絡状態
にあるとき、発生した熱及びエッチング用ガスに基づき
ゲート電極の一部を気化させることを特徴とする請求項
4に記載の冷陰極電界電子放出表示装置用のカソード・
パネルの検査方法。
5. The cooling device according to claim 4, wherein when the electron-emitting portion and the gate electrode are in a short-circuit state, a part of the gate electrode is vaporized based on generated heat and an etching gas. Cathode for cathode field emission display
Panel inspection method.
【請求項6】冷陰極電界電子放出素子は、 (A)支持体上に形成されたカソード電極、 (B)カソード電極上を含む支持体上に形成された絶縁
層、 (C)絶縁層上に形成されたゲート電極、 (D)ゲート電極及び絶縁層を貫通した開口部、並び
に、 (E)開口部の底部に位置するカソード電極上に形成さ
れた錐状形状を有する電子放出電極、から構成されてお
り、 電子放出電極が電子放出部に相当することを特徴とする
請求項1に記載の冷陰極電界電子放出表示装置用のカソ
ード・パネルの検査方法。
6. A cold cathode field emission device comprising: (A) a cathode electrode formed on a support; (B) an insulating layer formed on the support including the cathode electrode; and (C) an insulating layer. (D) an opening penetrating through the gate electrode and the insulating layer; and (E) an electron emission electrode having a conical shape formed on a cathode electrode located at the bottom of the opening. 2. The method for inspecting a cathode panel for a cold cathode field emission display according to claim 1, wherein the electron emission electrode corresponds to an electron emission portion.
【請求項7】支持体上に電子放出部及びゲート電極から
成る冷陰極電界電子放出素子が形成されたカソード・パ
ネルを不導電の液体中に浸漬した状態で、電子放出部と
ゲート電極との間に電圧を印加し、 電子放出部とゲート電極との間が導電性異物によって短
絡状態にあるとき、発生した熱によって該液体を蒸発さ
せ、その結果生じた気泡により導電性異物を除去し、以
て、電子放出部とゲート電極との間を不導電状態とする
ことを特徴とする冷陰極電界電子放出表示装置用のカソ
ード・パネルの検査方法。
7. A cathode panel having a cold cathode field emission device comprising an electron emission portion and a gate electrode formed on a support is immersed in a non-conductive liquid. When a voltage is applied between the electron emitting portion and the gate electrode, when the conductive foreign matter short-circuits between the electron emitting portion and the gate electrode, the generated heat evaporates the liquid and removes the conductive foreign matter by the resulting bubbles. Thus, a method for inspecting a cathode panel for a cold cathode field emission display device, wherein a portion between the electron emitting portion and the gate electrode is rendered non-conductive.
【請求項8】液体は液化窒素であることを特徴とする請
求項4に記載の冷陰極電界電子放出表示装置用のカソー
ド・パネルの検査方法。
8. The method for inspecting a cathode panel for a cold cathode field emission display according to claim 4, wherein the liquid is liquefied nitrogen.
【請求項9】冷陰極電界電子放出素子は、 (A)支持体上に形成されたカソード電極、 (B)カソード電極上を含む支持体上に形成された絶縁
層、 (C)絶縁層上に形成されたゲート電極、 (D)ゲート電極及び絶縁層を貫通した開口部、並び
に、 (E)開口部の底部に位置するカソード電極上に形成さ
れた錐状形状を有する電子放出電極、から構成されてお
り、 電子放出電極が電子放出部に相当することを特徴とする
請求項7に記載の冷陰極電界電子放出表示装置用のカソ
ード・パネルの検査方法。
9. A cold cathode field emission device comprising: (A) a cathode electrode formed on a support; (B) an insulating layer formed on the support including the cathode electrode; and (C) an insulating layer. (D) an opening penetrating through the gate electrode and the insulating layer; and (E) an electron emission electrode having a conical shape formed on a cathode electrode located at the bottom of the opening. The method according to claim 7, wherein the electron emission electrode corresponds to an electron emission portion.
JP19183299A 1999-07-06 1999-07-06 Inspection of cathode panel for cold cathode field electron emission display Abandoned JP2001023505A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19183299A JP2001023505A (en) 1999-07-06 1999-07-06 Inspection of cathode panel for cold cathode field electron emission display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19183299A JP2001023505A (en) 1999-07-06 1999-07-06 Inspection of cathode panel for cold cathode field electron emission display

Publications (1)

Publication Number Publication Date
JP2001023505A true JP2001023505A (en) 2001-01-26

Family

ID=16281270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19183299A Abandoned JP2001023505A (en) 1999-07-06 1999-07-06 Inspection of cathode panel for cold cathode field electron emission display

Country Status (1)

Country Link
JP (1) JP2001023505A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004088703A1 (en) * 2003-03-28 2004-10-14 Sumitomo Electric Industries Ltd. Cold-cathode electron source, microwave tube using this, and its manufacturing method
JP2005294134A (en) * 2004-04-02 2005-10-20 Sony Corp Test method of cathode panel for cold-cathode field electron emission display device, manufacturing method of cold cathode field electron emission display device, as well as cold-cathode field electron emission display device
JP2006054087A (en) * 2004-08-11 2006-02-23 Sony Corp Conditioning method of cathode panel and cold-cathode field electron emission display device, and manufacturing method of cold cathode field electron dmission display device
JP2006092827A (en) * 2004-09-22 2006-04-06 Canon Inc Manufacturing method of electron beam apparatus, and the electron beam apparatus
JP2007026977A (en) * 2005-07-20 2007-02-01 Ulvac Japan Ltd Cathode substrate short-circuit removing method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004088703A1 (en) * 2003-03-28 2004-10-14 Sumitomo Electric Industries Ltd. Cold-cathode electron source, microwave tube using this, and its manufacturing method
US7391145B2 (en) 2003-03-28 2008-06-24 Sumitomo Electric Industries, Ltd. Cold-cathode electron source, microwave tube using it, and production method thereof
JP2005294134A (en) * 2004-04-02 2005-10-20 Sony Corp Test method of cathode panel for cold-cathode field electron emission display device, manufacturing method of cold cathode field electron emission display device, as well as cold-cathode field electron emission display device
JP4586394B2 (en) * 2004-04-02 2010-11-24 ソニー株式会社 Method for inspecting cathode panel for cold cathode field emission display, and method for manufacturing cold cathode field emission display
JP2006054087A (en) * 2004-08-11 2006-02-23 Sony Corp Conditioning method of cathode panel and cold-cathode field electron emission display device, and manufacturing method of cold cathode field electron dmission display device
JP4678156B2 (en) * 2004-08-11 2011-04-27 ソニー株式会社 Cathode panel conditioning method, cold cathode field emission display device conditioning method, and cold cathode field emission display device manufacturing method
JP2006092827A (en) * 2004-09-22 2006-04-06 Canon Inc Manufacturing method of electron beam apparatus, and the electron beam apparatus
JP4579630B2 (en) * 2004-09-22 2010-11-10 キヤノン株式会社 Electron beam apparatus manufacturing method and electron beam apparatus
JP2007026977A (en) * 2005-07-20 2007-02-01 Ulvac Japan Ltd Cathode substrate short-circuit removing method

Similar Documents

Publication Publication Date Title
US7204739B2 (en) Cathode panel for a cold cathode field emission display and cold cathode field emission display, and method of producing cathode panel for a cold cathode field emission display
JP2002150922A (en) Electron emitting device, cold cathode field electron emitting device and manufacturing method therefor, and cold cathode field electron emitting display device and method of its manufacture
KR20000047936A (en) Cold cathode field emission device, process for the production thereof, and cold cathode field emission display
KR20050071480A (en) Barrier metal layer for a carbon nanotube flat panel display
JP2002270099A (en) Knocking process method in flat type display device and knocking process method in substrate for flat type display device
US6391670B1 (en) Method of forming a self-aligned field extraction grid
JP2000100315A (en) Cold-cathode field electron emission element and cold- cathode electric-field electron emission display device
JP2001023505A (en) Inspection of cathode panel for cold cathode field electron emission display
JP2001143608A (en) Method of forming carbon thin film, method of fabricating cold cathode field emission element, and method of manufacturing image display using it
JP4214617B2 (en) Inspection method of cathode panel for cold cathode field emission display
JP2001043790A (en) Manufacture of cold cathode electric field electron emitting element, and manufacture of cold cathode electric field electron emitting display device
JP2001043789A (en) Cold cathode electric field electron emitting element, manufacture thereof, and cold cathode electric field electron emitting display device
JP2000331596A (en) Cold-cathode field electron emitting element and cold- cathode field electron emitting display device
KR20010020824A (en) Cold cathode field emission device and method of producing the same, and cold cathode field emission display
JP4831009B2 (en) Focused field emission cathode and field emission display
JP4193294B2 (en) Cold cathode field emission device, manufacturing method thereof, and cold cathode field emission display
JP2000357448A (en) Cold cathode field electron emitting element, its manufacture, and cold cathode field electron emission display device
JP2003249162A (en) Cold cathode field electron emission element and method for manufacturing the same, and cold cathode field electron emission display device
JP2005116231A (en) Manufacturing method of cold cathode field electron emission display device
JPH1167057A (en) Micro-cold cathode
JP2000340145A (en) Cathode panel unit for cold-cathode field electron emitting display device, cathode panel therefor and its manufacture, cold-cathode field electron emitting display device, test device, and testing method of its unit using test device thereof
JP2000268703A (en) Field emission device
JP2000235832A (en) Cold cathode field electron emission device, cold cathode field electron emission type display device and these manufacture
JP2002231125A (en) Method of manufacturing cold cathode field electron emission element and cold cathode field electron emission display device
JP2003109489A (en) Electron emission element, electron source, and image forming device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040706

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050906

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20050912