JP2003133747A - Multilayered printed wiring board - Google Patents
Multilayered printed wiring boardInfo
- Publication number
- JP2003133747A JP2003133747A JP2001322990A JP2001322990A JP2003133747A JP 2003133747 A JP2003133747 A JP 2003133747A JP 2001322990 A JP2001322990 A JP 2001322990A JP 2001322990 A JP2001322990 A JP 2001322990A JP 2003133747 A JP2003133747 A JP 2003133747A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- plane
- power
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、電子機器に用いら
れる多層プリント配線板に関し、特に複数種の電源を供
給するために同一層に複数の電源プレーンが形成された
多層プリント配線板における電磁妨害低減技術に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer printed wiring board used in electronic equipment, and more particularly to electromagnetic interference in a multilayer printed wiring board in which a plurality of power planes are formed in the same layer to supply a plurality of types of power. It relates to reduction technology.
【０００２】[0002]
【従来の技術】４層からなる多層プリント配線板（以
下、４層基板）においては、一般に、信号配線のために
４層のうち２層が用いられ、残りの２層は電源配線とグ
ランド配線に用いられる。また、電源配線とグランド配
線は低インピーダンス化を図るためなどから、多くは線
状の配線ではなく、可能な限り１つの広い面となるよう
に設計されている。そのため、電源配線を電源プレー
ン、グランド配線をグランドプレーンと呼ぶことも多
い。また、プリント配線板上に取り付けられたＬＳＩ
（大規模集積回路）を動作させるためには、ＬＳＩに直
流電源を供給しなければならないが、ＬＳＩによっては
その供給すべき直流電源電圧が異なる場合がある。この
ような場合には、その電源電圧の種類毎に、電源配線
（電源プレーン）を分離して形成することが必要とな
る。また、外部電源と内部電源（内蔵バッテリ）など、
異なる電源供給源とする場合にもこのような電源配線の
分離が行われる。図４は、複数種の電源電圧を供給する
従来の４層のプリント配線板の透視平面図である。2. Description of the Related Art In a multilayer printed wiring board consisting of four layers (hereinafter referred to as a four-layer substrate), generally two layers out of four layers are used for signal wiring, and the remaining two layers are power wiring and ground wiring. Used for. Further, the power supply wiring and the ground wiring are designed not to be linear wiring but to have one wide surface as much as possible in order to reduce the impedance. Therefore, the power supply wiring is often called a power supply plane and the ground wiring is often called a ground plane. In addition, the LSI mounted on the printed wiring board
In order to operate (large-scale integrated circuit), DC power must be supplied to the LSI, but the DC power supply voltage to be supplied may differ depending on the LSI. In such a case, it is necessary to form the power supply wiring (power supply plane) separately for each type of the power supply voltage. In addition, external power supply and internal power supply (built-in battery),
Even when different power supply sources are used, such power supply wiring is separated. FIG. 4 is a perspective plan view of a conventional four-layer printed wiring board that supplies a plurality of types of power supply voltages.
【０００３】図４において、第１層（最上層）は信号配
線層であって、信号配線５、配線６ａ〜６ｄが形成され
ている。その下の第２層は、電源配線層であって、第１
電源プレーン２ａと第２電源プレーン２ｂとが分離され
て、かつ第１電源プレーン２ａが第２電源プレーン２ｂ
を囲むように形成されている。第３層は、グランド配線
層であり、ほぼ全面にグランドプレーン１が形成されて
いる。第４層（最下層）は信号配線層であるが、その信
号配線の図示は省略されている。そして、最上層の信号
配線層上には、ＬＳＩ３ａ〜３ｃ、デカップリングコン
デンサ４ａ〜４ｃが搭載されている。信号配線５は、Ｌ
ＳＩ３ａの信号端子とＬＳＩ３ｃの信号端子との間を接
続する配線である。配線６ａは、ＬＳＩ３ａ、３ｃの電
源端子とランド７ａとの間を接続する配線である。ラン
ド７ａは、スルーホール（図示なし）を介して第１電源
プレーン２ａに接続されている。配線６ｂは、ＬＳＩ３
ａ、３ｃの接地端子とランド７ｂとの間を接続する配線
である。ランド７ｂは、第１電源プレーン２ａに開設さ
れたクリアランスホールを通過するスルーホール（図示
なし）を介してグランドプレーン１に接続されている。
このような配線接続により、ＬＳＩ３ａ、３ｃには、例
えば５Ｖの電源電圧が給電される。配線６ｃは、ＬＳＩ
３ｂの電源端子とランド７ｃとの間を接続する配線であ
る。ランド７ｃは、スルーホール（図示なし）を介して
第２電源プレーン２ｂに接続されている。配線６ｄは、
ＬＳＩ３ｂの接地端子とランド７ｄとの間を接続する配
線である。ランド７ｄは、第２電源プレーン２ｂに開設
されたクリアランスホールを通過するスルーホール（図
示なし）を介してグランドプレーン１に接続されてい
る。このような配線接続により、ＬＳＩ３ｂには、例え
ば３．３Ｖの電源電圧が給電される。In FIG. 4, the first layer (uppermost layer) is a signal wiring layer, on which signal wirings 5 and wirings 6a to 6d are formed. The second layer thereunder is a power wiring layer,
The power supply plane 2a and the second power supply plane 2b are separated, and the first power supply plane 2a is the second power supply plane 2b.
Is formed so as to surround the. The third layer is a ground wiring layer, and the ground plane 1 is formed on almost the entire surface. The fourth layer (lowermost layer) is a signal wiring layer, but the signal wiring is not shown. The LSIs 3a to 3c and the decoupling capacitors 4a to 4c are mounted on the uppermost signal wiring layer. The signal wiring 5 is L
The wiring connects the signal terminal of SI3a and the signal terminal of LSI3c. The wiring 6a is a wiring that connects the power supply terminals of the LSIs 3a and 3c and the land 7a. The land 7a is connected to the first power supply plane 2a via a through hole (not shown). The wiring 6b is the LSI 3
The wirings connect the ground terminals a and 3c to the land 7b. The land 7b is connected to the ground plane 1 through a through hole (not shown) that passes through a clearance hole formed in the first power supply plane 2a.
With such wiring connection, the power supply voltage of 5V, for example, is supplied to the LSIs 3a and 3c. Wiring 6c is an LSI
It is a wiring that connects between the power supply terminal 3b and the land 7c. The land 7c is connected to the second power plane 2b via a through hole (not shown). The wiring 6d is
It is a wiring that connects between the ground terminal of the LSI 3b and the land 7d. The land 7d is connected to the ground plane 1 through a through hole (not shown) that passes through a clearance hole formed in the second power supply plane 2b. By such wiring connection, a power supply voltage of 3.3 V, for example, is supplied to the LSI 3b.
【０００４】[0004]
【発明が解決しようとする課題】図４に示した従来例の
ように、分断された電源プレーンを信号配線５が跨ぐ場
合、信号配線５を流れる信号電流Isigに対応して流れる
帰路電流Iretの経路も分断されることになる。電源プレ
ーンが分断された領域では、第１電源プレーン２ａ−第
２電源プレーン２ｂ間に形成される浮遊容量とデカップ
リングコンデンサ４ａ〜４ｃにより帰路電流Iretの経路
が形成される。その結果、帰路電流Iretはグランドプレ
ーンにも流れ、また図示されているように電源プレーン
内を大きく広がって流れることになる。そのため、平板
状の第１電源プレーン２ａ、第２電源プレーン２ｂが平
面アンテナとして振る舞うことになる。さらに、ループ
アンテナとして機能する信号配線と帰路電流の経路とに
よって形成される電流経路の面積が増大するため、電磁
放射が増大する。そのため、CISPR（国際無線障害特別
委員会）規格やVCCI（情報処理装置等電波障害自主規制
協議会）規格などのEMI（電磁妨害）規格の適合に支障
をきたすことがあった。When the signal wiring 5 crosses the divided power plane as in the conventional example shown in FIG. 4, the return current Iret flowing corresponding to the signal current Isig flowing through the signal wiring 5 is detected. The route will also be divided. In the region where the power supply plane is divided, the path of the return current Iret is formed by the stray capacitance formed between the first power supply plane 2a and the second power supply plane 2b and the decoupling capacitors 4a to 4c. As a result, the return current Iret also flows in the ground plane and, as shown, spreads largely in the power plane. Therefore, the flat plate-shaped first power supply plane 2a and second flat power supply plane 2b behave as flat antennas. Further, the area of the current path formed by the signal wiring functioning as a loop antenna and the path of the return current increases, so that electromagnetic radiation increases. As a result, there have been cases in which compliance with EMI (electromagnetic interference) standards such as the CISPR (International Radio Interference Special Committee) standard and the VCCI (Voluntary Control Council for Interference for Information Processing Devices) standard has been hindered.
【０００５】帰路電流Iretの一部が、図４に示されるよ
うに、デカップリングコンデンサ４ｂを流れ、この電流
がグランドプレーンを介してデカップリングコンデンサ
４ａ、４ｃに流入するため、デカップリングコンデンサ
４ａ〜４ｃのインピーダンスに起因する逆起電力によ
り、第１電源プレーン２ａ、第２電源プレーン２ｂの電
源電圧に高周波ノイズが重畳することになる。その結
果、その電源プレーンから電源の供給を受けるＬＳＩの
動作が不安定となったり誤動作が誘発されたりする可能
性が高くなる。As shown in FIG. 4, a part of the return current Iret flows through the decoupling capacitor 4b, and this current flows into the decoupling capacitors 4a and 4c through the ground plane. High-frequency noise is superimposed on the power supply voltage of the first power supply plane 2a and the second power supply plane 2b due to the counter electromotive force due to the impedance of 4c. As a result, there is a high possibility that the operation of the LSI, which is supplied with power from the power plane, may become unstable or malfunction may occur.
【０００６】また、異なる電圧を供給するために形成さ
れた電源プレーンの不連続点を跨ぐ信号配線がある場合
には、帰路電流の経路を確保するために、電源プレーン
の不連続点をバイパスコンデンサで接続する技術が、特
開平１１−２６１２３８号公報により開示されている。
この従来技術を図５に示す。図５において、図４の部分
と同等のものについては、同一の参照番号が付されてい
るので、重複する説明は省略するが、この従来例におい
ては、信号配線５の電源プレーン不連続個所を横断する
位置の近傍にバイパスコンデンサ１０が搭載される。こ
れにより、信号電流Isigに対する帰路電流Iretの経路
は、第１、第２電源プレーン２ａ、２ｂおよびバイパス
コンデンサ１０を通って形成されることになり、これら
の電流の電流経路によって形成されるループアンテナの
面積は縮小される。しかし、この従来技術では信号配線
が電源プレーンを横断する都度、バイパスコンデンサが
必要となるため部品点数の増加を招く。また、一般にコ
ンデンサは特性のばらつきが大きい上に例えば図６に示
されるような周波数特性を有するため、所望の効果が得
られなくなる可能性がある。本発明の課題は、上述した
従来技術の問題点を解決することであって、その目的
は、信号配線が電源プレーンの不連続点を横断するもの
において、コンデンサなどの部品を使用することなく、
帰路電流の電源プレーンでの広がりを抑えることができ
るようにして、電磁放射を低減できるようにするととも
に耐ノイズ特性を向上させることである。Further, when there is a signal wiring that crosses the discontinuity point of the power plane formed to supply different voltages, the discontinuity point of the power plane is bypass capacitor to secure the path of the return current. A technique of connecting by means of Japanese Patent Laid-Open No. 11-261238 is disclosed.
This prior art is shown in FIG. 5, parts that are the same as the parts shown in FIG. 4 are given the same reference numerals, and a duplicate description thereof will be omitted. However, in this conventional example, the discontinuity of the power plane of the signal wiring 5 is shown. The bypass capacitor 10 is mounted in the vicinity of the crossing position. As a result, the path of the return current Iret for the signal current Isig is formed through the first and second power supply planes 2a and 2b and the bypass capacitor 10, and the loop antenna formed by the current paths of these currents. Area is reduced. However, in this conventional technique, a bypass capacitor is required every time the signal wiring crosses the power supply plane, which causes an increase in the number of parts. Further, generally, a capacitor has a large variation in characteristics and also has a frequency characteristic as shown in FIG. 6, for example, so that a desired effect may not be obtained. An object of the present invention is to solve the above-mentioned problems of the prior art, and an object thereof is to allow signal wiring to cross a discontinuity of a power plane without using a component such as a capacitor.
It is possible to suppress the spread of the return current in the power supply plane, reduce the electromagnetic radiation, and improve the noise resistance characteristics.
【０００７】[0007]
【課題を解決するための手段】上記の目的を達成するた
め、本発明によれば、第１の電源を供給する第１の電源
プレーンが形成され、第１の電源とは異種の第２の電源
を供給する第２の電源プレーンが前記第１の電源プレー
ンに挟まれて形成されている電源プレーン層と、前記電
源プレーン層に隣接した、信号配線が形成された配線層
とを有する多層プリント配線板において、第１の電源プ
レーン間が、第２の電源プレーンを分断する第１の電源
プレーン配線によって接続されており、かつ、前記第１
の電源プレーン配線に沿って前記配線層には信号配線が
敷設されていることを特徴とする多層プリント配線板、
が提供される。そして、好ましくは、前記第１の電源プ
レーン配線によって分断された前記第２の電源プレーン
間を接続する接続手段が設けられる。To achieve the above object, according to the present invention, a first power plane for supplying a first power is formed, and a second power plane different from the first power plane is formed. Multilayer print having a power plane layer in which a second power plane for supplying power is sandwiched between the first power planes, and a wiring layer adjacent to the power plane layer and in which signal wiring is formed In the wiring board, the first power planes are connected to each other by the first power plane wiring that divides the second power plane, and the first power plane is connected to the first power plane.
A multilayer printed wiring board, characterized in that signal wiring is laid in the wiring layer along the power plane wiring of
Will be provided. Further, preferably, there is provided a connecting means for connecting between the second power supply planes divided by the first power supply plane wiring.
【０００８】また、上記の目的を達成するため、本発明
によれば、第１の電源を供給する第１の電源プレーンが
形成され、第１の電源とは異種の第２の電源を供給する
第２の電源プレーンが前記第１の電源プレーンに挟まれ
て形成されている電源プレーン層と、前記電源プレーン
層に隣接した、信号配線が形成された配線層とを有する
多層プリント配線板において、二つの第２の電源プレー
ン間が第２の電源プレーン配線によって接続され、第１
の電源プレーンの２個所から前記第２の電源プレーン配
線に向かって前記第２の電源プレーン配線と直交する第
１の電源プレーン配線が延びており、二つの第１の電源
プレーン配線を接続する接続手段が形成されており、か
つ、前記第１の電源プレーン配線に沿って前記配線層に
は信号配線が敷設されていることを特徴とする多層プリ
ント配線板、が提供される。そして、好ましくは、前記
接続手段が、前記電源プレーン層と前記配線層との間を
接続するスルーホールと、前記配線層上に設置されたジ
ャンパー線とを有している。また、一層好ましくは、前
記第１の電源プレーン配線に沿って前記配線層に敷設さ
れている信号配線は、時間的に連続した信号を伝達する
ものに限定される。Further, in order to achieve the above object, according to the present invention, a first power supply plane for supplying a first power supply is formed, and a second power supply different from the first power supply is supplied. A multilayer printed wiring board having a power plane layer in which a second power plane is sandwiched between the first power planes, and a wiring layer adjacent to the power plane layer and in which signal wiring is formed, The two second power planes are connected by the second power plane wiring, and the first
A first power plane wiring orthogonal to the second power plane wiring extends from two positions of the power plane to the second power plane wiring, and connects the two first power plane wirings. A multilayer printed wiring board is provided in which means are formed and signal wiring is laid in the wiring layer along the first power plane wiring. And, preferably, the connecting means has a through hole connecting between the power plane layer and the wiring layer, and a jumper wire installed on the wiring layer. Further, more preferably, the signal wiring laid in the wiring layer along the first power plane wiring is limited to one that transmits a signal continuous in time.
【０００９】［作用］本発明においては、電源プレーン
の不連続点を跨ぐ信号配線については、その信号配線に
沿って電源プレーン間を接続する電源プレーン配線を設
ける。これにより、帰路電流の連続した経路が信号配線
の直近に確保されることになり、帰路電流が信号配線の
直近経路に集中的に流れるようになる。その結果、電源
プレーンを平面アンテナとみなす場合の励振が抑えら
れ、電源プレーンからの電磁放射を増大させない効果が
得られる。また、本発明によれば、帰路電流の経路が最
短距離で得られることとなり、信号電流とその帰路電流
が流れる経路面積（ループ面積）を小さくでき、結果的
に空中に放射される電磁放射を低減させることができ
る。その理由は、微小ループアンテナからの電磁放射を
表した（１）式により、回路に流れる電流Ｉが同じであ
れば、その流れる回路の面積Ａ（ループ面積）に比例し
て電磁放射Ｅφが大きくなるからである。つまり、この
ループ面積を小さくすることで、相対的に電磁放射を小
さくできることになる。
Ｅφ＝１２０π２ＡＩsinθ／λ２ｒ ・・・（１）
ここに、θはループアンテナと観測点がなす水平仰角
（度）、Ｉは微小ループアンテナに流れる電流（A）、
λは波長（m）、ｒはアンテナと観測点の離隔距離を示
す。[Operation] In the present invention, as for the signal wiring straddling the discontinuity points of the power supply plane, the power supply plane wiring for connecting the power supply planes is provided along the signal wiring. As a result, a continuous path for the return current is ensured in the immediate vicinity of the signal wiring, and the return current flows intensively in the direct path of the signal wiring. As a result, the excitation when the power plane is regarded as a plane antenna is suppressed, and the effect of not increasing the electromagnetic radiation from the power plane is obtained. Further, according to the present invention, the route of the return current can be obtained in the shortest distance, the route area (loop area) through which the signal current and the return current flow can be reduced, and as a result, the electromagnetic radiation emitted in the air can be reduced. Can be reduced. The reason is that, according to the equation (1) representing the electromagnetic radiation from the minute loop antenna, if the current I flowing in the circuit is the same, the electromagnetic radiation Eφ is large in proportion to the area A (loop area) of the flowing circuit. Because it will be. That is, by reducing the loop area, the electromagnetic radiation can be relatively reduced. Eφ = 120π 2 AIsin θ / λ 2 r (1) where θ is the horizontal elevation angle (degree) formed by the loop antenna and the observation point, I is the current (A) flowing through the small loop antenna,
λ is the wavelength (m), and r is the distance between the antenna and the observation point.
【００１０】また、信号配線の帰路電流の経路を直近に
確保することで帰路電流の分散が避けられ、その結果、
帰路電流のＬＳＩのデカップリングコンデンサへの流入
が抑制され、デカップリングコンデンサのインピーダン
スによって、ＬＳＩの誤動作要因となるＬＳＩの電源端
子の電位を上昇させることを防止でき、ＬＳＩの耐ノイ
ズ信頼性を向上させることができる。Further, by ensuring the return current path of the signal wiring in the closest vicinity, dispersion of the return current can be avoided, and as a result,
The inflow of the return current to the LSI decoupling capacitor is suppressed, and the impedance of the decoupling capacitor can prevent the potential of the power supply terminal of the LSI from increasing, which may cause the LSI to malfunction, thus improving the noise resistance reliability of the LSI. Can be made.
【００１１】さらに、本発明は、信号配線の帰路電流経
路を単なる配線により形成するものであって、これを確
保するためにバイパスコンデンサを用いるものではない
ため、バイパスコンデンサのもつ周波数特性に影響され
ることがなくなり、広い周波数範囲において安定した効
果が期待できる。Further, according to the present invention, the return current path of the signal wiring is formed by a simple wiring, and a bypass capacitor is not used to secure the return current path. Therefore, the frequency characteristic of the bypass capacitor is affected. And a stable effect can be expected in a wide frequency range.
【００１２】[0012]
【発明の実施の形態】先述したEMI規格では、時間的に
不連続の信号よりも、時間的に連続した信号による放射
ノイズがより大きく測定するものである。このことか
ら、信号配線のうち特にクロック配線や頻繁にデータの
やりとりを行う配線だけを抽出し、これらの抽出した信
号配線に沿って、電源プレーンやグランドプレーンが分
断されないようにすることが望ましい。そのために、こ
れらの抽出した信号配線を他の配線に優先して配線し、
その際に、これらの抽出した信号配線を電源プレーンや
グランドプレーンに投影した範囲においては、電源プレ
ーンやグランドプレーンが分断されないようにする。こ
の場合の投影した範囲とは、長さ方向では抽出された信
号配線と同等以上とし、幅方向では、幅方向の互いの中
心を合わせた上で、単線の場合には抽出された信号配線
の幅の５倍程度以上とし、複数本の配線の場合には、そ
れぞれの配線に対して５倍程度以上の幅を確保する範囲
をいう。また、やむを得ず分断する場合には、層間を接
続するスルーホールを通じて、抽出した信号配線と同じ
層で、抽出した信号配線の直近に電源配線やグランド配
線を置き、抽出した信号配線の帰路電流の経路を形成す
る。この場合の直近とは、抽出された信号配線と、形成
した帰路電流経路の間に他の配線を配置することなく、
隣接した配線エリアに配線することをいい、つまりは、
配線可能な最短距離での配置をいう。BEST MODE FOR CARRYING OUT THE INVENTION According to the above-mentioned EMI standard, radiation noise due to a temporally continuous signal is measured more than a temporally discontinuous signal. From this, it is desirable to extract only the clock wiring or the wiring that frequently exchanges data among the signal wirings so that the power supply plane and the ground plane are not divided along these extracted signal wirings. Therefore, these extracted signal wiring is prioritized over other wiring,
At that time, the power plane and the ground plane are prevented from being divided in the range where these extracted signal wirings are projected onto the power plane and the ground plane. In this case, the projected range is equal to or more than the extracted signal wiring in the length direction, and in the width direction, the centers of the width directions are aligned with each other. It is about 5 times the width or more, and in the case of a plurality of wirings, it means a range in which a width of about 5 times or more is secured for each wiring. In the case of unavoidable separation, place the power supply wiring and the ground wiring in the same layer as the extracted signal wiring, in the same layer as the extracted signal wiring, through the through-holes that connect the layers, and route the return current of the extracted signal wiring. To form. In this case, the immediate vicinity is, without arranging other wiring between the extracted signal wiring and the formed return current path,
It means to wire in the adjacent wiring area, that is,
Refers to the shortest possible distance for wiring.
【００１３】[0013]
【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。図１は、４層基板に係る本発明の第
１の実施例を示す透視平面図である。図１において、第
１層（最上層）は信号配線層であって、信号配線５、配
線６ａ〜６ｄ、ランド７ａ〜７ｅが形成されている。そ
の下の第２層は、電源配線層であって、第１電源プレー
ン２ａと第２電源プレーン２ｂとが分離されて、かつ第
１電源プレーン２ａが第２電源プレーン２ｂを囲むよう
に形成されている。そして、信号配線５の下層には第１
電源プレーン２ａ間を接続する帰路電源パターン２ｃが
形成され、第２電源プレーン２ｂはこの帰路電源パター
ン２ｃにより二つに分断されている。第３層は、グラン
ド配線層であり、ほぼ全面にグランドプレーン１が形成
されている。第４層（最下層）は信号配線層であるが、
その信号配線の図示は省略されている。そして、最上層
の信号配線層上には、ＬＳＩ３ａ〜３ｃ、デカップリン
グコンデンサ４ａ〜４ｃが搭載されている。信号配線５
は、ＬＳＩ３ａの信号端子とＬＳＩ３ｃの信号端子との
間を接続する配線である。配線６ａは、ＬＳＩ３ａ、３
ｃの電源端子とランド７ａとの間を接続する配線であ
る。ランド７ａは、スルーホール（図示なし）を介して
第１電源プレーン２ａに接続されている。配線６ｂは、
ＬＳＩ３ａ、３ｃの接地端子とランド７ｂとの間を接続
する配線である。ランド７ｂは、第１電源プレーン２ａ
に開設されたクリアランスホールを通過するスルーホー
ル（図示なし）を介してグランドプレーン１に接続され
ている。このような配線接続により、ＬＳＩ３ａ、３ｃ
には、例えば５Ｖの電源電圧が給電される。Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 1 is a perspective plan view showing a first embodiment of the present invention relating to a four-layer substrate. In FIG. 1, the first layer (uppermost layer) is a signal wiring layer, on which signal wirings 5, wirings 6a to 6d, and lands 7a to 7e are formed. The second layer thereunder is a power supply wiring layer and is formed so that the first power supply plane 2a and the second power supply plane 2b are separated and the first power supply plane 2a surrounds the second power supply plane 2b. ing. And, in the lower layer of the signal wiring 5, the first
A return power pattern 2c for connecting the power planes 2a is formed, and the second power plane 2b is divided into two by the return power pattern 2c. The third layer is a ground wiring layer, and the ground plane 1 is formed on almost the entire surface. The fourth layer (bottom layer) is a signal wiring layer,
Illustration of the signal wiring is omitted. The LSIs 3a to 3c and the decoupling capacitors 4a to 4c are mounted on the uppermost signal wiring layer. Signal wiring 5
Is a wiring that connects between the signal terminal of the LSI 3a and the signal terminal of the LSI 3c. The wiring 6a is the LSI 3a, 3
It is a wiring that connects between the power supply terminal of c and the land 7a. The land 7a is connected to the first power supply plane 2a via a through hole (not shown). The wiring 6b is
The wiring connects the ground terminals of the LSIs 3a and 3c and the land 7b. The land 7b is the first power plane 2a.
It is connected to the ground plane 1 through a through hole (not shown) that passes through the clearance hole opened in. With such wiring connection, the LSIs 3a, 3c
Is supplied with a power supply voltage of, for example, 5V.
【００１４】配線６ｃは、ＬＳＩ３ｂの電源端子とラン
ド７ｃとの間を接続する配線である。ランド７ｃは、ス
ルーホール（図示なし）を介して第２電源プレーン２ｂ
に接続されている。配線６ｄは、ＬＳＩ３ｂの接地端子
とランド７ｄとの間を接続する配線である。ランド７ｄ
は、第２電源プレーン２ｂに開設されたクリアランスホ
ールを通過するスルーホール（図示なし）を介してグラ
ンドプレーン１に接続されている。このような配線接続
により、ＬＳＩ３ｂには、例えば３．３Ｖの電源電圧が
給電される。ここで、二つに分断された第２電源プレー
ン２ｂが同一の電源供給系で本来一体的に形成されるべ
き電源プレーンである場合には、ジャンパー線を用いて
両電源プレーン間が接続される。図２（ａ）は、図１の
Ａ‐Ａ線での断面図である。図１、図２（ａ）に示され
るように、二つのランド７ｅは、スルーホール９ａを介
してそれぞれ別々の第２電源プレーン２ｂに接続されて
いる。そして、ランド７ｅ間は、ジャンパー線８ａによ
り接続される。The wiring 6c is a wiring for connecting the power supply terminal of the LSI 3b and the land 7c. The land 7c is connected to the second power plane 2b through a through hole (not shown).
It is connected to the. The wiring 6d is a wiring that connects the ground terminal of the LSI 3b and the land 7d. Land 7d
Are connected to the ground plane 1 via through holes (not shown) that pass through clearance holes formed in the second power plane 2b. By such wiring connection, a power supply voltage of 3.3 V, for example, is supplied to the LSI 3b. Here, when the divided second power supply plane 2b is a power supply plane that should originally be integrally formed in the same power supply system, both power supply planes are connected using a jumper wire. . FIG. 2A is a sectional view taken along the line AA of FIG. As shown in FIGS. 1 and 2A, the two lands 7e are connected to different second power supply planes 2b via through holes 9a. The lands 7e are connected by jumper wires 8a.
【００１５】しかし、第２層で二つに分断された第２電
源プレーン２ｂが本来、接続されていなくてもよい場
合、つまり、異なる直流電圧を給電する場合、或いは異
なる電源供給系となる場合には、これら２つのプレーン
を接続する必要はなく、接続のために設けられたスルー
ホール９ａ、ランド７ｅ、ジャンパー線８ａ等は不要に
なる。分断された二つの第２電源プレーン２ｂを接続す
る際にジャンパー線を用いることなく接続するようにし
てもよい。すなわち、図２（ｂ）に示されるように、第
３層のグランドプレーン１内に配線６ｅを形成し、配線
６ｅと第２電源プレーン２ｂとの間をスルーホール９ｂ
により接続するようにしてもよい。あるいは、図２
（ｃ）に示されるように、第４層に配線６ｆを形成し、
配線６ｆと第２電源プレーン２ｂとの間をスルーホール
９ｃにより接続するようにしてもよい。However, when the second power supply plane 2b divided into two in the second layer does not have to be originally connected, that is, when a different DC voltage is supplied or a different power supply system is provided. It is not necessary to connect these two planes to each other, and the through hole 9a, the land 7e, the jumper wire 8a and the like provided for the connection are unnecessary. When connecting the two divided second power supply planes 2b, they may be connected without using a jumper wire. That is, as shown in FIG. 2B, the wiring 6e is formed in the ground plane 1 of the third layer, and the through hole 9b is formed between the wiring 6e and the second power plane 2b.
You may make it connect by. Alternatively, FIG.
As shown in (c), the wiring 6f is formed in the fourth layer,
The wiring 6f and the second power supply plane 2b may be connected by a through hole 9c.
【００１６】次に、図１に示した本実施例の動作につい
て説明する。まず、ＬＳＩ３ａ−ＬＳＩ３ｃ間において
第１層の信号配線５により信号の授受が行われことによ
り、信号配線５に信号電流Isigが流れる。この信号電流
Isigに対応する帰路電流Iretが信号配線５の直下の第２
層に設けられた帰路電源パターン２ｃに集中的に流れ
る。帰路電流Iretが信号電流Isigの直下を集中的に流れ
ることにより、帰路電源パターン２ｃは平面アンテナと
しての機能は低下する。また、信号配線５と帰路電源パ
ターン２ｃとによって形成されるル−プアンテナのル−
プ面積が最小限に抑えられるため、このル−プアンテナ
の電磁放射を低減させることができる。さらに、帰路電
流がデカップリングコンデンサ４ａ〜４ｃに流入するこ
とがなくなるので、デカップリングコンデンサ４ａ〜４
ｃに流れる電流によって電源プレーンの電位が変動する
ことが防止され、ノイズ耐性が向上する。Next, the operation of this embodiment shown in FIG. 1 will be described. First, a signal current Isig flows through the signal wiring 5 by exchanging signals between the LSI 3a and the LSI 3c by the signal wiring 5 of the first layer. This signal current
The return current Iret corresponding to Isig is the second current immediately below the signal wiring 5.
It flows intensively to the return route power supply pattern 2c provided in the layer. Since the return current Iret intensively flows directly below the signal current Isig, the function of the return power pattern 2c as a planar antenna deteriorates. In addition, the loop of the loop antenna formed by the signal wiring 5 and the return route power supply pattern 2c.
Since the loop area is minimized, the electromagnetic radiation of this loop antenna can be reduced. Furthermore, since the return current does not flow into the decoupling capacitors 4a to 4c, the decoupling capacitors 4a to 4c
It is possible to prevent the electric potential of the power plane from fluctuating due to the current flowing in c, and improve the noise resistance.
【００１７】図３は、４層基板に係る本発明の第２の実
施例を示す透視平面図である（但し、最下層の第４層の
パターンの図示は省略されている）。図１に示した第１
の実施例と同等の部分には同一の参照番号が付せられて
いるので、重複する説明は省略する。本実施例において
は、二つの第２電源プレーン２ｂが、電源接続パターン
２ｅにより接続され一体化されている。そして、この電
源接続パターン２ｅにより帰路電源パターン２ｄは途中
で分断されている。この分断された帰路電源パターン２
ｄ間は、１−２層間スルーホール（図示なし）、第１層
に形成されたランド７ｆ、ジャンパー線８ｂを介して接
続されている。その断面図は図２（ａ）と同様である。
また、分断された帰路電源パターン２ｄ間の接続方式
は、図２（ｂ）ないし図２（ｃ）に示したものであって
もよい。第２の実施例では、帰路電源パターンは連続し
て形成されてはいないが、ジャンパー線８ｂにより分断
された帰路電源パターン２ｄが接続されたことにより、
帰路電流Iretが最短経路に近いルートを通って流れるた
め、図１に示した第１の実施例と同様の効果を期待する
ことができる。FIG. 3 is a perspective plan view showing a second embodiment of the present invention relating to a four-layer substrate (however, the illustration of the pattern of the lowermost fourth layer is omitted). First shown in FIG.
The same reference numerals are given to the same parts as those of the embodiment of FIG. In this embodiment, the two second power supply planes 2b are connected and integrated by the power supply connection pattern 2e. The return power supply pattern 2d is divided in the middle by the power supply connection pattern 2e. This divided return power supply pattern 2
The portions d are connected to each other through a 1-2 interlayer through hole (not shown), a land 7f formed in the first layer, and a jumper wire 8b. Its sectional view is similar to that of FIG.
The connection method between the divided return power supply patterns 2d may be that shown in FIGS. 2B to 2C. In the second embodiment, the return power pattern is not continuously formed, but the return power pattern 2d divided by the jumper wire 8b is connected,
Since the return current Iret flows through the route close to the shortest route, the same effect as that of the first embodiment shown in FIG. 1 can be expected.
【００１８】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるものではなく、本発
明の要旨を逸脱しない範囲内において適宜の変更が可能
なものである。例えば、実施例では４層基板について説
明したが、本発明はこれに限定されるものではない。The preferred embodiment has been described above.
The present invention is not limited to these examples and can be appropriately modified without departing from the gist of the present invention. For example, although a four-layer substrate has been described in the embodiments, the present invention is not limited to this.
【００１９】[0019]
【発明の効果】以上説明したように、本発明は、信号配
線に隣接する電源プレーンでは、信号配線に沿って電源
プレーンの不連続点が形成されないようにしたものであ
るので、以下の効果を享受することができる。
帰路電流が信号電流の直近を集中的に流れることに
より、帰路電流の分散が避けられ、結果的に、電源プレ
ーンを平面アンテナとみなす場合の励振が抑えられ、電
源プレーンからの電磁放射を増大させない効果が得られ
る。
信号電流経路と帰路電流経路とによって形成される
ループの面積を小さくでき、この回路をループアンテナ
としてみたときの電磁放射を小さくすることができる。
帰路電流の分散が避けられることにより、帰路電流
がＬＳＩのデカップリングコンデンサに流入することに
よって起こるＬＳＩの電源端子の電位変動を防止でき、
ＬＳＩの耐ノイズ信頼性を向上させることができる。
バイパスコンデンサにより帰路電流経路を確保する
方式を用いることなく、単なる配線により帰路電流経路
を形成するものであるため、バイパスコンデンサ周波数
特性の影響を受けることがなくなり、広い周波数帯域に
おいて安定した効果が期待できる。As described above, according to the present invention, in the power supply plane adjacent to the signal wiring, the discontinuity of the power supply plane is not formed along the signal wiring. You can enjoy it. The return current concentrates in the immediate vicinity of the signal current to avoid dispersion of the return current, and as a result, excitation when the power plane is regarded as a planar antenna is suppressed and electromagnetic radiation from the power plane is not increased. The effect is obtained. The area of the loop formed by the signal current path and the return current path can be reduced, and the electromagnetic radiation when this circuit is viewed as a loop antenna can be reduced. By avoiding the dispersion of the return current, it is possible to prevent the potential fluctuation of the power supply terminal of the LSI caused by the return current flowing into the decoupling capacitor of the LSI.
The noise resistance reliability of the LSI can be improved. Since the return current path is formed by simple wiring without using the method of securing the return current path by the bypass capacitor, it is not affected by the bypass capacitor frequency characteristics, and a stable effect is expected in a wide frequency band. it can.
【図面の簡単な説明】[Brief description of drawings]
【図１】 本発明の第１の実施例を示す透視平面図。FIG. 1 is a perspective plan view showing a first embodiment of the present invention.
【図２】 図１のＡ−Ａ線の断面図とその変更例を示す
断面図。FIG. 2 is a sectional view taken along line AA of FIG. 1 and a sectional view showing a modification thereof.
【図３】 本発明の第２の実施例を示す透視平面図。FIG. 3 is a perspective plan view showing a second embodiment of the present invention.
【図４】 従来例の透視平面図（その１）。FIG. 4 is a perspective plan view of a conventional example (No. 1).
【図５】 従来例の透視平面図（その２）。FIG. 5 is a perspective plan view of a conventional example (No. 2).
【図６】 コンデンサの周波数特性。FIG. 6 shows frequency characteristics of a capacitor.
１ グランドプレーン ２ａ 第１電源プレーン ２ｂ 第２電源プレーン ２ｃ、２ｄ 帰路電源パターン ２ｅ 電源接続パターン ３ａ〜３ｃ ＬＳＩ ４ａ〜４ｃ デカップリングコンデンサ ５ 信号配線 ６ａ〜６ｆ 配線 ７ａ〜７ｆ ランド ８ａ、８ｂ ジャンパー線 ９ａ〜９ｃ スルーホール １０ バイパスコンデンサ 1 ground plane 2a First power plane 2b Second power plane 2c, 2d Return power pattern 2e Power connection pattern 3a to 3c LSI 4a-4c decoupling capacitors 5 signal wiring 6a to 6f wiring 7a-7f land 8a, 8b jumper wire 9a-9c through hole 10 Bypass capacitor
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E317 AA11 AA24 CC03 CD27 GG11 5E338 AA03 BB75 CC01 CC04 CC06 EE11 5E346 AA12 AA15 AA32 AA43 AA51 BB02 BB03 BB04 BB07 BB11 BB15 FF01 FF45 GG15 HH01 HH06 ─────────────────────────────────────────────────── ─── Continued front page F term (reference) 5E317 AA11 AA24 CC03 CD27 GG11 5E338 AA03 BB75 CC01 CC04 CC06 EE11 5E346 AA12 AA15 AA32 AA43 AA51 BB02 BB03 BB04 BB07 BB11 BB15 FF01 FF45 GG15 HH01 HH06
Claims (9)
ンが形成され、第１の電源とは異種の第２の電源を供給
する第２の電源プレーンが前記第１の電源プレーンに挟
まれて形成されている電源プレーン層と、前記電源プレ
ーン層に隣接した、配線が形成された配線層とを有する
多層プリント配線板において、第１の電源プレーン間
が、第２の電源プレーンを分断する第１の電源プレーン
配線によって接続されており、かつ、前記第１の電源プ
レーン配線に沿って前記配線層には信号配線が敷設され
ていることを特徴とする多層プリント配線板。1. A first power supply plane for supplying a first power supply is formed, and a second power supply plane for supplying a second power supply different from the first power supply is sandwiched between the first power supply planes. In a multi-layer printed wiring board having a power plane layer formed by a plurality of layers and a wiring layer adjacent to the power plane layer and having wiring formed therein, a first power plane is separated from a second power plane. And a signal wiring is laid on the wiring layer along the first power plane wiring, the multilayer printed wiring board.
断された前記第２の電源プレーン間を接続する接続手段
が形成されていることを特徴とする請求項１記載の多層
プリント配線板。2. The multilayer printed wiring board according to claim 1, further comprising connecting means for connecting between the second power supply planes divided by the first power supply plane wiring.
ンが形成され、第１の電源とは異種の第２の電源を供給
する第２の電源プレーンが前記第１の電源プレーンに挟
まれて形成されている電源プレーン層と、前記電源プレ
ーン層に隣接した、配線が形成された配線層とを有する
多層プリント配線板において、二つの第２の電源プレー
ン間が第２の電源プレーン配線によって接続され、第１
の電源プレーンの２個所から前記第２の電源プレーン配
線に向かって前記第２の電源プレーン配線と直交する第
１の電源プレーン配線が延びており、二つの第１の電源
プレーン配線を接続する接続手段が形成されており、か
つ、前記第１の電源プレーン配線に沿って前記配線層に
は信号配線が敷設されていることを特徴とする多層プリ
ント配線板。3. A first power plane for supplying a first power is formed, and a second power plane for supplying a second power different from the first power is sandwiched between the first power planes. In a multi-layer printed wiring board having a power plane layer formed according to the above and a wiring layer adjacent to the power plane layer and having wiring formed therein, a second power plane wiring is provided between two second power planes. Connected by the first
A first power plane wiring orthogonal to the second power plane wiring extends from two positions of the power plane to the second power plane wiring, and connects the two first power plane wirings. And a signal wiring is laid on the wiring layer along the first power plane wiring.
前記配線層との間を接続するスルーホールと、前記配線
層上に設置されたジャンパー線とを有していることを特
徴とする請求項２または３記載の多層プリント配線板。4. The connecting means has a through hole connecting between the power plane layer and the wiring layer, and a jumper wire installed on the wiring layer. Item 2. The multilayer printed wiring board according to item 2 or 3.
対側に隣接してグランドプレーンが形成されたグランド
プレーン層が設けられ、前記グランドプレーン層の前記
電源プレーン層側と反対側に隣接して配線が形成された
第２の配線層が設けられていることを特徴とする請求項
１〜４のいずれかに記載の多層プリント配線板。5. A ground plane layer having a ground plane is provided adjacent to the side opposite to the wiring layer side of the power plane layer, and adjacent to the side opposite to the power plane layer side of the ground plane layer. The multilayer printed wiring board according to claim 1, further comprising a second wiring layer having wiring formed therein.
対側に隣接してグランドプレーンが形成されたグランド
プレーン層が設けられ、前記グランドプレーン層の前記
電源プレーン層側と反対側に隣接して配線が形成された
第２の配線層が設けられており、前記接続手段が、前記
電源プレーン層と前記グランドプレーン層または前記第
２の配線層との間を接続するスルーホールと、前記グラ
ンドプレーン層または前記第２の配線層に形成された配
線とを有していることを特徴とすることを特徴とする請
求項４記載の多層プリント配線板。6. A ground plane layer having a ground plane formed adjacent to the power plane layer on the side opposite to the wiring layer side, and adjacent to the ground plane layer on the side opposite to the power plane layer side. A second wiring layer on which wiring is formed, and the connection means connects the power plane layer and the ground plane layer or the second wiring layer with a through hole and the ground. The multilayer printed wiring board according to claim 4, further comprising: a plane layer or a wiring formed in the second wiring layer.
を伝達することを特徴とする請求項１〜６のいずれかに
記載の多層プリント配線板。7. The multilayer printed wiring board according to claim 1, wherein the signal wiring transmits a temporally continuous signal.
１の電源プレーン配線に沿って前記配線層に敷設されて
いる信号配線の中心にその中心が合わせられており、か
つ、その幅が該信号配線の幅の５倍以上であることを特
徴とする請求項１〜７のいずれかに記載の多層プリント
配線板。8. The center of the first power plane wiring is aligned with the center of the signal wiring laid in the wiring layer along the first power plane wiring, and its width is The multilayer printed wiring board according to any one of claims 1 to 7, wherein the width is 5 times or more the width of the signal wiring.
数の信号配線が形成されており、かつ、前記第１の電源
プレーン配線は該第１の電源プレーン配線上の各信号配
線の幅の和の５倍以上の幅を有していることを特徴とす
る請求項１〜７のいずれかに記載の多層プリント配線
板。9. A plurality of signal wirings are formed on the first power supply plane wiring, and the first power supply plane wiring has a width of each signal wiring on the first power supply plane wiring. The multilayer printed wiring board according to any one of claims 1 to 7, which has a width of 5 times or more the sum of the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001322990A JP3956665B2 (en) | 2001-10-22 | 2001-10-22 | Multilayer printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001322990A JP3956665B2 (en) | 2001-10-22 | 2001-10-22 | Multilayer printed wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003133747A true JP2003133747A (en) | 2003-05-09 |
| JP3956665B2 JP3956665B2 (en) | 2007-08-08 |
Family
ID=19139942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001322990A Expired - Fee Related JP3956665B2 (en) | 2001-10-22 | 2001-10-22 | Multilayer printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3956665B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007128973A (en) * | 2005-11-01 | 2007-05-24 | Technology Alliance Group Inc | Wiring structure of substrate |
| US8063480B2 (en) | 2006-02-28 | 2011-11-22 | Canon Kabushiki Kaisha | Printed board and semiconductor integrated circuit |
| EP3055880A1 (en) * | 2013-10-11 | 2016-08-17 | MediaTek Inc. | Semiconductor package |
| US10163767B2 (en) | 2013-10-11 | 2018-12-25 | Mediatek Inc. | Semiconductor package |
-
2001
- 2001-10-22 JP JP2001322990A patent/JP3956665B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007128973A (en) * | 2005-11-01 | 2007-05-24 | Technology Alliance Group Inc | Wiring structure of substrate |
| US8063480B2 (en) | 2006-02-28 | 2011-11-22 | Canon Kabushiki Kaisha | Printed board and semiconductor integrated circuit |
| US8575743B2 (en) | 2006-02-28 | 2013-11-05 | Canon Kabushiki Kaisha | Printed board and semiconductor integrated circuit |
| EP3055880A1 (en) * | 2013-10-11 | 2016-08-17 | MediaTek Inc. | Semiconductor package |
| EP3055880A4 (en) * | 2013-10-11 | 2017-11-08 | MediaTek Inc. | Semiconductor package |
| US10163767B2 (en) | 2013-10-11 | 2018-12-25 | Mediatek Inc. | Semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3956665B2 (en) | 2007-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7594105B2 (en) | Multilayer print circuit board | |
| US7466560B2 (en) | Multilayered printed circuit board | |
| US6621012B2 (en) | Insertion of electrical component within a via of a printed circuit board | |
| US7271348B1 (en) | Providing decoupling capacitors in a circuit board | |
| JP5063529B2 (en) | Printed circuit board | |
| EP1684558A2 (en) | Multilayer printed circuit board | |
| JP5409312B2 (en) | Multilayer printed circuit board | |
| US11096277B2 (en) | Printed circuit board shielding and power distribution via edge plating | |
| JP2988421B2 (en) | EMI suppression multilayer printed circuit board | |
| JP3610228B2 (en) | Multilayer printed wiring board and electronic device equipped with the multilayer printed wiring board | |
| JP4454388B2 (en) | Semiconductor module | |
| JP2003133747A (en) | Multilayered printed wiring board | |
| US7061094B2 (en) | Multilayer printed circuit board including first and second signal traces and a first ground trace | |
| JP2002057418A (en) | Printed wiring board | |
| JP4433882B2 (en) | Noise emission suppression memory module | |
| JPH11145569A (en) | Printed wiring board and method for designing the same | |
| JP2000223800A (en) | Wiring board and its manufacture | |
| JP2001320137A (en) | Electronic device mounting apparatus | |
| US20110147070A1 (en) | Method and Apparatus for Reducing Signal Noise | |
| JP4717431B2 (en) | Printed wiring board | |
| US11804425B2 (en) | Electronic device and wiring board | |
| JP2012238724A (en) | Printed wiring board | |
| US20060274478A1 (en) | Etched capacitor laminate for reducing electrical noise | |
| JP2000031650A (en) | Printed circuit board | |
| JPH0954788A (en) | Method for designing printing circuit board, printing circuit board and electronic equipment provided with printing circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070430 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140518 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |