JP2988421B2 - EMI suppression multilayer printed circuit board - Google Patents
EMI suppression multilayer printed circuit boardInfo
- Publication number
- JP2988421B2 JP2988421B2 JP9069883A JP6988397A JP2988421B2 JP 2988421 B2 JP2988421 B2 JP 2988421B2 JP 9069883 A JP9069883 A JP 9069883A JP 6988397 A JP6988397 A JP 6988397A JP 2988421 B2 JP2988421 B2 JP 2988421B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- multilayer printed
- circuit board
- printed circuit
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、トランジスタ、集
積回路（ＩＣ）、大規模集積回路（ＬＳＩ）などの回路
素子が搭載され、これら回路素子に給電するための電源
層を有する多層プリント基板に関し、特に、ＥＭＩ（El
ectromagnetic Interference; 電磁波妨害）を抑制でき
る多層プリント基板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer printed circuit board on which circuit elements such as transistors, integrated circuits (IC), and large-scale integrated circuits (LSI) are mounted, and which has a power supply layer for supplying power to these circuit elements. In particular, EMI (El
The present invention relates to a multilayer printed circuit board that can suppress ectromagnetic interference (electromagnetic interference).
【０００２】[0002]
【従来の技術】トランジスタ、ＩＣ、ＬＳＩなどの回路
素子が搭載されたプリント基板がこれら回路素子の動作
時に電磁ノイズを発生することは、よく知られている。
プリント基板が発生する電磁ノイズは、その低減のため
の適切な処置を行わないと、そのプリント基板を含む電
子機器自身に、あるいは他の電子機器における誤動作の
原因となり得る。2. Description of the Related Art It is well known that a printed circuit board on which circuit elements such as transistors, ICs and LSIs are mounted generates electromagnetic noise when these circuit elements operate.
Electromagnetic noise generated by a printed circuit board may cause malfunction in electronic equipment including the printed circuit board itself or in other electronic equipment unless proper measures are taken to reduce the electromagnetic noise.
【０００３】このような電磁ノイズの中で特に大きなウ
ェートを占めるのは、コモンモードと言われる、回路の
寄生容量や寄生相互インダクタンスによって流れる電流
（廻り込み電流）や電源供給線に流れ込む高周波電流に
よる放射である。これらの電磁ノイズに対しては、その
発生機構が複雑なため、その発生源に近い所での有効な
対策方法がなかった。そのため、従来は、この種の電磁
ノイズに対し、電子機器全体を金属筐体で覆って電磁遮
蔽を行う対策がとられている。[0003] Among such electromagnetic noises, a particularly large weight is occupied by a current (sneak current) flowing due to a parasitic capacitance or a parasitic mutual inductance of a circuit or a high-frequency current flowing into a power supply line, which is called a common mode. Radiation. For these electromagnetic noises, there is no effective countermeasure near the source due to the complicated generation mechanism. For this reason, conventionally, measures against electromagnetic noise of this kind have been taken in which the entire electronic device is covered with a metal housing to perform electromagnetic shielding.
【０００４】また、高周波電源電流による放射を防ぐた
めに、その発生源であるＩＣやＬＳＩなどの回路素子の
近傍にデカップリングコンデンサを配置することがよく
行われている。これは、プリント基板に搭載されたＩＣ
／ＬＳＩのスイッチング動作に伴って電源層に流れる高
周波電源電流を、そのＩＣ／ＬＳＩ近傍でデカップリン
グコンデンサを介してグランド（接地）にバイパスさせ
るとともに、ＩＣ／ＬＳＩのスイッチング動作に伴うＩ
Ｃ／ＬＳＩの電源端子部の電圧変動を抑制するためのも
のである。Further, in order to prevent radiation due to a high-frequency power supply current, a decoupling capacitor is often arranged near a circuit element such as an IC or an LSI which is a source of the radiation. This is an IC mounted on a printed circuit board
The high-frequency power supply current flowing in the power supply layer in accordance with the switching operation of the LSI / LSI is bypassed to the ground (ground) through a decoupling capacitor near the IC / LSI, and the I / O associated with the switching operation of the IC / LSI.
This is for suppressing the voltage fluctuation of the power supply terminal of the C / LSI.
【０００５】ところで、信号配線のための配線パターン
（信号層）とは別の層としてグランド（接地）層や電源
層が積層される多層プリント基板では、その多くのもの
において、各回路素子への電源供給線となる電源層は、
全面導電膜の層、すなわち全面平板の電源層として構成
されている。このように電源層を構成することにより、
電流の流れる面を最大にして電源供給線の抵抗値を小さ
くし、直流電源電圧変動を抑圧する効果を得ている。By the way, in a multilayer printed circuit board on which a ground (ground) layer and a power supply layer are stacked as a layer different from a wiring pattern (signal layer) for signal wiring, in many cases, a circuit element for each circuit element is provided. The power supply layer serving as the power supply line
The entire surface is formed as a conductive layer, that is, a flat power supply layer. By configuring the power supply layer in this way,
The resistance of the power supply line is reduced by maximizing the surface through which current flows, and the effect of suppressing DC power supply voltage fluctuation is obtained.
【０００６】しかしながら、全面導体膜として形成され
た電源層を有する従来の多層プリント基板では、設計者
が、ＩＣ／ＬＳＩの動作に伴いデカップリングコンデン
サを介して電源層に流れ込む高周波電源電流をコントロ
ールできない、という問題がある。このような多層プリ
ント基板の場合、電源層のインピーダンスが小さいこと
から、多層プリント基板上に搭載されたあるＩＣ／ＬＳ
Ｉに流れる高周波電源電流は、そのＩＣ／ＬＳＩの近傍
に配置したデカップリングコンデンサだけでなく、その
他のＩＣ／ＬＳＩの近傍に配置したデカップリングコン
デンサにも流れ込むことになる。そのため、多層プリン
ト基板全体では、高周波電源電流の分布は、非常に複雑
であって解析が困難であり、その結果、ＩＣやＬＳＩな
どの回路素子ごとに配置するデカップリングコンデンサ
の容量値を最適値に決定することができなかった。ま
た、電源層に流れ込んだ高周波電源電流は、電源層自身
が全面平板となっているため、その経路が複雑であり、
場合によっては、大きなループを形成し、電磁放射やイ
ミュニティ劣化の要因になるという問題があった。However, in a conventional multilayer printed circuit board having a power supply layer formed as an entire conductor film, a designer cannot control a high-frequency power supply current flowing into the power supply layer via a decoupling capacitor with the operation of an IC / LSI. There is a problem. In the case of such a multilayer printed circuit board, since an impedance of a power supply layer is small, a certain IC / LS mounted on the multilayer printed circuit board is required.
The high-frequency power supply current flowing through I flows not only into the decoupling capacitors arranged near the IC / LSI but also into other decoupling capacitors arranged near the IC / LSI. Therefore, the distribution of the high-frequency power supply current is very complicated and difficult to analyze in the entire multilayer printed circuit board. As a result, the capacitance value of the decoupling capacitor arranged for each circuit element such as an IC or LSI is optimized. Could not be determined. In addition, the path of the high-frequency power supply current flowing into the power supply layer is complicated because the power supply layer itself is entirely flat,
In some cases, there is a problem that a large loop is formed, which causes electromagnetic radiation and immunity degradation.
【０００７】そこで本願出願人は、先に、全面平板の電
源層を配線化して高周波電流をコントロールできるよう
にした多層プリント基板を発明し、特願平８−１３７９
０４として出願した。図５は、特願平８−１３７９０４
の多層プリント基板を説明する図であって、電源層での
導体パターンを示す図である。The applicant of the present invention has previously invented a multilayer printed circuit board in which high-frequency currents can be controlled by wiring a flat power supply layer on the entire surface.
Application No. 04 FIG. 5 shows the structure of Japanese Patent Application No. 8-137904.
FIG. 3 is a diagram illustrating a multilayer printed circuit board of FIG.
【０００８】図５に示す多層プリント基板５１では、主
幹となる導体部である幹線パターン５２と、この幹線パ
ターン５２から分岐した多数の櫛形状やつづら折り（ジ
グザグ）状の分枝５５とからなる導体パターン（図示斜
線部）によって、電源層を構成している。そして、各分
枝５５の先端に回路素子（ＩＣ）５３を配置して、幹線
パターン５２及び分枝５５を介して各回路素子（ＩＣ）
５３が給電されるようにしている。また、回路素子（Ｉ
Ｃ）５３ごとにその給電点の近傍にデカップリングコン
デンサ５４が設けられている。デカップリングコンデン
サ５４は、幹線パターン５２と分枝５５との接続点にも
設けられている。なお、電源層自体は、多層プリント基
板のいくつかある導体層の中ほどに位置し、回路素子
（ＩＣ）５３やデカップリングコンデンサ５４は、多層
プリント基板の表面（部品面）に実装されている。この
多層プリント基板では、分枝５５がインピーダンス（イ
ンダクタンス）付加回路として機能するので、ディスク
リートのインダクタンス素子を用いることなく、各回路
素子への電源回路に比較的大きな値のインダクタンスを
確保することができる。このため、あるＩＣ／ＬＳＩの
動作に伴って、周辺にある別のＩＣ／ＬＳＩに対応する
デカップリングコンデンサに流れ込む高周波電源電流を
従来の多層プリント基板に比べて小さくできる。また、
電源層に廻り込む電流の経路を設計者が特定でき、高周
波電源電流の発生源であるＩＣ／ＬＳＩごとに最適なデ
カップリングコンデンサの容量値を決定できる。最適な
容量値を決定できることにより、ＩＣ／ＬＳＩ電源端子
部の交流電圧変動を小さくすることが容易であり、ＩＣ
／ＬＳＩの動作の安定化が図られる。A multilayer printed board 51 shown in FIG. 5 has a conductor pattern consisting of a trunk pattern 52 which is a conductor serving as a main trunk, and a large number of combs and zigzag branches 55 branched from the trunk pattern 52. The power supply layer is constituted by the pattern (hatched portion in the figure). Then, a circuit element (IC) 53 is arranged at the tip of each branch 55, and each circuit element (IC) is connected via the main line pattern 52 and the branch 55.
53 is supplied with power. The circuit element (I
C) A decoupling capacitor 54 is provided near the feeding point for each 53. The decoupling capacitor 54 is also provided at a connection point between the main pattern 52 and the branch 55. The power supply layer itself is located in the middle of some conductor layers of the multilayer printed board, and the circuit element (IC) 53 and the decoupling capacitor 54 are mounted on the surface (component side) of the multilayer printed board. . In this multilayer printed circuit board, the branch 55 functions as an impedance (inductance) adding circuit, so that a relatively large value of inductance can be secured in a power supply circuit to each circuit element without using a discrete inductance element. . For this reason, the high-frequency power supply current flowing into the decoupling capacitor corresponding to another IC / LSI in the vicinity with the operation of a certain IC / LSI can be made smaller than that of a conventional multilayer printed circuit board. Also,
The designer can specify the path of the current flowing into the power supply layer, and can determine the optimum capacitance value of the decoupling capacitor for each IC / LSI that is the source of the high-frequency power supply current. By being able to determine the optimum capacitance value, it is easy to reduce the AC voltage fluctuation at the IC / LSI power supply terminal,
/ LSI operation is stabilized.
【０００９】さらに、特願平８−１３７９０４に示す多
層プリント基板では、電源層をはさむ上下両側の絶縁材
を磁性体を含む絶縁材で形成することにより、電源層の
インピーダンスがさらに大きくなり、上記の効果をより
一層高めることができる。Further, in the multilayer printed circuit board disclosed in Japanese Patent Application No. 8-137904, the impedance of the power supply layer is further increased by forming the insulating material on both the upper and lower sides sandwiching the power supply layer with an insulating material containing a magnetic material. Can be further enhanced.
【００１０】結局、特願平８−１３７９０４の多層プリ
ント基板では、電源層のインピーダンス付加回路による
配線化によって、デカップリングコンデンサのフィルタ
効果を高めるようにしたため、放射ノイズを抑制するこ
とができ、これに電源層の上下両側の絶縁材を磁性体を
含む絶縁材で形成することと相俟って、多層プリント基
板からの電磁放射を大幅に抑制することができる。In the end, in the multilayer printed circuit board disclosed in Japanese Patent Application No. 8-137904, the filter effect of the decoupling capacitor is enhanced by wiring the power supply layer with the impedance adding circuit, so that the radiation noise can be suppressed. In addition to the fact that the upper and lower insulating materials of the power supply layer are made of an insulating material containing a magnetic material, electromagnetic radiation from the multilayer printed circuit board can be greatly suppressed.
【００１１】[0011]
【発明が解決しようとする課題】しかしながら、特願平
８−１３７９０４の多層プリント基板には、電源層の配
線化方法が複雑であって、限られた領域で最大限のイン
ダクタンスが得られるような配線方法の実現には、櫛歯
状やジグザグ状の導体パターンを形成するための領域確
保が必要であって、実装密度の高いプリント基板におい
ては、配線のための十分な領域が確保できないことがあ
るという問題点がある。However, the multilayer printed circuit board disclosed in Japanese Patent Application No. Hei 8-137904 has a complicated wiring method for the power supply layer and requires a maximum inductance in a limited area. In order to realize a wiring method, it is necessary to secure an area for forming a comb-shaped or zigzag-shaped conductor pattern, and a printed circuit board having a high mounting density cannot secure a sufficient area for wiring. There is a problem that there is.
【００１２】本発明は、以上の点に鑑みてなされたもの
で、プリント基板上のＩＣやＬＳＩなどの回路素子の配
置及び電源層の配線化（パターン形状）の方法を工夫す
ることにより、省スペースであってかつ電磁ノイズ発生
を大幅に低減し得る多層プリント基板を提供することを
目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and it is possible to save power by devising a method for arranging circuit elements such as ICs and LSIs on a printed circuit board and wiring (pattern shape) of a power supply layer. An object of the present invention is to provide a multilayer printed circuit board which is space and can greatly reduce generation of electromagnetic noise.
【００１３】また、本発明の他の目的は、あるＩＣ／Ｌ
ＳＩから電源層に廻り込んで放射の原因となる高周波電
源電流の、他のＩＣ／ＬＳＩへの拡散を抑制でき、また
搭載されたＩＣやＬＳＩの動作の安定化を可能とする多
層プリント基板を提供することにある。Another object of the present invention is to provide an IC / L
A multilayer printed circuit board that can suppress the diffusion of the high-frequency power supply current that radiates from the SI to the power supply layer and causes radiation to other ICs / LSIs and stabilizes the operation of the mounted ICs and LSIs. To provide.
【００１４】[0014]
【課題を解決するための手段】本発明の多層プリント基
板は、複数の回路素子を搭載し、グランド層と信号層と
回路素子に電源電圧を供給するための電源層とがそれぞ
れ絶縁材を介して積層された多層プリント基板におい
て、各回路素子は、その動作速度に応じて複数のグルー
プに分類され、グループごとに多層プリント基板におけ
る搭載領域が決定され、電源層では、グループごとに電
源パターンが形成され、異なるグループに対応する電源
パターン間が、当該電源パターン間を高周波的に分離す
る電源配線パターンによって接続している。A multilayer printed board according to the present invention has a plurality of circuit elements mounted thereon, and a ground layer, a signal layer, and a power supply layer for supplying a power supply voltage to the circuit elements are each provided with an insulating material therebetween. In the multilayer printed circuit board, the circuit elements are classified into a plurality of groups according to the operation speed, the mounting area on the multilayer printed circuit board is determined for each group, and the power supply pattern is defined for each group in the power supply layer. The power supply patterns that are formed and correspond to different groups are connected by a power supply wiring pattern that separates the power supply patterns at a high frequency.
【００１５】すなわち本発明では、電磁放射ノイズの発
生源であるＩＣやＬＳＩなどの回路素子を、その回路素
子の動作速度（高周波電源電流の大きさ）に応じてグル
ープに分類し、各グループごとにプリント基板上に配置
することにより、大きな高周波電源電流を発生する高速
動作の回路素子、それよりやや低い周波数の電源電流を
発生する回路素子、さらにそれより低い周波数の電源電
流を発生する低速の回路素子といった形で、周波数帯域
により、回路素子群を物理的な実装配置で区分けする。
回路素子の分類は、例えば高速、中速、低速とに分けら
れるが、上記３段階に分類することに制限されるもので
はなく、基板の実装密度等の条件に応じ、数段階に分類
してもよい。また、電源層では、回路素子の各分類、す
なわち、動作速度の分類ごとに高周波的に分離された電
源パターンが形成されるように、銅箔などで導体パター
ンを形成する。すなわち、高周波電源電流の大きな高速
のＩＣやＬＳＩから電源層に流れ込む高周波電源電流
が、より低い周波数のＩＣやＬＳＩの搭載領域側に拡散
しないように電源パターンを構成する。That is, in the present invention, circuit elements such as ICs and LSIs, which are sources of electromagnetic radiation noise, are classified into groups according to the operation speed of the circuit elements (magnitude of high-frequency power supply current). A high-speed circuit element that generates a large high-frequency power supply current, a circuit element that generates a slightly lower-frequency power supply current, and a low-speed circuit element that generates a lower-frequency power supply current In a form such as a circuit element, a circuit element group is divided by a physical mounting arrangement according to a frequency band.
Circuit elements are classified into, for example, high-speed, medium-speed, and low-speed, but are not limited to the above three levels, and are classified into several levels according to conditions such as the mounting density of the substrate. Is also good. In the power supply layer, a conductor pattern is formed of copper foil or the like so that a power supply pattern separated in terms of high frequency is formed for each classification of circuit elements, that is, for each classification of operation speed. That is, the power supply pattern is configured such that the high-frequency power supply current flowing from the high-speed IC or LSI having a large high-frequency power supply current into the power supply layer does not diffuse to the mounting area of the lower-frequency IC or LSI.
【００１６】電磁ノイズ放射は、一般に、ノーマルモー
ドの放射とコモンモードの放射とに分類され、その放射
エネルギーは、ノーマルモード放射の場合は周波数の２
乗の関数として表され、コモンノード放射の場合には周
波数に比例する。いずれの場合であっても、周波数が高
い程、放射レベルが大きくなる。本発明では、高周波成
分を含む電流をアイソレート（分離）することによっ
て、電磁ノイズの放射レベルを抑えているのである。Electromagnetic noise radiation is generally classified into normal mode radiation and common mode radiation, and its radiation energy is two times the frequency in the case of normal mode radiation.
It is expressed as a function of the power and is proportional to the frequency in the case of common node radiation. In any case, the higher the frequency, the higher the radiation level. In the present invention, the radiation level of electromagnetic noise is suppressed by isolating (separating) a current containing a high-frequency component.
【００１７】本発明では、相対的に動作速度の高い回路
素子のグループが多層プリント基板の中央部に配置し、
相対的に動作速度の低い回路素子のグループが、順次、
多層プリント基板の周辺部に向って側に配置するように
することが好ましい。このように構成することにより、
基板の周辺部側に取り付けられた外部コネクタ（Ｉ／Ｏ
ポート等）から大きな高周波電源電流が流出することが
防止され、大きな電磁放射ノイズの要因となる高周波電
流が接続ケーブル上を伝搬することを阻止することがで
きる。上述したように電磁ノイズの放射レベルが周波数
が高い程大きくなることから、中央部に高速の回路素子
を配置することによって、ノイズの原因となる高周波電
源電流を封じ込めることができる。すなわち、高い周波
数の電源電流を有するＩＣやＬＳＩを基板上の中央部に
隔離することによって、これら高速のＩＣやＬＳＩから
発生する大きな高周波電源電流の基板外部への流出を阻
止することができる。According to the present invention, a group of circuit elements having a relatively high operation speed is arranged at the center of the multilayer printed circuit board,
A group of circuit elements whose operation speed is relatively low is sequentially
It is preferable to arrange on the side toward the peripheral portion of the multilayer printed circuit board. With this configuration,
An external connector (I / O) attached to the peripheral side of the board
A large high-frequency power supply current is prevented from flowing out from a port or the like, and a high-frequency current that causes a large electromagnetic radiation noise can be prevented from propagating on the connection cable. As described above, the higher the frequency, the higher the radiation level of the electromagnetic noise becomes. Therefore, by arranging a high-speed circuit element at the center, it is possible to contain a high-frequency power supply current that causes noise. That is, by isolating an IC or LSI having a high-frequency power supply current at the center of the substrate, it is possible to prevent a large high-frequency power supply current generated from the high-speed IC or LSI from flowing out of the substrate.
【００１８】本発明では、グループごとの電源パターン
間の上述した高周波的な分離を効果的なものとするため
に、直流電圧降下の許容値の範囲内で高周波インピーダ
ンスＺを高めるように電源配線パターンをパターニング
することが好ましい。In the present invention, in order to make the above-mentioned high-frequency separation between power supply patterns for each group effective, the power supply wiring pattern is increased so as to increase the high-frequency impedance Z within the allowable range of the DC voltage drop. Is preferably patterned.
【００１９】また本発明では、電源層のインピーダンス
Ｚを高めるために、電源層を直接はさむ上下両側の前記
絶縁材を、磁性体を含む磁性体混合絶縁材で形成するこ
とが好ましい。さらに本発明では、電源層をはさんで両
側にそれぞれグランド層を配置し、スルーホール及びヴ
ィアホールを除く孔を含まない全面平板の導電膜によっ
てグランド層を構成することが好ましい。このように構
成は、信号線のリターンパス、すなわち信号の帰路電流
のルートを最短に確保する意味で望ましい。さらにま
た、各回路素子の近傍にデカップリングコンデンサを配
置し、各回路素子からの電磁放射ノイズの原因となる高
周波電源電流がこのデカップリングコンデンサによって
グランドにバイパスされるようにすることが望ましい。Further, in the present invention, in order to increase the impedance Z of the power supply layer, it is preferable that the insulating material on the upper and lower sides directly sandwiching the power supply layer is formed of a magnetic material mixed insulating material containing a magnetic material. Further, in the present invention, it is preferable that ground layers are disposed on both sides of the power supply layer, and the ground layer is formed of a flat conductive film that does not include holes other than through holes and via holes. Such a configuration is desirable in terms of ensuring the shortest return path of the signal line, that is, the route of the return current of the signal. Furthermore, it is desirable to dispose a decoupling capacitor near each circuit element so that a high-frequency power supply current that causes electromagnetic radiation noise from each circuit element is bypassed to the ground by the decoupling capacitor.
【００２０】[0020]
【発明の実施の形態】次に、本発明の好ましい実施の形
態について図面を参照して説明する。図１は本発明の実
施の一形態の多層プリント基板の構成を示す断面図、図
２は図１の多層プリント基板での電源層の導体パターン
の一例を示す平面図である。Next, preferred embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a cross-sectional view illustrating a configuration of a multilayer printed board according to an embodiment of the present invention, and FIG. 2 is a plan view illustrating an example of a conductor pattern of a power supply layer in the multilayer printed board of FIG.
【００２１】この多層プリント基板は、５層の信号層
５、２層のグランド層６及び１層の電源層７の合計８層
の導体層を有し、各導体層が絶縁材８あるいは磁性体混
合絶縁材９を介して積層した８層プリント基板である。
具体的には、図示下方から上方に向け、信号層５、絶縁
材８、グランド層６、磁性体混合絶縁材９、電源層７、
磁性体混合絶縁材９、グランド層６の順で積層し、さら
に、その上に、絶縁材８及び信号層５がそれぞれ４層ず
つ交互に積層している。ここで、絶縁材８には、例えば
ガラス−エポキシなどの、誘電特性のみを有する材料が
使用されている。一方、電源層７を上下にはさむ絶縁材
料層である磁性体混合絶縁材９には、磁性体を分散させ
た絶縁材料が使用される。磁性体としては、例えば、セ
ンダストやフェライトの粉砕物が使用でき、絶縁材料と
しては、ガラス−エポキシなどが使用できる。ただし、
センダスト自体は金属材料なので、分散量を調節し、磁
性体混合絶縁材９として絶縁性能が保たれるようにす
る。This multilayer printed circuit board has a total of eight conductor layers of five signal layers 5, two ground layers 6, and one power supply layer 7, and each conductor layer is made of an insulating material 8 or a magnetic material. This is an eight-layer printed circuit board laminated with a mixed insulating material 9 interposed therebetween.
Specifically, the signal layer 5, the insulating material 8, the ground layer 6, the magnetic mixed insulating material 9, the power supply layer 7,
The magnetic mixed insulating material 9 and the ground layer 6 are laminated in this order, and further thereon, the insulating material 8 and the signal layer 5 are alternately laminated by four layers each. Here, a material having only dielectric properties, such as glass-epoxy, is used for the insulating material 8. On the other hand, an insulating material in which a magnetic material is dispersed is used for the magnetic mixed insulating material 9 which is an insulating material layer sandwiching the power supply layer 7 above and below. As the magnetic material, for example, a crushed product of sendust or ferrite can be used, and as the insulating material, glass-epoxy or the like can be used. However,
Since Sendust itself is a metallic material, the amount of dispersion is adjusted so that the insulating performance of the magnetic mixed insulating material 9 is maintained.
【００２２】さて、この多層プリント基板には、回路素
子として複数のＩＣやＬＳＩが搭載される。ここでこれ
ら回路素子をその動作速度に応じて、高速、中速及び低
速の３種類に分類する。動作速度は、回路素子の内部動
作クロック周波数を基準にして分類してもよいが、本発
明の目的が電磁ノイズの発生量を減らしまた高周波電源
電流を減らすことであることにより、高周波電源電流の
周波数を考慮した動作時の高周波電源電流の大きさによ
って分類してもよい。このようにして動作速度に応じて
分類した回路素子を、それぞれ、高速ＩＣ／ＬＳＩ
３H、中速ＩＣ／ＬＳＩ３M、低速ＩＣ／ＬＳＩ３Lとす
る。On the multilayer printed circuit board, a plurality of ICs and LSIs are mounted as circuit elements. Here, these circuit elements are classified into three types, high speed, medium speed and low speed, according to their operation speeds. The operation speed may be classified based on the internal operation clock frequency of the circuit element. However, since the object of the present invention is to reduce the amount of electromagnetic noise generated and to reduce the high-frequency power supply current, the operation speed of the high-frequency power supply current is reduced. The classification may be made according to the magnitude of the high-frequency power supply current during operation in consideration of the frequency. The circuit elements classified according to the operation speed in this manner are respectively referred to as high-speed IC / LSI
3 H, medium speed IC / LSI 3 M, and low-speed IC / LSI 3 L.
【００２３】電源層７には銅箔による導体パターンが形
成されており、図２に示すように、この導体パターン
は、高速ＩＣ／ＬＳＩ３Hに給電する部分の電源パター
ン１Hと、中速ＩＣ／ＬＳＩ３Mに給電する部分の電源パ
ターン１Mと、低速ＩＣ／ＬＳＩ３Lに給電する部分の電
源パターン１Lと、これら各電源パターン１H,１M,１Lの
間を接続する電源配線パターン２とによって構成されて
いる。図示したものでは、多層プリント基板の中央部に
高速用の電源パターン１Hが矩形に形成されており、そ
の外側にロの字型に中速用の電源パターン１Mが形成さ
れている。これら電源パターン１H,１Mの間は、帯状の
導体パターンをつづら折れ状にパターン形成して高周波
電源電流に対するインピーダンスを高めた電源配線パタ
ーン２によって接続している。中速用の電源パターン１
Mの外側には、多層プリンタ基板の外周に沿ってかつ電
源パターン１Mを囲むように、ロの字型に低速用の電源
パターン１Lが形成されている。中速用と低速用の電源
パターン１M,１Lの間も、つづら折れ状にパターン形成
されて高周波電源電流に対するインピーダンスを高めた
電源配線パターン２で接続している。この多層プリンタ
基板への外部電源からの給電は、図示矢印で示すよう
に、低速用の電源パターン１Lの部分にまず行われるよ
うになっている。[0023] power supply layer 7 is formed with a conductive pattern by a copper foil, as shown in FIG. 2, the conductor pattern includes a power supply pattern 1 H portion to power the high-speed IC / LSI 3 H, medium speed IC / LSI 3 and the power supply pattern 1 M part that supplies power to M, a power supply pattern 1 L portions to power the low-speed IC / LSI 3 L, power supply wiring for connecting the respective power supply pattern 1 H, 1 M, 1 L pattern And 2. An illustration is the power supply pattern 1 H for high speed in the central portion of the multilayer printed circuit board is formed in a rectangular, power supply pattern 1 M for medium speed to shaped B on the outside is formed. The power supply patterns 1 H and 1 M are connected by a power supply wiring pattern 2 in which a strip-shaped conductor pattern is formed in a zigzag pattern to increase impedance with respect to a high-frequency power supply current. Power supply pattern 1 for medium speed
On the outside of M , a low-speed power pattern 1 L is formed in a rectangular shape along the outer periphery of the multilayer printer substrate and surrounding the power pattern 1 M. The power supply patterns 1 M and 1 L for the medium speed and the low speed are connected by a power supply wiring pattern 2 which is formed in a zigzag pattern and has an increased impedance to a high frequency power supply current. The power supply from the external power supply to the multi printer substrate, as shown by the arrow, so that the first takes place in the power supply pattern 1 L portions of low-speed.
【００２４】高速、中速及び低速の各ＩＣ／ＬＳＩ３H,
３M,３Lは、電源層７ではなく、それぞれ、多層プリン
ト基板の部品面（表面）であって、高速用、中速用及び
低速用の電源パターン１H,１M,１Lに対応する領域に実
装され、多層プリント基板に形成されたヴィアホールを
介して、対応する電源パターン１H,１M,１Lに接続して
いる。また、部品面においては、各ＩＣ／ＬＳＩ３H,３
M,３Lに近接してデカップリングコンデンサ４が実装さ
れている。このデカップリングコンデンサ４は、ヴィア
ホールを介し、各ＩＣ／ＬＳＩ３H,３M,３Lの給電点と
グランド層６とをを高周波的に接続し、各ＩＣ／ＬＳＩ
３H,３M,３Lからの高周波電源電流をグランド（接地）
側にバイパスしている。なお、グランド層６は、多層プ
リント基板による部品実装に不可欠となるヴィアホール
あるいはスルーホール以外の孔を含まず、また、線状の
導体パターンを含まない、全面平板構成の導電膜として
形成されている。このようにグランド層６を形成するこ
とにより、信号線のリターンパス、すなわち信号の帰路
電流のルートを最短に確保している。Each of high speed, medium speed and low speed IC / LSI 3 H ,
3 M and 3 L are not the power supply layer 7 but the component surface (surface) of the multilayer printed circuit board, respectively, corresponding to the power supply patterns 1 H , 1 M and 1 L for high speed, medium speed and low speed. And connected to the corresponding power supply patterns 1 H , 1 M , 1 L via via holes formed in the multilayer printed circuit board. In the component side, the IC / LSI 3 H, 3
A decoupling capacitor 4 is mounted near M and 3 L. The decoupling capacitor 4 connects the feed points of the ICs / LSIs 3 H , 3 M , and 3 L to the ground layer 6 at high frequencies through via holes, and
3 H, 3 M, 3 ground a high-frequency power supply current from the L (ground)
Bypass to the side. The ground layer 6 does not include holes other than via holes or through holes that are indispensable for mounting components on a multilayer printed circuit board, and is formed as a conductive film having a flat plate configuration without a linear conductor pattern. I have. By forming the ground layer 6 in this way, the return path of the signal line, that is, the route of the return current of the signal is as short as possible.
【００２５】本実施の形態では、各電源パターン１H,１
M,１L間を、直流電圧降下を許容値以内に抑えつつプリ
ント基板全体に直流を分配する範囲内で高周波インピー
ダンスを高くすることを目的とする電源配線パターン２
で接続することにより、各電源パターン１H,１M,１L間
を高周波的に分離し、ある電源パターンの範囲内で発生
する高周波電源電流が他の電源パターンの範囲に拡散す
ることを防いでいる。特に、多層プリント基板の中央部
を高速ＩＣ／ＬＳＩ３Hの領域とし、その外側に、順
次、中速用、低速用の領域を配することによって、高周
波電源電流の大きな高速ＩＣ／ＬＳＩからの流出する高
周波電源電流が低速側に拡散するのを防ぎ、多層プリン
ト基板上の外周に沿って取り付けられたＩ／Ｏポートな
どの外部コネクタに大きな高周波電源電流が流れるのを
防いでいる。その結果、高速ＩＣ／ＬＳＩから発生する
大きな高周波電流が外部コネクタを介して接続ケーブル
に流れ、この高周波電流が大きな電磁放射ノイズの要因
になることを阻止している。In this embodiment, each power supply pattern 1 H , 1
A power supply wiring pattern 2 for increasing the high-frequency impedance within the range of distributing DC to the entire printed circuit board while suppressing the DC voltage drop within an allowable value between M and 1 L.
, The power supply patterns 1 H , 1 M , and 1 L are separated from each other in high frequency, and the high-frequency power supply current generated in the range of a certain power supply pattern is prevented from being spread to the range of another power supply pattern. In. In particular, the central portion of the multilayer printed circuit board is a high-speed IC / LSI 3 H region, and the middle-speed and low-speed regions are sequentially arranged outside the central portion, so that high-frequency power supply current flows out of the high-speed IC / LSI. This prevents high-frequency power supply current from spreading to the low-speed side, and prevents a large high-frequency power supply current from flowing to an external connector such as an I / O port mounted along the outer periphery of the multilayer printed circuit board. As a result, a large high-frequency current generated from the high-speed IC / LSI flows through the connection cable via the external connector, and this high-frequency current is prevented from causing a large electromagnetic radiation noise.
【００２６】さて、本実施の形態の多層プリント基板で
は、電源層７をはさむ上下の絶縁層として磁性体混合絶
縁層９を用いることにより、非磁性の絶縁材を用いる場
合に比べ、電源層７の線路インピーダンス、特に電源配
線パターン２の線路インピーダンスを高めることができ
る。なお、グランド層６や各信号層５については、一般
的には線路インピーダンスが小さい方が好ましいから、
電源層７を上下にはさむ２つの絶縁層以外の各層間絶縁
層には、非磁性の絶縁材を用いることが好ましい。ま
た、電源層７とグランド層６をはさむ絶縁層（この場
合、磁性体混合絶縁材９）には、電源層７での線路イン
ピーダンスを高めるという観点から、比較的誘電率の小
さい材料を使用することが好ましい。In the multilayer printed circuit board according to the present embodiment, the use of the magnetic mixed insulating layer 9 as the upper and lower insulating layers sandwiching the power supply layer 7 allows the power supply layer 7 to be used as compared with the case where a non-magnetic insulating material is used. , In particular, the line impedance of the power supply wiring pattern 2 can be increased. In addition, it is generally preferable that the line impedance of the ground layer 6 and each signal layer 5 is smaller.
It is preferable to use a non-magnetic insulating material for each interlayer insulating layer other than the two insulating layers sandwiching the power supply layer 7 above and below. In addition, a material having a relatively small dielectric constant is used for the insulating layer (the magnetic mixed insulating material 9 in this case) sandwiching the power supply layer 7 and the ground layer 6 from the viewpoint of increasing the line impedance in the power supply layer 7. Is preferred.
【００２７】図３は、このように構成した多層プリント
基板における、搭載されたＩＣ／ＬＳＩ３への電源回路
の等価回路を示している。ＩＣ／ＬＳＩ３は、電源層７
による電源供給線とグランド層６による接地との間を接
続するように搭載されており、ＩＣ／ＬＳＩ３の近傍に
はデカップリングコンデンサ４を配置している。このよ
うな構成では、電源層７での高インピーダンスの電源配
線パターン２により、ＩＣ／ＬＳＩ動作に伴って電源供
給線に流れ込む高周波電源電流は、低インピーダンスの
デカップリングコンデンサ４側に流れ込みグランドにバ
イパスされる。このため、多層プリント基板からの電磁
放射を大きく抑制することができる。したがって、本実
施の形態の多層プリント基板を用いれば、従来の金属筐
体から外部へもれる電磁放射を十分抑制でき、場合によ
っては金属筐体をも不要にできる。FIG. 3 shows an equivalent circuit of a power supply circuit for the mounted IC / LSI 3 in the multilayer printed circuit board configured as described above. The IC / LSI 3 is a power supply layer 7
And a decoupling capacitor 4 is disposed in the vicinity of the IC / LSI 3. In such a configuration, the high impedance power supply wiring pattern 2 in the power supply layer 7 allows the high frequency power supply current flowing into the power supply line along with the IC / LSI operation to flow to the low impedance decoupling capacitor 4 side and bypass to the ground. Is done. For this reason, the electromagnetic radiation from the multilayer printed circuit board can be largely suppressed. Therefore, by using the multilayer printed circuit board of the present embodiment, it is possible to sufficiently suppress electromagnetic radiation leaking from the conventional metal housing to the outside, and in some cases, the metal housing can be dispensed with.
【００２８】ここで、電源層７において各電源パターン
１H,１M,１Lの領域間を接続する電源配線パターン２の
好ましい形状について、図４を用いて検討する。電源層
７は、コア材１０の上に銅箔からなる導体パターン１１
により形成されており、上下を磁性体混合絶縁材９によ
ってはさまれている。この条件で、導体パターン１１の
線路インピーダンスと磁性体の厚さ（断面積）との間に
は、 Ｌ＝Φ／Ｉ＝（ｎＢＳ）／Ｉ …(1) の関係が成立する。ここで、Ｌは線路のインダクタン
ス、Φは磁束、Ｉは直流電流、ｎは配線の巻数、Ｂは磁
束密度、Ｓは磁束が交差する面積を表す。電源層の導体
パターン１１では立体交差（ジャンパ）を認めないとす
ると、ｎは、ｎ＝１と一定である。磁束密度Ｂは、使用
される磁性材料の特性によって決定するので、各ＩＣ／
ＬＳＩに供給する直流電流で飽和しない範囲で、できる
だけ大きな飽和磁束密度が望ましい。したがって、イン
ダクタンスＬを大きくするためには、磁束が交差する電
源配線パターン（導体パターン１１）の断面積Ｓ（配線
厚と配線幅のアスペクト比）が大きい程効果がある。Here, a preferable shape of the power supply wiring pattern 2 connecting the power supply patterns 1 H , 1 M , and 1 L in the power supply layer 7 will be discussed with reference to FIG. The power supply layer 7 has a conductor pattern 11 made of copper foil on a core material 10.
And the upper and lower sides are sandwiched by a magnetic mixed insulating material 9. Under this condition, the relationship of L = Φ / I = (nBS) / I (1) is established between the line impedance of the conductor pattern 11 and the thickness (cross-sectional area) of the magnetic body. Here, L is the inductance of the line, Φ is the magnetic flux, I is the direct current, n is the number of turns of the wiring, B is the magnetic flux density, and S is the area where the magnetic flux intersects. If no three-dimensional intersection (jumper) is recognized in the conductor pattern 11 of the power supply layer, n is constant at n = 1. Since the magnetic flux density B is determined by the characteristics of the magnetic material used, each IC /
It is desirable that the saturation magnetic flux density be as large as possible within a range that does not saturate with the DC current supplied to the LSI. Therefore, in order to increase the inductance L, the effect becomes larger as the cross-sectional area S (the aspect ratio between the wiring thickness and the wiring width) of the power supply wiring pattern (conductor pattern 11) where the magnetic flux intersects is larger.
【００２９】また、上述の実施の形態では、電源配線パ
ターン２の平面形状は、直角の角部（コーナ）を有する
ように帯状の導体パターンをつづら折れ状にパターン形
成し、これによって電源配線パターン２の実質的な配線
長が長くなり、その高周波インピーダンス（インダクタ
ンス）が大きくなるようにしているが、電源配線パター
ン２の平面形状はこれに限定されるものではない。各動
作速度に対応して低インピーダンスの領域としてパター
ン形成される電源パターンに対し、十分なインピーダン
スを有するような形状であれば、任意の形状とすること
ができる。ただし、電源層に廻り込む電流の径路を適切
に制御するという要求からは、電源配線パターンのイン
ダクタンスやインピーダンスを正確に推定できるような
形状に設計することが好ましい。In the above-described embodiment, the planar shape of the power supply wiring pattern 2 is formed such that a strip-shaped conductor pattern is formed so as to have a right-angled corner (corner). 2, the high-frequency impedance (inductance) is increased, but the planar shape of the power supply wiring pattern 2 is not limited to this. Any shape can be used as long as the shape has a sufficient impedance with respect to the power supply pattern formed as a low impedance region corresponding to each operation speed. However, in view of the requirement to appropriately control the path of the current flowing to the power supply layer, it is preferable to design the power supply wiring pattern into a shape that can accurately estimate the inductance and impedance of the power supply wiring pattern.
【００３０】以上、本発明の実施の形態について説明し
たが、本発明は上述した形態に限定されるものではな
い。特に、各動作速度のグループごとの領域の配置や、
多層プリント基板の層数や層構成は、上述したものに限
定されるものではない。Although the embodiment of the present invention has been described above, the present invention is not limited to the above-described embodiment. In particular, the arrangement of areas for each operation speed group,
The number of layers and the layer configuration of the multilayer printed circuit board are not limited to those described above.
【００３１】[0031]
【発明の効果】以上説明したように本発明は、多層プリ
ント基板に搭載される回路素子をその動作速度に応じて
グループに分類し、高インピーダンスの電源配線パター
ンを介して高周波的に分離した電源パターンがそれぞれ
のグループに対応するようにして、グループごとに回路
素子が基板上に実装されるような構成とすることによ
り、各グループの回路素子からの高周波電源電流を各電
源パターン内に隔離でき、他への流出を防ぐことがで
き、電磁ノイズの発生を大幅に抑制できるという効果が
ある。また、グループごとに分離するため、電源層にお
いて高インピーダンス配線を形成するための領域を小さ
くすることができ、このため、高密度実装基板において
も、回路素子の動作に伴う高周波電源電流を小さくでき
る。さらに、電源層に廻り込む電流の経路を設計者が特
定でき、高周波電源電流の発生源である回路素子ごと
に、デカップリングコンデンサの最適な容量値を決定で
きるという効果がある。As described above, the present invention classifies circuit elements mounted on a multilayer printed circuit board into groups according to their operation speeds, and separates high-frequency power supplies through high-impedance power supply wiring patterns. High-frequency power supply currents from the circuit elements in each group can be isolated in each power supply pattern by configuring the circuit elements to be mounted on the board for each group so that the pattern corresponds to each group. In addition, there is an effect that outflow to other parts can be prevented, and generation of electromagnetic noise can be largely suppressed. Further, since the power supply layer is separated for each group, a region for forming a high impedance wiring in the power supply layer can be reduced, and therefore, even in a high-density mounting substrate, a high-frequency power supply current accompanying operation of a circuit element can be reduced. . Furthermore, there is an effect that the designer can specify the path of the current flowing to the power supply layer, and can determine the optimum capacitance value of the decoupling capacitor for each circuit element that is the source of the high-frequency power supply current.
【図１】本発明の実施の一形態の多層プリント基板の構
成を示す断面図である。FIG. 1 is a cross-sectional view illustrating a configuration of a multilayer printed circuit board according to an embodiment of the present invention.
【図２】本発明の実施の一形態の多層プリント基板にお
ける電源層の導体パターンの一例を示す平面図である。FIG. 2 is a plan view showing an example of a conductor pattern of a power supply layer in the multilayer printed circuit board according to one embodiment of the present invention.
【図３】電源層及び各回路素子によって構成される電源
回路の等価回路の一例を示す回路図である。FIG. 3 is a circuit diagram illustrating an example of an equivalent circuit of a power supply circuit including a power supply layer and each circuit element.
【図４】電源層とその上下の磁性体混合絶縁材との関係
を模式的に示す斜視図である。FIG. 4 is a perspective view schematically showing a relationship between a power supply layer and magnetic mixed insulating materials above and below the power supply layer.
【図５】従来の多層プリント基板における電源層の導体
パターンの一例を示す平面図である。FIG. 5 is a plan view showing an example of a conductor pattern of a power supply layer in a conventional multilayer printed circuit board.
１H,１M,１L 電源パターン ２ 電源配線パターン ３ ＩＣ／ＬＳＩ ３H 高速動作ＩＣ／ＬＳＩ ３M 中速動作ＩＣ／ＬＳＩ ３L 低速動作ＩＣ／ＬＳＩ ４,５４ デカップリングコンデンサ ５ 信号層 ６ グランド（接地）層 ７ 電源層 ８ 絶縁材 ９ 磁性体混合絶縁材 １０ コア材 １１ 導体パターン ５１ 多層プリント基板 ５２ 幹線パターン ５３ 回路素子（ＩＣ） ５５ 分枝1 H , 1 M , 1 L Power supply pattern 2 Power supply wiring pattern 3 IC / LSI 3 H High-speed operation IC / LSI 3 M Medium-speed operation IC / LSI 3 L Low-speed operation IC / LSI 4, 54 Decoupling capacitor 5 Signal layer 6 Ground (ground) layer 7 Power supply layer 8 Insulating material 9 Magnetic material mixed insulating material 10 Core material 11 Conductive pattern 51 Multilayer printed circuit board 52 Main line pattern 53 Circuit element (IC) 55 Branch
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡田 芳嗣 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 齋藤 光雄 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 金子 俊之 東京都港区芝五丁目７番１号 日本電気 株式会社内 (56)参考文献 特開 平７−263871（ＪＰ，Ａ) 特開 平７−321470（ＪＰ，Ａ) 特開 平８−204344（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 3/46 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Yoshitsugu Okada 5-7-1 Shiba, Minato-ku, Tokyo NEC Corporation (72) Inventor Mitsuo Saito 5-7-1 Shiba, Minato-ku, Tokyo NEC (72) Inventor Toshiyuki Kaneko 5-7-1 Shiba, Minato-ku, Tokyo NEC Corporation (56) References JP-A-7-263871 (JP, A) JP-A-7-321470 (JP) , A) JP-A-8-204344 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H05K 3/46
Claims (7)
信号層と前記回路素子に電源電圧を供給するための電源
層とがそれぞれ絶縁材を介して積層された多層プリント
基板において、 前記各回路素子は、その動作速度に応じて複数のグルー
プに分類され、前記グループごとに前記多層プリント基
板における搭載領域が決定され、 前記電源層では、前記グループごとに電源パターンが形
成され、異なる前記グループに対応する前記電源パター
ン間が、当該電源パターン間を高周波的に分離する電源
配線パターンによって接続していることを特徴とする多
層プリント基板。1. A multilayer printed circuit board on which a plurality of circuit elements are mounted, and a ground layer, a signal layer, and a power supply layer for supplying a power supply voltage to the circuit elements are respectively laminated via an insulating material. The circuit elements are classified into a plurality of groups according to their operation speeds, a mounting area on the multilayer printed circuit board is determined for each group, and a power supply pattern is formed for each group in the power supply layer, and the different groups are used. Wherein the power supply patterns corresponding to each other are connected by a power supply wiring pattern that separates the power supply patterns at a high frequency.
グループが前記多層プリント基板の中央部に配置し、相
対的に動作速度の低い前記回路素子のグループが、順
次、前記多層プリント基板の周辺部に向って配置してい
る請求項１に記載の多層プリント基板。2. The group of circuit elements having a relatively high operation speed is arranged at the center of the multilayer printed circuit board, and the group of circuit elements having a relatively low operation speed is sequentially arranged on the multilayer printed circuit board. 2. The multilayer printed circuit board according to claim 1, wherein the multilayer printed circuit board is arranged toward a peripheral portion.
の許容値の範囲内で高周波インピーダンスを高めるよう
にパターニングされている請求項１または２に記載の多
層プリント配線基板。3. The multilayer printed wiring board according to claim 1, wherein the power supply wiring pattern is patterned so as to increase a high-frequency impedance within a range of an allowable value of a DC voltage drop.
磁性体を含む磁性体混合絶縁材で形成されている、請求
項１乃至３いずれか１項に記載の多層プリント基板。4. The insulating material on both upper and lower sides of the power supply layer,
The multilayer printed circuit board according to any one of claims 1 to 3, wherein the multilayer printed circuit board is formed of a magnetic material mixed insulating material containing a magnetic material.
記グランド層が配置している請求項１乃至４いずれか１
項に記載の多層プリント基板。5. The ground layer according to claim 1, wherein the ground layers are arranged on both sides of the power supply layer.
13. The multilayer printed circuit board according to the above item.
ィアホールを除く孔を含まない全面平板の導電膜からな
る、請求項５に記載の多層プリント基板。6. The multilayer printed circuit board according to claim 5, wherein the ground layer is formed of a flat conductive film that does not include holes other than through holes and via holes.
コンデンサが配置されている請求項１乃至６いずれか１
項に記載の多層プリント基板。7. A circuit according to claim 1, wherein a decoupling capacitor is arranged near each of said circuit elements.
13. The multilayer printed circuit board according to the above item.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9069883A JP2988421B2 (en) | 1997-03-24 | 1997-03-24 | EMI suppression multilayer printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9069883A JP2988421B2 (en) | 1997-03-24 | 1997-03-24 | EMI suppression multilayer printed circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10270862A JPH10270862A (en) | 1998-10-09 |
| JP2988421B2 true JP2988421B2 (en) | 1999-12-13 |
Family
ID=13415608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9069883A Expired - Fee Related JP2988421B2 (en) | 1997-03-24 | 1997-03-24 | EMI suppression multilayer printed circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2988421B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004082065A1 (en) * | 2003-03-12 | 2004-09-23 | Nec Corporation | Power supply distribution circuit |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001042893A1 (en) * | 1999-12-10 | 2001-06-14 | Hitachi, Ltd | Semiconductor module |
| JP3745276B2 (en) | 2001-01-17 | 2006-02-15 | キヤノン株式会社 | Multilayer printed wiring board |
| JP4587603B2 (en) * | 2001-06-11 | 2010-11-24 | 株式会社日本自動車部品総合研究所 | Electronic equipment |
| JP2007525858A (en) * | 2003-04-15 | 2007-09-06 | センサーズ・フォー・メデセン・アンド・サイエンス・インコーポレーテッド | Printed circuit device with integrated antenna and implantable sensor processing device with printed integrated circuit board antenna |
| JP2005268428A (en) | 2004-03-17 | 2005-09-29 | Mitsubishi Electric Corp | Electromagnetic shielding structure of substrate |
| JP4967164B2 (en) * | 2008-03-19 | 2012-07-04 | Ｎｅｃインフロンティア株式会社 | Multilayer printed wiring board and electronic device using the same |
| WO2012039269A1 (en) * | 2010-09-21 | 2012-03-29 | 日本電気株式会社 | Printed wiring board, and method of providing power supply wiring to printed wiring board |
| CN104090621A (en) * | 2014-07-18 | 2014-10-08 | 周国文 | Digital-analog hybrid circuit |
| CN104090617A (en) * | 2014-07-18 | 2014-10-08 | 周国文 | Low-dropout linear regulator of improved digital-analog hybrid circuit |
| CN104090623A (en) * | 2014-07-18 | 2014-10-08 | 周国文 | Power circuit of digital-analog hybrid circuit |
| WO2017006552A1 (en) | 2015-07-08 | 2017-01-12 | 日本電気株式会社 | Printed board |
-
1997
- 1997-03-24 JP JP9069883A patent/JP2988421B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004082065A1 (en) * | 2003-03-12 | 2004-09-23 | Nec Corporation | Power supply distribution circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10270862A (en) | 1998-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2734447B2 (en) | Multilayer printed circuit board | |
| JP3058121B2 (en) | Printed board | |
| JP2877132B2 (en) | Multilayer printed circuit board and manufacturing method thereof | |
| KR100294957B1 (en) | Printed wiring board | |
| US8575743B2 (en) | Printed board and semiconductor integrated circuit | |
| US7045719B1 (en) | Enhancing signal path characteristics in a circuit board | |
| US6365828B1 (en) | Electromagnetic interference suppressing device and circuit | |
| EP0766503B1 (en) | Multi-layered printed circuit board, and grid array package adopting the same | |
| JP2988421B2 (en) | EMI suppression multilayer printed circuit board | |
| JPH10242602A (en) | Multilayer printed circuit board and its manufacture | |
| JP2001127387A (en) | Printed-wiring board | |
| JP5084153B2 (en) | Printed board | |
| US6473312B1 (en) | Printed circuit board, printed circuit board module and electronic device adapting same | |
| US6215076B1 (en) | Printed circuit board with noise suppression | |
| JP2991136B2 (en) | Multilayer printed circuit board and method of manufacturing the same | |
| US7405919B2 (en) | Electronic circuit having transmission line type noise filter | |
| JP2002057418A (en) | Printed wiring board | |
| JPH06244562A (en) | Printed circuit board | |
| JP3610221B2 (en) | Multilayer printed circuit board | |
| JP2988431B2 (en) | Wiring structure of multilayer printed circuit board | |
| US6495911B1 (en) | Scalable high frequency integrated circuit package | |
| JP3956665B2 (en) | Multilayer printed wiring board | |
| JPH07221461A (en) | Circuit mounting method | |
| JP2000031650A (en) | Printed circuit board | |
| JP2000332507A (en) | Filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 14 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |