JP2003133715A - 回路基板、フラックスの除去方法、電子回路基板及び該電子回路基板の製造方法 - Google Patents
回路基板、フラックスの除去方法、電子回路基板及び該電子回路基板の製造方法Info
- Publication number
- JP2003133715A JP2003133715A JP2001327388A JP2001327388A JP2003133715A JP 2003133715 A JP2003133715 A JP 2003133715A JP 2001327388 A JP2001327388 A JP 2001327388A JP 2001327388 A JP2001327388 A JP 2001327388A JP 2003133715 A JP2003133715 A JP 2003133715A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- flux
- insulator
- soldering
- comb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 本発明電子部品をフロー半田付け実装する際
に、半田噴流とともにいかなる種類のフラックス残渣を
も流し去ることによって、半田付け後の絶縁体表面にフ
ラックス残渣が跨って存在することのない回路基板を提
供する。 【解決手段】 本発明の櫛形電極基板１は、絶縁部３
ａ、３ｂ表面の表面エネルギーが前記絶縁部３ａ、３ｂ
表面の固有の表面エネルギーより小さくなるように改質
して、櫛形電極基板１の絶縁部３ａ、３ｂ表面に付着し
たフラックス残渣をフロー半田付け時に半田噴流ととも
に流し去り易くしたことを特徴とするものである。
に、半田噴流とともにいかなる種類のフラックス残渣を
も流し去ることによって、半田付け後の絶縁体表面にフ
ラックス残渣が跨って存在することのない回路基板を提
供する。 【解決手段】 本発明の櫛形電極基板１は、絶縁部３
ａ、３ｂ表面の表面エネルギーが前記絶縁部３ａ、３ｂ
表面の固有の表面エネルギーより小さくなるように改質
して、櫛形電極基板１の絶縁部３ａ、３ｂ表面に付着し
たフラックス残渣をフロー半田付け時に半田噴流ととも
に流し去り易くしたことを特徴とするものである。
Description
【０００１】
【発明の属する技術分野】本発明は、回路基板、フラッ
クスの除去方法、電子回路基板及び該電子回路基板の製
造方法に関するものである。
クスの除去方法、電子回路基板及び該電子回路基板の製
造方法に関するものである。
【０００２】
【従来の技術】プリント配線基板等の回路基板に電子部
品を半田付けにより実装する場合には（以下このように
電子部品が実装された回路基板を「電子回路基板とい
う」）、回路基板の電極及び部品の電極と半田との濡れ
性を確保し良好な半田付けを行う目的からフラックスを
回路基板上に塗布している。
品を半田付けにより実装する場合には（以下このように
電子部品が実装された回路基板を「電子回路基板とい
う」）、回路基板の電極及び部品の電極と半田との濡れ
性を確保し良好な半田付けを行う目的からフラックスを
回路基板上に塗布している。
【０００３】回路基板にフラックスを塗布する方式とし
ては、主にスプレー方式と発泡方式がある。このような
方式によってフラックスを回路基板に塗布し、この回路
基板に半田付けを施すと、フラックス中の活性成分が半
田付け時の熱により活性を呈し、回路基板上の電極や電
子部品の電極に形成された金属酸化膜と反応して、この
金属酸化膜除去する。こうして、電子部品と回路基板が
半田によって良好に接合された電子回路基板が得られ
る。
ては、主にスプレー方式と発泡方式がある。このような
方式によってフラックスを回路基板に塗布し、この回路
基板に半田付けを施すと、フラックス中の活性成分が半
田付け時の熱により活性を呈し、回路基板上の電極や電
子部品の電極に形成された金属酸化膜と反応して、この
金属酸化膜除去する。こうして、電子部品と回路基板が
半田によって良好に接合された電子回路基板が得られ
る。
【０００４】しかし、回路基板への最適なフラックス塗
布量は、科学的に解明されておらず、また技術的にも詰
められていない。そのため、フラックス量の不足による
半田付け不良が発生しないように、化学量論的に必要以
上のフラックスを回路基板に塗布する傾向にある。
布量は、科学的に解明されておらず、また技術的にも詰
められていない。そのため、フラックス量の不足による
半田付け不良が発生しないように、化学量論的に必要以
上のフラックスを回路基板に塗布する傾向にある。
【０００５】このように、フラックスが回路基板に過剰
に塗布された場合には、半田付け時にフラックス中の活
性成分と回路基板上の金属酸化膜が反応しても、余剰し
た未反応の活性成分がフラックス残渣中に残留する。こ
の未反応の活性成分が多湿環境下や結露環境下に晒され
た場合には、電子回路基板は絶縁劣化不良を引き起こ
し、その結果、電子回路基板の絶縁信頼性が低下するこ
ともある。
に塗布された場合には、半田付け時にフラックス中の活
性成分と回路基板上の金属酸化膜が反応しても、余剰し
た未反応の活性成分がフラックス残渣中に残留する。こ
の未反応の活性成分が多湿環境下や結露環境下に晒され
た場合には、電子回路基板は絶縁劣化不良を引き起こ
し、その結果、電子回路基板の絶縁信頼性が低下するこ
ともある。
【０００６】このようなフラックス残渣による電子回路
基板の絶縁劣化を防止するために、いくつかの技術が報
告されている。例えば、特開平５−２４５６２２号公報
では、電子部品を半田付け実装した電子回路基板を１０
０℃〜１８０℃の温度範囲で再加熱して絶縁劣化不良の
原因となるフラックス残渣中のイオン成分を揮散させて
除去するフラックス残渣からのイオン成分除去方法を開
示している。
基板の絶縁劣化を防止するために、いくつかの技術が報
告されている。例えば、特開平５−２４５６２２号公報
では、電子部品を半田付け実装した電子回路基板を１０
０℃〜１８０℃の温度範囲で再加熱して絶縁劣化不良の
原因となるフラックス残渣中のイオン成分を揮散させて
除去するフラックス残渣からのイオン成分除去方法を開
示している。
【０００７】
【発明が解決しようとする課題】しかしながら、特開平
５−２４５６２２号公報に開示された方法では、半田付
け実装が完了した後に、電子回路基板を再加熱する工程
が発生するので、工程数が多くなり煩雑となる。また、
電子回路基板の再加熱温度を１００℃〜１８０℃の範囲
に設定しなければならず、温度管理が面倒になってい
る。しかも、電子回路基板を前記温度範囲で再加熱して
も、活性剤の種類によっては十分にイオン成分を除去で
きない場合もあり、その場合には、絶縁劣化を確実に防
止することが困難となる。
５−２４５６２２号公報に開示された方法では、半田付
け実装が完了した後に、電子回路基板を再加熱する工程
が発生するので、工程数が多くなり煩雑となる。また、
電子回路基板の再加熱温度を１００℃〜１８０℃の範囲
に設定しなければならず、温度管理が面倒になってい
る。しかも、電子回路基板を前記温度範囲で再加熱して
も、活性剤の種類によっては十分にイオン成分を除去で
きない場合もあり、その場合には、絶縁劣化を確実に防
止することが困難となる。
【０００８】また、再加熱時の前記温度範囲が回路基板
や電子部品にとって高温過ぎる場合には、回路基板や電
子部品の性能が低下したり、極端な場合には破損したり
するという問題が生じる。
や電子部品にとって高温過ぎる場合には、回路基板や電
子部品の性能が低下したり、極端な場合には破損したり
するという問題が生じる。
【０００９】本発明は上記事情の鑑みてなされたもので
あり、電子回路基板のフラックス残渣を半田付け後に処
理するのではなく、電子部品をフロー半田付け実装する
際に、半田噴流とともにいかなる種類のフラックス残渣
をも流し去ることによって、半田付け後の電子回路基板
の電極間の絶縁体表面にフラックス残渣が跨って存在す
ることのない回路基板、フラックスの除去方法、電子回
路基板及び該電子回路基板の製造方法を提供することを
目的とするものである。
あり、電子回路基板のフラックス残渣を半田付け後に処
理するのではなく、電子部品をフロー半田付け実装する
際に、半田噴流とともにいかなる種類のフラックス残渣
をも流し去ることによって、半田付け後の電子回路基板
の電極間の絶縁体表面にフラックス残渣が跨って存在す
ることのない回路基板、フラックスの除去方法、電子回
路基板及び該電子回路基板の製造方法を提供することを
目的とするものである。
【００１０】
【課題を解決するための手段】本発明者は、電子回路基
板にイオンマイグレーション等により絶縁劣化の不良を
生じるのは、フラックス残渣が電極間に連続的な被膜と
なって親水性表面を形成するためであることを見出し、
電極間のフラックス残渣の被膜の連続性を断ち切ること
により、絶縁劣化を防止することができることに着目し
て、本発明の回路基板、フラックスの除去方法、電子回
路基板及び該電子回路基板の製造方法を発明したもので
ある。
板にイオンマイグレーション等により絶縁劣化の不良を
生じるのは、フラックス残渣が電極間に連続的な被膜と
なって親水性表面を形成するためであることを見出し、
電極間のフラックス残渣の被膜の連続性を断ち切ること
により、絶縁劣化を防止することができることに着目し
て、本発明の回路基板、フラックスの除去方法、電子回
路基板及び該電子回路基板の製造方法を発明したもので
ある。
【００１１】即ち、請求項１記載の発明の回路基板は、
回路基板の絶縁体表面の表面エネルギーが前記回路基板
の絶縁体表面固有の表面エネルギーより小さくなるよう
に改質して、回路基板の絶縁体表面に付着したフラック
スをフロー半田付け時に半田噴流とともに流し去り易く
したことを特徴とするものである。
回路基板の絶縁体表面の表面エネルギーが前記回路基板
の絶縁体表面固有の表面エネルギーより小さくなるよう
に改質して、回路基板の絶縁体表面に付着したフラック
スをフロー半田付け時に半田噴流とともに流し去り易く
したことを特徴とするものである。
【００１２】請求項２記載の発明のフラックスの除去方
法は、絶縁体表面の表面エネルギーが前記絶縁体表面の
固有の表面エネルギーより小さくなるように改質された
回路基板にフラックスを塗布する工程と、フロー半田付
け時に前記回路基板の絶縁体表面に付着したフラックス
を半田噴流とともに流し去る工程とを有することを特徴
とするものである。
法は、絶縁体表面の表面エネルギーが前記絶縁体表面の
固有の表面エネルギーより小さくなるように改質された
回路基板にフラックスを塗布する工程と、フロー半田付
け時に前記回路基板の絶縁体表面に付着したフラックス
を半田噴流とともに流し去る工程とを有することを特徴
とするものである。
【００１３】請求項３記載の発明は、請求項２記載のフ
ラックスの除去方法において、前記回路基板には、フラ
ックス塗布前に電子部品が搭載されていることを特徴と
するものである。
ラックスの除去方法において、前記回路基板には、フラ
ックス塗布前に電子部品が搭載されていることを特徴と
するものである。
【００１４】上述した請求項１乃至３記載の発明では、
回路基板の絶縁体表面の表面エネルギーが前記回路基板
の絶縁体表面固有の表面エネルギーより小さくなるよう
に改質された回路基板を用いるので、前記回路基板の絶
縁体表面に付着したフラックス残渣は絶縁体表面から離
脱し易くなり、電子部品のフロー半田付け時に反応済み
のフラックス及び余剰の未反応フラックスがいずれも半
田噴流とともに前記回路基板の絶縁体表面から流れて除
去される。
回路基板の絶縁体表面の表面エネルギーが前記回路基板
の絶縁体表面固有の表面エネルギーより小さくなるよう
に改質された回路基板を用いるので、前記回路基板の絶
縁体表面に付着したフラックス残渣は絶縁体表面から離
脱し易くなり、電子部品のフロー半田付け時に反応済み
のフラックス及び余剰の未反応フラックスがいずれも半
田噴流とともに前記回路基板の絶縁体表面から流れて除
去される。
【００１５】請求項４記載の発明の電子回路基板は、絶
縁体表面の表面エネルギーが前記絶縁体表面の固有の表
面エネルギーより小さくなるように改質された回路基板
と、この回路基板に実装されフロー半田付けされた電子
部品とを具備し、前記回路基板の絶縁体表面に付着した
フラックスがフロー半田付け時に除去され電極間を跨ぐ
フラックス残渣が存在しないことを特徴とするものであ
る。
縁体表面の表面エネルギーが前記絶縁体表面の固有の表
面エネルギーより小さくなるように改質された回路基板
と、この回路基板に実装されフロー半田付けされた電子
部品とを具備し、前記回路基板の絶縁体表面に付着した
フラックスがフロー半田付け時に除去され電極間を跨ぐ
フラックス残渣が存在しないことを特徴とするものであ
る。
【００１６】請求項４記載の発明によれば、回路基板に
電子部品を搭載して、電子部品が搭載された回路基板に
フラックスを塗布して、フラックスを塗布した回路基板
にフロー半田付けを施すので、半田付け後において回路
基板の絶縁体表面に付着したフラックスがフロー半田付
け時に除去され電極間を跨ぐフラックス残渣が存在しな
くなり、絶縁劣化のない高性能をもった電子回路基板が
得られる。
電子部品を搭載して、電子部品が搭載された回路基板に
フラックスを塗布して、フラックスを塗布した回路基板
にフロー半田付けを施すので、半田付け後において回路
基板の絶縁体表面に付着したフラックスがフロー半田付
け時に除去され電極間を跨ぐフラックス残渣が存在しな
くなり、絶縁劣化のない高性能をもった電子回路基板が
得られる。
【００１７】請求項５記載の発明の電子回路基板の製造
方法は、絶縁体表面の表面エネルギーが前記絶縁体表面
の固有の表面エネルギーより小さくなるように改質され
た回路基板に電子部品を搭載する工程と、前記回路基板
にフラックスを塗布する工程と、電子部品の回路基板の
電極に対するフロー半田付け時に前記回路基板の絶縁体
表面に付着したフラックス残渣を半田噴流とともに流し
去り電極間を跨ぐフラックス残渣を除去する工程とを有
することを特徴とするものである。
方法は、絶縁体表面の表面エネルギーが前記絶縁体表面
の固有の表面エネルギーより小さくなるように改質され
た回路基板に電子部品を搭載する工程と、前記回路基板
にフラックスを塗布する工程と、電子部品の回路基板の
電極に対するフロー半田付け時に前記回路基板の絶縁体
表面に付着したフラックス残渣を半田噴流とともに流し
去り電極間を跨ぐフラックス残渣を除去する工程とを有
することを特徴とするものである。
【００１８】請求項５記載の発明によれば、絶縁体表面
の表面エネルギーが前記絶縁体表面の固有の表面エネル
ギーより小さくなるように改質された回路基板に電子部
品を搭載して、この電子部品が搭載された回路基板にフ
ラックスを塗布し、フラックスを塗布した回路基板にフ
ロー半田付けを施すので、半田付け後においては回路基
板の絶縁体表面に付着したフラックスがフロー半田付け
時に除去されており、電極間を跨ぐフラックス残渣が存
在しなくなり、絶縁劣化のない高性能をもった電子回路
基板を製造することができる。
の表面エネルギーが前記絶縁体表面の固有の表面エネル
ギーより小さくなるように改質された回路基板に電子部
品を搭載して、この電子部品が搭載された回路基板にフ
ラックスを塗布し、フラックスを塗布した回路基板にフ
ロー半田付けを施すので、半田付け後においては回路基
板の絶縁体表面に付着したフラックスがフロー半田付け
時に除去されており、電極間を跨ぐフラックス残渣が存
在しなくなり、絶縁劣化のない高性能をもった電子回路
基板を製造することができる。
【００１９】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて詳細に説明する。
いて詳細に説明する。
【００２０】本発明の実施の形態においては、まず基材
が変性ポリイミドからなる０．３ｍｍピッチの櫛形電極
を有する回路基板を準備し、この櫛形電極基板の絶縁体
表面エネルギーを絶縁体固有の表面エネルギーより小さ
くするために、フッ素系樹脂をスプレーで吹き付け、数
μｍ以下の薄膜を形成（コーティング）した後、絶縁体
表面エネルギーが小さくなるように改質した。具体的に
は絶縁体固有の表面エネルギー；臨界表面張力γｃ＞５
０ｄｙｎ／ｃｍを、臨界表面張力γｃ＜２０ｄｙｎ／ｃ
ｍに改質した。
が変性ポリイミドからなる０．３ｍｍピッチの櫛形電極
を有する回路基板を準備し、この櫛形電極基板の絶縁体
表面エネルギーを絶縁体固有の表面エネルギーより小さ
くするために、フッ素系樹脂をスプレーで吹き付け、数
μｍ以下の薄膜を形成（コーティング）した後、絶縁体
表面エネルギーが小さくなるように改質した。具体的に
は絶縁体固有の表面エネルギー；臨界表面張力γｃ＞５
０ｄｙｎ／ｃｍを、臨界表面張力γｃ＜２０ｄｙｎ／ｃ
ｍに改質した。
【００２１】そして、この櫛形電極基板にブリッジやか
すれが生じないように予め予備実験で決めた量のフラッ
クス（アジピン酸［ＨＯＯＣ（ＣＨ２）４ＣＯＯＨ］２
重量％、残部ＩＰＡ；イソプロピルアルコール）をスプ
レー方式により塗布した。その後、前記櫛形電極基板に
フローソルダリング方式で錫鉛共晶半田（ＪＩＳグレー
ド：Ｈ６３Ａ）の半田付けを行った。なお、半田付け時
の半田浴槽温度は摂氏２５０度に設定した。
すれが生じないように予め予備実験で決めた量のフラッ
クス（アジピン酸［ＨＯＯＣ（ＣＨ２）４ＣＯＯＨ］２
重量％、残部ＩＰＡ；イソプロピルアルコール）をスプ
レー方式により塗布した。その後、前記櫛形電極基板に
フローソルダリング方式で錫鉛共晶半田（ＪＩＳグレー
ド：Ｈ６３Ａ）の半田付けを行った。なお、半田付け時
の半田浴槽温度は摂氏２５０度に設定した。
【００２２】半田付けがなされた前記櫛形電極基板１に
ついて、フラックス残渣の分布状態を実体顕微鏡で拡大
観察した結果を図１に示す。
ついて、フラックス残渣の分布状態を実体顕微鏡で拡大
観察した結果を図１に示す。
【００２３】図１に示すように、櫛形電極基板１におけ
る電極２ａ、２ｂ、２ｃ間の絶縁部３ａ、３ｂを跨るよ
うなフラックス残渣は全く存在しないことが判明した。
る電極２ａ、２ｂ、２ｃ間の絶縁部３ａ、３ｂを跨るよ
うなフラックス残渣は全く存在しないことが判明した。
【００２４】このように、櫛形電極基板１の電極２ａ、
２ｂ、２ｃ間に跨るようなフラックス残渣の存在が観察
されなかったのは、前記櫛形電極基板１の絶縁部３ａ、
３ｂ表面にフッ素系樹脂が薄膜形成（コーティング）さ
れたことによって、前記櫛形電極基板１の絶縁部３ａ、
３ｂの表面の表面エネルギーが小さくなり、この結果、
前記絶縁部３ａ、３ｂの表面に付着したフラックス中の
活性成分であるアジピン酸が前記絶縁部３ａ、３ｂの表
面から離脱し易くなり、半田付け時に反応済みのアジピ
ン酸及び余剰な未反応のアジピン酸が半田噴流と共に流
されたためであると考察される。
２ｂ、２ｃ間に跨るようなフラックス残渣の存在が観察
されなかったのは、前記櫛形電極基板１の絶縁部３ａ、
３ｂ表面にフッ素系樹脂が薄膜形成（コーティング）さ
れたことによって、前記櫛形電極基板１の絶縁部３ａ、
３ｂの表面の表面エネルギーが小さくなり、この結果、
前記絶縁部３ａ、３ｂの表面に付着したフラックス中の
活性成分であるアジピン酸が前記絶縁部３ａ、３ｂの表
面から離脱し易くなり、半田付け時に反応済みのアジピ
ン酸及び余剰な未反応のアジピン酸が半田噴流と共に流
されたためであると考察される。
【００２５】このことを確認するために、フッ素系樹脂
をコーティングしないこと以外は上述した実験と同じ条
件でフラックス塗布、半田付けを行い比較用の櫛形電極
基板１Ａを作製した。そして、半田付けされた櫛形電極
基板１Ａについて、フラックス残渣の分布状態を実体顕
微鏡で拡大観察した結果を図２に示す。
をコーティングしないこと以外は上述した実験と同じ条
件でフラックス塗布、半田付けを行い比較用の櫛形電極
基板１Ａを作製した。そして、半田付けされた櫛形電極
基板１Ａについて、フラックス残渣の分布状態を実体顕
微鏡で拡大観察した結果を図２に示す。
【００２６】この場合には、図２に示すように、比較用
の櫛形電極基板１Ａにおける電極２ａ、２ｂ、２ｃ間の
絶縁部３ａ、３ｂを跨るフラックス残渣４が多く存在す
ることが確認できた。
の櫛形電極基板１Ａにおける電極２ａ、２ｂ、２ｃ間の
絶縁部３ａ、３ｂを跨るフラックス残渣４が多く存在す
ることが確認できた。
【００２７】さらに、フッ素系樹脂をコーティングした
櫛形電極基板１とコーティングしない櫛形電極基板１Ａ
との絶縁信頼性の違いを定量的に判断するために、誘電
特性試験を行った。以下に、誘電特性試験の概要と試験
方法について説明する。
櫛形電極基板１とコーティングしない櫛形電極基板１Ａ
との絶縁信頼性の違いを定量的に判断するために、誘電
特性試験を行った。以下に、誘電特性試験の概要と試験
方法について説明する。
【００２８】フラックス残渣が原因のイオンマイグレー
ションは、フラックス残渣の「吸湿→溶出→移行→析
出」の過程で発生する。即ち、フラックス残渣の被膜の
表面に形成された水分子の吸着層が親水性表面となって
電気化学反応の媒体となり、水分子を吸着した電気化学
反応の結果として、電極や半田材料であるＣｕ、Ｓｎ、
Ｐｂ等の酸化還元物質をマイグレーションさせる。
ションは、フラックス残渣の「吸湿→溶出→移行→析
出」の過程で発生する。即ち、フラックス残渣の被膜の
表面に形成された水分子の吸着層が親水性表面となって
電気化学反応の媒体となり、水分子を吸着した電気化学
反応の結果として、電極や半田材料であるＣｕ、Ｓｎ、
Ｐｂ等の酸化還元物質をマイグレーションさせる。
【００２９】従って、表面の水分吸着性が大きいフラッ
クス残渣の被膜ほど、イオンマイグレーション等の絶縁
劣化を引き起こす危険性が大きくなる。
クス残渣の被膜ほど、イオンマイグレーション等の絶縁
劣化を引き起こす危険性が大きくなる。
【００３０】一方、フラックス残渣等の絶縁材料表面に
水分子が吸着し、この状態で交流電界を加えると、可聴
周波数領域（２０Ｈｚ〜２０ＫＨｚ）で誘電損失が起こ
り、誘電正接（以下：ｔａｎδ）の増加が認められる。
これは、吸着した水の双極子モーメントの影響で生じる
物理現象で、この際、著しいエネルギー損失が発生す
る。このエネルギー損失はｔａｎδの増加として電気的
に測定でき、水分子の吸着量が多いほど、ｔａｎδの値
は大きくなる。
水分子が吸着し、この状態で交流電界を加えると、可聴
周波数領域（２０Ｈｚ〜２０ＫＨｚ）で誘電損失が起こ
り、誘電正接（以下：ｔａｎδ）の増加が認められる。
これは、吸着した水の双極子モーメントの影響で生じる
物理現象で、この際、著しいエネルギー損失が発生す
る。このエネルギー損失はｔａｎδの増加として電気的
に測定でき、水分子の吸着量が多いほど、ｔａｎδの値
は大きくなる。
【００３１】従って、各電極間のフラックス残渣に可聴
周波数帯の交流電界を加え、ｔａｎδの挙動を測定する
ことにより、フラックス残渣の水分子の吸着性を判断す
ることができ、フラックス残渣の分布の違いを知ること
ができる。つまり、電気的測定によってｔａｎδの値が
小さければ、電極間のフラックスが半田噴流と共に除去
されたことを証明したことになる。
周波数帯の交流電界を加え、ｔａｎδの挙動を測定する
ことにより、フラックス残渣の水分子の吸着性を判断す
ることができ、フラックス残渣の分布の違いを知ること
ができる。つまり、電気的測定によってｔａｎδの値が
小さければ、電極間のフラックスが半田噴流と共に除去
されたことを証明したことになる。
【００３２】ここでは、ｔａｎδの測定を行うことで、
電極間のフラックス残渣が除去されていることを確認し
た。測定は、フッ素系樹脂をコーティングした半田付け
後の櫛形電極基板１とコーティングしない半田付け後の
櫛形電極基板１Ａとを、温度が４０℃、相対湿度が９５
％ＲＨの加湿雰囲気に１時間放置し、この雰囲気の中で
直ちに可聴周波数領域を中心に、具体的には、１２０Ｈ
ｚ、５００Ｈｚ、１ＫＨｚ、５ＫＨｚ、１０ＫＨｚ、５
０ＫＨｚ、１００ＫＨｚ、５００ＫＨｚ、１ＭＨｚの周
波数領域で検討した。
電極間のフラックス残渣が除去されていることを確認し
た。測定は、フッ素系樹脂をコーティングした半田付け
後の櫛形電極基板１とコーティングしない半田付け後の
櫛形電極基板１Ａとを、温度が４０℃、相対湿度が９５
％ＲＨの加湿雰囲気に１時間放置し、この雰囲気の中で
直ちに可聴周波数領域を中心に、具体的には、１２０Ｈ
ｚ、５００Ｈｚ、１ＫＨｚ、５ＫＨｚ、１０ＫＨｚ、５
０ＫＨｚ、１００ＫＨｚ、５００ＫＨｚ、１ＭＨｚの周
波数領域で検討した。
【００３３】図３に、この実施の形態１におけるｔａｎ
δの測定結果（周波数特性）を示す。図３において、縦
軸はｔａｎδの常用対数値、横軸は測定周波数（Ｈｚ）
である。図３中の「●」の特性はコーティングなし、即
ち、比較例の櫛形電極基板１Ａの表面にフッ素系樹脂を
コーティングしなかった場合の測定結果を示し、「○」
の特性はフッ素系樹脂のコーティングありの特性、即
ち、本実施の形態の櫛形電極基板１の表面にフッ素系樹
脂をコーティングして、櫛形電極基板１の絶縁部表面の
表面エネルギーを小さくした場合の測定結果を示すもの
である。
δの測定結果（周波数特性）を示す。図３において、縦
軸はｔａｎδの常用対数値、横軸は測定周波数（Ｈｚ）
である。図３中の「●」の特性はコーティングなし、即
ち、比較例の櫛形電極基板１Ａの表面にフッ素系樹脂を
コーティングしなかった場合の測定結果を示し、「○」
の特性はフッ素系樹脂のコーティングありの特性、即
ち、本実施の形態の櫛形電極基板１の表面にフッ素系樹
脂をコーティングして、櫛形電極基板１の絶縁部表面の
表面エネルギーを小さくした場合の測定結果を示すもの
である。
【００３４】図３に示す測定結果を比較すると、フッ素
系樹脂をコーティングした櫛形電極基板１とコーティン
グしない櫛形電極基板１Ａとでは、これら両者間におけ
るｔａｎδの挙動に大きな違いがあることが判る。
系樹脂をコーティングした櫛形電極基板１とコーティン
グしない櫛形電極基板１Ａとでは、これら両者間におけ
るｔａｎδの挙動に大きな違いがあることが判る。
【００３５】即ち、図３では、フッ素系樹脂をコーティ
ングした櫛形電極基板１のｔａｎδの値の方が、コーテ
ィングしない櫛形電極基板１Ａのｔａｎδの値に比べて
小さい。これより、フッ素系樹脂をコーティングした櫛
形電極基板１では、フラックス残渣４が電極２ａ、２
ｂ、２ｃ間に跨って形成されていないことが推測され
る。従って、フッ素系材脂をコーティングしない櫛形電
極基板１Ａよりもイオンマイグレーションの発生が抑止
され、その結果、この櫛形電極基板１に電子部品を実装
した場合の電子回路基板の絶縁信頼性が向上するものと
考えられる。
ングした櫛形電極基板１のｔａｎδの値の方が、コーテ
ィングしない櫛形電極基板１Ａのｔａｎδの値に比べて
小さい。これより、フッ素系樹脂をコーティングした櫛
形電極基板１では、フラックス残渣４が電極２ａ、２
ｂ、２ｃ間に跨って形成されていないことが推測され
る。従って、フッ素系材脂をコーティングしない櫛形電
極基板１Ａよりもイオンマイグレーションの発生が抑止
され、その結果、この櫛形電極基板１に電子部品を実装
した場合の電子回路基板の絶縁信頼性が向上するものと
考えられる。
【００３６】図４は、本実施の形態の櫛形電極基板１
に、電子部品５を実装し半田付けした電子回路基板１０
を示すものである。
に、電子部品５を実装し半田付けした電子回路基板１０
を示すものである。
【００３７】この電子回路基板１０の製造方法は、既述
したような方法で絶縁体表面の表面エネルギーが前記絶
縁体表面の固有の表面エネルギーより小さくなるように
改質された櫛形電極基板１に電子部品５を搭載し、櫛形
電極基板１の電極２ａ、２ｂ、２ｃにフラックスを塗布
し、電子部品５の端子電極６を回路基板の電極２ａ、２
ｂ、２ｃに対するフロー半田付けを行って、このフロー
半田付け時に前記櫛形電極基板１の絶縁部３ａ、３ｂ表
面に付着したフラックスを半田噴流とともに流し去り、
これにより、電極２ａ、２ｂ、２ｃ間を跨ぐフラックス
残渣が存在しない電子回路基板１０を得るものである。
したような方法で絶縁体表面の表面エネルギーが前記絶
縁体表面の固有の表面エネルギーより小さくなるように
改質された櫛形電極基板１に電子部品５を搭載し、櫛形
電極基板１の電極２ａ、２ｂ、２ｃにフラックスを塗布
し、電子部品５の端子電極６を回路基板の電極２ａ、２
ｂ、２ｃに対するフロー半田付けを行って、このフロー
半田付け時に前記櫛形電極基板１の絶縁部３ａ、３ｂ表
面に付着したフラックスを半田噴流とともに流し去り、
これにより、電極２ａ、２ｂ、２ｃ間を跨ぐフラックス
残渣が存在しない電子回路基板１０を得るものである。
【００３８】このような製造方法によれば、半田付け後
においては櫛形電極基板１の絶縁部３ａ、３ｂ表面に付
着したフラックスがフロー半田付け時に除去されてお
り、電極２ａ、２ｂ、２ｃ間を跨ぐフラックス残渣が存
在しなくなり、絶縁劣化のない性能を持った電子回路基
板１０を製造することができる。
においては櫛形電極基板１の絶縁部３ａ、３ｂ表面に付
着したフラックスがフロー半田付け時に除去されてお
り、電極２ａ、２ｂ、２ｃ間を跨ぐフラックス残渣が存
在しなくなり、絶縁劣化のない性能を持った電子回路基
板１０を製造することができる。
【００３９】上述した実施の形態では、フラックスの溶
剤としてＩＰＡを使用したが、ＩＰＡの代わりに水を用
いた場合には、撥水効果が加わり、より良好な効果が期
待できる。また、櫛形電極基板１の材料として、変性ポ
リイミドを用いたが、ガラスエポキシ、紙エポキシ、紙
フェノール、エポキシレジン等、その他の基板材料を用
いても同様な効果が得られる。
剤としてＩＰＡを使用したが、ＩＰＡの代わりに水を用
いた場合には、撥水効果が加わり、より良好な効果が期
待できる。また、櫛形電極基板１の材料として、変性ポ
リイミドを用いたが、ガラスエポキシ、紙エポキシ、紙
フェノール、エポキシレジン等、その他の基板材料を用
いても同様な効果が得られる。
【００４０】また、櫛形電極基板１の絶縁部表面の表面
エネルギーを小さく改質するためにフッ素系掛脂を使用
したが、この他シリコン系樹脂のコーティング等でも櫛
形電極基板１の絶縁体表面を小さく改質でき、かつ、電
極２ａ、２ｂ、２ｃ間の絶縁性を保つことができれば改
質方法は特に限定されるものでない。さらに、本実施の
形態では、半田材料として錫鉛共晶半田を用いたが、錫
銀系半田や錫亜鉛系半田等の無鉛半田を用いて櫛形電極
基板１上に電子部品を実装するようにしてもよい。
エネルギーを小さく改質するためにフッ素系掛脂を使用
したが、この他シリコン系樹脂のコーティング等でも櫛
形電極基板１の絶縁体表面を小さく改質でき、かつ、電
極２ａ、２ｂ、２ｃ間の絶縁性を保つことができれば改
質方法は特に限定されるものでない。さらに、本実施の
形態では、半田材料として錫鉛共晶半田を用いたが、錫
銀系半田や錫亜鉛系半田等の無鉛半田を用いて櫛形電極
基板１上に電子部品を実装するようにしてもよい。
【００４１】
【発明の効果】請求項１記載の発明によれば、回路基板
の絶縁体表面の表面エネルギーを前記回路基板の絶縁体
表面固有の表面エネルギーより小さくなるように改質し
ているので、回路基板の絶縁体表面に付着したフラック
スは絶縁体表面から離脱し易くなる。このため、フロー
半田付け時に前記回路基板の絶縁体表面に付着したフラ
ックスを半田噴流とともに流し去り除去することができ
る回路基板を提供することができる。
の絶縁体表面の表面エネルギーを前記回路基板の絶縁体
表面固有の表面エネルギーより小さくなるように改質し
ているので、回路基板の絶縁体表面に付着したフラック
スは絶縁体表面から離脱し易くなる。このため、フロー
半田付け時に前記回路基板の絶縁体表面に付着したフラ
ックスを半田噴流とともに流し去り除去することができ
る回路基板を提供することができる。
【００４２】請求項２、３記載の発明によれば、回路基
板に電子部品を搭載して、電子部品が搭載された前記回
蕗基板にフラックスを塗布して、前記フラックスが塗布
された前記回路基板にフロー半田付けを施しフラックス
残渣を流し去るので、回路基板に電子部品が半田付け実
装される電子回路基板の製造に好適なフラックスの除去
方法を提供できる。
板に電子部品を搭載して、電子部品が搭載された前記回
蕗基板にフラックスを塗布して、前記フラックスが塗布
された前記回路基板にフロー半田付けを施しフラックス
残渣を流し去るので、回路基板に電子部品が半田付け実
装される電子回路基板の製造に好適なフラックスの除去
方法を提供できる。
【００４３】請求項４記載の発明によれば、回路基板の
絶縁体表面に付着したフラックスはフロー半田付け時に
半田噴流と共に回路基板の絶縁体表面から流れて除去さ
れているので、半田付け後の電子回路基板の絶縁体表面
には電極間を跨る連続的なフラックス残渣の被膜が形成
されることがなく、この結果、絶縁信頼性の安定した高
性能の電子回路基板を得ることができる。
絶縁体表面に付着したフラックスはフロー半田付け時に
半田噴流と共に回路基板の絶縁体表面から流れて除去さ
れているので、半田付け後の電子回路基板の絶縁体表面
には電極間を跨る連続的なフラックス残渣の被膜が形成
されることがなく、この結果、絶縁信頼性の安定した高
性能の電子回路基板を得ることができる。
【００４４】請求項５記載の発明によれば、回路基板の
絶縁体表面に付着したフラックスがフロー半田付け時に
除去され、電極間を跨ぐフラックス残渣が存在しなくな
り、絶縁劣化のない高性能をもった電子回路基板を製造
することができる製造方法を提供することができる。
絶縁体表面に付着したフラックスがフロー半田付け時に
除去され、電極間を跨ぐフラックス残渣が存在しなくな
り、絶縁劣化のない高性能をもった電子回路基板を製造
することができる製造方法を提供することができる。
【図１】本発明の実施の形態におけるフッ素系樹脂をコ
ーティングした櫛形電極基板に半田付けを施した後にお
いて、電極間にフラックス残渣が形成されていない状態
を示す図である。
ーティングした櫛形電極基板に半田付けを施した後にお
いて、電極間にフラックス残渣が形成されていない状態
を示す図である。
【図２】比較例におけるフッ素系樹脂をコーティングし
ない櫛形電極基板に半田付けを施した後において、電極
間にフラックス残渣が形成されている状態を示す図であ
る。
ない櫛形電極基板に半田付けを施した後において、電極
間にフラックス残渣が形成されている状態を示す図であ
る。
【図３】フッ素系樹脂をコーティングした櫛形電極基板
（実施の形態）とコーティングしない櫛形電極基板（比
較例）の誘電特性試験結果（測定周波数とｔａｎδの関
係）を示す図である。
（実施の形態）とコーティングしない櫛形電極基板（比
較例）の誘電特性試験結果（測定周波数とｔａｎδの関
係）を示す図である。
【図４】本発明の実施の形態における電子回路基板を示
す平面図である。
す平面図である。
１ 櫛形電極基板
２ａ 電極
２ｂ 電極
２ｃ 電極
３ａ 絶縁部
３ｂ 絶縁部
４ フラックス残渣
５ 電子部品
６ 端子電極
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
// Ｂ２３Ｋ 101:42 Ｂ２３Ｋ 101:42
Ｆターム(参考） 4E080 AA01 AB10
5E314 AA24 AA39 CC01 FF01 GG24
5E319 AC01 CC24 CD23 GG03 GG07
GG15
Claims (5)
- 【請求項１】 回路基板の絶縁体表面の表面エネルギー
が前記回路基板の絶縁体表面固有の表面エネルギーより
小さくなるように改質して、回路基板の絶縁体表面に付
着したフラックスをフロー半田付け時に半田噴流ととも
に流し去り易くしたことを特徴とする回路基板。 - 【請求項２】 絶縁体表面の表面エネルギーが前記絶縁
体表面の固有の表面エネルギーより小さくなるように改
質された回路基板にフラックスを塗布する工程と、 フロー半田付け時に前記回路基板の絶縁体表面に付着し
たフラックスを半田噴流とともに流し去る工程と、 を有することを特徴とするフラックスの除去方法。 - 【請求項３】 前記回路基板には、フラックス塗布前に
電子部品が搭載されていることを特徴とする請求項２記
載のフラックスの除去方法。 - 【請求項４】 絶縁体表面の表面エネルギーが前記絶縁
体表面の固有の表面エネルギーより小さくなるように改
質された回路基板と、 この回路基板に実装されフロー半田付けされた電子部品
とを具備し、 前記回路基板の絶縁体表面に付着したフラックスがフロ
ー半田付け時に除去され電極間を跨ぐフラックス残渣の
存在しないことを特徴とする電子回路基板。 - 【請求項５】 絶縁体表面の表面エネルギーが前記絶縁
体表面の固有の表面エネルギーより小さくなるように改
質された回路基板に電子部品を搭載する工程と、 前記回路基板にフラックスを塗布する工程と、 電子部品の回路基板の電極に対するフロー半田付け時に
前記回路基板の絶縁体表面に付着したフラックスを半田
噴流とともに流し去り電極間を跨ぐフラックス残渣を除
去する工程と、 を有することを特徴とする電子回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001327388A JP2003133715A (ja) | 2001-10-25 | 2001-10-25 | 回路基板、フラックスの除去方法、電子回路基板及び該電子回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001327388A JP2003133715A (ja) | 2001-10-25 | 2001-10-25 | 回路基板、フラックスの除去方法、電子回路基板及び該電子回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003133715A true JP2003133715A (ja) | 2003-05-09 |
Family
ID=19143627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001327388A Withdrawn JP2003133715A (ja) | 2001-10-25 | 2001-10-25 | 回路基板、フラックスの除去方法、電子回路基板及び該電子回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003133715A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9633799B2 (en) | 2011-08-29 | 2017-04-25 | Blue Solutions | Long-term energy storage assembly comprising an intermediate connection part |
| US9748047B2 (en) | 2011-08-29 | 2017-08-29 | Blue Solutions | Connector arranged between two cylindrical energy storage assemblies |
-
2001
- 2001-10-25 JP JP2001327388A patent/JP2003133715A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9633799B2 (en) | 2011-08-29 | 2017-04-25 | Blue Solutions | Long-term energy storage assembly comprising an intermediate connection part |
| US9748047B2 (en) | 2011-08-29 | 2017-08-29 | Blue Solutions | Connector arranged between two cylindrical energy storage assemblies |
| US9831046B2 (en) | 2011-08-29 | 2017-11-28 | Blue Solutions | Cover for connecting energy storage assemblies |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3152834B2 (ja) | 電子回路装置 | |
| KR100300462B1 (ko) | 실리콘반도체소자및그의제조방법 | |
| Harris | Conductive adhesives: a critical review of progress to date | |
| WO1997032457A1 (en) | Method for manufacturing electronic circuit device | |
| JP2003133715A (ja) | 回路基板、フラックスの除去方法、電子回路基板及び該電子回路基板の製造方法 | |
| JP2003110233A (ja) | 回路基板およびフラックスの除去方法および電子回路基板 | |
| JPH1050896A (ja) | 樹脂封止型電子装置の製造方法 | |
| KR100374075B1 (ko) | 전자부품 실장용 필름캐리어 테이프 및 그 제조방법 | |
| JP2001279491A (ja) | 封孔処理剤 | |
| TWM596459U (zh) | 具有粗化防焊層的軟質線路基板 | |
| JP2003017841A (ja) | 接合部材、電子回路構造体、接合部材の半田付け方法及び接合部材の表面処理方法 | |
| JP2002223047A (ja) | 回路基板およびフラックス残渣処理方法 | |
| JP2974840B2 (ja) | 半導体素子の実装方法 | |
| US6924440B2 (en) | Printed wiring board, apparatus for electrically connecting an electronic element and a substrate, and method for manufacturing a printed wiring board | |
| JPS6010693A (ja) | プリント配線板 | |
| JP2002178139A (ja) | 電子回路基板の絶縁信頼性を向上させる方法 | |
| JP2002141456A (ja) | 電子装置 | |
| JP2000013006A (ja) | プリント配線板の防湿方法およびフラックス残渣を残りやすくしたプリント配線板 | |
| JP6426453B2 (ja) | 回路基板の製造方法 | |
| JPH1098254A (ja) | 電子部品のハンダ付け方法 | |
| JPH0217603A (ja) | チップ部品及びその製造方法 | |
| JP2002050858A (ja) | フラックス残渣の処理方法 | |
| JPH04297091A (ja) | 半田コートプリント回路基板とその製造方法 | |
| JP5394649B2 (ja) | 半導体キャリア用フィルムおよびそれを用いた半導体装置、液晶モジュール | |
| JP2002185129A (ja) | 回路基板の絶縁劣化不良の防止方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050104 |