JP2003124137A - 半導体製造装置 - Google Patents
半導体製造装置Info
- Publication number
- JP2003124137A JP2003124137A JP2001312753A JP2001312753A JP2003124137A JP 2003124137 A JP2003124137 A JP 2003124137A JP 2001312753 A JP2001312753 A JP 2001312753A JP 2001312753 A JP2001312753 A JP 2001312753A JP 2003124137 A JP2003124137 A JP 2003124137A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- slit
- semiconductor manufacturing
- manufacturing apparatus
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 半導体製造装置に関し、半導体製造装置の構
造に極めて簡単な改変を施すのみで、高品質の大きな結
晶粒を含む多結晶シリコン膜を安定に生成させることが
できるようにしようとする。 【解決手段】 基板６上に形成された半導体膜にパルス
状の光を照射且つ走査して該半導体膜の全体或いは一部
を結晶化する半導体製造装置に於いて、該パルス状の光
を集光する為の最終段のレンズ４と基板６との間に該パ
ルス状の光を成形するスリット１０が配設される。
造に極めて簡単な改変を施すのみで、高品質の大きな結
晶粒を含む多結晶シリコン膜を安定に生成させることが
できるようにしようとする。 【解決手段】 基板６上に形成された半導体膜にパルス
状の光を照射且つ走査して該半導体膜の全体或いは一部
を結晶化する半導体製造装置に於いて、該パルス状の光
を集光する為の最終段のレンズ４と基板６との間に該パ
ルス状の光を成形するスリット１０が配設される。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
などに多用されている多結晶或いは単結晶の半導体薄膜
を製造するのに好適な装置に関する。
などに多用されている多結晶或いは単結晶の半導体薄膜
を製造するのに好適な装置に関する。
【０００２】
【従来の技術】従来、多結晶シリコンにエキシマ・レー
ザ光やパルス・レーザ光を照射して結晶粒径を大きくす
る方法の一つとして、「Ｓｅｑｕｅｎｔｉａｌ Ｌａｔ
ｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ」、と呼ばれ
る結晶化方法が知られている。
ザ光やパルス・レーザ光を照射して結晶粒径を大きくす
る方法の一つとして、「Ｓｅｑｕｅｎｔｉａｌ Ｌａｔ
ｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ」、と呼ばれ
る結晶化方法が知られている。
【０００３】この結晶化方法は、Ｊａｍｅｓ．Ｓ．Ｉｍ
らの論文、即ち、「Ａｐｐｌｉｅｄｐｈｙｓｉｃｓ Ｌ
ｅｔｔｅｒ ６９（１９）ｐ．２８６４」、に開示され
ているように、スリットやマスクに依って形成した光ビ
ームを集光レンズを用いて基板上に転写し、これを１
〔μｍ〕程度の短い間隔で移動させながらシリコン膜の
結晶化を行う方法である。
らの論文、即ち、「Ａｐｐｌｉｅｄｐｈｙｓｉｃｓ Ｌ
ｅｔｔｅｒ ６９（１９）ｐ．２８６４」、に開示され
ているように、スリットやマスクに依って形成した光ビ
ームを集光レンズを用いて基板上に転写し、これを１
〔μｍ〕程度の短い間隔で移動させながらシリコン膜の
結晶化を行う方法である。
【０００４】例えば、エキシマ・レーザ光をシリコン膜
に照射した場合、あるエネルギ値を境にして１〔μｍ〕
程度の大きな結晶粒と０．１〔μｍ〕程度の小さな結晶
粒が隣接して形成される閾値が存在し、次に、１〔μ
ｍ〕以下の間隔で基板、即ち、シリコン膜を移動させ、
再びレーザ光を照射した場合、前記１〔μｍ〕程度の結
晶粒が核となって更に大きな結晶粒が生成される。
に照射した場合、あるエネルギ値を境にして１〔μｍ〕
程度の大きな結晶粒と０．１〔μｍ〕程度の小さな結晶
粒が隣接して形成される閾値が存在し、次に、１〔μ
ｍ〕以下の間隔で基板、即ち、シリコン膜を移動させ、
再びレーザ光を照射した場合、前記１〔μｍ〕程度の結
晶粒が核となって更に大きな結晶粒が生成される。
【０００５】前記プロセスを連続して実施することで、
レーザ光の走査方向に細長い形状の多結晶シリコンが生
成され、この多結晶シリコンを用いることで、更に高性
能の薄膜トランジスタを実現することができる。
レーザ光の走査方向に細長い形状の多結晶シリコンが生
成され、この多結晶シリコンを用いることで、更に高性
能の薄膜トランジスタを実現することができる。
【０００６】ところで、前記したレーザ光の光源として
エキシマ・レーザのようなガス・レーザを用いた場合、
レーザ光の位置安定性、エネルギ安定性、ビーム拡がり
安定性などが、照射パルス毎に変化してしまい、従っ
て、基板上に照射されるレーザ光の位置やプロファイ
ル、照射エネルギなどが常に変化することになる。
エキシマ・レーザのようなガス・レーザを用いた場合、
レーザ光の位置安定性、エネルギ安定性、ビーム拡がり
安定性などが、照射パルス毎に変化してしまい、従っ
て、基板上に照射されるレーザ光の位置やプロファイ
ル、照射エネルギなどが常に変化することになる。
【０００７】図６は従来の結晶化技術を説明する為の半
導体製造装置を表す要部説明図であり、図に於いて、１
はエキシマ・レーザ、２はコリメータ、３はマスク、４
は集光レンズ、５は反射ミラー、６は基板、７はステー
ジをそれぞれ示している。
導体製造装置を表す要部説明図であり、図に於いて、１
はエキシマ・レーザ、２はコリメータ、３はマスク、４
は集光レンズ、５は反射ミラー、６は基板、７はステー
ジをそれぞれ示している。
【０００８】図示の装置では、エキシマ・レーザ１から
のレーザ・ビームはマスク３で成形され、その成形され
たレーザ・ビームを基板６に転写して大きな結晶粒を生
成するとされているのであるが、前記したように、大結
晶粒を生成する為の閾値のエネルギが照射される位置は
レーザ・ビームのパルス毎に変化してしまい、再現性良
く結晶を大きくすることはできない。
のレーザ・ビームはマスク３で成形され、その成形され
たレーザ・ビームを基板６に転写して大きな結晶粒を生
成するとされているのであるが、前記したように、大結
晶粒を生成する為の閾値のエネルギが照射される位置は
レーザ・ビームのパルス毎に変化してしまい、再現性良
く結晶を大きくすることはできない。
【０００９】
【発明が解決しようとする課題】本発明では、半導体製
造装置の構造に極めて簡単な改変を施すのみで、高品質
の大きな結晶粒を含む多結晶シリコン膜を安定に生成さ
せることができるようにしようとする。
造装置の構造に極めて簡単な改変を施すのみで、高品質
の大きな結晶粒を含む多結晶シリコン膜を安定に生成さ
せることができるようにしようとする。
【００１０】
【課題を解決するための手段】本発明に依る半導体製造
装置に於いては、下地基板上に形成されたシリコン膜に
パルス状の光を走査しつつ照射して該シリコン膜の少な
くとも一部を結晶化させる半導体製造装置であって、パ
ルス状の光を集光する為の最終段集光レンズとシリコン
膜をもつ基板との間にパルス状の光を成形するためのス
リットが設置されてなることを特徴とする。
装置に於いては、下地基板上に形成されたシリコン膜に
パルス状の光を走査しつつ照射して該シリコン膜の少な
くとも一部を結晶化させる半導体製造装置であって、パ
ルス状の光を集光する為の最終段集光レンズとシリコン
膜をもつ基板との間にパルス状の光を成形するためのス
リットが設置されてなることを特徴とする。
【００１１】前記手段を採ることに依り、ガラス基板或
いは半導体基板などの下地基板上に高品質の大きな結晶
粒を含む多結晶シリコン膜を安定に生成することが可能
となり、ＬＣＤ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉ
ｓｐｌａｙ）装置、メモリ、その他集積回路の高性能
化、また、いわゆるシステム・オン・グラスの実用化に
寄与することができる。
いは半導体基板などの下地基板上に高品質の大きな結晶
粒を含む多結晶シリコン膜を安定に生成することが可能
となり、ＬＣＤ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉ
ｓｐｌａｙ）装置、メモリ、その他集積回路の高性能
化、また、いわゆるシステム・オン・グラスの実用化に
寄与することができる。
【００１２】
【発明の実施の形態】図１は本発明の実施の形態を説明
する為の半導体製造装置を表す要部説明図であり、図６
に於いて用いた記号と同記号は同部分を表すか或いは同
じ意味を持つものとする。
する為の半導体製造装置を表す要部説明図であり、図６
に於いて用いた記号と同記号は同部分を表すか或いは同
じ意味を持つものとする。
【００１３】図示された装置に於いて、エキシマ・レー
ザ１の発振で生起したレーザ・ビームは、シリンドリカ
ル・レンズで構成されたビーム・ホモジナイザ８に於い
て複数のビームに分割され、最終段の集光用レンズ４に
依って基板６上の一点に集光されるのであるが、このビ
ームは、石英ガラス板９を介して真空チャンバ３０内に
入射され、ビーム成型用スリット１０で成型されてから
基板６に照射されるようになっている。
ザ１の発振で生起したレーザ・ビームは、シリンドリカ
ル・レンズで構成されたビーム・ホモジナイザ８に於い
て複数のビームに分割され、最終段の集光用レンズ４に
依って基板６上の一点に集光されるのであるが、このビ
ームは、石英ガラス板９を介して真空チャンバ３０内に
入射され、ビーム成型用スリット１０で成型されてから
基板６に照射されるようになっている。
【００１４】このスリット１０は、エキシマ・レーザ１
のビームが変動した場合にも、基板６に照射されるビー
ムの形状及び位置を常に一定にすることができるので、
大粒径の結晶を生成することができる閾値エネルギを常
に所定の位置に照射することを可能にしている。
のビームが変動した場合にも、基板６に照射されるビー
ムの形状及び位置を常に一定にすることができるので、
大粒径の結晶を生成することができる閾値エネルギを常
に所定の位置に照射することを可能にしている。
【００１５】基板６は１〔μｍ〕以下の移動精度をもつ
ステージ７上に載置され、ステージ７、従って、基板６
を移動させながらレーザ・ビームを照射することに依っ
て大粒径の半導体結晶膜を安定に生成させることができ
る。
ステージ７上に載置され、ステージ７、従って、基板６
を移動させながらレーザ・ビームを照射することに依っ
て大粒径の半導体結晶膜を安定に生成させることができ
る。
【００１６】図示された装置では、基板６を真空チャン
バ３０内にセットされているが、これは、レーザ・ビー
ムを照射する雰囲気の如何で、生成される結晶の粒径や
方位が変化するので、これを制御する為であるが、スル
ープットやコストダウンを要求される製品の場合には、
真空チャンバ３０を用いなくても、実用上、差支えない
程度の品質は実現することができる。
バ３０内にセットされているが、これは、レーザ・ビー
ムを照射する雰囲気の如何で、生成される結晶の粒径や
方位が変化するので、これを制御する為であるが、スル
ープットやコストダウンを要求される製品の場合には、
真空チャンバ３０を用いなくても、実用上、差支えない
程度の品質は実現することができる。
【００１７】スリット１０は、限界まで基板６に近接さ
せ、集光用レンズ４の焦点深度以下の間隔に近づけるこ
とが望ましく、これは、ホモジナイザ８に依って分割さ
れたレーザ・ビームを基板６上で一点に集光させなけれ
ばならないので、基板６から遠い位置にスリット１０を
配置した場合には、均一なプロファイルをもつレーザ・
ビームが得られ難いことに依る。
せ、集光用レンズ４の焦点深度以下の間隔に近づけるこ
とが望ましく、これは、ホモジナイザ８に依って分割さ
れたレーザ・ビームを基板６上で一点に集光させなけれ
ばならないので、基板６から遠い位置にスリット１０を
配置した場合には、均一なプロファイルをもつレーザ・
ビームが得られ難いことに依る。
【００１８】然しながら、スリット１０を基板６に近接
させて設置した場合、基板６の搬入搬出が不便になるか
ら、図に矢印で指示してあるようにスリット１０を上下
に移動したり、或いは、回動させたりする為の移動機構
１１を設けてある。
させて設置した場合、基板６の搬入搬出が不便になるか
ら、図に矢印で指示してあるようにスリット１０を上下
に移動したり、或いは、回動させたりする為の移動機構
１１を設けてある。
【００１９】スリット１０には、レーザ・ビームを照射
する半導体膜の種類や膜厚に対応して最適のビーム幅を
設定することができるようにスリット幅の可変機構を設
けることが望ましく、そして、スリット１０の構成材料
として金属などを用いると、レーザ・ビームの照射で温
度が上昇して変形するおそれがある為、セラミックなど
を用いると良い。
する半導体膜の種類や膜厚に対応して最適のビーム幅を
設定することができるようにスリット幅の可変機構を設
けることが望ましく、そして、スリット１０の構成材料
として金属などを用いると、レーザ・ビームの照射で温
度が上昇して変形するおそれがある為、セラミックなど
を用いると良い。
【００２０】図２乃至図４は本発明の半導体製造装置に
依って形成した多結晶シリコン膜を用いて薄膜トランジ
スタを製造する工程を説明する為の工程要所に於ける薄
膜トランジスタなどを表す要部切断側面図であり、以
下、これ等の図を参照しつつ説明する。
依って形成した多結晶シリコン膜を用いて薄膜トランジ
スタを製造する工程を説明する為の工程要所に於ける薄
膜トランジスタなどを表す要部切断側面図であり、以
下、これ等の図を参照しつつ説明する。
【００２１】図２（Ａ）参照
（１）プラズマＣＶＤ（ｐｌａｓｍａ ｃｈｅｍｉｃａ
ｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔｉｏｎ）法を適用す
ることに依り、ガラス基板１２上に厚さ３０００〔Å〕
の酸化シリコン膜１３及び厚さ１０００〔Å〕のアモル
ファス・シリコン膜１４を連続して成膜する。
ｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔｉｏｎ）法を適用す
ることに依り、ガラス基板１２上に厚さ３０００〔Å〕
の酸化シリコン膜１３及び厚さ１０００〔Å〕のアモル
ファス・シリコン膜１４を連続して成膜する。
【００２２】図２（Ｂ）参照
（２）アモルファス・シリコン膜１４などが成膜された
基板１２を半導体製造装置にセットし、スリット１０の
スリット幅を０．１〔ｍｍ〕、スキャンニング・ステッ
プを０．５〔μｍ〕、レーザ・エネルギを３００〔ｍＪ
／ｃｍ2 〕として、窒素雰囲気中でレーザ結晶化を実施
する。
基板１２を半導体製造装置にセットし、スリット１０の
スリット幅を０．１〔ｍｍ〕、スキャンニング・ステッ
プを０．５〔μｍ〕、レーザ・エネルギを３００〔ｍＪ
／ｃｍ2 〕として、窒素雰囲気中でレーザ結晶化を実施
する。
【００２３】図３（Ａ）参照
（３）前記工程（２）を経て得られた多結晶シリコン膜
１４Ａにリソグラフィ技術に於けるレジスト・プロセ
ス、及び、エッチング・ガスをＣＦ4 ＋Ｏ2 とするドラ
イ・エッチング法を適用することに依り、薄膜トランジ
スタ・パターンにパターニングする。
１４Ａにリソグラフィ技術に於けるレジスト・プロセ
ス、及び、エッチング・ガスをＣＦ4 ＋Ｏ2 とするドラ
イ・エッチング法を適用することに依り、薄膜トランジ
スタ・パターンにパターニングする。
【００２４】（４）プラズマＣＶＤ法を適用することに
依り、多結晶シリコン膜１４Ａ上に厚さ１２００〔Å〕
のＳｉＯ2 からなるゲート絶縁膜１６を形成する。
依り、多結晶シリコン膜１４Ａ上に厚さ１２００〔Å〕
のＳｉＯ2 からなるゲート絶縁膜１６を形成する。
【００２５】（５）スパッタリング法を適用することに
依り、厚さ２０００〔Å〕のアルミニウム膜を形成す
る。
依り、厚さ２０００〔Å〕のアルミニウム膜を形成す
る。
【００２６】（６）リソグラフィ技術に於けるレジスト
・プロセス、及び、エッチング・ガスをＢＣｌ3 ＋Ｃｌ
2 （アルミニウム用）並びにＣＨＦ3 （ＳｉＯ2 用）と
するドライ・エッチング法を適用することに依り、アル
ミニウム膜をパターニングしてゲート電極１７を形成
し、また、ゲート絶縁膜１６のパターニングを行う。
尚、当然のことながら、レジスト・プロセス及びエッチ
ング・プロセスは二回に分けて実施することになる。
・プロセス、及び、エッチング・ガスをＢＣｌ3 ＋Ｃｌ
2 （アルミニウム用）並びにＣＨＦ3 （ＳｉＯ2 用）と
するドライ・エッチング法を適用することに依り、アル
ミニウム膜をパターニングしてゲート電極１７を形成
し、また、ゲート絶縁膜１６のパターニングを行う。
尚、当然のことながら、レジスト・プロセス及びエッチ
ング・プロセスは二回に分けて実施することになる。
【００２７】（７）イオン注入法を適用することに依
り、ドーズ量を５×１０15〔cm-3〕、イオン加速エネル
ギを３０〔ｋｅＶ〕に設定し、ゲート電極１７及びゲー
ト絶縁膜１６をマスクとして多結晶シリコン膜１４Ａに
Ｐイオンの打ち込みを行って、ソース領域及びドレイン
領域となる不純物導入領域１８を形成する。
り、ドーズ量を５×１０15〔cm-3〕、イオン加速エネル
ギを３０〔ｋｅＶ〕に設定し、ゲート電極１７及びゲー
ト絶縁膜１６をマスクとして多結晶シリコン膜１４Ａに
Ｐイオンの打ち込みを行って、ソース領域及びドレイン
領域となる不純物導入領域１８を形成する。
【００２８】図３（Ｂ）参照
（８）エキシマ・レーザ・ビーム２０を照射して不純物
導入領域１８の活性化処理を行う。尚、この場合には、
スリット１０は使用せず、活性化の条件は、ビーム幅を
１〔ｍｍ〕、スキャン・ステップを５０〔μｍ〕、レー
ザ・エネルギを２００〔ｍＪ／ｃｍ2 〕とした。
導入領域１８の活性化処理を行う。尚、この場合には、
スリット１０は使用せず、活性化の条件は、ビーム幅を
１〔ｍｍ〕、スキャン・ステップを５０〔μｍ〕、レー
ザ・エネルギを２００〔ｍＪ／ｃｍ2 〕とした。
【００２９】図４参照
（９）ＣＶＤ法を適用することに依り、厚さ３０００
〔Å〕の窒化シリコンからなる絶縁膜２１を形成し、リ
ソグラフィ技術を適用することに依って絶縁膜２１に電
極コンタクト・ホールを開口し、スパッタリング法を適
用することに依って金属電極材料膜を形成し、リソグラ
フィ技術を適用することに依り、金属電極材料膜のパタ
ーニングを行ってソース電極及びドレイン電極であるオ
ーミック電極２２を形成する。
〔Å〕の窒化シリコンからなる絶縁膜２１を形成し、リ
ソグラフィ技術を適用することに依って絶縁膜２１に電
極コンタクト・ホールを開口し、スパッタリング法を適
用することに依って金属電極材料膜を形成し、リソグラ
フィ技術を適用することに依り、金属電極材料膜のパタ
ーニングを行ってソース電極及びドレイン電極であるオ
ーミック電極２２を形成する。
【００３０】次に、本発明の半導体製造装置を用いてＬ
ＣＤ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａ
ｙ）表示装置、ＥＬ（ｅｌｅｃｔｒｏ ｌｕｍｉｎｅｓ
ｃｅｎｃｅ）表示装置などの表示装置を作成する場合に
ついて説明する。
ＣＤ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａ
ｙ）表示装置、ＥＬ（ｅｌｅｃｔｒｏ ｌｕｍｉｎｅｓ
ｃｅｎｃｅ）表示装置などの表示装置を作成する場合に
ついて説明する。
【００３１】一般に、表示装置に於いて、表示を制御す
る為の駆動回路部分には、画素領域を構成するトランジ
スタと比較し、より高性能のトランジスタが必要とさ
れ、本発明の半導体製造装置を用いて作成した多結晶シ
リコン膜を用いれば、駆動回路を構成するのに必要且つ
十分な性能をもつ薄膜トランジスタを作成することがで
きる。
る為の駆動回路部分には、画素領域を構成するトランジ
スタと比較し、より高性能のトランジスタが必要とさ
れ、本発明の半導体製造装置を用いて作成した多結晶シ
リコン膜を用いれば、駆動回路を構成するのに必要且つ
十分な性能をもつ薄膜トランジスタを作成することがで
きる。
【００３２】然しながら、そのような多結晶シリコン膜
を生成させる場合、前記したようにスキャン・ステップ
が１〔μｍ〕以下であると、基板全体を結晶化する為の
時間は非常に長い時間を要することになり、実用面では
問題である。
を生成させる場合、前記したようにスキャン・ステップ
が１〔μｍ〕以下であると、基板全体を結晶化する為の
時間は非常に長い時間を要することになり、実用面では
問題である。
【００３３】図５は本発明の半導体製造装置に依って表
示装置用の多結晶シリコン膜を製造する場合について説
明する為の基板などを表す要部説明図であり、（Ａ）は
要部斜面、（Ｂ）及び（Ｃ）は要部側面を示し、以下、
これ等の図を参照しつつ説明する。尚、図１乃至図４に
於いて用いた記号と同記号は同部分を表すか或いは同じ
意味を持つものとする。
示装置用の多結晶シリコン膜を製造する場合について説
明する為の基板などを表す要部説明図であり、（Ａ）は
要部斜面、（Ｂ）及び（Ｃ）は要部側面を示し、以下、
これ等の図を参照しつつ説明する。尚、図１乃至図４に
於いて用いた記号と同記号は同部分を表すか或いは同じ
意味を持つものとする。
【００３４】図５（Ａ）に見られる表示装置用の基板に
於いて、２３は駆動回路部分、２４は画素領域部分をそ
れぞれ示している。
於いて、２３は駆動回路部分、２４は画素領域部分をそ
れぞれ示している。
【００３５】このような基板を作成するには、図５
（Ｂ）に見られるように、本発明に依る半導体製造装置
のスリット１０を用い、レーザ・ビーム幅を０．２〔ｍ
ｍ〕、スキャン・ステップを０．３〔μｍ〕として駆動
回路部分２３の結晶化を行い、表示装置の大部分を占め
る画素領域部分２４の結晶化を行うには、図５（Ｃ）に
見られるように、スリット１０を退避させ、レーザ・ビ
ーム幅を１〔ｍｍ〕、スキャン・ステップを５０〔μ
ｍ〕として結晶化を実施する。
（Ｂ）に見られるように、本発明に依る半導体製造装置
のスリット１０を用い、レーザ・ビーム幅を０．２〔ｍ
ｍ〕、スキャン・ステップを０．３〔μｍ〕として駆動
回路部分２３の結晶化を行い、表示装置の大部分を占め
る画素領域部分２４の結晶化を行うには、図５（Ｃ）に
見られるように、スリット１０を退避させ、レーザ・ビ
ーム幅を１〔ｍｍ〕、スキャン・ステップを５０〔μ
ｍ〕として結晶化を実施する。
【００３６】このように、面積が小さく高性能を要求さ
れる駆動回路部分２３は、スリット１０を用いた狭ピッ
チの結晶化を行い、面積が大きく高性能を要求されない
画素領域部分２４は、広ピッチの結晶化を行うことで、
スルー・プットを向上させることができる。
れる駆動回路部分２３は、スリット１０を用いた狭ピッ
チの結晶化を行い、面積が大きく高性能を要求されない
画素領域部分２４は、広ピッチの結晶化を行うことで、
スルー・プットを向上させることができる。
【００３７】本発明に於いては、前記説明した実施の形
態を含め、多くの形態で実施することができ、以下、そ
れを付記として例示する。
態を含め、多くの形態で実施することができ、以下、そ
れを付記として例示する。
【００３８】（付記１）基板上に形成された半導体膜に
パルス状の光を照射且つ走査して該半導体膜の全体或い
は一部を結晶化する半導体製造装置に於いて、該パルス
状の光を集光する為の最終段のレンズと基板との間に該
パルス状の光を成形するスリットが配設されてなること
を特徴とする半導体製造装置。
パルス状の光を照射且つ走査して該半導体膜の全体或い
は一部を結晶化する半導体製造装置に於いて、該パルス
状の光を集光する為の最終段のレンズと基板との間に該
パルス状の光を成形するスリットが配設されてなること
を特徴とする半導体製造装置。
【００３９】（付記２）該パルス状の光を１〔μｍ〕以
下の間隔で走査する機構を備えてなることを特徴とする
（付記１）記載の半導体製造装置。
下の間隔で走査する機構を備えてなることを特徴とする
（付記１）記載の半導体製造装置。
【００４０】（付記３）該スリットが真空チャンバ内に
配設されてなることを特徴とする（付記１）記載の半導
体製造装置。
配設されてなることを特徴とする（付記１）記載の半導
体製造装置。
【００４１】（付記４）該スリットが該パルス状の光を
集光する為の最終段のレンズに於ける焦点深度以下の間
隔で基板近くに配設されてなることを特徴とする（付記
１）記載の半導体製造装置。
集光する為の最終段のレンズに於ける焦点深度以下の間
隔で基板近くに配設されてなることを特徴とする（付記
１）記載の半導体製造装置。
【００４２】（付記５）該スリットを基板の上方向或い
は横方向に退避させる移動機構を備えてなることを特徴
とする（付記１）記載の半導体製造装置。
は横方向に退避させる移動機構を備えてなることを特徴
とする（付記１）記載の半導体製造装置。
【００４３】（付記６）該スリットはスリット幅を変化
させる機構を備えてなることを特徴とする（付記１）記
載の半導体製造装置。
させる機構を備えてなることを特徴とする（付記１）記
載の半導体製造装置。
【００４４】（付記７）該スリットは少なくとも一部が
セラミックで構成されたものであることを特徴とする
（付記１）記載の半導体製造装置。
セラミックで構成されたものであることを特徴とする
（付記１）記載の半導体製造装置。
【００４５】
【発明の効果】本発明に依る半導体製造装置に於いて
は、基板上に形成された半導体膜にパルス状の光を照射
且つ走査して該半導体膜の全体或いは一部を結晶化する
半導体製造装置に於いて、パルス状の光を集光する為の
最終段のレンズと基板との間にパルス状の光を成形する
スリットを配設したことを基本とする。
は、基板上に形成された半導体膜にパルス状の光を照射
且つ走査して該半導体膜の全体或いは一部を結晶化する
半導体製造装置に於いて、パルス状の光を集光する為の
最終段のレンズと基板との間にパルス状の光を成形する
スリットを配設したことを基本とする。
【００４６】前記構成を採ることに依り、ガラス基板或
いは半導体基板などの下地基板上に高品質の大きな結晶
粒を含む多結晶シリコン膜を安定に生成することが可能
となり、ＬＣＤ装置、メモリ、その他集積回路の高性能
化、また、いわゆるシステム・オン・グラスの実用化に
寄与することができる。
いは半導体基板などの下地基板上に高品質の大きな結晶
粒を含む多結晶シリコン膜を安定に生成することが可能
となり、ＬＣＤ装置、メモリ、その他集積回路の高性能
化、また、いわゆるシステム・オン・グラスの実用化に
寄与することができる。
【図１】本発明の実施の形態を説明する為の半導体製造
装置を表す要部説明図である。
装置を表す要部説明図である。
【図２】本発明の半導体製造装置に依って形成した多結
晶シリコン膜を用いて薄膜トランジスタを製造する工程
を説明する為の工程要所に於ける薄膜トランジスタなど
を表す要部切断側面図である。
晶シリコン膜を用いて薄膜トランジスタを製造する工程
を説明する為の工程要所に於ける薄膜トランジスタなど
を表す要部切断側面図である。
【図３】本発明の半導体製造装置に依って形成した多結
晶シリコン膜を用いて薄膜トランジスタを製造する工程
を説明する為の工程要所に於ける薄膜トランジスタなど
を表す要部切断側面図である。
晶シリコン膜を用いて薄膜トランジスタを製造する工程
を説明する為の工程要所に於ける薄膜トランジスタなど
を表す要部切断側面図である。
【図４】本発明の半導体製造装置に依って形成した多結
晶シリコン膜を用いて薄膜トランジスタを製造する工程
を説明する為の工程要所に於ける薄膜トランジスタなど
を表す要部切断側面図である。
晶シリコン膜を用いて薄膜トランジスタを製造する工程
を説明する為の工程要所に於ける薄膜トランジスタなど
を表す要部切断側面図である。
【図５】本発明の半導体製造装置に依って表示装置用の
多結晶シリコン膜を製造する場合について説明する為の
基板などを表す要部説明図である。
多結晶シリコン膜を製造する場合について説明する為の
基板などを表す要部説明図である。
【図６】従来の結晶化技術を説明する為の半導体製造装
置を表す要部説明図である。
置を表す要部説明図である。
１ エキシマ・レーザ
２ コリメータ
３ マスク
４ 集光レンズ
５ 反射ミラー
６ 基板
７ ステージ
８ ホモジナイザ
９ 石英ガラス板
１０ ビーム成形用スリット
１１ 移動機構
１２ ガラス基板
１３ 酸化シリコン膜
１４ アモルファス・シリコン膜
１４Ａ 多結晶シリコン膜
１６ ゲート絶縁膜
１７ ゲート電極
１８ 不純物導入領域
２１ 絶縁膜
２２ オーミック電極
２３ 駆動回路部分
２４ 画素領域部分
３０ 真空チャンバ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 原 明人
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
Ｆターム(参考） 5F052 AA02 BA07 BA12 BB07 DA02
DB03 JA01
Claims (5)
- 【請求項１】基板上に形成された半導体膜にパルス状の
光を照射且つ走査して該半導体膜の全体或いは一部を結
晶化する半導体製造装置に於いて、 該パルス状の光を集光する為の最終段のレンズと基板と
の間に該パルス状の光を成形するスリットが配設されて
なることを特徴とする半導体製造装置。 - 【請求項２】該パルス状の光を１〔μｍ〕以下の間隔で
走査する機構を備えてなることを特徴とする請求項１記
載の半導体製造装置。 - 【請求項３】該スリットが該パルス状の光を集光する為
の最終段のレンズに於ける焦点深度以下の間隔で基板近
くに配設されてなることを特徴とする請求項１記載の半
導体製造装置。 - 【請求項４】該スリットを基板の上方向或いは横方向に
退避させる移動機構を備えてなることを特徴とする請求
項１記載の半導体製造装置。 - 【請求項５】該スリットは少なくとも一部がセラミック
で構成されたものであることを特徴とする請求項１記載
の半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001312753A JP2003124137A (ja) | 2001-10-10 | 2001-10-10 | 半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001312753A JP2003124137A (ja) | 2001-10-10 | 2001-10-10 | 半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003124137A true JP2003124137A (ja) | 2003-04-25 |
Family
ID=19131358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001312753A Withdrawn JP2003124137A (ja) | 2001-10-10 | 2001-10-10 | 半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003124137A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009283691A (ja) * | 2008-05-22 | 2009-12-03 | Japan Steel Works Ltd:The | レーザ光照射方法およびレーザ光照射装置 |
| JP2009289871A (ja) * | 2008-05-28 | 2009-12-10 | Japan Steel Works Ltd:The | レーザ光照射装置 |
| JP2014534457A (ja) * | 2011-09-28 | 2014-12-18 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | レーザ処理設備においてスペックルを低減させるための装置および方法 |
| JP2017079318A (ja) * | 2015-10-21 | 2017-04-27 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | レーザアニーリング装置、及びそれを利用したディスプレイ装置の製造方法 |
| US10181409B2 (en) | 2011-06-24 | 2019-01-15 | Applied Materials, Inc. | Thermal processing apparatus |
-
2001
- 2001-10-10 JP JP2001312753A patent/JP2003124137A/ja not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009283691A (ja) * | 2008-05-22 | 2009-12-03 | Japan Steel Works Ltd:The | レーザ光照射方法およびレーザ光照射装置 |
| JP2009289871A (ja) * | 2008-05-28 | 2009-12-10 | Japan Steel Works Ltd:The | レーザ光照射装置 |
| US10181409B2 (en) | 2011-06-24 | 2019-01-15 | Applied Materials, Inc. | Thermal processing apparatus |
| JP2014534457A (ja) * | 2011-09-28 | 2014-12-18 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | レーザ処理設備においてスペックルを低減させるための装置および方法 |
| CN106141428A (zh) * | 2011-09-28 | 2016-11-23 | 应用材料公司 | 激光处理装备中用于减少斑纹的设备和方法 |
| US9904069B2 (en) | 2011-09-28 | 2018-02-27 | Applied Materials, Inc. | Apparatus and method for speckle reduction in laser processing equipment |
| CN106141428B (zh) * | 2011-09-28 | 2018-08-21 | 应用材料公司 | 激光处理装备中用于减少斑纹的设备和方法 |
| JP2017079318A (ja) * | 2015-10-21 | 2017-04-27 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | レーザアニーリング装置、及びそれを利用したディスプレイ装置の製造方法 |
| CN106611703A (zh) * | 2015-10-21 | 2017-05-03 | 三星显示有限公司 | 激光退火设备以及通过使用其制造显示设备的方法 |
| KR20170046849A (ko) * | 2015-10-21 | 2017-05-04 | 삼성디스플레이 주식회사 | 레이저 어닐링 장치 및 이를 이용한 디스플레이 장치 제조방법 |
| KR102463885B1 (ko) * | 2015-10-21 | 2022-11-07 | 삼성디스플레이 주식회사 | 레이저 어닐링 장치 및 이를 이용한 디스플레이 장치 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100348342B1 (ko) | 레이저 어닐링 방법 및 장치 | |
| US7115503B2 (en) | Method and apparatus for processing thin metal layers | |
| EP0730292B1 (en) | Method of growing semiconductor crystal | |
| US7396712B2 (en) | Thin film processing method and thin processing apparatus | |
| US8710507B2 (en) | Semiconductor thin film, thin film transistor, method for manufacturing same, and manufacturing equipment of semiconductor thin film | |
| KR100383419B1 (ko) | 기판상의 소망하는 위치에 반도체막을 형성하는 방법 | |
| JP3586558B2 (ja) | 薄膜の改質方法及びその実施に使用する装置 | |
| US20100006776A1 (en) | Semiconductor thin film forming system | |
| JP2001035806A (ja) | 半導体薄膜の製造方法 | |
| JP2000306859A (ja) | 半導体薄膜の結晶化方法及びレーザ照射装置 | |
| US7205203B2 (en) | Method of fabricating crystalline silicon and switching device using crystalline silicon | |
| US7560365B2 (en) | Method of semiconductor thin film crystallization and semiconductor device fabrication | |
| JPH07249592A (ja) | 半導体デバイスのレーザー処理方法 | |
| US6440824B1 (en) | Method of crystallizing a semiconductor thin film, and method of manufacturing a thin-film semiconductor device | |
| JP3859978B2 (ja) | 基板上の半導体材料膜に横方向に延在する結晶領域を形成する装置 | |
| US7205184B2 (en) | Method of crystallizing silicon film and method of manufacturing thin film transistor liquid crystal display | |
| EP0646950A2 (en) | Method for processing a thin film | |
| JPH09129573A (ja) | レーザーアニール方法およびレーザーアニール装置 | |
| JP2003124137A (ja) | 半導体製造装置 | |
| US5821135A (en) | Methods for and applications of making buried structures in semiconductor thin films | |
| JP2004193490A (ja) | レーザー照射装置、レーザーの照射方法、及び半導体装置の製造方法 | |
| JP3337059B2 (ja) | 半導体薄膜の結晶化方法及び薄膜トランジスタの製造方法並びにその方法に用いられるレーザアニール装置 | |
| JP2003100652A (ja) | 線状パルスレーザー光照射装置及び照射方法 | |
| JP2003243306A (ja) | 半導体装置の作製方法 | |
| JPH09237767A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050104 |