JP2003124066A - シールドストリップ線路型素子及びその製造方法 - Google Patents

シールドストリップ線路型素子及びその製造方法

Info

Publication number
JP2003124066A
JP2003124066A JP2001311529A JP2001311529A JP2003124066A JP 2003124066 A JP2003124066 A JP 2003124066A JP 2001311529 A JP2001311529 A JP 2001311529A JP 2001311529 A JP2001311529 A JP 2001311529A JP 2003124066 A JP2003124066 A JP 2003124066A
Authority
JP
Japan
Prior art keywords
metal
line type
strip line
shield strip
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001311529A
Other languages
English (en)
Other versions
JP3674693B2 (ja
Inventor
Koichiro Masuda
幸一郎 増田
Hirokazu Toya
弘和 遠矢
Masaharu Sato
正春 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001311529A priority Critical patent/JP3674693B2/ja
Priority to TW091121550A priority patent/TWI279080B/zh
Priority to DE10243795A priority patent/DE10243795A1/de
Priority to CNB021495408A priority patent/CN100492897C/zh
Priority to US10/247,976 priority patent/US6721171B2/en
Publication of JP2003124066A publication Critical patent/JP2003124066A/ja
Priority to US10/701,587 priority patent/US6873518B2/en
Application granted granted Critical
Publication of JP3674693B2 publication Critical patent/JP3674693B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【課題】 周波数にかかわらず電源インピーダンスが限
りなくゼロという特性に限りなく近い特性を実現し、高
速デジタル回路の電源デカップリング素子に適したシー
ルドストリップ線路型素子と、その製造方法を提供す
る。 【解決手段】 誘電体酸化皮膜20を有する弁作用金属
10と、弁作用金属10の異なる位置に設けられた1対
の陽電極引き出し端子11,12と、弁作用金属10の
周囲を取り巻くようにその誘電体酸化皮膜20を介して
配置された導電性物質の層30と、を設ける。導電性物
質の層30は、好ましくは、ポリピロール、ポリチオフ
ェン、ポリアニリンなどの導電性高分子層31を有す
る。弁作用金属10をコの字型あるいはU字型とするこ
とで、ディップイングにより導電性高分子層31などを
形成でき、製造工程が簡素化される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、回路基板や電子基
板上に実装される線路型素子に関し、特に、主にノイズ
フィルタ用バイパス素子や電源デカップリング用素子と
して用いられる高速化、高周波化に適したシールドスト
リップ線路型素子と、その製造方法とに関する。
【0002】
【従来の技術】科学技術の進歩に伴なって、電子機器の
小型化及び高性能化が求められている。これらは、例え
ばスイッチング電源やデジタル信号処理回路部品では、
クロック周波数を高めることによって達成されるが、そ
れに伴なって、回路、特に電源回路に流れる高周波電流
が増大し、電磁輻射の増大や信号品質の低下が顕著とな
る。このため、電源デカップリング用の素子に対する性
能の要求は、厳しくなる一方である。
【0003】これまで、高速デジタル回路の電源デカッ
プリング用の素子として、金属薄膜を蒸着したセラミッ
ク材料を多層積層した構造のセラミックコンデンサや、
タンタルやアルミニウムなどの弁作用金属の多孔質成形
体を陽極としその酸化皮膜を誘電体として導電性高分子
を固体電解質とする構造を有する固体電解コンデンサが
など開発されている。
【0004】固体電解コンデンサとしては、例えば、特
公平4−56445号(特開昭60−37114号)公
報には、誘電体酸化皮膜上にポリピロールもしくはその
アルキル置換体を固体電解質として有する固体電解コン
デンサが、また、特開平3−35516号公報には、誘
電体酸化皮膜上に固体電解質としてポリアニリンが形成
された固体電解コンデンサおよびその製造方法が開示さ
れている。これらのコンデンサでは、それ以前のものに
比べて2桁以上導電率の高い導電性高分子を固体電解質
に用いているので、等価直列抵抗が小さく、同じ容量の
ものでもそれ以前のものに比べて2桁以上の高周波領域
まで効果を有するものとなった。しかしながら、これら
のコンデンサであって10MHzを越える高周波数領域
ではインピーダンスが激増し、フィルタ用バイパス素子
や電源デカップリング用素子として、最近の要求に応え
ることはできなくなっている。
【0005】一方、高周波化に対応するために、フィル
タの構成も検討されている。図9は、従来の表面実装型
フィルタの構成を示す断面図である。図9に示すよう
に、従来の表面実装型フィルタは、第1誘電体シート1
10と第2誘電体シート120と第3誘電体シート13
0とを積層した構成を有し、第1誘電体シート110と
第2誘電体120シートとの界面に、信号伝達に用いら
れる第1内部導体111、蛇行導体115及び第2内部
導体112を配し、第2誘電体シート120と第3誘電
体シート130との界面に、蛇行導体115に対向する
ように接地導体125を形成したものである。第1内部
導体111の一端は第1信号用電極151に接続し、第
2内部導体112の一端は第2信号用電極152に接続
し、第1内部導体111及び第2内部導体112の双方
の他端の間に蛇行電極115が接続されている。このよ
うに構成することにより、従来のインダクタンス素子と
キャパシタンス素子を組み合わせたノイズフィルタよ
り、高周波のノイズ吸収特性が優れたノイズフィルタを
得ることができる。特開平6−53046号公報には、
セラミック誘電体シートではさまれた蛇行導体と接地導
体からなる、上述したようなノイズフィルタが開示され
ている。
【0006】そしてこのような表面実装型フィルタで
は、一方の電極、例えば第1信号電極用151から入力
された電気信号が濾波され、その濾波された電気信号は
他方(第2信号用電極152)に出力されることとな
る。しかしながらこのような表面実装型フィルタは、容
量と直列インダクタとの組み合わせにより動作周波数範
囲が限定され、広範囲な周波数帯域にわたり十分なノイ
ズ除去を行うことができなかった。
【0007】この課題を解決するために、既に本出願人
は、特願2000−261529において、固体電解コ
ンデンサや電気二重層コンデンサを分布定数的に構成し
たフィルタを開示し、また、特願2001−13695
5において、同軸構造で伝送線路型のコンポーネントを
構成するフィルタを開示している。
【0008】
【発明が解決しようとする課題】上述したように、導電
性高分子を固体電解質とするコンデンサが開発され、高
周波数領域まで使用可能なコンデンサとしてさまざまな
用途に使われているが、これらのコンデンサでも10M
Hzを越える高周波数領域ではインピーダンスが激増し
ている。このため、デジタル回路で一般的な数百MHz
のクロック周波数での動作においては、このようなコン
デンサを用いる限り、信号発生回路で想定している特
性、すなわち周波数にかかわらず電源インピーダンスが
限りなくゼロであるという特性を実現できなくなってい
るという問題点があった。ノイズ除去の目的で表面実装
型フィルタも開発されているが、限りなく低いインピー
ダンス値を実現するものではないため、コンデンサの代
替としての使用には限界があり、また、特に100MH
z以上の高周波数領域において、低インピーダンスを実
現することが難しいという問題点があった。
【0009】本発明の目的は、以上の従来技術における
課題に鑑みてなされたものであり、主にノイズフィルタ
のバイパス素子やデカップリング用素子として用いられ
る、高速化、高周波化に適したシールドストリップ線路
型素子とその簡便な製造方法とを提供することにある。
【0010】
【課題を解決するための手段】本発明のシールドストリ
ップ線路型素子は、誘電体酸化皮膜を有する弁作用金属
と、弁作用金属の異なる位置に設けられた1対の第1の
電極引き出し端子と、弁作用金属の周囲を取り巻くよう
にその誘電体酸化皮膜を介して配置された導電性物質の
層と、を有する。
【0011】このように構成することにより、伝送線路
構造の1つであるシールドストリップ線路となり、その
結果、特性インピーダンスの周波数依存性が少なくなる
ため、広い周波数帯域にわたり、弁作用金属の一方から
すなわち1対の第1の電極引き出し端子のうちの一方か
ら入力された電気信号は、誘電体酸化皮膜の薄膜と導電
性物質によって濾波されるので、高速化、高周波化に適
した線路型素子が実現できる。
【0012】本発明のシールドストリップ線路型素子で
は、エッチング等によって拡面化した弁作用金属でもそ
の誘電体酸化被膜に密着して導電率の高い導電性物質の
層を形成することができるので、導電性物質の層が導電
性高分子から構成されることが好ましい。このように構
成することにより、高周波数領域まで使用可能なシール
ドストリップ線路型素子を容易に得ることができる。
【0013】また、本発明のシールドストリップ線路型
素子を構成するにあたり、導電性高分子がポリピロー
ル、ポリチオフェン、ポリアニリン、およびこれらの誘
導体のいずれかであることが好ましい。このように構成
することにより、環境安定性に優れ、100℃以上まで
安定導電性物質の層を形成することができ、従って安定
性、耐久性に優れ、高周波数領域まで使用可能なシール
ドストリップ線路型素子を容易に得ることができる。
【0014】また、本発明のシールドストリップ線路型
素子を構成するにあたり、弁作用金属がアルミニウム、
タンタル、もしくはニオブであることが好ましい。この
ように構成することにより、誘電率が高く均一で安定な
誘電体酸化皮膜を形成することができ、従って体積効率
の優れた安定なシールドストリップ線路型素子を容易に
得ることができる。
【0015】また、弁作用金属を、U字形やV字形、L
字形に類する形状とすることで、誘電体酸化皮膜および
導電性物質の層をディップイングによって簡便に形成す
る製造方法が可能となる。
【0016】本発明のシールドストリップ線路型素子の
製造方法は、両端が同一方向に屈曲もしくは湾曲する形
状を有する弁作用金属を用い、弁作用金属の前記両端の
近傍にそれぞれ絶縁物質を設け、弁作用金属のうち絶縁
物質間の領域を化成用酸化剤に浸漬して化成により当該
領域において誘電体酸化膜を弁作用金属の表面に形成
し、ついで、弁作用金属のうち絶縁物質間の領域を重合
浴槽に浸漬して誘電体酸化膜を上に導電性物質の層を形
成し、導電性物質の層に金属板を取り付ける。
【0017】すなわち本発明のシールドストリップ線路
型素子の製造方法では、弁作用金属をコの字型あるいは
U字型などの形状とすることで、導電性物質の層を形成
する過程でディップイングにより簡便に製造できること
を特徴としている。弁作用金属の形状は、電極引き出し
端子が溶液に浸漬されない方向になっていれば、特にそ
の形状を限定するものではない。
【0018】
【発明の実施の形態】次に、本発明の好ましい実施の形
態について、図面を参照して説明する。図1は、本発明
の実施の一形態のシールドストリップ線路型素子の構成
を示す断面図であり、図2は斜視図である。図1は図2
のA−A’線での断面に対応する。
【0019】このシールドストリップ線路型素子は、表
面に誘電体酸化皮膜20を有する細長い平板状の弁作用
金属10を備えるとともに、誘電体酸化皮膜20を介し
て導電性物質からなる層30によって弁作用金属10を
被覆するようにしたものである。ここで、図2に示すよ
うに、このシールドストリップ線路型素子は、長手方向
の両端部分を同一方向に向けて屈曲した形状のコの字状
となっている。導電性物質からなる層30は、コの字状
に屈曲した両方の先端部分を除いて、弁作用金属10の
全面を覆うように形成されている。また、コの字状に屈
曲した一方の先端部分には、弁作用金属10の一端と電
気的に接続する陽電極引き出し端子11が取り付けら
れ、同様に、コの字状に屈曲した他方の先端部分には、
弁作用金属10の他端と電気的に接続する陽電極引き出
し端子12が取り付けられている。陽電極引き出し端子
11,12と導電性物質からなる層30との間には、こ
れら両者間を絶縁するための絶縁物質60が設けられて
いる。導電性物質からなる層30及び絶縁物質60によ
って、弁作用金属10は封止されていることになる。さ
らに、シールドストリップ線路型素子のコの字型をした
底面には、この底面と同じようにコの字型とされた金属
板40が取り付けられており、金属板40のコの字状に
屈曲した両先端部分には、それぞれ、陰電極引き出し端
子41,42が取り付けられている。
【0020】ここで、導電性物質からなる層30は、導
電性である限り特にその材質等に限定されるものではな
く、この層30には、各種金属や、二酸化マンガンや酸
化インジウム等の半導体、あるいはテトラシアノキノジ
メタンとテトラチアフルバレンとの電荷移動錯体などの
有機導電体が用いられる。特に、この導電性物質からな
る層30には、ポリピロールやポリチオフェン、ポリエ
チレンジオキシチオフェン、ポリアニリン、ポリフェニ
レン、ポリフラン、ポリチアジル、ポリフェニレンビニ
レン、ポリアセチレン、ポリアズレン等の導電性高分子
が好ましく、中でも安定性の観点からポリピロール、ポ
リチオフェン、ポリアニリン、及びこれらの誘導体が好
ましい。本発明においてポリピロール、ポリチオフェ
ン、ポリアニリンの誘導体とは、例えばこれらの化合物
に各種置換基を付加したものや、他の高分子と共重合し
たものなどが挙げられる。本発明では、これらの導電性
高分子は、通常、電子供与性もしくは電子吸引性の化合
物からなるドーパントと組み合わせて用いられる。本発
明では、導電性高分子に組み合わされるドーパントは特
に限定されるものではなく、導電性高分子のドーパント
として従来公知のものが用いられる。このようなドーパ
ントとしては、例えば、ヨウ素、塩素、過塩素酸アニオ
ン等のハロゲン化合物や、芳香族スルホン酸化合物等の
ルイス酸として作用するもの、あるいは、リチウムやテ
トラエチルアンモニウムカチオンのようなルイス塩基と
して作用するものが挙げられる。
【0021】さらなる低インピーダンス化を実現するた
めに、導電性物質の層30を挟んで弁作用金属の一方の
面あるいは両方の面に対向するようにして、銅、銀、
金、アルミニウムその他の電気抵抗が小さい金属板を配
置することもできる。図示した例では、金属板40は、
さらなる低インピーダンス化を実現するために設けられ
ている。
【0022】本発明では、これらの導電性高分子の形成
方法は特に限定されるものではない。導電性高分子層
は、誘電体酸化皮膜が形成された弁作用金属の表面(す
なわち誘電体酸化皮膜上)に、導電性高分子の溶液を展
開して溶剤を蒸発させたり、あるいは導電性高分子を形
成するモノマーやオリゴマーと重合触媒を導入して弁作
用金属の表面で、直接、導電性高分子の重合を行った
り、導電性高分子の中間体からなる高分子の層を形成し
て導電性高分子に転換したりして、形成することができ
る。
【0023】本発明において、弁作用金属の異なる位置
に設けられた2つ以上の陽電極引き出し端子は、誘電体
酸化皮膜で覆われた弁作用金属に電気信号を入力するた
めのものであり、そのため、ある程度距離を離して配置
しておくことが実用的である。本発明では、例えば弁作
用金属を両側に突き出させて陽電極引き出し端子とした
り、溶接や圧着によって取り付けたものを陽電極引き出
し端子としたりすることもできる。
【0024】本発明において、弁作用金属の種類は特に
限定されるものではなく、弁作用金属としては、タンタ
ルやアルミニウム、ニオブ、チタン、ジルコニウム、ケ
イ素、マグネシウムなどの表面皮膜形成金属が使用で
き、これらは圧延箔や微粉末焼結体などの形で用いられ
る。弁作用金属としては、特に、タンタル、アルミニウ
ム及びニオブからなる群から選ばれた金属を用いること
が好ましい。また、弁作用金属の表面の誘電体酸化皮膜
の形成方法も特に限定されるものではなく、例えば、電
解質溶液を用いて電解化成したり、適当な酸化剤を用い
たりして形成することができ、あるいは空気酸化により
形成された酸化膜をそのまま本発明における誘電体酸化
皮膜として用いたりしてもよい。ただし、通常は、電解
化成により誘電体酸化皮膜は形成される。
【0025】弁作用金属の形状も特に限定されるもので
はないが、特性インピーダンスの計算や加工上の観点か
ら、平板形状(弁作用金属の長手方向に直交する断面形
状が長方形)とすることが好ましいが、湾曲したり一部
折り曲げたものなども使用できる。さらには、円柱形状
あるいは円筒形状としてもよい。本発明では弁作用金属
の表面を拡面化したものも使用できる。拡面化した弁作
用金属としては、微紛焼結体を平板形状に加工したもの
や箔を電解液中で電解エッチングしたエッチング箔など
が挙げられる。
【0026】本発明では、上述したように、導電性物質
の層30を導電性高分子から構成することが好ましい
が、誘電体酸化皮膜20と接する層は導電性高分子と
し、さらにこの導電性高分子層の上に他の種類の導電性
物質からなる層を形成するようにしてもよい。さらに、
導電性物質の固体電解質と金属板はこれらをそのまま接
触させたり、導電性カーボンペーストや銀ペーストを用
いて接続させたりすることもできる。図示した例では、
導電性物質の層30として、誘電体酸化皮膜20に接す
る導電性高分子層31と、導電性高分子層31上に設け
られた導電性カーボンペースト32と、導電性カーボン
ペースト32の上に設けられた銀ペースト33とからな
る三重構造となっており、導電性カーボンペースト32
及び銀ペースト33によって金属板40が取り付けられ
るようになっている。
【0027】本発明のシールドストリップ線路型素子
は、配線基板や電子回路基板にそのまま取り付けて用い
たり、あるいはリード電極を引き出して樹脂や金属ケー
ス等で封止して用いることもできる。
【0028】
【実施例】以下、本発明のシールドストリップ線路型素
子及びその製造方法について、実施例に基づいてさらに
詳しく説明する。なお、本発明はこれら実施例に限定さ
れるものではない。
【0029】(実施例1)図1及び図2に示したシール
ドストリップ線路型素子を作成した。
【0030】本実施例においては、弁作用金属10とし
て、エッチングによって表面積を約200倍に拡大した
厚さ110μmのアルミニウム箔を用いた。このアルミ
ニウム箔は、幅10mmのコの字状に打ち抜かれてい
る。アルミニウム箔(弁作用金属10)の両端部にヘキ
サフルオロプロピレンからなるフッ素系樹脂である絶縁
物質60を設けた後、このアルミニウム箔を5質量%の
ホウ酸アンモニウム水溶液中で電圧10Vで陽極酸化
し、洗浄及び乾燥して金属酸化皮膜からなる誘電体酸化
皮膜20を有するアルミニウム箔を得た。この箔を0.
05モル/リットルの硫酸水溶液中に浸漬し、静電容量
を測定したところ約380μFであった。
【0031】次に、ガラス製容器に濃度10質量%のパ
ラトルエンスルホン酸と5質量%のアニリンを含む水溶
液を調製し、上記の誘電体酸化皮膜20が形成されたア
ルミニウム箔を浸漬して取り出した。これを空気中、室
温で30分乾燥し、次に10質量%のペルオキソ二硫酸
アンモニウムと10質量%のパラトルエンスルホン酸を
含む水溶液に浸漬し、取り出してさらに20分間空気中
に保持し、アニリンの重合を行った。その後、水、メタ
ノールで洗浄し、80℃で乾燥した。この操作を4回繰
り返したところ、誘電体酸化皮膜20の表面が導電性高
分子層31によって被覆されたアルミニウム箔(弁作用
金属10)が得られた。この導電性高分子層31は、パ
ラトルエンスルホン酸をドーパントとするポリアニリン
からなっている。もちろん、絶縁物質60が設けられた
部位には導電性高分子層31が形成されないようにし
た。
【0032】このアルミニウム箔の導電性高分子層31
(ポリアニリン)の形成部分を取り巻くように、導電性
カーボンペースト32及び銀ペースト33を塗布して導
電性物質の層30を完成し、さらに厚さ約100μmの
銅箔からなる金属板40を導電性物質の層30に取り付
け、金属板40の両端を陰電極引き出し端子41,42
とした。その後、アルミニウム箔(弁作用金属10)両
端部をテトラヒドロフランに浸漬し、マスク樹脂である
ヘキサフルオロプロピレンからなる樹脂を溶解させ、超
音波溶接機を用いてアルミニウム箔の両端に2つ(1
対)の陽電極引き出し端子11,12を取り付けた。
【0033】得られたシールドストリップ線路型素子
は、アルミニウム箔である弁作用金属10を陽極、銅箔
からなる金属板40を陰極として容量を測定すると、測
定周波数120Hzで約380μFであり、誘電体酸化
皮膜20の表面が充分にポリアニリンで被覆されている
ことがわかった。
【0034】このシールドストリップ線路型素子の両端
に設けられた二組の電極引き出し端子11,12,4
1,42をネットワーク・アナライザに接続して電力透
過特性S21を測定したところ、100kHzから100
MHzまでの周波数範囲で−70dB以下であり、1G
Hzでも−40dB以下であって、高速デジタル回路の
電源デカップリング素子としてこのシールドストリップ
線路型素子は従来のコンデンサに比べてはるかに優れた
特性を有することが分かった。
【0035】(実施例2)図3に示すシールドストリッ
プ線路型素子は、図1及び図2に示すシールドストリッ
プ線路型素子と同様のものであるが、回路基板への表面
実装に都合がよいように、陽電極引き出し端子11,1
2を折り曲げて、金属板40の両端の陰電極引き出し端
子41,42と陽電極引き出し端子11,12の先端と
が同一平面内にあるようにしたものである。
【0036】(実施例3)図4に示すシールドストリッ
プ線路型素子は、図1及び図2に示すシールドストリッ
プ線路型素子と同様のものであるが、図1及び図2に示
すものが、弁作用金属10であるアルミニウム箔がコの
字状に屈曲している、すなわち直角部分を有するように
打ち抜かれているのに対し、より丸みをおびた形状で湾
曲してU字型にアルミニウム箔が打ち抜かれている点で
相違する。
【0037】(実施例4)図5に示すシールドストリッ
プ線路型素子は、図4に示すシールドストリップ線路型
素子と同様のものであるが、回路基板への表面実装に都
合がよいように、陽電極引き出し端子11,12を折り
曲げて、金属板40の両端の陰電極引き出し端子41,
42と陽電極引き出し端子11,12の先端とが同一平
面内にあるようにしたものである。
【0038】(実施例5)図6は、実施例5に係るシー
ルドストリップ線路型素子を示す平面図であり、図7
は、図6のB−B’線での断面図である。
【0039】このシールドストリップ線路型素子は、層
構成としては上述した各実施例におけるものと同様であ
るが、形状において、長手方向の断面形状が皿状となる
ようにしたものである。すなわち、実施例1〜4に示す
ものでは、弁作用金属10であるアルミニウム箔の箔面
内方向に湾曲あるいは屈曲した形状にこのアルミニウム
箔が打ち抜かれていたが、この実施例では、細長い短冊
状のアルミニウム箔を弁作用金属10として用い、アル
ミニウム箔の箔面に直交する方向に向かって立ち上がる
ように、アルミニウム箔の両端を同一方向に屈曲させた
ものである。そして、このような弁作用金属10である
アルミニウム箔の両方の先端をそれぞれ陽電極引き出し
端子11,12とし、弁作用金属10の表面の誘電体酸
化皮膜20を覆うように導電性物質の層30を形成し
て、短冊状の金属板40を取り付けてある。金属板40
の両端を陰電極引き出し端子41,42としている。陽
電極引き出し端子11,12の先端及び陰電極引き出し
端子41,42の先端が同一平面上となるようにし、表
面実装に都合がよいようにした。
【0040】(実施例6)図1及び図2に示したシール
ドストリップ線路型素子を作成した。
【0041】まず、ガラス製容器に、濃度10質量%の
ドデシルベンゼンスルホン酸第二鉄を含むメタノール溶
液を調製し、この溶液に実施例1において誘電体酸化皮
膜20までが形成されたアルミニウム箔を浸漬して取り
出した。これを空気中、室温で30分乾燥し、次に50
質量%のピロールを含む水溶液に浸漬し、取り出してさ
らに30分間空気中に保持し、ピロールの重合を行っ
た。その後、水、メタノールで洗浄し、80℃で乾燥し
た。この操作を4回繰り返したところ、誘電体酸化皮膜
20の表面が導電性高分子層31によって被覆されたア
ルミニウム箔(弁作用金属10)が得られた。この導電
性高分子層31は、ドデシルベンゼンスルホン酸をドー
パントとするポリピロールからなる。
【0042】このアルミニウム箔の導電性高分子層31
(ポリピロール)の形成部分を取り巻くように、実施例
1と同様の方法で導電性物質の層30を形成し、銅箔か
らなる金属板40を取り付け、その金属板40の両端を
陰電極引き出し端子41,42とした。その後、実施例
1の方法でマスク樹脂を溶解させ、2つの陽電極引き出
し端子11,12を取り付けた。
【0043】得られたシールドストリップ線路型素子
は、アルミニウム箔からなる弁作用金属10を陽極、銅
箔からなる金属板40を陰極として容量を測定すると、
測定周波数120Hzで約380μFであり、誘電体酸
化皮膜20の表面が充分にポリピロールで被覆されてい
ることがわかった。
【0044】このシールドストリップ線路型素子の両端
に設けられた二組の電極引き出し端子11,12,4
1,42をネットワーク・アナライザに接続して電力透
過特性S21を測定したところ、100kHzから100
MHzまでの周波数範囲で−70dB以下であり、1G
Hzでも−40dB以下であって、高速デジタル回路の
電源デカップリング素子としてこのシールドストリップ
線路型素子は従来のコンデンサに比べてはるかに優れた
特性を有することが分かった。
【0045】(実施例7)図1及び図2に示したシール
ドストリップ線路型素子を作成した。
【0046】まず、ガラス製容器に、濃度5質量%のポ
リへキシルチオフェンのキシレン溶液を調製し、実施例
1において誘電体酸化皮膜20までが形成したアルミニ
ウム箔のマスクされていない部分にこの溶液を滴下し、
80℃で乾燥した。その後、全体を塩酸水溶液に浸漬
し、誘電体酸化皮膜20の表面が導電性高分子層31で
被覆されるようにした。この導電性高分子層31は、塩
素イオンをドーパントとするポリへキシルチオフェンか
らなる。
【0047】このアルミニウム箔の導電性高分子層31
(ポリへキシルチオフェン)の形成部分を取り巻くよう
に、実施例1と同様の方法で導電性物質の層30を形成
し、銅箔からなる金属板40を取り付け、その金属板4
0の両端を陰電極引き出し端子41,42とした。その
後、実施例1の方法でマスク樹脂を溶解させ、2つの陽
電極引き出し端子11,12を取り付けた。
【0048】得られたシールドストリップ線路型素子
は、アルミニウム箔からなる弁作用金属10を陽極、銅
箔からなる金属板40を陰極として容量を測定すると、
測定周波数120Hzで約380μFであり、誘電体酸
化皮膜20の表面が充分にポリへキシルチオフェンで被
覆されていることがわかった。
【0049】このシールドストリップ線路型素子の両端
に設けられた二組の電極引き出し端子11,12,4
1,42をネットワーク・アナライザに接続して電力透
過特性S21を測定したところ、100kHzから100
MHzまでの周波数範囲で−60dB以下であり、1G
Hzでも−40dB以下であって、高速デジタル回路の
電源デカップリング素子としてこのシールドストリップ
線路型素子は従来のコンデンサに比べてはるかに優れた
特性を有することが分かった。
【0050】(実施例8)図1及び図2に示したシール
ドストリップ線路型素子を作成した。
【0051】まず、ガラス製容器に、濃度10質量%の
ドデシルベンゼンスルホン酸第二鉄を含むエタノール溶
液を調製し、この溶液に実施例1において誘電体酸化皮
膜20までが形成されたアルミニウム箔を浸漬して取り
出した。これを空気中、室温で30分乾燥し、次に50
質量%のエチレンジオキシチオフェンを含む水溶液に浸
漬し、取り出してさらに30分間空気中に保持し、エチ
レンジオキシチオフェンの重合を行った。その後、水、
メタノールで洗浄し、80℃で乾燥した。この操作を4
回繰り返したところ、誘電体酸化皮膜20の表面が導電
性高分子層31によって被覆されたアルミニウム箔(弁
作用金属10)が得られた。この導電性高分子層31
は、ドデシルベンゼンスルホン酸をドーパントとするポ
リエチレンジオキシチオフェンからなる。
【0052】このアルミニウム箔の導電性高分子層31
(ポリエチレンジオキシチオフェン)の形成部分を取り
巻くように、実施例1と同様の方法で導電性物質の層3
0を形成し、銅箔からなる金属板40を取り付け、その
金属板40の両端を陰電極引き出し端子41,42とし
た。その後、実施例1の方法でマスク樹脂を溶解させ、
2つの陽電極引き出し端子11,12を取り付けた。
【0053】得られたシールドストリップ線路型素子
は、アルミニウム箔からなる弁作用金属10を陽極、銅
箔からなる金属板40を陰極として容量を測定すると、
測定周波数120Hzで約380μFであり、誘電体酸
化皮膜20の表面が充分にポリエチレンジオキシチオフ
ェンで被覆されていることがわかった。
【0054】このシールドストリップ線路型素子の両端
に設けられた二組の電極引き出し端子11,12,4
1,42をネットワーク・アナライザに接続して電力透
過特性S21を測定したところ、1MHzから100MH
zまでの周波数範囲で−60dB以下であり、1GHz
でも−40dB以下であって、高速デジタル回路の電源
デカップリング素子としてこのシールドストリップ線路
型素子は従来のコンデンサに比べてはるかに優れた特性
を有することが分かった。
【0055】(実施例9)図1及び図2に示したシール
ドストリップ線路型素子を作成した。
【0056】まず、ガラス製容器に、濃度30質量%の
ドデシルベンゼンスルホン酸第二鉄のメタノール溶液を
入れ、−50℃に冷却した。次に、この溶液に6質量%
となるようにピロールを滴下し、−50℃に保ったまま
攪拌して混合した。実施例1において誘電体酸化皮膜2
0までが形成したアルミニウム箔のマスクされていない
部分にこの溶液を滴下し、室温で60分保った。その
後、水、メタノールで洗浄し、80℃で乾燥して、誘電
体酸化皮膜20の表面が導電性高分子層31で被覆され
たアルミニウム箔を得た。この導電性高分子層31は、
ドデシルベンゼンスルホン酸をドーパントとするポリピ
ロールからなる。
【0057】このアルミニウム箔の導電性高分子層31
(ポリピロール)の形成部分を取り巻くように、実施例
1と同様の方法で導電性物質の層30を形成し、銅箔か
らなる金属板40を取り付け、その金属板40の両端を
陰電極引き出し端子41,42とした。その後、実施例
1の方法でマスク樹脂を溶解させ、2つの陽電極引き出
し端子11,12を取り付けた。
【0058】得られたシールドストリップ線路型素子
は、アルミニウム箔からなる弁作用金属10を陽極、銅
箔からなる金属板40を陰極として容量を測定すると、
測定周波数120Hzで約375μFであり、誘電体酸
化皮膜20の表面が充分にポリピロールで被覆されてい
ることがわかった。
【0059】このシールドストリップ線路型素子の両端
に設けられた二組の電極引き出し端子11,12,4
1,42をネットワーク・アナライザに接続して電力透
過特性S21を測定したところ、1MHzから100MH
zまでの周波数範囲で−60dB以下であり、高速デジ
タル回路の電源デカップリング素子としてこのシールド
ストリップ線路型素子は従来のコンデンサに比べてはる
かに優れた特性を有することが分かった。
【0060】(実施例10)上述の図1及び図2に示し
たシールドストリップ線路型素子を製造する工程につい
て、図8を用いて順に説明する。
【0061】まず、図8(a)に示すように、コの字状
の金属箔である弁作用金属10を用意し、図8(b)に
示すように、コの字状に屈曲した両方の端部の近傍に、
絶縁物質60を設ける。この絶縁物質60は、後工程に
おいて溶液がはいあがることを防止する。次に、図8
(c)に示すように、弁作用金属10の表面に誘電体酸
化皮膜20を形成する目的で、5質量%のホウ酸アンモ
ニウム水溶液80を入れた容器を用意するとともに直流
電源70を用意し、直流電源70の陰極をホウ酸アンモ
ニウム水溶液80に、陽極71を弁作用金属10に接続
し、直流電圧を印加して陽極化成を行う。その際、絶縁
物資60の位置から図示下側の部分の弁作用金属10が
ホウ酸アンモニウム水溶液80に浸漬されるようにす
る。その結果、図8(d)に示すように、誘電体酸化皮
膜20が弁作用金属10の表面に形成される。
【0062】次に、このように誘電体酸化皮膜20が形
成された弁作用金属10を、図8(e)に示すように、
導電性物質を形成するための溶液90に浸漬する。その
結果、図8(f)に示すように、誘電体酸化皮膜20の
表面に導電性物質の層30が形成される。最後に、図8
(g)に示すように、金属板40を導電性物質30の表
面に取り付けることによって、シールドストリップ線路
型素子が完成する。
【0063】
【発明の効果】以上説明したように本発明は、誘電体酸
化皮膜を有する弁作用金属と、弁作用金属の周囲を取り
巻くようにその誘電体酸化皮膜を介して配置された導電
性物質の層と、弁作用金属の異なる位置に設けられた1
対の電極引き出し端子と、導電性物質の層の異なる位置
に設けられた1対の2つの電極引き出し端子とからシー
ルドストリップ線路型素子を構成することにより、高速
デジタル回路の電源デカップリング素子として従来のコ
ンデンサに比べてはるかに優れたシールドストリップ線
路型素子が得られる、という効果がある。また、細長い
形状の弁作用金属の両端を一方向に屈曲あるいは湾曲さ
せてコの字型やくの字型、U字型とすることにより、陽
極化成用の溶液や導電性材料の層を形成するための溶液
に浸漬するだけで簡便にシールドストリップ線路型素子
を製造することが可能となるという効果がある。
【図面の簡単な説明】
【図1】本発明の実施の一形態のシールドストリップ線
路型素子の構成を示す断面図である。
【図2】図1に示すシールドストリップ線路型素子の斜
視図である。
【図3】実施例2のシールドストリップ線路型素子の斜
視図である。
【図4】実施例3のシールドストリップ線路型素子の斜
視図である。
【図5】実施例4のシールドストリップ線路型素子の斜
視図である。
【図6】実施例5のシールドストリップ線路型素子を示
す平面図である。
【図7】図6のB−B’線での断面図である。
【図8】実施例10でのシールドストリップ線路型素子
の製造工程を示す図である。
【図9】従来の表面実装型フィルタの従来の一例を示す
断面図である。
【符号の説明】
10 弁作用金属 11,12 陽電極引き出し端子 20 誘電体酸化皮膜 30 導電性物質の層 31 導電性高分子層 32 導電性カーボンペースト 33 銀ペースト 40 金属板 41,42 陰電極引き出し端子 60 絶縁物質 70 直流電源 71 陽極 72 陰極 80 ホウ酸アンモニウム水溶液 90 溶液 110 第1誘電体シート 111 第1内部導体 112 第2内部導体 115 蛇行導体 120 第2誘電体シート 123,124 電気的に絶縁される間隔 125 接地導体 130 第3誘電体シート 151 第1信号用電極 152 第2信号用電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 正春 東京都港区芝五丁目7番1号 日本電気株 式会社内

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 誘電体酸化皮膜を有する弁作用金属と、 前記弁作用金属の異なる位置に設けられた1対の第1の
    電極引き出し端子と、 該弁作用金属の周囲を取り巻くようにその誘電体酸化皮
    膜を介して配置された導電性物質の層と、を有するシー
    ルドストリップ線路型素子。
  2. 【請求項2】 前記導電性物質の層が、導電性高分子の
    層を含む、請求項1に記載のシールドストリップ線路型
    素子。
  3. 【請求項3】 前記導電性高分子は、ポリピロール、ポ
    リチオフェン及びポリアニリンからなる群から選ばれた
    1以上の化合物、あるいは前記化合物の誘導体である、
    請求項2に記載のシールドストリップ線路型素子。
  4. 【請求項4】 前記導電性物質の層は、前記誘電体酸化
    皮膜側に設けられた前記導電性高分子の層と、前記導電
    性高分子の層上に形成された導電性ペースト層とを有す
    る、請求項2または3に記載のシールドストリップ線路
    型素子。
  5. 【請求項5】 前記導電性ペースト層に金属板が固着さ
    れている請求項4に記載のシールドストリップ線路型素
    子。
  6. 【請求項6】 前記1対の第1の電極引き出し端子に対
    応して1対の第2の電極引き出し端子が前記金属板に設
    けられている、請求項5に記載のシールドストリップ線
    路型素子。
  7. 【請求項7】 前記弁作用金属は、アルミニウム、タン
    タル及びニオブからなる群から選ばれた金属である、請
    求項1乃至6のいずれか1項に記載のシールドストリッ
    プ線路型素子。
  8. 【請求項8】 前記弁作用金属は、平板あるいは箔とし
    て形成され、相互に対向する1対の端部が前記平板ある
    いは箔の面内で同一方向に屈曲もしくは湾曲する形状を
    有し、前記1対の端部に対応して前記1対の第1の電極
    引き出し端子が設けられている、請求項1乃至7のいず
    れか1項に記載のシールドストリップ線路型素子。
  9. 【請求項9】 前記弁作用金属は、平板あるいは箔とし
    て形成され、相互に対向する1対の端部が前記平板ある
    いは箔の主面から同一方向に向かって立ち上がるような
    形状を有し、前記1対の端部に対応して前記1対の第1
    の電極引き出し端子が設けられている、請求項1乃至7
    のいずれか1項に記載のシールドストリップ線路型素
    子。
  10. 【請求項10】 前記弁作用金属は円筒もしくは円柱形
    状である請求項1乃至7のいずれか1項に記載のシール
    ドストリップ線路型素子。
  11. 【請求項11】 両端が同一方向に屈曲もしくは湾曲す
    る形状を有する弁作用金属を用い、 前記弁作用金属の前記両端の近傍にそれぞれ絶縁物質を
    設け、 前記弁作用金属のうち前記絶縁物質間の領域を化成用酸
    化剤に浸漬して化成により当該領域において誘電体酸化
    膜を前記弁作用金属の表面に形成し、 ついで、前記弁作用金属のうち前記絶縁物質間の領域を
    重合浴槽に浸漬して前記誘電体酸化膜を上に導電性物質
    の層を形成し、 前記導電性物質の層に金属板を取り付ける、 シールドストリップ線路型素子の製造方法。
JP2001311529A 2001-09-20 2001-10-09 シールドストリップ線路型素子及びその製造方法 Expired - Fee Related JP3674693B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001311529A JP3674693B2 (ja) 2001-10-09 2001-10-09 シールドストリップ線路型素子及びその製造方法
TW091121550A TWI279080B (en) 2001-09-20 2002-09-19 Shielded strip line device and method of manufacture thereof
DE10243795A DE10243795A1 (de) 2001-09-20 2002-09-20 Abgeschirmte Streifenleitervorrichtung und Herstellungsverfahren dafür
CNB021495408A CN100492897C (zh) 2001-09-20 2002-09-20 屏蔽带状线装置及其制造方法
US10/247,976 US6721171B2 (en) 2001-09-20 2002-09-20 Shielded strip line device and method of manufacture thereof
US10/701,587 US6873518B2 (en) 2001-09-20 2003-11-05 Shielded strip line device and method of manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001311529A JP3674693B2 (ja) 2001-10-09 2001-10-09 シールドストリップ線路型素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003124066A true JP2003124066A (ja) 2003-04-25
JP3674693B2 JP3674693B2 (ja) 2005-07-20

Family

ID=19130349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001311529A Expired - Fee Related JP3674693B2 (ja) 2001-09-20 2001-10-09 シールドストリップ線路型素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP3674693B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004023597A1 (ja) * 2002-09-04 2004-03-18 Nec Corporation ストリップ線路型素子、印刷配線基板積載部材、回路基板、半導体パッケージ、及びその形成方法
JP2006073791A (ja) * 2004-09-02 2006-03-16 Nec Tokin Corp 表面実装薄型コンデンサ
WO2008047777A1 (fr) * 2006-10-16 2008-04-24 Nec Corporation Élément capacitif hélicoïdal et son procédé de fabrication
US7545241B2 (en) 2004-03-11 2009-06-09 Nec Corporation Nanoparticle transmission line element and method of fabricating the same
JP2010021168A (ja) * 2008-07-08 2010-01-28 Rubycon Corp キャパシタ
US8441774B2 (en) 2007-03-08 2013-05-14 Nec Corporation Capacitance element, printed circuit board, semiconductor package, and semiconductor circuit

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004023597A1 (ja) * 2002-09-04 2004-03-18 Nec Corporation ストリップ線路型素子、印刷配線基板積載部材、回路基板、半導体パッケージ、及びその形成方法
US7315226B2 (en) 2002-09-04 2008-01-01 Nec Corporation Strip line device, printed wiring board mounting member, circuit board, semiconductor package, and method of forming same
US7545241B2 (en) 2004-03-11 2009-06-09 Nec Corporation Nanoparticle transmission line element and method of fabricating the same
JP2006073791A (ja) * 2004-09-02 2006-03-16 Nec Tokin Corp 表面実装薄型コンデンサ
WO2008047777A1 (fr) * 2006-10-16 2008-04-24 Nec Corporation Élément capacitif hélicoïdal et son procédé de fabrication
JPWO2008047777A1 (ja) * 2006-10-16 2010-02-25 日本電気株式会社 螺旋状容量素子及びその製造方法
US8279578B2 (en) 2006-10-16 2012-10-02 Nec Corporation Helical capacitor and manufacturing method thereof
US8441774B2 (en) 2007-03-08 2013-05-14 Nec Corporation Capacitance element, printed circuit board, semiconductor package, and semiconductor circuit
JP2010021168A (ja) * 2008-07-08 2010-01-28 Rubycon Corp キャパシタ

Also Published As

Publication number Publication date
JP3674693B2 (ja) 2005-07-20

Similar Documents

Publication Publication Date Title
US6873518B2 (en) Shielded strip line device and method of manufacture thereof
JP3157748B2 (ja) 導電性高分子を用いた固体電解コンデンサ及びその製造方法
US7315226B2 (en) Strip line device, printed wiring board mounting member, circuit board, semiconductor package, and method of forming same
JP2765462B2 (ja) 固体電解コンデンサおよびその製造方法
TWI478189B (zh) 固體電解電容器及其製造方法
JP2003101311A (ja) シールドストリップ線路型素子
JP4944359B2 (ja) 固体電解コンデンサ及びその製造方法
JP3674693B2 (ja) シールドストリップ線路型素子及びその製造方法
JP3454715B2 (ja) 固体電解コンデンサの製造方法
US7242265B2 (en) Element of parallel flat plate line type, a circuit board
JPH10247612A (ja) 固体電解コンデンサ
JP2004087713A (ja) アルミニウム固体電解コンデンサ
JP3201466B2 (ja) 導電性高分子端子および固体電解コンデンサ
JP2005033813A (ja) シールドスリップ線路型素子
JP2004158577A (ja) 積層型大面積アルミ固体電解コンデンサの製造方法及び該方法によるコンデンサ
JP2696982B2 (ja) 固体電解コンデンサ
KR100753612B1 (ko) 고체 전해 커패시터 및 그 제조방법
JP3206776B2 (ja) 固体電解コンデンサの製造方法
JPH03228305A (ja) アルミニウム固体電解コンデンサの製造方法
JPH05217808A (ja) 固体電解コンデンサ及びその製造方法
JP2010213017A (ja) ローパスフィルタ
JPH0494108A (ja) 固体電解コンデンサの製造方法
JP2765437B2 (ja) 固体電解コンデンサの製造方法
JPH0645200A (ja) 固体電解コンデンサ
JP2003092232A (ja) 固体電解コンデンサの製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20041201

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050419

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100513

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120513

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120513

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130513

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees