JP2003115495A - Epitaxial wafer for hetero junction bipolar transistor and hetero junction bipolar transistor - Google Patents

Epitaxial wafer for hetero junction bipolar transistor and hetero junction bipolar transistor

Info

Publication number
JP2003115495A
JP2003115495A JP2001309805A JP2001309805A JP2003115495A JP 2003115495 A JP2003115495 A JP 2003115495A JP 2001309805 A JP2001309805 A JP 2001309805A JP 2001309805 A JP2001309805 A JP 2001309805A JP 2003115495 A JP2003115495 A JP 2003115495A
Authority
JP
Japan
Prior art keywords
layer
gaas
bipolar transistor
emitter
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001309805A
Other languages
Japanese (ja)
Inventor
Takeshi Meguro
健 目黒
Takashi Takeuchi
隆 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2001309805A priority Critical patent/JP2003115495A/en
Publication of JP2003115495A publication Critical patent/JP2003115495A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain an HBT structure in which a current amplification factor βis not lowered even when a sub-collector layer of the HBT is doped by a high concentration of dopant exceeding 3×10<18> cm<-3> . SOLUTION: The epitaxial wafer for an AlGaAs or InGaP HBT is provided. The HBT using the epitaxial layer comprises a GaAs spacer layer 12 filled with a triethyl gallium (TEG) as a Ga source between a semi-insulating GaAs substrate 1 and GaAs sub-collector layers 2, 12.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、ヘテロ接合バイポ
ーラトランジスタ(HBT)用エピタキシャルウェハ及
びヘテロ接合バイポーラトランジスタの電流増幅率βの
改善に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an epitaxial wafer for a heterojunction bipolar transistor (HBT) and improvement of the current amplification factor β of the heterojunction bipolar transistor.

【0002】[0002]

【従来の技術】エミッタ・ベース接合にヘテロ接合を用
いたヘテロ接合バイポーラトランジスタ(HBT)は、
エミッタ層のバンドギャップがベース層のバンドギャッ
プよりも広いことにより、エミッタ注入効率を高くする
ことができるため、超高速、高出力デバイスとしての利
用が期待されている。特に、AlGaAs/GaAsを
材料とするHBTは、高速性・高電流駆動能力に優れて
いるため、携帯電話や光通信用の高速電子デバイスとし
て開発が盛んに行われている。
2. Description of the Related Art A heterojunction bipolar transistor (HBT) using a heterojunction as an emitter-base junction is
Since the bandgap of the emitter layer is wider than the bandgap of the base layer, the emitter injection efficiency can be increased, and therefore it is expected to be used as an ultrahigh-speed, high-power device. In particular, HBTs made of AlGaAs / GaAs are excellent in high-speed and high-current driving capability, and therefore have been actively developed as high-speed electronic devices for mobile phones and optical communications.

【0003】従来、HBTでは微細化によるエミッタ電
極のコンタクト面積の縮小がコンタクト抵抗の増大を招
き、期待通りの高速化が計られないという問題があった
ことから、このエミッタコンタクト抵抗を低減するため
に、バンドギャップの狭いInGaAs層を高濃度にド
ーピングしてエミッタ領域の上部にエピタキシャル成長
し、エミッタコンタクト層とすることにより、エミッタ
電極金属との間のバリアハイトを実質的にほとんど無く
すようにしている。
Conventionally, in the HBT, the reduction in the contact area of the emitter electrode due to the miniaturization leads to the increase in the contact resistance, and there is a problem that the expected high speed cannot be achieved. Therefore, in order to reduce the emitter contact resistance. In addition, an InGaAs layer having a narrow band gap is doped at a high concentration and is epitaxially grown on the upper portion of the emitter region to form an emitter contact layer, so that the barrier height between the metal and the emitter electrode is substantially eliminated.

【0004】この技術を用いた従来のAlGaAs/G
aAs系HBTのウェハ構造の一例を図5に示す。図5
において半絶縁性(S.I)GaAs基板1上に、n+
型GaAsサブコレクタ層2(厚さ500nm、キャリ
ア濃度5×1018cm-3)、n -型GaAsコレクタ層3
(厚さ500nm、キャリア濃度2×1016cm-3)、p
+型GaAsベース層4(厚さ70nm、キャリア濃度
が4×1019cm-3)、エミッタ層5及びエミッタコンタ
クト層6が積層されている。なお、S.Iとは半絶縁性
(semi insulation)の意である。エミッタ層5は、n
型Al0.3Ga0. 7As層5a(Siドープによるキャリ
ア濃度5×1017cm-3、厚さ100nm)と、n型Al
xGa1-xAs(x=0.3→0)グレーデッド層5b
(AlAs混晶比xを0.3から0まで徐々に減少させ
て成長した、厚さ約50nm、Siドープによるキャリ
ア濃度5×1017cm-3から5×1018cm-3)とから構成
されている。エミッタコンタクト層6は、n+型GaA
s層6a(厚さ100nm、Siドープによるキャリア
濃度5×1018cm-3)と、n+型InyGa1-yAs(y
=0→0.5)グレーデッド層6b(厚さ50nm、S
eドープによるキャリア濃度が1×1019cm-3から4×
1019cm-3)と、n+型In0.5Ga0.5As層6c(ノ
ンアロイオーミックコンタクト層)(厚さ50nm、S
eドープによるキャリア濃度4×1019cm-3)とから構
成されている。このエミッタコンタクト層6は、エミッ
タ層5とエミッタ電極(図示せず)とのコンタクト抵抗
を低減させるものであるため、構成材料として、エミッ
タ電極との接触抵抗が低く、しかもシート抵抗の低いI
nGaAsが用いられる。上記n+型InyGa1-yAs
グレーデット層6bは、InAs混晶比yを下面から上
面にかけて0から0.5まで徐々に増加させた構造とな
っている。
Conventional AlGaAs / G using this technique
An example of the wafer structure of the aAs-based HBT is shown in FIG. Figure 5
On a semi-insulating (SI) GaAs substrate 1 at+
Type GaAs subcollector layer 2 (thickness 500 nm, carrier
Oh concentration 5 × 1018cm-3), N -Type GaAs collector layer 3
(Thickness 500 nm, carrier concentration 2 × 1016cm-3), P
+Type GaAs base layer 4 (thickness 70 nm, carrier concentration
Is 4 × 1019cm-3), The emitter layer 5 and the emitter contour
The cut layer 6 is laminated. In addition, S. I is semi-insulating
(Semi insulation). The emitter layer 5 is n
Type Al0.3Ga0. 7As layer 5a (carrying by Si doping)
Oh concentration 5 × 1017cm-3, Thickness 100 nm) and n-type Al
xGa1-xAs (x = 0.3 → 0) graded layer 5b
(AlAs mixed crystal ratio x is gradually decreased from 0.3 to 0
Carried by Si-doping with a thickness of about 50 nm.
Oh concentration 5 × 1017cm-3From 5 × 1018cm-3) And consist of
Has been done. The emitter contact layer 6 is n+Type GaA
s layer 6a (thickness 100 nm, Si-doped carrier)
Concentration 5 × 1018cm-3) And n+Type InyGa1-yAs (y
= 0 → 0.5) Graded layer 6b (thickness 50 nm, S
Carrier concentration by e-doping is 1 × 1019cm-3From 4x
1019cm-3) And n+Type In0.5Ga0.5As layer 6c (no
Alloy ohmic contact layer) (thickness 50 nm, S
Carrier concentration of 4 × 10 by e-doping19cm-3) And
Is made. This emitter contact layer 6 is
Resistance between the contact layer 5 and the emitter electrode (not shown)
Since it reduces the
The contact resistance with the electrode is low and the sheet resistance is low.
nGaAs is used. Above n+Type InyGa1-yAs
The graded layer 6b has an InAs mixed crystal ratio y of from the bottom to the top.
The structure gradually increases from 0 to 0.5 over the surface.
ing.

【0005】このように、従来ではエミッタ層やベース
層に着目して、これらの結晶性やその界面を改善するこ
とにより、ヘテロ接合バイポーラトランジスタ(HB
T)の電流増幅率βを向上させる試みが主に行われてき
た。従って、ベース層よりも下にあるコレクタ層やサブ
コレクタ層について、これらの結晶性と電流増幅率βと
の関係については、あまりよく研究されていなかった。
As described above, in the related art, the heterojunction bipolar transistor (HB) is obtained by focusing on the emitter layer and the base layer and improving the crystallinity and the interface thereof.
Attempts have been mainly made to improve the current amplification factor β of T). Therefore, the relationship between the crystallinity and the current amplification factor β of the collector layer and the subcollector layer below the base layer has not been well studied.

【0006】[0006]

【発明が解決しようとする課題】最近になりサブコレク
タ層のドーピング濃度がβにかなり影響を与えることが
わかってきた。HBTのような縦構造のデバイスでは、
配線を引き出すための電極の面積がかなり制限される。
よって十分に低いコンタクト抵抗を得るためには、サブ
コレクタ層をかなり高濃度にn型ドーピングする必要が
ある。
Recently, it has been found that the doping concentration of the subcollector layer has a great influence on β. In vertical devices such as HBT,
The area of the electrode for drawing out the wiring is considerably limited.
Therefore, in order to obtain a sufficiently low contact resistance, it is necessary to dope the sub-collector layer with a considerably high concentration.

【0007】ところが、サブコレクタ層のキャリア濃度
が3×1018cm-3を越えると、極端に電流増幅率βが低
下することが明らかになってきた。
However, it has become clear that when the carrier concentration of the subcollector layer exceeds 3 × 10 18 cm -3 , the current amplification factor β extremely decreases.

【0008】この解決策として、例えば特開平11−6
7785号公報では、サブコレクタ層を第1〜第3サブ
コレクタ層の積層構造とすることを提案している。すな
わち、GaAs基板側の第1サブコレクタ層のキャリア
濃度を高くして、その上にコレクタ電極を形成する。ま
た、第1サブコレクタ層の上に、GaAs基板と格子定
数が異なる単層またはGaAs基板と格子定数が異なる
層を含む積層構造体からなる第2サブコレクタ層を形成
して、第1サブコレクタ層の結晶欠陥が第3サブコレク
タ層乃至ベース層に伝搬するのを防ぐ。さらに、第2サ
ブコレクタ層の上に第3サブコレクタ層を形成し、その
キャリア濃度を第1サブコレクタ層のキャリア濃度より
も低くして、結晶欠陥を少なくし、その上にベース層を
形成する。
As a solution to this, for example, Japanese Patent Laid-Open No. 11-6
Japanese Patent No. 7785 proposes that the subcollector layer has a laminated structure of first to third subcollector layers. That is, the carrier concentration of the first subcollector layer on the GaAs substrate side is increased and the collector electrode is formed thereon. A second subcollector layer, which is a single layer having a lattice constant different from that of the GaAs substrate or a laminated structure including a layer having a lattice constant different from that of the GaAs substrate, is formed on the first subcollector layer. The crystal defects of the layer are prevented from propagating to the third subcollector layer or the base layer. Further, a third subcollector layer is formed on the second subcollector layer, and its carrier concentration is made lower than that of the first subcollector layer to reduce crystal defects, and a base layer is formed thereon. To do.

【0009】このような3層構造のサブコレクタ層によ
れば、コレクタ電極のコンタクト抵抗を小さくすること
ができるとともに、結晶欠陥のベース層への伝搬を防い
で、電流ゲインの低下を防ぐことが期待できる。
According to the sub-collector layer having such a three-layer structure, it is possible to reduce the contact resistance of the collector electrode, prevent the propagation of crystal defects to the base layer, and prevent the decrease of the current gain. Can be expected.

【0010】しかしながら、この方法では、サブコレク
タ層を第1〜第3サブコレクタ層の積層構造とした上、
そのキャリア濃度を制御しなければならない。
However, according to this method, the subcollector layer has a laminated structure of first to third subcollector layers, and
The carrier concentration must be controlled.

【0011】そこで、本発明の目的は、上記課題を解決
し、サブコレクタ層自体を3層の積層構造とすることを
要することなしに、サブコレクタ層に3×1018cm-3
越えてドーピングしても電流増幅率βが低下しない構造
が得られるヘテロ接合バイポーラトランジスタ用エピタ
キシャルウェハ及びヘテロ接合バイポーラトランジスタ
を提供することにある。
Therefore, an object of the present invention is to solve the above problems and to make the sub-collector layer exceed 3 × 10 18 cm -3 without requiring the sub-collector layer itself to have a laminated structure of three layers. It is an object of the present invention to provide an epitaxial wafer for a heterojunction bipolar transistor and a heterojunction bipolar transistor in which a structure in which the current amplification factor β does not decrease even when doped is obtained.

【0012】[0012]

【課題を解決するための手段】上記目的を達成するた
め、本発明は、次のように構成したものである。
In order to achieve the above object, the present invention is configured as follows.

【0013】請求項1に記載の発明は、AlGaAs系
HBT用エピタキシャルウェハを特定したものである。
すなわち、GaAs(ガリウム砒素)基板上に、金属電
極とのオーミックコンタクトを形成するn型の伝導を示
すGaAs結晶からなるサブコレクタ層と、ベース層か
ら電子を引き抜くn型の伝導を示すGaAs結晶からな
るコレクタ層と、電子の流れを制御するp型の伝導を示
すGaAs結晶又はInGaAs(インジウムガリウム
砒素)結晶又はAlGaAs(アルミニウムガリウム砒
素)結晶からなるベース層と、前述ベース層に対してヘ
テロ接合を形成し、電子をベース層へ注入しベース層か
らの正孔の注入を抑止するn型の伝導を示すAlGaA
s結晶からなるエミッタ層と、金属電極とオーミックコ
ンタクトを形成するn型の伝導を示すInGaAs結晶
からなるエミッタコンタクト層とを順次積層して構成さ
れるヘテロ接合バイポーラトランジスタ用エピタキシャ
ルウェハにおいて、上記基板とサブコレクタ層との間に
トリエチルガリウム(TEG)をGa源としたGaAs
スペーサ層を設けたことを特徴とする。
The invention according to claim 1 specifies an AlGaAs-based epitaxial wafer for HBT.
That is, on a GaAs (gallium arsenide) substrate, a subcollector layer made of a GaAs crystal that exhibits ohmic contact with a metal electrode and showing n-type conduction, and a GaAs crystal showing n-type conduction that draws electrons from the base layer are formed. And a base layer made of a GaAs crystal, an InGaAs (indium gallium arsenide) crystal, or an AlGaAs (aluminum gallium arsenide) crystal that exhibits p-type conduction that controls the flow of electrons, and a heterojunction to the base layer. AlGaA that forms and injects electrons into the base layer and suppresses the injection of holes from the base layer and exhibits n-type conduction
An epitaxial wafer for a heterojunction bipolar transistor, which is formed by sequentially stacking an emitter layer made of s crystal and an emitter contact layer made of InGaAs crystal showing an n-type conduction forming an ohmic contact with a metal electrode. GaAs using triethylgallium (TEG) as a Ga source between the subcollector layer
A feature is that a spacer layer is provided.

【0014】請求項2に記載の発明は、InGaP系H
BT用エピタキシャルウェハを特定したものである。す
なわち、GaAs基板上に、金属電極とのオーミックコ
ンタクトを形成するn型の伝導を示すGaAs結晶から
なるサブコレクタ層と、ベース層から電子を引き抜くn
型の伝導を示すGaAs結晶からなるコレクタ層と、電
子の流れを制御するp型の伝導を示すGaAs結晶又は
InGaAs結晶又はAlGaAs結晶からなるベース
層と、前述ベース層に対してヘテロ接合を形成し、電子
をベース層へ注入しベース層からの正孔の注入を抑止す
るn型の伝導を示すInGaP(インジウムガリウムリ
ン)結晶からなるエミッタ層と、金属電極とオーミック
コンタクトを形成するn型の伝導を示すInGaAs結
晶からなるエミッタコンタクト層とを順次積層して構成
されるヘテロ接合バイポーラトランジスタ用エピタキシ
ャルウェハにおいて、上記基板とサブコレクタ層との間
にトリエチルガリウム(TEG)をGa源としたGaA
sスペーサ層を設けたことを特徴とする。
The invention according to claim 2 is the InGaP-based H
The BT epitaxial wafer is specified. That is, on a GaAs substrate, a subcollector layer made of a GaAs crystal exhibiting n-type conduction that forms an ohmic contact with a metal electrode, and an electron n is extracted from the base layer.
A collector layer made of a GaAs crystal exhibiting p-type conductivity, a base layer made of a GaAs crystal, an InGaAs crystal, or an AlGaAs crystal exhibiting p-type conductivity for controlling electron flow, and a heterojunction is formed with respect to the base layer. , An emitter layer made of InGaP (indium gallium phosphide) crystal exhibiting n-type conduction for injecting electrons into the base layer and suppressing injection of holes from the base layer, and n-type conduction for forming ohmic contact with the metal electrode. In an epitaxial wafer for a heterojunction bipolar transistor, which is formed by sequentially stacking an emitter contact layer made of InGaAs crystal shown in FIG. 1, GaA using triethylgallium (TEG) as a Ga source between the substrate and the subcollector layer.
An s spacer layer is provided.

【0015】上記AlGaAs系HBT用又はInGa
P系HBT用エピタキシャルウェハにおいては、上記ト
リエチルガリウム(TEG)をGa源としたGaAsス
ペーサ層はその厚さが少なくとも2nm以上で有ること
が好ましい(請求項3)。
For AlGaAs HBT or InGa
In the P-based HBT epitaxial wafer, it is preferable that the GaAs spacer layer using triethylgallium (TEG) as a Ga source has a thickness of at least 2 nm or more (claim 3).

【0016】上記スペーサ層、サブコレクタ層、コレク
タ層、ベース層、エミッタ層及びエミッタコンタクト層
はMOVPE法で形成することができる(請求項5)。
The spacer layer, the subcollector layer, the collector layer, the base layer, the emitter layer and the emitter contact layer can be formed by the MOVPE method (claim 5).

【0017】<発明の要点>本発明の要点は、AlGa
As系HBT用又はInGaP系HBT用エピタキシャ
ルウェハ及びこれを用いたHBTにおいて、半絶縁性G
aAs基板とGaAsサブコレクタ層との間にトリエチ
ルガリウム(TEG)をGa源としたGaAsスペーサ
層を入れた構造としたことにある。かかる構造とする
と、図2に示すように、サブコレクタ層に3×1018cm
-3を越えてドーピングしても電流増幅率βが低下しな
い。またこの構造はMOVPE法で比較的簡単に形成す
ることができる。
<Main Points of the Invention> The main point of the present invention is that AlGa
In the epitaxial wafer for As-based HBT or InGaP-based HBT and the HBT using the same, semi-insulating G
This is to have a structure in which a GaAs spacer layer using triethylgallium (TEG) as a Ga source is inserted between the aAs substrate and the GaAs subcollector layer. With such a structure, as shown in FIG. 2, the sub-collector layer is 3 × 10 18 cm 2.
Even if the doping exceeds -3 , the current amplification factor β does not decrease. Further, this structure can be formed relatively easily by the MOVPE method.

【0018】またGaAsスペーサ層の厚さについては
少なくとも2nm以上とする。その理由は、図3に示す
ように、GaAsスペーサがない場合には電流増幅率β
が110程度であるが、GaAsスペーサが1nm入る
と電流増幅率βの向上が見られ、厚さ2nmで電流増幅
率βの確実な向上を達成できるためである。また、5n
mで電流増幅率βが150となり、以降厚くなっても電
流増幅率βは変わらなくなるため、GaAsスペーサ層
の厚さは最適には5nm以上の厚さとするのがよい。
The thickness of the GaAs spacer layer is at least 2 nm or more. The reason is that, as shown in FIG. 3, when the GaAs spacer is not provided, the current amplification factor β
This is because the current amplification factor β is improved when the GaAs spacer is 1 nm, and the current amplification factor β can be reliably improved when the thickness is 2 nm. Also, 5n
The current amplification factor β becomes 150 at m, and the current amplification factor β does not change even if the thickness increases thereafter. Therefore, the thickness of the GaAs spacer layer is optimally 5 nm or more.

【0019】[0019]

【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。
BEST MODE FOR CARRYING OUT THE INVENTION The present invention will be described below based on the illustrated embodiments.

【0020】<実施形態1>図1に本発明の第1の実施
形態に係るAlGaAs/GaAs系HBT用エピタキ
シャルウェハの構造の一例を示す。これは半絶縁性Ga
As基板1とGaAsサブコレクタ層との間に、トリエ
チルガリウム(TEG)をGa源としたGaAsスペー
サ層12が5nm入った構造となっている点で、図5に
示した従来のHBT用エピタキシャルウェハと構造が異
なる。
<Embodiment 1> FIG. 1 shows an example of the structure of an AlGaAs / GaAs-based HBT epitaxial wafer according to a first embodiment of the present invention. This is semi-insulating Ga
The conventional HBT epitaxial wafer shown in FIG. 5 has a structure in which a GaAs spacer layer 12 using triethylgallium (TEG) as a Ga source is inserted to a thickness of 5 nm between the As substrate 1 and the GaAs subcollector layer. And the structure is different.

【0021】図1において半絶縁性GaAs基板1上に
は、トリエチルガリウム(TEG)をGa源とした厚さ
5nmのGaAs層12が形成される。さらにその上
に、厚さ500nm、キャリア濃度5×1018cm-3のn
+型GaAsサブコレクタ層2と、厚さ500nm、キ
ャリア濃度2×1016cm-3のn-型GaAsコレクタ層
3が順次積層され、その上に、Cドープによるキャリア
濃度が4×1019cm-3、厚さ70nmのp+型GaAs
ベース層4が積層される。
In FIG. 1, a GaAs layer 12 having a thickness of 5 nm is formed on a semi-insulating GaAs substrate 1 using triethylgallium (TEG) as a Ga source. On top of that, n with a thickness of 500 nm and a carrier concentration of 5 × 10 18 cm −3
A + -type GaAs subcollector layer 2 and an n -type GaAs collector layer 3 having a thickness of 500 nm and a carrier concentration of 2 × 10 16 cm −3 are sequentially stacked, and a C-doped carrier concentration of 4 × 10 19 cm 3 is formed thereon. -3 , 70 nm thick p + type GaAs
The base layer 4 is laminated.

【0022】このベース層4の上には、エミッタ層5と
して、Siドープによるキャリア濃度5×1017cm-3
厚さ100nmのn型Al0.3Ga0.7As層5aと、こ
の層5aの上にAlAs混晶比xを0.3から0まで徐
々に減少させて成長した、厚さ約50nm、Siドープ
によるキャリア濃度5×1017cm-3から5×1018cm -3
のn+型AlxGa1-xAsグレーデッド層5bとが積層
される。
An emitter layer 5 and an emitter layer 5 are formed on the base layer 4.
Then, the carrier concentration by Si doping is 5 × 10.17cm-3,
100 nm thick n-type Al0.3Ga0.7As layer 5a
The AlAs mixed crystal ratio x is gradually changed from 0.3 to 0 on the layer 5a of
About 50 nm thick, Si doped
Carrier concentration by 5 × 1017cm-3From 5 × 1018cm -3
N+Type AlxGa1-xLayered with As graded layer 5b
To be done.

【0023】更に、このエミッタ層5の上には、エミッ
タコンタクト層6として、厚さ100nm、Siドープ
によるキャリア濃度5×1018cm-3のn+型GaAs層
6aと、この層6aの上に形成された厚さ50nm、S
eドープによるキャリア濃度が1×1019cm-3から4×
1019cm-3のn+型InyGa1-yAs(y=0→0.
5)グレーデッド層6bと、このグレーデッド層6bの
上に形成された厚さ50nm、Seドープによるキャリ
ア濃度4×1019cm-3のn+型In0.5Ga0.5As層6
c(ノンアロイ層)とが、順に積層されている。上記n
+型InyGa1-yAsグレーデット層6bは、In As
混晶比yを下面から上面にかけて0から0.5まで徐々
に増加させた構造となっている。
Further, on the emitter layer 5, an n + type GaAs layer 6a having a thickness of 100 nm and a carrier concentration of 5 × 10 18 cm -3 by Si doping is formed as an emitter contact layer 6, and on this layer 6a. 50nm thick, S
Carrier concentration by e-doping is from 1 × 10 19 cm -3 to 4 ×
10 19 cm −3 n + type In y Ga 1-y As (y = 0 → 0.
5) Graded layer 6b and n + type In 0.5 Ga 0.5 As layer 6 formed on the graded layer 6b and having a carrier concentration of 4 × 10 19 cm −3 by Se doping having a thickness of 50 nm.
c (non-alloy layer) are sequentially stacked. Above n
The + type In y Ga 1-y As graded layer 6b is made of In As
The structure is such that the mixed crystal ratio y is gradually increased from 0 to 0.5 from the lower surface to the upper surface.

【0024】これらのスペーサ層12、サブコレクタ層
2、コレクタ層3、ベース層4、エミッタ層5及びエミ
ッタコンタクト層6は、MOVPE法で成長される。
The spacer layer 12, the subcollector layer 2, the collector layer 3, the base layer 4, the emitter layer 5 and the emitter contact layer 6 are grown by the MOVPE method.

【0025】上記したように、本実施形態のヘテロ接合
バイポーラトランジスタ用エピタキシャルウェハは、半
絶縁性GaAs基板1とサブコレクタ層2との間にGa
Asスペーサ層12が5nm入った構造となっている。
As described above, the epitaxial wafer for the heterojunction bipolar transistor of this embodiment has the Ga between the semi-insulating GaAs substrate 1 and the subcollector layer 2.
The structure is such that the As spacer layer 12 is 5 nm.

【0026】本実施形態の構造(図1)と従来の構造
(図5:GaAsスペーサ層12が無い以外図1と同
じ)で、電流増幅率βのサブコレクタ層ドーピング濃度
依存性を比較するため、両者共サブコレクタ層2のキャ
リア濃度を変化させたサンプルを作製した。
To compare the dependency of the current amplification factor β on the doping concentration of the sub-collector layer between the structure of this embodiment (FIG. 1) and the conventional structure (FIG. 5: same as FIG. 1 except that the GaAs spacer layer 12 is not provided). Samples were prepared in which the carrier concentration of the sub-collector layer 2 was changed in both cases.

【0027】プロセスによりエミッタサイズ100ミク
ロン角の評価HBTを作製し、エミッタの電流密度10
3A/cm2での電流増幅率βを比較した。図2にサブコレ
クタのキャリア濃度とβの関係を示す。
An evaluation HBT having an emitter size of 100 μm was manufactured by a process, and the emitter current density was 10
The current amplification factors β at 3 A / cm 2 were compared. FIG. 2 shows the relationship between the carrier concentration of the subcollector and β.

【0028】従来品では、サブコレクタのキャリア濃度
が3×1018cm-3を越えたあたりから電流増幅率βが低
下していくが、一方、本実施形態品では、サブコレクタ
のキャリア濃度が3×1018cm-3を越えても電流増幅率
βがほとんど低下せず一定で、且つ高い電流増幅率βを
保っている。
In the conventional product, the current amplification factor β decreases from when the carrier concentration of the subcollector exceeds 3 × 10 18 cm -3 . On the other hand, in the product of this embodiment, the carrier concentration of the subcollector is reduced. Even if it exceeds 3 × 10 18 cm −3 , the current amplification factor β remains almost constant and maintains a high current amplification factor β.

【0029】電流増幅率βとHBTの信頼性には関係が
あり、同じ構造では電流増幅率βが高いほど、信頼性が
向上することが分かっている。よって本発明により高濃
度にドーピングされたサブコレクタ層を有する構造でも
電流増幅率βを大幅に向上させることが可能になり、H
BT素子の信頼性の向上もかなり期待できると言える。
It has been found that the current amplification factor β and the reliability of the HBT are related to each other, and that the reliability is improved as the current amplification factor β is higher in the same structure. Therefore, according to the present invention, it is possible to significantly improve the current amplification factor β even in the structure having the highly-doped subcollector layer.
It can be said that the reliability of the BT element can be considerably improved.

【0030】次に、GaAsスペーサ層12の厚さの適
正範囲について述べる。図3に、GaAsスペーサ層1
2の厚さと電流増幅率βの関係を調べた結果を示す。サ
ブコレクタ層2のキャリア濃度は5×1018cm-3とし
た。GaAsスペーサ層12がないと電流増幅率βは1
10程度であるが、GaAsスペーサ層12が1nm入
ると電流増幅率βの向上が見られ、2nmになると確実
な電流増幅率βの向上が図られ、5nmで電流増幅率β
が150となり、以降厚くなっても電流増幅率βは変わ
らず150程度であった。今回の実験ではGaAsスペ
ーサの厚さの上限については求めることが出来なかっ
た。
Next, the proper range of the thickness of the GaAs spacer layer 12 will be described. In FIG. 3, the GaAs spacer layer 1
2 shows the result of examining the relationship between the thickness of No. 2 and the current amplification factor β. The carrier concentration of the subcollector layer 2 was 5 × 10 18 cm −3 . Without the GaAs spacer layer 12, the current amplification factor β is 1.
Although it is about 10, the current amplification factor β is improved when the GaAs spacer layer 12 is 1 nm, and the current amplification factor β is surely improved when the GaAs spacer layer 12 is 2 nm, and the current amplification factor β is increased at 5 nm.
Was 150, and the current amplification factor β was about 150 even if the thickness increased thereafter. In this experiment, the upper limit of the thickness of the GaAs spacer could not be obtained.

【0031】<実施形態2>図4に本発明の第2の実施
形態に係るInGaP/GaAs系HBTの構造の一例
を示す。このHBTも、半絶縁性GaAs基板1とサブ
コレクタ層2との間に、トリエチルガリウム(TEG)
をGa源としたGaAsスペーサ層12を5nm入れた
構造となっている。
<Embodiment 2> FIG. 4 shows an example of the structure of an InGaP / GaAs HBT according to a second embodiment of the present invention. This HBT also includes triethylgallium (TEG) between the semi-insulating GaAs substrate 1 and the subcollector layer 2.
The structure is such that the GaAs spacer layer 12 using Ga as a Ga source is inserted to a thickness of 5 nm.

【0032】このInGaP/GaAs系HBTは、半
絶縁性GaAs基板1上に、トリエチルガリウム(TE
G)をGa源とした厚さ5nmのGaAsスペーサ層1
2が積層され、その上に金属電極(コレクタ電極7)と
のオーミックコンタクトを形成するn+型GaAsサブ
コレクタ層22(厚さ500nm、キャリア濃度5×1
18cm-3)と、ベース層から電子を引き抜くn-型Ga
Asコレクタ層23(厚さ500nm、キャリア濃度2
×1016cm-3)と、金属電極(ベース電極8)が設けら
れ電子の流れを制御するp+型GaAsベース層24
と、該ベース層に対してヘテロ接合を形成するn型In
GaPエミッタ層25と、金属電極(エミッタ電極9)
とオーミックコンタクトを形成するエミッタコンタクト
層26とを順次積層して構成される。エミッタコンタク
ト層26はn+型GaAsエミッタコンタクト層26b
とn+型InGaAsノンアロイ層26aとから成る。
This InGaP / GaAs-based HBT has triethylgallium (TE) on a semi-insulating GaAs substrate 1.
G) with a Ga source of 5 nm thick GaAs spacer layer 1
N 2 -type GaAs sub-collector layer 22 (thickness: 500 nm, carrier concentration: 5 × 1) on which an ohmic contact with a metal electrode (collector electrode 7) is formed.
0 18 cm -3 ), and n -type Ga that pulls out electrons from the base layer
As collector layer 23 (thickness 500 nm, carrier concentration 2
X 10 16 cm -3 ) and a p + -type GaAs base layer 24 provided with a metal electrode (base electrode 8) to control the flow of electrons
And n-type In forming a heterojunction with the base layer
GaP emitter layer 25 and metal electrode (emitter electrode 9)
And an emitter contact layer 26 forming an ohmic contact are sequentially laminated. The emitter contact layer 26 is an n + type GaAs emitter contact layer 26b.
And an n + type InGaAs non-alloy layer 26a.

【0033】かかる構成のヘテロ接合バイポーラトラン
ジスタにおいても、半絶縁性GaAs基板1とGaAs
サブコレクタ層22との間にトリエチルガリウム(TE
G)をGa源としたGaAsスペーサ層12を設けてい
ることから、サブコレクタ層に3×1018cm-3を越えて
ドーピングしても電流増幅率βが低下しない構造が得ら
れる。
Also in the heterojunction bipolar transistor having such a structure, the semi-insulating GaAs substrate 1 and the GaAs
Between the subcollector layer 22 and triethylgallium (TE
Since the GaAs spacer layer 12 using G) as the Ga source is provided, a structure in which the current amplification factor β does not decrease even if the sub-collector layer is doped to exceed 3 × 10 18 cm -3 can be obtained.

【0034】上記第1及び第2の実施形態では、GaA
sスペーサ層12のキャリアタイプについて、ノンイン
テンショナリードープのものを用いたが、n型やp型に
ドーピングしたものでも同様に効果があった。また、上
記実施形態では、サブコレクタ層2、22のドーパント
について、n型のドーパントにSiを用いたが、Seを
用いた場合でも同様な現象が生じ、GaAsスペーサに
より電流増幅率βの改善が見られた。
In the above first and second embodiments, GaA
As the carrier type of the s spacer layer 12, a non-intentionally doped carrier type was used, but an n-type or p-type doped carrier type was also effective. Further, in the above-described embodiment, as the dopant of the sub-collector layers 2 and 22, Si is used as the n-type dopant, but the same phenomenon occurs even when Se is used, and the current amplification factor β is improved by the GaAs spacer. I was seen.

【0035】また上記第1及び第2の実施形態では、ベ
ース層4、24をp+型GaAs結晶で構成したが、I
nGaAs結晶又はAlGaAs結晶で構成しても、サ
ブコレクタ層に3×1018cm-3を越えてドーピングして
も電流増幅率βが低下しない、という作用効果を得るこ
とができる。
In the first and second embodiments, the base layers 4 and 24 are made of p + type GaAs crystal.
Even if it is made of nGaAs crystal or AlGaAs crystal, the effect that the current amplification factor β does not decrease even if the sub-collector layer is doped to exceed 3 × 10 18 cm -3 can be obtained.

【0036】[0036]

【発明の効果】以上説明したように本発明によれば、A
lGaAs系HBT用又はInGaP系HBT用エピタ
キシャルウェハ及びこれを用いたHBTにおいて、半絶
縁性GaAs基板とGaAsサブコレクタ層との間にト
リエチルガリウム(TEG)をGa源としたGaAsス
ペーサ層を入れた構造としたものであるため、サブコレ
クタ層に3×1018cm-3を越えて高濃度のドーピングを
しても電流増幅率βが低下しない。またこの構造はMO
VPE法で比較的簡単に形成することができる。
As described above, according to the present invention, A
In an epitaxial wafer for lGaAs-based HBT or InGaP-based HBT and an HBT using the same, a structure in which a GaAs spacer layer using triethylgallium (TEG) as a Ga source is inserted between a semi-insulating GaAs substrate and a GaAs subcollector layer. Therefore, even if the sub-collector layer is doped with a high concentration exceeding 3 × 10 18 cm −3 , the current amplification factor β does not decrease. This structure is also MO
It can be formed relatively easily by the VPE method.

【0037】またGaAsスペーサ層の厚さを少なくと
も2nm以上とすることにより、電流増幅率βの確実な
向上を達成することができる。
Further, by setting the thickness of the GaAs spacer layer to be at least 2 nm or more, the reliable improvement of the current amplification factor β can be achieved.

【0038】このため、本発明によれば、高濃度にドー
ピングされた十分に抵抗の小さいサブコレクタ層を有す
るHBTにおいて、電流増幅率βと信頼性を改善したH
BT及びそのエピタキシャルウェハを提供することが出
来るようになる。
Therefore, according to the present invention, in the HBT having the sub-collector layer which is doped with a high concentration and has a sufficiently low resistance, the current amplification factor β and the reliability of the HBT are improved.
It becomes possible to provide BT and its epitaxial wafer.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施形態に係るHBT用エピタ
キシャルウェハの構造例を示す図である。
FIG. 1 is a diagram showing a structural example of an HBT epitaxial wafer according to a first embodiment of the present invention.

【図2】サブコレクタ層のキャリア濃度と電流増幅率β
との関係を示す図である。
FIG. 2 is a carrier concentration of the subcollector layer and a current amplification factor β.
It is a figure which shows the relationship with.

【図3】GaAsスペーサ層の厚さと電流増幅率βとの
関係を示す図である。
FIG. 3 is a diagram showing the relationship between the thickness of a GaAs spacer layer and the current amplification factor β.

【図4】本発明の第2の実施形態に係るHBTの構造例
を示す図である。
FIG. 4 is a diagram showing a structural example of an HBT according to a second embodiment of the present invention.

【図5】従来のHBT用エピタキシャルウェハの構造例
を示す図である。
FIG. 5 is a diagram showing a structural example of a conventional HBT epitaxial wafer.

【符号の説明】[Explanation of symbols]

1 半絶縁性GaAs基板 2、22 サブコレクタ層 3、23 コレクタ層 4、24 ベース層 5、25 エミッタ層 6、26 エミッタコンタクト層 7 コレクタ電極 8 ベース電極 9 エミッタ電極 12 GaAsスペーサ層 1 Semi-insulating GaAs substrate 2.22 Sub-collector layer 3, 23 Collector layer 4, 24 Base layer 5, 25 Emitter layer 6,26 Emitter contact layer 7 Collector electrode 8 base electrode 9 Emitter electrode 12 GaAs spacer layer

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】GaAs基板上に、金属電極とのオーミッ
クコンタクトを形成するn型の伝導を示すGaAs結晶
からなるサブコレクタ層と、ベース層から電子を引き抜
くn型の伝導を示すGaAs結晶からなるコレクタ層
と、電子の流れを制御するp型の伝導を示すGaAs結
晶又はInGaAs結晶又はAlGaAs結晶からなる
ベース層と、前述ベース層に対してヘテロ接合を形成
し、電子をベース層へ注入しベース層からの正孔の注入
を抑止するn型の伝導を示すAlGaAs結晶からなる
エミッタ層と、金属電極とオーミックコンタクトを形成
するn型の伝導を示すInGaAs結晶からなるエミッ
タコンタクト層とを順次積層して構成されるヘテロ接合
バイポーラトランジスタ用エピタキシャルウェハにおい
て、 上記基板とサブコレクタ層との間にトリエチルガリウム
(TEG)をGa源としたGaAsスペーサ層を設けた
ことを特徴とするヘテロ接合バイポーラトランジスタ用
エピタキシャルウェハ。
1. A subcollector layer made of n-type conductivity which forms ohmic contact with a metal electrode on a GaAs substrate, and a n-type conduction GaAs crystal which extracts electrons from a base layer. A collector layer, a base layer made of GaAs crystal, InGaAs crystal, or AlGaAs crystal exhibiting p-type conduction for controlling electron flow, and a heterojunction are formed with respect to the base layer, and electrons are injected into the base layer to form a base. An emitter layer made of AlGaAs crystal exhibiting n-type conduction that suppresses the injection of holes from the layer and an emitter contact layer made of InGaAs crystal exhibiting n-type conduction forming an ohmic contact with the metal electrode are sequentially laminated. In a heterojunction bipolar transistor epitaxial wafer configured as An epitaxial wafer for a heterojunction bipolar transistor, comprising a GaAs spacer layer using triethylgallium (TEG) as a Ga source between the rectifier layer and the rectifier layer.
【請求項2】GaAs基板上に、金属電極とのオーミッ
クコンタクトを形成するn型の伝導を示すGaAs結晶
からなるサブコレクタ層と、ベース層から電子を引き抜
くn型の伝導を示すGaAs結晶からなるコレクタ層
と、電子の流れを制御するp型の伝導を示すGaAs結
晶又はInGaAs結晶又はAlGaAs結晶からなる
ベース層と、前述ベース層に対してヘテロ接合を形成
し、電子をベース層へ注入しベース層からの正孔の注入
を抑止するn型の伝導を示すInGaP結晶からなるエ
ミッタ層と、金属電極とオーミックコンタクトを形成す
るn型の伝導を示すInGaAs結晶からなるエミッタ
コンタクト層とを順次積層して構成されるヘテロ接合バ
イポーラトランジスタ用エピタキシャルウェハにおい
て、 上記基板とサブコレクタ層との間にトリエチルガリウム
(TEG)をGa源としたGaAsスペーサ層を設けた
ことを特徴とするヘテロ接合バイポーラトランジスタ用
エピタキシャルウェハ。
2. A subcollector layer made of a GaAs crystal showing an n-type conduction which forms an ohmic contact with a metal electrode, and a GaAs crystal showing an n-type conduction extracting an electron from a base layer on a GaAs substrate. A collector layer, a base layer made of GaAs crystal, InGaAs crystal, or AlGaAs crystal exhibiting p-type conduction for controlling electron flow, and a heterojunction are formed with respect to the base layer, and electrons are injected into the base layer to form a base. An emitter layer made of InGaP crystal exhibiting n-type conduction for suppressing injection of holes from the layer and an emitter contact layer made of InGaAs crystal exhibiting n-type conduction for forming ohmic contact with the metal electrode are sequentially laminated. A heterojunction bipolar transistor epitaxial wafer configured as An epitaxial wafer for a heterojunction bipolar transistor, characterized in that a GaAs spacer layer using triethylgallium (TEG) as a Ga source is provided between the epitaxial layer and the contact layer.
【請求項3】前記トリエチルガリウム(TEG)をGa
源としたGaAsスペーサ層の厚さが少なくとも2nm
以上で有ることを特徴とする請求項1又は2記載のヘテ
ロ接合バイポーラトランジスタ用エピタキシャルウェ
ハ。
3. The triethylgallium (TEG) is Ga
The thickness of the GaAs spacer layer used as the source is at least 2 nm
The epitaxial wafer for a heterojunction bipolar transistor according to claim 1 or 2, which is as described above.
【請求項4】前記スペーサ層、サブコレクタ層、コレク
タ層、ベース層、エミッタ層及びエミッタコンタクト層
がMOVPE法で形成されていることを特徴とする請求
項1、2又は3記載のヘテロ接合バイポーラトランジス
タ用エピタキシャルウェハ。
4. The heterojunction bipolar according to claim 1, 2 or 3, wherein the spacer layer, the subcollector layer, the collector layer, the base layer, the emitter layer and the emitter contact layer are formed by MOVPE. Epitaxial wafer for transistors.
【請求項5】請求項1〜4のいずれかに記載のヘテロ接
合バイポーラトランジスタ用エピタキシャルウェハを用
い、そのサブコレクタ層、ベース層及びエミッタ層に、
それぞれ電極を設けたことを特徴とするヘテロ接合バイ
ポーラトランジスタ。
5. An epitaxial wafer for a heterojunction bipolar transistor according to claim 1, wherein the subcollector layer, the base layer and the emitter layer are:
A heterojunction bipolar transistor characterized in that each is provided with an electrode.
JP2001309805A 2001-10-05 2001-10-05 Epitaxial wafer for hetero junction bipolar transistor and hetero junction bipolar transistor Withdrawn JP2003115495A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001309805A JP2003115495A (en) 2001-10-05 2001-10-05 Epitaxial wafer for hetero junction bipolar transistor and hetero junction bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001309805A JP2003115495A (en) 2001-10-05 2001-10-05 Epitaxial wafer for hetero junction bipolar transistor and hetero junction bipolar transistor

Publications (1)

Publication Number Publication Date
JP2003115495A true JP2003115495A (en) 2003-04-18

Family

ID=19128887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001309805A Withdrawn JP2003115495A (en) 2001-10-05 2001-10-05 Epitaxial wafer for hetero junction bipolar transistor and hetero junction bipolar transistor

Country Status (1)

Country Link
JP (1) JP2003115495A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914274B2 (en) * 2002-04-19 2005-07-05 Sumitomo Chemical Company, Limited Thin-film semiconductor epitaxial substrate having boron containing interface layer between a collector layer and a sub-collector layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914274B2 (en) * 2002-04-19 2005-07-05 Sumitomo Chemical Company, Limited Thin-film semiconductor epitaxial substrate having boron containing interface layer between a collector layer and a sub-collector layer

Similar Documents

Publication Publication Date Title
US5907159A (en) Hot electron device and a resonant tunneling hot electron device
EP0445475B1 (en) Heterojunction bipolar transistor
EP0504925B1 (en) Multilayer base heterojunction device
TWI643337B (en) Heterojunction bipolar transistor crystal structure with hole barrier layer with gradient energy gap
US8519443B2 (en) Method for making a heterojunction bipolar transistor
TWI695504B (en) Heterojunction bipolar transistor
US20060163610A1 (en) Semiconductor device
US6936871B2 (en) Heterojunction bipolar transistor with a base layer that contains bismuth
JPH0669222A (en) Hetero-junction bipolar transistor and its production
Wu et al. Small offset-voltage In/sub 0.49/Ga/sub 0.51/P/GaAs double-barrier bipolar transistor
US6768141B2 (en) Heterojunction bipolar transistor (HBT) having improved emitter-base grading structure
US5814843A (en) Heterojunction bipolar transistor having a graded-composition base region
JP4799938B2 (en) Heterojunction bipolar transistor
JP3945303B2 (en) Heterojunction bipolar transistor
JP2003115495A (en) Epitaxial wafer for hetero junction bipolar transistor and hetero junction bipolar transistor
JP2002359249A (en) Compound semiconductor device and manufacturing method therefor
JP4347919B2 (en) Semiconductor device
JP2770583B2 (en) Method of manufacturing collector-top heterojunction bipolar transistor
JP2003309128A (en) Double heterojunction bipolar transistor
US11195940B2 (en) High-voltage terahertz strained SiGe/InGaP heterojunction bipolar transistor and preparation method thereof
JP2009094148A (en) Heterojunction bipolar transistor
JP4019590B2 (en) Semiconductor device
JPH11121461A (en) Hetero junction bipolar transistor
JP3952815B2 (en) Heterojunction bipolar transistor
JP3228431B2 (en) Method of manufacturing collector-up structure heterojunction bipolar transistor

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041207