JP2003110239A - Multilayer ceramic board and manufacturing method thereof - Google Patents

Multilayer ceramic board and manufacturing method thereof

Info

Publication number
JP2003110239A
JP2003110239A JP2001301461A JP2001301461A JP2003110239A JP 2003110239 A JP2003110239 A JP 2003110239A JP 2001301461 A JP2001301461 A JP 2001301461A JP 2001301461 A JP2001301461 A JP 2001301461A JP 2003110239 A JP2003110239 A JP 2003110239A
Authority
JP
Japan
Prior art keywords
multilayer ceramic
electrode layer
dielectric layer
peeling
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001301461A
Other languages
Japanese (ja)
Inventor
Hideko Fukushima
英子 福島
Tsunehiro Kawada
常宏 川田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2001301461A priority Critical patent/JP2003110239A/en
Publication of JP2003110239A publication Critical patent/JP2003110239A/en
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve junction strength on the interface between a dielectric layer and an electrode layer in a multilayer ceramic board. SOLUTION: On the interface between the dielectric and electrode layers of a multilayer ceramic board, a plurality of lattice stripes are formed continuously. Burning is made under specific oxygen concentration conditions, thus continuously forming the lattice stripes of a crystal lattice in the electrode layer in the dielectric layer at a relatively low burning temperature, and hence improving the junction strength between the electrode layer and dielectric layer of the multilayer ceramic board.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、誘電体層と電極層
とを積層し、比較的低温度で一体焼成してなる多層セラ
ミック基板およびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer ceramic substrate in which a dielectric layer and an electrode layer are laminated and integrally fired at a relatively low temperature, and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来より、セラミック電子部品として、
セラミックグリーンシートを積層させた多層セラミック
基板が知られている。多層セラミック基板は、誘電体層
としてのセラミックグリーンシートと、その表面に設け
た導電性ペーストからなる電極層とが互いに積層された
構造を有している。
2. Description of the Related Art Conventionally, as a ceramic electronic component,
A multilayer ceramic substrate in which ceramic green sheets are laminated is known. The multilayer ceramic substrate has a structure in which a ceramic green sheet as a dielectric layer and an electrode layer made of a conductive paste provided on the surface of the green sheet are laminated on each other.

【0003】かかる積層構造は、電極層を形成する導電
性ペーストと誘電体層を形成するセラミックグリーンシ
ートとを互いに積層してなるセラミック成形体におい
て、電極層と誘電体層とを同時焼成するか、あるいは、
予め焼成したセラミック基板に導電性ペーストを塗布
し、その後導電性ペーストを焼成することにより製造さ
れている。
In such a laminated structure, in a ceramic molded body in which a conductive paste forming an electrode layer and a ceramic green sheet forming a dielectric layer are laminated on each other, the electrode layer and the dielectric layer are simultaneously fired. , Or
It is manufactured by applying a conductive paste to a ceramic substrate that has been fired in advance, and then firing the conductive paste.

【0004】かかる焼成に際しては、一般に被焼成体に
収縮が発生する。電極層を形成する導電性ペーストと誘
電体層を形成するセラミックグリーンシートあるいはセ
ラミック焼成体とでは、その収縮性が異なるため、その
相違に基づく変形や反りが発生し、さらには電極層と誘
電体層とが剥離する。
During such firing, shrinkage generally occurs in the article to be fired. Since the conductive paste forming the electrode layer and the ceramic green sheet or the ceramic fired body forming the dielectric layer have different shrinkage properties, deformation or warpage occurs due to the difference, and further, the electrode layer and the dielectric body The layers are separated.

【0005】[0005]

【発明が解決しようとする課題】本発明者は、焼成に際
しての電極層として機能する導電性ペーストの収縮挙動
を、セラミックグリーンシートあるいはセラミック焼成
体の収縮挙動に合わせることで、収縮挙動の不整合に基
づく反りや剥離を防止する技術開発を行ってきた。
DISCLOSURE OF INVENTION Problems to be Solved by the Invention The inventor has made the shrinkage behavior inconsistent by matching the shrinkage behavior of the conductive paste functioning as an electrode layer during firing with the shrinkage behavior of the ceramic green sheet or the ceramic fired body. We have been developing technology to prevent warping and peeling based on

【0006】かかる研究において、本発明者は、電極層
と誘電体層との界面での収縮挙動を一体化させて両層の
反りや剥離を防止するには、両層の収縮挙動を合わせる
方法での解決とは別に、両層の接合界面における接合強
度をさらに強化させることで解決できるのではないかと
考えた。
[0006] In such research, the present inventor has proposed a method of combining the contraction behaviors of the two layers in order to integrate the contraction behaviors at the interface between the electrode layer and the dielectric layer and prevent warpage and peeling of both layers. In addition to the solution in 1), I thought that it could be solved by further strengthening the bonding strength at the bonding interface of both layers.

【0007】また、多層セラミック基板では、従来、両
層の界面における接合強度に関しては、強制剥離試験に
おける剥離強度をその判定基準として採用し、所定の大
きさ以上であれば良いとの判定を行ってきた。因みに、
多層セラミック基板では、一般に、5N/mm2以上の
強度を有していれば実用上問題はないとされてきた。
Further, in the case of a multilayer ceramic substrate, conventionally, regarding the bonding strength at the interface between both layers, the peeling strength in the forced peeling test is adopted as the criterion for judgment, and it is judged that it should be a predetermined size or more. Came. By the way,
It has been generally said that a multilayer ceramic substrate has no practical problem as long as it has a strength of 5 N / mm 2 or more.

【0008】しかし、本発明者は、多数の多層セラミッ
ク基板の強制剥離試験を行うなかで、同様の剥離強度を
有していても、剥離状況は大きく異なる場合があること
に気付いた。そこで、単に剥離強度を比較するのではな
く、剥離状況の質的観点をも考慮する必要があると考え
た。
However, the inventor of the present invention has found that the peeling situation may be greatly different even when the peeling strength is the same even though the peeling strength test is performed on a large number of multilayer ceramic substrates. Therefore, it is considered that it is necessary to consider not only the peel strength but also the qualitative viewpoint of the peeling situation.

【0009】剥離には、両層が界面で剥離する界面剥離
と、界面では剥離せずいずれか一方の層内で引き裂かれ
るようにして剥離する素体剥離とがある。界面剥離は、
素体剥離に比べて、剥離強度は小さい。併せて、界面剥
離は、剥離が始まると素体剥離に比べて一気に剥離し易
く、製品としては、素体剥離の方が、剥離に対しての靱
性を有していて好ましい。
Peeling includes interfacial peeling, in which both layers are peeled at the interface, and element peeling, in which the layers are not peeled at the interface but are torn in one of the layers. Interfacial peeling is
The peel strength is smaller than that of the element peeling. In addition, the interfacial peeling is easier than the peeling of the element body at once when the peeling is started, and the peeling of the element body is preferable as a product because it has toughness against peeling.

【0010】本発明の目的は、多層セラミック基板にお
いて、誘電体層と電極層との界面での収縮挙動を一体化
し、多層セラミック基板の誘電体層と電極層との接合強
度を向上させ、誘電体層と電極層の界面で剥離すること
のない多層セラミック基板とすることにある。
An object of the present invention is to integrate shrinkage behavior at the interface between a dielectric layer and an electrode layer in a multilayer ceramic substrate to improve the bonding strength between the dielectric layer and the electrode layer of the multilayer ceramic substrate, The purpose is to provide a multilayer ceramic substrate that does not separate at the interface between the body layer and the electrode layer.

【0011】[0011]

【課題を解決するための手段】本発明者は、上記目的を
達成するために、電極層と誘電体層とを積層してなる種
々の多層セラミック基板を作製し、これらの中で両層の
接合強度が十分な多層セラミック基板の組織観察を、T
EM写真を用いて、原子レベルからの微視的観点で行っ
た。
In order to achieve the above-mentioned object, the inventor of the present invention produced various multilayer ceramic substrates in which electrode layers and dielectric layers were laminated, and of these layers, both layers were formed. For the structure observation of the multilayer ceramic substrate with sufficient bonding strength,
It was performed from a microscopic viewpoint from the atomic level using an EM photograph.

【0012】TEM写真により、両層の十分な接合強度
を有する多層セラミック基板では、電極層と誘電体層と
の界面において、互いに並行した複数本の筋が横断する
ようにして格子縞が形成されていることが分かった。
[0012] According to the TEM photograph, in the multilayer ceramic substrate having a sufficient bonding strength of both layers, lattice fringes are formed at the interface between the electrode layer and the dielectric layer such that a plurality of parallel lines cross each other. I found out that

【0013】かかる結果から、電極層と誘電体層の界面
で格子縞が連続して形成されるように多層セラミック基
板を作製することにより、界面剥離が良好に抑制され界
面で十分な接合強度を有する多層セラミック基板を得る
ことができることが分かった。かかる連続的な格子縞が
観察される多層セラミック基板では、酸化された電極層
が見出されることも分かった。さらに、かかる多層セラ
ミック基板では、強制剥離試験時の剥離モードでは接合
界面で両層に剥離する界面剥離が、接合界面の面積に対
して80%未満の面積百分率になっていることが分かっ
た。本発明は、かかる新規な知見に基づきなされたもの
である。
From the above results, by producing the multilayer ceramic substrate so that the lattice fringes are continuously formed at the interface between the electrode layer and the dielectric layer, the interfacial peeling is well suppressed and the sufficient bonding strength is obtained at the interface. It has been found that a multilayer ceramic substrate can be obtained. It was also found that in the multilayer ceramic substrate where such continuous lattice fringes were observed, an oxidized electrode layer was found. Further, in such a multilayer ceramic substrate, in the peeling mode during the forced peeling test, it was found that the interfacial peeling, which peels into both layers at the bonding interface, is less than 80% of the area of the bonding interface. The present invention has been made based on such novel findings.

【0014】ところで、特開2001−144447号
公報には、W,Mo,W−Mo等の高融点金属を電極層
とし、窒化アルミニウムを誘電体層とした構成の多層基
板について記載があり、電極層、誘電体層相互の拡散が
接合界面から10μmの範囲で見出されたことが述べら
れている。窒化アルミニウム粒子については、接合界面
に向けて、エピタキシャル成長している旨記載されてい
る。しかし、かかるエピタキシャル成長を裏付けて実証
するデータ、写真などの記載は一切なく、上記公報だけ
では、その事実を客観的に確認することができない。
By the way, Japanese Patent Laid-Open No. 2001-144447 describes a multi-layer substrate having a structure in which a refractory metal such as W, Mo or W-Mo is used as an electrode layer and aluminum nitride is used as a dielectric layer. It is stated that diffusion between layers and dielectric layers was found within a range of 10 μm from the bonding interface. It is described that the aluminum nitride particles are epitaxially grown toward the bonding interface. However, there is no description of data, photographs, etc. demonstrating and supporting such epitaxial growth, and the fact cannot be objectively confirmed only by the above publication.

【0015】また、上記公報において、接合界面に向け
てのエピタキシャル成長については、拡散が極めて顕著
に現れる高温焼成、例えば1800℃での焼成により発
現しており、高温焼成することによって相互拡散が促進
され、このような成長が現れるとしている。
Further, in the above publication, the epitaxial growth toward the bonding interface is manifested by high temperature firing at which diffusion is extremely remarkable, for example, firing at 1800 ° C., and mutual diffusion is promoted by high temperature firing. , Said such growth will appear.

【0016】しかし、前記の如く両層の界面において連
続した格子縞が確認された多層セラミック基板は、全て
1400℃未満以下の低温焼成により製造されたもので
ある。本発明者は、低温燒結型の酸化物系誘電体層を用
いた多層セラミック基板において焼成後の反りや剥離な
どの抑制について研究を行っており、電極層と誘電体層
の界面で格子縞が連続的に形成されていることをTEM
写真にて初めて確認した。
However, as described above, all the multilayer ceramic substrates in which continuous lattice fringes are confirmed at the interface between both layers are manufactured by low temperature firing below 1400 ° C. The present inventor is conducting research on suppression of warpage and peeling after firing in a multilayer ceramic substrate using a low-temperature sintered oxide-based dielectric layer, and lattice fringes are continuously formed at the interface between the electrode layer and the dielectric layer. That TEM is formed
I confirmed it for the first time in the photograph.

【0017】本発明において、Ag、Cu、Niのいず
れかを主成分とする電極材料と、酸化物系誘電体層とを
用いて実験を行ったが、両層の界面において観察される
連続的な格子縞は、酸化物系誘電体層と電極層との一体
化のための焼成温度および焼成条件が関与しているもの
と推察される。
In the present invention, an experiment was conducted using an electrode material containing Ag, Cu, or Ni as a main component and an oxide-based dielectric layer, and continuous experiments observed at the interface between both layers were conducted. It is presumed that such lattice fringes are related to the firing temperature and firing conditions for integrating the oxide-based dielectric layer and the electrode layer.

【0018】また、両層の界面で格子縞が連続的に観察
される本発明の多層セラミック基板では、強制剥離試験
において、電極層と誘電体層とが界面以外から剥離する
素体剥離が必ず観察された。電極層と誘電体層とが接合
界面で互いに剥離する界面剥離も一緒に確認される場合
も見られるが、少なくとも一部分は必ず素体剥離が存在
していることが確認された。特に、剥離強度が5N/m
2以上の場合には、界面剥離の接合界面に対する面積
百分率は、80%未満であることが確認された。
Further, in the multilayer ceramic substrate of the present invention in which lattice fringes are continuously observed at the interface between both layers, element peeling in which the electrode layer and the dielectric layer are peeled from other than the interface is always observed in the forced peel test. Was done. There is also a case where interfacial peeling, in which the electrode layer and the dielectric layer are peeled from each other at the bonding interface, is also observed, but it has been confirmed that at least a part of the element peeling is always present. Especially, peel strength is 5N / m
In the case of m 2 or more, it was confirmed that the area percentage of interfacial peeling to the bonded interface was less than 80%.

【0019】一方、かかる格子模様が確認されない場合
には、電極層と誘電体層との接合強度は弱く、強制剥離
試験では接合界面から電極層と誘電体層とが剥離する界
面剥離現象のみか、あるいは素体剥離が見出される場合
でも界面剥離が接合界面の面積百分率で80%より大で
あることが確認された。このときの電極層と誘電体層の
接合強度は5N/mm2より小さい。
On the other hand, when such a lattice pattern is not confirmed, the bonding strength between the electrode layer and the dielectric layer is weak, and in the forced peeling test, only the interface peeling phenomenon in which the electrode layer and the dielectric layer peel from the bonding interface. It was confirmed that the interfacial peeling was greater than 80% in terms of the area percentage of the bonded interface even when the peeling of the element body was found. At this time, the bonding strength between the electrode layer and the dielectric layer is smaller than 5 N / mm 2 .

【0020】すなわち、前記の如く素体剥離の面積百分
率が20%以上であれば、剥離の素早い進行を抑制し
て、剥離に対する靱性を賦与することができる。
That is, as described above, when the area percentage of element peeling is 20% or more, the rapid progress of peeling can be suppressed and the toughness against peeling can be imparted.

【0021】さらに、電極層と誘電体層との界面で格子
縞の連続形成が確認され、且つ、強制剥離試験において
素体剥離の面積百分率が20%以上である本発明の多層
セラミック基板の製造には、次に示すように、従来の多
層セラミック基板の製造方法とは異なる製造条件が必要
であることが明らかになった。
Further, in the production of the multilayer ceramic substrate of the present invention, the continuous formation of lattice fringes is confirmed at the interface between the electrode layer and the dielectric layer, and the area percentage of element peeling is 20% or more in the forced peeling test. As described below, it became clear that manufacturing conditions different from those of the conventional method for manufacturing a multilayer ceramic substrate are required.

【0022】すなわち、焼成中には、微量ではあるもの
の少なくともある程度以上の酸素の存在が必須であるこ
とが明らかになった。酸化物系のセラミックス材料を用
いて、さらに焼成炉内を一定の酸素濃度下におくことで
本発明の構成の多層セラミック基板を製造することがで
きた。
That is, it became clear that the presence of at least a certain amount of oxygen, though a trace amount, is essential during firing. A multilayer ceramic substrate having the constitution of the present invention could be manufactured by using an oxide-based ceramic material and further keeping the inside of the firing furnace at a constant oxygen concentration.

【0023】なお、焼成雰囲気における酸素の最小限度
量は極めて小さく、例えば、炉体内の当初雰囲気を非酸
化性気体で構成してあっても、誘電体層として酸化物系
セラミックスを使用することで、焼成時に酸化物系セラ
ミックスから遊離される酸素で上記最小限度量が充足さ
れる場合もある。
The minimum amount of oxygen in the firing atmosphere is extremely small. For example, even if the initial atmosphere in the furnace is made of a non-oxidizing gas, the oxide-based ceramics can be used as the dielectric layer. In some cases, the above-mentioned minimum amount may be satisfied by oxygen released from the oxide-based ceramics during firing.

【0024】微量酸素の存在が電極層の適度な酸化を実
現し、これが両層の界面を連続的に横断する格子縞の形
成を促して本発明の多層セラミック基板の構成に寄与し
ているのではないかと推測される。このように本発明の
多層セラミック基板の製造には、誘電体層、電極層、焼
成温度、焼成雰囲気などの条件において前記従来技術と
は異なる条件を必要としていることが明らかである。
The presence of a trace amount of oxygen realizes appropriate oxidation of the electrode layer, which promotes the formation of lattice fringes continuously crossing the interface between both layers and contributes to the construction of the multilayer ceramic substrate of the present invention. It is supposed that there is. As described above, it is clear that the production of the multilayer ceramic substrate of the present invention requires conditions different from those of the above-mentioned conventional technique in conditions such as the dielectric layer, the electrode layer, the firing temperature, and the firing atmosphere.

【0025】すなわち、本発明の多層セラミック基板
は、積層された誘電体層と電極層とが焼成されてなる多
層セラミック基板であって、前記誘電体層と前記電極層
との界面において、前記界面を横断する格子縞が連続し
て形成されていることを特徴とする。
That is, the multi-layer ceramic substrate of the present invention is a multi-layer ceramic substrate obtained by firing laminated dielectric layers and electrode layers, wherein the interface between the dielectric layers and the electrode layers is the interface. It is characterized in that the lattice fringes crossing each other are continuously formed.

【0026】なお、本発明において、格子縞が形成され
ているか否かの判断はTEM(透過電子顕微鏡)写真な
どにより観察出来るか否かによっている。ここで、界面
の全てにおいて連続した格子縞を観察することは観察技
術的にも困難であるので、少なくとも界面を横断する複
数本の格子縞が観察できれば良いものとする。
In the present invention, whether or not the lattice fringes are formed depends on whether or not it can be observed by a TEM (transmission electron microscope) photograph or the like. Here, since it is difficult in terms of observation technology to observe continuous lattice fringes at all of the interfaces, it is sufficient if at least a plurality of lattice fringes crossing the interface can be observed.

【0027】前記誘電体層は、低温燒結型の酸化物系セ
ラミックス材料からなり、好ましくは酸化物としてPb
O、Bi23やV25などの低融点酸化物が含まれ、前
記電極層は、Ag、Cu、Niを主成分とする材料から
選ばれる少なくとも一種の金属から形成することが望ま
しい。
The dielectric layer is made of a low temperature sintered oxide-based ceramic material, preferably Pb as an oxide.
It is preferable that a low melting point oxide such as O, Bi 2 O 3 or V 2 O 5 is included, and the electrode layer is formed of at least one metal selected from materials containing Ag, Cu and Ni as main components. .

【0028】なお、ここでAgを選択した場合は900
〜950℃、Cuを選択した場合は1000〜1050
℃、Niを選択した場合は1400℃以下の温度を目安
に誘電体層の材料組成を選定し誘電体層と共に一体焼成
することが望ましい。本発明では1400℃以下での燒
結を低温燒結と呼び、1400℃以下の燒結温度により
前記誘電体層と前記電極層との界面において、界面を横
断する複数の格子縞が連続して形成されてなる多層セラ
ミック基板を得ることが出来る。
If Ag is selected here, 900
~ 950 ° C, 1000 to 1050 when Cu is selected
When ° C or Ni is selected, it is desirable to select the material composition of the dielectric layer with a temperature of 1400 ° C or lower as a guide and integrally fire the dielectric layer. In the present invention, sintering at 1400 ° C. or lower is called low temperature sintering, and at the interface between the dielectric layer and the electrode layer, a plurality of lattice fringes crossing the interface are continuously formed at a sintering temperature of 1400 ° C. or lower. A multilayer ceramic substrate can be obtained.

【0029】さらに、この多層セラミック基板において
は、前記電極層の主成分の少なくとも一部が酸化してい
ることが望ましい。
Furthermore, in this multilayer ceramic substrate, it is desirable that at least a part of the main component of the electrode layer is oxidized.

【0030】また、本発明の多層セラミック基板では、
前記電極層と前記誘電体層とを強制剥離するに際して、
前記電極層と前記誘電体層との界面から剥離する界面剥
離の割合が、接合界面の百分率で80%より小さいこと
を特徴とする。
Further, in the multilayer ceramic substrate of the present invention,
When forcibly peeling off the electrode layer and the dielectric layer,
It is characterized in that the rate of interfacial peeling from the interface between the electrode layer and the dielectric layer is less than 80% in terms of the percentage of the bonded interface.

【0031】また、本発明は、積層された誘電体層と電
極層とを一体焼成してなる多層セラミック基板の製造方
法であって、前記誘電体層と前記電極層との焼成は、1
400℃以下の温度で前記誘電体層に酸化物を使用して
焼成するか、および/または、炉体内を酸素が存在する
雰囲気にして焼成するものであることを特徴とする多層
セラミック基板の製造方法である。
Further, the present invention is a method for manufacturing a multilayer ceramic substrate in which laminated dielectric layers and electrode layers are integrally fired, and the firing of the dielectric layers and the electrode layers is performed in one step.
Manufacture of a multi-layer ceramic substrate, characterized in that the dielectric layer is fired at a temperature of 400 ° C. or lower using an oxide and / or fired in an atmosphere in which oxygen exists in the furnace body. Is the way.

【0032】ここで、前記炉体内は酸素濃度1ppm以
上とすることが望ましい。
Here, it is desirable that the oxygen concentration in the furnace body is 1 ppm or more.

【0033】[0033]

【発明の実施の形態】以下、本発明の実施の形態を、図
面により詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below with reference to the drawings.

【0034】先ず、本発明の多層セラミック基板の製造
方法について、図1に示す多層セラミック基板の製造方
法の工程図に沿って説明する。誘電体層として機能させ
る主成分Al2O3−SiO2系等の所定配合のセラミック組成
物と樹脂バインダー、可塑材、有機溶剤を入れたスラリ
ーを、図1に示すように、シート成形工程100で、ド
クターブレード111を通すことにより所定層厚のグリ
ーンシート(セラミックグリーンシート)Gを形成す
る。
First, a method for manufacturing a multilayer ceramic substrate according to the present invention will be described with reference to the process chart of the method for manufacturing a multilayer ceramic substrate shown in FIG. As shown in FIG. 1, a sheet molding process 100 is performed by using a slurry containing a ceramic composition of a predetermined composition such as a main component Al 2 O 3 —SiO 2 system to function as a dielectric layer, a resin binder, a plasticizer, and an organic solvent. Then, the doctor blade 111 is passed through to form a green sheet (ceramic green sheet) G having a predetermined layer thickness.

【0035】本発明の多層セラミック基板では、上記セ
ラミックス組成物としては、SrO-Al 2O3-SiO2系、BaO-Al
2O3-SiO2系、SrO-Al2O3系、CaO-ZrO2系、PbO-TiO2系、
PbO-ZrO2-TiO2系、Fe2O3-Y2O3系、Bi2O3-Nb3O3系、BaO-
Nd2O3系、Li2O-Nb2O3-ReO系、BaO-TiO2系などで低温燒
結が可能な酸化物系のセラミックス材料を使用する。ま
た、多層セラミック基板の抵抗体成分として、RuO2系の
成分を併用するようにしても構わない。
In the multilayer ceramic substrate of the present invention, the above-mentioned cell is used.
As a Lamix composition, SrO-Al 2O3-SiO2System, BaO-Al
2O3-SiO2System, SrO-Al2O3System, CaO-ZrO2System, PbO-TiO2System,
PbO-ZrO2-TiO2System, Fe2O3-Y2O3System, Bi2O3-Nb3O3System, BaO-
Nd2O3System, Li2O-Nb2O3-ReO type, BaO-TiO2 type, etc.
An oxide-based ceramic material that can be bonded is used. Well
In addition, as a resistor component of the multilayer ceramic substrate, RuO2System
The components may be used together.

【0036】前記のようにして形成されたグリーンシー
トGは、その後乾燥させ、乾燥後、裁断・枠貼り工程1
02に示すように、所定の大きさに裁断して枠112に
貼り付ける。
The green sheet G formed as described above is then dried, and after the drying, the cutting / frame attaching step 1
As shown in 02, it is cut into a predetermined size and attached to the frame 112.

【0037】枠112に貼り付けた状態で、スルーホー
ル形成工程103に示すように、グリーンシートGの所
定位置に孔を開けてスルーホール113を形成する。か
かるスルーホール113には、スルーホール充填工程1
04に示すように、スクリーン印刷により電極層として
機能させる導電性ペーストを充填する。その後、さら
に、内部導体印刷工程105に示すように、スルーホー
ル113内の導電性ペーストと連絡する所定用途と配置
の内部導体114を印刷する。
While being attached to the frame 112, a through hole 113 is formed by forming a hole at a predetermined position of the green sheet G as shown in the through hole forming step 103. In the through hole 113, the through hole filling step 1
As shown in 04, a conductive paste that functions as an electrode layer is filled by screen printing. Thereafter, as shown in the internal conductor printing step 105, an internal conductor 114 having a predetermined use and arrangement for communicating with the conductive paste in the through hole 113 is printed.

【0038】上記導電性ペーストには、電極成分とし
て、Ag、あるいはCu、あるいはNiなどの金属を主
成分とした材料を用いる。例えば、Agペーストを作製
する場合には、Ag粉85重量%、有機分15重量%と
した組成でペースト状に調製したものを使用すればよ
い。また、電極層に求められる特性に応じて、PtやR
u、あるいはB23やSiO2等が含まれるガラス成分
などが添加されていても問題はない。Cuペースト、N
iペーストの場合も、Agペーストと同様に、所望の組
成を有するCu粉と有機分、Ni粉と有機分をペースト
状に調製すればよい。
A material containing a metal such as Ag, Cu, or Ni as a main component is used as an electrode component in the conductive paste. For example, when an Ag paste is produced, it is sufficient to use a paste prepared with a composition of Ag powder of 85% by weight and organic content of 15% by weight. Also, depending on the characteristics required for the electrode layer, Pt or R
There is no problem even if u or a glass component containing B 2 O 3 or SiO 2 is added. Cu paste, N
In the case of the i paste as well, similar to the Ag paste, Cu powder and organic components having a desired composition, and Ni powder and organic components may be prepared in a paste form.

【0039】このようにして、上記要領で調製した導電
性ペーストを用いてスクリーン印刷することによりシー
ト上に内部電極を形成した複数枚のグリーンシートGを
用意し、積層・圧着工程106に示すように、グリーン
シートを積層して圧着する。
In this way, a plurality of green sheets G having internal electrodes formed on the sheets are prepared by screen printing using the conductive paste prepared as described above, and as shown in the laminating / pressure bonding step 106. Then, the green sheets are laminated and pressure-bonded.

【0040】圧着した状態で、切断工程107に示すよ
うに、所定のサイズに切断してグリーンシート積層体1
15を形成する。グリーンシート積層体115は、脱脂
・焼成工程108に示すように、脱脂後、焼成炉に入れ
て所定温度まで昇温して焼成し、多層セラミック基板を
作製する。または、焼成された基板上に導電性ペースト
を印刷にて形成し再度導電性ペーストを焼付けと称して
形成してもよい。
In the pressed state, as shown in the cutting step 107, the green sheet laminate 1 is cut into a predetermined size.
Form 15. As shown in the degreasing / firing step 108, the green sheet laminated body 115 is degreased and then placed in a firing furnace and heated to a predetermined temperature to be fired to produce a multilayer ceramic substrate. Alternatively, the conductive paste may be formed on the baked substrate by printing, and the conductive paste may be formed again by baking.

【0041】焼成に際しては、焼成温度はグリーンシー
トの材料にもよるがAgの場合は900〜950℃、C
uの場合は1000〜1050℃、Niの場合は140
0℃以下を目安にして材料を選定し、なお且つ炉体内の
焼成雰囲気を酸素濃度を1ppm以上に設定して行う。
これは所望の酸素濃度を有する混合ガスを用いる方法
や、大気中加熱の途中で窒素やアルゴンなどの非酸化性
ガスを導入し、炉内で大気と非酸化性ガスを置換する方
法などで行えばよい。
When firing, the firing temperature depends on the material of the green sheet, but in the case of Ag, 900 to 950 ° C., C
1000 to 1050 ° C. for u, 140 for Ni
The material is selected with 0 ° C. or less as a guide, and the firing atmosphere in the furnace body is set to have an oxygen concentration of 1 ppm or more.
This can be done by using a mixed gas with the desired oxygen concentration, or by introducing a non-oxidizing gas such as nitrogen or argon during heating in the atmosphere and replacing the atmosphere with the non-oxidizing gas in the furnace. I'll do it.

【0042】このようにして形成された多層セラミック
基板116は、外部端子焼付け工程109に示すよう
に、外部に内部との導通を図るための外部端子が焼き付
けられて電極が形成される。その後、めっき工程110
に示すように表面にめっきを施して多層セラミック基板
としての最終製品とすることができる。極めて導通性の
信頼度の高い多層セラミック基板とすることができる。
In the multilayer ceramic substrate 116 thus formed, as shown in the external terminal baking step 109, external terminals for achieving electrical connection with the inside are baked to form electrodes. Then, the plating step 110
As shown in (3), the surface can be plated to obtain a final product as a multilayer ceramic substrate. It is possible to obtain a multilayer ceramic substrate having extremely high conductivity and high reliability.

【0043】かかる多層セラミック基板は、電子部品と
して携帯電話などの製品に多用される。例えば、携帯電
話では、送信回路中のカプラ、ハイパワーアンプ、バン
ドパスフィルタ、ローパスフィルタ、アンテナスイッチ
等、あるいはこれらを複合したモジュール部品など種々
の回路電子部品として使用することができる。
Such a multilayer ceramic substrate is often used as an electronic component in products such as mobile phones. For example, in a mobile phone, it can be used as various circuit electronic components such as a coupler in a transmission circuit, a high power amplifier, a bandpass filter, a lowpass filter, an antenna switch, and a module component that combines these.

【0044】上記要領で製造された多層セラミック基板
について、図2に示すように、誘電体層Aと電極層Bと
の界面10付近の組織状況を観察した。観察試料は、次
のようにして作成した。先ず、多層セラミック基板を、
その積層方向と垂直に、ダイヤモンドカッターで約0.
2mmの厚さに切断する。その後、切り出した切片の両
面を、20μm以下の厚さまで、ダイヤモンドペースト
で研磨する。最終的にアルゴンイオンエッチングを施
し、一部に穴があくまで研磨し、穴のあいた周辺の20
μmよりさらに薄い部分を観察視野とした。
With respect to the multilayer ceramic substrate manufactured according to the above procedure, as shown in FIG. 2, the state of the structure near the interface 10 between the dielectric layer A and the electrode layer B was observed. The observation sample was prepared as follows. First, the multilayer ceramic substrate,
With a diamond cutter, approximately 0.
Cut to a thickness of 2 mm. Then, both surfaces of the cut out piece are polished with a diamond paste to a thickness of 20 μm or less. Finally, argon ion etching was performed, and the holes were partially polished, and the 20
A portion thinner than μm was used as an observation visual field.

【0045】なお、観察には、FE−TEM(日立製作
所製、HF−2100型)を用い、加速電圧200kv
で電極層と誘電体層との界面の様子を観察した。
An FE-TEM (HF-2100 manufactured by Hitachi, Ltd.) was used for the observation, and the acceleration voltage was 200 kv.
The state of the interface between the electrode layer and the dielectric layer was observed with.

【0046】図2は、上記本発明の製造方法を適用して
製造された本発明の多層セラミック基板における電極層
と誘電体層との界面におけるTEM写真を示し、図3は
図2の界面部分を分かりやすく示した図である。
FIG. 2 shows a TEM photograph at the interface between the electrode layer and the dielectric layer in the multilayer ceramic substrate of the present invention manufactured by applying the manufacturing method of the present invention, and FIG. 3 shows the interface portion of FIG. FIG.

【0047】観察結果は、図3に示すように、誘電体層
Aと電極層Bとが接合している界面10で、並行に走る
複数本の筋が、すなわち複数本の格子縞20が界面10
を横断するように連続的に形成されている。
As a result of the observation, as shown in FIG. 3, at the interface 10 where the dielectric layer A and the electrode layer B are joined, a plurality of lines running in parallel, that is, a plurality of lattice stripes 20 are formed at the interface 10.
It is formed continuously so as to traverse.

【0048】因みに、図2に示す場合には、50万倍の
倍率で観察している状況である。より詳細に観察するに
は、電子ビームの加速電圧を200kv以上に上げれば
よいが、200kv以上に加速した電子ビームの照射で
は、試料が溶融してしまい十分な観察が行えない。
Incidentally, in the case shown in FIG. 2, observation is performed at a magnification of 500,000 times. For more detailed observation, the accelerating voltage of the electron beam may be increased to 200 kv or more, but the irradiation of the electron beam accelerated to 200 kv or more causes the sample to melt and sufficient observation cannot be performed.

【0049】また、図3における白地部分30は格子縞
20が観察されなかった部分であるが、これはピントず
れの影響が大きいところである。また、点線で示したの
はAg粒子とAg粒子の界面40に相当し、この界面4
0を境に格子縞が途切れたものと考える。
Further, the white background portion 30 in FIG. 3 is a portion in which the lattice fringes 20 are not observed, but this is where the influence of focus shift is large. Also, the dotted line corresponds to the interface 40 between Ag particles and Ag particles.
It is considered that the grid pattern is broken at 0.

【0050】次に、このようにして界面10を越えて格
子縞が連続して形成されている多層セラミック基板の両
層の接合強度について調べた。接合強度は、誘電体層A
と電極層Bとの強制剥離試験により、具体的に検証し
た。検証に際しては、界面10を通して連続的に観察さ
れる格子縞の連続模様が見られない多層セラミック基板
を比較として試験に用いた。
Next, the bonding strength of both layers of the multilayer ceramic substrate in which the lattice fringes are continuously formed over the interface 10 in this manner was examined. The bonding strength is the dielectric layer A
It was specifically verified by a forced peeling test between the electrode layer B and the electrode layer B. In the verification, a multilayer ceramic substrate in which a continuous pattern of lattice fringes continuously observed through the interface 10 is not seen was used for comparison as a test.

【0051】強制剥離試験は、次に示す要領で行った。
すなわち、前記製造方法で形成され、界面10に連続的
な格子縞20が確認される本発明に係る多層セラミック
基板の5×5mm角の基板表面に、1×1mm角の被密
着力試験物を同時焼成により形成後、φ0.5mm×2
0mmのニッケルメッキされたコバールピンを半田付け
して試験片とした。
The forced peeling test was conducted in the following manner.
That is, a 1 × 1 mm square adhesion test piece is simultaneously formed on a 5 × 5 mm square substrate surface of the multilayer ceramic substrate according to the present invention, which is formed by the above-described manufacturing method and has continuous lattice fringes 20 on the interface 10. After forming by firing, φ0.5mm × 2
A 0 mm nickel-plated Kovar pin was soldered into a test piece.

【0052】試験には、島津製作所製オートグラフ(A
G−G型)を使用し、固定したコバールピンを1mm/
分の速さで引き上げ、コバールピンが基板から外れた時
点での最大応力を電極層と誘電体層の接合面積で割った
値が接合強度となる。
For the test, Shimadzu Corporation Autograph (A
(G-G type) using a fixed Kovar pin of 1 mm /
The bond strength is the value obtained by dividing the maximum stress when the Kovar pin is disengaged from the substrate by the bonding area between the electrode layer and the dielectric layer at a speed of a minute.

【0053】かかる強制剥離試験では、界面剥離と素体
剥離の2種の剥離モードが観察される。図4、5には、
素体剥離と界面剥離との両剥離モードの状況をそれぞれ
示した。
In this forced peeling test, two types of peeling modes, interface peeling and element peeling, are observed. 4 and 5,
The situation of both peeling modes of element body peeling and interface peeling is shown.

【0054】図4(A)には、強制剥離前の状況をコバ
ールピン側の上方から見た様子を示している。図4
(B)、(C)、(D)は、(A)に示す試料を用いて
強制剥離試験を行った際の素体剥離モードの状況を示し
ている。図4(A)の試料は、Al23−SiO2系セ
ラミックスからなる組成の誘電体層Aと、Ag100%
からなる組成の電極層Bとを有し、両層の界面10に連
続した格子縞20が観察された多層セラミック基板に構
成されている。
FIG. 4A shows a state before the forced peeling as seen from above on the Kovar pin side. Figure 4
(B), (C), and (D) show the state of the element peeling mode when a forced peeling test is performed using the sample shown in (A). The sample of FIG. 4A is a dielectric layer A composed of Al 2 O 3 —SiO 2 ceramics and 100% Ag.
And an electrode layer B having a composition of, and continuous lattice fringes 20 are observed at the interface 10 between the two layers.

【0055】図4(B)は強制剥離試験を行った後のコ
バールピン側の状態を、図4(C)は強制剥離試験後の
素体側の剥離状態を示している。図4(D)は、素体剥
離の状況を、強制剥離試験の前後の断面状況で示したも
のである。
FIG. 4B shows the state on the Kovar pin side after the forced peel test, and FIG. 4C shows the peeled state on the element body side after the forced peel test. FIG. 4D shows the state of element peeling in cross-sectional states before and after the forced peeling test.

【0056】図4(B)、(C)、(D)から明らかな
ように、素体剥離では、誘電体層Aと電極層Bとの界面
では剥離は発生せず、両層のいずれかの層内で強制的に
引っ張られて層が破壊された状況となる。コバールピン
側には、図4(B)、(D)に示す場合には、一方の誘
電体層A内で引き裂かれた部分が付着しており、素体側
には図4(C)、(D)に示すように、コバールピン側
に持って行かれた部分に対応する凹部が観察されること
となる。
As is clear from FIGS. 4 (B), (C) and (D), no peeling occurs at the interface between the dielectric layer A and the electrode layer B in the peeling of the element body, and either of both layers is peeled off. It is a situation where the layer is destroyed by being forcibly pulled in the layer. In the case shown in FIGS. 4 (B) and 4 (D), the part torn in one of the dielectric layers A is attached to the kovar pin side, and FIGS. 4 (C) and 4 (D) are attached to the element body side. As shown in (), a concave portion corresponding to the portion brought to the Kovar pin side is observed.

【0057】図5(A)には、強制剥離前の状況をコバ
ールピン側の上方から見た様子を示している。図5
(B)、(C)、(D)には、界面剥離モードの状況を
示している。図5(A)に示す強制剥離試験前の試料
は、上記素体剥離が観察されたと同様の組成の誘電体層
Aと電極層Bとを有し、両層の界面10に連続した格子
縞20が観察されない多層セラミック基板に構成されて
いる。図5(B)には、強制剥離試験後のコバールピン
側の状態を、図5(C)は強制剥離試験後の素体側の剥
離状態を示している。図中、電極層が剥離された範囲を
破線表示した。図5(D)は、界面剥離の状況を、強制
剥離試験の前後の試験片の断面状況で示したものであ
る。
FIG. 5A shows a state before the forced peeling as seen from above on the Kovar pin side. Figure 5
(B), (C), and (D) show the state of the interface peeling mode. The sample before the forced peeling test shown in FIG. 5A has a dielectric layer A and an electrode layer B having the same composition as that in which the element peeling was observed, and the lattice fringes 20 continuous on the interface 10 of both layers. It is composed of a multi-layered ceramic substrate in which is not observed. FIG. 5B shows the state on the Kovar pin side after the forced peel test, and FIG. 5C shows the peeled state on the element body side after the forced peel test. In the figure, the range where the electrode layer is peeled off is indicated by a broken line. FIG. 5D shows the state of interfacial peeling in the cross-sectional state of the test piece before and after the forced peeling test.

【0058】図5(B)〜(D)に示すように、界面剥
離では、誘電体層Aと電極層Bとの接合界面において両
層は互いに分かれ、図4(B)〜(D)に示す素体剥離
に見られる一方の層が他方の層に引っ張られて付着して
いる状態は観察されない。
As shown in FIGS. 5B to 5D, in the interface peeling, the two layers are separated from each other at the bonding interface between the dielectric layer A and the electrode layer B, and FIGS. The state in which one layer is pulled and attached to the other layer, which is seen in the peeling of the element body, is not observed.

【0059】上記のように強制剥離試験における剥離モ
ードとしては、界面剥離と素体剥離が見られるが、通常
の剥離は、界面剥離と素体剥離の両剥離モードが混在さ
れた状態で観察されることとなる。そこで、両剥離モー
ドの混在状況を示す指標として、以下の説明では、界面
剥離あるいは素体剥離のいずれか一方の剥離モードに着
目して、その剥離モードの面積百分率を用いることとす
る。
As described above, as the peeling mode in the forced peeling test, interfacial peeling and element body peeling are observed, but normal peeling is observed in a state in which both interface peeling and element body peeling modes are mixed. The Rukoto. Therefore, as an index showing the mixed state of both peeling modes, in the following description, one of the peeling modes of interface peeling and element peeling is focused and the area percentage of the peeling mode is used.

【0060】ここで剥離モードの面積百分率とは、強制
剥離試験前における誘電体層と電極層との界面の接合面
積に対して、強制剥離試験後における一方の剥離モード
が観察される面積の総和の上記接合面積に対する百分率
と定義する。
Here, the area percentage of the peeling mode is the sum of the areas where one peeling mode is observed after the forced peeling test with respect to the bonding area at the interface between the dielectric layer and the electrode layer before the forced peeling test. Is defined as the percentage of the above-mentioned bonded area.

【0061】本発明者は、表1、2に示すように、酸化
物系セラミックスの誘電体層と電極層との各種の組合せ
を有する多層セラミック基板において、両層の界面にお
ける格子縞の有無、接合強度などについて検証した。
As shown in Tables 1 and 2, the inventor of the present invention, in a multilayer ceramic substrate having various combinations of a dielectric layer of oxide-based ceramics and an electrode layer, the presence or absence of lattice fringes at the interface between both layers and the bonding. The strength was verified.

【0062】以下の表1には、両層の界面に連続的に形
成された格子縞が観察される場合として、実施例1〜8
までを例示した。界面にかかる格子縞が観察されない場
合として、比較例1〜3を例示した。
Table 1 below shows Examples 1 to 8 in which lattice fringes continuously formed at the interface of both layers are observed.
Up to. Comparative Examples 1 to 3 are exemplified as the case where the lattice fringes on the interface are not observed.

【0063】実施例1〜8、比較例1〜3の各々の試料
は、表1にそれぞれ示した誘電体層、電極層の組成を有
しており、図1に示す上述の多層セラミック基板の製造
方法に沿って製造された。但し、製造に際しては、焼成
温度および酸素濃度は、それぞれ表1に示す条件設定で
行っている。
Each of the samples of Examples 1 to 8 and Comparative Examples 1 to 3 has the composition of the dielectric layer and the electrode layer shown in Table 1, and the samples of the above-mentioned multilayer ceramic substrate shown in FIG. It was manufactured according to the manufacturing method. However, in the production, the firing temperature and the oxygen concentration are set under the conditions shown in Table 1, respectively.

【0064】また、表2には、表1の実施例1〜8、比
較例1〜3に対応させて、誘電体層と電極層との界面に
おける格子縞の有無、電極成分の酸化検出の有無、強制
剥離試験における剥離面積に占める界面剥離の面積百分
率(%)、および接合強度(N/mm2)を示してい
る。
In addition, Table 2 corresponds to Examples 1 to 8 and Comparative Examples 1 to 3 of Table 1, and the presence or absence of lattice fringes at the interface between the dielectric layer and the electrode layer and the presence or absence of detection of oxidation of the electrode component. Shows the area percentage (%) of interfacial peeling in the peeled area in the forced peeling test, and the bonding strength (N / mm 2 ).

【0065】なお、表1、2においては、比較例1は焼
成温度が低く酸素濃度が低いため連続した格子縞が得ら
れず、界面剥離の面積百分率は100%でほとんど接合
強度が得られない。比較例2は窒化物系セラミックスで
酸素濃度が低いためやはり連続した格子縞が得られず、
100%界面剥離でほとんど接合強度が得られない。
In Tables 1 and 2, since Comparative Example 1 had a low firing temperature and a low oxygen concentration, continuous lattice fringes were not obtained, and the area percentage of interfacial delamination was 100%, and almost no bonding strength was obtained. Comparative Example 2 is a nitride-based ceramic and has a low oxygen concentration, so that continuous lattice fringes cannot be obtained.
Almost no bonding strength can be obtained with 100% interfacial peeling.

【0066】[0066]

【表1】 [Table 1]

【0067】[0067]

【表2】 [Table 2]

【0068】表1、2の実施例1、5、7、8と比較例
3とからは、同様の組成の電極層と誘電体層とを有する
多層セラミック基板であっても、電極層と誘電体層との
界面に連続した格子縞が確認される場合と、かかる格子
縞が確認されない場合とでは、強制剥離試験における剥
離状況、両層の接合強度などが異なることが分かる。
From Examples 1, 5, 7, 8 of Tables 1 and 2 and Comparative Example 3, even if a multilayer ceramic substrate having an electrode layer and a dielectric layer of the same composition was used, It can be seen that the peeling condition in the forced peeling test and the bonding strength of both layers are different between the case where continuous lattice fringes are confirmed at the interface with the body layer and the case where such lattice fringes are not confirmed.

【0069】剥離状況については、本発明者は、上記表
に示した以外にも、同様の組成を有する電極層と誘電体
層とを有する多数の多層セラミック基板を作製し、両層
の界面に連続した格子縞が観察される場合と、観察され
ない場合について強制剥離試験を行い、その結果を観察
した。
Regarding the peeling situation, the present inventor produced a number of multilayer ceramic substrates having electrode layers and dielectric layers having the same composition, in addition to those shown in the above table, and at the interface between both layers. A forced peeling test was conducted for the case where continuous lattice fringes were observed and the case where they were not observed, and the results were observed.

【0070】結果は、上記実施例と比較例3の比較結果
と同様に、両層の界面に格子縞が観察される場合には、
素体剥離モードが必ず確認され、界面剥離の面積百分率
が100%となる場合はないことが確認された。一方、
格子縞が観察されない場合には、界面剥離の面積百分率
が100%となる場合があり、格子縞が観察される場合
に比べて素体剥離の面積百分率は小さくなることが分か
った。
The results are similar to the comparison results of the above-mentioned Example and Comparative Example 3 when lattice fringes are observed at the interface between both layers.
It was confirmed that the element peeling mode was always confirmed, and that the area percentage of interfacial peeling did not reach 100%. on the other hand,
It was found that when the lattice fringes are not observed, the area percentage of interfacial peeling may be 100%, and the area percentage of the element body peeling is smaller than when the lattice fringes are observed.

【0071】また、接合強度が大きくなる程、界面剥離
の面積百分率が小さくなることも確認される。実施例7
では、多層セラミック基板として必要な最小限の5N/
mm 2の接合強度が確保されているが、かかる場合の界
面剥離の面積百分率は70%である。5N/mm2より
も大きい接合強度を示す場合には、表からも明らかなよ
うに、全て界面剥離の面積百分率が70%よりも小さく
なることが分かる。
Further, as the bonding strength increases, the interface peels off.
It is also confirmed that the area percentage of is smaller. Example 7
Then, the minimum required 5N /
mm 2Although the joint strength of the
The area percentage of surface peeling is 70%. 5 N / mm2Than
If the joint strength is also high, it is clear from the table.
As a result, the area percentage of interfacial peeling is less than 70%.
I see.

【0072】さらに、多層セラミック基板においては、
一般に20N/mm2の接合強度を有していれば誘電体
層と電極層の接合は十分であると言われているが、表2
からは、実施例2および8でその接合強度が得られてい
る。両例は、それぞれ誘電体層、電極層の組成がそれぞ
れ異なるものではあるが、その接合強度は共に20N/
mm2であり、且つ、界面剥離の面積百分率も20%で
ある。かかる結果から、多層セラミック基板に求められ
る十分な接合強度としての20N/mm2の強度を得る
には、界面剥離の面積百分率は20%未満が好ましいも
のと推察される。
Further, in the multilayer ceramic substrate,
It is generally said that if the bonding strength is 20 N / mm 2 , bonding between the dielectric layer and the electrode layer is sufficient.
From, the joining strength was obtained in Examples 2 and 8. Both examples have different compositions of the dielectric layer and the electrode layer, but the bonding strength is 20 N /
a mm 2, and the area percentage of the interfacial peeling is 20%. From these results, it is presumed that the area percentage of interfacial peeling is preferably less than 20% in order to obtain a sufficient bonding strength of 20 N / mm 2 required for the multilayer ceramic substrate.

【0073】また、かかる界面剥離の面積百分率との間
に有意な相関関係を有する接合強度には、焼成時の酸素
濃度が影響していることも、表1、2から確認される。
すなわち、酸素濃度が高くなる程、接合強度が向上して
いる。酸素濃度が1ppm以下では、例えば比較例3に
示すように、多層セラミック基板に一般的に求められる
剥離強度(5N/mm2)は得られないが、1ppm以
上の酸素濃度があればかかる接合強度の基準を満たして
いることが分かる。実施例7に示すように、焼成時の酸
素濃度が1ppmであれば必要最小限の接合強度5N/
mm2が確保されることが分かる。
It is also confirmed from Tables 1 and 2 that the oxygen concentration during firing has an influence on the bonding strength having a significant correlation with the area percentage of such interfacial peeling.
That is, the higher the oxygen concentration, the higher the bonding strength. When the oxygen concentration is 1 ppm or less, for example, as shown in Comparative Example 3, the peeling strength (5 N / mm 2 ) generally required for a multilayer ceramic substrate cannot be obtained, but when the oxygen concentration is 1 ppm or more, such a bonding strength is obtained. It is understood that the criteria of are met. As shown in Example 7, if the oxygen concentration during firing is 1 ppm, the minimum required bonding strength is 5 N /
It can be seen that mm 2 is secured.

【0074】以上の結果から、次のようなことが確認さ
れる。すなわち、誘電体層と電極層との接合界面におい
て、この界面を横断するように格子縞が観察される場合
には、かかる格子縞が形成されていない場合よりも、強
制剥離試験における界面剥離の面積百分率が小さく、そ
の分接合強度が大きくなる。
From the above results, the following is confirmed. That is, when a lattice fringe is observed across the interface between the dielectric layer and the electrode layer, the area percentage of interfacial delamination in the forced delamination test is higher than when the lattice fringe is not formed. Is small and the bonding strength is correspondingly large.

【0075】また、多層セラミック基板に求められる最
小限の接合強度5N/mm2を確保するためには、少な
くとも界面剥離の面積百分率は、80%未満でなければ
ならない。また、十分な接合強度と見做される20N/
mm2以上の接合強度を確保するためには、少なくとも
界面剥離の面積百分率は、20%未満でなければならな
い。
In order to secure the minimum bonding strength of 5 N / mm 2 required for the multilayer ceramic substrate, at least the area percentage of interfacial peeling must be less than 80%. In addition, 20N / which is considered to have sufficient bonding strength
In order to secure the bonding strength of mm 2 or more, at least the area percentage of interfacial peeling must be less than 20%.

【0076】さらに、かかる界面剥離の面積百分率およ
び接合強度に関係する界面における格子縞の形成は、多
層セラミック基板の焼成時の酸素濃度の影響を大きく受
ける。多層セラミック基板に必要な最小限の接合強度5
N/mm2を確保するには、少なくとも、焼成時の酸素
濃度を1ppm以上に設定することが好ましい。
Further, the formation of lattice fringes at the interface, which is related to the area percentage of the interfacial peeling and the bonding strength, is greatly affected by the oxygen concentration during firing of the multilayer ceramic substrate. Minimum bonding strength required for multilayer ceramic substrates 5
In order to secure N / mm 2 , it is preferable to set the oxygen concentration during firing to at least 1 ppm.

【0077】また、このようにして、電極層と誘電体層
の界面の格子縞を連続的に形成するようにすれば、14
00℃以下の低い焼成温度であっても、両層の接合強度
の向上が図れる。
In this way, if the lattice fringes at the interface between the electrode layer and the dielectric layer are continuously formed,
Even at a low firing temperature of 00 ° C. or less, the bonding strength of both layers can be improved.

【0078】さらには、かかる事実に基づけば、誘電体
層と電極層との界面での連続した格子縞は、界面での収
縮挙動を一体化し剥離のない多層セラミック基板の形成
に役立っているものと推察することもできる。
Further, based on this fact, the continuous lattice fringes at the interface between the dielectric layer and the electrode layer contribute to the formation of a multilayer ceramic substrate that does not peel off by integrating the contraction behavior at the interface. It can also be inferred.

【0079】また、両層の界面で連続した格子縞が観察
される本発明に係る多層セラミック基板では、誘電体層
と電極層の界面において電極層の主成分が少なくとも一
部が酸化されていることが、本発明者において初めて確
認された。かかる格子縞が観察されない場合には、表
1、2の比較例1〜3に示すように、界面において酸化
された電極層を検出することはできなかった。
Further, in the multilayer ceramic substrate according to the present invention in which continuous lattice fringes are observed at the interface between both layers, at least a part of the main component of the electrode layer is oxidized at the interface between the dielectric layer and the electrode layer. Was first confirmed by the present inventor. When such lattice fringes were not observed, as shown in Comparative Examples 1 to 3 in Tables 1 and 2, it was not possible to detect the oxidized electrode layer at the interface.

【0080】かかる界面における電極金属の酸化につい
ては、電極層と誘電体層の界面を研磨により露出させ、
その試料のXPS(X線光電子分光)分析にて金属の束
縛エネルギーを測定することにより検証することができ
る。例えばAgの場合、Ag、Ag2O、AgOの束縛
エネルギー標準値はそれぞれ、368.2ev、36
7.8ev、367.4evである。そこで一部が酸化
したAgの場合、束縛エネルギーのピークが標準値36
8.2evより低エネルギー側にシフトする。このよう
にエネルギーのピーク値を測定することで界面における
電極金属の酸化を確認することができる。
Regarding the oxidation of the electrode metal at such an interface, the interface between the electrode layer and the dielectric layer is exposed by polishing,
It can be verified by measuring the binding energy of the metal by XPS (X-ray photoelectron spectroscopy) analysis of the sample. For example, in the case of Ag, the binding energy standard values of Ag, Ag 2 O, and AgO are 368.2 ev and 36, respectively.
7.8 ev and 367.4 ev. Therefore, in the case of partially oxidized Ag, the peak of the binding energy is 36
It shifts to a lower energy side than 8.2 ev. By measuring the energy peak value in this way, it is possible to confirm the oxidation of the electrode metal at the interface.

【0081】次に、電極層の主成分をCuとし、誘電体
層の主成分をCaO−ZrO2系とする実施例2、6の
比較では、誘電体層と電極層とを一体に焼成して形成さ
れた多層セラミック基板の実施例2の場合の方が、同じ
酸素濃度の焼成雰囲気で同一焼成温度で焼成したにもか
かわらず、予め焼結しておいた誘電体層に電極層を設け
て電極層のみ別途焼成する場合と比べて、剥離強度が大
きいことが分かる。
Next, in the comparison of Examples 2 and 6 in which the main component of the electrode layer is Cu and the main component of the dielectric layer is CaO--ZrO 2 system, the dielectric layer and the electrode layer are integrally fired. In the case of Example 2 of the multilayer ceramic substrate formed by the above method, the electrode layer is provided on the previously sintered dielectric layer even though the multilayer ceramic substrate is fired at the same firing temperature in the firing atmosphere of the same oxygen concentration. It can be seen that the peel strength is higher than that in the case where only the electrode layer is separately fired.

【0082】かかる結果から、両層の界面に格子縞が形
成される場合であっても、誘電体層と電極層とを一体に
同時焼成する方が、誘電体層と電極層とを別個に焼成す
る場合よりも好ましいことが確認される。
From the above results, even when lattice fringes are formed at the interface between both layers, the simultaneous firing of the dielectric layer and the electrode layer makes the firing of the dielectric layer and the electrode layer separate. It is confirmed that it is more preferable than the case.

【0083】表1、2においては、比較例1は、電極層
の主成分をWとし、誘電体層の主成分を実施例1、5、
7、8と同様のAl23−SiO2系とする場合につい
て示したものである。かかかる比較例1では、電極層と
誘電体層との界面において連続した格子縞は観察されな
かった。酸素濃度が低く且つ焼成温度が低いため連続し
た格子縞が得られないものと考えられる。界面剥離の面
積百分率は100%でまったく接合されていない。
In Tables 1 and 2, in Comparative Example 1, the main component of the electrode layer was W, and the main component of the dielectric layer was Examples 1, 5 and
This is a case where the same Al 2 O 3 —SiO 2 system as in 7 and 8 is used. In such Comparative Example 1, continuous lattice fringes were not observed at the interface between the electrode layer and the dielectric layer. It is considered that continuous lattice fringes cannot be obtained because the oxygen concentration is low and the firing temperature is low. The area percentage of interfacial peeling was 100%, indicating no bonding.

【0084】一方、比較例2は窒化物系セラミックスで
酸素濃度が低いためにやはり連続した格子縞が得られ
ず、100%界面剥離でまったく接合されていなかっ
た。
On the other hand, in Comparative Example 2, since the nitride-based ceramics had a low oxygen concentration, continuous lattice fringes were not obtained, and 100% interfacial delamination was not observed at all.

【0085】また、上記説明では、誘電体層の主成分と
して酸化物系のセラミックス材料を使用した場合につい
て説明したが、誘電体層の主成分としては、表3のよう
に非酸化物系のセラミックス材料を使用することができ
る。
In the above description, the case where an oxide-based ceramic material is used as the main component of the dielectric layer has been described, but the main component of the dielectric layer is a non-oxide-based ceramic material as shown in Table 3. Ceramic materials can be used.

【0086】かかる構成では、焼成雰囲気において酸素
濃度が1ppm以上であれば、表4の実施例9に示すよ
うに、電極層と誘電体層との界面に連続した格子縞が観
察された。一方、比較例4に示すように、焼成時の酸素
濃度が1ppm未満の場合には、例えば0.1ppmで
は、界面を連続的に横断する格子縞は認められなかっ
た。
With such a structure, when the oxygen concentration was 1 ppm or more in the firing atmosphere, continuous lattice fringes were observed at the interface between the electrode layer and the dielectric layer, as shown in Example 9 of Table 4. On the other hand, as shown in Comparative Example 4, when the oxygen concentration during firing was less than 1 ppm, for example, at 0.1 ppm, no lattice fringe that continuously crossed the interface was observed.

【0087】なお、界面において連続的な格子縞が認め
られない比較例4では、比較例1〜3とは異なり、わず
かながら接合強度が得られるものの、界面剥離の面積百
分率が90%と大きい。また、比較例4からは、格子縞
が界面において確認されない場合でも、界面剥離の面積
百分率が100%にならない場合もあることが分かる。
すなわち、わずかながら素体剥離が混在しているものと
推察される。
In Comparative Example 4 in which no continuous lattice fringes were observed at the interface, unlike in Comparative Examples 1 to 3, a small bonding strength was obtained, but the area percentage of interfacial delamination was as high as 90%. Further, from Comparative Example 4, it can be seen that the area percentage of interfacial peeling may not be 100% even if lattice fringes are not confirmed at the interface.
That is, it is presumed that exfoliation of the body is slightly present.

【0088】しかし、格子縞が観察されない場合には、
例えある程度の接合強度は得られても、界面剥離の面積
百分率が70%以上となり、素体剥離が混在していても
接合強度は小さく実用的接合強度とはならないことが分
かる。
However, if no lattice fringes are observed,
For example, even if a certain degree of bonding strength is obtained, the area percentage of interfacial peeling is 70% or more, and it can be seen that the bonding strength is small and the practical bonding strength is not achieved even if element peeling is mixed.

【0089】[0089]

【表3】 [Table 3]

【0090】[0090]

【表4】 [Table 4]

【0091】本発明は、上記実施の形態で示した構成に
限定する必要はなく、本発明の趣旨を逸脱しない範囲
で、種々変更しても構わない。
The present invention does not have to be limited to the configurations shown in the above embodiments, and various modifications may be made without departing from the spirit of the present invention.

【0092】[0092]

【発明の効果】本発明では、多層セラミック基板の電極
層と誘電体層との界面において、TEM写真で組織観察
される連続した格子縞を形成することにより、かかる格
子縞が見出せない場合に比べて、両層の接合強度を向上
させることができる。
According to the present invention, by forming continuous lattice fringes whose structure is observed in a TEM photograph at the interface between the electrode layer and the dielectric layer of the multilayer ceramic substrate, as compared with the case where such lattice fringes are not found, The bonding strength of both layers can be improved.

【0093】このようにして電極層と誘電体層との接合
強度を向上させることにより、電極層と誘電体層との界
面の収縮挙動をより一体化させ、万が一にも剥離が発生
した場合でも、界面剥離が支配的な剥離モードとならな
いように多層セラミック基板に剥離に対する靱性を賦与
することができる。
By thus improving the bonding strength between the electrode layer and the dielectric layer, the contraction behavior of the interface between the electrode layer and the dielectric layer is further integrated, and even if peeling should occur, The toughness against peeling can be imparted to the multilayer ceramic substrate so that the interfacial peeling does not become the dominant peeling mode.

【0094】本発明によれば、多層セラミック基板の電
極層と誘電体層との接合強度を、TEM(透過電子顕微
鏡)の組織観察で電極層の格子縞の誘電体層への連続形
成という視点から、確認することができる。
According to the present invention, the bonding strength between the electrode layer and the dielectric layer of the multilayer ceramic substrate is determined from the viewpoint that the lattice fringes of the electrode layer are continuously formed on the dielectric layer by observing the structure of a TEM (transmission electron microscope). , Can be confirmed.

【0095】本発明により、多層セラミック基板の電極
層と誘電体層との接合強度を剥離強度とは異なる視点の
剥離モードの観点から判定することができる。そのた
め、従来の剥離強度では考慮されなかった剥離時間、剥
離に対する靱性を接合強度の判定要素に加えることがで
きる。
According to the present invention, the bonding strength between the electrode layer and the dielectric layer of the multilayer ceramic substrate can be determined from the viewpoint of the peeling mode which is different from the peeling strength. Therefore, the peeling time and the toughness against peeling, which were not considered in the conventional peeling strength, can be added to the judgment factors of the bonding strength.

【0096】本発明では、電極層の材料と誘電体層の材
料を適宜選択し積層させた状態で、炉体内の酸化性雰囲
気を適度に形成し、比較的低温で一体燒結することによ
り、電極層の格子縞の誘電体層への連続形成を確実に図
ることができる。
According to the present invention, the electrode layer material and the dielectric layer material are appropriately selected and laminated, an oxidizing atmosphere is appropriately formed in the furnace body, and the electrodes are sintered together at a relatively low temperature. It is possible to surely continuously form the lattice fringes of the layer on the dielectric layer.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の多層セラミック基板の製造方法の一実
施の形態を示す工程図である。
FIG. 1 is a process chart showing an embodiment of a method for manufacturing a multilayer ceramic substrate of the present invention.

【図2】本発明の一実施の形態の多層セラミック基板の
電極層の格子縞の誘電体層中への連続状況のTEMによ
る図面代用写真(観察倍率50万倍)である。
FIG. 2 is a TEM drawing-substituting photograph (observation magnification: 500,000 times) showing a continuous state of lattice fringes of an electrode layer of a multilayer ceramic substrate according to an embodiment of the present invention in a dielectric layer.

【図3】図2に示す界面の様子を分かりやすく示した説
明図である。
FIG. 3 is an explanatory view showing the state of the interface shown in FIG. 2 in an easy-to-understand manner.

【図4】(A)は強制剥離試験前の試料をコバールピン
側の上方から見た平面図であり、(B)、(C)は電極
層の格子縞の誘電体層への連続状況が観察される多層セ
ラミック基板の強制剥離試験後のコバールピン側、素体
側のそれぞれ剥離状況を示す説明図であり、(D)は強
制剥離試験前後における素体剥離の状況を示す断面図で
ある。
FIG. 4A is a plan view of the sample before the forced peeling test as seen from above on the Kovar pin side, and FIGS. 4B and 4C show the continuous state of the lattice stripes of the electrode layer on the dielectric layer. FIG. 3A is an explanatory diagram showing the peeling state of the multilayer ceramic substrate on the Kovar pin side and the element body side after the forced peeling test, and FIG. 6D is a sectional view showing the state of the element body peeling before and after the forced peeling test.

【図5】(A)は強制剥離試験前の試料をコバールピン
側の上方から見た平面図であり、(B)、(C)は電極
層の格子縞の誘電体層への連続状況が観察される多層セ
ラミック基板の強制剥離試験後のコバールピン側、素体
側のそれぞれ剥離状況を示す説明図であり、(D)は強
制剥離試験前後における界面剥離の状況を示す断面図で
ある。
FIG. 5A is a plan view of the sample before the forced peeling test as seen from above on the Kovar pin side, and FIGS. 5B and 5C show the continuous state of the lattice fringes of the electrode layer on the dielectric layer. FIG. 3A is an explanatory diagram showing the peeling state of the multilayer ceramic substrate on the Kovar pin side and the element body side after the forced peeling test, and FIG. 6D is a sectional view showing the state of interfacial peeling before and after the forced peeling test.

【符号の説明】[Explanation of symbols]

10 界面 20 格子縞 30 白地部分 40 界面 101 シート形成工程 102 裁断・枠貼り工程 103 スルーホール形成工程 104 スルーホール充填工程 105 内部導体印刷工程 106 積層・圧着工程 107 切断工程 108 脱脂・焼成工程 109 外部端子焼付け工程 110 めっき工程 A 誘電体層 B 電極層 G グリーンシート 10 interfaces 20 plaid 30 white background 40 interfaces 101 sheet forming process 102 Cutting / frame attaching process 103 Through hole forming process 104 Through hole filling process 105 Inner conductor printing process 106 Laminating / pressing process 107 cutting process 108 Degreasing and firing process 109 External terminal baking process 110 plating process A dielectric layer B electrode layer G green sheet

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E343 AA02 AA23 BB24 BB25 BB44 BB72 DD03 ER36 GG02 5E346 AA33 CC18 CC32 CC37 CC39 DD34 DD45 EE27 EE28 FF18 GG04 GG05 GG06 GG08 GG09 GG10 GG17 HH11    ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 5E343 AA02 AA23 BB24 BB25 BB44                       BB72 DD03 ER36 GG02                 5E346 AA33 CC18 CC32 CC37 CC39                       DD34 DD45 EE27 EE28 FF18                       GG04 GG05 GG06 GG08 GG09                       GG10 GG17 HH11

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 積層された誘電体層と電極層とが焼成さ
れてなる多層セラミック基板であって、 前記誘電体層と前記電極層との界面において、前記界面
を横断する格子縞が連続して形成されていることを特徴
とする多層セラミック基板。
1. A multilayer ceramic substrate obtained by firing a laminated dielectric layer and an electrode layer, wherein lattice fringes crossing the interface are continuously formed at an interface between the dielectric layer and the electrode layer. A multilayer ceramic substrate characterized by being formed.
【請求項2】 請求項1記載の多層セラミック基板にお
いて、 前記誘電体層は、低温燒結型の酸化物系セラミックスか
らなることを特徴とする多層セラミック基板。
2. The multilayer ceramic substrate according to claim 1, wherein the dielectric layer is made of a low temperature sintered oxide-based ceramic.
【請求項3】 請求項1または2記載の多層セラミック
基板において、 前記電極層は、Ag、Cu、Niを主成分とした材料か
ら選ばれる少なくとも一種の金属からなることを特徴と
する多層セラミック基板。
3. The multilayer ceramic substrate according to claim 1, wherein the electrode layer is made of at least one metal selected from materials containing Ag, Cu, and Ni as main components. .
【請求項4】 請求項1ないし3のいずれか1項に記載
の多層セラミック基板において、 前記電極層の主成分の少なくとも一部が酸化しているこ
とを特徴とする多層セラミック基板。
4. The multilayer ceramic substrate according to claim 1, wherein at least a part of a main component of the electrode layer is oxidized.
【請求項5】 請求項1ないし4のいずれか1項に記載
の多層セラミック基板において、 前記電極層と前記誘電体層とを強制剥離するに際して、
前記電極層と前記誘電体層との界面から剥離する界面剥
離の割合が、接合界面の面積百分率で80%未満である
こと特徴とする多層セラミック基板。
5. The multilayer ceramic substrate according to claim 1, wherein the electrode layer and the dielectric layer are forcibly separated from each other,
A multilayer ceramic substrate, characterized in that the rate of interfacial peeling from the interface between the electrode layer and the dielectric layer is less than 80% in terms of area percentage of the bonded interface.
【請求項6】 積層された誘電体層と電極層とを一体焼
成してなる多層セラミック基板の製造方法であって、 前記誘電体層と前記電極層との焼成は、1400℃以下
の温度で前記誘電体層に酸化物を使用して焼成するか、
および/または、炉体内を酸素が存在する雰囲気にして
焼成するものであることを特徴とする多層セラミック基
板の製造方法。
6. A method for manufacturing a multilayer ceramic substrate, comprising integrally firing a laminated dielectric layer and an electrode layer, wherein the firing of the dielectric layer and the electrode layer is performed at a temperature of 1400 ° C. or lower. Firing using an oxide for the dielectric layer,
And / or a method of manufacturing a multilayer ceramic substrate, characterized in that the furnace body is fired in an atmosphere in which oxygen is present.
【請求項7】 請求項6記載の多層セラミック基板にお
いて、 前記炉体内は酸素濃度1ppm以上としたことを特徴と
する多層セラミック基板の製造方法。
7. The method of manufacturing a multilayer ceramic substrate according to claim 6, wherein the oxygen concentration in the furnace body is 1 ppm or more.
JP2001301461A 2001-09-28 2001-09-28 Multilayer ceramic board and manufacturing method thereof Pending JP2003110239A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001301461A JP2003110239A (en) 2001-09-28 2001-09-28 Multilayer ceramic board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001301461A JP2003110239A (en) 2001-09-28 2001-09-28 Multilayer ceramic board and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2003110239A true JP2003110239A (en) 2003-04-11

Family

ID=19121867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001301461A Pending JP2003110239A (en) 2001-09-28 2001-09-28 Multilayer ceramic board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2003110239A (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02126700A (en) * 1988-11-07 1990-05-15 Hitachi Ltd Sintered glass ceramic multilayer circuit board
JPH03112874A (en) * 1989-09-26 1991-05-14 Matsushita Electric Works Ltd Junction between ceramic base and copper
JPH05191038A (en) * 1992-01-16 1993-07-30 Ibiden Co Ltd Ceramic board with metallic layer and manufacturing method thereof
JPH07157812A (en) * 1993-12-07 1995-06-20 Miyoshi Denshi Kk Metallized composition
JPH11268968A (en) * 1998-03-20 1999-10-05 Toshiba Corp Ceramic circuit board
JP2000226274A (en) * 1998-12-01 2000-08-15 Aichi Steel Works Ltd Production of ceramic-metal conjugate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02126700A (en) * 1988-11-07 1990-05-15 Hitachi Ltd Sintered glass ceramic multilayer circuit board
JPH03112874A (en) * 1989-09-26 1991-05-14 Matsushita Electric Works Ltd Junction between ceramic base and copper
JPH05191038A (en) * 1992-01-16 1993-07-30 Ibiden Co Ltd Ceramic board with metallic layer and manufacturing method thereof
JPH07157812A (en) * 1993-12-07 1995-06-20 Miyoshi Denshi Kk Metallized composition
JPH11268968A (en) * 1998-03-20 1999-10-05 Toshiba Corp Ceramic circuit board
JP2000226274A (en) * 1998-12-01 2000-08-15 Aichi Steel Works Ltd Production of ceramic-metal conjugate

Similar Documents

Publication Publication Date Title
JP3517062B2 (en) Copper metallized composition and glass-ceramic wiring board using the same
JPH11102614A (en) Conductive paste for via hole and laminated ceramic substrate using it
JP2007273914A (en) Wiring board and method of manufacturing same
JP2002026528A (en) Conductive paste and multilayer ceramic substrate
JP5166049B2 (en) Ceramic electronic component and method for manufacturing the same
JPH06100377A (en) Production of multilayer ceramic board
WO2009119198A1 (en) Process for producing ceramic substrate
JP2003110239A (en) Multilayer ceramic board and manufacturing method thereof
JP2002343674A (en) Manufacturing method of laminated ceramic capacitor
JP2008042057A (en) Manufacturing method for multilayer ceramic substrate, and compound green sheet for producing multilayer ceramic substrate
JPH02126700A (en) Sintered glass ceramic multilayer circuit board
JP2000077805A (en) Wiring board and manufacture thereof
JP2006120973A (en) Circuit board and manufacturing method thereof
JPH06169173A (en) Method for manufacturing aluminum nitride substrate
JP2000114724A (en) Multilayer wiring board
JP2007142223A (en) Method of manufacturing ceramic substrate
JPH11284296A (en) Wiring board
JP2005277058A (en) Method for manufacturing ceramic electronic component and conductive paste
JP5675389B2 (en) Probe card wiring board and probe card
JP2008112786A (en) Multilayer ceramic substrate, and manufacturing method thereof
JP4420137B2 (en) Manufacturing method of ceramic molded body
JP3556377B2 (en) Wiring board
JP2007294601A (en) Wiring board
JP2005057095A (en) Ceramic multilayer circuit board
JPH0320914B2 (en)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A977 Report on retrieval

Effective date: 20101209

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A02 Decision of refusal

Effective date: 20111129

Free format text: JAPANESE INTERMEDIATE CODE: A02