JP2003109334A - 同期サーボチャンネルを具備するサーボ回路及びサーボデータを同期的に回復する方法 - Google Patents
同期サーボチャンネルを具備するサーボ回路及びサーボデータを同期的に回復する方法Info
- Publication number
- JP2003109334A JP2003109334A JP2002187246A JP2002187246A JP2003109334A JP 2003109334 A JP2003109334 A JP 2003109334A JP 2002187246 A JP2002187246 A JP 2002187246A JP 2002187246 A JP2002187246 A JP 2002187246A JP 2003109334 A JP2003109334 A JP 2003109334A
- Authority
- JP
- Japan
- Prior art keywords
- servo
- data
- circuit
- disk
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/58—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
- G11B5/596—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following on disks
- G11B5/59633—Servo formatting
Abstract
(57)【要約】 （修正有）
【課題】 同期サーボチャンネルを具備するサーボ回路
及びデータ記憶ディスクから同期的にサーボデータを回
復する方法を提供する。 【解決手段】 新規な同期型部分応答最大尤度（ＰＲＭ
Ｌ）サーボが高いインチ当たりのトラックのディスクド
ライブシステム用に設けられている。ハードディスクド
ライブ（ＨＤＤ）におけるデータ容量を増加させるため
に、サーボフォーマットを短縮させ及び／又はトラック
密度を増加させることが可能である。このサーボシステ
ムは、読取・書込ヘッドを位置決めさせるための高性能
且つ正確なシステムとすることを可能とする回路を有し
ている。主要な回路はバースト復調、ビタビ検知、タイ
ミング同期、スピンアップサーチを包含している。高度
にリニアな離散フーリエ変換（ＤＦＴ）バースト復調回
路は高密度且つ低信号対雑音比（ＳＮＲ）位置バースト
を復調することが可能である。
及びデータ記憶ディスクから同期的にサーボデータを回
復する方法を提供する。 【解決手段】 新規な同期型部分応答最大尤度（ＰＲＭ
Ｌ）サーボが高いインチ当たりのトラックのディスクド
ライブシステム用に設けられている。ハードディスクド
ライブ（ＨＤＤ）におけるデータ容量を増加させるため
に、サーボフォーマットを短縮させ及び／又はトラック
密度を増加させることが可能である。このサーボシステ
ムは、読取・書込ヘッドを位置決めさせるための高性能
且つ正確なシステムとすることを可能とする回路を有し
ている。主要な回路はバースト復調、ビタビ検知、タイ
ミング同期、スピンアップサーチを包含している。高度
にリニアな離散フーリエ変換（ＤＦＴ）バースト復調回
路は高密度且つ低信号対雑音比（ＳＮＲ）位置バースト
を復調することが可能である。
Description
【０００１】
【発明の属する技術分野】本発明は、大略、電子回路に
関するものであって、更に詳細には、同期型サーボチャ
ンネルを具備するサーボ回路及びデータ記憶ディスクか
らサーボデータを同期的に回復する方法に関するもので
ある。
関するものであって、更に詳細には、同期型サーボチャ
ンネルを具備するサーボ回路及びデータ記憶ディスクか
らサーボデータを同期的に回復する方法に関するもので
ある。
【０００２】
【従来の技術】このようなサーボ回路は、多くの従来の
サーボ回路が許容することが可能であるよりもサーボデ
ータが一層高い密度を有することを可能とする。サーボ
データの密度を増加させることは、しばしば、アプリケ
ーションデータを記憶させるため使用可能なディスク面
積を増加させ、従ってディスクの記憶容量を増加させる
ことを可能とさせる。
サーボ回路が許容することが可能であるよりもサーボデ
ータが一層高い密度を有することを可能とする。サーボ
データの密度を増加させることは、しばしば、アプリケ
ーションデータを記憶させるため使用可能なディスク面
積を増加させ、従ってディスクの記憶容量を増加させる
ことを可能とさせる。
【０００３】コンピュータソフトウエアアプリケーショ
ンが一層大型となり且つよりデータ集約的なものとなる
に従い、ディスクドライブの製造業者等はデータ記憶デ
ィスクのデータ記憶容量を増加させるための技術を開発
するための努力を継続して行っている。製造業者等が数
年にわたりディスクのデータ記憶容量（ビット／イン
チ）を著しく増加させたが、付随して発生するノイズ及
び記号間干渉（ＩＳＩ）が増加するためにデータ記憶密
度を更に増加させることはしばしば困難である。更に、
ディスクは、典型的に、業界標準寸法に拘束されている
ので、製造業者等は、しばしば、その寸法を増加させる
ことによってディスク記憶容量を増加させることのオプ
ションを有するものではない。更に、殆どの非アプリケ
ーションデータ（例えば、サーボウェッジ、ＤＣ消去フ
ィールド（スピンアップウェッジ）、ファイルアロケー
ションテーブル（ＦＡＴ））はディスクドライブの適切
な動作のためには必要なものであるので、製造業者等
は、しばしば、アプリケーションデータを記憶させるた
めの更なる余裕を作るためにディスクからこのデータを
除去することは不可能である。
ンが一層大型となり且つよりデータ集約的なものとなる
に従い、ディスクドライブの製造業者等はデータ記憶デ
ィスクのデータ記憶容量を増加させるための技術を開発
するための努力を継続して行っている。製造業者等が数
年にわたりディスクのデータ記憶容量（ビット／イン
チ）を著しく増加させたが、付随して発生するノイズ及
び記号間干渉（ＩＳＩ）が増加するためにデータ記憶密
度を更に増加させることはしばしば困難である。更に、
ディスクは、典型的に、業界標準寸法に拘束されている
ので、製造業者等は、しばしば、その寸法を増加させる
ことによってディスク記憶容量を増加させることのオプ
ションを有するものではない。更に、殆どの非アプリケ
ーションデータ（例えば、サーボウェッジ、ＤＣ消去フ
ィールド（スピンアップウェッジ）、ファイルアロケー
ションテーブル（ＦＡＴ））はディスクドライブの適切
な動作のためには必要なものであるので、製造業者等
は、しばしば、アプリケーションデータを記憶させるた
めの更なる余裕を作るためにディスクからこのデータを
除去することは不可能である。
【０００４】図１は従来の磁気データ記憶ディスク１０
の概略平面図である。ディスク１０は多数の（この場合
は８個）ディスクセクター１２ａ−１２ｈへ区画化され
ており、且つ多数の（典型的に、数万又は数十万個の）
同心円状のデータトラック１４ａ−１４ｎを有してい
る。読取可能・書込可能アプリケーションデータは各ト
ラック１４内の夫々のデータセクター（不図示）内に記
憶される。
の概略平面図である。ディスク１０は多数の（この場合
は８個）ディスクセクター１２ａ−１２ｈへ区画化され
ており、且つ多数の（典型的に、数万又は数十万個の）
同心円状のデータトラック１４ａ−１４ｎを有してい
る。読取可能・書込可能アプリケーションデータは各ト
ラック１４内の夫々のデータセクター（不図示）内に記
憶される。
【０００５】図２を参照すると、データサーボウェッジ
（説明の便宜上サーボウェッジ１６ａ−１６ｃのみが示
されている）は、データ読取又は書込動作期間中に、ヘ
ッド位置決め回路（図２０）が読取・書込ヘッド（図５
及び２０）を正確に位置決めさせることを可能とするサ
ーボデータを包含している。サーボウェッジ１６は、１
つ又はそれ以上のデータセクター１２を包含することが
可能なデータフィールドの始め（この例においては、デ
ィスク１０は反時計方向に回転する）において各トラッ
ク１４内に位置されている。各サーボウェッジ１６は、
サーボウェッジの位置（トラック１４及びセクター１
２）を識別する夫々のサーボデータを包含している。従
って、ヘッド位置決め回路はこのサーボデータを使用し
てそこから読取られるべき又はそこへ書込まれるべきト
ラック１４の上方にヘッドを位置決めさせる。ディスク
１０を組込んだディスクドライブ（図２０）の製造業者
は、典型的に、ディスクドライブを顧客へ配送する前に
ディスク上にサーボウェッジ１６を書込み、その後は、
ディスクドライブも顧客もサーボウェッジ１６を変更す
ることはない。サーボウェッジ１６のようなサーボウェ
ッジは、更に、図６に関連して後に説明し且つ「読取信
号から二進シーケンスを回復するビタビ検知器及び方法
（ＶＩＴＥＲＢＩ ＤＥＴＥＣＴＯＲ ＡＮＤ ＭＥＴ
ＨＯＤ ＦＯＲＲＥＣＯＶＥＲＩＮＧ Ａ ＢＩＮＡＲ
Ｙ ＳＥＱＵＥＮＣＥ ＦＲＯＭ ＡＲＥＡＤ ＳＩＧ
ＮＡＬ）」という名称の２００１年２月１４日付で出願
されており本願出願人に譲渡されている米国特許出願第
０９／７８３，８０１号（米国代理人ドケット番号９９
−Ｓ−１８５（１６７８−２１））において記載されて
おり、尚その特許出願を引用により本明細書に取込む。
（説明の便宜上サーボウェッジ１６ａ−１６ｃのみが示
されている）は、データ読取又は書込動作期間中に、ヘ
ッド位置決め回路（図２０）が読取・書込ヘッド（図５
及び２０）を正確に位置決めさせることを可能とするサ
ーボデータを包含している。サーボウェッジ１６は、１
つ又はそれ以上のデータセクター１２を包含することが
可能なデータフィールドの始め（この例においては、デ
ィスク１０は反時計方向に回転する）において各トラッ
ク１４内に位置されている。各サーボウェッジ１６は、
サーボウェッジの位置（トラック１４及びセクター１
２）を識別する夫々のサーボデータを包含している。従
って、ヘッド位置決め回路はこのサーボデータを使用し
てそこから読取られるべき又はそこへ書込まれるべきト
ラック１４の上方にヘッドを位置決めさせる。ディスク
１０を組込んだディスクドライブ（図２０）の製造業者
は、典型的に、ディスクドライブを顧客へ配送する前に
ディスク上にサーボウェッジ１６を書込み、その後は、
ディスクドライブも顧客もサーボウェッジ１６を変更す
ることはない。サーボウェッジ１６のようなサーボウェ
ッジは、更に、図６に関連して後に説明し且つ「読取信
号から二進シーケンスを回復するビタビ検知器及び方法
（ＶＩＴＥＲＢＩ ＤＥＴＥＣＴＯＲ ＡＮＤ ＭＥＴ
ＨＯＤ ＦＯＲＲＥＣＯＶＥＲＩＮＧ Ａ ＢＩＮＡＲ
Ｙ ＳＥＱＵＥＮＣＥ ＦＲＯＭ ＡＲＥＡＤ ＳＩＧ
ＮＡＬ）」という名称の２００１年２月１４日付で出願
されており本願出願人に譲渡されている米国特許出願第
０９／７８３，８０１号（米国代理人ドケット番号９９
−Ｓ−１８５（１６７８−２１））において記載されて
おり、尚その特許出願を引用により本明細書に取込む。
【０００６】図３を参照すると、スピンアップサーボウ
ェッジ１８（説明の便宜上スピンアップウェッジ１８ａ
−１８ｃのみが示されている）は、ディスク１０のスピ
ンアップ時においてヘッド位置決め回路（図２０）が読
取・書込ヘッド（図５及び２０）の初期位置決めを正確
に決定することを可能とするスピンアップデータを包含
している。ディスク１０のような多くのディスク上にお
いて、スピンアップウェッジ１８は夫々ＤＣ消去フィー
ルドであって、それらは、ヘッドがそれらを読取る場合
に、読取・書込ヘッドをしてＤＣサーボ信号を発生させ
る「ブランク」フィールドである。典型的に、スピンア
ップウェッジ１８は、夫々、同一のトラック内のサーボ
ウェッジ１６の一部（例えば、始め、プリアンブル、セ
クター又はトラック識別子）から既知の距離において各
トラック１４内に夫々位置されている。例えば、スピン
アップウェッジ１８は例示したようにセクター１２ｈの
終わりに位置させることが可能であり、又は夫々のサー
ボウェッジ１６内に位置させることが可能である。パワ
ーダウン又はスリープモード等のディスク不活性モード
に続いてディスク１０が通常速度へスピンアップ即ち回
転速度を増加させる間又はその後に、ヘッド位置決め回
路はヘッドをパーキング位置からディスク１０上方の任
意の位置へ移動させる。然しながら、ヘッド位置決め回
路はトラック１４及びセクター１２に関してヘッドの位
置を知っているわけではない。従って、サーボ回路（図
１−３においては不図示）がスピンアップウェッジ１８
のうちの１つを検知することを試みる。スピンアップウ
ェッジ１８は、各々、それぞれのサーボウェッジ１６の
一部から既知の距離であるので、サーボ回路がスピンア
ップウェッジ１８を検知すると、ヘッド位置決め回路は
ディスク１０上方のヘッドの相対的な円周位置を知るこ
とになる。ヘッド（即ち、そのヘッドが上方にあるセク
ター１２及びトラック１４）の実際の位置を決定するた
めに、サーボ回路は夫々のサーボウェッジ１６からセク
ター及びトラック識別子を読取ることが可能である。ヘ
ッド位置決め回路がヘッドの初期位置を決定すると、ス
ピンアップウェッジ１８は更なる目的を達成するもので
はなく、従って、ディスク１０の次のスピンアップまで
使用されることはない。スピンアップウェッジ１８の付
加的な詳細は公知であり従ってその説明は割愛する。
ェッジ１８（説明の便宜上スピンアップウェッジ１８ａ
−１８ｃのみが示されている）は、ディスク１０のスピ
ンアップ時においてヘッド位置決め回路（図２０）が読
取・書込ヘッド（図５及び２０）の初期位置決めを正確
に決定することを可能とするスピンアップデータを包含
している。ディスク１０のような多くのディスク上にお
いて、スピンアップウェッジ１８は夫々ＤＣ消去フィー
ルドであって、それらは、ヘッドがそれらを読取る場合
に、読取・書込ヘッドをしてＤＣサーボ信号を発生させ
る「ブランク」フィールドである。典型的に、スピンア
ップウェッジ１８は、夫々、同一のトラック内のサーボ
ウェッジ１６の一部（例えば、始め、プリアンブル、セ
クター又はトラック識別子）から既知の距離において各
トラック１４内に夫々位置されている。例えば、スピン
アップウェッジ１８は例示したようにセクター１２ｈの
終わりに位置させることが可能であり、又は夫々のサー
ボウェッジ１６内に位置させることが可能である。パワ
ーダウン又はスリープモード等のディスク不活性モード
に続いてディスク１０が通常速度へスピンアップ即ち回
転速度を増加させる間又はその後に、ヘッド位置決め回
路はヘッドをパーキング位置からディスク１０上方の任
意の位置へ移動させる。然しながら、ヘッド位置決め回
路はトラック１４及びセクター１２に関してヘッドの位
置を知っているわけではない。従って、サーボ回路（図
１−３においては不図示）がスピンアップウェッジ１８
のうちの１つを検知することを試みる。スピンアップウ
ェッジ１８は、各々、それぞれのサーボウェッジ１６の
一部から既知の距離であるので、サーボ回路がスピンア
ップウェッジ１８を検知すると、ヘッド位置決め回路は
ディスク１０上方のヘッドの相対的な円周位置を知るこ
とになる。ヘッド（即ち、そのヘッドが上方にあるセク
ター１２及びトラック１４）の実際の位置を決定するた
めに、サーボ回路は夫々のサーボウェッジ１６からセク
ター及びトラック識別子を読取ることが可能である。ヘ
ッド位置決め回路がヘッドの初期位置を決定すると、ス
ピンアップウェッジ１８は更なる目的を達成するもので
はなく、従って、ディスク１０の次のスピンアップまで
使用されることはない。スピンアップウェッジ１８の付
加的な詳細は公知であり従ってその説明は割愛する。
【０００７】図１−３を参照すると、ウェッジ１６及び
１８におけるサーボ及びスピンアップデータの密度は、
典型的に、アプリケーションデータの密度よりも著しく
低い。サーボ及びスピンアップデータは比較的低い密度
を有しているので、サーボ回路（図１−３においては不
図示）は、典型的に、サーボウェッジ１６からサーボデ
ータを検知し且つ読取り且つスピンアップウェッジ１８
からスピンアップデータを検知し且つ読取るためにピー
ク検知を使用する。
１８におけるサーボ及びスピンアップデータの密度は、
典型的に、アプリケーションデータの密度よりも著しく
低い。サーボ及びスピンアップデータは比較的低い密度
を有しているので、サーボ回路（図１−３においては不
図示）は、典型的に、サーボウェッジ１６からサーボデ
ータを検知し且つ読取り且つスピンアップウェッジ１８
からスピンアップデータを検知し且つ読取るためにピー
ク検知を使用する。
【０００８】然しながら、スピンアップ及びサーボデー
タは比較的低い密度を有しているので、ウェッジ１６及
び１８はディスクのかなりの面積を占有しており、それ
は、そうでない場合には、アプリケーションデータを記
憶することが可能である。ウェッジ１６及び１８が占有
する面積を減少させる１つの態様は、サーボ及びスピン
アップデータの密度を増加させることである。然しなが
ら、サーボ及びスピンアップデータの密度を増加させる
ことはＩＳＩ及びノイズを増加させる場合があり、従っ
て、しばしば、ピーク検知サーボ回路（図１−３におい
ては不図示）がこのデータを読取る精度を減少させる。
タは比較的低い密度を有しているので、ウェッジ１６及
び１８はディスクのかなりの面積を占有しており、それ
は、そうでない場合には、アプリケーションデータを記
憶することが可能である。ウェッジ１６及び１８が占有
する面積を減少させる１つの態様は、サーボ及びスピン
アップデータの密度を増加させることである。然しなが
ら、サーボ及びスピンアップデータの密度を増加させる
ことはＩＳＩ及びノイズを増加させる場合があり、従っ
て、しばしば、ピーク検知サーボ回路（図１−３におい
ては不図示）がこのデータを読取る精度を減少させる。
【０００９】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、同期型サーボチャンネルを具備するサーボ
回路及びデータ記憶ディスクからサーボデータを同期的
に回復する方法を提供することを目的とする。
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、同期型サーボチャンネルを具備するサーボ
回路及びデータ記憶ディスクからサーボデータを同期的
に回復する方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明の１実施例によれ
ば、サーボ回路が同期型部分応答最大尤度（ＰＲＭＬ）
サーボチャンネルとプロセッサとを有している。該同期
型サーボチャンネルはデータ記憶ディスク上の夫々のデ
ータセクターを識別するサーボウェッジからサーボデー
タを回復させ、且つ該プロセッサは該同期型サーボチャ
ンネルの動作を制御する。
ば、サーボ回路が同期型部分応答最大尤度（ＰＲＭＬ）
サーボチャンネルとプロセッサとを有している。該同期
型サーボチャンネルはデータ記憶ディスク上の夫々のデ
ータセクターを識別するサーボウェッジからサーボデー
タを回復させ、且つ該プロセッサは該同期型サーボチャ
ンネルの動作を制御する。
【００１１】同期的にサーボデータを回復させる（サー
ボデータによって発生されるピークを同期的に非同期的
に検知することと対比して）ＰＲＭＬサーボチャンネル
を有することによって、このようなサーボ回路は、多く
の従来のサーボ回路が許容可能であるよりもサーボデー
タが一層高い密度を有することを可能とする。サーボデ
ータの密度を増加させることは、しばしば、ディスクの
記憶容量を増加させ、即ちサーボデータによって占有さ
れるディスク面積を減少させることによってアプリケー
ションデータを記憶するために使用可能な面積を増加さ
せる。
ボデータによって発生されるピークを同期的に非同期的
に検知することと対比して）ＰＲＭＬサーボチャンネル
を有することによって、このようなサーボ回路は、多く
の従来のサーボ回路が許容可能であるよりもサーボデー
タが一層高い密度を有することを可能とする。サーボデ
ータの密度を増加させることは、しばしば、ディスクの
記憶容量を増加させ、即ちサーボデータによって占有さ
れるディスク面積を減少させることによってアプリケー
ションデータを記憶するために使用可能な面積を増加さ
せる。
【００１２】
【発明の実施の形態】図４は磁気データ記憶ディスク２
０の平面図であり、該ディスクはスピンアップウェッジ
（ＤＣ消去フィールドのような）を有するものではなく
且つ本発明の１実施例に基づいて従来のディスク１０
（図１）よりもより高い密度でサーボウェッジ２２内に
サーボデータを記憶即ち格納させる。スピンアップウェ
ッジを取除き且つサーボデータの密度を増加させること
はアプリケーションデータを記憶即ち格納するために使
用可能なディスク面積を増加させ、従って、ディスク２
０のデータ記憶容量を増加させる。ディスク１０のよう
に、ディスク２０は多数の（この場合は８個）ディスク
セクター１２ａ−１２ｈに区画化されており、且つ多数
の同心円状のデータトラック１４ａ−１４ｎを有してい
る。ディスク２０は、又、サーボウェッジ２２（説明の
便宜上サーボウェッジ２２ａ−２２ｃのみが示されてい
る）を有しており、それらはディスク１０のサーボウェ
ッジ１６に類似している。
０の平面図であり、該ディスクはスピンアップウェッジ
（ＤＣ消去フィールドのような）を有するものではなく
且つ本発明の１実施例に基づいて従来のディスク１０
（図１）よりもより高い密度でサーボウェッジ２２内に
サーボデータを記憶即ち格納させる。スピンアップウェ
ッジを取除き且つサーボデータの密度を増加させること
はアプリケーションデータを記憶即ち格納するために使
用可能なディスク面積を増加させ、従って、ディスク２
０のデータ記憶容量を増加させる。ディスク１０のよう
に、ディスク２０は多数の（この場合は８個）ディスク
セクター１２ａ−１２ｈに区画化されており、且つ多数
の同心円状のデータトラック１４ａ−１４ｎを有してい
る。ディスク２０は、又、サーボウェッジ２２（説明の
便宜上サーボウェッジ２２ａ−２２ｃのみが示されてい
る）を有しており、それらはディスク１０のサーボウェ
ッジ１６に類似している。
【００１３】図５は、本発明の１実施例に基づいて最初
にスピンアップウェッジ（図３）を検知することなし
に、ディスク２０（図４）のスピンアップに関するサー
ボウェッジ２２（図４）を検知することが可能なサーボ
回路３０の部分ブロック図である。従って、回路３０
は、そのデータ記憶容量を増加させるためにスピンアッ
プウェッジを省略したディスク２０等のディスクと共に
使用することが可能である。然しながら、図１５−１８
に関連して以下に説明するように、回路３０は例えばＤ
Ｃ消去フィールドのようなスピンアップウェッジを有す
るディスクと共に使用することも可能である。
にスピンアップウェッジ（図３）を検知することなし
に、ディスク２０（図４）のスピンアップに関するサー
ボウェッジ２２（図４）を検知することが可能なサーボ
回路３０の部分ブロック図である。従って、回路３０
は、そのデータ記憶容量を増加させるためにスピンアッ
プウェッジを省略したディスク２０等のディスクと共に
使用することが可能である。然しながら、図１５−１８
に関連して以下に説明するように、回路３０は例えばＤ
Ｃ消去フィールドのようなスピンアップウェッジを有す
るディスクと共に使用することも可能である。
【００１４】更に、サーボ回路３０は同期型ＰＲＭＬで
あり、従って、ディスク２０（図４）上に記憶されてい
るサーボデータ等の高密度サーボデータを正確に回復す
ることが可能である。然しながら、回路３０は従来のデ
ィスク１０（図１）上に記憶されているサーボデータ等
の低密度サーボデータを回復することも可能である。
あり、従って、ディスク２０（図４）上に記憶されてい
るサーボデータ等の高密度サーボデータを正確に回復す
ることが可能である。然しながら、回路３０は従来のデ
ィスク１０（図１）上に記憶されているサーボデータ等
の低密度サーボデータを回復することも可能である。
【００１５】図５を参照して更に説明すると、サーボ回
路３０は読取中のサーボウェッジ２２（図４）を表わす
サーボ信号を発生する読取・書込ヘッド３２を有してい
る。回路３０は、又、サーボ信号を処理するサーボチャ
ンネル３４と、サーボサンプルとサーボ信号との間の初
期的位相差を計算する回路３６と、サーボチャンネル３
４の全体的な利得を制御する回路３８と、サーボチャン
ネル３４、位相計算回路３６、利得制御回路３８を制御
するプロセッサ４０とを有している。一方、プロセッサ
４０は状態マシン又はその他の制御回路（不図示）で置
換させることが可能である。
路３０は読取中のサーボウェッジ２２（図４）を表わす
サーボ信号を発生する読取・書込ヘッド３２を有してい
る。回路３０は、又、サーボ信号を処理するサーボチャ
ンネル３４と、サーボサンプルとサーボ信号との間の初
期的位相差を計算する回路３６と、サーボチャンネル３
４の全体的な利得を制御する回路３８と、サーボチャン
ネル３４、位相計算回路３６、利得制御回路３８を制御
するプロセッサ４０とを有している。一方、プロセッサ
４０は状態マシン又はその他の制御回路（不図示）で置
換させることが可能である。
【００１６】プロセッサ４０は、サーボチャンネル３４
をしてディスク２０（図４）のスピンアップに関するサ
ーボウェッジ２２（図１）を検知させ、且つディスクス
ピンアップにおいて及びディスク読取又は書込動作期間
中にサーボウェッジ２２からサーボデータを回復させ
る。チャンネル３４はディスク動作読取期間中にディス
クデータセクター（不図示）からアプリケーションデー
タを回復するための読取チャンネルとして機能すること
も可能である。一方、別個の読取チャンネル（不図示）
がディスク読取動作期間中にアプリケーションデータを
回復することが可能である。
をしてディスク２０（図４）のスピンアップに関するサ
ーボウェッジ２２（図１）を検知させ、且つディスクス
ピンアップにおいて及びディスク読取又は書込動作期間
中にサーボウェッジ２２からサーボデータを回復させ
る。チャンネル３４はディスク動作読取期間中にディス
クデータセクター（不図示）からアプリケーションデー
タを回復するための読取チャンネルとして機能すること
も可能である。一方、別個の読取チャンネル（不図示）
がディスク読取動作期間中にアプリケーションデータを
回復することが可能である。
【００１７】サーボチャンネル３４は、前置増幅器４
２、連続的ローパスフィルタ（ＬＰＦ）４４、利得回路
４６、アナログフィルタ４８、アナログ・デジタル変換
器（ＡＤＣ）５０、有限インパルス応答（ＦＩＲ）フィ
ルタ５２、サンプル・補間器ループ５４、ビタビ（Ｖｉ
ｔｅｒｂｉ）検知器５６を有している。前置増幅器４２
は、読取・書込ディスク３２がディスク２０（図４）を
読取る場合に読取・書込ヘッド３２によって発生される
サーボ信号を増幅し、且つＬＰＦ４４はサーボ信号を等
化させる。利得回路４６は等化されたサーボ信号を増幅
して等化されたサーボ信号の振幅を所望のレベルに設定
し、且つＡＤＣ５０はサンプルクロックに応答して増幅
されたサーボ信号をサンプル（サンプリング）し且つデ
ジタル化する。ＦＩＲフィルタ５２は、連続するデジタ
ル化したサンプル（ここでは、一度に２個の連続するサ
ンプル）をチャンネル３４の目標とするパワースペクト
ルに対してより良く等化させるための付加的なブースト
を与えるために使用される。サンプル・補間器ループ５
４は、ＦＩＲサンプルの値を、サンプルクロックがサー
ボ信号に対して同期されていた場合にそれらが有するで
あろう値に対して補間させることによってサンプルクロ
ックを効果的にサーボ信号に対して同期させる。ターゲ
ット多項式に対して設計されているビタビ検知器５６
は、補間されたサンプル（ここでは、一度に２個のサン
プル）を処理することによってサーボ信号からサーボデ
ータビットシーケンスを回復する。図６に関連して以下
に説明するように、回復されたビットシーケンスの一部
はそれからそのビットシーケンスが回復されるサーボウ
ェッジ２２を保持しているトラック１４及びセクター１
２を識別する。従って、ビタビ検知器は回復されたビッ
トシーケンスのこの部分をヘッド位置決め回路（図２
０）ヘ供給する。１実施例においては、ＦＩＲフィルタ
５２はサーボ信号サンプルをＰＲ４パワースペクトルに
対して等化させ、且つビタビ検知器５６はＰＲ４多項式
に従って構成されている。ＰＲ４多項式に対して設計さ
れているサーボチャンネルの利点については「読取信号
から二進シーケンスを回復するためのビタビ検知器及び
方法」という名称の２００１年２月１４日付で出願した
本願出願人に譲渡されている米国特許出願第０９／７８
３，８０１号（米国代理人ドケット番号９９−Ｓ−１８
５（１６７８−２１））において記載されており、尚、
その特許出願を引用によって本明細書に取込む。
２、連続的ローパスフィルタ（ＬＰＦ）４４、利得回路
４６、アナログフィルタ４８、アナログ・デジタル変換
器（ＡＤＣ）５０、有限インパルス応答（ＦＩＲ）フィ
ルタ５２、サンプル・補間器ループ５４、ビタビ（Ｖｉ
ｔｅｒｂｉ）検知器５６を有している。前置増幅器４２
は、読取・書込ディスク３２がディスク２０（図４）を
読取る場合に読取・書込ヘッド３２によって発生される
サーボ信号を増幅し、且つＬＰＦ４４はサーボ信号を等
化させる。利得回路４６は等化されたサーボ信号を増幅
して等化されたサーボ信号の振幅を所望のレベルに設定
し、且つＡＤＣ５０はサンプルクロックに応答して増幅
されたサーボ信号をサンプル（サンプリング）し且つデ
ジタル化する。ＦＩＲフィルタ５２は、連続するデジタ
ル化したサンプル（ここでは、一度に２個の連続するサ
ンプル）をチャンネル３４の目標とするパワースペクト
ルに対してより良く等化させるための付加的なブースト
を与えるために使用される。サンプル・補間器ループ５
４は、ＦＩＲサンプルの値を、サンプルクロックがサー
ボ信号に対して同期されていた場合にそれらが有するで
あろう値に対して補間させることによってサンプルクロ
ックを効果的にサーボ信号に対して同期させる。ターゲ
ット多項式に対して設計されているビタビ検知器５６
は、補間されたサンプル（ここでは、一度に２個のサン
プル）を処理することによってサーボ信号からサーボデ
ータビットシーケンスを回復する。図６に関連して以下
に説明するように、回復されたビットシーケンスの一部
はそれからそのビットシーケンスが回復されるサーボウ
ェッジ２２を保持しているトラック１４及びセクター１
２を識別する。従って、ビタビ検知器は回復されたビッ
トシーケンスのこの部分をヘッド位置決め回路（図２
０）ヘ供給する。１実施例においては、ＦＩＲフィルタ
５２はサーボ信号サンプルをＰＲ４パワースペクトルに
対して等化させ、且つビタビ検知器５６はＰＲ４多項式
に従って構成されている。ＰＲ４多項式に対して設計さ
れているサーボチャンネルの利点については「読取信号
から二進シーケンスを回復するためのビタビ検知器及び
方法」という名称の２００１年２月１４日付で出願した
本願出願人に譲渡されている米国特許出願第０９／７８
３，８０１号（米国代理人ドケット番号９９−Ｓ−１８
５（１６７８−２１））において記載されており、尚、
その特許出願を引用によって本明細書に取込む。
【００１８】位相計算回路３６がサンプルクロックとサ
ーボ信号との初期的位相差を決定する。サンプル・補間
器ループ５４はこの初期的位相差を使用してサーボ信号
に関するサンプルクロックの位相を捕獲、即ち獲得す
る。ループ５４はこの初期的位相差なしでサンプルクロ
ックの位相を獲得することが可能であるが、それは著し
くより長い時間がかかり、従って、そうすることに著し
くより長いサーボウェッジ２２を必要とする。従って、
回路３６は、サーボウェッジ２２をより短いものとする
ことを可能とすることによって、ディスク２０がより高
いデータ記憶容量を有することを可能とさせる。回路３
６については、更に、図１１に関連して以下に説明する
が、「サンプルクロックとサンプルされた信号との間の
位相差を決定する回路及び方法（ＣＩＲＣＵＩＴ ＡＮ
Ｄ ＭＥＴＨＯＤ ＦＯＲ ＤＥＴＥＲＭＩＮＩＮＧ
ＴＨＥ ＰＨＡＳＥ ＤＩＦＦＥＲＥＮＣＥ ＢＥＴＷ
ＥＥＮ Ａ ＳＡＭＰＬＥ ＣＬＯＣＫ ＡＮＤ Ａ
ＳＡＭＰＬＥＤ ＳＩＧＮＡＬ）」という名称の２００
０年２月１４日付で出願された本願出願人に譲渡されて
いる米国特許出願第０９／５０３，４５３号、及び「直
線近似によってサンプルクロックとサンプルされた信号
との間の位相差を決定する回路及び方法（ＣＩＲＣＵＩ
Ｔ ＡＮＤ ＭＥＴＨＯＤ ＦＯＲ ＤＥＴＥＲＭＩＮ
ＩＮＧ ＴＨＥＰＨＡＳＥ ＤＩＦＦＥＲＥＮＣＥ Ｂ
ＥＴＷＥＥＮ Ａ ＳＡＭＰＬＥ ＣＬＯＣＫ ＡＮＤ
Ａ ＳＡＭＰＬＥＤ ＳＩＧＮＡＬ ＢＹ ＬＩＮＥ
ＡＲＡＰＰＲＯＸＩＭＡＴＩＯＮ）」という名称の２０
００年２月１４日付で出願されている本願出願人に譲渡
されている米国特許出願第０９／５０３，９２９号にお
いても記載されており、それらの特許出願を引用によっ
て本明細書に取込む。
ーボ信号との初期的位相差を決定する。サンプル・補間
器ループ５４はこの初期的位相差を使用してサーボ信号
に関するサンプルクロックの位相を捕獲、即ち獲得す
る。ループ５４はこの初期的位相差なしでサンプルクロ
ックの位相を獲得することが可能であるが、それは著し
くより長い時間がかかり、従って、そうすることに著し
くより長いサーボウェッジ２２を必要とする。従って、
回路３６は、サーボウェッジ２２をより短いものとする
ことを可能とすることによって、ディスク２０がより高
いデータ記憶容量を有することを可能とさせる。回路３
６については、更に、図１１に関連して以下に説明する
が、「サンプルクロックとサンプルされた信号との間の
位相差を決定する回路及び方法（ＣＩＲＣＵＩＴ ＡＮ
Ｄ ＭＥＴＨＯＤ ＦＯＲ ＤＥＴＥＲＭＩＮＩＮＧ
ＴＨＥ ＰＨＡＳＥ ＤＩＦＦＥＲＥＮＣＥ ＢＥＴＷ
ＥＥＮ Ａ ＳＡＭＰＬＥ ＣＬＯＣＫ ＡＮＤ Ａ
ＳＡＭＰＬＥＤ ＳＩＧＮＡＬ）」という名称の２００
０年２月１４日付で出願された本願出願人に譲渡されて
いる米国特許出願第０９／５０３，４５３号、及び「直
線近似によってサンプルクロックとサンプルされた信号
との間の位相差を決定する回路及び方法（ＣＩＲＣＵＩ
Ｔ ＡＮＤ ＭＥＴＨＯＤ ＦＯＲ ＤＥＴＥＲＭＩＮ
ＩＮＧ ＴＨＥＰＨＡＳＥ ＤＩＦＦＥＲＥＮＣＥ Ｂ
ＥＴＷＥＥＮ Ａ ＳＡＭＰＬＥ ＣＬＯＣＫ ＡＮＤ
Ａ ＳＡＭＰＬＥＤ ＳＩＧＮＡＬ ＢＹ ＬＩＮＥ
ＡＲＡＰＰＲＯＸＩＭＡＴＩＯＮ）」という名称の２０
００年２月１４日付で出願されている本願出願人に譲渡
されている米国特許出願第０９／５０３，９２９号にお
いても記載されており、それらの特許出願を引用によっ
て本明細書に取込む。
【００１９】利得回路３８は初期的利得決定器５８、ト
ラッキング利得決定器６０、デジタル・アナログ変換器
（ＤＡＣ）６２を有している。初期的利得決定器５８は
補間されたサーボ信号サンプルからサーボ信号の初期的
振幅を決定する。ＤＡＣ６２はこの初期的振幅を使用し
て利得制御信号を発生し、該信号は利得回路４６をして
サーボチャンネル３４の全体的な利得を所望のレベルへ
設定させる。回路３８及び４６はこの初期的振幅を使用
することなしに利得を設定することが可能であるが、そ
れはかなりより長い時間がかかる場合があり、従ってそ
れを行うためにかなりより長いサーボウェッジ２２を必
要とする場合がある。従って、位相計算回路３６のよう
に、初期的利得決定器５８は、しばしば、サーボウェッ
ジ２２をより短いものとさせることを可能とすることに
よりディスク２０がより高いデータ記憶容量を有するこ
とを可能とさせる。回路５８が初期的振幅を決定した後
に、トラッキング利得決定器６０はサーボウェッジ２２
の残部に対してサーボ信号の振幅を獲得し且つその上に
ロック、即ちトラッキングする。回路５８のように、Ｄ
ＡＣ６２は回路６０からの振幅を利得回路４６用の利得
制御信号へ変換させる。１実施例においては、ＤＡＣ６
２が対数的にスケーリングされた利得制御信号を発生す
る。
ラッキング利得決定器６０、デジタル・アナログ変換器
（ＤＡＣ）６２を有している。初期的利得決定器５８は
補間されたサーボ信号サンプルからサーボ信号の初期的
振幅を決定する。ＤＡＣ６２はこの初期的振幅を使用し
て利得制御信号を発生し、該信号は利得回路４６をして
サーボチャンネル３４の全体的な利得を所望のレベルへ
設定させる。回路３８及び４６はこの初期的振幅を使用
することなしに利得を設定することが可能であるが、そ
れはかなりより長い時間がかかる場合があり、従ってそ
れを行うためにかなりより長いサーボウェッジ２２を必
要とする場合がある。従って、位相計算回路３６のよう
に、初期的利得決定器５８は、しばしば、サーボウェッ
ジ２２をより短いものとさせることを可能とすることに
よりディスク２０がより高いデータ記憶容量を有するこ
とを可能とさせる。回路５８が初期的振幅を決定した後
に、トラッキング利得決定器６０はサーボウェッジ２２
の残部に対してサーボ信号の振幅を獲得し且つその上に
ロック、即ちトラッキングする。回路５８のように、Ｄ
ＡＣ６２は回路６０からの振幅を利得回路４６用の利得
制御信号へ変換させる。１実施例においては、ＤＡＣ６
２が対数的にスケーリングされた利得制御信号を発生す
る。
【００２０】図５を参照しながら更に説明すると、初期
的利得決定器５８については、更に、図１２を関連して
以下に説明するが、それは「増幅した信号のサンプルの
和に基づいて増幅器の利得を制御する回路及び方法（Ａ
ＣＩＲＣＵＩＴ ＡＮＤＭＥＴＨＯＤ ＦＯＲ ＣＯ
ＮＴＲＯＬＬＩＮＧ ＴＨＥ ＧＡＩＮ ＯＦ ＡＮ
ＡＭＰＬＩＦＩＥＲ ＢＡＳＥＤ ＯＮ ＴＨＥ ＳＵ
Ｍ ＯＦ ＳＡＭＰＬＥＳ ＯＦ ＴＨＥ ＡＭＰＬＩ
ＦＩＥＤ ＳＩＧＮＡＬ）」という名称の２０００年２
月１４日付で出願されており本願出願人に譲渡されてい
る米国特許出願第０９／５０３，９４９号、及び「増幅
器の利得を制御する回路及び方法（ＡＣＩＲＣＵＩＴ
ＡＮＤ ＭＥＴＨＯＤ ＦＯＲ ＣＯＮＴＲＯＬＬＩＮ
ＧＴＨＥ ＧＡＩＮ ＯＦ ＡＮ ＡＭＰＬＩＦＩＥ
Ｒ）」という名称の２０００年４月１４日付で出願され
ており本願出願人に譲渡されている米国特許出願第０９
／５０３，３９９号において記載されており尚それらの
特許出願を引用によって本明細書に取込む。
的利得決定器５８については、更に、図１２を関連して
以下に説明するが、それは「増幅した信号のサンプルの
和に基づいて増幅器の利得を制御する回路及び方法（Ａ
ＣＩＲＣＵＩＴ ＡＮＤＭＥＴＨＯＤ ＦＯＲ ＣＯ
ＮＴＲＯＬＬＩＮＧ ＴＨＥ ＧＡＩＮ ＯＦ ＡＮ
ＡＭＰＬＩＦＩＥＲ ＢＡＳＥＤ ＯＮ ＴＨＥ ＳＵ
Ｍ ＯＦ ＳＡＭＰＬＥＳ ＯＦ ＴＨＥ ＡＭＰＬＩ
ＦＩＥＤ ＳＩＧＮＡＬ）」という名称の２０００年２
月１４日付で出願されており本願出願人に譲渡されてい
る米国特許出願第０９／５０３，９４９号、及び「増幅
器の利得を制御する回路及び方法（ＡＣＩＲＣＵＩＴ
ＡＮＤ ＭＥＴＨＯＤ ＦＯＲ ＣＯＮＴＲＯＬＬＩＮ
ＧＴＨＥ ＧＡＩＮ ＯＦ ＡＮ ＡＭＰＬＩＦＩＥ
Ｒ）」という名称の２０００年４月１４日付で出願され
ており本願出願人に譲渡されている米国特許出願第０９
／５０３，３９９号において記載されており尚それらの
特許出願を引用によって本明細書に取込む。
【００２１】図６は図４のサーボウェッジ２２ａの概略
図であって、その他のサーボウェッジ２２は同様であ
る。書込スプライス７０ａ及び７０ｂは、夫々、サーボ
ウェッジ２２ａを隣接するデータセクター（不図示）か
ら分離させる。サーボアドレスマーク（ＳＡＭ）７２
は、読取・書込ヘッド３２（図５）がサーボウェッジ２
２ａの始めにあることをヘッド位置決め回路（図２０）
に対して表示する。サーボプリアンブル７４は、サンプ
ル補間器ループ５４（図５）がサンプルクロック（図
５）を同期させることを可能とさせ、且つサーボ同期マ
ーク（ＳＳＭ）７６はヘッド位置識別子７８の始めを識
別する。プリアンブル７４及びＳＳＭ７６については更
に図１４を参照して後に説明する。位置識別子７８はデ
ィスク２０（図４）の表面に関してヘッド位置決め回路
がヘッド３２の位置を粗く決定し且つ調節することを可
能とさせる。より詳細に説明すると、位置識別子７８は
セクター識別子８０及びトラック識別子８２を包含して
おり、それらは、夫々、サーボウェッジ２２ａを包含し
ているディスクセクター１２及びデータトラック１４
（ここでは、セクター１２ａ及びトラック１４ａ）を識
別する。ヘッド３２は、該ヘッドがトラック１４ａの直
上にない場合であっても、位置識別子７８を読取ること
が可能であるので、サーボウェッジ２２ａは、バースト
８４ａ−８４ｎを包含しており、それらはヘッド位置決
め回路がヘッド３２の位置を細かく決定し且つ調節する
ことを可能とさせる。更に、サーボウェッジ２２ａは、
１／４コード、４／１２コード、又は任意のその他の適
宜のコードに従ってエンコードさせることが可能であ
る。適切な１／４コードは「データコード及びデータコ
ーディング方法（Ａ ＤＡＴＡ ＣＯＤＥ ＡＮＤ Ｍ
ＥＴＨＯＤ ＦＯＲ ＣＯＤＩＮＧＤＡＴＡ）」という
名称の本願出願人に譲渡されている米国特許出願第０９
／９９４，００９号（米国代理人ドケット番号０１−Ｓ
−０２３（１６７８−３９））に記載されており、尚上
記特許出願を引用によって本明細書に取り込む。又、適
切な４／１２コードは本願出願人に譲渡されている米国
特許第６，２０１，６５２号及び「読取信号から二進シ
ーケンスを回復するためのビタビ検知器及び方法（ＶＩ
ＴＥＲＢＩ ＤＥＴＥＣＴＯＲ ＡＮＤ ＭＥＴＨＯＤ
ＦＯＲ ＲＥＣＯＶＥＲＩＮＧ Ａ ＢＩＮＡＲＹ
ＳＥＱＵＥＮＣＥ ＦＲＯＭ Ａ ＲＥＡＤ ＳＩＧＮ
ＡＬ）」という名称の２００１年２月１４日付で出願さ
れており且つ本願出願人に譲渡されている米国特許出願
第０９／７８３，８０１号（米国代理人ドケット番号９
９−Ｓ−１８５（１６７８−２１））に記載されてお
り、尚これらの特許及び特許出願を引用によって本明細
書に取り込む。
図であって、その他のサーボウェッジ２２は同様であ
る。書込スプライス７０ａ及び７０ｂは、夫々、サーボ
ウェッジ２２ａを隣接するデータセクター（不図示）か
ら分離させる。サーボアドレスマーク（ＳＡＭ）７２
は、読取・書込ヘッド３２（図５）がサーボウェッジ２
２ａの始めにあることをヘッド位置決め回路（図２０）
に対して表示する。サーボプリアンブル７４は、サンプ
ル補間器ループ５４（図５）がサンプルクロック（図
５）を同期させることを可能とさせ、且つサーボ同期マ
ーク（ＳＳＭ）７６はヘッド位置識別子７８の始めを識
別する。プリアンブル７４及びＳＳＭ７６については更
に図１４を参照して後に説明する。位置識別子７８はデ
ィスク２０（図４）の表面に関してヘッド位置決め回路
がヘッド３２の位置を粗く決定し且つ調節することを可
能とさせる。より詳細に説明すると、位置識別子７８は
セクター識別子８０及びトラック識別子８２を包含して
おり、それらは、夫々、サーボウェッジ２２ａを包含し
ているディスクセクター１２及びデータトラック１４
（ここでは、セクター１２ａ及びトラック１４ａ）を識
別する。ヘッド３２は、該ヘッドがトラック１４ａの直
上にない場合であっても、位置識別子７８を読取ること
が可能であるので、サーボウェッジ２２ａは、バースト
８４ａ−８４ｎを包含しており、それらはヘッド位置決
め回路がヘッド３２の位置を細かく決定し且つ調節する
ことを可能とさせる。更に、サーボウェッジ２２ａは、
１／４コード、４／１２コード、又は任意のその他の適
宜のコードに従ってエンコードさせることが可能であ
る。適切な１／４コードは「データコード及びデータコ
ーディング方法（Ａ ＤＡＴＡ ＣＯＤＥ ＡＮＤ Ｍ
ＥＴＨＯＤ ＦＯＲ ＣＯＤＩＮＧＤＡＴＡ）」という
名称の本願出願人に譲渡されている米国特許出願第０９
／９９４，００９号（米国代理人ドケット番号０１−Ｓ
−０２３（１６７８−３９））に記載されており、尚上
記特許出願を引用によって本明細書に取り込む。又、適
切な４／１２コードは本願出願人に譲渡されている米国
特許第６，２０１，６５２号及び「読取信号から二進シ
ーケンスを回復するためのビタビ検知器及び方法（ＶＩ
ＴＥＲＢＩ ＤＥＴＥＣＴＯＲ ＡＮＤ ＭＥＴＨＯＤ
ＦＯＲ ＲＥＣＯＶＥＲＩＮＧ Ａ ＢＩＮＡＲＹ
ＳＥＱＵＥＮＣＥ ＦＲＯＭ Ａ ＲＥＡＤ ＳＩＧＮ
ＡＬ）」という名称の２００１年２月１４日付で出願さ
れており且つ本願出願人に譲渡されている米国特許出願
第０９／７８３，８０１号（米国代理人ドケット番号９
９−Ｓ−１８５（１６７８−２１））に記載されてお
り、尚これらの特許及び特許出願を引用によって本明細
書に取り込む。
【００２２】図７は、それがサーボウェッジ２２ａ（図
４及び６）のプリアンブル７４（図６）、サンプルクロ
ック（図５）、及びＡＤＣ５０（図５）によって取られ
る偶数サンプル９０ａ−９０ｄ及び奇数サンプル９１ａ
−９１ｃ上方にある間に読取・書込ヘッド３２（図５）
によって発生させる正弦波サーボ信号の概略図である。
この実施例においては、偶数サンプル及び奇数サンプル
は、夫々、サンプルクロックの上昇エッジ及び下降エッ
ジに対応しているが、その他の実施例においては、偶数
サンプル及び奇数サンプルは、夫々、サンプルクロック
の下降エッジ及び上昇エッジに対応することが可能であ
る。
４及び６）のプリアンブル７４（図６）、サンプルクロ
ック（図５）、及びＡＤＣ５０（図５）によって取られ
る偶数サンプル９０ａ−９０ｄ及び奇数サンプル９１ａ
−９１ｃ上方にある間に読取・書込ヘッド３２（図５）
によって発生させる正弦波サーボ信号の概略図である。
この実施例においては、偶数サンプル及び奇数サンプル
は、夫々、サンプルクロックの上昇エッジ及び下降エッ
ジに対応しているが、その他の実施例においては、偶数
サンプル及び奇数サンプルは、夫々、サンプルクロック
の下降エッジ及び上昇エッジに対応することが可能であ
る。
【００２３】図８は本発明の１実施例に基づくディスク
スピンアップに関するサーボ回路３０（図５）に関連す
る信号の幾つかのタイミング線図である。説明の便宜
上、これらの信号は図５から省略されている。ディスク
ドライブ制御器（図２０）はＳＥＡＲＣＨ及びサーボゲ
ートＳＧを活性レベル（ここでは論理１）へ遷移させて
プロセッサ４０（図５）をしてディスク２０（図４）の
スピンアップに関するサーボウェッジ２２（図４）のサ
ーチを開始させる。プロセッサ４０はＰＤＥＴＥＣＴを
活性レベル（ここでは論理１）へ遷移させてそれが以下
に説明するようにサーボウェッジ２２のプリアンブル７
４（図６）を検知したことを表示する。プロセッサ４０
がサーボウェッジ２２のプリアンブル７４を検知した後
に、それはＡＣＱ ＴＲＫを活性レベル（ここでは論理
１）へ遷移させてサンプル補間器ループ５４をしてサン
プルの位相を以下に説明するようにサーボ信号の位相に
追従させる。プロセッサ４０が検知されたプリアンブル
７４に続くサーボ同期マーク（図６のＳＳＭ７６）を検
知すると、それはＳＲＶ ＳＭＤを活性レベル（ここで
は論理１）へ遷移させて、それが同期マーク７６を検知
したことをディスクドライブ制御器に知らせる。ヘッド
３２（図５）の初期位置を決定する前にプロセッサ４０
が複数個の連続する同期マーク７６を検知することを必
要とするようにディスクドライブ制御器がプログラムさ
れている場合には、プロセッサ４０又は制御器がスピン
アップ期間中に検知される連続する同期マーク７６の数
を追跡するためにカウンタＳＭＤ ＣＮＴをインクリメ
ントさせる。
スピンアップに関するサーボ回路３０（図５）に関連す
る信号の幾つかのタイミング線図である。説明の便宜
上、これらの信号は図５から省略されている。ディスク
ドライブ制御器（図２０）はＳＥＡＲＣＨ及びサーボゲ
ートＳＧを活性レベル（ここでは論理１）へ遷移させて
プロセッサ４０（図５）をしてディスク２０（図４）の
スピンアップに関するサーボウェッジ２２（図４）のサ
ーチを開始させる。プロセッサ４０はＰＤＥＴＥＣＴを
活性レベル（ここでは論理１）へ遷移させてそれが以下
に説明するようにサーボウェッジ２２のプリアンブル７
４（図６）を検知したことを表示する。プロセッサ４０
がサーボウェッジ２２のプリアンブル７４を検知した後
に、それはＡＣＱ ＴＲＫを活性レベル（ここでは論理
１）へ遷移させてサンプル補間器ループ５４をしてサン
プルの位相を以下に説明するようにサーボ信号の位相に
追従させる。プロセッサ４０が検知されたプリアンブル
７４に続くサーボ同期マーク（図６のＳＳＭ７６）を検
知すると、それはＳＲＶ ＳＭＤを活性レベル（ここで
は論理１）へ遷移させて、それが同期マーク７６を検知
したことをディスクドライブ制御器に知らせる。ヘッド
３２（図５）の初期位置を決定する前にプロセッサ４０
が複数個の連続する同期マーク７６を検知することを必
要とするようにディスクドライブ制御器がプログラムさ
れている場合には、プロセッサ４０又は制御器がスピン
アップ期間中に検知される連続する同期マーク７６の数
を追跡するためにカウンタＳＭＤ ＣＮＴをインクリメ
ントさせる。
【００２４】図４−８を参照して、ディスク２０のスピ
ンアップに関するサーボ回路３０の動作について本発明
の１実施例に基づいて説明する。説明の便宜上、ディス
クスピンアップに関して最初にサーボウェッジ２２ａを
検知する回路３０について動作を説明するが、回路３０
が最初に別のサーボウェッジ２２を検知する場合であっ
てもその動作は同様のものであることを理解すべきであ
る。
ンアップに関するサーボ回路３０の動作について本発明
の１実施例に基づいて説明する。説明の便宜上、ディス
クスピンアップに関して最初にサーボウェッジ２２ａを
検知する回路３０について動作を説明するが、回路３０
が最初に別のサーボウェッジ２２を検知する場合であっ
てもその動作は同様のものであることを理解すべきであ
る。
【００２５】最初に、ディスク２０が典型的に毎分０回
転数（ｒｐｍ）である不活性速度から例えば５１００ｒ
ｐｍ等の動作速度へスピンアップ即ち回転速度を増加さ
せる。ディスク２０は、該ディスクを組込んでいるディ
スクドライブシステム（図２０）がパワーダウンされる
か又はパワー節約、即ちスリープモードにある期間中に
不活性速度にある場合がある。ディスク２０が動作速度
へスピンアップしている間又はその後で、ヘッド位置決
め回路（図２０）が読取／書込ヘッド３２をパーキング
している位置からディスク上のある位置へ移動する。然
しながら、サーボ回路３０がサーボウェッジ２２ａを検
知し且つそれから位置識別子７８を回復するまで、ヘッ
ド位置決め回路はヘッド３２の位置を知っているもので
はない。
転数（ｒｐｍ）である不活性速度から例えば５１００ｒ
ｐｍ等の動作速度へスピンアップ即ち回転速度を増加さ
せる。ディスク２０は、該ディスクを組込んでいるディ
スクドライブシステム（図２０）がパワーダウンされる
か又はパワー節約、即ちスリープモードにある期間中に
不活性速度にある場合がある。ディスク２０が動作速度
へスピンアップしている間又はその後で、ヘッド位置決
め回路（図２０）が読取／書込ヘッド３２をパーキング
している位置からディスク上のある位置へ移動する。然
しながら、サーボ回路３０がサーボウェッジ２２ａを検
知し且つそれから位置識別子７８を回復するまで、ヘッ
ド位置決め回路はヘッド３２の位置を知っているもので
はない。
【００２６】次に、時間ｔ0及びｔ1において、ディスク
ドライブ制御器（図２０）が、夫々、ＳＥＡＲＣＨ及び
ＳＧを活性レベルへ遷移させ、そのことは、サーボ回路
３０をしてサーボウェッジ２２（ここではサーボウェッ
ジ２２ａ）を探索し且つ検知させる。特に、回路３０は
サーボウェッジ２２ａのプリアンブル７４を探索し且つ
検知する。図７を参照すると、上述したように、読取・
書込ヘッド３２はプリアンブル７４の上方にある間に正
弦波サーボ信号、即ちプリアンブル正弦波を発生する。
以下に説明するように、回路３０は正弦波の特性を使用
してプリアンブル７４を検知する。サーボ回路３０は、
ディスク２０が動作速度を得る前又は後でこのスピンア
ップ検知アルゴリズムを実行することが可能であり、又
はディスク２０が動作速度を得る前にこのアルゴリズム
の実行を開始し且つディスク２０が動作速度を得た後に
このアルゴリズムの実行を継続して行うことが可能であ
る。
ドライブ制御器（図２０）が、夫々、ＳＥＡＲＣＨ及び
ＳＧを活性レベルへ遷移させ、そのことは、サーボ回路
３０をしてサーボウェッジ２２（ここではサーボウェッ
ジ２２ａ）を探索し且つ検知させる。特に、回路３０は
サーボウェッジ２２ａのプリアンブル７４を探索し且つ
検知する。図７を参照すると、上述したように、読取・
書込ヘッド３２はプリアンブル７４の上方にある間に正
弦波サーボ信号、即ちプリアンブル正弦波を発生する。
以下に説明するように、回路３０は正弦波の特性を使用
してプリアンブル７４を検知する。サーボ回路３０は、
ディスク２０が動作速度を得る前又は後でこのスピンア
ップ検知アルゴリズムを実行することが可能であり、又
はディスク２０が動作速度を得る前にこのアルゴリズム
の実行を開始し且つディスク２０が動作速度を得た後に
このアルゴリズムの実行を継続して行うことが可能であ
る。
【００２７】より詳細に説明すると、サーボウェッジ２
２ａのプリアンブル７４を検知するために、プロセッサ
４０はプリアンブル正弦波の多数の連続するサンプル、
例えば３個の偶数サンプル９０ａ−９０ｃ及び３個の奇
数サンプル９１ａ−９１ｃ（全部で６個の連続するサン
プル）を格納する。サンプルクロックの連続するエッ
ジ、従って連続するサンプル９０及び９１はプリアンブ
ル正弦波に関して約９０゜離れている。従って、同一の
極性の連続するクロックエッジ、従って連続する偶数サ
ンプル９０及び連続する奇数サンプル９１は約１８０゜
離れている。正弦波の場合には、１８０゜離れている連
続する点の和は０に等しい。従って、プリアンブル７４
を検知するために、プロセッサ４０は次式に従ってプリ
アンブル正弦波の各連続する対の偶数サンプル及び各連
続する対の奇数サンプルを加算する。
２ａのプリアンブル７４を検知するために、プロセッサ
４０はプリアンブル正弦波の多数の連続するサンプル、
例えば３個の偶数サンプル９０ａ−９０ｃ及び３個の奇
数サンプル９１ａ−９１ｃ（全部で６個の連続するサン
プル）を格納する。サンプルクロックの連続するエッ
ジ、従って連続するサンプル９０及び９１はプリアンブ
ル正弦波に関して約９０゜離れている。従って、同一の
極性の連続するクロックエッジ、従って連続する偶数サ
ンプル９０及び連続する奇数サンプル９１は約１８０゜
離れている。正弦波の場合には、１８０゜離れている連
続する点の和は０に等しい。従って、プリアンブル７４
を検知するために、プロセッサ４０は次式に従ってプリ
アンブル正弦波の各連続する対の偶数サンプル及び各連
続する対の奇数サンプルを加算する。
【００２８】
【数１】
【００２９】
【数２】
【００３０】
【数３】
【００３１】
【数４】
【００３２】Ｅ１＝Ｅ２＝Ｏ１＝Ｏ２＝０である場合に
は、サンプル９０及び９１がプリアンブル正弦波を表わ
すことが可能であることをプロセッサ４０が決定する。
サーボ信号がゼロ周波数である場合、即ちＤＣ信号であ
る場合にも、Ｅ１＝Ｅ２＝Ｏ１＝Ｏ２＝０が成立する。
従って、ＤＣ信号をプリアンブル正弦波から区別するた
めに、プロセッサ４０は偶数サンプル９０ａ及び９０ｂ
の大きさを平均化して第一平均偶数サンプルＡＥを発生
し、且つ奇数サンプル９１ａ及び９１ｂの大きさを平均
化して第一平均奇数サンプルＡＥを発生する。この場合
に、次式に従って計算が行われる。
は、サンプル９０及び９１がプリアンブル正弦波を表わ
すことが可能であることをプロセッサ４０が決定する。
サーボ信号がゼロ周波数である場合、即ちＤＣ信号であ
る場合にも、Ｅ１＝Ｅ２＝Ｏ１＝Ｏ２＝０が成立する。
従って、ＤＣ信号をプリアンブル正弦波から区別するた
めに、プロセッサ４０は偶数サンプル９０ａ及び９０ｂ
の大きさを平均化して第一平均偶数サンプルＡＥを発生
し、且つ奇数サンプル９１ａ及び９１ｂの大きさを平均
化して第一平均奇数サンプルＡＥを発生する。この場合
に、次式に従って計算が行われる。
【００３３】
【数５】
【００３４】
【数６】
【００３５】更に、公知の正弦波の三角恒等式によれ
ば、（Ｙｓｉｎα1）2＋（Ｙｃｏｓα1）2＝Ｙ2であ
る。従って、この恒等式は、プリアンブル正弦波に対し
て成立する。更に、説明の便宜上省略してある公知の数
学的原理によれば、ＡＥ＝Ｙｃｏｓα1でありＡＯ＝Ｙ
ｓｉｎα1である。従って、ヘッド３２がプリアンブル
７４の上方にあるか否かを決定するために、プロセッサ
４０は次式を計算する。
ば、（Ｙｓｉｎα1）2＋（Ｙｃｏｓα1）2＝Ｙ2であ
る。従って、この恒等式は、プリアンブル正弦波に対し
て成立する。更に、説明の便宜上省略してある公知の数
学的原理によれば、ＡＥ＝Ｙｃｏｓα1でありＡＯ＝Ｙ
ｓｉｎα1である。従って、ヘッド３２がプリアンブル
７４の上方にあるか否かを決定するために、プロセッサ
４０は次式を計算する。
【００３６】
【数７】
【００３７】ノイズ及び記号間干渉（ＳＩＳ）のため
に、Ｅ１，Ｅ２，Ｏ１，Ｏ２は、ヘッド３２がプリアン
ブル７４の上方にある場合に、正確にゼロに等しくない
場合がある。更に、利得回路４６は未だにサーボチャン
ネル３４の利得を調節する機会を持っていないので、Ａ
ＭＰの値が変化する場合がある。従って、プロセッサ４
０は以下の比較が成立するか否かを決定する。
に、Ｅ１，Ｅ２，Ｏ１，Ｏ２は、ヘッド３２がプリアン
ブル７４の上方にある場合に、正確にゼロに等しくない
場合がある。更に、利得回路４６は未だにサーボチャン
ネル３４の利得を調節する機会を持っていないので、Ａ
ＭＰの値が変化する場合がある。従って、プロセッサ４
０は以下の比較が成立するか否かを決定する。
【００３８】
【数８】
【００３９】
【数９】
【００４０】
【数１０】
【００４１】
【数１１】
【００４２】
【数１２】
【００４３】尚、Ｔｈｒｅｓｈｏｌｄ ｌｏｗ及びＴｈ
ｒｅｓｈｏｌｄ ｈｉｇｈはサーボチャンネル３４の予
測された利得及びサーボ信号上に存在するノイズ及び干
渉に基づいて決定され、且つＴｈｒｅｓｈｏｌｄ ｈｉ
ｇｈもプリアンブル正弦波の予測された振幅Ｙに基づい
て決定される。
ｒｅｓｈｏｌｄ ｈｉｇｈはサーボチャンネル３４の予
測された利得及びサーボ信号上に存在するノイズ及び干
渉に基づいて決定され、且つＴｈｒｅｓｈｏｌｄ ｈｉ
ｇｈもプリアンブル正弦波の予測された振幅Ｙに基づい
て決定される。
【００４４】式（８）−（１２）が全て成立する場合に
は、プロセッサ４０は第一カウンタ（不図示）をゼロで
ない値へインクリメントさせる。式（８）−（１２）の
全てが成立するものではない場合には、プロセッサ４０
は該カウンタをゼロへリセットさせる。プロセッサ４０
は式（１）−（１２）の計算及び該カウンタのインクリ
メント又はリセット動作をその後の偶数及び奇数サンプ
ル９０及び９１に対して継続して行う。尚、スピンアッ
プ検知アルゴリズムをモデル化するために使用されるＣ
言語ソフトウエアルーチンは以下の通りである。
は、プロセッサ４０は第一カウンタ（不図示）をゼロで
ない値へインクリメントさせる。式（８）−（１２）の
全てが成立するものではない場合には、プロセッサ４０
は該カウンタをゼロへリセットさせる。プロセッサ４０
は式（１）−（１２）の計算及び該カウンタのインクリ
メント又はリセット動作をその後の偶数及び奇数サンプ
ル９０及び９１に対して継続して行う。尚、スピンアッ
プ検知アルゴリズムをモデル化するために使用されるＣ
言語ソフトウエアルーチンは以下の通りである。
【００４５】
【表１】
【００４６】
【表２】
【００４７】第一カウンタ（不図示）がゼロでない値を
有している限り、プロセッサ４０は回路３６をしてサン
プルクロックとサーボ信号との間の位相差α1に対する
初期値を計算させ、且つ決定器５８をしてサーボ信号の
振幅Ｙに対する初期値を決定させる。
有している限り、プロセッサ４０は回路３６をしてサン
プルクロックとサーボ信号との間の位相差α1に対する
初期値を計算させ、且つ決定器５８をしてサーボ信号の
振幅Ｙに対する初期値を決定させる。
【００４８】第一カウンタ（不図示）が時間ｔ2におい
て所定のゼロでない値、例えば８に到達すると、プロセ
ッサ４０はサーボプリアンブル（ここでは、サーボウェ
ッジ２２ａのプリアンブル７４）を検知し、ＰＤＥＴＥ
ＣＴを活性レベルへ遷移させ、且つ所定の遅延を発生さ
せる。この遅延期間中に、該プロセッサはサンプル補間
器ループ５４をして回路３６からのα1の初期値を使用
してサンプル９０及び９１をサーボ信号へ同期させ始め
（α1＝０である場合にサンプル９０及び９１はサーボ
信号に対して同期される）、且つ利得回路４６をして回
路３８からのＹの初期値を使用して（ＤＡＣ６２を介し
て）サーボチャンネル３４の全体的な利得を所望のレベ
ルへ設定させ始める。このモードはアクジション（獲
得）モードと呼ばれ、従来のフェーズロックループ（Ｐ
ＬＬ、不図示）のキャプチャモードに類似している。即
ち、アクジションモード期間中に、サンプル補間器ルー
プ５４は比較的「高速」であり、従ってそれはα1を比
較的迅速に０゜へ又はその近くへ駆動させることが可能
である。同様に、利得回路３８は比較的高速であり、従
って、それはサーボチャンネル３４の利得を比較的迅速
に所望のレベルへ設定させることが可能である。この所
定の遅延、従ってアクジションモードの長さは、第二カ
ウンタ（不図示）で測定され、且つ典型的に、サンプル
補間器ループ５４のレイテンシー（待ち時間）に等し
く、それは、１実施例においては、２３個のサンプルで
ある。
て所定のゼロでない値、例えば８に到達すると、プロセ
ッサ４０はサーボプリアンブル（ここでは、サーボウェ
ッジ２２ａのプリアンブル７４）を検知し、ＰＤＥＴＥ
ＣＴを活性レベルへ遷移させ、且つ所定の遅延を発生さ
せる。この遅延期間中に、該プロセッサはサンプル補間
器ループ５４をして回路３６からのα1の初期値を使用
してサンプル９０及び９１をサーボ信号へ同期させ始め
（α1＝０である場合にサンプル９０及び９１はサーボ
信号に対して同期される）、且つ利得回路４６をして回
路３８からのＹの初期値を使用して（ＤＡＣ６２を介し
て）サーボチャンネル３４の全体的な利得を所望のレベ
ルへ設定させ始める。このモードはアクジション（獲
得）モードと呼ばれ、従来のフェーズロックループ（Ｐ
ＬＬ、不図示）のキャプチャモードに類似している。即
ち、アクジションモード期間中に、サンプル補間器ルー
プ５４は比較的「高速」であり、従ってそれはα1を比
較的迅速に０゜へ又はその近くへ駆動させることが可能
である。同様に、利得回路３８は比較的高速であり、従
って、それはサーボチャンネル３４の利得を比較的迅速
に所望のレベルへ設定させることが可能である。この所
定の遅延、従ってアクジションモードの長さは、第二カ
ウンタ（不図示）で測定され、且つ典型的に、サンプル
補間器ループ５４のレイテンシー（待ち時間）に等し
く、それは、１実施例においては、２３個のサンプルで
ある。
【００４９】所定の遅延が時間ｔ3において経過する
と、プロセッサ４０はＡＣＱ ＴＲＫを活性レベルへ遷
移させ且つサンプル補間器ループ５４をしてサーボ信号
のトラッキングを開始させる。即ち、プロセッサ４０
は、ループ５４をしてサンプルとサーボ信号との間の位
相差α1に対して最小の、好適にはゼロの値を維持さ
せ、且つサーボ回路３０の利得を所望のレベルへ維持さ
せる。このトラッキングモードは従来のＰＬＬのロック
モードに類似している。アクジションモードとトラッキ
ングモードとの間の差異は、トラッキングモードにおい
ては、ループ５４及び利得回路３８は、それらがアクジ
ションモードにある場合よりも低速であるということで
ある。
と、プロセッサ４０はＡＣＱ ＴＲＫを活性レベルへ遷
移させ且つサンプル補間器ループ５４をしてサーボ信号
のトラッキングを開始させる。即ち、プロセッサ４０
は、ループ５４をしてサンプルとサーボ信号との間の位
相差α1に対して最小の、好適にはゼロの値を維持さ
せ、且つサーボ回路３０の利得を所望のレベルへ維持さ
せる。このトラッキングモードは従来のＰＬＬのロック
モードに類似している。アクジションモードとトラッキ
ングモードとの間の差異は、トラッキングモードにおい
ては、ループ５４及び利得回路３８は、それらがアクジ
ションモードにある場合よりも低速であるということで
ある。
【００５０】１実施例においては、サーボ信号の正確な
トラッキングを確保するために、ループ５４はトラッキ
ングモードへ入った後に所定数（１実施例においては８
個）の連続するプリアンブルサンプル９０及び９１を受
取らねばならず、又はプロセッサ４０は現在のスピンア
ップ検知サイクルを吸収する。特に、トラッキングモー
ドに入った後に、プロセッサ４０は式（１）−（１２）
に関連して上述したプリアンブル検知手順を実行する。
プロセッサ４０が少なくとも所定数のサンプルに対して
プリアンブル７４を検知するものでない場合には、それ
はＡＣＱ ＴＲＫを不活性レベルへ遷移させ（図８には
示していない遷移）、第一及び第二カウンタ（不図示）
及びα1及びＹに対する初期位相及び振幅値をリセット
し、且つ上述したスピンアップ検知アルゴリズムを最初
から再実行する。
トラッキングを確保するために、ループ５４はトラッキ
ングモードへ入った後に所定数（１実施例においては８
個）の連続するプリアンブルサンプル９０及び９１を受
取らねばならず、又はプロセッサ４０は現在のスピンア
ップ検知サイクルを吸収する。特に、トラッキングモー
ドに入った後に、プロセッサ４０は式（１）−（１２）
に関連して上述したプリアンブル検知手順を実行する。
プロセッサ４０が少なくとも所定数のサンプルに対して
プリアンブル７４を検知するものでない場合には、それ
はＡＣＱ ＴＲＫを不活性レベルへ遷移させ（図８には
示していない遷移）、第一及び第二カウンタ（不図示）
及びα1及びＹに対する初期位相及び振幅値をリセット
し、且つ上述したスピンアップ検知アルゴリズムを最初
から再実行する。
【００５１】ループ５４がサーボ信号をトラッキング即
ち追跡すると、プロセッサ４０はビタビ検知器５６の出
力を検査して、検知器５６がサーボ同期マーク（ＳＳ
Ｍ）７６を回復するか否か及び何時回復するかを決定す
る。プロセッサ４０はバースト８４を誤ってプリアンブ
ル７４として検知する場合があるので、プロセッサ４０
は、ループ５４がサーボ信号のトラッキングを開始した
後に、所定の時間ウインドウ内においてＳＳＭ７６をサ
ーチする。プロセッサ４０がこの時間ウインドウ内にお
いてＳＳＭ７６を見つけ出すと、時間ｔ4において、そ
れはＳＲＶ ＳＭＤを活性レベルへ遷移させ且つビタビ
検知器５６が位置識別子７８を回復することを可能とさ
せ、それをヘッド位置決め回路（図２０）が使用してヘ
ッド３２の初期位置を決定する。プロセッサ４０がこの
時間ウインドウ内においてＳＳＭ７６を見つけなかった
場合には、それはＳＲＶ ＳＭＤを活性レベルへ遷移さ
せることはなく且つ上述したスピンアップ検知アルゴリ
ズムを最初から再実行する。１実施例においては、この
所定の時間ウインドウは８０−２００クロックサイクル
（クロックサイクル当たり１個のサンプルが存在してい
る場合には８０−２００個のサンプルに相当）の間のプ
ログラム可能な長さを有している。
ち追跡すると、プロセッサ４０はビタビ検知器５６の出
力を検査して、検知器５６がサーボ同期マーク（ＳＳ
Ｍ）７６を回復するか否か及び何時回復するかを決定す
る。プロセッサ４０はバースト８４を誤ってプリアンブ
ル７４として検知する場合があるので、プロセッサ４０
は、ループ５４がサーボ信号のトラッキングを開始した
後に、所定の時間ウインドウ内においてＳＳＭ７６をサ
ーチする。プロセッサ４０がこの時間ウインドウ内にお
いてＳＳＭ７６を見つけ出すと、時間ｔ4において、そ
れはＳＲＶ ＳＭＤを活性レベルへ遷移させ且つビタビ
検知器５６が位置識別子７８を回復することを可能とさ
せ、それをヘッド位置決め回路（図２０）が使用してヘ
ッド３２の初期位置を決定する。プロセッサ４０がこの
時間ウインドウ内においてＳＳＭ７６を見つけなかった
場合には、それはＳＲＶ ＳＭＤを活性レベルへ遷移さ
せることはなく且つ上述したスピンアップ検知アルゴリ
ズムを最初から再実行する。１実施例においては、この
所定の時間ウインドウは８０−２００クロックサイクル
（クロックサイクル当たり１個のサンプルが存在してい
る場合には８０−２００個のサンプルに相当）の間のプ
ログラム可能な長さを有している。
【００５２】ＳＳＭ７６の検知に応答して、ディスクド
ライブ制御器（図２０）はＳＥＡＲＣＨを不活性レベル
へ遷移させる（このＳＥＡＲＣＨの遷移は時間ｔ4にお
いて点線で示してある）。時間ｔ4の後に、ＳＧ及びＡ
ＣＱ ＴＲＫは、サーボチャンネル３４がサーボウェッ
ジ２２ａの読取を完了するのに充分である所定時間の間
（ｔ5−ｔ4）活性レベルに止まる。時間ｔ5において、
ＳＧ及びＡＣＱ ＴＲＫは不活性レベルへ遷移し、且つ
プロセッサ４０はサーボチャンネル３４をトラッキング
モード、又はサンプルの位相及びサーボチャンネル３４
の利得がそれらの夫々の現在の値に保持されるコーステ
ィングモードにロックさせる。典型的に、プロセッサ４
０のプログラミングはモード、即ちトラッキング又はコ
ースティングを決定し、その場合にそれがサーボチャン
ネル３４をロックする。
ライブ制御器（図２０）はＳＥＡＲＣＨを不活性レベル
へ遷移させる（このＳＥＡＲＣＨの遷移は時間ｔ4にお
いて点線で示してある）。時間ｔ4の後に、ＳＧ及びＡ
ＣＱ ＴＲＫは、サーボチャンネル３４がサーボウェッ
ジ２２ａの読取を完了するのに充分である所定時間の間
（ｔ5−ｔ4）活性レベルに止まる。時間ｔ5において、
ＳＧ及びＡＣＱ ＴＲＫは不活性レベルへ遷移し、且つ
プロセッサ４０はサーボチャンネル３４をトラッキング
モード、又はサンプルの位相及びサーボチャンネル３４
の利得がそれらの夫々の現在の値に保持されるコーステ
ィングモードにロックさせる。典型的に、プロセッサ４
０のプログラミングはモード、即ちトラッキング又はコ
ースティングを決定し、その場合にそれがサーボチャン
ネル３４をロックする。
【００５３】図４−８を参照して説明すると、１実施例
においては、ディスクドライブ制御器（図２０）がヘッ
ド位置決め回路（図２０）がヘッド３２の初期位置を決
定することを可能とする前に複数個のＳＳＭ７６（ここ
では、３個の連続するＳＳＭ）を回復するようにプロセ
ッサ４０をプログラムすることが可能である。回復され
たＳＳＭ７６のどれもが誤って回復されなかったことの
確率を増加させることによって、複数個のＳＳＭ７６を
回復させることはスピンアップ検知アルゴリズムをより
ローバスト即ち堅固なものとさせる。
においては、ディスクドライブ制御器（図２０）がヘッ
ド位置決め回路（図２０）がヘッド３２の初期位置を決
定することを可能とする前に複数個のＳＳＭ７６（ここ
では、３個の連続するＳＳＭ）を回復するようにプロセ
ッサ４０をプログラムすることが可能である。回復され
たＳＳＭ７６のどれもが誤って回復されなかったことの
確率を増加させることによって、複数個のＳＳＭ７６を
回復させることはスピンアップ検知アルゴリズムをより
ローバスト即ち堅固なものとさせる。
【００５４】より詳細に説明すると、プロセッサ４０が
最初のＳＳＭ７６を回復すると、それは上述したように
時間ｔ4においてＳＲＶ ＳＭＤを活性レベルへ遷移さ
せ、且つそれは、又、ＳＭＤ ＣＮＴをインクリメント
させるか、又はディスクドライブ制御器（図２０）をし
て時間ｔ4においてＳＭＤ ＣＮＴをインクリメントさ
せる。時間ｔ4の後に、ＳＥＡＲＣＨは活性レベルに止
まり（時間ｔ4における実線）、且つＳＧ及びＡＣＱ
ＴＲＫは所定時間の間ｔ5−ｔ4活性レベルに止まる。時
間ｔ5において、ＳＧ及びＡＣＱ ＴＲＫは不活性レベ
ルへ遷移してサーボチャンネル３４をトラッキングモー
ド又はコースティングモードにロックさせる。
最初のＳＳＭ７６を回復すると、それは上述したように
時間ｔ4においてＳＲＶ ＳＭＤを活性レベルへ遷移さ
せ、且つそれは、又、ＳＭＤ ＣＮＴをインクリメント
させるか、又はディスクドライブ制御器（図２０）をし
て時間ｔ4においてＳＭＤ ＣＮＴをインクリメントさ
せる。時間ｔ4の後に、ＳＥＡＲＣＨは活性レベルに止
まり（時間ｔ4における実線）、且つＳＧ及びＡＣＱ
ＴＲＫは所定時間の間ｔ5−ｔ4活性レベルに止まる。時
間ｔ5において、ＳＧ及びＡＣＱ ＴＲＫは不活性レベ
ルへ遷移してサーボチャンネル３４をトラッキングモー
ド又はコースティングモードにロックさせる。
【００５５】次に、ヘッド位置決め回路（図２０）が最
初のＳＳＭ７６の回復に基づいて読取・書込ヘッド（図
５）の試験的な初期位置を決定する。次いで、この試験
的な位置に基づいて、ディスクドライブ制御器（図２
０）は時間ｔ6においてＳＧを活性レベルへ遷移させ、
その時に、該制御器は、該ヘッドが次のサーボウェッジ
２２の始めと整合されていることを期待する。該制御器
は、時間ｔ5においてＳＧを不活性レベルへ遷移させた
後のサンプルクロックサイクルの数をカウントすること
によって、又はその他の従来の技術によって次のサーボ
ウェッジ２２の始めを決定することが可能である。次い
で、プロセッサ４０はプリアンブル検知アルゴリズムを
実行して時間ｔ7においてプリアンブルを検知し、時間
ｔ8においてサンプル補間器ループ５４及び利得回路３
８をトラッキングモードとさせ、且つ最初のＳＳＭ７６
の回復について上述したのと同様の態様で時間ｔ9にお
いて２番目のＳＳＭ７６を回復する。
初のＳＳＭ７６の回復に基づいて読取・書込ヘッド（図
５）の試験的な初期位置を決定する。次いで、この試験
的な位置に基づいて、ディスクドライブ制御器（図２
０）は時間ｔ6においてＳＧを活性レベルへ遷移させ、
その時に、該制御器は、該ヘッドが次のサーボウェッジ
２２の始めと整合されていることを期待する。該制御器
は、時間ｔ5においてＳＧを不活性レベルへ遷移させた
後のサンプルクロックサイクルの数をカウントすること
によって、又はその他の従来の技術によって次のサーボ
ウェッジ２２の始めを決定することが可能である。次い
で、プロセッサ４０はプリアンブル検知アルゴリズムを
実行して時間ｔ7においてプリアンブルを検知し、時間
ｔ8においてサンプル補間器ループ５４及び利得回路３
８をトラッキングモードとさせ、且つ最初のＳＳＭ７６
の回復について上述したのと同様の態様で時間ｔ9にお
いて２番目のＳＳＭ７６を回復する。
【００５６】プロセッサ４０が２番目のＳＳＭ７６を回
復すると、それは時間ｔ9においてＳＲＶ ＳＭＤを活
性レベルへ遷移させ、且つそれ又はディスク駆動制御器
（図２０）が時間ｔ9においてＳＭＤ ＣＮＴをインク
リメントさせる。所定の時間の間（ｔ10−ｔ9＝ｔ5―ｔ
4）、ＳＥＡＲＣＨは活性レベルに止まり且つＳＧ及び
ＡＣＱ ＴＲＫは活性レベルに止まり、その後に、ＳＧ
及びＡＣＱ ＴＲＫは時間ｔ10において不活性レベルへ
遷移してサーボチャンネル３４をトラッキングモード又
はコースティングモードにロックさせる。
復すると、それは時間ｔ9においてＳＲＶ ＳＭＤを活
性レベルへ遷移させ、且つそれ又はディスク駆動制御器
（図２０）が時間ｔ9においてＳＭＤ ＣＮＴをインク
リメントさせる。所定の時間の間（ｔ10−ｔ9＝ｔ5―ｔ
4）、ＳＥＡＲＣＨは活性レベルに止まり且つＳＧ及び
ＡＣＱ ＴＲＫは活性レベルに止まり、その後に、ＳＧ
及びＡＣＱ ＴＲＫは時間ｔ10において不活性レベルへ
遷移してサーボチャンネル３４をトラッキングモード又
はコースティングモードにロックさせる。
【００５７】次に、ヘッド位置決め回路（図２０）が２
番目のＳＳＭ７６の回復に基づいて読取・書込ヘッド
（図５）の試験的初期位置を決定する。次いで、この試
験的位置に基づいて、ディスクドライブ制御器（図２
０）が時間ｔ11においてＳＧを活性レベルへ遷移させ、
その時に、該制御器は該読取・書込ヘッドが次のサーボ
ウェッジ２２の始めと整合されていることを期待する。
次いで、プロセッサ４０はプリアンブル検知アルゴリズ
ムを実行し且つ２番目のＳＳＭ７６の回復について上述
したのと同様の態様で３番目のＳＳＭ７６を回復するこ
とを試みる。
番目のＳＳＭ７６の回復に基づいて読取・書込ヘッド
（図５）の試験的初期位置を決定する。次いで、この試
験的位置に基づいて、ディスクドライブ制御器（図２
０）が時間ｔ11においてＳＧを活性レベルへ遷移させ、
その時に、該制御器は該読取・書込ヘッドが次のサーボ
ウェッジ２２の始めと整合されていることを期待する。
次いで、プロセッサ４０はプリアンブル検知アルゴリズ
ムを実行し且つ２番目のＳＳＭ７６の回復について上述
したのと同様の態様で３番目のＳＳＭ７６を回復するこ
とを試みる。
【００５８】プロセッサ４０は、所望数（ここでは３
個）の連続するＳＳＭ７６を回復するまで、この手順を
繰返し行う。この手順が不成功である場合には、ＳＥＡ
ＲＣＨは活性レベルに止まり、且つプロセッサ４０はＳ
ＭＰ ＣＮＴをリセットし且つ、それが所望数の連続す
るＳＳＭ７６を回復するまで、最初からスピンアップ検
知手順を再実行する。更に、回復された連続するＳＳＭ
７６は、典型的に、同一のトラック１４内にあるが、こ
のことは必要なことではない。
個）の連続するＳＳＭ７６を回復するまで、この手順を
繰返し行う。この手順が不成功である場合には、ＳＥＡ
ＲＣＨは活性レベルに止まり、且つプロセッサ４０はＳ
ＭＰ ＣＮＴをリセットし且つ、それが所望数の連続す
るＳＳＭ７６を回復するまで、最初からスピンアップ検
知手順を再実行する。更に、回復された連続するＳＳＭ
７６は、典型的に、同一のトラック１４内にあるが、こ
のことは必要なことではない。
【００５９】図９は、スピンアップ後、即ち本発明の１
実施例に基づく図５のサーボ回路３０の通常動作期間中
における図８の信号のタイミング線図である。ＳＥＡＲ
ＣＨ、ＰＤＥＴＥＣＴ、ＳＭＤ ＣＮＴは通常動作期間
中不活性状態である。スピンアップ動作と通常動作の間
の主要な差異は、ディスクドライブ制御器（図２０）は
読取・書込ヘッド（図５）の位置を知っているので、通
常動作期間中においてはプリアンブル検知アルゴリズム
が使用されることはないということである。
実施例に基づく図５のサーボ回路３０の通常動作期間中
における図８の信号のタイミング線図である。ＳＥＡＲ
ＣＨ、ＰＤＥＴＥＣＴ、ＳＭＤ ＣＮＴは通常動作期間
中不活性状態である。スピンアップ動作と通常動作の間
の主要な差異は、ディスクドライブ制御器（図２０）は
読取・書込ヘッド（図５）の位置を知っているので、通
常動作期間中においてはプリアンブル検知アルゴリズム
が使用されることはないということである。
【００６０】図４−７及び９を参照すると、通常動作期
間中に、ディスクドライブ制御器（図２０）は時間ｔ12
においてＳＧを活性レベルへ遷移させ、それは、該制御
器が読取・書込ヘッド（図５）がサーボウェッジ２２の
始めにあることを決定する時である。ＳＧが活性レベル
を有していることに応答して、プロセッサ４０は回路３
６及び５８をして上述した如くα1及びＹに対する初期
的な位相及び利得の値を計算させる。第一所定遅延の後
に、プロセッサ４０は、サンプル補間器ループ５４及び
利得回路３８をして上述した如くアクジションモードへ
エンターさせる。次いで、１実施例においてはループ５
４のレイテンシー（待ち時間）と等しい第二所定遅延の
後に、プロセッサ４０は時間ｔ13においてＡＣＱ ＴＲ
Ｋを活性レベルへ遷移させ且つループ５４及び回路３０
をして上述した如くトラッキングモードへエンターさせ
る。プロセッサ４０は時間ｔ14においてＳＳＭ７６を回
復させ、且つそれに応答してＳＲＶ ＳＭＤを活性レベ
ルへ遷移させ、ＳＧ及びＡＣＱ ＴＲＫは時間ｔ4から
時間ｔ5まで活性状態に止まり、それはサーボチャンネ
ル３４がサーボウェッジ２２内のサーボデータを読取る
のに充分に長いものである。
間中に、ディスクドライブ制御器（図２０）は時間ｔ12
においてＳＧを活性レベルへ遷移させ、それは、該制御
器が読取・書込ヘッド（図５）がサーボウェッジ２２の
始めにあることを決定する時である。ＳＧが活性レベル
を有していることに応答して、プロセッサ４０は回路３
６及び５８をして上述した如くα1及びＹに対する初期
的な位相及び利得の値を計算させる。第一所定遅延の後
に、プロセッサ４０は、サンプル補間器ループ５４及び
利得回路３８をして上述した如くアクジションモードへ
エンターさせる。次いで、１実施例においてはループ５
４のレイテンシー（待ち時間）と等しい第二所定遅延の
後に、プロセッサ４０は時間ｔ13においてＡＣＱ ＴＲ
Ｋを活性レベルへ遷移させ且つループ５４及び回路３０
をして上述した如くトラッキングモードへエンターさせ
る。プロセッサ４０は時間ｔ14においてＳＳＭ７６を回
復させ、且つそれに応答してＳＲＶ ＳＭＤを活性レベ
ルへ遷移させ、ＳＧ及びＡＣＱ ＴＲＫは時間ｔ4から
時間ｔ5まで活性状態に止まり、それはサーボチャンネ
ル３４がサーボウェッジ２２内のサーボデータを読取る
のに充分に長いものである。
【００６１】図１０は本発明の１実施例に基づく図５の
サンプル補間器ループ５４（それは、時々、デジタルボ
ーレート（ｂａｕｄ ｒａｔｅ）タイミング回復回路と
呼ばれる）のブロック図である。回路５４の詳細につい
ては以下に説明するが、更なる詳細は「ボーレートサン
プリングを使用したデジタルタイミング回復（ＤＩＧＩ
ＴＡＬ ＴＩＭＩＮＧ ＲＥＣＯＶＥＲＹ ＵＳＩＮＧ
ＢＡＵＤ ＲＡＴＥＳＡＭＰＬＩＮＧ）」という名称
で１９９９年８月３１日付で出願されており本願出願人
に譲渡されている米国特許出願第０９／３８７，１４６
号において開示されており、尚その特許出願を引用によ
って本明細書に取込む。
サンプル補間器ループ５４（それは、時々、デジタルボ
ーレート（ｂａｕｄ ｒａｔｅ）タイミング回復回路と
呼ばれる）のブロック図である。回路５４の詳細につい
ては以下に説明するが、更なる詳細は「ボーレートサン
プリングを使用したデジタルタイミング回復（ＤＩＧＩ
ＴＡＬ ＴＩＭＩＮＧ ＲＥＣＯＶＥＲＹ ＵＳＩＮＧ
ＢＡＵＤ ＲＡＴＥＳＡＭＰＬＩＮＧ）」という名称
で１９９９年８月３１日付で出願されており本願出願人
に譲渡されている米国特許出願第０９／３８７，１４６
号において開示されており、尚その特許出願を引用によ
って本明細書に取込む。
【００６２】図１０を参照して説明すると、ＦＩＲ５２
（図５）がデータ経路１０４及び１０５上に夫々等化さ
せた偶数及び奇数サンプル９０及び９１を供給する。該
等化されたサンプルから、サンプル補間器１０６がアキ
ュムレータ１０８によって与えられる補間間隔で補間さ
れたサンプルを計算する。サンプル補間器１０６は３個
の出力経路を有している。該出力経路のうちの２個は２
個の補間されたサンプルＳ１及びＳ２を供給し、それら
は補間器１０６によって並列的に派生される。３番目の
出力経路は補間されていないサンプルＳ３を供給し、そ
れはアンダーサンプリング条件において必要とされる場
合がある。補間器１０６は３つのサンプルＳ１，Ｓ２，
Ｓ３の全てを弾性バッファ１１０及び位相検知器１１４
（後述する）へデータの正しいストリームを供給するミ
ニ弾性バッファ１１２へ供給する。ループ５４がＥＰＲ
４サンプルに関して動作を行うように設計されているが
サーボチャンネル３４（図５）がＰＲ４サンプルを発生
する設計とされている実施例においては、ＰＲ４対ＥＰ
Ｒ４変換器１１６がミニ弾性バッファ１１２からのＰＲ
４サンプルをＥＰＲ４サンプルへ変換する。
（図５）がデータ経路１０４及び１０５上に夫々等化さ
せた偶数及び奇数サンプル９０及び９１を供給する。該
等化されたサンプルから、サンプル補間器１０６がアキ
ュムレータ１０８によって与えられる補間間隔で補間さ
れたサンプルを計算する。サンプル補間器１０６は３個
の出力経路を有している。該出力経路のうちの２個は２
個の補間されたサンプルＳ１及びＳ２を供給し、それら
は補間器１０６によって並列的に派生される。３番目の
出力経路は補間されていないサンプルＳ３を供給し、そ
れはアンダーサンプリング条件において必要とされる場
合がある。補間器１０６は３つのサンプルＳ１，Ｓ２，
Ｓ３の全てを弾性バッファ１１０及び位相検知器１１４
（後述する）へデータの正しいストリームを供給するミ
ニ弾性バッファ１１２へ供給する。ループ５４がＥＰＲ
４サンプルに関して動作を行うように設計されているが
サーボチャンネル３４（図５）がＰＲ４サンプルを発生
する設計とされている実施例においては、ＰＲ４対ＥＰ
Ｒ４変換器１１６がミニ弾性バッファ１１２からのＰＲ
４サンプルをＥＰＲ４サンプルへ変換する。
【００６３】注意すべきことであるが、システムを介し
ての並列サンプリング経路のために、サンプル補間器１
０６は通常動作の各サイクル期間中に２つの補間された
サンプルＳ１及びＳ２を出力する。オーバーサンプリン
グ条件期間中においては、補間器１０６は１つの有効な
補間されたサンプルと１つのにせの補間サンプルとを供
給する。アンダーサンプリング条件においては、補間器
１０６は３個のサンプル、即ち補間されたサンプルＳ
１、補間されたサンプルＳ２、補間器１０６が１（ハー
フレート）サイクルにおいて２つのサンプルを補間する
ことが不可能であるという事実を補償するために補間器
１０６によって供給される補間されていないサンプルＳ
３を出力する。
ての並列サンプリング経路のために、サンプル補間器１
０６は通常動作の各サイクル期間中に２つの補間された
サンプルＳ１及びＳ２を出力する。オーバーサンプリン
グ条件期間中においては、補間器１０６は１つの有効な
補間されたサンプルと１つのにせの補間サンプルとを供
給する。アンダーサンプリング条件においては、補間器
１０６は３個のサンプル、即ち補間されたサンプルＳ
１、補間されたサンプルＳ２、補間器１０６が１（ハー
フレート）サイクルにおいて２つのサンプルを補間する
ことが不可能であるという事実を補償するために補間器
１０６によって供給される補間されていないサンプルＳ
３を出力する。
【００６４】補間器１０６は、又、補間されたサンプル
Ｓ１及びＳ２を位相検知器１１４へ供給し、それは補間
されたサンプルＳ１及びＳ２とサンプルＳ１及びＳ２の
予測された値との間の位相差を決定し、且つ対応する位
相誤差信号を発生する。位相検知器１１４はこの位相誤
差信号を比例積分フィルタ１１８へ供給し、それはフィ
ルタされた誤差信号をアキュムレータ１０８へ供給す
る。アキュムレータ１０８は、このフィルタされた誤差
信号から補間値τとしても知られている部分的遅延を派
生させる。
Ｓ１及びＳ２を位相検知器１１４へ供給し、それは補間
されたサンプルＳ１及びＳ２とサンプルＳ１及びＳ２の
予測された値との間の位相差を決定し、且つ対応する位
相誤差信号を発生する。位相検知器１１４はこの位相誤
差信号を比例積分フィルタ１１８へ供給し、それはフィ
ルタされた誤差信号をアキュムレータ１０８へ供給す
る。アキュムレータ１０８は、このフィルタされた誤差
信号から補間値τとしても知られている部分的遅延を派
生させる。
【００６５】補間値τは、補間サンプルＳ１及びＳ２を
派生させるためにサンプル補間器１０６によって使用さ
れる１組の係数を選択するために使用される。これらの
係数値はリードオンリメモリ（ＲＯＭ）１２０内に記憶
されており、該メモリはアキュムレータ１０８からτの
値を受取り且つ所望の補間間隔に対応する適切な係数値
をサンプル補間器１０６へ供給する。
派生させるためにサンプル補間器１０６によって使用さ
れる１組の係数を選択するために使用される。これらの
係数値はリードオンリメモリ（ＲＯＭ）１２０内に記憶
されており、該メモリはアキュムレータ１０８からτの
値を受取り且つ所望の補間間隔に対応する適切な係数値
をサンプル補間器１０６へ供給する。
【００６６】図１０を参照して説明すると、図４−８に
関連して上述したように且つ図１１に関連して以下に説
明するように、位相計算回路３６（図５）は位相角α1
（図７,１１）に対して利得独立性の７ビット初期値を
計算し、該角度はプリアンブル正弦波（図７）のゼロ交
差及びピークに関してのサンプルクロック（図５）の位
相リードを表わしている。回路３６はα1のビットＡ
５：Ａ０をアキュムレータ１０８及びＲＯＭ１２０へ供
給する。α1のこの部分は読取サイクルの開始時にサン
プル補間器１０６へ入力される初期的な組の係数を選択
するために使用される。更に、回路３６はα1のビット
Ａ６を弾性バッファ１１０及び位相検知器１１４へ供給
する。
関連して上述したように且つ図１１に関連して以下に説
明するように、位相計算回路３６（図５）は位相角α1
（図７,１１）に対して利得独立性の７ビット初期値を
計算し、該角度はプリアンブル正弦波（図７）のゼロ交
差及びピークに関してのサンプルクロック（図５）の位
相リードを表わしている。回路３６はα1のビットＡ
５：Ａ０をアキュムレータ１０８及びＲＯＭ１２０へ供
給する。α1のこの部分は読取サイクルの開始時にサン
プル補間器１０６へ入力される初期的な組の係数を選択
するために使用される。更に、回路３６はα1のビット
Ａ６を弾性バッファ１１０及び位相検知器１１４へ供給
する。
【００６７】図１１は図７のプリアンブル正弦波の正の
半分の位相線図であり、且つ位相計算回路３６（図５）
がプリアンブル正弦波とサンプルクロックとの間の位相
角α 1に対して利得独立性の初期値を得るためにどのよ
うにして正接関数を使用することが可能であるかを示し
ている。特に、１実施例においてはサンプルクロックの
上昇エッジに対応する第一サンプル１３０は、位相角α
1（ここでは４５゜未満）によってだけ正弦波ピーク１
３２をリード即ち先行している。公知の三角関数の同一
性から、α1は次式に従って計算される。
半分の位相線図であり、且つ位相計算回路３６（図５）
がプリアンブル正弦波とサンプルクロックとの間の位相
角α 1に対して利得独立性の初期値を得るためにどのよ
うにして正接関数を使用することが可能であるかを示し
ている。特に、１実施例においてはサンプルクロックの
上昇エッジに対応する第一サンプル１３０は、位相角α
1（ここでは４５゜未満）によってだけ正弦波ピーク１
３２をリード即ち先行している。公知の三角関数の同一
性から、α1は次式に従って計算される。
【００６８】
【数１３】
【００６９】
【数１４】
【００７０】回路３０の更なる詳細、α1＞４５゜に対
する初期値を計算する技術、及びプリアンブル正弦波と
サンプルクロックとの間の初期的位相角α1に対する利
得独立性の値を計算するその他の技術は、「サンプルク
ロック及びサンプルされた信号の間の位相差を決定する
回路及び方法（ＣＩＲＣＵＩＴ ＡＮＤ ＭＥＴＨＯＤ
ＦＯＲ ＤＥＴＥＲＭＩＮＩＮＧ ＴＨＥ ＰＨＡＳＥ
ＤＩＦＦＥＲＥＮＣＥ ＢＥＴＷＥＥＮ Ａ ＳＡＭ
ＰＬＥ ＣＬＯＣＫ ＡＮＤ Ａ ＳＡＭＰＬＥＤ Ｓ
ＩＧＮＡＬ）」という名称の２０００年２月１４日付で
出願され本願出願人に譲渡されている米国特許出願第０
９／５０３，４５３号、及び「直線近似によってサンプ
ルクロックとサンプルされた信号との間の位相差を決定
する回路及び方法（ＣＩＲＣＵＩＴ ＡＮＤ ＭＥＴＨ
ＯＤ ＦＯＲ ＤＥＴＥＲＭＩＮＩＮＧ ＴＨＥ ＰＨ
ＡＳＥ ＤＩＦＦＥＲＥＮＣＥ ＢＥＴＷＥＥＮ Ａ
ＳＡＭＰＬＥ ＣＬＯＣＫ ＡＮＤ Ａ ＳＡＭＰＬＥ
Ｄ ＳＩＧＮＡＬ ＢＹＬＩＮＥＡＲ ＡＰＰＲＯＸＩ
ＭＡＴＩＯＮ）」という名称の２０００年２月１４日付
で出願され本願出願人に譲渡されている米国特許出願第
０９／５０３，９２９号において記載されており、尚こ
れらの特許出願を引用によって本明細書に取込む。
する初期値を計算する技術、及びプリアンブル正弦波と
サンプルクロックとの間の初期的位相角α1に対する利
得独立性の値を計算するその他の技術は、「サンプルク
ロック及びサンプルされた信号の間の位相差を決定する
回路及び方法（ＣＩＲＣＵＩＴ ＡＮＤ ＭＥＴＨＯＤ
ＦＯＲ ＤＥＴＥＲＭＩＮＩＮＧ ＴＨＥ ＰＨＡＳＥ
ＤＩＦＦＥＲＥＮＣＥ ＢＥＴＷＥＥＮ Ａ ＳＡＭ
ＰＬＥ ＣＬＯＣＫ ＡＮＤ Ａ ＳＡＭＰＬＥＤ Ｓ
ＩＧＮＡＬ）」という名称の２０００年２月１４日付で
出願され本願出願人に譲渡されている米国特許出願第０
９／５０３，４５３号、及び「直線近似によってサンプ
ルクロックとサンプルされた信号との間の位相差を決定
する回路及び方法（ＣＩＲＣＵＩＴ ＡＮＤ ＭＥＴＨ
ＯＤ ＦＯＲ ＤＥＴＥＲＭＩＮＩＮＧ ＴＨＥ ＰＨ
ＡＳＥ ＤＩＦＦＥＲＥＮＣＥ ＢＥＴＷＥＥＮ Ａ
ＳＡＭＰＬＥ ＣＬＯＣＫ ＡＮＤ Ａ ＳＡＭＰＬＥ
Ｄ ＳＩＧＮＡＬ ＢＹＬＩＮＥＡＲ ＡＰＰＲＯＸＩ
ＭＡＴＩＯＮ）」という名称の２０００年２月１４日付
で出願され本願出願人に譲渡されている米国特許出願第
０９／５０３，９２９号において記載されており、尚こ
れらの特許出願を引用によって本明細書に取込む。
【００７１】図１２は図７のプリアンブル正弦波の正の
半周期の位相線図であって、初期的利得決定器５８（図
５）がどのようにしてプリアンブル正弦波のピーク振幅
Ｙに対する利得独立性の初期値を計算するかを示してい
る。特に、サンプル１０４及び１４２はプリアンブル正
弦波に関して９０゜離れている。従って、決定器５８は
三角関数の同一性であるＳｉｎ2α2＋Ｃｏｓ2α2＝１か
ら得られる次式に従って振幅Ｙを計算する。
半周期の位相線図であって、初期的利得決定器５８（図
５）がどのようにしてプリアンブル正弦波のピーク振幅
Ｙに対する利得独立性の初期値を計算するかを示してい
る。特に、サンプル１０４及び１４２はプリアンブル正
弦波に関して９０゜離れている。従って、決定器５８は
三角関数の同一性であるＳｉｎ2α2＋Ｃｏｓ2α2＝１か
ら得られる次式に従って振幅Ｙを計算する。
【００７２】
【数１５】
【００７３】
【数１６】
【００７４】
【数１７】
【００７５】
【数１８】
【００７６】振幅Ｙに対する初期値から、決定器５８
は、ビタビ検知器５６（図５）への入力端におけるサン
プル１４０及び１４２のピークの大きさが、その後、所
望のピークの大きさに近くなるか又は等しくなるよう
に、利得回路４６（図５）の利得を変化させるために初
期的利得調節を発生する。決定器５８の更なる詳細は
「増幅した信号のサンプルの和に基づいて増幅器の利得
を制御する回路及び方法（ＡＣＩＲＣＵＩＴ ＡＮＤ
ＭＥＴＨＯＤ ＦＯＲ ＣＯＮＴＲＯＬＬＩＮＧ ＴＨ
Ｅ ＧＡＩＮ ＯＦ ＡＮ ＡＭＰＬＩＦＩＥＲ ＢＡ
ＳＥＤ ＯＮ ＴＨＥＳＵＭ ＯＦ ＳＡＭＰＬＥＳ
ＯＦ ＴＨＥ ＡＭＰＬＩＦＩＥＤ ＳＩＧＮＡＬ）」
という名称の２０００年２月１４日付で出願しており本
願出願人に譲渡されている米国特許出願第０９／５０
３，９４９号、及び「増幅器の利得を制御する回路及び
方法（Ａ ＣＩＲＣＵＩＴ ＡＮＤ ＭＥＴＨＯＤ Ｆ
ＯＲ ＣＯＮＴＲＯＬＬＩＮＧ ＴＨＥ ＧＡＩＮ Ｏ
Ｆ ＡＮ ＡＭＰＬＩＦＩＥＲ）」という名称の２００
０年２月１４日付で出願されており本願出願人に譲渡さ
れている米国特許出願第０９／５０３，３９９号におい
て記載されており、尚これらの特許出願を引用によって
本明細書に取込む。
は、ビタビ検知器５６（図５）への入力端におけるサン
プル１４０及び１４２のピークの大きさが、その後、所
望のピークの大きさに近くなるか又は等しくなるよう
に、利得回路４６（図５）の利得を変化させるために初
期的利得調節を発生する。決定器５８の更なる詳細は
「増幅した信号のサンプルの和に基づいて増幅器の利得
を制御する回路及び方法（ＡＣＩＲＣＵＩＴ ＡＮＤ
ＭＥＴＨＯＤ ＦＯＲ ＣＯＮＴＲＯＬＬＩＮＧ ＴＨ
Ｅ ＧＡＩＮ ＯＦ ＡＮ ＡＭＰＬＩＦＩＥＲ ＢＡ
ＳＥＤ ＯＮ ＴＨＥＳＵＭ ＯＦ ＳＡＭＰＬＥＳ
ＯＦ ＴＨＥ ＡＭＰＬＩＦＩＥＤ ＳＩＧＮＡＬ）」
という名称の２０００年２月１４日付で出願しており本
願出願人に譲渡されている米国特許出願第０９／５０
３，９４９号、及び「増幅器の利得を制御する回路及び
方法（Ａ ＣＩＲＣＵＩＴ ＡＮＤ ＭＥＴＨＯＤ Ｆ
ＯＲ ＣＯＮＴＲＯＬＬＩＮＧ ＴＨＥ ＧＡＩＮ Ｏ
Ｆ ＡＮ ＡＭＰＬＩＦＩＥＲ）」という名称の２００
０年２月１４日付で出願されており本願出願人に譲渡さ
れている米国特許出願第０９／５０３，３９９号におい
て記載されており、尚これらの特許出願を引用によって
本明細書に取込む。
【００７７】図１３は本発明の１実施例に基づくビタビ
検知器５６（図５）の動作を例示した剪定したトレリス
（ｔｒｅｌｌｉｓ）線図である。ビタビ検知器５６はＰ
Ｒ４ターゲット多項式Ｂk＝Ａk−Ａk-2に対して構築さ
れており、尚Ｂkはサンプル時間ｋにおけるサーボ信号
の補間したサンプルであり、Ａkはサンプル時間ｋにお
けるサーボデータのサンプルしたビットの論理値（０又
は１）であり、且つＡk- 2はサンプル時間ｋ−２におけ
るサーボデータのサンプルしたビットの論理値である。
従って、このトレリスは４つの状態を有しており、それ
らはコード化シーケンスの４つの可能な状態、即ちＳ０
（００又は−−）、Ｓ１（０１又は−＋）、Ｓ２（１０
又は＋−）、Ｓ３（１１又は＋＋）を表わしている。更
に、１実施例においては、サーボデータはｄ＝２、ｋ＝
１０を有しており且つ単一対及び論理１の単一対のみを
有している４：１２ランレングス制限型（ＲＬＬ）コー
ドとしてコード化（１実施例においてはグレイコード
化）されている。サーボデータはそのように拘束されて
いるので、ビタビ検知器５６は、連続するサンプル時間
ｋにおける状態Ｓ０−Ｓ３の間における分岐数は８個の
分岐（状態Ｓ０−Ｓ３当たり２個の入力分岐）から５個
の分岐へ減少されるように「剪定」することが可能であ
る。従って、状態Ｓ０のみが１つを超える（この場合は
２個）入力分岐を有している。サーボデータが上述した
コードに従って拘束されており且つビタビ検知器５６が
コードとマッチすべく剪定されていることの組合わせ
は、コード化されていないサーボデータと全部の状態
（８個の分岐）のビタビ検知器との組合わせと比較し
て、２の係数だけ最小二乗距離誤差を増加させる。この
最小二乗距離における増加は、検知器５４によって必要
とされる最小サーボ信号ＳＮＲを６ｄＢだけ減少させ、
従って、与えられたサーボ信号ＳＮＲに対してサーボデ
ータの回復をより信頼性のあるものとさせる。２本の実
線経路は最小距離閉誤差イベントを構成する２つの可能
なシーケンスを示している。ビタビ検知器５６及びサー
ボデータコーディング技術については、更に、「読取信
号から二進シーケンスを回復するためのビタビ検知器及
び方法（ＶＩＴＥＲＢＩ ＤＥＴＥＣＴＯＲＡＮＤ Ｍ
ＥＴＨＯＤ ＦＯＲ ＲＥＣＯＶＥＲＩＮＧ Ａ ＢＩ
ＮＡＲＹ ＳＥＱＵＥＮＣＥ ＦＲＯＭ Ａ ＲＥＡＤ
ＳＩＧＮＡＬ）」という名称の２００１年２月１４日
付で出願されており本願出願人に譲渡されている米国特
許出願第０９／７８３，８０１号において記載されてい
る。ビタビ検知器及びトレリス線図については、更に、
「パリティ感受性ビタビ検知器及び読取信号から情報を
回復する方法（ＰＡＲＩＴＹ−ＳＥＮＳＩＴＩＶＥ Ｖ
ＩＴＥＲＢＩ ＤＥＴＥＣＴＯＲ ＡＮＤ ＭＥＴＨＯ
Ｄ ＦＯＲ ＲＥＣＯＶＥＲＩＮＧ ＩＮＦＯＲＭＡＴ
ＩＯＮ ＦＲＯＭ Ａ ＲＥＡＤ ＳＩＧＮＡＬ）」と
いう名称の１９９９年９月３０日付で出願されており本
願出願人に譲渡されている米国特許出願第０９／４０
９，９２３号、及び「信号から同期情報を回復する回路
及び方法（ＣＩＲＣＵＩＴ ＡＮＤ ＭＥＴＨＯＤ Ｆ
ＯＲ ＲＥＣＯＶＥＲＩＮＧ ＳＹＮＣＨＲＯＮＩＺＡ
ＴＩＯＮ ＩＮＦＯＲＭＡＴＩＯＮ ＦＲＯＭ Ａ Ｓ
ＩＧＮＡＬ）」という名称の１９９９年９月３０日付で
出願されており本願出願人に譲渡されている米国特許出
願第０９／４１０，２７４号において記載されており、
尚これらの特許出願を引用によって本明細書に取込む。
検知器５６（図５）の動作を例示した剪定したトレリス
（ｔｒｅｌｌｉｓ）線図である。ビタビ検知器５６はＰ
Ｒ４ターゲット多項式Ｂk＝Ａk−Ａk-2に対して構築さ
れており、尚Ｂkはサンプル時間ｋにおけるサーボ信号
の補間したサンプルであり、Ａkはサンプル時間ｋにお
けるサーボデータのサンプルしたビットの論理値（０又
は１）であり、且つＡk- 2はサンプル時間ｋ−２におけ
るサーボデータのサンプルしたビットの論理値である。
従って、このトレリスは４つの状態を有しており、それ
らはコード化シーケンスの４つの可能な状態、即ちＳ０
（００又は−−）、Ｓ１（０１又は−＋）、Ｓ２（１０
又は＋−）、Ｓ３（１１又は＋＋）を表わしている。更
に、１実施例においては、サーボデータはｄ＝２、ｋ＝
１０を有しており且つ単一対及び論理１の単一対のみを
有している４：１２ランレングス制限型（ＲＬＬ）コー
ドとしてコード化（１実施例においてはグレイコード
化）されている。サーボデータはそのように拘束されて
いるので、ビタビ検知器５６は、連続するサンプル時間
ｋにおける状態Ｓ０−Ｓ３の間における分岐数は８個の
分岐（状態Ｓ０−Ｓ３当たり２個の入力分岐）から５個
の分岐へ減少されるように「剪定」することが可能であ
る。従って、状態Ｓ０のみが１つを超える（この場合は
２個）入力分岐を有している。サーボデータが上述した
コードに従って拘束されており且つビタビ検知器５６が
コードとマッチすべく剪定されていることの組合わせ
は、コード化されていないサーボデータと全部の状態
（８個の分岐）のビタビ検知器との組合わせと比較し
て、２の係数だけ最小二乗距離誤差を増加させる。この
最小二乗距離における増加は、検知器５４によって必要
とされる最小サーボ信号ＳＮＲを６ｄＢだけ減少させ、
従って、与えられたサーボ信号ＳＮＲに対してサーボデ
ータの回復をより信頼性のあるものとさせる。２本の実
線経路は最小距離閉誤差イベントを構成する２つの可能
なシーケンスを示している。ビタビ検知器５６及びサー
ボデータコーディング技術については、更に、「読取信
号から二進シーケンスを回復するためのビタビ検知器及
び方法（ＶＩＴＥＲＢＩ ＤＥＴＥＣＴＯＲＡＮＤ Ｍ
ＥＴＨＯＤ ＦＯＲ ＲＥＣＯＶＥＲＩＮＧ Ａ ＢＩ
ＮＡＲＹ ＳＥＱＵＥＮＣＥ ＦＲＯＭ Ａ ＲＥＡＤ
ＳＩＧＮＡＬ）」という名称の２００１年２月１４日
付で出願されており本願出願人に譲渡されている米国特
許出願第０９／７８３，８０１号において記載されてい
る。ビタビ検知器及びトレリス線図については、更に、
「パリティ感受性ビタビ検知器及び読取信号から情報を
回復する方法（ＰＡＲＩＴＹ−ＳＥＮＳＩＴＩＶＥ Ｖ
ＩＴＥＲＢＩ ＤＥＴＥＣＴＯＲ ＡＮＤ ＭＥＴＨＯ
Ｄ ＦＯＲ ＲＥＣＯＶＥＲＩＮＧ ＩＮＦＯＲＭＡＴ
ＩＯＮ ＦＲＯＭ Ａ ＲＥＡＤ ＳＩＧＮＡＬ）」と
いう名称の１９９９年９月３０日付で出願されており本
願出願人に譲渡されている米国特許出願第０９／４０
９，９２３号、及び「信号から同期情報を回復する回路
及び方法（ＣＩＲＣＵＩＴ ＡＮＤ ＭＥＴＨＯＤ Ｆ
ＯＲ ＲＥＣＯＶＥＲＩＮＧ ＳＹＮＣＨＲＯＮＩＺＡ
ＴＩＯＮ ＩＮＦＯＲＭＡＴＩＯＮ ＦＲＯＭ Ａ Ｓ
ＩＧＮＡＬ）」という名称の１９９９年９月３０日付で
出願されており本願出願人に譲渡されている米国特許出
願第０９／４１０，２７４号において記載されており、
尚これらの特許出願を引用によって本明細書に取込む。
【００７８】図１４は本発明の１実施例に基づく図６の
プリアンブル７４及びＳＳＭ７６を示している。この実
施例においては、プリアンブル７４及びＳＳＭ７６を構
成するビットシーケンスは図１３に関連して上述したコ
ーティング技術に従ってコード化されている。
プリアンブル７４及びＳＳＭ７６を示している。この実
施例においては、プリアンブル７４及びＳＳＭ７６を構
成するビットシーケンスは図１３に関連して上述したコ
ーティング技術に従ってコード化されている。
【００７９】図１５は磁気データ記憶ディスク１５０の
平面図であり、それは本発明の１実施例に基づくスピン
アップウェッジ１５２を有する点を除いてディスク２０
（図４）に類似している。スピンアップウェッジ１５２
を設けることはディスク１５０をしてディスク２０より
もより小さなデータ記憶容量を有するようにさせる場合
があるが、それは上述したようにスピンアップ検知アル
ゴリズムのローバスト性即ち堅牢性を増加させることを
可能とする。更に、ディスク１５０上のサーボデータは
従来のディスク１０（図１）上のサーボデータよりもよ
り高い密度を有しているので、ディスク１０及び１５０
の両方がスピンアップウェッジを有する場合であって
も、ディスク１５０はディスク１０よりもより大きなデ
ータ記憶容量を有することが可能である。
平面図であり、それは本発明の１実施例に基づくスピン
アップウェッジ１５２を有する点を除いてディスク２０
（図４）に類似している。スピンアップウェッジ１５２
を設けることはディスク１５０をしてディスク２０より
もより小さなデータ記憶容量を有するようにさせる場合
があるが、それは上述したようにスピンアップ検知アル
ゴリズムのローバスト性即ち堅牢性を増加させることを
可能とする。更に、ディスク１５０上のサーボデータは
従来のディスク１０（図１）上のサーボデータよりもよ
り高い密度を有しているので、ディスク１０及び１５０
の両方がスピンアップウェッジを有する場合であって
も、ディスク１５０はディスク１０よりもより大きなデ
ータ記憶容量を有することが可能である。
【００８０】ディスク２０のように、ディスク１５０は
多数の（ここでは８個）ディスクセクター１２ａ−１２
ｈへ区画化されており、且つ多数の同心円状のデータト
ラック１４ａ−１４ｎを有している。ディスク１５０
は、又、サーボウェッジ１５４を有しており、それはス
ピンアップウェッジ１５２を組込んでいる。スピンアッ
プウェッジ１５２を組込んでいる点以外においては、サ
ーボウェッジ１５４はディスク２０のサーボウェッジ２
２と同様である。
多数の（ここでは８個）ディスクセクター１２ａ−１２
ｈへ区画化されており、且つ多数の同心円状のデータト
ラック１４ａ−１４ｎを有している。ディスク１５０
は、又、サーボウェッジ１５４を有しており、それはス
ピンアップウェッジ１５２を組込んでいる。スピンアッ
プウェッジ１５２を組込んでいる点以外においては、サ
ーボウェッジ１５４はディスク２０のサーボウェッジ２
２と同様である。
【００８１】図１６は本発明の１実施例に基づく図１５
のサーボウェッジ１５４ａの概略図である。サーボウェ
ッジ１５４ａはスピンアップウェッジ１５２ａを有して
おり、その他の点において、図６のサーボウェッジ２２
ａと同様であり、且つその他のサーボウェッジ１５４は
ウェッジ１５４ａと同様である。スピンアップウェッジ
１５２ａはサーボアドレスマーク（ＳＡＭ）７２とプリ
アンブル７４との間に示されているが、ウェッジ１５２
ａはウェッジ１５４ａ内の別の位置を占有することが可
能であり、又はウェッジ１５４ａの前に位置させること
が可能であり、又はウェッジ１５４ａの外側の別の位置
に位置させることが可能である。更に、サーボウェッジ
２２ａと同様に、サーボウェッジ１５４ａは１／４コー
ド、４／１２コード、又はその他の適切なコードに従っ
てエンコードさせることが可能である。
のサーボウェッジ１５４ａの概略図である。サーボウェ
ッジ１５４ａはスピンアップウェッジ１５２ａを有して
おり、その他の点において、図６のサーボウェッジ２２
ａと同様であり、且つその他のサーボウェッジ１５４は
ウェッジ１５４ａと同様である。スピンアップウェッジ
１５２ａはサーボアドレスマーク（ＳＡＭ）７２とプリ
アンブル７４との間に示されているが、ウェッジ１５２
ａはウェッジ１５４ａ内の別の位置を占有することが可
能であり、又はウェッジ１５４ａの前に位置させること
が可能であり、又はウェッジ１５４ａの外側の別の位置
に位置させることが可能である。更に、サーボウェッジ
２２ａと同様に、サーボウェッジ１５４ａは１／４コー
ド、４／１２コード、又はその他の適切なコードに従っ
てエンコードさせることが可能である。
【００８２】図１７は本発明の１実施例に基づいて読取
・書込ヘッド３２（図５）が図１６のスピンアップウェ
ッジ１５２ａ及びプリアンブル７４を読取る場合のサー
ボ信号の概略図である。ウェッジ１５２ａは、ここでは
２サイクル正弦波である導入部分１５６と、ゼロ周波
数、即ちＤＣ消去フィールド１５８を有している。以下
に説明するように、プロセッサ４０（図５）は、ＤＣ消
去フィールド１５８を検知し、次いで、資格付与ウイン
ドウ１６０内のプリアンブル７４の始めを検知すること
によって、スピンアップウェッジ１５２ａを検知する。
理想的には、ウインドウ１６０はプリアンブル７４の始
めでもあるＤＣ消去フィールド１５８の終わりに関して
中心位置決めされる。更に、正弦波１５６、ＤＣ消去フ
ィールド１５８、資格付与ウインドウ１６０の長さは、
夫々、８、２２、８サンプル／ビット（ここでは、ビッ
ト当たり１個のサンプル）の図示した長さから異なるも
のとすることが可能である。例えば、１実施例において
は、プロセッサ４０はＤＣ消去フィールド１５８を２
０、２８、３６又は４４サンプル／ビットの長さへプロ
グラムし且つ資格付与ウインドウを４又は８サンプル／
ビットの長さへプログラムすることを可能とする。更
に、「ＤＣ消去フィールド」は、しばしば、スピンアッ
プウェッジ１５２ａの全体を意味するために使用され
る。
・書込ヘッド３２（図５）が図１６のスピンアップウェ
ッジ１５２ａ及びプリアンブル７４を読取る場合のサー
ボ信号の概略図である。ウェッジ１５２ａは、ここでは
２サイクル正弦波である導入部分１５６と、ゼロ周波
数、即ちＤＣ消去フィールド１５８を有している。以下
に説明するように、プロセッサ４０（図５）は、ＤＣ消
去フィールド１５８を検知し、次いで、資格付与ウイン
ドウ１６０内のプリアンブル７４の始めを検知すること
によって、スピンアップウェッジ１５２ａを検知する。
理想的には、ウインドウ１６０はプリアンブル７４の始
めでもあるＤＣ消去フィールド１５８の終わりに関して
中心位置決めされる。更に、正弦波１５６、ＤＣ消去フ
ィールド１５８、資格付与ウインドウ１６０の長さは、
夫々、８、２２、８サンプル／ビット（ここでは、ビッ
ト当たり１個のサンプル）の図示した長さから異なるも
のとすることが可能である。例えば、１実施例において
は、プロセッサ４０はＤＣ消去フィールド１５８を２
０、２８、３６又は４４サンプル／ビットの長さへプロ
グラムし且つ資格付与ウインドウを４又は８サンプル／
ビットの長さへプログラムすることを可能とする。更
に、「ＤＣ消去フィールド」は、しばしば、スピンアッ
プウェッジ１５２ａの全体を意味するために使用され
る。
【００８３】図１８は本発明の１実施例に基づいてディ
スク１５０のスピンアップに関する図５のサーボ回路３
０に関連する信号のうちの幾つかのタイミング線図であ
り、その場合には、上述したように、回路３０がディス
クスピンアップに関するスピンアップウェッジ１５２と
それに続くプリアンブル７４の両方を検知する。説明の
便宜上、これらの信号は図５から省略してある。更に、
これらの全ての信号に対する活性レベルは論理１である
として説明するが、これらの信号のうちの幾つか又は全
ては他の実施例においては論理０の活性レベルを有する
ことが可能である。
スク１５０のスピンアップに関する図５のサーボ回路３
０に関連する信号のうちの幾つかのタイミング線図であ
り、その場合には、上述したように、回路３０がディス
クスピンアップに関するスピンアップウェッジ１５２と
それに続くプリアンブル７４の両方を検知する。説明の
便宜上、これらの信号は図５から省略してある。更に、
これらの全ての信号に対する活性レベルは論理１である
として説明するが、これらの信号のうちの幾つか又は全
ては他の実施例においては論理０の活性レベルを有する
ことが可能である。
【００８４】図１８を参照して説明すると、ディスクド
ライブ制御器（図２０）がＳＥＡＲＣＨ、ＳＧ、ＤＣ−
ＥＲＡＳＥ ＥＮＡＢＬＥを活性レベルへ遷移させて、
プロセッサ４０（図５）をしてディスク１５０（図１
５）のスピンアップに関するサーボウェッジ１５４に対
するサーチを開始させる。活性状態にあるＤＣ−ＥＲＡ
ＳＥ ＥＮＡＢＬＥはプロセッサ４０をして、最初に、
スピンアップウェッジ１５２を検知し、次いで、それに
続くプリアンブル７４を検知することによってサーボウ
ェッジ１５４を検知させる。プロセッサ４０は、それが
ＤＣ消去フィールド１５８（図１７）を検知する限り、
ＤＣ−ＥＲＡＳＥ ＤＥＴＥＣＴを活性レベルへ遷移さ
せる。プロセッサ４０は資格付与ウインドウ１６０（図
１７）の長さの間ＤＣ−ＥＲＡＳＥ ＱＵＡＬＩＦＹＩ
ＮＧ ＷＩＮＤＯＷを活性レベルへ遷移させる。次い
で、プロセッサ４０は図４−８に関連して上述したよう
にプリアンブル検知アルゴリズムを実行する。プロセッ
サ４０がウインドウ１６０内において、即ちＤＣ−ＥＲ
ＡＳＥ ＱＵＡＬＩＦＹＩＮＧ ＷＩＮＤＯＷが活性状
態にある間に、プリアンブル７４を検知すると、それは
ＰＲＥＡＭＢＬＥ−ＤＥＴＥＣＴ ＥＮＡＢＬＥを活性
レベルへ遷移させる。活性状態にあるＰＲＥＡＭＢＬＥ
−ＤＥＴＥＣＴ ＥＮＡＢＬＥに応答して、プロセッサ
４０はプリアンブル７４を検知し且つ図４−８に関連し
て上述したような態様で１個又はそれ以上の同期マーク
７６（図１６）を回復すべく試みる。
ライブ制御器（図２０）がＳＥＡＲＣＨ、ＳＧ、ＤＣ−
ＥＲＡＳＥ ＥＮＡＢＬＥを活性レベルへ遷移させて、
プロセッサ４０（図５）をしてディスク１５０（図１
５）のスピンアップに関するサーボウェッジ１５４に対
するサーチを開始させる。活性状態にあるＤＣ−ＥＲＡ
ＳＥ ＥＮＡＢＬＥはプロセッサ４０をして、最初に、
スピンアップウェッジ１５２を検知し、次いで、それに
続くプリアンブル７４を検知することによってサーボウ
ェッジ１５４を検知させる。プロセッサ４０は、それが
ＤＣ消去フィールド１５８（図１７）を検知する限り、
ＤＣ−ＥＲＡＳＥ ＤＥＴＥＣＴを活性レベルへ遷移さ
せる。プロセッサ４０は資格付与ウインドウ１６０（図
１７）の長さの間ＤＣ−ＥＲＡＳＥ ＱＵＡＬＩＦＹＩ
ＮＧ ＷＩＮＤＯＷを活性レベルへ遷移させる。次い
で、プロセッサ４０は図４−８に関連して上述したよう
にプリアンブル検知アルゴリズムを実行する。プロセッ
サ４０がウインドウ１６０内において、即ちＤＣ−ＥＲ
ＡＳＥ ＱＵＡＬＩＦＹＩＮＧ ＷＩＮＤＯＷが活性状
態にある間に、プリアンブル７４を検知すると、それは
ＰＲＥＡＭＢＬＥ−ＤＥＴＥＣＴ ＥＮＡＢＬＥを活性
レベルへ遷移させる。活性状態にあるＰＲＥＡＭＢＬＥ
−ＤＥＴＥＣＴ ＥＮＡＢＬＥに応答して、プロセッサ
４０はプリアンブル７４を検知し且つ図４−８に関連し
て上述したような態様で１個又はそれ以上の同期マーク
７６（図１６）を回復すべく試みる。
【００８５】図５及び１５−１８を参照して、ディスク
１５０のスピンアップに関するサーボウェッジ１５４を
検知するためのサーボ回路３０の動作について説明す
る。この手順は図４−８に関連して上述したスピンアッ
プ検知手順に類似しているが、ここでは、回路３０がウ
ェッジ１５４のプリアンブル７４を検知する前に、サー
ボウェッジ１５４と関連するスピンアップウェッジ１５
２を検知する点が異なっている。それはプリアンブルの
みを検知する代りにスピンアップウェッジとプリアンブ
ルの両方を検知するので、このスピンアップ検知アルゴ
リズムは、典型的に、図４−８に関連して上述したスピ
ンアップ検知アルゴリズムよりもよりローバスト即ち堅
牢である。説明の便宜上、この手順をサーボウェッジ１
５４ａのプリアンブル７４及びスピンアップウェッジ１
５２ａを検知する場合について説明するが、この手順は
その他のサーボウェッジ１５４に対しても同じである。
更に、この例においては、ＤＣ消去フィールドは２２サ
ンプル／ビットの長さであり、資格付与ウインドウ１６
０は８サンプル／ビットの長さであり、且つサーボ回路
３０はサーボデータのビット当たり１個のサンプルを取
る。
１５０のスピンアップに関するサーボウェッジ１５４を
検知するためのサーボ回路３０の動作について説明す
る。この手順は図４−８に関連して上述したスピンアッ
プ検知手順に類似しているが、ここでは、回路３０がウ
ェッジ１５４のプリアンブル７４を検知する前に、サー
ボウェッジ１５４と関連するスピンアップウェッジ１５
２を検知する点が異なっている。それはプリアンブルの
みを検知する代りにスピンアップウェッジとプリアンブ
ルの両方を検知するので、このスピンアップ検知アルゴ
リズムは、典型的に、図４−８に関連して上述したスピ
ンアップ検知アルゴリズムよりもよりローバスト即ち堅
牢である。説明の便宜上、この手順をサーボウェッジ１
５４ａのプリアンブル７４及びスピンアップウェッジ１
５２ａを検知する場合について説明するが、この手順は
その他のサーボウェッジ１５４に対しても同じである。
更に、この例においては、ＤＣ消去フィールドは２２サ
ンプル／ビットの長さであり、資格付与ウインドウ１６
０は８サンプル／ビットの長さであり、且つサーボ回路
３０はサーボデータのビット当たり１個のサンプルを取
る。
【００８６】最初に、ディスク１５０が、典型的に、毎
分当たり０回転数（ｒｐｍ）である不活性速度から例え
ば５１００ｒｐｍ等の動作速度へスピンアップ即ち回転
速度を増加させる。ディスク１５０は、ディスクを組込
んでいるディスクドライブシステム（図２０）がパワー
ダウンされるか又は電力節約、即ちスリープモードにあ
る期間中に不活性速度とさせることが可能である。ディ
スク１５０のスピンアップ期間中又はその後に、ヘッド
位置決め回路（図２０）が読取・書込ヘッド３２（図
５）をパーキング位置からディスク上のある位置へ移動
させる。然しながら、サーボ回路３０がサーボウェッジ
１５４ａを検知し且つそれから位置識別子７８を回復す
るまで、ヘッド位置決め回路はヘッド３２の位置を知っ
ているものではない。
分当たり０回転数（ｒｐｍ）である不活性速度から例え
ば５１００ｒｐｍ等の動作速度へスピンアップ即ち回転
速度を増加させる。ディスク１５０は、ディスクを組込
んでいるディスクドライブシステム（図２０）がパワー
ダウンされるか又は電力節約、即ちスリープモードにあ
る期間中に不活性速度とさせることが可能である。ディ
スク１５０のスピンアップ期間中又はその後に、ヘッド
位置決め回路（図２０）が読取・書込ヘッド３２（図
５）をパーキング位置からディスク上のある位置へ移動
させる。然しながら、サーボ回路３０がサーボウェッジ
１５４ａを検知し且つそれから位置識別子７８を回復す
るまで、ヘッド位置決め回路はヘッド３２の位置を知っ
ているものではない。
【００８７】次に、時間ｔ0及びｔ1において、夫々、デ
ィスクドライブ制御器（図２０）はＳＥＡＲＣＨ、ＤＣ
−ＥＲＡＳＥ ＥＮＡＢＬＥ、ＳＧを活性レベルへ遷移
させ、そのことは、サーボ回路３０をしてサーボウェッ
ジ１５４（ここでは、サーボウェッジ１５４ａ）を探索
し且つ検知させる。特に、回路３０はサーボウェッジ１
５４ａのＤＣ消去フィールド１５８を探索し且つ検知
し、次いでサーボウェッジ１５４ａのプリアンブル７４
を探索し且つ検知する。
ィスクドライブ制御器（図２０）はＳＥＡＲＣＨ、ＤＣ
−ＥＲＡＳＥ ＥＮＡＢＬＥ、ＳＧを活性レベルへ遷移
させ、そのことは、サーボ回路３０をしてサーボウェッ
ジ１５４（ここでは、サーボウェッジ１５４ａ）を探索
し且つ検知させる。特に、回路３０はサーボウェッジ１
５４ａのＤＣ消去フィールド１５８を探索し且つ検知
し、次いでサーボウェッジ１５４ａのプリアンブル７４
を探索し且つ検知する。
【００８８】ＤＣ消去フィールド１５８を検知するため
に、プロセッサ４０はＡＤＣ５０からのサンプルを所定
のスレッシュホールドと比較する。一方、従来のスライ
サー（不図示）がプロセッサ４０の制御下においてサン
プルをスレッシュホールドと比較することが可能であ
る。サンプルがスレッシュホールドより高い場合にはプ
ロセッサ４０は、サンプルがゼロでない、即ち非ＤＣの
値を有していることを決定し、且つＤＣ消去カウンタ
（不図示）及びＤＣ−ＥＲＡＳＥ ＤＥＴＥＣＴをリセ
ットさせる。逆に、そのサンプルがスレッシュホールド
より低い場合には、プロセッサ４０は、そのサンプルが
ゼロ、即ちＤＣの値を有していることを決定し、且つ該
カウンタをインクリメントさせる。該カウンタが所定の
値、例えば、２に到達すると、プロセッサ４０は時間ｔ
2においてＤＣ−ＥＲＡＳＥ ＤＥＴＥＣＴを活性レベ
ルへ遷移させる。導入正弦波１５６は、読取・書込ヘッ
ド３２がフィールド１５８の読取を開始する前にプロセ
ッサ４０が該カウンタをリセットさせることを確保し、
且つフィールド１５８の長さは、典型的に、ディスク１
５０上のＤＣサンプルのその他のストリングの予測され
た長さよりも一層大きく、従ってプロセッサ４０はこれ
らのストリングのうちの１つをフィールド１５８と誤る
ことはない。
に、プロセッサ４０はＡＤＣ５０からのサンプルを所定
のスレッシュホールドと比較する。一方、従来のスライ
サー（不図示）がプロセッサ４０の制御下においてサン
プルをスレッシュホールドと比較することが可能であ
る。サンプルがスレッシュホールドより高い場合にはプ
ロセッサ４０は、サンプルがゼロでない、即ち非ＤＣの
値を有していることを決定し、且つＤＣ消去カウンタ
（不図示）及びＤＣ−ＥＲＡＳＥ ＤＥＴＥＣＴをリセ
ットさせる。逆に、そのサンプルがスレッシュホールド
より低い場合には、プロセッサ４０は、そのサンプルが
ゼロ、即ちＤＣの値を有していることを決定し、且つ該
カウンタをインクリメントさせる。該カウンタが所定の
値、例えば、２に到達すると、プロセッサ４０は時間ｔ
2においてＤＣ−ＥＲＡＳＥ ＤＥＴＥＣＴを活性レベ
ルへ遷移させる。導入正弦波１５６は、読取・書込ヘッ
ド３２がフィールド１５８の読取を開始する前にプロセ
ッサ４０が該カウンタをリセットさせることを確保し、
且つフィールド１５８の長さは、典型的に、ディスク１
５０上のＤＣサンプルのその他のストリングの予測され
た長さよりも一層大きく、従ってプロセッサ４０はこれ
らのストリングのうちの１つをフィールド１５８と誤る
ことはない。
【００８９】ＤＣ消去カウンタ（不図示）が資格付与ウ
インドウ１６０の始めを表わす値に到達すると、プロセ
ッサ４０は時間ｔ3においてＤＣ−ＥＲＡＳＥ ＱＵＡ
ＬＩＦＹＩＮＧ ＷＩＮＤＯＷを活性レベルへ遷移させ
且つプリアンブル７４のサーチを開始する。ウインドウ
１６０は、フィールド１５８の始めを検知する場合、従
って、その終わりを予測する場合に不確定性を発生させ
る場合のあるノイズ又は干渉を許容する。
インドウ１６０の始めを表わす値に到達すると、プロセ
ッサ４０は時間ｔ3においてＤＣ−ＥＲＡＳＥ ＱＵＡ
ＬＩＦＹＩＮＧ ＷＩＮＤＯＷを活性レベルへ遷移させ
且つプリアンブル７４のサーチを開始する。ウインドウ
１６０は、フィールド１５８の始めを検知する場合、従
って、その終わりを予測する場合に不確定性を発生させ
る場合のあるノイズ又は干渉を許容する。
【００９０】更に詳細には、プロセッサ４０はウインド
ウ１６０をＤＣ消去フィールド１５８の予測された終わ
りの周りに中心位置決めさせる。従って、該カウンタが
９を格納する場合（これはカウントサイクル当たり２個
のサンプルが存在しているので１８個のサンプルに相
当）、プロセッサ４０は時間ｔ3においてＤＣ−ＥＲＡ
ＳＥ ＱＵＡＬＩＦＹＩＮＧ ＷＩＮＤＯＷを遷移させ
て２２サンプルフィールド１５８の予測された終わりよ
りも４個のサンプル前にウインドウ１６０を開始させ
る。即ち、ウインドウ１６０は、プロセッサ４０が１８
個の連続するＤＣサンプルを検知した後に開始する。時
間ｔ4において、ウインドウ１６０（この場合は、８サ
ンプル／秒の長さ）が終了し、従ってプロセッサ４０は
ＤＣ−ＥＲＡＳＥ ＱＵＡＬＩＦＹＩＮＧ ＷＩＮＤＯ
Ｗを不活性レベルへ遷移させる。
ウ１６０をＤＣ消去フィールド１５８の予測された終わ
りの周りに中心位置決めさせる。従って、該カウンタが
９を格納する場合（これはカウントサイクル当たり２個
のサンプルが存在しているので１８個のサンプルに相
当）、プロセッサ４０は時間ｔ3においてＤＣ−ＥＲＡ
ＳＥ ＱＵＡＬＩＦＹＩＮＧ ＷＩＮＤＯＷを遷移させ
て２２サンプルフィールド１５８の予測された終わりよ
りも４個のサンプル前にウインドウ１６０を開始させ
る。即ち、ウインドウ１６０は、プロセッサ４０が１８
個の連続するＤＣサンプルを検知した後に開始する。時
間ｔ4において、ウインドウ１６０（この場合は、８サ
ンプル／秒の長さ）が終了し、従ってプロセッサ４０は
ＤＣ−ＥＲＡＳＥ ＱＵＡＬＩＦＹＩＮＧ ＷＩＮＤＯ
Ｗを不活性レベルへ遷移させる。
【００９１】ＤＣ−ＥＲＡＳＥ ＱＵＡＬＩＦＹＩＮＧ
ＷＩＮＤＯＷが活性状態である間の資格付与ウインド
ウ１０期間中に、プロセッサ４０は、図４−８に関連し
て上述したのと同一のプリアンブル検知アルゴリズムを
使用して、プリアンブル７４の始めをサーチする。例え
ば、前述した表１及び２におけるソフトウエアルーチン
を実行する場合に、プロセッサ４０は、プリアンブルを
検知することが可能となる前に、プリアンブル７４の３
個の連続するサンプルを処理せねばならない。従って、
プロセッサ４０は、プリアンブルの少なくとも３個のサ
ンプルがウインドウ１６０内にある場合にのみプリアン
ブル７４を検知することが可能である。従って、図１７
におけるウインドウ１６０内には４個のプリアンブルサ
ンプルが存在しているので、プロセッサ４０はこの例に
おけるウインドウ１６０内のプリアンブル７４を検知す
る。
ＷＩＮＤＯＷが活性状態である間の資格付与ウインド
ウ１０期間中に、プロセッサ４０は、図４−８に関連し
て上述したのと同一のプリアンブル検知アルゴリズムを
使用して、プリアンブル７４の始めをサーチする。例え
ば、前述した表１及び２におけるソフトウエアルーチン
を実行する場合に、プロセッサ４０は、プリアンブルを
検知することが可能となる前に、プリアンブル７４の３
個の連続するサンプルを処理せねばならない。従って、
プロセッサ４０は、プリアンブルの少なくとも３個のサ
ンプルがウインドウ１６０内にある場合にのみプリアン
ブル７４を検知することが可能である。従って、図１７
におけるウインドウ１６０内には４個のプリアンブルサ
ンプルが存在しているので、プロセッサ４０はこの例に
おけるウインドウ１６０内のプリアンブル７４を検知す
る。
【００９２】プロセッサ４０がウインドウ１６０内のプ
リアンブル７４の始めを見つけ出すと、それは時間ｔ4
においてＰＲＥＡＭＢＬＥ−ＤＥＴＥＣＴ ＥＮＡＢＬ
Ｅを活性レベルへ遷移させてＤＣ消去フィールド１５８
の検知、従ってスピンアップウェッジ１５２ａの検知を
表示する。活性状態にあるＰＲＥＡＭＢＬＥ−ＤＥＴＥ
ＣＴ ＥＮＡＢＬＥに応答して、プロセッサ４０は図４
−８に関連して上述したプリアンブル検知及び同期マー
ク回復アルゴリズムを実行する。それがプリアンブル７
０を検知した後に、プロセッサ４０は時間Ｔ4において
ＰＲＥＡＭＢＬＥ−ＤＥＴＥＣＴ ＥＮＡＢＬＥを不活
性レベルへ遷移させる。
リアンブル７４の始めを見つけ出すと、それは時間ｔ4
においてＰＲＥＡＭＢＬＥ−ＤＥＴＥＣＴ ＥＮＡＢＬ
Ｅを活性レベルへ遷移させてＤＣ消去フィールド１５８
の検知、従ってスピンアップウェッジ１５２ａの検知を
表示する。活性状態にあるＰＲＥＡＭＢＬＥ−ＤＥＴＥ
ＣＴ ＥＮＡＢＬＥに応答して、プロセッサ４０は図４
−８に関連して上述したプリアンブル検知及び同期マー
ク回復アルゴリズムを実行する。それがプリアンブル７
０を検知した後に、プロセッサ４０は時間Ｔ4において
ＰＲＥＡＭＢＬＥ−ＤＥＴＥＣＴ ＥＮＡＢＬＥを不活
性レベルへ遷移させる。
【００９３】プロセッサ４０がウインドウ１６０内にお
いてプリアンブル７４の始めを検知するものでない場合
には（即ち、それがＰＤＥＴＥＣＴを活性レベルへ遷移
させた後）、それはＤＣ消去カウンタ（不図示）をリセ
ットさせ且つ上述したようにＤＣ消去フィールド１５８
のサーチを継続して行う。
いてプリアンブル７４の始めを検知するものでない場合
には（即ち、それがＰＤＥＴＥＣＴを活性レベルへ遷移
させた後）、それはＤＣ消去カウンタ（不図示）をリセ
ットさせ且つ上述したようにＤＣ消去フィールド１５８
のサーチを継続して行う。
【００９４】図５及び１５−１８を参照しながら説明す
ると、上述したように、ディスクドライブ制御器（図２
０）が、ヘッド位置決め回路（図２０）がヘッド３２
（図５）の初期位置を決定することを可能とさせる前
に、単一又は複数個のＳＳＭ７６を回復するようにプロ
セッサ４０をプログラムすることが可能である。後者の
場合においては、プロセッサ４０は、図４−８に関連し
て上述したアルゴリズムに従って、それが各プリアンブ
ル７４を検知する前に、ＤＣ消去フィールド１５８を検
知する上述したアルゴリズムを繰返し行う。
ると、上述したように、ディスクドライブ制御器（図２
０）が、ヘッド位置決め回路（図２０）がヘッド３２
（図５）の初期位置を決定することを可能とさせる前
に、単一又は複数個のＳＳＭ７６を回復するようにプロ
セッサ４０をプログラムすることが可能である。後者の
場合においては、プロセッサ４０は、図４−８に関連し
て上述したアルゴリズムに従って、それが各プリアンブ
ル７４を検知する前に、ＤＣ消去フィールド１５８を検
知する上述したアルゴリズムを繰返し行う。
【００９５】図１９は本発明の１実施例に基づくサーボ
回路３０のブロック図であり、且つ図５に示した回路を
包含している。上述したように、サーボ回路３０は同期
態様でサーボデータを回復するので、それはディスク２
０（図４）及び１５０（図１５）上のサーボデータの密
度を、例えばピーク検知用サーボ回路等のその他のサー
ボ回路が可能とするよりもより高いものとさせることを
可能とする。説明の便宜上、前置増幅器４２、ＬＰＦ４
４、利得回路４６、フィルタ４８は利得及びフィルタ回
路１７０内に包含しており、且つ位相及び利得回路３６
及び３８及び補間器ループ５４はタイミング及び利得回
復ループ１７２内に包含されている。
回路３０のブロック図であり、且つ図５に示した回路を
包含している。上述したように、サーボ回路３０は同期
態様でサーボデータを回復するので、それはディスク２
０（図４）及び１５０（図１５）上のサーボデータの密
度を、例えばピーク検知用サーボ回路等のその他のサー
ボ回路が可能とするよりもより高いものとさせることを
可能とする。説明の便宜上、前置増幅器４２、ＬＰＦ４
４、利得回路４６、フィルタ４８は利得及びフィルタ回
路１７０内に包含しており、且つ位相及び利得回路３６
及び３８及び補間器ループ５４はタイミング及び利得回
復ループ１７２内に包含されている。
【００９６】図１９を参照して説明すると、図５の回路
ブロックに加えて、サーボ回路３０は、ビタビ検知器５
６とは別個の同期マーク検知器１７４、及び検知器５６
及び１７４によって回復されたデータをデコードするデ
コーダ１７６を有している。回路３０は、又、ヘッド位
置決めバースト８４（図６及び１６）を復調させる位置
バースト復調器１７８、及びプロセッサ４０、デコーダ
１７６及び復調器１７８からのサーボデータ及び信号を
ディスクドライブ制御器（図２０）へ結合させるインタ
ーフェース１８０を有している。同期マーク検知器１７
４及びバースト復調器１７８は、夫々、「サーボ信号の
位相を検知する回路及び方法（ＣＩＲＣＵＩＴ ＡＮＤ
ＭＥＴＨＯＤ ＦＯＲ ＤＥＴＥＣＴＩＮＧ ＴＨＥ
ＰＨＡＳＥ ＯＦ Ａ ＳＥＲＶＯ ＳＩＧＮＡ
Ｌ）」という名称の本願出願人に譲渡されている米国特
許出願第０９／９９３，８６９号（米国代理人ドケット
番号０１−Ｓ−０４６（１６７８−４８））、及び「サ
ーボ位置バーストを復調する回路及び方法（ＣＩＲＣＵ
ＩＴ ＡＮＤ ＭＥＴＨＯＤ ＦＯＲ ＤＥＭＯＤＵＬ
ＡＴＩＮＧ Ａ ＳＥＲＶＯ ＰＯＳＩＴＩＯＮ ＢＵ
ＲＳＴ）」という名称の本願出願人に譲渡されている米
国特許出願第０９／９９３，９８６号（米国代理人ドケ
ット番号０１−Ｓ−０４５（１６７８−４７））に記載
されており、尚これらの特許出願は引用によって本明細
書に取込む。デコーダ１７６は「読取信号から二進シー
ケンスを回復するためのビタビ検知器及び方法（ＶＩＴ
ＥＲＢＩＤＥＴＥＣＴＯＲ ＡＮＤ ＭＥＴＨＯＤ Ｆ
ＯＲ ＲＥＣＯＶＥＲＩＮＧ ＡＢＩＮＡＲＹ ＳＥＱ
ＵＥＮＣＥ ＦＲＯＭ Ａ ＲＥＡＤ ＳＩＧＮＡ
Ｌ）」という名称の２００１年２月１４日付で出願され
ており本願出願人に譲渡されている米国特許出願第０９
／７８３，８０１号（米国代理人ドケット番号９９−Ｓ
−１８５（１６７８−２１））、又は「データコード及
びデータコーディング方法（Ａ ＤＡＴＡ ＣＯＤＥ
ＡＮＤ ＭＥＴＨＯＤ ＦＯＲ ＣＯＤＩＮＧＤＡＴ
Ａ）」という名称の本願出願人に譲渡されている米国特
許出願第０９／９９４，００９号（米国代理人ドケット
番号０１−Ｓ−０２３（１６７８−３９））に記載され
ている技術に従ってエンコードされているサーボデータ
をデコードすべく構成することが可能であり、尚これら
の特許出願を引用によって本明細書に取込む。
ブロックに加えて、サーボ回路３０は、ビタビ検知器５
６とは別個の同期マーク検知器１７４、及び検知器５６
及び１７４によって回復されたデータをデコードするデ
コーダ１７６を有している。回路３０は、又、ヘッド位
置決めバースト８４（図６及び１６）を復調させる位置
バースト復調器１７８、及びプロセッサ４０、デコーダ
１７６及び復調器１７８からのサーボデータ及び信号を
ディスクドライブ制御器（図２０）へ結合させるインタ
ーフェース１８０を有している。同期マーク検知器１７
４及びバースト復調器１７８は、夫々、「サーボ信号の
位相を検知する回路及び方法（ＣＩＲＣＵＩＴ ＡＮＤ
ＭＥＴＨＯＤ ＦＯＲ ＤＥＴＥＣＴＩＮＧ ＴＨＥ
ＰＨＡＳＥ ＯＦ Ａ ＳＥＲＶＯ ＳＩＧＮＡ
Ｌ）」という名称の本願出願人に譲渡されている米国特
許出願第０９／９９３，８６９号（米国代理人ドケット
番号０１−Ｓ−０４６（１６７８−４８））、及び「サ
ーボ位置バーストを復調する回路及び方法（ＣＩＲＣＵ
ＩＴ ＡＮＤ ＭＥＴＨＯＤ ＦＯＲ ＤＥＭＯＤＵＬ
ＡＴＩＮＧ Ａ ＳＥＲＶＯ ＰＯＳＩＴＩＯＮ ＢＵ
ＲＳＴ）」という名称の本願出願人に譲渡されている米
国特許出願第０９／９９３，９８６号（米国代理人ドケ
ット番号０１−Ｓ−０４５（１６７８−４７））に記載
されており、尚これらの特許出願は引用によって本明細
書に取込む。デコーダ１７６は「読取信号から二進シー
ケンスを回復するためのビタビ検知器及び方法（ＶＩＴ
ＥＲＢＩＤＥＴＥＣＴＯＲ ＡＮＤ ＭＥＴＨＯＤ Ｆ
ＯＲ ＲＥＣＯＶＥＲＩＮＧ ＡＢＩＮＡＲＹ ＳＥＱ
ＵＥＮＣＥ ＦＲＯＭ Ａ ＲＥＡＤ ＳＩＧＮＡ
Ｌ）」という名称の２００１年２月１４日付で出願され
ており本願出願人に譲渡されている米国特許出願第０９
／７８３，８０１号（米国代理人ドケット番号９９−Ｓ
−１８５（１６７８−２１））、又は「データコード及
びデータコーディング方法（Ａ ＤＡＴＡ ＣＯＤＥ
ＡＮＤ ＭＥＴＨＯＤ ＦＯＲ ＣＯＤＩＮＧＤＡＴ
Ａ）」という名称の本願出願人に譲渡されている米国特
許出願第０９／９９４，００９号（米国代理人ドケット
番号０１−Ｓ−０２３（１６７８−３９））に記載され
ている技術に従ってエンコードされているサーボデータ
をデコードすべく構成することが可能であり、尚これら
の特許出願を引用によって本明細書に取込む。
【００９７】１実施例においては、ＡＤＣ５０、ＦＩＲ
５２、タイミング及び利得回復ループ１７２は、ディス
ク２０（図４）又はディスク１５０（図１５）に対して
アプリケーションデータを読取り且つ書込むために使用
される回路（不図示）と共用される。別の実施例におい
ては、同期マーク検知器１７４が省略され、且つビタビ
検知器５６がＳＳＭ７６を検知する（図６及び１６）。
５２、タイミング及び利得回復ループ１７２は、ディス
ク２０（図４）又はディスク１５０（図１５）に対して
アプリケーションデータを読取り且つ書込むために使用
される回路（不図示）と共用される。別の実施例におい
ては、同期マーク検知器１７４が省略され、且つビタビ
検知器５６がＳＳＭ７６を検知する（図６及び１６）。
【００９８】サーボ回路３０は図４−９及び１５−１８
に関連して上述した如くに動作する。
に関連して上述した如くに動作する。
【００９９】図２０は本発明の１実施例に基づくディス
クドライブシステム２００のブロック図である。ディス
クドライブシステム２００はディスクドライブ２０２を
有しており、それは図５及び１９のサーボ回路３０を組
込んでいる。ディスクドライブ２０２は読取・書込ヘッ
ド３２、書込信号を発生し且つそれでヘッド３２を駆動
する書込チャンネル２０６、書込データを書込チャンネ
ル２０６とインターフェースさせる書込制御器２０８を
有している。ディスクドライブ２０２は、又、ヘッド３
２からのサーボ及びアプリケーションデータ読取信号を
受取り且つこれらの読取信号からデータを回復するため
の読取チャンネル２１０を有しており、且つ読取データ
を組織化するための読取制御器２１２を有している。書
込及び読取制御器２０８及び２１２は、一体となって、
ディスクドライブ制御器２１３を構成している。読取チ
ャンネル２１０はサーボ回路３０を有しており、それは
ヘッド３２からサーボ信号を受取り、ディスクスピンア
ップに関するサーボウェッジ（又は別法では、スピンア
ップウェッジとサーボウェッジの両方）を検知し、サー
ボ信号からサーボデータを回復し、且つ回復したサーボ
データをヘッド位置決め回路２１４へ供給する。ディス
クドライブ２０２は、更に、各々が片側又は両側にデー
タを記憶させることが可能であり且つ磁気的、光学的、
又は別のタイプの記憶ディスクとすることが可能な１つ
又はそれ以上のディスク２１５等の記憶媒体を有してい
る。例えば、ディスク２１５は図４のディスク２０又は
図１５のディスク１５０と類似したものとすることが可
能である。ヘッド３２はディスク２１５上にデータを書
込み且つそれからデータを読取り、可動支持アーム２１
６へ接続されている。ヘッド位置決め回路２１４は「読
取信号から二進シーケンスを回復するためのビタビ検知
器及び方法（ＶＩＴＥＲＢＩ ＤＥＴＥＣＴＯＲＡＮＤ
ＭＥＴＨＯＤ ＦＯＲ ＲＥＣＯＶＥＲＩＮＧ Ａ
ＢＩＮＡＲＹＳＥＱＵＥＮＣＥ ＦＲＯＭ Ａ ＲＥＡ
Ｄ ＳＩＧＮＡＬ）」という名称の２００１年２月１４
日付で出願されており本願出願人に譲渡されている米国
特許出願第０９／７８３，８０１号、及び「サーボ位置
バーストを復調する回路及び方法（ＣＩＲＣＵＩＴ Ａ
ＮＤ ＭＥＴＨＯＤ ＦＯＲ ＤＥＭＯＤＵＬＩＴＩＮ
Ｇ Ａ ＳＥＲＶＯ ＰＯＳＩＴＩＯＮ ＢＵＲＳ
Ｔ）」という名称の本願出願人に譲渡されている米国特
許出願第０９／９９３，９８６号（米国代理人ドケット
番号０１−Ｓ−０４５（１６７８−４７））に記載され
ているように、ヘッド３２の位置を決定する。ヘッド位
置決め回路２１４はボイスコイルモータ（ＶＣＭ）２１
８へ制御信号を供給し、該ボイスコイルモータはディス
ク２１５上の所望のデータトラック上へヘッド３２を位
置的に維持するか又は半径方向に移動させるためにアー
ム２１６を位置的に維持するか又は半径方向に移動させ
る。スピンドルモータ（ＳＰＭ）２２０及びＳＰＭ制御
回路２２２は、夫々、ディスク２１５を回転させ且つデ
ィスクを適切な回転速度に維持する。
クドライブシステム２００のブロック図である。ディス
クドライブシステム２００はディスクドライブ２０２を
有しており、それは図５及び１９のサーボ回路３０を組
込んでいる。ディスクドライブ２０２は読取・書込ヘッ
ド３２、書込信号を発生し且つそれでヘッド３２を駆動
する書込チャンネル２０６、書込データを書込チャンネ
ル２０６とインターフェースさせる書込制御器２０８を
有している。ディスクドライブ２０２は、又、ヘッド３
２からのサーボ及びアプリケーションデータ読取信号を
受取り且つこれらの読取信号からデータを回復するため
の読取チャンネル２１０を有しており、且つ読取データ
を組織化するための読取制御器２１２を有している。書
込及び読取制御器２０８及び２１２は、一体となって、
ディスクドライブ制御器２１３を構成している。読取チ
ャンネル２１０はサーボ回路３０を有しており、それは
ヘッド３２からサーボ信号を受取り、ディスクスピンア
ップに関するサーボウェッジ（又は別法では、スピンア
ップウェッジとサーボウェッジの両方）を検知し、サー
ボ信号からサーボデータを回復し、且つ回復したサーボ
データをヘッド位置決め回路２１４へ供給する。ディス
クドライブ２０２は、更に、各々が片側又は両側にデー
タを記憶させることが可能であり且つ磁気的、光学的、
又は別のタイプの記憶ディスクとすることが可能な１つ
又はそれ以上のディスク２１５等の記憶媒体を有してい
る。例えば、ディスク２１５は図４のディスク２０又は
図１５のディスク１５０と類似したものとすることが可
能である。ヘッド３２はディスク２１５上にデータを書
込み且つそれからデータを読取り、可動支持アーム２１
６へ接続されている。ヘッド位置決め回路２１４は「読
取信号から二進シーケンスを回復するためのビタビ検知
器及び方法（ＶＩＴＥＲＢＩ ＤＥＴＥＣＴＯＲＡＮＤ
ＭＥＴＨＯＤ ＦＯＲ ＲＥＣＯＶＥＲＩＮＧ Ａ
ＢＩＮＡＲＹＳＥＱＵＥＮＣＥ ＦＲＯＭ Ａ ＲＥＡ
Ｄ ＳＩＧＮＡＬ）」という名称の２００１年２月１４
日付で出願されており本願出願人に譲渡されている米国
特許出願第０９／７８３，８０１号、及び「サーボ位置
バーストを復調する回路及び方法（ＣＩＲＣＵＩＴ Ａ
ＮＤ ＭＥＴＨＯＤ ＦＯＲ ＤＥＭＯＤＵＬＩＴＩＮ
Ｇ Ａ ＳＥＲＶＯ ＰＯＳＩＴＩＯＮ ＢＵＲＳ
Ｔ）」という名称の本願出願人に譲渡されている米国特
許出願第０９／９９３，９８６号（米国代理人ドケット
番号０１−Ｓ−０４５（１６７８−４７））に記載され
ているように、ヘッド３２の位置を決定する。ヘッド位
置決め回路２１４はボイスコイルモータ（ＶＣＭ）２１
８へ制御信号を供給し、該ボイスコイルモータはディス
ク２１５上の所望のデータトラック上へヘッド３２を位
置的に維持するか又は半径方向に移動させるためにアー
ム２１６を位置的に維持するか又は半径方向に移動させ
る。スピンドルモータ（ＳＰＭ）２２０及びＳＰＭ制御
回路２２２は、夫々、ディスク２１５を回転させ且つデ
ィスクを適切な回転速度に維持する。
【０１００】ディスクドライブシステム２００は、又、
ディスクドライブ制御器２１３を使用されているシステ
ムに対して特定的なシステムバス２２８に対してインタ
ーフェースさせるための書込及び読取インターフェース
アダプタ２２４及び２２６を有している。典型的なシス
テムバスとしてはＩＳＡ、ＰＣＩ、Ｓ−Ｂｕｓ、Ｎｕ−
Ｂｕｓ等がある。システム２００は、典型的に、バス２
２８へ結合されているランダムアクセスメモリ（ＲＡ
Ｍ）２３０及び中央処理装置（ＣＰＵ）２３２等のその
他の装置を有している。
ディスクドライブ制御器２１３を使用されているシステ
ムに対して特定的なシステムバス２２８に対してインタ
ーフェースさせるための書込及び読取インターフェース
アダプタ２２４及び２２６を有している。典型的なシス
テムバスとしてはＩＳＡ、ＰＣＩ、Ｓ−Ｂｕｓ、Ｎｕ−
Ｂｕｓ等がある。システム２００は、典型的に、バス２
２８へ結合されているランダムアクセスメモリ（ＲＡ
Ｍ）２３０及び中央処理装置（ＣＰＵ）２３２等のその
他の装置を有している。
【０１０１】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図１】 ディスクセクターとディスクトラックとを具
備する従来の磁気データ記憶ディスクの概略平面図。
備する従来の磁気データ記憶ディスクの概略平面図。
【図２】 図１のディスクのサーボウェッジの拡大図。
【図３】 図１のディスクのサーボウェッジ及びスピン
アップウェッジの拡大図。
アップウェッジの拡大図。
【図４】 本発明の１実施例に基づいてスピンアップウ
ェッジを具備することのない磁気データ記憶ディスクの
概略平面図。
ェッジを具備することのない磁気データ記憶ディスクの
概略平面図。
【図５】 本発明の１実施例に基づいて、ディスクスピ
ンアップに関するサーボウェッジ、又はスピンアップウ
ェッジとサーボウェッジの両方を検知し、且つサーボウ
ェッジからサーボデータを回復するサーボ回路を示した
概略ブロック図。
ンアップに関するサーボウェッジ、又はスピンアップウ
ェッジとサーボウェッジの両方を検知し、且つサーボウ
ェッジからサーボデータを回復するサーボ回路を示した
概略ブロック図。
【図６】 本発明の１実施例に基づく図４のサーボウェ
ッジを示した概略図。
ッジを示した概略図。
【図７】 本発明の１実施例に基づいてディスクスピン
アップに関する図６のサーボプリアンブルを読取ってい
る間に読取・書込ヘッドが発生するサーボ信号を示した
概略図。
アップに関する図６のサーボプリアンブルを読取ってい
る間に読取・書込ヘッドが発生するサーボ信号を示した
概略図。
【図８】 サーボ回路がスピンアップウェッジを検知す
ることが必要ではない本発明の１実施例に基づくディス
クスピンアップ期間中に図５のサーボ回路の動作に関連
する信号を示したタイミング線図。
ることが必要ではない本発明の１実施例に基づくディス
クスピンアップ期間中に図５のサーボ回路の動作に関連
する信号を示したタイミング線図。
【図９】 本発明の１実施例に基づいてディスクスピン
アップの後の図８の信号を示したタイミング線図。
アップの後の図８の信号を示したタイミング線図。
【図１０】 本発明の１実施例に基づく図５のサンプル
補間器ループを示した概略ブロック図。
補間器ループを示した概略ブロック図。
【図１１】 本発明の１実施例に基づいてプリアンブル
正弦波のサンプルクロックとピークとの間の初期的位相
角をどのようにして図５の初期的位相差計算回路が計算
するかを説明するために有用な位相線図。
正弦波のサンプルクロックとピークとの間の初期的位相
角をどのようにして図５の初期的位相差計算回路が計算
するかを説明するために有用な位相線図。
【図１２】 本発明の１実施例に基づいてプリアンブル
正弦波の初期的振幅を図５の初期的利得決定器がどのよ
うにして計算するかを説明するのに有用な位相線図。
正弦波の初期的振幅を図５の初期的利得決定器がどのよ
うにして計算するかを説明するのに有用な位相線図。
【図１３】 本発明の１実施例に基づく図５のビタビ検
知器に対するトレリス線図。
知器に対するトレリス線図。
【図１４】 本発明の１実施例に基づく図６のプリアン
ブル及びサーボ同期マークの夫々のビットパターンを示
した概略図。
ブル及びサーボ同期マークの夫々のビットパターンを示
した概略図。
【図１５】 本発明の１実施例に基づくスピンアップウ
ェッジを有する磁気データ記憶ディスクを示した概略平
面図。
ェッジを有する磁気データ記憶ディスクを示した概略平
面図。
【図１６】 本発明の１実施例に基づくスピンアップウ
ェッジを包含するサーボウェッジを示した概略図。
ェッジを包含するサーボウェッジを示した概略図。
【図１７】 本発明の１実施例に基づくディスクスピン
アップに関する図１６のサーボウェッジ及びプリアンブ
ルを読取っている間に読取・書込ヘッドが発生するサー
ボ信号を示した概略図。
アップに関する図１６のサーボウェッジ及びプリアンブ
ルを読取っている間に読取・書込ヘッドが発生するサー
ボ信号を示した概略図。
【図１８】 サーボ回路がスピンアップウェッジを検知
する本発明の１実施例に基づくディスクスピンアップ期
間中の図５のサーボ回路の動作に関連する信号のタイミ
ング線図。
する本発明の１実施例に基づくディスクスピンアップ期
間中の図５のサーボ回路の動作に関連する信号のタイミ
ング線図。
【図１９】 本発明の１実施例に基づく図５のサーボ回
路のトップレベルの概略ブロック図。
路のトップレベルの概略ブロック図。
【図２０】 本発明の１実施例に基づく図１９のサーボ
回路を組込んだディスクドライブシステムの概略ブロッ
ク図。
回路を組込んだディスクドライブシステムの概略ブロッ
ク図。
１２ ディスクセクター
１４ データトラック
２０ 磁気データ記憶ディスク
２２ サーボウェッジ
３０ サーボ回路
３４ サーボチャンネル
３６ 位相計算回路
３８ 利得制御回路
４０ プロセッサ
４２ 前置増幅器
４４ ローパスフィルタ（ＬＰＦ）
４６ 利得回路
４８ アナログフィルタ
５０ アナログ・デジタル変換器（ＡＤＣ）
５２ 有限インパルス応答（ＦＩＲ）フィルタ
５４ サンプル補間器ループ
５６ ビタビ検知器
５８ 初期的利得決定器
６０ トラッキング利得決定器
７２ サーボアドレスマーク（ＳＡＭ）
７４ サーボプリアンブル
７６ ＳＳＭ
７８ ヘッド位置識別子
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 フェレイドーン ヘイダリ
アメリカ合衆国， カリフォルニア
95014， クパチーノ， シャディーグロ
ーブ ドライブ 6169
(72)発明者 ヘイカン オズデミール
アメリカ合衆国， カリフォルニア
95008， サン ノゼ， ウッドローン
アベニュー 1245
(72)発明者 サディク オー． アルフ
アメリカ合衆国， カリフォルニア
95014， クパチーノ， ハイアニスポー
ト ドライブ 21876
Ｆターム(参考） 5D044 AB01 BC01 CC05 GL32 GM02
GM26
5D096 AA02 BB01 CC01 EE03 GG05
GG07 HH01 KK11
Claims (23)
- 【請求項１】 サーボ回路において、 データ記憶ディスク上の夫々のデータセクターを識別す
るサーボウェッジからサーボデータを回復すべく動作可
能な同期型部分応答最大尤度サーボチャンネル、 前記サーボチャンネルへ結合されており且つ前記サーボ
チャンネルを制御すべく動作可能なプロセッサ、を有し
ていることを特徴とするサーボ回路。 - 【請求項２】 請求項１において、 前記サーボチャンネルはサーボデータサンプルクロック
を受取るべく動作可能であり、 前記サーボチャンネルは前記サンプルクロックを前記サ
ーボデータに対して同期させるべく動作可能なデジタル
タイミング回復ループを有している、ことを特徴とする
サーボ回路。 - 【請求項３】 請求項１において、 前記サーボチャンネルは前記サーボデータを表わすサー
ボ信号であって振幅を有するサーボ信号を受取るべく動
作可能であり、 前記サーボチャンネルは前記サーボ信号の利得をターゲ
ットに対する調節すべく動作可能なデジタル利得回復ル
ープを有している、ことを特徴とするサーボ回路。 - 【請求項４】 請求項１において、 前記サーボチャンネルはサーボデータサンプルクロック
を受取るべく動作可能であり、 前記サーボチャンネルは前記サンプルクロックと前記サ
ーボデータとの間の初期的位相差を計算すべく動作可能
な回路を有している、ことを特徴とするサーボ回路。 - 【請求項５】 請求項１において、 前記サーボチャンネルは前記サーボデータを表わすサー
ボ信号であって振幅を有しているサーボ信号を受取るべ
く動作可能であり、 前記サーボチャンネルは前記サーボ信号の初期的利得を
デジタル的に計算すべく動作可能な回路を有している、
ことを特徴とするサーボ回路。 - 【請求項６】 請求項１において、前記サーボチャンネ
ルは前記サーボウェッジからサーボデータを回復すべく
動作可能なビタビ検知器を有していることを特徴とする
サーボ回路。 - 【請求項７】 請求項１において、前記サーボチャンネ
ルは回復したサーボデータをデコードすべく動作可能な
デコーダーを有していることを特徴とするサーボ回路。 - 【請求項８】 請求項１において、更に、前記サーボデ
ータから位置バーストの特性を非同期的に回復する復調
器を有していることを特徴とするサーボ回路。 - 【請求項９】 請求項１において、前記プロセッサが、
最初にスピンアップウェッジを検知することなしに、デ
ィスクスピンアップサーチ動作期間中又はその後に前記
サーボウェッジのうちの１つを検知すべく動作可能であ
ることを特徴とするサーボ回路。 - 【請求項１０】 請求項１において、更に、前記サーボ
回路外部の回路へ回復したサーボデータを結合させ且つ
該回路からデータを受取るべく動作可能なインターフェ
ース回路を有していることを特徴とするサーボ回路。 - 【請求項１１】 請求項１において、前記同期型サーボ
チャンネルがスピンアップサーチ動作期間中に前記デー
タ格納ディスク上のスピンアップウェッジを検知すべく
動作可能であることを特徴とするサーボ回路。 - 【請求項１２】 請求項１において、前記サーボチャン
ネルが、アナログＰＲ４等化済サーボ信号をデジタルド
メインへ変換させるべく動作可能なアナログ・デジタル
変換器を有していることを特徴とするサーボ回路。 - 【請求項１３】 ディスクドライブシステムにおいて、 表面と、前記表面の夫々の位置におけるデータセクター
と、各々が夫々のデータセクターの位置を識別する夫々
のサーボデータを包含しているサーボウェッジとを具備
しているデータ記憶ディスク、 前記ディスクへ結合されており且つ前記ディスクを回転
させるべく動作可能なモータ、 前記サーボデータを表わす読取信号を発生すべく動作可
能であり前記データ記憶ディスクの前記表面に関して所
定の位置を持っている読取ヘッド、 前記ディスクの前記表面にわたって前記読取ヘッドを移
動させるべく動作可能な読取ヘッド位置決め回路、 前記読取ヘッド及び前記読取ヘッド位置決め回路へ結合
されているサーボ回路、を有しており、前記サーボ回路
が、 前記サーボウェッジからサーボデータを回復すべく動作
可能な同期型サーボチャンネル、 前記サーボチャンネルへ結合されており且つ前記サーボ
チャンネルを制御すべく動作可能なプロセッサ、を有し
ていることを特徴とするディスクドライブシステム。 - 【請求項１４】 表面と前記表面上に配設されているサ
ーボセクターであってサーボデータを包含しているサー
ボセクターとを具備しているデータ記憶ディスクを読取
り、 部分応答最大尤度検知アルゴリズムで前記サーボセクタ
ーからサーボデータを同期的に回復させる、ことを特徴
とする方法。 - 【請求項１５】 請求項１４において、更に、 前記サーボデータを表わすサーボ信号を発生し、 前記サーボ信号をサンプリングし、 前記サンプルクロックの値を補間することによってサン
プルクロックを前記サーボデータへ同期させる、ことを
特徴とする方法。 - 【請求項１６】 請求項１４において、更に、 前記サーボデータを表わすサーボ信号を発生し、 前記サーボ信号をサンプリングし、 前記サーボ信号の振幅をデジタル的にターゲットレベル
へ調節させる、ことを特徴とする方法。 - 【請求項１７】 請求項１４において、更に、 サンプルクロックで前記サーボデータをサンプリング
し、 前記サンプルクロックと前記サーボデータとの間の初期
的位相差を計算し、 前記初期的位相差を使用して前記サンプルクロックを前
記サーボデータへ同期させることを容易化させる、こと
を特徴とする方法。 - 【請求項１８】 請求項１４において、更に、 前記サーボデータを表わすサーボ信号を発生し、 前記サーボ信号の振幅と所定の振幅との間の初期的差異
を計算し、 前記初期的差異を使用して前記サーボ信号の振幅を前記
所定の振幅に向かって調節することを容易とさせる、こ
とを特徴とする方法。 - 【請求項１９】 請求項１４において、更に、前記回復
したサーボデータをデコードすることを特徴とする方
法。 - 【請求項２０】 請求項１４において、更に、前記サー
ボデータから非同期的にサーボ位置バーストを復調させ
ることを特徴とする方法。 - 【請求項２１】 請求項１４において、更に、 前記ディスクが第一速度から定常状態速度へ回転する間
又はその後に非同期的にサーボウェッジを検知し、 検知したサーボウェッジからサーボデータを読取って前
記ディスクの前記表面に関して読取ヘッドの初期位置を
決定する、ことを特徴とする方法。 - 【請求項２２】 請求項１４において、更に、 最初にスピンアップウェッジを検知することなしに、前
記ディスクが第一速度から定常状態速度へ回転する間又
はその後にサーボウェッジを非同期的に検知し、 検知したサーボウェッジからサーボデータを読取って前
記ディスクの前記表面に関して読取ヘッドの初期位置を
決定する、ことを特徴とする方法。 - 【請求項２３】 請求項１４において、更に、前記デー
タ記憶ディスクの前記表面上に配設されているスピンア
ップウェッジからスピンアップデータを同期的に回復さ
せることを特徴とする方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US30150301P | 2001-06-28 | 2001-06-28 | |
| US60/301503 | 2001-06-28 | ||
| US09/993778 | 2001-11-05 | ||
| US09/993,778 US7027247B2 (en) | 2001-06-28 | 2001-11-05 | Servo circuit having a synchronous servo channel and method for synchronously recovering servo data |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003109334A true JP2003109334A (ja) | 2003-04-11 |
Family
ID=26972410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002187246A Pending JP2003109334A (ja) | 2001-06-28 | 2002-06-27 | 同期サーボチャンネルを具備するサーボ回路及びサーボデータを同期的に回復する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7027247B2 (ja) |
| EP (1) | EP1274071A3 (ja) |
| JP (1) | JP2003109334A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7317591B2 (en) | 2004-11-12 | 2008-01-08 | Hitachi Global Storage Technologies Netherlands B.V. | Servo control for magnetic disk drive |
| JP2009525560A (ja) * | 2006-02-01 | 2009-07-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 記憶媒体から読み取られた信号を処理するための読み取りチャネルおよび方法（少なくとも１つのサーボ・チャネルを使用してタイミング回復およびタイミング情報をデータ・チャネルに提供すること） |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7382568B2 (en) * | 2001-06-28 | 2008-06-03 | Stmicroelectronics, Inc. | Circuit and method for detecting a servo wedge on spin-up of a data-storage disk |
| US7830630B2 (en) * | 2001-06-28 | 2010-11-09 | Stmicroelectronics, Inc. | Circuit and method for detecting the phase of a servo signal |
| US7430082B2 (en) * | 2001-06-28 | 2008-09-30 | Stmicroelectronics, Inc. | Circuit and method for demodulating a servo position burst |
| US7839594B2 (en) | 2001-06-28 | 2010-11-23 | Stmicroelectronics, Inc. | Data-storage disk having few or no spin-up wedges and method for writing servo wedges onto the disk |
| US7793020B1 (en) * | 2002-11-27 | 2010-09-07 | International Business Machines Corporation | Apparatus and method to read information from an information storage medium |
| US6912099B2 (en) * | 2003-05-13 | 2005-06-28 | Agere Systems Inc. | Maximum likelihood detection of asynchronous servo data employing interpolation |
| US7023639B1 (en) * | 2004-03-31 | 2006-04-04 | Western Digital Technologies, Inc. | Servo synchronization validation techniques based on both servo synch marks and wedge identifiers in a rotating media storage device |
| US7440210B1 (en) | 2004-06-23 | 2008-10-21 | Western Digital Technologies, Inc. | Servo writing a disk drive by writing multi-bit sync marks in spiral tracks for improved servo writing |
| EP1622300A1 (en) | 2004-07-30 | 2006-02-01 | STMicroelectronics S.r.l. | Method for improving the robustness of synchronization system in the Hard Disk Drive through a minimum latency loop |
| US7333280B1 (en) | 2004-08-03 | 2008-02-19 | Western Digital Technologies, Inc. | Servo writing a disk drive by synchronizing a servo write clock to a reference pattern on the disk and compensating for repeatable phase error |
| JP2006147104A (ja) * | 2004-11-24 | 2006-06-08 | Toshiba Corp | サーボ情報書込み装置及びサーボ情報書込み方法 |
| US7068461B1 (en) | 2004-11-29 | 2006-06-27 | Western Digital Technologies, Inc. | Servo writing a disk drive by overwriting a harmonic frequency fill pattern in the servo burst area |
| US7167328B2 (en) | 2004-12-17 | 2007-01-23 | Agere Systems Inc. | Synchronizing an asynchronously detected servo signal to synchronous servo demodulation |
| JP4148951B2 (ja) * | 2005-01-12 | 2008-09-10 | 株式会社東芝 | 磁気記録再生装置 |
| US7298574B1 (en) | 2006-05-10 | 2007-11-20 | Western Digital Technologies, Inc. | Servo writing a disk drive using correction values that attenuate phase error propagation |
| US7365929B2 (en) | 2006-07-30 | 2008-04-29 | International Business Machines Corporation | Synchronous servo channel for tape drive systems |
| US7391584B1 (en) | 2006-11-07 | 2008-06-24 | Western Digital Technologies, Inc. | Compensating for repeatable phase error when servo writing a disk drive from spiral tracks |
| US7742250B2 (en) * | 2007-01-12 | 2010-06-22 | Seagate Technology Llc | Spectral analysis of a position error signal |
| US7884566B2 (en) * | 2008-05-15 | 2011-02-08 | Honeywell International Inc. | Adaptive servo control system and method |
| US9019641B2 (en) * | 2012-12-13 | 2015-04-28 | Lsi Corporation | Systems and methods for adaptive threshold pattern detection |
| US9819456B1 (en) * | 2016-10-17 | 2017-11-14 | Seagate Technology Llc | Preamble detection and frequency offset determination |
| US10164760B1 (en) | 2016-10-18 | 2018-12-25 | Seagate Technology Llc | Timing excursion recovery |
| US10152457B1 (en) | 2016-10-25 | 2018-12-11 | Seagate Technology Llc | Target parameter adaptation |
| US10277718B1 (en) | 2016-11-22 | 2019-04-30 | Seagate Technology Llc | Preamble defect detection and mitigation |
| US10084553B1 (en) | 2016-12-22 | 2018-09-25 | Seagate Technology Llc | Iterative recovery from baseline or timing disturbances |
| US9979573B1 (en) | 2016-12-23 | 2018-05-22 | Seagate Technology Llc | Position error signal burst demodulation |
| US9998136B1 (en) | 2017-02-17 | 2018-06-12 | Seagate Technology Llc | Loop consistency using multiple channel estimates |
| US10382166B1 (en) | 2017-02-22 | 2019-08-13 | Seagate Technology Llc | Constrained receiver parameter optimization |
| US9928854B1 (en) | 2017-05-03 | 2018-03-27 | Seagate Technology Llc | MISO equalization with ADC averaging |
| US10255945B1 (en) * | 2018-04-04 | 2019-04-09 | Seagate Technology Llc | Media storage areal density |
| US11038602B1 (en) * | 2020-02-05 | 2021-06-15 | Credo Technology Group Limited | On-chip jitter evaluation for SerDes |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5036408A (en) | 1988-05-12 | 1991-07-30 | Digital Equipment Corporation | High efficiency disk format and synchronization system |
| US5047877A (en) * | 1989-06-09 | 1991-09-10 | Eastman Kodak Company | Windowing method of and apparatus for address mark detection |
| US5210660A (en) * | 1990-01-17 | 1993-05-11 | International Business Machines Corporation | Sectored servo independent of data architecture |
| JPH04243063A (ja) * | 1991-01-18 | 1992-08-31 | Matsushita Electric Ind Co Ltd | 磁気ディスク装置 |
| JP3067349B2 (ja) * | 1991-12-02 | 2000-07-17 | ソニー株式会社 | ディスク状記録媒体のアドレス情報検出装置 |
| JP2625609B2 (ja) * | 1991-07-10 | 1997-07-02 | インターナショナル・ビジネス・マシーンズ・コーポレイション | ディスク記憶装置 |
| JP3021880B2 (ja) * | 1991-12-06 | 2000-03-15 | ソニー株式会社 | 磁気ディスク記録媒体のアドレスマーク検出装置 |
| US5369535A (en) * | 1992-03-25 | 1994-11-29 | International Business Machines Corporation | Fixed block architecture disk file with improved position identification and error handling |
| US5523903A (en) * | 1993-12-23 | 1996-06-04 | International Business Machines Corporation | Sector architecture for fixed block disk drive |
| US5384671A (en) * | 1993-12-23 | 1995-01-24 | Quantum Corporation | PRML sampled data channel synchronous servo detector |
| JP3351163B2 (ja) * | 1994-07-27 | 2002-11-25 | 株式会社日立製作所 | 情報記録再生装置及び信号処理回路 |
| US5586264A (en) * | 1994-09-08 | 1996-12-17 | Ibm Corporation | Video optimized media streamer with cache management |
| US5576904A (en) * | 1994-09-27 | 1996-11-19 | Cirrus Logic, Inc. | Timing gradient smoothing circuit in a synchronous read channel |
| US5661760A (en) * | 1995-10-23 | 1997-08-26 | Quantum Corporation | Wide biphase digital servo information detection, and estimation for disk drive using servo Viterbi detector |
| JPH08329619A (ja) * | 1994-10-27 | 1996-12-13 | Hitachi Ltd | データ再生方法、データ再生装置、およびデータ再生用回路 |
| JPH08147887A (ja) * | 1994-11-18 | 1996-06-07 | Hitachi Ltd | 復号回路および再生装置 |
| US5796535A (en) * | 1995-05-12 | 1998-08-18 | Cirrus Logic, Inc. | Sampled amplitude read channel employing a user data frequency synthesizer and a servo data frequency synthesizer |
| US5812336A (en) * | 1995-12-05 | 1998-09-22 | Cirrus Logic, Inc. | Fixed sample rate sampled amplitude read channel for zoned magnetic recording |
| US6181497B1 (en) * | 1995-12-12 | 2001-01-30 | International Business Machines Corporation | System and method for providing nonadjacent redundancy synchronization bytes |
| SG55370A1 (en) * | 1996-09-09 | 1998-12-21 | Texas Instruments Inc | Servo demodulator and method for synchronous servo demodulation |
| KR100238474B1 (ko) * | 1997-01-28 | 2000-01-15 | 윤종용 | 서보동기신호 미검출시의 헤드충돌 방지방법 |
| US5909336A (en) * | 1997-02-18 | 1999-06-01 | Texas Instruments Incorporated | Position detection scheme for headerless disk controller |
| US6032284A (en) * | 1997-03-12 | 2000-02-29 | Cirrus Logic, Inc. | Trellis coding system for disc storage systems |
| JP2954083B2 (ja) * | 1997-05-01 | 1999-09-27 | 株式会社東芝 | 情報記録再生用媒体及び情報記録再生用媒体フォーマット装置並びに情報記録再生装置 |
| US6201652B1 (en) * | 1998-05-29 | 2001-03-13 | Stmicroelectronics, Inc. | Method and apparatus for reading and writing gray code servo data to magnetic medium using synchronous detection |
| JP2000040968A (ja) * | 1998-07-23 | 2000-02-08 | Sony Corp | 符号化方法および符号化装置、復号化方法および復号化装置、並びに提供媒体 |
| US6754025B1 (en) * | 2000-01-12 | 2004-06-22 | Maxtor Corporation | Disk drive spindle motor speed and timing control |
| US6580573B1 (en) * | 2000-01-24 | 2003-06-17 | Western Digital Technologies, Inc. | Disk drive having a channel circuit which receives a read signal representing data in a data sector and data in a servo sector in a first order and demodulates the read signal to provide data sector data and servo-sector data in a second order |
| US6680807B1 (en) * | 2000-03-08 | 2004-01-20 | Cirrus Logic, Inc. | Servo mark detection for a disk drive system |
| US6650614B1 (en) * | 2000-10-30 | 2003-11-18 | Cirrus Logic, Inc. | Optical disk pickup using current mode signal exchanges and systems and methods using the same |
-
2001
- 2001-11-05 US US09/993,778 patent/US7027247B2/en not_active Expired - Lifetime
-
2002
- 2002-05-31 EP EP02253852A patent/EP1274071A3/en not_active Ceased
- 2002-06-27 JP JP2002187246A patent/JP2003109334A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7317591B2 (en) | 2004-11-12 | 2008-01-08 | Hitachi Global Storage Technologies Netherlands B.V. | Servo control for magnetic disk drive |
| JP2009525560A (ja) * | 2006-02-01 | 2009-07-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 記憶媒体から読み取られた信号を処理するための読み取りチャネルおよび方法（少なくとも１つのサーボ・チャネルを使用してタイミング回復およびタイミング情報をデータ・チャネルに提供すること） |
Also Published As
| Publication number | Publication date |
|---|---|
| US7027247B2 (en) | 2006-04-11 |
| EP1274071A3 (en) | 2006-10-04 |
| US20030048562A1 (en) | 2003-03-13 |
| EP1274071A2 (en) | 2003-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003109334A (ja) | 同期サーボチャンネルを具備するサーボ回路及びサーボデータを同期的に回復する方法 | |
| US6108153A (en) | Servo demodulator and method for synchronous servo demodulation | |
| US6519104B1 (en) | Computer system comprising a host connected to a disk drive employing read channel IC with common port for data and servo | |
| US6754025B1 (en) | Disk drive spindle motor speed and timing control | |
| US7733591B2 (en) | Data storage device with data recovery process using fixed phase clocking for analog-to-digital conversion | |
| EP0660307B1 (en) | Sampled data channel servo detector using PRML techniques | |
| US7602568B1 (en) | Synchronous RRO write | |
| US6144513A (en) | Detecting servo data and servo bursts from discrete time samples of an analog read signal in a sampled amplitude read channel | |
| US8379340B2 (en) | Circuit and method for detecting the phase of a servo signal | |
| JPH07169033A (ja) | ディスク駆動装置 | |
| JP2003068034A (ja) | サーボ位置バーストを復調する回路及び方法 | |
| US6760173B2 (en) | Synchronization servo mark detector and method having improved phase error immunity for use in mass data storage device, or the like | |
| JP2003016746A (ja) | スピンアップウェッジを検知する回路及び方法及びデータ記憶ディスクのスピンアップに関する対応するサーボウェッジ | |
| JP2003051166A (ja) | データ記憶ディスクのスピンアップに関するサーボウェッジを検知する回路及び方法 | |
| US20030202268A1 (en) | System and method for performing adaptive read retry operations in a data storage device | |
| US7760454B1 (en) | Sequence-permutation control information detection and signal polarity determination | |
| JP2003022624A (ja) | 僅かなスピンアップウェッジを具備するか又は具備することのないデータ記憶ディスク及び該ディスク上にサーボウェッジを書込む方法 | |
| US8874410B2 (en) | Systems and methods for pattern detection |