JP2003101031A - 能動素子及びそれを有する表示素子 - Google Patents

能動素子及びそれを有する表示素子

Info

Publication number
JP2003101031A
JP2003101031A JP2001290937A JP2001290937A JP2003101031A JP 2003101031 A JP2003101031 A JP 2003101031A JP 2001290937 A JP2001290937 A JP 2001290937A JP 2001290937 A JP2001290937 A JP 2001290937A JP 2003101031 A JP2003101031 A JP 2003101031A
Authority
JP
Japan
Prior art keywords
active element
electrode
gate electrodes
drain electrode
compounds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001290937A
Other languages
English (en)
Inventor
Hiroshi Kondo
浩 近藤
Zenichi Akiyama
善一 秋山
Hiroyuki Iechi
洋之 家地
Takanori Tano
隆徳 田野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2001290937A priority Critical patent/JP2003101031A/ja
Publication of JP2003101031A publication Critical patent/JP2003101031A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/30Organic light-emitting transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【課題】 発光強度を制御して発光強度の均一性を向上
できる能動素子及びそれを有する表示素子を提供する。 【解決手段】 ソース電極1、半導体層2及びドレイン
電極3が順次積層され、該半導体層2中の略中央部分に
間隔をあけて該ソース電極1及びドレイン電極2と略平
行に配置された複数の棒状のゲート電極4又は1つのド
ーナツ状のゲート電極が積層された、電気信号によって
電流値を制御する能動素子であって、該ソース電極とド
レイン電極との間に流れる電流が略垂直方向に流れる能
動素子において、該能動素子の断面からみたゲート電極
設置数とチャネル幅との関係が、次の式 {チャネル幅(μm)−(チャネル幅方向から見たゲー
ト電極幅(μm)×ゲート電極の設置数)}/ゲート電
極の設置数>0.2μm (1) を満たすものとする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、能動素子及びそれ
を有する表示素子に関し、さらに、詳しくは、ソース電
極、半導体層及びドレイン電極が順次積層された電気信
号によって電流値を制御する能動素子及びそれを有する
エレクトロルミネッセンス(以下、「EL」という。)
表示素子に関する。
【0002】
【従来の技術】従来、情報表示等の目的に用いられてき
た代表的な表示装置は、カソード レイ チューブ(以
下、「CRT」という。)、液晶表示装置、EL表示装
置である。CRTは、高い表示品質を有し、しかも、装
置コストが比較的低いので、今日に至るまで表示装置と
して広く用いられてきたが、これに用いるブラウン管の
小型化が難しく、また、それに消費される電力を低下さ
せることも難しい、という欠点があった。こういった背
景から、液晶表示装置及びEL表示装置の需要が急速に
高まってきている。特に、EL表示装置において用いら
れる有機EL表示素子は、自己発光型であるので低電圧
で駆動することができ、しかも、表示が鮮明であるの
で、有機EL表示素子への期待が高まっている。
【0003】
【発明が解決しようとする課題】しかし、EL表示素子
は、電流値によって発光輝度が規定される電流動作型の
素子であるので、これに大きな電流を流すためには、能
動素子として高価なポリシリコンの様な高移動度の材料
を用いる必要があり、その低コスト化が困難であるとい
った問題を有している。そこで、安価な有機材料を能動
素子において用いることが提案されているが、有機材料
は電荷移動度が低いので、これを能動素子に用いる場合
には、チャネル幅を増加させるという問題があった。
【0004】また、チャネル幅を増加させた能動素子に
おいて、ポリシリコンの様な高い電荷移動度の材料を用
いると、非常に高速応答のスイッチング素子を作製する
ことが可能となるが、その能動素子は、ゲート電極、ソ
ース電極、ドレイン電極を有するトランジスタであっ
て、ソース電極とドレイン電極とが同一平面上に並べて
成膜されたものとなっているので、チャネル幅を増加さ
せるためには能動素子の面積を増大させる必要があり、
そのために、このような能動素子を表示素子に用いる場
合には、高精細であって、かつ、高発光輝度を有するな
ディスプレイを作製することが困難となる、という問題
があった。
【0005】かかる問題を解決するために、ソース電
極、ゲート電極、ドレイン電極を順次積層して電解効果
型トランジスタ(以下、「FET(SIT)」とい
う。)構造の能動素子とした複合型有機ELトランジス
タが(社)応用物理学会主催、有機分子・バイオエレク
トロニクス分科会、第9回講習会(2001)において
発表された。しかし、ここで発表されたFET構造の能
動素子は、ソース/ドレイン電圧(以下、「S/D電
圧」という。)に対し、ソース/ドレイン電流(以下、
「S/D電流」という。)が飽和特性を示さない。図1
1は、このようなFET構造の能動素子のS/D電圧と
S/D電流の関係を表すグラフである。図11に示され
ているように、FET構造の能動素子は、僅かなS/D
電圧の変動でS/D電流値が変動するので、これを電流
値によって発光強度が規定されるEL表示素子に用いる
場合には、発光強度を電流値で良好に制御性をすること
が難しく、そのために、表示面において発光強度の均一
性が損なわれるという問題があった。
【0006】本発明は、かかる問題を解決することを目
的としている。即ち、本発明は、発光強度を制御して発
光強度の均一性を向上できる能動素子及びそれを有する
表示素子を提供することを目的としている。
【0007】
【課題を解決するための手段】図2は、本発明を完成さ
せるに至った過程を説明する説明図である。図3は、S
/D電流がS/D電圧に対して飽和する飽和領域を示
す。図4は、S/D電流の飽和領域の必要性を説明する
ための説明図である。
【0008】本発明者は、前記本発明の目的を達成する
ために、従来のSET構造の能動素子を実験に基づいて
考察したところ次のことがわかった。図2(a)に示さ
れているように、従来のSET構造の能動素子における
ゲート電極は、複数本の櫛形電極から構成されている。
図2(a)おいて、1はソース電極であり、2は(n
型)半導体であり、3はドレイン電極であり、4はゲー
ト電極であり、そして、5は(p型)半導体膜である。
かかる従来の能動素子においては、電極間距離が非常に
高精細に形成されている場合には、ゲート電圧未満の小
さなS/D電圧が印加されても、ゲート電圧印加と同時
にチャネル幅全体に空乏層が広がる。このような状態の
時にS/D電圧を印加すると、この空乏層には電子が注
入され、この電子が電界に沿ってドレイン方向へ移動し
ていく。この空乏層への電子の注入による電流の流れ
は、S/D電位がゲート電圧に対して低い領域から高い
領域に至るまで変わらないために、S/D電流がS/D
電圧に対して飽和することはない。S/D電流の制御
は、主に、ゲート電圧の増加によって空乏層の厚みが増
すことにより行われているが、このように空乏層の厚み
が増すとソース電極とドレイン電極との間の抵抗値が増
加するので、同一のS/D電圧においても、S/D電流
の値は減少する。
【0009】図2(b)に示されているように、チャネ
ル部分に(n型)半導体層2を形成し、ゲート電極近傍
に(p型)半導体膜5を形成して、その能動素子にゲー
ト電圧として負電位を印加すると、ゲート電極の周辺に
は空乏層が形成される。この際、この能動素子における
チャネル部分には、空乏層の存在している領域と空乏層
の存在していない領域がある。この状態で能動素子にS
/D電圧を印加すると、電流は抵抗値の低い部位、つま
り、チャネル部分の空乏層が存在していない領域を流れ
ていく。このような状態にある時には、S/D電圧の印
加に伴いS/D電流も増加する。S/D電圧を上昇させ
ていくと、pn接合からみた時の逆バイアスがS/D電
圧の正極印加電極に近づくほど高くなるので、図2
(c)に示されているように、左右の空乏層が正極近傍
でつながる。この状態の時には、S/D電圧を増加させ
ても、増加分の電圧は空乏層に対して印加されて、チャ
ネル両端の印加電圧は大きく変化せず、このために、図
3のグラフに示されているようなS/D電流が飽和する
電気特性が得られる。
【0010】表示素子は、図4に示されるように階調信
号と走査信号を透明電極線を介して画素の選択・非選択
を行っている。この場合、配線抵抗が各々の画素によっ
て異なり、図4において、左上の画素はその抵抗値が最
低となり、右下の画素は抵抗値が最大となる。このため
に、画素に印加される実効的な電圧が異なる。回路から
の信号は、一般に電圧を規定して表示素子に印加される
ために、EL表示素子のように電流値によって発光強度
が規定される場合には、TFTのI−V特性は所定値以
上の電圧で電流値が飽和する必要がある。
【0011】それ故、図2(a)に示されているような
ゲート電圧印加時にチャネル幅全域に空乏層が形成され
ないように、ゲート電極間距離を適正な距離に離して設
置することが重要となる。
【0012】そこで、本発明者は、前記考察を踏まえて
さらに実験を続けて探求したところ、能動素子の断面か
らみたゲート電極設置数とチャネル幅との関係が、次の
式(1)、即ち、{チャネル幅(μm)−(チャネル幅
方向から見たゲート電極幅(μm)×ゲート電極の設置
数)}/ゲート電極の設置数>0.2μmを満たしてい
ると、図3に示されるように、S/D電流がS/D電圧
に対して飽和する飽和領域に入るような電気特性を得る
ことが可能となり、かかる電気特性を用いれば、発光強
度を制御して発光強度の均一性を向上できる能動素子が
得られることを見いだして本発明を完成するに至った。
【0013】即ち、請求項1に記載された発明は、上記
目的を達成するために、ソース電極、半導体層及びドレ
イン電極が順次積層され、該半導体層中の略中央部分に
間隔をあけて該ソース電極及びドレイン電極と略平行に
配置された複数の棒状のゲート電極又は1つのドーナツ
状のゲート電極が積層された、電気信号によって電流値
を制御する能動素子であって、該ソース電極とドレイン
電極との間に流れる電流が略垂直方向に流れる能動素子
において、該能動素子の断面からみたゲート電極設置数
とチャネル幅との関係が、次の式 {チャネル幅(μm)−(チャネル幅方向から見たゲート電極幅(μm)×ゲ ート電極の設置数)}/ゲート電極の設置数>0.2μm (1) を満たすことを特徴とする請求項1又は2に記載の能動
素子である。
【0014】請求項2に記載された発明は、ソース電
極、半導体層及びドレイン電極が順次積層され、該半導
体層中の略中央部分に間隔をあけて該ソース電極及びド
レイン電極と略平行に配置された複数の棒状のゲート電
極又は1つのドーナツ状のゲート電極が積層された、電
気信号によって電流値を制御する能動素子であって、該
ソース電極とドレイン電極との間に流れる電流が略垂直
方向に流れる能動素子において、該半導体層がn型半導
で構成され、且つ、該複数のゲート電極近傍に電子がト
ンネル可能なp型半導体で構成される半導体薄膜が設け
られていることを特徴とする能動素子である。
【0015】請求項3に記載された発明は、請求項2に
記載された発明において、前記p形半導体で構成される
半導体薄膜が前記複数のゲート電極に平面的に接するよ
うに設けられていることを特徴とするものである。
【0016】請求項4に記載された発明は、請求項2に
記載された発明において、前記p形半導体で構成される
半導体薄膜が前記複数のゲート電極をそれぞれ被覆する
ように設けられていることを特徴とするものである。
【0017】請求項5に記載された発明は、ソース電
極、半導体層及びドレイン電極が順次積層され、該半導
体層中の略中央部分に間隔をあけて該ソース電極及びド
レイン電極と略平行に配置された複数の棒状のゲート電
極又は1つのドーナツ状のゲート電極が積層された、電
気信号によって電流値を制御する能動素子であって、該
ソース電極とドレイン電極との間に流れる電流が略垂直
方向に流れる能動素子において、該ソース電極とドレイ
ン電極との間にp型半導体層が設けられ、且つ、該複数
のゲート電極近傍に電子がトンネル可能なn型半導体で
構成される半導体薄膜が設けられていることを特徴とす
る能動素子である。
【0018】請求項6に記載された発明は、請求項5に
記載された発明において、前記n形半導体で構成される
半導体薄膜が前記複数のゲート電極に平面的に接するよ
うに設けられていることを特徴とするものである。
【0019】請求項7に記載された発明は、請求項5に
記載された発明において、前記n形半導体で構成される
半導体薄膜が前記複数のゲート電極をそれぞれ被覆する
ように設けられていることを特徴とするものである。
【0020】請求項8に記載された発明は、請求項1〜
7のいずれかに記載された発明において、前記半導体を
構成する材料が、ナフタレン、アントラセン、テトラ
セン、ペンタセン、ヘキサセン及びそれらの誘導体より
なる群から選択されるアセン分子材料、フタロシアニ
ン系化合物、アゾ系化合物及びペリレン系化合物よりな
る群から選ばれる顔料及びその誘導体、ヒドラゾン化
合物、トリフェニルメタン化合物、ジフェニルメタン化
合物、スチルベン化合物、アリールビニル化合物、ピラ
ゾリン化合物、トリフェニルアミン化合物及びトリアリ
ールアミン化合物よりなる群から選択される低分子化合
物及びその誘導体、或いは、ポリ−アルキルチオフェ
ン、ポリ−N−ビニルカルバゾール、ハロゲン化ポリ−
N−ビニルカルバゾール、ポリビニルピレン、ポリビニ
ルアントラセン、ピレンホルムアルデヒド樹脂及びエチ
ルカルバゾールホルムアルデヒド樹脂よりなる群から選
択される高分子化合物であることを特徴とするものであ
る。
【0021】請求項9に記載された発明は、請求項1〜
8のいずれかに記載された発明において、 前記ゲート
電極、ソース電極及びドレイン電極が、クロム(C
r)、Ta(タリウム)、チタン(Ti)、銅(C
u)、アルミニウム(Al)、モリブデン(Mo)、タ
ングステン(W)、ニッケル(Ni)、金(Au)、パ
ラジウム(Pd)、白金(Pt)、銀(Ag)、錫(S
n)、導電性ポリアニリン、導電性ポリピロール、導電
性ポリチアジル及び導電性ポリマよりなる群から選択さ
れる少なくとも1種の材料で構成されていることを特徴
とするものである。
【0022】請求項10に記載された発明は、前記ゲー
ト電極にゲート電気絶縁膜が形成されていることを特徴
とするものである。
【0023】請求項11に記載された発明は、請求項1
0に記載された発明において、ゲート電気絶縁膜が、二
酸化ケイ素、窒化ケイ素、チタン酸バリウムストロンチ
ウム、ジルコニウム酸チタン酸バリウム、ジルコニウム
酸チタン酸鉛、チタン酸鉛ランタン、チタン酸ストロン
チウム、チタン酸バリウム、フッ化バリウムマグネシウ
ム、チタン酸ビスマス、チタン酸ストロンチウムビスマ
ス、五酸化タンタル、タンタル酸ストロンチウムビスマ
ス、タンタル酸ニオブ酸ビスマス、二酸化チタン及び三
酸化イットリウムよりなる群から選択される少なくとも
1種の材料で構成されていることを特徴とするものであ
る。
【0024】請求項12に記載された発明は、請求項1
0に記載された発明において、前記ゲート電気絶縁膜
が、金属で構成されるゲート電極の表面の酸化により形
成された金属酸化膜からなることを特徴とするものであ
る。
【0025】請求項13に記載された発明は、請求項1
〜12のいずれかに記載された能動素子と、電流値によ
って発光強度が規定される発光素子と、を有することを
特徴とする表示素子である。
【0026】請求項14に記載された発明は、請求項1
3に記載された発明において、前記発光素子が、基板、
透明電極、有機EL材料層及び陰極を順次有することを
特徴とするものである。
【0027】請求項15に記載された発明は、請求項1
4に記載された発明において、前記能動素子におけるド
レイン電極及び発光素子における陰極が1層の電極で共
用されるように、該能動素子と発光素子とが直列的に積
層されていることを特徴とするものである。
【0028】請求項16に記載された発明は、請求項1
4に記載された発明において、前記電極が、リチウム
(Li)、マグネシウム(Mg)、カルシウム(C
a)、アルミニウム(Al)、スズ(Sn)、銀(A
g)、インジウム(In)、クロム(Cr)よりなる群
から選択される少なくとも1種の金属、又は、これらの
金属の合金、若しくは、これらの金属の化合物で構成さ
れていることを特徴とするものである。
【0029】請求項17に記載された発明は、請求項1
4に記載された発明において、前記能動素子におけるド
レイン電極及び発光素子における透明電極が共通する基
板上に設けられた1層の透明電極で共用されるように、
該能動素子と発光素子とが並列的に積層されていること
を特徴とするものである。
【0030】請求項18に記載された発明は、請求項1
3〜17のいずれかに記載された発明において、前記基
板が、ガラス、プラスチック、石英、アンドープ・シリ
コン(Si単結晶)及び高ドープ・シリコン(Si単結
晶)から選ばれる材料で構成されていることを特徴とす
るものである。
【0031】請求項19に記載された発明は、請求項1
3〜17のいずれかに記載された発明において、前記E
L材料が、ベンゾチアゾール系蛍光増白剤、ベンゾイ
ミダゾール系蛍光増白剤及びベンゾオキサゾール系の蛍
光増白剤から選ばれる少なくとも1種の蛍光増白剤、
金属キレート化オキシノイド化合物、スチリルベンゼン
系化合物、ジスチリルピラジン誘導体、ポリフェニル系
化合物、12−フタロペリノン、1,4−ジフェニル−
1,3−ブタジエン、1,1,4,4−テトラフェニル
−1,3−ブタジエン、ナフタルイミド誘導体、ペリレ
ン誘導体、オキサジアゾール誘導体、アルダジン誘導
体、ピラジリン誘導体、シクロペンタジエン誘導体、ピ
ロロピロール誘導体、スチリルアミン誘導体、クマリン
系化合物、芳香族ジメチリディン化合物及び8−キノリ
ノール誘導体から選ばれる少なくとも1種の金属錯体、
或いは、ポリフェニレンビニレン及びその誘導体並び
にポリフルオレン及びその誘導体から選ばれる少なくと
も1種の高分子材料であることを特徴とするものであ
る。
【0032】
【発明の実施の形態】図1は、本発明の一実施の形態を
示す能動素子の断面図である。図5は、本発明の他の一
実施の形態を示す能動素子の断面図である。図6は、本
発明の他の一実施の形態を示す能動素子の断面図であ
る。図7は、本発明の一実施の形態を示すゲート電極の
平面図である。図8は、本発明の一実施の形態を示す表
示素子の断面図である。図9は、本発明の他の一実施の
形態を示す表示素子の断面図である。図10は、本発明
の一実施の形態を示す能動素子の製造工程を示す説明図
である。
【0033】図1,5,6に示されているように、本発
明の能動素子10、20,30は、ソース電極1,1
1,21、半導体層2,12,22及びドレイン電極
3,13,23が順次積層され、該半導体層中の略中央
部分に間隔をあけて該ソース電極及びドレイン電極と略
平行に配置された複数の棒状のゲート電極4,14,2
4又は1つのドーナツ状のゲート電極104が積層され
た、電気信号によって電流値を制御する能動素子であっ
て、該ソース電極とドレイン電極との間に流れる電流が
略垂直方向に流れる能動素子である。本発明の能動素子
10、20,30は、その能動素子の断面からみたゲー
ト電極設置数とチャネル幅との関係が、次の式 {チャネル幅(μm)−(チャネル幅方向から見たゲート電極幅(μm)×ゲ ート電極の設置数)}/ゲート電極の設置数>0.2μm (1) を満たしている。前記棒状のゲート電極4,14,24
は、好ましくは、それらの断面が矩形であるが、本発明
の目的に反しないかぎり、それ以外の断面形状を有して
いてもかまわない。
【0034】本発明によれば、能動素子10、20,3
0の断面からみたゲート電極設置数とチャネル幅との関
係が、式(1)、即ち、{チャネル幅(μm)−(チャ
ネル幅方向から見たゲート電極幅(μm)×ゲート電極
の設置数)}/ゲート電極の設置数>0.2μmを満た
していると、図3に示されるように、S/D電流がS/
D電圧に対して飽和する飽和領域に入るような電気特性
を得ることが可能となり、そのために、発光強度を制御
して発光強度の均一性を向上できる能動素子及びそれを
有する表示素子を提供することができる。
【0035】そして、前記式(1)において、「チャネ
ル幅方向から見たゲート電極幅」とは、図1において示
されるように、断面矩形で全てのゲート電極幅が一定と
なっている場合には、ゲート電極の幅である。式(1)
の分子は、チャネル幅のうち、ゲート電極が形成されて
いない部位の長さの総和を示している。この長さをゲー
ト電極設置数で割ることによって、ゲート電極間距離の
平均的な長さが得られる。また、ゲート電極の幅が一定
でない場合には、別途、式(1)の分子にあたる量を算
出する必要がある。さらに、能動素子上面から見た時の
ゲート電極形状が、櫛形ではなく、例えば、図7のよう
なドーナツ形状となったものが1つだけ形成されている
場合には、素子断面においてゲート電極が2つ現れるの
で、本発明では、このような場合には、ゲート電極設置
数は2と定義する。本発明では、このゲート電極間距離
の平均的な長さが0.2μmを超えることを示してお
り、これによって、図3に示されるような電気特性を得
ることが可能となる。それ故、本発明によれば、発光強
度を制御して発光強度の均一性を向上できる能動素子及
びそれを有する表示素子を提供することができる。
【0036】図5、7に示されているように、本発明の
能動素子20は、ソース電極11、半導体層12及びド
レイン電極13が順次積層され、該半導体層中の略中央
部分に間隔をあけて該ソース電極及びドレイン電極と略
平行に配置された複数の棒状のゲート電極14又は1つ
のドーナツ状のゲート電極104が積層された、電気信
号によって電流値を制御する能動素子であって、該ソー
ス電極とドレイン電極との間に流れる電流が略垂直方向
に流れる能動素子である。本発明の能動素子20は、そ
の半導体層12がn型半導体で構成され、且つ、該複数
のゲート電極近傍に電子がトンネル可能なp型半導体で
構成される半導体膜15が設けられている。前記p形半
導体で構成される半導体薄膜15は、好ましくは、前記
複数のゲート電極14に平面的に接するように設けられ
るか、又は、前記複数のゲート電極14をそれぞれ被覆
するように設けられる。しかし、本発明においては、図
2(b)に示すようなp型半導体とn型半導体の接合を
必ずしも形成する必要はない。詳細な原因は不明である
が、一般に有機半導体の場合、一種類の半導体材料だけ
でスイッチング特性を得ることが可能である。
【0037】本発明によれば、p型半導体で構成される
半導体薄膜15には、ゲート電極14に印加された電位
が印加されているが、図2(a)に示すようにゲート電
極全面にp型半導体で構成される半導体薄膜が形成され
ているわけではないので、空乏層の広がりは図2(a)
に示すものと同様とはならず、チャネル幅中に空乏層が
存在していない領域が存在する。一方、ゲート電極14
とドレイン電極13との間には、pn接合からみた逆バ
イアスが印加されているので、S/D電圧の印加に伴
い、図2(c)のような空乏層の結合が発生し、この時
の電気特性は、図3における飽和領域の特性を示す。そ
れ故、本発明によれば、発光強度を制御して発光強度の
均一性を向上できる能動素子及びそれを有する表示素子
を提供することができる。
【0038】図6、7に示されているように、本発明の
能動素子30は、ソース電極21、半導体層22及びド
レイン電極23が順次積層され、該半導体層中の略中央
部分に間隔をあけて該ソース電極及びドレイン電極と略
平行に配置された複数の棒状のゲート電極24又は1つ
のドーナツ状のゲート電極104が積層された、電気信
号によって電流値を制御する能動素子30であって、該
ソース電極とドレイン電極との間に流れる電流が略垂直
方向に流れる能動素子である。本発明の能動素子30
は、その半導体層22がp型半導体で構成され、且つ、
該複数のゲート電極近傍に電子がトンネル可能なn型半
導体で構成される半導体膜25が設けられている。前記
n形半導体で構成される半導体薄膜25は、好ましく
は、前記複数のゲート電極24に平面的に接するように
設けられるか、又は、前記複数のゲート電極24をそれ
ぞれ被覆するように設けられる。しかし、本発明におい
ては、図2(b)に示すようなp型半導体とn型半導体
の接合を必ずしも形成する必要はない。詳細な原因は不
明であるが、一般に有機半導体の場合、一種類の半導体
材料だけでスイッチング特性を得ることが可能である。
【0039】本発明によれば、n型半導体で構成される
半導体薄膜25には、ゲート電極24に印加された電位
が印加されているが、図2(a)に示すようにゲート電
極全面にn型半導体で構成される半導体薄膜が形成され
ているわけではないので、空乏層の広がりは図2(a)
に示すものと同様とはならず、チャネル幅中に空乏層が
存在していない領域が存在する。一方、ゲート電極24
とドレイン電極23の間には、pn接合からみた逆バイ
アスが印加されているので、S/D電圧の印加に伴い、
図2(c)のような空乏層の結合が発生し、この時の電
気特性は、図3における飽和領域の特性を示す。それ
故、本発明によれば、発光強度を制御して発光強度の均
一性を向上できる能動素子及びそれを有する表示素子を
提供することができる。
【0040】本発明における半導体層2,12,22を
構成する材料は、好ましくは、ナフタレン、アントラ
セン、テトラセン、ペンタセン、ヘキサセン及びそれら
の誘導体よりなる群から選択されるアセン分子材料、
フタロシアニン系化合物、アゾ系化合物及びペリレン系
化合物よりなる群から選ばれる顔料及びその誘導体、
ヒドラゾン化合物、トリフェニルメタン化合物、ジフェ
ニルメタン化合物、スチルベン化合物、アリールビニル
化合物、ピラゾリン化合物、トリフェニルアミン化合物
及びトリアリールアミン化合物よりなる群から選択され
る低分子化合物及びその誘導体、或いは、ポリ−アルキ
ルチオフェン、ポリ−N−ビニルカルバゾール、ハロゲ
ン化ポリ−N−ビニルカルバゾール、ポリビニルピレ
ン、ポリビニルアントラセン、ピレンホルムアルデヒド
樹脂及びエチルカルバゾールホルムアルデヒド樹脂より
なる群から選択される高分子化合物である。また、フル
オレノン系、ジフェノキノン系、ベンゾキノン系、アン
トラキノン系、インデノン系化合物も使用可能である。
また、本発明における半導体薄膜5,15,25を構成
する材料は、好ましくは、前記〜から選ばれる有機
材料である。
【0041】このように、前記半導体を構成する材料が
有機材料であると、半導体層2,12,22及び半導体
薄膜5,15,25の成膜において蒸着、塗布といった
方法を採用することが可能となり、そのために、製造装
置コストの低減、及び、素子コストの低減に有効とな
る。
【0042】本発明におけるゲート電極4,14,2
4、ソース電極1,11,21及びドレイン電極3,1
3,23は、好ましくは、クロム(Cr)、Ta(タリ
ウム)、チタン(Ti)、銅(Cu)、アルミニウム
(Al)、モリブデン(Mo)、タングステン(W)、
ニッケル(Ni)、金(Au)、パラジウム(Pd)、
白金(Pt)、銀(Ag)、錫(Sn)、導電性ポリア
ニリン、導電性ポリピロール、導電性ポリチアジル及び
導電性ポリマよりなる群から選択される少なくとも1種
の材料で構成される。
【0043】本発明におけるゲート電極4,14,24
には、好ましくは、ゲート電気絶縁膜が形成されてい
る。このようなゲート電気絶縁膜は、好ましくは、二酸
化ケイ素、窒化ケイ素、チタン酸バリウムストロンチウ
ム、ジルコニウム酸チタン酸バリウム、ジルコニウム酸
チタン酸鉛、チタン酸鉛ランタン、チタン酸ストロンチ
ウム、チタン酸バリウム、フッ化バリウムマグネシウ
ム、チタン酸ビスマス、チタン酸ストロンチウムビスマ
ス、五酸化タンタル、タンタル酸ストロンチウムビスマ
ス、タンタル酸ニオブ酸ビスマス、二酸化チタン及び三
酸化イットリウムよりなる群から選択される少なくとも
1種の材料で構成されている。また、前記ゲート電気絶
縁膜は、さらに好ましくは、金属で構成されるゲート電
極の表面の酸化により形成された金属酸化膜である。こ
のような金属酸化膜は、好ましくは、Taの酸化膜であ
る。
【0044】このように、ゲート電極4,14,24に
ゲート電気絶縁膜が形成されていると、このゲート電極
と半導体層2,12,22との間にショットキー接合が
形成されるので、ゲートからの電流リークを防ぐことが
可能となり、そのために、ゲート電圧として高い電圧を
印加することが可能となる。それ故、図2(b)に示す
ようなゲート電圧の印加によって、S/D電流を遮断す
る素子においては、OFF時の電流を極力小さくするこ
とが可能となり、素子の消費電力を押さえることが可能
となる。また、ゲート電気絶縁膜が金属で構成されるゲ
ート電極の表面の酸化により形成された金属酸化膜であ
ると、容易に信頼性の高い絶縁膜を得ることが可能とな
る。このような金属酸化膜をTaの酸化によって形成す
ると、信頼性の高い電気絶縁となる。
【0045】本発明の表示素子は、能動素子と電流値に
よって発光強度が規定される発光素子とを有している。
前記発光素子は、基板、透明電極、有機EL材料層及び
陰極を順次有するものであるが、視界でよく知られてい
るものである。本発明の表示素子は、好ましくは、前記
能動素子におけるドレイン電極及び発光素子における陰
極が1層の電極で共用されるように、該能動素子と発光
素子とが直列的に積層されている。前記電極は、リチウ
ム(Li)、マグネシウム(Mg)、カルシウム(C
a)、アルミニウム(Al)、スズ(Sn)、銀(A
g)、インジウム(In)、クロム(Cr)よりなる群
から選択される少なくとも1種の金属、又は、これらの
金属の合金、若しくは、これら金属の化合物で構成され
ている。
【0046】本発明の表示素子は、例えば、図8に示さ
れる。図8において、40は、表示素子である。表示素
子40は、発光素子として、基板31、透明電極32、
有機EL材料層33及び電極(陰極)34を順次有し、
そして、能動素子として、電極(ソース電極)34、
(n型)半導体層35、ドレイン電極36を有してい
る。また、(n型)半導体層35中の略中央部分には、
間隔をあけて電極(ソース電極)34及びドレイン電極
36と略平行に配置された複数の棒状のゲート電極37
が積層され、ゲート電極37の全面にp型半導体で構成
される半導体薄膜が形成されている。
【0047】本発明によれば、前述したとおりの発光強
度を制御して発光強度の均一性を向上できる能動素子を
用いたので、発光輝度の高い表示素子を提供することが
可能となる。また、本発明によれば、発光強度を制御し
て発光強度の均一性を向上できる能動素子を用い、しか
も、能動素子と発光素子とを順次積層したので、開口率
(1画素中の発光面積率)をほぼ100%とすることが
可能となり、そのために、発光輝度のさらに高い表示素
子を提供することが可能となる。この際、ドレイン電極
を射率の良好な金属薄膜とすることによって、さらに発
光輝度の高いものとすることができる。
【0048】本発明の表示素子は、能動素子におけるド
レイン電極及び発光素子における透明電極が共通する基
板の上に設けられた1層の透明電極で共用されるよう
に、該能動素子と発光素子とが並列的に積層されたもの
である。このような表示素子は、図9に示される。図9
において、50は、表示素子である。表示素子50は、
発光素子として、基板41、透明電極42、有機EL材
料層43及び陰極44を順次有し、そして、能動素子と
して、透明電極(ソース電極)42、(n型)半導体層
45、ドレイン電極46を有している。また、(n型)
半導体層45中の略中央部分には、間隔をあけて透明電
極(ソース電極)42及びドレイン電極46と略平行に
配置された複数の棒状のゲート電極47が積層され、ゲ
ート電極47の全面にp型半導体で構成される半導体薄
膜が形成されている。
【0049】本発明によれば、前述したとおりの発光強
度を制御して発光強度の均一性を向上できる能動素子を
用いたので、発光輝度の高い表示素子を提供することが
可能となるが、能動素子と発光素子とが並列的に積層さ
れたものであるので、前述した能動素子と発光素子とを
順次積層したものと比べれば、開口率が小さくなり発光
輝度が低くなる。この際、ドレイン電極を射率の良好な
金属薄膜とすることによって、さらに発光輝度の高いも
のとすることができる。
【0050】本発明の表示素子における電極34は、リ
チウム(Li)、マグネシウム(Mg)、カルシウム
(Ca)、アルミニウム(Al)、スズ(Sn)、銀
(Ag)、インジウム(In)、クロム(Cr)よりな
る群から選択される少なくとも1種の金属、又は、これ
らの金属の合金、若しくは、これら金属の化合物で構成
されている。そして、透明電極32,42は、好ましく
は、ITOである。
【0051】本発明の表示素子における基板は、例え
ば、ガラス、プラスチック、石英及び表面に絶縁膜を形
成した高ドープ・シリコンから選ばれる材料で構成され
ている。
【0052】本発明の表示素子におけるEL材料層を構
成するEL材料は、ベンゾチアゾール系蛍光増白剤、
ベンゾイミダゾール系蛍光増白剤及びベンゾオキサゾー
ル系の蛍光増白剤から選ばれる少なくとも1種の蛍光増
白剤、金属キレート化オキシノイド化合物、スチリル
ベンゼン系化合物、ジスチリルピラジン誘導体、ポリフ
ェニル系化合物、12−フタロペリノン、1,4−ジフ
ェニル−1,3−ブタジエン、1,1,4,4−テトラ
フェニル−1,3−ブタジエン、ナフタルイミド誘導
体、ペリレン誘導体、オキサジアゾール誘導体、アルダ
ジン誘導体、ピラジリン誘導体、シクロペンタジエン誘
導体、ピロロピロール誘導体、スチリルアミン誘導体、
クマリン系化合物、芳香族ジメチリディン化合物及び8
−キノリノール誘導体から選ばれる少なくとも1種の金
属錯体、或いは、ポリフェニレンビニレン及びその誘
導体並びにポリフルオレン及びその誘導体から選ばれる
少なくとも1種の高分子材料である。
【0053】本発明の能動素子の製造例 本発明の能動素子は、図10に示されるように、 予め、透明基板52及び有機EL材料層53を順次成
膜した基板51を準備しておく工程、 前記有機EL材料層53の上に電極(ソース電極、陰
極)54を形成する工程、 前記電極54の上に(n型)半導体層55の一部を形
成する工程、 前記(n型)半導体層55の一部の上に(p型)半導
体膜58の一部を成膜する工程、 前記(p型)半導体膜58の一部の上にゲート電極5
7を形成する工程、 前記ゲート電極57の上にこれを覆いかぶせるように
(p型)半導体膜58の残り部分を形成する工程、 前記(p型)半導体膜58の上にこれを覆いかぶせる
ように(n型)半導体層55の残り部分を形成する工
程、及び、 前記(n型)半導体膜55の上にドレイン電極56を
形成する工程、順次経て製造される。
【0054】
【実施例】(実施例1)図9に示されるガラス基板、I
TOよりなる透明基板、PPV系材料よりなる有機EL
材料層、フッ化リチム(LiF)よりなる電極(陰極、
ソース電極)、銅フタロシアニンの末端水素をフッ素に
置換した材料よりなる(n型)半導体層、Auよりなる
ドレイン電極を順次有し、そして、前記(n型)半導体
層中の略中央部分に間隔をあけて前記電極(陰極、ソー
ス電極)及び前記ドレイン電極と略平行に配置された複
数の断面矩形の棒状のAlよりなるゲート電極が積層さ
れ、前記ゲート電極の全面にポリ−3−ヘキシルチオフ
ェンよりなるp型半導体で構成される半導体薄膜が形成
された発光素子を1画素とした場合に、これを200×
200画素有する表示素子を図10に示される製造工程
にしたがって製造した。そして、その際、チャネル幅を
50μmとし、チャネル幅方向から見たゲート電極幅を
1μmとして、ゲート電極数を7〜40個に変えて表示
素子を7セット製作した。
【0055】(実施例2)図9に示される能動素子を図
5に示す能動素子とした以外は実施例2と同様にして表
示素子を製作した。
【0056】(実施例3)図9に示される能動素子を図
6に示す能動素子とした以外は実施例2と同様にして表
示素子を製作した。
【0057】(比較例1)ゲート電極数を43(式
(1)における=0.17)にした以外は、実施例1と
同様にして表示素子を製作した。
【0058】このように製作された実施例1〜3及び比
較例1で製作した表示素子をゲート電圧設定値:0.5
V及びS/D電圧設定値:2.5Vに設定し、その表示
面の発光強度の均一性を目視により評価した。その評価
基準は、 ◎・・・・・全く均一に発光している。 ○・・・・・実用的に問題なく均一に発光している。 ×・・・・・やや発光ムラがある。 とした。評価結果は、次の表1に示される。
【0059】
【表1】
【0060】
【発明の効果】(1)請求項1,9に記載された発明に
よれば、能動素子の断面からみたゲート電極設置数とチ
ャネル幅との関係が、式(1)、即ち、{チャネル幅
(μm)−(チャネル幅方向から見たゲート電極幅(μ
m)×ゲート電極の設置数)}/ゲート電極の設置数>
0.2μmを満たしているので、図3に示されるよう
に、S/D電流がS/D電圧に対して飽和する飽和領域
に入るような電気特性を得ることが可能となり、そのた
めに、発光強度を制御して発光強度の均一性を向上でき
る能動素子及びそれを有する表示素子を提供することが
できる。
【0061】(2)請求項2〜4,9に記載された発明
によれば、半導体層がn型半導体で構成され、且つ、該
複数のゲート電極近傍に電子がトンネル可能なp型半導
体で構成されると共に、半導体膜が設けられているゲー
ト電極とドレイン電極の間には、pn接合からみた逆バ
イアスが印加されているので、S/D電圧の印加に伴
い、図2(c)のような空乏層の結合が発生し、この時
の電気特性は、図3における飽和領域の特性を示し、そ
のために、発光強度を制御して発光強度の均一性を向上
できることができる。
【0062】(3)請求項5〜7,9に記載された発明
によれば、半導体層がp型半導体で構成され、且つ、該
複数のゲート電極近傍に電子がトンネル可能なn型半導
体で構成されると共に、半導体膜が設けられているゲー
ト電極とドレイン電極の間には、pn接合からみた逆バ
イアスが印加されているので、S/D電圧の印加に伴
い、図2(c)のような空乏層の結合が発生し、この時
の電気特性は、図3における飽和領域の特性を示し、そ
のために、発光強度を制御して発光強度の均一性を向上
できることができる。
【0063】(4)請求項8に記載された発明によれ
ば、前記半導体を構成する材料が例示したような有機材
料であるので、半導体層及び半導体薄膜の成膜において
蒸着、塗布といった方法を採用することが可能となり、
そのために、製造装置コストの低減、及び、素子コスト
の低減に有効となる。
【0064】(5)請求項10〜13に記載された発明
によれば、ゲート電気絶縁膜に印加する電圧のゲート電
気絶縁膜内における均一化が図れる。また、ゲート電極
にゲート電気絶縁膜が形成されていると、ゲート電極と
半導体層との間にショットキー接合が形成されるので、
ゲートからの電流リークを防ぐことが可能となり、その
ために、ゲート電圧として高い電圧を印加することが可
能となる。それ故、図2(b)に示すようなゲート電圧
の印加によって、S/D電流を遮断する素子において
は、OFF時の電流を極力小さくすることが可能とな
り、素子の消費電力を押さえることが可能となる。ま
た、ゲート電気絶縁膜が金属で構成されるゲート電極の
表面の酸化により形成された金属酸化膜であると、容易
に信頼性の高い絶縁膜を得ることが可能となる。
【0065】(6)請求項14、18〜19に記載され
た発明によれば、発光強度を制御して発光強度の均一性
を向上できる表示素子を用いたので、発光強度を制御し
て発光強度の均一性を向上きる。
【0066】(7)請求項15〜16に記載された発明
によれば、発光強度を制御して発光強度の均一性を向上
できる能動素子を用い、しかも、能動素子と発光素子と
を順次積層したので、開口率(1画素中の発光面積率)
をほぼ100%とすることが可能となり、そのために、
発光輝度のいっそう高い表示素子を提供することが可能
となる。
【0067】(8)請求項17に記載された発明によれ
ば、発光強度を制御して発光強度の均一性を向上できる
能動素子を用いたので、発光輝度の高い表示素子を提供
することが可能となるが、能動素子と発光素子とが並列
的に積層されたものであるので、前述した能動素子と発
光素子とを順次積層したものと比べれば、開口率が小さ
くなり発光輝度が低くなる。
【図面の簡単な説明】
【図1】本発明の一実施の形態を示す能動素子の断面図
である。
【図2】本発明を完成させるに至った過程を説明する説
明図である。
【図3】S/D電流がS/D電圧に対して飽和する飽和
領域を示す。
【図4】S/D電流の飽和領域の必要性を説明するため
の説明図である。
【図5】本発明の他の一実施の形態を示す能動素子の断
面図である。
【図6】本発明の他の一実施の形態を示す能動素子の断
面図である。
【図7】本発明の他の一実施の形態を示すゲート電極の
平面図である。
【図8】本発明の一実施の形態を示す表示素子の断面図
である。
【図9】本発明の他の一実施の形態を示す表示素子の断
面図である。
【図10】本発明の一実施の形態を示す能動素子の製造
工程を示す説明図である。
【図11】 FET構造の能動素子のS/D電圧とS/
D電流の関係を表すグラフである。
【符号の説明】
1,11,21 ソース電極 2,12,22,35 (n型)(p型)半導体層 3,13,23,36 ドレイン電極 4,14,24,37 ゲート電極 5,15,25,38 (n型)(p型)半導体薄膜 10,20,30 能動素子 31,41 基板 32,42 透明電極 33,43 有機EL材料層 34 電極(ソース電極、陰極) 40,50 表示素子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 27/095 H01L 29/80 E 29/43 29/28 51/00 29/62 G (72)発明者 家地 洋之 東京都大田区中馬込1丁目3番6号 株式 会社リコー内 (72)発明者 田野 隆徳 東京都大田区中馬込1丁目3番6号 株式 会社リコー内 Fターム(参考) 4M104 AA10 BB02 BB04 BB06 BB07 BB08 BB09 BB14 BB16 BB17 BB36 CC01 CC05 EE03 EE16 EE17 GG09 5C094 AA03 AA10 AA21 BA03 BA43 CA19 DA15 EA04 EA07 FB02 FB12 5F102 FB01 FB05 GA19 GB04 GC08 GD04 GJ01 GT01 GT03

Claims (19)

    【特許請求の範囲】
  1. 【請求項1】 ソース電極、半導体層及びドレイン電極
    が順次積層され、該半導体層中の略中央部分に間隔をあ
    けて該ソース電極及びドレイン電極と略平行に配置され
    た複数の棒状のゲート電極又は1つのドーナツ状のゲー
    ト電極が積層された、電気信号によって電流値を制御す
    る能動素子であって、該ソース電極とドレイン電極との
    間に流れる電流が略垂直方向に流れる能動素子におい
    て、該能動素子の断面からみたゲート電極設置数とチャ
    ネル幅との関係が、次の式 {チャネル幅(μm)−(チャネル幅方向から見たゲート電極幅(μm)×ゲ ート電極の設置数)}/ゲート電極の設置数>0.2μm (1) を満たすことを特徴とする能動素子。
  2. 【請求項2】 ソース電極、半導体層及びドレイン電極
    が順次積層され、該半導体層中の略中央部分に間隔をあ
    けて該ソース電極及びドレイン電極と略平行に配置され
    た複数の棒状のゲート電極又は1つのドーナツ状のゲー
    ト電極が積層された、電気信号によって電流値を制御す
    る能動素子であって、該ソース電極とドレイン電極との
    間に流れる電流が略垂直方向に流れる能動素子におい
    て、該半導体層がn型半導で構成され、且つ、該複数の
    ゲート電極近傍に電子がトンネル可能なp型半導体で構
    成される半導体薄膜が設けられていることを特徴とする
    能動素子。
  3. 【請求項3】 前記p形半導体で構成される半導体薄膜
    が前記複数のゲート電極に平面的に接するように設けら
    れていることを特徴とする請求項2に記載の能動素子。
  4. 【請求項4】 前記p形半導体で構成される半導体薄膜
    が前記複数のゲート電極をそれぞれ被覆するように設け
    られていることを特徴とする請求項2に記載の能動素
    子。
  5. 【請求項5】 ソース電極、半導体層及びドレイン電極
    が順次積層され、該半導体層中の略中央部分に間隔をあ
    けて該ソース電極及びドレイン電極と略平行に配置され
    た複数の棒状のゲート電極又は1つのドーナツ状のゲー
    ト電極が積層された、電気信号によって電流値を制御す
    る能動素子であって、該ソース電極とドレイン電極との
    間に流れる電流が略垂直方向に流れる能動素子におい
    て、該ソース電極とドレイン電極との間にp型半導体層
    が設けられ、且つ、該複数のゲート電極近傍に電子がト
    ンネル可能なn型半導体で構成される半導体薄膜が設け
    られていることを特徴とする能動素子。
  6. 【請求項6】 前記n形半導体で構成される半導体薄膜
    が前記複数のゲート電極に平面的に接するように設けら
    れていることを特徴とする請求項5に記載の能動素子。
  7. 【請求項7】 前記n形半導体で構成される半導体薄膜
    が前記複数のゲート電極をそれぞれ被覆するように設け
    られていることを特徴とする請求項5に記載の能動素
    子。
  8. 【請求項8】 前記半導体を構成する材料が、ナフタ
    レン、アントラセン、テトラセン、ペンタセン、ヘキサ
    セン及びそれらの誘導体よりなる群から選択されるアセ
    ン分子材料、フタロシアニン系化合物、アゾ系化合物
    及びペリレン系化合物よりなる群から選ばれる顔料及び
    その誘導体、ヒドラゾン化合物、トリフェニルメタン
    化合物、ジフェニルメタン化合物、スチルベン化合物、
    アリールビニル化合物、ピラゾリン化合物、トリフェニ
    ルアミン化合物及びトリアリールアミン化合物よりなる
    群から選択される低分子化合物及びその誘導体、或い
    は、ポリ−アルキルチオフェン、ポリ−N−ビニルカ
    ルバゾール、ハロゲン化ポリ−N−ビニルカルバゾー
    ル、ポリビニルピレン、ポリビニルアントラセン、ピレ
    ンホルムアルデヒド樹脂及びエチルカルバゾールホルム
    アルデヒド樹脂よりなる群から選択される高分子化合物
    であることを特徴とする請求項1〜7のいずれかに記載
    の能動素子。
  9. 【請求項9】 前記ゲート電極、ソース電極及びドレイ
    ン電極が、クロム(Cr)、Ta(タリウム)、チタン
    (Ti)、銅(Cu)、アルミニウム(Al)、モリブ
    デン(Mo)、タングステン(W)、ニッケル(N
    i)、金(Au)、パラジウム(Pd)、白金(P
    t)、銀(Ag)、錫(Sn)、導電性ポリアニリン、
    導電性ポリピロール、導電性ポリチアジル及び導電性ポ
    リマよりなる群から選択される少なくとも1種の材料で
    構成されていることを特徴とする請求項1〜8のいずれ
    かに記載の能動素子。
  10. 【請求項10】 前記ゲート電極にゲート電気絶縁膜が
    形成されていることを特徴とする請求項1〜9のいずれ
    かに記載された能動素子。
  11. 【請求項11】 ゲート電気絶縁膜が、二酸化ケイ素、
    窒化ケイ素、チタン酸バリウムストロンチウム、ジルコ
    ニウム酸チタン酸バリウム、ジルコニウム酸チタン酸
    鉛、チタン酸鉛ランタン、チタン酸ストロンチウム、チ
    タン酸バリウム、フッ化バリウムマグネシウム、チタン
    酸ビスマス、チタン酸ストロンチウムビスマス、五酸化
    タンタル、タンタル酸ストロンチウムビスマス、タンタ
    ル酸ニオブ酸ビスマス、二酸化チタン及び三酸化イット
    リウムよりなる群から選択される少なくとも1種の材料
    で構成されていることを特徴とする請求項10に記載の
    能動素子。
  12. 【請求項12】 前記ゲート電気絶縁膜が、金属で構成
    されるゲート電極の表面の酸化により形成された金属酸
    化膜からなることを特徴とする請求項10に記載の能動
    素子。
  13. 【請求項13】 請求項1〜12のいずれかに記載され
    た能動素子と、電流値によって発光強度が規定される発
    光素子と、を有することを特徴とする表示素子。
  14. 【請求項14】 前記発光素子が、基板、透明電極、有
    機EL材料層及び陰極を順次有することを特徴とする請
    求項13に記載の表示素子。
  15. 【請求項15】 前記能動素子におけるドレイン電極及
    び発光素子における陰極が1層の電極で共用されるよう
    に、該能動素子と発光素子とが直列的に積層されている
    ことを特徴とする請求項14に記載の表示素子。
  16. 【請求項16】 前記電極が、リチウム(Li)、マグ
    ネシウム(Mg)、カルシウム(Ca)、アルミニウム
    (Al)、スズ(Sn)、銀(Ag)、インジウム(I
    n)、クロム(Cr)よりなる群から選択される少なく
    とも1種の金属、又は、これらの金属の合金、若しく
    は、これらの金属の化合物で構成されていることを特徴
    とする請求項15に記載の表示素子。
  17. 【請求項17】 前記能動素子におけるドレイン電極及
    び発光素子における透明電極が共通する基板上に設けら
    れた1層の透明電極で共用されるように、該能動素子と
    発光素子とが並列的に積層されていることを特徴とする
    請求項14に記載の表示素子。
  18. 【請求項18】 前記基板が、ガラス、プラスチック、
    石英、アンドープ・シリコン(Si単結晶)及び高ドー
    プ・シリコン(Si単結晶)から選ばれる材料で構成さ
    れていることを特徴とする請求項13〜17のいずれか
    に記載の表示素子。
  19. 【請求項19】 前記EL材料が、ベンゾチアゾール
    系蛍光増白剤、ベンゾイミダゾール系蛍光増白剤及びベ
    ンゾオキサゾール系の蛍光増白剤から選ばれる少なくと
    も1種の蛍光増白剤、金属キレート化オキシノイド化
    合物、スチリルベンゼン系化合物、ジスチリルピラジン
    誘導体、ポリフェニル系化合物、12−フタロペリノ
    ン、1,4−ジフェニル−1,3−ブタジエン、1,
    1,4,4−テトラフェニル−1,3−ブタジエン、ナ
    フタルイミド誘導体、ペリレン誘導体、オキサジアゾー
    ル誘導体、アルダジン誘導体、ピラジリン誘導体、シク
    ロペンタジエン誘導体、ピロロピロール誘導体、スチリ
    ルアミン誘導体、クマリン系化合物、芳香族ジメチリデ
    ィン化合物及び8−キノリノール誘導体から選ばれる少
    なくとも1種の金属錯体、或いは、ポリフェニレンビ
    ニレン及びその誘導体並びにポリフルオレン及びその誘
    導体から選ばれる少なくとも1種の高分子材料であるこ
    とを特徴とする請求項13〜18のいずれかに記載の表
    示素子。
JP2001290937A 2001-09-25 2001-09-25 能動素子及びそれを有する表示素子 Pending JP2003101031A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001290937A JP2003101031A (ja) 2001-09-25 2001-09-25 能動素子及びそれを有する表示素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001290937A JP2003101031A (ja) 2001-09-25 2001-09-25 能動素子及びそれを有する表示素子

Publications (1)

Publication Number Publication Date
JP2003101031A true JP2003101031A (ja) 2003-04-04

Family

ID=19113162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001290937A Pending JP2003101031A (ja) 2001-09-25 2001-09-25 能動素子及びそれを有する表示素子

Country Status (1)

Country Link
JP (1) JP2003101031A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136317A (ja) * 2003-10-31 2005-05-26 Idemitsu Kosan Co Ltd 有機薄膜トランジスタ
WO2005066920A1 (ja) * 2003-12-26 2005-07-21 Matsushita Electric Industrial Co., Ltd. 表示装置
JP2009135520A (ja) * 2009-02-23 2009-06-18 Panasonic Electric Works Co Ltd 有機半導体回路基板
CN102386330A (zh) * 2003-04-18 2012-03-21 株式会社半导体能源研究所 喹喔啉衍生物以及使用它的有机半导体元件、电致发光元件以及电子仪器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5979575A (ja) * 1982-10-29 1984-05-08 Tohoku Metal Ind Ltd 複合型静電誘導トランジスタ
JPH05335552A (ja) * 1992-06-01 1993-12-17 Toyo Electric Mfg Co Ltd チャネル構造を有する半導体素子
JPH06224213A (ja) * 1993-01-28 1994-08-12 Toyota Autom Loom Works Ltd 半導体装置の製造方法
JPH1093107A (ja) * 1996-09-18 1998-04-10 Semiconductor Res Found 半導体デバイス及びその製造方法
JP2000312009A (ja) * 1999-04-27 2000-11-07 Tokin Corp 半導体装置およびその製造方法
JP2001189466A (ja) * 1999-12-28 2001-07-10 Toshiba Corp スイッチング素子の製造方法、スイッチング素子及びスイッチング素子アレイ
JP2001230086A (ja) * 2000-02-16 2001-08-24 Idemitsu Kosan Co Ltd アクティブ駆動型有機el発光装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5979575A (ja) * 1982-10-29 1984-05-08 Tohoku Metal Ind Ltd 複合型静電誘導トランジスタ
JPH05335552A (ja) * 1992-06-01 1993-12-17 Toyo Electric Mfg Co Ltd チャネル構造を有する半導体素子
JPH06224213A (ja) * 1993-01-28 1994-08-12 Toyota Autom Loom Works Ltd 半導体装置の製造方法
JPH1093107A (ja) * 1996-09-18 1998-04-10 Semiconductor Res Found 半導体デバイス及びその製造方法
JP2000312009A (ja) * 1999-04-27 2000-11-07 Tokin Corp 半導体装置およびその製造方法
JP2001189466A (ja) * 1999-12-28 2001-07-10 Toshiba Corp スイッチング素子の製造方法、スイッチング素子及びスイッチング素子アレイ
JP2001230086A (ja) * 2000-02-16 2001-08-24 Idemitsu Kosan Co Ltd アクティブ駆動型有機el発光装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386330A (zh) * 2003-04-18 2012-03-21 株式会社半导体能源研究所 喹喔啉衍生物以及使用它的有机半导体元件、电致发光元件以及电子仪器
US8758905B2 (en) 2003-04-18 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Quinoxaline derivative, and organic semiconductor device, electric field light emitting device, and electronic device which have the same
JP2005136317A (ja) * 2003-10-31 2005-05-26 Idemitsu Kosan Co Ltd 有機薄膜トランジスタ
WO2005066920A1 (ja) * 2003-12-26 2005-07-21 Matsushita Electric Industrial Co., Ltd. 表示装置
US8188643B2 (en) 2003-12-26 2012-05-29 Panasonic Corporation Display apparatus
JP2009135520A (ja) * 2009-02-23 2009-06-18 Panasonic Electric Works Co Ltd 有機半導体回路基板

Similar Documents

Publication Publication Date Title
US7423292B2 (en) Semiconductor device, EL display device, liquid crystal display device, and calculating device
US7301168B2 (en) Organic light emitting diode display and manufacturing method with partition and emission regions to improve emission characteristics
US7232702B2 (en) Dual panel type organic electroluminescent device and method of fabricating the same
US7501658B2 (en) Electro-luminescence device including a thin film transistor and method of fabricating an electro-luminescence device
US8158989B2 (en) Organic light emitting diode display
KR100685831B1 (ko) 유기전계발광소자 및 그의 제조 방법
US20110220878A1 (en) Thin film transistor and method of manufacturing the same
KR100373940B1 (ko) 박막반도체장치
US9508749B2 (en) Display substrates and methods of manufacturing display substrates
JP2007519256A (ja) ドープされた部分を有する堆積チャネル領域を含むトランジスタ
JP2007189218A (ja) トランジスタとそのトランジスタの製造方法及びこれを適用する有機発光ディスプレイ
KR101318307B1 (ko) 유기 발광 표시 장치 및 그 제조방법
JP2003255857A (ja) 有機elディスプレイ
JPH09114398A (ja) 有機elディスプレイ
WO2017187720A1 (ja) 表示装置、および電子機器
US20230157089A1 (en) Display Apparatus
KR101261602B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
JPH06325869A (ja) 有機電界発光パネル
US7312568B2 (en) Organic electro luminescence device having TFT with protrusions
KR100390680B1 (ko) 액티브 매트릭스형 유기전계발광 소자 및 그의 제조방법
JP2003101031A (ja) 能動素子及びそれを有する表示素子
JP2003316292A (ja) 表示装置
JP2007109564A (ja) 発光素子及び表示装置
JP2003140570A (ja) エレクトロルミネッセンス表示装置
TWI255150B (en) Organic electroluminescent device and method of fabricating the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120904