JP2003100919A - Electronic device and its manufacturing method - Google Patents

Electronic device and its manufacturing method

Info

Publication number
JP2003100919A
JP2003100919A JP2002161816A JP2002161816A JP2003100919A JP 2003100919 A JP2003100919 A JP 2003100919A JP 2002161816 A JP2002161816 A JP 2002161816A JP 2002161816 A JP2002161816 A JP 2002161816A JP 2003100919 A JP2003100919 A JP 2003100919A
Authority
JP
Japan
Prior art keywords
electronic device
substrate
manufacturing
annular
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002161816A
Other languages
Japanese (ja)
Other versions
JP3519720B2 (en
Inventor
Hiroto Kobuchi
寛仁 菰渕
Minoru Kubo
実 久保
Masahiko Hashimoto
雅彦 橋本
Michio Okajima
道生 岡嶋
Shinichi Yamamoto
真一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002161816A priority Critical patent/JP3519720B2/en
Publication of JP2003100919A publication Critical patent/JP2003100919A/en
Application granted granted Critical
Publication of JP3519720B2 publication Critical patent/JP3519720B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Pressure Sensors (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electronic device, and its manufacturing method, in which a cap body for sustaining vacuum is provided for each cell utilizing an existing fabrication process of electronic device. SOLUTION: An Al film 151 is formed on a wafer 150 for cap and then patterned to form an annular film 144. A tubular part 142 surrounding a recess becoming a vacuum dome is formed by performing etching using the annular film 144 as a mask. Subsequently, a cut 152 is made in the substrate part 141 of the wafer 150 for cap and the wafer 150 for cap is mounted on a main wafer 100 on which an infrared area sensor is formed. Finally, the annular film 144 of the wafer 150 for cap is bonded to the annular film 118 of the main wafer 100 by compression thus forming an annular bonded part 15.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、センサやトランジ
スタなどを減圧雰囲気又は不活性ガス雰囲気内に封入し
て構成される電子デバイスに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic device constructed by enclosing a sensor, a transistor and the like in a reduced pressure atmosphere or an inert gas atmosphere.

【0002】[0002]

【従来の技術】従来より、赤外線センサや真空トランジ
スタなど、真空雰囲気(又は減圧雰囲気)中で高い性能
を発揮する電子デバイスは、一般的に、ハーメチックシ
ールやセラミックなどの容器内に封入されて用いられて
いる。このような真空パッケージされた電子デバイスに
は、単独のセンサが配置されたいわゆるディスクリート
型デバイスと、多数のセンサやトランジスタがアレイ状
に配置された集積型デバイスとがある。
2. Description of the Related Art Conventionally, an electronic device such as an infrared sensor or a vacuum transistor that exhibits high performance in a vacuum atmosphere (or a reduced pressure atmosphere) is generally used by being enclosed in a container such as a hermetic seal or a ceramic. Has been. Such vacuum-packaged electronic devices include a so-called discrete device in which a single sensor is arranged and an integrated device in which a large number of sensors and transistors are arranged in an array.

【0003】一方、センサや放出素子などをアレイ状に
配置したものを、セラミック等の特別の容器を利用する
のではなく、半導体デバイスの製造プロセスを利用した
実装方法により真空雰囲気中に封入して、小型化,高集
積化された電子デバイスを得るための提案もなされてい
る。例えば、国際公開WO95/17014号公報に
は、第1のウェハに赤外線等の検出器又は放射素子のセ
ルアレイを形成した後、第1のウェハ上に第2のウェハ
を所定の間隔で配置して、両ウェハ間を真空状態に保持
しつつ、セルアレイの周囲をはんだを用いて接合するこ
とにより、セルアレイが配置されている領域を真空雰囲
気中に封入する方法が開示されている。
On the other hand, an array of sensors and emitting elements is sealed in a vacuum atmosphere by a mounting method using a semiconductor device manufacturing process, rather than using a special container such as ceramics. Proposals have also been made to obtain electronic devices that are compact and highly integrated. For example, in International Publication WO95 / 17014, a cell array of detectors or radiation elements for infrared rays or the like is formed on a first wafer, and then a second wafer is arranged on the first wafer at a predetermined interval. , A method is disclosed in which the area where the cell array is arranged is sealed in a vacuum atmosphere by bonding the periphery of the cell array with solder while maintaining a vacuum state between both wafers.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記公
報の技術においては、以下のような不具合があった。
However, the technique of the above publication has the following problems.

【0005】第1に、多数の赤外線検出器などの素子を
アレイ状に配置すると、セルアレイ周囲の接合部全体を
完全に平坦にすることが困難なため、おのずと熱圧着に
要する押圧力が過大になり、接合中のウェハの破損や残
留応力による真空状態の悪化,デバイス動作の不良など
を引き起こすおそれがある。
First, when a large number of elements such as infrared detectors are arranged in an array, it is difficult to completely flatten the entire joint portion around the cell array, so that the pressing force required for thermocompression bonding naturally becomes excessive. Therefore, there is a possibility that the wafer may be damaged during the bonding, the vacuum state may be deteriorated due to the residual stress, or the device may not operate properly.

【0006】第2に、多数の赤外線検出器などの素子を
真空状態に保持するための接合部の一部に接合不良が生
じた場合には、セルアレイ全体の真空状態が破壊される
ので、デバイス全体が不良になり、不良率が高くなる。
Secondly, if a bonding failure occurs in a part of the bonding portion for holding a large number of elements such as infrared detectors in a vacuum state, the vacuum state of the entire cell array is broken, so the device The whole becomes defective and the defective rate becomes high.

【0007】第3に、はんだを用いた接合では、はんだ
ペーストに含まれている有機材料の脱ガス化により、セ
ルアレイが配置されている内部空間における真空度があ
る程度以上には高くならないことから、例えば赤外線セ
ンサなどの感度の向上が望めないおそれがあった。
Thirdly, in soldering, since the organic material contained in the solder paste is degassed, the degree of vacuum in the internal space in which the cell array is arranged does not rise above a certain level. For example, there is a possibility that improvement in sensitivity of the infrared sensor or the like cannot be expected.

【0008】本発明の第1の目的は、赤外線等の検出器
や電子放出素子が配置された領域単位で減圧雰囲気又は
不活性ガス雰囲気中に封入する手段を講ずることによ
り、小型化,集積化に適した電子デバイス,その製造方
法などを提供することにある。
A first object of the present invention is to reduce the size and integration by providing means for enclosing in a decompressed atmosphere or an inert gas atmosphere in units of regions where detectors for infrared rays and electron-emitting devices are arranged. To provide an electronic device suitable for, a manufacturing method thereof, and the like.

【0009】本発明の第2の目的は、セルアレイが配置
されている内部空間における真空度を高める手段を講ず
ることにより、赤外線センサなどの電子デバイスの機能
の向上を図ることにある。
A second object of the present invention is to improve the function of an electronic device such as an infrared sensor by providing means for increasing the degree of vacuum in the internal space where the cell array is arranged.

【0010】[0010]

【課題を解決するための手段】本発明の電子デバイス
は、少なくとも1つの素子が配置されたセル領域を有す
る本体基板と、上記本体基板上に載置されたキャップ体
と、上記複数のセル領域のうち少なくとも1つの上記セ
ル領域の上記素子が配置された部位に設けられ、上記本
体基板と上記キャップ体とに囲まれて減圧雰囲気又は不
活性ガス雰囲気に維持された空洞部と、上記本体基板と
上記キャップ体との間に設けられ、上記空洞部を外部空
間から遮断するための環状接合部とを備えている。
An electronic device according to the present invention includes a body substrate having a cell region in which at least one element is arranged, a cap body mounted on the body substrate, and the plurality of cell regions. A cavity provided in at least one of the cell regions where the device is arranged, surrounded by the body substrate and the cap body and maintained in a reduced pressure atmosphere or an inert gas atmosphere, and the body substrate. And an annular joint portion that is provided between the cap body and the cap body and that shields the hollow portion from the external space.

【0011】これにより、減圧雰囲気や不活性ガス雰囲
気など、外部空間から遮断された雰囲気を必要とする素
子,例えば赤外線センサ,電子放出素子などを個別に空
洞部に配置することができるので、ディスクリート型電
子デバイスや、多数の素子を配置した集積型電子デバイ
スの双方に適した構造が得られる。
As a result, it is possible to individually dispose elements, such as an infrared ray sensor and an electron emitting element, which require an atmosphere shielded from the external space, such as a reduced pressure atmosphere or an inert gas atmosphere, in the cavity. It is possible to obtain a structure suitable for both a portable electronic device and an integrated electronic device in which many elements are arranged.

【0012】上記本体基板の上に形成され、上記素子を
囲む第1の環状膜と、上記キャップ体の上に形成された
第2の環状膜とをさらに備え、上記環状接合部は、上記
第1及び第2の環状膜との間に形成されていることによ
り、第1,第2の環状膜を構成する材料を選択して強固
な環状接合部を設けることが可能になる。
Further, there is further provided a first annular film formed on the main body substrate and surrounding the element, and a second annular film formed on the cap body, wherein the annular joint portion is the first annular film. Since it is formed between the first and second annular films, it is possible to select the material forming the first and second annular films and provide a strong annular joint portion.

【0013】上記第1,第2の環状膜の材料は、In,
Cu,Al,Au,Ag,Ti,W,Co,Ta,Al
−Cu合金,酸化膜のうち少なくともいずれか1つから
選ばれる材料であることが好ましい。
The materials for the first and second annular films are In,
Cu, Al, Au, Ag, Ti, W, Co, Ta, Al
A material selected from at least one of a Cu alloy and an oxide film is preferable.

【0014】上記第1,第2の環状膜の材料は、互いに
同一の材料であることが好ましい。
The materials of the first and second annular films are preferably the same as each other.

【0015】上記本体基板は半導体によって構成されて
おり、上記本体基板上の上記素子と外部回路とは、上記
本体基板内に上記第1の環状膜を横断して形成された不
純物拡散層を介して互いに電気的に接続されていること
により、上記素子と外部回路との電気的接続の信頼性の
向上を図ることができる。
The main body substrate is made of a semiconductor, and the element and the external circuit on the main body substrate are provided with an impurity diffusion layer formed across the first annular film in the main body substrate. The electrical connection between the elements and the external circuit can be improved by electrically connecting them to each other.

【0016】上記キャップ体には、上記空洞部を形成す
る凹部と、該凹部を囲む筒部とが設けられており、上記
本体基板には、上記筒部に係合する係合部が設けられて
いることにより、本体基板とキャップ体との位置関係が
安定した,接合の信頼性の高い電子デバイスが得られ
る。
The cap body is provided with a concave portion forming the hollow portion and a tubular portion surrounding the concave portion, and the main body substrate is provided with an engaging portion that engages with the tubular portion. By doing so, it is possible to obtain an electronic device in which the positional relationship between the main body substrate and the cap body is stable and which has a highly reliable joint.

【0017】上記電子デバイスは、赤外線センサ,圧力
センサ,加速度センサ及び真空トランジスタのうちいず
れか1つから選ばれた素子であることが好ましい。
The electronic device is preferably an element selected from any one of an infrared sensor, a pressure sensor, an acceleration sensor and a vacuum transistor.

【0018】上記電子デバイスが赤外線センサである場
合には、上記本体基板に設けられた素子は、熱電変換素
子である。
When the electronic device is an infrared sensor, the element provided on the main body substrate is a thermoelectric conversion element.

【0019】その場合には、上記キャップ体が、Si基
板と、該Si基板の上に設けられた1.1eVよりも小
さいバンドギャップを有する半導体層とを有することに
より、可視光に近い光による背景信号の重畳を回避する
ことができるため、赤外線検出のためのダイナミックレ
ンジを大きく確保することが可能となり、その結果、動
物や人の検出に適した電子デバイスが得られる。
In this case, since the cap body has a Si substrate and a semiconductor layer provided on the Si substrate and having a bandgap smaller than 1.1 eV, the cap body can emit light close to visible light. Since it is possible to avoid the superposition of background signals, it is possible to secure a large dynamic range for infrared detection, and as a result, an electronic device suitable for detection of animals and people can be obtained.

【0020】その場合、上記キャップ体の最上層は、フ
レネルレンズとなる回折パターンが形成されたSi層に
より構成されていることにより、赤外線センサの熱電変
換素子に赤外線を集光させることができ、赤外線の検出
効率の向上を図ることができる。
In this case, since the uppermost layer of the cap body is composed of the Si layer on which the diffraction pattern serving as the Fresnel lens is formed, infrared rays can be focused on the thermoelectric conversion element of the infrared sensor, It is possible to improve the infrared detection efficiency.

【0021】上記電子デバイスが、熱電変換素子と、上
記熱電変換素子を支持するための支持部材と、上記支持
部材の下方に形成された第2の空洞部とを有する赤外線
検出用センサであることが好ましい。
The electronic device is an infrared detection sensor having a thermoelectric conversion element, a support member for supporting the thermoelectric conversion element, and a second cavity formed below the support member. Is preferred.

【0022】その場合には、上記第2の空洞部内は、上
記支持部材から延びる柱又は壁が設けられていないこと
により、赤外線の検知感度のいっそうの向上と、検知精
度の向上とを図ることができる。
In this case, since no pillar or wall extending from the supporting member is provided inside the second hollow portion, it is possible to further improve the infrared detection sensitivity and the detection accuracy. You can

【0023】また、上記第2の空洞部は、上記空洞部に
連通されていることにより、赤外線の検知感度の向上
と、検知精度の向上とを図ることができる。
Further, since the second hollow portion is communicated with the hollow portion, it is possible to improve the infrared detection sensitivity and the detection accuracy.

【0024】上記環状接合部は、上記複数のセル領域を
囲むように複数個設けられていることにより、集積型の
電子デバイスが得られる。
An integrated electronic device can be obtained by providing a plurality of the annular joints so as to surround the plurality of cell regions.

【0025】本発明の第1の電子デバイスの製造方法
は、少なくとも1つの素子が配置された複数のセル領域
を有する本体基板と、キャップ用基板を準備して、上記
本体基板及び上記キャップ用基板のうち少なくともいず
れか一方に、上記複数のセル領域のうち少なくとも1つ
のセル領域を囲む複数の凹部を形成しておくステップ
(a)と、上記本体基板と上記キャップ用基板との間に
押圧力を加えることにより、上記本体基板と上記キャッ
プ用基板との間に、上記複数の凹部のうち少なくとも一
部の凹部が外部空間から遮断された空洞部として残るよ
うに、環状接合部を形成するステップ(b)とを含んで
いる。
In the first method for manufacturing an electronic device of the present invention, a body substrate having a plurality of cell regions in which at least one element is arranged and a cap substrate are prepared, and the body substrate and the cap substrate are prepared. A step (a) of forming a plurality of recesses surrounding at least one cell region of the plurality of cell regions in at least one of the plurality of cell regions; and a pressing force between the main body substrate and the cap substrate. A step of forming an annular joint between the main body substrate and the cap substrate so that at least some of the plurality of recesses remain as cavities blocked from the external space. (B) is included.

【0026】この方法により、Siプロセスなど既存の
電子デバイスの製造プロセスを利用したディスクリート
型,集積型いずれの電子デバイスの製造も可能になる。
しかも、各セル領域個別にキャップ体を搭載して空洞を
形成するので、一部のセル領域に接合不良が生じても、
他のセル領域は実使用可能となるので、ディスクリート
型,集積型のいずれにおいても歩留まりの向上を図るこ
とができる。
By this method, it is possible to manufacture both discrete type and integrated type electronic devices utilizing the existing manufacturing process of electronic devices such as Si process.
Moreover, since the cap body is mounted on each cell region individually to form the cavity, even if a bonding failure occurs in a part of the cell region,
Since other cell regions can be actually used, the yield can be improved in both the discrete type and the integrated type.

【0027】上記ステップ(a)では、上記本体基板,
キャップ用基板にそれぞれ上記凹部を囲む複数の第1,
第2の環状膜を形成しておいて、上記ステップ(b)で
は、上記第1,第2の環状膜同士の間に上記環状接合部
を形成することにより、第1,第2の環状膜の材料の選
択によってより強固な環状接合部を形成することが可能
になる。
In the step (a), the main body substrate,
The cap substrate has a plurality of first and second surroundings surrounding the recess.
The second annular film is formed, and in the step (b), the first and second annular films are formed by forming the annular joint between the first and second annular films. It is possible to form a stronger annular joint by selecting the material.

【0028】上記ステップ(b)は、水素結合又は金属
結合を利用した接合、あるいは常温接合により行なわれ
ることにより、空洞部をより確実に外部空間から遮断す
ることができる。
The step (b) is performed by bonding using hydrogen bonding or metal bonding, or room temperature bonding, so that the cavity can be more reliably shielded from the external space.

【0029】上記ステップ(a)は、第1,第2の環状
膜の材料として、In,Cu,Al,Au,Ag,T
i,W,Co,Ta,Al−Cu合金,酸化膜のうち少
なくともいずれか1つから選ばれる材料を用いて行なわ
れることが好ましい。
In step (a), In, Cu, Al, Au, Ag and T are used as materials for the first and second annular films.
It is preferable to use a material selected from at least one of i, W, Co, Ta, an Al-Cu alloy, and an oxide film.

【0030】上記第1,第2の環状膜の材料として、互
いに同一の材料を用いることが好ましい。
It is preferable to use the same materials as the materials for the first and second annular films.

【0031】上記ステップ(b)は、上記本体基板及び
上記キャップ基板を450℃以上に加熱せずに行なわれ
ることにより、Al配線にダメージを与えることなく接
合を行なうことが可能になる。
Since the step (b) is performed without heating the main body substrate and the cap substrate to 450 ° C. or higher, the bonding can be performed without damaging the Al wiring.

【0032】上記ステップ(a)では、上記キャップ用
基板に、上記キャップ用基板を複数の領域に区画するス
リットを形成しておくことにより、押圧力を印加して第
1,第2の環状膜同士を接合する際に、ウェハに反りが
あった場合においても、局部的に大きな応力が印加する
ことによる接合不良の発生を抑制することができる。
In the step (a), the cap substrate is formed with slits for partitioning the cap substrate into a plurality of regions, so that pressing force is applied to the first and second annular films. Even when the wafers are warped when they are bonded to each other, it is possible to suppress the occurrence of a bonding failure due to locally applying a large stress.

【0033】上記ステップ(a)では、上記キャップ用
基板に上記各第2の環状膜に囲まれる凹部と、該凹部を
囲む複数の筒部とを形成することにより、キャップ用基
板だけに凹部を形成すればよいので、本体基板の製造工
程の困難化を回避することができる。
In the step (a), the concave portion surrounded by each of the second annular films and the plurality of cylindrical portions surrounding the concave portion are formed in the cap substrate, so that the concave portion is formed only in the cap substrate. Since it may be formed, it is possible to avoid making the manufacturing process of the main body substrate difficult.

【0034】上記ステップ(a)では、上記キャップ用
基板の筒部に係合する係合部を有する本体基板を準備す
ることにより、第1,第2の環状膜同士の位置合わせ精
度が向上し、接合の信頼性の高い電子デバイスが得られ
ることになる。
In the step (a), by preparing a main body substrate having an engaging portion that engages with the tubular portion of the cap substrate, the alignment accuracy of the first and second annular films is improved. Therefore, it is possible to obtain an electronic device with high reliability of bonding.

【0035】上記ステップ(b)は、減圧雰囲気中、又
は不活性ガス雰囲気中で行なわれることが好ましい。
The step (b) is preferably performed in a reduced pressure atmosphere or an inert gas atmosphere.

【0036】上記ステップ(b)が10-4Paよりも高
圧の減圧雰囲気中で行なわれることにより、高真空状態
を保持するための困難性を回避することができるので、
実用的かつ量産に適した接合を行なうことができる。
Since the step (b) is carried out in a reduced pressure atmosphere having a pressure higher than 10 -4 Pa, it is possible to avoid the difficulty of maintaining a high vacuum state.
Practical and suitable for mass production can be performed.

【0037】上記ステップ(c)の後に、上記本体基板
を各セル領域ごとに分割するステップをさらに含むこと
により、ディスクリート型電子デバイスが得られる。
After the step (c), a discrete electronic device can be obtained by further including a step of dividing the main body substrate into cell regions.

【0038】本発明の第2の電子デバイスの製造方法
は、少なくとも1つの素子が配置された複数のセル領域
を有する本体基板と、キャップ用基板とを準備して、上
記本体基板と上記キャップ用基板との少なくとも一方に
上記複数のセル領域を囲む凹部を形成しておくステップ
(a)と、上記本体基板と上記キャップ用基板との間に
押圧力を加え、水素結合又は金属結合を利用した接合、
あるいは常温接合により環状接合部を形成するステップ
(b)とを含み、上記ステップ(b)では、上記複数の
セル領域に上記凹部の少なくとも一部が外部空間と遮断
された空洞部として残るように、上記環状接合部を形成
する。
In a second method for manufacturing an electronic device of the present invention, a main body substrate having a plurality of cell regions in which at least one element is arranged and a cap substrate are prepared, and the main body substrate and the cap Step (a) of forming recesses surrounding at least one of the cell regions on at least one of the substrate and pressing force between the main substrate and the cap substrate to utilize hydrogen bonding or metal bonding. Joining,
Alternatively, the method includes a step (b) of forming an annular joint by room temperature bonding, wherein in the step (b), at least a part of the recess remains in the plurality of cell regions as a cavity that is shielded from an external space. Forming the annular joint.

【0039】この方法により、はんだ接合を利用した場
合に比べて、空洞部内の雰囲気を所望の雰囲気に保持す
る機能が向上する。例えば、高い真空雰囲気が好ましい
赤外線センサなどの電子デバイスでは、空洞部を高い真
空雰囲気に保持することができる。
By this method, the function of maintaining the atmosphere in the cavity at a desired atmosphere is improved as compared with the case of utilizing solder joining. For example, in an electronic device such as an infrared sensor in which a high vacuum atmosphere is preferable, the cavity can be kept in a high vacuum atmosphere.

【0040】上記ステップ(a)では、上記本体基板に
は複数のセル領域を囲む第1の環状膜を形成し、上記キ
ャップ用基板には上記第1の環状膜とほぼ同じパターン
を有する第2の環状膜を形成することにより、第1,第
2の環状部を構成する材料を選択して強固な接合を実現
することができる。
In the step (a), a first annular film surrounding a plurality of cell regions is formed on the main body substrate, and a second annular film having a pattern substantially the same as the first annular film is formed on the cap substrate. By forming the annular film of, the materials forming the first and second annular portions can be selected to realize strong bonding.

【0041】上記ステップ(a)は、第1,第2の環状
膜の材料として、In,Cu,Al,Au,Ag,T
i,W,Co,Ta,Al−Cu合金,酸化膜のうち少
なくともいずれか1つから選ばれる材料を用いて行なわ
れることが好ましい。
In step (a), In, Cu, Al, Au, Ag and T are used as materials for the first and second annular films.
It is preferable to use a material selected from at least one of i, W, Co, Ta, an Al-Cu alloy, and an oxide film.

【0042】その場合、上記第1,第2の環状膜の材料
として、互いに同一の材料を用いることがより好まし
い。
In this case, it is more preferable to use the same material as the material for the first and second annular films.

【0043】上記ステップ(b)は、上記本体基板及び
上記キャップ基板を450℃以上に加熱せずに行なわれ
ることが好ましい。
The step (b) is preferably performed without heating the main body substrate and the cap substrate to 450 ° C. or higher.

【0044】上記ステップ(a)は、上記第1,第2の
環状膜により、1つの電子デバイスに配置されるすべて
のセル領域を囲むように行なわれることができる。
The step (a) can be performed so as to surround all the cell regions arranged in one electronic device by the first and second annular films.

【0045】[0045]

【発明の実施の形態】(電子デバイスの基本構造)図1
(a)〜(d)は、本発明の電子デバイスの基本構造例
を概略的に示す断面図である。なお、図1(a)〜
(d)に示される電子デバイスのセル領域11に配置さ
れる素子の具体的な構造については、後に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS (Basic Structure of Electronic Device) FIG.
(A)-(d) is sectional drawing which shows roughly the basic structural example of the electronic device of this invention. Note that FIG.
The specific structure of the element arranged in the cell region 11 of the electronic device shown in (d) will be described later.

【0046】セル領域11の少なくとも素子が配置され
ている領域は、キャップ体によって減圧雰囲気に保持さ
れている。セル領域に設けられる素子としては、赤外線
センサ,圧力センサ,加速度センサ,流速センサ,真空
トランジスタなどがある。
At least the region of the cell region 11 in which the elements are arranged is kept in a reduced pressure atmosphere by the cap body. Examples of elements provided in the cell area include an infrared sensor, a pressure sensor, an acceleration sensor, a flow velocity sensor, and a vacuum transistor.

【0047】赤外線センサには、ボロメータ,焦電型セ
ンサ,サーモパイルなどの熱形と、PbS,InSb,
HgCdTeなどを用いた量子形とに大別される。ボロ
メータには、ポリシリコン,Ti,TiON,VOx
どの抵抗変化を利用したものがある。サーモパイルに
は、PN接合部に生じるゼーペック効果を利用したも
の、さらにはPNダイオードなどの順方向電流の過渡特
性を利用したものがある。焦電型赤外線センサには、P
ZT,BST,ZnO,PbTiO3 などの材料の誘電
率変化を利用したものがある。量子型赤外線センサは、
電子励起によって流れる電流を検出するものである。こ
れらの赤外線センサは、おしなべてキャップ体中で真空
雰囲気又は不活性ガス雰囲気中に封入すると特性が向上
する特性を有している。
The infrared sensor includes a thermal type such as a bolometer, a pyroelectric sensor, a thermopile, PbS, InSb,
It is roughly classified into a quantum form using HgCdTe or the like. Some bolometers utilize resistance changes of polysilicon, Ti, TiON, VO x, and the like. Some thermopiles utilize the Seepec effect generated at the PN junction, and further utilize the transient characteristics of forward current such as a PN diode. For the pyroelectric infrared sensor, P
There is one that utilizes the change in the dielectric constant of materials such as ZT, BST, ZnO, and PbTiO 3 . The quantum infrared sensor is
The current flowing through electronic excitation is detected. These infrared sensors generally have a characteristic that the characteristics are improved when they are sealed in a vacuum atmosphere or an inert gas atmosphere in the cap body.

【0048】圧力センサ,加速度センサには、空気の粘
性抵抗を減少させると感度が向上するので、キャップ体
中で真空雰囲気又は不活性ガス雰囲気に封入すると特性
が向上することが知られている。
Since the sensitivity of the pressure sensor and the acceleration sensor is improved by reducing the viscous resistance of air, it is known that the characteristics are improved by enclosing the cap sensor in a vacuum atmosphere or an inert gas atmosphere.

【0049】また、この種のセンサの1つのセル領域に
配置される素子の数は単体でも複数でもよい。さらに、
セル領域には、必要に応じて、スイッチング素子(トラ
ンジスタ)も、上記真空度を高めると特性が向上する素
子と共に設けられていてもよい。
The number of elements arranged in one cell region of this type of sensor may be single or plural. further,
If necessary, a switching element (transistor) may also be provided in the cell region together with an element whose characteristics are improved by increasing the degree of vacuum.

【0050】−第1の基本構造例− 図1(a)に示すように、第1の基本構造例の電子デバ
イスは、Siウェハから形成された本体基板10と、本
体基板10の所望の領域を減圧雰囲気に封着するため
の,Siウェハから形成されたキャップ体20Aとを備
えている。本体基板10には、赤外線センサなどの単体
の素子と、素子に信号を供給するための回路などとが配
置されたセル領域11が設けられている。一方、キャッ
プ体20Aは、シリコンからなる基板部21と、減圧雰
囲気に保持される空洞部23となる凹部を囲む筒部22
とを備えている。つまり、後述する各種接合方法を利用
して、減圧雰囲気中で本体基板10のセル領域の一部と
キャップ体20Aの筒部22とを互いに結合させて、減
圧雰囲気に保持される空洞部23を封止するための環状
接合部15を形成する。これにより、セル領域11内の
素子が所望の機能を発揮することができるように構成さ
れている。
—First Basic Structure Example— As shown in FIG. 1A, the electronic device of the first basic structure example includes a main body substrate 10 formed from a Si wafer and a desired region of the main body substrate 10. And a cap body 20A formed from a Si wafer for sealing in a reduced pressure atmosphere. The main body substrate 10 is provided with a cell region 11 in which a single element such as an infrared sensor and a circuit for supplying a signal to the element are arranged. On the other hand, the cap body 20A has a tubular portion 22 surrounding a substrate portion 21 made of silicon and a concave portion that is a cavity portion 23 held in a reduced pressure atmosphere.
It has and. That is, by using various bonding methods described later, a part of the cell region of the main body substrate 10 and the cylindrical portion 22 of the cap body 20A are coupled to each other in a reduced pressure atmosphere to form the cavity portion 23 held in the reduced pressure atmosphere. An annular joint 15 for sealing is formed. As a result, the elements in the cell region 11 are configured to exhibit their desired functions.

【0051】ここで、凹部の構造としては、平坦な基板
の一部をある深さまでエッチングにより除去することに
より形成された空間と、平坦な基板上に閉ループ状の壁
である筒部が存在することにより筒部によって囲まれる
空間とがある。図1(a)には、筒部22によって囲ま
れる空間である凹部のみが開示されているが、本発明に
おいて、空洞部を形成する前に本体基板又はキャップ用
基板あるいはその双方に形成される凹部の構造は、図1
(a)に示される形態に限定されるものではない。以下
の各基本構造例や、各実施形態においても同様である。
Here, as the structure of the concave portion, there is a space formed by removing a part of the flat substrate by etching to a certain depth, and a cylindrical portion which is a closed loop wall on the flat substrate. Therefore, there is a space surrounded by the tubular portion. Although FIG. 1 (a) discloses only a concave portion which is a space surrounded by the cylindrical portion 22, in the present invention, it is formed on the main body substrate or the cap substrate or both before forming the hollow portion. The structure of the recess is shown in FIG.
It is not limited to the form shown in (a). The same applies to each basic structure example and each embodiment described below.

【0052】また、凹部を囲む筒部の形成方法として
は、平坦な基板の閉ループ状の領域を残して他の領域を
ある深さまで除去することにより、凹部を囲む筒部を形
成する方法と、平坦な基板上に閉ループ状の壁を積み上
げることにより凹部を囲む筒部を形成する方法とがあ
り、いずれを用いてもよいものとする。
As a method of forming the cylindrical portion surrounding the concave portion, a method of forming a cylindrical portion surrounding the concave portion by leaving a closed loop region of the flat substrate and removing the other region to a certain depth, There is a method of forming a cylindrical portion surrounding a concave portion by stacking closed loop walls on a flat substrate, and either method may be used.

【0053】−第2の基本構造例− 図1(b)に示すように、第2の基本構造例の電子デバ
イスにおけるキャップ体20Bは、基板部21と、減圧
雰囲気に保持される空洞部23となる凹部を囲む筒部2
2とに加えて、厚み3μm程度のGeからなるGeフィ
ルタ部24を備えている。第2の基本構造例における本
体基板10の構造は第1の基本構造例における本体基板
10と同じである。この場合、基板部21が波長約0.
8μm以上の光(赤外線)を容易に透過するのに対し
て、Geフィルタ部24は、波長約1.4μm以上の光
(赤外線)のみを透過し、波長約1.4μm以下の可視
光に近い波長領域の光を遮蔽する。
-Second Basic Structure Example- As shown in FIG. 1B, the cap body 20B in the electronic device of the second basic structure example has a substrate portion 21 and a cavity portion 23 held in a reduced pressure atmosphere. 2 that encloses the recess that becomes
In addition to 2, the Ge filter portion 24 made of Ge having a thickness of about 3 μm is provided. The structure of the main body substrate 10 in the second basic structure example is the same as that of the main body substrate 10 in the first basic structure example. In this case, the substrate portion 21 has a wavelength of about 0.
While the light (infrared ray) having a wavelength of 8 μm or more is easily transmitted, the Ge filter portion 24 transmits only the light (infrared ray) having a wavelength of approximately 1.4 μm or more, and is close to visible light having a wavelength of approximately 1.4 μm or less. Blocks light in the wavelength range.

【0054】したがって、第2の基本構造例は、セル領
域11に赤外線センサを内蔵するデバイスに適用するこ
とにより、可視光に近い光が入射することによる電子回
路中のトランジスタの電流量変化などに起因する誤検知
を防止することができる。特に、赤外線センサは、夜間
における人体や動物などの検出に用いられるが、車や照
明などの可視光に近い光は、電子回路のトランジスタの
活性領域のキャリアを励起して、背景信号の重畳による
赤外線成分の検出マージンの減少を招くおそれがあるか
らである。
Therefore, the second basic structure example is applied to a device in which an infrared sensor is built in the cell region 11, so that a change in the current amount of a transistor in an electronic circuit due to the incidence of light close to visible light can be considered. It is possible to prevent erroneous detection due to it. In particular, infrared sensors are used to detect human bodies, animals, etc. at night, but light close to visible light such as cars and lighting excites carriers in the active regions of transistors in electronic circuits, resulting in superposition of background signals. This is because the detection margin of the infrared component may be reduced.

【0055】また、シリコンウェハの上にGe層をエピ
タキシャル成長させるには、シリコンウェハの上にSi
1-x Gex 層をGe成分比xが0から1まで変化するよ
うにエピタキシャル成長させた後、Ge層を所定の厚み
だけエピタキシャル成長させればよい。
In order to epitaxially grow a Ge layer on a silicon wafer, Si can be grown on the silicon wafer.
The 1-x Ge x layer may be epitaxially grown so that the Ge component ratio x changes from 0 to 1, and then the Ge layer may be epitaxially grown to a predetermined thickness.

【0056】なお、Ge層の上にSi1-x Gex 層をG
e成分比xが1から0まで変化するようにエピタキシャ
ル成長させた後、Si層を所定の厚みだけエピタキシャ
ル成長させてもよい。Ge層を露出させた状態でその後
の工程を進めると、製造装置がGeで汚染されるおそれ
があること、表面層がSi層によって構成されていると
次のフレネルレンズ形成のための加工に電子デバイスの
製造プロセスをそのまま利用することができることなど
の点で、Ge層を最表面に露出させておかないことが好
ましい。
A Si 1-x Ge x layer is formed on the Ge layer by G
After the epitaxial growth is performed so that the e component ratio x changes from 1 to 0, the Si layer may be epitaxially grown to a predetermined thickness. If the subsequent steps are carried out with the Ge layer exposed, the manufacturing apparatus may be contaminated with Ge. If the surface layer is composed of a Si layer, it may be necessary to perform electronic processing for the next Fresnel lens formation. It is preferable that the Ge layer is not exposed on the outermost surface in that the device manufacturing process can be used as it is.

【0057】また、フィルタとして機能する層がGe以
外の元素を含む材料によって構成されていてもよい。特
に、Siのバンドギャップ1.1eVよりも小さいバン
ドギャップを有する材料は、0.8μmよりも長波長領
域の光(主として近赤外線)を吸収するので、セル内に
配置されるトランジスタなどの不純物拡散層のキャリア
を励起させることによって生じる不具合を回避すること
ができる。
The layer functioning as a filter may be made of a material containing an element other than Ge. In particular, a material having a bandgap smaller than the bandgap of 1.1 eV of Si absorbs light in a wavelength range longer than 0.8 μm (mainly near infrared rays), and thus diffuses impurities such as transistors arranged in the cell. It is possible to avoid problems caused by exciting carriers in the layer.

【0058】−第3の基本構造例− 図1(c)に示すように、第3の基本構造例の電子デバ
イスにおけるキャップ体20Cは、基板部21と、減圧
雰囲気に保持される空洞部23となる凹部を囲む筒部2
2とに加えて、Geフィルタ部24と、凸レンズ機能を
有するフレネルレンズとなる格子パターン27がその表
面に刻み込まれたSi層25とを備えている。第3の基
本構造例における本体基板10の構造は第1の基本構造
例における本体基板10と同じである。第3の基本構造
例では、第2の基本構造例と同様の理由で、赤外線セン
サを内蔵するデバイスに適しており、特に、表面の格子
パターンの凸レンズ機能によって光を抵抗体の存在位置
に効果的に集中させることができるので、小型化,高性
能化に適した電子デバイスが得られる。
-Third Basic Structure Example- As shown in FIG. 1C, the cap body 20C in the electronic device of the third basic structure example has a substrate portion 21 and a cavity portion 23 held in a reduced pressure atmosphere. 2 that encloses the recess that becomes
In addition to 2, the Ge filter section 24 and the Si layer 25 having a grating pattern 27, which becomes a Fresnel lens having a convex lens function, is engraved on the surface thereof. The structure of the main body substrate 10 in the third basic structure example is the same as that of the main body substrate 10 in the first basic structure example. The third basic structure example is suitable for a device incorporating an infrared sensor for the same reason as the second basic structure example, and in particular, the convex lens function of the lattice pattern on the surface makes light effective at the existing position of the resistor. Therefore, it is possible to obtain an electronic device suitable for miniaturization and high performance.

【0059】大気には、電磁波の波長域3μm〜5μm
と8μm〜10μmとに「大気の窓」と呼ばれる赤外線
の透過率の高い部分があり、その帯域は赤外線が通過し
てくるが、その大気の窓以外の部分では赤外線が擾乱ノ
イズによって検出困難な領域となる。そして、人体や動
物の体から放射される赤外線の波長領域は3μm〜10
μmであるので、Geフィルタ層24を設けることによ
り、可視光に近い領域0.8μm〜1.4μmの範囲の
光による誤検知を回避しつつ、赤外線センサの目的とす
る人や動物の検知を精度よく行なうことができる。
In the atmosphere, the wavelength range of electromagnetic waves is 3 μm to 5 μm.
And 8 μm to 10 μm, there is a portion with high infrared transmittance called “atmosphere window”, and infrared rays pass through that band, but it is difficult to detect infrared rays due to disturbance noise in portions other than the atmospheric window. It becomes an area. The wavelength range of infrared rays emitted from the human body or animal body is 3 μm to 10 μm.
Since it is μm, by providing the Ge filter layer 24, while avoiding erroneous detection due to light in the range of 0.8 μm to 1.4 μm close to visible light, the detection of the person or animal targeted by the infrared sensor can be performed. It can be done accurately.

【0060】なお、Geフィルタ層に代えて、SiGe
フィルタ層(組成Si1-x Gex )を設けてもよい。そ
の場合、Geの成分比xによって遮断できる赤外線の周
波数帯域が、0.8μm〜1.4μmの範囲で変動す
る。そのために、SiGeフィルタ層を設けることによ
り、目的に応じて遮断周波数域を調整できるという利点
がある。
In place of the Ge filter layer, SiGe
A filter layer (composition Si 1-x Ge x ) may be provided. In that case, the frequency band of infrared rays that can be blocked by the Ge component ratio x varies in the range of 0.8 μm to 1.4 μm. Therefore, by providing the SiGe filter layer, there is an advantage that the cutoff frequency range can be adjusted according to the purpose.

【0061】−第4の基本構造例− 図1(d)に示すように、第4の基本構造例の電子デバ
イスは、Siからなる本体基板10と、本体基板10の
所望の領域を減圧雰囲気中に封着するためのSiからな
るキャップ体20Dとを備えている。本体基板10に
は、赤外線センサなどの1つの素子と、素子に信号を供
給するための回路などとが配置された多数のセル領域1
1が設けられている。一方、キャップ体20Dは、基板
部21と、減圧雰囲気に保持される空洞部23となる凹
部を囲む多数の筒部22とを備えている。つまり、後述
する各種接合方法を利用して、減圧雰囲気中で本体基板
10の各セル領域11の一部とキャップ体20Dの各筒
部22とを互いに結合させて閉ループ状の環状接合部1
5を形成することにより、各空洞部23を減圧雰囲気に
保持して各セル領域11の素子が所望の機能を発揮する
ことができるように構成されている。
-Fourth Basic Structure Example- As shown in FIG. 1D, in the electronic device of the fourth basic structure example, a main body substrate 10 made of Si and a desired region of the main body substrate 10 are decompressed in an atmosphere. A cap body 20D made of Si for sealing the inside is provided. On the main body substrate 10, a large number of cell regions 1 in which one element such as an infrared sensor and a circuit for supplying a signal to the element are arranged.
1 is provided. On the other hand, the cap body 20D includes a substrate portion 21 and a large number of tubular portions 22 that surround a concave portion that serves as a hollow portion 23 that is held in a reduced pressure atmosphere. That is, by using various bonding methods described later, a part of each cell region 11 of the main body substrate 10 and each cylindrical portion 22 of the cap body 20D are coupled to each other in a depressurized atmosphere to form a closed loop annular bonding portion 1.
5 is formed so that each cavity 23 can be maintained in a reduced pressure atmosphere and the element in each cell region 11 can exhibit a desired function.

【0062】なお、基板部21には、基板部21を各セ
ル領域ごとに区画するための切り込みが入っており、接
合時又は接合後に切り込み部で各セル領域ごとに分割さ
れる。ただし、切り込み部で分割されていなくてもよ
い。その場合にも、各キャップ体の接合厚さやウェハの
変形などによって、セルごとに押圧力(圧着力)に微妙
な差が生じようとしても、切り込み部で弾性変形するこ
とにより、各セルにおける接合の押圧力をできるだけ均
一化しうるように構成されている。
The substrate portion 21 has a notch for partitioning the substrate portion 21 into cell regions, and each cell region is divided at the notch during or after joining. However, it may not be divided at the cut portion. Even in that case, even if there is a slight difference in pressing force (compression force) between cells due to the bonding thickness of each cap body or the deformation of the wafer, the elastic deformation at the notch causes the bonding in each cell. The pressing force of is made as uniform as possible.

【0063】また、図1(d)においては、キャップ体
20Dは基板部21のみを有しているが、Geキャップ
部を備えていてもよいし、さらに、表面にフレネルレン
ズなどのレンズ機能を備えていてもよい。
Further, in FIG. 1 (d), the cap body 20D has only the substrate portion 21, but it may have a Ge cap portion, and further has a lens function such as a Fresnel lens on the surface. You may have it.

【0064】図1(a)〜(d)においては、本体基板
とキャップ体との接合をSi同士の接合によって実現し
た状態を示している。しかし、一般的には、Si同士の
接合よりも金属同士の接合を利用した方が、製造プロセ
スが容易である。そこで、以下、接合部の構造の例につ
いて説明する。
FIGS. 1A to 1D show a state in which the main body substrate and the cap body are bonded to each other by bonding Si to each other. However, in general, the manufacturing process is easier using the joining of metals than the joining of Si. Therefore, an example of the structure of the joint will be described below.

【0065】(接合部の構造例)図2(a)〜(d)
は、本発明の電子デバイスの真空保持のための接合部の
構造例を概略的に示す断面図である。
(Structural example of the joint) FIGS. 2 (a) to 2 (d)
FIG. 3 is a cross-sectional view schematically showing a structural example of a bonding portion for holding a vacuum of the electronic device of the present invention.

【0066】ここで、本発明において利用する水素結合
を利用した接合、金属結合を利用した接合、及び常温接
合に意味について説明する。
The meanings of the hydrogen bond bonding, the metal bond bonding, and the room temperature bonding used in the present invention will be described below.

【0067】水素結合とは、常圧から10-4Pa程度の
低真空状態までの範囲で行なわれ、水素結合には、非加
熱の場合と加熱する場合とがある。金属結合は、100
0Pa程度に加圧して行なう場合もあれば、10-8より
も低圧の超真空状態までの範囲で行なう場合もあり、さ
らに、高温に加熱する場合と非加熱の場合とがある。常
温接合とは、非加熱で原子レベルで被接合部材同士を直
接接合させる方法であって、10-4Pa程度の比較的低
真空状態から10-8Paよりも低圧の超真空状態までの
範囲で行なわれる。常温接合により、金属同士や、セラ
ミック同士やシリコン同士など金属以外の材料からなる
被接合部材同士を接合させることができる。また、常温
接合には、原子レベル直接接合(10-6〜10-9Paの
範囲で行なわれる)や金属結合を利用した接合もある。
The hydrogen bonding is carried out in the range from atmospheric pressure to a low vacuum state of about 10 −4 Pa. The hydrogen bonding may be unheated or heated. Metal bond is 100
There are cases where the pressure is applied to about 0 Pa, cases where the pressure is lower than 10 −8 to an ultra-vacuum state, and there are cases where the sample is heated to a high temperature and cases where it is not heated. Room temperature bonding is a method of directly bonding members to be bonded at an atomic level without heating, and ranges from a relatively low vacuum state of about 10 -4 Pa to an ultra-vacuum state of a pressure lower than 10 -8 Pa. Done in. By the room temperature bonding, it is possible to bond the members to be joined made of a material other than metal such as metals, ceramics or silicon. Further, room temperature bonding includes atomic level direct bonding (performed in the range of 10 −6 to 10 −9 Pa) and bonding using metal bonding.

【0068】−第1の接合部の構造例− 図2(a)に示すように、第1の接合部の構造例では、
本体基板10の上に接合用材料である金属(例えばアル
ミニウム(Al))からなる環状膜12が設けられてお
り、キャップ体20の筒部22の先端に接合用材料であ
る金属(例えばAl)などからなる環状膜26が設けら
れている。そして、減圧雰囲気中で各環状膜12,26
同士を水素結合などにより結合させて環状接合部15を
形成することにより、セル領域11上の空洞部23を減
圧雰囲気に封止する。
-Structural Example of First Bonding Section- As shown in FIG. 2A, in the structural example of the first bonding section,
An annular film 12 made of a metal (for example, aluminum (Al)) as a bonding material is provided on the main body substrate 10, and a metal (for example, Al) as a bonding material is provided at the tip of the tubular portion 22 of the cap body 20. An annular film 26 made of, for example, is provided. Then, in the depressurized atmosphere, each annular film 12, 26
The cavity 23 on the cell region 11 is sealed in a reduced-pressure atmosphere by forming a ring-shaped joint 15 by bonding the two by hydrogen bonding or the like.

【0069】また、第1の接合部の構造例及び後述する
第2〜第4の接合部の構造例において、接合用材料であ
る金属としては、Alの他に、In,Cu,Au,A
g,Ti,W,Co,Ta,Al−Cu合金などの金属
又は合金があり、これらの金属同士の間、金属と合金と
の間又は合金同士の間の金属結合を利用することができ
る。さらに、接合用材料として、金属以外の材料を用い
ることも可能である。例えば、シリコン酸化膜同士の間
や、シリコン酸化膜とSiとの間,あるいはSi同士の
間の水素結合を利用することが可能である。
In addition, in the structural example of the first joint portion and the structural examples of the second to fourth joint portions to be described later, the metal as the joining material is In, Cu, Au, A in addition to Al.
There are metals or alloys, such as g, Ti, W, Co, Ta, Al-Cu alloys, and metal bonds between these metals, between metals and alloys, or between alloys can be utilized. Further, it is possible to use a material other than metal as the bonding material. For example, it is possible to utilize hydrogen bonds between silicon oxide films, between silicon oxide films and Si, or between Si.

【0070】これらの金属結合又は水素結合を利用した
接合、あるいは常温接合を行なう場合、低温かつ低真空
雰囲気下での接合が容易である点で、本発明に適してい
るといえる。
It can be said that the present invention is suitable for the present invention in the case of performing the bonding utilizing the metal bond or the hydrogen bond, or the room temperature bonding, because the bonding is easy at a low temperature and a low vacuum atmosphere.

【0071】なお、第1の接合部の構造例及び後述する
第2〜第4の接合部の構造例において、Si同士の間の
水素結合を利用する場合には、各環状膜12,26を設
ける必要はない。
In the structural examples of the first joint portion and the structural examples of the second to fourth joint portions which will be described later, when utilizing hydrogen bonds between Si, the respective annular films 12 and 26 are formed. There is no need to provide it.

【0072】−第2の接合部の構造例− 図2(b)に示すように、第2の接合部の構造例では、
本体基板10の上に、絶縁膜からなる環状突起部14が
設けられており、セル領域11の環状突起部14内側の
領域上に環状膜12が設けられている。一方、キャップ
体20の筒部22の先端に環状膜26が設けられてい
る。そして、減圧雰囲気中で、筒部22を環状突起部1
4に嵌入した状態で、各環状膜12,26同士を結合さ
せて環状接合部15を形成することにより、セル領域1
1上の空洞部23を減圧雰囲気に封止する。つまり、環
状突起部14は、筒部22と係合する係合部として機能
する。ただし、本体基板10に筒部22の外側面と係合
する内側面を有する凹部が係合部として設けられている
が、筒部22の内側面と本体基板の係合部の外側面とを
係合させてもよい。
-Structural Example of Second Bonded Section- As shown in FIG. 2B, in the structural example of the second bonded section,
An annular protrusion 14 made of an insulating film is provided on the main body substrate 10, and an annular film 12 is provided on a region inside the annular protrusion 14 of the cell region 11. On the other hand, an annular film 26 is provided at the tip of the tubular portion 22 of the cap body 20. Then, in the depressurized atmosphere, the tubular portion 22 is moved to
4, the annular membranes 12 and 26 are joined to each other to form the annular joint portion 15, so that the cell region 1 is formed.
The cavity 23 above 1 is sealed in a reduced pressure atmosphere. That is, the annular protrusion 14 functions as an engaging portion that engages with the tubular portion 22. However, although the main body substrate 10 is provided with a recess having an inner side surface that engages with the outer side surface of the tubular portion 22 as an engaging portion, the inner side surface of the tubular portion 22 and the outer side surface of the engaging portion of the main body substrate are It may be engaged.

【0073】この接合部の構造例によると、キャップ体
20を本体基板10上に確実に固定することができるの
で、この接合部の構造例は、複数のセル領域11を有す
る電子デバイスに特に適した構造である。
According to this structural example of the joint portion, the cap body 20 can be reliably fixed on the main body substrate 10. Therefore, the structural example of the joint portion is particularly suitable for an electronic device having a plurality of cell regions 11. It has a different structure.

【0074】−第3の接合部の構造例− 図2(c)に示すように、第3の接合部の構造例では、
本体基板10の上に、内側面がテーパ面である絶縁体か
らなる環状突起部14が設けられており、セル領域11
の環状突起部14内側の領域上に環状膜12が設けられ
ている。一方、キャップ体20の筒部22の外側面も環
状突起部14の内側面のテーパ面とほぼ同じ傾斜を持っ
たテーパ面となっており、筒部22の先端に環状膜26
が設けられている。そして、減圧雰囲気中で、環状突起
部14の内側面と筒部22の外側面とをはめ合わせた状
態で、各環状膜12,26同士を結合させて環状接合部
15を形成することにより、セル領域11上の空洞部2
3を減圧雰囲気に封止する。この場合にも、環状突起部
14は、筒部22と係合する係合部として機能する。た
だし、本体基板10に筒部22の外側面と係合する内側
面を有する凹部を係合部として設けてもよい。また、筒
部22の内側面と本体基板の係合部の外側面とを係合さ
せてもよい。
-Structural Example of Third Bonding Section- As shown in FIG. 2C, in the structural example of the third bonding section,
On the main body substrate 10, an annular protrusion 14 made of an insulator whose inner surface is a tapered surface is provided.
The annular film 12 is provided on a region inside the annular protrusion 14 of. On the other hand, the outer surface of the cylindrical portion 22 of the cap body 20 is also a tapered surface having substantially the same inclination as the tapered surface of the inner surface of the annular protruding portion 14, and the annular film 26 is provided at the tip of the cylindrical portion 22.
Is provided. Then, in a depressurized atmosphere, the annular joints 15 are formed by joining the annular membranes 12 and 26 in a state where the inner surface of the annular projection 14 and the outer surface of the tubular portion 22 are fitted together. Cavity 2 on the cell region 11
3 is sealed in a reduced pressure atmosphere. Also in this case, the annular protrusion 14 functions as an engaging portion that engages with the tubular portion 22. However, a recess having an inner side surface that engages with the outer side surface of the tubular portion 22 may be provided in the main body substrate 10 as an engaging portion. Further, the inner surface of the tubular portion 22 may be engaged with the outer surface of the engaging portion of the main body substrate.

【0075】この接合部の構造例によると、キャップ体
20を本体基板10上に位置合わせすることが容易であ
り、この接合部の構造例は、複数のセル領域11を有す
る電子デバイスに特に適した構造である。
According to the structural example of this joint, it is easy to align the cap body 20 on the main body substrate 10, and this structural example of the joint is particularly suitable for an electronic device having a plurality of cell regions 11. It has a different structure.

【0076】−第4の接合部の構造例− 図2(d)に示すように、第4の接合部の構造例では、
本体基板10の上に、内側面が段付き面である絶縁体か
らなる環状突起部14が設けられており、セル領域11
の環状突起部14よりも内側の領域上に環状膜12が設
けられている。一方、キャップ体20の筒部22の外側
面は環状突起部14の内側面の段付き面と係合する段付
き面となっており、筒部22の先端に環状膜26が設け
られている。そして、減圧雰囲気中で、環状突起部14
の内側面と筒部22の外側面とをはめ合わせた状態で、
各環状膜12,26同士を結合させて環状接合部15を
形成することにより、セル領域11上の空洞部23を減
圧雰囲気に封止する。
-Structural Example of Fourth Bonded Section- As shown in FIG. 2D, in the structural example of the fourth bonded section,
An annular protrusion 14 made of an insulating material having a stepped surface on the inner surface is provided on the main body substrate 10, and the cell region 11 is provided.
The annular film 12 is provided on a region inside the annular protruding portion 14. On the other hand, the outer surface of the cylindrical portion 22 of the cap body 20 is a stepped surface that engages with the stepped surface of the inner side surface of the annular protrusion 14, and the annular film 26 is provided at the tip of the cylindrical portion 22. . Then, in the reduced pressure atmosphere, the annular protrusion 14
With the inner surface of and the outer surface of the tubular portion 22 fitted,
By forming the annular joint 15 by joining the annular films 12 and 26 to each other, the cavity 23 on the cell region 11 is sealed in a reduced pressure atmosphere.

【0077】この場合にも、環状突起部14は、筒部2
2と係合する係合部として機能する。ただし、筒部22
に段付きの外側面を設け、本体基板10にこれと係合す
る段付きの内側面を有する凹部を係合部として設けても
よい。また、筒部22に段付きの内側面を設け、本体基
板に段付きの外側面を有する係合部を設けてもよい。
In this case as well, the annular projection 14 has the cylindrical portion 2
It functions as an engaging portion that engages with 2. However, the tubular portion 22
Alternatively, a stepped outer surface may be provided on the main body substrate 10, and a recess having a stepped inner surface that engages with the main body substrate 10 may be provided as an engaging portion. Further, the cylindrical portion 22 may be provided with a stepped inner surface, and the main body substrate may be provided with an engaging portion having a stepped outer surface.

【0078】この接合部の構造例によると、キャップ体
20を本体基板10上に位置合わせすることが容易であ
り、この接合部の構造例は、複数のセル領域11を有す
る電子デバイスに特に適した構造である。
According to this structural example of the joint, it is easy to align the cap body 20 on the main body substrate 10, and this structural example of the joint is particularly suitable for an electronic device having a plurality of cell regions 11. It has a different structure.

【0079】(電気的接続構造)図3(a),(b)
は、それぞれ順に、本発明の電子デバイスに適した電気
的接続構造の例を示す平面図及び断面図である。ただ
し、図3(a)は、キャップ体を除いた状態での電子デ
バイスの平面構造を示している。
(Electrical Connection Structure) FIGS. 3A and 3B
FIG. 4A is a plan view and a cross-sectional view showing, in order, an example of an electrical connection structure suitable for the electronic device of the present invention. However, FIG. 3A shows a planar structure of the electronic device without the cap body.

【0080】図3(a),(b)に示すように、本体基
板10とキャップ体20とは、環状膜12,26同士の
接合によって互いに機械的に接続されて、両者間には真
空状態に保持された空洞部23が形成されている。ま
た、本体基板10の上には、例えば破線で示すボロメー
タなどの素子40と、ゲート電極31,ソース領域32
及びドレイン領域33を有するNチャネル型のスイッチ
ングトランジスタ30とが設けられている。このスイッ
チングトランジスタ30により、素子40と外部回路と
の電気的接続が制御される。そして、キャップ体20に
よって封止されている領域に配置されている素子40と
外部回路との電気的接続のオン・オフが制御される。こ
のスイッチングトランジスタ30のドレイン領域33及
びゲート電極31はキャップ体20によって囲まれる領
域内に設けられている。ソース領域32は、図3(a)
に示すように、基板本体10内で各環状膜12,26を
横断するように形成されている。また、キャップ体20
の筒部の直下方に位置する領域に、基板本体10内で各
環状膜12,26を横断するように形成され、配線とし
て機能する不純物拡散層(N+ 型拡散層)32,35,
36が設けられている。
As shown in FIGS. 3 (a) and 3 (b), the main body substrate 10 and the cap body 20 are mechanically connected to each other by bonding the annular films 12 and 26 to each other, and a vacuum state is provided between them. A cavity portion 23 held by is formed. Further, on the main body substrate 10, for example, an element 40 such as a bolometer shown by a broken line, a gate electrode 31, a source region 32.
And an N-channel type switching transistor 30 having a drain region 33. The switching transistor 30 controls the electrical connection between the element 40 and an external circuit. Then, the on / off of the electrical connection between the element 40 arranged in the region sealed by the cap body 20 and the external circuit is controlled. The drain region 33 and the gate electrode 31 of the switching transistor 30 are provided in the region surrounded by the cap body 20. The source region 32 is shown in FIG.
As shown in FIG. 4, the annular films 12 and 26 are formed in the substrate body 10 so as to cross the annular films 12 and 26. Also, the cap body 20
Impurity diffusion layers (N + type diffusion layers) 32, 35, which are formed so as to traverse the annular films 12, 26 in the substrate body 10 and function as wirings, in a region located immediately below the cylindrical portion of the.
36 are provided.

【0081】また、本体基板10の上には、スイッチン
グトランジスタ30及び本体基板10の上を覆う酸化シ
リコンからなる層間絶縁膜41と、層間絶縁膜41の上
を覆うパッシベーション膜42とが形成されている。さ
らに、スイッチングトランジスタ30のゲート電極31
と不純物拡散層36とを接続するコンタクト31aと、
スイッチングトランジスタ30のソース領域32と外部
回路(図示せず)とを互いに接続する第1配線51a
と、不純物拡散層36と外部回路(図示せず)とを互い
に接続する第2配線51bと、スイッチングトランジス
タ30のドレイン領域33と素子40とを接続する第3
配線51cと、素子40と不純物拡散層35とを互いに
接続する第4配線51dと、不純物拡散層35と外部回
路(図示せず)とを互いに接続する第5配線51eとが
設けられている。すなわち、素子40とスイッチングト
ランジスタ30とは、第3配線51c及びドレイン領域
33を介して接続されている。また、素子40は、第4
配線51d,不純物拡散層35及び第5配線51eを介
して、外部回路に接続されている。
An inter-layer insulating film 41 made of silicon oxide covering the switching transistor 30 and the main substrate 10 and a passivation film 42 covering the inter-layer insulating film 41 are formed on the main substrate 10. There is. Further, the gate electrode 31 of the switching transistor 30
And a contact 31a connecting the impurity diffusion layer 36 and
A first wiring 51a connecting the source region 32 of the switching transistor 30 and an external circuit (not shown) to each other.
A second wiring 51b connecting the impurity diffusion layer 36 and an external circuit (not shown) to each other, and a third wiring connecting the drain region 33 of the switching transistor 30 and the element 40.
A wiring 51c, a fourth wiring 51d that connects the element 40 and the impurity diffusion layer 35 to each other, and a fifth wiring 51e that connects the impurity diffusion layer 35 and an external circuit (not shown) to each other are provided. That is, the element 40 and the switching transistor 30 are connected via the third wiring 51c and the drain region 33. Further, the element 40 is the fourth
It is connected to an external circuit via the wiring 51d, the impurity diffusion layer 35, and the fifth wiring 51e.

【0082】このような電気的接続構造を採ることによ
り、キャップ体20の環状膜26とと本体基板10の環
状膜12との間に存在する環状接合部15の直下方に金
属配線が存在しないので、環状膜同士を接続する際の押
圧力(圧着力)によって配線が破断されて断線したり、
一部の破断によって接続の信頼性が悪化するのを有効に
防止することができる。また、空洞部23内では、パッ
シベーション膜42によって層間絶縁膜41を覆うこと
が容易となるので、層間絶縁膜41から発生するガス等
が空洞部23内に侵入するのを阻止することができ、空
洞部23の真空状態を良好に保持することができる。
By adopting such an electrical connection structure, there is no metal wiring immediately below the annular joint portion 15 existing between the annular film 26 of the cap body 20 and the annular film 12 of the main body substrate 10. Therefore, due to the pressing force (crimping force) when connecting the annular films, the wiring may be broken and broken,
It is possible to effectively prevent the reliability of the connection from being deteriorated by a part of the breakage. Further, since it becomes easy to cover the interlayer insulating film 41 with the passivation film 42 in the hollow portion 23, it is possible to prevent gas and the like generated from the interlayer insulating film 41 from entering the hollow portion 23, The vacuum state of the hollow portion 23 can be maintained well.

【0083】なお、外部回路は、本体基板10の上でキ
ャップ体20によって覆われていない領域に形成されて
いてもよいし、赤外線センサとは別の部分に設けられて
いてもよい。
The external circuit may be formed on the main body substrate 10 in a region not covered with the cap body 20, or may be provided in a portion different from the infrared sensor.

【0084】また、図3(a),(b)に示す電子デバ
イスの構造においては、セル領域中の素子40とスイッ
チングトランジスタ30(特にドレイン領域33)とを
囲むようにキャップ体20が設けられている。このよう
に、キャップ体20にフィルタ機能を有するGe層を設
けることにより、セル領域中のスイッチングトランジス
タ30のドレイン領域に励起されるキャリアによる不具
合の発生を回避することができる。また、Ge層をキャ
ップ体20に設けなくても、光が少なくともスイッチン
グトランジスタ30に入射するのを妨げる位置にGeな
どからなるフィルタを設けてもよい。さらに、キャップ
体20にGe層などのフィルタ部を設けないのであれ
ば、スイッチングトランジスタ30(特にドレイン領
域)をキャップ体20によって囲む必要はない。
Further, in the structure of the electronic device shown in FIGS. 3A and 3B, the cap body 20 is provided so as to surround the element 40 in the cell region and the switching transistor 30 (particularly the drain region 33). ing. As described above, by providing the Ge layer having a filter function in the cap body 20, it is possible to avoid the occurrence of defects due to carriers excited in the drain region of the switching transistor 30 in the cell region. Further, even if the Ge layer is not provided on the cap body 20, a filter made of Ge or the like may be provided at a position that prevents light from at least entering the switching transistor 30. Furthermore, if the cap body 20 is not provided with a filter portion such as a Ge layer, it is not necessary to surround the switching transistor 30 (particularly the drain region) with the cap body 20.

【0085】(第1の実施形態)次に、本発明の電子デ
バイスをディスクリート型の赤外線センサに適用した例
である第1の実施形態について説明する。
(First Embodiment) Next, a first embodiment, which is an example in which the electronic device of the present invention is applied to a discrete infrared sensor, will be described.

【0086】図4(a),(b)は、本発明の第1の実
施形態に係る赤外線センサの断面図及び電気回路図であ
る。
FIGS. 4A and 4B are a sectional view and an electric circuit diagram of the infrared sensor according to the first embodiment of the present invention.

【0087】図4(a)に示すように、本実施形態の赤
外線センサは、厚みが約300μmのSi基板110
と、Si基板110の上に設けられた抵抗素子(ボロメ
ータ)120と、Si基板110の上に形成され、抵抗
素子120への電流をオン・オフするためのスイッチン
グトランジスタ130と、抵抗素子120が搭載されて
いる領域を減圧雰囲気に保持するためのキャップ体14
0とを備えている。この赤外線センサ全体の大きさは、
数mm程度である。Si基板110の上には、つづら折
り状にパターニングされた抵抗体111と、抵抗体11
1を支持するシリコン窒化膜112及びシリコン酸化膜
113と、抵抗体111の上を覆うBPSG膜116及
びパッシベーション膜(シリコン窒化膜)117とが設
けられている。シリコン酸化膜113,BPSG膜11
6及びシリコン窒化膜112は、抵抗体111と共につ
づら折り状にパターニングされており、かつ、Si基板
110の上まで延びている。つづら折り状の抵抗体11
1,シリコン酸化膜113,BPSG膜116及びパッ
シベーション膜117の下方及び上方には、それぞれ真
空に保持された空洞部119,143が設けられ、空洞
部119,143は、シリコン酸化膜113,BPSG
膜116及びシリコン窒化膜112の一体化された部分
の間隙及び側方を通じて互いにつながっている。そし
て、空洞部119の上に、抵抗体111,シリコン酸化
膜113,BPSG膜116,パッシベーション膜11
7及びシリコン窒化膜112の全体がつづら折り状で架
設された状態となっている。
As shown in FIG. 4A, the infrared sensor according to the present embodiment has a Si substrate 110 having a thickness of about 300 μm.
A resistive element (bolometer) 120 provided on the Si substrate 110, a switching transistor 130 formed on the Si substrate 110 for turning on / off a current to the resistive element 120, and a resistive element 120. Cap body 14 for holding the mounted area in a reduced pressure atmosphere
It has 0 and. The size of this infrared sensor is
It is about several mm. A resistor 111 patterned in a zigzag pattern and a resistor 11 are formed on the Si substrate 110.
1 is provided with a silicon nitride film 112 and a silicon oxide film 113, and a BPSG film 116 and a passivation film (silicon nitride film) 117 that cover the resistor 111. Silicon oxide film 113, BPSG film 11
6 and the silicon nitride film 112 are patterned in a zigzag shape together with the resistor 111, and extend to above the Si substrate 110. Zigzag-shaped resistor 11
1, below the silicon oxide film 113, the BPSG film 116 and the passivation film 117, and above the passivation film 117, the cavity portions 119 and 143 held in vacuum are provided, respectively, the cavity portions 119 and 143, the silicon oxide film 113, BPSG
The films 116 and the silicon nitride film 112 are connected to each other through the gaps and the sides of the integrated portions. Then, on the cavity 119, the resistor 111, the silicon oxide film 113, the BPSG film 116, and the passivation film 11 are formed.
7 and the silicon nitride film 112 are in a state of being folded in a zigzag shape.

【0088】抵抗体111の材質は、Ti,TiO,ポ
リシリコン,Ptなどがあり、いずれを用いても構わな
い。
As the material of the resistor 111, there are Ti, TiO, polysilicon, Pt and the like, and any of them may be used.

【0089】また、パッシベーション膜117のうちキ
ャップ体140の筒部142の下方に位置する部分には
軟質金属材料(アルミニウムなど)からなる環状膜11
8が設けられ、筒部142の先端にも軟質金属材料(ア
ルミニウムなど)からなる環状膜144が設けられてい
て、両接合部118,142同士の間に形成された環状
接合部15により、キャップ体140とSi基板110
との間に存在する空洞部119,143が減圧雰囲気
(真空状態)に保持されている。すなわち、空洞部11
9,143が存在することにより、抵抗体111がSi
基板110と熱絶縁され、赤外線から熱への変換効率を
高く維持するように構成されている。
The annular film 11 made of a soft metal material (aluminum or the like) is formed on the portion of the passivation film 117 located below the cylindrical portion 142 of the cap body 140.
8 is provided, and an annular film 144 made of a soft metal material (aluminum or the like) is also provided at the tip of the tubular portion 142, and the annular joint portion 15 formed between the both joint portions 118 and 142 allows the cap to be formed. Body 140 and Si substrate 110
The cavities 119 and 143 existing between and are held in a reduced pressure atmosphere (vacuum state). That is, the cavity 11
Due to the presence of 9,143, the resistor 111 is
It is thermally insulated from the substrate 110 and is configured to maintain a high conversion efficiency from infrared rays to heat.

【0090】また、キャップ体140の基板部141
は、厚み約300μmのシリコン基板上に、厚み約3μ
mのGe層と、表面にフレネルレンズが形成された厚み
約1μmのSi層とをエピタキシャル成長させた構造と
なっている。キャップ体140の筒部142によって深
さ数μm以上の空洞部が形成される。なお、窓部となる
部分をエッチングなどにより薄くしてもよい。
Further, the substrate portion 141 of the cap body 140
Is about 3 μm thick on a silicon substrate of about 300 μm thick.
m, and a Si layer having a Fresnel lens formed on the surface and having a thickness of about 1 μm are epitaxially grown. A hollow portion having a depth of several μm or more is formed by the cylindrical portion 142 of the cap body 140. The window portion may be thinned by etching or the like.

【0091】また、スイッチングトランジスタ130
は、ソース領域131,ドレイン領域132及びゲート
電極133を備えている。そして、ドレイン領域132
がキャップ体140の筒部142の下方に形成されてお
り、ドレイン領域132が真空状態に封止された抵抗体
111と外部の部材との間の信号をつなぐ配線として機
能するように構成されている。
Further, the switching transistor 130
Includes a source region 131, a drain region 132, and a gate electrode 133. Then, the drain region 132
Is formed below the cylindrical portion 142 of the cap body 140, and the drain region 132 is configured to function as a wiring for connecting a signal between the resistor 111 sealed in a vacuum state and an external member. There is.

【0092】なお、図4(a)には図示されていない
が、Si基板110の下面には、抵抗素子を冷却するた
めのペルチェ素子が取り付けられている。このペルチェ
素子は、ショットキー接触部を通過するキャリアの移動
に伴う熱の吸収作用を利用した素子であり、本実施形態
においては、周知の構造を有する各種ペルチェ素子を用
いることができる。
Although not shown in FIG. 4A, a Peltier element for cooling the resistance element is attached to the lower surface of the Si substrate 110. This Peltier element is an element that utilizes the heat absorption effect associated with the movement of carriers that pass through the Schottky contact portion, and various Peltier elements having a known structure can be used in the present embodiment.

【0093】図4(b)に示すように、抵抗体111の
一端は電源電圧Vddを供給する配線135に接続され、
抵抗体111の他端はスイッチングトランジスタ130
のドレイン領域132に接続されている。また、スイッ
チングトランジスタ130のゲートには、配線136を
介してオン・オフ切り替え用信号が入力され、スイッチ
ングトランジスタ130のソースは、他端に標準抵抗が
設けられた配線138を介して抵抗体111が受けた赤
外線量を検知するための検出部(図示せず)に接続さ
れ、スイッチングトランジスタ130の基板領域は、配
線137を介して接地電圧Vssを供給する接地に接続さ
れている。すなわち、赤外線量に応じて抵抗体111の
温度が変化して抵抗値が変化すると、配線138の電位
が変化することから、この電位の変化から赤外線量が検
出される。
As shown in FIG. 4B, one end of the resistor 111 is connected to the wiring 135 for supplying the power supply voltage Vdd,
The other end of the resistor 111 has the switching transistor 130.
Of the drain region 132. Further, an ON / OFF switching signal is input to the gate of the switching transistor 130 via the wiring 136, and the source of the switching transistor 130 is connected to the resistor 111 via the wiring 138 having a standard resistance at the other end. The switching transistor 130 is connected to a detection unit (not shown) for detecting the amount of received infrared rays, and the substrate region of the switching transistor 130 is connected to the ground, which supplies the ground voltage Vss, via the wiring 137. That is, when the temperature of the resistor 111 changes according to the amount of infrared rays and the resistance value changes, the potential of the wiring 138 changes, so the amount of infrared rays is detected from this change in potential.

【0094】なお、ディスクリート型赤外線センサにお
いては、ボロメータなどからの出力を増幅するオペアン
プをも基板上に設けることがある。その場合、本実施形
態のボロメータ,スイッチングトランジスタに加えて、
オペアンプをキャップ体によって封止される領域に配置
することができる。
In the discrete infrared sensor, an operational amplifier for amplifying the output from the bolometer or the like may be provided on the substrate. In that case, in addition to the bolometer and the switching transistor of the present embodiment,
The operational amplifier can be arranged in the area sealed by the cap body.

【0095】次に、本実施形態における赤外線センサの
製造工程の一例について説明する。図5(a)〜(f)
は、本発明の第1の実施形態(図4(a),(b)参
照)に係る赤外線センサの製造工程を示す断面図であ
る。また、図6(a)〜(e)は、ボロメータ及びその
周辺領域の形成工程を示す平面図である。そして、図5
(a)は図6(c)に示すVa−Va線における断面図、図
5(b)は図6(d)に示すVb−Vb線における断面図、
図5(d)は図6(e)に示すVd−Vd線における断面図
である。
Next, an example of the manufacturing process of the infrared sensor in this embodiment will be described. 5 (a)-(f)
FIG. 4A is a cross-sectional view showing a manufacturing process of the infrared sensor according to the first embodiment (see FIGS. 4A and 4B) of the present invention. Further, FIGS. 6A to 6E are plan views showing a process of forming the bolometer and its peripheral region. And FIG.
6A is a sectional view taken along line Va-Va shown in FIG. 6C, FIG. 5B is a sectional view taken along line Vb-Vb shown in FIG. 6D,
FIG. 5D is a sectional view taken along the line Vd-Vd shown in FIG.

【0096】図13は、本実施形態に係る赤外線センサ
の全体構造を示す断面図である。同図に示すように、赤
外線センサは、ボロメータ等の抵抗素子やスイッチング
トランジスタを有するセル領域をアレイ状に配置してな
るセンサ領域Rsensと、各セル領域の電流や動作の制御
を行なうためのトランジスタを配置してなる周辺回路領
域Rperi(制御回路)とを備えている(図9参照)。た
だし、本実施形態においては、製造工程におけるセンサ
領域Rsensにおける構造の変化のみを説明する。製造工
程中における周辺回路領域Rperiの構造の変化について
は、本発明の特徴とは無関係であり、周知の各種CMO
S工程を利用することができる。
FIG. 13 is a sectional view showing the overall structure of the infrared sensor according to this embodiment. As shown in the figure, the infrared sensor includes a sensor region Rsens in which cell regions having resistive elements such as bolometers and switching transistors are arranged in an array, and a transistor region for controlling current and operation in each cell region. And a peripheral circuit region Rperi (control circuit) formed by disposing (see FIG. 9). However, in the present embodiment, only the structural change in the sensor region Rsens in the manufacturing process will be described. Changes in the structure of the peripheral circuit region Rperi during the manufacturing process are irrelevant to the features of the present invention and are well known in various CMOs.
The S step can be used.

【0097】まず、図5(a)に示す工程で、Si基板
110上に、図6(a)に示すような多数の孔112x
を有する平板状のシリコン窒化膜112を形成する。次
に、このシリコン窒化膜112をマスクとして、Si基
板110のドライエッチングを行なって、孔112xの
直下方に底付き孔を形成した後、ウエットエッチングに
より孔を横方向及び縦方向に拡大して、図6(b)に示
すような深さ約1μmの空洞部119xを形成する。こ
のとき、図5(a)では小さな空洞部119x同士の間
に必ず壁部110xが存在しているように描かれている
が、接近した孔112x同士の下方においては、空洞部
119xが互いに結合して比較的大きな空洞部となって
いてもよい。
First, in the step shown in FIG. 5A, a large number of holes 112x as shown in FIG. 6A are formed on the Si substrate 110.
A flat plate-shaped silicon nitride film 112 is formed. Next, using the silicon nitride film 112 as a mask, the Si substrate 110 is dry-etched to form a bottomed hole just below the hole 112x, and then the hole is enlarged in the horizontal and vertical directions by wet etching. A cavity 119x having a depth of about 1 μm is formed as shown in FIG. At this time, in FIG. 5A, it is drawn that the wall portions 110x always exist between the small hollow portions 119x, but the hollow portions 119x are connected to each other below the approaching holes 112x. Then, it may be a relatively large cavity.

【0098】そして、シリコン窒化膜112の上に、ポ
リシリコン膜113を形成すると、ポリシリコン膜11
3は完全に孔112xの上を覆うのではないので、図6
(c)に示すように、ポリシリコン膜113にも小さな
孔113xが形成される。
Then, when the polysilicon film 113 is formed on the silicon nitride film 112, the polysilicon film 11 is formed.
Since 3 does not completely cover the hole 112x, FIG.
As shown in (c), a small hole 113x is also formed in the polysilicon film 113.

【0099】次に、図5(b)に示す工程で、ポリシリ
コン膜113を熱酸化するとシリコン酸化膜113aが
形成され、このシリコン酸化膜113aによって、孔1
13xがふさがれる。さらに、シリコン酸化膜113a
の上に、Ti等の導体からなる抵抗体膜を堆積した後、
これをパターニングして、図6(d)に示すようなつづ
ら折り状のパターンを有する抵抗体111を形成する。
Next, in the step shown in FIG. 5B, the polysilicon film 113 is thermally oxidized to form a silicon oxide film 113a. The silicon oxide film 113a is used to form the holes 1
13x is blocked. Further, the silicon oxide film 113a
After depositing a resistor film made of a conductor such as Ti on the
This is patterned to form a resistor 111 having a serpentine pattern as shown in FIG.

【0100】その後、基板上にポリシリコン膜を堆積し
た後、ポリシリコン膜をパターニングしてゲート電極1
33を形成する。そして、Si基板110のうちゲート
電極133の両側方に位置する領域に不純物(例えば砒
素,リンなどのn型不純物)を注入して、ソース領域1
31及びドレイン領域132を形成する。
Then, after depositing a polysilicon film on the substrate, the polysilicon film is patterned to form the gate electrode 1.
33 is formed. Then, impurities (for example, n-type impurities such as arsenic and phosphorus) are implanted into regions of the Si substrate 110 located on both sides of the gate electrode 133, and the source region 1
31 and the drain region 132 are formed.

【0101】このとき、センサ領域以外の周辺トランジ
スタ領域(図示せず)のMISトランジスタも同時に形
成する。その後、図示しないが、基板上に、センサ領域
及び周辺トランジスタ領域の既に形成されている部材を
覆う何層かの層間絶縁膜と配線層(つまり多層配線層)
を形成する。ただし、本実施形態においては、この工程
では、配線層を形成せずに、何層かの層間絶縁膜だけが
センサ領域に堆積される。
At this time, MIS transistors in the peripheral transistor region (not shown) other than the sensor region are also formed at the same time. After that, although not shown, some layers of interlayer insulating films and wiring layers (that is, multilayer wiring layers) covering the already formed members in the sensor region and the peripheral transistor region are formed on the substrate.
To form. However, in this embodiment, in this step, only some of the interlayer insulating films are deposited in the sensor region without forming the wiring layer.

【0102】次に、図5(c)に示す工程で、センサ領
域の層間絶縁膜上に、ゲート電極133及び抵抗体11
1を含む基板の上面全体を覆うシリコン酸化膜116を
堆積する。
Next, in the step shown in FIG. 5C, the gate electrode 133 and the resistor 11 are formed on the interlayer insulating film in the sensor region.
A silicon oxide film 116 is deposited so as to cover the entire upper surface of the substrate including 1.

【0103】次に、図5(d)及び図6(e)に示す工
程で、シリコン酸化膜116のうち抵抗体111の間隙
部に位置する部分を除去する。このとき、シリコン酸化
膜116の一部は残存していて、抵抗体111を覆って
いる。その後、基板上に、窒化シリコンからなるパッシ
ベーション膜117を堆積する。このパッシベーション
膜117は、抵抗体111やスイッチングトランジスタ
130に水分,湿気などが侵入するのを防止するための
ものである。その後、パッシベーション膜117,シリ
コン酸化膜113及びシリコン窒化膜112のうち,抵
抗体111の間隙部に位置する部分を除去する。これに
より、抵抗素子(ボロメータ)120の形成が終了す
る。このとき、空洞部119x同士の間に存在する壁部
110xも除去され、広い空洞部119が形成される。
そして、このエッチングにより形成された孔Hetによ
り、空洞部119は外部空間と連通する。また、抵抗体
111は、シリコン酸化膜113,シリコン酸化膜11
6及びパッシベーション膜117によって包まれた状態
となる。
Next, in the step shown in FIGS. 5D and 6E, the portion of the silicon oxide film 116 located in the gap between the resistors 111 is removed. At this time, a part of the silicon oxide film 116 remains and covers the resistor 111. Then, a passivation film 117 made of silicon nitride is deposited on the substrate. The passivation film 117 is for preventing moisture, humidity and the like from entering the resistor 111 and the switching transistor 130. After that, of the passivation film 117, the silicon oxide film 113, and the silicon nitride film 112, the portions located in the gaps between the resistors 111 are removed. This completes the formation of the resistance element (bolometer) 120. At this time, the wall portion 110x existing between the hollow portions 119x is also removed, and the wide hollow portion 119 is formed.
The cavity 119 communicates with the external space through the hole Het formed by this etching. In addition, the resistor 111 includes the silicon oxide film 113 and the silicon oxide film 11.
6 and the passivation film 117.

【0104】なお、図示しない周辺トランジスタ領域に
おいても、このパッシベーション膜117を多層配線の
最上層を覆うように形成しておくことができる。このパ
ッシベーション膜は、LSIの製造工程においては、極
めて一般的に形成されるものである。本実施形態におい
ては、センサ領域のパッシベーション膜117を周辺ト
ランジスタ領域を覆うパッシベーション膜と共通の窒化
膜により共通の工程で形成することができる。
Incidentally, also in the peripheral transistor region (not shown), this passivation film 117 can be formed so as to cover the uppermost layer of the multilayer wiring. This passivation film is extremely commonly formed in the LSI manufacturing process. In the present embodiment, the passivation film 117 in the sensor region can be formed in the same process as the passivation film covering the peripheral transistor region and the same nitride film.

【0105】次に、図5(e)に示す工程で、パッシベ
ーション膜117のうち抵抗体111の周囲の領域上
に、抵抗体111及びスイッチングトランジスタ130
を環状に囲む厚み約600nmの金属(アルミニウム
(Al))からなる環状膜118を形成する。このと
き、環状膜118の一部はスイッチングトランジスタ1
30のソース領域131の上方に位置している。
Next, in the step shown in FIG. 5E, the resistor 111 and the switching transistor 130 are formed on the passivation film 117 on the region around the resistor 111.
A ring-shaped film 118 made of metal (aluminum (Al)) having a thickness of about 600 nm is formed so as to surround the ring. At this time, part of the annular film 118 is the switching transistor 1.
It is located above the 30 source regions 131.

【0106】また、図5(e)には図示されていない
が、図3(a),(b)に示すような配線51a〜51
eを形成する。すなわち、パッシベーション膜117及
びシリコン酸化膜116を貫通して不純物拡散層(ソー
ス・ドレイン領域を含む)やボロメータの抵抗体111
に到達するコンタクトホールを形成した後、コンタクト
ホールを埋めてパッシベーション膜上に延びる配線を形
成するのである。
Although not shown in FIG. 5E, wirings 51a to 51 as shown in FIGS. 3A and 3B are also provided.
e is formed. That is, the impurity diffusion layer (including the source / drain regions) and the resistor 111 of the bolometer are penetrated through the passivation film 117 and the silicon oxide film 116.
After forming a contact hole reaching to, the contact hole is filled and a wiring extending on the passivation film is formed.

【0107】次に、図5(f)に示す工程で、シリコン
基板の上に、1.4μm以上の波長領域の赤外線を通過
させる窓となる基板部141と、凹部を囲む筒部142
と、筒部142の先端上に設けられたAlからなる環状
膜144とを有するキャップ体140を準備する。そし
て、キャップ体140上の環状膜144と、Si基板1
10上の環状膜118とを位置合わせして、両者を互い
に結合させて環状接合部15を形成する。このとき、セ
ル領域全体は、図3(a),(b)に示されるとほぼ同
じ平面形状及び回路構造を有している。
Next, in the step shown in FIG. 5 (f), a substrate portion 141 serving as a window for passing infrared rays in the wavelength region of 1.4 μm or more and a cylindrical portion 142 surrounding the recess are formed on the silicon substrate.
A cap body 140 having an annular film 144 made of Al and provided on the tip of the tubular portion 142 is prepared. Then, the annular film 144 on the cap body 140 and the Si substrate 1
The annular film 118 on 10 is aligned and the two are bonded to each other to form the annular joint 15. At this time, the entire cell region has substantially the same planar shape and circuit structure as shown in FIGS. 3 (a) and 3 (b).

【0108】ここで、各環状膜118,144は、Al
のスパッタリングにより形成されたAl膜をパターニン
グすることにより形成される。そして、環状膜118,
144にFAB(First Atom Beam )処理,つまりAr
原子を照射する処理を施して、Alの表面にダングリン
グボンドを露出させてから、両者を圧着により接合す
る。この接合工程の詳細については、後述する。
Here, each of the annular films 118 and 144 is made of Al.
It is formed by patterning the Al film formed by sputtering. Then, the annular film 118,
FAB (First Atom Beam) processing in 144, that is, Ar
A dangling bond is exposed on the surface of Al by performing a treatment of irradiating atoms, and then both are bonded by pressure bonding. Details of this joining step will be described later.

【0109】なお、本実施形態では、特にボロメータと
呼ばれる抵抗体を利用した赤外線センサの製造工程につ
いて説明したが、本発明に利用しうるボロメータの形成
方法は、この製造工程に限定されるものではない。ま
た、他のタイプの赤外線センサを利用することもでき
る。その場合には全く異なる製造工程を行なうことにな
るが、いずれにしても、本発明の特徴はボロメータその
ものの構造ではないので、本発明を他のタイプの赤外線
センサや、圧力センサ,加速度センサに適用する場合の
製造工程の説明は省略する。
In this embodiment, the manufacturing process of an infrared sensor using a resistor called a bolometer has been described, but the method of forming a bolometer that can be used in the present invention is not limited to this manufacturing process. Absent. Also, other types of infrared sensors can be utilized. In that case, a completely different manufacturing process is performed, but in any case, since the feature of the present invention is not the structure of the bolometer itself, the present invention can be applied to other types of infrared sensors, pressure sensors, acceleration sensors. The description of the manufacturing process when applied is omitted.

【0110】以上、図5(a)〜(f)に示す製造工程
により、以下のような2つの効果が得られる。
As described above, the following two effects can be obtained by the manufacturing process shown in FIGS.

【0111】第1に、図5(d)及び図6(e)に示す
工程で、空洞部119x同士の間に存在する壁部110
xも除去され、広い空洞部119を形成しているので、
空洞部119内には、上方の抵抗素子120と下方の基
板領域とを接続する柱や壁が存在しなくなるので、抵抗
素子120の熱放散をできるだけ少なくすることがで
き、赤外線センサの検出感度や検出精度の向上を図るこ
とができる。
First, in the step shown in FIGS. 5D and 6E, the wall portion 110 existing between the hollow portions 119x is formed.
Since x is also removed and a wide cavity 119 is formed,
Since the pillars and walls that connect the upper resistance element 120 and the lower substrate area do not exist in the cavity 119, heat dissipation of the resistance element 120 can be minimized, and the detection sensitivity of the infrared sensor and The detection accuracy can be improved.

【0112】第2に、孔Hetによって抵抗素子120の
下方に形成された空洞部119がキャップ141内の空
間と連通しているので、空洞部119の雰囲気はキャッ
プ141内の雰囲気と同じ真空度を有している。すなわ
ち、空洞部119が孤立している場合には、空洞部11
9が図5(b)に示す酸化工程での雰囲気の状態で封入
されるので、空洞部119をあまり高い真空度に維持す
ることができない。それに対し、本実施形態では、空洞
部119の真空度がキャップ体140内の真空度,つま
り,キャップ体140の環状接合部15を形成するとき
の真空度(例えば、10-2Pa〜10-4Pa程度の真空
度)になる。したがって、赤外線センサの熱放射を抑制
することができ、赤外線センサの検出感度や検出精度の
向上を図ることができる。
Second, since the cavity 119 formed below the resistance element 120 by the hole Het communicates with the space inside the cap 141, the atmosphere of the cavity 119 has the same vacuum degree as the atmosphere inside the cap 141. have. That is, when the hollow portion 119 is isolated, the hollow portion 11
Since 9 is sealed in the atmosphere of the oxidation step shown in FIG. 5B, the cavity 119 cannot be maintained at a very high degree of vacuum. On the other hand, in the present embodiment, the degree of vacuum of the hollow portion 119 is the degree of vacuum in the cap body 140, that is, the degree of vacuum when the annular joint portion 15 of the cap body 140 is formed (for example, 10 −2 Pa to 10 −). The degree of vacuum is about 4 Pa). Therefore, the heat radiation of the infrared sensor can be suppressed, and the detection sensitivity and detection accuracy of the infrared sensor can be improved.

【0113】ただし、本実施形態のようにすべての壁部
を除去せずに、部分的に壁部や柱を残すようにしてもよ
い。その場合にも、環状接合部15を金属結合や水素結
合を利用して形成することによる効果や、各セル領域個
別にキャップ体を設けることの効果は発揮することがで
きる。
However, instead of removing all the wall portions as in the present embodiment, the wall portions and columns may be partially left. Even in that case, the effect of forming the annular bonding portion 15 by utilizing a metal bond or a hydrogen bond and the effect of providing a cap body for each cell region can be exhibited.

【0114】また、図5に示す空洞部119とキャップ
体140内の空間とが互いに連通していなくてもよい。
その場合にも、環状接合部15を金属結合や水素結合を
利用して形成することによる効果や、各セル領域個別に
キャップ体を設けることの効果は発揮することができ
る。
The cavity 119 shown in FIG. 5 and the space inside the cap body 140 do not have to communicate with each other.
Even in that case, the effect of forming the annular bonding portion 15 by utilizing a metal bond or a hydrogen bond and the effect of providing a cap body for each cell region can be exhibited.

【0115】−キャップ体の形成方法− 図7(a)〜(f)は、本実施形態の電子デバイスに用
いられるキャップ体の形成方法を示す断面図である。
-Method of Forming Cap Body- FIGS. 7A to 7F are sectional views showing a method of forming a cap body used in the electronic device of this embodiment.

【0116】まず、図7(a)に示す工程で、シリコン
ウェハの上にGe層とSi層とを順次エピタキシャル成
長させてなるキャップ用ウェハ150を準備する。シリ
コンウェハの上に厚み約3μmのGe層をエピタキシャ
ル成長させるには、上述のように、シリコンウェハの上
にSi1-x Gex 層をGe成分比xが0から1まで変化
するようにエピタキシャル成長させた後、Ge層を所定
の厚みだけエピタキシャル成長させる。また、その後、
Ge層の上にSi1-x Gex 層をGe成分比xが1から
0まで変化するようにエピタキシャル成長させた後、厚
み約1μmのSi層をエピタキシャル成長させる。そし
て、Si層の表面に各赤外線センサに赤外線を集光させ
るための凸レンズとなるフレネルレンズを形成する。
First, in the step shown in FIG. 7A, a cap wafer 150 is prepared by sequentially epitaxially growing a Ge layer and a Si layer on a silicon wafer. In order to epitaxially grow a Ge layer having a thickness of about 3 μm on a silicon wafer, as described above, the Si 1-x Ge x layer is epitaxially grown on the silicon wafer so that the Ge component ratio x changes from 0 to 1. After that, the Ge layer is epitaxially grown to a predetermined thickness. Also, after that,
After a Si 1-x Ge x layer is epitaxially grown on the Ge layer so that the Ge component ratio x changes from 1 to 0, a Si layer having a thickness of about 1 μm is epitaxially grown. Then, on the surface of the Si layer, a Fresnel lens which is a convex lens for condensing infrared rays on each infrared sensor is formed.

【0117】そして、キャップ用ウェハ150のフレネ
ルレンズが形成された面を下方にした状態で、図7
(a)に示すように、キャップ用ウェハ150のGe層
及びSi層とは対向する面上に、蒸着法,スパッタリン
グ法などにより、厚さ約600nmのAl膜151を形
成する。
Then, with the surface of the cap wafer 150 on which the Fresnel lens is formed facing downward, as shown in FIG.
As shown in (a), an Al film 151 having a thickness of about 600 nm is formed on the surface of the cap wafer 150 facing the Ge layer and the Si layer by a vapor deposition method, a sputtering method, or the like.

【0118】次に、図7(b)に示す工程で、Al膜1
51上にレジストパターン(図示せず)を形成し、レジ
ストパターンをマスクとして、Al膜151をエッチン
グし、環状膜144を形成する。
Next, in the step shown in FIG. 7B, the Al film 1
A resist pattern (not shown) is formed on 51, and the Al film 151 is etched using the resist pattern as a mask to form an annular film 144.

【0119】次に、図7(c)に示す工程で、環状膜1
44をマスク(ハードマスク)として、あるいはレジス
トパターンを残したままでドライエッチング(RIE)
を行なって、キャップ用ウェハ150に、各赤外線セン
サの空洞となる凹部を囲む筒部142を形成する。この
とき、キャップ用ウェハ150は、シリコンウェハの残
部,Ge層,Si層及びフレネルレンズなどを有する基
板部141と、筒部142とにより構成され、筒部14
2の高さつまり凹部の深さは、数μm以上である。
Next, in the step shown in FIG. 7C, the annular film 1
44 as a mask (hard mask), or dry etching (RIE) with the resist pattern left.
The cap wafer 150 is then formed with the cylindrical portion 142 that surrounds the concave portion that becomes the cavity of each infrared sensor. At this time, the cap wafer 150 is composed of the substrate portion 141 having the remaining portion of the silicon wafer, the Ge layer, the Si layer, the Fresnel lens, and the like, and the tubular portion 142.
The height of 2, that is, the depth of the recess is several μm or more.

【0120】なお、キャップ体の作成方法として、バル
クSi基板に代えて、酸化絶縁層(例えばいわゆるBO
X層)を有するSOI基板を用いることもできる。その
場合、絶縁層とSi基板とのエッチング選択比が高い条
件でSi基板をエッチングすることができるので、絶縁
層の部分で凹部の形成を確実に停止させることが可能に
なる。
As a method of forming the cap body, instead of the bulk Si substrate, an oxide insulating layer (for example, so-called BO) is used.
It is also possible to use an SOI substrate having an (X layer). In that case, since the Si substrate can be etched under the condition that the etching selection ratio between the insulating layer and the Si substrate is high, it becomes possible to reliably stop the formation of the concave portion at the insulating layer portion.

【0121】次に、図7(d)に示す工程で、キャップ
用ウェハ150の基板部141を上に向けた状態で、I
CP−RIEを用いたドライエッチングにより、キャッ
プ用ウェハ150の基板部141に、基板部141を分
離して各赤外線センサのキャップ体を個別に形成するた
めの切り込み部152を形成する。そして、図5(f)
や図3(a)に示すような構造を有する本体基板100
を準備し、本体基板100の上に図5(f)や図3
(a)に示す形状を有する,Alからなる環状膜118
を形成する。
Next, in the step shown in FIG. 7D, with the substrate portion 141 of the cap wafer 150 facing upward, I
By dry etching using CP-RIE, the notch 152 for separating the substrate 141 and separately forming the cap body of each infrared sensor is formed on the substrate 141 of the cap wafer 150. And FIG. 5 (f)
And a main body substrate 100 having a structure as shown in FIG.
5F and FIG. 3 on the main body substrate 100.
An annular film 118 made of Al having the shape shown in FIG.
To form.

【0122】次に、図7(e)に示す工程で、例えば図
5(a)〜(e)に示す工程を経て赤外線センサが形成
された本体ウェハ100の上に、キャップ用ウェハ15
0を載置して、環状膜118,144同士を結合させる
ことにより、図5(f)に示すような環状接合部15を
形成するための圧着による接合工程を行なう。
Next, in the step shown in FIG. 7E, the cap wafer 15 is formed on the main body wafer 100 on which the infrared sensor is formed through the steps shown in FIGS. 5A to 5E, for example.
0 is placed and the annular films 118 and 144 are joined to each other to perform a joining process by pressure bonding to form the annular joining portion 15 as shown in FIG.

【0123】次に、図7(f)に示す工程で、キャップ
用ウェハ150の切り込み部152でキャップ用ウェハ
を各赤外線センサごとに割るとともに、本体ウェハ10
0を各赤外線センサごとにダイシングによって切り出す
ことにより、Si基板110とキャップ体140からな
るディスクリート型赤外線センサ(図5(f)参照)が
得られる。
Next, in the step shown in FIG. 7F, the cap wafer is divided by the notch portion 152 of the cap wafer 150 for each infrared sensor, and the main body wafer 10
By cutting 0 for each infrared sensor by dicing, a discrete infrared sensor including the Si substrate 110 and the cap body 140 (see FIG. 5F) can be obtained.

【0124】−圧着による接合工程の詳細− 図8は、圧着に用いられる装置の構成を概略的に示す断
面図である。同図に示すように、チャンバー160に
は、圧着用の圧力を印加するための支持部材161と、
チャンバー160内を真空に保持するための広帯域ロー
タリーポンプ162と、Arを照射するための照射装置
163,164とが取り付けられている。そして、本体
ウェハ100を上方に、キャップ用ウェハ150を下方
に配置した状態で、照射装置163,164から各環状
膜118,144(図7(d)参照)にそれぞれAr原
子ビームを照射する。この処理により、環状膜118,
144を構成するAl表面の汚染物質や酸化膜が除去さ
れる。その後、チャンバー160内の真空度を10-4
aレベルに保持した状態で、常温(例えば30℃程度)
で、0.5MPa〜20MPaの圧力を両環状膜11
8,144間に印加することにより、各環状膜118,
144を互いに接合する。
-Details of Joining Process by Pressure Bonding- FIG. 8 is a cross-sectional view schematically showing the structure of an apparatus used for pressure bonding. As shown in the figure, in the chamber 160, a supporting member 161 for applying pressure for pressure bonding,
A broadband rotary pump 162 for maintaining a vacuum inside the chamber 160 and irradiation devices 163, 164 for irradiating Ar are attached. Then, in a state where the main body wafer 100 is arranged above and the cap wafer 150 is arranged below, the irradiation devices 163 and 164 irradiate the annular films 118 and 144 (see FIG. 7D) with Ar atom beams, respectively. By this process, the annular films 118,
The contaminants and the oxide film on the Al surface constituting 144 are removed. Then, the vacuum degree in the chamber 160 is set to 10 −4 P.
Room temperature (for example, about 30 ℃) with the level kept at a
Then, a pressure of 0.5 MPa to 20 MPa is applied to both annular membranes 11.
By applying a voltage between 8 and 144, each annular film 118,
144 are joined together.

【0125】このとき、圧着する前に、環状膜118,
144を約150℃に加熱することにより、表面に吸着
しているArの追い出しを行なってもよい。
At this time, before pressure bonding, the annular films 118,
The Ar adsorbed on the surface may be expelled by heating 144 to about 150 ° C.

【0126】また、Ar原子を照射する代わりにO原子
や、他の中性原子を照射しても、Alなどの金属の表面
にダングリングボンドを露出させることができるので、
本実施形態と同様の効果を得ることができる。
Moreover, since the dangling bond can be exposed on the surface of the metal such as Al by irradiating with O atom or other neutral atom instead of irradiating with Ar atom,
The same effect as this embodiment can be obtained.

【0127】接合に用いる金属としては、Alの他の金
属(合金を含む)を用いることができるが、特に、融点
の低いIn,Cu,Au,Ag,Al−Cu合金など
は、常温又は常温に近い低温での接合が可能である。こ
れらの金属は同種同士の金属を用いてもよいし、互いに
異なる種類の金属同士を用いてもよい。
As the metal used for joining, other metals (including alloys) of Al can be used. In particular, In, Cu, Au, Ag, Al—Cu alloys having a low melting point are at room temperature or room temperature. It is possible to join at low temperature close to. As these metals, metals of the same kind may be used, or metals of different kinds may be used.

【0128】例えば、環状膜としてIn膜を蒸着により
形成しておき、加圧すると、In膜の表面がつぶれてI
n膜の表面部に存在する自然酸化膜がつぶれて、In同
士の金属結合が行なわれる。このような圧着を用いるこ
ともできる。
For example, if an In film is formed as a ring-shaped film by vapor deposition and pressure is applied, the surface of the In film is crushed and I
The natural oxide film existing on the surface of the n film is crushed, and In is metal-bonded. Such crimping can also be used.

【0129】また、接合方法には、熱圧着だけでなく超
音波接合を用いる方法や、常温で組成変形を与えて接合
する方法などがあり、いずれを用いてもよい。さらに、
Si同士の間,Si−酸化膜間,酸化膜同士の間などに
おける水素結合を利用した接合も可能である。
Further, as the joining method, there are a method of using not only thermocompression but also ultrasonic joining, a method of giving composition deformation at room temperature and joining, and any method may be used. further,
Bonding using hydrogen bonds between Si, between Si and oxide films, between oxide films, etc. is also possible.

【0130】特に、10-2Pa〜10-4Pa程度の真空
度で接合させることにより、内部空間の真空度を高くし
て赤外線センサ等の機能をある程度高く維持しつつ、高
真空状態を保持するための困難性を回避することができ
るので、実用的かつ量産に適した接合を行なうことがで
きる。
Particularly, by bonding at a vacuum degree of about 10 -2 Pa to 10 -4 Pa, the vacuum degree of the internal space is increased to maintain the functions of the infrared sensor and the like to some extent, while maintaining a high vacuum state. Since it is possible to avoid the difficulty for performing the bonding, it is possible to perform the bonding which is practical and suitable for mass production.

【0131】本実施形態によると、上記従来のデバイス
のごとく、多くのセンサ,放射素子などの素子を含むセ
ルアレイ全体を真空状態に保持するものではなく、多数
の赤外線センサが形成されたウェハを用いつつ、各赤外
センサを個別に真空状態に封止することができるので、
ディスクリート型素子にも容易に適用することができ
る。
According to the present embodiment, unlike the conventional device described above, the entire cell array including many sensors and elements such as radiating elements is not held in a vacuum state, but a wafer on which many infrared sensors are formed is used. At the same time, since each infrared sensor can be individually sealed in a vacuum state,
It can be easily applied to a discrete type element.

【0132】特に、本実施形態は、電子デバイスの製造
プロセス,特に、CMOS用プロセスをそのまま利用す
ることができるので、実用に適した製造方法である。
In particular, this embodiment is a manufacturing method suitable for practical use because the manufacturing process of the electronic device, particularly the CMOS process can be used as it is.

【0133】また、従来技術のように封止部をはんだ接
合によって形成するのではなく、封止部をアルミニウム
などの軟質金属同士の接合を利用して形成するので、赤
外線センサなどの素子の小型化にも適用が容易となる。
Further, since the sealing portion is not formed by soldering as in the prior art but is formed by joining soft metals such as aluminum, the size of an element such as an infrared sensor is small. It can be easily applied to

【0134】また、本実施形態の製造工程によると、ウ
ェハに多数のディスクリート型赤外線センサを形成する
場合にも、各赤外線センサ個別にキャップ体を接合する
ことができる。特に、図7(d)に示すように、基板部
141に切り込み部152を形成することにより、各セ
ルごとに接合部に加わる応力を均一化することができる
ので、接合時に局部的に大きな応力が作用せず、接続部
の信頼性の向上を図ることができる。
Further, according to the manufacturing process of the present embodiment, even when a large number of discrete infrared sensors are formed on the wafer, the cap body can be bonded to each infrared sensor individually. In particular, as shown in FIG. 7D, by forming the cut portion 152 in the substrate portion 141, the stress applied to the joint portion can be made uniform for each cell, so that a large stress locally occurs during the joint. Does not work, and the reliability of the connecting portion can be improved.

【0135】(第2の実施形態)図9は、本発明の第2
の実施形態に係る赤外線エリアセンサの構成を説明する
ための電気回路図である。本実施形態の赤外線エリアセ
ンサの具体的な構造は、図13に示すとおりである。
(Second Embodiment) FIG. 9 shows a second embodiment of the present invention.
3 is an electric circuit diagram for explaining the configuration of the infrared area sensor according to the embodiment of FIG. The specific structure of the infrared area sensor of this embodiment is as shown in FIG.

【0136】同図に示すように、本体基板には、ボロメ
ータ201とスイッチングトランジスタ202とを有す
る多数のセルA1〜E5が行列状に配置されたセルアレ
イが設けられている。1つのセルの大きさは、例えば4
0μm〜50μm程度であるが、検知する赤外線のほぼ
波長の2倍に当たる20μm以上であればよい。各セル
のスイッチングトランジスタ202のゲート電極は、縦
方向走査回路209(V−SCAN)から延びる選択線
SEL-1〜SEL-5に接続されている。各セルのボロメータ
201の一端は電源供給ライン205に接続され、スイ
ッチングトランジスタ202のソースは、接地から基準
抵抗Ra〜Reを介して延びるデータライン204a〜
204eに接続されている。また、データライン204
a〜204eは、それぞれスイッチングトランジスタS
Wa〜SWeを経て出力アンプ206に接続されてい
る。各スイッチングトランジスタSWa〜SWeのゲー
ト電極には、横方向走査回路208(H−SCAN)か
ら延びる信号線207a〜207eが接続されている。
As shown in the figure, the main body substrate is provided with a cell array in which a large number of cells A1 to E5 each having a bolometer 201 and a switching transistor 202 are arranged in a matrix. The size of one cell is, for example, 4
Although it is about 0 μm to 50 μm, it may be 20 μm or more, which is approximately twice the wavelength of infrared rays to be detected. The gate electrode of the switching transistor 202 of each cell is connected to the selection lines SEL-1 to SEL-5 extending from the vertical scanning circuit 209 (V-SCAN). One end of the bolometer 201 of each cell is connected to the power supply line 205, and the source of the switching transistor 202 is a data line 204a-extending from the ground through the reference resistors Ra-Re.
It is connected to 204e. In addition, the data line 204
a to 204e are switching transistors S, respectively.
It is connected to the output amplifier 206 via Wa to SWe. Signal lines 207a to 207e extending from the horizontal scanning circuit 208 (H-SCAN) are connected to the gate electrodes of the switching transistors SWa to SWe.

【0137】図10は、本実施形態の赤外線エリアセン
サの制御方法を示すタイミングチャートである。縦方向
走査回路(V−SCAN)の制御により、選択線SEL-1
が駆動されると、各セルA1〜E1のスイッチングトラ
ンジスタ202がオンになり、ボロメータ201に基準
抵抗Ra〜Reを経た電圧がそれぞれ供給される。一
方、横方向走査回路(H−SCAN)により、スイッチ
ングトランジスタSWa〜SWeが順次駆動されて、各
セルA1〜E1のデータDa1〜De1が出力アンプ206
から出力される。次に、縦方向走査回路(V−SCA
N)の制御により、選択線SEL-2が駆動されると、横方
向走査回路(H−SCAN)の制御により、スイッチン
グトランジスタSWa〜SWeが順次駆動されて、各セ
ルA2〜E2のデータDa2〜De2が出力アンプ206か
ら出力される。同様に、縦方向走査回路(V−SCA
N),横方向走査回路(H−SCAN)の制御によっ
て、各セルA3〜E3のデータDa3〜De3、各セルA4
〜E4のデータDa4〜De4、各セルA5〜E5のデータ
Da5〜De5が出力アンプ206から順次出力される。
FIG. 10 is a timing chart showing the method of controlling the infrared area sensor of this embodiment. The selection line SEL-1 is controlled by the vertical scanning circuit (V-SCAN).
Is driven, the switching transistor 202 of each of the cells A1 to E1 is turned on, and the voltage passed through the reference resistors Ra to Re is supplied to the bolometer 201. On the other hand, the horizontal scanning circuit (H-SCAN) sequentially drives the switching transistors SWa to SWe to output the data Da1 to De1 of the cells A1 to E1 to the output amplifier 206.
Is output from. Next, the vertical scanning circuit (V-SCA
When the selection line SEL-2 is driven by the control of N), the switching transistors SWa to SWe are sequentially driven by the control of the horizontal scanning circuit (H-SCAN), and the data Da2 of the cells A2 to E2. De2 is output from the output amplifier 206. Similarly, the vertical scanning circuit (V-SCA
N), by the control of the horizontal scanning circuit (H-SCAN), the data Da3 to De3 of each cell A3 to E3 and each cell A4.
˜E4 data Da4 to De4 and cells A5 to E5 data Da5 to De5 are sequentially output from the output amplifier 206.

【0138】そして、各ボロメータ201が配置されて
いるセルにおける赤外線の入力レベルが集計されて、検
出対象に関する2次元の情報が得られる。
Then, the input levels of infrared rays in the cells in which the bolometers 201 are arranged are totaled, and two-dimensional information regarding the detection target is obtained.

【0139】図11(a)〜(f)は、本実施形態のセ
ルアレイを有する赤外線エリアセンサの製造工程を示す
斜視図である。
FIGS. 11A to 11F are perspective views showing a manufacturing process of an infrared area sensor having the cell array of this embodiment.

【0140】図11(a)〜(e)に示す工程では、上
記第1の実施形態における図7(a)〜(e)に示す工
程と同じ処理を行なう。
In the steps shown in FIGS. 11A to 11E, the same processes as the steps shown in FIGS. 7A to 7E in the first embodiment are performed.

【0141】そして、図11(f)に示す工程では、キ
ャップ用ウェハ150を切り込み部152で割ることに
より、セルアレイの各セルごとにキャップ体140を搭
載した赤外線エリアセンサが得られる。
Then, in the step shown in FIG. 11F, the cap wafer 150 is divided by the notches 152 to obtain an infrared area sensor in which the cap body 140 is mounted for each cell of the cell array.

【0142】ここで、図11(f)に示す分割は、接合
のための圧着力が加わった時点で自然に行なわれるよう
に切り込み部152における残存部の厚みを設定しても
よいし、圧着による接合が終了してから分割のための押
圧力を切り込み部152に別途加えることにより、行な
ってもよい。
Here, in the division shown in FIG. 11 (f), the thickness of the remaining portion in the cut portion 152 may be set so as to be naturally performed at the time when the crimping force for joining is applied. Alternatively, a pressing force for splitting may be separately applied to the cut portion 152 after the joining by the above is completed.

【0143】なお、図11(a)〜(f)においては、
図7(a)〜(f)に示す赤外線エリアセンサの構造と
基本的に類似しているので、同じ符号を付しているが、
ディスクリート型デバイス中のセルと集積型デバイス中
のセルとは、一般には大幅に大きさが異なる。
Incidentally, in FIGS. 11A to 11F,
Since the structure of the infrared area sensor shown in FIGS. 7A to 7F is basically similar to that of the infrared area sensor shown in FIG.
Cells in discrete and integrated devices generally differ significantly in size.

【0144】寸法が径(又は1辺)数百μm以下で高さ
数百μm以下の真空ドームを有する電子デバイスは、従
来の技術ではまだ実現することができなかったが、本実
施形態によると、かかる電子デバイスの形成が可能にな
った。この場合、キャップ体の筒部の壁厚は数十μm以
下であり、天井部の厚みは数百μm以下である。特に、
寸法が径(又は1辺)数十μm以下で深さ数μm以下の
真空ドームを「μ真空ドーム」と呼ぶことができる。ま
た、このような真空ドームを形成するための技術は、サ
ブミクロンの厚みを有する環状膜同士の接合を必要とす
るので、「ナノ接合μ真空ドーム」と称することができ
る。
An electronic device having a vacuum dome having a diameter (or one side) of several hundreds μm or less and a height of several hundreds μm or less could not be realized by the conventional technique, but according to the present embodiment. It has become possible to form such electronic devices. In this case, the wall thickness of the cylindrical portion of the cap body is several tens of μm or less, and the thickness of the ceiling portion is several hundreds of μm or less. In particular,
A vacuum dome having dimensions of several tens of μm or less in diameter (or one side) and several μm or less in depth can be called a “μ vacuum dome”. Further, the technique for forming such a vacuum dome requires joining of annular films having a thickness of submicron, and thus can be referred to as a "nano-junction μ vacuum dome".

【0145】また、セルアレイを有する赤外線エリアセ
ンサの場合、本体ウェハ100には、ボロメータ、各セ
ル同士を接続する配線、電気回路などが設けられている
が、図11(a)〜(f)においてはそれらの図示が省
略されている。さらに、セルアレイを有する赤外線エリ
アセンサは、一般的には1つのウェハ上に複数個形成さ
れるので、図11(f)に示す工程の後に、本体ウェハ
100を各チップに分割するためのダイシングなどが行
なわれる。
In the case of an infrared area sensor having a cell array, the main body wafer 100 is provided with a bolometer, wirings for connecting the cells, an electric circuit, etc., but in FIGS. 11 (a) to 11 (f). Are not shown. Further, since a plurality of infrared area sensors each having a cell array are generally formed on one wafer, dicing for dividing the main body wafer 100 into each chip after the step shown in FIG. Is performed.

【0146】本実施形態によると、以下の効果を発揮す
ることができる。
According to this embodiment, the following effects can be exhibited.

【0147】第1に、従来のごとく、セルアレイ全体を
含む大面積の領域を1つのキャップ体で覆うものでは、
接合のための圧着時に接合部に局所的に大きな圧着力が
加わることがあり、接合部の破壊や基板の割れを生じる
おそれがある。それに対し、本実施形態のように、各セ
ル個別にキャップ体を接合する場合には、図11に示す
ごとく、キャップ用ウェハ150に切り込み部152を
設けることにより、圧着による接合の際に各接合部に加
わる応力を均一化することができる。その際、接合の圧
着力によって切り込み部で自然にキャップ用ウェハが分
割されるようにしてもよい。すなわち、局所的に過大な
応力が生じるのを防止することができるので、接合時,
その後の工程あるいは実使用時における信頼性の向上を
図ることができる。
First, as in the conventional case, a large area including the entire cell array is covered with one cap body.
A large pressure force may be locally applied to the joint portion during the pressure bonding for joining, which may cause breakage of the joint portion or cracking of the substrate. On the other hand, when the cap body is bonded to each cell individually as in the present embodiment, as shown in FIG. 11, by providing the cut portion 152 in the cap wafer 150, each bonding is performed at the time of bonding by pressure bonding. The stress applied to the parts can be made uniform. At that time, the cap wafer may be naturally divided at the cut portion by the pressure force of bonding. That is, it is possible to prevent excessive stress from being locally generated.
It is possible to improve reliability in the subsequent steps or during actual use.

【0148】第2に、従来の赤外線センサのように、セ
ルアレイ全体を1つのキャップ体により封入する場合に
は、接合部の一部に接合不良が生じた場合にはセルアレ
イ全体が不良になり、救済を施すことがほとんど不可能
になる。それに対し、本実施形態によると、センサ等の
素子を配置した多数のセルをアレイ状に設けた電子デバ
イスにおいて、各セルごとに真空封止用のキャップ体を
装着する構造としたので、一部のセルの接合部が接合不
良により正常な真空状態に維持されないときにも、その
セルに隣接するセルの情報を利用するなどの手段を講ず
ることにより不良救済を図ることができる。
Secondly, when the entire cell array is enclosed by one cap body as in the conventional infrared sensor, if the joint failure occurs at a part of the joint portion, the entire cell array becomes defective. It is almost impossible to give relief. On the other hand, according to this embodiment, in an electronic device in which a large number of cells in which elements such as sensors are arranged are provided in an array, a cap body for vacuum sealing is attached to each cell, Even when the bonded portion of the cell is not maintained in a normal vacuum state due to defective bonding, the failure can be remedied by taking measures such as utilizing the information of the cell adjacent to the cell.

【0149】第3に、従来のごとく、セルアレイ全体を
含む大面積の領域を1つのキャップ体で覆う構造のもの
では、セルアレイの面積が特に大きい場合や、キャップ
体の窓部の厚みが薄い場合には、外部の大気とキャップ
内の減圧雰囲気との圧力差によって窓部にたわみが生じ
て、窓部の割れや窓部とセルとの接触が生じるおそれが
ある。それに対し、本実施形態においては、セルごとに
小面積のキャップ体が設けられているので、このような
不具合は生じない。そのため、窓部の厚みを薄くして赤
外線の検知感度を上げたり、デバイスの小型化を図るこ
とができる。
Thirdly, in the conventional structure having a large area including the entire cell array covered with one cap body, when the cell array area is particularly large or the window portion of the cap body is thin. However, the pressure difference between the outside atmosphere and the depressurized atmosphere in the cap may cause the window to bend, which may cause cracking of the window or contact between the window and the cell. On the other hand, in the present embodiment, such a problem does not occur because the cap body having a small area is provided for each cell. Therefore, it is possible to reduce the thickness of the window portion to increase the infrared ray detection sensitivity and to downsize the device.

【0150】(第3の実施形態)図12は、本発明の第
3の実施形態に係る真空ドーム構造を有する微小真空ト
ランジスタの例を示す断面図である。本実施形態の微小
真空トランジスタは、サファイア基板201と、サファ
イア基板201の上に設けられた電子供給層として機能
するn−GaN層202と、n−GaN層202の上に
設けられ、組成がほぼ連続的に変化する組成傾斜層から
なる電子移動層として機能するAlxGa1 -xN層203
と、AlxGa1-xN層203の上に設けられ、表面層と
して機能するAlN層204と、n−GaN層202の
上に設けられた下部電極205と、AlN層204の上
に設けられ、AlN層204とショットキー接触する表
面電極206と、AlN層204の上に形成され、開口
部を有する第1の絶縁膜207とが設けられている。そ
して、第1の絶縁膜207の開口部の底面に露出するA
lN層204の表面から第1の絶縁膜207の開口部の
側面を経て、第1の絶縁膜207の上面に至る領域に、
表面電極206の薄膜部206aが形成されている。表
面電極206の薄膜部206aは厚みが5〜10nm程
度の薄い金属(Cuなど)からなり、薄膜部206aの
うち開口部内でAlN層204のショットキー接触する
部分が電子放出部となっている。そして、表面電極20
6の厚膜部206bは、第1の絶縁膜207の上の設け
られた厚みが100nm以上の金属からなり、厚膜部2
06bは薄膜部206aに接続されて配線の接続用パッ
ト部として機能する。
(Third Embodiment) FIG. 12 is a sectional view showing an example of a micro vacuum transistor having a vacuum dome structure according to a third embodiment of the present invention. The micro-vacuum transistor of this embodiment is provided with a sapphire substrate 201, an n-GaN layer 202 functioning as an electron supply layer provided on the sapphire substrate 201, and an n-GaN layer 202, and has a composition substantially equal to that of the sapphire substrate 201. Al x Ga 1 -x N layer 203 that functions as an electron transfer layer composed of a compositionally graded layer that changes continuously
And an AlN layer 204 provided on the Al x Ga 1-x N layer 203 and functioning as a surface layer, a lower electrode 205 provided on the n-GaN layer 202, and provided on the AlN layer 204. A surface electrode 206 that is in Schottky contact with the AlN layer 204 and a first insulating film 207 that is formed on the AlN layer 204 and has an opening are provided. Then, A exposed on the bottom surface of the opening of the first insulating film 207
In a region from the surface of the 1N layer 204 through the side surface of the opening of the first insulating film 207 to the upper surface of the first insulating film 207,
A thin film portion 206a of the surface electrode 206 is formed. The thin film portion 206a of the surface electrode 206 is made of a thin metal (such as Cu) having a thickness of about 5 to 10 nm, and the portion of the thin film portion 206a that is in Schottky contact with the AlN layer 204 in the opening is an electron emitting portion. And the surface electrode 20
The thick film portion 206b of No. 6 is made of metal having a thickness of 100 nm or more provided on the first insulating film 207,
06b is connected to the thin film portion 206a and functions as a pad portion for connecting wiring.

【0151】そして、第1の絶縁膜207の上に、真空
ドーム210を囲む円筒部を有するキャップ体208が
設けられ、キャップ体208の天井部の内面上には、電
子収集用の上部電極209aが設けられ、キャップ体2
08の天井部の外面上には外部電極209bが設けられ
ていて、上部電極209aと外部電極209bとはキャ
ップ体210の天井部を貫通するスルーホールを介して
互いに接続されている。また、表面電極206を覆う窒
化シリコンからなるパッシベーション膜211と、パッ
シベーション膜211の上に形成されたAlからなる環
状膜212と、キャップ体208の円筒部の先端に形成
された環状膜213が設けられていて、各環状膜21
2,213は互いに圧着により接合されて環状接合部1
5が形成されている。そして、真空ドーム210は、内
径が約10μmで、圧力が10-4Pa程度の減圧状態と
なっている。
Then, a cap body 208 having a cylindrical portion surrounding the vacuum dome 210 is provided on the first insulating film 207, and an upper electrode 209a for collecting electrons is provided on the inner surface of the ceiling portion of the cap body 208. Is provided with a cap body 2
An external electrode 209b is provided on the outer surface of the ceiling portion of 08, and the upper electrode 209a and the external electrode 209b are connected to each other through a through hole penetrating the ceiling portion of the cap body 210. Further, a passivation film 211 made of silicon nitride covering the surface electrode 206, an annular film 212 made of Al formed on the passivation film 211, and an annular film 213 formed at the tip of the cylindrical portion of the cap body 208 are provided. Each annular membrane 21
2, 213 are joined to each other by crimping to form an annular joint 1
5 is formed. The vacuum dome 210 has an inner diameter of about 10 μm and a reduced pressure of about 10 −4 Pa.

【0152】なお、AlxGa1-xN層203は下端部に
おいてはGaに対するAl含有比がほぼ0であり(x=
0)、逆に上端部においてはAl含有比がほぼ1である
傾斜組成を有している。
In the Al x Ga 1-x N layer 203, the Al content ratio to Ga is almost 0 at the lower end portion (x =
0), conversely, it has a graded composition with an Al content ratio of approximately 1 at the upper end.

【0153】この真空トランジスタは、表面電極206
と下部電極205の間に印加された信号に対応して放出
される電子を、減圧された電子走行室210で加速し
て、上部電極209で受けるものであり、電子走行領域
を真空としているため、絶縁性が高く、内部損失が小さ
く、温度依存性も小さい増幅素子又はスイッチング素子
として機能する。
This vacuum transistor has a surface electrode 206.
Electrons emitted according to a signal applied between the lower electrode 205 and the lower electrode 205 are accelerated in the decompressed electron transit chamber 210 and received by the upper electrode 209, and the electron transit region is evacuated. , It functions as an amplifying element or a switching element having high insulation, small internal loss, and low temperature dependence.

【0154】(第4の実施形態)上記各実施形態におい
ては、各セル領域個別にキャップ体を設ける構造につい
て説明したが、本発明は、かかる実施形態に限定される
ものではない。
(Fourth Embodiment) In each of the above embodiments, the structure in which the cap body is provided for each cell region has been described, but the present invention is not limited to this embodiment.

【0155】図14は、本発明の第4の実施形態に係る
赤外線センサの全体構造を示す断面図である。同図に示
すように、本実施形態においては、キャップ体が1つの
セル単位で各セル領域を覆うのではなく、センサ領域R
sensの複数のセル領域を覆っている。そして、環状接合
部は、複数のセル領域を囲んでいる。キャップ体の材質
や、環状接合部を構成する材料及び形成方法は、上記第
1の実施形態と同様である。
FIG. 14 is a sectional view showing the overall structure of an infrared sensor according to the fourth embodiment of the present invention. As shown in the figure, in the present embodiment, the cap body does not cover each cell region in one cell unit, but the sensor region R
It covers multiple cell areas of the sens. The annular joint portion surrounds the plurality of cell regions. The material of the cap body, the material forming the annular joint portion, and the forming method are the same as those in the first embodiment.

【0156】図15は、本発明の第4の実施形態の変形
例に係る赤外線センサの全体構造を示す断面図である。
同図に示すように、本実施形態においては、各セル領域
を個別に覆うのではなく、センサ領域Rsensのすべての
セル領域を覆っている。そして、環状接合部は、センサ
領域Rsens全体を囲んでいる。キャップ体の材質や、環
状接合部を構成する材料及び形成方法は、上記第1の実
施形態と同様である。
FIG. 15 is a sectional view showing the overall structure of an infrared sensor according to a modification of the fourth embodiment of the present invention.
As shown in the figure, in the present embodiment, each cell region is not individually covered, but all the cell regions of the sensor region Rsens are covered. The annular joint part surrounds the entire sensor region Rsens. The material of the cap body, the material forming the annular joint portion, and the forming method are the same as those in the first embodiment.

【0157】本実施形態又はその変形例によると、環状
接合部が、従来のはんだを利用したものとは異なり、金
属結合又は水素結合を利用した接合、あるいは常温接合
により形成されているので、抵抗素子が封入される空間
の真空度を高く維持することができ、キャップ体内に封
入される各種センサの検出感度のいっそうの向上や検出
精度の向上を図ることができる。
According to the present embodiment or its modification, the annular joint is formed by the joining using the metal bond or the hydrogen bond, or the room temperature joint, unlike the one using the conventional solder. It is possible to maintain a high degree of vacuum in the space in which the elements are enclosed, and it is possible to further improve the detection sensitivity and detection accuracy of various sensors enclosed in the cap body.

【0158】(その他の実施形態)上記各実施形態にお
いては、減圧雰囲気中に保持される素子がボロメータや
真空トランジスタである場合について説明したが、本発
明は係る実施形態に限定されるものではない。例えば、
ボロメータ以外のPN接合ダイオードなどの熱電変換素
子や、波長40μm〜50μmのテラ波を検出又は放出
する素子など、減圧雰囲気又は不活性ガス雰囲気を必要
とする素子全般に適用することができる。
(Other Embodiments) In each of the above embodiments, the case where the element held in the reduced pressure atmosphere is a bolometer or a vacuum transistor has been described, but the present invention is not limited to the embodiment. . For example,
It can be applied to thermoelectric conversion elements other than bolometers, such as PN junction diodes, and elements that detect or emit terawaves having a wavelength of 40 μm to 50 μm, and other elements that require a reduced pressure atmosphere or an inert gas atmosphere.

【0159】なお、上記各実施形態においては、キャッ
プ体のみに空洞部となる凹部とこれを囲む閉ループ状の
筒部を設けたが、本発明は係る実施形態に限定されるも
のではなく、キャップ体及び本体基板の双方に、空洞部
となる凹部とこれを囲む閉ループ状の筒部とがあっても
よい。また、本体基板のみに、空洞部となる凹部とこれ
を囲む閉ループ状の筒部とがあってもよく、その場合に
は、キャップ体が平板状であってもよい。
In each of the above-mentioned embodiments, only the cap body is provided with the concave portion which becomes the hollow portion and the closed loop-shaped tubular portion which surrounds the concave portion. Both the body and the main body substrate may have a hollow portion and a closed-loop cylindrical portion surrounding the hollow portion. Further, only the main body substrate may have a concave portion that becomes a hollow portion and a closed-loop cylindrical portion that surrounds the concave portion. In that case, the cap body may have a flat plate shape.

【0160】また、空洞部を囲む筒部の形状としては、
円筒状でも、四角筒状などの多角筒状等であってもよ
い。ただし、空洞部を減圧雰囲気に維持するためには、
閉ループの環状の構造を有していることを要する。
The shape of the cylindrical portion surrounding the cavity is as follows.
It may have a cylindrical shape or a polygonal cylindrical shape such as a square cylindrical shape. However, in order to maintain the cavity in a reduced pressure atmosphere,
It is necessary to have a closed loop annular structure.

【0161】さらに、平坦な本体基板に凹部のみが設け
られていて筒部が存在していないものを利用することも
可能である。その場合には、キャップ用基板が、平板状
であってもよいし、凹部を有するものであってもよい。
Further, it is also possible to use a flat main body substrate having only concave portions and no cylindrical portion. In that case, the cap substrate may have a flat plate shape or may have a recess.

【0162】さらに、平坦なキャップ用基板に凹部のみ
が設けられていて筒部が存在していないものを利用する
ことも可能である。その場合には、本体基板が、平板状
であってもよいし、凹部を有するものであってもよい。
Further, it is also possible to use a flat cap substrate having only a concave portion and no cylindrical portion. In that case, the main body substrate may have a flat plate shape or may have a recess.

【0163】また、上記各実施形態においては、キャッ
プ体によって封止される空洞部が真空ドームである場合
を想定している。その場合、空洞部内の圧力は、製造工
程中の圧着による環状膜の接合の容易性を考慮すると、
10-2Pa〜10-4Pa程度が好ましいが、10-4Pa
以下で10-7Paに達する真空雰囲気下における接合も
可能である。
Further, in each of the above-described embodiments, it is assumed that the hollow portion sealed by the cap body is a vacuum dome. In that case, considering the easiness of joining the annular film by pressure bonding during the manufacturing process, the pressure inside the cavity is
Preferably 10 -2 Pa to 10 -4 about Pa but, 10 -4 Pa
Bonding in a vacuum atmosphere reaching 10 −7 Pa below is also possible.

【0164】また、本発明は、プラズマ発光素子にも適
用が可能である。圧力が133Pa以下の減圧雰囲気
で、ある特定のガス(例えばヘリウムガス,アルゴンガ
ス,ネオンガス,キセノンガス,クリプトンガス,水素
ガス,酸素ガス,窒素ガスなど)が含まれた特定雰囲気
にあるものについても、圧着による接合を利用した封止
が可能である限り、適用が可能である。
The present invention can also be applied to a plasma light emitting device. A depressurized atmosphere with a pressure of 133 Pa or less and a specific atmosphere containing a specific gas (for example, helium gas, argon gas, neon gas, xenon gas, krypton gas, hydrogen gas, oxygen gas, nitrogen gas, etc.) The present invention can be applied as long as it can be sealed using bonding by pressure bonding.

【0165】また、上記プラズマ発光素子において、本
発明のキャップ体は、半導体以外の材料によって構成さ
れていてもよい。例えば、酸化膜,窒化膜などの透明性
材料によりキャップ体を構成することにより、可視光を
発光する発光素子を減圧雰囲気などに封入したデバイス
を得ることができる。その構成を採る場合、Si基板上
に透明性絶縁膜などを堆積した後、透明性絶縁膜にSi
基板までは到達しない凹部を囲む筒部(外側面はSi基
板まで達していてもよい)を形成しておき、上記各実施
形態において説明した接合方法によって、本体基板上の
セルごとにキャップ体を封着し、さらに、Si基板のみ
をドライエッチングなどによって除去する手順により、
各セルの上に透明性キャップ体を搭載することができ
る。
In the above plasma light emitting device, the cap body of the present invention may be made of a material other than a semiconductor. For example, by forming the cap body with a transparent material such as an oxide film or a nitride film, a device in which a light emitting element that emits visible light is enclosed in a reduced pressure atmosphere or the like can be obtained. When adopting that configuration, after depositing a transparent insulating film or the like on the Si substrate, Si is formed on the transparent insulating film.
A cylindrical portion surrounding the concave portion that does not reach the substrate (the outer surface may reach the Si substrate) is formed, and a cap body is formed for each cell on the main body substrate by the bonding method described in each of the above embodiments. By the procedure of sealing and further removing only the Si substrate by dry etching,
A transparent cap body can be mounted on each cell.

【0166】[0166]

【発明の効果】本発明によると、少なくとも単体の素子
が配置された少なくとも1つのセル領域を減圧雰囲気又
は不活性ガス雰囲気に保持するためのキャップ体を設け
たので、既存の電子デバイスの製造プロセスを利用しつ
つ、ディスクリート型,集積型いずれの構造にも適した
信頼性の高い電子デバイス及びその製造方法の提供を図
ることができる。
According to the present invention, since the cap body for holding at least one cell region in which at least a single element is arranged in a reduced pressure atmosphere or an inert gas atmosphere is provided, a manufacturing process of an existing electronic device is performed. While utilizing the above, it is possible to provide a highly reliable electronic device suitable for both discrete and integrated structures and a method for manufacturing the same.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)〜(d)は、本発明の電子デバイスの基
本構造例を概略的に示す断面図である。
1A to 1D are sectional views schematically showing an example of a basic structure of an electronic device of the present invention.

【図2】(a)〜(d)は、本発明の電子デバイスの真
空保持のための接合部の構造例を概略的に示す断面図で
ある。
2A to 2D are cross-sectional views schematically showing a structural example of a bonding portion for holding a vacuum of the electronic device of the present invention.

【図3】(a),(b)は、それぞれ順に、本発明の電
子デバイスに適した電気的接続構造の例を示す平面図及
び断面図である。
3A and 3B are, respectively, a plan view and a cross-sectional view showing an example of an electrical connection structure suitable for an electronic device of the present invention, respectively.

【図4】(a),(b)は、本発明の第1の実施形態に
係る赤外線センサの断面図及び電気回路図である。
4A and 4B are a cross-sectional view and an electric circuit diagram of the infrared sensor according to the first embodiment of the present invention.

【図5】(a)〜(f)は、本発明の第1の実施形態に
係る赤外線センサの製造工程を示す断面図である。
5A to 5F are cross-sectional views showing a manufacturing process of the infrared sensor according to the first embodiment of the present invention.

【図6】(a)〜(e)は、ボロメータ及びその周辺領
域の形成工程を示す平面図である。
6A to 6E are plan views showing a process of forming a bolometer and its peripheral region.

【図7】(a)〜(f)は、第1の実施形態の赤外線セ
ンサに用いられるキャップ体の形成方法を示す断面図で
ある。
7A to 7F are cross-sectional views showing a method of forming a cap body used in the infrared sensor of the first embodiment.

【図8】圧着に用いられる装置の構成を概略的に示す断
面図である。
FIG. 8 is a sectional view schematically showing the configuration of an apparatus used for crimping.

【図9】本発明の第2の実施形態に係る赤外線エリアセ
ンサの構成を説明するための電気回路図である。
FIG. 9 is an electric circuit diagram for explaining a configuration of an infrared area sensor according to a second embodiment of the present invention.

【図10】第2の実施形態の赤外線エリアセンサの制御
方法を示すタイミングチャートである。
FIG. 10 is a timing chart showing a method of controlling the infrared area sensor according to the second embodiment.

【図11】(a)〜(f)は、第2の実施形態のセルア
レイを有する赤外線エリアセンサの製造工程を示す斜視
図である。
11A to 11F are perspective views showing a manufacturing process of the infrared area sensor having the cell array of the second embodiment.

【図12】本発明の第3の実施形態に係る真空ドーム構
造を有する微小真空トランジスタの例を示す断面図であ
る。
FIG. 12 is a sectional view showing an example of a micro vacuum transistor having a vacuum dome structure according to a third embodiment of the present invention.

【図13】本発明の第1及び第2の実施形態に係る赤外
線センサの全体構造を示す断面図である。
FIG. 13 is a sectional view showing the overall structure of an infrared sensor according to the first and second embodiments of the present invention.

【図14】本発明の第4の実施形態に係る赤外線センサ
の全体構造を示す断面図である。
FIG. 14 is a sectional view showing an overall structure of an infrared sensor according to a fourth embodiment of the present invention.

【図15】本発明の第4の実施形態の変形例に係る赤外
線センサの全体構造を示す断面図である。
FIG. 15 is a cross-sectional view showing the entire structure of an infrared sensor according to a modified example of the fourth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10 本体基板 11 セル領域 12 環状膜 20 キャップ体 21 基板部 22 筒部 23 空洞部 24 Ge層 25 Si層 26 環状膜 27 格子パターン 30 スイッチングトランジスタ 31 ゲート電極 32 ソース電極 33 ドレイン電極 35 不純物拡散層 40 素子 41 層間絶縁膜 42 パッシベーション膜 51 配線 100 本体ウェハ 110 Si基板 111 抵抗体 112 シリコン窒化膜 113 シリコン酸化膜 116 シリコン酸化膜 117 パッシベーション膜 119 空洞部 120 抵抗素子(ボロメータ) 130 スイッチングトランジスタ 131 ソース領域 132 ドレイン領域 133 ゲート電極 140 キャップ体 141 基板部 142 筒部 143 空洞部 144 環状膜 150 キャップ用ウェハ 151 Al膜 152 切り込み部 10 Main board 11 cell area 12 annular membrane 20 cap body 21 board part 22 Tube 23 Cavity 24 Ge layer 25 Si layer 26 annular membrane 27 grid pattern 30 switching transistors 31 Gate electrode 32 source electrode 33 drain electrode 35 Impurity diffusion layer 40 elements 41 Interlayer insulation film 42 passivation film 51 wiring 100 main body wafer 110 Si substrate 111 resistor 112 Silicon nitride film 113 Silicon oxide film 116 Silicon oxide film 117 passivation film 119 cavity 120 resistance element (bolometer) 130 switching transistor 131 Source area 132 drain region 133 gate electrode 140 cap body 141 board part 142 Tube 143 cavity 144 annular membrane Wafer for 150 caps 151 Al film 152 Notch

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/84 H01L 27/14 A 35/32 K 37/00 D 29/80 A (72)発明者 橋本 雅彦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 岡嶋 道生 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 山本 真一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 4M112 AA01 AA02 DA03 DA07 DA08 DA09 DA11 DA12 DA15 DA16 EA02 EA04 EA06 EA07 EA08 EA11 FA09 FA20 GA01 4M118 AA10 AB01 BA06 CA03 CA14 CA32 CA35 CB07 CB12 CB13 CB14 EA01 FC18 GA10 GC20 GD09 HA02 HA36 5F102 FB10 GB04 GJ10 GL04 GL16 GV08 Front page continuation (51) Int.Cl. 7 Identification code FI theme code (reference) H01L 29/84 H01L 27/14 A 35/32 K 37/00 D 29/80 A (72) Inventor Masahiko Hashimoto Osaka 1006 Kadoma, Kadoma-shi, Matsushita Electric Industrial Co., Ltd. (72) Inventor Michio Okajima 1006 Kadoma, Kadoma-shi, Osaka Prefecture In-house (72), Matsushita Electric Industrial Co., Ltd. Shinichi Yamamoto 1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric Sangyo Co., Ltd. F-term (reference) 4M112 AA01 AA02 DA03 DA07 DA08 DA09 DA11 DA12 DA15 DA16 EA02 EA04 EA06 EA07 EA08 EA11 FA09 FA20 GA01 4M118 AA10 AB01 BA06 CA03 CA14 CA32 CA35 CB07 FB07 HA10 GD07 HA09 FC09 GA02 GA09 FC02 GA10 GA02 FC09 GA02 GB04 GJ10 GL04 GL16 GV08

Claims (32)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも1つの素子が配置された複数
のセル領域を有する本体基板と、 上記本体基板上に載置されたキャップ体と、 上記複数のセル領域のうち少なくとも1つのセル領域の
上記素子が配置された部位に設けられ、上記本体基板と
上記キャップ体とに囲まれて減圧雰囲気又は不活性ガス
雰囲気に維持された空洞部と、 上記本体基板と上記キャップ体との間に設けられ、上記
空洞部を外部空間から遮断するための環状接合部とを備
えている電子デバイス。
1. A main body substrate having a plurality of cell regions in which at least one element is arranged, a cap body mounted on the main body substrate, and at least one cell region of the plurality of cell regions. A cavity provided in a region where the element is arranged, surrounded by the main body substrate and the cap body and maintained in a reduced pressure atmosphere or an inert gas atmosphere, and provided between the main body substrate and the cap body. An electronic device comprising: an annular joint portion for blocking the cavity from an external space.
【請求項2】 請求項1に記載の電子デバイスにおい
て、 上記本体基板の上に形成され、上記素子を囲む第1の環
状膜と、 上記キャップ体の上に形成された第2の環状膜とをさら
に備え、 上記環状接合部は、上記第1及び第2の環状膜との間に
形成されていることを特徴とする電子デバイス。
2. The electronic device according to claim 1, wherein a first annular film formed on the body substrate and surrounding the element, and a second annular film formed on the cap body. The electronic device, further comprising: the annular joint portion formed between the first and second annular films.
【請求項3】 請求項2に記載の電子デバイスにおい
て、 上記第1,第2の環状膜の材料は、Al,In,Cu,
Au,Ag,Ti,W,Co,Ta,Al−Cu合金,
酸化膜のうち少なくともいずれか1つから選ばれる材料
であることを特徴とする電子デバイス。
3. The electronic device according to claim 2, wherein the material of the first and second annular films is Al, In, Cu,
Au, Ag, Ti, W, Co, Ta, Al-Cu alloy,
An electronic device comprising a material selected from at least one of oxide films.
【請求項4】 請求項3に記載の電子デバイスにおい
て、 上記第1,第2の環状膜の材料は、互いに同一の材料で
あることを特徴とする電子デバイス。
4. The electronic device according to claim 3, wherein the materials of the first and second annular films are the same as each other.
【請求項5】 請求項1〜4のうちいずれか1つに記載
の電子デバイスにおいて、 上記本体基板は、半導体によって構成されており、 上記本体基板上の上記素子と外部回路とは、上記本体基
板内に上記環状接合部を横断して形成された不純物拡散
層を介して互いに電気的に接続されていることを特徴と
する電子デバイス。
5. The electronic device according to claim 1, wherein the body substrate is made of a semiconductor, and the element and the external circuit on the body substrate are the body. An electronic device, wherein the electronic devices are electrically connected to each other via an impurity diffusion layer formed in the substrate across the annular junction.
【請求項6】 請求項1〜5のうちいずれか1つに記載
の電子デバイスにおいて、 上記キャップ体には、上記空洞部を形成する凹部と、該
凹部を囲む筒部とが設けられており、 上記本体基板には、上記筒部に係合する係合部が設けら
れていることを特徴とする電子デバイス。
6. The electronic device according to claim 1, wherein the cap body is provided with a concave portion that forms the hollow portion and a cylindrical portion that surrounds the concave portion. The electronic device, wherein the main body substrate is provided with an engaging portion that engages with the tubular portion.
【請求項7】 請求項1〜6のうちいずれか1つに記載
の電子デバイスにおいて、 上記電子デバイスは、赤外線センサ,圧力センサ,加速
度センサ及び真空トランジスタのうちいずれか1つから
選ばれた素子であることを特徴とする電子デバイス。
7. The electronic device according to claim 1, wherein the electronic device is an element selected from an infrared sensor, a pressure sensor, an acceleration sensor and a vacuum transistor. An electronic device characterized by:
【請求項8】 請求項7に記載の電子デバイスにおい
て、 上記電子デバイスは、赤外線センサであり、 上記本体基板に設けられた素子は、熱電変換素子である
ことを特徴とする電子デバイス。
8. The electronic device according to claim 7, wherein the electronic device is an infrared sensor, and the element provided on the main body substrate is a thermoelectric conversion element.
【請求項9】 請求項8に記載の電子デバイスにおい
て、 上記キャップ体は、Si基板と、該Si基板の上に設け
られた1.1eVよりも小さいバンドギャップを有する
半導体層とを有することを特徴とする電子デバイス。
9. The electronic device according to claim 8, wherein the cap body has a Si substrate, and a semiconductor layer provided on the Si substrate and having a bandgap smaller than 1.1 eV. Characterized electronic device.
【請求項10】 請求項8又は9に記載の電子デバイス
において、 上記キャップ体の最上層は、フレネルレンズとなる回折
パターンが形成されたSi層により構成されていること
を特徴とする電子デバイス。
10. The electronic device according to claim 8 or 9, wherein the uppermost layer of the cap body is formed of a Si layer on which a diffraction pattern serving as a Fresnel lens is formed.
【請求項11】 請求項7に記載の電子デバイスにおい
て、 上記電子デバイスは、熱電変換素子と、上記熱電変換素
子を支持するための支持部材と、上記支持部材の下方に
形成された第2の空洞部とを有する赤外線検出用センサ
であることを特徴とする電子デバイス。
11. The electronic device according to claim 7, wherein the electronic device includes a thermoelectric conversion element, a support member for supporting the thermoelectric conversion element, and a second member formed below the support member. An electronic device, which is an infrared detection sensor having a cavity.
【請求項12】 請求項11に記載の電子デバイスにお
いて、 上記第2の空洞部内は、上記支持部材から延びる柱又は
壁が設けられていないことを特徴とする電子デバイス。
12. The electronic device according to claim 11, wherein a pillar or a wall extending from the supporting member is not provided inside the second cavity.
【請求項13】 請求項11又は12に記載の電子デバ
イスにおいて、 上記第2の空洞部は、上記空洞部に連通されていること
を特徴とする電子デバイス。
13. The electronic device according to claim 11, wherein the second hollow portion is communicated with the hollow portion.
【請求項14】 請求項1〜13のうちいずれか1つに
記載の電子デバイスにおいて、 上記環状接合部は、上記複数のセル領域を囲むように複
数個設けられていることを特徴とする電子デバイス。
14. The electronic device according to claim 1, wherein a plurality of the annular joint portions are provided so as to surround the plurality of cell regions. device.
【請求項15】 少なくとも1つの素子が配置された複
数のセル領域を有する本体基板と、キャップ用基板を準
備して、上記本体基板及び上記キャップ用基板のうち少
なくともいずれか一方に、上記複数のセル領域のうち少
なくとも1つのセル領域を囲む複数の凹部を形成してお
くステップ(a)と、 上記本体基板と上記キャップ用基板との間に押圧力を加
えることにより、上記本体基板と上記キャップ用基板と
の間に、上記複数の凹部のうち少なくとも一部の凹部が
外部空間から遮断された空洞部として残るように、環状
接合部を形成するステップ(b)とを含む電子デバイス
の製造方法。
15. A body substrate having a plurality of cell regions in which at least one element is arranged and a cap substrate are prepared, and the plurality of body substrates are provided on at least one of the body substrate and the cap substrate. Step (a) of forming a plurality of recesses surrounding at least one cell region of the cell region, and applying a pressing force between the body substrate and the cap substrate, thereby forming the body substrate and the cap. A step (b) of forming an annular joint so that at least a part of the plurality of recesses remains as a cavity that is shielded from the external space between the substrate and the substrate. .
【請求項16】 請求項15に記載の電子デバイスの製
造方法において、 上記ステップ(a)では、上記本体基板,キャップ用基
板にそれぞれ上記凹部を囲む複数の第1,第2の環状膜
を形成しておいて、 上記ステップ(b)では、上記第1,第2の環状膜同士
の間に上記環状接合部を形成することを特徴とする電子
デバイスの製造方法。
16. The method for manufacturing an electronic device according to claim 15, wherein in the step (a), a plurality of first and second annular films surrounding the recess are formed on the main body substrate and the cap substrate, respectively. In the step (b), the method for manufacturing an electronic device is characterized in that the annular joint is formed between the first and second annular films.
【請求項17】 請求項15又は16に記載の電子デバ
イスの製造方法において、 上記ステップ(b)は、水素結合又は金属結合を利用し
た接合、あるいは常温接合により行なわれることを特徴
とする電子デバイスの製造方法。
17. The method for manufacturing an electronic device according to claim 15, wherein the step (b) is performed by bonding using hydrogen bond or metal bond, or room temperature bonding. Manufacturing method.
【請求項18】 請求項16又は17に記載の電子デバ
イスの製造方法において、 上記ステップ(a)は、第1,第2の環状膜の材料とし
て、In,Cu,Al,Au,Ag,Ti,W,Co,
Ta,Al−Cu合金,酸化膜のうち少なくともいずれ
か1つから選ばれる材料を用いて行なわれることを特徴
とする電子デバイスの製造方法。
18. The method of manufacturing an electronic device according to claim 16, wherein in the step (a), In, Cu, Al, Au, Ag and Ti are used as materials for the first and second annular films. , W, Co,
A method of manufacturing an electronic device, which is performed using a material selected from at least one of Ta, an Al-Cu alloy, and an oxide film.
【請求項19】 請求項18に記載の電子デバイスの製
造方法において、 上記第1,第2の環状膜の材料として、互いに同一の材
料を用いることを特徴とする電子デバイスの製造方法。
19. The method of manufacturing an electronic device according to claim 18, wherein the same materials are used as the materials of the first and second annular films.
【請求項20】 請求項15〜19のうちいずれか1つ
に記載の電子デバイスの製造方法において、 上記ステップ(b)は、上記本体基板及び上記キャップ
基板を450℃以上に加熱せずに行なわれることを特徴
とする電子デバイスの製造方法。
20. The method of manufacturing an electronic device according to claim 15, wherein the step (b) is performed without heating the main body substrate and the cap substrate to 450 ° C. or higher. And a method for manufacturing an electronic device.
【請求項21】 請求項15〜20のうちいずれか1つ
に記載の電子デバイスの製造方法において、 上記ステップ(a)では、上記キャップ用基板に、上記
キャップ用基板を複数の領域に区画するスリットを形成
しておくことを特徴とする電子デバイスの製造方法。
21. The method of manufacturing an electronic device according to claim 15, wherein in step (a), the cap substrate is divided into a plurality of regions. A method of manufacturing an electronic device, comprising forming a slit.
【請求項22】 請求項16に記載の電子デバイスの製
造方法において、 上記ステップ(a)では、上記キャップ用基板に上記各
第2の環状膜に囲まれる凹部と、該凹部を囲む複数の筒
部とを形成することを特徴とする電子デバイスの製造方
法。
22. The method of manufacturing an electronic device according to claim 16, wherein in the step (a), a recess surrounded by the second annular films is formed on the cap substrate, and a plurality of cylinders surrounding the recess. And a method for manufacturing an electronic device.
【請求項23】 請求項22に記載の電子デバイスの製
造方法において、 上記ステップ(a)では、上記本体基板に上記キャップ
用基板の筒部に係合する係合部を形成することを特徴と
する電子デバイスの製造方法。
23. The method of manufacturing an electronic device according to claim 22, wherein in the step (a), an engaging portion that engages with a tubular portion of the cap substrate is formed in the main body substrate. Electronic device manufacturing method.
【請求項24】 請求項15〜23のうちいずれか1つ
に記載の電子デバイスの製造方法において、 上記ステップ(b)は、減圧雰囲気中、又は不活性ガス
雰囲気中で行なわれることを特徴とする電子デバイスの
製造方法。
24. The method of manufacturing an electronic device according to claim 15, wherein the step (b) is performed in a reduced pressure atmosphere or an inert gas atmosphere. Electronic device manufacturing method.
【請求項25】 請求項24記載の電子デバイスの製造
方法において、 上記ステップ(b)は、10-4Paよりも高圧の減圧雰
囲気中で行なわれることを特徴とする電子デバイスの製
造方法。
25. The method of manufacturing an electronic device according to claim 24, wherein the step (b) is performed in a reduced pressure atmosphere having a pressure higher than 10 −4 Pa.
【請求項26】 請求項15〜25のうちいずれか1つ
に記載の電子デバイスの製造方法において、 上記ステップ(b)の後に、上記本体基板を各セルごと
に分割するステップをさらに含むこと特徴とする電子デ
バイスの製造方法。
26. The method of manufacturing an electronic device according to claim 15, further comprising a step of dividing the main body substrate into cells, after the step (b). And a method for manufacturing an electronic device.
【請求項27】 少なくとも1つの素子が配置された複
数のセル領域を有する本体基板と、キャップ用基板とを
準備して、上記本体基板と上記キャップ用基板との少な
くとも一方に上記複数のセル領域を囲む凹部を形成して
おくステップ(a)と、 上記本体基板と上記キャップ用基板との間に押圧力を加
え、水素結合又は金属結合を利用した接合、あるいは常
温接合により環状接合部を形成するステップ(b)とを
含み、 上記ステップ(b)では、上記複数のセル領域に上記凹
部の少なくとも一部が外部空間と遮断された空洞部とし
て残るように、上記環状接合部を形成することを特徴と
する電子デバイスの製造方法。
27. A body substrate having a plurality of cell regions in which at least one element is arranged and a cap substrate are prepared, and the plurality of cell regions are provided on at least one of the body substrate and the cap substrate. (A) for forming a recess surrounding the substrate, and pressing force is applied between the main body substrate and the cap substrate to form a ring-shaped joint by hydrogen bonding or metal bonding or room temperature bonding. In the step (b), the annular joint is formed such that at least a part of the recess remains in the plurality of cell regions as a cavity that is shielded from an external space. And a method for manufacturing an electronic device.
【請求項28】 請求項27に記載の電子デバイスの製
造方法において、 上記ステップ(a)では、上記本体基板には複数のセル
領域を囲む第1の環状膜を形成し、上記キャップ用基板
には上記第1の環状膜とほぼ同じパターンを有する第2
の環状膜を形成することを特徴とする電子デバイスの製
造方法。
28. The method of manufacturing an electronic device according to claim 27, wherein in the step (a), a first annular film surrounding a plurality of cell regions is formed on the body substrate, and the cap substrate is formed. A second ring having substantially the same pattern as that of the first annular film
A method for manufacturing an electronic device, comprising forming the annular film of
【請求項29】 請求項28に記載の電子デバイスの製
造方法において、 上記ステップ(a)は、第1,第2の環状膜の材料とし
て、In,Cu,Al,Au,Ag,Ti,W,Co,
Ta,Al−Cu合金,酸化膜のうち少なくともいずれ
か1つから選ばれる材料を用いて行なわれることを特徴
とする電子デバイスの製造方法。
29. The method of manufacturing an electronic device according to claim 28, wherein in the step (a), In, Cu, Al, Au, Ag, Ti, W are used as materials for the first and second annular films. , Co,
A method of manufacturing an electronic device, which is performed using a material selected from at least one of Ta, an Al-Cu alloy, and an oxide film.
【請求項30】 請求項29に記載の電子デバイスの製
造方法において、 上記第1,第2の環状膜の材料として、互いに同一の材
料を用いることを特徴とする電子デバイスの製造方法。
30. The method of manufacturing an electronic device according to claim 29, wherein the same material is used as the material of the first and second annular films.
【請求項31】 請求項27〜30のうちいずれか1つ
に記載の電子デバイスの製造方法において、 上記ステップ(b)は、上記本体基板及び上記キャップ
基板を450℃以上に加熱せずに行なわれることを特徴
とする電子デバイスの製造方法。
31. The method of manufacturing an electronic device according to claim 27, wherein the step (b) is performed without heating the main body substrate and the cap substrate to 450 ° C. or higher. And a method for manufacturing an electronic device.
【請求項32】 請求項27〜31のうちいずれか1つ
に記載の電子デバイスの製造方法において、 上記ステップ(a)は、上記第1,第2の環状膜によ
り、1つの電子デバイスに配置されるすべてのセル領域
を囲むように行なわれることを特徴とする電子デバイス
の製造方法。
32. The method of manufacturing an electronic device according to claim 27, wherein the step (a) is arranged in one electronic device by the first and second annular films. And a method for manufacturing an electronic device, which is performed so as to surround all of the cell regions to be processed.
JP2002161816A 2001-06-11 2002-06-03 Electronic device Expired - Lifetime JP3519720B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002161816A JP3519720B2 (en) 2001-06-11 2002-06-03 Electronic device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001176184 2001-06-11
JP2001-176184 2001-06-11
JP2002161816A JP3519720B2 (en) 2001-06-11 2002-06-03 Electronic device

Publications (2)

Publication Number Publication Date
JP2003100919A true JP2003100919A (en) 2003-04-04
JP3519720B2 JP3519720B2 (en) 2004-04-19

Family

ID=26616724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002161816A Expired - Lifetime JP3519720B2 (en) 2001-06-11 2002-06-03 Electronic device

Country Status (1)

Country Link
JP (1) JP3519720B2 (en)

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191556A (en) * 2003-12-02 2005-07-14 Bondotekku:Kk Method and apparatus for gas-filled gold bonding
JP2006331050A (en) * 2005-05-26 2006-12-07 Hochiki Corp Flame detector
WO2007061054A1 (en) * 2005-11-25 2007-05-31 Matsushita Electric Works, Ltd. Wafer level package structure and sensor device obtained from such package structure
WO2007061056A1 (en) * 2005-11-25 2007-05-31 Matsushita Electric Works, Ltd. Sensor device and method for manufacturing same
WO2007061047A1 (en) * 2005-11-25 2007-05-31 Matsushita Electric Works, Ltd. Wafer level package structure and method for manufacturing same
WO2007061059A1 (en) * 2005-11-25 2007-05-31 Matsushita Electric Works, Ltd. Sensor device and method for manufacturing same
JP2007147408A (en) * 2005-11-25 2007-06-14 Matsushita Electric Works Ltd Sensor element
JP2007192792A (en) * 2005-12-22 2007-08-02 Matsushita Electric Works Ltd Sensor element
JP2008524836A (en) * 2004-12-20 2008-07-10 ユナイテッド モノリシック セミコンダクターズ エスアーエス Small microwave package and method of manufacturing the package
JP2008528987A (en) * 2005-01-26 2008-07-31 アナログ・デバイシズ・インコーポレーテッド Sensor
JP2008292311A (en) * 2007-05-24 2008-12-04 Panasonic Electric Works Co Ltd Sensor device and method for manufacturing the same
JP2008292312A (en) * 2007-05-24 2008-12-04 Panasonic Electric Works Co Ltd Sensor apparatus
JP2008292310A (en) * 2007-05-24 2008-12-04 Panasonic Electric Works Co Ltd Sensor device and method for manufacturing the same
JP2010507083A (en) * 2006-10-20 2010-03-04 アナログ・デバイシズ・インコーポレーテッド Sensor with reference sensing element
JP2010528300A (en) * 2007-05-29 2010-08-19 ピレオス エルテーデー Device for detecting thermal radiation having a film structure, method for producing and using the device
JP2010528301A (en) * 2007-05-29 2010-08-19 ピレオス エルテーデー Device for detecting thermal radiation having a sandwich structure, method of manufacturing and using the device
JP2010199507A (en) * 2009-02-27 2010-09-09 Fujitsu Ltd Packaged device and producing method of packaged device
JP2012079975A (en) * 2010-10-04 2012-04-19 Sony Corp Light-receiving element, semiconductor device, electronic apparatus, and method of manufacturing light-receiving element and semiconductor device
JP2012147007A (en) * 2003-09-15 2012-08-02 Nuvotronics Llc Device package and methods for fabrication and test thereof
JP2013506309A (en) * 2009-09-29 2013-02-21 シーメンス アクチエンゲゼルシヤフト Thermoelectric energy converter having a three-dimensional microstructure, method of manufacturing the energy converter, and method of using the energy converter
JP2014057399A (en) * 2012-09-11 2014-03-27 Kyocera Corp Power generation device and power generation system
JP2015052535A (en) * 2013-09-06 2015-03-19 キヤノン株式会社 Radiation detection device, method for manufacturing the same, and radiation detection system
US9321627B2 (en) 2014-03-18 2016-04-26 Seiko Epson Corporation Electronic device, electronic module, electronic apparatus, and moving object
JP2016526155A (en) * 2013-05-08 2016-09-01 アーエムエス アクチエンゲゼルシャフトams AG Integrated imaging device for infrared and manufacturing method thereof
US9829505B2 (en) 2014-03-18 2017-11-28 Seiko Epson Corporation Electronic device, electronic apparatus, and moving object
JP2019029752A (en) * 2017-07-27 2019-02-21 大日本印刷株式会社 Wafer cap, far infrared ray sensor, far infrared ray detection device, and cap
WO2019171488A1 (en) * 2018-03-07 2019-09-12 Tdk株式会社 Electromagnetic wave sensor
JP2019174267A (en) * 2018-03-28 2019-10-10 セイコーインスツル株式会社 Infrared sensor and manufacturing method for infrared sensor
JP2019174271A (en) * 2018-03-28 2019-10-10 セイコーインスツル株式会社 Infrared sensor and manufacturing method for infrared sensor

Cited By (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012147007A (en) * 2003-09-15 2012-08-02 Nuvotronics Llc Device package and methods for fabrication and test thereof
JP2005191556A (en) * 2003-12-02 2005-07-14 Bondotekku:Kk Method and apparatus for gas-filled gold bonding
JP2008524836A (en) * 2004-12-20 2008-07-10 ユナイテッド モノリシック セミコンダクターズ エスアーエス Small microwave package and method of manufacturing the package
JP4794569B2 (en) * 2004-12-20 2011-10-19 ユナイテッド モノリシック セミコンダクターズ エスアーエス Small microwave package and method of manufacturing the package
JP2008528987A (en) * 2005-01-26 2008-07-31 アナログ・デバイシズ・インコーポレーテッド Sensor
JP2006331050A (en) * 2005-05-26 2006-12-07 Hochiki Corp Flame detector
WO2007061054A1 (en) * 2005-11-25 2007-05-31 Matsushita Electric Works, Ltd. Wafer level package structure and sensor device obtained from such package structure
WO2007061059A1 (en) * 2005-11-25 2007-05-31 Matsushita Electric Works, Ltd. Sensor device and method for manufacturing same
JP2007147408A (en) * 2005-11-25 2007-06-14 Matsushita Electric Works Ltd Sensor element
US8026594B2 (en) 2005-11-25 2011-09-27 Panasonic Electric Works Co., Ltd. Sensor device and production method therefor
WO2007061062A1 (en) * 2005-11-25 2007-05-31 Matsushita Electric Works, Ltd. Method for manufacturing wafer level package structure
WO2007061056A1 (en) * 2005-11-25 2007-05-31 Matsushita Electric Works, Ltd. Sensor device and method for manufacturing same
WO2007061047A1 (en) * 2005-11-25 2007-05-31 Matsushita Electric Works, Ltd. Wafer level package structure and method for manufacturing same
US8080869B2 (en) 2005-11-25 2011-12-20 Panasonic Electric Works Co., Ltd. Wafer level package structure and production method therefor
US8067769B2 (en) 2005-11-25 2011-11-29 Panasonic Electric Works Co., Ltd. Wafer level package structure, and sensor device obtained from the same package structure
US7674638B2 (en) 2005-11-25 2010-03-09 Panasonic Electric Works Co., Ltd. Sensor device and production method therefor
JP2007192792A (en) * 2005-12-22 2007-08-02 Matsushita Electric Works Ltd Sensor element
JP2010507083A (en) * 2006-10-20 2010-03-04 アナログ・デバイシズ・インコーポレーテッド Sensor with reference sensing element
JP2008292311A (en) * 2007-05-24 2008-12-04 Panasonic Electric Works Co Ltd Sensor device and method for manufacturing the same
JP2008292310A (en) * 2007-05-24 2008-12-04 Panasonic Electric Works Co Ltd Sensor device and method for manufacturing the same
JP2008292312A (en) * 2007-05-24 2008-12-04 Panasonic Electric Works Co Ltd Sensor apparatus
JP2010528300A (en) * 2007-05-29 2010-08-19 ピレオス エルテーデー Device for detecting thermal radiation having a film structure, method for producing and using the device
JP2010528301A (en) * 2007-05-29 2010-08-19 ピレオス エルテーデー Device for detecting thermal radiation having a sandwich structure, method of manufacturing and using the device
US9279730B2 (en) 2007-05-29 2016-03-08 Pyreos, Ltd. Device having a membrane structure for detecting thermal radiation, and method for production thereof
KR101612400B1 (en) * 2007-05-29 2016-04-14 파이레오스 엘티디. Device having a membrane structure for detecting thermal radiation, method of production and use of the device
JP2010199507A (en) * 2009-02-27 2010-09-09 Fujitsu Ltd Packaged device and producing method of packaged device
JP2013506309A (en) * 2009-09-29 2013-02-21 シーメンス アクチエンゲゼルシヤフト Thermoelectric energy converter having a three-dimensional microstructure, method of manufacturing the energy converter, and method of using the energy converter
JP2012079975A (en) * 2010-10-04 2012-04-19 Sony Corp Light-receiving element, semiconductor device, electronic apparatus, and method of manufacturing light-receiving element and semiconductor device
JP2014057399A (en) * 2012-09-11 2014-03-27 Kyocera Corp Power generation device and power generation system
JP2016526155A (en) * 2013-05-08 2016-09-01 アーエムエス アクチエンゲゼルシャフトams AG Integrated imaging device for infrared and manufacturing method thereof
JP2015052535A (en) * 2013-09-06 2015-03-19 キヤノン株式会社 Radiation detection device, method for manufacturing the same, and radiation detection system
US9829505B2 (en) 2014-03-18 2017-11-28 Seiko Epson Corporation Electronic device, electronic apparatus, and moving object
US9321627B2 (en) 2014-03-18 2016-04-26 Seiko Epson Corporation Electronic device, electronic module, electronic apparatus, and moving object
JP2019029752A (en) * 2017-07-27 2019-02-21 大日本印刷株式会社 Wafer cap, far infrared ray sensor, far infrared ray detection device, and cap
JP7027714B2 (en) 2017-07-27 2022-03-02 大日本印刷株式会社 Wafer cap, far infrared sensor, far infrared detector, cap
WO2019171488A1 (en) * 2018-03-07 2019-09-12 Tdk株式会社 Electromagnetic wave sensor
JPWO2019171488A1 (en) * 2018-03-07 2021-03-11 Tdk株式会社 Electromagnetic wave sensor
US11243118B2 (en) 2018-03-07 2022-02-08 Tdk Corporation Electromagnetic wave sensor
JP7188436B2 (en) 2018-03-07 2022-12-13 Tdk株式会社 electromagnetic wave sensor
JP2019174267A (en) * 2018-03-28 2019-10-10 セイコーインスツル株式会社 Infrared sensor and manufacturing method for infrared sensor
JP2019174271A (en) * 2018-03-28 2019-10-10 セイコーインスツル株式会社 Infrared sensor and manufacturing method for infrared sensor
JP7026553B2 (en) 2018-03-28 2022-02-28 セイコーインスツル株式会社 Manufacturing method of infrared sensor and infrared sensor
JP7112866B2 (en) 2018-03-28 2022-08-04 セイコーインスツル株式会社 Infrared sensor and method for manufacturing infrared sensor

Also Published As

Publication number Publication date
JP3519720B2 (en) 2004-04-19

Similar Documents

Publication Publication Date Title
JP3519720B2 (en) Electronic device
US6965107B2 (en) Semiconductor-based encapsulated infrared sensor and electronic device
US5895233A (en) Integrated silicon vacuum micropackage for infrared devices
KR101931010B1 (en) Hermetically sealed package having stress reducing layer
US20040053435A1 (en) Electronic device and method for fabricating the electronic device
US7396478B2 (en) Multiple internal seal ring micro-electro-mechanical system vacuum packaging method
US10883804B2 (en) Infra-red device
CN102893401A (en) Focal plane array and method for manufacturing same
JP2001326367A (en) Sensor and method for manufacturing the same
JP7394060B2 (en) infrared device
JP3731750B2 (en) Infrared sensor manufacturing method
JP3782095B2 (en) Infrared sensor manufacturing method
JP2003017672A (en) Electronic device, manufacturing method therefor, camera, and vehicle
CN102884628A (en) Focal plane array and method for manufacturing the same
JP4200213B2 (en) Wide energy range radiation detector
CN212539430U (en) Heterogeneous integrated thermal infrared sensing element and thermal infrared sensor
US20220283034A1 (en) Method for Producing a Thermal Infrared Sensor Array in a Vacuum-Filled Wafer-Level Housing
JP2005030871A (en) Method of manufacturing infrared sensor
JP2012173156A (en) Infrared sensor module
US20210048345A1 (en) Heterogeneously integrated thermal infrared sensing member and thermal infrared sensor
CN111556958B (en) Infrared device
JPH07306093A (en) Pyroelectric sensor

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040129

R150 Certificate of patent or registration of utility model

Ref document number: 3519720

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 10

EXPY Cancellation because of completion of term