JP2003098976A - Electrooptical device and its manufacturing method - Google Patents

Electrooptical device and its manufacturing method

Info

Publication number
JP2003098976A
JP2003098976A JP2001287398A JP2001287398A JP2003098976A JP 2003098976 A JP2003098976 A JP 2003098976A JP 2001287398 A JP2001287398 A JP 2001287398A JP 2001287398 A JP2001287398 A JP 2001287398A JP 2003098976 A JP2003098976 A JP 2003098976A
Authority
JP
Japan
Prior art keywords
electro
film
optical device
transparent electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001287398A
Other languages
Japanese (ja)
Inventor
Katsuya Ide
勝也 井出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001287398A priority Critical patent/JP2003098976A/en
Publication of JP2003098976A publication Critical patent/JP2003098976A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an electrooptical device which is suitably used for a portable telephone and a mobile computer or the like, can improve the reflectivity without changing the area of a pixel region, is superior in optical characteristics and low in cost, and to provide a manufacturing method of the device. SOLUTION: The device is made by laminating a pair of substrates which are arranged opposedly to each other while enclosing and holding electrooptical materials, a reflection plate 8 which is formed on the electrooptical material side of a glass substrate 10' of a TFT substrate side of the pair of the substrates and reflects incident light beams from a glass substrate 20' side of an opposing substrate side of the pair of the substrates and a transparent electrode 9 which is formed on the top layer side of the plate 8. The plate 8 and the electrode 9 are laminated while tip parts 8a and 9a of the respective forming regions are matched with each other.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電気光学装置に関
する。さらに詳しくは、携帯電話機、モバイルコンピュ
ータ等に好適に用いられる、画素領域の面積を変えるこ
となしに反射率を向上させることができるとともに、光
学特性に優れ、さらに低コストの電気光学装置及びその
製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electro-optical device. More specifically, the electro-optical device suitable for use in mobile phones, mobile computers, etc., which can improve the reflectance without changing the area of the pixel region, has excellent optical characteristics, and is low in cost, and the manufacturing thereof. Regarding the method.

【0002】[0002]

【従来の技術】電気光学装置(例えば、液晶表示装置、
EL発光表示装置等)は、携帯電話機、モバイルコンピ
ュータ等の各種機器の直視型の表示装置として広く用い
られている。図18は、このような電気光学装置のう
ち、例えば、アクティブマトリクス型で、反射型の液晶
表示装置の1画素部分を模式的に示す説明図で、図18
(A)は、平面図、図18(B)は、そのE−E’線に
おける断面図である。図19は、アクティブマトリクス
型で、半透過、半反射型の液晶表示装置の1画素部分を
模式的に示す説明図で、図19(A)は、平面図、図1
9(B)は、そのF−F’線における断面図である。図
18及び図19に示すように、対向配置されたTFTア
レイ基板110と対向基板120とがシール材(図示せ
ず)で貼り合わされているとともに、基板間のシール材
で区画された領域内に電気光学物質としての液晶50が
封入、保持されている。
2. Description of the Related Art Electro-optical devices (for example, liquid crystal display devices,
EL light-emitting display devices and the like) are widely used as direct-view display devices for various devices such as mobile phones and mobile computers. FIG. 18 is an explanatory diagram schematically showing, for example, one pixel portion of an active matrix type reflective liquid crystal display device among such electro-optical devices.
18A is a plan view, and FIG. 18B is a sectional view taken along the line EE ′. FIG. 19 is an explanatory view schematically showing one pixel portion of an active matrix type semi-transmissive / semi-reflective liquid crystal display device. FIG. 19 (A) is a plan view and FIG.
9B is a cross-sectional view taken along the line FF ′. As shown in FIGS. 18 and 19, the TFT array substrate 110 and the counter substrate 120, which are opposed to each other, are attached to each other with a sealant (not shown), and the TFT array substrate 110 and the counter substrate 120 are disposed in a region defined by the sealant between the substrates. A liquid crystal 50 as an electro-optical substance is enclosed and held.

【0003】また、図18(A)、(B)に示すよう
に、TFTアレイ基板110に形成された凹凸を有する
凹凸層107の上に、対向基板120の側から入射して
きた外光を対向基板120の方向に反射するための、凹
凸層107の凹凸に対応した表面凹凸形状108bを有
する反射板108、及び反射板108の全体を覆うよう
に、かつ反射板108の端部108aよりも広い領域を
形成するように透明電極109(その端部109a)が
形成されている。凹凸を形成するために凹凸形成層11
3を感光性樹脂膜により形成するとともに、凹凸形成層
113の上層側には、凹凸のエッジを滑らかにするた
め、凹凸層107が形成されている。また透明電極10
9の上には配向膜112が形成される。このような構成
によって、対向基板120側から入射した光をTFTア
レイ基板110の反射板8で反射し、対向基板120側
から出射した光によって画像を表示する(反射モー
ド)。
As shown in FIGS. 18 (A) and 18 (B), the outside light incident from the counter substrate 120 side is opposed to the uneven layer 107 having unevenness formed on the TFT array substrate 110. The reflection plate 108 having a surface uneven shape 108b corresponding to the unevenness of the uneven layer 107 for reflecting in the direction of the substrate 120, and wider than the end portion 108a of the reflection plate 108 so as to cover the entire reflection plate 108. The transparent electrode 109 (its end portion 109a) is formed so as to form a region. Concavo-convex forming layer 11 for forming concavo-convex
3 is formed of a photosensitive resin film, and an uneven layer 107 is formed on the upper surface of the uneven forming layer 113 to smooth the edges of the unevenness. In addition, the transparent electrode 10
An alignment film 112 is formed on the substrate 9. With such a configuration, light incident from the counter substrate 120 side is reflected by the reflector 8 of the TFT array substrate 110, and an image is displayed by the light emitted from the counter substrate 120 side (reflection mode).

【0004】また、図19(A)、(B)に示すよう
に、半透過、半反射型の場合、上述の反射モードで画像
を表示することに加え、反射板108には、反射板10
8を形成しない部分である透過窓103が備えられてお
り、この透過窓103からバックライト(図示せず)か
らの光を透過させて画像を表示する(透過モード)こと
もできる。
Further, as shown in FIGS. 19A and 19B, in the case of the semi-transmissive / semi-reflective type, in addition to displaying an image in the above-mentioned reflection mode, the reflection plate 108 has a reflection plate 10.
A transparent window 103, which is a portion not forming 8 is provided, and light from a backlight (not shown) can be transmitted through this transparent window 103 to display an image (transmissive mode).

【0005】[0005]

【発明が解決しようとする課題】このような構成の液晶
表示装置は、図18及び図19に示すように、透明電極
109(その端部109a)が反射板108(その端部
108a)よりも広い領域を形成するように形成され、
反射板108の形成領域が透明電極109に比べ狭いた
め、十分な反射率を確保することができないという問題
があった。
In the liquid crystal display device having such a configuration, as shown in FIGS. 18 and 19, the transparent electrode 109 (its end portion 109a) is more than the reflection plate 108 (its end portion 108a). Formed to form a large area,
Since the formation area of the reflection plate 108 is smaller than that of the transparent electrode 109, there is a problem that sufficient reflectance cannot be secured.

【0006】また、反射板108と透明電極109との
形成領域がそれぞれ異なるため、反射板108と透明電
極109とをそれぞれ別個にパターニングする必要があ
り、コストが増大するという問題があった。
Further, since the reflection plate 108 and the transparent electrode 109 are formed in different regions, it is necessary to separately pattern the reflection plate 108 and the transparent electrode 109, which causes a problem of increased cost.

【0007】本発明は、上述の問題に鑑みてなされたも
のであって、画素領域の面積を変えることなしに反射率
を向上させることができるとともに、光学特性に優れ、
さらに低コストの電気光学装置及びその製造方法を提供
することを目的とする。
The present invention has been made in view of the above-mentioned problems, and it is possible to improve the reflectance without changing the area of the pixel region and to have excellent optical characteristics.
It is another object of the present invention to provide a low cost electro-optical device and a manufacturing method thereof.

【0008】[0008]

【課題を解決するための手段】上述の目的を達成するた
めに、本発明の電気光学装置は、電気光学物質を封入、
保持して対向配置された一対の基板と、前記一対の基板
のうちの一方の基板の前記電気光学物質側に形成され、
前記一対の基板のうちの他方の基板側からの入射光を反
射する反射板と、前記反射板の上層側に形成された透明
電極とを積層して備えた電気光学装置であって、前記反
射板と前記透明電極とが、それぞれの形成領域の端部を
一致させた状態で積層されてなることを特徴とする。
In order to achieve the above-mentioned object, an electro-optical device of the present invention encloses an electro-optical material,
A pair of substrates arranged to be opposed to each other, and formed on the electro-optical substance side of one of the pair of substrates,
An electro-optical device comprising a reflective plate that reflects incident light from the other substrate side of the pair of substrates, and a transparent electrode that is formed on the upper layer side of the reflective plate, which are laminated together. It is characterized in that the plate and the transparent electrode are laminated in such a manner that the ends of the respective formation regions are aligned with each other.

【0009】このように構成することによって、画素領
域の面積を変えることなしに電気光学装置の反射率を向
上させることができる。
With this structure, the reflectance of the electro-optical device can be improved without changing the area of the pixel region.

【0010】また、本発明の電気光学装置は、前記反射
板が、前記一方の基板上に形成された、表面に凹凸を有
する凹凸層の上に形成され、前記反射板の前記表面凹凸
形状が、前記凹凸層の凹凸に対応した形状を有してなる
ことが好ましい。
Further, in the electro-optical device of the present invention, the reflection plate is formed on a concavo-convex layer having irregularities on the surface formed on the one substrate, and the surface irregularity shape of the reflection plate is It is preferable to have a shape corresponding to the unevenness of the uneven layer.

【0011】このように構成することによって、電気光
学装置の光学特性を向上させることができる。
With this structure, the optical characteristics of the electro-optical device can be improved.

【0012】また、本発明の電気光学装置は、前記反射
板が、アルミニウムや銀、もしくはその合金、又はチタ
ン、窒化チタン、モリブデン、タンタル等との積層膜か
ら構成されたものであることが好ましく、また、前記透
明電極が、ITO(Indium Tin Oxid
e)膜から構成されたものであることが好ましい。
Further, in the electro-optical device of the present invention, it is preferable that the reflector is composed of a laminated film of aluminum, silver, or an alloy thereof, or titanium, titanium nitride, molybdenum, tantalum, or the like. In addition, the transparent electrode is made of ITO (Indium Tin Oxid).
e) It is preferably composed of a film.

【0013】このように構成することによって、電気光
学装置の光学特性を向上させることができる。
With this structure, the optical characteristics of the electro-optical device can be improved.

【0014】本発明の電気光学装置の製造方法は、電気
光学物質を封入、保持して対向配置した一対の基板のう
ちの、一方の基板の前記電気光学物質側に、前記一対の
基板のうちの他方の基板側からの入射光を反射する反射
板を形成する工程、前記反射板の上に透明電極を形成す
る工程を含む電気光学装置の製造方法であって、前記一
方の基板の前記電気光学物質側に金属膜を積層し、次い
で、前記金属膜の上層側に透明導電性膜を積層し、次い
で、前記金属膜及び前記透明導電性膜の積層体を同時に
それぞれの形成領域の端部が一致するようにパターニン
グして、それぞれの形成領域の端部が一致した所定パタ
ーンの前記反射板及び前記透明電極を同時に形成するこ
とを特徴とする。
According to the method of manufacturing an electro-optical device of the present invention, one of a pair of substrates which are opposed to each other by enclosing and holding an electro-optical substance is provided on one side of the pair of substrates on the electro-optical substance side. A method of manufacturing an electro-optical device, including the step of forming a reflection plate that reflects incident light from the other substrate side, and the step of forming a transparent electrode on the reflection plate. A metal film is laminated on the side of the optical material, then a transparent conductive film is laminated on the upper side of the metal film, and then a laminate of the metal film and the transparent conductive film is simultaneously formed at the end portions of the respective formation regions. Patterning is performed so as to match with each other, and the reflection plate and the transparent electrode are formed at the same time in a predetermined pattern in which ends of respective formation regions match.

【0015】このように構成することによって、画素領
域の面積を変えることなしに電気光学装置の反射率を向
上させるとともに、光学特性に優れた電気光学装置を効
率よくかつ低コストで製造することができる。
With this structure, the reflectance of the electro-optical device can be improved without changing the area of the pixel region, and the electro-optical device having excellent optical characteristics can be efficiently manufactured at low cost. it can.

【0016】この場合、前記一方の基板上に前記金属膜
を積層する前に、前記一方の基板上に凹凸層を形成し、
前記凹凸層の上にその表面形状に対応した入射光を散乱
させることが可能な表面凹凸形状を有する前記金属膜を
積層することが好ましい。
In this case, a concavo-convex layer is formed on the one substrate before laminating the metal film on the one substrate,
It is preferable to stack the metal film having a surface uneven shape capable of scattering incident light corresponding to the surface shape on the uneven layer.

【0017】このように構成することによって、光学特
性を向上させた電気光学装置を効率よく低コストで製造
することができる。
With this structure, an electro-optical device having improved optical characteristics can be efficiently manufactured at low cost.

【0018】また、本発明の電気光学装置の製造方法に
おいては、前記反射板として、アルミニウムや銀、もし
くはその合金、又はチタン、窒化チタン、モリブデン、
タンタル等との積層膜から構成したものを用いることが
好ましく、また前記透明電極として、ITO(Indi
um Tin Oxide)膜から構成したものを用い
ることが好ましい。
In the method of manufacturing an electro-optical device according to the present invention, the reflecting plate may be aluminum, silver, or an alloy thereof, titanium, titanium nitride, molybdenum,
It is preferable to use a film composed of a laminated film of tantalum or the like, and as the transparent electrode, ITO (Indi) is used.
(um tin oxide) film is preferably used.

【0019】[0019]

【発明の実施の形態】以下、本発明の電気光学装置及び
その製造方法の実施の形態を図面を参照しつつ、具体的
に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of an electro-optical device and a method of manufacturing the same according to the present invention will be specifically described below with reference to the drawings.

【0020】[第1の実施の形態] (電気光学装置の基本的な構成)図1は、本発明の電気
光学装置の第1の実施の形態である液晶表示装置を、各
構成要素とともに対向基板の側から見た平面図であり、
図2は、図1のH−H’線における断面図である。図3
は、電気光学装置(液晶表示装置)の画像表示領域にお
いてマトリクス状に形成された複数の画素における各種
素子、配線等の等価回路図である。なお、本実施の形態
の説明に用いた各図においては、各層や各部材を図面上
で認識可能な程度の大きさとするため、各層や各部材毎
に縮尺を異ならしめてある。
[First Embodiment] (Basic Structure of Electro-Optical Device) FIG. 1 shows a liquid crystal display device, which is a first embodiment of the electro-optical device of the present invention, facing each other with respective constituent elements. It is a plan view seen from the substrate side,
FIG. 2 is a sectional view taken along the line HH ′ of FIG. Figure 3
FIG. 4 is an equivalent circuit diagram of various elements, wirings, etc. in a plurality of pixels formed in a matrix in an image display area of an electro-optical device (liquid crystal display device). In each of the drawings used to describe the present embodiment, the scale of each layer and each member is different in order to make each layer and each member recognizable in the drawing.

【0021】図1及び図2において、本実施の形態の電
気光学装置(液晶表示装置)100は、TFTアレイ基
板10(第1の基板)と対向基板20(第2の基板)と
がシール材52によって貼り合わされ、このシール材5
2によって区画された領域(液晶封入領域)内には、電
気光学物質としての液晶50が封入、保持されている。
シール材52の形成領域の内側の領域には、遮光性材料
からなる周辺見切り53が形成されている。シール材5
2の外側の領域には、データ線駆動回路101、及び実
装端子102がTFTアレイ基板10の一辺に沿って形
成されており、この一辺に隣接する2辺に沿って走査線
駆動回路104が形成されている。TFTアレイ基板1
0の残る一辺には、画像表示領域の両側に設けられた走
査線駆動回路104の間を接続するための複数の配線1
05が設けられており、さらに、周辺見切り53の下側
等を利用して、プリチャージ回路や検査回路が設けられ
ることもある。また、対向基板20のコーナー部の少な
くとも1箇所においては、TFTアレイ基板10と対向
基板20との間で電気的導通をとるための基板間導通材
106が配設されている。ここで、図2における符号2
1は対向電極、23は遮光膜、30は画素スイッチング
用のTFTをそれぞれ示す。
1 and 2, in the electro-optical device (liquid crystal display device) 100 of this embodiment, the TFT array substrate 10 (first substrate) and the counter substrate 20 (second substrate) are sealing materials. This sealing material 5 is attached by 52.
A liquid crystal 50 as an electro-optical material is sealed and held in a region (liquid crystal sealed region) divided by 2.
A peripheral partition 53 made of a light-shielding material is formed in a region inside the formation region of the sealing material 52. Seal material 5
In the region outside 2, the data line driving circuit 101 and the mounting terminals 102 are formed along one side of the TFT array substrate 10, and the scanning line driving circuit 104 is formed along two sides adjacent to this side. Has been done. TFT array substrate 1
A plurality of wirings 1 for connecting between the scanning line driving circuits 104 provided on both sides of the image display area are provided on the remaining side of 0.
05 is provided, and further, a precharge circuit or a test circuit may be provided using the lower side of the peripheral parting line 53 or the like. In addition, an inter-substrate conductive material 106 for electrically connecting the TFT array substrate 10 and the counter substrate 20 is provided at least at one corner of the counter substrate 20. Here, reference numeral 2 in FIG.
Reference numeral 1 is a counter electrode, 23 is a light-shielding film, and 30 is a pixel switching TFT.

【0022】なお、データ線駆動回路101及び走査線
駆動回路104をTFTアレイ基板10の上に形成する
代わりに、例えば、駆動用LSIが実装されたTAB
(テープ オートメイテッド ボンディング)基板とT
FTアレイ基板10の周辺部に形成された端子群とを異
方性導電膜を介して電気的及び機械的に接続するように
してもよい。なお、電気光学装置100おいては、使用
する液晶50の種類、すなわち、TN(ツイステッドネ
マティック)モード、STN(スーパーTN)モード等
々の動作モードや、ノーマリホワイトモード/ノーマリ
ブラックモードの別に応じて、偏光フィルム、位相差フ
ィルム、偏光板等が所定の向きに配置されるが、ここで
は図示を省略している。
Instead of forming the data line driving circuit 101 and the scanning line driving circuit 104 on the TFT array substrate 10, for example, a TAB on which a driving LSI is mounted is mounted.
(Tape automated bonding) Substrate and T
You may make it electrically and mechanically connect with the terminal group formed in the peripheral part of FT array substrate 10 through an anisotropic conductive film. In the electro-optical device 100, the type of the liquid crystal 50 to be used, that is, an operation mode such as a TN (twisted nematic) mode and an STN (super TN) mode, and a normally white mode / a normally black mode can be selected. Then, a polarizing film, a retardation film, a polarizing plate, etc. are arranged in a predetermined direction, but they are not shown here.

【0023】また、電気光学装置100をカラー表示用
として構成する場合には、対向基板20において、TF
Tアレイ基板10の後述する各画素電極に対向する領域
に、例えば、赤(R)、緑(G)、青(B)のカラーフ
ィルタをその保護膜とともに形成する。
When the electro-optical device 100 is configured for color display, the TF is formed on the counter substrate 20.
For example, red (R), green (G), and blue (B) color filters are formed together with their protective films in regions of the T-array substrate 10 that face pixel electrodes to be described later.

【0024】このような構造を有する電気光学装置10
0の画像表示領域においては、図3に示すように、複数
の画素100aがマトリクス状に構成されているととも
に、これらの画素100aの各々には、反射板8、透明
電極9及びTFT30が形成されており、画素信号S
1、S2、・・・Snを供給するデータ線6aがTFT
30のソースに電気的に接続されている。データ線6a
に書き込む画素信号S1、S2、・・・Snは、この順
に線順次で(線番号の順番で)供給してもよく、相隣接
する複数のデータ線6a同士に対して、グループ毎に供
給するようにしてもよい。また、TFT30のゲートに
は走査線3aが電気的に接続されており、所定のタイミ
ングで、走査線3aにパルス的に走査信号G1、G2、
・・・Gmをこの順に線順次で(線番号の順番で)印加
するように構成されている。反射板8は、TFT30の
ドレインに電気的に接続されており、スイッチング素子
であるTFT30を一定期間だけオン状態とすることに
より、データ線6aから供給される画素信号S1、S
2、・・・Snを各画素に所定のタイミングで書き込
む。このようにして反射板8を介して液晶に書き込まれ
た所定レベルの画素信号S1、S2、・・・Snは、図
2に示す対向基板20の対向電極21との間で一定期間
保持される。
The electro-optical device 10 having such a structure.
In the image display area of 0, as shown in FIG. 3, a plurality of pixels 100a are arranged in a matrix, and a reflective plate 8, a transparent electrode 9 and a TFT 30 are formed in each of the pixels 100a. The pixel signal S
The data line 6a for supplying 1, S2, ... Sn is a TFT
It is electrically connected to 30 sources. Data line 6a
The pixel signals S1, S2, ..., Sn to be written into may be supplied line-sequentially (in the order of line numbers) in this order, or supplied to each of a plurality of adjacent data lines 6a in groups. You may do it. Further, the scanning line 3a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2, and P2 are pulsed to the scanning line 3a at a predetermined timing.
... Gm is applied in this order line-sequentially (in the order of line numbers). The reflection plate 8 is electrically connected to the drain of the TFT 30, and by turning on the TFT 30 that is a switching element for a certain period, the pixel signals S1 and S supplied from the data line 6a are supplied.
2, ... Sn is written in each pixel at a predetermined timing. The predetermined-level pixel signals S1, S2, ... Sn written in the liquid crystal through the reflection plate 8 in this way are held for a certain period between the pixel signals S1, S2, ... Sn and the counter electrode 21 of the counter substrate 20 shown in FIG. .

【0025】ここで、液晶50は、印加される電圧レベ
ルによって分子集合の配向や秩序が変化することによ
り、光を変調し、階調表示を可能にする。ノーマリホワ
イトモードであれば、印加された電圧に応じて入射光が
この液晶50の部分を通過する光量が低下し、ノーマリ
ブラックモードであれば、印加された電圧に応じて入射
光がこの液晶50の部分を通過する光量が増大する。そ
の結果、全体として電気光学装置100からは画素信号
S1、S2、・・・Snに応じたコントラストを持つ光
が出射される。
Here, the liquid crystal 50 modulates light by changing the orientation and order of the molecular assembly depending on the applied voltage level, and enables gradation display. In the normally white mode, the amount of incident light passing through the liquid crystal 50 is reduced according to the applied voltage, and in the normally black mode, the incident light is changed according to the applied voltage. The amount of light passing through the liquid crystal 50 increases. As a result, light having a contrast corresponding to the pixel signals S1, S2, ... Sn is emitted from the electro-optical device 100 as a whole.

【0026】なお、保持された画素信号S1、S2、・
・・Snがリークするのを防ぐために、反射板8と対向
電極との間に形成される液晶容量と並列に蓄積容量60
(図3参照)を付加することがある。例えば、反射板8
の電圧は、ソース電圧が印加された時間よりも3桁も長
い時間だけ蓄積容量60により保持される。これによ
り、電荷の保持特性は改善され、コントラスト比の高い
電気光学装置100を実現することができる。なお、蓄
積容量60を形成する方法としては、図3に示すよう
に、蓄積容量60を形成するための配線である容量線3
bとの間に形成する場合、及び前段の走査線3aとの間
に形成する場合のいずれであってもよい。
The held pixel signals S1, S2, ...
..In order to prevent Sn from leaking, a storage capacitor 60 is provided in parallel with the liquid crystal capacitor formed between the reflection plate 8 and the counter electrode.
(See FIG. 3) may be added. For example, the reflector 8
Is held by the storage capacitor 60 for a time that is three orders of magnitude longer than the time when the source voltage is applied. As a result, the charge retention characteristics are improved, and the electro-optical device 100 having a high contrast ratio can be realized. As a method of forming the storage capacitor 60, as shown in FIG. 3, the capacitance line 3 which is a wiring for forming the storage capacitor 60.
It may be formed between the scanning line 3b and the scanning line 3b, or may be formed between the scanning line 3a and the scanning line 3a in the preceding stage.

【0027】(TFTアレイ基板の構成)図4は、本実
施の形態に用いたTFTアレイ基板の相互に隣接する複
数の画素群の平面図である。図5は、図4において斜線
で示す領域(反射板及び透明電極形成領域、すなわち画
素)の具体的な一の態様(反射型)を示す説明図で、図
5(A)は平面図、図5(B)はそのA−A’線におけ
る断面図である。図6は、図4において斜線で示す領域
(反射板及び透明電極形成領域、すなわち画素)の具体
的な他の態様(半透過、半反射型)を示し、図6(A)
は平面図、図6(B)はそのB−B’線における断面図
である。なお、図5及び図6においては、対向基板及び
液晶の図示は省略している。
(Structure of TFT Array Substrate) FIG. 4 is a plan view of a plurality of pixel groups adjacent to each other on the TFT array substrate used in this embodiment. FIG. 5 is an explanatory diagram showing one specific mode (reflection type) of the hatched region (reflector and transparent electrode formation region, that is, pixel) in FIG. 4, and FIG. 5B is a sectional view taken along the line AA ′. FIG. 6 shows another specific mode (semi-transmissive, semi-reflective type) of the hatched area (reflector and transparent electrode forming area, that is, pixel) in FIG.
Is a plan view, and FIG. 6B is a sectional view taken along the line BB ′. 5 and 6, the counter substrate and the liquid crystal are not shown.

【0028】図4において、TFTアレイ基板10上に
は、複数の透明なITO(Indium Tin Ox
ide)膜からなる透明電極9がマトリクス状に形成さ
れており、これら各透明電極9に対して画素スイッチン
グ用のTFT30がそれぞれ接続している。また、透明
電極9の縦横の境界に沿って、データ線6a、走査線3
a、及び容量線3bが形成され、TFT30は、データ
線6a及び走査線3aに対して接続している。すなわ
ち、データ線6aは、コンタクトホールを介してTFT
30の高濃度ソース領域1aに電気的に接続し、透明電
極9は、コンタクト孔15を介してTFT3の高濃度ド
レイン領域1dに電気的に接続している。また、TFT
30のチャネル形成用領域1a’に対向するように走査
線3aが延びている。なお、蓄積容量60(蓄積容量素
子)は、画素スイッチング用のTFT30を形成するた
めの半導体膜1の延設部分1fを導電化したものを下電
極とし、この下電極に、走査線3bと同層の容量線3b
が上電極として重なった構造になっている。
In FIG. 4, a plurality of transparent ITO (Indium Tin Ox) are formed on the TFT array substrate 10.
The transparent electrodes 9 made of a (ide) film are formed in a matrix, and the pixel switching TFTs 30 are connected to the respective transparent electrodes 9. Further, along the vertical and horizontal boundaries of the transparent electrode 9, the data line 6a and the scanning line 3
a and the capacitance line 3b are formed, and the TFT 30 is connected to the data line 6a and the scanning line 3a. That is, the data line 6a is connected to the TFT through the contact hole.
It is electrically connected to the high concentration source region 1a of 30 and the transparent electrode 9 is electrically connected to the high concentration drain region 1d of the TFT 3 through the contact hole 15. Also, TFT
The scanning line 3a extends so as to face the channel forming region 1a ′ of 30. Note that the storage capacitor 60 (storage capacitor element) has a lower electrode that is obtained by making the extended portion 1f of the semiconductor film 1 for forming the pixel switching TFT 30 conductive, and the lower electrode is the same as the scanning line 3b. Layer capacity line 3b
Has an overlapping structure as an upper electrode.

【0029】図5及び図6に示すように、このように構
成した各画素100aにおいては、反射板8及び透明電
極9が形成されている領域(この場合、反射板8と透明
電極9とは、それぞれの形成領域の端部8a、9aを一
致させた状態で積層されている)のうち、反射板8に透
過窓14が形成された領域は、透過モードで表示を行う
透過領域であり(図6に示す場合)、反射板8が形成さ
れた領域は反射領域であり、ここでは反射モードで表示
を行う(図5に示す場合)。
As shown in FIGS. 5 and 6, in each pixel 100a thus constructed, the area where the reflector 8 and the transparent electrode 9 are formed (in this case, the reflector 8 and the transparent electrode 9 are separated from each other). , Of the respective formation areas are stacked with the end portions 8a and 9a thereof aligned with each other), the area in which the transmission window 14 is formed in the reflection plate 8 is a transmission area for displaying in the transmission mode ( In the case shown in FIG. 6, the area in which the reflection plate 8 is formed is a reflection area, and display is performed in the reflection mode here (in the case shown in FIG. 5).

【0030】TFTアレイ基板側のガラス基板10’の
上層には、第2層間絶縁膜5が形成され、第2層間絶縁
膜5の上層には、有機系樹脂等の感光性樹脂からなる凹
凸形成層13、凹凸層7がこの順に形成され、この凹凸
層7の表面に、アルミニウムや銀、もしくはその合金、
又はチタン、窒化チタン、モリブデン、タンタル等との
積層膜から構成された反射板8及びITO膜から構成さ
れた透明電極9が積層して形成されている。
A second interlayer insulating film 5 is formed on an upper layer of the glass substrate 10 'on the TFT array substrate side, and an unevenness formed of a photosensitive resin such as an organic resin is formed on the second interlayer insulating film 5. The layer 13 and the uneven layer 7 are formed in this order, and aluminum, silver, or an alloy thereof,
Alternatively, it is formed by laminating a reflection plate 8 made of a laminated film of titanium, titanium nitride, molybdenum, tantalum, etc. and a transparent electrode 9 made of an ITO film.

【0031】図5〜図6に示すように、反射板8及び透
明電極9は凹凸層7の上に積層して形成されているが、
このような凹凸層7を構成するにあたって、本実施の形
態においては、反射板8の下層側のうち、有機系の感光
性樹脂からなる凹凸形成層13が第2層間絶縁膜5の表
面に1〜3μmの厚さに形成され、この凹凸形成層13
の上層には、有機系樹脂等の感光性樹脂からなる流動性
材料から形成された絶縁膜からなる凹凸層7が積層され
ている。
As shown in FIGS. 5 to 6, the reflection plate 8 and the transparent electrode 9 are formed by laminating on the uneven layer 7.
In constructing such an uneven layer 7, in the present embodiment, the uneven forming layer 13 made of an organic photosensitive resin is formed on the surface of the second interlayer insulating film 5 on the lower side of the reflection plate 8. The concavo-convex forming layer 13 is formed to have a thickness of 3 μm.
An uneven layer 7 made of an insulating film made of a fluid material made of a photosensitive resin such as an organic resin is laminated on the upper layer.

【0032】凹凸形成層13には、多数の凹凸が形成さ
れている。このため、図5〜図6に示すように、反射板
8の表面には、凹凸形成層13の凹凸に対応する凹凸パ
ターン(表面凹凸形状)8gが形成され、この凹凸パタ
ーン8gでは、凹凸層7によって、凹凸形成層13のエ
ッジ等が現れないようになっている。なお、凹凸層7を
形成せずに、凹凸形成層13を形成した後、ベーク工程
を行うことにより、凹凸形成層13の凹凸の縁を滑らか
にしてもよい。
A large number of irregularities are formed on the irregularity forming layer 13. Therefore, as shown in FIGS. 5 to 6, a concavo-convex pattern (surface concavo-convex shape) 8g corresponding to the concavo-convex of the concavo-convex forming layer 13 is formed on the surface of the reflection plate 8, and in the concavo-convex pattern 8g, the concavo-convex layer is formed. 7, the edges of the unevenness forming layer 13 are prevented from appearing. In addition, you may smooth the edge of the unevenness | corrugation of the unevenness | corrugation formation layer 13 by forming the unevenness | corrugation formation layer 13 without forming the unevenness | corrugation layer 7, and performing a baking process after that.

【0033】また、透過窓14の開口形状は、反射板8
及び透明電極9の形成領域の端部8a、9aが一致する
ものである限り、特に制限はなく、図6(A)に示すよ
うな長方形状であってもよく、平行四辺形、台形であっ
てもよく、又はこれらの組み合せであってもよい。その
数も反射効率を低減することがない限り、特に制限はな
い。
The aperture shape of the transmissive window 14 is the same as that of the reflection plate 8.
There is no particular limitation as long as the end portions 8a and 9a of the formation region of the transparent electrode 9 coincide with each other, and may have a rectangular shape as shown in FIG. 6 (A), such as a parallelogram or a trapezoid. Or a combination thereof. The number is not particularly limited as long as it does not reduce the reflection efficiency.

【0034】また、透明電極9の上層側には配向膜12
が形成される。この配向膜には、ラビング処理が施され
ている。なお、この配向膜は、後述の図7に示すTFT
形成領域における配向膜12に対応する。
On the upper layer side of the transparent electrode 9, an alignment film 12 is formed.
Is formed. A rubbing treatment is applied to this alignment film. This alignment film is used for the TFT shown in FIG.
It corresponds to the alignment film 12 in the formation region.

【0035】図7に示すように、図4における反射領域
のC−C’線で切断したときの断面は、TFTアレイ基
板側のガラス基板10’の表面に、厚さが300nm〜
500nmのシリコン酸化膜(絶縁膜)からなる下地保
護膜11が形成され、この下地保護膜11の表面には、
厚さが30nm〜100nmの島状の半導体膜1が形成
されている。半導体膜1の表面には、厚さが約50〜1
50nmのシリコン酸化膜からなるゲート絶縁膜2が形
成され、このゲート絶縁膜2の表面に、厚さが300n
m〜800nmの走査線3aがゲート電極として通って
いる。半導体膜1のうち、走査線3aに対してゲート絶
縁膜2を介して対向する領域がチャネル形成用領域1
a’になっている。このチャネル形成用領域1a’に対
して一方側には、低濃度領域1b及び高濃度ソース領域
1aを備えるソース領域が形成され、他方側には低濃度
領域1b及び高濃度ドレイン領域1dを備えるドレイン
領域が形成されている。
As shown in FIG. 7, the cross section taken along the line CC 'of the reflection area in FIG. 4 has a thickness of 300 nm or more on the surface of the glass substrate 10' on the TFT array substrate side.
A base protective film 11 made of a 500 nm silicon oxide film (insulating film) is formed, and the surface of the base protective film 11 is formed.
The island-shaped semiconductor film 1 having a thickness of 30 nm to 100 nm is formed. The surface of the semiconductor film 1 has a thickness of about 50 to 1
A gate insulating film 2 made of a 50 nm silicon oxide film is formed, and a thickness of 300 n is formed on the surface of the gate insulating film 2.
The scanning line 3a of m to 800 nm passes through as a gate electrode. A region of the semiconductor film 1 facing the scanning line 3a with the gate insulating film 2 interposed therebetween is a channel forming region 1
It is a '. A source region including a low concentration region 1b and a high concentration source region 1a is formed on one side of the channel forming region 1a ', and a drain including a low concentration region 1b and a high concentration drain region 1d is formed on the other side. A region is formed.

【0036】画素スイッチング用のTFT30の表面側
には、厚さが300nm〜800nmのシリコン酸化膜
からなる第1層間絶縁膜4が形成されている。第1層間
絶縁膜4の表面には、厚さが300nm〜800nmの
データ線6aが形成され、このデータ線6aは、第1層
間絶縁膜4に形成されたコンタクトホールを介して高濃
度ソース領域1aに電気的に接続している。第1層間絶
縁膜4の表面にはデータ線6aと同時形成されたドレイ
ン電極6bが形成され、このドレイン電極6bは、第1
層間絶縁膜4に形成されたコンタクトホールを介して高
濃度ドレイン領域1dに電気的に接続している。
A first interlayer insulating film 4 made of a silicon oxide film having a thickness of 300 nm to 800 nm is formed on the surface side of the pixel switching TFT 30. A data line 6a having a thickness of 300 nm to 800 nm is formed on the surface of the first interlayer insulating film 4, and the data line 6a passes through the contact hole formed in the first interlayer insulating film 4 and has a high concentration source region. It is electrically connected to 1a. A drain electrode 6b formed simultaneously with the data line 6a is formed on the surface of the first interlayer insulating film 4, and the drain electrode 6b is the first electrode.
It is electrically connected to the high concentration drain region 1d through a contact hole formed in the interlayer insulating film 4.

【0037】第1層間絶縁膜4の上層には、シリコン窒
化膜もしくはシリコン酸化膜の単膜又はシリコン窒化膜
及びシリコン酸化膜の二つの膜等からなるからなる厚さ
が100nm〜800nmの第2層間絶縁膜(表面保護
膜)5が形成されている(この第2層間絶縁膜(表面保
護膜)5は形成しなくてもよい)。この第2層間絶縁膜
(表面保護膜)5の上層に、有機系樹脂等の感光性樹脂
からなる凹凸形成層13及び凹凸層7がこの順に形成さ
れ、凹凸層7の表面には、透過用の透過窓14を有する
アルミニウム膜等からなる反射板8が形成されている。
反射板8の表面には、凹凸層7の表面凹凸形状に対応し
た凹凸パターン8gが形成されている。
A second layer having a thickness of 100 nm to 800 nm, which is made of a single film of a silicon nitride film or a silicon oxide film or two films of a silicon nitride film and a silicon oxide film, is formed on the first interlayer insulating film 4. An interlayer insulating film (surface protective film) 5 is formed (this second interlayer insulating film (surface protective film) 5 may not be formed). A concavo-convex forming layer 13 and a concavo-convex layer 7 made of a photosensitive resin such as an organic resin are formed in this order on the upper layer of the second interlayer insulating film (surface protection film) 5, and the surface of the concavo-convex layer 7 is used for transmission. The reflection plate 8 made of an aluminum film or the like having the transmission window 14 is formed.
An uneven pattern 8g corresponding to the uneven surface shape of the uneven layer 7 is formed on the surface of the reflection plate 8.

【0038】反射板8の上には、ITO膜を約50〜2
00nmの厚さで積層した透明電極9が形成され、この
透明電極9は、コンタクト孔15を介してドレイン電極
6bに電気的に接続している。
An ITO film is formed on the reflection plate 8 in an amount of about 50 to 2
A transparent electrode 9 having a thickness of 00 nm is formed, and the transparent electrode 9 is electrically connected to the drain electrode 6b through a contact hole 15.

【0039】透明電極9の表面側にはポリイミド膜から
なる配向膜12が形成されている。この配向膜12に
は、ラビング処理が施されている。
An alignment film 12 made of a polyimide film is formed on the surface side of the transparent electrode 9. The alignment film 12 is subjected to rubbing treatment.

【0040】また、高濃度ドレイン領域1dからの延設
部分1f(下電極)に対しては、ゲート絶縁膜2と同時
形成された絶縁膜(誘電体膜)を介して、走査線3aと
同層の容量線3bが上電極として対向することにより、
蓄積容量60が構成されている。
For the extended portion 1f (lower electrode) extending from the high-concentration drain region 1d, an insulating film (dielectric film) formed at the same time as the gate insulating film 2 is interposed between the scanning line 3a and the scanning line 3a. Since the capacitive lines 3b of the layers face each other as the upper electrode,
A storage capacity 60 is configured.

【0041】なお、TFT30は、好ましくは上述のよ
うにLDD構造をもつが、低濃度領域1b、及び高濃度
領域1cに相当する領域に不純物イオンの打ち込みを行
わないオフセット構造を有していてもよい。また、TF
T30は、ゲート電極(走査線3aの一部)をマスクと
して高濃度で不純物イオンを打ち込み、自己整合的に高
濃度のソース及びドレイン領域を形成したセルフアライ
ン型のTFTであってもよい。
The TFT 30 preferably has the LDD structure as described above, but may have the offset structure in which the impurity ions are not implanted in the regions corresponding to the low concentration region 1b and the high concentration region 1c. Good. Also, TF
The T30 may be a self-aligned TFT in which high-concentration source and drain regions are formed in a self-aligned manner by implanting high-concentration impurity ions using the gate electrode (a part of the scanning line 3a) as a mask.

【0042】また、本実施の形態では、TFT30のゲ
ート電極(走査線3a)をソース−ドレイン領域の間に
2個配置したデュアルゲート(ダブルゲート)構造とし
たが、1個配置したシングルゲート構造であってもよ
く、また、これらの間に3個以上のゲート電極を配置し
たトリプルゲート以上の構造であってもよい。複数個配
置した場合、各々のゲート電極には同一の信号が印加さ
れるようにする。このようにデュアルゲート(ダブルゲ
ート)、又はトリプルゲート以上でTFT30を構成す
れば、チャネルとソース−ドレイン領域の接合部でのリ
ーク電流を防止でき、オフ時の電流を低減することがで
きる。これらのゲート電極の少なくとも1個をLDD構
造又はオフセット構造にすれば、さらに、オフ電流を低
減でき、安定したスイッチング素子を得ることができ
る。
Further, in the present embodiment, the dual gate (double gate) structure in which two gate electrodes (scanning lines 3a) of the TFT 30 are arranged between the source and drain regions is used, but a single gate structure is arranged. Or a structure of triple gate or more in which three or more gate electrodes are arranged between them. When a plurality of gate electrodes are arranged, the same signal is applied to each gate electrode. By configuring the TFT 30 with a dual gate (double gate) or a triple gate or more in this way, it is possible to prevent a leak current at the junction between the channel and the source-drain region, and reduce the off-time current. If at least one of these gate electrodes has an LDD structure or an offset structure, the off current can be further reduced, and a stable switching element can be obtained.

【0043】図5〜図6において、TFTアレイ基板1
0では、各画素100aの反射領域には、反射板8の表
面のうち、TFT30(図4参照)の形成領域及び透過
窓14から外れた領域(反射板形成領域)には、前述の
ように凹凸パターン8gが形成されている。
5 to 6, the TFT array substrate 1
In the case of 0, in the reflective area of each pixel 100a, as described above, in the area of the surface of the reflective plate 8 where the TFT 30 (see FIG. 4) is formed and in the area deviated from the transmissive window 14 (the reflective plate forming area). An uneven pattern 8g is formed.

【0044】このような凹凸パターン8gを構成するに
あたって、本実施の形態のTFTアレイ基板10では、
反射板8の下層側のうち、反射板8と平面的に重なる領
域には、アクリル樹脂等の有機系の感光性樹脂からなる
凹凸形成層13が第2層間絶縁膜5の表面に1〜3μm
の厚さで例えば、スピンコートによって形成され、この
凹凸形成層13の上層には、アクリル樹脂等の有機系の
感光性樹脂等のような流動性材料から形成された絶縁膜
からなる凹凸層7が1〜2μmの厚さで例えば、スピン
コートによって積層されている。
In constructing such a concavo-convex pattern 8g, in the TFT array substrate 10 of the present embodiment,
An unevenness forming layer 13 made of an organic photosensitive resin such as acrylic resin is provided on the surface of the second interlayer insulating film 1 to 3 μm in a region of the lower layer side of the reflecting plate 8 which planarly overlaps with the reflecting plate 8.
Is formed by, for example, spin coating, and the unevenness layer 7 made of an insulating film made of a fluid material such as an organic photosensitive resin such as an acrylic resin is formed on the unevenness formation layer 13 as an upper layer. Are laminated with a thickness of 1 to 2 μm, for example, by spin coating.

【0045】凹凸形成層13には、多数の凹凸が形成さ
れている。このため、図5に示すように、反射板8の表
面には、凹凸層7の表面凹凸形状に対応する凹凸パター
ン8gが形成され、この凹凸パターン8gでは、凹凸層
7によって、凹凸形成層13のエッジ等が現れないよう
になっている。なお、凹凸層7を形成せずに、凹凸形成
層13を形成した後、ベーク工程を行うことにより、凹
凸形成層13の凹凸の縁を滑らかにしてもよい。
A large number of irregularities are formed on the irregularity forming layer 13. Therefore, as shown in FIG. 5, a concavo-convex pattern 8g corresponding to the surface concavo-convex shape of the concavo-convex layer 7 is formed on the surface of the reflection plate 8. In the concavo-convex pattern 8g, the concavo-convex forming layer 13 is formed by the concavo-convex layer 7. The edges and so on do not appear. In addition, you may smooth the edge of the unevenness | corrugation of the unevenness | corrugation formation layer 13 by forming the unevenness | corrugation formation layer 13 without forming the unevenness | corrugation layer 7, and performing a baking process after that.

【0046】(対向基板の構成)図5において、対向基
板20では、対向基板側のガラス基板20’上の、TF
Tアレイ基板10に形成されている透明電極9の縦横の
境界領域と対向する領域にブラックマトリクス、又はブ
ラックストライプ等と称せられる遮光膜23が形成さ
れ、その上層側には、ITO膜からなる対向電極21が
形成されている。また、対向電極21の上層側には、ポ
リイミド膜からなる配向膜22が形成される。なお、T
FTアレイ基板10と対向基板20との間には、液晶5
0が保持、封入されている。
(Structure of Counter Substrate) In FIG. 5, in the counter substrate 20, the TF on the glass substrate 20 ′ on the counter substrate side is used.
A light-shielding film 23 called a black matrix or a black stripe is formed in a region facing the vertical and horizontal boundary regions of the transparent electrodes 9 formed on the T-array substrate 10, and an ITO film is formed on the upper side of the light-shielding film 23. The electrode 21 is formed. Further, on the upper layer side of the counter electrode 21, an alignment film 22 made of a polyimide film is formed. In addition, T
The liquid crystal 5 is provided between the FT array substrate 10 and the counter substrate 20.
0 is retained and enclosed.

【0047】(電気光学装置の作用)上述のように構成
した電気光学装置100(図1参照)においては、反射
型の場合、アルミニウム膜等からなる反射板8が形成さ
れているため、対向基板20側から入射した光をTFT
アレイ基板10側で反射し、対向基板20側から出射す
ることができるので、この間に液晶50によって各画素
100a毎で光変調を行えば、外光を利用して所望の画
像を表示する(反射モード)ことができる(図5に示す
反射型の場合)。
(Operation of Electro-Optical Device) In the electro-optical device 100 (see FIG. 1) configured as described above, in the case of the reflection type, since the reflection plate 8 made of an aluminum film or the like is formed, the counter substrate is formed. Light incident from the 20 side is TFT
Since the light can be reflected on the array substrate 10 side and emitted from the counter substrate 20 side, if light modulation is performed by the liquid crystal 50 for each pixel 100a during this period, a desired image is displayed using external light (reflection). Mode) (for the reflection type shown in FIG. 5).

【0048】また、半透過、半反射型の場合、図6にお
いて透過窓14を避けるように反射板8が形成されてい
るため、透過型の液晶表示装置としても機能する。すな
わち、TFTアレイ基板10の側に配置されたバックラ
イト装置(図示せず)から出射された光は、TFTアレ
イ基板10の側に入射した後、各画素100a(図6参
照)において反射板8が形成されている領域のうち、反
射板8が形成されていない透過領域(透明電極9によっ
て覆われた透過窓14)を経由して対向基板20側に透
過する。このため、液晶50によって各画素100a毎
で光変調を行えば、バックライト装置から出射された光
を利用して所望の画像を表示する(透過モード)ことも
できる。
In the case of the semi-transmissive / semi-reflective type, since the reflecting plate 8 is formed so as to avoid the transmissive window 14 in FIG. 6, it also functions as a transmissive liquid crystal display device. That is, the light emitted from the backlight device (not shown) arranged on the side of the TFT array substrate 10 enters the side of the TFT array substrate 10 and then the reflection plate 8 in each pixel 100a (see FIG. 6). Of the region where the reflection plate 8 is not formed, the light is transmitted to the counter substrate 20 side via the transmission region (the transmission window 14 covered with the transparent electrode 9) where the reflection plate 8 is not formed. Therefore, if light modulation is performed by the liquid crystal 50 for each pixel 100a, a desired image can be displayed using the light emitted from the backlight device (transmission mode).

【0049】また、本実施の形態では、反射板8の下層
側のうち、反射板8と平面的に重なる領域に凹凸形成層
13を形成し、この凹凸形成層13の凹凸を利用して、
反射板8の表面に光散乱用の凹凸パターン8gを形成し
ている。また、凹凸パターン8gでは、凹凸層7によっ
て、凹凸形成層13のエッジ等が現れないようになって
いる。従って、反射モードで画像を表示したとき、散乱
反射光で画像を表示するため、視野角依存性が小さい。
Further, in the present embodiment, the concavo-convex forming layer 13 is formed in a region of the lower layer side of the reflecting plate 8 which planarly overlaps with the reflecting plate 8, and the concavo-convex of the concavo-convex forming layer 13 is utilized.
An uneven pattern 8g for light scattering is formed on the surface of the reflector 8. In the uneven pattern 8g, the uneven layer 7 prevents the edges of the uneven forming layer 13 from appearing. Therefore, when the image is displayed in the reflection mode, the image is displayed by the scattered reflected light, so that the viewing angle dependency is small.

【0050】また、反射板8が透明電極9によってその
表面を被覆されるため、反射板8の変質を防止すること
ができる。
Further, since the surface of the reflector 8 is covered with the transparent electrode 9, the alteration of the reflector 8 can be prevented.

【0051】なお、本実施の形態においては、透明電極
と電位供給線(ソース線)とを電気的に接続した場合を
示しているが、透明電極と半導体層とを電気的に接続し
たものであってもよい。
In this embodiment, the transparent electrode and the potential supply line (source line) are electrically connected, but the transparent electrode and the semiconductor layer are electrically connected. It may be.

【0052】[第1の実施の形態]このような構成のTF
Tアレイ基板を製造する方法を、図8〜図12を参照し
つつ、具体的に説明する。
[First Embodiment] TF having such a configuration
A method of manufacturing the T array substrate will be specifically described with reference to FIGS.

【0053】図8〜図12はいずれも、本実施の形態の
TFTアレイ基板の製造方法を工程順に示す断面図であ
る。
8 to 12 are sectional views showing a method of manufacturing the TFT array substrate of this embodiment in the order of steps.

【0054】まず、図8(A)に示すように、超音波洗
浄等により清浄化したガラス製等のTFTアレイ基板側
のガラス基板10’を準備した後、基板温度が150℃
〜450℃の温度条件下で、TFTアレイ基板側のガラ
ス基板10’の全面に、シリコン酸化膜からなる下地保
護膜11をプラズマCVD法により100nm〜500
nmの厚さに形成する。このときの原料ガスとしては、
例えば、モノシランと笑気ガス(一酸化二窒素)との混
合ガスやTEOS(テトラエトキシシラン:Si(OC
)と酸素、又はジシランとアンモニアを用い
ることができる。
First, as shown in FIG. 8A, after a glass substrate 10 'on the TFT array substrate side made of glass or the like, which has been cleaned by ultrasonic cleaning or the like, is prepared, the substrate temperature is 150.degree.
Under the temperature condition of ˜450 ° C., a base protective film 11 made of a silicon oxide film is formed on the entire surface of the glass substrate 10 ′ on the TFT array substrate side by a plasma CVD method to a thickness of 100 nm˜500.
It is formed to a thickness of nm. As the raw material gas at this time,
For example, mixed gas of monosilane and laughing gas (dinitrogen monoxide) or TEOS (tetraethoxysilane: Si (OC)
2 H 5 ) 4 ) and oxygen, or disilane and ammonia can be used.

【0055】次に、基板温度が150℃〜450℃の温
度条件下で、TFTアレイ基板側のガラス基板10’の
全面に、非晶質シリコン膜からなる半導体膜1をプラズ
マCVD法により30nm〜100nmの厚さに形成す
る。このときの原料ガスとしては、例えば、ジシランや
モノシランを用いることができる。次に、半導体膜1に
対してレーザ光を照射してレーザアニールを施す。その
結果、アモルファスの半導体膜1は、一度溶融し、冷却
固化過程を経て結晶化する。この際には、各領域へのレ
ーザ光の照射時間が非常に短時間であり、かつ、照射領
域も基板全体に対して局所的であるため、基板全体が同
時に高温に熱せられることがない。それゆえ、TFTア
レイ基板側のガラス基板10’としてガラス基板等を用
いても熱による変形や割れ等が生じない。
Next, under the temperature condition of the substrate temperature of 150 ° C. to 450 ° C., the semiconductor film 1 made of an amorphous silicon film is formed on the entire surface of the glass substrate 10 ′ on the TFT array substrate side by the plasma CVD method in the range of 30 nm to 30 nm. It is formed to a thickness of 100 nm. As the raw material gas at this time, for example, disilane or monosilane can be used. Next, the semiconductor film 1 is irradiated with laser light to perform laser annealing. As a result, the amorphous semiconductor film 1 is once melted and crystallized through a cooling and solidifying process. At this time, the irradiation time of the laser beam to each area is very short, and the irradiation area is local to the entire substrate, so that the entire substrate is not heated to a high temperature at the same time. Therefore, even if a glass substrate or the like is used as the glass substrate 10 'on the TFT array substrate side, deformation or cracking due to heat does not occur.

【0056】次に、半導体膜1の表面にフォトリソグラ
フィ技術を用いてレジストマスク551を介して半導体
膜1をエッチングすることにより、図8(B)に示すよ
うに、島状の半導体膜1(能動層)、及び容量部を形成
するための半導体膜を各々分離した状態に形成する。
Next, by etching the semiconductor film 1 on the surface of the semiconductor film 1 through the resist mask 551 using a photolithography technique, as shown in FIG. 8B, the island-shaped semiconductor film 1 ( An active layer) and a semiconductor film for forming a capacitor are formed separately.

【0057】次に、350℃以下の温度条件下で、TF
Tアレイ基板側のガラス基板10’の全面に、CVD法
等により半導体膜1の表面に、シリコン酸化膜等からな
るゲート絶縁膜2を50nm〜150nmの厚さに形成
する。このときの原料ガスは、例えば、TEOSと酸素
ガスとの混合ガスを用いることができる。ここで形成す
るゲート絶縁膜2は、シリコン酸化膜に代えてシリコン
窒化膜であってもよい。
Next, under a temperature condition of 350 ° C. or lower, TF
A gate insulating film 2 made of a silicon oxide film or the like is formed to a thickness of 50 nm to 150 nm on the surface of the semiconductor film 1 on the entire surface of the glass substrate 10 'on the T array substrate side by the CVD method or the like. As the raw material gas at this time, for example, a mixed gas of TEOS and oxygen gas can be used. The gate insulating film 2 formed here may be a silicon nitride film instead of the silicon oxide film.

【0058】次に、図示を省略するが、所定のレジスト
マスクを介して半導体膜1の延設部分1fに不純物イオ
ンを打ち込んで、容量線3bとの間に蓄積容量60を構
成するための下電極を形成する(図7参照)。
Next, although not shown, impurity ions are implanted into the extended portion 1f of the semiconductor film 1 through a predetermined resist mask to form a storage capacitor 60 between the capacitor line 3b and the capacitor line 3b. The electrodes are formed (see FIG. 7).

【0059】次に、図8(C)に示すように、スパッタ
法等により、TFTアレイ基板側のガラス基板10’の
全面に、走査線3a等を形成するためのアルミニウム、
銀、タンタル、モリブデン等からなる金属膜、又はこれ
らの金属のいずれかを主成分とする合金膜からなる導電
膜3を300nm〜800nmの厚さに形成した後、フ
ォトリソグラフィ技術を用いてレジストマスク552を
形成する。
Next, as shown in FIG. 8C, aluminum for forming the scanning lines 3a and the like is formed on the entire surface of the glass substrate 10 'on the TFT array substrate side by the sputtering method or the like.
A conductive film 3 made of a metal film made of silver, tantalum, molybdenum, or the like, or an alloy film containing any of these metals as a main component is formed to a thickness of 300 nm to 800 nm, and then a resist mask is formed using a photolithography technique. 552 is formed.

【0060】次に、レジストマスクを介して導電膜3を
ドライエッチングし、図8(D)に示すように、走査線
3a(ゲート電極)、容量線3b等を形成する。
Next, the conductive film 3 is dry-etched through a resist mask to form scanning lines 3a (gate electrodes), capacitance lines 3b, etc., as shown in FIG. 8D.

【0061】次に、画素TFT部及び駆動回路のNチャ
ネルTFT部(図示せず)の側には、走査線3aやゲー
ト電極をマスクとして、約0.1×1013/cm
約10×1013/cmのドーズ量で低濃度の不純物
イオン(リンイオン)を打ち込んで、走査線3aに対し
て自己整合的に低濃度領域1bを形成する。ここで、走
査線3aの真下に位置しているため、不純物イオンが導
入されなかった部分は半導体膜1のままのチャネル形成
用領域1a’となる。
Next, on the side of the pixel TFT section and the N-channel TFT section (not shown) of the drive circuit, using the scanning line 3a and the gate electrode as a mask, about 0.1 × 10 13 / cm 2 〜.
Impurity ions (phosphorus ions) of low concentration are implanted at a dose of about 10 × 10 13 / cm 2 to form the low concentration region 1b in a self-aligned manner with respect to the scanning line 3a. Here, since it is located right below the scanning line 3a, the portion into which the impurity ions are not introduced becomes the channel forming region 1a 'of the semiconductor film 1 as it is.

【0062】次に、図9(A)に示すように、画素TF
T部では、走査線3a(ゲート電極)より幅の広いレジ
ストマスク553を形成して高濃度の不純物イオン(リ
ンイオン)を約0.1×1015/cm〜約10×1
15/cmのドーズ量で打ち込み、高濃度ソース領
域1a、高濃度領域1c及び高濃度ドレイン領域1dを
形成する。
Next, as shown in FIG. 9A, the pixel TF
At the T portion, a resist mask 553 wider than the scanning line 3a (gate electrode) is formed to add high concentration impurity ions (phosphorus ions) to about 0.1 × 10 15 / cm 2 to about 10 × 1.
Implantation is performed with a dose amount of 0 15 / cm 2 to form the high concentration source region 1a, the high concentration region 1c, and the high concentration drain region 1d.

【0063】これらの不純物導入工程に代えて、低濃度
の不純物の打ち込みを行わずにゲート電極より幅の広い
レジストマスクを形成した状態で高濃度の不純物(リン
イオン)を打ち込み、オフセット構造のソース領域及び
ドレイン領域を形成してもよい。また、走査線3aをマ
スクにして高濃度の不純物を打ち込んで、セルフアライ
ン構造のソース領域及びドレイン領域を形成してもよ
い。
Instead of these impurity introduction steps, a high-concentration impurity (phosphorus ion) is implanted in a state where a low-concentration impurity is not implanted and a resist mask wider than the gate electrode is formed, and the source region of the offset structure is formed. And the drain region may be formed. Alternatively, a high-concentration impurity may be implanted using the scanning line 3a as a mask to form a source region and a drain region having a self-aligned structure.

【0064】なお、図示を省略するが、このような工程
によって、周辺駆動回路部のNチャネルTFT部を形成
するが、この際には、PチャネルTFT部をマスクで覆
っておく。また、周辺駆動回路のPチャネルTFT部を
形成する際には、画素部及びNチャネルTFT部をレジ
ストで被覆保護して、ゲート電極をマスクとして、約
0.1×1015/cm〜約10×1015/cm
のドーズ量でボロンイオンを打ち込むことにより、自己
整合的にPチャネルのソース−ドレイン領域を形成す
る。
Although not shown, the N-channel TFT portion of the peripheral drive circuit portion is formed by such a process, but at this time, the P-channel TFT portion is covered with a mask. Further, when forming the P-channel TFT portion of the peripheral drive circuit, the pixel portion and the N-channel TFT portion are covered and protected with a resist, and the gate electrode is used as a mask to form about 0.1 × 10 15 / cm 2 to about 10 × 10 15 / cm 2
By implanting boron ions with a dose of, a P-channel source-drain region is formed in a self-aligned manner.

【0065】この際、NチャネルTFT部の形成時と同
様、ゲート電極をマスクとして、約0.1×1013
cm〜約10×1013/cmのドーズ量で低濃度
の不純物(ボロンイオン)を導入して、ポリシリコン膜
に低濃度領域を形成した後、ゲート電極より幅の広いマ
スクを形成して高濃度の不純物(ボロンイオン)を約
0.1×1015/cm〜約10×1015/cm
のドーズ量で打ち込んで、LDD構造(ライトリー・ド
ープト・ドレイン構造)のソース領域及びドレイン領域
を形成してもよい。また、低濃度の不純物の打ち込みを
行わずに、ゲート電極より幅の広いマスクを形成した状
態で高濃度の不純物(ボロンイオン)を打ち込み、オフ
セット構造のソース領域及びドレイン領域を形成しても
よい。これらのイオン打ち込み工程によって、CMOS
化(相補型化:Complimentary MOS
化)が可能になり、周辺駆動回路の同一基板内への内蔵
が可能になる。
At this time, as in the case of forming the N-channel TFT portion, the gate electrode is used as a mask to form about 0.1 × 10 13 /
After a low concentration impurity (boron ion) is introduced at a dose amount of cm 2 to about 10 × 10 13 / cm 2 to form a low concentration region in the polysilicon film, a mask wider than the gate electrode is formed. And a high concentration of impurities (boron ions) is about 0.1 × 10 15 / cm 2 to about 10 × 10 15 / cm 2.
It is also possible to form a source region and a drain region of an LDD structure (lightly doped drain structure) by implanting with a dose amount of. Alternatively, the source region and the drain region of the offset structure may be formed by implanting high-concentration impurities (boron ions) in a state where a mask wider than the gate electrode is formed without implanting low-concentration impurities. . By these ion implantation steps, CMOS
(Complementary MOS: Complementary MOS
It is possible to embed the peripheral drive circuit in the same substrate.

【0066】次に、図9(B)に示すように、走査線3
aの表面側にCVD法等により、シリコン酸化膜等から
なる第1層間絶縁膜4を300nm〜800nmの厚さ
に形成する。このときの原料ガスは、例えば、TEOS
と酸素ガスとの混合ガスを用いることができる。
Next, as shown in FIG. 9B, the scanning line 3
A first interlayer insulating film 4 made of a silicon oxide film or the like is formed on the surface side of a by a CVD method or the like to have a thickness of 300 nm to 800 nm. The raw material gas at this time is, for example, TEOS.
A mixed gas of oxygen gas and oxygen gas can be used.

【0067】次に、フォトリソグラフィ技術を用いてレ
ジストマスク554を形成する。
Next, a resist mask 554 is formed by using the photolithography technique.

【0068】次に、レジストマスク554を介して第1
層間絶縁膜4にドライエッチングを行い、図9(C)に
示すように、第1層間絶縁膜4においてソース領域及び
ドレイン領域に対応する部分等にコンタクトホールをそ
れぞれ形成する。
Next, the first mask is formed through the resist mask 554.
The interlayer insulating film 4 is dry-etched to form contact holes in portions of the first interlayer insulating film 4 corresponding to the source region and the drain region, as shown in FIG. 9C.

【0069】次に、図9(D)に示すように、第1層間
絶縁膜4の表面側に、データ線6a(ソース電極)等を
構成するためのアルミニウム膜、チタン膜、窒化チタン
膜、タンタル膜、モリブデン膜、又はこれらの金属のい
ずれかを主成分とする合金膜からなる導電膜6をスパッ
タ法等で300nm〜800nmの厚さに形成した後、
フォトリソグラフィ技術を用いてレジストマスク555
を形成する。
Next, as shown in FIG. 9D, on the surface side of the first interlayer insulating film 4, an aluminum film, a titanium film, a titanium nitride film for forming the data line 6a (source electrode), etc., After forming a conductive film 6 made of a tantalum film, a molybdenum film, or an alloy film containing any of these metals as a main component to a thickness of 300 nm to 800 nm by a sputtering method or the like,
Resist mask 555 using photolithography technology
To form.

【0070】次に、図10(A)に示すように、所定の
レジストマスクを介して導電膜6にドライエッチングを
行い、データ線6a、及びドレイン電極6bを形成す
る。
Next, as shown in FIG. 10A, the conductive film 6 is dry-etched through a predetermined resist mask to form the data line 6a and the drain electrode 6b.

【0071】次に、図10(B)に示すように、第1層
間絶縁膜4の上層に、シリコン窒化膜もしくはシリコン
酸化膜の単膜又はシリコン窒化膜及びシリコン酸化膜の
二つの膜等からなるからなる厚さが100nm〜300
nm程度の厚さの第2層間絶縁膜(表面保護膜)5をプ
ラズマCVD法によって成膜することによって形成する
(この第2層間絶縁膜5は形成しなくてもよい)。
Next, as shown in FIG. 10B, a single film of a silicon nitride film or a silicon oxide film or two films such as a silicon nitride film and a silicon oxide film are formed on the first interlayer insulating film 4. Consisting of 100 nm to 300 nm
A second interlayer insulating film (surface protection film) 5 having a thickness of about nm is formed by plasma CVD method (this second interlayer insulating film 5 may not be formed).

【0072】次に、図11(A)、(B)に示すよう
に、第2層間絶縁膜(表面保護膜)5の表面に、アクリ
ル樹脂等の有機系の感光性樹脂13aを1〜3μmの厚
さにスピンコートで塗布した後、感光性樹脂13aをフ
ォトリソグラフィ技術を用いてパターニングすることに
よって、後述する反射板8の下層側に、厚さが1μm〜
3μmの凹凸形成層13を形成する。次いで、角をとる
ためベーク工程を行ってもよい。
Next, as shown in FIGS. 11A and 11B, an organic photosensitive resin 13a such as an acrylic resin is deposited on the surface of the second interlayer insulating film (surface protection film) 5 in a thickness of 1 to 3 μm. To a thickness of 1 μm or less on the lower layer side of the reflection plate 8 which will be described later by applying the photosensitive resin 13a by spin coating to a thickness of 10 μm.
An unevenness forming layer 13 having a thickness of 3 μm is formed. Then, a baking process may be performed to remove the corners.

【0073】このようなフォトリソグラフィ技術を利用
して凹凸形成層13を形成する際、感光性樹脂13aと
してはネガタイプ及びポジタイプのいずれを用いてもよ
いが、図11(A)には、感光性樹脂13aとしてポジ
タイプの場合を例示してあり、感光性樹脂13aを除去
したい部分に対して、所定の露光マスクの透光部分を介
して紫外線を照射する。
When the concavo-convex forming layer 13 is formed by using such a photolithography technique, either a negative type or a positive type may be used as the photosensitive resin 13a. In FIG. The case of the positive type is illustrated as the resin 13a, and the portion where the photosensitive resin 13a is to be removed is irradiated with ultraviolet rays through the light transmitting portion of a predetermined exposure mask.

【0074】次に、図11(C)に示すように、第2層
間絶縁膜(表面保護膜)5及び凹凸形成層13の表面側
に、アクリル樹脂等の有機系の感光性樹脂7aをスピン
コートで1μm〜2μmの厚さに塗布する。
Next, as shown in FIG. 11C, an organic photosensitive resin 7a such as an acrylic resin is spun on the surface side of the second interlayer insulating film (surface protective film) 5 and the concavo-convex forming layer 13. Coat to a thickness of 1 μm to 2 μm.

【0075】次に、図11(D)に示すように、感光性
樹脂7aを露光及び現像処理をすることにより、感光性
樹脂7aをパターニングし、第2層間絶縁膜(表面保護
膜)5の表面に達するまで貫通、開口させて(この部分
が最終的にコンタクト孔15を形成することになる)厚
さが1μm〜2μmの凹凸層7を形成する。
Next, as shown in FIG. 11D, the photosensitive resin 7a is exposed and developed to pattern the photosensitive resin 7a, and the second interlayer insulating film (surface protection film) 5 is formed. The concavo-convex layer 7 having a thickness of 1 μm to 2 μm is formed by penetrating and opening until reaching the surface (this portion will eventually form the contact hole 15).

【0076】ここで、凹凸層7は、流動性を有する材料
を塗布したものから形成されるため、凹凸層7の表面に
は、凹凸形成層13の凹凸を適度に打ち消して、エッジ
のない、滑らかな形状の凹凸パターンが形成される。
Here, since the uneven layer 7 is formed by applying a material having fluidity, the unevenness of the uneven forming layer 13 is appropriately canceled on the surface of the uneven layer 7 so that there is no edge. An uneven pattern having a smooth shape is formed.

【0077】なお、凹凸層7を形成せずに、滑らかな形
状の凹凸パターンを形成する場合には、図10(B)に
示す状態でベーク工程を行って、凹凸形成層13の縁を
滑らかな形状にしてもよい。
When forming an uneven pattern having a smooth shape without forming the uneven layer 7, a baking process is performed in the state shown in FIG. 10B to smooth the edges of the uneven layer 13. Any shape may be used.

【0078】次に、図12(A)に示すように、凹凸層
7をマスクとして第2層間絶縁膜(表面保護膜)5をド
ライエッチング技術を用いて除去してコンタクト孔15
を形成し、後述する透明電極9とドレイン電極6bとが
電気的に接続できるようにする。ここでは、感光性樹脂
で構成された凹凸層7をマスクとして第2層間絶縁膜
(表面保護膜)5をエッチングするプロセスを例にとっ
て説明したが、図11(A)において、アクリル樹脂等
の有機系の感光性樹脂13aを塗布する前にフォトリソ
グラフィ法によって、前記第2層間絶縁膜(表面保護
膜)5にコンタクト孔15を、あらかじめ形成しておい
ても良い。
Next, as shown in FIG. 12A, the second interlayer insulating film (surface protection film) 5 is removed by dry etching technique using the concavo-convex layer 7 as a mask, and the contact hole 15 is formed.
Is formed so that the transparent electrode 9 described later and the drain electrode 6b can be electrically connected. Here, the process of etching the second interlayer insulating film (surface protection film) 5 using the uneven layer 7 made of a photosensitive resin as a mask has been described as an example, but in FIG. 11A, an organic material such as an acrylic resin is used. The contact hole 15 may be formed in advance in the second interlayer insulating film (surface protection film) 5 by a photolithography method before applying the photosensitive resin 13a of the system.

【0079】次に、図12(B)に示すように、スパッ
タリング法等によって、50nm〜200nmの厚さ
の、前述のアルミニウム膜等のような反射性を備えた金
属膜8bを形成する。
Next, as shown in FIG. 12B, a metal film 8b having a reflectivity such as the above-mentioned aluminum film having a thickness of 50 nm to 200 nm is formed by a sputtering method or the like.

【0080】次に、図12(C)に示すように、スパッ
タリング法等によって、ITO膜9bを約50〜200
nmの厚さで成膜する。
Next, as shown in FIG. 12C, the ITO film 9b is formed to a thickness of about 50 to 200 by a sputtering method or the like.
The film is formed to a thickness of nm.

【0081】次に、図12(D)に示すように、フォト
リソグラフィ技術及びエッチング技術を用いて、所定の
パターンの反射板8及び透明電極9を同時に形成する。
この場合、反射板8の形成領域の端部8aと透明電極9
の形成領域の端部9aとを一致させた状態でパターニン
グする。このようにして形成した反射板8及び透明電極
9の表面には、凹凸形成層13及び凹凸層7からなる凹
凸によって500nm以上、さらには800nm以上の
凹凸パターン8gが形成され、かつ、この凹凸パターン
8gは、凹凸層7によって、エッジのない、滑らかな形
状になっている。
Next, as shown in FIG. 12D, the reflection plate 8 and the transparent electrode 9 having a predetermined pattern are simultaneously formed by using the photolithography technique and the etching technique.
In this case, the end 8a of the area where the reflector 8 is formed and the transparent electrode 9
The patterning is performed in a state where the end portion 9a of the formation region of the is matched. On the surfaces of the reflection plate 8 and the transparent electrode 9 thus formed, the uneven pattern 8g of 500 nm or more, further 800 nm or more is formed by the unevenness of the unevenness forming layer 13 and the uneven layer 7, and the uneven pattern is formed. 8 g has a smooth shape without edges due to the uneven layer 7.

【0082】図13は、図12(D)に示すTFTアレ
イ基板の平面図である。図13のD−D’線における断
面図が図12(D)に該当している。図13に示すよう
に、反射板8の形成領域の端部と透明電極9の形成領域
の端部とが一致した状態でパターニングされ、かつ凹凸
パターン8gが形成されていることがわかる。
FIG. 13 is a plan view of the TFT array substrate shown in FIG. A sectional view taken along the line DD ′ of FIG. 13 corresponds to FIG. As shown in FIG. 13, it can be seen that the patterning is performed in a state where the end of the formation area of the reflection plate 8 and the end of the formation area of the transparent electrode 9 coincide with each other, and the concavo-convex pattern 8g is formed.

【0083】その後、透明電極9の表面側に配向膜(ポ
リイミド膜)12(図7参照)を形成する。それには、
ブチルセロソルブやn−メチルピロリドン等の溶媒に5
〜10重量%のポリイミドやポリアミド酸を溶解させた
ポリイミド・ワニスをフレキソ印刷した後、加熱・硬化
(焼成)する。そして、ポリイミド膜を形成した基板を
レーヨン系繊維からなるパフ布で一定方向に擦り、ポリ
イミド分子を表面近傍で一定方向に配列させる(ラビン
グ処理を施す)。その結果、後で充填した液晶分子とポ
リイミド分子との相互作用により液晶分子が一定方向に
配列する。このラビング処理の方向は、前述のように、
スリットの長手方向の向きと一致させることが好まし
い。
After that, an alignment film (polyimide film) 12 (see FIG. 7) is formed on the surface side of the transparent electrode 9. It has
5 in a solvent such as butyl cellosolve or n-methylpyrrolidone
A polyimide varnish containing 10% by weight of polyimide or polyamic acid dissolved therein is flexographically printed, and then heated and cured (baked). Then, the substrate on which the polyimide film is formed is rubbed in a certain direction with a puff cloth made of rayon fibers to arrange the polyimide molecules in a certain direction near the surface (rubbing treatment is performed). As a result, the liquid crystal molecules are aligned in a certain direction due to the interaction between the liquid crystal molecules filled later and the polyimide molecules. The direction of this rubbing process is, as described above,
It is preferable to match the longitudinal direction of the slit.

【0084】以上のようにして、TFTアレイ基板10
(図7参照)が完成する。
As described above, the TFT array substrate 10
(See FIG. 7) is completed.

【0085】上記のいずれの形態も、画素スイッチング
素子としてTFTを用いたアクティブマトリクス型の液
晶表示装置を例に説明したが、画素スイッチング素子と
してTFDを用いたアクティブマトリクス型の液晶表示
装置、又はパッシブマトリクス型の液晶表示装置、さら
には液晶以外の電気光学物質(例えば、EL発光素子)
を用いた電気光学装置に本発明を適用してもよい。
In each of the above-mentioned embodiments, the active matrix type liquid crystal display device using the TFT as the pixel switching element has been described as an example, but the active matrix type liquid crystal display device using the TFD as the pixel switching element or the passive type liquid crystal display device. Matrix type liquid crystal display device, and further electro-optical material other than liquid crystal (for example, EL light emitting element)
The present invention may be applied to an electro-optical device using.

【0086】第1の実施の形態においては、フォトリソ
グラフィ技術及びエッチング技術を用いて、所定のパタ
ーンの反射板8及び透明電極9を同時に形成したが、後
に、図14を用いて説明するように、反射板8及び透明
電極9のパターニングをそれぞれフォトリソグラフィ技
術及びエッチング技術を用いることによって個別に行っ
てもよい。
In the first embodiment, the reflection plate 8 and the transparent electrode 9 having a predetermined pattern are simultaneously formed by using the photolithography technique and the etching technique. However, as will be described later with reference to FIG. The patterning of the reflection plate 8 and the transparent electrode 9 may be performed individually by using a photolithography technique and an etching technique.

【0087】[第2の実施の形態]図14は、本発明の
電気光学装置の第2の実施の形態である液晶表示装置を
模式的に示す断面図で、図14(A)は反射型の場合、
図14(B)は半透過、半反射型の場合をそれぞれ示
す。いずれの場合も、反射板8の形成領域の端部と透明
電極9の形成領域の端部とが一致した状態でパターニン
グされ、かつ凹凸パターン8gが形成されている。
[Second Embodiment] FIG. 14 is a sectional view schematically showing a liquid crystal display device which is a second embodiment of the electro-optical device of the present invention. FIG. in the case of,
FIG. 14B shows a case of a semi-transmissive type and a semi-reflective type, respectively. In either case, the patterning is performed in a state where the end of the formation area of the reflection plate 8 and the end of the formation area of the transparent electrode 9 are aligned, and the concavo-convex pattern 8g is formed.

【0088】図14(A)に示すように、この第2の実
施の形態の液晶表示装置(反射型)は、第1の実施の形
態の液晶表示装置の場合と同様に、透明なTFTアレイ
基板側のガラス基板10’の表面に、シリコン酸化膜
(絶縁膜)からなる下地保護膜11が形成され、この下
地保護膜11の表面には、島状の半導体膜1が形成され
ている。半導体膜1の表面には、シリコン酸化膜からな
るゲート絶縁膜2が形成され、このゲート絶縁膜2の表
面に、走査線3aがゲート電極として通っている。半導
体膜1のうち、走査線3aに対してゲート絶縁膜2を介
して対向する領域がチャネル形成用領域1a’になって
いる。このチャネル形成用領域1a’に対して一方側に
は、低濃度領域1b及び高濃度ソース領域1aを備える
ソース領域が形成され、他方側には高濃度領域1c及び
高濃度ドレイン領域1dを備えるドレイン領域が形成さ
れている。
As shown in FIG. 14A, the liquid crystal display device (reflection type) of the second embodiment is similar to the liquid crystal display device of the first embodiment in that a transparent TFT array is used. A base protective film 11 made of a silicon oxide film (insulating film) is formed on the surface of the glass substrate 10 ′ on the substrate side, and the island-shaped semiconductor film 1 is formed on the surface of the base protective film 11. A gate insulating film 2 made of a silicon oxide film is formed on the surface of the semiconductor film 1, and a scanning line 3a passes through the surface of the gate insulating film 2 as a gate electrode. A region of the semiconductor film 1 that faces the scanning line 3a via the gate insulating film 2 is a channel forming region 1a '. A source region including a low concentration region 1b and a high concentration source region 1a is formed on one side of the channel forming region 1a ', and a drain including a high concentration region 1c and a high concentration drain region 1d is formed on the other side. A region is formed.

【0089】画素スイッチング用のTFT30の表面側
には、シリコン酸化膜からなる第1層間絶縁膜(表面保
護膜)4、が形成されている。第1層間絶縁膜4の表面
には、データ線6aが形成され、このデータ線6aは、
第1層間絶縁膜4に形成されたコンタクトホールを介し
て高濃度ソース領域1aに電気的に接続している。第1
層間絶縁膜4の表面にはデータ線6aと同時形成された
ドレイン電極6bが形成され、このドレイン電極6b
は、第1第1層間絶縁膜4に形成されたコンタクトホー
ルを介して高濃度ドレイン領域1dに電気的に接続して
いる。
A first interlayer insulating film (surface protection film) 4 made of a silicon oxide film is formed on the surface side of the pixel switching TFT 30. A data line 6a is formed on the surface of the first interlayer insulating film 4, and the data line 6a is
It is electrically connected to the high concentration source region 1a through a contact hole formed in the first interlayer insulating film 4. First
A drain electrode 6b formed simultaneously with the data line 6a is formed on the surface of the interlayer insulating film 4, and the drain electrode 6b is formed.
Are electrically connected to the high-concentration drain region 1d through a contact hole formed in the first first interlayer insulating film 4.

【0090】第1層間絶縁膜4の上層には、シリコン窒
化膜もしくはシリコン酸化膜の単膜又はシリコン窒化膜
及びシリコン酸化膜の二つの膜等からなる第2層間絶縁
膜(表面保護膜)5が形成されている。この第2層間絶
縁膜(表面保護膜)5の上層に、有機系樹脂等の感光性
樹脂からなる凹凸形成層13及び凹凸層7がこの順に形
成され、凹凸層7の表面には、アルミニウム膜等からな
る反射板8が形成されている。反射板8の表面には、凹
凸層7の表面凹凸形状に対応した凹凸パターン8gが形
成されている。次に、フォトリソグラフィ技術を利用し
てパターン形成を行う。このときデータ線6a(ソース
電極)と画素電極のコンタクト領域は反射板を除去す
る。
On the upper layer of the first interlayer insulating film 4, a second interlayer insulating film (surface protection film) 5 composed of a single film of a silicon nitride film or a silicon oxide film or two films of a silicon nitride film and a silicon oxide film, etc. Are formed. On the upper layer of the second interlayer insulating film (surface protection film) 5, a concavo-convex forming layer 13 and a concavo-convex layer 7 made of a photosensitive resin such as an organic resin are formed in this order, and an aluminum film is formed on the surface of the concavo-convex layer 7. And the like. An uneven pattern 8g corresponding to the uneven surface shape of the uneven layer 7 is formed on the surface of the reflection plate 8. Next, pattern formation is performed using photolithography technology. At this time, the reflection plate is removed from the contact region between the data line 6a (source electrode) and the pixel electrode.

【0091】反射板8の上には、ITO膜を積層した透
明電極9が形成され、この透明電極9は、コンタクト孔
15を介してドレイン電極6bに電気的に接続してい
る。
A transparent electrode 9 having an ITO film laminated thereon is formed on the reflection plate 8, and the transparent electrode 9 is electrically connected to the drain electrode 6b through a contact hole 15.

【0092】この場合、反射板8及び透明電極9のパタ
ーニングをそれぞれフォトリソグラフィ技術及びエッチ
ング技術を用いることによって個別に行っている。
In this case, the patterning of the reflection plate 8 and the transparent electrode 9 is individually performed by using the photolithography technique and the etching technique, respectively.

【0093】透明電極9の表面側にはポリイミド膜から
なる配向膜12が形成されている。この配向膜12に
は、ラビング処理が施されている。
On the surface side of the transparent electrode 9, an alignment film 12 made of a polyimide film is formed. The alignment film 12 is subjected to rubbing treatment.

【0094】また、高濃度ドレイン領域1dからの延設
部分1f(下電極)に対しては、ゲート絶縁膜2と同時
形成された絶縁膜(誘電体膜)を介して、走査線3aと
同層の容量線3bが上電極として対向することにより、
蓄積容量60が構成されている。
For the extended portion 1f (lower electrode) extending from the high-concentration drain region 1d, the same line as the scanning line 3a is formed via an insulating film (dielectric film) formed simultaneously with the gate insulating film 2. Since the capacitive lines 3b of the layers face each other as the upper electrode,
A storage capacity 60 is configured.

【0095】図14(B)に示すように、第2の実施の
形態の液晶表示装置(半透過、半反射型)は、反射板8
に透過用の透過窓14が形成されていること以外は、反
射型の液晶表示装置の場合と実質的に同一である。
As shown in FIG. 14B, in the liquid crystal display device (semi-transmissive, semi-reflective type) of the second embodiment, the reflector 8 is used.
Substantially the same as the case of the reflection type liquid crystal display device, except that the transmission window 14 for transmission is formed in the.

【0096】このように構成することによって、液晶に
かかる実効電圧が高く、高コントラスト表示が可能で、
かつ反射板の変質が防止された電気光学装置を提供する
ことができる。
With this structure, the effective voltage applied to the liquid crystal is high, and high contrast display is possible.
In addition, it is possible to provide an electro-optical device in which the quality of the reflection plate is prevented.

【0097】[電気光学装置の電子機器への応用]この
ように構成した反射型、又は半透過・半反射型の電気光
学装置100は、各種の電子機器の表示部として用いる
ことができるが、その一例を、図15〜図17を参照し
つつ具体的に説明する。
[Application of Electro-Optical Device to Electronic Equipment] The reflective or semi-transmissive / semi-reflective electro-optical device 100 configured as described above can be used as a display portion of various electronic devices. One example thereof will be specifically described with reference to FIGS.

【0098】図15は、本発明に係る電気光学装置を表
示装置として用いた電子機器の回路構成を示すブロック
図である。
FIG. 15 is a block diagram showing a circuit configuration of an electronic device using the electro-optical device according to the present invention as a display device.

【0099】図15において、電子機器は、表示情報出
力源70、表示情報処理回路71、電源回路72、タイ
ミングジェネレータ73、及び液晶表示装置74を有す
る。また、液晶表示装置74は、液晶表示パネル75及
び駆動回路76を有する。液晶装置74としては、前述
した電気光学装置100を用いることができる。
In FIG. 15, the electronic device has a display information output source 70, a display information processing circuit 71, a power supply circuit 72, a timing generator 73, and a liquid crystal display device 74. The liquid crystal display device 74 also includes a liquid crystal display panel 75 and a drive circuit 76. As the liquid crystal device 74, the electro-optical device 100 described above can be used.

【0100】表示情報出力源70は、ROM(Read
Only Memory)、RAM(Random
Access Memory)等のようなメモリ、各種
ディスク等のようなストレージユニット、デジタル画像
信号を同調出力する同調回路等を備え、タイミングジェ
ネレータ73によって生成された各種のクロック信号に
基づいて、所定フォーマットの画像信号等のような表示
情報を表示情報処理回路71に供給する。
The display information output source 70 is a ROM (Read
Only Memory), RAM (Random)
An image of a predetermined format is provided on the basis of various clock signals generated by the timing generator 73, which includes a memory such as an access memory), a storage unit such as various disks, a tuning circuit that tunes and outputs a digital image signal, and the like. Display information such as a signal is supplied to the display information processing circuit 71.

【0101】表示情報処理回路71は、シリアル−パラ
レル変換回路や、増幅・反転回路、ローテーション回
路、ガンマ補正回路、クランプ回路等のような周知の各
種回路を備え、入力した表示情報の処理を実行して、そ
の画像信号をクロック信号CLKと共に駆動回路76へ
供給する。電源回路72は、各構成要素に所定の電圧を
供給する。
The display information processing circuit 71 includes various well-known circuits such as a serial-parallel conversion circuit, an amplification / inversion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit, and executes processing of input display information. Then, the image signal is supplied to the drive circuit 76 together with the clock signal CLK. The power supply circuit 72 supplies a predetermined voltage to each component.

【0102】図16は、本発明に係る電子機器の一実施
形態であるモバイル型のパーソナルコンピュータを示し
ている。ここに示すパーソナルコンピュータ80は、キ
ーボード81を備えた本体部82と、液晶表示ユニット
83とを有する。液晶表示ユニット83は、前述した電
気光学装置100を含んで構成される。
FIG. 16 shows a mobile personal computer which is an embodiment of the electronic apparatus according to the present invention. The personal computer 80 shown here has a main body 82 having a keyboard 81, and a liquid crystal display unit 83. The liquid crystal display unit 83 includes the electro-optical device 100 described above.

【0103】図17は、他の電子機器である携帯電話機
を示している。ここに示す携帯電話機90は、複数の操
作ボタン91と、前述した電気光学装置100からなる
表示部とを有している。
FIG. 17 shows a portable telephone which is another electronic device. The mobile phone 90 shown here has a plurality of operation buttons 91 and a display unit including the electro-optical device 100 described above.

【0104】[0104]

【発明の効果】以上、説明したように、本発明によっ
て、携帯電話機、モバイルコンピュータ等に好適に用い
られる、画素領域の面積を変えることなしに反射率を向
上させることができるとともに、光学特性に優れ、さら
に低コストの電気光学装置及びその製造方法を提供する
ことができる。
As described above, according to the present invention, the reflectance can be improved without changing the area of the pixel region, which is preferably used for the mobile phone, the mobile computer, etc., and the optical characteristics can be improved. It is possible to provide an excellent and low-cost electro-optical device and a manufacturing method thereof.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の電気光学装置の第1の実施の形態を
対向基板の側から見たときの平面図である。
FIG. 1 is a plan view of a first embodiment of an electro-optical device of the present invention when viewed from a counter substrate side.

【図2】 図1のH−H’線における断面図である。FIG. 2 is a cross-sectional view taken along the line H-H ′ of FIG.

【図3】 本発明の電気光学装置の第1の実施の形態に
おいて、マトリクス状に配置された複数の画素に形成さ
れた各種素子、配線等の等価回路図である。
FIG. 3 is an equivalent circuit diagram of various elements, wirings, etc. formed in a plurality of pixels arranged in a matrix in the first embodiment of the electro-optical device of the present invention.

【図4】 本発明の電気光学装置の第1の実施の形態に
おいて、TFTアレイ基板に形成された各画素の構成を
示す平面図である。
FIG. 4 is a plan view showing a configuration of each pixel formed on the TFT array substrate in the first embodiment of the electro-optical device of the present invention.

【図5】 本発明の電気光学装置の第1の実施の形態
(反射型)において、TFTアレイ基板に形成された各
画素の構成を示す説明図で、図5(A)は平面図、図5
(B)は図5(A)のA−A’線における断面図であ
る。
5A and 5B are explanatory views showing the configuration of each pixel formed on the TFT array substrate in the first embodiment (reflection type) of the electro-optical device of the present invention, FIG. 5A being a plan view and FIG. 5
5B is a sectional view taken along the line AA ′ of FIG.

【図6】 本発明の電気光学装置の第1の実施の形態
(半透過、半反射型)において、TFTアレイ基板に形
成された各画素の構成を示す説明図で、図6(A)は平
面図、図6(B)は図6(A)のB−B’線における断
面図である。
FIG. 6 is an explanatory diagram showing a configuration of each pixel formed on the TFT array substrate in the first embodiment (semi-transmissive, semi-reflective type) of the electro-optical device of the present invention, and FIG. A plan view and FIG. 6B are cross-sectional views taken along the line BB ′ of FIG.

【図7】 本発明の電気光学装置の第1の実施の形態に
おいて、TFT形成領域を模式的に示す断面図である。
FIG. 7 is a sectional view schematically showing a TFT formation region in the first embodiment of the electro-optical device of the invention.

【図8】 本発明の電気光学装置の第1の実施の形態の
製造方法を工程順に示す断面図である。
FIG. 8 is a cross-sectional view showing the method of manufacturing the electro-optical device according to the first embodiment of the invention in the order of steps.

【図9】 図8に示す工程以降の製造方法を工程順に示
す断面図である。
9A to 9D are cross-sectional views showing a manufacturing method after the step shown in FIG.

【図10】 図9に示す工程以降の製造方法を工程順に
示す断面図である。
FIG. 10 is a cross-sectional view showing the manufacturing method after the step shown in FIG. 9 in the order of steps.

【図11】 図10に示す工程以降の製造方法を工程順
に示す断面図である。
FIG. 11 is a cross-sectional view showing the manufacturing method in the order of steps, starting from the step shown in FIG. 10.

【図12】 図11に示す工程以降の製造方法を工程順
に示す断面図である。
FIG. 12 is a cross-sectional view showing the manufacturing method in the order of steps, starting from the step shown in FIG. 11.

【図13】 図12(D)に示すTFTアレイ基板の断
面図である。
FIG. 13 is a cross-sectional view of the TFT array substrate shown in FIG.

【図14】 本発明の電気光学装置の第2の実施の形態
において、TFTアレイ基板に形成された各画素の構成
を模式的に示す断面図で、図14(A)は反射型の場
合、図14(B)は半透過、半反射型の場合をそれぞれ
示す。
FIG. 14 is a sectional view schematically showing the configuration of each pixel formed on the TFT array substrate in the second embodiment of the electro-optical device of the present invention. FIG. FIG. 14B shows a case of a semi-transmissive type and a semi-reflective type, respectively.

【図15】 本発明に係る電気光学装置を表示装置とし
て用いた電子機器の回路構成を示すブロック図である。
FIG. 15 is a block diagram showing a circuit configuration of an electronic device using the electro-optical device according to the invention as a display device.

【図16】 本発明の電気光学装置を用いた電子機器の
一例としてのモバイル型のパーソナルコンピュータを示
す説明図である。
FIG. 16 is an explanatory diagram showing a mobile personal computer as an example of an electronic apparatus using the electro-optical device of the invention.

【図17】 本発明の電気光学装置を用いた電子機器の
他の例としての携帯電話機の説明図である。
FIG. 17 is an explanatory diagram of a mobile phone as another example of an electronic apparatus using the electro-optical device of the invention.

【図18】 従来の反射型の液晶表示装置の1画素部分
を模式的に示す説明図で、図18(A)は平面図、図1
8(B)はそのE−E’線における断面図である。
FIG. 18 is an explanatory view schematically showing one pixel portion of a conventional reflective liquid crystal display device, FIG. 18 (A) is a plan view, and FIG.
8B is a sectional view taken along the line EE ′.

【図19】 従来の半透過、半反射型の液晶表示装置の
1画素部分を模式的に示す説明図で、図19(A)は平
面図、図19(B)はそのF−F’線における断面図で
ある。
19A and 19B are explanatory views schematically showing one pixel portion of a conventional semi-transmissive / semi-reflective liquid crystal display device. FIG. 19A is a plan view and FIG. 19B is its FF ′ line. FIG.

【符号の説明】[Explanation of symbols]

1…半導体膜 1a…高濃度ソース領域 1a’…チャネル形成用領域 1b…低濃度領域 1c…高濃度領域 1d…高濃度ドレイン領域 1f…高濃度ドレイン領域からの延設部分 2…ゲート絶縁膜 3a…走査線 3b…容量線 4…第1層間絶縁膜 5…第2層間絶縁膜(表面保護膜) 6a…データ線 6b…ドレイン電極 7…凹凸層 7a…感光性樹脂 8…反射板 8a…反射板の形成領域の端部 8b…金属膜 8g…凹凸パターン(表面凹凸形状) 9…透明電極 9a…透明電極の形成領域の端部 9b…透明導電性膜 10…TFTアレイ基板 10’…TFTアレイ基板側のガラス基板 11…下地保護膜 12…配向膜 13…凹凸形成層 13a…感光性樹脂 14…透過窓 15…コンタクト孔 20…対向基板 20’…対向基板側のガラス基板 21…対向電極 22…配向膜 23…遮光膜 30…画素スイッチング用のTFT 50…液晶 60…蓄積容量 100…電気光学装置 100a…画素 101…データ線駆動回路 102…実装端子 103…透過窓 104…走査線駆動回路 105…配線 106…基板間導通材 107…凹凸層 108…反射板 108a…反射板の形成領域の端部 108b…表面凹凸形状 109…透明電極 109a…透明電極の形成領域の端部 110…TFTアレイ基板 112…配向膜 113…凹凸形成層 120…対向基板 1 ... Semiconductor film 1a ... high concentration source region 1a '... Channel forming region 1b ... low concentration area 1c ... High concentration area 1d ... High-concentration drain region 1f ... Extension from the high-concentration drain region 2 ... Gate insulating film 3a ... scanning line 3b ... Capacity line 4 ... First interlayer insulating film 5 ... Second interlayer insulating film (surface protective film) 6a ... Data line 6b ... Drain electrode 7 ... uneven layer 7a ... Photosensitive resin 8 ... Reflector 8a ... Edge of reflection plate forming region 8b ... Metal film 8g: Concavo-convex pattern (surface concavo-convex shape) 9 ... Transparent electrode 9a ... Edge of transparent electrode forming region 9b ... Transparent conductive film 10 ... TFT array substrate 10 '... Glass substrate on the TFT array substrate side 11 ... Base protection film 12 ... Alignment film 13 ... Concavo-convex forming layer 13a ... Photosensitive resin 14 ... Transparent window 15 ... Contact hole 20 ... Counter substrate 20 '... Glass substrate on opposite substrate side 21 ... Counter electrode 22 ... Alignment film 23 ... Shading film 30 ... Pixel switching TFT 50 ... Liquid crystal 60 ... Storage capacity 100 ... Electro-optical device 100a ... Pixel 101 ... Data line drive circuit 102 ... Mounting terminal 103 ... Transparent window 104 ... Scan line drive circuit 105 ... Wiring 106 ... Inter-substrate conductive material 107 ... uneven layer 108 ... Reflector 108a ... Edge of forming area of reflector 108b ... Surface irregularity shape 109 ... Transparent electrode 109a ... Edge of transparent electrode forming region 110 ... TFT array substrate 112 ... Alignment film 113 ... Concavo-convex forming layer 120 ... Counter substrate

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09F 9/35 G09F 9/35 Fターム(参考) 2H091 FA02Y FA08X FA08Z FA11X FA11Z FA14Y FB08 FC01 FC10 FC14 FC26 GA03 GA06 GA13 HA06 HA07 HA10 LA12 LA16 2H092 GA13 GA17 GA21 HA04 HA05 HA06 JA24 JA46 KB04 KB25 MA05 MA14 MA15 MA19 MA27 NA01 NA27 NA29 PA02 5C094 AA10 AA15 AA43 AA44 BA03 BA43 CA19 EA04 EA05 EA06 EA07 EB02 EB04 ED11 FA04 HA08 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) G09F 9/35 G09F 9/35 F term (reference) 2H091 FA02Y FA08X FA08Z FA11X FA11Z FA14Y FB08 FC01 FC10 FC14 FC26 GA03 GA06 GA13 HA06 HA07 HA10 LA12 LA16 2H092 GA13 GA17 GA21 HA04 HA05 HA06 JA24 JA46 KB04 KB25 MA05 MA14 MA15 MA19 MA27 NA01 NA27 NA29 PA02 5C094 AA10 AA15 AA43 AA44 BA03 BA43 CA19 EA04 EA05 EA06 EA07 EB02 HA04 ED04 FA04 EB04 ED04

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 電気光学物質を封入、保持して対向配置
された一対の基板と、前記一対の基板のうちの一方の基
板の前記電気光学物質側に形成され、前記一対の基板の
うちの他方の基板側からの入射光を反射するとともに、
背面光源からの光を透過する一以上の透過窓をその所定
箇所に貫通して有する反射板と、前記反射板の上層側に
形成された透明電極とを積層して備えた電気光学装置で
あって、 前記反射板と前記透明電極とが、それぞれの形成領域の
端部を一致させた状態で積層されてなることを特徴とす
る電気光学装置。
1. A pair of substrates, which are arranged to face each other while encapsulating and holding an electro-optical substance, and formed on the electro-optical substance side of one of the pair of substrates, While reflecting the incident light from the other substrate side,
An electro-optical device comprising a reflective plate having one or more transmission windows penetrating at a predetermined position for transmitting light from a back light source, and a transparent electrode formed on the upper layer side of the reflective plate. The electro-optical device is characterized in that the reflection plate and the transparent electrode are laminated in such a manner that the end portions of the respective formation regions are aligned with each other.
【請求項2】 前記反射板が、入射光を散乱させること
が可能な表面凹凸形状を有してなる請求項1に記載の電
気光学装置。
2. The electro-optical device according to claim 1, wherein the reflection plate has a surface uneven shape capable of scattering incident light.
【請求項3】 前記反射板が、前記一方の基板上に形成
された、表面に凹凸を有する凹凸層の上に形成され、前
記反射板の前記表面凹凸形状が、前記凹凸層の凹凸に対
応した形状を有してなる請求項1又は2に記載の電気光
学装置。
3. The reflection plate is formed on a concavo-convex layer having a concavo-convex surface formed on the one substrate, and the surface concavo-convex shape of the reflector corresponds to the concavo-convex pattern of the concavo-convex layer. The electro-optical device according to claim 1, which has the above-mentioned shape.
【請求項4】 前記反射板が、アルミニウムや銀、もし
くはその合金、又はチタン、窒化チタン、モリブデン、
タンタル、等との積層膜から構成された請求項1〜3の
いずれかに記載の電気光学装置。
4. The reflection plate is made of aluminum, silver, or an alloy thereof, titanium, titanium nitride, molybdenum,
The electro-optical device according to claim 1, wherein the electro-optical device is formed of a laminated film of tantalum and the like.
【請求項5】 前記透明電極が、ITO(Indium
Tin Oxide)膜から構成された請求項1〜4
のいずれかに記載の電気光学装置。
5. The transparent electrode is ITO (Indium)
Tin oxide) film.
The electro-optical device according to any one of 1.
【請求項6】 電気光学物質を封入、保持して対向配置
した一対の基板のうちの、一方の基板の前記電気光学物
質側に、前記一対の基板のうちの他方の基板側からの入
射光を反射する反射板を形成する工程、前記反射板の上
に透明電極を形成する工程を含む電気光学装置の製造方
法であって、 前記一方の基板の前記電気光学物質側に金属膜を積層
し、次いで、前記金属膜の上層側に透明導電性膜を積層
し、次いで、前記金属膜及び前記透明導電性膜の積層体
を同時にそれぞれの形成領域の端部が一致するようにパ
ターニングして、それぞれの形成領域の端部が一致した
所定パターンの前記反射板及び前記透明電極を同時に形
成することを特徴とする電気光学装置の製造方法。
6. An incident light from the other substrate side of the pair of substrates to the electro-optical substance side of one of the pair of substrates which are arranged facing each other while enclosing and holding the electro-optical substance. A method of manufacturing an electro-optical device including a step of forming a reflective plate that reflects light, and a step of forming a transparent electrode on the reflective plate, wherein a metal film is laminated on the electro-optical substance side of the one substrate. Next, a transparent conductive film is laminated on the upper side of the metal film, and then a laminate of the metal film and the transparent conductive film is patterned at the same time so that the end portions of the respective formation regions are aligned with each other, A method of manufacturing an electro-optical device, characterized in that the reflection plate and the transparent electrode are formed at the same time in a predetermined pattern in which the ends of the respective formation regions coincide with each other.
【請求項7】 前記一方の基板上に前記金属膜を積層す
る前に、前記一方の基板上に凹凸層を形成し、前記凹凸
層の上にその表面形状に対応した入射光を散乱させるこ
とが可能な表面凹凸形状を有する前記金属膜を積層する
請求項6に記載の電気光学装置の製造方法。
7. An uneven layer is formed on the one substrate before laminating the metal film on the one substrate, and incident light corresponding to the surface shape is scattered on the uneven layer. 7. The method for manufacturing an electro-optical device according to claim 6, wherein the metal film having a surface uneven shape capable of being formed is laminated.
【請求項8】 前記反射板として、アルミニウムや銀、
もしくはその合金、又はチタン、窒化チタン、モリブデ
ン、タンタル等との積層膜から構成したものを用いる請
求項6又は7に記載の電気光学装置の製造方法。
8. The reflecting plate is made of aluminum or silver,
8. The method for manufacturing an electro-optical device according to claim 6, wherein an alloy thereof or a laminated film of titanium, titanium nitride, molybdenum, tantalum, or the like is used.
【請求項9】 前記透明電極として、ITO(Indi
um Tin Oxide)膜から構成したものを用い
る請求項6〜8のいずれかに記載の電気光学装置の製造
方法。
9. The transparent electrode is made of ITO (Indi).
9. A method of manufacturing an electro-optical device according to claim 6, wherein a film made of a (um tin oxide) film is used.
JP2001287398A 2001-09-20 2001-09-20 Electrooptical device and its manufacturing method Pending JP2003098976A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001287398A JP2003098976A (en) 2001-09-20 2001-09-20 Electrooptical device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001287398A JP2003098976A (en) 2001-09-20 2001-09-20 Electrooptical device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2003098976A true JP2003098976A (en) 2003-04-04

Family

ID=19110215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001287398A Pending JP2003098976A (en) 2001-09-20 2001-09-20 Electrooptical device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2003098976A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110310962A (en) * 2014-06-13 2019-10-08 株式会社半导体能源研究所 Display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110310962A (en) * 2014-06-13 2019-10-08 株式会社半导体能源研究所 Display device

Similar Documents

Publication Publication Date Title
JP3714244B2 (en) Transflective / reflective electro-optical device manufacturing method, transflective / reflective electro-optical device, and electronic apparatus
JP2002323705A (en) Electro-optical device and electronic equipment
KR100482488B1 (en) Electro-optical device, electronic apparatus and method of manufacturing an electro-optical device
KR100514507B1 (en) Electrooptic device and production method therefor
JP3722116B2 (en) Reflective electro-optical device and electronic apparatus
JP4154880B2 (en) Electro-optical device and manufacturing method thereof
JP2003255853A (en) Electro-optic device and electronic equipment
JP3747828B2 (en) Electro-optical device and manufacturing method thereof
JP4035992B2 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JP2003029275A (en) Optoelectronic device, electronic equipment and method of manufacturing optoelectronic device
JP3951694B2 (en) Transflective / reflective electro-optical device, electronic apparatus, and method of manufacturing transflective / reflective electro-optical device
JP2003228036A (en) Optoelectronic device, electronic equipment, and method for manufacturing optoelectronic device
JP3979077B2 (en) Electro-optical device and electronic apparatus
JP2003029298A (en) Thin film semiconductor device, electro-optical device, electronic instrument and manufacturing method for thin film semiconductor device and electro-optical device
JP2005275432A (en) Electro-optic device and electronic equipment
JP2003098976A (en) Electrooptical device and its manufacturing method
JP4023111B2 (en) Manufacturing method of electro-optical device
JP2003195285A (en) Reflection type electro-optical device, electronic appliance, and manufacturing method for reflection type electro-optical device
JP3932844B2 (en) Electro-optical device and manufacturing method thereof
JP2003107454A (en) Electro-optic device and its manufacturing method
JP2003076300A (en) Optoelectronic device and its manufacturing method
JP2003005173A (en) Electrooptic device and electronic equipment
JP2003058073A (en) Method of manufacturing electro-optic device, electro- optic device and electronic apparatus
JP2003287773A (en) Reflective electrooptic device and electronic apparatus
JP3800029B2 (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060322