JP2003085543A - 画像データ校正方法および装置 - Google Patents

Abstract

(57)【要約】 【課題】 撮像装置を高度化・複雑化させることなく、
各種制限を受けずに高速かつ精度よく、当該撮像装置に
固有の特性に基づき校正を行う。 【解決手段】 所定の基準信号を撮像装置１のアナログ
メモリ装置１２へ書き込んだ後、そのアナログメモリ装
置１２に書き込まれた基準信号をアナログメモリ装置１
２の特性データとして読み出し、画像データ校正装置２
の演算処理部２０で、この特性データを用いてアナログ
メモリ装置１２に格納されていた撮像済み画像データを
校正する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像データ校正方
法および装置に関し、特に画像データに対する撮像装置
に固有の影響を校正する画像データ校正方法および装置
に関するものである。

【０００２】

【従来の技術】ＣＣＤなどの撮像素子で撮像された画像
データを、アナログメモリ素子やデジタルメモリ素子な
どの画像記録媒体からなる内部記憶部に格納する電子カ
メラなどの撮像装置では、それぞれの撮像装置の内部記
憶部が持つ固有の特性に起因して、撮像により得られた
画像データが影響を受ける。特に、アナログメモリ素子
からなるアナログメモリ装置の画像記録媒体を内部記憶
部として用いた場合、そのアナログメモリ素子や書き込
み回路の回路特性に起因して固定の周期性パターンノイ
ズが発生したり、非線形入出力特性により画像データが
影響を受ける場合もある。

【０００３】このような撮像装置の内部記憶部が持つ固
有の特性による画像データへの影響を低減するため、ア
ナログメモリ素子や書き込み回路などの周辺回路の特性
のばらつきを減らし、これらばらつきを個々のアナログ
メモリ素子の記憶精度よりもかなり低いレベルに持って
いくように、集積回路設計や製造を行っていた。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の考え方では、集積回路設計・製造の複雑さが
増すとともに電源回路の精度向上が必要となるなど、ア
ナログメモリ装置の設計が難しくなり、アナログメモリ
装置さらには撮像装置の価格が高くなるという問題点が
あった、また、アナログメモリ素子の記録精度が上がる
につれてこれらアナログメモリ素子のばらつきもさらに
低減しなければならないという問題もあった。

【０００５】アナログメモリ装置を画像記憶媒体として
使用する撮像装置においては、２次元の撮像素子からの
アナログ信号をアナログ電圧値（電荷量）として各メモ
リ素子に蓄積（書き込み動作）している。このようなア
ナログメモリ素子では個々の素子に電荷を蓄積させるた
めには１素子に対して数１０μ〜数１００μ秒の時間が
かかるため、見かけ上書き込み動作を高速にするため書
き込み回路を複数用意して動作させることにより全体の
書き込み時間を短縮する方法が使われている。しかしな
がら、アナログ電子回路では同一の機能を持つ回路を複
数使用した場合、必ず特性のばらつきがある。このた
め、同一の値を複数の記憶素子に書き込んだ場合でも、
この特性のばらつきによりミクロ的には記憶された電圧
値がばらつくことになる。

【０００６】このようなアナログ電圧記憶素子に記憶さ
れた電圧値をある一定の閾値で判定し、０か１かのデジ
タルメモリとして使用する場合は、上記のような特性の
ばらつきは全く問題にならないが、アナログ値のままで
使用する場合にはこの特性のばらつきが大きな問題にな
る。特にこのようなアナログメモリ素子を画像記録媒体
のような２次元データ記録媒体として利用する場合、大
きな問題となりやすい。また、上記個々の記憶素子自体
が高速に電荷を書き込めるようになって、書き込み回路
が単一であったとしても、個別記憶素子自体のアナログ
信号に対する特性のばらつきは避けられない。

【０００７】画像のような２次元データ上では、非常に
小さいレベルであるがわずかの繰り返しパターンや規則
正しいパターンがあっても人間の目はこれらの繰り返し
パターンを周期性ノイズとして認識する。例えば、画像
の中にとぎれとぎれの線状のノイズが有っても人間の目
はこれを連続した線のノイズとして頭の中で構成してし
まい目障りとなり、画質劣化となる。このようなパター
ンは画像のＳ／Ｎ比では測れないほど小さいが、それが
空間的に特定の位置関係でくりかえして存在する場合、
人間の目にはノイズとして見える。

【０００８】例えば、アナログメモリ装置に記録されて
いる画像データを読み取り装置で読み出して表示する場
合を考えると、メモリ内の標本化アナログデータを読み
出だしてＡ／Ｄ変換し、デジタルデータとしてパソコン
に入力し、モニタに表示したりプリンタに出力する。こ
のとき、Ａ／Ｄ変換処理では上記アナログデータにわず
かの偏りがあると、その偏りがＡ／Ｄ変換器のＬＳＢ
（最下位ビット）以内でも読み出したデータのうちの偏
った値は量子化時に四捨五入されるため、部分的にいく
つかのデータはＬＳＢが偏る。このようなわずかに偏る
データが何らかの周期性や特定の形状（パターン）を持
って存在すると画像として２次元に配列した場合、人間
の目には固定的パターンが存在する事を認識する。この
ような偏りは書き込みデータの精度を上げれば上げるほ
ど目立つようになる。

【０００９】また、たとえアナログメモリ装置からのデ
ータをＡ／Ｄ変換せずアナログのままビデオ信号にして
表示したり、あるいは印刷したとしても、同様に固定パ
ターンが出てくることは明らかである。本発明はこのよ
うな課題を解決するためのものであり、アナログメモリ
装置の回路設計や製造を複雑化させることなく、アナロ
グメモリ装置の回路特性に起因する画像データへのノイ
ズの影響を低減でき、高い画質の画像が得られる画像デ
ータ校正方法および装置を提供することを目的としてい
る。

【００１０】

【課題を解決するための手段】このような目的を達成す
るために、本発明にかかる画像データ校正方法は、撮像
装置の撮像素子で撮像されて量子化され離散アナログ信
号として当該撮像装置内のアナログメモリ装置に格納さ
れている画像データを、撮像装置とは別個に設けられて
いる画像データ校正装置で校正する画像データ校正方法
において、画像データ校正装置で、撮像装置からアナロ
グメモリ装置に格納されている画像データを読み出し
て、当該画像データ校正装置の記憶部へ格納し、撮像装
置で、所定の基準信号をアナログメモリ装置へ書き込
み、画像データ校正装置で、アナログメモリ装置に書き
込まれている基準信号をアナログメモリ装置の特性デー
タとして読み出し、画像データ校正装置で、特性データ
を用いて当該画像データ校正装置の記憶部に格納されて
いる画像データを校正するようにしたものである。

【００１１】また本発明にかかる他の画像データ校正方
法は、撮像装置の撮像素子で撮像されて量子化され離散
アナログ信号として当該撮像装置内のアナログメモリ装
置に格納されている画像データを、撮像装置とは別個に
設けられている画像データ校正装置で校正する画像デー
タ校正方法において、撮像装置で、所定の基準信号をア
ナログメモリ装置へ書き込み、画像データ校正装置で、
撮像装置から取り外して接続されたアナログメモリ装置
に格納されている画像データを読み出して、当該画像デ
ータ校正装置の記憶部へ格納するとともに、アナログメ
モリ装置に書き込まれた基準信号をアナログメモリ装置
の特性データとして読み出し、画像データ校正装置で、
特性データを用いて当該画像データ校正装置の記憶部に
格納されている画像データを校正するようにしたもので
ある。

【００１２】また本発明にかかる他の画像データ校正方
法は、撮像装置の撮像素子で撮像されて量子化され離散
アナログ信号として当該撮像装置内のアナログメモリ装
置に格納されている画像データを、撮像装置とは別個に
設けられている画像データ校正装置で校正する画像デー
タ校正方法において、画像データ校正装置で、撮像装置
から取り外して接続されたアナログメモリ装置に格納さ
れている画像データを読み出して、当該画像データ校正
装置の記憶部へ格納するとともに、所定の基準信号をア
ナログメモリ装置へ書き込んだ後、そのアナログメモリ
装置に書き込まれた基準信号をアナログメモリ装置の特
性データとして読み出し、画像データ校正装置で、特性
データを用いて当該画像データ校正装置の記憶部に格納
されている画像データを校正するようにしたものであ
る。

【００１３】基準信号として、撮像装置に設けられた基
準信号発生部から得られた基準信号を用いてもよく、画
像データ校正装置に設けられた基準信号発生部から得ら
れた基準信号を用いてもよい。

【００１４】画像データの校正について、画像データ校
正装置で、アナログメモリ装置に設けられている各書き
込み回路を用いてアナログメモリ装置の各アナログメモ
リ素子へ書き込まれた基準信号を、各書き込み回路の動
作特性を示す特性データとして読み出し、画像データの
各画素について、特性データのうち当該画素に対応する
書き込み回路の動作特性を用いて校正するようにしても
よい。

【００１５】あるいは、画像データ校正装置で、アナロ
グメモリ装置に設けられている１つの書き込み回路を用
いてアナログメモリ装置の各アナログメモリ素子へ書き
込まれた基準信号を、各アナログメモリ素子の動作特性
を示す特性データとして読み出し、画像データの各画素
について、特性データのうち当該画素に対応するアナロ
グメモリ素子の動作特性を用いて校正するようにしても
よい。

【００１６】さらには、画像データ校正装置で、アナロ
グメモリ装置のアナログメモリ素子へ基準信号として、
一定電圧に代えて異なる電圧信号を複数書き込んで読み
出すことにより得られた、アナログメモリ素子の入出力
特性からなる特性データを取得し、特性データとアナロ
グメモリ素子の所望の入出力特性との差に基づき、撮像
済み画像データの個々の画素値を校正するようにしても
よい。

【００１７】また、本発明にかかる画像データ校正装置
は、撮像装置の撮像素子で撮像されて量子化され離散ア
ナログ信号として当該撮像装置内のアナログメモリ装置
に格納されている撮像済みの画像データを校正する画像
データ校正装置において、撮像装置で撮像された画像デ
ータを格納する記憶部と、アナログメモリ装置に格納さ
れている画像データを読み出すとともに、撮像装置でア
ナログメモリ装置へ書き込んだ一定電圧の基準信号をア
ナログメモリ装置の特性データとして撮像装置のアナロ
グメモリ装置から読み出すアナログＩ／Ｆ部と、このア
ナログＩ／Ｆ部を介してアナログメモリ装置から画像デ
ータを読み出して記憶部に格納するとともに、アナログ
Ｉ／Ｆ部を介してアナログメモリ装置から読み出した特
性データを用いて記憶部に格納されている画像データを
校正する演算処理部とを備えるものである。

【００１８】また、本発明にかかる他の画像データ校正
装置は、撮像装置の撮像素子で撮像されて量子化され離
散アナログ信号として当該撮像装置内のアナログメモリ
装置に格納されている撮像済みの画像データを校正する
画像データ校正装置において、撮像装置で撮像された画
像データを格納する記憶部と、撮像装置から取り外され
たアナログメモリ装置と接続し、所定の基準信号をアナ
ログメモリ装置へ書き込む基準信号発生部と、撮像装置
から取り外されたアナログメモリ装置と接続し、そのア
ナログメモリ装置に格納されている画像データを読み出
すとともに、基準信号発生部によりアナログメモリ装置
へ書き込んだ一定電圧の基準信号をアナログメモリ装置
の特性データとしてアナログメモリ装置から読み出すア
ナログＩ／Ｆ部と、このアナログＩ／Ｆ部を介してアナ
ログメモリ装置から画像データを読み出して記憶部に格
納するとともに、アナログＩ／Ｆ部を介してアナログメ
モリ装置から読み出した特性データを用いて記憶部に格
納されている画像データを校正する演算処理部とを備え
るものである。

【００１９】また、本発明にかかる他の画像データ校正
装置は、撮像装置の撮像素子で撮像されて量子化され離
散アナログ信号として当該撮像装置内のアナログメモリ
装置に格納されている撮像済みの画像データを校正する
画像データ校正装置において、撮像装置で撮像された画
像データを格納する記憶部と、撮像装置から取り外され
たアナログメモリ装置と接続し、そのアナログメモリ装
置に格納されている画像データを読み出すとともに、撮
像装置でアナログメモリ装置へ書き込んだ一定電圧の基
準信号をアナログメモリ装置の特性データとしてアナロ
グメモリ装置から読み出すアナログＩ／Ｆ部と、このア
ナログＩ／Ｆ部を介してアナログメモリ装置から画像デ
ータを読み出して記憶部に格納するとともに、アナログ
Ｉ／Ｆ部を介してアナログメモリ装置から読み出した特
性データを用いて記憶部に格納されている画像データを
校正する演算処理部とを備えるものである。

【００２０】基準信号としては、撮像装置に設けられた
基準信号発生部から得られた基準信号を用いてもよく、
画像データ校正装置に設けられた基準信号発生部から得
られた基準信号を用いてもよい。

【００２１】画像データを校正については、アナログＩ
／Ｆ部で、アナログメモリ装置に設けられている各書き
込み回路を用いてアナログメモリ装置の各アナログメモ
リ素子へ書き込まれた基準信号を、各書き込み回路の動
作特性を示す特性データとして読み出し、演算処理部
で、画像データの各画素について、特性データのうち当
該画素に対応する書き込み回路の動作特性を用いて校正
するようにしてもよい。

【００２２】あるいは、アナログＩ／Ｆ部で、アナログ
メモリ装置に設けられている１つの書き込み回路を用い
てアナログメモリ装置の各アナログメモリ素子へ書き込
まれた基準信号を、各アナログメモリ素子の動作特性を
示す特性データとして読み出し、演算処理部で、画像デ
ータの各画素について、特性データのうち当該画素に対
応するアナログメモリ素子の動作特性を用いて校正する
ようにしてもよい。

【００２３】さらには、アナログＩ／Ｆ部で、一定電圧
の基準信号に代えて、アナログメモリ装置のアナログメ
モリ素子へ書き込まれた複数の異なる電圧信号からなる
基準信号を、アナログメモリ素子の入出力特性を示す特
性データとして読み出し、演算処理部で、特性データと
アナログメモリ素子の所望の入出力特性との差に基づ
き、画像データの個々の画素値を校正するようにしても
よい。

【００２４】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明の第１の実施
の形態にかかる画像データ校正装置を示すブロック図で
ある。この画像データ校正装置２は、電子カメラなどの
撮像装置１で撮像されて量子化され離散アナログ信号と
して撮像装置１内のアナログメモリ装置１２へ格納され
ている撮像済みの画像データと、その画像データに対す
るアナログメモリ装置１２に固有の影響を示す特性デー
タとを撮像装置１から読み出し、その特性データを用い
て当該画像データを校正する装置である。

【００２５】画像データ校正装置２は、全体としてコン
ピュータからなり、演算処理部（ＣＰＵ）２０、メモリ
部２１、外部記憶部２２、アナログＩ／Ｆ部２３、デジ
タルＩ／Ｆ部２４、画面表示部２５、操作入力部２６お
よび外部Ｉ／Ｆ部２７が設けられており、これら各部は
内部バスを介して演算処理部２０により制御される。撮
像装置１には、レンズ１Ａ、撮像素子１０、画像処理部
１１、アナログメモリ装置１２、アナログＩ／Ｆ部１
３、基準信号発生部１４、制御部１５、ＭＰＵ１６、メ
モリ部１７、デジタルＩ／Ｆ部１８および操作部１９が
設けられており、制御部１５、メモリ部１７、デジタル
Ｉ／Ｆ部１８および操作部１９は、内部バスを介してＭ
ＰＵ１６により制御される。

【００２６】画像データ校正装置２の演算処理部２０
は、ＣＰＵなどのマイクロプロセッサやその周辺回路か
らなり、メモリ部２１や外部記憶部２２に格納されてい
るプログラムを取り込んで実行することにより、各部を
制御して撮像装置１で撮像された画像データを校正する
ための校正処理を実行する回路部である。メモリ部２１
は、演算処理部２０の処理動作に必要な各種制御情報を
記憶する回路部である。外部記憶部２２は、磁気ディス
クなどデータの読み書き可能な記憶媒体を有する記憶装
置である。

【００２７】アナログＩ／Ｆ部２３は、画像データ校正
装置２に接続された撮像装置１のアナログメモリ装置１
２からアナログＩ／Ｆ部１３を介して撮像済み画像デー
タや特性データを読み込む回路部であり、アナログ画像
データを符号化するためのＡ／Ｄ変換機能を有してい
る。デジタルＩ／Ｆ部２４は、撮像装置１との間で各種
情報をやり取りするための回路部である。画面表示部２
５は、画像データ校正装置２の処理状況や画像データを
画面に表示する回路部である。操作入力部２６は、キー
ボードやマウスなど画像データ校正装置２に対して指示
を操作入力するための回路部である。外部Ｉ／Ｆ部２７
は、校正済み画像データなどの各種データをプリンタな
どの外部機器へ出力するための回路部である。

【００２８】撮像装置１の撮像素子１０は、レンズ１Ａ
を介して得られた像を光電変換しアナログ画像信号とし
て出力するＣＣＤ等の検出素子である。画像処理部１１
は撮像素子１０からのアナログ画像信号を画像処理し、
画像データを量子化された離散アナログ信号として出力
する回路部である。アナログメモリ装置１２は、多数の
アナログメモリ素子からなり画像処理部１１からの画像
データや当該アナログメモリ装置１２に固有の動作特性
を示す特性データをアナログ電圧値として記憶する回路
部である。アナログＩ／Ｆ部１３は、アナログメモリ装
置１２に格納されている画像データや特性データを読み
出して画像データ校正装置２へ出力する回路部である。

【００２９】基準信号発生部１４は、アナログメモリ装
置１２に固有の動作特性を示す特性データを取得するた
めに用いる基準信号を出力する回路部である。切替部Ｓ
Ｗは、画像処理部１１からの画像データまたは基準信号
発生部１４からの基準信号のいずれかをアナログメモリ
装置１２へ供給する切替スイッチである。制御部１５
は、画像処理部１１、基準信号発生部１４および切替部
ＳＷを制御する回路部である。

【００３０】ＭＰＵ１６は、ＣＰＵとその周辺回路から
なり、メモリ部１７に予め格納されているプログラムを
実行することにより、撮像装置１の各部を制御して撮像
や画像データ校正に必要な動作を行う回路部である。メ
モリ部１７は、ＭＰＵ１６での制御に必要な情報を記憶
する回路部である。デジタルＩ／Ｆ部１８は、画像デー
タ校正装置２との間で各種情報をやり取りするための回
路部である。操作部１９は、撮像装置１を操作するため
のボタンやスイッチの操作を受け付ける回路部である。

【００３１】次に、図２を参照して、本実施の形態にか
かる画像データ校正装置の動作について説明する。図２
は第１の実施の形態にかかる画像データ校正装置の校正
処理動作を示すフローチャートである。まず、撮像済み
画像データがアナログメモリ装置１２に格納されている
撮像装置１を画像データ校正装置２へ接続する（ステッ
プ１００）。そして、画像データ校正装置２の演算処理
部２０では、操作入力部２６からの校正処理開始指示に
応じて、アナログＩ／Ｆ部２３から撮像装置１のアナロ
グＩ／Ｆ部１３を介してアナログメモリ装置１２へアク
セスし、撮像済み画像データを読み出して（ステップ１
０１）、画像データ校正装置２の外部記憶部２２へ格納
する（ステップ１０２）。

【００３２】次に、撮像装置１の制御部１５で、切替部
ＳＷを基準信号発生部１４側へ切り替えるとともに、基
準信号発生部１４から一定電圧の基準信号を出力し、ア
ナログメモリ装置１２へ書き込む（ステップ１０３）。
この基準信号の書き込みについては、操作部１９からの
校正指示操作に応じて開始してもよく、デジタルＩ／Ｆ
部２４およびデジタルＩ／Ｆ部１８を介して画像データ
校正装置２から指示された基準信号書き込み指示に応じ
て行うようにしてもよい。その後、演算処理部２０は、
アナログＩ／Ｆ部２３から撮像装置１のアナログＩ／Ｆ
部１３を介してアナログメモリ装置１２へアクセスし、
書き込まれた基準信号を当該アナログメモリ装置１２に
固有の動作特性を示す特性データとして読み出し（ステ
ップ１０４）、画像データ校正装置２の外部記憶部２２
へ格納する（ステップ１０５）。

【００３３】演算処理部２０では、このようにして特性
データを取得した後、外部記憶部２２に格納した特性デ
ータを用いて、同じく外部記憶部２２に格納されている
撮像済み画像データについて、周期性パターンノイズな
どを低減するための信号処理計算を行うことにより校正
し（ステップ１０６）、一連の校正処理動作を終了す
る。

【００３４】このように、撮像装置１のアナログメモリ
装置１２に保存されている撮像済み画像データを読み出
して画像データ校正装置２の外部記憶部２２へ格納し、
その画像データに対する撮像装置１のアナログメモリ装
置１２に固有の影響を校正するための特性データを撮像
装置１から取得し、画像データ校正装置２で、その特性
データを用いて外部記憶部２２に格納されている画像デ
ータを校正するようにしたものである。したがって、従
来のように、アナログメモリ装置の回路設計や製造を複
雑化させることなく、アナログメモリ装置の回路特性に
起因する画像データへのノイズの影響を低減でき、高い
画質の画像が得られる。

【００３５】また、撮像装置とは別個に、撮像装置と比
較して複雑な処理を高速で行えるコンピュータを画像デ
ータ校正装置として使用できるため、撮像装置内部で補
正処理を行う場合に比べて、各種制限を受けずに高速か
つ精度よく画像データを校正できる。さらに、特性デー
タ取得装置により取得した当該撮像装置に固有の特性に
基づき校正を行うことができ、高精度な校正が可能とな
る。特に、撮像済み画像データを校正するごとに特性デ
ータを取得することにより、撮像装置やアナログメモリ
装置の経年変化など特性変化も含めた校正が可能とな
る。

【００３６】次に、図３を参照して、本発明の第２の実
施の形態にかかる画像データ校正装置について説明す
る。図３は第２の実施の形態にかかる画像データ校正装
置を示すブロック図である。前述した第１の実施の形態
（図１参照）では、撮像装置１のアナログメモリ装置１
２から画像データ校正装置２へ画像データおよび特性デ
ータを読み出す場合を例として説明したが、本実施の形
態では、撮像装置１からアナログメモリ装置１２を取り
外して画像データ校正装置２へ接続し、画像データおよ
び特性データを読み出す場合について説明する。

【００３７】本実施の形態では、図３に示すように、撮
像装置１からアナログメモリ装置１２を取り外して画像
データ校正装置２で画像データおよび特性データを読み
出すため、撮像装置１のアナログＩ／Ｆ部１３（図１参
照）が不要となる。また、基準信号は画像データ校正装
置に設けられた基準信号発生部２８で書き込まれるた
め、撮像装置１の基準信号発生部１４および切替部ＳＷ
も不要となる。取り外し可能なアナログメモリ装置１２
としては、電子カメラなどの小型電子機器で広く用いら
れている取り外し可能なデジタルメモリカードと同様の
形態で作成された、不揮発性アナログメモリ装置を内蔵
するアナログメモリカードを利用すればよい。

【００３８】次に、図４を参照して、本実施の形態にか
かる画像データ校正装置の動作について説明する。図４
は第２の実施の形態にかかる画像データ校正装置の校正
処理動作を示すフローチャートである。まず、撮像装置
１から撮像済み画像データがすでに格納されているアナ
ログメモリ装置１２を取り外し（ステップ１２０）、そ
のアナログメモリ装置１２を画像データ校正装置２のア
ナログＩ／Ｆ部１３へ接続する（ステップ１２１）。

【００３９】続いて、画像データ校正装置２の演算処理
部２０では、操作入力部２６からの校正処理開始指示に
応じて、アナログＩ／Ｆ部２３を介してアナログメモリ
装置１２へアクセスし、撮像済み画像データを読み出し
て（ステップ１２２）、画像データ校正装置２の外部記
憶部２２へ格納する（ステップ１２３）。その後、基準
信号発生部２８から一定電圧の基準信号を出力し、アナ
ログメモリ装置１２へ書き込む（ステップ１２４）。そ
して、演算処理部２０は、アナログＩ／Ｆ部２３を介し
てアナログメモリ装置１２へアクセスし、書き込まれた
基準信号を当該アナログメモリ装置１２に固有の動作特
性を示す特性データとして読み出し（ステップ１２
５）、画像データ校正装置２の外部記憶部２２へ格納す
る（ステップ１２６）。

【００４０】演算処理部２０では、このようにして、特
性データを取得した後、外部記憶部２２に格納されてい
る特性データを用いて、同じく外部記憶部２２に格納さ
れている撮像済み画像データについて、周期性パターン
ノイズなどを低減するための信号処理計算を行うことに
より校正し（ステップ１２７）、一連の校正処理動作を
終了する。本実施の形態では、このように撮像装置１か
ら取り外したアナログメモリ装置１２を画像データ校正
装置２へ接続して、そのアナログメモリ装置１２に格納
されている撮像済み画像データを校正するようにしたの
で、撮像装置１側の回路構成を簡略化できるとともに、
第１の実施の形態のような回路構成を持たない機器の画
像データについても校正することができ広範囲な応用が
期待される。

【００４１】次に、図５を参照して、本発明の第３の実
施の形態にかかる画像データ校正装置について説明す
る。図５は第３の実施の形態にかかる画像データ校正装
置を示すブロック図である。前述した第２の実施の形態
（図３参照）では、画像データ校正装置２側で基準信号
をアナログメモリ装置１２へ書き込む場合を例として説
明したが、本実施の形態では、この点について前述した
第１の実施の形態（図１参照）のように、撮像装置１側
で基準信号を書き込む場合について説明する。

【００４２】本実施の形態では、図５に示すように、撮
像装置１からアナログメモリ装置１２を取り外して画像
データ校正装置２で画像データおよび特性データを読み
出すため、撮像装置１のアナログＩ／Ｆ部１３（図１参
照）が不要となる。なお、基準信号は撮像装置１で書き
込まれるため、撮像装置１の基準信号発生部１４および
切替部ＳＷは必要となる。取り外し可能なアナログメモ
リ装置１２としては、前述と同様に、電子カメラなどの
小型電子機器で広く用いられている取り外し可能なデジ
タルメモリカードと同様の形態で作成された、不揮発性
アナログメモリ装置を内蔵するアナログメモリカードを
利用すればよい。

【００４３】次に、図６を参照して、本実施の形態にか
かる画像データ校正装置の動作について説明する。図６
は第３の実施の形態にかかる画像データ校正装置の校正
処理動作を示すフローチャートである。まず、撮像装置
１の制御部１５で、切替部ＳＷを基準信号発生部１４側
へ切り替えるとともに、基準信号発生部１４から一定電
圧の基準信号を出力し、アナログメモリ装置１２へ書き
込む（ステップ１４０）。この基準信号の書き込みにつ
いては、操作部１９からの校正指示操作に応じて開始し
てもよく、デジタルＩ／Ｆ部２４およびデジタルＩ／Ｆ
部１８を介して画像データ校正装置２から指示された基
準信号書き込み指示に応じて行うようにしてもよい。

【００４４】この際、アナログメモリ装置１２には、撮
像済み画像データがすでに格納されているため、基準信
号はこれら画像データ以外の記憶領域へ書き込まれる。
したがって、基準信号の書き込みタイミングと撮像済み
画像データの読み出しタイミングとの関係が制限されな
いため、画像データの校正処理に関係なく、撮像の前後
で実施できる。例えば、アナログメモリ装置１２を撮像
装置１へ装着した時点や撮像開始あるいは終了時に自動
的に基準信号を書き込むようにしてもよく、上記校正指
示操作を省くことができる。

【００４５】このようにして基準信号をアナログメモリ
装置１２へ書き込んだ後、撮像装置１から撮像済み画像
データがすでに格納されているアナログメモリ装置１２
を取り外し（ステップ１４１）、そのアナログメモリ装
置１２を画像データ校正装置２のアナログＩ／Ｆ部１３
へ接続する（ステップ１４２）。続いて、画像データ校
正装置２の演算処理部２０では、操作入力部２６からの
校正処理開始指示に応じて、アナログＩ／Ｆ部２３を介
してアナログメモリ装置１２へアクセスし、撮像済み画
像データを読み出して（ステップ１４３）、画像データ
校正装置２の外部記憶部２２へ格納する（ステップ１４
４）。

【００４６】また、アナログＩ／Ｆ部２３を介してアナ
ログメモリ装置１２へアクセスし、書き込まれた基準信
号を当該アナログメモリ装置１２に固有の動作特性を示
す特性データとして読み出し（ステップ１４５）、画像
データ校正装置２の外部記憶部２２へ格納する（ステッ
プ１４６）。演算処理部２０では、このようにして、特
性データを取得した後、外部記憶部２２に格納されてい
る特性データを用いて、同じく外部記憶部２２に格納さ
れている撮像済み画像データについて、周期性パターン
ノイズなどを低減するための信号処理計算を行うことに
より校正し（ステップ１４７）、一連の校正処理動作を
終了する。

【００４７】本実施の形態では、このように撮像装置１
で基準信号を書き込んだ後に取り外したアナログメモリ
装置１２を画像データ校正装置２へ接続して、そのアナ
ログメモリ装置１２に格納されている撮像済み画像デー
タを校正するようにしたので、撮像装置１側の回路構成
をある程度簡略化できるとともに、アナログＩ／Ｆ部を
持たない機器の画像データについても校正することがで
き広範囲な応用が期待される。また、基準信号の書き込
みタイミングが制限されず、校正処理時の操作負担を削
減できる。

【００４８】次に、図７を参照して、本発明の第４の実
施の形態にかかる画像データ校正装置について説明す
る。図７は第４の実施の形態にかかる画像データ校正装
置を示すブロック図である。前述した第１の実施の形態
（図１参照）では、撮像装置１に設けた基準信号発生部
１４で基準信号を発生させる場合について説明したが、
本実施の形態では、画像データ校正装置２から撮像装置
１へ基準信号を供給する場合について説明する。

【００４９】本実施の形態では、図７に示すように、画
像データ校正装置２から撮像装置１へ基準信号を供給す
るため、撮像装置１の基準信号発生部１４（図１参照）
が不要となる。なお、基準信号は撮像装置１で書き込ま
れるため、撮像装置１の切替部ＳＷは必要となる。画像
校正処理では、図２のステップ１０３で基準信号を書き
込む際、画像データ校正装置２から撮像装置１へ基準信
号を供給するようにすればよく、他の処理手順について
は図２と同様である。なお、本実施の形態については、
第１の実施の形態だけでなく第３の実施の形態（図５参
照）についても上記と同様にして適用できる。

【００５０】次に、特性データを用いた画像データの校
正処理について説明する。図８に、アナログデータを高
速で書き込み可能としたアナログメモリ装置の概略構成
例を示す。アナログメモリ装置１２には、アナログ電圧
値を保持する容量素子を用いてアナログ値を記憶する多
数のアナログメモリ素子１２Ｂ、書き込みデータＤＩＮ
に基づきアナログメモリ素子１２Ｂに対して所望のアナ
ログ電圧値を供給する複数の書き込み回路１２Ａ、アナ
ログメモリ素子１２Ｂから所望のアナログ電圧値を読み
出して読み出しデータＤＯＵＴとして出力する読み出し
回路１２Ｃ、およびアドレス信号ＡＤＤに基づきアナロ
グメモリ素子１２Ｂのいずれか選択するアドレス指定回
路１２Ｄが設けられている。

【００５１】このような高速アナログメモリ装置では、
アナログメモリ素子１２Ｂの内部で所望の電圧を電荷量
として蓄積するが、容量素子からなる個々のアナログメ
モリ素子１２Ｂに対して電荷を書き込む際にはある程度
時間がかかる。したがって、画像データのように大量の
データを短時間で記録するためには、書き込み回路１２
Ａを複数用意して少しずつ時間を遅らせて画素データを
書き込むことにより、見かけ上高速でデータが書き込め
る機能を実現している。このようなアナログ回路を多数
用いる装置では、同一の書き込み回路を複数並べて動作
させるため、これらの特性がばらつくことは当然であ
る。

【００５２】図８のようなアナログメモリ素子を多数並
べた回路構成から最も出やすいノイズは、書き込み回路
の数により決まる長さで繰り返すノイズが考えられる。
例えば、１０００個の書き込み回路１２Ａを使った場
合、これら書き込み回路１２Ａの特性ばらつきが周期性
ノイズとなって画像上に現れやすい。このような周期性
ノイズは、例えば各アナログメモリ素子１２Ｂで記憶す
るアナログ値でのノイズレベルが非常に小さくても、そ
れがある程度規則性を持って存在すれば画像の中に規則
正しい線状のノイズとして目に付く。

【００５３】図９，図１０に、アナログメモリ装置にお
いて上記のような繰り返しにより画像上に複数の縦線や
斜線として現れる線状ノイズを示す。例えば、書き込み
回路１２Ａが１０００個あり、画像データの横画素数が
ちょうど１０００個の場合、書き込み回路特性のばらつ
きが無視できない数値として１０００個のうち２個あっ
たとき、このばらつきによるノイズは図９のように２本
の縦線ノイズ４１、４２となって現れやすい。

【００５４】一方、書き込み回路１２Ａが１０００個あ
り、画像データの横画素数が書き込み回路１２Ａの数と
は異なり１２８０個の場合、書き込み回路特性のばらつ
きによるノイズは、図１０に示すような斜線ノイズ４
３，４４として現れやすい。このように、素子配列や書
き込み回路の数、使用する画像の画素数の組合せで種々
のノイズが画像上に出てくる。なお、ノイズのレベルが
非常に小さくて完全な直線状ではなく、所々に現れるた
め点線状になったとしても、人間の目はこれら点線を認
識しそれを頭の中でつないで線状ノイズと捉えてしま
う。

【００５５】ここで、上記のようなノイズを含む画像デ
ータの校正処理の一例として、図１１を参照し、本発明
の第５の実施の形態にかかる画像データ校正装置につい
て説明する。図１１は第５の実施の形態にかかる画像デ
ータ校正装置での画像データ校正処理を示す説明図であ
る。本実施の形態は、図８に示したような、複数の書き
込み回路１２Ａを有するアナログメモリ装置１２に格納
された画像データについて、各書き込み回路１２Ａの動
作特性に起因するノイズを校正するものである。以下で
は、第１の実施の形態（図１参照）を例として説明する
が、本実施の形態は前述した第１〜３の実施の形態につ
いてそれぞれ適用できる。

【００５６】まず、基準信号発生部１４からの一定電圧
の基準信号をアナログメモリ装置１２に書き込む。この
とき、アナログメモリ装置１２に設けられているすべて
の書き込み回路１２Ａが用いられるように書き込んでお
く。これにより各書き込み回路１２Ａの特性のばらつき
に応じたアナログ値が各アナログメモリ素子１２Ｂへ格
納される。例えば、前述した図９のように書き込み回路
と画像データの横画素数とが同数の場合は、ｎ（ｎは正
整数）行分だけ基準信号を書き込むことになる。

【００５７】画像データ校正装置２の演算処理部２０で
は、上記のようにして書き込んだ基準信号を特性データ
４５としてアナログメモリ装置１２からｎ行分読み出し
て、アナログＩ／Ｆ部２３でＡ／Ｄ変換し、ｎ個の特性
データを加算して加算結果４６を得る。このとき、横軸
に書き込み回路（位置）をとると、周期性ノイズ成分は
常に加算されてｎ倍になるのに対し、不規則に発生する
ノイズからなる非周期性ノイズは√ｎで増加する。この
ため、これら非周期性ノイズに対して特定書き込み回路
の周期性ノイズ成分４７が√ｎ倍となって抽出される。
このようにして得られた加算結果４６を加算回数ｎで割
り算し、画像データの各画素と書き込み回路１２Ａとを
対応させて、図１１に示す校正前画像データ４８から引
き算することにより校正後画像４９を得ることができ
る。

【００５８】上記では、特性データをＡ／Ｄ変換してデ
ジタルデータに換えてから加算平均や引き算を行う方法
を説明した。しかし、特性データの加算をアナログ信号
のままで行うことも可能であり、さらには撮像済み画像
データに対する校正処理もアナログ信号のまま処理して
もよい。この場合、演算処理部２０に代わるアナログ信
号加算器を設け、アナログメモリ装置１２から読み出し
た特性データをアナログ信号のまま加算していくことに
より図６の周期性ノイズ成分４７を含む加算結果４６と
同じようなアナログ信号が得られる。したがって、可変
利得増幅器や減算器を用いて、その加算結果を加算回数
分で割った数値分だけ可変利得増幅器の利得を低下させ
て撮像済み画像データの画素値を低減し、減算器で元の
アナログ画像データから引き算すればよい。

【００５９】図１２はアナログメモリ装置内での基準信
号書き込み例である。本実施の形態のように、書き込み
回路のばらつきに起因するノイズを除去する場合は、１
画像分全部についての特性データは不要である。例え
ば、書き込み回路と画像データの横画素とが同数の場
合、１行分以上、例えば数行分の特性データで十分であ
る。図１２では、アナログメモリ素子１２Ｂの記憶領域
５０から画像データ５１〜５３を読み出した後、画像デ
ータ５１が格納されていた領域へ基準信号を書き込み、
特性データ５４を得ている。

【００６０】基準信号の書き込み領域の大きさは、ノイ
ズ成分の大きさや画像データの精度により経験的に決め
ればよい。例えば、書き込み回路と画像データの横画素
とが同数の場合、基準信号を１０（ｎ＝１０）行分を書
き込み、それを読み出して平均化すれは、１行だけ書き
込んだ場合に比較して、√１０＝３．１６倍の精度が得
られる。これにより、１ビット以上精度が向上する。さ
らに精度を必要とするならばこの行数を増やせばよい。
例えば１００行書き込を行えば、√１００＝１０倍の精
度が得られ、２³＝８なので３ビット以上改善されるこ
とになる。

【００６１】このように、画像データ５１を読み出した
後、その格納領域へ基準信号を書き込むようにすれば、
アナログメモリ装置１２の記憶領域を効率よく利用でき
る。なお、記憶領域に余裕がある場合は、図１３に示す
ように、画像データ５１〜５３とは別の領域へ基準信号
を書き込んで特性データ５５を得てもよく、基準信号専
用の領域を固定的に設けてもよい。また、第３の実施の
形態（図５参照）のように、撮像装置１で基準信号をア
ナログメモリ装置１２へ書き込んだ後、アナログメモリ
装置１２を取り外して画像データ校正装置２へ接続して
画像データと特性データとを読み出す場合、画像データ
５１〜５３とは別の領域へ基準信号を書き込む必要があ
る。

【００６２】なお、本実施の形態では、複数行分の特性
データを用いて校正する場合について説明したが、１行
の特性データを１０回読み出して利用する方法も考えら
れる。この場合は、上記のように各々異なる場所１０箇
所に書いた場合と、そのノイズの性質が少し異なるた
め、厳密には上記校正と同一にはならないが、校正処理
の簡略化さらには高速化を実現できる。

【００６３】次に、特性データを用いた画像データの校
正処理の他例として、図１４を参照し、本発明の第６の
実施の形態にかかる画像データ校正装置について説明す
る。図１４は第６の実施の形態にかかる画像データ校正
装置で用いられるアナログメモリ装置の概略構成例であ
る。本実施の形態は、図１４に示したような、書き込み
回路１２Ａを１つのみ有するアナログメモリ装置１２に
格納された画像データについて、各アナログメモリ素子
１２Ｂの動作特性に起因するノイズを校正するものであ
る。以下では、第１の実施の形態（図１参照）を例とし
て説明するが、本実施の形態は前述した第１および第３
の実施の形態についてそれぞれ適用できる。

【００６４】図１４のように、１つの書き込み回路１２
Ａをすべてのアナログメモリ素子１２Ｂで共用する場
合、複数の書き込み回路を使用する場合（図８参照）に
比較して各書き込み回路１２Ａの動作特性のばらつきに
起因するノイズは低減できるが、各アナログメモリ素子
の動作特性のばらつきに起因する固定的空間ノイズが発
生する可能性がある。本実施の形態では、図１５に示す
ように、アナログメモリ素子１２Ｂのうち、校正対象と
なる画像データ１枚分の領域に基準信号を書き込んで読
み出すことにより特性データを得る。したがって、撮像
済み画像データに対して基準信号を併記する第３の実施
の形態については適用されない。

【００６５】画像データ校正装置２の演算処理部２０で
は、このようにして得られた特性データをアナログＩ／
Ｆ部２３でＡ／Ｄ変換し、外部記憶部２２へ格納する。
そして、基準信号に対応する正規な画素値と特性データ
の各画素値との差から、各画素位置ごとの補正値を求
め、これら補正値を用いて撮像済み画像データの各画素
値を校正すればよい。

【００６６】次に、特性データを用いた画像データの校
正処理の他例として、図１６を参照し、本発明の第７の
実施の形態にかかる画像データ校正装置について説明す
る。図１６は第７の実施の形態にかかる画像データ校正
装置で用いられる特性データを示す説明図である。前述
した第６の実施の形態では、アナログメモリ装置１２の
アナログメモリ素子１２Ｂが各入力電圧に対してほぼ一
定の差を持った出力電圧を出力する動作特性に起因する
ノイズを校正する場合について説明した。本実施の形態
では、各アナログメモリ素子１２Ｂが持つ非線形の入出
力特性に起因するノイズを校正する場合について説明す
る。

【００６７】アナログメモリ素子１２Ｂでは、入力電圧
と出力電圧との関係が線形となる入出力特性を持つのが
望ましい。しかし、その回路構成やパターン配置などに
起因して、例えば図１６に示すような非線形な入出力特
性６２となる場合もある。図１６では、所望の線形特性
（期待値）６１に対して、入力電圧がＶ３前後のとき入
力電圧より低めの電圧が出力され、入力電圧がＶ６前後
のとき入力電圧より高めの電圧が出力されている。した
がって、このような非線形な入出力特性に起因して書き
込んだ画像データとは若干違った輝度値を有する画像デ
ータが読み出される。

【００６８】本実施の形態では、基準電圧を制御してこ
のような非線形な入出力特性を特性データとして取得し
て校正するようにしたものである。以下では、第１の実
施の形態を例として説明するが、以下では、第１の実施
の形態（図１参照）を例として説明するが、本実施の形
態は前述した第１〜第３の実施の形態についてそれぞれ
適用できる。この場合、基準信号発生部１４では複数種
の出力電圧からなる基準信号を出力する。例えば図１６
では、入力電圧Ｖ１〜Ｖ８まで基準信号を変化させて書
き込み、各Ｖ１〜Ｖ８に対応する出力電圧Ｐ１〜Ｐ８か
らなる特性データすなわちアナログメモリ素子１２Ｂの
入出力特性６２を取得する。

【００６９】このようにして得られたアナログメモリ素
子１２Ｂの入出力特性６２と線形特性（期待値）６１の
差に基づいて、撮像済み画像データの各画素値を校正す
ればよい。アナログ電圧を扱う素子では入力に対する出
力の関係が直線であることが必要であるが、必ずしもこ
の関係が完全に動作するとは限らない。線形増幅器では
増幅器が飽和しない範囲で負帰還により入出力関係の直
線性を得る処理を行っている。しかしながら、本発明で
取り扱うようなアナログメモリ素子では上記のような負
帰還の機構を取り入れることは難しい。本実施の形態に
よれば、素子レベルで発生する非線形な入出力特性を容
易に校正できる。

【００７０】なお、本実施の形態は、撮像済み画像デー
タの各画素に対応するアナログメモリ素子ごとに、その
入出力特性を取得して校正してもよい。また、非線形な
入出力特性が各アナログメモリ素子にほぼ共通する傾向
がある場合は、任意のアナログメモリ素子から取得した
入出力特性に基づき撮像済み画像データの各画素値を校
正してもよい。このような共通の入力特性を取得する
際、同一アナログメモリ素子へ異なる電圧の基準信号を
順次書き込んで読み出してもよいが、異なる複数のアナ
ログメモリ素子へそれぞれ異なる電圧の基準信号を書き
込んで読み出してもよく、短時間で所望の入出力特性が
得られる。

【００７１】

【発明の効果】以上説明したように、本発明は、所定の
基準信号を撮像装置のアナログメモリ装置へ書き込んだ
後、そのアナログメモリ装置に書き込まれた基準信号を
アナログメモリ装置の特性データとして読み出し、画像
データ校正装置で、この特性データを用いてアナログメ
モリ装置に格納されていた撮像済み画像データを校正す
るようにしたので、従来のように、アナログメモリ装置
の回路設計や製造を複雑化させることなく、アナログメ
モリ装置の回路特性に起因する画像データへのノイズの
影響を低減でき、高い画質の画像が得られる。

【図面の簡単な説明】

【図１】 本発明の第１の実施の形態にかかる画像デー
タ校正装置を示すブロック図である。

【図２】 本発明の第１の実施の形態にかかる画像デー
タ校正処理動作を示すフローチャートである。

【図３】 本発明の第２の実施の形態にかかる画像デー
タ校正装置を示すブロック図である。

【図４】 本発明の第２の実施の形態にかかる画像デー
タ校正処理動作を示すフローチャートである。

【図５】 本発明の第３の実施の形態にかかる画像デー
タ校正装置を示すブロック図である。

【図６】 本発明の第３の実施の形態にかかる画像デー
タ校正処理動作を示すフローチャートである。

【図７】 本発明の第４の実施の形態にかかる画像デー
タ校正装置を示すブロック図である。

【図８】 複数の書き込み回路を有するアナログメモリ
装置の概略構成図である。

【図９】 アナログメモリ装置の回路特性に起因するノ
イズ（縦線ノイズ）の例である。

【図１０】 アナログメモリ装置の回路特性に起因する
ノイズ（斜線ノイズ）の例である。

【図１１】 本発明の第５の実施の形態にかかる画像デ
ータ校正処理を示す説明図である。

【図１２】 アナログメモリ装置への基準信号の書き込
みの一例を示す説明図である。

【図１３】 アナログメモリ装置への基準信号の書き込
みの他例を示す説明図である。

【図１４】 １つの書き込み回路を有するアナログメモ
リ装置の概略構成図である。

【図１５】 アナログメモリ装置への基準信号の書き込
みの他例を示す説明図である。

【図１６】 本発明の第７の実施の形態にかかる画像デ
ータ校正処理で用いる特性データを示す説明図である。

【符号の説明】

１…撮像装置、１Ａ…レンズ、１０…撮像素子、１１…
画像処理部、１２…アナログメモリ装置、１２Ａ…書き
込み回路、１２Ｂ…アナログメモリ素子、１２Ｃ…読み
出し回路、１２Ｄ…アドレス指定回路、ＤＩＮ…書き込
みデータ、ＤＯＵＴ…読み出しデータ、１３…アナログ
Ｉ／Ｆ部、１４…基準信号発生部、１５…制御部、１６
…ＭＰＵ、１７…メモリ部、１８…デジタルＩ／Ｆ部、
１９…操作部、ＳＷ…切替部、２…画像データ校正装
置、２０…演算処理部、２１…メモリ部、２２…外部記
憶部、２３…アナログＩ／Ｆ部、２４…デジタルＩ／Ｆ
部、２５…画面表示部、２６…操作入力部、２７…外部
Ｉ／Ｆ部、２８…基準信号発生部、４１，４２…縦線ノ
イズ、４３，４４…斜線ノイズ、４５…特性データ、４
６…加算結果、４７…周期性ノイズ成分、４８…校正前
画像データ、４９…校正後画像データ、５０…記憶領
域、５１〜５３…画像データ、５４〜５６…特性デー
タ、６１…アナログメモリ素子の線形特性、６２…アナ
ログメモリ素子の入出力特性（非線形）。

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 1/407 Ｈ０４Ｎ 17/02 Ｄ 17/02 1/40 １０１Ｂ (72)発明者 北川 崇二 茨城県つくば市二の宮３−13−５ 第６芳 村ビル３Ｆ ニューコアテクノロジー株式 会社内 (72)発明者 渡辺 誠一郎 茨城県つくば市二の宮３−13−５ 第６芳 村ビル３Ｆ ニューコアテクノロジー株式 会社内 (72)発明者 岡本 文孝 茨城県つくば市二の宮３−13−５ 第６芳 村ビル３Ｆ ニューコアテクノロジー株式 会社内 Ｆターム(参考） 5B047 BA03 BB04 CA23 CB25 DA10 EA01 EB17 5B057 AA20 BA02 CA08 CA12 CA16 CB08 CB12 CB16 CC01 CE02 CE11 CH11 5C061 BB11 5C077 LL06 MP01 PP02 PP10 PP47 PQ12 PQ25 SS01 TT09

Claims (16)

【特許請求の範囲】
1. 【請求項１】 撮像装置の撮像素子で撮像されて量子化
   され離散アナログ信号として当該撮像装置内のアナログ
   メモリ装置に格納されている画像データを、前記撮像装
   置とは別個に設けられている画像データ校正装置で校正
   する画像データ校正方法において、 前記画像データ校正装置で、前記撮像装置から前記アナ
   ログメモリ装置に格納されている前記画像データを読み
   出して、当該画像データ校正装置の記憶部へ格納し、 前記撮像装置で、所定の基準信号を前記アナログメモリ
   装置へ書き込み、 前記画像データ校正装置で、前記アナログメモリ装置に
   書き込まれている基準信号を前記アナログメモリ装置の
   特性データとして読み出し、 前記画像データ校正装置で、前記特性データを用いて当
   該画像データ校正装置の前記記憶部に格納されている前
   記画像データを校正することを特徴とする画像データ校
   正方法。
2. 【請求項２】 撮像装置の撮像素子で撮像されて量子化
   され離散アナログ信号として当該撮像装置内のアナログ
   メモリ装置に格納されている画像データを、前記撮像装
   置とは別個に設けられている画像データ校正装置で校正
   する画像データ校正方法において、 前記撮像装置で、所定の基準信号を前記アナログメモリ
   装置へ書き込み、 前記画像データ校正装置で、前記撮像装置から取り外し
   て接続された前記アナログメモリ装置に格納されている
   前記画像データを読み出して、当該画像データ校正装置
   の記憶部へ格納するとともに、前記アナログメモリ装置
   に書き込まれた基準信号を前記アナログメモリ装置の特
   性データとして読み出し、 前記画像データ校正装置で、前記特性データを用いて当
   該画像データ校正装置の前記記憶部に格納されている前
   記画像データを校正することを特徴とする画像データ校
   正方法。
3. 【請求項３】 撮像装置の撮像素子で撮像されて量子化
   され離散アナログ信号として当該撮像装置内のアナログ
   メモリ装置に格納されている画像データを、前記撮像装
   置とは別個に設けられている画像データ校正装置で校正
   する画像データ校正方法において、 前記画像データ校正装置で、前記撮像装置から取り外し
   て接続された前記アナログメモリ装置に格納されている
   前記画像データを読み出して、当該画像データ校正装置
   の記憶部へ格納するとともに、所定の基準信号を前記ア
   ナログメモリ装置へ書き込んだ後、そのアナログメモリ
   装置に書き込まれた基準信号を前記アナログメモリ装置
   の特性データとして読み出し、 前記画像データ校正装置で、前記特性データを用いて当
   該画像データ校正装置の前記記憶部に格納されている前
   記画像データを校正することを特徴とする画像データ校
   正方法。
4. 【請求項４】 請求項１または２記載の画像データ校正
   方法において、 前記基準信号として、前記撮像装置に設けられた基準信
   号発生部から得られた基準信号を用いることを特徴とす
   る画像データ校正方法。
5. 【請求項５】 請求項１〜３記載の画像データ校正方法
   において、 前記基準信号として、前記画像データ校正装置に設けら
   れた基準信号発生部から得られた基準信号を用いること
   を特徴とする画像データ校正方法。
6. 【請求項６】 請求項１〜３記載の画像データ校正方法
   において、 前記画像データ校正装置で、前記アナログメモリ装置に
   設けられている各書き込み回路を用いて前記アナログメ
   モリ装置の各アナログメモリ素子へ書き込まれた前記基
   準信号を、前記各書き込み回路の動作特性を示す特性デ
   ータとして読み出し、 前記画像データ校正装置で、前記画像データの各画素に
   ついて、前記特性データのうち当該画素に対応する書き
   込み回路の動作特性を用いて校正することを特徴とする
   画像データ校正方法。
7. 【請求項７】 請求項１または３記載の画像データ校正
   方法において、 前記画像データ校正装置で、前記アナログメモリ装置に
   設けられている１つの書き込み回路を用いて前記アナロ
   グメモリ装置の各アナログメモリ素子へ書き込まれた前
   記基準信号を、前記各アナログメモリ素子の動作特性を
   示す特性データとして読み出し、 前記画像データ校正装置で、前記画像データの各画素に
   ついて、前記特性データのうち当該画素に対応するアナ
   ログメモリ素子の動作特性を用いて校正することを特徴
   とする画像データ校正方法。
8. 【請求項８】 請求項１〜３記載の画像データ校正方法
   において、 前記画像データ校正装置で、前記アナログメモリ装置の
   アナログメモリ素子へ前記基準信号として、前記一定電
   圧に代えて異なる電圧信号を複数書き込んで読み出すこ
   とにより得られた、前記アナログメモリ素子の入出力特
   性からなる特性データを取得し、 前記画像データ校正装置で、前記特性データと前記アナ
   ログメモリ素子の所望の入出力特性との差に基づき、前
   記撮像済み画像データの個々の画素値を校正することを
   特徴とする画像データ校正方法。
9. 【請求項９】 撮像装置の撮像素子で撮像されて量子化
   され離散アナログ信号として当該撮像装置内のアナログ
   メモリ装置に格納されている撮像済みの画像データを校
   正する画像データ校正装置において、 前記撮像装置で撮像された画像データを格納する記憶部
   と、 前記アナログメモリ装置に格納されている前記画像デー
   タを読み出すとともに、前記撮像装置で前記アナログメ
   モリ装置へ書き込んだ一定電圧の基準信号を前記アナロ
   グメモリ装置の特性データとして前記撮像装置のアナロ
   グメモリ装置から読み出すアナログＩ／Ｆ部と、 このアナログＩ／Ｆ部を介して前記アナログメモリ装置
   から前記画像データを読み出して前記記憶部に格納する
   とともに、前記アナログＩ／Ｆ部を介して前記アナログ
   メモリ装置から読み出した前記特性データを用いて前記
   記憶部に格納されている前記画像データを校正する演算
   処理部とを備えることを特徴とする画像データ校正装
   置。
10. 【請求項１０】 撮像装置の撮像素子で撮像されて量子
    化され離散アナログ信号として当該撮像装置内のアナロ
    グメモリ装置に格納されている撮像済みの画像データを
    校正する画像データ校正装置において、 前記撮像装置で撮像された画像データを格納する記憶部
    と、 前記撮像装置から取り外された前記アナログメモリ装置
    と接続し、所定の基準信号を前記アナログメモリ装置へ
    書き込む基準信号発生部と、 前記撮像装置から取り外された前記アナログメモリ装置
    と接続し、そのアナログメモリ装置に格納されている前
    記画像データを読み出すとともに、前記基準信号発生部
    により前記アナログメモリ装置へ書き込んだ一定電圧の
    基準信号を前記アナログメモリ装置の特性データとして
    前記アナログメモリ装置から読み出すアナログＩ／Ｆ部
    と、 このアナログＩ／Ｆ部を介して前記アナログメモリ装置
    から前記画像データを読み出して前記記憶部に格納する
    とともに、前記アナログＩ／Ｆ部を介して前記アナログ
    メモリ装置から読み出した前記特性データを用いて前記
    記憶部に格納されている前記画像データを校正する演算
    処理部とを備えることを特徴とする画像データ校正装
    置。
11. 【請求項１１】 撮像装置の撮像素子で撮像されて量子
    化され離散アナログ信号として当該撮像装置内のアナロ
    グメモリ装置に格納されている撮像済みの画像データを
    校正する画像データ校正装置において、 前記撮像装置で撮像された画像データを格納する記憶部
    と、 前記撮像装置から取り外された前記アナログメモリ装置
    と接続し、そのアナログメモリ装置に格納されている前
    記画像データを読み出すとともに、前記撮像装置で前記
    アナログメモリ装置へ書き込んだ一定電圧の基準信号を
    前記アナログメモリ装置の特性データとして前記アナロ
    グメモリ装置から読み出すアナログＩ／Ｆ部と、 このアナログＩ／Ｆ部を介して前記アナログメモリ装置
    から前記画像データを読み出して前記記憶部に格納する
    とともに、前記アナログＩ／Ｆ部を介して前記アナログ
    メモリ装置から読み出した前記特性データを用いて前記
    記憶部に格納されている前記画像データを校正する演算
    処理部とを備えることを特徴とする画像データ校正装
    置。
12. 【請求項１２】 請求項９または１０記載の画像データ
    校正装置において、 前記基準信号として、前記撮像装置に設けられた基準信
    号発生部から得られた基準信号を用いることを特徴とす
    る画像データ校正装置。
13. 【請求項１３】 請求項９〜１１記載の画像データ校正
    装置において、 前記基準信号として、前記画像データ校正装置に設けら
    れた基準信号発生部から得られた基準信号を用いること
    を特徴とする画像データ校正装置。
14. 【請求項１４】 請求項９〜１１記載の画像データ校正
    装置において、 前記アナログＩ／Ｆ部は、前記アナログメモリ装置に設
    けられている各書き込み回路を用いて前記アナログメモ
    リ装置の各アナログメモリ素子へ書き込まれた前記基準
    信号を、前記各書き込み回路の動作特性を示す特性デー
    タとして読み出し、 前記演算処理部は、前記画像データの各画素について、
    前記特性データのうち当該画素に対応する書き込み回路
    の動作特性を用いて校正することを特徴とする画像デー
    タ校正装置。
15. 【請求項１５】 請求項９または１１記載の画像データ
    校正装置において、 前記アナログＩ／Ｆ部は、前記アナログメモリ装置に設
    けられている１つの書き込み回路を用いて前記アナログ
    メモリ装置の各アナログメモリ素子へ書き込まれた前記
    基準信号を、前記各アナログメモリ素子の動作特性を示
    す特性データとして読み出し、 前記演算処理部は、前記画像データの各画素について、
    前記特性データのうち当該画素に対応するアナログメモ
    リ素子の動作特性を用いて校正することを特徴とする画
    像データ校正装置。
16. 【請求項１６】 請求項９〜１１記載の画像データ校正
    装置において、 前記アナログＩ／Ｆ部は、前記一定電圧の基準信号に代
    えて、前記アナログメモリ装置のアナログメモリ素子へ
    書き込まれた複数の異なる電圧信号からなる基準信号
    を、前記アナログメモリ素子の入出力特性を示す特性デ
    ータとして読み出し、 前記演算処理部は、前記特性データと前記アナログメモ
    リ素子の所望の入出力特性との差に基づき、前記画像デ
    ータの個々の画素値を校正することを特徴とする画像デ
    ータ校正装置。