JP2003075459A - 微小三次元構造部を有する基板上への電極形成方法及びその方法を用いて製造されたマイクロチップ - Google Patents
微小三次元構造部を有する基板上への電極形成方法及びその方法を用いて製造されたマイクロチップInfo
- Publication number
- JP2003075459A JP2003075459A JP2001266031A JP2001266031A JP2003075459A JP 2003075459 A JP2003075459 A JP 2003075459A JP 2001266031 A JP2001266031 A JP 2001266031A JP 2001266031 A JP2001266031 A JP 2001266031A JP 2003075459 A JP2003075459 A JP 2003075459A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- forming
- dimensional structure
- minute
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 従来の装置を活用しつつ、三次元的な電極で
あっても所望のパターンでかつ所望の範囲全体にわたっ
て望ましい電気的接続状態を保った電極を形成すること
ができる、安価で効率のよい微小三次元構造部を有する
基板上への電極形成方法、及びその方法を用いて製造さ
れたマイクロチップを提供する。 【解決手段】 微小凹凸部、微小溝部等からなる微小三
次元構造部を有する基板上に電極を形成するに際し、少
なくとも微小三次元構造部の一内壁面からその両側に位
置する底部および基板表面部にわたる部分まで導電状態
を保った電極形成材層を成膜することを特徴とする、微
小三次元構造部を有する基板上への電極形成方法、及び
その方法を用いて製造されたマイクロチップ。
あっても所望のパターンでかつ所望の範囲全体にわたっ
て望ましい電気的接続状態を保った電極を形成すること
ができる、安価で効率のよい微小三次元構造部を有する
基板上への電極形成方法、及びその方法を用いて製造さ
れたマイクロチップを提供する。 【解決手段】 微小凹凸部、微小溝部等からなる微小三
次元構造部を有する基板上に電極を形成するに際し、少
なくとも微小三次元構造部の一内壁面からその両側に位
置する底部および基板表面部にわたる部分まで導電状態
を保った電極形成材層を成膜することを特徴とする、微
小三次元構造部を有する基板上への電極形成方法、及び
その方法を用いて製造されたマイクロチップ。
Description
【０００１】
【発明の属する技術分野】本発明は、流体を流したり保
存したりする化学実験・分析、生化学実験・分析等に用
いられる電気化学的分析用マイクロチップ等の微小三次
元構造部を有するセル等の製造に用いてに好適な、微小
三次元構造部を有する基板上への電極形成方法、及びそ
の方法を用いて製造されたマイクロチップに関する。
存したりする化学実験・分析、生化学実験・分析等に用
いられる電気化学的分析用マイクロチップ等の微小三次
元構造部を有するセル等の製造に用いてに好適な、微小
三次元構造部を有する基板上への電極形成方法、及びそ
の方法を用いて製造されたマイクロチップに関する。
【０００２】
【従来の技術】化学分析や生化学分析等のために、セル
上の反応場を電気的に制御し、電気化学的な反応を検出
する技術が知られているが、そのセルやセンサについて
は、微小化すること、つまりマイクロチップ化すること
が盛んに試みられている。例えば、シリコンやガラス基
板上にマイクロ流路等を設ける手法等が開発されつつあ
る。また、このようなマイクロチップを用いて、より高
感度に測定を行うことができる技術が、確実にかつ低価
格で実現できることが望まれている。
上の反応場を電気的に制御し、電気化学的な反応を検出
する技術が知られているが、そのセルやセンサについて
は、微小化すること、つまりマイクロチップ化すること
が盛んに試みられている。例えば、シリコンやガラス基
板上にマイクロ流路等を設ける手法等が開発されつつあ
る。また、このようなマイクロチップを用いて、より高
感度に測定を行うことができる技術が、確実にかつ低価
格で実現できることが望まれている。
【０００３】従来、電気化学的な検出をマイクロチップ
で行う際には、例えば特開２０００−１２１５９０号公
報に記載されているように、平面基板上に所定パターン
の電極が二次元的な形状で形成されていた。しかし、こ
のような二次元的な電極配置では、電極面積を増大する
には限界がある。マイクロチップ上で十分な面積の電極
を形成するためには、三次元的な電極配置が必要とな
る。つまり、電極面積を稼ぐことで電気化学的な反応に
要する面積を増大させることができ、それによって、よ
り高感度の測定を行うことができるようになる。
で行う際には、例えば特開２０００−１２１５９０号公
報に記載されているように、平面基板上に所定パターン
の電極が二次元的な形状で形成されていた。しかし、こ
のような二次元的な電極配置では、電極面積を増大する
には限界がある。マイクロチップ上で十分な面積の電極
を形成するためには、三次元的な電極配置が必要とな
る。つまり、電極面積を稼ぐことで電気化学的な反応に
要する面積を増大させることができ、それによって、よ
り高感度の測定を行うことができるようになる。
【０００４】近年、微細加工を行うためのマイクロマシ
ン技術が急速に発展しつつあり、これに伴って基板上に
微小凹凸部や微小溝部などの微小三次元構造部を加工す
ることが可能になってきた。
ン技術が急速に発展しつつあり、これに伴って基板上に
微小凹凸部や微小溝部などの微小三次元構造部を加工す
ることが可能になってきた。
【０００５】ところが、マイクロチップ等を構成する基
板上への電極形成は、未だ、主として二次元的な平面上
にフォトレジストを塗布する工程を用いており、従来の
装置を用いた、微小三次元構造部への電極形成技術は確
立されていない。この従来の加工方法では、１０μｍ以
上の段差がある場合には、レジストを塗布できず、パタ
ーニングが難しいとされている。最近、三次元構造体へ
均一なレジスト膜を形成するために、スプレー法による
塗布技術も検討・開発されつつあるが、特殊な塗布装置
及び露光装置を必要とし、装置コストが著しく高くなる
という問題がある。したがって、従来の二次元的工程で
用いられていた装置をそのまま使用できる手法の確立が
求められている。
板上への電極形成は、未だ、主として二次元的な平面上
にフォトレジストを塗布する工程を用いており、従来の
装置を用いた、微小三次元構造部への電極形成技術は確
立されていない。この従来の加工方法では、１０μｍ以
上の段差がある場合には、レジストを塗布できず、パタ
ーニングが難しいとされている。最近、三次元構造体へ
均一なレジスト膜を形成するために、スプレー法による
塗布技術も検討・開発されつつあるが、特殊な塗布装置
及び露光装置を必要とし、装置コストが著しく高くなる
という問題がある。したがって、従来の二次元的工程で
用いられていた装置をそのまま使用できる手法の確立が
求められている。
【０００６】また、パターニングの後に電極を形成する
ために電極形成材層を成膜する場合、従来から物理的成
膜法が各種採用されており、成膜法として、抵抗加熱
法、スパッタリング法、イオンプレーティング法、エレ
クトロンビーム法などが知られている。しかし、抵抗加
熱法、エレクトロンビーム法では、蒸着物質の回り込み
が小さく、また、スパッタリング法では、成膜時間がか
かるためレジスト膜が影響を受ける可能性があるという
問題がある。つまり、これらの方法は、基本的に二次元
的な平面上に電極を成膜する技術であり、三次元的な構
造を持ったものに電気的接続（導電状態）を保ったまま
所定の形状に成膜することは難しい。また、メッキ（例
えば、電解メッキ）による方法もあるが、メッキ工程を
行えば、溝の内部等に電極形成材層を成膜することは可
能であるものの、膜厚の制御やパターニングが難しく、
かつ、廃液処理等の環境への負荷の問題がある。
ために電極形成材層を成膜する場合、従来から物理的成
膜法が各種採用されており、成膜法として、抵抗加熱
法、スパッタリング法、イオンプレーティング法、エレ
クトロンビーム法などが知られている。しかし、抵抗加
熱法、エレクトロンビーム法では、蒸着物質の回り込み
が小さく、また、スパッタリング法では、成膜時間がか
かるためレジスト膜が影響を受ける可能性があるという
問題がある。つまり、これらの方法は、基本的に二次元
的な平面上に電極を成膜する技術であり、三次元的な構
造を持ったものに電気的接続（導電状態）を保ったまま
所定の形状に成膜することは難しい。また、メッキ（例
えば、電解メッキ）による方法もあるが、メッキ工程を
行えば、溝の内部等に電極形成材層を成膜することは可
能であるものの、膜厚の制御やパターニングが難しく、
かつ、廃液処理等の環境への負荷の問題がある。
【０００７】
【発明が解決しようとする課題】上述の如く、シリコン
やガラス基板にマイクロ流路等の微小三次元構造部が加
工されているマイクロチップに三次元的に電極を形成し
ようとする場合、従来技術では、新規に特殊な装置を購
入することが必要となるため製造コストが高騰するとい
う問題や、メッキ等を適用した場合には、膜厚の制御等
が難しくなるばかりか、環境に望ましくない負荷を与え
てしまうという問題がある。
やガラス基板にマイクロ流路等の微小三次元構造部が加
工されているマイクロチップに三次元的に電極を形成し
ようとする場合、従来技術では、新規に特殊な装置を購
入することが必要となるため製造コストが高騰するとい
う問題や、メッキ等を適用した場合には、膜厚の制御等
が難しくなるばかりか、環境に望ましくない負荷を与え
てしまうという問題がある。
【０００８】そこで本発明の課題は、このような現状に
鑑み、従来の装置を活用しつつ、三次元的な電極であっ
ても所望のパターンでかつ所望の範囲全体にわたって望
ましい電気的接続状態を保った電極を形成することがで
きる、安価で効率のよい微小三次元構造部を有する基板
上への電極形成方法、及びその方法を用いて製造された
マイクロチップを提供することにある。
鑑み、従来の装置を活用しつつ、三次元的な電極であっ
ても所望のパターンでかつ所望の範囲全体にわたって望
ましい電気的接続状態を保った電極を形成することがで
きる、安価で効率のよい微小三次元構造部を有する基板
上への電極形成方法、及びその方法を用いて製造された
マイクロチップを提供することにある。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係る微小三次元構造部を有する基板上への
電極形成方法は、微小凹凸部、微小溝部等からなる微小
三次元構造部を有する基板上に電極を形成するに際し、
少なくとも微小三次元構造部の一内壁面からその両側に
位置する底部および基板表面部にわたる部分まで導電状
態を保った電極形成材層を成膜することを特徴とする方
法からなる。
に、本発明に係る微小三次元構造部を有する基板上への
電極形成方法は、微小凹凸部、微小溝部等からなる微小
三次元構造部を有する基板上に電極を形成するに際し、
少なくとも微小三次元構造部の一内壁面からその両側に
位置する底部および基板表面部にわたる部分まで導電状
態を保った電極形成材層を成膜することを特徴とする方
法からなる。
【００１０】とくに、本発明に係る方法においては、厚
膜レジストを用いて基板上に所定形状の電極パターンを
形成する。つまり、従来の半導体微細加工で用いられて
きたレジストの厚みは高々数μｍであり、化学分析用マ
イクロチップの流路等の深さ（数十μｍ〜百μｍ程度）
には適用できないため、本発明では厚膜レジストを用い
てパターンを形成する。
膜レジストを用いて基板上に所定形状の電極パターンを
形成する。つまり、従来の半導体微細加工で用いられて
きたレジストの厚みは高々数μｍであり、化学分析用マ
イクロチップの流路等の深さ（数十μｍ〜百μｍ程度）
には適用できないため、本発明では厚膜レジストを用い
てパターンを形成する。
【００１１】また、本発明に係る方法においては、とく
にイオンプレーティング法により電極形成材層を成膜す
ることが好ましい。とくに、基板を回転させながら電極
形成材層の成膜することが好ましい。すなわち、通常の
物理的蒸着法で電極薄膜を形成しようとすると、流路構
造部分等で（とくに、その角部で）電気的絶縁部分が形
成されてしまう可能性があるが、本発明ではこれを防止
するために、基板を所定速度で回転させながら蒸着物質
が所定領域全体に行き渡るようにイオンプレーティング
法を用いて成膜することを特徴としている。
にイオンプレーティング法により電極形成材層を成膜す
ることが好ましい。とくに、基板を回転させながら電極
形成材層の成膜することが好ましい。すなわち、通常の
物理的蒸着法で電極薄膜を形成しようとすると、流路構
造部分等で（とくに、その角部で）電気的絶縁部分が形
成されてしまう可能性があるが、本発明ではこれを防止
するために、基板を所定速度で回転させながら蒸着物質
が所定領域全体に行き渡るようにイオンプレーティング
法を用いて成膜することを特徴としている。
【００１２】本発明に係る電気化学的分析用マイクロチ
ップは、上記のような微小三次元構造部を有する基板上
への電極形成方法を用いて製造されたものからなり、微
小凹凸部や微小溝部に対して、その底部から内壁面、さ
らには基板表面部へと、導電状態を保って延びる電極が
形成されたものからなる。したがって、従来の二次元平
面上に形成された電極に比べて面積が稼がれ、電気化学
的反応に必要な面積が十分に確保されて、より高感度の
測定が可能になる。
ップは、上記のような微小三次元構造部を有する基板上
への電極形成方法を用いて製造されたものからなり、微
小凹凸部や微小溝部に対して、その底部から内壁面、さ
らには基板表面部へと、導電状態を保って延びる電極が
形成されたものからなる。したがって、従来の二次元平
面上に形成された電極に比べて面積が稼がれ、電気化学
的反応に必要な面積が十分に確保されて、より高感度の
測定が可能になる。
【００１３】なお、本発明における基板については、微
小三次元構造部を有するものであれば特に限定されず、
シリコンや各種プラスチック、ガラス等からなる基板を
含む。
小三次元構造部を有するものであれば特に限定されず、
シリコンや各種プラスチック、ガラス等からなる基板を
含む。
【００１４】
【発明の実施の形態】以下に、本発明の望ましい実施の
形態について、主として実施例を主体に、図面を参照し
て説明する。図１は、本発明を利用したシリコン基板１
（結晶方位＜１．０．０＞、厚み４００μｍ）への微小
電極アレイの形成を行った例を示している。作製プロセ
スの大まかな工程は図２に示す。購入したシリコン基板
１を熱酸化（１０００℃）して表面にシリコン酸化膜３
を形成し、後のエッチング工程で保護膜として使用す
る。シリコン基板１上に幅８０μｍ、深さ２０μｍのマ
イクロ流路２を作製する部分のシリコン酸化膜をフッ化
水素酸により除去し、その後アルカリ溶液中に浸すこと
により作製した。マイクロ流路２の作製後に、シリコン
基板１の表面を熱酸化処理を１０００℃で行うことによ
り、表面に酸化シリコンによる絶縁膜３（厚さ４００ｎ
ｍ）を形成する。これにより、基板部分との電気的接続
を絶つ。続いて、ポジ型厚膜レジスト（ＳＪＲ５７４
０）をスピンコート法を用いて成膜する。成膜後の厚み
は１０μｍ程度である。プリベイク後に通常の二次元的
フォトリソグラフィと同様な露光と現像工程を行う。現
像後には図３に示すように、流路２の底や、その内壁面
部分をきれいにレジストが覆い、所定のパターンができ
ていることが確認できる。フォトマスクに使用した電極
線の幅は２０、４０、６０、８０、１００、１５０、２
５０μｍの７通りあり、電極の長さはそれぞれ５００μ
ｍに設定した。また、電極の数は２５０μｍ幅のものが
５本、それ以外は１０本ずつとした。
形態について、主として実施例を主体に、図面を参照し
て説明する。図１は、本発明を利用したシリコン基板１
（結晶方位＜１．０．０＞、厚み４００μｍ）への微小
電極アレイの形成を行った例を示している。作製プロセ
スの大まかな工程は図２に示す。購入したシリコン基板
１を熱酸化（１０００℃）して表面にシリコン酸化膜３
を形成し、後のエッチング工程で保護膜として使用す
る。シリコン基板１上に幅８０μｍ、深さ２０μｍのマ
イクロ流路２を作製する部分のシリコン酸化膜をフッ化
水素酸により除去し、その後アルカリ溶液中に浸すこと
により作製した。マイクロ流路２の作製後に、シリコン
基板１の表面を熱酸化処理を１０００℃で行うことによ
り、表面に酸化シリコンによる絶縁膜３（厚さ４００ｎ
ｍ）を形成する。これにより、基板部分との電気的接続
を絶つ。続いて、ポジ型厚膜レジスト（ＳＪＲ５７４
０）をスピンコート法を用いて成膜する。成膜後の厚み
は１０μｍ程度である。プリベイク後に通常の二次元的
フォトリソグラフィと同様な露光と現像工程を行う。現
像後には図３に示すように、流路２の底や、その内壁面
部分をきれいにレジストが覆い、所定のパターンができ
ていることが確認できる。フォトマスクに使用した電極
線の幅は２０、４０、６０、８０、１００、１５０、２
５０μｍの７通りあり、電極の長さはそれぞれ５００μ
ｍに設定した。また、電極の数は２５０μｍ幅のものが
５本、それ以外は１０本ずつとした。
【００１５】続いて、電極薄膜（電極形成材層）の形成
工程に移る。真空を用いた成膜工程の中でも、蒸着物質
の回り込みが比較的大きく、蒸着物質エネルギーが大き
く、かつ成膜速度が適当であるものとしてイオンプレー
ティング装置を用いた。さらに、基板を保持するジグを
回転させる回転機能を有した装置を用いた。本実施例で
は、回転速度を１２回転／分とし、電極形成材料として
金を使用した。また、シリコン酸化膜３と金薄膜５の間
に接着強化膜としてチタン層４を介在させた。成膜時に
は、Ａｒガスを導入しプラズマが発生するように行っ
た。成膜圧は４．０×１０-2Ｐａで、チタン、金の成膜
には加速電圧１０ｋＶ、電流値はそれぞれ８０ｍＡ、３
００ｍＡとした。試料を回転させたときとさせないとき
の流路２から基板表面への配線部分である角部部分の電
極形成状態の差は図４の（Ａ）、（Ｂ）に示すとおり、
回転させた場合には絶縁せずに形成されていることがわ
かる。
工程に移る。真空を用いた成膜工程の中でも、蒸着物質
の回り込みが比較的大きく、蒸着物質エネルギーが大き
く、かつ成膜速度が適当であるものとしてイオンプレー
ティング装置を用いた。さらに、基板を保持するジグを
回転させる回転機能を有した装置を用いた。本実施例で
は、回転速度を１２回転／分とし、電極形成材料として
金を使用した。また、シリコン酸化膜３と金薄膜５の間
に接着強化膜としてチタン層４を介在させた。成膜時に
は、Ａｒガスを導入しプラズマが発生するように行っ
た。成膜圧は４．０×１０-2Ｐａで、チタン、金の成膜
には加速電圧１０ｋＶ、電流値はそれぞれ８０ｍＡ、３
００ｍＡとした。試料を回転させたときとさせないとき
の流路２から基板表面への配線部分である角部部分の電
極形成状態の差は図４の（Ａ）、（Ｂ）に示すとおり、
回転させた場合には絶縁せずに形成されていることがわ
かる。
【００１６】最後に、パターニングしたレジスト膜を有
機溶媒に溶かすことで、余分についた電極薄膜をレジス
ト層と一緒に剥離することで実施例に係る、所定形状の
電極が形成されたマイクロチップを得ることができた。
機溶媒に溶かすことで、余分についた電極薄膜をレジス
ト層と一緒に剥離することで実施例に係る、所定形状の
電極が形成されたマイクロチップを得ることができた。
【００１７】
【発明の効果】以上説明したように、本発明によれば、
シリコンやガラス等の基板上にマイクロ流路等の微小三
次元構造部を作製した後に、その流路の底や壁など電極
を施したい部分に従来のフォトリソグラフィ技術を用い
て簡便にかつ安価に、大きな面積を有する所望の三次元
的な形状の電極を確実に形成することができる。この電
極形成により、電気化学的測定における感度向上を達成
できる。
シリコンやガラス等の基板上にマイクロ流路等の微小三
次元構造部を作製した後に、その流路の底や壁など電極
を施したい部分に従来のフォトリソグラフィ技術を用い
て簡便にかつ安価に、大きな面積を有する所望の三次元
的な形状の電極を確実に形成することができる。この電
極形成により、電気化学的測定における感度向上を達成
できる。
【図１】（Ａ）は、本発明の実施例に係る電極形成基板
試料の平面図、（Ｂ）は、（Ａ）のＡ−Ａ’線に沿う拡
大断面図である。
試料の平面図、（Ｂ）は、（Ａ）のＡ−Ａ’線に沿う拡
大断面図である。
【図２】実施例における工程フロー図である。
【図３】実施例におけるレジスト塗布後にＳＥＭ（走査
型電子顕微鏡）で観察した、図１に示した試料の拡大斜
視図であり、（Ａ）は倍率３００倍での図、（Ｂ）は倍
率２０００倍での図である。
型電子顕微鏡）で観察した、図１に示した試料の拡大斜
視図であり、（Ａ）は倍率３００倍での図、（Ｂ）は倍
率２０００倍での図である。
【図４】実施例における電極形成後に倍率１０００倍に
てＳＥＭで観察した、図１に示した試料の拡大斜視図で
あり、（Ａ）は回転ジグを使用しなかった場合の図、
（Ｂ）は回転ジグを使用した場合の図である。
てＳＥＭで観察した、図１に示した試料の拡大斜視図で
あり、（Ａ）は回転ジグを使用しなかった場合の図、
（Ｂ）は回転ジグを使用した場合の図である。
【符号の説明】
１ シリコン基板
２ マイクロ流路
３ ＳｉＯ2 層
４ Ｔｉ層
５ Ａｕ層（電極形成材層）
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 鈴木 孝治
神奈川県川崎市幸区小倉１−１−Ａ705
(72)発明者 北森 武彦
東京都文京区本郷２−32−２−304
(72)発明者 伊藤 健
神奈川県秦野市鶴巻北３−３−20
Claims (5)
- 【請求項１】 微小凹凸部、微小溝部等からなる微小三
次元構造部を有する基板上に電極を形成するに際し、少
なくとも微小三次元構造部の一内壁面からその両側に位
置する底部および基板表面部にわたる部分まで導電状態
を保った電極形成材層を成膜することを特徴とする、微
小三次元構造部を有する基板上への電極形成方法。 - 【請求項２】 厚膜レジストを用いて基板上に所定形状
の電極パターンを形成する、請求項１の微小三次元構造
部を有する基板上への電極形成方法。 - 【請求項３】 イオンプレーティング法により電極形成
材層を成膜する、請求項１または２の微小三次元構造部
を有する基板上への電極形成方法。 - 【請求項４】 基板を回転させながら電極形成材層の成
膜する、請求項１ないし３のいずれかに記載の微小三次
元構造部を有する基板上への電極形成方法。 - 【請求項５】 請求項１ないし４のいずれかに記載の方
法を用いて製造された電気化学的分析用マイクロチッ
プ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001266031A JP2003075459A (ja) | 2001-09-03 | 2001-09-03 | 微小三次元構造部を有する基板上への電極形成方法及びその方法を用いて製造されたマイクロチップ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001266031A JP2003075459A (ja) | 2001-09-03 | 2001-09-03 | 微小三次元構造部を有する基板上への電極形成方法及びその方法を用いて製造されたマイクロチップ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003075459A true JP2003075459A (ja) | 2003-03-12 |
Family
ID=19092409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001266031A Pending JP2003075459A (ja) | 2001-09-03 | 2001-09-03 | 微小三次元構造部を有する基板上への電極形成方法及びその方法を用いて製造されたマイクロチップ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003075459A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007014378A (ja) * | 2005-07-05 | 2007-01-25 | National Institute Of Advanced Industrial & Technology | 針一体型バイオセンサー |
| JP2008249346A (ja) * | 2007-03-29 | 2008-10-16 | National Institute Of Advanced Industrial & Technology | マイクロチップの製造方法及びマイクロチップ |
| TWI663396B (zh) * | 2018-06-29 | 2019-06-21 | 昇陽國際半導體股份有限公司 | 電化學感測器之工作電極製作方法及其產品 |
| TWI675201B (zh) * | 2019-01-23 | 2019-10-21 | 昇陽國際半導體股份有限公司 | 電化學感測器之工作電極製作方法及其產品 |
-
2001
- 2001-09-03 JP JP2001266031A patent/JP2003075459A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007014378A (ja) * | 2005-07-05 | 2007-01-25 | National Institute Of Advanced Industrial & Technology | 針一体型バイオセンサー |
| JP4631031B2 (ja) * | 2005-07-05 | 2011-02-16 | 独立行政法人産業技術総合研究所 | 針一体型バイオセンサー |
| JP2008249346A (ja) * | 2007-03-29 | 2008-10-16 | National Institute Of Advanced Industrial & Technology | マイクロチップの製造方法及びマイクロチップ |
| TWI663396B (zh) * | 2018-06-29 | 2019-06-21 | 昇陽國際半導體股份有限公司 | 電化學感測器之工作電極製作方法及其產品 |
| EP3588072A1 (en) * | 2018-06-29 | 2020-01-01 | Phoenix Silicon International Corp. | Method for manufacturing a working electrode of an electrochemical sensor and product thereof |
| CN110658242A (zh) * | 2018-06-29 | 2020-01-07 | 昇阳国际半导体股份有限公司 | 电化学传感器工作电极的制作方法及其产品 |
| TWI675201B (zh) * | 2019-01-23 | 2019-10-21 | 昇陽國際半導體股份有限公司 | 電化學感測器之工作電極製作方法及其產品 |
| EP3686584A1 (en) * | 2019-01-23 | 2020-07-29 | Phoenix Silicon International Corp. | Method for manufacturing a working electrode of electrochemical sensor and product thereof |
| CN111474219A (zh) * | 2019-01-23 | 2020-07-31 | 昇阳国际半导体股份有限公司 | 电化学传感器的工作电极制作方法及其产品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7413973B2 (en) | Method for manufacturing nano-gap electrode device | |
| CN109314043B (zh) | 在石墨烯薄片上沉积钝化层 | |
| EP1630127B1 (en) | Method for realising a hosting structure of nanometric elements | |
| US7427526B2 (en) | Deposited thin films and their use in separation and sacrificial layer applications | |
| US20070039920A1 (en) | Method of fabricating nanochannels and nanochannels thus fabricated | |
| WO2003037781A9 (en) | Microfluidic devices having embedded metal conductors and methods of fabricating said devices | |
| KR960030294A (ko) | 전계 방출 표시 소자의 제조 방법 | |
| JP2003075459A (ja) | 微小三次元構造部を有する基板上への電極形成方法及びその方法を用いて製造されたマイクロチップ | |
| US6514786B1 (en) | Method of manufacturing acceleration sensor | |
| JPH10253573A (ja) | 銀・塩化銀参照電極およびその製造方法 | |
| JP2622589B2 (ja) | 電気化学測定用微小電極セルおよびその製造方法 | |
| JP4520383B2 (ja) | 電着方法 | |
| JP2003019624A (ja) | 電解放電加工を用いたキャパシタの作製方法 | |
| JP4675702B2 (ja) | 金の表面処理方法 | |
| KR100439645B1 (ko) | 다공성 실리콘을 이용한 은/염화은 박막 기준전극 제작 방법 | |
| CN110770160B (zh) | 流道结构器件及其制造方法 | |
| JP2008155342A (ja) | 微細構造体の製造方法 | |
| JP3144297B2 (ja) | 真空マイクロデバイス及びその製造方法 | |
| JPS6113627A (ja) | 半導体装置の製造方法 | |
| JPH02277242A (ja) | 半導体装置の製造方法 | |
| KR100576735B1 (ko) | 전기 삼투 흐름을 이용한 미세 액적 흔적 제어 장치 및이를 이용한 미세 액적 흔적 제어방법 | |
| JPH0114701B2 (ja) | ||
| JPH10189601A (ja) | 微細構造体の製造方法 | |
| JPH0251055A (ja) | 電気化学測定用電極セルおよびその製造方法 | |
| JP3246849B2 (ja) | 転写マスク |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20031031 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040129 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060404 |