JP2003069343A - Temperature compensated oscillator - Google Patents

Temperature compensated oscillator

Info

Publication number
JP2003069343A
JP2003069343A JP2002235006A JP2002235006A JP2003069343A JP 2003069343 A JP2003069343 A JP 2003069343A JP 2002235006 A JP2002235006 A JP 2002235006A JP 2002235006 A JP2002235006 A JP 2002235006A JP 2003069343 A JP2003069343 A JP 2003069343A
Authority
JP
Japan
Prior art keywords
temperature
voltage
circuit
compensated oscillator
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002235006A
Other languages
Japanese (ja)
Other versions
JP2003069343A5 (en
JP4870894B2 (en
Inventor
Hiroyuki Miyama
博行 深山
Yasuhiro Sakurai
保宏 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP2002235006A priority Critical patent/JP4870894B2/en
Publication of JP2003069343A publication Critical patent/JP2003069343A/en
Publication of JP2003069343A5 publication Critical patent/JP2003069343A5/ja
Application granted granted Critical
Publication of JP4870894B2 publication Critical patent/JP4870894B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a temperature compensated oscillator that can be downsized by simplifying the circuit configuration and to attain ease of adjustment. SOLUTION: The temperature of an oscillation circuit 47 is detected by a temperature detection circuit 13, a cubic term voltage generation circuit of a control voltage generation circuit 23 generates a cubic term voltage as a control voltage based on an output voltage of the temperature detection circuit 13, and a frequency adjustment circuit 45 changes an oscillation frequency of the oscillation circuit 47 by the control voltage. The cubic term voltage generation circuit includes a first MOS transistor 37 having a source connected to a first power line 25, a second MOS transistor 35 having a source connected to a second power line 26, and digital control voltage division circuits 31, 33 for generating a first and a second gate voltage, respectively based on the output voltage of the temperature detection circuit 13, in which the first and second gate voltages are applied to gates of the first and second MOS transistors 37, 35 respectively, and a connection point 44 where respective drains are commonly connected functions as an output terminal of the control voltage.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、水晶振動子を用
いた水晶発振器の温度特性を補償した温度補償型発振器
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a temperature-compensated oscillator in which the temperature characteristics of a crystal oscillator using a crystal oscillator are compensated.

【0002】[0002]

【従来の技術】水晶振動子を用いた水晶発振器は、周波
数安定度は他の発振器に比べてより勝れているが、近年
の移動体無線の基準発振器として使用する場合は、水晶
振動子の温度特性に起因する発振周波数の変動が問題と
なる。この問題を解決するために、水晶振動子の温度特
性を補償する、所謂温度補償型発振器が広く用いられて
いる。温度補償型発振器の中でも間接法と呼ばれる方式
のものは、近年の集積回路技術の発展に伴い、部品点数
の削減と性能の向上が図られている。
2. Description of the Related Art A crystal oscillator using a crystal oscillator is superior in frequency stability to other oscillators, but when used as a reference oscillator for mobile radio in recent years, the crystal oscillator The fluctuation of the oscillation frequency due to the temperature characteristic becomes a problem. In order to solve this problem, a so-called temperature-compensated oscillator that compensates the temperature characteristic of the crystal unit is widely used. Among the temperature-compensated oscillators, the one called the indirect method has been attempted to reduce the number of parts and improve the performance with the development of integrated circuit technology in recent years.

【0003】間接法による温度補償型発振器の温度補償
原理を図17を用いて説明する。図17における温度検
出回路91は温度に依存した温度検出電圧を発生する。
この電圧は、高温部低温部分別回路92と勾配補正電圧
発生回路93に入力される。高温部低温部分別回路92
は入力された電圧を低温部用および高温部用の2つに分
けて、それぞれ低温部3次曲線電圧発生回路94および
高温部3次曲線電圧発生回路95へ入力させる。低温部
3次曲線電圧発生回路94および高温部3次曲線電圧発
生回路95、勾配補正電圧発生回路93、標準周波数調
整電圧発生回路96からそれぞれ出力される電圧は、加
算回路97に入力されて加算され、周波数調整回路98
に出力される。
The temperature compensation principle of the temperature compensation oscillator by the indirect method will be described with reference to FIG. The temperature detection circuit 91 in FIG. 17 generates a temperature detection voltage that depends on the temperature.
This voltage is input to the high temperature part low temperature part circuit 92 and the gradient correction voltage generation circuit 93. High temperature part Low temperature part circuit 92
Divides the input voltage into two parts, one for the low temperature part and one for the high temperature part, and input to the low temperature part cubic curve voltage generation circuit 94 and the high temperature part cubic curve voltage generation circuit 95, respectively. The voltages output from the low temperature part cubic curve voltage generating circuit 94, the high temperature part cubic curve voltage generating circuit 95, the slope correction voltage generating circuit 93, and the standard frequency adjusting voltage generating circuit 96 are input to the adding circuit 97 and added. The frequency adjustment circuit 98
Is output to.

【0004】周波数調整回路98は、入力された電圧に
よって水晶振動子90を有する発振回路99の発振周波
数を制御する。また、標準周波数調整電圧発生回路96
から出力される電圧によって、既定の温度における標準
発振周波数の調整を行う。3次曲線電圧発生回路は、入
力される電圧を3乗した電圧を発生するだけなので、入
力電圧と出力電圧の2次元平面において、3次曲線の半
分である第1象限の電圧しか発生できない。そこで、一
連の3次曲線電圧を得るためには、入力電圧と出力電圧
を反転させて3次曲線電圧を発生させる低温部3次曲線
電圧発生回路94と、通常の動作で3次曲線電圧を発生
させる高温部3次曲線電圧発生回路95とを用い、その
各出力電圧を加算することになる。そのために、高温部
低温部分別回路92と低温部3次曲線電圧発生回路94
および高温部3次曲線電圧発生回路95が必要となる。
The frequency adjustment circuit 98 controls the oscillation frequency of the oscillation circuit 99 having the crystal oscillator 90 according to the input voltage. In addition, the standard frequency adjustment voltage generation circuit 96
The standard oscillation frequency at a predetermined temperature is adjusted by the voltage output from the. Since the cubic curve voltage generation circuit only generates a voltage that is the cube of the input voltage, it can generate only the voltage in the first quadrant, which is half the cubic curve, in the two-dimensional plane of the input voltage and the output voltage. Therefore, in order to obtain a series of cubic curve voltages, a low temperature part cubic curve voltage generating circuit 94 that inverts an input voltage and an output voltage to generate a cubic curve voltage, and a cubic curve voltage by a normal operation. The high-temperature part cubic curve voltage generating circuit 95 for generating is used to add the respective output voltages. Therefore, the high temperature part low temperature part circuit 92 and the low temperature part cubic curve voltage generation circuit 94
And the high temperature part cubic curve voltage generation circuit 95 is required.

【0005】上述の一連の動作において、低温部3次曲
線電圧発生回路94および高温部3次曲線電圧発生回路
95は、周波数調整回路98がATカット水晶の3次温
度特性を補償するような電圧を発生し、勾配補正電圧発
生回路93は、周波数調整回路98がATカット水晶の
1次温度特性を補償するような電圧を発生する。これ等
の電圧を加算回路97で加算して、周波数調整回路98
に入力することにより、発振回路99の発振周波数が温
度により変化することを補償する。このようにして温度
補償型発振器の発振周波数は温度が変化しても一定に保
たれる。
In the series of operations described above, the low temperature part cubic curve voltage generating circuit 94 and the high temperature part cubic curve voltage generating circuit 95 have a voltage such that the frequency adjusting circuit 98 compensates the third order temperature characteristic of the AT cut crystal. Then, the gradient correction voltage generating circuit 93 generates a voltage such that the frequency adjusting circuit 98 compensates the primary temperature characteristic of the AT-cut crystal. These voltages are added by the adding circuit 97, and the frequency adjusting circuit 98 is added.
By inputting to, it compensates that the oscillation frequency of the oscillation circuit 99 changes with temperature. In this way, the oscillation frequency of the temperature compensated oscillator is kept constant even if the temperature changes.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、このよ
うな従来の技術では、上述のようにATカット水晶の温
度特性を補償するために、温度検出回路からの電圧を低
温部と高温部に分けるための高温部低温部分別回路、2
つの3次曲線電圧発生回路、勾配補正電圧発生回路、お
よび加算回路を必要とするため、回路規模が増大すると
ともに、これ等の各回路の製造時のばらつきを補正する
ために、個々に煩雑な調整が必要になるという問題があ
る。そこでこの発明は、この問題点を解決して、回路構
成が簡潔で小型化に適し、調整も容易な温度補償型発振
器を提供することを目的とする。
However, in such a conventional technique, the voltage from the temperature detection circuit is divided into a low temperature part and a high temperature part in order to compensate the temperature characteristic of the AT-cut crystal as described above. Circuit of high temperature part and low temperature part of 2
Since three cubic curve voltage generation circuits, gradient correction voltage generation circuits, and addition circuits are required, the circuit scale is increased, and in order to correct the manufacturing variations of these circuits, it is individually complicated. There is a problem that adjustment is necessary. Therefore, an object of the present invention is to solve this problem and provide a temperature-compensated oscillator having a simple circuit configuration, suitable for miniaturization, and easy to adjust.

【0007】[0007]

【課題を解決するための手段】この発明による温度補償
型発振器は上記の目的を達成するため、発振回路と、制
御電圧によってその発振回路の発振周波数を変化させる
周波数調整回路と、その発振回路の近傍の温度状態を検
出し、検出した温度に基づいて少なくとも1つの出力電
圧を発生する温度検出回路と、その温度検出回路からの
出力電圧に基づいて、上記制御電圧として3次項電圧を
発生する3次項電圧発生回路を含む制御電圧発生回路と
を有する温度補償型発振器において、上記3次項電圧発
生回路を次のように構成したことを特徴とする。
In order to achieve the above object, a temperature-compensated oscillator according to the present invention has an oscillation circuit, a frequency adjusting circuit for changing the oscillation frequency of the oscillation circuit by a control voltage, and an oscillation circuit for the oscillation circuit. A temperature detection circuit that detects a temperature condition in the vicinity and generates at least one output voltage based on the detected temperature, and a third-order voltage that is generated as the control voltage based on the output voltage from the temperature detection circuit 3 A temperature-compensated oscillator having a control voltage generation circuit including a next-order voltage generation circuit is characterized in that the third-order voltage generation circuit is configured as follows.

【0008】すなわち、上記3次項電圧発生回路は、ソ
ースを第1の電源線に接続した第1のMOSトランジス
タと、その第1のMOSトランジスタと異なる導電型を
有し、ソースを第2の電源線に接続した第2のMOSト
ランジスタと、上記温度検出回路の出力電圧に基づいて
第1のゲ−ト電圧を発生する第1のゲ−ト電圧発生回路
および第2のゲ−ト電圧を発生する第2のゲ−ト電圧発
生回路とを有する。そして、上記第1のゲ−ト電圧発生
回路の第1のゲ−ト電圧を出力する出力端を第1のMO
Sトランジスタのゲートに接続し、上記第2のゲ−ト電
圧発生回路の第2のゲ−ト電圧を出力する出力端を第2
のMOSトランジスタのゲートに接続し、その第1のM
OSトランジスタのドレインと第2のMOSトランジス
タのドレインとを共通接続して上記制御電圧の出力端と
する。上記第2の電源線は第1の電源線と反対極性か又
は接地電位であるとよい。
That is, the third-order voltage generation circuit has a first MOS transistor having a source connected to the first power supply line, a conductivity type different from that of the first MOS transistor, and a source of the second power supply. A second MOS transistor connected to the line, a first gate voltage generating circuit for generating a first gate voltage based on the output voltage of the temperature detecting circuit, and a second gate voltage generating circuit. And a second gate voltage generating circuit. The output terminal for outputting the first gate voltage of the first gate voltage generating circuit is connected to the first MO.
A second output terminal connected to the gate of the S-transistor for outputting the second gate voltage of the second gate voltage generation circuit
Connected to the gate of the MOS transistor of the first M
The drain of the OS transistor and the drain of the second MOS transistor are commonly connected to serve as the output terminal of the control voltage. The second power supply line may have a polarity opposite to that of the first power supply line or a ground potential.

【0009】また、上記制御電圧発生回路が、上記3次
項電圧発生回路の代わりに、上記温度検出回路からの出
力電圧に基づいて上記制御電圧として2次項電圧を発生
する2次項電圧発生回路を含む温度補償型発振器の場合
には、その2次項電圧発生回路の構成は、上記3次項電
圧発生回路の構成のうち次の点だけを変更すればよい。
すなわち、第2のMOSトランジスタを第1のMOSト
ランジスタと同じ導電型を有するものとし、そのソース
を第2の電源線に接続する。この場合の第2の電源線
は、第1の電源線と同極性であるとよく、第1の電源線
と同じでもよい。これらの温度補償型発振器において、
上記制御電圧の出力端を、100キロオーム以上の抵抗
値を有する抵抗素子を介して少なくとも1つの任意電圧
源に接続するとよい。
Further, the control voltage generating circuit includes, instead of the third order voltage generating circuit, a second order voltage generating circuit for generating a second order voltage as the control voltage based on the output voltage from the temperature detecting circuit. In the case of the temperature-compensated oscillator, the configuration of the secondary term voltage generating circuit may be changed only in the following points of the configuration of the tertiary term voltage generating circuit.
That is, the second MOS transistor has the same conductivity type as the first MOS transistor, and its source is connected to the second power supply line. In this case, the second power supply line may have the same polarity as the first power supply line, or may be the same as the first power supply line. In these temperature compensated oscillators,
The output terminal of the control voltage may be connected to at least one arbitrary voltage source via a resistance element having a resistance value of 100 kΩ or more.

【0010】上記3次項電圧発生回路を含む制御電圧発
生回路を有する温度補償型発振器の場合、上記制御電圧
の出力端を、第1の抵抗素子を介して上記第1の電源線
またはそれと同極性の電源線に接続するとともに、第2
の抵抗素子を介して上記第2の電源線またはそれと同極
性の電源線に接続するとよい。その第1の抵抗素子と第
2の抵抗素子として、抵抗値に対する温度係数が異なる
ものを使用することもできる。さらに、上記第1の抵抗
素子と第2の抵抗素子として、その抵抗値に対する温度
係数の組み合わせが異なる抵抗素子の組を複数設けると
ともに、その複数の抵抗素子の組のいずれかを選択的に
切り替えて使用する切替手段を設けるとよい。
In the case of a temperature-compensated oscillator having a control voltage generation circuit including the third-order voltage generation circuit, the output terminal of the control voltage is connected to the first power supply line or the same polarity as the first power supply line via the first resistance element. Connect to the power line of
The second power supply line or the power supply line having the same polarity as that of the second power supply line may be connected through the resistance element. As the first resistance element and the second resistance element, those having different temperature coefficients with respect to the resistance value can be used. Further, as the first resistance element and the second resistance element, a plurality of resistance element groups having different combinations of temperature coefficients with respect to their resistance values are provided, and any one of the plurality of resistance element groups is selectively switched. It is advisable to provide a switching means to be used.

【0011】上記いずれの温度補償型発振器において
も、上記第1及び第2のゲート電圧発生回路の少なくと
も一方を、上記温度検出回路の出力電圧と任意の参照電
圧との差に基づいて上記第1または第2のゲート電圧を
発生する回路にするとよい。あるいは、上記第1及び第
2のゲート電圧発生回路の少なくとも一方を、発生する
ゲート電圧を外部データに基づいて制御可能な回路にす
ることもできる。さらに、その外部データを記憶するメ
モリ回路を設け、上記第1及び第2のゲ−ト電圧発生回
路の少なくとも一方を、そのメモリ回路に記憶されたデ
ータに基づいて、発生するゲート電圧を制御可能な回路
にすることもできる。上記第1及び第2のゲート電圧発
生回路の少なくとも一方を、上記温度検出回路の出力電
圧と上記任意の参照電圧との電圧差を分割する電圧分割
回路にしてもよい。上記任意の参照電圧は、上記第1の
電源線又は第2の電源線の電圧であってもよい。
In any of the temperature-compensated oscillators described above, at least one of the first and second gate voltage generation circuits is provided with the first gate voltage generation circuit based on the difference between the output voltage of the temperature detection circuit and an arbitrary reference voltage. Alternatively, a circuit that generates the second gate voltage may be used. Alternatively, at least one of the first and second gate voltage generating circuits can be a circuit whose generated gate voltage can be controlled based on external data. Further, a memory circuit for storing the external data is provided, and at least one of the first and second gate voltage generating circuits can control the gate voltage generated based on the data stored in the memory circuit. Any circuit can be used. At least one of the first and second gate voltage generation circuits may be a voltage division circuit that divides a voltage difference between the output voltage of the temperature detection circuit and the arbitrary reference voltage. The arbitrary reference voltage may be the voltage of the first power supply line or the second power supply line.

【0012】上記3次項電圧発生回路を含む制御電圧発
生回路を有する温度補償型発振器の場合、その制御電圧
発生回路は、上記3次項電圧発生回路が発生する3次項
電圧を第1の制御電圧として出力し、さらに上記温度検
出回路の出力電圧に基づいて1次項電圧を発生する1次
項電圧発生回路を有し、該回路が発生する1次項電圧を
第2の制御電圧として出力するようにし、上記周波数調
整回路は、その第1の制御電圧と第2の制御電圧とによ
って上記発振回路の発振周波数を制御する回路にすると
よい。上記1次項電圧発生回路は演算増幅回路であって
もよい。そして、外部からのデータを記憶し、その記憶
したデジタルデータによってその演算増幅回路の増幅率
とオフセット入力電圧を制御するメモリ回路を設けると
よい。また、上記温度検出回路は、温度勾配の異なる2
つの温度センサを有し、その2つの温度センサの出力電
圧の差を任意の比率に分割して温度検出電圧として出力
する回路であってもよい。
In the case of the temperature-compensated oscillator having the control voltage generating circuit including the third order voltage generating circuit, the control voltage generating circuit uses the third order voltage generated by the third order voltage generating circuit as the first control voltage. A primary term voltage generating circuit that outputs a primary term voltage based on the output voltage of the temperature detection circuit, and outputs the primary term voltage generated by the circuit as a second control voltage; The frequency adjustment circuit may be a circuit that controls the oscillation frequency of the oscillation circuit by the first control voltage and the second control voltage. The primary term voltage generating circuit may be an operational amplifier circuit. A memory circuit that stores data from the outside and controls the amplification factor and the offset input voltage of the operational amplifier circuit by the stored digital data may be provided. Further, the temperature detection circuit has two different temperature gradients.
It may be a circuit having one temperature sensor and dividing the difference between the output voltages of the two temperature sensors into an arbitrary ratio and outputting the temperature detection voltage.

【0013】上記周波数調整回路は、発振回路の負荷容
量を構成し、上記制御電圧によってその容量値が変化す
るMIS型可変容量コンデンサ等の電圧可変容量素子を
有するようにするとよい。その場合、前述の第1の制御
電圧を上記電圧可変容量の一方の電極へ印加し、上記第
2制御電圧を他方の電極へ印加するとよい。あるいは、
その電圧可変容量素子を、上記第1の制御電圧が印加さ
れる第1の電圧可変容量素子と、上記第2制御電圧が印
加される第2電圧可変容量素子とを並列に接続して構成
することもできる。また、上記制御電圧発生回路におけ
る第1及び第2のMOSトランジスタの各ソースは、そ
れぞれドレイン電流を制限するための抵抗素子を介して
上記第1又は第2の電源線に接続するとよい。
It is preferable that the frequency adjusting circuit constitutes a load capacitance of the oscillation circuit and has a voltage variable capacitance element such as a MIS type variable capacitance capacitor whose capacitance value changes according to the control voltage. In that case, the above-mentioned first control voltage may be applied to one electrode of the voltage variable capacitor, and the above-mentioned second control voltage may be applied to the other electrode. Alternatively,
The voltage variable capacitance element is configured by connecting in parallel a first voltage variable capacitance element to which the first control voltage is applied and a second voltage variable capacitance element to which the second control voltage is applied. You can also Further, it is preferable that the sources of the first and second MOS transistors in the control voltage generation circuit are connected to the first or second power supply line via resistance elements for limiting the drain current, respectively.

【0014】その抵抗素子をデジタル制御可変抵抗回路
とし、記憶されたデジタルデータに基づいてそのデジタ
ル制御可変抵抗回路の抵抗値を制御可能なメモリ回路を
設けるようにしてもよい。そのメモリ回路は、シリアル
入出力線を介して外部からデジタルデータの記憶と読み
出しを制御可能であるとよい。前述の温度検出回路とし
ては、温度と出力電圧とが比例関係になるもの、または
反比例の関係になるもの、複数の温度勾配を選択できる
ものなど、種々の温度センサと回路構成のものを使用す
ることができる。
The resistance element may be a digitally controlled variable resistance circuit, and a memory circuit capable of controlling the resistance value of the digitally controlled variable resistance circuit based on stored digital data may be provided. It is preferable that the memory circuit can control storage and reading of digital data from the outside through a serial input / output line. As the above-mentioned temperature detection circuit, various temperature sensors and circuit configurations are used, such as one in which the temperature and output voltage are in a proportional relationship, one in which the output voltage is in an inversely proportional relationship, and one in which a plurality of temperature gradients can be selected. be able to.

【0015】さらに、上記各温度補償型発振器の使用温
度範囲のうち予め設定した温度範囲を第2温度領域と
し、それより低温側の温度範囲を第1温度領域、前記第
2温度領域を越える高温側の温度範囲を第3温度領域と
したとき、次のようにするのが望ましい。前述した第1
のゲート電圧発生回路は、少なくとも上記第3温度領域
において温度の変化に対して第1のゲート電圧が直線的
に変化する領域を有し、第2のゲート電圧発生回路は、
少なくとも上記第1温度領域において温度の変化に対し
て第2のゲート電圧が直線的に変化する領域を有するよ
うにする。
Further, a preset temperature range of the operating temperature range of each of the temperature-compensated oscillators is defined as a second temperature region, and a temperature range on the lower temperature side is defined as a first temperature region and a high temperature exceeding the second temperature region. When the temperature range on the side is the third temperature region, the following is desirable. First mentioned above
Of the gate voltage generating circuit has a region in which the first gate voltage changes linearly with respect to a change in temperature in at least the third temperature region, and the second gate voltage generating circuit has
At least the first temperature region has a region in which the second gate voltage linearly changes with respect to the temperature change.

【0016】[0016]

【発明の実施の形態】この発明をより詳細に説明するた
め、添付の図面を用いてこの発明の好ましい実施の形態
を説明する。 [第1の実施形態の構成:図1から図4]図1は、この
発明による温度補償型発振器の第1の実施形態の構成を
示すブロック回路図である。この温度補償型発振器は、
電源11と、入力端子12と、制御電圧発生回路23
と、温度検出回路13と、外部制御電圧入力回路17
と、周波数調整回路45と、発振回路47と、メモリ回
路19とによって構成される。
BEST MODE FOR CARRYING OUT THE INVENTION In order to explain the present invention in more detail, preferred embodiments of the present invention will be described with reference to the accompanying drawings. [Structure of First Embodiment: FIGS. 1 to 4] FIG. 1 is a block circuit diagram showing a structure of a first embodiment of a temperature compensation oscillator according to the present invention. This temperature compensated oscillator
Power supply 11, input terminal 12, control voltage generation circuit 23
, Temperature detection circuit 13, and external control voltage input circuit 17
A frequency adjusting circuit 45, an oscillating circuit 47, and a memory circuit 19.

【0017】制御電圧発生回路23は、図1に示すよう
に、演算増幅回路29と、PチャネルMOSトランジス
タ37と、NチャネルMOSトランジスタ35と、第1
の抵抗素子39と、第2の抵抗素子43と、第3の抵抗
素子22と、第4の抵抗素子20と、第1、第2のゲー
ト電圧発生回路を構成するデジタル制御電圧分割回路3
1,33と、デジタル制御可変抵抗回路21と、抵抗素
子27とによって構成される。特に、PチャネルMOS
トランジスタ37とNチャネルMOSトランジスタ35
とデジタル制御電圧分割回路31,33は、3次項電圧
発生回路を構成している。
The control voltage generating circuit 23, as shown in FIG. 1, includes an operational amplifier circuit 29, a P channel MOS transistor 37, an N channel MOS transistor 35, and a first channel.
Resistance element 39, second resistance element 43, third resistance element 22, fourth resistance element 20, and digital control voltage division circuit 3 forming the first and second gate voltage generation circuits.
1, 33, the digital control variable resistance circuit 21, and the resistance element 27. Especially, P channel MOS
Transistor 37 and N-channel MOS transistor 35
The digital control voltage division circuits 31 and 33 constitute a third-order voltage generation circuit.

【0018】周波数調整回路45は、MIS型可変容量
コンデンサ41,54、抵抗素子52,53,59と、
容量素子55,57,58によって構成される。そし
て、発振回路47は、圧電振動子である水晶振動子49
と、インバータ51と、帰還抵抗素子50とによって構
成される。MIS型可変容量コンデンサ41,54は、
それぞれ発振回路47の負荷容量を構成する容量素子で
あって、制御電圧によってその容量値が変化する電圧可
変容量素子である。温度検出回路13は、図2に示すよ
うに、電源100と、PチャネルMOSトランジスタ1
05と、抵抗素子119,106と、演算増幅回路11
1等によって構成される。その詳細な構成は後述する。
The frequency adjusting circuit 45 includes MIS type variable capacitors 41, 54, resistance elements 52, 53, 59, and
It is composed of capacitive elements 55, 57 and 58. The oscillator circuit 47 includes a crystal oscillator 49, which is a piezoelectric oscillator.
And an inverter 51 and a feedback resistance element 50. The MIS variable capacitors 41 and 54 are
Each of the capacitive elements constitutes a load capacitance of the oscillation circuit 47, and is a voltage variable capacitive element whose capacitance value changes according to a control voltage. As shown in FIG. 2, the temperature detection circuit 13 includes a power supply 100 and a P-channel MOS transistor 1
05, the resistance elements 119 and 106, and the operational amplifier circuit 11
It is composed of 1 etc. The detailed configuration will be described later.

【0019】この温度検出回路13の電源100は、制
御電圧発生回路23の電源11と共通にする必要はな
く、実際の集積回路(IC)では電源電圧を回路別に最
適化するために、別々のレギュレータから供給するのが
一般的である。具体的には、図1に示した電源11をレ
ギュレータで構成し、図2に示した温度検出回路13の
電源100、外部制御電圧入力回路17の電源(後述す
る図3に示す電源130)、および発振回路47の電源
も、それぞれ別に用意したレギュレータで構成する。そ
のため、この実施形態では図が煩雑になるのを避けるた
め、図1の温度検出回路13は電源を含む回路として示
している。後述する外部制御電圧入力回路17も同様で
ある。
The power supply 100 of the temperature detection circuit 13 does not have to be common to the power supply 11 of the control voltage generation circuit 23, and in an actual integrated circuit (IC), the power supply voltage is optimized for each circuit, and therefore it is different. It is generally supplied from a regulator. Specifically, the power supply 11 shown in FIG. 1 is composed of a regulator, and the power supply 100 of the temperature detection circuit 13 shown in FIG. 2 and the power supply of the external control voltage input circuit 17 (power supply 130 shown in FIG. 3 described later), The power supplies for the oscillator circuit 47 and the oscillator circuit 47 are also configured by separately prepared regulators. Therefore, in this embodiment, the temperature detection circuit 13 in FIG. 1 is shown as a circuit including a power supply in order to avoid complication of the drawing. The same applies to the external control voltage input circuit 17 described later.

【0020】外部制御電圧入力回路17は、図3に示す
ように、電源130と、演算増幅回路137,147
と、デジタル制御可変抵抗回路141と、デジタル制御
電圧分割回路139等によって構成される。その詳細な
構成は後述する。メモリ回路19は不揮発性メモリで構
成する。あるいは、書き込みが1度だけ可能なワンタイ
ムメモリや、読み出し専用メモリであるマスクROMな
どで構成することもできる。
As shown in FIG. 3, the external control voltage input circuit 17 includes a power source 130 and operational amplifier circuits 137 and 147.
And a digital control variable resistance circuit 141, a digital control voltage division circuit 139, and the like. The detailed configuration will be described later. The memory circuit 19 is composed of a non-volatile memory. Alternatively, a one-time memory in which data can be written only once or a mask ROM which is a read-only memory can be used.

【0021】図1に示す制御電圧発生回路23におい
て、デジタル制御電圧分割回路31,33は、その両端
に印加される電圧の差をデジタル信号で任意に分割して
出力する回路である。例えば、図4に示すように、電圧
入力端子A,B間に複数の抵抗素子R1〜Rnを直列に
接続し、その各接続点と電圧出力端子Cとの間にそれぞ
れスイッチ素子SW1〜SWnを接続し、メモリ回路1
9からのデジタル信号によってそのスイッチ素子SW1
〜SWnの1個または複数個を選択的にオンにすること
によって、電圧入力端子A,B間に印加される電圧を任
意に分割した電圧を電圧出力端子Cに出力する。
In the control voltage generation circuit 23 shown in FIG. 1, the digital control voltage division circuits 31 and 33 are circuits for arbitrarily dividing the difference between the voltages applied to both ends thereof by a digital signal and outputting the digital signal. For example, as shown in FIG. 4, a plurality of resistance elements R1 to Rn are connected in series between the voltage input terminals A and B, and the switching elements SW1 to SWn are respectively connected between the respective connection points and the voltage output terminal C. Connect and memory circuit 1
The switch element SW1 by the digital signal from 9
By selectively turning on one or more of SWn to SWn, a voltage obtained by arbitrarily dividing the voltage applied between the voltage input terminals A and B is output to the voltage output terminal C.

【0022】そして、図1に示した、一方のデジタル制
御電圧分割回路31の両端(図4における電圧入力端子
A,B)は、それぞれ制御電圧発生回路23の電源11
の正極端子に接続された正電源線25(その電圧を参照
電圧とする)と、温度検出回路13の出力電圧線15に
接続している。他方のデジタル制御電圧分割回路33の
両端(図4における電圧入力端子A,B)は、それぞれ
温度検出回路13の出力電圧線15と、電源11の負極
端子とアースに接続された接地電源線(または負電源
線)26に接続している。なお、デジタル制御電圧分割
回路31,33に印加する参照電圧は、必ずしも正電源
線25および接地電源線26の電圧でなくてもよく、任
意の電源からの電圧を利用することができる。また、こ
の実施形態では、デジタル制御電圧分割回路31,33
が第1,第2のゲート電圧発生回路であり、温度検出回
路13の出力電圧と参照電圧との差に基づいて、その各
電圧差を分割して第1,第2のゲート電圧を発生する
が、これに限るものではない。
Both ends (voltage input terminals A and B in FIG. 4) of one digital control voltage division circuit 31 shown in FIG. 1 are connected to the power supply 11 of the control voltage generation circuit 23.
The positive power supply line 25 (whose voltage is used as a reference voltage) connected to the positive terminal of the temperature detection circuit 13 is connected to the output voltage line 15 of the temperature detection circuit 13. Both ends (voltage input terminals A and B in FIG. 4) of the other digital control voltage division circuit 33 are respectively connected to the output voltage line 15 of the temperature detection circuit 13, the negative terminal of the power supply 11 and the ground power supply line (grounded). Alternatively, it is connected to the negative power supply line) 26. The reference voltage applied to the digital control voltage division circuits 31 and 33 does not necessarily have to be the voltage of the positive power supply line 25 and the ground power supply line 26, and a voltage from any power supply can be used. Further, in this embodiment, the digital control voltage division circuits 31, 33 are
Are first and second gate voltage generating circuits, which generate the first and second gate voltages by dividing each voltage difference based on the difference between the output voltage of the temperature detecting circuit 13 and the reference voltage. However, it is not limited to this.

【0023】そして、デジタル制御電圧分割回路31の
分割電圧出力は、図4の電圧出力端子Cに接続される信
号線36を通して、第1のゲート電圧としてPチャネル
MOSトランジスタ37のゲートG1に入力され、デジ
タル制御電圧分割回路33の分割電圧出力は、同様な信
号線30を通して第2のゲート電圧としてNチャネルM
OSトランジスタ35のゲートG2に入力される。この
デジタル制御電圧分割回路31によって第1のゲート電
圧発生回路を、デジタル制御電圧分割回路33によって
第2のゲート電圧発生回路を構成している。さらに、P
チャネルMOSトランジスタ37のソースS1は、第3
の抵抗素子22を介して制御電圧発生回路23の正電源
線25に接続し、NチャネルMOSトランジスタ35の
ソースS2は、第4の抵抗素子20を介して制御電圧発
生回路23の接地電源線26に接続している。
The divided voltage output of the digital control voltage dividing circuit 31 is input to the gate G1 of the P-channel MOS transistor 37 as the first gate voltage through the signal line 36 connected to the voltage output terminal C of FIG. , The divided voltage output of the digital control voltage dividing circuit 33 is an N channel M as a second gate voltage through a similar signal line 30.
It is input to the gate G2 of the OS transistor 35. The digital control voltage division circuit 31 constitutes a first gate voltage generation circuit, and the digital control voltage division circuit 33 constitutes a second gate voltage generation circuit. Furthermore, P
The source S1 of the channel MOS transistor 37 is the third
Is connected to the positive power supply line 25 of the control voltage generation circuit 23 via the resistance element 22 of the N channel MOS transistor 35, and the source S2 of the N-channel MOS transistor 35 is connected to the ground power supply line 26 of the control voltage generation circuit 23 via the fourth resistance element 20. Connected to.

【0024】また、PチャネルMOSトランジスタ37
のドレインD1は第1の抵抗素子39を介して正電源線
25に接続し、NチャネルMOSトランジスタ35のド
レインD2は第2の抵抗素子43を介して接地電源線2
6に接続している。そのPチャネルMOSトランジスタ
37のドレインD1と、NチャネルMOSトランジスタ
35のドレインD2は相互に接続し、ドレイン接続点4
4を形成している。この実施形態では、正電源線25が
第1の電位の第1の電源線、接地電源線26が、第1の
電源線と反対極性または接地電位の第2の電源線となっ
ている。したがって、第2の電源線が電源11の負極端
子に接続されているが接地されていない負電源線となる
場合もある。
In addition, the P-channel MOS transistor 37
Of the N channel MOS transistor 35 is connected to the positive power supply line 25 via the first resistance element 39, and the drain D2 of the N-channel MOS transistor 35 is connected to the ground power supply line 2 via the second resistance element 43.
Connected to 6. The drain D1 of the P-channel MOS transistor 37 and the drain D2 of the N-channel MOS transistor 35 are connected to each other, and the drain connection point 4
4 is forming. In this embodiment, the positive power supply line 25 is a first power supply line having a first potential, and the ground power supply line 26 is a second power supply line having a polarity opposite to that of the first power supply line or a ground potential. Therefore, the second power supply line may be a negative power supply line that is connected to the negative terminal of the power supply 11 but is not grounded.

【0025】図1において、制御電圧発生回路23のド
レイン接続点44から出力される第1の制御電圧Vo1
を信号線46を通して、演算増幅回路29から出力され
る第2の制御電圧Vo2を信号線48を通して、それぞ
れ周波数調整回路45へ入力している。図2に示した温
度検出回路13において、PチャネルMOSトランジス
タ105のゲートG3は、抵抗素子101を介して温度
検出回路13の正電源線103に接続されるとともに、
抵抗素子115を介して接地電源線121にも接続され
ている。その正電源線103は電源100の正極端子
に、接地電源線121は電源100の負極端子とアース
にそれぞれ接続されている。そして、PチャネルMOS
トランジスタ105のソースS3は、抵抗素子106を
介して温度検出回路13の正電源線103に、ドレイン
D3は抵抗素子119を介して接地電源線121にそれ
ぞ接続される。
In FIG. 1, the first control voltage Vo1 output from the drain connection point 44 of the control voltage generation circuit 23.
Is input to the frequency adjusting circuit 45 via the signal line 46, and the second control voltage Vo2 output from the operational amplifier circuit 29 is input to the frequency adjusting circuit 45 via the signal line 48. In the temperature detection circuit 13 shown in FIG. 2, the gate G3 of the P-channel MOS transistor 105 is connected to the positive power supply line 103 of the temperature detection circuit 13 via the resistance element 101, and
It is also connected to the ground power supply line 121 via the resistance element 115. The positive power supply line 103 is connected to the positive terminal of the power supply 100, and the ground power supply line 121 is connected to the negative terminal of the power supply 100 and ground. And P-channel MOS
The source S3 of the transistor 105 is connected to the positive power supply line 103 of the temperature detection circuit 13 via the resistance element 106, and the drain D3 is connected to the ground power supply line 121 via the resistance element 119.

【0026】その抵抗素子119とPチャネルMOSト
ランジスタ105のドレインD3との接続点120の出
力電圧は、抵抗素子107を介して演算増幅回路111
の負入力端子に入力され、その演算増幅回路111の負
入力端子は、抵抗素子109を介して自己の出力端子に
接続している。さらに、この演算増幅回路111の正入
力端子は、抵抗素子124を介して正電源線103に、
抵抗素子123を介して接地電源線121にそれぞれ接
続して、オフセット電圧を入力する。この演算増幅回路
111の出力電圧が温度検出電圧であり、図1に示した
温度検出回路13の出力電圧として、信号線15を通し
て前述のようにデジタル制御電圧分割回路31と33に
入力されるとともに、抵抗素子27を介して演算増幅回
路29の負入力端子へも入力される。その演算増幅回路
29の負入力端子は、デジタル制御可変抵抗回路21を
介して自己の出力端子28に接続している。
The output voltage at the connection point 120 between the resistance element 119 and the drain D3 of the P-channel MOS transistor 105 passes through the resistance element 107 and the operational amplifier circuit 111.
The negative input terminal of the operational amplifier circuit 111 is connected to its own output terminal via the resistance element 109. Further, the positive input terminal of the operational amplifier circuit 111 is connected to the positive power supply line 103 via the resistance element 124,
Each of them is connected to the ground power supply line 121 via the resistance element 123 to input the offset voltage. The output voltage of the operational amplifier circuit 111 is the temperature detection voltage, which is input as the output voltage of the temperature detection circuit 13 shown in FIG. 1 to the digital control voltage division circuits 31 and 33 through the signal line 15 as described above. , Is also input to the negative input terminal of the operational amplifier circuit 29 via the resistance element 27. The negative input terminal of the operational amplifier circuit 29 is connected to its own output terminal 28 via the digital control variable resistance circuit 21.

【0027】図2に示した温度検出回路13では、抵抗
素子101と115によって、PチャネルMOSトラン
ジスタ105に対するゲート電圧発生部を構成してい
る。また、正電源線103が第1の電源線、接地電源線
121が、第1の電源線と反対極性または接地電位の第
2の電源線となっている。抵抗素子106の両端に発生
する電圧は、PチャネルMOSトランジスタ105のゲ
ートG3とソースS3との間の電圧(所謂ゲート電圧)
に対して逆の極性で印加されるので、PチャネルMOS
トランジスタ105のドレイン電流を減少させる作用を
持つ。この作用は、PチャネルMOSトランジスタ10
5のドレイン電流(ソース電流も同じ)が増えるほど顕
著になるので、PチャネルMOSトランジスタ105の
ドレイン電流に対して一種の負帰還的作用を及ぼし、温
度に対するPチャネルMOSトランジスタ105のドレ
イン電流の直線性を改善するだけでなく、その製造ばら
つきの影響も抑制する効果がある。
In temperature detecting circuit 13 shown in FIG. 2, resistance elements 101 and 115 form a gate voltage generating portion for P-channel MOS transistor 105. Further, the positive power supply line 103 is a first power supply line, and the ground power supply line 121 is a second power supply line having a polarity opposite to that of the first power supply line or a ground potential. The voltage generated across the resistance element 106 is the voltage between the gate G3 and the source S3 of the P-channel MOS transistor 105 (so-called gate voltage).
Since it is applied with the opposite polarity to P-channel MOS
It has a function of reducing the drain current of the transistor 105. This action is performed by the P-channel MOS transistor 10
5 becomes more prominent as the drain current (the same as the source current) of 5 increases. Therefore, a kind of negative feedback action is exerted on the drain current of the P-channel MOS transistor 105, and the drain current straight line of the P-channel MOS transistor 105 with respect to temperature. In addition to improving the performance, it also has the effect of suppressing the influence of manufacturing variations.

【0028】この実施形態では、演算増幅回路111の
出力電圧を温度検出回路13の温度検出電圧として出力
しているが、それに限定されるものではなく、たとえば
抵抗素子119とPチャネルMOSトランジスタ105
のドレインD3との接続点120に発生する電圧を、そ
のまま温度検出回路13の温度検出電圧として出力する
ようにしてもよい。図3に示した外部制御電圧入力回路
17において、外部電圧は入力端子12から抵抗素子1
31を介して演算増幅回路137の負入力端子に入力さ
れ、その演算増幅回路137の負入力端子は、デジタル
制御可変抵抗回路141を介して自己の出力端子に接続
している。
In this embodiment, the output voltage of the operational amplifier circuit 111 is output as the temperature detection voltage of the temperature detection circuit 13, but the present invention is not limited to this. For example, the resistance element 119 and the P-channel MOS transistor 105 are used.
Alternatively, the voltage generated at the connection point 120 with the drain D3 may be directly output as the temperature detection voltage of the temperature detection circuit 13. In the external control voltage input circuit 17 shown in FIG. 3, the external voltage is applied from the input terminal 12 to the resistance element 1
It is inputted to the negative input terminal of the operational amplifier circuit 137 via 31 and the negative input terminal of the operational amplifier circuit 137 is connected to its own output terminal via the digital control variable resistance circuit 141.

【0029】さらに、この演算増幅回路137の正入力
端子は、抵抗素子133を介してこの外部制御電圧入力
回路17の正電源線132に接続するとともに、抵抗素
子135を介して接地電源線138にも接続し、オフセ
ット電圧を入力する。この演算増幅回路137の出力
は、抵抗素子143を介して演算増幅回路147の負入
力端子に入力し、その演算増幅回路147の負入力端子
は抵抗素子145を介して自己の出力端子に接続してい
る。この演算増幅回路147の出力が外部制御電圧入力
回路17の出力となり、信号線16を通して図1に示し
た制御電圧発生回路23の演算増幅回路29の正入力端
子にオフセット電圧として入力する。
Further, the positive input terminal of the operational amplifier circuit 137 is connected to the positive power supply line 132 of the external control voltage input circuit 17 via the resistance element 133 and to the ground power supply line 138 via the resistance element 135. Also connect and input the offset voltage. The output of the operational amplifier circuit 137 is input to the negative input terminal of the operational amplifier circuit 147 via the resistance element 143, and the negative input terminal of the operational amplifier circuit 147 is connected to its own output terminal via the resistance element 145. ing. The output of the operational amplifier circuit 147 becomes the output of the external control voltage input circuit 17, and is input as an offset voltage to the positive input terminal of the operational amplifier circuit 29 of the control voltage generation circuit 23 shown in FIG. 1 through the signal line 16.

【0030】この実施形態では、図3に示した抵抗素子
133、135によって演算増幅回路137のオフセッ
ト電圧発生部を構成している。外部電圧は、その製品の
仕様によってその電圧範囲が定められていて、その定め
られた電圧範囲の外部電圧をそのまま演算増幅回路29
のオフセット電圧として入力すると、制御電圧発生回路
23が要求する電圧値との整合性が悪く、所望の周波数
変化が得られない。そのため、一般的にはこの外部電圧
の変化範囲を圧縮し、必要であれば適当なオフセットを
付加する。この圧縮の割合の調整とオフセットの付加
を、外部制御電圧入力回路17で行っている。その詳細
な動作原理は後述する。
In this embodiment, the resistance elements 133 and 135 shown in FIG. 3 constitute an offset voltage generating portion of the operational amplifier circuit 137. The voltage range of the external voltage is determined by the specifications of the product, and the external voltage within the determined voltage range is directly used as the operational amplifier circuit 29.
If the offset voltage is input as the offset voltage, the matching with the voltage value required by the control voltage generation circuit 23 is poor, and a desired frequency change cannot be obtained. Therefore, generally, this external voltage variation range is compressed and an appropriate offset is added if necessary. The external control voltage input circuit 17 adjusts the compression ratio and adds the offset. The detailed operation principle will be described later.

【0031】前述したデジタル制御電圧分割回路31,
33と同様な機能を有するデジタル制御電圧分割回路1
39の両端は、外部制御電圧入力回路17の正電源線1
32と接地電源線138とに接続していて、そのデジタ
ル制御電圧分割回路139の分割電圧出力は、信号線1
40を通して演算増幅回路147の正入力端子にオフセ
ット電圧として入力する。この実施形態では、この演算
増幅回路147へのオフセット入力電圧をデジタル制御
電圧分割回路139の分割電圧出力により調整してい
る。図1に示した周波数調整回路45は、制御電圧発生
回路23の第1の制御電圧Vo1を、信号線46と抵抗
素子52を通してMIS型可変容量コンデンサ41の一
方の電極であるゲート側電極へ入力するとともに、信号
線46と抵抗素子53を通してMIS型可変容量コンデ
ンサ54のゲート側電極へも入力している。
The above-mentioned digital control voltage division circuit 31,
Digital control voltage division circuit 1 having the same function as 33
Both ends of 39 are the positive power supply line 1 of the external control voltage input circuit 17.
32 and the ground power supply line 138, the divided voltage output of the digital control voltage dividing circuit 139 is the signal line 1
The offset voltage is input to the positive input terminal of the operational amplifier circuit 147 through 40. In this embodiment, the offset input voltage to the operational amplifier circuit 147 is adjusted by the divided voltage output of the digital control voltage dividing circuit 139. The frequency adjustment circuit 45 shown in FIG. 1 inputs the first control voltage Vo1 of the control voltage generation circuit 23 to the gate side electrode which is one electrode of the MIS type variable capacitance capacitor 41 through the signal line 46 and the resistance element 52. At the same time, the signal is also input to the gate side electrode of the MIS type variable capacitor 54 through the signal line 46 and the resistance element 53.

【0032】また、制御電圧発生回路23の第2の制御
電圧Vo2を信号線48と抵抗素子59を通してMIS
型可変容量コンデンサ41と54のそれぞれもう一方の
電極である基板側電極へ入力している。MIS型可変容
量コンデンサ41と54の各ゲート側電極は、それぞれ
容量素子58又は57を介して発振回路47に接続し、
各基板側電極は容量素子55を介してアース(接地電源
線に接続)されている。発振回路47は、インバータ5
1の入力端子と出力端子の間に抵抗素子50と水晶振動
子49を並列に接続した水晶発振回路であり、その水晶
振動子49の両端を周波数調整回路45の容量素子58
と57にそれぞれ接続している。メモリ回路19は、デ
ジタルデータの記憶と読み出しを制御するシリアル入出
力線18と、それぞれデジタルデータを出力する3本の
パラレル出力線14a,14b,14cを接続してい
る。
Further, the second control voltage Vo2 of the control voltage generating circuit 23 is passed through the signal line 48 and the resistance element 59 to the MIS.
Inputs are made to the substrate side electrodes, which are the other electrodes of the mold variable capacitors 41 and 54, respectively. The gate side electrodes of the MIS type variable capacitance capacitors 41 and 54 are connected to the oscillation circuit 47 via the capacitance element 58 or 57, respectively.
Each substrate-side electrode is grounded (connected to the ground power supply line) via the capacitive element 55. The oscillator circuit 47 includes the inverter 5
1 is a crystal oscillating circuit in which a resistance element 50 and a crystal oscillator 49 are connected in parallel between the input terminal and the output terminal, and both ends of the crystal oscillator 49 are capacitive elements 58 of the frequency adjusting circuit 45.
And 57 respectively. The memory circuit 19 is connected to the serial input / output line 18 that controls storage and reading of digital data, and the three parallel output lines 14a, 14b, and 14c that output digital data, respectively.

【0033】[第1の実施形態の作用:図1から図8]次
に、これまでに説明した図1から図4に加えて、図5か
ら図8も参照して上述した温度補償型発振器の作用につ
いて説明する。図1において、温度検出回路13は発振
回路47の温度を検出して、温度に依存した電圧を制御
電圧発生回路23へ出力する。そこでまず、その制御電
圧発生回路23による前述した第1の制御電圧Vo1の
発生動作原理を説明する。
[Operation of First Embodiment: FIGS. 1 to 8] Next, the temperature-compensated oscillator described above with reference to FIGS. 5 to 8 in addition to FIGS. 1 to 4 described above. The action of will be described. In FIG. 1, the temperature detection circuit 13 detects the temperature of the oscillation circuit 47 and outputs a voltage depending on the temperature to the control voltage generation circuit 23. Therefore, first, the principle of generation of the above-described first control voltage Vo1 by the control voltage generation circuit 23 will be described.

【0034】温度検出回路13において、図2に示した
PチャネルMOSトランジスタ105のゲートG3に
は、ドレインD3に電流を流すために、この温度検出回
路13の電源100による正電源線103と接地電源線
121との間の電源電圧を抵抗素子101と115によ
って分割した電圧が入力されている。そして、温度が低
温から高温に変化して行くと、PチャネルMOSトラン
ジスタ105のドレイン電流が増加し、抵抗素子119
とドレインD3との接続点120の電圧が直線的に上昇
する。この接続点120の電圧は抵抗素子107を介し
て演算増幅回路111の負入力端子に入力されているの
で、演算増幅回路111の動作は反転増幅となり、その
出力電圧は温度の上昇と共に直線的に下降して行く。
In the temperature detecting circuit 13, the gate G3 of the P-channel MOS transistor 105 shown in FIG. 2 has a positive power supply line 103 and a ground power supply 103 by the power supply 100 of the temperature detecting circuit 13 in order to supply a current to the drain D3. A voltage obtained by dividing the power supply voltage between the line 121 and the resistor elements 101 and 115 is input. Then, as the temperature changes from a low temperature to a high temperature, the drain current of the P-channel MOS transistor 105 increases and the resistance element 119
And the voltage at the connection point 120 between the drain D3 and the drain D3 increases linearly. Since the voltage at the connection point 120 is input to the negative input terminal of the operational amplifier circuit 111 via the resistance element 107, the operation of the operational amplifier circuit 111 becomes inverting amplification, and the output voltage thereof linearly increases as the temperature rises. Go down.

【0035】演算増幅回路111の正入力端子には、温
度検出回路13の電源電圧を抵抗素子124と123で
分割した電圧がオフセット電圧として入力されている。
なお、PチャネルMOSトランジスタ105のソースS
3と正電源線103との間に接続した抵抗素子106を
デジタル制御可変抵抗回路に置き換えて、完成体にして
からメモリ回路19に記憶されたデジタルデータによ
り、PチャネルMOSトランジスタ105のドレイン電
流の制御を行うようにすることも可能である。図1に示
したメモリ回路19は、外部からシリアル入出力線18
を介して、デジタルデータの記憶と読み出しを制御し、
パラレル出力線14a〜14cを介して制御用のデジタ
ルデータを、制御電圧発生回路23のデジタル制御可変
抵抗回路21、およびデジタル制御電圧分割回路31,
33へ出力する。
A voltage obtained by dividing the power supply voltage of the temperature detection circuit 13 by the resistance elements 124 and 123 is input to the positive input terminal of the operational amplifier circuit 111 as an offset voltage.
The source S of the P-channel MOS transistor 105
3 is replaced with a digitally controlled variable resistance circuit to replace the resistance element 106 connected between the positive power supply line 103 and the positive power supply line 103, and the drain current of the P-channel MOS transistor 105 is changed by the digital data stored in the memory circuit 19 after completion. It is also possible to perform control. The memory circuit 19 shown in FIG.
Control the storage and reading of digital data via
Digital data for control is sent via the parallel output lines 14a to 14c to the digital control variable resistance circuit 21 of the control voltage generation circuit 23, and the digital control voltage division circuit 31,
Output to 33.

【0036】上述のように、温度検出回路13の出力電
圧は温度の上昇と共に直線的に下降して行き、温度検出
回路13の出力電圧と制御電圧発生回路23の接地電源
線26の電圧(0V)との電圧差は小さくなって行く。
この電圧差はデジタル制御電圧分割回路33により所望
の値に分割されて、NチャネルMOSトランジスタ35
のゲートG2にゲート入力電圧として入力される。い
ま、温度が低温状態から上昇し、図5に示す温度T1に
達して、このゲート入力電圧が、NチャネルMOSトラ
ンジスタ35のしきい値電圧以下になると、そのソース
S2とドレインD2の間に流れていた電流が遮断され
る。その温度T1に達するまでの温度範囲が第1温度領
域TA1であり、この領域ではNチャネルMOSトラン
ジスタ35はON状態であるが、PチャネルMOSトラ
ンジスタ37はOFF状態にある。
As described above, the output voltage of the temperature detection circuit 13 linearly decreases with an increase in temperature, and the output voltage of the temperature detection circuit 13 and the voltage of the ground power supply line 26 of the control voltage generation circuit 23 (0 V The voltage difference between
This voltage difference is divided into a desired value by the digital control voltage dividing circuit 33, and the N-channel MOS transistor 35 is divided.
Is input as a gate input voltage to the gate G2. Now, when the temperature rises from the low temperature state to reach the temperature T1 shown in FIG. 5 and this gate input voltage becomes equal to or lower than the threshold voltage of the N-channel MOS transistor 35, the current flows between its source S2 and drain D2. The current that was being used is cut off. The temperature range until reaching the temperature T1 is the first temperature region TA1. In this region, the N-channel MOS transistor 35 is in the ON state, but the P-channel MOS transistor 37 is in the OFF state.

【0037】一方、温度の上昇と共に、温度検出回路1
3の出力電圧と制御電圧発生回路23の正電源線25の
電圧との電圧差は逆に直線的に大きくなって行く。この
電圧差はデジタル制御電圧分割回路31により所望の値
に分割されてPチャネルMOSトランジスタ37のゲー
トG1にゲート入力電圧として入力される。そして、図
5に示す温度T2に達して、このゲート入力電圧がPチ
ャネルMOSトランジスタ37のしきい値電圧を超える
と、そのソースS1とドレインD1の間に電流が流れ始
める。温度T2が温度T1より高く、且つこの温度T1
と温度T2の値が所望の値になるように、デジタル制御
電圧分割回路31,33の電圧分割比率をメモリ回路1
9に記憶されたデジタルデータにより設定する。
On the other hand, as the temperature rises, the temperature detection circuit 1
On the contrary, the voltage difference between the output voltage of No. 3 and the voltage of the positive power supply line 25 of the control voltage generating circuit 23 increases linearly. This voltage difference is divided into a desired value by the digital control voltage dividing circuit 31 and input to the gate G1 of the P-channel MOS transistor 37 as a gate input voltage. Then, when the temperature T2 shown in FIG. 5 is reached and the gate input voltage exceeds the threshold voltage of the P-channel MOS transistor 37, a current starts to flow between the source S1 and the drain D1 thereof. The temperature T2 is higher than the temperature T1 and this temperature T1
The voltage division ratios of the digital control voltage division circuits 31 and 33 are set so that the values of the temperature T2 and the temperature T2 become desired values.
It is set by the digital data stored in 9.

【0038】この温度T1はATカット水晶振動子の低
温部側の極大点(−10度〜0度)付近に、温度T2は
ATカット水晶振動子の高温部側の極小点(60度〜7
0度)付近に定める。この温度T1から温度T2の間の
温度範囲が第2温度領域TA2であり、この領域では、
PチャネルMOSトランジスタ37とNチャネルMOS
トランジスタ35は共にOFF状態となる。ATカット
水晶振動子において、上記の極大点と極小点の間の温度
領域では、その周波数がほぼ直線的に変化するので、こ
の第2温度領域TA2では、前述した第2制御電圧Vo
2の変化だけで、発振回路47の発振周波数に対する温
度補償を行う。
The temperature T1 is near the maximum point (-10 degrees to 0 degrees) on the low temperature side of the AT-cut crystal unit, and the temperature T2 is the minimum point (60 degrees to 7 degrees) on the high-temperature side of the AT-cut crystal unit.
Set around 0 degree. The temperature range between the temperature T1 and the temperature T2 is the second temperature region TA2, and in this region,
P-channel MOS transistor 37 and N-channel MOS
Both transistors 35 are turned off. In the AT-cut crystal unit, the frequency changes substantially linearly in the temperature region between the maximum point and the minimum point described above, so in the second temperature region TA2, the above-mentioned second control voltage Vo
The temperature compensation for the oscillation frequency of the oscillation circuit 47 is performed only by the change of 2.

【0039】第1の抵抗素子39および第2の抵抗素子
43の抵抗値は、いずれも100キロオーム(KΩ)以
上に設定するのがよい。この抵抗値が100KΩより小
さいと、制御電圧発生回路23の消費電流が増大するだ
けでなく、PチャネルMOSトランジスタ37とNチャ
ネルMOSトランジスタ35のON状態での等価抵抗に
対する影響が無視できなくなり、第1制御電圧Vo1の
最高温部と最低温部の部分で電圧の飽和が発生して、ド
レイン接続点44に発生する電圧曲線が歪んで、ATカ
ット水晶振動子の温度特性を十分に補償できる所望の電
圧曲線が得られなくなる。
The resistance values of the first resistance element 39 and the second resistance element 43 are both preferably set to 100 kilohms (KΩ) or more. If this resistance value is smaller than 100 KΩ, not only the current consumption of the control voltage generation circuit 23 increases, but also the effect on the equivalent resistance in the ON state of the P-channel MOS transistor 37 and the N-channel MOS transistor 35 cannot be neglected. 1 Voltage saturation occurs in the highest temperature part and the lowest temperature part of the control voltage Vo1, the voltage curve generated at the drain connection point 44 is distorted, and it is desirable that the temperature characteristics of the AT-cut crystal unit can be sufficiently compensated. The voltage curve of can not be obtained.

【0040】図5における温度がT1に達するまでの間
(第1温度領域TA1)は、PチャネルMOSトランジ
スタ37のソースS1とドレインD1の間に流れる電流
は遮断されているので、第2の抵抗素子43を流れる電
流は、NチャネルMOSトランジスタ35のソースS2
とドレインD2の間に流れる電流に比べて非常に小さ
い。そのため、制御電圧発生回路23の正電源線25か
ら第1の抵抗素子39に流れこむ電流は、NチャネルM
OSトランジスタ35のソースS2とドレインD2の間
に流れる電流にほぼ等しくなる。PチャネルMOSトラ
ンジスタ37のドレインD1とNチャネルMOSトラン
ジスタ35のドレインD2の接続点44に発生する第1
の制御電圧Vo1は、制御電圧発生回路23の正電源線
25の電圧から第1の抵抗素子39の両端に発生する電
圧を差し引いた電圧となるから、温度に対する第1の制
御電圧Vo1の変化は、NチャネルMOSトランジスタ
35のゲート電圧とドレイン電流の関係による、いわゆ
る自乗則に則る上向きに凸な曲線となる。
Until the temperature in FIG. 5 reaches T1 (first temperature region TA1), the current flowing between the source S1 and the drain D1 of the P-channel MOS transistor 37 is cut off, so that the second resistance is reached. The current flowing through the element 43 is the source S2 of the N-channel MOS transistor 35.
It is much smaller than the current flowing between the drain and the drain D2. Therefore, the current flowing from the positive power supply line 25 of the control voltage generation circuit 23 to the first resistance element 39 is the N channel M
It is almost equal to the current flowing between the source S2 and the drain D2 of the OS transistor 35. First generated at connection point 44 between drain D1 of P-channel MOS transistor 37 and drain D2 of N-channel MOS transistor 35
Control voltage Vo1 is a voltage obtained by subtracting the voltage generated across both ends of the first resistance element 39 from the voltage of the positive power supply line 25 of the control voltage generation circuit 23. Therefore, the change of the first control voltage Vo1 with respect to temperature does not change. , A curve that is upwardly convex according to the so-called square law depending on the relationship between the gate voltage and the drain current of the N-channel MOS transistor 35.

【0041】図5における温度がT1からT2の間は第
2温度領域TA2であり、NチャネルMOSトランジス
タ35とPチャネルMOSトランジスタ37は遮断状態
にあり、いずれもソースとドレイン間に電流は流れない
ので、接続点44に発生する第1の制御電圧Vo1は、
第1の抵抗素子39と第2の抵抗素子43の抵抗比で、
電源11による電源電圧を分割した値になる。例えば、
第1の抵抗素子39と第2の抵抗素子43の抵抗値を等
しくしておけば、第1の制御電圧Vo1の値は、電源電
圧の半分の値となる。さらに温度が上昇して図5におけ
るT2を越えると、第3温度領域TA3となり、Nチャ
ネルMOSトランジスタ35は遮断状態のままで、Pチ
ャネルMOSトランジスタ37がON状態になる。その
ため、第1の抵抗素子39を流れる電流は、Pチャネル
MOSトランジスタ37のソースS1とドレインD1の
間に流れる電流に比べて非常に小さくなり、第2の抵抗
素子43を介して接地電源線26に流れこむ電流は、P
チャネルMOSトランジスタ37のソースS1とドレイ
ンD1の間に流れる電流にほぼ等しくなる。
The temperature in FIG. 5 between T1 and T2 is the second temperature region TA2, the N-channel MOS transistor 35 and the P-channel MOS transistor 37 are in the cutoff state, and no current flows between the source and the drain. Therefore, the first control voltage Vo1 generated at the connection point 44 is
With the resistance ratio of the first resistance element 39 and the second resistance element 43,
It is a value obtained by dividing the power supply voltage by the power supply 11. For example,
If the resistance values of the first resistance element 39 and the second resistance element 43 are made equal, the value of the first control voltage Vo1 becomes half the value of the power supply voltage. When the temperature further rises and exceeds T2 in FIG. 5, the temperature becomes the third temperature region TA3, the N-channel MOS transistor 35 remains in the cutoff state, and the P-channel MOS transistor 37 is turned on. Therefore, the current flowing through the first resistance element 39 becomes much smaller than the current flowing between the source S1 and the drain D1 of the P-channel MOS transistor 37, and the ground power supply line 26 passes through the second resistance element 43. The current flowing into the
It is almost equal to the current flowing between the source S1 and the drain D1 of the channel MOS transistor 37.

【0042】そのため、ドレイン接続点44に発生する
第1の制御電圧Vo1は、第2の抵抗素子43の両端に
発生する電圧となるから、温度に対する第1の制御電圧
Vo1の変化は、PチャネルMOSトランジスタのゲー
ト電圧とドレイン電流の関係による、いわゆる自乗則に
則る下向きに凸な曲線となる。したがって、温度変化に
対するドレイン接続点44に発生する第1の制御電圧V
o1の変化の様子は、図5の線図に示す曲線60のよう
になる。この図において、温度を横軸に制御電圧を縦軸
にとっている。
Therefore, the first control voltage Vo1 generated at the drain connection point 44 becomes a voltage generated across both ends of the second resistance element 43. Therefore, the change of the first control voltage Vo1 with respect to the temperature changes in the P channel. The curve is a downwardly convex curve according to the so-called square law, which depends on the relationship between the gate voltage and the drain current of the MOS transistor. Therefore, the first control voltage V generated at the drain connection point 44 with respect to the temperature change
The change of o1 becomes like a curve 60 shown in the diagram of FIG. In this figure, temperature is plotted on the horizontal axis and control voltage on the vertical axis.

【0043】この曲線60の温度T1未満の範囲(第1
温度領域TA1)は曲線部分67に、温度T1から温度
T2の範囲(第2温度領域TA2)は曲線部分65に、
温度T2を越える範囲(第3温度領域TA3)は曲線部
分61にそれぞれ対応して3次項電圧となる。なお、直
線63は後述する第2の制御電圧Vo2である1次項電
圧を示している。第1の制御電圧Vo1の変化は曲線6
0に示されるように、原理的には、MOSトランジスタ
の自乗則で発生させるものであるが、温度に対して連続
的な3次曲線近似の曲線となり、低温部と高温部とに分
けて発生させる必要はない。
The range of the curve 60 below the temperature T1 (first
The temperature region TA1) is in the curved portion 67, the range from the temperature T1 to the temperature T2 (the second temperature region TA2) is in the curved portion 65,
The range exceeding the temperature T2 (third temperature region TA3) corresponds to the curved portion 61 and becomes the third-order voltage. The straight line 63 indicates a first-order term voltage that is a second control voltage Vo2 described later. The change in the first control voltage Vo1 is represented by the curve 6
As shown in 0, in principle, it is generated by the square law of the MOS transistor, but it becomes a curve of a cubic curve continuous with respect to temperature, and it is generated separately in the low temperature part and the high temperature part. You don't have to.

【0044】そこで、温度T1と温度T2の値を適正に
選べば、実際の3次曲線に対する誤差は10mV以下と
なり、ATカット水晶の3次温度特性を十分に補償する
ことが可能である。なお、図1に示した第1のゲート電
圧発生回路であるデジタル制御電圧分圧回路31は、P
チャネルMOSトランジスタ37のゲートG1に出力す
る第1のゲート電圧を、少なくとも第3温度領域TA3
においては温度の変化に対して直線的に変化させる。ま
た、第2のゲート電圧発生回路であるデジタル制御電圧
分圧回路33は、NチャネルMOSトランジスタ35の
ゲートG2に出力する第2のゲート電圧を、少なくとも
第1温度領域TA1においては温度の変化に対して直線
的に変化させる。
Therefore, if the values of the temperature T1 and the temperature T2 are properly selected, the error with respect to the actual cubic curve becomes 10 mV or less, and it is possible to sufficiently compensate the tertiary temperature characteristic of the AT-cut crystal. The digital control voltage dividing circuit 31 which is the first gate voltage generating circuit shown in FIG.
The first gate voltage output to the gate G1 of the channel MOS transistor 37 is set to at least the third temperature region TA3.
In, the temperature is changed linearly with the change in temperature. In addition, the digital control voltage divider circuit 33, which is the second gate voltage generation circuit, changes the second gate voltage output to the gate G2 of the N-channel MOS transistor 35 into a temperature change at least in the first temperature region TA1. Change linearly with respect to.

【0045】さらに、図1における第3の抵抗素子22
は、温度検出回路13の図2に示したPチャネルMOS
トランジスタ105のソースS3に接続された、抵抗素
子106について説明した作用と同様な作用をなし、P
チャネルMOSトランジスタ37のドレイン電流を制限
する負帰還的な効果をもたらす。そのため、第3の抵抗
素子22の抵抗値を調節することにより、PチャネルM
OSトランジスタ37のドレイン電流により発生する第
1の抵抗素子39の両端の電圧の温度に対する変化率を
制御することができる。それにより、MOSトランジス
タ37,35の特性にバラツキがあっても、ATカット
水晶の3次温度特性に対する補償近似誤差をより少なく
するように調整することができる。
Further, the third resistance element 22 in FIG.
Is the P-channel MOS of the temperature detection circuit 13 shown in FIG.
The same operation as that described for the resistance element 106 connected to the source S3 of the transistor 105 is performed, and P
The negative feedback effect of limiting the drain current of the channel MOS transistor 37 is brought about. Therefore, by adjusting the resistance value of the third resistance element 22, the P-channel M
It is possible to control the rate of change of the voltage across the first resistance element 39 generated by the drain current of the OS transistor 37 with respect to temperature. Thereby, even if the characteristics of the MOS transistors 37 and 35 are varied, it is possible to adjust so that the compensation approximation error with respect to the third-order temperature characteristic of the AT-cut crystal is further reduced.

【0046】第4の抵抗素子20も、NチャネルMOS
トランジスタ35のドレイン電流に対して、上述した第
3の抵抗素子22と同様な作用をなす。さらに、これら
の第3の抵抗素子22および第4の抵抗素子20をデジ
タル制御可変抵抗回路に置き換えて、完成体にしてから
メモリ回路19に記憶されたデジタルデータにより、上
述した調整を行うことも可能である。この場合には、温
度補償をする最高温度で、発振回路47の発振周波数が
所望の値となるように第3の抵抗素子22の抵抗値を調
整し、温度補償をする最低温度で、発振回路47の発振
周波数が所望の値となるように第4の抵抗素子20の抵
抗値を調整する。抵抗素子20,22を用いなくとも温
度補償は可能であるが、第1制御電圧Vo1の曲線形状
を前述の温度T1とT2だけで決めることになり、個々
の水晶振動子の温度特性のばらつきを十分に吸収するこ
とは困難となる。この実施形態では、温度検出回路13
を1つだけ用いて、その出力電圧をデジタル制御電圧分
割回路31,33に入力する例を説明したが、デジタル
制御電圧分割回路31と33に別々の温度検出回路の出
力電圧を入力するようにしても同様な効果が得られる。
The fourth resistance element 20 is also an N-channel MOS.
With respect to the drain current of the transistor 35, the same operation as that of the above-described third resistance element 22 is performed. Further, the third resistance element 22 and the fourth resistance element 20 may be replaced with a digitally controlled variable resistance circuit to make a completed product, and then the above-described adjustment may be performed by digital data stored in the memory circuit 19. It is possible. In this case, the resistance value of the third resistance element 22 is adjusted so that the oscillation frequency of the oscillation circuit 47 has a desired value at the maximum temperature for temperature compensation, and the oscillation circuit has the minimum temperature for temperature compensation. The resistance value of the fourth resistance element 20 is adjusted so that the oscillation frequency of 47 has a desired value. Although temperature compensation can be performed without using the resistance elements 20 and 22, the curve shape of the first control voltage Vo1 is determined only by the temperatures T1 and T2 described above, and the variation in the temperature characteristics of the individual crystal oscillators is reduced. It will be difficult to absorb enough. In this embodiment, the temperature detection circuit 13
Although the example in which the output voltage is input to the digital control voltage division circuits 31 and 33 by using only one is described, the output voltage of the separate temperature detection circuit is input to the digital control voltage division circuits 31 and 33. However, the same effect can be obtained.

【0047】次に、制御電圧発生回路23による第2の
制御電圧Vo2の発生動作原理を説明する。温度が低温
から高温に変化して行くと、温度検出回路13の出力電
圧は前述の説明のように直線的に下降して行く。その温
度検出回路13の出力電圧は、抵抗素子27を介して演
算増幅回路29の負入力端子に入力されるので、演算増
幅回路29の動作は反転増幅となり、その出力電圧は温
度の上昇と共に直線的に増加して行く。したがって、演
算増幅回路29の出力端子28に発生する第2の制御電
圧Vo2は温度と共に直線的に上昇して行く。
Next, the operation principle of the second control voltage Vo2 generated by the control voltage generation circuit 23 will be described. As the temperature changes from the low temperature to the high temperature, the output voltage of the temperature detection circuit 13 linearly decreases as described above. Since the output voltage of the temperature detection circuit 13 is input to the negative input terminal of the operational amplifier circuit 29 via the resistance element 27, the operation of the operational amplifier circuit 29 becomes inverting amplification, and its output voltage is linear with the rise of temperature. Increase. Therefore, the second control voltage Vo2 generated at the output terminal 28 of the operational amplifier circuit 29 increases linearly with the temperature.

【0048】このときの直線的変化の勾配は演算増幅回
路29の増幅率に依存するが、演算増幅回路29の増幅
率は、演算増幅回路29の負入力端子と出力端子と間に
挿入されているデジタル制御可変抵抗回路21の抵抗値
と、抵抗素子27の抵抗値の比で決まる。そのため、第
2の制御電圧Vo2の温度変化に対する勾配を変えるに
は、メモリ回路19に記憶しているデジタルデータによ
って、デジタル制御可変抵抗回路21の抵抗値を変化さ
せればよい。温度に対する演算増幅回路29の出力端子
28に発生する第2の制御電圧Vo2の変化の様子は、
温度を横軸に、制御電圧を縦軸にとった図5の線図にお
いて、直線63で示す1次項電圧となる。
The gradient of the linear change at this time depends on the amplification factor of the operational amplifier circuit 29. The amplification factor of the operational amplifier circuit 29 is inserted between the negative input terminal and the output terminal of the operational amplifier circuit 29. It is determined by the ratio between the resistance value of the digital control variable resistance circuit 21 and the resistance value of the resistance element 27. Therefore, in order to change the gradient of the second control voltage Vo2 with respect to the temperature change, the resistance value of the digital control variable resistance circuit 21 may be changed according to the digital data stored in the memory circuit 19. The change of the second control voltage Vo2 generated at the output terminal 28 of the operational amplifier circuit 29 with respect to the temperature is as follows.
In the diagram of FIG. 5 in which the temperature is plotted on the horizontal axis and the control voltage is plotted on the vertical axis, the primary term voltage is shown by a straight line 63.

【0049】次に、周波数調整回路45による上述した
第1の制御電圧Vo1と第2の制御電圧Vo2の加算作
用について説明する。第1の制御電圧Vo1は、周波数
調整回路45のMIS型可変容量コンデンサ41の一方
の電極であるゲート側電極に、高周波電流の流れ出しを
阻止するための抵抗素子52を介して入力されるととも
に、MIS型可変容量コンデンサ54のゲート側電極に
も同様に抵抗素子53を介して入力される。第2の制御
電圧Vo2は、MIS型可変容量コンデンサ41,54
のもう一方の電極である基板側電極に、高周波電流の流
れ出しを阻止するための抵抗素子59を介して入力され
る。
Next, the adding operation of the above-mentioned first control voltage Vo1 and second control voltage Vo2 by the frequency adjusting circuit 45 will be described. The first control voltage Vo1 is input to the gate side electrode, which is one electrode of the MIS type variable capacitance capacitor 41 of the frequency adjustment circuit 45, via the resistance element 52 for blocking the outflow of the high frequency current, and It is also input to the gate side electrode of the MIS variable capacitor 54 via the resistance element 53. The second control voltage Vo2 is the MIS type variable capacitance capacitors 41, 54.
Is input to the other electrode on the substrate side via a resistance element 59 for blocking the outflow of high frequency current.

【0050】容量素子57,58は、発振回路47のイ
ンバータ側の直流電圧を遮断するために挿入し、容量素
子55は直流分だけを遮断して、MIS型可変容量コン
デンサ41,54を高周波的に接地するためのものであ
る。このように、第1の制御電圧Vo1はMIS型可変
容量コンデンサ41,54のゲート側電極に入力し、第
2の制御電圧Vo2は基板側電極に入力しているので、
MIS型可変容量コンデンサ41,54に印加される電
圧は、第1の制御電圧Vo1から第2の制御電圧Vo2
を差し引いた電圧となる。したがって、第2の制御電圧
Vo2の勾配は、第1の制御電圧Vo1に対して逆向き
の効果を持つから、図5に示した正勾配を持つ第2の制
御電圧Vo2の直線63は、第1の制御電圧Vo1の曲
線60に対して負勾配として作用する。
Capacitance elements 57 and 58 are inserted in order to cut off the DC voltage on the inverter side of the oscillation circuit 47, and the capacitance element 55 cuts off only the DC component, so that the MIS variable capacitors 41 and 54 are cut off at high frequencies. It is for grounding. As described above, the first control voltage Vo1 is input to the gate side electrodes of the MIS variable capacitors 41 and 54, and the second control voltage Vo2 is input to the substrate side electrode.
The voltage applied to the MIS variable capacitors 41 and 54 is from the first control voltage Vo1 to the second control voltage Vo2.
Is the voltage after subtracting. Therefore, since the gradient of the second control voltage Vo2 has the opposite effect to the first control voltage Vo1, the straight line 63 of the second control voltage Vo2 having the positive gradient shown in FIG. It acts as a negative slope for the curve 60 of the control voltage Vo1 of 1.

【0051】温度に対するMIS型可変容量コンデンサ
41,54の両極に印加される電圧の差(第1の制御電
圧Vo1−第2の制御電圧Vo2)の変化の模様は、図
6に温度を横軸にとり、制御電圧の差を縦軸にとって示
す線図に示す曲線71のようになる。その形状からもわ
かるように、この曲線71は、3次曲線に負の勾配を持
った1次直線を加えた曲線に近似する曲線となってい
る。このように特別な加算回路を必要とせずに、温度に
対して3次曲線を近似する第1の制御電圧Vo1と、温
度に対して直線勾配を持つ第2制御電圧Vo2を容易に
加算することができる。
The change in the voltage difference (first control voltage Vo1−second control voltage Vo2) applied to both electrodes of the MIS variable capacitors 41 and 54 with respect to temperature is shown in FIG. Therefore, a curve 71 is shown in the diagram, in which the control voltage difference is plotted on the vertical axis. As can be seen from the shape, the curve 71 is a curve that approximates a curve obtained by adding a linear primary line having a negative gradient to a cubic curve. As described above, it is possible to easily add the first control voltage Vo1 that approximates a cubic curve to temperature and the second control voltage Vo2 that has a linear slope with respect to temperature without requiring a special addition circuit. You can

【0052】次に、オフセット電圧調整の動作原理を説
明する。図1における外部制御電圧入力回路17の図3
に示した演算増幅回路147の出力は、制御電圧発生回
路23の演算増幅回路29の正入力端子にオフセット電
圧として入力している。その演算増幅回路29の出力電
圧はオフセット入力電圧に応答して変化するから、演算
増幅回路147の出力電圧に応答して演算増幅回路29
の出力電圧が変化する。演算増幅回路29の出力電圧は
第2の制御電圧Vo2なので、結果として演算増幅回路
147の出力電圧に応答して第2の制御電圧Vo2が変
化することになる。
Next, the operating principle of the offset voltage adjustment will be described. FIG. 3 of the external control voltage input circuit 17 in FIG.
The output of the operational amplifier circuit 147 shown in (4) is input as an offset voltage to the positive input terminal of the operational amplifier circuit 29 of the control voltage generation circuit 23. Since the output voltage of the operational amplifier circuit 29 changes in response to the offset input voltage, the operational amplifier circuit 29 responds to the output voltage of the operational amplifier circuit 147.
Output voltage changes. Since the output voltage of the operational amplifier circuit 29 is the second control voltage Vo2, as a result, the second control voltage Vo2 changes in response to the output voltage of the operational amplifier circuit 147.

【0053】その、演算増幅回路147の出力電圧は、
その負入力端子の入力電圧と正入力端子の入力電圧(オ
フセット電圧)の双方に応答して変化する。すなわち、
この演算増幅回路147の出力電圧は、演算増幅回路1
37の出力電圧と、デジタル制御電圧分割回路139の
分割電圧出力の双方に応答して変化する。演算増幅回路
137の出力電圧も、その負入力端子の入力電圧と正入
力端子の入力電圧(オフセット入力電圧)の双方に応答
して変化する。しかし、オフセット入力電圧は、抵抗素
子133と135によって電源130による電源電圧を
分割した一定の電圧であるから、演算増幅回路137の
出力電圧は、入力端子12からの外部入力電圧だけに依
存して変化する。この演算増幅回路137のオフセット
入力電圧は、外部入力電圧により変化する演算増幅回路
137の出力電圧にオフセットを付加する作用をする。
The output voltage of the operational amplifier circuit 147 is
It changes in response to both the input voltage of the negative input terminal and the input voltage (offset voltage) of the positive input terminal. That is,
The output voltage of this operational amplifier circuit 147 is the operational amplifier circuit 1
It changes in response to both the output voltage of 37 and the divided voltage output of the digital control voltage dividing circuit 139. The output voltage of the operational amplifier circuit 137 also changes in response to both the input voltage of its negative input terminal and the input voltage of its positive input terminal (offset input voltage). However, since the offset input voltage is a constant voltage obtained by dividing the power supply voltage of the power supply 130 by the resistance elements 133 and 135, the output voltage of the operational amplifier circuit 137 depends only on the external input voltage from the input terminal 12. Change. The offset input voltage of the operational amplifier circuit 137 has a function of adding an offset to the output voltage of the operational amplifier circuit 137 which changes depending on the external input voltage.

【0054】結論として、第2の制御電圧Vo2は入力
端子12からの外部入力電圧、およびデジタル制御電圧
分割回路139の分割電圧出力の双方によって変化す
る。そこで、デジタル制御電圧分割回路139の分割電
圧出力を、メモリ回路19に記憶されたデジタルデータ
により制御することによって第2の制御電圧Vo2を変
化させて、製造時に温度補償型発振器の標準発振周波数
を調整することができる。
In conclusion, the second control voltage Vo2 is changed by both the external input voltage from the input terminal 12 and the divided voltage output of the digital control voltage dividing circuit 139. Therefore, the divided voltage output of the digital control voltage division circuit 139 is controlled by the digital data stored in the memory circuit 19 to change the second control voltage Vo2 so that the standard oscillation frequency of the temperature-compensated oscillator is changed during manufacturing. Can be adjusted.

【0055】顧客は温度補償型発振器を使用する時に、
AFC入力電圧と呼ばれる外部入力電圧を入力端子12
へ入力して、温度補償型発振器の発振周波数を所望の値
に調整する。この時、メモリ回路19に記憶されたデジ
タルデータにより、デジタル制御可変抵抗回路141の
抵抗値を制御して、演算増幅回路137の増幅率を変化
させることにより、外部入力電圧の変化範囲の圧縮の割
合を設定することができる。図3に示す外部制御電圧入
力回路17の入力端子12へ入力される外部入力電圧
は、演算増幅回路137,147の2つの演算増幅回路
で2回反転増幅されて、外部入力電圧と演算増幅回路1
47の出力電圧と第2の制御電圧Vo2は同じ方向に変
化する。外部入力電圧と第2の制御電圧Vo2の変化方
向を逆にする場合は、外部制御電圧入力回路17を構成
する演算増幅回路を奇数個にすればよい。演算増幅回路
の個数を偶数個にするか、奇数個にするかは、外部入力
電圧の変化方向と発振周波数の変化方向の正逆を調整を
するときに選択する。
When the customer uses the temperature compensated oscillator,
An external input voltage called AFC input voltage is input terminal 12
To adjust the oscillation frequency of the temperature-compensated oscillator to a desired value. At this time, the resistance value of the digitally controlled variable resistance circuit 141 is controlled by the digital data stored in the memory circuit 19 to change the amplification factor of the operational amplifier circuit 137, thereby compressing the change range of the external input voltage. You can set the percentage. The external input voltage input to the input terminal 12 of the external control voltage input circuit 17 shown in FIG. 3 is inverted and amplified twice by the two operational amplifier circuits 137 and 147 to obtain the external input voltage and the operational amplifier circuit. 1
The output voltage of 47 and the second control voltage Vo2 change in the same direction. When the directions of change of the external input voltage and the second control voltage Vo2 are reversed, the number of operational amplifier circuits constituting the external control voltage input circuit 17 may be odd. Whether the number of operational amplifier circuits is an even number or an odd number is selected when adjusting the forward and reverse directions of the external input voltage change direction and the oscillation frequency change direction.

【0056】次に、周波数調整回路45の動作原理を説
明する。周波数調整回路45を構成する、MIS型可変
容量コンデンサ41,54は、発振回路47を構成する
水晶振動子の負荷容量として作用するので、MIS型可
変容量コンデンサ41,54の容量値が変化すると発振
周波数が変化する。MIS型可変容量コンデンサ41,
54は、その両極に印加された制御電圧の差により容量
値が変化するので、結果として、MIS型可変容量コン
デンサ41,54の両極に印加された電圧の差によっ
て、発振回路47の発振周波数を制御することができ
る。
Next, the operating principle of the frequency adjusting circuit 45 will be described. Since the MIS type variable capacitance capacitors 41 and 54 that form the frequency adjusting circuit 45 act as the load capacitance of the crystal resonator that forms the oscillation circuit 47, oscillation occurs when the capacitance value of the MIS type variable capacitance capacitors 41 and 54 changes. The frequency changes. MIS type variable capacitor 41,
Since the capacitance value of 54 changes depending on the difference between the control voltages applied to its both electrodes, as a result, the oscillation frequency of the oscillation circuit 47 is changed by the difference between the voltages applied to both electrodes of the MIS type variable capacitance capacitors 41 and 54. Can be controlled.

【0057】MIS型可変容量コンデンサ41,54の
両極に印加される電圧の差と発振周波数の変化の様子
は、電圧の差を横軸に、周波数変化率を縦軸にとった図
7の線図に曲線73で示すようになる。この図からわか
るように、MIS型可変容量コンデンサ41,54の両
極に印加される電圧の差の正方向への増大に対して、発
振周波数は減少し、発振周波数の変化率の符号が正から
負に向かう。なお、この実施形態では、MIS型可変容
量コンデンサ41,54がN型シリコン基板上に設けら
れた場合を例にとっているので、前述のような変化方向
になるが、MIS型可変容量コンデンサ41,54がP
型シリコン基板上に設けられた場合は逆方向の変化とな
る。すなわち、MIS型可変容量コンデンサ41,54
の両極に印加される電圧の差の正方向への増大に対し
て、発振周波数は増加し、発振周波数の変化率の符号が
負から正に向かう。
The state of the difference between the voltages applied to both electrodes of the MIS type variable capacitors 41 and 54 and the change in the oscillation frequency is shown by the line in FIG. 7 with the horizontal axis representing the voltage difference and the vertical axis representing the frequency change rate. It becomes as shown by the curve 73 in the figure. As can be seen from this figure, as the difference in voltage applied to both electrodes of the MIS variable capacitors 41 and 54 increases in the positive direction, the oscillation frequency decreases and the rate of change of the oscillation frequency changes from positive to negative. Go negative. In this embodiment, the case where the MIS variable capacitors 41 and 54 are provided on the N type silicon substrate is taken as an example. Therefore, although the change direction is as described above, the MIS variable capacitors 41 and 54 are changed. Is P
When it is provided on the mold silicon substrate, the change is in the opposite direction. That is, the MIS variable capacitors 41, 54
The oscillation frequency increases and the sign of the rate of change of the oscillation frequency changes from negative to positive as the difference between the voltages applied to the two poles increases in the positive direction.

【0058】図3における入力端子12に入力される外
部入力電圧と演算増幅回路147の出力電圧と第2の制
御電圧Vo2の関係の説明で述べたように、外部入力電
圧と演算増幅回路147の出力電圧と第2の制御電圧V
o2は同じ方向に変化する。そして、その電圧上昇は、
MIS型可変容量コンデンサ41,54に対しては、そ
の両極に印加される電圧の差を下げる方向に作用するの
で、外部入力電圧と温度補償型発振器の発振周波数は比
例的に変化する。図7に示した曲線73の中間部はほぼ
直線になっているので、この範囲の電圧の差で周波数調
整を行えば、MIS型可変容量コンデンサ41,54の
両極に印加される電圧の差と発振周波数の変化率はほぼ
直線関係になる。
As described in the description of the relationship between the external input voltage input to the input terminal 12, the output voltage of the operational amplifier circuit 147 and the second control voltage Vo2 in FIG. Output voltage and second control voltage V
o2 changes in the same direction. And the voltage rise is
Since the MIS variable capacitors 41 and 54 act to reduce the difference between the voltages applied to the both electrodes, the external input voltage and the oscillation frequency of the temperature compensation oscillator change proportionally. Since the middle portion of the curve 73 shown in FIG. 7 is almost a straight line, if the frequency is adjusted by the voltage difference in this range, the difference between the voltage applied to the both electrodes of the MIS type variable capacitors 41 and 54 will be obtained. The rate of change of the oscillation frequency has a substantially linear relationship.

【0059】したがって、温度に対して図6の曲線71
で示したような電圧の差を印加すれば、その温度に対す
る周波数変化率の様子は、図8に温度を横軸に周波数変
化率を縦軸にとって示す線図の曲線75のようになる。
この曲線の形状は、温度軸に対してATカット水晶振動
子の温度に対する周波数変化率特性の逆になっているの
で、ATカット水晶振動子の温度特性を補償することが
できる。
Therefore, the curve 71 of FIG.
When the voltage difference as shown in (4) is applied, the state of the frequency change rate with respect to the temperature becomes like a curve 75 in the diagram in which the horizontal axis represents temperature and the vertical axis represents frequency change rate in FIG.
Since the shape of this curve is the inverse of the frequency change rate characteristic of the AT-cut crystal unit with respect to the temperature with respect to the temperature axis, the temperature characteristic of the AT-cut crystal unit can be compensated.

【0060】[第1の実施形態の変更例:図9から図1
4]ここで、上述した第1の実施形態の一部を変更する
実施形態について説明する。第1の実施形態では、温度
検出回路13はPチャネルMOSトランジスタを用い
て、温度と出力電圧の関係が反比例関係にあるものを用
いたが、NチャネルMOSトランジスタを用いても同様
な効果が得られる。例えば、図9にその回路例を示す。
この温度検出回路13′は、PチャネルMOSトランジ
スタ105に代えてNチャネルMOSトランジスタ12
5を用いる他は、図2に示した温度検出回路13と同じ
回路構成であり、図2と対応する素子に同一の符号を付
してある。
[Modification of First Embodiment: FIGS. 9 to 1]
4] Here, an embodiment in which a part of the above-described first embodiment is modified will be described. In the first embodiment, the temperature detection circuit 13 uses the P-channel MOS transistor, and the one in which the relationship between the temperature and the output voltage is inversely proportional is used, but the same effect can be obtained by using the N-channel MOS transistor. To be For example, FIG. 9 shows an example of the circuit.
This temperature detecting circuit 13 'has an N channel MOS transistor 12 in place of the P channel MOS transistor 105.
5 has the same circuit configuration as that of the temperature detection circuit 13 shown in FIG. 2, and elements corresponding to those in FIG. 2 are designated by the same reference numerals.

【0061】この温度検出回路13′において、Nチャ
ネルMOSトランジスタ125のゲートG4は、電源1
00の正電源線103と接地電源線121の間に直列に
接続された抵抗素子115と101の接続点に接続され
ている。ソースS4は抵抗素子106を介して接地電源
線121に、ドレインD4は抵抗素子119を介して正
電源線103にそれぞれ接続し、抵抗素子119とNチ
ャネルMOSトランジスタ125のドレインD4との接
続点120の出力電圧が、抵抗素子107を介して演算
増幅回路111の負入力端子に入力される。その他の構
成及び作用は図2に示した温度検出回路13と同様であ
るので、その説明を省略する。そして、演算増幅回路1
11の出力電圧がこの温度検出回路13′の出力であ
り、温度とその出力電圧の関係が比例関係になる。
In the temperature detecting circuit 13 ', the gate G4 of the N-channel MOS transistor 125 is connected to the power source 1
00 is connected in series between the positive power supply line 103 and the ground power supply line 121, and is connected to the connection point of the resistance elements 115 and 101. The source S4 is connected to the ground power supply line 121 via the resistance element 106, the drain D4 is connected to the positive power supply line 103 via the resistance element 119, and a connection point 120 between the resistance element 119 and the drain D4 of the N-channel MOS transistor 125 is formed. Is output to the negative input terminal of the operational amplifier circuit 111 via the resistance element 107. Other configurations and operations are the same as those of the temperature detection circuit 13 shown in FIG. 2, and therefore description thereof will be omitted. Then, the operational amplifier circuit 1
The output voltage of 11 is the output of the temperature detection circuit 13 ', and the relationship between the temperature and the output voltage is in a proportional relationship.

【0062】また、図1における温度検出回路13と演
算増幅回路29によって第2の制御電圧Vo2を発生さ
せる代わりに、図10に示すように、温度勾配の異なる
2個の温度センサ155,158を有する温度検出回路
160を用いることもできる。この温度検出回路160
は、2個の温度センサ155,158の出力電圧の差を
電圧分割回路159で任意の比率に分割して、2個の温
度センサ155,158の温度勾配の間の任意の温度勾
配を選べるようにする。この電圧分割回路159の出力
電圧を第2の制御信号Vo2として用いる。電圧分割回
路159の分割比率は、メモリ回路19からのデジタル
信号によって変更可能である。
Instead of generating the second control voltage Vo2 by the temperature detection circuit 13 and the operational amplifier circuit 29 shown in FIG. 1, two temperature sensors 155 and 158 having different temperature gradients are provided as shown in FIG. It is also possible to use the temperature detection circuit 160 provided. This temperature detection circuit 160
The voltage dividing circuit 159 divides the difference between the output voltages of the two temperature sensors 155 and 158 into an arbitrary ratio to select an arbitrary temperature gradient between the temperature gradients of the two temperature sensors 155 and 158. To The output voltage of the voltage division circuit 159 is used as the second control signal Vo2. The division ratio of the voltage division circuit 159 can be changed by a digital signal from the memory circuit 19.

【0063】さらに、図1における第1の抵抗素子39
と第2の抵抗素子43の代わりに、図11に示すよう
な、それぞれ抵抗値に対する温度係数が異なっている抵
抗素子213と抵抗素子215を用いても同様な効果が
得られる。すなわち、前述した第2温度領域(図5にお
ける温度領域TA2)では、第1の制御電圧Vo1は抵
抗素子213と抵抗素子215で制御電圧発生回路23
の電源電圧を分割した値であるから、抵抗素子213と
抵抗素子215の抵抗値の温度係数が異なっていれば、
第1の制御電圧Vo1は温度の変化に対して直線的に変
化する。この時、温度勾配を変化させるには、これらの
2つの抵抗素子のそれぞれの抵抗値の温度係数の組み合
わせが異なる抵抗素子の組を複数用意して、スイッチで
切り替えるようにすればよい。
Further, the first resistance element 39 in FIG.
In place of the second resistance element 43 and the resistance element 213 and the resistance element 215 having different temperature coefficients with respect to the resistance values as shown in FIG. 11, the same effect can be obtained. That is, in the above-mentioned second temperature region (temperature region TA2 in FIG. 5), the first control voltage Vo1 is generated by the resistance element 213 and the resistance element 215 in the control voltage generation circuit 23.
Is a value obtained by dividing the power supply voltage of, the resistance elements 213 and 215 have different temperature coefficients of resistance,
The first control voltage Vo1 changes linearly with changes in temperature. At this time, in order to change the temperature gradient, a plurality of sets of resistance elements having different combinations of temperature coefficients of resistance values of these two resistance elements may be prepared and switched by a switch.

【0064】図11に示す例では、それぞれ抵抗値の温
度係数の組み合わせが異なる3組の抵抗素子213,2
15と、219,221と、225,227のいずれか
を、切替手段である3個のスイッチ211,217,2
23のON/OFFによって選択的に切り替えて使用す
る。これらのスイッチ211,217,223のON/
OFF制御をメモリ回路からのデジタル信号で行うこと
も可能である。切替手段として、このスイッチ211,
217,223の代わりにスイッチングトランジスタを
用いる場合には、図12に示すように、正電源線25と
各抵抗素子213,219,225との間にスイッチン
グトランジスタ231,233,235を挿入し、接地
電源線26と各抵抗素子215,221,227との間
にスイッチングトランジスタ232,234,236を
挿入するとよい。これによって、スイッチングトランジ
スタのON抵抗を小さくすることができる。さらに、こ
の場合、各スイッチングトランジスタ231〜236の
制御電圧をレギュレータ回路から供給することにより、
スイッチングトランジスタのON抵抗が電源電圧変動に
よって変動するのを防止できる。
In the example shown in FIG. 11, three sets of resistance elements 213 and 2 having different combinations of temperature coefficients of resistance values are used.
Any one of 15, 219, 221, 225 and 227 is provided with three switches 211, 217 and 2 as switching means.
It is selectively used by turning ON / OFF 23. ON / OFF of these switches 211, 217, 223
It is also possible to perform the OFF control with a digital signal from the memory circuit. As a switching means, this switch 211,
When switching transistors are used instead of 217 and 223, as shown in FIG. 12, switching transistors 231, 233, and 235 are inserted between the positive power supply line 25 and the resistance elements 213, 219, and 225, and grounded. Switching transistors 232, 234, 236 may be inserted between the power supply line 26 and the resistance elements 215, 221, 227. As a result, the ON resistance of the switching transistor can be reduced. Further, in this case, by supplying the control voltage of each switching transistor 231-236 from the regulator circuit,
It is possible to prevent the ON resistance of the switching transistor from changing due to fluctuations in the power supply voltage.

【0065】また、図1に示した周波数調整回路45に
代えて、図13に示す周波数調整回路45′を用いても
よい。この図13において、図1の周波数調整回路45
と同じ部分には同一の符号を付している。図13に示す
周波数調整回路45′内には、MIS型可変容量コンデ
ンサ41,54と容量素子58,57の各直列回路にそ
れぞれ並列に、第2のMIS型可変容量コンデンサ15
1,153と容量素子152,154の各直列回路を設
けている。この場合、第1の制御電圧Vo1は、図1に
示した第1の実施形態の場合と同じく、信号線46と抵
抗素子52又は53を介しMIS型可変容量コンデンサ
41,54の各ゲート側電極へ印加するが、第2の制御
電圧Vo2は、信号線48および抵抗素子156又は1
57を介して第2のMIS型可変容量コンデンサ15
1,153の各ゲート側電極へ印加する。このようにし
ても、前述した第1実施例の場合と同様な結果が得られ
る。
A frequency adjusting circuit 45 'shown in FIG. 13 may be used instead of the frequency adjusting circuit 45 shown in FIG. In FIG. 13, the frequency adjusting circuit 45 of FIG.
The same parts as those in FIG. In the frequency adjusting circuit 45 'shown in FIG. 13, the second MIS variable capacitor 15 is provided in parallel with each series circuit of the MIS variable capacitors 41 and 54 and the capacitive elements 58 and 57.
1, 153 and capacitance elements 152, 154 are provided in each series circuit. In this case, as in the case of the first embodiment shown in FIG. 1, the first control voltage Vo1 passes through the signal line 46 and the resistance element 52 or 53 through the gate side electrodes of the MIS variable capacitors 41 and 54. The second control voltage Vo2 is applied to the signal line 48 and the resistance element 156 or 1
The second MIS type variable capacitance capacitor 15 via 57
It is applied to each gate side electrode of 1,153. Even in this case, the same result as in the case of the first embodiment described above can be obtained.

【0066】さらに、製造時の温度補償型発振器の標準
発振周波数の調整、およびAFC入力電圧と呼ばれる外
部入力電圧による温度補償型発振器の周波数の調整に関
しては、図14に示すような、一種の抵抗回路網によっ
ても、同様な効果が得られる。図14において、メモリ
回路19からのデジタル信号で制御されるデジタル制御
電圧分割回路251は、入力端子12からの外部入力電
圧を分割して、メモリ回路19からのデジタル信号で制
御されるデジタル制御電圧分割回路253の一方の端子
に加える。また、メモリ回路19からのデジタル信号で
制御されるデジタル制御電圧分割回路255は、定電圧
源250の出力電圧を分割してデジタル制御電圧分割回
路253の他方の端子に加える。そして、デジタル制御
電圧分割回路253の出力線256に出力される分割電
圧を第2の制御電圧Vo2として用いるが、この電圧は
入力端子12からの外部入力電圧およびデジタル制御電
圧分割回路255からの分割電圧の双方によって変化す
る。また、この分割電圧の出力は、デジタル制御電圧分
割回路253の分割比により、入力端子12からの外部
入力電圧およびデジタル制御電圧分割回路255からの
分割電圧に対する依存性が変化する。
Further, regarding the adjustment of the standard oscillation frequency of the temperature-compensated oscillator at the time of manufacture and the adjustment of the frequency of the temperature-compensated oscillator by the external input voltage called AFC input voltage, a kind of resistor as shown in FIG. A similar effect can be obtained by the circuit network. In FIG. 14, a digital control voltage division circuit 251 controlled by a digital signal from the memory circuit 19 divides an external input voltage from the input terminal 12 and is controlled by a digital signal from the memory circuit 19. It is added to one terminal of the division circuit 253. Further, the digital control voltage division circuit 255 controlled by the digital signal from the memory circuit 19 divides the output voltage of the constant voltage source 250 and applies it to the other terminal of the digital control voltage division circuit 253. The divided voltage output to the output line 256 of the digital control voltage division circuit 253 is used as the second control voltage Vo2. This voltage is divided by the external input voltage from the input terminal 12 and the digital control voltage division circuit 255. Varies with both voltage. Further, the output of this divided voltage has a dependency on the external input voltage from the input terminal 12 and the divided voltage from the digital control voltage dividing circuit 255 depending on the division ratio of the digital control voltage dividing circuit 253.

【0067】[第2の実施形態:図15および図16]
次に、この発明による温度補償型発振器の第2の実施形
態について、図15および図16等を参照して説明す
る。図15はその温度補償型発振器の構成を示すブロッ
ク回路図であり、図1に示した第1の実施形態と対応す
る要素には同一の符号を付し、それらの説明は省略する
か簡単にする。この図15に示す温度補償型発振器の構
成要素は、新たに温度検出回路201を加えている点
と、図1における演算増幅回路29、抵抗素子27、お
よびデジタル制御可変抵抗回路21に代えて、デジタル
制御電圧分割回路205,207を設けた点を除いて、
殆ど図1の構成要素と同じである。
[Second Embodiment: FIGS. 15 and 16]
Next, a second embodiment of the temperature-compensated oscillator according to the present invention will be described with reference to FIGS. FIG. 15 is a block circuit diagram showing the configuration of the temperature-compensated oscillator. Elements corresponding to those of the first embodiment shown in FIG. 1 are designated by the same reference numerals, and their description will be omitted or simply described. To do. The components of the temperature-compensated oscillator shown in FIG. 15 are that a temperature detection circuit 201 is newly added, and instead of the operational amplifier circuit 29, the resistance element 27, and the digital control variable resistance circuit 21 in FIG. Except that the digital control voltage dividing circuits 205 and 207 are provided,
It is almost the same as the component of FIG.

【0068】制御電圧発生回路23′は、図1における
PチャネルMOSトランジスタ37をNチャネルMOS
トランジスタ38に置き換えている点と、デジタル制御
電圧分割回路33の両端が、新たに設けた温度検出回路
201の出力電圧線203と制御電圧発生回路23′の
接地電源線26にそれぞれ接続している点と、上述した
ように演算増幅回路29等の代わりに、演算増幅回路2
9と同様な作用をするデジタル制御電圧分割回路205
と207を設けた点を除いて、図1に示した制御電圧発
生回路23の回路構成と同じである。周波数調整回路4
5および発振回路47の回路構成及びその機能は、第1
の実施形態と同じであるからその説明は省略する。温度
検出回路13の回路構成及びその機能は、第1の実施形
態における図2に示した温度検出回路13の回路構成と
同じである。
The control voltage generating circuit 23 'includes a P-channel MOS transistor 37 shown in FIG.
The transistor 38 is replaced and both ends of the digital control voltage division circuit 33 are connected to the output voltage line 203 of the newly provided temperature detection circuit 201 and the ground power supply line 26 of the control voltage generation circuit 23 '. And the operational amplifier circuit 2 instead of the operational amplifier circuit 29 as described above.
9. Digitally controlled voltage division circuit 205 that operates in the same manner as 9
The circuit configuration is the same as that of the control voltage generation circuit 23 shown in FIG. Frequency adjustment circuit 4
5 and the circuit configuration of the oscillation circuit 47 and their functions are
Since it is the same as the embodiment described above, the description thereof will be omitted. The circuit configuration and the function of the temperature detection circuit 13 are the same as the circuit configuration of the temperature detection circuit 13 shown in FIG. 2 in the first embodiment.

【0069】温度検出回路201は、図9に示した温度
検出回路13′と同様に、NチャネルMOSトランジス
タ125と、抵抗素子119,106と、演算増幅回路
111等によって構成される。外部制御電圧入力回路1
7の回路構成及びその機能は、第1の実施形態における
図3に示した外部制御電圧入力回路17と同じであるか
ら、その説明は省略する。メモリ回路19の構成も第1
の実施形態と同じである。
The temperature detection circuit 201 is composed of an N-channel MOS transistor 125, resistance elements 119 and 106, an operational amplifier circuit 111 and the like, like the temperature detection circuit 13 'shown in FIG. External control voltage input circuit 1
Since the circuit configuration and the function of 7 are the same as those of the external control voltage input circuit 17 shown in FIG. 3 in the first embodiment, the description thereof will be omitted. The configuration of the memory circuit 19 is also the first
Is the same as the embodiment of.

【0070】制御電圧発生回路23′において、デジタ
ル制御電圧分割回路31の接続は、図1に示した第1の
実施形態と全く同じなので説明は省略する。デジタル制
御電圧分割回路33の両端は、前述のように温度検出回
路201の出力電圧線203と制御電圧発生回路23′
の接地電源線26に接続している。デジタル制御電圧分
割回路31の分割電圧出力は、ゲート電圧としてNチャ
ネルMOSトランジスタ38のゲートG5に入力され、
デジタル制御電圧分割回路33の分割電圧出力は、ゲー
ト電圧としてNチャネルMOSトランジスタ35のゲー
トG2に入力される。この実施形態においても、デジタ
ル制御電圧分割回路31によって第1のゲート電圧発生
回路を、デジタル制御電圧分割回路33によって第2の
ゲート電圧発生回路を構成している。
In the control voltage generating circuit 23 ', the connection of the digital control voltage dividing circuit 31 is exactly the same as that of the first embodiment shown in FIG. Both ends of the digital control voltage division circuit 33 are connected to the output voltage line 203 of the temperature detection circuit 201 and the control voltage generation circuit 23 'as described above.
Is connected to the ground power supply line 26. The divided voltage output of the digital control voltage dividing circuit 31 is input to the gate G5 of the N-channel MOS transistor 38 as a gate voltage,
The divided voltage output of the digital control voltage dividing circuit 33 is input to the gate G2 of the N-channel MOS transistor 35 as a gate voltage. Also in this embodiment, the digital control voltage division circuit 31 constitutes a first gate voltage generation circuit, and the digital control voltage division circuit 33 constitutes a second gate voltage generation circuit.

【0071】NチャネルMOSトランジスタ38のソー
スS5は、第3の抵抗素子22を介して接地電源線26
に接続し、NチャネルMOSトランジスタ35のソース
S2は、第4の抵抗素子20を介して接地電源線26に
接続している。NチャネルMOSトランジスタ35,3
8の各ドレインD2とD5は共通接続され、そのドレイ
ン接続点44は、第1の抵抗素子39を介して正電源線
25に接続するとともに、第2の抵抗素子43を介して
接地電源線26にも接続している。
The source S5 of the N-channel MOS transistor 38 is connected to the ground power supply line 26 via the third resistance element 22.
The source S2 of the N-channel MOS transistor 35 is connected to the ground power supply line 26 via the fourth resistance element 20. N-channel MOS transistors 35 and 3
The drains D2 and D5 of 8 are commonly connected, and the drain connection point 44 is connected to the positive power supply line 25 via the first resistance element 39 and the ground power supply line 26 via the second resistance element 43. Is also connected to.

【0072】この実施形態では第1のMOSトランジス
タを構成するNチャネルMOSトランジスタ38、第2
のMOSトランジスタを構成するNチャネルMOSトラ
ンジスタ35、デジタル制御電圧分割回路31,33に
よって2次項電圧発生回路を構成する。また、この実施
形態では、図1に示した第1の実施形態の場合と異な
り、接地電源線26が第1の電源線である。そして、両
トランジスタ38,35のソース側をいずれも第1の電
源線である接地電源線26に接続しているが、同じ極性
の電源線であれば、一方を別の電源線(第2の電源線)
に接続してもよい。この制御電圧発生回路23′のドレ
イン接続点44から出力される第1の制御電圧Vo1、
およびデジタル制御電圧分割回路205から出力される
分割電圧による第2の制御電圧Vo2は、それぞれ信号
線46,48を通して周波数調整回路45へ入力する。
In this embodiment, the N-channel MOS transistor 38 forming the first MOS transistor and the second MOS transistor 38
The N-channel MOS transistor 35 and the digital control voltage dividing circuits 31 and 33, which form the MOS transistor of FIG. Further, in this embodiment, unlike the case of the first embodiment shown in FIG. 1, the ground power supply line 26 is the first power supply line. The source sides of both the transistors 38 and 35 are both connected to the ground power supply line 26 which is the first power supply line, but if the power supply lines have the same polarity, one of them will be connected to another power supply line (second power supply line). Power line)
You may connect to. The first control voltage Vo1 output from the drain connection point 44 of the control voltage generation circuit 23 ',
The second control voltage Vo2 based on the division voltage output from the digital control voltage division circuit 205 is input to the frequency adjustment circuit 45 through the signal lines 46 and 48, respectively.

【0073】次に、この第2の実施形態の温度補償型発
振器の動作について説明する。図15において、温度検
出回路13は発振回路47の温度を検出して、その温度
に依存した電圧を制御電圧発生回路23′へ出力する。
温度検出回路201も発振回路47の温度を検出して、
その温度に依存した電圧を制御電圧発生回路23′へ出
力する。
Next, the operation of the temperature-compensated oscillator of the second embodiment will be described. In FIG. 15, the temperature detection circuit 13 detects the temperature of the oscillation circuit 47 and outputs a voltage depending on the temperature to the control voltage generation circuit 23 '.
The temperature detection circuit 201 also detects the temperature of the oscillation circuit 47,
The voltage depending on the temperature is output to the control voltage generating circuit 23 '.

【0074】先ず、最初に第1の制御電圧Vo1の発生
動作原理を説明する。温度検出回路13の動作は第1の
実施形態と同じなので、その説明は省略する。温度検出
回路201は、図9に示した温度検出回路13′と同様
に構成されており、そのNチャネルMOSトランジスタ
125のゲートG4には、ドレインD4に電流を流すた
めに、電源100による電源電圧を抵抗素子115と1
01で分割した電圧が入力されていて、温度が低温から
高温に変化して行くと、NチャネルMOSトランジスタ
125のドレインD4の電流が増加し、抵抗素子119
とNチャネルMOSトランジスタ125のドレインD4
との接続点120の電圧が直線的に下降する。
First, the principle of operation of generating the first control voltage Vo1 will be described. Since the operation of the temperature detection circuit 13 is the same as that of the first embodiment, its description is omitted. The temperature detection circuit 201 is configured similarly to the temperature detection circuit 13 'shown in FIG. 9, and the gate G4 of the N-channel MOS transistor 125 has a power supply voltage from the power supply 100 for supplying a current to the drain D4. Resistor element 115 and 1
When the voltage divided by 01 is input and the temperature changes from low temperature to high temperature, the current of the drain D4 of the N-channel MOS transistor 125 increases and the resistance element 119
And the drain D4 of the N-channel MOS transistor 125
The voltage at the connection point 120 between and decreases linearly.

【0075】接続点120の電圧は抵抗素子107を介
して演算増幅回路111の負入力端子に入力されている
ので、演算増幅回路111の動作は反転増幅となり、出
力電圧は温度の上昇と共に直線的に上昇して行く。すな
わち、温度と出力電圧とは比例関係になる。この演算増
幅回路111の正入力端子には、電源電圧を抵抗素子1
23と124で分割した電圧がオフセット電圧として入
力される。抵抗素子106をデジタル制御可変抵抗回路
に置き換えて、完成体にしてからメモリ回路19に記憶
されたデジタルデータにより、NチャネルMOSトラン
ジスタ125のドレイン電流の制御を行うことも可能で
ある。メモリ回路19の動作は第1の実施形態と同じな
ので、その説明は省略する。
Since the voltage at the connection point 120 is input to the negative input terminal of the operational amplifier circuit 111 via the resistance element 107, the operation of the operational amplifier circuit 111 is inverting amplification, and the output voltage is linear with the rise in temperature. Go up to. That is, the temperature and the output voltage have a proportional relationship. A power supply voltage is applied to the positive input terminal of the operational amplifier circuit 111 by the resistor element 1.
The voltage divided by 23 and 124 is input as the offset voltage. It is also possible to replace the resistance element 106 with a digitally controlled variable resistance circuit, complete the completed body, and then control the drain current of the N-channel MOS transistor 125 by the digital data stored in the memory circuit 19. Since the operation of the memory circuit 19 is the same as that of the first embodiment, its description is omitted.

【0076】上述のように、図15に示す温度検出回路
13の出力電圧は温度の上昇と共に直線的に下降して行
き、温度検出回路201の出力電圧は温度の上昇と共に
直線的に上昇して行く。温度の変化に対するNチャネル
MOSトランジスタ35、およびNチャネルMOSトラ
ンジスタ38の基本動作原理は、第1の実施形態で説明
したのと同じであるので、第1の実施形態で説明したよ
うに、温度領域を低温側から順次区分する第1温度領
域、第2温度領域、第3温度領域という温度領域区分を
用いて説明する。
As described above, the output voltage of the temperature detection circuit 13 shown in FIG. 15 linearly decreases with an increase in temperature, and the output voltage of the temperature detection circuit 201 linearly increases with an increase in temperature. go. Since the basic operation principle of the N-channel MOS transistor 35 and the N-channel MOS transistor 38 with respect to the temperature change is the same as that described in the first embodiment, the temperature range is as described in the first embodiment. Will be described using temperature region divisions of a first temperature region, a second temperature region, and a third temperature region that are sequentially divided from the low temperature side.

【0077】低温側の第1温度領域では、NチャネルM
OSトランジスタ35がON、NチャネルMOSトラン
ジスタ38がOFF、中間の第2温度領域では、Nチャ
ネルMOSトランジスタ35,38が共にOFF、高温
側の第3温度領域では、NチャネルMOSトランジスタ
35がOFF、NチャネルMOSトランジスタ38がO
Nとなる。その時の温度に対するドレイン接続点44に
発生する第1の制御電圧Vo1の変化の様子は、図16
に温度を横軸にとり制御電圧を縦軸にとって示す線図の
曲線277のようになる。
In the first temperature region on the low temperature side, the N channel M
The OS transistor 35 is ON, the N-channel MOS transistor 38 is OFF, both the N-channel MOS transistors 35 and 38 are OFF in the middle second temperature region, and the N-channel MOS transistor 35 is OFF in the third temperature region on the high temperature side. N channel MOS transistor 38 is O
N. FIG. 16 shows how the first control voltage Vo1 generated at the drain connection point 44 changes with respect to the temperature at that time.
In addition, a curve 277 is shown in which the temperature is plotted on the horizontal axis and the control voltage is plotted on the vertical axis.

【0078】この曲線277の温度T1未満の範囲(温
度領域TA1)は曲線部分271に、温度T1から温度
T2の範囲(温度領域TA2)は曲線部分273に、温
度T2を越える範囲(温度領域TA3)は曲線部分27
5に、それぞれ対応して2次項電圧となる。この第1の
制御電圧Vo1の変化は、曲線277に示されるよう
に、原理的にはMOSトランジスタの自乗則で発生させ
たものであるので、温度に対して連続的な2次曲線とな
り、低温部と高温部とに分けて発生させる必要はない。
温度T1と温度T2の値を適正に選べば、音叉型振動子
の2次温度特性を正確に補償することが可能である。
The range (temperature range TA1) below the temperature T1 of the curve 277 is in the curve part 271, the range from the temperature T1 to the temperature T2 (temperature range TA2) is in the curve part 273, and the range exceeding the temperature T2 (temperature range TA3). ) Is the curved portion 27
5 corresponds to the secondary term voltage. This change in the first control voltage Vo1 is, in principle, generated by the square law of the MOS transistor as shown by the curve 277, so that it becomes a quadratic curve that is continuous with respect to temperature, and It is not necessary to generate it separately in the high temperature part and the high temperature part.
By properly selecting the values of the temperature T1 and the temperature T2, it is possible to accurately compensate the secondary temperature characteristic of the tuning fork vibrator.

【0079】この場合も、図15に示した第1のゲート
電圧発生回路であるデジタル制御電圧分圧回路31は、
NチャネルMOSトランジスタ38のゲートG5に出力
する第1のゲート電圧を、少なくとも第3温度領域TA
3においては温度の変化に対して直線的に変化させる。
また、第2のゲート電圧発生回路であるデジタル制御電
圧分圧回路33は、NチャネルMOSトランジスタ35
のゲートG2に出力する第2のゲート電圧を、少なくと
も第1温度領域TA1においては温度の変化に対して直
線的に変化させる。第3の抵抗素子22と第4の抵抗素
子20の動作は、第1の実施形態と全く同じなので説明
は省略する。この第2実施形態では、音叉型振動子の2
次温度特性を補償するので、第1実施形態で説明したよ
うに、ATカット水晶の3次温度特性の勾配補正をする
ために第2の制御電圧Vo2に温度勾配を付ける必要は
ない。オフセット電圧調整の動作原理、および周波数調
整回路45の動作原理は第1の実施形態と同じなので説
明は省略する。
Also in this case, the digital control voltage dividing circuit 31 which is the first gate voltage generating circuit shown in FIG.
The first gate voltage output to the gate G5 of the N-channel MOS transistor 38 is set to at least the third temperature region TA.
In No. 3, the temperature is changed linearly.
In addition, the digital control voltage dividing circuit 33, which is the second gate voltage generating circuit, includes an N-channel MOS transistor 35.
The second gate voltage output to the gate G2 of the above is linearly changed with respect to the temperature change at least in the first temperature region TA1. Since the operations of the third resistance element 22 and the fourth resistance element 20 are exactly the same as those of the first embodiment, the description thereof will be omitted. In the second embodiment, the tuning fork type vibrator
Since the next temperature characteristic is compensated, it is not necessary to provide the second control voltage Vo2 with a temperature gradient in order to correct the gradient of the third temperature characteristic of the AT-cut crystal, as described in the first embodiment. The operation principle of the offset voltage adjustment and the operation principle of the frequency adjustment circuit 45 are the same as those in the first embodiment, and therefore the description thereof will be omitted.

【0080】[0080]

【発明の効果】以上説明してきたように、この発明によ
る温度補償型発振器は、高温部低温部分別回路、および
低温部3次曲線電圧発生回路と高温部3次曲線電圧発生
回路のような、複雑で且つ調整が困難な回路を必要とせ
ず、PチャネルMOSトランジスタとNチャネルMOS
トランジスタの電気特性のみから、一連の3次近似曲線
形状の制御電圧を発生することができる。また3次近似
曲線と勾配補正を行う1次直線の加算を、加算回路を用
いないで行うことができるので、回路構成が非常に簡単
になり、半導体集積回路への集積も容易で、且つ半導体
集積回路チップの面積を大幅に縮小でき、歩留まりの向
上と価格の低減に大きな効果がある。また、2次曲線の
温度特性を有する温度補償発振器に対しても、3次曲線
の補償の場合と同様な効果を発揮するものである。
As described above, the temperature-compensated oscillator according to the present invention includes a high temperature part low temperature part circuit, a low temperature part cubic curve voltage generating circuit, and a high temperature part cubic curve voltage generating circuit. P-channel MOS transistor and N-channel MOS without complicated and difficult circuit adjustment
A series of third-order approximate curve-shaped control voltages can be generated only from the electrical characteristics of the transistor. Further, since the addition of the cubic approximation curve and the linear straight line for performing the gradient correction can be performed without using the adder circuit, the circuit configuration becomes very simple, and the integration into a semiconductor integrated circuit is easy, and the semiconductor is integrated. The area of the integrated circuit chip can be greatly reduced, which is very effective in improving the yield and reducing the price. Further, the same effect as in the case of the compensation of the cubic curve is exhibited even for the temperature-compensated oscillator having the temperature characteristic of the quadratic curve.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明による温度補償型発振器の第1の実施
形態の構成を示すブロック回路図である。
FIG. 1 is a block circuit diagram showing a configuration of a first embodiment of a temperature compensation oscillator according to the present invention.

【図2】図1における温度検出回路13の具体的な構成
例を示す回路図である。
2 is a circuit diagram showing a specific configuration example of a temperature detection circuit 13 in FIG.

【図3】図1における外部制御電圧入力回路17の具体
的な構成例を示すブロック回路図である。
3 is a block circuit diagram showing a specific configuration example of an external control voltage input circuit 17 in FIG.

【図4】図1におけるデジタル制御電圧分割回路31,
33の具体的な構成例を示すブロック回路図である。
FIG. 4 is a digital control voltage division circuit 31 in FIG.
FIG. 33 is a block circuit diagram showing a specific configuration example of 33.

【図5】この発明の第1の実施形態における温度と第
1,第2の制御電圧との関係を示す線図である。
FIG. 5 is a diagram showing a relationship between temperature and first and second control voltages in the first embodiment of the present invention.

【図6】同じく温度と第1の制御電圧と第2の制御電圧
との差との関係を示す線図である。
FIG. 6 is a diagram similarly showing a relationship between temperature and a difference between the first control voltage and the second control voltage.

【図7】同じくその電圧の差と周波数変化率との関係を
示す線図である。
FIG. 7 is a diagram similarly showing the relationship between the voltage difference and the frequency change rate.

【図8】同じく温度と周波数変化率との関係を示す線図
である。
FIG. 8 is a diagram showing the relationship between temperature and frequency change rate.

【図9】この発明に使用する温度検出回路の他の構成例
を示す回路図である。
FIG. 9 is a circuit diagram showing another configuration example of the temperature detection circuit used in the present invention.

【図10】同じく温度検出回路のさらに他の構成例を示
すブロック回路図である。
FIG. 10 is a block circuit diagram showing still another configuration example of the temperature detection circuit.

【図11】図1における第1の制御電圧を発生する回路
の他の構成例を示す回路図である。
FIG. 11 is a circuit diagram showing another configuration example of the circuit that generates the first control voltage in FIG.

【図12】同じく第1の制御電圧を発生する回路のさら
に他の構成例を示す回路図である。
FIG. 12 is a circuit diagram showing still another configuration example of the circuit which similarly generates the first control voltage.

【図13】図1における発振回路と一部変更した周波数
調整回路とを示す回路図である。
FIG. 13 is a circuit diagram showing the oscillator circuit in FIG. 1 and a partially modified frequency adjusting circuit.

【図14】この発明に使用する外部制御電圧入力回路の
他の例を示すブロック回路図である。
FIG. 14 is a block circuit diagram showing another example of the external control voltage input circuit used in the present invention.

【図15】この発明による温度補償型発振器の第2の実
施形態を示すブロック回路図である。
FIG. 15 is a block circuit diagram showing a second embodiment of the temperature-compensated oscillator according to the present invention.

【図16】同じくその制御電圧発生回路によって発生す
る温度と第1の制御電圧との関係を示す線図である。
FIG. 16 is a diagram showing a relationship between the temperature generated by the control voltage generating circuit and the first control voltage.

【図17】従来の温度補償型発振器の構成例を示すブロ
ック図である。
FIG. 17 is a block diagram showing a configuration example of a conventional temperature compensation oscillator.

【符号の説明】[Explanation of symbols]

11:電源 13,13′,160,201:温度検出回路 17:外部制御電圧入力回路 19:メモリ回路 23,23′:制御電圧発生回路 25,103:正電源線 26,121:接地電源線 31,33,139:デジタル制御電圧分割回路 35,38,125:NチャネルMOSトランジスタ 37,105:PチャネルMOSトランジスタ 39:第1の抵抗素子 41,54:MIS型可変容量コンデンサ 43:第2の抵抗素子 45,45′:周波数調整回路 47:発振回路 106,119,213,215,219,221,2
25,227:抵抗素子 111:演算増幅回路 120:接続点 151,153:第2のMIS型可変容量コンデンサ 155,158:温度センサ 211,217,223:スイッチ 231〜236:スイッチングトランジスタ TA1:第1温度領域 TA2:第2温度領域 TA3:第3温度領域
11: Power supply 13, 13 ', 160, 201: Temperature detection circuit 17: External control voltage input circuit 19: Memory circuit 23, 23': Control voltage generation circuit 25, 103: Positive power supply line 26, 121: Ground power supply line 31 , 33, 139: Digital control voltage dividing circuits 35, 38, 125: N-channel MOS transistors 37, 105: P-channel MOS transistor 39: First resistance element 41, 54: MIS variable capacitor 43: Second resistance Elements 45, 45 ': Frequency adjustment circuit 47: Oscillation circuits 106, 119, 213, 215, 219, 221, 2
25,227: Resistance element 111: Operational amplifier circuit 120: Connection points 151, 153: Second MIS type variable capacitance capacitors 155, 158: Temperature sensors 211, 217, 223: Switches 231-236: Switching transistor TA1: First Temperature region TA2: second temperature region TA3: third temperature region

Claims (33)

【特許請求の範囲】[Claims] 【請求項1】 発振回路と、 制御電圧によって前記発振回路の発振周波数を変化させ
る周波数調整回路と、 前記発振回路の近傍の温度を検出し、その検出した温度
に基づいて少なくとも1つの出力電圧を発生する温度検
出回路と、 該温度検出回路からの出力電圧に基づいて、前記制御電
圧として3次項電圧を発生する3次項電圧発生回路を含
む制御電圧発生回路とを有する温度補償型発振器であっ
て、 前記3次項電圧発生回路が、 ソースを第1の電源線に接続した第1のMOSトランジ
スタと、 その第1のMOSトランジスタと異なる導電型を有し、
ソースを第2の電源線に接続した第2のMOSトランジ
スタと、 前記温度検出回路の出力電圧に基づいて第1のゲ−ト電
圧を発生する第1のゲ−ト電圧発生回路と、 前記温度検出回路の出力電圧に基づいて第2のゲ−ト電
圧を発生する第2のゲ−ト電圧発生回路とを有し、 前記第1のゲ−ト電圧発生回路の前記第1のゲ−ト電圧
を出力する出力端を前記第1のMOSトランジスタのゲ
ートに接続し、 前記第2のゲ−ト電圧発生回路の前記第2のゲ−ト電圧
を出力する出力端を前記第2のMOSトランジスタのゲ
ートに接続し、 前記第1のMOSトランジスタのドレインと前記第2の
MOSトランジスタのドレインとを共通接続して前記制
御電圧の出力端としたことを特徴とする温度補償型発振
器。
1. An oscillating circuit, a frequency adjusting circuit for changing an oscillating frequency of the oscillating circuit by a control voltage, a temperature in the vicinity of the oscillating circuit, and at least one output voltage based on the detected temperature. A temperature-compensated oscillator having: a temperature detection circuit that generates a temperature; and a control voltage generation circuit that includes a third-order voltage generation circuit that generates a third-order voltage as the control voltage based on an output voltage from the temperature detection circuit. The third-order voltage generation circuit has a first MOS transistor whose source is connected to a first power supply line, and a conductivity type different from that of the first MOS transistor,
A second MOS transistor whose source is connected to a second power supply line; a first gate voltage generation circuit which generates a first gate voltage based on the output voltage of the temperature detection circuit; A second gate voltage generating circuit for generating a second gate voltage based on the output voltage of the detection circuit, the first gate of the first gate voltage generating circuit An output terminal for outputting a voltage is connected to the gate of the first MOS transistor, and an output terminal for outputting the second gate voltage of the second gate voltage generating circuit is connected to the second MOS transistor. And a drain of the first MOS transistor and a drain of the second MOS transistor are commonly connected to serve as an output terminal of the control voltage.
【請求項2】 発振回路と、 制御電圧によって前記発振回路の発振周波数を変化させ
る周波数調整回路と、 前記発振回路近傍の温度を検出し、その検出した温度に
基づいて少なくとも1つの出力電圧を発生する温度検出
回路と、 該温度検出回路からの出力電圧に基づいて、前記制御電
圧として2次項電圧を発生する2次項電圧発生回路を含
む制御電圧発生回路とを有する温度補償型発振器であっ
て、 前記2次項電圧発生回路が、 ソースを第1の電源線に接続した第1のMOSトランジ
スタと、 前記第1のMOSトランジスタと同じ導電型を有し、ソ
ースを第2の電源線に接続した第2のMOSトランジス
タと、 前記温度検出回路の出力電圧に基づいて第1のゲ−ト電
圧を発生する第1のゲ−ト電圧発生回路と、 前記温度検出回路の出力電圧に基づいて第2のゲ−ト電
圧を発生する第2のゲ−ト電圧発生回路とを有し、 前記第1のゲ−ト電圧発生回路の前記第1のゲ−ト電圧
を出力する出力端を前記第1のMOSトランジスタのゲ
ートに接続し、 前記第2のゲ−ト電圧発生回路の前記第2のゲ−ト電圧
を出力する出力端は前記第2のMOSトランジスタのゲ
ートに接続し、 前記第1のMOSトランジスタのドレインと前記第2の
MOSトランジスタのドレインとを共通接続して前記制
御電圧の出力端としたことを特徴とする温度補償型発振
器。
2. An oscillating circuit, a frequency adjusting circuit for changing an oscillating frequency of the oscillating circuit by a control voltage, a temperature in the vicinity of the oscillating circuit is detected, and at least one output voltage is generated based on the detected temperature. And a control voltage generating circuit including a quadratic term voltage generating circuit that generates a quadratic term voltage as the control voltage based on an output voltage from the temperature detecting circuit. The secondary term voltage generating circuit has a first MOS transistor having a source connected to a first power supply line, a first MOS transistor having the same conductivity type as the first MOS transistor, and a source connected to a second power supply line. No. 2 MOS transistor, a first gate voltage generating circuit for generating a first gate voltage based on the output voltage of the temperature detecting circuit, and an output voltage of the temperature detecting circuit. A second gate voltage generating circuit for generating a second gate voltage based on the output of the first gate voltage generating circuit, and an output for outputting the first gate voltage of the first gate voltage generating circuit. An end is connected to the gate of the first MOS transistor, and an output end of the second gate voltage generating circuit for outputting the second gate voltage is connected to the gate of the second MOS transistor. A temperature-compensated oscillator, wherein the drain of the first MOS transistor and the drain of the second MOS transistor are commonly connected to serve as an output terminal of the control voltage.
【請求項3】 請求項1又は2に記載の温度補償型発振
器において、 前記制御電圧の出力端は、さらに抵抗素子を介して少な
くとも1つの任意電圧源に接続されている温度補償型発
振器。
3. The temperature-compensated oscillator according to claim 1, wherein the output terminal of the control voltage is further connected to at least one arbitrary voltage source via a resistance element.
【請求項4】 請求項3に記載の温度補償型発振器にお
いて、 前記抵抗素子は100キロオーム以上の抵抗値を有する
温度補償型発振器。
4. The temperature-compensated oscillator according to claim 3, wherein the resistance element has a resistance value of 100 kilohms or more.
【請求項5】 請求項1に記載の温度補償型発振器にお
いて、 前記制御電圧の出力端は、さらに第1の抵抗素子を介し
て前記第1の電源線またはそれと同極性の電源線に接続
されるとともに、第2の抵抗素子を介して前記第2の電
源線またはそれと同極性の電源線に接続されている温度
補償型発振器。
5. The temperature-compensated oscillator according to claim 1, wherein the control voltage output terminal is further connected to the first power supply line or a power supply line having the same polarity as the first power supply line via a first resistance element. A temperature-compensated oscillator connected to the second power supply line or a power supply line having the same polarity as the second power supply line via a second resistance element.
【請求項6】 請求項5に記載の温度補償型発振器にお
いて、 前記第1の抵抗素子と前記第2の抵抗素子の抵抗値に対
する温度係数が異なることを特徴とする温度補償型発振
器。
6. The temperature-compensated oscillator according to claim 5, wherein the first resistance element and the second resistance element have different temperature coefficients with respect to a resistance value.
【請求項7】 請求項6に記載の温度補償型発振器にお
いて、 前記第1の抵抗素子と前記第2の抵抗素子として、その
抵抗値に対する温度係数の組み合わせが異なる抵抗素子
の組を複数設けるとともに、その複数の抵抗素子の組の
いずれかを選択的に切り替えて使用する切替手段を設け
たことを特徴とする温度補償型発振器。
7. The temperature-compensated oscillator according to claim 6, wherein the first resistance element and the second resistance element are provided with a plurality of sets of resistance elements having different combinations of temperature coefficients with respect to their resistance values. A temperature-compensated oscillator, comprising switching means for selectively switching and using any one of the plurality of resistance elements.
【請求項8】 請求項1又は2に記載の温度補償型発振
器において、 前記第1及び第2のゲート電圧発生回路の少なくとも一
方は、前記温度検出回路の出力電圧と任意の参照電圧と
の差に基づいて前記第1または第2のゲート電圧を発生
する回路であることを特徴とする温度補償型発振器。
8. The temperature-compensated oscillator according to claim 1, wherein at least one of the first and second gate voltage generation circuits has a difference between an output voltage of the temperature detection circuit and an arbitrary reference voltage. A temperature-compensated oscillator, which is a circuit for generating the first or second gate voltage based on
【請求項9】 請求項1又は2に記載の温度補償型発振
器において、 前記第1及び第2のゲート電圧発生回路の少なくとも一
方は、発生するゲート電圧を外部データに基づいて制御
可能な回路であることを特徴とする温度補償型発振器。
9. The temperature-compensated oscillator according to claim 1, wherein at least one of the first and second gate voltage generation circuits is a circuit capable of controlling a generated gate voltage based on external data. A temperature-compensated oscillator characterized by being present.
【請求項10】 請求項9に記載の温度補償型発振器に
おいて、 前記外部データを記憶するメモリ回路を設け、前記第1
及び第2のゲ−ト電圧発生回路の少なくとも一方は、前
記メモリ回路に記憶されたデータに基づいて、発生する
ゲート電圧を制御可能な回路であることを特徴とする温
度補償型発振器。
10. The temperature-compensated oscillator according to claim 9, further comprising a memory circuit that stores the external data,
At least one of the second gate voltage generation circuit and the second gate voltage generation circuit is a circuit capable of controlling the generated gate voltage based on the data stored in the memory circuit.
【請求項11】 請求項8に記載の温度補償型発振器に
おいて、 前記第1及び第2のゲート電圧発生回路の少なくとも一
方は、前記温度検出回路の出力電圧と前記任意の参照電
圧との電圧差を分割する電圧分割回路であることを特徴
とする温度補償型発振器。
11. The temperature-compensated oscillator according to claim 8, wherein at least one of the first and second gate voltage generation circuits has a voltage difference between an output voltage of the temperature detection circuit and the arbitrary reference voltage. A temperature-compensated oscillator characterized by being a voltage division circuit for dividing the temperature.
【請求項12】 請求項8に記載の温度補償型発振器に
おいて、 前記第1及び第2のゲ−ト電圧発生回路の少なくとも一
方に印加される前記参照電圧が、前記第1の電源線又は
前記第2の電源線の電圧であることを特徴とする温度補
償型発振器。
12. The temperature-compensated oscillator according to claim 8, wherein the reference voltage applied to at least one of the first and second gate voltage generation circuits is the first power line or the first power line. A temperature-compensated oscillator characterized in that it is the voltage of the second power supply line.
【請求項13】 請求項1に記載の温度補償型発振器に
おいて、 前記制御電圧発生回路は、前記3次項電圧発生回路が発
生する3次項電圧を第1の制御電圧として出力し、さら
に前記温度検出回路の出力電圧に基づいて1次項電圧を
発生する1次項電圧発生回路を有し、該回路が発生する
1次項電圧を第2の制御電圧として出力し、 前記周波数調整回路は、前記第1の制御電圧と前記第2
の制御電圧とによって前記発振回路の発振周波数を制御
する回路であることを特徴とする温度補償型発振器。
13. The temperature-compensated oscillator according to claim 1, wherein the control voltage generation circuit outputs a third-order voltage generated by the third-order voltage generation circuit as a first control voltage, and further, the temperature detection circuit. A primary term voltage generation circuit that generates a primary term voltage based on an output voltage of the circuit, and outputs the primary term voltage generated by the circuit as a second control voltage; Control voltage and the second
A temperature-compensated oscillator which is a circuit for controlling the oscillation frequency of the oscillation circuit according to the control voltage of 1.
【請求項14】 請求項13に記載の温度補償型発振器
において、 前記1次項電圧発生回路が演算増幅回路であることを特
徴とする温度補償型発振器。
14. The temperature-compensated oscillator according to claim 13, wherein the first-order voltage generation circuit is an operational amplifier circuit.
【請求項15】 請求項14に記載の温度補償型発振器
において、 外部からのデータを記憶し、その記憶したデジタルデー
タによって前記演算増幅回路の増幅率とオフセット入力
電圧を制御するメモリ回路を設けたことを特徴とする温
度補償型発振器。
15. The temperature-compensated oscillator according to claim 14, further comprising a memory circuit that stores data from the outside and controls an amplification factor and an offset input voltage of the operational amplifier circuit by the stored digital data. A temperature-compensated oscillator characterized by the following.
【請求項16】 請求項1に記載の温度補償型発振器に
おいて、 前記温度検出回路は、温度勾配の異なる2つの温度セン
サを有し、その2つの温度センサの出力電圧の差を任意
の比率に分割して温度検出電圧として出力する回路であ
ることを特徴とする温度補償型発振器。
16. The temperature-compensated oscillator according to claim 1, wherein the temperature detection circuit has two temperature sensors having different temperature gradients, and a difference between output voltages of the two temperature sensors is set to an arbitrary ratio. A temperature-compensated oscillator, which is a circuit that divides and outputs as a temperature detection voltage.
【請求項17】 請求項1又は2に記載の温度補償型発
振器において、 前記周波数調整回路は、前記発振回路の負荷容量を構成
する容量素子であって、前記制御電圧によってその容量
値が変化する電圧可変容量素子を有することを特徴とす
る温度補償型発振器。
17. The temperature-compensated oscillator according to claim 1, wherein the frequency adjustment circuit is a capacitive element that constitutes a load capacitance of the oscillation circuit, and its capacitance value changes according to the control voltage. A temperature compensated oscillator having a voltage variable capacitance element.
【請求項18】 請求項13に記載の温度補償型発振器
において、 前記周波数調整回路は、前記発振回路の負荷容量を構成
する容量素子であって、前記制御電圧によってその容量
値が変化する電圧可変容量素子を有し、前記第1の制御
電圧を前記電圧可変容量素子の一方の電極へ印加し、前
記第2の制御電圧を前記電圧可変容量素子の他方の電極
へ印加するようにしたことを特徴とする温度補償型発振
器。
18. The temperature-compensated oscillator according to claim 13, wherein the frequency adjustment circuit is a capacitive element that constitutes a load capacitance of the oscillation circuit, and the voltage variable whose capacitance value changes according to the control voltage. A capacitive element, wherein the first control voltage is applied to one electrode of the voltage variable capacitance element, and the second control voltage is applied to the other electrode of the voltage variable capacitance element. Characteristic temperature compensated oscillator.
【請求項19】 請求項17又は18に記載の温度補償
型発振器において、 前記電圧可変容量素子がMIS型可変容量コンデンサで
あることを特徴とする温度補償型発振器。
19. The temperature compensated oscillator according to claim 17, wherein the voltage variable capacitance element is a MIS type variable capacitance capacitor.
【請求項20】 請求項13に記載の温度補償型発振器
において、 前記周波数調整回路は、前記発振回路の負荷容量を構成
する容量素子であって、前記制御電圧によってその容量
値が変化する電圧可変容量素子を有し、 該電圧可変容量素子は、前記第1の制御電圧が印加され
る第1の電圧可変容量素子と、前記第2制御電圧が印加
される第2電圧可変容量素子とが並列に接続されている
ことを特徴とする温度補償型発振器。
20. The temperature-compensated oscillator according to claim 13, wherein the frequency adjustment circuit is a capacitive element that constitutes a load capacitance of the oscillation circuit, and the variable voltage of which the capacitance value changes according to the control voltage. A first voltage variable capacitance element to which the first control voltage is applied, and a second voltage variable capacitance element to which the second control voltage is applied are arranged in parallel. A temperature-compensated oscillator characterized by being connected to.
【請求項21】 請求項1又は2に記載の温度補償型発
振器において、 前記第1及び第2のMOSトランジスタの各ソースは、
それぞれドレイン電流を制限するための抵抗素子を介し
て前記第1又は第2の電源線に接続されていることを特
徴とする温度補償型発振器。
21. The temperature-compensated oscillator according to claim 1, wherein the sources of the first and second MOS transistors are:
A temperature-compensated oscillator characterized in that the temperature-compensated oscillator is connected to the first or second power supply line via a resistance element for limiting a drain current, respectively.
【請求項22】 請求項21に記載の温度補償型発振器
において、 前記抵抗素子はデジタル制御可変抵抗回路であり、 記憶されたデジタルデータに基づいて前記デジタル制御
可変抵抗回路の抵抗値を制御可能なメモリ回路を設けた
ことを特徴とする温度補償型発振器。
22. The temperature-compensated oscillator according to claim 21, wherein the resistance element is a digital control variable resistance circuit, and the resistance value of the digital control variable resistance circuit can be controlled based on stored digital data. A temperature-compensated oscillator having a memory circuit.
【請求項23】 請求項10,15,22のいずれか一
項に記載の温度補償型発振器において、 前記メモリ回路は、シリアル入出力線を介して外部から
デジタルデータの記憶と読み出しを制御可能であること
を特徴とする温度補償型発振器。
23. The temperature-compensated oscillator according to claim 10, wherein the memory circuit is capable of externally controlling storage and reading of digital data via a serial input / output line. A temperature-compensated oscillator characterized by being present.
【請求項24】 請求項1又は2に記載の温度補償型発
振器において、 前記温度検出回路が、 ソースが該温度検出回路の第1の電源線に接続され、ド
レインが抵抗素子を介して第2の電源線に接続されたP
チャネルMOSトランジスタと、 そのPチャネルMOSトランジスタのゲートに、該Pチ
ャネルMOSトランジスタのしきい値電圧を超えるゲー
ト電圧を供給するゲート電圧発生部とから構成されてお
り、 前記PチャネルMOSトランジスタのドレインと前記抵
抗素子との接続点に発生する電圧を温度検出電圧として
出力する回路であることを特徴とする温度補償型発振
器。
24. The temperature-compensated oscillator according to claim 1, wherein the temperature detection circuit has a source connected to a first power supply line of the temperature detection circuit and a drain connected to a second power supply line via a resistance element. Connected to the power line of P
A channel MOS transistor and a gate voltage generator that supplies a gate voltage exceeding the threshold voltage of the P-channel MOS transistor to the gate of the P-channel MOS transistor, and a drain of the P-channel MOS transistor. A temperature compensation oscillator, which is a circuit for outputting a voltage generated at a connection point with the resistance element as a temperature detection voltage.
【請求項25】 請求項24に記載の温度補償型発振器
において、 前記PチャネルMOSトランジスタのソースが、抵抗素
子を介して前記第1の電源線に接続されていることを特
徴とする温度補償型発振器。
25. The temperature-compensated oscillator according to claim 24, wherein the source of the P-channel MOS transistor is connected to the first power supply line via a resistance element. Oscillator.
【請求項26】 請求項24に記載の温度補償型発振器
において、 前記温度検出回路は、前記PチャネルMOSトランジス
タの前記ドレインと前記抵抗素子との接続点に発生する
電圧を、演算増幅回路を通して温度検出電圧として出力
することを特徴とする温度補償型発振器。
26. The temperature-compensated oscillator according to claim 24, wherein the temperature detection circuit outputs a voltage generated at a connection point between the drain of the P-channel MOS transistor and the resistance element through an operational amplifier circuit. A temperature-compensated oscillator that outputs as a detection voltage.
【請求項27】 請求項1又は2に記載の温度補償型発
振器において、 前記温度検出回路が、 ドレイン端子が抵抗素子を介して該温度検出回路の第1
の電源線に接続され、ソースが第2の電源線に接続され
たNチャネルMOSトランジスタと、 そのNチャネルMOSトランジスタのゲートに、該Nチ
ャネルMOSトランジスタのしきい値電圧を超えるゲー
ト電圧を供給するゲート電圧発生部とから構成されてお
り、 前記NチャネルMOSトランジスタのドレインと前記抵
抗素子との接続点に発生する電圧を温度検出電圧として
出力する回路であることを特徴とする温度補償型発振
器。
27. The temperature-compensated oscillator according to claim 1, wherein the temperature detection circuit has a drain terminal via a resistance element, and the first of the temperature detection circuits.
And an N-channel MOS transistor whose source is connected to the second power supply line and a gate voltage of the N-channel MOS transistor exceeding the threshold voltage of the N-channel MOS transistor. A temperature-compensated oscillator comprising a gate voltage generator and outputting a voltage generated at a connection point between the drain of the N-channel MOS transistor and the resistance element as a temperature detection voltage.
【請求項28】 請求項27に記載の温度補償型発振器
において、 前記NチャネルMOSトランジスタのソースが、抵抗素
子を介して前記第1の電源線に接続していることを特徴
とする温度補償型発振器。
28. The temperature-compensated oscillator according to claim 27, wherein the source of the N-channel MOS transistor is connected to the first power supply line via a resistance element. Oscillator.
【請求項29】 請求項27に記載の温度補償型発振器
において、 前記温度検出回路は、前記NチャネルMOSトランジス
タの前記ドレインと前記抵抗素子との接続点に発生する
電圧を、演算増幅回路を通して温度検出電圧として出力
することを特徴とする温度補償型発振器。
29. The temperature-compensated oscillator according to claim 27, wherein the temperature detection circuit outputs a voltage generated at a connection point between the drain of the N-channel MOS transistor and the resistance element through an operational amplifier circuit. A temperature-compensated oscillator that outputs as a detection voltage.
【請求項30】 請求項1に記載の温度補償型発振器に
おいて、 前記制御電圧発生回路は、 前記3次項電圧発生回路が発生する3次項電圧を第1の
制御電圧として出力し、さらに前記温度検出回路の出力
電圧に基づいて1次項電圧を発生する1次項電圧発生回
路を有し、該回路が発生する1次項電圧を第2の制御電
圧として出力し、 外部から周波数調整用の外部電圧を入力して出力電圧を
発生する演算増幅回路を有する外部制御電圧入力回路を
備え、 前記1次項電圧発生回路を構成する演算増幅回路のオフ
セット入力電圧として、前記外部制御電圧入力回路から
出力される出力電圧を入力し、その外部制御電圧入力回
路を構成する前記演算増幅回路の増幅率とオフセット入
力電圧は、メモリ回路に記憶されたデジタルデータによ
って制御される回路であり、 前記周波数調整回路は、前記第1の制御電圧と前記第2
の制御電圧とによって前記発振回路の発振周波数を制御
する回路であることを特徴とする温度補償型発振器。
30. The temperature-compensated oscillator according to claim 1, wherein the control voltage generation circuit outputs a third-order voltage generated by the third-order voltage generation circuit as a first control voltage, and further, the temperature detection circuit. A primary term voltage generation circuit that generates a primary term voltage based on the output voltage of the circuit is output, the primary term voltage generated by the circuit is output as a second control voltage, and an external voltage for frequency adjustment is input from the outside. And an output voltage output from the external control voltage input circuit as an offset input voltage of the operational amplifier circuit forming the first-order voltage generation circuit. , And the amplification factor and offset input voltage of the operational amplifier circuit that constitutes the external control voltage input circuit are controlled by digital data stored in the memory circuit. That a circuit, the frequency adjustment circuit, said first control voltage and the second
A temperature-compensated oscillator which is a circuit for controlling the oscillation frequency of the oscillation circuit according to the control voltage of 1.
【請求項31】 請求項2に記載の温度補償型発振器に
おいて、 前記2次項電圧発生回路の前記出力端は、さらに抵抗素
子を介して少なくとも1つの任意電圧源に接続されてい
ることを特徴とする温度補償型発振器。
31. The temperature-compensated oscillator according to claim 2, wherein the output terminal of the quadratic voltage generation circuit is further connected to at least one arbitrary voltage source via a resistance element. Temperature compensated oscillator.
【請求項32】 請求項31に記載の温度補償型発振器
において、 前記抵抗素子は100キロオーム以上の抵抗値を有する
ことを特徴とする温度補償型発振器。
32. The temperature-compensated oscillator according to claim 31, wherein the resistance element has a resistance value of 100 kilohms or more.
【請求項33】 請求項1又は2に記載の温度補償型発
振器において、 使用温度範囲のうち予め設定した温度範囲を第2温度領
域とし、それより低温側の温度範囲を第1温度領域、前
記第2温度領域を越える高温側の温度範囲を第3温度領
域としたとき、 前記第1のゲート電圧発生回路は、少なくとも前記第3
温度領域において温度の変化に対して前記第1のゲート
電圧が直線的に変化する領域を有し、 前記第2のゲート電圧発生回路は、少なくとも前記第1
温度領域において温度の変化に対して前記第2のゲート
電圧が直線的に変化する領域を有することを特徴とす温
度補償型発振器。
33. The temperature-compensated oscillator according to claim 1, wherein the preset temperature range of the operating temperature range is the second temperature region, and the temperature range on the lower temperature side is the first temperature region, When the temperature range on the high temperature side exceeding the second temperature range is set to the third temperature range, the first gate voltage generation circuit is at least the third temperature range.
In the temperature region, there is a region in which the first gate voltage linearly changes with respect to a change in temperature, and the second gate voltage generation circuit includes at least the first gate voltage generation circuit.
A temperature-compensated oscillator having a region in which the second gate voltage changes linearly with respect to temperature changes in the temperature region.
JP2002235006A 2000-08-31 2002-08-12 Temperature compensated oscillator Expired - Fee Related JP4870894B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002235006A JP4870894B2 (en) 2000-08-31 2002-08-12 Temperature compensated oscillator

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000-262215 2000-08-31
JP2000262215 2000-08-31
JP2000262215 2000-08-31
JP2002235006A JP4870894B2 (en) 2000-08-31 2002-08-12 Temperature compensated oscillator

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002523702A Division JP3350040B2 (en) 2000-08-31 2001-08-28 Temperature compensated oscillator

Publications (3)

Publication Number Publication Date
JP2003069343A true JP2003069343A (en) 2003-03-07
JP2003069343A5 JP2003069343A5 (en) 2009-10-08
JP4870894B2 JP4870894B2 (en) 2012-02-08

Family

ID=26598881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002235006A Expired - Fee Related JP4870894B2 (en) 2000-08-31 2002-08-12 Temperature compensated oscillator

Country Status (1)

Country Link
JP (1) JP4870894B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010166438A (en) * 2009-01-16 2010-07-29 Epson Toyocom Corp Piezoelectric oscillator
WO2011077705A1 (en) * 2009-12-22 2011-06-30 旭化成エレクトロニクス株式会社 Oscillation device
JP2012243054A (en) * 2011-05-19 2012-12-10 Asahi Kasei Electronics Co Ltd Band gap reference circuit
JP2013038737A (en) * 2011-08-11 2013-02-21 Nippon Dempa Kogyo Co Ltd Temperature compensated crystal oscillator
WO2015141190A1 (en) * 2014-03-20 2015-09-24 日本電波工業株式会社 Voltage controlled oscillator
JP2021002735A (en) * 2019-06-21 2021-01-07 セイコーエプソン株式会社 Circuit device, oscillator, electronic device, and mobile body
CN115276565A (en) * 2022-09-29 2022-11-01 成都世源频控技术股份有限公司 High-stability meter-attached quartz crystal oscillator

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998056105A1 (en) * 1997-06-02 1998-12-10 Asahi Kasei Microsystems Co., Ltd. Approximate third-order function generator, temperature compensation quartz oscillation circuit made by using the same, and temperature compensation method
JPH1188052A (en) * 1997-07-10 1999-03-30 Citizen Watch Co Ltd Temperature compensating crystal oscillator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998056105A1 (en) * 1997-06-02 1998-12-10 Asahi Kasei Microsystems Co., Ltd. Approximate third-order function generator, temperature compensation quartz oscillation circuit made by using the same, and temperature compensation method
JPH1188052A (en) * 1997-07-10 1999-03-30 Citizen Watch Co Ltd Temperature compensating crystal oscillator

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010166438A (en) * 2009-01-16 2010-07-29 Epson Toyocom Corp Piezoelectric oscillator
WO2011077705A1 (en) * 2009-12-22 2011-06-30 旭化成エレクトロニクス株式会社 Oscillation device
JP5129394B2 (en) * 2009-12-22 2013-01-30 旭化成エレクトロニクス株式会社 Oscillator
US8629730B2 (en) 2009-12-22 2014-01-14 Asahi Kasei Microdevices Corporation Oscillator
JP2012243054A (en) * 2011-05-19 2012-12-10 Asahi Kasei Electronics Co Ltd Band gap reference circuit
JP2013038737A (en) * 2011-08-11 2013-02-21 Nippon Dempa Kogyo Co Ltd Temperature compensated crystal oscillator
WO2015141190A1 (en) * 2014-03-20 2015-09-24 日本電波工業株式会社 Voltage controlled oscillator
JPWO2015141190A1 (en) * 2014-03-20 2017-04-06 日本電波工業株式会社 Voltage controlled oscillator
US9762180B2 (en) 2014-03-20 2017-09-12 Nihon Dempa Kogyo Co., Ltd. Voltage controlled oscillator
JP2021002735A (en) * 2019-06-21 2021-01-07 セイコーエプソン株式会社 Circuit device, oscillator, electronic device, and mobile body
JP7367350B2 (en) 2019-06-21 2023-10-24 セイコーエプソン株式会社 Circuit devices, oscillators, electronic equipment and mobile objects
CN115276565A (en) * 2022-09-29 2022-11-01 成都世源频控技术股份有限公司 High-stability meter-attached quartz crystal oscillator

Also Published As

Publication number Publication date
JP4870894B2 (en) 2012-02-08

Similar Documents

Publication Publication Date Title
JP3350040B2 (en) Temperature compensated oscillator
US6788159B2 (en) Temperature compensated oscillator, adjusting method thereof, and integrated circuit for temperature compensated oscillator
JP5061857B2 (en) Piezoelectric oscillator
US7268636B2 (en) Voltage controlled oscillator
US6734747B1 (en) Piezoelectric oscillator
JP4870894B2 (en) Temperature compensated oscillator
JP2006109002A (en) Voltage-controlled oscillator
CN110011644B (en) Ring oscillator
JPH1188052A (en) Temperature compensating crystal oscillator
JP5034772B2 (en) Temperature compensated piezoelectric oscillator
JP5549714B2 (en) Circuit for oscillation
JPH06276020A (en) Temperature compensated crystal oscillator
JP2006222645A (en) Temperature-compensated oscillator
JPH09298422A (en) Tco circuit
JP4011198B2 (en) Temperature compensated crystal oscillator
JP4428124B2 (en) Temperature compensated oscillator
JP2010183366A (en) Temperature compensated oscillation circuit
JPH11251838A (en) Temperature compensating-type quartz oscillator
JP2009124530A (en) Piezoelectric oscillator
JP4440744B2 (en) Temperature compensated crystal oscillator
JP2006229665A (en) Temperature compensation piezo-electric oscillation circuit, and electronic equipment with the circuit arranged therein
JP3638543B2 (en) Temperature compensated crystal oscillator
JP2009141459A (en) Piezoelectric oscillator
JP2008252768A (en) Crystal oscillator
JP2009124215A (en) Voltage-controlled oscillator

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080827

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080827

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees