JP2003060142A - Sub-mount unit and its manufacturing method - Google Patents
Sub-mount unit and its manufacturing methodInfo
- Publication number
- JP2003060142A JP2003060142A JP2001246206A JP2001246206A JP2003060142A JP 2003060142 A JP2003060142 A JP 2003060142A JP 2001246206 A JP2001246206 A JP 2001246206A JP 2001246206 A JP2001246206 A JP 2001246206A JP 2003060142 A JP2003060142 A JP 2003060142A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thermal conductivity
- high thermal
- recess
- conductivity material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体チップを実
装するためのサブマウント装置およびその製造方法に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a submount device for mounting a semiconductor chip and its manufacturing method.
【０００２】[0002]
【従来の技術】近年、半導体産業において、移動体通信
および光通信などの情報通信、情報記録などの光情報記
録・再生のための様々な半導体デバイスが開発されてい
る。移動体通信では高周波動作および高電力変換効率な
どの特性が求められ、光通信および光情報記録では高速
化および大容量などの特性が求められている。これらの
要求に対し、半導体デバイスには過酷な環境下での動作
特性が要求されている。2. Description of the Related Art In recent years, various semiconductor devices have been developed in the semiconductor industry for information communication such as mobile communication and optical communication, and optical information recording / reproducing such as information recording. Characteristics such as high frequency operation and high power conversion efficiency are required for mobile communication, and characteristics such as high speed and large capacity are required for optical communication and optical information recording. In response to these requirements, semiconductor devices are required to have operating characteristics in a harsh environment.
【０００３】半導体デバイスにおいては、チップ素子か
ら発生する熱がデバイス特性を劣化させるという問題が
あるが、これが過酷な環境下での動作とあいまって、短
時間で劣化するなどの信頼性に関わる問題を発生させて
いる。例えば、チップ素子としてバイポーラデバイスを
用いた場合、チップ素子から発生した熱により素子温度
が上昇すると、エミッタ・ベースのオン電圧が低くなり
電流が増大し、更に発熱が増すという正帰還によって熱
暴走に陥りやすいという問題があった。そのため、半導
体デバイスにおいては、放熱特性の改善が求められてい
る。In a semiconductor device, there is a problem that heat generated from a chip element deteriorates device characteristics. However, this is a problem related to reliability such as deterioration in a short time together with operation in a harsh environment. Is being generated. For example, when a bipolar device is used as the chip element, if the element temperature rises due to the heat generated from the chip element, the on-voltage of the emitter / base decreases, the current increases, and further heat generation increases, causing thermal runaway. There was a problem that it was easy to fall. Therefore, in semiconductor devices, improvement of heat dissipation characteristics is required.
【０００４】半導体デバイスにおいては、チップ素子を
シリコンなどの基板上に実装させた構造が採用されるこ
とがある。このチップ素子が実装される基板は、サブマ
ウント装置と呼ばれる。図２は、従来のサブマウント装
置の構造を示す断面図である。このサブマウント装置に
おいては、基板１の裏面（チップ素子実装面とは反対の
面）に凹部が形成されており、チップ素子７は基板１表
面の前記凹部に対応する位置に実装される。この構造に
おいては、チップ素子下方の基板の厚みを薄くすること
により、放熱特性の改善を図ることができる。A semiconductor device may employ a structure in which a chip element is mounted on a substrate such as silicon. The substrate on which this chip element is mounted is called a submount device. FIG. 2 is a sectional view showing the structure of a conventional submount device. In this submount device, a recess is formed on the back surface of the substrate 1 (the surface opposite to the chip element mounting surface), and the chip element 7 is mounted at a position corresponding to the recess on the surface of the substrate 1. In this structure, the heat dissipation characteristics can be improved by reducing the thickness of the substrate below the chip element.
【０００５】図３は、従来のサブマウント装置の別の構
造を示す断面図である。このサブマウント装置において
は、基板１の裏面（チップ素子実装面とは反対の面）に
凹部が形成されており、この凹部内に高熱伝導率物質２
が充填されている。チップ素子７は、基板１表面の前記
凹部に対応する位置に実装される。この構造において
は、チップ素子下方の基板の厚みを薄くするとともに、
チップ素子下方に基板を介して高熱伝導率物質を配する
ことにより、放熱特性の改善を図ることができる。この
ような構造のサブマウント装置は、例えば、特開平９−
２６０５３９号公報に記載されている。FIG. 3 is a sectional view showing another structure of a conventional submount device. In this submount device, a concave portion is formed on the back surface of the substrate 1 (the surface opposite to the chip element mounting surface), and the high thermal conductivity material 2 is formed in the concave portion.
Is filled. The chip element 7 is mounted on the surface of the substrate 1 at a position corresponding to the recess. In this structure, the thickness of the substrate below the chip element is reduced and
By disposing the high thermal conductivity material below the chip element through the substrate, the heat dissipation characteristics can be improved. A submount device having such a structure is disclosed in, for example, Japanese Patent Laid-Open No. 9-
It is described in Japanese Patent No. 260539.
【０００６】[0006]
【発明が解決しようとする課題】前述したように、近
年、半導体デバイスに対して過酷な環境下での動作特性
が要求されていることから、サブマウント装置に対して
も更なる放熱特性の改善が求められている。従来のサブ
マウント装置において放熱特性の更なる改善を図る方法
としては、チップ素子下方の基板の厚みを薄くする、す
なわち基板裏面に形成される凹部を深くするという方法
が考えられる。しかしながら、基板裏面の凹部を深くす
ると、基板の反りやクラックが発生しやすくなり、サブ
マウント装置の製造過程におけるハンドリング性が低下
したり、基板の破損が起こるなどの問題が発生する。そ
のため、基板裏面の凹部を深く形成するには限界があ
り、その結果、十分な放熱特性を得ることが困難であっ
た。As described above, in recent years, semiconductor devices have been required to have operating characteristics under harsh environments, so that the heat dissipation characteristics of the submount apparatus are further improved. Is required. As a method of further improving the heat dissipation characteristic in the conventional submount device, a method of reducing the thickness of the substrate below the chip element, that is, deepening the recess formed on the back surface of the substrate can be considered. However, when the concave portion on the back surface of the substrate is deepened, the substrate is likely to be warped or cracked, which causes problems such as deterioration in handling property in the manufacturing process of the submount device and damage to the substrate. Therefore, there is a limit to deeply form the concave portion on the back surface of the substrate, and as a result, it is difficult to obtain sufficient heat dissipation characteristics.
【０００７】本発明は、放熱特性に優れたサブマウント
装置およびその製造方法を提供することを目的とする。It is an object of the present invention to provide a submount device having excellent heat dissipation characteristics and a method for manufacturing the submount device.
【０００８】[0008]
【課題を解決するための手段】前記目的を達成するた
め、本発明のサブマウント装置は、チップ素子を実装す
るためのサブマウント装置であって、基板の前記チップ
素子が実装される面に凹部が形成され、前記凹部内に前
記基板よりも熱伝導率の高い高熱伝導率物質が充填され
ており、前記チップ素子が実装されたときに、前記チッ
プ素子が前記高熱伝導率物質の上方に位置するように構
成されていることを特徴とする。In order to achieve the above object, a submount device of the present invention is a submount device for mounting a chip element, wherein a recess is formed on a surface of a substrate on which the chip element is mounted. Is formed, the high thermal conductivity material having a higher thermal conductivity than the substrate is filled in the recess, and when the chip element is mounted, the chip element is located above the high thermal conductivity material. It is characterized in that it is configured to.
【０００９】このようなサブマウント装置においては、
チップ素子の直下に、基板を介することなく、ヒートシ
ンクとして機能する高熱伝導率物質が配置される。その
ため、チップ素子からの発熱を効率よく放熱することが
可能となり、半導体デバイスの信頼性を向上させること
ができる。In such a submount device,
Immediately below the chip element, a high thermal conductivity material that functions as a heat sink is arranged without a substrate. Therefore, the heat generated from the chip element can be efficiently dissipated, and the reliability of the semiconductor device can be improved.
【００１０】前記サブマウント装置においては、基板の
凹部形成面が、前記凹部に高熱伝導率物質が充填される
ことにより平坦化されていることが好ましい。In the submount device, it is preferable that the recess forming surface of the substrate is flattened by filling the recess with a material having a high thermal conductivity.
【００１１】また、前記サブマウント装置においては、
基板の凹部形成面に、高熱伝導率物質を被覆するよう
に、電極が形成されていることが好ましい。In the submount device,
It is preferable that an electrode is formed on the surface of the substrate on which the recess is formed so as to cover the high thermal conductivity substance.
【００１２】また、前記サブマウント装置においては、
基板がシリコン半導体であることが好ましい。また、高
熱伝導率物質としては、銀、銅、アルミニウム、金、ダ
イヤモンド、窒化ボロン、炭化シリコンおよび窒化アル
ミニウムからなる群より選択される少なくとも１種を用
いることが好ましい。In the submount device,
The substrate is preferably a silicon semiconductor. As the high thermal conductivity material, it is preferable to use at least one selected from the group consisting of silver, copper, aluminum, gold, diamond, boron nitride, silicon carbide and aluminum nitride.
【００１３】前記目的を達成するため、本発明のサブマ
ウント装置の製造方法は、チップ素子を実装するための
サブマウント装置の製造方法であって、基板の前記チッ
プ素子が実装される面に凹部を形成する工程と、前記凹
部内に前記基板よりも熱伝導率の高い高熱伝導率物質を
充填する工程とを含み、前記高熱伝導率物質が、前記基
板に前記チップ素子が実装されたときに前記チップ素子
が前記高熱伝導率物質の上方に位置するように、前記凹
部内に充填されることを特徴とする。このような製造方
法によれば、本発明のサブマウント装置を製造すること
ができる。In order to achieve the above object, a method of manufacturing a submount device of the present invention is a method of manufacturing a submount device for mounting a chip element, wherein a recess is formed on a surface of the substrate on which the chip element is mounted. And a step of filling the recess with a high thermal conductivity material having a higher thermal conductivity than the substrate, the high thermal conductivity material, when the chip element is mounted on the substrate. The chip element is filled in the recess so as to be located above the high thermal conductivity material. According to such a manufacturing method, the submount device of the present invention can be manufactured.
【００１４】前記製造方法においては、高熱伝導率物質
を充填する工程の後に、基板を研磨する工程を含むこと
が好ましい。この場合、高熱伝導率物質が基板の凹部に
充填されることにより、研磨工程において、基板の凹部
にかかる局部的な加重を軽減し、基板の破損を抑制する
ことができる。The manufacturing method preferably includes a step of polishing the substrate after the step of filling the high thermal conductivity material. In this case, by filling the concave portion of the substrate with the high thermal conductivity material, it is possible to reduce the local load applied to the concave portion of the substrate in the polishing step and suppress the damage of the substrate.
【００１５】また、前記製造方法においては、基板表面
に凹部を形成する工程が、エッチングによって実施され
ることが好ましい。In the above manufacturing method, it is preferable that the step of forming the concave portion on the surface of the substrate is performed by etching.
【００１６】また、前記製造方法においては、高熱伝導
率物質を充填する工程が、メッキ法または化学気相合成
法によって実施されることが好ましい。Further, in the above manufacturing method, it is preferable that the step of filling the high thermal conductivity material is carried out by a plating method or a chemical vapor deposition method.
【００１７】また、前記製造方法においては、基板の凹
部形成面を、前記凹部に高熱伝導率物質を充填すること
により平坦化することが好ましい。Further, in the above manufacturing method, it is preferable that the recess forming surface of the substrate is flattened by filling the recess with a high thermal conductivity material.
【００１８】また、前記製造方法においては、高熱伝導
率物質を充填する工程の後、基板の凹部形成面に、高熱
伝導率物質を被覆するように、電極を形成する工程を含
むことが好ましい。Further, it is preferable that the manufacturing method includes a step of forming an electrode so as to cover the recess forming surface of the substrate with the high thermal conductivity material after the step of filling the high thermal conductivity material.
【００１９】[0019]
【発明の実施の形態】図１は、本発明のサブマウント装
置の一例を示す断面図である。なお、本図は、サブマウ
ント装置にチップ素子が実装された状態を示すものであ
る。FIG. 1 is a sectional view showing an example of a submount device of the present invention. This figure shows a state in which the chip element is mounted on the submount device.
【００２０】このサブマウント装置においては、基板１
の表面に凹部が形成されており、この凹部に高熱伝導率
物質２が充填されている。また、基板１の凹部形成面
は、図１に示すように、この凹部に高熱伝導率物質２が
充填されることにより、平坦化されていることが好まし
い。In this submount device, the substrate 1
A concave portion is formed on the surface of, and the high thermal conductivity substance 2 is filled in the concave portion. Further, it is preferable that the recess forming surface of the substrate 1 is flattened by filling the recess with the high thermal conductivity material 2 as shown in FIG.
【００２１】基板１としては、例えば、シリコン基板な
どを使用することができる。また、その厚みは、例えば
１００〜１０００μｍ、好ましくは１２０〜３００μｍ
である。また、凹部の深さは、例えば５〜９９０μｍ、
好ましくは５〜１００μｍである。また、凹部の内壁面
には、例えば、絶縁膜４、導電膜３などの膜が形成され
ていてもよい。絶縁膜４としては、例えば、シリコン酸
化膜、シリコン窒化膜などを使用することができる。ま
た、導電膜３としては、特に限定するものではないが、
例えば、金、チタン、クロム、モリブデンなどを使用す
ることができる。As the substrate 1, for example, a silicon substrate or the like can be used. The thickness is, for example, 100 to 1000 μm, preferably 120 to 300 μm.
Is. The depth of the recess is, for example, 5 to 990 μm,
It is preferably 5 to 100 μm. In addition, a film such as the insulating film 4 and the conductive film 3 may be formed on the inner wall surface of the recess. As the insulating film 4, for example, a silicon oxide film, a silicon nitride film or the like can be used. The conductive film 3 is not particularly limited,
For example, gold, titanium, chromium, molybdenum, etc. can be used.
【００２２】高熱伝導率物質２としては、基板１よりも
熱伝導率の高い物質が使用される。また、高熱伝導率物
質２は、基板１と同程度の熱膨張係数を有することが好
ましい。基板にかかる応力を緩和することができるから
である。高熱伝導率物質２の具体例としては、銀、銅、
アルミニウム、金、ダイヤモンド、窒化ボロン、炭化シ
リコンおよび窒化アルミニウムなどが挙げられ、これら
のなかでも、金、銅を使用することが特に好ましい。As the high thermal conductivity material 2, a material having a higher thermal conductivity than the substrate 1 is used. Further, the high thermal conductivity material 2 preferably has a thermal expansion coefficient similar to that of the substrate 1. This is because the stress applied to the substrate can be relaxed. Specific examples of the high thermal conductivity material 2 include silver, copper,
Examples thereof include aluminum, gold, diamond, boron nitride, silicon carbide and aluminum nitride, and of these, it is particularly preferable to use gold or copper.
【００２３】基板１の凹部形成面には電極５が形成され
ている。電極５としては、例えば、金、チタン、銅、ク
ロム、モリブデンなどを使用することができる。また、
この電極５は、凹部に充填された高熱伝導率物質２を被
覆していることが好ましい。An electrode 5 is formed on the recessed surface of the substrate 1. As the electrode 5, for example, gold, titanium, copper, chromium, molybdenum, or the like can be used. Also,
This electrode 5 preferably covers the high thermal conductivity substance 2 with which the recess is filled.
【００２４】上記サブマウント装置にチップ素子７が実
装されることにより、半導体装置が作製される。このと
き、チップ素子７は、基板１の凹部形成面上に、高熱伝
導率物質２の上方に位置するように実装される。チップ
素子７の実装は、例えば、チップ素子の電極とサブマウ
ント装置の電極５とを半田６を介して電気的に接続する
ことにより実施される。A semiconductor device is manufactured by mounting the chip element 7 on the submount device. At this time, the chip element 7 is mounted on the recessed surface of the substrate 1 so as to be located above the high thermal conductivity material 2. The chip element 7 is mounted, for example, by electrically connecting the electrode of the chip element and the electrode 5 of the submount device via the solder 6.
【００２５】次に、上記サブマウント装置の製造方法に
ついて説明する。Next, a method of manufacturing the submount device will be described.
【００２６】まず、基板表面に凹部を形成する。凹部の
形成は、例えば、フォトリソグラフィーおよびエッチン
グにより実施することができる。この場合、基板のエッ
チングには、異方性エッチングを用いることが好まし
い。First, a recess is formed on the surface of the substrate. The formation of the recess can be performed by, for example, photolithography and etching. In this case, anisotropic etching is preferably used for etching the substrate.
【００２７】凹部内部に高熱伝導率物質を被着させる。
高熱伝導率物質として金属を使用する場合、この工程
は、例えば、メッキ法などにより実施することができ
る。メッキ法を採用する場合は、予め凹部の内壁面に絶
縁膜を介して導電膜を形成する必要がある。絶縁膜の形
成方法としては、例えば、熱酸化法などを採用すること
ができ、導電膜の形成方法としては、例えば、蒸着法な
どを採用することができる。高熱伝導率物質として非金
属を使用する場合は、例えば、化学気相成長法（ＣＶＤ
法）を採用することができる。また、いずれの方法を採
用する場合においても、高熱伝導率物質が凹部内にのみ
形成されるように、予め凹部以外の領域にマスクを形成
してもよい。高熱伝導率物質の被着は、凹部内に形成さ
れた高熱伝導率物質の表面が基板表面と同等か、また
は、基板表面よりも突出するように実施される。更に、
高熱伝導率物質を被着させた後、基板表面から突出した
高熱伝導率物質を研磨し、基板表面を平坦化させること
が好ましい。A high thermal conductivity material is deposited inside the recess.
When a metal is used as the high thermal conductivity material, this step can be performed by, for example, a plating method. When the plating method is adopted, it is necessary to previously form a conductive film on the inner wall surface of the recess via an insulating film. As a method of forming the insulating film, for example, a thermal oxidation method or the like can be adopted, and as a method of forming the conductive film, an evaporation method or the like can be adopted. When a non-metal is used as the high thermal conductivity material, for example, chemical vapor deposition (CVD) is used.
Law) can be adopted. In any method, a mask may be previously formed in a region other than the recess so that the high thermal conductivity material is formed only in the recess. The deposition of the high thermal conductivity material is performed such that the surface of the high thermal conductivity material formed in the recess is equal to or more than the surface of the substrate. Furthermore,
After depositing the high thermal conductivity substance, it is preferable to polish the high thermal conductivity substance protruding from the substrate surface to flatten the substrate surface.
【００２８】必要に応じて、基板の凹部形成面とは反対
の面を研磨する。このとき、基板の凹部には既に高熱伝
導率物質が充填されているため、研磨によって基板の凹
部にかかる局部的な加重は軽減され、基板の破損を抑制
することができる。If necessary, the surface of the substrate opposite to the recessed surface is polished. At this time, since the concave portion of the substrate is already filled with the high thermal conductivity substance, the local load applied to the concave portion of the substrate by polishing is reduced, and the damage of the substrate can be suppressed.
【００２９】続いて、基板の凹部形成面に電極を形成す
る。電極の形成は、例えば、蒸着法により導電膜を形成
し、これをフォトリソグラフィーおよびエッチングによ
りパターニングすることによって実施することができ
る。このとき、フォトリソグラフィーのレジスト形成お
よび露光を実施するため、基板が塗布機や露光機などに
搬送されるが、基板の凹部に既に高熱伝導率物質が充填
されているため、搬送時のハンドリング不良を抑制する
ことができる。Subsequently, an electrode is formed on the surface of the substrate on which the recess is formed. The electrodes can be formed, for example, by forming a conductive film by a vapor deposition method and patterning the conductive film by photolithography and etching. At this time, the substrate is transferred to a coating machine or an exposure machine in order to perform resist formation and exposure of photolithography. However, since the concave part of the substrate is already filled with the high thermal conductivity substance, handling failure during transfer is caused. Can be suppressed.
【００３０】[0030]
【実施例】（実施例１）図１と同様の構造を有するサブ
マウント装置を作製した。本実施例においては、基板と
して厚さ５００μｍの４インチ（１００）シリコンウェ
ハを用い、このウェハ内に約４０００個のチップを形成
した。なお、各チップサイズは１．０ｍｍ×１．０ｍｍ
とした。EXAMPLES Example 1 A submount device having a structure similar to that shown in FIG. 1 was produced. In this example, a 500-μm thick 4-inch (100) silicon wafer was used as a substrate, and about 4000 chips were formed in this wafer. The size of each chip is 1.0mm x 1.0mm
And
【００３１】まず、基板をＲＣＡ洗浄した後、熱酸化に
より基板全面に９００ｎｍ厚のシリコン酸化膜を形成し
た。続いて、基板表面（チップ素子が実装される面）
に、各チップ内に５００×７００μｍのシリコンエッチ
ング用パターン（凹部のパターン）を有するレジストを
形成し、これをマスクとして、基板表面のシリコン酸化
膜をエッチングした。レジストとしては東京応化製「Ｏ
ＦＰＲ−８６００（商品名）」、３３ｍＰａ・ｓを使用
し、その塗布厚は約１．２μｍとした。また、シリコン
酸化膜のエッチングは、バッファーフッ酸（ＨＦ：ＮＨ
4Ｆ＝１：５（体積比）の水溶液）を用いて行った。ア
ッシングによりレジストを除去した後、２０％ＫＯＨ水
溶液を用いて、シリコンの異方性エッチングを行い、基
板表面に凹部を形成した。凹部の深さは約５０μｍとし
た。First, after cleaning the substrate by RCA, a 900 nm thick silicon oxide film was formed on the entire surface of the substrate by thermal oxidation. Next, the substrate surface (the surface on which the chip element is mounted)
Then, a resist having a 500 × 700 μm silicon etching pattern (concave pattern) was formed in each chip, and the silicon oxide film on the substrate surface was etched using this as a mask. As a resist, "O" made by Tokyo Ohka
FPR-8600 (trade name) ", 33 mPa · s was used, and the coating thickness was about 1.2 μm. In addition, the etching of the silicon oxide film is performed using buffer hydrofluoric acid (HF: NH
4 F = 1: 5 (volume ratio) aqueous solution). After removing the resist by ashing, anisotropic etching of silicon was performed using a 20% KOH aqueous solution to form a recess on the substrate surface. The depth of the recess was about 50 μm.
【００３２】その後、バッファーフッ酸により、残存す
るシリコン酸化膜を除去した後、熱酸化により基板全面
に７００ｎｍ厚のシリコン酸化膜を形成した。次に、基
板表面の酸化膜上にＡｕ／Ｔｉ電極材料を真空蒸着法に
より形成した。電極材料の厚みは、それぞれ、Ｔｉを３
００ｎｍとし、Ａｕを５００ｎｍとした。After that, the remaining silicon oxide film was removed with buffer hydrofluoric acid, and then a 700 nm-thick silicon oxide film was formed on the entire surface of the substrate by thermal oxidation. Next, an Au / Ti electrode material was formed on the oxide film on the surface of the substrate by a vacuum deposition method. The thickness of the electrode material is 3 for Ti, respectively.
00 nm and Au was 500 nm.
【００３３】次に、基板表面の凹部内に銅を充填した。
この工程は、基板の凹部以外の領域にレジストによるマ
スクを形成した後、銅メッキを施すことにより実施し
た。レジストとしては、東京応化製「ＰＭＥＲ Ｐ−Ｌ
Ａ９００ＰＭ（商品名）」を使用した。このとき、塗布
機および露光機での搬送時における吸着エラーは発生し
なかった。Next, copper was filled in the recesses on the surface of the substrate.
This step was carried out by forming a resist mask in a region other than the concave portion of the substrate and then performing copper plating. As a resist, "PMER PL-L" manufactured by Tokyo Ohka
A900PM (trade name) "was used. At this time, no suction error occurred during transport by the coating machine and the exposure machine.
【００３４】この後、シリコン基板表面よりも突出した
銅メッキを削り取ること、および、放熱性をよくするた
めに基板を薄くすることを目的として、基板の表面およ
び裏面を研磨した。基板表面（凹部形成面）の研磨は、
基板表面から突出した銅メッキが電極表面と面位置にな
るまでとし、基板裏面の研磨は、基板厚みが約１５０μ
ｍになるまでとした。After that, the front surface and the back surface of the substrate were polished for the purpose of scraping off the copper plating protruding from the surface of the silicon substrate and thinning the substrate to improve heat dissipation. Polishing of the substrate surface (recess formation surface)
Until the copper plating protruding from the substrate surface reaches the surface position of the electrode surface, the back surface of the substrate is polished to a thickness of about 150μ.
Until it reached m.
【００３５】続いて、基板表面にＡｕ／Ｔｉ電極を真空
蒸着法により形成した。電極材料の厚みは、それぞれ、
Ｔｉを３００ｎｍとし、Ａｕを５００ｎｍとした。更
に、レジストによるマスクを形成した後、半田メッキを
施し、基板の凹部上に位置する電極表面に半田を形成し
た。半田は、Ｓｎ：Ｐｂ＝６：４（重量比）の組成比で
あり、２００×２００μｍ、厚みは約５μｍとした。Subsequently, an Au / Ti electrode was formed on the surface of the substrate by a vacuum evaporation method. The thickness of the electrode material is
Ti was set to 300 nm and Au was set to 500 nm. Further, after forming a resist mask, solder plating was performed to form solder on the electrode surface located on the concave portion of the substrate. The solder had a composition ratio of Sn: Pb = 6: 4 (weight ratio), was 200 × 200 μm, and had a thickness of about 5 μm.
【００３６】次に、レジストによるマスクを形成した
後、基板表面に形成された電極材料（Ａｕ／Ｔｉ／Ａｕ
／Ｔｉ）をエッチングし、サブマウント装置を得た。レ
ジストとしては、東京応化製「ＰＭＥＲ Ｐ−ＬＡ９０
０ＰＭ（商品名）」を使用した。このとき、塗布機およ
び露光機での搬送時における吸着エラーは発生しなかっ
た。また、ＡｕおよびＴｉのエッチングは、それぞれ、
ヨード液および沸酸をエッチング液として用いて行っ
た。Next, after forming a resist mask, the electrode material (Au / Ti / Au) formed on the substrate surface is formed.
/ Ti) was etched to obtain a submount device. As a resist, "PMER P-LA90" manufactured by Tokyo Ohka
0 PM (trade name) "was used. At this time, no suction error occurred during transport by the coating machine and the exposure machine. Further, the etching of Au and Ti is
Iodine and hydrofluoric acid were used as etching solutions.
【００３７】（実施例２）基板の凹部内に充填する高熱
伝導率物質として、銅に代えて、銀を使用したこと以外
は、実施例１と同様にして、サブマウント装置を作製し
た。本実施例においても、レジストの形成工程および露
光工程において、塗布機や露光機での搬送時における吸
着エラーは発生しなかった。Example 2 A submount device was produced in the same manner as in Example 1 except that silver was used instead of copper as the high thermal conductivity substance to be filled in the recess of the substrate. Also in this example, in the resist forming step and the exposing step, no adsorption error occurred during the transportation by the coating machine or the exposing machine.
【００３８】（実施例３）実施例１と同様にして、シリ
コン酸化膜をマスクとして基板をエッチングし、基板表
面に凹部を形成した。その後、バッファーフッ酸によ
り、残存するシリコン酸化膜を除去した後、熱酸化によ
り基板全面に７００ｎｍ厚のシリコン酸化膜を形成し
た。Example 3 In the same manner as in Example 1, the substrate was etched using the silicon oxide film as a mask to form a recess on the surface of the substrate. After that, the remaining silicon oxide film was removed with buffer hydrofluoric acid, and then a 700 nm-thick silicon oxide film was formed on the entire surface of the substrate by thermal oxidation.
【００３９】次に、基板表面の凹部内に炭化シリコンを
充填した。この工程は、炭素源としてプロパン（Ｃ
3Ｈ8）、珪素源としてシラン（ＳｉＨ4）、キャリアガ
スとして水素（Ｈ2）を用いて、ＣＶＤ法により実施し
た。まず、基板を縦型ＣＶＤ装置内に配置し、装置内に
減圧下（１．３３×１０4Ｐａ）の水素雰囲気にプロパ
ン（１０ｃｃ／ｍｉｎ）を導入した状態でＲＦコイルに
高周波を印加し、基板温度を１１００℃で３０分間保持
した後、シランを１０ｃｃ／ｍｉｎの割合で導入し、基
板の凹部を十分埋め合わせるだけの炭化シリコンを堆積
させた。その後、反応性イオンエッチング（ＲＩＥ）に
より、基板表面から突出した炭化シリコンを除去し、基
板表面を平坦化した。Next, silicon carbide was filled in the recesses on the surface of the substrate. This process uses propane (C
3 H 8 ), silane (SiH 4 ) as a silicon source, and hydrogen (H 2 ) as a carrier gas. First, the substrate was placed in a vertical CVD apparatus, and high frequency was applied to the RF coil in a state where propane (10 cc / min) was introduced into a hydrogen atmosphere under reduced pressure (1.33 × 10 4 Pa) in the apparatus, After holding the substrate temperature at 1100 ° C. for 30 minutes, silane was introduced at a rate of 10 cc / min to deposit silicon carbide enough to completely fill the concave portions of the substrate. After that, the silicon carbide protruding from the substrate surface was removed by reactive ion etching (RIE) to flatten the substrate surface.
【００４０】続いて、基板表面に電極材料および半田を
形成した後、基板表面に形成された電極材料をエッチン
グし、サブマウント装置を得た。なお、この工程は、実
施例１と実質的に同様の操作により実施した。本実施例
においても、レジストの形成工程および露光工程におい
て、塗布機や露光機での搬送時における吸着エラーは発
生しなかった。Then, after forming an electrode material and solder on the surface of the substrate, the electrode material formed on the surface of the substrate was etched to obtain a submount device. Note that this step was performed by substantially the same operation as in Example 1. Also in this example, in the resist forming step and the exposing step, no adsorption error occurred during the transportation by the coating machine or the exposing machine.
【００４１】（比較例１）図２と同様の構造を有するサ
ブマウント装置を作製した。まず、基板をＲＣＡ洗浄し
た後、熱酸化により基板全面に９００ｎｍ厚のシリコン
酸化膜を形成した。基板としては、実施例１と同様のシ
リコンウェハを使用した。続いて、基板裏面（チップ素
子が実装される面とは反対の面）にシリコンエッチング
用パターン（凹部のパターン）を有するレジストを形成
し、これをマスクとして、基板裏面のシリコン酸化膜を
エッチングした。アッシングによりレジストを除去した
後、シリコンの異方性エッチングを行い、基板裏面に凹
部を形成した。なお、レジストおよびエッチング液は、
実施例１と同様のものを使用した。Comparative Example 1 A submount device having a structure similar to that shown in FIG. 2 was produced. First, after cleaning the substrate by RCA, a 900 nm thick silicon oxide film was formed on the entire surface of the substrate by thermal oxidation. The same silicon wafer as in Example 1 was used as the substrate. Subsequently, a resist having a silicon etching pattern (a concave pattern) was formed on the back surface of the substrate (the surface opposite to the surface on which the chip element is mounted), and the silicon oxide film on the back surface of the substrate was etched using this as a mask. . After removing the resist by ashing, anisotropic etching of silicon was performed to form a recess on the back surface of the substrate. The resist and etching solution are
The same one as in Example 1 was used.
【００４２】ここで、基板のエッチングは、十分な放熱
性を実現するため、凹部における基板の厚みが１００μ
ｍ程度となるまでエッチングする必要がある。そのた
め、エッチングの深さ、すなわち凹部の深さは４００μ
ｍとする必要があった。そのため、比較例１における基
板のエッチングは、実施例１における基板のエッチング
よりも長時間を要した。加えて、比較例１においては、
基板を深くエッチングするため、基板の反りが実施例１
に比べて大きかった。Here, in order to realize sufficient heat dissipation in the etching of the substrate, the thickness of the substrate in the recess is 100 μm.
It is necessary to etch until it reaches about m. Therefore, the etching depth, that is, the depth of the recess is 400μ.
had to be m. Therefore, the etching of the substrate in Comparative Example 1 took a longer time than the etching of the substrate in Example 1. In addition, in Comparative Example 1,
Since the substrate is deeply etched, the warp of the substrate is caused in the first embodiment.
It was bigger than
【００４３】その後、実施例１と同様に、残存するシリ
コン酸化膜を除去し、改めて基板全面にシリコン酸化膜
を形成した。その後、基板表面にＡｕ／Ｔｉ電極を真空
蒸着法により形成した。電極材料の厚みは、それぞれ、
Ｔｉを３００ｎｍとし、Ａｕを５００ｎｍとした。続い
て、レジストによるマスクを形成した後、半田メッキを
施し、電極表面に半田を形成した。半田の組成およびサ
イズは、実施例１と同様とした。このとき、比較例１で
はウェハ裏面に凹部が形成されているため、実施例１に
比べて、塗布機や露光機での搬送時における吸着エラー
が多く発生した。After that, as in Example 1, the remaining silicon oxide film was removed, and a silicon oxide film was formed over the entire surface of the substrate. Then, an Au / Ti electrode was formed on the surface of the substrate by a vacuum evaporation method. The thickness of the electrode material is
Ti was set to 300 nm and Au was set to 500 nm. Subsequently, after forming a mask of resist, solder plating was performed to form solder on the electrode surface. The composition and size of the solder were the same as in Example 1. At this time, in Comparative Example 1, since the concave portion was formed on the back surface of the wafer, more suction errors occurred during conveyance by the coating machine or the exposure machine than in Example 1.
【００４４】次に、レジストによるマスクを形成した
後、基板表面に形成された電極材料（Ａｕ／Ｔｉ）をエ
ッチングし、サブマウント装置を得た（比較例１−
１）。なお、レジストおよびエッチング液としては、実
施例１と同様のものを使用した。このとき、比較例１で
はウェハ裏面に凹部が形成されているため、実施例１に
比べて、塗布機や露光機での搬送時における吸着エラー
が多く発生した。Next, after forming a resist mask, the electrode material (Au / Ti) formed on the substrate surface was etched to obtain a submount device (Comparative Example 1-
1). The same resist and etching solution as in Example 1 were used. At this time, in Comparative Example 1, since the concave portion was formed on the back surface of the wafer, more suction errors occurred during conveyance by the coating machine or the exposure machine than in Example 1.
【００４５】また、基板を洗浄し、熱酸化によりシリコ
ン酸化膜を形成した後、基板を薄くするために基板裏面
を研磨する工程を加えたこと以外は上記と同様にして、
サブマウント装置を作製した（比較例１−２）。この場
合、基板裏面をエッチングして凹部を形成する工程にお
いて基板割れが発生しやすかった。Also, except that a step of cleaning the substrate and forming a silicon oxide film by thermal oxidation, and then polishing the back surface of the substrate to thin the substrate is performed in the same manner as described above.
A submount device was produced (Comparative Example 1-2). In this case, substrate cracking was likely to occur in the step of etching the back surface of the substrate to form the recesses.
【００４６】また、基板裏面に凹部を形成し、基板表面
にＡｕ／Ｔｉ電極を形成した後、基板を薄くするために
基板裏面を研磨する工程を加えたこと以外は上記と同様
にして、サブマウント装置を作製した（比較例１−
３）。この場合、凹部形成の際に基板が深くエッチング
されたことにより、研磨工程においてウェハクラックが
頻発した。Further, except that a step of polishing the back surface of the substrate to thin the substrate is added after forming a recess on the back surface of the substrate and forming an Au / Ti electrode on the front surface of the substrate, A mount device was produced (Comparative Example 1-
3). In this case, since the substrate was deeply etched when forming the recess, wafer cracks frequently occurred in the polishing process.
【００４７】（比較例２）図３と同様の構造を有するサ
ブマウント装置を作製した。まず、シリコン酸化膜をマ
スクとして基板をエッチングし、基板裏面に凹部を形成
した。続いて、残存するシリコン酸化膜を除去した後、
改めて基板全面にシリコン酸化膜を形成した。その後、
基板表面にＡｕ／Ｔｉ電極を形成した。なお、ここまで
の工程は、比較例１と同様とした。(Comparative Example 2) A submount device having the same structure as that shown in FIG. 3 was produced. First, the substrate was etched using the silicon oxide film as a mask to form a recess on the back surface of the substrate. Then, after removing the remaining silicon oxide film,
A silicon oxide film was formed again on the entire surface of the substrate. afterwards,
An Au / Ti electrode was formed on the surface of the substrate. The steps up to this point were the same as in Comparative Example 1.
【００４８】次に、基板裏面の凹部内に銅を充填した。
この工程は、この工程は、基板の凹部以外の領域にレジ
ストによるマスクを形成した後、銅メッキを施すことに
より実施した。レジストとしては、実施例１の凹部充填
工程と同様のものを使用した。その後、基板を薄くする
とともに、シリコン基板裏面よりも突出した銅メッキを
削り取ることを目的として、基板裏面を研磨した。この
研磨は、基板厚みが約１５０μｍになるまでとした。Next, copper was filled in the recesses on the back surface of the substrate.
This step was performed by forming a mask of resist in a region other than the concave portion of the substrate and then performing copper plating. As the resist, the same resist used in the recess filling step of Example 1 was used. Then, the back surface of the substrate was polished for the purpose of thinning the board and scraping off the copper plating protruding from the back surface of the silicon substrate. This polishing was performed until the substrate thickness became about 150 μm.
【００４９】この研磨工程においては、シリコン（基
板）と銅との研磨に対する削れ具合が異なるために、銅
メッキが剥離したり、基板に形成された凹部にクラック
が発生して基板が破損するなどの不具合が発生しやすか
った。In this polishing step, since the degree of abrasion between silicon (substrate) and copper is different for polishing, the copper plating is peeled off, cracks are generated in the recesses formed in the substrate, and the substrate is damaged. Was likely to occur.
【００５０】続いて、基板表面にレジストによるマスク
を形成した後、半田メッキを施し、電極表面に半田を形
成した。半田の組成およびサイズは、実施例１と同様と
した。更に、レジストによるマスクを形成した後、基板
表面に形成された電極材料（Ａｕ／Ｔｉ）をエッチング
し、サブマウント装置を得た。なお、レジストおよびエ
ッチング液としては、実施例１と同様のものを使用し
た。Subsequently, after forming a resist mask on the substrate surface, solder plating was performed to form solder on the electrode surface. The composition and size of the solder were the same as in Example 1. Further, after forming a resist mask, the electrode material (Au / Ti) formed on the substrate surface was etched to obtain a submount device. The same resist and etching solution as in Example 1 were used.
【００５１】上記実施例１および比較例１−１のサブマ
ウント装置を用いて、その基板表面に形成された半田上
にレーザーチップを実装し、ＣＡＮタイプのレーザ装置
を作製した。得られたレーザ装置について、加速劣化試
験を実施した。結果を図４に示す。なお、試験は、８０
℃の温度条件下で光出力を６ｍＷとしてレーザ装置を動
作させ、時間に対するレーザ装置の動作電流の変化量
（ΔＩop）を評価することにより行った。Using the submount device of Example 1 and Comparative Example 1-1, a laser chip was mounted on the solder formed on the surface of the substrate to manufacture a CAN type laser device. An accelerated deterioration test was performed on the obtained laser device. The results are shown in Fig. 4. The test is 80
It was performed by operating the laser device with a light output of 6 mW under a temperature condition of ° C and evaluating the amount of change (ΔIop) in the operating current of the laser device with respect to time.
【００５２】評価の結果、図４に示すように、実施例１
のサブマウント装置を用いたレーザ装置は、比較例１−
１のサブマウント装置を用いたものに比べて、長時間に
渡って安定した特性を得られることが確認できた。ま
た、上記と同様にして、他の実施例および比較例で作製
されたサブマウント装置を用いてレーザ装置を作製し、
加速劣化試験を実施したところ、いずれの実施例におい
ても、比較例に比べて、長時間に渡って安定した特性を
得られることが確認できた。これは、実施例のサブマウ
ント装置を用いた場合、レーザチップの直下にヒートシ
ンクとして機能する銅または炭化シリコンが存在するた
め、レーザチップから発せられる熱が効率良く放熱され
るからであると考えられる。As a result of the evaluation, as shown in FIG.
The laser device using the submount device of Comparative Example 1
It was confirmed that stable characteristics could be obtained over a long period of time as compared with the case where the submount device No. 1 was used. Further, in the same manner as above, a laser device is manufactured using the submount devices manufactured in other examples and comparative examples,
When an accelerated deterioration test was carried out, it was confirmed that, in any of the examples, stable characteristics could be obtained over a long period of time as compared with the comparative example. This is considered to be because when the submount device of the embodiment is used, copper or silicon carbide that functions as a heat sink exists immediately below the laser chip, and thus the heat generated from the laser chip is efficiently radiated. .
【００５３】[0053]
【発明の効果】以上説明したように、本発明のサブマウ
ント装置によれば、基板のチップ素子が実装される面に
凹部が形成され、前記凹部内に前記基板よりも熱伝導率
の高い高熱伝導率物質が充填されており、前記チップ素
子が実装されたときに、前記チップ素子が前記高熱伝導
率物質の上方に位置するように構成されているため、前
記チップ素子からの発熱を効率よく放熱することが可能
となり、半導体デバイスの信頼性を向上させることがで
きる。As described above, according to the submount device of the present invention, the concave portion is formed on the surface of the substrate on which the chip element is mounted, and the high thermal conductivity higher than that of the substrate is provided in the concave portion. Since the chip element is filled with a conductive material and is configured to be located above the high thermal conductivity material when the chip element is mounted, the chip element can efficiently generate heat. It is possible to radiate heat, and the reliability of the semiconductor device can be improved.
【図１】 本発明に係るサブマウント装置の構造の一例
を示す断面図。FIG. 1 is a cross-sectional view showing an example of the structure of a submount device according to the present invention.
【図２】 従来のサブマウント装置の構造を示す断面
図。FIG. 2 is a sectional view showing the structure of a conventional submount device.
【図３】 従来のサブマウント装置の別の構造を示す断
面図。FIG. 3 is a sectional view showing another structure of a conventional submount device.
【図４】 実施例１および比較例１−１のサブマウント
装置を用いたレーザ装置における加速劣化試験の評価結
果を示す図。FIG. 4 is a diagram showing an evaluation result of an accelerated deterioration test in a laser device using the submount device of Example 1 and Comparative Example 1-1.
１ 基板 ２ 高熱伝導率物質 ３ 導電膜 ４ 絶縁膜 ５ 電極 ６ 半田 ７ チップ素子 1 substrate 2 High thermal conductivity material 3 Conductive film 4 insulating film 5 electrodes 6 solder 7 chip elements
───────────────────────────────────────────────────── フロントページの続き (72)発明者 阿閉 誠 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5E322 EA11 FA04 5E338 AA18 BB05 BB19 BB22 BB28 BB75 CC01 CD11 EE02 EE23 EE32 5F036 AA01 BA23 BB01 BB21 BC06 BD01 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Makoto Akai 1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric Sangyo Co., Ltd. F-term (reference) 5E322 EA11 FA04 5E338 AA18 BB05 BB19 BB22 BB28 BB75 CC01 CD11 EE02 EE23 EE32 5F036 AA01 BA23 BB01 BB21 BC06 BD01
Claims (11)
ト装置であって、基板の前記チップ素子が実装される面
に凹部が形成され、前記凹部内に前記基板よりも熱伝導
率の高い高熱伝導率物質が充填されており、前記チップ
素子が実装されたときに、前記チップ素子が前記高熱伝
導率物質の上方に位置するように構成されていることを
特徴とするサブマウント装置。1. A submount device for mounting a chip element, wherein a recess is formed on a surface of a substrate on which the chip element is mounted, and high thermal conductivity having a higher thermal conductivity than the substrate is provided in the recess. A submount device, wherein the submount device is filled with an insulating material, and is configured such that the chip element is located above the high thermal conductivity material when the chip element is mounted.
導率物質が充填されることにより平坦化されている請求
項１に記載のサブマウント装置。2. The submount device according to claim 1, wherein the recess forming surface of the substrate is planarized by filling the recess with a high thermal conductivity material.
被覆するように、電極が形成されている請求項１または
２に記載の記載のサブマウント装置。3. The submount device according to claim 1, wherein an electrode is formed on the recess forming surface of the substrate so as to cover the high thermal conductivity substance.
３のいずれかに記載のサブマウント装置。4. The substrate according to claim 1, which is a silicon semiconductor.
3. The submount device according to any one of 3 above.
ム、金、ダイヤモンド、窒化ボロン、炭化シリコンおよ
び窒化アルミニウムからなる群より選択される少なくと
も１種を含む請求項１〜４のいずれかに記載のサブマウ
ント装置。5. The high thermal conductivity material contains at least one selected from the group consisting of silver, copper, aluminum, gold, diamond, boron nitride, silicon carbide and aluminum nitride. The described submount device.
ト装置の製造方法であって、基板の前記チップ素子が実
装される面に凹部を形成する工程と、前記凹部内に前記
基板よりも熱伝導率の高い高熱伝導率物質を充填する工
程とを含み、前記高熱伝導率物質が、前記基板に前記チ
ップ素子が実装されたときに前記チップ素子が前記高熱
伝導率物質の上方に位置するように、前記凹部内に充填
されることを特徴とするサブマウント装置の製造方法。6. A method of manufacturing a submount device for mounting a chip element, the method comprising: forming a recess on a surface of a substrate on which the chip element is mounted; Filling with a high thermal conductivity material having a high coefficient, the high thermal conductivity material such that the chip element is located above the high thermal conductivity material when the chip element is mounted on the substrate. A method for manufacturing a submount device, wherein the submount device is filled in the recess.
基板を研磨する工程を含む請求項６に記載のサブマウン
ト装置の製造方法。7. After the step of filling the high thermal conductivity material,
The method for manufacturing a submount device according to claim 6, further comprising the step of polishing the substrate.
チングによって実施される請求項６または７に記載のサ
ブマウント装置の製造方法。8. The method for manufacturing a submount device according to claim 6, wherein the step of forming the concave portion on the surface of the substrate is performed by etching.
キ法または化学気相合成法によって実施される請求項６
〜８のいずれかに記載のサブマウント装置の製造方法。9. The method according to claim 6, wherein the step of filling the high thermal conductivity material is performed by a plating method or a chemical vapor deposition method.
9. A method of manufacturing a submount device according to any one of items 8 to 8.
伝導率物質を充填することにより平坦化する請求項６〜
９のいずれかに記載のサブマウント装置の製造方法。10. The method according to claim 6, wherein the recess forming surface of the substrate is flattened by filling the recess with a high thermal conductivity material.
10. The method for manufacturing the submount device according to any one of 9 above.
基板の凹部形成面に高熱伝導率物質を被覆するように電
極を形成する工程を含む請求項６〜１０のいずれかに記
載のサブマウント装置の製造方法。11. After the step of filling the high thermal conductivity material,
11. The method of manufacturing a submount device according to claim 6, further comprising a step of forming an electrode so as to cover the recess forming surface of the substrate with the high thermal conductivity material.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001246206A JP2003060142A (en) | 2001-08-14 | 2001-08-14 | Sub-mount unit and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001246206A JP2003060142A (en) | 2001-08-14 | 2001-08-14 | Sub-mount unit and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003060142A true JP2003060142A (en) | 2003-02-28 |
Family
ID=19075814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001246206A Withdrawn JP2003060142A (en) | 2001-08-14 | 2001-08-14 | Sub-mount unit and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003060142A (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191373A (en) * | 2003-12-26 | 2005-07-14 | Ricoh Co Ltd | Semiconductor laser device |
| JP2006140360A (en) * | 2004-11-12 | 2006-06-01 | Ngk Spark Plug Co Ltd | Wiring board |
| JP2008263046A (en) * | 2007-04-12 | 2008-10-30 | Sony Corp | Mounting board and semiconductor laser device |
| JP2008305811A (en) * | 2007-05-09 | 2008-12-18 | Mitsubishi Chemicals Corp | Substrate for fixing led chip and manufacturing method thereof |
| JP2009044027A (en) * | 2007-08-10 | 2009-02-26 | Shinko Electric Ind Co Ltd | Heat radiation package and semiconductor device |
| KR100907367B1 (en) * | 2007-02-01 | 2009-07-10 | 폴리마테크 컴퍼니 리미티드 | Thermal diffusion sheet and method for positioning thermal diffusion sheet |
| JP2011018807A (en) * | 2009-07-09 | 2011-01-27 | Toyota Motor Corp | Power module |
| JP2011187823A (en) * | 2010-03-10 | 2011-09-22 | Denso Corp | Semiconductor device |
| JP2013197432A (en) * | 2012-03-22 | 2013-09-30 | Mitsubishi Electric Corp | Power semiconductor device module |
| KR101565675B1 (en) | 2014-01-24 | 2015-11-04 | 재단법인 다차원 스마트 아이티 융합시스템 연구단 | Heat emitting package of mounting under element and substrate and manufacturing method thereof |
| WO2017098910A1 (en) * | 2015-12-09 | 2017-06-15 | 住友電気工業株式会社 | Heat dissipating circuit board |
-
2001
- 2001-08-14 JP JP2001246206A patent/JP2003060142A/en not_active Withdrawn
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4587666B2 (en) * | 2003-12-26 | 2010-11-24 | 株式会社リコー | Semiconductor laser device |
| JP2005191373A (en) * | 2003-12-26 | 2005-07-14 | Ricoh Co Ltd | Semiconductor laser device |
| JP2006140360A (en) * | 2004-11-12 | 2006-06-01 | Ngk Spark Plug Co Ltd | Wiring board |
| JP4630041B2 (en) * | 2004-11-12 | 2011-02-09 | 日本特殊陶業株式会社 | Wiring board manufacturing method |
| KR100907367B1 (en) * | 2007-02-01 | 2009-07-10 | 폴리마테크 컴퍼니 리미티드 | Thermal diffusion sheet and method for positioning thermal diffusion sheet |
| JP2008263046A (en) * | 2007-04-12 | 2008-10-30 | Sony Corp | Mounting board and semiconductor laser device |
| JP2008305811A (en) * | 2007-05-09 | 2008-12-18 | Mitsubishi Chemicals Corp | Substrate for fixing led chip and manufacturing method thereof |
| JP2009044027A (en) * | 2007-08-10 | 2009-02-26 | Shinko Electric Ind Co Ltd | Heat radiation package and semiconductor device |
| US8368206B2 (en) | 2007-08-10 | 2013-02-05 | Shinko Electric Industries Co., Ltd. | Heat radiation package and semiconductor device |
| JP2011018807A (en) * | 2009-07-09 | 2011-01-27 | Toyota Motor Corp | Power module |
| JP2011187823A (en) * | 2010-03-10 | 2011-09-22 | Denso Corp | Semiconductor device |
| JP2013197432A (en) * | 2012-03-22 | 2013-09-30 | Mitsubishi Electric Corp | Power semiconductor device module |
| KR101565675B1 (en) | 2014-01-24 | 2015-11-04 | 재단법인 다차원 스마트 아이티 융합시스템 연구단 | Heat emitting package of mounting under element and substrate and manufacturing method thereof |
| WO2017098910A1 (en) * | 2015-12-09 | 2017-06-15 | 住友電気工業株式会社 | Heat dissipating circuit board |
| JPWO2017098910A1 (en) * | 2015-12-09 | 2018-09-27 | 住友電気工業株式会社 | Heat dissipation circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6441025B2 (en) | Manufacturing method of semiconductor chip | |
| TWI436436B (en) | Metal-ceramic composite substrate and method of manufacturing same | |
| EP1458036B1 (en) | Submount of semiconductor laser diode, method of manufacturing the same, and semiconductor laser diode assembly using the submount | |
| JPH08125077A (en) | Manufacture of semiconductor device and the same device | |
| JP2003060142A (en) | Sub-mount unit and its manufacturing method | |
| JP2002026270A (en) | Method for manufacturing semiconductor device | |
| JPH11289023A (en) | Semiconductor device and manufacture thereof | |
| US7494909B2 (en) | Method of manufacturing a chip | |
| JP2003023239A (en) | Circuit board and its manufacturing method and high output module | |
| JP2004079745A (en) | Interposer, manufacturing method therefor, electronic circuit device and manufacturing method therefor | |
| JPH09260539A (en) | Sub-mounter and semiconductor device as well as manufacture thereof | |
| JP4064151B2 (en) | Method for manufacturing an ARS system | |
| JP2006196885A (en) | Method and device for heat dissipation in semiconductor modules | |
| JP2003124590A (en) | Circuit board and its manufacturing method as well as high output module | |
| US10770424B1 (en) | Semiconductor structure and method of manufacturing thereof | |
| WO2019110504A1 (en) | Electro-acoustic resonator device and method of manufacturing thereof | |
| JP2003094398A (en) | Method for manufacturing ars system | |
| US20220254697A1 (en) | Passivation layer for a semiconductor device and method for manufacturing the same | |
| US8048800B2 (en) | Fabrication method of two-terminal semiconductor component using trench technology | |
| KR20220085685A (en) | Heat dissipating substrate, Method for forming the Heat dissipating substrate, and Semiconductor integrated device using the same | |
| US20220189845A1 (en) | Heat dissipating substrate, manufacturing method thereof, and semiconductor integrated device including the same | |
| JP3582596B2 (en) | Method for manufacturing semiconductor device | |
| JP2004253527A (en) | Semiconductor device and method of manufacturing same | |
| US20230009805A1 (en) | Surface acoustic wave device and method for fabricating the same | |
| JP2004165677A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081104 |