JP2003059818A - マスクの位置合わせ検出方法 - Google Patents

マスクの位置合わせ検出方法

Info

Publication number
JP2003059818A
JP2003059818A JP2001250155A JP2001250155A JP2003059818A JP 2003059818 A JP2003059818 A JP 2003059818A JP 2001250155 A JP2001250155 A JP 2001250155A JP 2001250155 A JP2001250155 A JP 2001250155A JP 2003059818 A JP2003059818 A JP 2003059818A
Authority
JP
Japan
Prior art keywords
resistance measurement
resistance
measurement pattern
mask
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001250155A
Other languages
English (en)
Inventor
Tenko Echigoya
天恒 越後谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2001250155A priority Critical patent/JP2003059818A/ja
Publication of JP2003059818A publication Critical patent/JP2003059818A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 (修正有) 【課題】半導体装置の製造工程における位置合わせを短
時間で正確に定量的に行うことのできる方法を提供す
る。 【解決手段】半導体基板上の一部に抵抗測定パターンを
形成し、不純物注入工程の後に、形成された複数個の抵
抗測定パターンにまたがるように、インプラマスクを搭
載して、抵抗測定パターンの形成される部分の面積を小
さくしてから、それぞれの抵抗測定パターンの抵抗値を
測定し、それぞれの抵抗測定パターンの抵抗値の違いに
よってマスクのズレの有無、及びズレの方向と大きさを
短時間で定量的に正確に検出するマスクの位置合わせ検
出方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
工程で、位置合わせ精度を電気的に検出する方法に関す
るものである。
【0002】
【従来の技術】従来、半導体装置の製造過程において、
不純物を注入するためのパターンを印刷するために搭載
するインプラマスクのズレを検出する方法としては、図
8に示すようにバーニアを用いた目視による検査を行っ
ていた。
【0003】1枚のウェーハにつき、5箇所ほどの目視箇
所を設けて、マスクのズレを顕微鏡を用いて計測してい
た。図8に示すようにレジストパターンとウェーハパタ
ーンの間の距離を測定することで、マスクのズレを数値
化して測定できる。しかし、1枚のウェーハに対して目
視箇所が多いために、作業時間が掛かっていた。また、
製造工程で利用しようとすると、全数検査は不可能であ
り、目視試験者の習熟度により、読み取り誤差を生じて
いた。
【0004】上記問題を解決するための手段としては、
特開平3-273661に公開されている方法がある。上記公開
特許では、半導体基板上の一部に第一の膜と第二の膜を
重ねて形成し、その外側に半導体基板と同一導電型の拡
散領域を設け、各々の拡散領域間の電気抵抗測定パター
ンを測定することで、抵抗値により位置合わせ精度を測
定する方法が開示されている。
【0005】しかし、図9に特開平3-273661の実施例を
示すが、特開平3-273661では、各拡散領域間を電流が導
通する部分は、半導体基板そのものであり、電流が導通
する経路は、各拡散領域間の最短経路を通る場合もあれ
ば、一つの拡散領域を抜けた後、半導体基板の底部の方
に廻ってから他の拡散領域に導通する場合もあり、常に
同一の経路とは限らない。そのために、同一の拡散領域
間の抵抗値を測定しても、抵抗値は電流が導通する経路
によって変動していた。そのため、正確な抵抗値の測定
が困難と予想され、マスクのずれを定量的に求める課題
は充分に解決できていない。
【0006】
【発明が解決しようとする課題】本発明は、上記問題に
鑑みてなされたものであり、半導体装置の製造工程にお
ける位置合わせを短時間で正確に定量的に行うことので
きる方法を提供するものである。
【0007】
【課題を解決するための手段】請求項1の発明は、半導
体基板上の一部に、複数個の抵抗測定パターンを隔離し
て形成し、前記複数個の抵抗測定パターンにまたがるよ
うにインプラマスクを搭載して、半導体基板とは異なる
導電タイプの不純物を拡散させ、インプラマスクの搭載
された部分は抵抗が形成されることを阻止することで、
抵抗測定パターンの電流の流れる部分の面積を小さく
し、且つ電流の流れる部分を拡散層のみに限定してか
ら、前記抵抗測定パターンの抵抗値を測定し、前記それ
ぞれの抵抗測定パターンの抵抗値の違いによってマスク
のズレの有無、及びズレの方向と大きさを短時間で定量
的に正確に検出することを可能にした。
【0008】請求項2の発明は、半導体基板上の一部
に、半導体基板と同じ導電タイプの抵抗測定パターンを
形成するために、まず最初に半導体基板とは異なる導電
タイプの第1の不純物を拡散させて複数個の抵抗測定パ
ターンを隔離して形成し、インプラ用フォトレジストが
前記複数個の抵抗測定パターンにまたがるように、イン
プラ用フォトレジストを形成してから、第1の不純物と
は逆の導電タイプの第2の不純物を前記抵抗測定パター
ン中に拡散することで、半導体基板と同じ導電タイプの
抵抗測定パターンを形成し、前記不純物注入工程により
形成された抵抗測定パターンの電流の流れる部分の面積
を小さくし、且つ電流の流れる部分を拡散層のみに限定
してから、前記抵抗測定パターンの抵抗値を測定し、前
記それぞれの抵抗測定パターンの抵抗値の違いによって
マスクのズレの有無、及びズレの方向と大きさを短時間
で定量的に正確に検出することを可能にした。
【0009】
【実施の形態】以下、本発明の実施の形態を図面に基い
て説明する。図1(A)は本発明の一実施例における検
出方法の平面図、図1(B)及び図1(C)は本発明の一実施
例における検出方法の断面図である。図2〜図7は本発
明の製造工程図である。図において1は半導体基板、2
はシリコン酸化膜、3はポリシリコン膜、4はエッチング
用フォトレジスト、5はレジストマスク、6はインプラ用
フォトレジスト、7はインプラマスク、R1、R2は抵抗測
定パターン、I1、I2は抵抗測定パターンR1の電流印加端
子、V1、V2は抵抗測定パターンR1の電圧測定端子、I3、
I4は抵抗測定パターンR2の電流印加端子、V3、V4は抵抗
測定パターンR2の電圧測定端子である。
【0010】半導体装置の製造工程を図に基いて説明す
る。まず図2(a)に示すように、半導体基板1にシリコン
酸化膜2とポリシリコン膜3を形成する。その後、図2(b)
に示すように、ポリシリコン膜の上にエッチング用フォ
トレジスト4を厚さが均一になるように塗布する。そし
て、半導体基板1を比較的低温中で、ソフトベークする
ことで、エッチング用フォトレジスト4の中の有機溶剤
を揮発させる。その後、有機溶剤が十分に揮発したら、
図3(a)に示すように、エッチング用フォトレジスト4上
にレジストマスク5を搭載し、紫外線を照射して、レジ
ストマスク5のパターンをエッチング用フォトレジスト4
に露光する。
【0011】エッチング用フォトレジスト4を露光する
と、エッチング用フォトレジスト4がネガ型の場合は、
紫外線が照射された部分は硬化し、一方、エッチング用
フォトレジスト4がポジ型の場合は紫外線が照射された
部分は、アルカリ系の現像液に可溶となる。次に図3(b)
の現像工程に移り、エッチング用フォトレジスト4がネ
ガ型の場合は有機溶剤で、エッチング用フォトレジスト
4がポジ型の場合はアルカリ水溶液で、露光部と未露光
部の溶解度の差を利用して未露光部を溶解させる。この
現像工程により、エッチング用フォトレジスト4はレジ
ストパターンとして残る。その後、現像によって得られ
たエッチング用フォトレジスト4には、未蒸発の有機成
分や未硬化部分が残っていることがあるために、高温で
ハードベークする。
【0012】更に、図3(c)に示すように、シリコン酸化
膜2とポリシリコン膜3をエッチングすると、エッチング
用フォトレジスト4に覆われていない部分はシリコン酸
化膜2とポリシリコン膜3のエッチングが進行するが、エ
ッチング用フォトレジスト4に覆われている部分では、
エッチング用フォトレジスト4に保護されエッチングは
進行しない。その後、図4(a)に示すように、エッチング
用フォトレジスト4を除去した後、図4(b)に示すよう
に、再度インプラ用フォトレジスト6を塗布し乾燥させ
る。
【0013】その後、図5(a)に示すように、インプラマ
スク7を搭載して、紫外線を照射して、インプラマスク7
のパターンをインプラ用フォトレジスト6に露光する。
この工程においてインプラマスク7の位置がずれると、
インプラ用フォトレジスト6の露光される位置もずれて
しまい、後の工程で抵抗測定パターンR1,R2が形成され
る位置もずれてしまい、完成した半導体装置の特性が出
なくなってしまう。そのため、半導体装置の製造工程に
おいて、インプラマスク7の位置が所望の位置にあるか
の判定が非常に重要である。次に、図5(b)のインプラ用
フォトレジスト6を現像する工程によりレジストパター
ンが残る。
【0014】続いて、請求項1の発明では、図6に示す
ように半導体基板1とは異なる導電タイプの不純物を拡
散させて、抵抗測定パターンR1,R2を形成する。このと
き、インプラ用フォトレジスト6が残った部分は、イン
プラ用フォトレジスト6に遮られて不純物が拡散されな
いので抵抗の形成が阻止される。そのため、抵抗測定パ
ターンR1、R2の電流の流れる部分の面積が小さくなり、
且つ電流の流れる部分を拡散層のみに限定される。その
ため、抵抗測定パターンR1、R2の幅が狭くなるために、
電流が流れにくくなり抵抗値は増大する。
【0015】また請求項2の発明では、エッチング用フ
ォトレジスト4を除去した後に、半導体基板1と同じ導電
タイプの抵抗測定パターンを形成するために、図7(a)に
示すように、半導体基板1とは異なる第1の導電タイプ
の不純物を拡散する。その後、図7(b)に示すように、半
導体基板1と同じ導電タイプの第2の不純物を拡散し、抵
抗測定パターンを形成する。このとき、インプラ用フォ
トレジスト6が残った部分は、インプラ用フォトレジス
ト6に遮られて不純物が拡散されないので抵抗の形成が
阻止される。そのため、抵抗測定パターンR1、R2の電流
の流れる部分の面積が小さくなり、且つ電流の流れる部
分を拡散層のみに限定される。そのため、抵抗測定パタ
ーンR1、R2の幅が狭くなるために、電流が流れにくくな
り抵抗値は増大する。
【0016】次に、以上により説明した方法で形成した
抵抗測定パターンR1、R2の抵抗値を測定する方法につい
て、図1に基づいて説明する。まず、電流印加部I1とI2
に電流測定端子を接続して電流を印加し、電圧測定パタ
ーンV1,V2から電圧を測定して、得られた値から抵抗測
定パターンR1の抵抗値を算出する。このとき、電流が流
れる部分は拡散層のみに限定されているので、抵抗値は
正確に測定できる。同様に、電流印加部I3とI4に電流測
定端子を接続して電流を印加し、電圧測定パターンV3,V
4から電圧を測定して、得られた値から抵抗測定パター
ンR2の抵抗値を算出する。このときも、電流が流れる部
分は拡散層のみに限定されているので、抵抗値は正確に
測定できる。抵抗測定パターンR1と抵抗測定パターンR2
の抵抗値が同様の場合は、インプラマスク7は所望の位
置に戴置され、インプラ用フォトレジスト6は所望の位
置に形成されたと判定することができる。
【0017】しかし、抵抗測定パターンR1と抵抗測定パ
ターンR2の抵抗値が異なる場合、例えば抵抗測定パター
ンR1の方が抵抗測定パターンR2よりも抵抗値が大きい場
合は、インプラマスク7及びインプラ用フォトレジスト
6は図1において左方向にずれたために、不純物が拡散
された面積が抵抗測定パターンR2より小さいために、抵
抗測定パターンが形成された面積が小さくなり、電流が
抵抗測定パターンR2に比べて流れにくくなり、抵抗測定
パターンR1の抵抗値は抵抗測定パターンR2に比べて、大
きくなったと判定することができる。
【0018】また、反対に抵抗測定パターンR2の方が抵
抗値が大きい場合は、インプラマスク7及びインプラ用
フォトレジスト6は図1において右方向にずれたため
に、不純物が拡散された面積が抵抗測定パターンR1より
小さいために、抵抗測定パターンが形成された面積が小
さくなり、電流が抵抗測定パターンR1に比べて流れにく
くなり、抵抗測定パターンR2の抵抗値は抵抗測定パター
ンR1に比べて、大きくなったと判定することができる。
【0019】インプラマスク7のズレ量を定量的に求め
る方法について、図1に基づいて説明する。図1(a)は
本発明の一実施例における検出方法のの平面図、図1(b)
は本発明の検出方法のズレが無い場合の断面図、図1
(c)は本発明の検出方法のズレが存在する場合の断面図
である。図において3はポリシリコン膜、R1,R2は抵抗
測定パターンである。W1はインプラ用フォトレジスト6
を載せた後の抵抗測定パターンR1の幅、W2はインプラ用
フォトレジスト6を載せた後の抵抗測定パターンR2の幅
である。Wはズレが無い場合のインプラ用フォトレジス
ト6を載せた後の抵抗測定パターンR1,R2の幅である。
δはインプラマスク7及びインプラ用フォトレジスト6
のズレ量、Lは抵抗測定パターンの長さ、ρsは単位面積
当たりの抵抗値である。
【0020】インプラマスク7のズレ量は、以下の計算
を行うことで算出できる。図1において、左方向にイン
プラ用フォトレジスト6の形成された位置がδμmずれ
たとき、それぞれ抵抗測定パターン幅W1は数式1で、抵
抗測定パターン幅W2は数式2で表わされる。
【数1】W1=W-δ
【数2】W2=W+δ
【0021】抵抗測定パターンR1,R2はそれぞれ数式3
と数式4で求められる。
【数3】R1=ρs×L/W1=ρs×L/(W-δ)
【数4】R2=ρs×L/W2=ρs×L/(W+δ)数式3と数式
4をδについて解くと、数式5が得られる。
【数5】δ=W×(R1-R2)/(R1+R2) 以上の計算により、インプラマスク7及びインプラ用フ
ォトレジスト6のズレ量を正確に定量的に求めることが
できる。
【0022】
【発明の効果】本発明の効果としては、請求項1の発明
により、半導体基板上の一部に、複数個の抵抗測定パタ
ーンを隔離して形成し、前記複数個の抵抗測定パターン
にまたがるようにインプラマスクを搭載して、半導体基
板とは異なる導電タイプの不純物を拡散させ、インプラ
マスクの搭載された部分は抵抗が形成されることを阻止
することで、抵抗測定パターンの電流の流れる部分の面
積を小さくし、且つ電流の流れる部分を拡散層のみに限
定してから、前記抵抗測定パターンの抵抗値を測定し、
前記それぞれの抵抗測定パターンの抵抗値の違いによっ
てマスクのズレの有無、及びズレの方向と大きさを短時
間で定量的に正確に検出することが可能になった。
【0023】請求項2の発明により、半導体基板上の一
部に、半導体基板と同じ導電タイプの抵抗測定パターン
を形成するために、まず最初に半導体基板とは異なる導
電タイプの第1の不純物を拡散させて複数個の抵抗測定
パターンを隔離して形成し、インプラ用フォトレジスト
が前記複数個の抵抗測定パターンにまたがるように、イ
ンプラ用フォトレジストを形成してから、第1の不純物
とは逆の導電タイプの第2の不純物を前記抵抗測定パタ
ーン中に拡散することで、半導体基板と同じ導電タイプ
の抵抗測定パターンを形成し、前記不純物注入工程によ
り形成された抵抗測定パターンの電流の流れる部分の面
積を小さくし、且つ電流の流れる部分を拡散層のみに限
定してから、前記抵抗測定パターンの抵抗値を測定し、
前記それぞれの抵抗測定パターンの抵抗値の違いによっ
て、マスクのズレの有無、及びズレの方向と大きさを短
時間で定量的に正確に検出することが可能になった。以
上説明したように、本発明は産業上の利用可能性大なる
ものである。
【図面の簡単な説明】
【図1】(a)本発明の一実施例における検出方法の平
面図 (b)本発明の検出方法のズレが無い場合の断面図 (c)本発明の検出方法のズレが存在する場合の断面図
【図2】本発明の半導体装置の製造工程図1
【図3】本発明の半導体装置の製造工程図2
【図4】本発明の半導体装置の製造工程図3
【図5】本発明の半導体装置の製造工程図4
【図6】請求項1の発明の半導体装置の製造工程図
【図7】請求項2の発明の半導体装置の製造工程図
【図8】従来例
【図9】特開平3-273661の実施例
【符号の説明】
1.半導体基板 2.シリコン酸化膜 3.ポリシリコン膜 4.エッチング用フォトレジスト 5.レジストマスク 6.インプラ用フォトレジスト 7.インプラマスク R1.抵抗測定パターン R2.抵抗測定パターン I1.抵抗測定パターンR1の電流印加端子 I2.抵抗測定パターンR2の電流印加端子 V1.抵抗測定パターンR1の電圧測定端子 V2.抵抗測定パターンR1の電圧測定端子 W1. 抵抗測定パターンR1の幅 W2. 抵抗測定パターンR2の幅 W. ズレが無い時の抵抗測定パターンR1,R2の幅 L.抵抗測定パターンの長さ δ.インプラマスク7及びインプラ用フォトレジスト6の
ズレ量

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】半導体基板上の一部に、複数個の抵抗測定
    パターンを隔離して形成し、前記複数個の抵抗測定パタ
    ーンにまたがるようにインプラマスクを搭載して、半導
    体基板とは異なる導電タイプの不純物を拡散させ、イン
    プラマスクの搭載された部分は抵抗が形成されることを
    阻止することで、抵抗測定パターンの電流の流れる部分
    の面積を小さくし、且つ電流の流れる部分を拡散層のみ
    に限定してから、前記抵抗測定パターンの抵抗値を測定
    し、前記それぞれの抵抗測定パターンの抵抗値の違いに
    よってマスクのズレの有無、及びズレの方向と大きさを
    短時間で定量的に正確に検出するマスクの位置合わせ検
    出方法。
  2. 【請求項2】半導体基板上の一部に、半導体基板と同じ
    導電タイプの抵抗測定パターンを形成するために、まず
    最初に半導体基板とは異なる導電タイプの第1の不純物
    を拡散させて、複数個の抵抗測定パターンを隔離して形
    成し、インプラ用フォトレジストが前記複数個の抵抗測
    定パターンにまたがるように、インプラ用フォトレジス
    トを形成してから、第1の不純物とは逆の導電タイプの
    第2の不純物を前記抵抗測定パターン中に拡散すること
    で、半導体基板と同じ導電タイプの抵抗測定パターンを
    形成し、前記不純物注入工程により形成された抵抗測定
    パターンの電流の流れる部分の面積を小さくし、且つ電
    流の流れる部分を拡散層のみに限定してから、前記抵抗
    測定パターンの抵抗値を測定し、前記それぞれの抵抗測
    定パターンの抵抗値の違いによってマスクのズレの有
    無、及びズレの方向と大きさを短時間で定量的に正確に
    検出するマスクの位置合わせ検出方法。
JP2001250155A 2001-08-21 2001-08-21 マスクの位置合わせ検出方法 Pending JP2003059818A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001250155A JP2003059818A (ja) 2001-08-21 2001-08-21 マスクの位置合わせ検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001250155A JP2003059818A (ja) 2001-08-21 2001-08-21 マスクの位置合わせ検出方法

Publications (1)

Publication Number Publication Date
JP2003059818A true JP2003059818A (ja) 2003-02-28

Family

ID=19079037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001250155A Pending JP2003059818A (ja) 2001-08-21 2001-08-21 マスクの位置合わせ検出方法

Country Status (1)

Country Link
JP (1) JP2003059818A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147898A (ja) * 2004-11-22 2006-06-08 Oki Electric Ind Co Ltd 位置合わせ精度検出方法
CN113281968A (zh) * 2021-05-17 2021-08-20 长江存储科技有限责任公司 一种测试方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147898A (ja) * 2004-11-22 2006-06-08 Oki Electric Ind Co Ltd 位置合わせ精度検出方法
JP4541847B2 (ja) * 2004-11-22 2010-09-08 Okiセミコンダクタ株式会社 位置合わせ精度検出方法
CN113281968A (zh) * 2021-05-17 2021-08-20 长江存储科技有限责任公司 一种测试方法

Similar Documents

Publication Publication Date Title
US7829168B2 (en) Methods for inspecting and optionally reworking summed photolithography patterns resulting from plurally-overlaid patterning steps during mass production of semiconductor devices
US20110012271A1 (en) Integrated alignment and overlay mark
US7288848B2 (en) Overlay mark for measuring and correcting alignment errors
CN106154741B (zh) 掩模板、散焦量的测试方法及其测试系统
JP4746979B2 (ja) 半導体装置の製造方法
JP2003059818A (ja) マスクの位置合わせ検出方法
US7754396B2 (en) Mask with focus measurement pattern and method for measuring focus value in exposure process using the same
US8031329B2 (en) Overlay mark, and fabrication and application of the same
US7060626B2 (en) Multi-run selective pattern and etch wafer process
US5928820A (en) Method for measuring pattern line width during manufacture of a semiconductor device
KR0149221B1 (ko) 반도체 제조용 포토 마스크
KR100498423B1 (ko) 전기저항 측정을 이용한 정렬 정도 측정방법
KR100457223B1 (ko) 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법
TWI743792B (zh) 半導體製程用游標尺及使用其進行的微影製程檢測方法
KR100698075B1 (ko) 반도체 소자의 테스트 패턴 및 패턴 쉬프트 측정방법
JP4013727B2 (ja) バーニアパターン及びそれを用いたマスク合わせ方法、パターン測長方法
JP3249218B2 (ja) レジストスカムの検出方法
JPH11340133A (ja) 重ね合わせ精度測定方法及び半導体製造装置
JP4023983B2 (ja) パターン寸法検査方法及び画像認識補助パターン
KR100501665B1 (ko) 래티클 구조
KR20060019761A (ko) 오버레이 패턴 및 그 형성 방법
JP4845005B2 (ja) 半導体装置及びその製造方法
KR100532761B1 (ko) 오버레이 측정 마크의 형성 방법
KR20010058689A (ko) 콘택 및 비아 홀의 저항 측정용 반도체 패턴
KR100564579B1 (ko) 레지스트 리플로우 측정 키 및 이를 이용한 반도체 소자의미세 패턴 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070731

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071204