JP2003059744A - Manufacturing method of inductor - Google Patents

Manufacturing method of inductor

Info

Publication number
JP2003059744A
JP2003059744A JP2001246780A JP2001246780A JP2003059744A JP 2003059744 A JP2003059744 A JP 2003059744A JP 2001246780 A JP2001246780 A JP 2001246780A JP 2001246780 A JP2001246780 A JP 2001246780A JP 2003059744 A JP2003059744 A JP 2003059744A
Authority
JP
Japan
Prior art keywords
inductor
substrate
conductor layer
forming
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001246780A
Other languages
Japanese (ja)
Inventor
Haruhiko Makino
晴彦 牧野
Takeshi Iwashita
斌 岩下
Hidetoshi Kusano
英俊 草野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001246780A priority Critical patent/JP2003059744A/en
Publication of JP2003059744A publication Critical patent/JP2003059744A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of an inductor that can improve a Q factor at a frequency band of GHz or more, and has a small amount of variation in an inductance value. SOLUTION: On a base plate 5 made of thin copper, the opening of an inductor pattern is formed by resist, gold, nickel, and copper plating are made, a substrate material such as a polyimide resin is bonded or applied onto the upper surface for forming a substrate 1, and the base plate 5 is removed. After that, a resist pattern R is removed for forming an inductor 2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、例えば、携帯電話
等の電子機器に使用されるインダクタの製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an inductor used in electronic equipment such as a mobile phone.

【0002】[0002]

【従来の技術】近年、携帯電話等のような無線通信機器
の普及に伴い、それら機器の小型化、軽量化、低価格化
の要求が強まっている。また、情報量の増加とともに高
周波化が望まれている。
2. Description of the Related Art In recent years, with the widespread use of wireless communication devices such as mobile phones, there has been an increasing demand for miniaturization, weight reduction and price reduction of these devices. Further, as the amount of information increases, higher frequencies are desired.

【0003】GHz以上の周波数で使用されるインダク
タは、高周波領域においてより優れた特性を得るため
に、誘電体基板の材質向上や導体パターンの微細化が必
要な技術となっている。
Inductors used at frequencies of GHz and above are technologies that require improvement of the material of the dielectric substrate and miniaturization of the conductor pattern in order to obtain better characteristics in the high frequency region.

【0004】導体パターンの微細化については、半導体
プロセスに使用されるCVD(Chemical Vapor Deposit
ion)のような薄膜技術を採用することにより、導体パタ
ーンを微細化することができ、これによりインダクタの
長さを増すことができ、目的とするインダクタンスを得
ることができる。また、導体パターンの膜厚を厚くする
ことにより、高周波抵抗を低減することができる。しか
し、上記の薄膜技術は、コストアップとなるため、一般
的なプリント基板製造プロセスには使用されにくい。
Regarding the miniaturization of the conductor pattern, the CVD (Chemical Vapor Deposit) used in the semiconductor process is used.
By adopting a thin film technology such as (ion), the conductor pattern can be miniaturized, whereby the length of the inductor can be increased and the target inductance can be obtained. Further, by increasing the film thickness of the conductor pattern, high frequency resistance can be reduced. However, the above-mentioned thin film technology increases the cost, and thus is difficult to use in a general printed circuit board manufacturing process.

【0005】図5(a)に、従来の転写式で形成された
インダクタの上面図を示し、図5(b)に、図5(a)
のA−A’線における断面図を示す。図5に示すよう
に、例えば、ポリイミドフィルムからなる基板10に埋
め込まれてらせん状のインダクタ20が形成されてお
り、このインダクタ20の外周端が配線路40に接続さ
れており、インダクタ20の内周端が配線路40に金線
等からなるボンディングワイヤ30により接続されてい
る。上記のインダクタ20を構成する導体パターンは、
例えば、線幅d1が20μm程度に形成され、間隔d2
が20μm程度に形成されている。
FIG. 5 (a) shows a top view of a conventional transfer type inductor, and FIG. 5 (b) shows FIG. 5 (a).
A sectional view taken along line AA ′ of FIG. As shown in FIG. 5, for example, a spiral inductor 20 is formed by being embedded in a substrate 10 made of a polyimide film, and an outer peripheral end of the inductor 20 is connected to a wiring path 40. The peripheral end is connected to the wiring path 40 by a bonding wire 30 made of a gold wire or the like. The conductor pattern forming the inductor 20 is
For example, the line width d1 is formed to be about 20 μm, and the space d2 is
Is formed to have a thickness of about 20 μm.

【0006】図5(c)は、図5(b)に示すインダク
タ20の詳細を示す拡大断面図である。図5(c)に示
すように、インダクタ20は、基板10の内部側から銅
メッキ皮膜210が例えば10μm〜50μm程度の膜
厚で形成されており、銅メッキ皮膜210の上に、ニッ
ケルメッキ皮膜220が例えば1μm〜10μm程度の
膜厚で形成されており、ニッケルメッキ皮膜220の上
に、金メッキ皮膜230が例えば0.1μm〜3μm程
度の膜厚で形成されて構成されている。
FIG. 5C is an enlarged sectional view showing details of the inductor 20 shown in FIG. 5B. As shown in FIG. 5C, in the inductor 20, a copper plating film 210 having a film thickness of, for example, about 10 μm to 50 μm is formed from the inside of the substrate 10, and the nickel plating film is formed on the copper plating film 210. 220 is formed to have a film thickness of, for example, about 1 μm to 10 μm, and the gold plating film 230 is formed to have a film thickness of, for example, about 0.1 μm to 3 μm on the nickel plating film 220.

【0007】上記のインダクタの製造方法について、図
6〜図7を用いて説明する。
A method of manufacturing the above inductor will be described with reference to FIGS.

【0008】まず、図6(a)に示すように、インダク
タを後に形成するベース板となり、厚さが例えば5μm
〜20μm程度の銅からなるベース板50を用意する。
First, as shown in FIG. 6A, a base plate on which an inductor is to be formed later is formed, and the thickness thereof is, for example, 5 μm.
A base plate 50 made of copper having a thickness of about 20 μm is prepared.

【0009】次に、図6(b)に示すように、ベース板
50上に、公知の技術によりレジストを回転塗布し、フ
ォトリソグラフィー技術により、インダクタの形成領域
に開口Cを有するレジストパターンRを形成する。な
お、この開口Cの幅d1は、インダクタを構成する導体
パターンの幅d1を決定し、開口Cの間隔d2は、イン
ダクタを構成する導体パターンの間隔d2を決定するこ
ととなり、例えば、開口Cの幅d1を20μm程度で、
その間隔d2を20μm程度に形成する。
Next, as shown in FIG. 6B, a resist is spin coated on the base plate 50 by a known technique, and a resist pattern R having an opening C in the inductor formation region is formed by a photolithography technique. Form. The width d1 of the opening C determines the width d1 of the conductor pattern forming the inductor, and the distance d2 of the opening C determines the distance d2 of the conductor pattern forming the inductor. The width d1 is about 20 μm,
The distance d2 is formed to about 20 μm.

【0010】次に、図6(c)に示すように、ベース板
50を電極として、電気メッキを行い、レジストパター
ンRの開口C内におけるベース板50上のみに選択的
に、順に、金メッキ皮膜230、ニッケルメッキ皮膜2
20、銅メッキ皮膜210を析出させて、インダクタ2
0を形成する。
Next, as shown in FIG. 6 (c), electroplating is performed using the base plate 50 as an electrode to selectively and sequentially only on the base plate 50 in the openings C of the resist pattern R, a gold plating film. 230, nickel plating film 2
20 、 Copper plating film 210 is deposited to form inductor 2
Form 0.

【0011】次に、図7(d)に示すように、公知の剥
離剤によりレジストパターンRを除去する。
Next, as shown in FIG. 7D, the resist pattern R is removed by a known release agent.

【0012】次に、図7(e)に示すように、ベース板
50およびインダクタ20を被覆するように、ポリイミ
ド樹脂を塗布して、基板10を形成する。
Next, as shown in FIG. 7E, a polyimide resin is applied so as to cover the base plate 50 and the inductor 20 to form the substrate 10.

【0013】次に、図7(f)に示すように、ベース板
50を塩化第二鉄等でエッチングすることにより、ポリ
イミドからなる基板10に埋め込まれたインダクタ20
が形成されることとなる。なお、図7(f)は、図5
(b)に示す断面図と表裏が逆転した断面図となってい
る。
Next, as shown in FIG. 7 (f), the inductor 20 embedded in the substrate 10 made of polyimide is obtained by etching the base plate 50 with ferric chloride or the like.
Will be formed. It should be noted that FIG.
It is a cross-sectional view in which the front and back are reversed from the cross-sectional view shown in (b).

【0014】[0014]

【発明が解決しようとする課題】しかしながら、以上の
ようにして転写式により形成されたインダクタは、イン
ダクタ20を構成する導体パターンがポリイミド等から
なる基板に埋め込まれたものであるから、導体パターン
間のコンデンサ成分が生じてQ値が下がり、GHz以上
の周波数帯域で満足するインダクタンス特性を得ること
ができなかった。
However, in the inductor formed by the transfer method as described above, since the conductor pattern forming the inductor 20 is embedded in the substrate made of polyimide or the like, the space between the conductor patterns is reduced. However, the Q value was lowered and the satisfactory inductance characteristic could not be obtained in the frequency band of GHz or higher.

【0015】また、インダクタ20を構成する導体パタ
ーンをポリイミド等からなる基板上に突起して形成する
場合には、従来、銅張積層板にインダクタパターンを有
するレジストパターンを形成して、ウェットエッチング
により銅膜をパターニングすることでインダクタを形成
するエッチング方式もある。
Further, when the conductor pattern forming the inductor 20 is formed by projecting on a substrate made of polyimide or the like, conventionally, a resist pattern having an inductor pattern is formed on a copper clad laminate and wet etching is performed. There is also an etching method in which an inductor is formed by patterning a copper film.

【0016】しかしながら、エッチング方式だと、イン
ダクタを構成する導体パターンの微細化に伴い、サイド
エッチングの影響が無視できなくなり、導体パターンの
寸法精度が粗くなり、インダクタンス特性がばらついて
しまうという問題がある。また、インダクタの高周波抵
抗を低減させるため、導体パターンの膜厚を厚くする場
合には、予め形成した厚い導体層をエッチングする必要
があり、エッチング時間が長くなることから、さらに、
上記のサイドエッチングの影響が大きくなり、導体パタ
ーンの寸法精度が粗くなり、インダクタンス特性のばら
つきが大きくなってしまう。
However, with the etching method, the influence of side etching cannot be ignored due to the miniaturization of the conductor pattern forming the inductor, the dimensional accuracy of the conductor pattern becomes rough, and the inductance characteristics vary. . Further, in order to reduce the high-frequency resistance of the inductor, when increasing the film thickness of the conductor pattern, it is necessary to etch a thick conductor layer formed in advance, which increases the etching time.
The influence of the side etching becomes large, the dimensional accuracy of the conductor pattern becomes rough, and the variation in the inductance characteristic becomes large.

【0017】本発明は上記の事情に鑑みてなされたもの
であり、その目的は、GHz以上の周波数帯域でQ値を
向上することができ、インダクタンス値のバラツキの少
ないインダクタの製造方法を提供することにある。
The present invention has been made in view of the above circumstances, and an object thereof is to provide a method of manufacturing an inductor which can improve the Q value in a frequency band of GHz or higher and which has a small variation in the inductance value. Especially.

【0018】[0018]

【課題を解決するための手段】上記の目的を達成するた
め、本発明のインダクタの製造方法は、基板上に形成さ
れた所定パターンの導体層よりなるインダクタの製造方
法であって、第1基板上に、前記導体層の形成領域に開
口を有するマスク層を形成する工程と、前記開口内にお
ける前記第1基板上に、前記導体層を形成する工程と、
前記マスク層および前記導体層上に、前記導体層に固着
するように第2基板を設ける工程と、前記第1基板を除
去する工程と、前記マスク層を除去する工程とを有す
る。
In order to achieve the above object, a method of manufacturing an inductor according to the present invention is a method of manufacturing an inductor comprising a conductor layer having a predetermined pattern formed on a substrate, the first substrate A step of forming a mask layer having an opening in a formation region of the conductor layer thereon, and a step of forming the conductor layer on the first substrate in the opening,
The method includes a step of providing a second substrate on the mask layer and the conductor layer so as to be fixed to the conductor layer, a step of removing the first substrate, and a step of removing the mask layer.

【0019】好適には、前記マスク層を形成する工程に
おいて、らせん状の開口を有するマスク層を形成し、前
記導体層を形成する工程において、前記開口内における
前記第1基板上に、らせん状のパターンの前記導体層を
形成する。
Preferably, in the step of forming the mask layer, the mask layer having a spiral opening is formed, and in the step of forming the conductor layer, the spiral layer is formed on the first substrate in the opening. Forming the conductor layer of the pattern.

【0020】例えば、前記導体層を形成する工程におい
て、前記マスク層より厚膜にして前記マスク層表面から
突き出るように前記導体層を形成する。
For example, in the step of forming the conductor layer, the conductor layer is formed so as to be thicker than the mask layer and protrude from the surface of the mask layer.

【0021】好適には、前記導体層を形成する工程にお
いて、前記開口内における前記第1基板上に、選択的に
メッキすることにより前記導体層を形成する。
Preferably, in the step of forming the conductor layer, the conductor layer is formed by selectively plating on the first substrate in the opening.

【0022】好適には、前記第1基板は、導電性材料か
らなり、前記導体層を形成する工程において、前記第1
基板を電極として、電気メッキにより、前記開口内にお
ける前記第1基板上に、前記導体層を形成する。
Preferably, the first substrate is made of a conductive material, and in the step of forming the conductor layer, the first substrate is formed.
The conductor layer is formed on the first substrate in the opening by electroplating using the substrate as an electrode.

【0023】好適には、前記導体層を形成する工程にお
いて、少なくとも前記第1基板に接する部分の導体層
を、前記第1基板と異なる材料により形成する。
Preferably, in the step of forming the conductor layer, at least a portion of the conductor layer in contact with the first substrate is formed of a material different from that of the first substrate.

【0024】前記マスク層を形成する工程において、第
1基板上に、前記導体層の形成領域に開口を有するレジ
ストパターンを形成する。
In the step of forming the mask layer, a resist pattern having an opening in the formation region of the conductor layer is formed on the first substrate.

【0025】上記の本発明のインダクタの製造方法によ
れば、第1基板上に、導体層の形成領域に開口を有する
マスク層を形成し、開口内における第1基板上に導体層
を形成し、マスク層および導体層上に、導体層に固着す
るように第2基板を設け、第1基板およびマスク層を除
去することで、第2基板上に形成された所定パターンの
導体層よりなるインダクタを形成している。上記の製造
方法により、インダクタを構成する導体層の底面だけ
が、第2基板に接しているため、基板に埋め込まれてイ
ンダクタが形成されている場合に比して、基板を挟んだ
導体層間の容量を低減でき、その結果、インダクタのQ
値を向上させることができる。また、インダクタを構成
する導体層のパターン形成の際に、エッチング方式を採
用しないことから、サイドエッチングによる導体層のパ
ターン形状のばらつき等の不利益もない。
According to the above-described method for manufacturing an inductor of the present invention, a mask layer having an opening in the conductor layer formation region is formed on the first substrate, and the conductor layer is formed on the first substrate in the opening. An inductor including a conductor layer having a predetermined pattern formed on the second substrate by disposing the second substrate on the mask layer and the conductor layer so as to be fixed to the conductor layer and removing the first substrate and the mask layer. Is formed. According to the above manufacturing method, since only the bottom surface of the conductor layer forming the inductor is in contact with the second substrate, the conductor layers between the conductor layers sandwiching the substrate are more likely to be embedded than the case where the inductor is formed by being embedded in the substrate. Capacitance can be reduced, resulting in inductor Q
The value can be improved. In addition, since the etching method is not used when forming the pattern of the conductor layer forming the inductor, there is no disadvantage such as variation in the pattern shape of the conductor layer due to side etching.

【0026】[0026]

【発明の実施の形態】以下に、本発明のインダクタの製
造方法の実施の形態について、図面を参照して説明す
る。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of an inductor manufacturing method of the present invention will be described below with reference to the drawings.

【0027】図1(a)に、本実施形態に係るインダク
タの製造方法により形成されたインダクタの上面図を示
し、図5(b)に、図5(a)のA−A’線における断
面図を示す。図1(a)および(b)に示すように、例
えば、ポリイミドフィルムからなる基板1上に、突起し
た状態でらせん状のインダクタ2が形成されている。イ
ンダクタ2は、その断面において矩形形状を有し、当該
インダクタ2を構成する導体パターンは、例えば、線幅
d1が20μm程度に形成され、間隔d2が20μm程
度に形成されている。上記のインダクタ2の外周端は、
配線路4に接続されており、インダクタ2の内周端は、
配線路4に金線等からなるボンディングワイヤ3により
接続されている。
FIG. 1A shows a top view of an inductor formed by the method for manufacturing an inductor according to this embodiment, and FIG. 5B shows a cross section taken along the line AA 'in FIG. 5A. The figure is shown. As shown in FIGS. 1A and 1B, for example, a spiral inductor 2 is formed in a protruding state on a substrate 1 made of a polyimide film. The inductor 2 has a rectangular shape in its cross section, and the conductor pattern forming the inductor 2 has a line width d1 of about 20 μm and an interval d2 of about 20 μm, for example. The outer peripheral edge of the inductor 2 is
It is connected to the wiring path 4, and the inner peripheral end of the inductor 2 is
It is connected to the wiring path 4 by a bonding wire 3 made of a gold wire or the like.

【0028】図1(c)は、図1(b)に示すインダク
タ2の詳細を示す拡大断面図である。図1(c)に示す
ように、インダクタ2は、基板1上に、下層から順に、
銅メッキ皮膜21が例えば10μm〜50μm程度の膜
厚で形成されており、銅メッキ皮膜21の上に、ニッケ
ルメッキ皮膜22が例えば1μm〜10μm程度の膜厚
で形成されており、ニッケルメッキ皮膜22の上に、金
メッキ皮膜23が例えば0.1μm〜3μm程度の膜厚
で形成されて構成されている。図1(c)に示すよう
に、インダクタ2の底面だけが、基板10に接着されて
いる構造のインダクタ2が形成されている。
FIG. 1C is an enlarged sectional view showing details of the inductor 2 shown in FIG. 1B. As shown in FIG. 1C, the inductor 2 is formed on the substrate 1 in order from the lower layer.
The copper plating film 21 is formed with a film thickness of, for example, about 10 μm to 50 μm, and the nickel plating film 22 is formed on the copper plating film 21 with a film thickness of, for example, about 1 μm to 10 μm. The gold plating film 23 is formed thereon with a film thickness of, for example, about 0.1 μm to 3 μm. As shown in FIG. 1C, the inductor 2 having a structure in which only the bottom surface of the inductor 2 is bonded to the substrate 10 is formed.

【0029】金メッキ皮膜23は、金線等からなるボン
ディングワイヤ3との良好な接続性を確保する機能を有
し、ニッケルメッキ皮膜22は、熱を加えると銅が金メ
ッキ皮膜23の方へ拡散するため、これを防止するバリ
アメタルとしての機能を有している。
The gold plating film 23 has a function of ensuring good connectivity with the bonding wire 3 made of a gold wire or the like, and the nickel plating film 22 causes copper to diffuse toward the gold plating film 23 when heat is applied. Therefore, it has a function as a barrier metal for preventing this.

【0030】上記のインダクタ2が形成された基板1
は、プリント配線板等に貼付して、その後に配線路4と
プリント配線板の配線とを接続することで使用すること
もできるし、当該基板1上に、一体的に他の回路を備え
ていてもよい。また、当該基板1がリードフレーム基材
を兼ね、リードパターンとともにインダクタ2が基板1
上に一体的に形成されたリードフレームとすることもで
き、種々の使用態様を採用することができる。
Substrate 1 on which the inductor 2 is formed
Can be used by pasting it on a printed wiring board or the like and then connecting the wiring path 4 to the wiring of the printed wiring board, or by providing another circuit integrally on the substrate 1. May be. Further, the substrate 1 also serves as a lead frame base material, and the inductor 2 together with the lead pattern serves as the substrate 1.
The lead frame may be integrally formed on the top, and various usage modes can be adopted.

【0031】次に、上記の本実施形態に係るインダクタ
の製造方法について、図2〜図3を用いて説明する。
Next, a method of manufacturing the inductor according to this embodiment will be described with reference to FIGS.

【0032】まず、図2(a)に示すように、インダク
タを後に形成するベース板となり、厚さが例えば5μm
〜20μm程度の銅からなるベース板5を用意する。ベ
ース板5は、後にこのベース板5上に電気メッキにより
金属を析出させるための電極となるため、銅等の金属に
より形成することが好ましい。なお、ベース板5に無電
解メッキにより金属を析出させる場合には、ベース板は
金属に限られないが、電気メッキの方が導体パターンが
美麗に形成されることから、電気メッキによりインダク
タを形成することが好ましい。なお、ベース板5に銅を
用いる場合に、ベース板5は後にエッチング除去するた
め、このときのエッチング残渣をなくすために純度の高
い銅により形成することが好ましい。
First, as shown in FIG. 2A, a base plate on which an inductor is to be formed later is formed, and the thickness thereof is, for example, 5 μm.
A base plate 5 made of copper having a thickness of about 20 μm is prepared. Since the base plate 5 will be an electrode for depositing a metal on the base plate 5 later by electroplating, it is preferably formed of a metal such as copper. When the metal is deposited on the base plate 5 by electroless plating, the base plate is not limited to the metal, but since the conductor pattern is more beautifully formed by electroplating, the inductor is formed by electroplating. Preferably. When copper is used for the base plate 5, the base plate 5 is removed by etching later. Therefore, it is preferable to form the base plate 5 with high-purity copper in order to eliminate etching residues at this time.

【0033】次に、図2(b)に示すように、ベース板
5上に、公知の技術によりレジストを回転塗布し、フォ
トリソグラフィー技術により、インダクタの形成領域に
開口Cを有するレジストパターンRを形成する。このと
き、レジストパターンRには、インダクタに接続する近
傍の配線路の形成領域にも開口を形成しておく。また、
この開口Cの幅d1は、インダクタを構成する導体パタ
ーンの幅d1を決定し、開口Cの間隔d2は、インダク
タを構成する導体パターンの間隔d2を決定することと
なり、例えば、開口Cの幅d1を20μm程度で、その
間隔d2を20μm程度に形成する。また、レジストの
機能向上に伴い、開口Cの幅d1を1μm程度に、その
間隔d2を1μm程度に形成することも可能である。
Next, as shown in FIG. 2B, a resist is spin coated on the base plate 5 by a known technique, and a resist pattern R having an opening C in the inductor formation region is formed by a photolithography technique. Form. At this time, in the resist pattern R, an opening is also formed in a region where a wiring path near the inductor is formed. Also,
The width d1 of the opening C determines the width d1 of the conductor pattern forming the inductor, and the interval d2 of the opening C determines the interval d2 of the conductor pattern forming the inductor. For example, the width d1 of the opening C. Is about 20 μm and the distance d2 is about 20 μm. Further, as the function of the resist is improved, it is possible to form the width d1 of the opening C to about 1 μm and the interval d2 to about 1 μm.

【0034】次に、図2(c)に示すように、ベース板
5を電極として、電気メッキを行い、レジストパターン
Rの開口C内におけるベース板5上のみに、順に、金を
0.1μm〜3μm程度析出させて金メッキ皮膜23を
形成し、ニッケルを1μm〜10μm程度析出させてニ
ッケルメッキ皮膜22を形成し、銅を10μm〜50μ
m程度析出させて銅メッキ皮膜21を形成して、当該金
メッキ皮膜23、ニッケルメッキ皮膜22および銅メッ
キ皮膜21からなるインダクタ2を形成する。図示はし
ないが、このとき、レジストパターンRの他の領域にお
いて、インダクタに接続する近傍の配線路形成用の開口
にも、金メッキ皮膜、ニッケルメッキ皮膜および銅メッ
キ皮膜からなる配線路4が形成される。
Next, as shown in FIG. 2 (c), electroplating is performed using the base plate 5 as an electrode, and 0.1 μm of gold is sequentially deposited only on the base plate 5 in the openings C of the resist pattern R. ˜3 μm is deposited to form a gold plating film 23, nickel is deposited to approximately 1 μm to 10 μm to form a nickel plating film 22, copper is 10 μm to 50 μm.
The copper plating film 21 is formed by depositing about m, and the inductor 2 including the gold plating film 23, the nickel plating film 22 and the copper plating film 21 is formed. Although not shown, at this time, in another region of the resist pattern R, a wiring path 4 made of a gold plating film, a nickel plating film, and a copper plating film is also formed in an opening for forming a wiring path near the inductor. It

【0035】次に、図3(d)に示すように、インダク
タ2およびレジストパターンRを被覆するように、ポリ
イミドフィルムを塗布して基板1を形成する。なお、基
板1の材料としては、低誘電率で絶縁性を確保できる材
料であれば特に制限はなく、他にも例えば、エポキシ樹
脂やBTレジン等の有機樹脂組成物を用いることができ
る。
Next, as shown in FIG. 3D, a polyimide film is applied so as to cover the inductor 2 and the resist pattern R to form the substrate 1. The material of the substrate 1 is not particularly limited as long as it is a material that has a low dielectric constant and can ensure insulation, and other organic resin compositions such as epoxy resin and BT resin can be used.

【0036】次に、図3(e)に示すように、ベース板
5を塩化第二鉄等でエッチングして除去する。これによ
り、金メッキ皮膜23およびレジストパターンRが露出
することとなる。なお、ベース板5に銅を用いた場合
に、インダクタ2のベース板5側には金メッキ皮膜23
が形成されていることから、当該エッチング工程におい
て、インダクタパターンがエッチングされてしまうこと
はない。
Next, as shown in FIG. 3 (e), the base plate 5 is removed by etching with ferric chloride or the like. As a result, the gold plating film 23 and the resist pattern R are exposed. When copper is used for the base plate 5, a gold plating film 23 is formed on the base plate 5 side of the inductor 2.
Since this is formed, the inductor pattern is not etched in the etching process.

【0037】次に、図3(f)に示すように、公知の剥
離剤によりレジストパターンRを除去することで、基板
1の面から突出したインダクタ2が形成されることとな
る。なお、図3(f)は、図1(b)に示す断面図と表
裏が逆転した断面図となっている。その後、インダクタ
の内周端と配線路4とを金線などのボンディングワイヤ
3で接続することにより、図1(a)に示す構造が製造
される。
Next, as shown in FIG. 3 (f), the resist pattern R is removed by a known release agent, whereby the inductor 2 protruding from the surface of the substrate 1 is formed. Note that FIG. 3F is a cross-sectional view in which the front and back are reversed from the cross-sectional view shown in FIG. 1B. Then, the inner peripheral end of the inductor and the wiring path 4 are connected by a bonding wire 3 such as a gold wire, whereby the structure shown in FIG. 1A is manufactured.

【0038】上記の本実施形態に係るインダクタの製造
方法では、薄い銅からなるベース板5の上に、レジスト
によりインダクタパターンの開口を形成し、金メッキ、
ニッケルメッキ、銅メッキを行い、その上面にポリイミ
ド樹脂等の基板材料を接着または塗布して基板1を形成
し、ベース板を除去し、その後レジストパターンRを除
去してインダクタを形成している。従って、上記の製造
方法により形成されたインダクタ2は、当該インダクタ
2の底面だけがポリイミド等の基板1に接しているた
め、基板に埋め込まれてインダクタが形成されている場
合に比して、インダクタ2の容量を低減でき、その結
果、GHz以上の周波数帯域でインダクタのQ値を向上
させることができる。実際に、従来のポリイミド樹脂か
らなる基板にインダクタが埋め込まれて形成されている
場合のQ値が40程度とすると、本発明ではQ値が50
程度となっていることが確認され、Q値を20%程度向
上させることができる。
In the method of manufacturing an inductor according to the present embodiment described above, the opening of the inductor pattern is formed by resist on the base plate 5 made of thin copper, and gold plating,
Nickel plating and copper plating are performed, and a substrate material such as polyimide resin is adhered or applied on the upper surface to form the substrate 1, the base plate is removed, and then the resist pattern R is removed to form an inductor. Therefore, since the inductor 2 formed by the above-described manufacturing method has only the bottom surface of the inductor 2 in contact with the substrate 1 made of polyimide or the like, the inductor 2 is more likely to be embedded in the substrate than the inductor 1. The capacitance of 2 can be reduced, and as a result, the Q value of the inductor can be improved in the frequency band of GHz or higher. Actually, assuming that the Q value is about 40 when the inductor is embedded in the substrate made of the conventional polyimide resin, the Q value is 50 in the present invention.
It was confirmed that the value was about the same, and the Q value could be improved by about 20%.

【0039】また、本実施形態に係るインダクタの製造
方法では、インダクタ2のパターン形成をエッチングを
用いて行うのではなく、あらかじめインダクタパターン
形成領域に開口Cを有するレジストパターンRを形成し
ておき、当該開口C内にメッキによりインダクタを形成
することから、インダクタのパターンの寸法精度を向上
させることができ、インダクタンス特性のばらつきを低
減することができる。
Further, in the method of manufacturing the inductor according to this embodiment, the patterning of the inductor 2 is not performed by etching, but the resist pattern R having the opening C is formed in advance in the inductor pattern forming region, Since the inductor is formed in the opening C by plating, the dimensional accuracy of the pattern of the inductor can be improved and the variation in the inductance characteristic can be reduced.

【0040】また、インダクタの高周波抵抗を低減させ
るため、導体パターンの膜厚を厚くする場合には、レジ
ストパターンRの膜厚を大きくすればよく、このとき、
レジストパターンRの開口は、従来のエッチングに比し
て精度良く断面が矩形形状の開口を形成することができ
ることから、膜厚の増加にともなう導体パターンの寸法
精度の悪化を低減でき、インダクタンス特性のばらつき
が低減される。
Further, in order to reduce the high frequency resistance of the inductor, when the film thickness of the conductor pattern is increased, the film thickness of the resist pattern R may be increased.
Since the opening of the resist pattern R can form an opening having a rectangular cross section with higher accuracy than in the conventional etching, it is possible to reduce the deterioration of the dimensional accuracy of the conductor pattern due to the increase of the film thickness, and to reduce the inductance characteristic. Variability is reduced.

【0041】また、上記の例では、図2(c)に示すよ
うに、レジストパターンRの開口内にレジストパターン
Rの上面にほぼ水平となるようにインダクタ2を構成す
る金属を析出させていたが、当該条件よりもメッキ時間
を長くして、レジストパターンRの上面からはみ出すよ
うにメッキすることもできる。
In the above example, as shown in FIG. 2C, the metal forming the inductor 2 is deposited in the opening of the resist pattern R so as to be substantially horizontal to the upper surface of the resist pattern R. However, it is also possible to extend the plating time longer than the above conditions and perform the plating so as to protrude from the upper surface of the resist pattern R.

【0042】図4(b)は、上記のようにしてインダク
タを形成した場合における図1(a)のA−A’線に対
応する断面図であり、図4(c)は図4(b)に示すイ
ンダクタ2の詳細を示す拡大断面図である。図4に示す
ように、レジストパターンRの上面からはみ出すように
メッキした結果、ポリイミド樹脂等からなる基板1にイ
ンダクタ2の底面が埋め込まれて形成されることとな
る。このようにすることで、将来的に、インダクタ2の
パターン線幅が非常に小さくなって、インダクタの底面
(銅メッキ皮膜21)と基板1との接着面積が小さくな
る場合であっても、基板1に対するインダクタ2の接着
性を高めることができ、強度を上げることができる。
FIG. 4 (b) is a sectional view corresponding to the line AA 'in FIG. 1 (a) when the inductor is formed as described above, and FIG. 4 (c) is shown in FIG. 4 (b). 3 is an enlarged cross-sectional view showing details of the inductor 2 shown in FIG. As shown in FIG. 4, as a result of plating so as to protrude from the upper surface of the resist pattern R, the bottom surface of the inductor 2 is formed by being embedded in the substrate 1 made of polyimide resin or the like. By doing so, even if the pattern line width of the inductor 2 becomes very small in the future and the adhesion area between the bottom surface (copper plating film 21) of the inductor and the substrate 1 becomes small, the board The adhesiveness of the inductor 2 to 1 can be improved, and the strength can be increased.

【0043】本発明のインダクタは、上記の実施形態の
説明に限定されない。例えば、本実施形態においては、
インダクタ材料として、銅メッキ皮膜、ニッケルメッキ
皮膜、金メッキ皮膜の3層構造のものについて説明した
が、これに限定されず、他の材料を採用することも可能
である。また、本実施形態においては、インダクタに接
続する配線路4をもインダクタと同時に形成することと
したが、これに限られるものでなく、配線路4は別工程
において、銅等によりパターン形成してもよい。また、
基板1の材料や、ベース板5の材料、レジスト材料等に
も特に制限はなく、その役割に応じた種々の材料を使用
することができる。その他、本発明の要旨を逸脱しない
範囲で、種々の変更が可能である。
The inductor of the present invention is not limited to the description of the above embodiment. For example, in this embodiment,
As the inductor material, the one having a three-layer structure of a copper plating film, a nickel plating film, and a gold plating film has been described, but the inductor material is not limited to this, and other materials can be adopted. Further, in the present embodiment, the wiring path 4 connected to the inductor is also formed at the same time as the inductor, but the present invention is not limited to this, and the wiring path 4 may be formed by patterning with copper or the like in another step. Good. Also,
The material of the substrate 1, the material of the base plate 5, the resist material, and the like are not particularly limited, and various materials according to their roles can be used. Besides, various modifications can be made without departing from the scope of the present invention.

【0044】[0044]

【発明の効果】本発明のインダクタによれば、Q値が高
く、インダクタンス値のバラツキの少ないインダクタを
製造することができる。
According to the inductor of the present invention, it is possible to manufacture an inductor having a high Q value and a small variation in the inductance value.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)は本実施形態に係るインダクタの製造方
法により形成されたインダクタの上面図、(b)は
(a)のA−A’線における断面図、(c)はインダク
タの拡大断面図である。
1A is a top view of an inductor formed by an inductor manufacturing method according to the present embodiment, FIG. 1B is a cross-sectional view taken along line AA ′ of FIG. 1A, and FIG. FIG.

【図2】本実施形態に係るインダクタの製造方法の製造
工程において、インダクタを構成する導体パターンをレ
ジストの開口に埋め込んだ後の断面図である。
FIG. 2 is a cross-sectional view after a conductor pattern forming an inductor is embedded in an opening of a resist in the manufacturing process of the inductor manufacturing method according to the present embodiment.

【図3】図2に続く工程において、インダクタを形成す
るまでの断面図である。
FIG. 3 is a cross-sectional view of a process following the process of FIG. 2 until an inductor is formed.

【図4】(b)は本実施形態に係るインダクタの他の製
造方法により形成されたインダクタの断面図、(c)は
インダクタの拡大断面図である。
FIG. 4B is a sectional view of an inductor formed by another method for manufacturing an inductor according to the present embodiment, and FIG. 4C is an enlarged sectional view of the inductor.

【図5】(a)は従来例に係るインダクタの製造方法に
より形成されたインダクタの上面図、(b)は(a)の
A−A’線における断面図、(c)はインダクタの拡大
断面図である。
5A is a top view of an inductor formed by a method for manufacturing an inductor according to a conventional example, FIG. 5B is a sectional view taken along line AA ′ of FIG. 5A, and FIG. 5C is an enlarged sectional view of the inductor. It is a figure.

【図6】従来例に係るインダクタの製造方法の製造工程
において、インダクタを構成する導体パターンをレジス
トの開口に埋め込んだ後の断面図である。
FIG. 6 is a cross-sectional view after a conductor pattern forming an inductor is embedded in an opening of a resist in a manufacturing process of a method for manufacturing an inductor according to a conventional example.

【図7】図6に続く工程において、インダクタを形成す
るまでの断面図である。
FIG. 7 is a cross-sectional view until an inductor is formed in the step following FIG.

【符号の説明】[Explanation of symbols]

1…基板、2…インダクタ、3…ボンディングワイヤ、
4…配線路、5…ベース板、10…基板、20…インダ
クタ、21…銅メッキ皮膜、22…ニッケルメッキ皮
膜、23…金メッキ皮膜、30…ボンディングワイヤ、
40…配線路、50…ベース板、210…銅メッキ皮
膜、220…ニッケルメッキ皮膜、230…金メッキ皮
膜、R…レジストパターン、C…開口。
1 ... Substrate, 2 ... Inductor, 3 ... Bonding wire,
4 ... Wiring path, 5 ... Base plate, 10 ... Substrate, 20 ... Inductor, 21 ... Copper plating film, 22 ... Nickel plating film, 23 ... Gold plating film, 30 ... Bonding wire,
40 ... Wiring path, 50 ... Base plate, 210 ... Copper plating film, 220 ... Nickel plating film, 230 ... Gold plating film, R ... Resist pattern, C ... Opening.

フロントページの続き (72)発明者 草野 英俊 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 5E062 DD01 Continued front page    (72) Inventor Hidetoshi Kusano             6-735 Kita-Shinagawa, Shinagawa-ku, Tokyo Soni             -Inside the corporation F-term (reference) 5E062 DD01

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】基板上に形成された所定パターンの導体層
よりなるインダクタの製造方法であって、 第1基板上に、前記導体層の形成領域に開口を有するマ
スク層を形成する工程と、 前記開口内における前記第1基板上に、前記導体層を形
成する工程と、 前記マスク層および前記導体層上に、前記導体層に固着
するように第2基板を設ける工程と、 前記第1基板を除去する工程と、 前記マスク層を除去する工程とを有するインダクタの製
造方法。
1. A method of manufacturing an inductor comprising a conductor layer having a predetermined pattern formed on a substrate, the method comprising: forming a mask layer having an opening in a formation region of the conductor layer on a first substrate; Forming the conductor layer on the first substrate in the opening; providing a second substrate on the mask layer and the conductor layer so as to be fixed to the conductor layer; and the first substrate And a step of removing the mask layer, a method of manufacturing an inductor.
【請求項2】前記マスク層を形成する工程において、ら
せん状の開口を有するマスク層を形成し、 前記導体層を形成する工程において、前記開口内におけ
る前記第1基板上に、らせん状のパターンの前記導体層
を形成する請求項1記載のインダクタの製造方法。
2. A step of forming a mask layer having a spiral opening in the step of forming the mask layer, and a step of forming a spiral pattern on the first substrate in the opening in the step of forming the conductor layer. The method for manufacturing an inductor according to claim 1, wherein the conductor layer is formed.
【請求項3】前記導体層を形成する工程において、前記
マスク層より厚膜にして前記マスク層表面から突き出る
ように前記導体層を形成する請求項1記載のインダクタ
の製造方法。
3. The method for manufacturing an inductor according to claim 1, wherein in the step of forming the conductor layer, the conductor layer is formed so as to be thicker than the mask layer so as to protrude from a surface of the mask layer.
【請求項4】前記導体層を形成する工程において、前記
開口内における前記第1基板上に、選択的にメッキする
ことにより前記導体層を形成する請求項1記載のインダ
クタの製造方法。
4. The method of manufacturing an inductor according to claim 1, wherein in the step of forming the conductor layer, the conductor layer is formed by selectively plating on the first substrate in the opening.
【請求項5】前記第1基板は、導電性材料からなり、 前記導体層を形成する工程において、前記第1基板を電
極として、電気メッキにより、前記開口内における前記
第1基板上に、前記導体層を形成する請求項4記載のイ
ンダクタの製造方法。
5. The first substrate is made of a conductive material, and in the step of forming the conductor layer, the first substrate is used as an electrode by electroplating on the first substrate in the opening, The method for manufacturing an inductor according to claim 4, wherein a conductor layer is formed.
【請求項6】前記導体層を形成する工程において、少な
くとも前記第1基板に接する部分の導体層を、前記第1
基板と異なる材料により形成する請求項5記載のインダ
クタの製造方法。
6. In the step of forming the conductor layer, at least a portion of the conductor layer in contact with the first substrate is formed into the first conductor layer.
The inductor manufacturing method according to claim 5, wherein the inductor is formed of a material different from that of the substrate.
【請求項7】前記マスク層を形成する工程において、第
1基板上に、前記導体層の形成領域に開口を有するレジ
ストパターンを形成する請求項1記載のインダクタの製
造方法。
7. The method of manufacturing an inductor according to claim 1, wherein in the step of forming the mask layer, a resist pattern having an opening in the formation region of the conductor layer is formed on the first substrate.
JP2001246780A 2001-08-15 2001-08-15 Manufacturing method of inductor Pending JP2003059744A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001246780A JP2003059744A (en) 2001-08-15 2001-08-15 Manufacturing method of inductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001246780A JP2003059744A (en) 2001-08-15 2001-08-15 Manufacturing method of inductor

Publications (1)

Publication Number Publication Date
JP2003059744A true JP2003059744A (en) 2003-02-28

Family

ID=19076250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001246780A Pending JP2003059744A (en) 2001-08-15 2001-08-15 Manufacturing method of inductor

Country Status (1)

Country Link
JP (1) JP2003059744A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140225700A1 (en) * 2013-02-08 2014-08-14 Qualcomm Incorporated Substrate-less discrete coupled inductor structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS601821A (en) * 1983-06-20 1985-01-08 Hitachi Ltd Manufacture of printed coil
JPH10107393A (en) * 1996-09-26 1998-04-24 Ibiden Co Ltd Ceramic wiring board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS601821A (en) * 1983-06-20 1985-01-08 Hitachi Ltd Manufacture of printed coil
JPH10107393A (en) * 1996-09-26 1998-04-24 Ibiden Co Ltd Ceramic wiring board

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140225700A1 (en) * 2013-02-08 2014-08-14 Qualcomm Incorporated Substrate-less discrete coupled inductor structure
CN104969312A (en) * 2013-02-08 2015-10-07 高通股份有限公司 Substrate-less discrete coupled inductor structure
TWI611437B (en) * 2013-02-08 2018-01-11 高通公司 Substrate-less discrete coupled inductor structure, inductor structure apparatus, and method for providing the inductor structure
US10115661B2 (en) * 2013-02-08 2018-10-30 Qualcomm Incorporated Substrate-less discrete coupled inductor structure

Similar Documents

Publication Publication Date Title
US20210043375A1 (en) Coil electronic component and method of manufacturing the same
US9899143B2 (en) Chip electronic component and manufacturing method thereof
US7741162B2 (en) Method for manufacturing high-frequency module device
US9976224B2 (en) Chip electronic component and manufacturing method thereof
US6800936B2 (en) High-frequency module device
JP4477345B2 (en) Thin film common mode filter and thin film common mode filter array
US7791446B2 (en) Inductor device and method of manufacturing the same
US20070215962A1 (en) Microelectromechanical system assembly and method for manufacturing thereof
JP4894067B2 (en) Method for forming conductor pattern
US20040066266A1 (en) High-frequency coil device and method of manufacturing the same
US9331009B2 (en) Chip electronic component and method of manufacturing the same
US7064630B2 (en) High-frequency module and its manufacturing method
JP2005159222A (en) Thin film common mode filter and thin film common mode filter array
KR20180133153A (en) Coil component and method for manufacturing the same
JP2982193B2 (en) Manufacturing method of high frequency coil
CN109524211A (en) Coil block and the method for manufacturing the coil block
JP2002280219A (en) Inductor and/or circuit wiring near in vicinity and its manufacturing method
CN110391072B (en) Coil assembly and method of manufacturing the same
JP2000182872A (en) Chip inductor and manufacture thereof
JP2003059744A (en) Manufacturing method of inductor
JP4316851B2 (en) Manufacturing method of semiconductor chip
JP3559468B2 (en) Manufacturing method of thin film wiring board
JP2002203720A (en) Composite electronic part containing inductor and its manufacturing method
EP1128435A2 (en) Microwave electric elements using porous silicon dioxide layer and forming method of same
JP2001250723A (en) High-q high-frequency coil and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110301